KR101541975B1 - 광통신 수신기 및 이에 사용되는 칩 - Google Patents

광통신 수신기 및 이에 사용되는 칩 Download PDF

Info

Publication number
KR101541975B1
KR101541975B1 KR1020130163927A KR20130163927A KR101541975B1 KR 101541975 B1 KR101541975 B1 KR 101541975B1 KR 1020130163927 A KR1020130163927 A KR 1020130163927A KR 20130163927 A KR20130163927 A KR 20130163927A KR 101541975 B1 KR101541975 B1 KR 101541975B1
Authority
KR
South Korea
Prior art keywords
compensation circuit
mode
photodiode
optical communication
overcurrent compensation
Prior art date
Application number
KR1020130163927A
Other languages
English (en)
Other versions
KR20150076339A (ko
Inventor
윤태열
박문수
이지영
박준영
Original Assignee
한양대학교 산학협력단
주식회사 오이솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 주식회사 오이솔루션 filed Critical 한양대학교 산학협력단
Priority to KR1020130163927A priority Critical patent/KR101541975B1/ko
Publication of KR20150076339A publication Critical patent/KR20150076339A/ko
Application granted granted Critical
Publication of KR101541975B1 publication Critical patent/KR101541975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

광통신 수신기 및 이에 사용되는 칩이 제공된다. 본 발명에 따른 광통신 송신기로부터 수신된 광 신호를 전기 신호인 광전류로 변환하여 출력하는 포토 다이오드(Photo Diode), 상기 출력된 광전류를 증폭시켜 출력하는 전치 증폭기(Transimpedance amplifier) 및 상기 포토 다이오드로부터 출력된 광전류가 특정 값을 초과하는 경우 상기 전치 증폭기로 입력되는 광전류를 감소시키는 복수의 과전류 보상 회로부를 포함하되, 상기 복수의 과전류 보상 회로부는 광통신 수신 모드 별로 상기 포토 다이오드와 전치 증폭기로 각각 스위칭 연결되는 것을 특징으로 한다.

Description

광통신 수신기 및 이에 사용되는 칩{OPTICAL COMMUNICATION RECEIVER AND CHIP EMPLOYED IN THE SAME}
본 발명은 광통신 수신기 및 이에 사용되는 칩에 관한 것으로서, 더욱 상세하게는 과전류 보상 회로를 포함하는 광통신 수신기 및 이에 사용되는 칩에 관한 것이다.
최근 인터넷, 스마트 폰이 급격하게 발달하면서 많은 양의 데이터를 고속으로 전송하는 네트워크가 필요하게 되었으며, 이에 따라서 상당히 먼 거리까지 많은 양의 데이터 전송이 가능하고 손실률이 적은 광섬유를 이용한 광통신 시스템의 개발이 매우 중요해지고 있다.
일반적으로 광통신 시스템의 수신부는 포토 다이오드, 전치 증폭기(TransImpedance Amplifier), 제한 증폭기(Limiting Amplifier), 클럭 및 데이터 복원 장치(Clock and Data Recovery) 등으로 구성된다.
여기서 전치 증폭기는 포토 다이오드(Photo Diode)에서 전달되는 미약한 전류 신호를 최소한의 잡음을 추가하면서 충분한 이득을 발생시켜야 하며 전치 증폭기의 대역폭 특성에 따라 사용 조건이 달라지는데, 이는 포토 다이오드의 기생 커패시턴스(capacitance)의 양과 과입력 전류 보상 회로에서의 저주파 대역폭(low cutoff frequency)의 특성에 따라 결정된다.
예를 들어, 10Gbps 이더넷 수동 광통신망(Ethernet Passive Optical Network;EPON) 모드에서 사용하기 위한 전치 증폭기는 7.5GHz 이상의 고주파 대역폭과 30kHz 이하의 저주파 대역폭을 만족해야 하며, 10Gbps 버스트 모드에서는 점대점(Point-to-Point) 통신에서 생길 수 있는 급작스러운 신호의 입력을 전치 증폭기의 출력단에서 따라가기 위해 10Mhz 이상의 저주파 대역폭과 7.5GHz 이상의 고주파 대역폭을 만족해야 한다.
그리고, PIN 포토 다이오드와는 달리 Avalanche 포토 다이오드에서는 전치 증폭기의 공급 전압보다 높은 전압을 Avalanche 포토 다이오드 양단에 인가시켜주기 때문에 PIN 포토 다이오드용 과입력 전류 보상 회로와는 다른 회로를 사용해야 한다.
과도한 전류가 입력될 때 전치 증폭기가 포화 상태에 빠지지 않도록 하기 위한 과전류 입력 보상 회로는 각 동작 모드에 따라 사용되는 회로가 서로 다르며, 이로 인하여 단일 칩에서 한 가지 동작 모드의 전치 증폭기만을 사용할 수 밖에 없어 칩 당 생산 비용이 높아지는 문제가 있다.
한국등록특허공보 제381410호 (등록일 : 2003년 4월 10일)
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로, 하나의 칩으로 복수의 광통신 수신 모드에 모두 적용 가능한 광통신 수신기 및 이에 사용되는 칩을 제공하고자 한다.
상기와 같은 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 광통신 수신기는, 광통신 송신기로부터 수신된 광 신호를 전기 신호인 광전류로 변환하여 출력하는 포토 다이오드(Photo Diode), 상기 출력된 광전류를 증폭시켜 출력하는 전치 증폭기(Transimpedance amplifier) 및 상기 포토 다이오드로부터 출력된 광전류가 특정 값을 초과하는 경우 상기 전치 증폭기로 입력되는 광전류를 감소시키는 복수의 과전류 보상 회로부를 포함하되, 상기 복수의 과전류 보상 회로부는 광통신 수신 모드 별로 상기 포토 다이오드와 전치 증폭기로 각각 스위칭 연결되는 것을 특징으로 한다.
본 발명의 일 측면에서, 상기 복수의 과전류 보상 회로부는 상기 광통신 수신 모드로서 이더넷 수동 광통신망(Ethernet Passive Optical Network;EPON) PIN 모드, 이더넷 수동 광통신망 avalanche 모드 및 버스트 avalanche 모드 중 어느 하나의 모드에 각각 대응되는 것을 특징으로 한다.
또한, 본 발명의 일 측면에서, 상기 광통신 수신기는 상기 광통신 수신 모드 중 이더넷 수동 광통신망 PIN 모드 또는 이더넷 수동 광통신망 avalanche 모드 시 해당 과전류 보상 회로부와 연결되고, 상기 버스트 avalanche 모드 시 해당 과전류 보상 회로부와 연결되지 않는 필터링부를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 일 측면에서, 상기 필터링부는 커패시터이며, 상기 광통신 수신 모드 중 어느 하나에서의 상기 커패시터의 용량은 다른 모드에서의 용량과 다른 것을 특징으로 한다.
또한, 본 발명의 일 측면에서, 상기 복수의 과전류 보상 회로부는 와이어 본딩(wire bonding)을 통해 상기 스위칭 연결되는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 광통신 수신기용 칩은, 포토 다이오드(Photo Diode)로부터 출력된 광전류를 증폭시켜 출력하는 전치 증폭기(Transimpedance amplifier) 및 상기 포토 다이오드와 연결되며, 상기 포토 다이오드로부터 출력된 광전류가 특정 값을 초과하는 경우 상기 전치 증폭기로 입력되는 광전류를 감소시키는 복수의 과전류 보상 회로부를 포함하되, 상기 복수의 과전류 보상 회로는 광통신 수신 모드 별로 상기 포토 다이오드와 전치 증폭기로 각각 스위칭 연결되는 것을 특징으로 한다.
본 발명의 일 측면에서, 상기 복수의 과전류 보상 회로부는 상기 광통신 수신 모드로서 이더넷 수동 광통신망(Ethernet Passive Optical Network;EPON) PIN 모드, 이더넷 수동 광통신망 avalanche 모드 및 버스트 avalanche 모드 중 어느 하나의 모드에 각각 대응되는 것을 특징으로 한다.
또한, 본 발명의 일 측면에서, 상기 복수의 과전류 보상 회로부는 상기 광통신 수신기용 칩과 연결되는 복수의 포트를 각각 포함하며, 상기 복수의 포트 중 제 1 포트는 상기 포토 다이오드의 출력단과 연결되고, 제 2 포트는 상기 포토 다이오드의 입력단 및 상기 전치 증폭기의 입력단에 연결되며, 제 3 포트는 전압원에 연결되는 것을 특징으로 한다.
또한, 본 발명의 일 측면에서, 상기 복수의 과전류 보상 회로부 중 이더넷 수동 광통신망 PIN 모드 또는 이더넷 수동 광통신망 avalanche 모드를 가지는 과전류 보상 회로부는 상기 복수의 포트 중 제 4 포트가 상기 광전류 중 교류를 필터링하는 필터링부와 연결되고, 상기 버스트 avalanche 모드를 가지는 과전류 보상 회로부는 상기 필터링부와 연결되지 않는 것을 특징으로 한다.
또한, 본 발명의 일 측면에서, 상기 복수의 과전류 보상 회로부는 상기 포토 다이오드로부터 출력된 광전류가 특정 값을 초과하는 경우 상기 전치 증폭기로 입력되는 광전류의 일부를 방전시켜 상기 전치 증폭기로 입력되는 전류를 감소시키는 것을 특징으로 한다.
또한, 본 발명의 일 측면에서, 상기 복수의 과전류 보상 회로부는 와이어 본딩(wire bonding)을 통해 상기 스위칭 연결되는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 각 광통신 수신 모드에 대응하는 복수의 과전류 보상 회로가 하나의 칩에 구현되어 칩의 생산 비용을 감소시킬 수 있으며, 광통신 수신기 모듈의 생산 가격 경쟁력을 높일 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 광통신 수신기를 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 광통신 수신기의 과전류 보상 회로 스위칭을 개략적으로 도시한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 광통신 수신기의 과전류 보상 회로 스위칭을 개략적으로 도시한 도면이다.
도 4는 본 발명의 또 다른 실시예에 따른 광통신 수신기의 과전류 보상 회로 스위칭을 개략적으로 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 광통신 수신기의 회로를 개략적으로 도시한 도면이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 광통신 수신기를 개략적으로 도시한 도면이다.
본 발명의 일 실시예에 따른 광통신 수신기(100)는 포토 다이오드(110), 전치 증폭기(120), 복수의 과전류 보상 회로부(130), 필터링부(140) 및 전압원(150)을 포함할 수 있다.
각 구성 요소를 설명하면, 포토 다이오드(Photo Diode)(110)는 광통신 송신기로부터 전송된 광 신호를 수신할 수 있으며, 수신된 광 신호를 전기 신호인 광전류로 변환하여 출력할 수 있다.
또한, 포토 다이오드(110)는 복수의 과전류 보상 회로부(130)와 광통신 수신 모드에 따라 스위칭 연결될 수 있으며, 이때 스위칭 연결은 와이어 본딩(wire bonding)을 통해 연결될 수 있다.
한편, 전치 증폭기(Transimpedance amplifier)(120)는 포토 다이오드(110)로부터 출력된 광전류를 증폭시켜 출력할 수 있다.
또한, 전치 증폭기(120)는 복수의 과전류 보상 회로부(130)와 광통신 수신 모드에 따라 스위칭 연결될 수 있으며, 이때 스위칭 연결은 와이어 본딩을 통해 연결될 수 있다.
또한, 전치 증폭기(120)는 전압원(150)으로부터 전압을 인가 받아 동작할 수 있다.
한편, 복수의 과전류 보상 회로부(130)는 광통신 수신 모드에 따라서 이더넷 수동 광통신망(Ethernet Passive Optical Network, 이하 'EPON'라 칭함) PIN 포토 다이오드 모드(이하, 'EPON PIN 모드'라 칭함)(131), EPON avalanche 포토 다이오드 모드(이하, 'EPON avalanche 모드'라 칭함)(132) 및 버스트 avalanche 포토 다이오드 모드(이하, '버스트 avalanche 모드'라 칭함)(133) 중 어느 하나의 모드에 각각 대응될 수 있다.
상기 각 과전류 보상 회로부(131 내지 133)는 포토 다이오드(110)로부터 출력된 광전류가 특정 값을 초과하는 과전류인 경우, 해당 과전류로 인하여 전치 증폭기(120)가 포화 상태에 도달하지 않도록 전치 증폭기(120)로 입력되는 광전류를 감소시킬 수 있다.
예를 들어, 각 과전류 보상 회로부(131 내지 133)는 포토 다이오드(110)로부터 출력된 광전류의 일부를 접지를 통하여 방전시킴으로써 전치 증폭기(120)로 입력되는 전류의 양을 감소시킬 수 있다.
또한, 각 과전류 보상 회로부(131 내지 133)는 광통신 수신기용 칩(칩의 구성 요소들)과 연결되는 복수의 포트를 각각 포함할 수 있으며, 각 과전류 보상 회로부(131 내지 133)의 포트들은 포토 다이오드(110)와 전치 증폭기(120), 그리고 전압원(150)에 와이어 본딩을 통해 스위칭 연결될 수 있다.
광통신 수신 모드에 따른 각 과전류 보상 회로부(131 내지 133)의 스위칭 연결에 대해서는 도 2 내지 도 4를 통해 후술하도록 한다.
또한, 각 과전류 보상 회로부(131 내지 133)는 광통신 수신 모드에 따라서 필터링(140)부와 와이어 본딩을 통해 연결될 수 있다.
예를 들어, EPON PIN 모드에 대응하는 과전류 보상 회로부(131)와 EPON avalanche 모드에 대응하는 과전류 보상 회로부(132)는 필터링(140)부와 연결될 수 있으며, 버스트 avalanche 모드에 대응하는 과전류 보상 회로부(133)는 필터링(140)부와 연결되지 않을 수 있다.
참고로, 전술한 각 과전류 보상 회로부(131 내지 133)와 전치 증폭기(120)는 하나의 광통신 수신기용 칩(즉, 단일 칩)에 포함될 수 있으며, 각 광통신 수신 모드에 적합한 과전류 보상 회로를 와이어 본딩을 통해 선택적으로 스위칭 연결함으로써, 단일 칩으로 복수의 광통신 수신 모드의 동작을 수행할 수 있다.
한편, 필터링부(140)는 커패시터(capacitor)로서 저주파 신호가 손실되지 않도록 하는 역할을 수행하며, 광통신 수신 모드에 따라 각 과전류 보상 회로부(131 내지 133)와 연결될 수 있다.
이때, 필터링부(140)와 각 과전류 보상 회로부(131 내지 133)는 와이어 본딩을 통해 연결될 수도 있고, 다른 연결 방식을 통해서 연결될 수도 있다.
참고로, 필터링부(140)의 커패시터 용량은 각 광통신 수신 모드에 따라 서로 다를 수 있다.
필터링부(140)는 과전류 보상 회로부(131, 132)와 연결되기 때문에 포토 다이오드(110)로부터 출력된 전기 신호인 광전류 중 교류 신호가 부궤환(negative feedback) 될 수 있다.
따라서, 필터링부(140)는 큰 값의 커패시터를 보상 회로 루프에 사용하여 교류 신호를 필터링시켜 저주파 신호가 손실되는 것을 방지하는 역할을 수행할 수 있다(본 발명에서 커패시터를 '필터링부'로 칭한 이유이다).
한편, 전압원(150)은 복수의 전압원을 포함할 수 있으며, 예를 들어, 도 1에 도시된 바와 같이, avalanche 모드용 전압원(151)과 PIN 모드/전치 증폭기용 전압원(152)을 포함할 수 있다.
avalanche 모드용 전압원(151)은 광통신 수신 모드에 따라 EPON avalanche 모드에 대응하는 과전류 보상 회로부(132) 또는 버스트 avalanche 모드에 대응하는 과전류 보상 회로부(133)와 와이어 본딩을 통해 스위칭 연결되어 전원을 공급할 수 있다.
또한, EPON PIN 모드/전치 증폭기용 전압원(152)은 광통신 수신 모드에 따라 EPON PIN 모드에 대응하는 과전류 보상 회로부(131)와 와이어 본딩을 통해 스위칭 연결되어 전원을 공급할 수 있으며, 전치 증폭기(120)에 항시 전원을 공급할 수 있다.
참고로, 도 1에서는 전압원(150)이 avalanche 모드용 전압원(151)과 PIN 모드/전치 증폭기용 전압원(152)으로 구현된 경우를 설명하였지만, 실시예에 따라서 avalanche 모드용과 PIN 모드용, 그리고 전치 증폭기용 전압원 각각으로 구현될 수도 있고, avalanche 모드/PIN 모드용 전압원과 전치 증폭기용 전압원으로 구현될 수도 있으며, avalanche 모드용, PIN 모드용 및 전치 증폭기용이 하나의 전압원으로 구현될 수도 있다.
도 2는 본 발명의 일 실시예에 따른 광통신 수신기의 과전류 보상 회로 스위칭을 개략적으로 도시한 도면이다.
도 2는 도 1에 도시된 광통신 수신기의 광통신 수신 모드가 EPON PIN 모드인 경우로서, EPON PIN 모드에 대응하는 과전류 보상 회로부(131)의 제 1 포트(131a)는 포토 다이오드(110)의 출력단에, 제 2 포트(131b)는 포토 다이오드(110)의 입력단 및 전치 증폭기(120)의 입력단에, 제 3 포트(131c)는 PIN 모드/전치 증폭기용 전압원(152)에 와이어 본딩을 통해 각각 스위칭 연결될 수 있으며, 제 4 포트(131d)는 필터링부(140)에 와이어 본딩으로 연결될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 광통신 수신기의 과전류 보상 회로 스위칭을 개략적으로 도시한 도면이다.
도 3은 도 1에 도시된 광통신 수신기의 광통신 수신 모드가 EPON avalanche 모드인 경우로서, EPON avalanche 모드에 대응하는 과전류 보상 회로부(132)의 제 1 포트(132a)는 포토 다이오드(110)의 출력단에, 제 2 포트(132b)는 포토 다이오드(110)의 입력단 및 전치 증폭기(120)의 입력단에, 제 3 포트(132c)는 avalanche 모드용 전압원(151)에 와이어 본딩을 통해 각각 스위칭 연결될 수 있으며, 제 4 포트(132d)는 필터링부(140)에 와이어 본딩으로 연결될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 광통신 수신기의 과전류 보상 회로 스위칭을 개략적으로 도시한 도면이다.
도 4는 도 1에 도시된 광통신 수신기의 광통신 수신 모드가 버스트 avalanche 모드인 경우로서, 버스트 avalanche 모드에 대응하는 과전류 보상 회로부(133)의 제 1 포트(133a)는 포토 다이오드(110)의 출력단에, 제 2 포트(133b)는 포토 다이오드(110)의 입력단 및 전치 증폭기(120)의 입력단에, 그리고 제 3 포트(133c)는 avalanche 모드용 전압원(151)에 와이어 본딩을 통해 각각 스위칭 연결될 수 있다.
도 5는 본 발명의 일 실시예에 따른 광통신 수신기의 회로를 개략적으로 도시한 도면이다.
도 5에 도시된 회로(500)는 과전류 보상 회로부(131 내지 133) 중 어느 하나에 해당하는 것으로서, 포토 다이오드(PD)와 전치 증폭기(TIA), 그리고 전압원(Vs)과 연결되어 있으며, 두 개의 미러 회로(510, 520)와 4개의 저항을 포함할 수 있다.
참고로, 상기 미러 회로(510, 520)와 저항들은 과전류 보상 회로부(131 내지 133)에 공통적으로 사용될 수 있다.
제 1 미러 회로(510)는 미러 구조의 트랜지스터들(M1 및 M2)을 포함할 수 있으며, 모스 트랜지스터들(M1 및 M2)은 각기 피-모스 트랜지스터(P-MOS transistor)일 수 있다.
제 1 트랜지스터(M1)는 전압원(Vs)과 포토 다이오드(PD) 사이에 연결될 수 있으며, 전압원(Vs)으로부터 공급되는 전압에 응답하여 동작할 수 있다.
이 경우, 제 1 트랜지스터(M1)을 통하여 전류(i)가 흐를 수 있다. 예를 들어, 제 1 트랜지스터(M1)의 게이트가 드레인에 연결되고, 소스가 저항(R1)에 연결될 수 있다.
제 2 트랜지스터(M2)는 제 1 트랜지스터(M1)와 미러 구조를 형성하며, 게이트는 제 1 트랜지스터(M1)의 게이트와 연결되고, 소스는 저항(R2)에 연결될 수 있다.
제 1 미러 회로(510)가 미러 구조이므로, 제 1 트랜지스터(M1)를 통하여 흐르는 전류(i) 또는 전류(i)에 비례하는 전류가 제 2 트랜지스터(M2)를 통하여 흐를 수 있다.
이때, 제 2 트랜지스터(M2)를 통하여 흐르는 전류의 크기는 트랜지스터들(M1 및 M2)의 사이즈에 의해 결정될 수 있다.
한편, 제 2 미러 회로(520)는 미러 구조의 트랜지스터들(M3 및 M4)을 포함할 수 있으며, 포토 다이오드(PD)로부터 출력되는 광전류가 과전류인 경우 전류를 방출할 수 있다(과전류 보상 역할을 수행).
여기서, 모스 트랜지스터들(M3 및 M4)은 각기 엔-모스 트랜지스터(N-MOS transistor)일 수 있다.
제 3 트랜지스터(M3)의 소스는 저항(R3)을 통하여 접지에 연결될 수 있고, 드레인은 포토 다이오드(PD) 및 전치 증폭기(TIA)에 연결될 수 있다.
결과적으로, 포토 다이오드(PD)로부터 출력된 전류 중 일부가 제 3 트랜지스터(M3)를 통하여 흐를 수 있다.
제 4 트랜지스터(M4)의 게이트는 제 3 트랜지스터(M3)의 게이트와 연결될 수 있으며, 게이트는 드레인과 연결되고, 소스는 저항(R4)을 통하여 접지에 연결될 수 있다.
결과적으로, 제 2 트랜지스터(M2)를 통하여 흐르는 전류가 제 4 트랜지스터(M4)를 통하여 접지로 흐를 수 있다.
여기서, 제 3 트랜지스터(M3)와 제 4 트랜지스터(M4)의 사이즈 비율에 따라 트랜지스터들(M3 및 M4)의 내부를 통하여 흐르는 전류의 크기가 달라질 수 있다.
즉, 제 3 트랜지스터(M3)의 사이즈가 제 4 트랜지스터(M4)의 사이즈보다 크면 제 3 트랜지스터(M3)에 흐르는 전류의 양이 제 4 트랜지스터(M4)에 흐르는 전류의 양보다 많고, 제 3 트랜지스터(M3)의 사이즈가 제 4 트랜지스터(M4)의 사이즈보다 작으면 제 3 트랜지스터(M3)에 흐르는 전류의 양이 제 4 트랜지스터(M4)에 흐르는 전류의 양보다 적다.
NMOS 트랜지스터의 크기는 NMOS 트랜지스터의 게이트의 폭과 길이에 의해 결정되며, 구체적으로는 게이트의 폭에 비례하고, 게이트의 길이에 반비례한다.
한편, 제 2 미러 회로(520)에 포함된 트랜지스터들(M3 및 M4)의 게이트들의 폭과 길이는 동일한 값을 가질 수 있다.
저항(R3)은 제 3 트랜지스터(M3)의 소스와 접지 사이에 연결되어 제 3 트랜지스터(M3)를 통하여 흐르는 전류를 조절할 수 있다.
여기서, 저항(R3)의 저항값이 크면 전류는 감소하고, 저항(R3)의 저항값이 작으면 제 3 트랜지스터(M3)에 흐르는 전류는 증가한다.
저항(R4)은 제 4 트랜지스터(M4)의 소스와 접지 사이에 연결되어 제 4 트랜지스터(M4)를 통하여 흐르는 전류를 조절할 수 있다.
일 실시예에 따르면, 광통신 수신 모드에 따라 도 5의 (B)에 도시된 커패시터(CM)가 연결된 패드(PAD)가 트랜지스터들(M3 및 M4)의 게이트들 사이에 연결될 수도 있고 연결되지 않을 수도 있다.
물론, 광통신 수신 모드에 따라 커패시턴스가 다른 커패시터(CM)가 트랜지스터들(M3 및 M4)의 게이트들 사이에 연결될 수도 있으며, 특히, 커패시터(CM)는 해당 모드의 저주파 대역을 만족시키도록 하는 커패시턴스를 가질 수 있다.
예를 들어, EPON 모드(EPON PIN 모드, EPON avalanche 모드)에서는 커패시터(CM)가 트랜지스터들(M3 및 M4)의 게이트들 사이에 연결되고, 버스트 avalanche 모드에서는 커패시터(CM)가 트랜지스터들(M3 및 M4)의 게이트들 사이에 연결되지 않을 수 있다.
일 실시예에 따르면, 광통신 수신기를 EPON 모드로 동작시키고자 할 때에는 커패시터(CM)를 트랜지스터들(M3 및 M4)의 게이트들 사이에 연결한 상태로 칩을 생산하고, 버스트 모드로 동작시키고자 할 때에는 커패시터(CM)를 트랜지스터들(M3 및 M4)의 게이트들 사이에 연결하지 않은 상태로 칩을 생산할 수 있다.
커패시터(CM)는 저주파 신호가 손실되지 않도록 하는 역할을 수행할 수 있으며, 이에 대해서는 도 1의 필터링부(140)를 참조하여 설명한바 있으므로 생략하도록 한다.
이하, 도 5를 참조하여 과전류 보상 회로부(131 내지 133 중 어느 하나)의 동작을 설명하도록 한다.
전압원(Vs)으로부터 전압이 공급되면 제 1 미러 회로(510) 및 제 2 미러 회로(520)가 동작하기 시작한다.
제 1 미러 회로(510)가 미러 구조를 가지므로, 포토 다이오드(PD)로부터 출력되는 전류(i)가 제 2 트랜지스터(M2)를 통하여 흐르게 된다.
이 때, 저항(R4)에 의해 조절된 전류가 제 4 트랜지스터(M4)를 통하여 흐르며, 제 2 미러 회로(520)가 미러 구조를 가지므로 제 3 트랜지스터(M3)를 통하여 제 4 트랜지스터(M4)를 통하여 흐르는 전류와 동일하거나 비례하는 전류가 흐른다.
이러한 과전류 보상 회로에서, 포토 다이오드(PD)로부터 출력되는 전류가 과전류인 경우, 제 4 트랜지스터(M4)를 통하여 흐르는 전류의 크기가 증가하며, 결과적으로, 제 4 트랜지스터(M4)의 게이트에 해당하는 노드의 전압이 상승하여 제 4 트랜지스터(M4)의 게이트의 전압이 상승한다.
따라서, 제 3 트랜지스터(M3)로 흐르는 전류가 증가하게 되며, 그 결과 노드(N)로부터 전치 증폭기(TIA)로 입력되는 전류의 크기가 감소되므로, 과전류의 경우에도 전치 증폭기(TIA)는 안정적으로 동작할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 광통신 수신기
110 : 포토 다이오드
120 : 전치 증폭기
130 : 과전류 보상 회로부
131 : EPON PIN 모드에 대응하는 과전류 보상 회로부
132 : EPON avalanche 모드에 대응하는 과전류 보상 회로부
133 : 버스트 avalanche 모드에 대응하는 과전류 보상 회로부
140 : 필터링부
150 : 전압원
151 : avalanche 모드용 전압원
152 : PIN 모드/전치 증폭기용 전압원

Claims (11)

  1. 광통신 송신기로부터 수신된 광 신호를 전기 신호인 광전류로 변환하여 출력하는 포토 다이오드(Photo Diode);
    상기 출력된 광전류를 증폭시켜 출력하는 전치 증폭기(Trans Impedance amplifier); 및
    상기 포토 다이오드로부터 출력된 광전류가 특정 값을 초과하는 경우 상기 전치 증폭기로 입력되는 광전류를 감소시키는 복수의 과전류 보상 회로부;
    를 포함하되,
    상기 복수의 과전류 보상 회로부는 각각 복수의 포트를 포함하고, 광통신 수신 모드 별로 그에 대응하는 과전류 보상 회로의 해당 포트들을 통하여 상기 포토 다이오드와 전치 증폭기로 각각 스위칭 연결되며, 상기 복수의 과전류 보상 회로부와 전치 증폭기는 하나의 칩 내에 포함되는 것을 특징으로 하는 광통신 수신기.
  2. 제 1 항에 있어서,
    상기 복수의 과전류 보상 회로부는,
    상기 광통신 수신 모드로서 이더넷 수동 광통신망(Ethernet Passive Optical Network;EPON) PIN 모드, 이더넷 수동 광통신망 avalanche 모드 및 버스트 avalanche 모드 중 어느 하나의 모드에 각각 대응되는 것을 특징으로 하는 광통신 수신기.
  3. 제 2 항에 있어서,
    상기 광통신 수신 모드 중 이더넷 수동 광통신망 PIN 모드 또는 이더넷 수동 광통신망 avalanche 모드 시 해당 과전류 보상 회로부와 연결되고, 상기 버스트 avalanche 모드 시 해당 과전류 보상 회로부와 연결되지 않는 필터링부;
    를 더 포함하는 것을 특징으로 하는 광통신 수신기.
  4. 제 3 항에 있어서,
    상기 필터링부는 커패시터이며, 상기 광통신 수신 모드 중 어느 하나에서의 상기 커패시터의 용량은 다른 모드에서의 용량과 다른 것을 특징으로 하는 광통신 수신기.
  5. 제 1 항에 있어서,
    상기 복수의 과전류 보상 회로부는 와이어 본딩(wire bonding)을 통해 상기 스위칭 연결되는 것을 특징으로 하는 광통신 수신기.
  6. 광통신 수신기용 칩에 있어서,
    포토 다이오드(Photo Diode)로부터 출력된 광전류를 증폭시켜 출력하는 전치 증폭기(Trans Impedance Amplifier); 및
    상기 포토 다이오드와 연결되며, 상기 포토 다이오드로부터 출력된 광전류가 특정 값을 초과하는 경우 상기 전치 증폭기로 입력되는 광전류를 감소시키는 복수의 과전류 보상 회로부;
    를 포함하되,
    상기 복수의 과전류 보상 회로부는 각각 복수의 포트를 포함하고, 광통신 수신 모드 별로 그에 대응하는 과전류 보상 회로의 해당 포트들을 통하여 상기 포토 다이오드와 전치 증폭기로 각각 스위칭 연결되며, 상기 복수의 과전류 보상 회로부와 전치 증폭기는 하나의 칩 내에 포함되는 것을 특징으로 하는 광통신 수신기용 칩.
  7. 제 6 항에 있어서,
    상기 복수의 과전류 보상 회로부는,
    상기 광통신 수신 모드로서 이더넷 수동 광통신망(Ethernet Passive Optical Network;EPON) PIN 모드, 이더넷 수동 광통신망 avalanche 모드 및 버스트 avalanche 모드 중 어느 하나의 모드에 각각 대응되는 것을 특징으로 하는 광통신 수신기용 칩.
  8. 제 7 항에 있어서,
    상기 복수의 과전류 보상 회로부에 포함된 복수의 포트 중
    제 1 포트는 상기 포토 다이오드의 출력단과 연결되고,
    제 2 포트는 상기 포토 다이오드의 입력단 및 상기 전치 증폭기의 입력단에 연결되며,
    제 3 포트는 전압원에 연결되는 것을 특징으로 하는 광통신 수신기용 칩.
  9. 제 8 항에 있어서,
    상기 복수의 과전류 보상 회로부 중 이더넷 수동 광통신망 PIN 모드 또는 이더넷 수동 광통신망 avalanche 모드를 가지는 과전류 보상 회로부는 상기 복수의 포트 중 제 4 포트가 상기 광전류 중 교류를 필터링하는 필터링부와 연결되고,
    상기 버스트 avalanche 모드를 가지는 과전류 보상 회로부는 상기 필터링부와 연결되지 않는 것을 특징으로 하는 광통신 수신기용 칩.
  10. 제 6 항에 있어서,
    상기 복수의 과전류 보상 회로부는,
    상기 포토 다이오드로부터 출력된 광전류가 특정 값을 초과하는 경우 상기 전치 증폭기로 입력되는 광전류의 일부를 방전시켜 상기 전치 증폭기로 입력되는 전류를 감소시키는 것을 특징으로 하는 광통신 수신기용 칩.
  11. 제 6 항에 있어서,
    상기 복수의 과전류 보상 회로부는 와이어 본딩(wire bonding)을 통해 상기 스위칭 연결되는 것을 특징으로 하는 광통신 수신기용 칩.
KR1020130163927A 2013-12-26 2013-12-26 광통신 수신기 및 이에 사용되는 칩 KR101541975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130163927A KR101541975B1 (ko) 2013-12-26 2013-12-26 광통신 수신기 및 이에 사용되는 칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130163927A KR101541975B1 (ko) 2013-12-26 2013-12-26 광통신 수신기 및 이에 사용되는 칩

Publications (2)

Publication Number Publication Date
KR20150076339A KR20150076339A (ko) 2015-07-07
KR101541975B1 true KR101541975B1 (ko) 2015-08-06

Family

ID=53789292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130163927A KR101541975B1 (ko) 2013-12-26 2013-12-26 광통신 수신기 및 이에 사용되는 칩

Country Status (1)

Country Link
KR (1) KR101541975B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101953861B1 (ko) 2018-12-18 2019-03-05 (주)자람테크놀로지 멀티레벨 광신호 수신성능이 개선된 광수신 장치 및 방법
KR101953859B1 (ko) 2018-12-18 2019-03-05 (주)자람테크놀로지 멀티레벨 광수신을 위한 애벌런치 포토다이오드 최적화 장치 및 방법
KR101988920B1 (ko) 2019-03-27 2019-06-13 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 높인 멀티레벨 광수신 장치 및 방법
KR102127263B1 (ko) 2019-12-30 2020-07-07 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법
KR102280120B1 (ko) 2020-12-29 2021-07-22 (주)자람테크놀로지 다파장 선택 전환 기능을 내장한 멀티레벨 pon 송수신 장치 및 그 파장 전환 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124825A (ja) 1998-10-14 2000-04-28 Matsushita Electric Ind Co Ltd 受信回路と受信方法
JP2004128676A (ja) 2002-09-30 2004-04-22 Hitachi Cable Ltd 光受信器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124825A (ja) 1998-10-14 2000-04-28 Matsushita Electric Ind Co Ltd 受信回路と受信方法
JP2004128676A (ja) 2002-09-30 2004-04-22 Hitachi Cable Ltd 光受信器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101953861B1 (ko) 2018-12-18 2019-03-05 (주)자람테크놀로지 멀티레벨 광신호 수신성능이 개선된 광수신 장치 및 방법
KR101953859B1 (ko) 2018-12-18 2019-03-05 (주)자람테크놀로지 멀티레벨 광수신을 위한 애벌런치 포토다이오드 최적화 장치 및 방법
KR101988920B1 (ko) 2019-03-27 2019-06-13 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 높인 멀티레벨 광수신 장치 및 방법
KR102127263B1 (ko) 2019-12-30 2020-07-07 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법
KR102280120B1 (ko) 2020-12-29 2021-07-22 (주)자람테크놀로지 다파장 선택 전환 기능을 내장한 멀티레벨 pon 송수신 장치 및 그 파장 전환 방법

Also Published As

Publication number Publication date
KR20150076339A (ko) 2015-07-07

Similar Documents

Publication Publication Date Title
KR101541975B1 (ko) 광통신 수신기 및 이에 사용되는 칩
JP6484936B2 (ja) トランスインピーダンス増幅器
KR101486069B1 (ko) 입력 종단 회로 및 입력 종단 디바이스
US10496591B2 (en) Converting a mode controlling differential signal in a drive circuit and a driving method
KR101768470B1 (ko) 트랜스임피던스 증폭 회로
US10700785B2 (en) Optical transceiver
US9153936B2 (en) Power-efficient high-speed driver for a vertical-cavity surface-emitting laser
KR101513373B1 (ko) 직류 오프셋을 보상하는 광통신 수신기
JP2015211376A (ja) 受信回路
JP5566934B2 (ja) 電圧出力回路、及びアクティブケーブル
JP2007036329A (ja) 増幅回路およびトランスインピーダンスアンプ
US7221229B2 (en) Receiver circuit having an optical reception device
US20130335145A1 (en) High-speed transimpedance amplifier
WO2017017470A1 (en) Burst-mode receiver
KR101054388B1 (ko) 광수신기용 트랜스임피던스 증폭기
US10128398B1 (en) Resonance avalanche photodiodes for dynamic biasing
Aznar et al. A highly sensitive 2.5 Gb/s transimpedance amplifier in CMOS technology
KR101513372B1 (ko) 이득 또는 트랜스컨덕턴스를 조절하는 광통신 수신기
KR101541972B1 (ko) 광통신 수신기, 이에 사용되는 과전류 보상 회로 및 칩
KR101658950B1 (ko) 고속 동작을 위한 전류 모드 로직 회로
JP5750178B1 (ja) 出力回路
JP2013081064A (ja) 光受信器
JPH1065274A (ja) 発光素子駆動装置
US10122056B2 (en) DC blocking circuit with bias control and independent cut-off frequency for AC-coupled circuits
JP5096507B2 (ja) 振幅制限増幅回路および光受信器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 5