WO2021100754A1 - 素子形成ウェハおよびその製造方法 - Google Patents

素子形成ウェハおよびその製造方法 Download PDF

Info

Publication number
WO2021100754A1
WO2021100754A1 PCT/JP2020/042980 JP2020042980W WO2021100754A1 WO 2021100754 A1 WO2021100754 A1 WO 2021100754A1 JP 2020042980 W JP2020042980 W JP 2020042980W WO 2021100754 A1 WO2021100754 A1 WO 2021100754A1
Authority
WO
WIPO (PCT)
Prior art keywords
stress
resist
forming
semiconductor wafer
thin layer
Prior art date
Application number
PCT/JP2020/042980
Other languages
English (en)
French (fr)
Inventor
明彦 勅使河原
愛美 鈴木
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN202080080179.XA priority Critical patent/CN114762141A/zh
Priority to DE112020005722.4T priority patent/DE112020005722T5/de
Publication of WO2021100754A1 publication Critical patent/WO2021100754A1/ja
Priority to US17/732,688 priority patent/US20220254637A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L11/00—Measuring steady or quasi-steady pressure of a fluid or a fluent solid material by means not provided for in group G01L7/00 or G01L9/00
    • G01L11/04—Measuring steady or quasi-steady pressure of a fluid or a fluent solid material by means not provided for in group G01L7/00 or G01L9/00 by acoustic means
    • G01L11/06—Ultrasonic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H10N30/704—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Signal Processing (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

複数のチップ形成領域（１０１）を有する半導体ウェハ（１００）を用意することと、半導体ウェハ（１００）上に薄層（１１０）を形成することと、薄層（１１０）のうちの、チップ形成領域（１０１）におけるそれぞれの素子を構成する部分を素子構成部分（１１０ａ）とし、素子構成部分（１１０ａ）の応力が所定値となるように、応力を調整することと、を行う。そして、応力を調整することでは、薄層（１１０ａ）上にレジスト（１２０）を配置することと、開口部（２０１）が形成されたフォトマスク（２００）を用いてレジスト（１２０）を露光することと、レジスト（１２０）を現像して当該レジスト（１２０）に開口部を形成することと、レジスト（１２０）をマスクとしてイオン注入を行うことと、を行い、レジスト（１２０）を露光することでは、素子構成部分（１１０ａ）に発生する応力に基づいて開口部の比率が調整されたフォトマスクを用いる。

Description

素子形成ウェハおよびその製造方法 関連出願への相互参照
　本出願は、２０１９年１１月２０日に出願された日本特許出願番号２０１９－２０９８５４号に基づくもので、ここにその記載内容が参照により組み入れられる。
　本開示は、半導体ウェハ上に薄層が形成された素子形成ウェハおよびその製造方法に関する。
　従来より、半導体ウェハ上に薄層を形成した素子形成ウェハが提案されている。そして、このような素子形成ウェハは、薄層を形成した際に応力が発生するため、当該応力は薄層の面方向に不均一となっている。このため、例えば、特許文献１には、薄層の応力に応じてイオン注入を行うことにより、薄層の応力を均一化させる方法が提案されている。具体的には、特許文献１には、イオン注入を行うことにより、薄層のうちの素子を構成する素子構成部分の応力を均一化させることが提案されている。そして、この方法では、イオン注入を行う際、イオンビームを照射する時間やイオンビームのイオン電流密度を変更する等して注入するイオンの量を変更することにより、薄層の応力を均一化させている。
特開平７－７８７５４号公報
　しかしながら、上記素子形成ウェハの製造方法では、イオンビームを照射する際に詳細な制御が必要になり、製造工程が複雑になり易い。
　本開示は、製造工程の簡略化を図りつつ、薄層の応力を所望値にできる素子形成ウェハおよびその製造方法を提供することを目的とする。
　本開示の１つの観点によれば、素子形成ウェハの製造方法は、複数のチップ形成領域を有する半導体ウェハを用意することと、半導体ウェハ上に薄層を形成することと、薄層のうちの、チップ形成領域におけるそれぞれの素子を構成する部分を素子構成部分とし、素子構成部分の応力が所定値となるように、応力を調整することと、を行い、応力を調整することでは、薄層上にレジストを配置することと、開口部が形成されたフォトマスクを用いてレジストを露光することと、レジストを現像して当該レジストに開口部を形成することと、レジストをマスクとしてイオン注入を行うことと、を行い、レジストを露光することでは、素子構成部分に発生する応力に基づいて開口部の比率が調整されたフォトマスクを用いる。
　これによれば、フォトマスクの開口率を変化させることにより、各チップ形成領域における素子構成部分の応力を所望値にすることができる。このため、イオン注入を行う際の照射時間等を詳細に制御する必要がなく、製造工程の簡略化を図ることができる。
　本開示の別の観点によれば、素子形成ウェハは、複数のチップ形成領域を有する半導体ウェハと、半導体ウェハ上に形成された薄層と、を備え、薄層のうちのチップ形成領域におけるそれぞれの素子を構成する部分を素子構成部分とし、薄層において、半導体ウェハの中心上に位置する部分を通り、半導体ウェハの面方向における一方向に沿って複数の領域を有すると共に、複数の領域にそれぞれ素子構成部分が複数配置されているとすると、複数の領域に配置されている素子構成部分の一方向に沿った応力分布は、それぞれの領域に応力の極大と極小とを有し、かつ領域内における極大と極小との間の応力の変化率が、隣合う領域の境界部における応力の変化率より小さくされている。
　このような素子形成ウェハは、フォトマスクの開口率を変化させたイオン注入によって形成され、イオン注入を行う際の照射時間等を詳細に制御する必要がない。このため、製造工程の簡略化を図ることができる。
　なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における超音波センサの断面図である。 図１に示す超音波センサの製造工程を示す断面図である。 図２Ａに続く超音波センサの製造工程を示す断面図である。 図２Ｂに続く示す超音波センサの製造工程を示す断面図である。 図２Ｃに続く超音波センサの製造工程を示す断面図である。 図２Ｄに続く超音波センサの製造工程を示す断面図である。 図２Ｅに続く超音波センサの製造工程を示す断面図である。 図２Ｆに続く超音波センサの製造工程を示す断面図である。 図２Ｇに続く超音波センサの製造工程を示す断面図である。 図２Ｈに続く超音波センサの製造工程を示す断面図である。 図２Ｄの工程におけるフォトマスクの平面図である。 圧電層の膜応力と、圧電層の構成との関係に関する実験結果を示す図である。 Ｘ線回折測定の結果を示す図である。 圧電層の特性と、圧電層の構成との関係に関する実験結果を示す図である。 第１実施形態の変形例におけるイオン注入の状態を示す断面図である。 第２実施形態におけるイオン注入の状態を示す断面図である。 第３実施形態における超音波センサの断面図である。 第４実施形態におけるイオン注入の状態を示す断面図である。 第５実施形態におけるイオン注入前の薄層の応力分布を示す模式図である。 第６実施形態におけるステッパ露光で用いられるレチクルの開口率を示す模式図である。 第７実施形態におけるイオン注入後の薄層の応力分布を示す模式図である。 他の実施形態におけるフォトマスクの平面図である。 他の実施形態におけるフォトマスクの平面図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　第１実施形態について、図面を参照しつつ説明する。本実施形態では、素子形成ウェハの製造方法を用いて構成される超音波センサを例に挙げて説明する。まず、超音波センサの構成について説明する。
　超音波センサは、図１に示されるように、一面１０ａおよび他面１０ｂを有するシリコン等の半導体基板１０を備えている。そして、半導体基板１０には、凹部１１が形成されることによってダイヤフラム部１２が形成されている。ダイヤフラム部１２上には、圧電膜１３および電極膜１４が順に形成されている。
　ダイヤフラム部１２は、特に限定されるものではないが、本実施形態では、平面形状が円形状とされ、直径が１ｍｍ程度とされている。圧電膜１３は、例えば、窒化アルミニウム（以下では、ＡｌＮともいう）、窒化スカンジウムアルミニウム（以下では、ＳｃＡｌＮともいう）、チタン酸ジルコン酸鉛（ＰＺＴ）等の圧電セラミックス等で構成されている。また、圧電膜１３は、平面形状が円形状とされ、直径がダイヤフラム部１２と同等とされていると共に膜厚が１μｍ程度とされている。なお、特に図示しないが、半導体基板１０には、電極膜１４と電気的に接続される配線パターン、当該配線パターンと外部回路とを接続するパッド部、および保護膜等も適宜形成されている。
　このような超音波センサは、例えば、送信機や受信機を構成するのに用いられる。例えば、超音波センサは、送信機として用いられる場合には、電極膜１４に所定の電圧が印加されることにより、圧電膜１３が振動することでダイヤフラム部１２が振動する。これにより、超音波センサは、送信波を送信する。また、例えば、超音波センサは、受信機として用いられる場合には、受信波によってダイヤフラム部１２が振動することで圧電膜１３に振動に応じた電圧が発生する。これにより、超音波センサは、受信波に基づいた検出信号を出力する。
　以上が本実施形態における超音波センサの構成である。次に、上記超音波センサの製造方法について説明する。
　まず、図２Ａに示されるように、複数のチップ形成領域１０１がダイシングラインＤＬで区画され、一面１００ａおよび他面１００ｂを有する半導体ウェハ１００を用意する。なお、半導体ウェハ１００は、例えば、シリコンウェハ等である。
　次に、図２Ｂに示されるように、スパッタリング法等により、半導体ウェハ１００の一面１００ａ上に圧電層１１０を成膜する。圧電層１１０は、パターニングされることによって上記圧電膜１３を構成するものであり、上記圧電セラミックス等で構成される。なお、圧電層１１０は、各チップ形成領域１０１およびダイシングラインＤＬ上の全体に形成される。また、本実施形態では、圧電層１１０が薄層に相当する。
　この場合、圧電層１１０には、圧電層１１０を成膜する成膜装置や成膜条件等に依存した応力が発生する。そして、この応力は、圧電層１１０の面方向に均一とはなっていない。つまり、圧電層１１０には、面方向に不均一な応力が発生した状態となっている。例えば、現状の成膜装置を用いて直径が６インチである半導体ウェハ１００に圧電層１１０を成膜した場合、圧電層１１０には、最大値と最小値との差が数十～１００Ｍｐａ程度となる応力分布が構成されることが知られている。このため、本実施形態では、圧電層１１０を成膜する成膜装置や各種条件を適宜変更し、圧電層１１０の応力分布を予め把握しておく。
　続いて、圧電層１１０の応力を所望値（すなわち、所定値）にする応力調整を行う。以下、応力調整で行う各工程について説明する。なお、以下では、圧電層１１０に発生している応力差を低減することで均一化する例について説明する。
　まず、図２Ｃに示されるように、圧電層１１０上にレジスト１２０を配置する。なお、本実施形態では、レジスト１２０はポジ型とされている。但し、レジスト１２０は、ネガ型とされていてもよい。
　次に、図２Ｄに示されるように、レジスト１２０上に、開口部２０１が形成されたフォトマスク２００を配置する。ここで、圧電層１１０のうちのパターニングされることで圧電膜１３となる部分を圧電膜構成部分１１０ａとし、フォトマスク２００のうちの圧電膜構成部分１１０ａ上に位置するレジスト１２０への露光量を調整する部分を露光調整部２００ａとする。なお、本実施形態では、圧電膜１３が円形状とされているため、圧電膜構成部分１１０ａおよび露光調整部２００ａも円形状となる。
　本実施形態では、図３に示されるように、露光調整部２００ａには、ドット状のディザパターンとなるように開口部２０１が形成されている。なお、図２Ｄのフォトマスク２００は、図３中のIID－IID線に沿った断面図に相当するが、開口部２０１を理解し易くするため、図３よりも開口部２０１の数を減少すると共に開口部２０１の幅を広げて示してある。また、図３は、断面図ではないが、理解をし易くするため、フォトマスク２００の開口部２０１と異なる部分にハッチングを施してある。
　そして、露光調整部２００ａの全領域に対する開口部２０１が形成されている領域の比率を露光調整部２００ａの開口率とする。この場合、露光調整部２００ａの開口率は、圧電層１１０の応力分布に応じて調整されている。例えば、圧電層１１０には、全体に引張応力が発生しているとする。そして、露光調整部２００ａの開口率は、引張応力の応力分布に基づき、圧電膜構成部分１１０ａのうちの引張応力が大きくなる部分上に位置するレジスト１２０への露光量を調整する露光調整部２００ａの開口率が次のようにされている。すなわち、当該開口率は、引張応力が小さくなる部分上に位置するレジスト１２０への露光量を調整する露光調整部２００ａの開口率より大きくされている。つまり、レジスト１２０を露光する際、露光調整部２００ａの開口率が次のように調整されている。露光調整部２００ａの開口率は、レジスト１２０のうちの引張応力が大きい圧電膜構成部分１１０ａ上に位置する部分が、引張応力が小さい圧電膜構成部分１１０ａ上に位置する部分よりも露光される領域が大きくなるように、調整されている。なお、フォトマスク２００は、成膜装置や成膜条件等に応じた圧電層１１０の応力分布に基づいて予め用意される。
　そして、上記フォトマスク２００を用い、本実施形態では、レジスト１２０をアライナ露光（すなわち、一括露光）する。なお、本実施形態では、圧電膜構成部分１１０ａが素子構成部分に相当する。
　そして、図２Ｅに示されるように、レジスト１２０を現像することにより、レジスト１２０に開口部１２１を形成する。以下、レジスト１２０のうちの圧電膜構成部分１１０ａ上に位置する部分の全領域に対する開口部１２１が形成されている領域の比率をレジスト１２０の開口率とする。この場合、レジスト１２０は、引張応力が大きい圧電膜構成部分１１０ａ上に位置する部分は、引張応力が小さい圧電膜構成部分１１０ａ上に位置する部分よりも開口率が大きくなった状態となる。なお、本実施形態では、圧電膜１３（すなわち、圧電膜構成部分１１０ａ）の直径が１ｍｍ程度とされるため、開口部１２１のピッチを１μｍという直径に対して十分に小さいパターンで形成することができる。
　その後、図２Ｆに示されるように、レジスト１２０をマスクとしてイオン注入を行うことで圧電膜構成部分１１０ａに注入領域１３０を構成することにより、圧電膜構成部分１１０ａの応力を所望値にして素子形成ウェハ３００を構成する。
　本実施形態では、加速電圧を変更して複数回のイオン注入を行うことにより、圧電層１１０に対し、当該圧電層１１０の厚さ方向に沿って複数の注入領域１３０を構成する。この場合、加速電圧を大きくするほど圧電層１１０の深い位置に注入領域１３０が構成される。
　例えば、Ｓｉ（シリコン）をイオン注入する場合、加速電圧を１０ＫｅＶとすることで注入量を８．００×１０１２ａｔｏｍｓ／ｃｍ３とし、加速電圧を２５ＫｅＶとすることで注入量を１．６０×１０１３ａｔｏｍｓ／ｃｍ３としたイオン注入を行う。さらに、加速電圧を５０ＫｅＶとすることで注入量を２．８０×１０１３ａｔｏｍｓ／ｃｍ３とし、加速電圧を１００ＫｅＶとすることで注入量を７．６０×１０１３ａｔｏｍｓ／ｃｍ３としたイオン注入を行う。
　また、例えば、Ｍｇ（マグネシウム）をイオン注入する場合、加速電圧を１０ＫｅＶとすることで注入量を５．００×１０１２ａｔｏｍｓ／ｃｍ３とし、加速電圧を２０ＫｅＶとすることで注入量を１．７０×１０１３ａｔｏｍｓ／ｃｍ３としたイオン注入を行う。さらに、加速電圧を４０ＫｅＶとすることで注入量を３．００×１０１３ａｔｏｍｓ／ｃｍ３とし、加速電圧を８０ＫｅＶとすることで注入量を９．５０×１０１３ａｔｏｍｓ／ｃｍ３としたイオン注入を行う。
　これにより、圧電層１１０には、厚さ方向に沿って複数の注入領域１３０が構成される。なお、図２Ｆでは、圧電層１１０の厚さ方向に沿って２つの注入領域１３０が形成されている図を示しているが、上記のように４種類の異なる加速電圧でイオン注入を行う場合、実際には、圧電層１１０の厚さ方向に４つの注入領域１３０が構成される。また、加速電圧は、各チップ形成領域１０１で共通して変更すればよく、チップ形成領域１０１のそれぞれに対して変更する必要はない。
　ここで、図４に示されるように、圧電層１１０の応力は、圧電層１１０にイオン注入を行うことによって圧縮方向に変化することが確認される。なお、図４中のＡｌＮ、ＳｃＡｌＮは、圧電層１１０を構成する材料であり、１００ｎｍ、２００ｎｍは、圧電層１１０の膜厚であり、Ｓｉ注入、Ｍｇ注入は、イオン注入する元素の種類を示している。
　また、図４中のＳｉ注入は、加速電圧を１０ＫｅＶとすることで注入量を８．００×１０１２ａｔｏｍｓ／ｃｍ３とし、加速電圧を２５ＫｅＶとすることで注入量を１．６０×１０１３ａｔｏｍｓ／ｃｍ３とし、加速電圧を５０ＫｅＶとすることで注入量を２．８０×１０１３ａｔｏｍｓ／ｃｍ３とし、加速電圧を１００ＫｅＶとすることで注入量を７．６０×１０１３ａｔｏｍｓ／ｃｍ３としたイオン注入を行った場合の結果である。同様に、図４中のＭｇ注入は、加速電圧を１０ＫｅＶとすることで注入量を５．００×１０１２ａｔｏｍｓ／ｃｍ３とし、加速電圧を２０ＫｅＶとすることで注入量を１．７０×１０１３ａｔｏｍｓ／ｃｍ３とし、加速電圧を４０ＫｅＶとすることで注入量を３．００×１０１３ａｔｏｍｓ／ｃｍ３とし、加速電圧を８０ＫｅＶとすることで注入量を９．５０×１０１３ａｔｏｍｓ／ｃｍ３としたイオン注入を行った場合の結果である。なお、後述の図５および図６におけるＳｉ注入、Ｍｇ注入も同様の条件である。
　この場合、応力は、膜厚が１００ｎｍであると、イオン注入を行うことにより、圧縮方向に１．２Ｇｐａ程度変化することが確認される。応力は、膜厚が２００ｎｍであると、圧縮方向に６００ＭＰａ程度変化することが確認される。このため、応力は、膜厚が１μｍ程度である場合には、圧縮方向に１００ＭＰａ程度変化させることができると想定される。つまり、圧電層１１０は、膜厚が１μｍ程度である場合、最大値と最小値との差が数十～１００Ｍｐａ程度である応力分布が発生したとしても、イオン注入が行われることにより、最大値と最小値との差が十分に低減される。
　また、圧電層１１０にイオン注入を行ったとしても、図５および図６に示されるように、結晶性や圧電性は、ほぼ変化しない。なお、図５は、Ｘ線回折測定において（０００２）面のωスキャンによって得られた実験結果である。また、図６中のｃｅｎｔｅｒは、圧電層１１０のうちの半導体ウェハ１００の中心上に位置する部分の結果であり、ｔｏｐは、圧電層１１０のうちの半導体ウェハ１００の外縁部上に位置する部分の結果である。図６中のｄ３３は、圧電定数である。そして、図６は、６インチの半導体ウェハ１００上に圧電層１１０を成膜した場合の結果である。
　このため、上記のように開口部１２１が形成されたレジスト１２０をマスクとすることにより、引張応力が大きい圧電膜構成部分１１０ａには、引張応力が小さい圧電膜構成部分１１０ａよりも多量のイオンが注入され、大きな圧縮方向の応力が付加される。したがって、圧電膜構成部分１１０ａにおける応力分布において、最大値と最小値との差を低減し、均一化を図ることができる。なお、イオン注入を行う場合、各チップ形成領域１０１の圧電膜構成部分１１０ａのそれぞれに対して照射時間等を特に変更する必要はない。
　また、上記のように、イオン注入を行っても結晶性や圧電性は特に変化しないが、イオン注入する際には、圧電層１１０を構成する材料と同じ族番号の材料をイオン注入することが好ましい。例えば、圧電層１１０をＡｌＮで構成する場合には、Ａｌが３Ｂ族、Ｎが５Ｂ族となるため、３Ｂ族または５Ｂ族の元素をイオン注入することが好ましい。また、例えば、圧電層１１０をＳｃＡｌＮで構成する場合には、Ｓｃが３Ａ族、Ａｌが３Ｂ族、Ｎが５Ｂ族となるため、３Ａ族、３Ｂ族、または５Ｂ族の元素をイオン注入することが好ましい。これにより、圧電層１１０を構成する元素と同じ族番号の元素をイオン注入するため、導電性が変化することも抑制できる。したがって、イオン注入を行う際、圧電層１１０を構成する材料と同じ族番号の材料をイオン注入することが好ましい。
　次に、特に図示しないが、加熱処理を行う。この際、注入されたイオンが拡散することにより、圧電膜構成部分１１０ａ内の局所的な応力の均一化も図ることができる。
　続いて、図２Ｇに示されるように、圧電層１１０上に図示しないレジストを配置してレジストをパターニングする。そして、当該レジストをマスクとしてドライエッチング等を行い、圧電層１１０をパターニングすることで圧電膜１３を形成する。
　次に、図２Ｈに示されるように、スパッタリング法等により、圧電膜１３を覆うように、電極層１４０を形成する。続いて、図２Ｉに示されるように、電極層１４０上に図示しないレジストを配置してレジストをパターニングする。そして、当該レジストをマスクとしてドライエッチング等を行い、電極層１４０をパターニングすることで電極膜１４を形成する。
　その後は特に図示しないが、半導体ウェハ１００の他面１００ｂ側から凹部１１を形成してダイヤフラム部１２を形成し、ダイシングラインＤＬに沿って分割することにより、上記超音波センサが構成される。
　以上説明したように、本実施形態では、フォトマスク２００における露光調整部２００ａの開口率を変化させることにより、レジスト１２０の開口率を変化させている。そして、レジスト１２０をマスクとしてイオン注入を行い、レジスト１２０の開口率に応じたイオンが注入されるようにすることにより、各チップ形成領域１０１の圧電膜構成部分１１０ａの応力を均一化している。このため、イオン注入を行う際の照射時間等を詳細に制御する必要がなく、製造工程の簡略化を図ることができる。
　また、本実施形態では、圧電層１１０を構成する材料と同族の材料をイオン注入する。このため、圧電層１１０の導電性が変化することも抑制できる。
　さらに、本実施形態では、圧電膜構成部分１１０ａに対してのみイオン注入を行う。このため、圧電膜構成部分１１０ａと異なる領域を有効に利用することも可能となる。
　また、イオン注入を行う際には、加速電圧を変更して複数回のイオン注入を行い、圧電膜構成部分１１０ａの厚さ方向に複数の注入領域１３０が構成されるようにしている。このため、圧電膜構成部分１１０ａの厚さ方向における局所的な応力のムラの抑制も図ることができる。
　（第１実施形態の変形例）
　第１実施形態の変形例について説明する。上記図２Ｆの工程で加速電圧を変更してイオン注入を複数回行う場合、図７に示されるように、イオン注入を行う毎にレジスト１２０の開口部１２１のパターンを異ならせるようにしてもよい。なお、図８は、加速電圧を変更して２回のイオン注入を行う場合の例を示している。具体的には、１回目のイオン注入を図中のレジスト１２０の下方に位置する部分に注入領域１３０が形成されるように行った後、２回目のイオン注入を図中のレジスト１２０をマスクとして行う例について示している。これによれば、圧電膜構成部分１１０ａの面方向における局所的な応力のムラの抑制も図ることができる。
　（第２実施形態）
　第２実施形態について説明する。本実施形態は、第１実施形態に対し、イオン注入する際の方向を追加したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態では、上記図２Ｆのイオン注入を行う際には、図８に示されるように、半導体ウェハ１００の一面１００ａに対する法線方向に対して傾いた方向からもイオン注入する。この場合、レジスト１２０は、膜厚が薄いほどレジスト１２０の影になってイオン注入されない領域を少なくできる。このため、レジスト１２０の開口率（すなわち、露光調整部２００ａの開口率）は、傾いた方向からのイオン注入の効果を加味して設定されることが好ましい。
　なお、図８中では、圧電膜構成部分１１０ａのうちの開口部１２１から露出する部分に形成される注入領域１３０や、圧電膜構成部分１１０ａの厚さ方向の異なる位置に形成される注入領域１３０を省略して示してある。
　これによれば、圧電膜構成部分１１０ａのうちのレジスト１２０の影になってイオン注入されない領域を少なくできる。つまり、圧電膜構成部分１１０ａのうちのレジスト１２０の下方に位置する部分にも注入領域１３０を形成できる。このため、圧電膜構成部分１１０ａにおける局所的な応力のムラの抑制を図ることができる。
　（第３実施形態）
　第３実施形態について説明する。本実施形態は、第１実施形態に対し、ダイヤフラム部１２を複数形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態の超音波センサは、図９に示されるように、半導体基板１０に２つの凹部１１が形成されることにより、２つのダイヤフラム部１２が形成されている。そして、各ダイヤフラム部１２上に、圧電膜１３および電極膜１４が順に積層されている。
　また、本実施形態では、各ダイヤフラム部１２上に位置する圧電膜１３は、保持している応力の値が異なる値とされている。つまり、各圧電膜１３は、共振周波数が異なる値とされている。このため、例えば、この超音波センサを用いて送信機を構成した場合、各圧電膜１３の共振周波数が異なるため、異なる送信波を送信可能な送信機を容易に構成することができる。
　このような超音波センサは、上記図２Ｄ～図２Ｆの工程において、圧電層１１０の応力分布に基づき、各圧電膜１３を構成する圧電膜構成部分１１０ａに注入されるイオンの量を調整すればよい。例えば、圧電層１１０を構成することにより、１つのチップ形成領域１０１には、２つの圧電膜構成部分１１０ａが構成される。このため、圧電層１１０を構成した際、１つのチップ形成領域１０１において、例えば、一方の圧電膜構成部分１１０ａと他方の圧電膜構成部分１１０ａとの応力が同じである場合、各圧電膜構成部分１１０ａに注入されるイオンの量が異なるようにすればよい。すなわち、図２Ｄの工程では、フォトマスク２００として、一方の圧電膜構成部分１１０ａ上に位置するレジスト１２０の露光量と、他方の圧電膜構成部分１１０ａ上に位置するレジスト１２０の露光量とが異なるように、露光調整部２００ａの開口率が設定されたものを用意すればよい。
　このように、複数の圧電膜１３を有する超音波センサとしても、上記第１実施形態と同様の効果を得ることができる。なお、上記では、各圧電膜１３の応力が異なる例について説明したが、各圧電膜１３は、応力が同じとされていてもよい。
　（第４実施形態）
　第４実施形態について説明する。本実施形態は、第１実施形態に対し、電極層１４０にイオン注入を行ったものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
　まず、本実施形態では、圧電層１１０に対してイオン注入を行わない。そして、本実施形態では、図１０に示されるように、電極層１４０を形成した後、電極層１４０のうちの電極膜１４を構成する電極膜構成部分１４０ａに対してイオン注入を行うことにより、電極膜構成部分１４０ａの応力が所望値になるようにする。なお、本実施形態では、電極層１４０が薄層に相当し、電極膜構成部分１４０ａが素子構成部分に相当する。
　具体的には、電極膜構成部分１４０ａにイオン注入する場合には、上記した圧電膜構成部分１１０ａにイオン注入する場合と同様の方法で行う。すなわち、電極層１４０を形成した後、電極層１４０上にレジスト１５０を配置する。その後、応力分布に基づき、電極膜構成部分１４０ａの応力が所望値となるように、開口率が調整されたフォトマスク２００を用いてレジスト１５０に開口部１５１を形成し、当該レジスト１５０をマスクとしてイオン注入を行って注入領域１６０を構成する。
　この場合、本実施形態では、圧電層１１０に対してイオン注入を行わないため、圧電層１１０には、面方向に不均一な応力が発生した状態となっている。そして、本実施形態では、圧電層１１０と電極層１４０との全体の応力分布を予め把握し、電極膜構成部分１４０ａの応力を所望値とすることにより、圧電膜構成部分１１０ａと電極膜構成部分１４０ａとの全体の応力が所望値となるようにする。
　なお、図１０では、電極層１４０の厚さ方向に沿って１つの注入領域１６０が形成されている図を示しているが、加速電圧を変更して複数回のイオン注入を行った場合には、電極層１４０の厚さ方向に沿って複数の注入領域１６０が形成される。
　このように、電極層１４０にイオン注入を行うようにしても、上記第１実施形態と同様の効果を得ることができる。なお、本実施形態では、圧電層１１０に対してイオン注入を行わない例について説明したが、圧電層１１０にイオン注入を行った後に電極層１４０にイオン注入を行うようにしてもよい。
　（第５実施形態）
　第５実施形態について説明する。本実施形態は、第１実施形態に対し、レジスト１２０をステッパ露光するようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
　上記各実施形態では、レジスト１２０を露光する際、フォトマスク２００を固定してアライナ露光する方法について説明した。しかしながら、レジスト１２０を露光する際、フォトマスク２００および半導体ウェハ１００を移動させながら露光するステッパ露光を行ってもよい。
　例えば、図１１に示されるように、半導体ウェハ１００の一面１００ａ上に圧電層１１０を形成した際、圧電層１１０には、半導体ウェハ１００の中心上に位置する部分に引張応力が発生し、外縁部に位置する部分に圧縮応力が発生しているとする。そして、応力は、半導体ウェハ１００の中心上に位置する部分から外縁部に向かって緩やかに変化しているとする。なお、図１１は、各チップ形成領域１０１における圧電膜構成部分１１０ａに発生している応力を連続的に示した模式図である。また、図１１は、圧電層１１０のうちの半導体ウェハ１００の中心上に位置する部分を通り、面方向における一方向に沿った応力分布であって、後述する図１２の各領域の応力を示す模式図である。
　この場合、例えば、図１２に示されるように、圧電層１１０において、半導体ウェハ１００の中心を含む円状の領域を第１領域Ｒ１とし、第１領域Ｒ１から同心円上に広がる領域を順に第２領域Ｒ２、第３領域Ｒ３、第４領域Ｒ４とする。
　そして、上記図２Ｄの工程におけるレジスト１２０を露光する際には、例えば、フォトマスク２００としてのレチクルとして、露光調整部２００ａの開口率が異なる２種類のレチクルを用意し、当該レチクルを用いてレジスト１２０をステッパ露光する。具体的には、第１領域Ｒ１では、レチクルを用いずにそのまま露光する。つまり、図２Ｅの工程にて、第１領域Ｒ１のレジスト１２０が全て除去されるようにする。
　そして、第２領域Ｒ２、第３領域Ｒ３では、順に露光調整部２００ａの開口率が小さくなるレチクルを用いてレジスト１２０を露光する。つまり、レジスト１２０は、第２領域Ｒ２の圧電膜構成部分１１０ａ上に位置する部分、第３領域Ｒ３の圧電膜構成部分１１０ａ上に位置する部分の順に開口率が小さくなるように露光される。また、第４領域Ｒ４は、本実施形態では特に露光しない。これにより、図２Ｅの工程を行った際、レジスト１２０には、第１領域Ｒ１、第２領域Ｒ２、第３領域Ｒ３の順に開口率が小さくなる開口部１２１が形成されると共に第４領域Ｒ４には開口部１２１が形成されない。
　そして、このレジスト１２０を用いてイオン注入を行うことにより、圧電層１１０の応力分布は、図１３に示されるように、いわゆる波形状、言い換えるとノコギリの刃形状となる。なお、図１３は、半導体ウェハ１００の中心上に位置する部分を通り、面方向における一方向に沿った応力分布であって、各チップ形成領域１０１における圧電膜構成部分１１０ａに発生している応力を連続的に示した模式図である。
　具体的には、圧電層１１０は、半導体ウェハ１００の中心上に位置する部分を通り、半導体ウェハ１００の面方向における一方向に沿って、第１～第４領域Ｒ１～Ｒ４を有すると共に、各領域Ｒ１～Ｒ４に複数の圧電膜構成部分１１０ａが配置された状態となっている。そして、一方向に沿った各領域Ｒ１～Ｒ４に配置されている複数の圧電膜構成部分１１０ａの応力分布は、次のようにされている。すなわち、応力分布は、各領域Ｒ１～Ｒ４内で応力の極大と極小とを有すると共に、各領域Ｒ１～Ｒ４内における応力の極大と極小との間の変化率（すなわち、傾き）が、隣合う領域における境界部での応力の変化率より小さくなる形状とされている。なお、ここでの変化率とは、極大と極小との応力の差と、極大および極小となる部分の距離との比率によって導出される値である。例えば、図１３中の領域Ｒ３では、応力の極大と極小との変化率が、領域Ｒ２との境界部における応力の変化率より小さくなっていることが確認される。
　また、本実施形態では、２種類のレチクルを用いてレジスト１２０をステッパ露光しているため、圧電膜構成部分１１０ａに発生する応力を４分割できる。
　このように、レジスト１２０をステッパ露光するようにしても、上記第１実施形態と同様の効果を得ることができる。また、フォトマスク２００としてのレチクルを複数用意する場合には、以下の効果を得ることもできる。具体的には、成膜装置等の経時的変化等によって応力分布の一部が変化した場合には、各領域の分割構成（すなわち、ショットマップ）を変更したり、変化した部分に対応するレチクルを変更すればよいため、経時的な変化にも対応し易くできる。
　なお、上記では、２種類のレチクルを用いる例について説明したが、レチクルの種類は適宜変更可能である。つまり、１以上の整数をＮとすると、露光調整部２００ａの開口率の異なるＮ種類のレチクルを用いることにより、圧電層１１０の応力分布を（Ｎ＋２）分割できる。
　（他の実施形態）
　本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　例えば、上記各実施形態において、ダイヤフラム部１２は、円形状ではなく、多角形状とされていてもよい。また、上記各実施形態において、凹部１１が形成されず、ダイヤフラム部１２が備えられていなくてもよい。
　また、上記第１～第３実施形態では、圧電層１１０に引張応力が発生している場合について説明した。しかしながら、圧電層１１０に圧縮応力が発生している場合も同様であり、圧電層１１０に圧縮応力が発生している場合には、フォトマスク２００の開口率が逆となるようにすればよい。すなわち、圧電層１１０にイオン注入を行うことにより、圧電層１１０に圧縮応力が印加される。このため、圧電層１１０に圧縮応力が発生している場合、各圧電膜構成部分１１０ａの圧縮応力を均等化したい場合には、圧縮応力が小さい部分に圧縮応力が大きい部分より多量のイオンが注入されるように、フォトマスク２００の開口率を調整すればよい。同様に、上記第４実施形態においても、電極層１４０に発生する応力に応じて電極膜構成部分１４０ａに注入されるイオンの量が調整されるように、フォトマスク２００の開口率を調整すればよい。
　また、上記各実施形態において、フォトマスク２００における開口部２０１の形状は、適宜変更可能である。例えば、図１４Ａに示されるように、フォトマスク２００は、開口部２０１が同心円状に形成されていてもよい。また、図１４Ｂに示されるように、フォトマスク２００は、開口部２０１が露光調整部２００ａの中心に対して放射状に広がるように形成されていてもよい。但し、フォトマスク２００は、位置ずれ等を考慮し、複数の開口部２０１が形成されていることが好ましい。例えば、露光調整部２００ａの開口率を５０％とする場合、１つの開口部２０１で開口率が５０％となるようにするのではなく、複数の開口部２０１で開口率が５０％となるようにすることが好ましい。この場合、開口部２０１は、露光調整部２００ａの中心に対するｎ回対称（但し、ｎは２以上の整数）等、規則性を有する形状とされることが好ましい。なお、図１４Ａおよび図１４Ｂは、断面図ではないが、理解をし易くするため、フォトマスク２００の開口部２０１と異なる部分にハッチングを施してある。
　さらに、上記各実施形態において、注入領域１３０を形成した後に熱処理を行わないようにしてもよい。このような製造方法としても、イオン注入を行うことにより、圧電層１１０を所望の応力分布にできる。
　また、上記各実施形態において、薄層は、圧電層１１０や電極層１４０でなくてもよく、他の材料で構成されていてもよい。
　そして、上記各実施形態を組み合わせることもできる。例えば、上記第２実施形態を上記第３～第５実施形態に組み合わせ、法線方向から傾いた方向からもイオン注入を行うようにしてもよい。上記第３実施形態を上記第４、第５実施形態に組み合わせ、複数の圧電膜１３を有する超音波センサを構成する素子形成ウェハ３００の製造方法としてもよい。上記第４実施形態を上記第５実施形態に組み合わせ、電極膜構成部分１４０ａにイオン注入を行ってもよい。また、上記各実施形態を組み合わせたもの同士をさらに組み合わせてもよく、組み合わせ方法は適宜変更可能である。

Claims (9)

  1. 　半導体ウェハ（１００）上に薄層（１１０、１４０）を形成した素子形成ウェハの製造方法であって、
    　複数のチップ形成領域（１０１）を有する前記半導体ウェハを用意することと、
    　前記半導体ウェハ上に前記薄層を形成することと、
    　前記薄層のうちの、前記チップ形成領域におけるそれぞれの素子を構成する部分を素子構成部分（１１０ａ、１４０ａ）とし、前記素子構成部分の応力が所定値となるように、応力を調整することと、を行い、
    　前記応力を調整することでは、前記薄層上にレジスト（１２０、１５０）を配置することと、開口部（２０１）が形成されたフォトマスク（２００）を用いて前記レジストを露光することと、前記レジストを現像して当該レジストに開口部（１２１、１５１）を形成することと、前記レジストをマスクとしてイオン注入を行うことと、を行い、
    　前記レジストを露光することでは、前記素子構成部分に発生する応力に基づいて前記開口部の比率が調整された前記フォトマスクを用いる素子形成ウェハの製造方法。
  2. 　前記レジストを露光することでは、前記レジストに対し、前記フォトマスクを用いてアライナ露光を行う請求項１に記載の素子形成ウェハの製造方法。
  3. 　前記レジストを露光することでは、前記レジストに対し、前記フォトマスクを用いてステッパ露光を行う請求項１に記載の素子形成ウェハの製造方法。
  4. 　前記イオン注入を行うことでは、前記半導体ウェハの面方向に対する法線方向に対して傾いた方向からもイオン注入を行う請求項１ないし３のいずれか１つに記載の素子形成ウェハの製造方法。
  5. 　前記イオン注入を行うことでは、イオン注入を行うことで構成される注入領域（１３０、１６０）がずれるように、複数回のイオン注入を行う請求項１ないし４のいずれか１つに記載の素子形成ウェハの製造方法。
  6. 　前記イオン注入を行うことの後、加熱処理を行う請求項１ないし５のいずれか１つに記載の素子形成ウェハの製造方法。
  7. 　前記薄層を形成することでは、圧電層を形成することを行い、
    　前記イオン注入を行うことでは、前記圧電層を構成する元素の族番号と同じ族番号の元素をイオン注入する請求項１ないし６のいずれか１つに記載の素子形成ウェハの製造方法。
  8. 　半導体ウェハ（１００）上に薄層（１１０、１４０）が形成された素子形成ウェハであって、
    　複数のチップ形成領域（１０１）を有する前記半導体ウェハと、
    　前記半導体ウェハ上に形成された前記薄層と、を備え、
    　前記薄層のうちの前記チップ形成領域におけるそれぞれの素子を構成する部分を素子構成部分（１１０ａ、１４０ａ）とし、前記薄層において、前記半導体ウェハの中心上に位置する部分を通り、前記半導体ウェハの面方向における一方向に沿って複数の領域（Ｒ１～Ｒ４）を有すると共に、前記複数の領域にそれぞれ前記素子構成部分が複数配置されているとすると、前記複数の領域に配置されている前記素子構成部分の前記一方向に沿った応力分布は、それぞれの前記領域に応力の極大と極小とを有し、かつ前記領域内における前記極大と前記極小との間の応力の変化率が、隣合う前記領域の境界部における応力の変化率より小さくされている素子形成ウェハ。
  9. 　前記薄層は、圧電層で構成され、
    　前記圧電層には、前記圧電層を構成する元素の族番号と同じ族番号の元素が注入された注入領域（１３０）が構成されている請求項８に記載の素子形成ウェハ。
PCT/JP2020/042980 2019-11-20 2020-11-18 素子形成ウェハおよびその製造方法 WO2021100754A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080080179.XA CN114762141A (zh) 2019-11-20 2020-11-18 元件形成晶片及其制造方法
DE112020005722.4T DE112020005722T5 (de) 2019-11-20 2020-11-18 Elementbildungs-wafer und verfahren zum fertigen des wafers
US17/732,688 US20220254637A1 (en) 2019-11-20 2022-04-29 Element forming wafer and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-209854 2019-11-20
JP2019209854A JP2021082734A (ja) 2019-11-20 2019-11-20 素子形成ウェハおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/732,688 Continuation US20220254637A1 (en) 2019-11-20 2022-04-29 Element forming wafer and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2021100754A1 true WO2021100754A1 (ja) 2021-05-27

Family

ID=75965940

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/042980 WO2021100754A1 (ja) 2019-11-20 2020-11-18 素子形成ウェハおよびその製造方法

Country Status (5)

Country Link
US (1) US20220254637A1 (ja)
JP (1) JP2021082734A (ja)
CN (1) CN114762141A (ja)
DE (1) DE112020005722T5 (ja)
WO (1) WO2021100754A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227887A (ja) * 2006-01-17 2007-09-06 Soi Tec Silicon On Insulator Technologies Sa 半導体材料で作られた基板の表面上または基板内の歪みを調節するプロセス
JP2013050673A (ja) * 2011-08-31 2013-03-14 Fujifilm Corp 感光性樹脂組成物、オキシムスルホネート化合物、硬化膜の形成方法、硬化膜、有機ｅｌ表示装置、及び、液晶表示装置
JP2013156102A (ja) * 2012-01-30 2013-08-15 Shun Hosaka 半導体センサー・デバイスおよびその製造方法
JP2014179572A (ja) * 2013-03-15 2014-09-25 Ricoh Co Ltd 圧電体膜、圧電素子、及び、それらの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7133988B2 (ja) 2018-06-05 2022-09-09 古河電気工業株式会社 グロメット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227887A (ja) * 2006-01-17 2007-09-06 Soi Tec Silicon On Insulator Technologies Sa 半導体材料で作られた基板の表面上または基板内の歪みを調節するプロセス
JP2013050673A (ja) * 2011-08-31 2013-03-14 Fujifilm Corp 感光性樹脂組成物、オキシムスルホネート化合物、硬化膜の形成方法、硬化膜、有機ｅｌ表示装置、及び、液晶表示装置
JP2013156102A (ja) * 2012-01-30 2013-08-15 Shun Hosaka 半導体センサー・デバイスおよびその製造方法
JP2014179572A (ja) * 2013-03-15 2014-09-25 Ricoh Co Ltd 圧電体膜、圧電素子、及び、それらの製造方法

Also Published As

Publication number Publication date
US20220254637A1 (en) 2022-08-11
CN114762141A (zh) 2022-07-15
JP2021082734A (ja) 2021-05-27
DE112020005722T5 (de) 2022-09-08

Similar Documents

Publication Publication Date Title
US6794256B1 (en) Method for asymmetric spacer formation
US4524247A (en) Integrated electroacoustic transducer with built-in bias
US20180012988A1 (en) Dual stress device and method
JP2005175495A (ja) 半導体構造およびその製造方法
JP2018518840A (ja) ヘテロ構造体及び製造の方法
JP2002094060A (ja) デバイス分離形成後にＳｉ選択エピタキシャル堆積を使用する歪みＳｉＣＭＯＳ構造の製造方法
US6559029B2 (en) Method of fabricating semiconductor device having trench isolation structure
WO2021100754A1 (ja) 素子形成ウェハおよびその製造方法
US8846487B2 (en) Reduction of STI corner defects during SPE in semiconductor device fabrication using DSB substrate and hot technology
US5439834A (en) Method for fabricating a CMOS device with reduced number of photolithography steps
JP3271616B2 (ja) 電子線露光用マスク及びその製造方法
JP2011525302A (ja) 半導体構造の製造方法およびこの方法により得られる半導体構造
WO2022134571A1 (zh) 半导体器件及其制备方法
US20090014805A1 (en) Method to improve performance of secondary active components in an esige cmos technology
WO2004095522A2 (en) Deep n wells in triple well structures and method for fabricating same
US20050059226A1 (en) Ion implantation method
US20050069786A1 (en) Stencil mask, production method thereof, exposure apparatus, exposure method and electronic device production method
JPS5860556A (ja) 半導体装置の製法
JP2004235295A (ja) Ｓｏｉ基板とその製造方法及びそれを用いたマスクブランク及び転写マスク及びその露光方法
US20230102578A1 (en) Method Of Manufacturing Vibration Element
KR100801735B1 (ko) 반도체 소자의 이온주입방법
TW202238690A (zh) 離子處理方法
KR100466025B1 (ko) 에스.티.아이(ｓｔｉ) 구조를 가지는 반도체 소자 제조 방법
JPH1098098A (ja) 半導体装置の製造方法および半導体装置
CN114628322A (zh) 半导体结构的制作方法及半导体结构

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20889213

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20889213

Country of ref document: EP

Kind code of ref document: A1