WO2021100675A1 - 固体撮像装置および電子機器 - Google Patents

固体撮像装置および電子機器 Download PDF

Info

Publication number
WO2021100675A1
WO2021100675A1 PCT/JP2020/042691 JP2020042691W WO2021100675A1 WO 2021100675 A1 WO2021100675 A1 WO 2021100675A1 JP 2020042691 W JP2020042691 W JP 2020042691W WO 2021100675 A1 WO2021100675 A1 WO 2021100675A1
Authority
WO
WIPO (PCT)
Prior art keywords
vertical gate
photoelectric conversion
light
pixels
gate electrodes
Prior art date
Application number
PCT/JP2020/042691
Other languages
English (en)
French (fr)
Inventor
勇佑 松村
貴志 町田
英男 城戸
僚 福井
由宇 椎原
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to EP20890170.2A priority Critical patent/EP4064332A4/en
Priority to CN202080073188.6A priority patent/CN114556576A/zh
Priority to JP2021558378A priority patent/JPWO2021100675A1/ja
Priority to US17/755,841 priority patent/US20220415945A1/en
Publication of WO2021100675A1 publication Critical patent/WO2021100675A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Definitions

  • the floating diffusion FD is a floating diffusion region that temporarily holds the electric charge output from the photodiode PD via the transfer transistor TRX.
  • a reset transistor RST is connected to the floating diffusion FD, and a vertical signal line VSL is connected via an amplification transistor AMP and a selection transistor SEL.
  • the second crystal plane is inclined with respect to the X-axis and the Y-axis in the horizontal plane (XY plane), and forms an angle of about 30 ° with respect to the Y-axis, for example.
  • the third surface is a surface along the third crystal plane of the semiconductor substrate 31.
  • the third crystal plane of the semiconductor substrate 31 is inclined by about 19.5 ° with respect to the Z-axis direction, like the second crystal plane. That is, the inclination angle of the third crystal plane with respect to the horizontal plane (XY plane) is about 70.5 °.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

固体撮像装置は、受光面と、受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、各光電変換部を電気的かつ光学的に分離する分離部とを備えている。各画素は、光電変換部から転送された電荷を保持する電荷保持部と、光電変換部に達する垂直ゲート電極を有し、光電変換部から電荷保持部に電荷を転送する転送トランジスタと、光電変換部と電荷保持部との間の層内に配置された遮光部とを有している。複数の画素のうち、互いに隣接する複数の第１の画素において、複数の垂直ゲート電極が互いに電気的に接続されている。

Description

固体撮像装置および電子機器
　本開示は、固体撮像装置および電子機器に関する。
　固体撮像装置において、ＣＭＯＳイメージセンサを用いたグローバルシャッタ方式が知られている（例えば、特許文献１参照）。上記特許文献１に記載の発明では、光電変換部とは異なる深さに、光電変換部に蓄積された電荷が転送される電荷保持部を設けることで、光電変換部の面積を確保しつつ、飽和電子数を確保することができる。
特開２０１０－１１４２７３号公報
　しかし、上記特許文献１に記載の発明では、電荷保持部への光入射に起因するノイズが発生する可能性がある。このノイズを低減するために、遮光層を設けることが考えられる。遮光層を設けた場合には、光電変換部から電荷保持部への電荷転送が困難となる。電荷転送を容易にするために、遮光層に設けた開口部から光電変換部に達する垂直ゲート電極を設けることが考えられる。垂直ゲート電極を設けた場合には、画素サイズが大きくなり、さらに、遮光層に設けた開口部から電荷保持部への光入射に起因するノイズが大きくなる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることの可能な固体撮像装置およびそれを備えた電子機器を提供することが望ましい。
　本開示の一実施の形態に係る第１の固体撮像装置は、受光面と、受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、各光電変換部を電気的かつ光学的に分離する分離部とを備えている。各画素は、光電変換部から転送された電荷を保持する電荷保持部と、光電変換部に達する垂直ゲート電極を有し、光電変換部から電荷保持部に電荷を転送する転送トランジスタと、光電変換部と電荷保持部との間の層内に配置された遮光部とを有している。複数の画素のうち、互いに隣接する複数の第１の画素において、複数の垂直ゲート電極が互いに電気的に接続されている。
　本開示の一実施の形態に係る第１の電子機器は、入射光に応じた画素信号を出力する固体撮像装置と、画素信号を処理する信号処理回路とを備えている。第１の電子機器に設けられた固体撮像装置は、上記の第１の固体撮像装置と同一の構成を有している。
　本開示の一実施の形態に係る第１の固体撮像装置および第１の電子機器では、光電変換部に達する垂直ゲート電極が設けられている。これにより、遮光部を設けたことによる、光電変換部から電荷保持部への電荷転送の悪化を避けることができる。本開示では、さらに、複数の画素のうち、互いに隣接する複数の第１の画素において、複数の垂直ゲート電極が互いに電気的に接続されている。これにより、転送トランジスタを画素ごとに別個に設けた場合と比べて、転送トランジスタのサイズを小さくすることができ、それに伴って、垂直ゲート電極を貫通させる、遮光部の開口部を小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。
　本開示の一実施の形態に係る第２の固体撮像装置は、受光面と、受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、各光電変換部を電気的かつ光学的に分離する分離部とを備えている。各画素は、光電変換部から転送された電荷を保持する電荷保持部と、光電変換部に達する第１の垂直ゲート電極を有し、光電変換部から電荷保持部に電荷を転送する転送トランジスタと、光電変換部に達する第２の垂直ゲート電極を有し、転送トランジスタと隣接して配置され、前記光電変換部から電荷を排出する排出トランジスタと、光電変換部と電荷保持部との間の層内に配置された遮光部とを有している。複数の画素のうち、互いに隣接する複数の第１の画素において、複数の垂直ゲート電極が互いに電気的に接続されている。
　本開示の一実施の形態に係る第２の電子機器は、入射光に応じた画素信号を出力する固体撮像装置と、画素信号を処理する信号処理回路とを備えている。第２の電子機器に設けられた固体撮像装置は、上記の第２の固体撮像装置と同一の構成を有している。
　本開示の一実施の形態に係る第２の固体撮像装置および第２の電子機器では、光電変換部に達する第１および第２の垂直ゲート電極が設けられている。これにより、遮光部を設けたことによる、光電変換部から電荷保持部への電荷転送の悪化を避けることができる。本開示では、さらに、複数の画素のうち、互いに隣接する複数の第１の画素において、複数の第１の垂直ゲート電極が互いに電気的に接続されるとともに、複数の第２の垂直ゲート電極が互いに電気的に接続されている。これにより、第１および第２の転送トランジスタを画素ごとに別個に設けた場合と比べて、第１および第２の転送トランジスタのサイズを小さくすることができ、それに伴って、第１および第２の垂直ゲート電極を貫通させる、遮光部の開口部を小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。
本開示の一実施の形態に係る固体撮像装置の概略構成の一例を表す図である。 図１の画素アレイ部の回路構成の一例を表す図である。 図１の画素アレイ部の断面構成の一例を表す図である。 図３の画素アレイ部のロジック回路側の平面構成の一例を表す図である。 図３の画素アレイ部の受光面側の平面構成の一例を表す図である。 図３の画素アレイ部のロジック回路側の平面構成の一変形例を表す図である。 図３の画素アレイ部の受光面側の平面構成の一変形例を表す図である。 図３の画素アレイ部のロジック回路側の平面構成の一変形例を表す図である。 図３の画素アレイ部の受光面側の平面構成の一変形例を表す図である。 図１の画素アレイ部の回路構成の一変形例を表す図である。 図１０の回路構成を備えた画素アレイ部のロジック回路側の平面構成の一例を表す図である。 図１０の回路構成を備えた画素アレイ部の受光面側の平面構成の一変形例を表す図である。 画素アレイ部のロジック回路側の平面構成の一変形例を表す図である。 画素アレイ部の受光面側の平面構成の一変形例を表す図である。 図１の画素アレイ部の回路構成の一変形例を表す図である。 図１の画素アレイ部の断面構成の一変形例を表す図である。 図１６の画素アレイ部のロジック回路側の平面構成の一例を表す図である。 図１６の画素アレイ部の受光面側の平面構成の一例を表す図である。 図１６の画素アレイ部のロジック回路側の平面構成の一変形例を表す図である。 図１６の画素アレイ部の受光面側の平面構成の一変形例を表す図である。 図１６の画素アレイ部のロジック回路側の平面構成の一変形例を表す図である。 図１６の画素アレイ部の受光面側の平面構成の一変形例を表す図である。 図３の画素アレイ部の断面構成の一変形例を表す図である。 図１６の画素アレイ部の断面構成の一変形例を表す図である。 図３の画素アレイ部の断面構成の一変形例を表す図である。 図１６の画素アレイ部の断面構成の一変形例を表す図である。 図３の画素アレイ部の断面構成の一変形例を表す図である。 図１６の画素アレイ部の断面構成の一変形例を表す図である。 図３、図１６、図２３～図２８の画素アレイ部の一部の断面構成の一変形例を表す図である。 本開示のＳｉ基板の結晶面におけるバックボンドを説明する模式図である。 本開示のＳｉ基板の表面におけるオフ角を説明する模式図である。 上記実施の形態に係る固体撮像装置を備えた撮像システムの概略構成の一例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（固体撮像装置）…図１～図４
２．変形例（固体撮像装置）…５～図３１
３．適用例（撮像システム）…３２
４．移動体への応用例…３３、図３４
＜１．実施の形態＞
[構成]
　本開示の一実施の形態に係る固体撮像装置１について説明する。固体撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等からなるグローバルシャッタ方式の裏面照射型のイメージセンサである。固体撮像装置１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像する。固体撮像装置１は、入射光に応じた画素信号を出力する。
　グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
　裏面照射型のイメージセンサとは、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に、被写体からの光を受光し、電気信号に変換するフォトダイオード等の光電変換部が設けられている構成のイメージセンサである。なお、本開示は、ＣＭＯＳイメージセンサへの適用に限られるものではない。
　図１は、本開示の一実施の形態に係る固体撮像装置１の概略構成の一例を表す。固体撮像装置１は、光電変換を行う複数のセンサ画素１１が行列状に配置された画素アレイ部１０を備えている。センサ画素１１は、本開示の「画素」の一具体例に相当する。図２は、画素アレイ部１０の回路構成の一例を表す。図３は、画素アレイ部１０の断面構成の一例を表す。固体撮像装置１は、例えば、２つの基板（第１基板３０、第２基板４０）を貼り合わせて構成されている。
　第１基板３０は、半導体基板３１上に複数のセンサ画素１１を有している。複数のセンサ画素１１は、半導体基板３１の裏面（受光面３１Ａ）と対向する位置に行列状に設けられている。第１基板３０は、さらに、半導体基板３１上に複数の読み出し回路１２を有している。各読み出し回路１２は、センサ画素１１から出力された電荷に基づく画素信号を出力する。複数の読み出し回路１２は、例えば、センサ画素１１ごとに１つずつ設けられている。読み出し回路１２は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。
　第１基板３０は、行方向に延在する複数の画素駆動線と、列方向に延在する複数のデータ出力線ＶＳＬとを有している。画素駆動線は、センサ画素１１に蓄積された電荷の出力を制御する制御信号が印加される配線であり、例えば、行方向に延在している。データ出力線ＶＳＬは、各読み出し回路１２から出力された画素信号をロジック回路２０に出力する配線であり、例えば、列方向に延在している。
　第２基板４０は、半導体基板４１上に、画素信号を処理するロジック回路２０を有している。ロジック回路２０は、例えば、垂直駆動回路２１、カラム信号処理回路２２、水平駆動回路２３およびシステム制御回路２４を有している。ロジック回路２０（具体的には水平駆動回路２３）は、センサ画素１１ごとの出力電圧を外部に出力する。
　垂直駆動回路２１は、例えば、複数のセンサ画素１１を所定の単位画素行ごとに順に選択する。「所定の単位画素行」とは、同一アドレスで画素選択可能な画素行を指している。
　カラム信号処理回路２２は、例えば、垂直駆動回路２１によって選択された行の各センサ画素１１から出力される画素信号に対して、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を施す。カラム信号処理回路２２は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各センサ画素１１の受光量に応じた画素データを保持する。カラム信号処理回路２２は、例えば、データ出力線ＶＳＬごとにカラム信号処理部を有している。カラム信号処理部は、例えば、シングルスロープＡ／Ｄ変換器を含んでいる。シングルスロープＡ／Ｄ変換器は、例えば、比較器およびカウンタ回路を含んで構成されている。水平駆動回路２３は、例えば、カラム信号処理回路２２に保持されている画素データを順次、外部に出力する。システム制御回路２４は、例えば、ロジック回路２０内の各ブロック（垂直駆動回路２１、カラム信号処理回路２２および水平駆動回路２３）の駆動を制御する。
　各センサ画素１１は、互いに共通の構成要素を有している。各センサ画素１１は、例えば、フォトダイオードＰＤと、転送トランジスタＴＲＧと、フローティングディフュージョンＦＤとを有している。転送トランジスタＴＲＧは、例えば、ＮＭＯＳ（Metal Oxide Semiconductor）トランジスタである。フォトダイオードＰＤは、本開示の「光電変換部」の一具体例に相当する。転送トランジスタＴＲＧは、本開示の「転送トランジスタ」の一具体例に相当する。フローティングディフュージョンＦＤは、本開示の「電荷保持部」の一具体例に相当する。
　フォトダイオードＰＤは、受光面３１Ａを介して入射した光Ｌを光電変換する。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードＰＤは、例えば、半導体基板３１内に設けられたＮ型半導体領域３２ＡおよびＰ型半導体領域３２Ｂによって構成されたＰＮ接合の光電変換素子である。フォトダイオードＰＤのカソードが転送トランジスタＴＲＧのソースに電気的に接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンドＧＮＤ）に電気的に接続されている。転送トランジスタＴＲＧは、フォトダイオードＰＤとは異なる層内に形成されており、半導体基板３１の法線方向において、フォトダイオードＰＤと対向する位置に形成されている。
　転送トランジスタＴＲＧは、フォトダイオードＰＤとフローティングディフュージョンＦＤとの間に接続されており、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤに蓄積されている電荷をフォトダイオードＰＤからフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲＧは、フォトダイオードＰＤからフローティングディフュージョンＦＤに電荷を転送する。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴＲＧのゲートは画素駆動線に接続されている。
　転送トランジスタＴＲＧは、ゲート電極として、２つの垂直ゲート電極ＶＧと、接続部ＣＮとを有している。転送トランジスタＴＲＧにおいて、一方の垂直ゲート電極ＶＧは、互いに隣接する２つのセンサ画素１１のうちの一方のセンサ画素１１内の設けられており、他方の垂直ゲート電極ＶＧは、互いに隣接する２つのセンサ画素１１のうちの他方のセンサ画素１１内に設けられている。転送トランジスタＴＲＧにおいて、接続部ＣＮは、２つの垂直ゲート電極ＶＧに接している。つまり、互いに隣接する２つのセンサ画素１１において、２つの垂直ゲート電極ＶＧが接続部ＣＮを介して互いに電気的に接続されており、互いに隣接する２つのセンサ画素１１が接続部ＣＮ（ゲート電極の一部）を共有している。ここで、「共有」とは、互いに隣接する２つのセンサ画素１１の出力が共通の接続部ＣＮによって制御されることを指している。
　フローティングディフュージョンＦＤは、転送トランジスタＴＲＧを介してフォトダイオードＰＤから出力された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＲＳＴが接続されるとともに、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線ＶＳＬが接続されている。
　リセットトランジスタＲＳＴでは、ドレインが電源線ＶＤＤに接続され、ソースがフローティングディフュージョンＦＤに接続されている。リセットトランジスタＲＳＴは、ゲート電極に印加される制御信号に応じて、フローティングディフュージョンＦＤを初期化（リセット）する。例えば、リセットトランジスタＲＳＴがオンすると、フローティングディフュージョンＦＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、フローティングディフュージョンＦＤの初期化が行われる。
　増幅トランジスタＡＭＰは、ゲート電極がフローティングディフュージョンＦＤに接続され、ドレインが電源線ＶＤＤに接続されており、フォトダイオードＰＤでの光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタＡＭＰは、ソースが選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続されることにより、垂直信号線ＶＳＬの一端に接続される定電流源とソースフォロワ回路を構成する。
　選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソースと垂直信号線ＶＳＬとの間に接続されており、選択トランジスタＳＥＬのゲート電極には、選択信号として制御信号が供給される。選択トランジスタＳＥＬは、制御信号がオンすると導通状態となり、選択トランジスタＳＥＬに連結されたセンサ画素１１が選択状態となる。センサ画素１１が選択状態になると、増幅トランジスタＡＭＰから出力される画素信号が垂直信号線ＶＳＬを介してカラム信号処理回路２２に読み出される。
　次に、図３、図４、図５を参照して、センサ画素１１の構成について詳細に説明する。図４は、画素アレイ部１０のロジック回路２０側の平面構成の一例を表したものである。図５は、画素アレイ部１０の受光面３１Ａ側の平面構成の一例を表したものである。なお、図４では、半導体基板３１のロジック回路２０側の平面構成に、読み出し回路１２に含まれる各種トランジスタ（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ）のレイアウトが重ね合わされている。また、図５では、半導体基板３１の受光面３１Ａ側の平面構成に、垂直ゲート電極ＶＧのレイアウトが重ね合わされている。
　第１基板３０は、半導体基板３１上に半導体層３３および絶縁層３２をこの順に積層して構成されている。つまり、絶縁層３２は、半導体層３３の上面に接して形成されている。半導体層３３の上面には、転送トランジスタＴＲＧおよびフローティングディフュージョンＦＤが形成されている。従って、半導体層３３の上面は、転送トランジスタＴＲＧなどの形成面３１Ｂとなっている。なお、半導体基板３１および半導体層３３からなる積層体を半導体基板とみなすことも可能である。この場合、半導体基板３１および半導体層３３からなる積層体（半導体基板）の上面が形成面３１Ｂとなっており、半導体基板３１および半導体層３３からなる積層体（半導体基板）の裏面が受光面３１Ａとなっている。このとき、各センサ画素１１は、半導体基板３１および半導体層３３からなる積層体（半導体基板）に形成されている。
　絶縁層３２内には、転送トランジスタＴＲＧのゲートや、転送トランジスタＴＲＧのゲートに接続された配線などが設けられている。転送トランジスタＴＲＧのゲートや、転送トランジスタＴＲＧのゲートに接続された配線は、例えば、金属材料によって形成されている。なお、転送トランジスタＴＲＧのゲートは、ポリシリコンによって形成されていてもよい。絶縁層３２内には、読み出し回路１２が設けられている。なお、読み出し回路１２が半導体基板３１の形成面３１Ｂに形成されていてもよい。
　半導体基板３１，４１は、例えば、シリコン基板で構成されている。半導体層３３は、例えば、エピタキシャル結晶成長によって形成されたシリコン層によって構成されている。半導体基板３１は、上面の一部およびその近傍に、Ｐ型半導体領域３２Ｂを有しており、Ｐ型半導体領域３２Ｂよりも深い領域に、Ｐ型半導体領域３２Ｂとは異なる導電型のＮ型半導体領域３２Ａを有している。Ｐ型半導体領域３２Ｂは、半導体基板３１の、受光面３１Ａとは反対の面側に設けられている。Ｐ型半導体領域３２Ｂの導電型は、Ｐ型となっている。Ｎ型半導体領域３２Ａの導電型は、Ｐ型半導体領域３２Ｂとは異なる導電型となっており、Ｎ型となっている。半導体層３３は、Ｐ型半導体領域３２Ｂと同じ導電型となっており、Ｐ型となっている。半導体層３３は、半導体層３３とは異なる導電型のフローティングディフュージョンＦＤを有している。転送トランジスタＴＲＧのゲートの一部（２つの垂直ゲート電極ＶＧ）は、半導体層３３の上面（形成面３１Ｂ）から、半導体基板３１の厚さ方向（法線方向）に延在して形成されている。転送トランジスタＴＲＧのゲートの一部（２つの垂直ゲート電極ＶＧ）は、形成面３１Ｂから、Ｎ型半導体領域３２Ａに達する深さまで延在している。転送トランジスタＴＲＧのゲートの一部（２つの垂直ゲート電極ＶＧ）は、例えば、半導体基板３１の厚さ方向（法線方向）に延在する棒状の形状となっている。
　第１基板３０は、例えば、さらに、半導体基板３１の裏面（受光面３１Ａ）に接する固定電荷膜３６を有している。固定電荷膜３６は、半導体基板３１の受光面３１Ａ側の界面準位に起因する暗電流の発生を抑制するため、負の固定電荷を有している。固定電荷膜３６は、例えば、負の固定電荷を有する絶縁膜によって形成されている。そのような絶縁膜の材料としては、例えば、酸化ハフニウム、酸化ジルコン、酸化アルミニウム、酸化チタンまたは酸化タンタルが挙げられる。固定電荷膜３６が誘起する電界により、半導体基板３１の受光面３１Ａ側の界面にホール蓄積層が形成される。このホール蓄積層によって、界面からの電子の発生が抑制される。第１基板３０は、例えば、さらに、カラーフィルタ３７を有している。カラーフィルタ３７は、半導体基板３１の受光面３１Ａ側に設けられている。カラーフィルタ３７は、例えば、固定電荷膜３６に接して設けられており、固定電荷膜３６を介してセンサ画素１１と対向する位置に設けられている。
　各センサ画素１１は、半導体基板３１の裏面（受光面３１Ａ）側に受光レンズ５０を有している。つまり、固体撮像装置１は、センサ画素１１ごとに１つずつ設けられた複数の受光レンズ５０を備えている。複数の受光レンズ５０は、フォトダイオードＰＤごとに１つずつ設けられており、フォトダイオードＰＤと対向する位置に配置されている。つまり、固体撮像装置１は、裏面照射型の撮像装置である。受光レンズ５０は、例えば、カラーフィルタ３７に接して設けられており、カラーフィルタ３７および固定電荷膜３６を介してセンサ画素１１と対向する位置に設けられている。
　第１基板３０は、互いに隣接する２つのセンサ画素１１を電気的、光学的に分離する分離部５１，５２，５４を有している。分離部５１，５２，５４が、本開示の「分離部」の一具体例に相当する。分離部５１，５２，５４は、半導体基板３１の法線方向（厚さ方向）に延在して形成されている。分離部５１，５２は、半導体基板３１および半導体層３３内において、半導体基板３１の法線方向（厚さ方向）に積層されている。つまり、分離部５１，５２は、互いに連結されている。分離部５１，５２からなる構造体は、受光面３１Ａから形成面３１Ｂまで延在して形成されている。つまり、分離部５１，５２からなる構造体は、半導体基板３１および半導体層３３を貫通している。同様に、分離部５４は、半導体基板３１および半導体層３３内において、半導体基板３１の法線方向（厚さ方向）に延在して形成されている。分離部５４は、受光面３１Ａから形成面３１Ｂまで延在して形成されている。つまり、分離部５４は、半導体基板３１および半導体層３３を貫通している。
　分離部５１，５４は、一体に形成されており、例えば、センサ画素１１（特にフォトダイオードＰＤ）を水平面内方向において取り囲むように形成されており、さらに、半導体基板３１の法線方向（厚さ方向）に延在して形成されている。分離部５２，５４は、例えば、センサ画素１１（特に、転送トランジスタＴＲＧおよびフローティングディフュージョンＦＤ）を水平面内方向において取り囲むように形成されており、さらに、半導体基板３１の法線方向（厚さ方向）に延在して形成されている。
　分離部５１，５４は、例えば、半導体基板３１に対して不純物を注入することにより形成された高抵抗領域である。分離部５２は、例えば、ＤＴＩ（Deep Trench Isolation）構造を含んで構成されている。分離部５２において、ＤＴＩは、半導体基板３１に設けられたトレンチの内壁に接する絶縁膜５２Ｂと、絶縁膜５２Ｂの内側に設けられた金属埋め込み部５２Ａとを含んで構成されている。金属埋め込み部５２Ａは、形成面３１Ｂから所定の深さまで延在して形成されている。絶縁膜５２Ｂは、例えば、半導体基板３１を熱酸化することにより形成された酸化膜であり、例えば、酸化シリコンによって形成されている。金属埋め込み部５２Ａは、センサ画素１１（特に、転送トランジスタＴＲＧおよびフローティングディフュージョンＦＤ）を水平面内方向において取り囲む環形状の金属層である。金属埋め込み部５２Ａは、例えば、ＣＶＤ（Chemical Vapor Deposition）を用いて形成されており、例えば、アルミニウムまたはアルミニウム合金によって形成されている。
　第１基板３０は、さらに、フォトダイオードＰＤとフローティングディフュージョンＦＤとの間の層内に配置された遮光部５３をセンサ画素１１ごとに有している。遮光部５３は、垂直ゲート電極ＶＧが貫通する開口部５３Ｈを有している。互いに隣接する２つのセンサ画素１１において、２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接している。接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。遮光部５３は、分離部５４に接する箇所であって、かつ、垂直ゲート電極ＶＧが貫通する箇所に開口部５３Ｈを有している。つまり、遮光部５３は、転送トランジスタＴＲＧのゲートと対向する箇所に開口部５３Ｈを有している。遮光部５３は、開口部５３Ｈ以外の箇所で、受光面３１Ａを介して入射した光Ｌの、フローティングディフュージョンＦＤへの入射を遮る。
　遮光部５３は、例えば、第１基板３０に設けられた空洞部５８の内壁に接する絶縁膜５３Ｂと、絶縁膜５３Ｂの内側に設けられた金属埋め込み部５３Ａとを含んで構成されている。金属埋め込み部５３Ａが、本開示の「遮光部」の一具体例に相当する。
　空洞部５８は、半導体層３３内において、積層面内方向に広がっている。空洞部５８は、例えば、所定の薬液を用いたウェットエッチングにより、半導体層３３内の所定の箇所に形成されている。空洞部５８のうち、垂直ゲート電極ＶＧと対向する箇所には、例えば、エッチングストップ層が設けられていてもよい。エッチングストップ層は、上述の薬液に対するエッチング速度が半導体層３３と比べて相対的に遅い材料によって構成されている。
　絶縁膜５３Ｂは、例えば、ＣＶＤを用いて形成されている。絶縁膜５３Ｂは、例えば、ＳｉＯ2などの誘電体材料によって形成されている。絶縁膜５３Ｂは、例えば、ＳｉＯ2膜（シリコン酸化膜）、ＳＣＦ膜およびＳｉＯ2膜（シリコン酸化膜）からなる積層構造となっている。なお、絶縁膜５３Ｂは、ＳｉＯ2（シリコン酸化物）からなる単層膜となっていてもよい。金属埋め込み部５３Ａは、例えば、ＣＶＤを用いて形成されている。金属埋め込み部５３Ａは、例えば、ＣＶＤを用いて一括に形成されていてもよい。金属埋め込み部５３Ａは、例えば、アルミニウムまたはアルミニウム合金によって形成されている。
　金属埋め込み部５３Ａは、分離部５２の金属埋め込み部５２Ａの下部に接して形成されている。金属埋め込み部５３Ａは、半導体基板３１の裏面（受光面３１Ａ）を介して入射した光の、フローティングディフュージョンＦＤへの入射を遮る。金属埋め込み部５３Ａは、フォトダイオードＰＤとフローティングディフュージョンＦＤとの間の層内に配置されている。金属埋め込み部５３Ａは、半導体基板３１の法線方向（厚さ方向）と直交する方向に延在するシート状の金属層である。金属埋め込み部５３Ａは、垂直ゲート電極ＶＧが貫通する開口部を有している。絶縁膜５３Ｂは、金属埋め込み部５３Ａを覆っており、金属埋め込み部５３Ａと、垂直ゲート電極ＶＧとを絶縁分離する。金属埋め込み部５３Ａおよび垂直ゲート電極ＶＧは、例えば、絶縁膜５３Ｂと、半導体層３３の一部（以下、「半導体部３３Ａ」と称する。）とを介して配置されている。
[効果]
　次に、本実施の形態に係る固体撮像装置１の効果について説明する。
　固体撮像装置において、ＣＭＯＳイメージセンサを用いたグローバルシャッタ方式が知られている（例えば、特許文献１参照）。上記特許文献１に記載の発明では、光電変換部とは異なる深さに、光電変換部に蓄積された電荷が転送される電荷保持部を設けることで、光電変換部の面積を確保しつつ、飽和電子数を確保することができる。
　しかし、上記特許文献１に記載の発明では、電荷保持部への光入射に起因するノイズが発生する可能性がある。このノイズを低減するために、遮光層を設けることが考えられる。遮光層を設けた場合には、光電変換部から電荷保持部への電荷転送が困難となる。電荷転送を容易にするために、遮光層に設けた開口部から光電変換部に達する垂直ゲート電極を設けることが考えられる。垂直ゲート電極を設けた場合には、画素サイズが大きくなり、さらに、遮光層に設けた開口部から電荷保持部への光入射に起因するノイズが大きくなる。
　一方、本実施の形態では、フォトダイオードＰＤに達する垂直ゲート電極ＶＧが設けられている。これにより、遮光部５３を設けたことによる、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送の悪化を避けることができる。本実施の形態では、さらに、互いに隣接する２つのセンサ画素１１において、２つの垂直ゲート電極ＶＧが互いに電気的に接続されている。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本実施の形態では、互いに隣接する２つのセンサ画素１１において、２つの垂直ゲート電極ＶＧに接するとともに２つの垂直ゲート電極ＶＧを互いに電気的に接続する接続部ＣＮが設けられている。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本実施の形態では、互いに隣接する２つのセンサ画素１１において、２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接しており、さらに、接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本実施の形態では、分離部５４に接する箇所であって、かつ、垂直ゲート電極ＶＧが貫通する箇所に開口部５３Ｈが設けられている。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
＜２．変形例＞
　以下に、上記実施の形態に係る固体撮像装置１の変形例について説明する。
[変形例Ａ]
　上記実施の形態において、各センサ画素１１が、複数の転送トランジスタＴＲＧを有していてもよい。例えば、図６、図７に示したように、各センサ画素１１が、２つの転送トランジスタＴＲＧを有していてもよい。図６は、画素アレイ部１０のロジック回路２０側の平面構成の一変形例を表したものである。図７は、画素アレイ部１０の受光面３１Ａ側の平面構成の一変形例を表したものである。なお、図６では、半導体基板３１のロジック回路２０側の平面構成に、読み出し回路１２に含まれる各種トランジスタ（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ）のレイアウトが重ね合わされている。また、図７では、半導体基板３１の受光面３１Ａ側の平面構成に、垂直ゲート電極ＶＧのレイアウトが重ね合わされている。
　排出トランジスタＯＦＧは、例えば、ＮＭＯＳトランジスタである。排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、光電変換部から電荷を排出する。排出トランジスタＯＦＧは、転送トランジスタＴＲＧと共通の構成を有しており、ゲート電極として、２つの垂直ゲート電極ＶＧと、接続部ＣＮとを有している。各転送トランジスタＴＲＧにおいて、一方の垂直ゲート電極ＶＧは、互いに隣接する２つのセンサ画素１１のうちの一方のセンサ画素１１内の設けられており、他方の垂直ゲート電極ＶＧは、互いに隣接する２つのセンサ画素１１のうちの他方のセンサ画素１１内に設けられている。各転送トランジスタＴＲＧにおいて、接続部ＣＮは、２つの垂直ゲート電極ＶＧに接している。つまり、互いに隣接する２つのセンサ画素１１において、２つの垂直ゲート電極ＶＧが接続部ＣＮを介して互いに電気的に接続されており、互いに隣接する２つのセンサ画素１１が接続部ＣＮ（ゲート電極の一部）を共有している。ここで、「共有」とは、互いに隣接する２つのセンサ画素１１における電荷の排出が共通の接続部ＣＮによって制御されることを指している。
　本変形例では、転送トランジスタＴＲＧが本開示の「転送トランジスタ」の一具体例に相当する。また、本変形例では、一方の転送トランジスタＴＲＧの垂直ゲート電極ＶＧが本開示の「第１の垂直ゲート電極」の一具体例に相当し、他方の転送トランジスタＴＲＧの垂直ゲート電極ＶＧが本開示の「第２の垂直ゲート電極」の一具体例に相当する。
　本変形例では、転送トランジスタＴＲＧにおいて、接続部ＣＮは、２つの垂直ゲート電極ＶＧに接している。つまり、互いに隣接する２つのセンサ画素１１において、転送トランジスタＴＲＧに含まれる２つの垂直ゲート電極ＶＧが接続部ＣＮを介して互いに電気的に接続されており、互いに隣接する２つのセンサ画素１１が上記の接続部ＣＮ（ゲート電極の一部）を共有している。互いに隣接する２つのセンサ画素１１において、転送トランジスタＴＲＧに含まれる２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接している。転送トランジスタＴＲＧにおいて、上記の接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。
　本変形例では、遮光部５３は、分離部５４に接する箇所であって、かつ、転送トランジスタＴＲＧに含まれる垂直ゲート電極ＶＧが貫通する箇所に開口部５３Ｈを有している。各センサ画素１１に設けられた２つの転送トランジスタＴＲＧは、互いに隣接して配置されており、さらに、各センサ画素１１において、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙に隣接して配置されている。
　本変形例では、各センサ画素１１に２つの転送トランジスタＴＲＧが設けられている。これにより、各センサ画素１１に１つの転送トランジスタＴＲＧが設けられている場合と比べて、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送が向上する。
　本変形例では、各センサ画素１１に設けられた２つの転送トランジスタＴＲＧは、互いに隣接して配置されており、さらに、各センサ画素１１において、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙に隣接して配置されている。これにより、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙から離れて配置されている場合と比べて、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送が向上する。
　本変形例では、転送トランジスタＴＲＧにおいて、２つの垂直ゲート電極ＶＧに接するとともに２つの垂直ゲート電極ＶＧを互いに電気的に接続する接続部ＣＮが設けられている。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本変形例では、転送トランジスタＴＲＧにおいて、２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接しており、さらに、接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本変形例では、分離部５４に接する箇所であって、かつ、２つの垂直ゲート電極ＶＧが貫通する箇所に開口部５３Ｈが設けられている。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
[変形例Ｂ]
　上記実施の形態において、転送トランジスタＴＲＧが、例えば、図８、図９に示したように、接続部ＣＮに接続されていない垂直ゲート電極ＶＧを、センサ画素１１ごとに１つずつ更に有していてもよい。図８は、画素アレイ部１０のロジック回路２０側の平面構成の一変形例を表したものである。図９は、画素アレイ部１０の受光面３１Ａ側の平面構成の一変形例を表したものである。なお、図８では、半導体基板３１のロジック回路２０側の平面構成に、読み出し回路１２に含まれる各種トランジスタ（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ）のレイアウトが重ね合わされている。また、図９では、半導体基板３１の受光面３１Ａ側の平面構成に、垂直ゲート電極ＶＧのレイアウトが重ね合わされている。
　本変形例では、各センサ画素１１が、接続部ＣＮに接続された垂直ゲート電極ＶＧと、接続部ＣＮに接続されていない垂直ゲート電極ＶＧとの間隙に隣接する位置にフローティングディフュージョンＦＤを有している。これにより、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙から離れて配置されている場合と比べて、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送が向上する。
[変形例Ｃ]
　上記実施の形態およびその変形例において、転送トランジスタＴＲＧが、ゲート電極として、４つの垂直ゲート電極ＶＧと、接続部ＣＮとを有していてもよい。この場合、転送トランジスタＴＲＧにおいて、４つの垂直ゲート電極ＶＧは、図１０、図１１、図１２に示したように、互いに隣接する４つのセンサ画素１１の各々に１つずつ設けられている。
　図１０は、本変形例に係る画素アレイ部１０の回路構成の一例を表したものである。図１１は、本変形例に係る画素アレイ部１０のロジック回路２０側の平面構成の一例を表したものである。図１２は、本変形例に係る画素アレイ部１０の受光面３１Ａ側の平面構成の一例を表したものである。なお、図１１では、半導体基板３１のロジック回路２０側の平面構成に、読み出し回路１２に含まれる各種トランジスタ（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ）のレイアウトが重ね合わされている。また、図１２では、半導体基板３１の受光面３１Ａ側の平面構成に、垂直ゲート電極ＶＧのレイアウトが重ね合わされている。
　本変形例では、転送トランジスタＴＲＧにおいて、接続部ＣＮは、４つの垂直ゲート電極ＶＧに接している。つまり、互いに隣接する４つのセンサ画素１１において、４つの垂直ゲート電極ＶＧが接続部ＣＮを介して互いに電気的に接続されており、互いに隣接する４つのセンサ画素１１が接続部ＣＮ（ゲート電極の一部）を共有している。
　本変形例では、互いに隣接する４つのセンサ画素１１において、４つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接している。接続部ＣＮは、分離部５４上と、互いに対向配置された４つの垂直ゲート電極ＶＧ上とに接している。遮光部５３は、分離部５４に接する箇所であって、かつ、垂直ゲート電極ＶＧが貫通する箇所に開口部５３Ｈを有している。
　このように、本変形例では、転送トランジスタＴＲＧにおいて、ゲート電極として、４つの垂直ゲート電極ＶＧと、接続部ＣＮとが設けられている。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
[変形例Ｄ]
　上記実施の形態およびその変形例において、各センサ画素１１が、例えば、図１３、図１４に示したように、各センサ画素１１が、転送トランジスタＴＲＧと、排出トランジスタＯＦＧとを有していてもよい。図１３は、画素アレイ部１０のロジック回路２０側の平面構成の一変形例を表したものである。図１４は、画素アレイ部１０の受光面３１Ａ側の平面構成の一変形例を表したものである。なお、図１３では、半導体基板３１のロジック回路２０側の平面構成に、読み出し回路１２に含まれる各種トランジスタ（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ）のレイアウトが重ね合わされている。また、図１４では、半導体基板３１の受光面３１Ａ側の平面構成に、垂直ゲート電極ＶＧのレイアウトが重ね合わされている。
　排出トランジスタＯＦＧは、例えば、ＮＭＯＳトランジスタである。排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、光電変換部から電荷を排出する。排出トランジスタＯＦＧは、転送トランジスタＴＲＧと共通の構成を有しており、ゲート電極として、２つの垂直ゲート電極ＶＧと、接続部ＣＮとを有している。排出トランジスタＯＦＧにおいて、一方の垂直ゲート電極ＶＧは、互いに隣接する２つのセンサ画素１１のうちの一方のセンサ画素１１内の設けられており、他方の垂直ゲート電極ＶＧは、互いに隣接する２つのセンサ画素１１のうちの他方のセンサ画素１１内に設けられている。排出トランジスタＯＦＧにおいて、接続部ＣＮは、２つの垂直ゲート電極ＶＧに接している。つまり、互いに隣接する２つのセンサ画素１１において、２つの垂直ゲート電極ＶＧが接続部ＣＮを介して互いに電気的に接続されており、互いに隣接する２つのセンサ画素１１が接続部ＣＮ（ゲート電極の一部）を共有している。ここで、「共有」とは、互いに隣接する２つのセンサ画素１１における電荷の排出が共通の接続部ＣＮによって制御されることを指している。
　本変形例では、転送トランジスタＴＲＧが本開示の「転送トランジスタ」の一具体例に相当し、排出トランジスタＯＦＧが本開示の「排出トランジスタ」の一具体例に相当する。また、本変形例では、転送トランジスタＴＲＧの垂直ゲート電極ＶＧが本開示の「第１の垂直ゲート電極」の一具体例に相当し、排出トランジスタＯＦＧの垂直ゲート電極ＶＧが本開示の「第２の垂直ゲート電極」の一具体例に相当する。
　本変形例では、転送トランジスタＴＲＧにおいて、接続部ＣＮは、２つの垂直ゲート電極ＶＧに接している。つまり、互いに隣接する２つのセンサ画素１１において、転送トランジスタＴＲＧに含まれる２つの垂直ゲート電極ＶＧが接続部ＣＮを介して互いに電気的に接続されており、互いに隣接する２つのセンサ画素１１が上記の接続部ＣＮ（ゲート電極の一部）を共有している。互いに隣接する２つのセンサ画素１１において、転送トランジスタＴＲＧに含まれる２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接している。転送トランジスタＴＲＧにおいて、上記の接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。
　本変形例では、さらに、排出トランジスタＯＦＧにおいて、接続部ＣＮは、２つの垂直ゲート電極ＶＧに接している。つまり、互いに隣接する２つのセンサ画素１１において、排出トランジスタＯＦＧに含まれる２つの垂直ゲート電極ＶＧが接続部ＣＮを介して互いに電気的に接続されており、互いに隣接する２つのセンサ画素１１が上記の接続部ＣＮ（ゲート電極の一部）を共有している。互いに隣接する２つのセンサ画素１１において、排出トランジスタＯＦＧに含まれる２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接している。排出トランジスタＯＦＧにおいて、上記の接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。
　本変形例では、遮光部５３は、分離部５４に接する箇所であって、かつ、転送トランジスタＴＲＧに含まれる垂直ゲート電極ＶＧと、排出トランジスタＯＦＧに含まれる垂直ゲート電極ＶＧとが貫通する箇所に開口部５３Ｈを有している。各センサ画素１１に設けられた転送トランジスタＴＲＧおよび排出トランジスタＯＦＧは、互いに隣接して配置されており、さらに、各センサ画素１１において、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙に隣接して配置されている。
　本変形例では、各センサ画素１１に転送トランジスタＴＲＧおよび排出トランジスタＯＦＧが設けられている。これにより、各センサ画素１１に１つの転送トランジスタＴＲＧが設けられている場合と比べて、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送が向上する。
　本変形例では、各センサ画素１１に設けられた転送トランジスタＴＲＧおよび排出トランジスタＯＦＧは、互いに隣接して配置されており、さらに、各センサ画素１１において、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙に隣接して配置されている。これにより、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙から離れて配置されている場合と比べて、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送が向上する。
　本変形例では、転送トランジスタＴＲＧにおいて、２つの垂直ゲート電極ＶＧに接するとともに２つの垂直ゲート電極ＶＧを互いに電気的に接続する接続部ＣＮが設けられている。本変形例では、さらに、排出トランジスタＯＦＧにおいて、２つの垂直ゲート電極ＶＧに接するとともに２つの垂直ゲート電極ＶＧを互いに電気的に接続する接続部ＣＮが設けられている。これにより、転送トランジスタＴＲＧおよび排出トランジスタＯＦＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧおよび排出トランジスタＯＦＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本変形例では、転送トランジスタＴＲＧにおいて、２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接しており、さらに、接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。本変形例では、さらに、排出トランジスタＯＦＧにおいて、２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接しており、さらに、接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。これにより、転送トランジスタＴＲＧおよび排出トランジスタＯＦＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧおよび排出トランジスタＯＦＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本変形例では、分離部５４に接する箇所であって、かつ、２つの垂直ゲート電極ＶＧが貫通する箇所に開口部５３Ｈが設けられている。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
[変形例Ｅ]
　上記実施の形態およびその変形例において、各センサ画素１１は、例えば、図１５、図１６、図１７、図１８に示したように、フォトダイオードＰＤと、転送トランジスタＴＲＧと、転送トランジスタＴＲＭと、電荷保持部ＭＥＭと、転送トランジスタＴＲＸと、フローティングディフュージョンＦＤと、排出トランジスタＯＦＧと、排出フローティングディフュージョンＯＦＤとを有していてもよい。
　図１５は、本変形例に係る画素アレイ部１０の回路構成の一例を表したものである。図１６は、本変形例に係る画素アレイ部１０の断面構成の一例を表したものである。図１７は、本変形例に係る画素アレイ部１０のロジック回路２０側の平面構成の一例を表したものである。図１８は、本変形例に係る画素アレイ部１０の受光面３１Ａ側の平面構成の一例を表したものである。なお、図１７では、半導体基板３１のロジック回路２０側の平面構成に、読み出し回路１２に含まれる各種トランジスタ（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ）のレイアウトが重ね合わされている。また、図１８では、半導体基板３１の受光面３１Ａ側の平面構成に、垂直ゲート電極ＶＧのレイアウトが重ね合わされている。
　転送トランジスタＴＲＧ，ＴＲＭ，ＴＲＸ，ＯＦＧは、例えば、ＮＭＯＳトランジスタである。図１５には、転送トランジスタＴＲＧのゲートの一部が互いに隣接する２つのセンサ画素１１において共有されている場合が例示されている。なお、本変形例において、転送トランジスタＴＲＧのゲートの一部が互いに隣接する４つのセンサ画素１１において共有されていてもよい。
　本変形例において、転送トランジスタＴＲＧは、フォトダイオードＰＤと転送トランジスタＴＲＭとの間に接続されており、ゲートに印加される制御信号に応じて、フォトダイオードＰＤに蓄積されている電荷を転送トランジスタＴＲＭに転送する。転送トランジスタＴＲＧは、フォトダイオードＰＤから電荷保持部ＭＥＭに電荷を転送する。例えば、排出トランジスタＯＦＧがオフし、転送トランジスタＴＲＧがオンすると、フォトダイオードＰＤに保持されている電荷が、転送トランジスタＴＲＧを介して、フローティングディフュージョンＦＤに転送される。転送トランジスタＴＲＧのドレインが転送トランジスタＴＲＭのソースに電気的に接続されており、転送トランジスタＴＲＧのゲートは画素駆動線に接続されている。
　転送トランジスタＴＲＭは、転送トランジスタＴＲＧと転送トランジスタＴＲＸとの間に接続されており、ゲートに印加される制御信号に応じて、電荷保持部ＭＥＭのポテンシャルを制御する。例えば、転送トランジスタＴＲＭがオンしたとき、電荷保持部ＭＥＭのポテンシャルが深くなり、転送トランジスタＴＲＭがオフしたとき、電荷保持部ＭＥＭのポテンシャルが浅くなる。そして、例えば、転送トランジスタＴＲＧおよび転送トランジスタＴＲＭがオンすると、フォトダイオードＰＤに蓄積されている電荷が、転送トランジスタＴＲＧおよび転送トランジスタＴＲＭを介して、電荷保持部ＭＥＭに転送される。転送トランジスタＴＲＭのドレインが転送トランジスタＴＲＸのソースに電気的に接続されており、転送トランジスタＴＲＭのゲートは画素駆動線に接続されている。
　電荷保持部ＭＥＭは、グローバルシャッタ機能を実現するために、フォトダイオードＰＤに蓄積された電荷を一時的に保持する領域である。電荷保持部ＭＥＭは、フォトダイオードＰＤから転送された電荷を保持する。
　転送トランジスタＴＲＸは、転送トランジスタＴＲＭとフローティングディフュージョンＦＤとの間に接続されており、ゲートに印加される制御信号に応じて、電荷保持部ＭＥＭに保持されている電荷をフローティングディフュージョンＦＤに転送する。例えば、転送トランジスタＴＲＭがオフし、転送トランジスタＴＲＸがオンすると、電荷保持部ＭＥＭに保持されている電荷が、転送トランジスタＴＲＭおよび転送トランジスタＴＲＸを介して、フローティングディフュージョンＦＤに転送される。転送トランジスタＴＲＸのドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴＲＸのゲートは画素駆動線に接続されている。
　フローティングディフュージョンＦＤは、転送トランジスタＴＲＸを介してフォトダイオードＰＤから出力された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＲＳＴが接続されるとともに、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線ＶＳＬが接続されている。
　排出トランジスタＯＦＧでは、ドレインが電源線ＶＤＤに接続され、ソースが転送トランジスタＴＲＧと転送トランジスタＴＲＭの間に接続されている。排出トランジスタＯＦＧは、ゲートに印加される制御信号に応じて、フォトダイオードＰＤを初期化（リセット）する。例えば、転送トランジスタＴＲＧおよび排出トランジスタＯＦＧがオンすると、フォトダイオードＰＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、フォトダイオードＰＤの初期化が行われる。また、排出トランジスタＯＦＧは、例えば、転送トランジスタＴＲＧと電源線ＶＤＤの間にオーバーフローパスを形成し、フォトダイオードＰＤから溢れた電荷を電源線ＶＤＤに排出する。
　転送トランジスタＴＲＧ，ＴＲＭ，ＴＲＸ、電荷保持部ＭＥＭおよびフローティングディフュージョンＦＤおよび排出トランジスタＯＦＧは、半導体層３３の上面（形成面３１Ｂ）に形成されている。絶縁層３２内には、転送トランジスタＴＲＧ，ＴＲＭ，ＴＲＸおよび排出トランジスタＯＦＧのゲート電極や、これらのゲート電極に接続された配線などが設けられている。
　本変形例では、上記実施の形態およびその変形例と同様に、フォトダイオードＰＤに達する垂直ゲート電極ＶＧが設けられている。これにより、遮光部５３を設けたことによる、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送の悪化を避けることができる。本変形例では、さらに、互いに隣接する複数の（例えば２つ、または４つ）のセンサ画素１１において、複数の（例えば２つ、または４つ）の垂直ゲート電極ＶＧが互いに電気的に接続されている。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本変形例において、各センサ画素１１が、垂直ゲート電極ＶＧと電荷保持部ＭＥＭとの間に、バッファ領域を有していてもよい。バッファ領域は、例えば、電荷保持部ＭＥＭと同一の導電型のＮ型半導体領域となっている。このようにバッファ領域を設けることで、フォトダイオードＰＤに大光量が照射されるなどして蓄積電荷があふれた場合に、そのあふれた電荷が直接、電荷保持部ＭＥＭに入るのを防止することができる。
　本変形例において、読み出し回路１２が半導体基板３１の形成面３１Ｂではなく、絶縁層３２内に設けられていてもよい。つまり、読み出し回路１２がセンサ画素１１に含まれる各トランジスタ（例えば、転送トランジスタＴＲＧ，ＴＲＭ，ＴＲＸや排出トランジスタＯＦＧ）とは異なる層内に設けられていてもよい。このようにした場合には、電荷保持部ＭＥＭを大きく形成することが可能となり、飽和電子数をより多く確保することができる。
[変形例Ｆ]
　上記変形例Ｅにおいて、排出トランジスタＯＦＧが、例えば、図１９、図２０に示したように、ゲート電極として、２つの垂直ゲート電極ＶＧと、接続部ＣＮとを有していてもよい。排出トランジスタＯＦＧにおいて、一方の垂直ゲート電極ＶＧは、互いに隣接する２つのセンサ画素１１のうちの一方のセンサ画素１１内の設けられており、他方の垂直ゲート電極ＶＧは、互いに隣接する２つのセンサ画素１１のうちの他方のセンサ画素１１内に設けられている。排出トランジスタＯＦＧにおいて、接続部ＣＮは、２つの垂直ゲート電極ＶＧに接している。つまり、互いに隣接する２つのセンサ画素１１において、２つの垂直ゲート電極ＶＧが接続部ＣＮを介して互いに電気的に接続されており、互いに隣接する２つのセンサ画素１１が接続部ＣＮ（ゲート電極の一部）を共有している。ここで、「共有」とは、互いに隣接する２つのセンサ画素１１の出力が共通の接続部ＣＮによって制御されることを指している。
　本変形例では、遮光部５３は、分離部５４に接する箇所であって、かつ、転送トランジスタＴＲＧに含まれる垂直ゲート電極ＶＧと、排出トランジスタＯＦＧに含まれる垂直ゲート電極ＶＧとが貫通する箇所に開口部５３Ｈを有している。各センサ画素１１に設けられた転送トランジスタＴＲＧおよび排出トランジスタＯＦＧは、互いに隣接して配置されており、さらに、各センサ画素１１において、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙に隣接して配置されている。
　本変形例では、各センサ画素１１に転送トランジスタＴＲＧおよび排出トランジスタＯＦＧが設けられている。これにより、各センサ画素１１に１つの転送トランジスタＴＲＧが設けられている場合と比べて、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送が向上する。
　本変形例では、各センサ画素１１に設けられた転送トランジスタＴＲＧおよび排出トランジスタＯＦＧは、互いに隣接して配置されており、さらに、各センサ画素１１において、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙に隣接して配置されている。これにより、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙から離れて配置されている場合と比べて、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送が向上する。
　本変形例では、転送トランジスタＴＲＧにおいて、２つの垂直ゲート電極ＶＧに接するとともに２つの垂直ゲート電極ＶＧを互いに電気的に接続する接続部ＣＮが設けられている。本変形例では、さらに、排出トランジスタＯＦＧにおいて、２つの垂直ゲート電極ＶＧに接するとともに２つの垂直ゲート電極ＶＧを互いに電気的に接続する接続部ＣＮが設けられている。これにより、転送トランジスタＴＲＧおよび排出トランジスタＯＦＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧおよび排出トランジスタＯＦＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本変形例では、転送トランジスタＴＲＧにおいて、２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接しており、さらに、接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。本変形例では、さらに、排出トランジスタＯＦＧにおいて、２つの垂直ゲート電極ＶＧが分離部５４を介して互いに対向配置されるとともに、分離部５４に接しており、さらに、接続部ＣＮは、分離部５４上と、互いに対向配置された２つの垂直ゲート電極ＶＧ上とに接している。これにより、転送トランジスタＴＲＧおよび排出トランジスタＯＦＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧおよび排出トランジスタＯＦＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本変形例では、分離部５４に接する箇所であって、かつ、２つの垂直ゲート電極ＶＧが貫通する箇所に開口部５３Ｈが設けられている。これにより、転送トランジスタＴＲＧをセンサ画素１１ごとに別個に設けた場合と比べて、転送トランジスタＴＲＧのサイズを小さくすることができ、それに伴って、垂直ゲート電極ＶＧを貫通させる、遮光部５３の開口部５３Ｈを小さくすることができる。その結果、ノイズや画素サイズの増加を抑えることができる。従って、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
[変形例Ｇ]
　上記変形例Ｅにおいて、転送トランジスタＴＲＧが、例えば、図２１、図２２に示したように、接続部ＣＮに接続されていない垂直ゲート電極ＶＧを、センサ画素１１ごとに１つずつ更に有していてもよい。図２１は、画素アレイ部１０のロジック回路２０側の平面構成の一変形例を表したものである。図２２は、画素アレイ部１０の受光面３１Ａ側の平面構成の一変形例を表したものである。なお、図２１では、半導体基板３１のロジック回路２０側の平面構成に、読み出し回路１２に含まれる各種トランジスタ（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ）のレイアウトが重ね合わされている。また、図２２では、半導体基板３１の受光面３１Ａ側の平面構成に、垂直ゲート電極ＶＧのレイアウトが重ね合わされている。
　本変形例では、各センサ画素１１が、接続部ＣＮに接続された垂直ゲート電極ＶＧと、接続部ＣＮに接続されていない垂直ゲート電極ＶＧとの間隙に隣接する位置にフローティングディフュージョンＦＤを有している。これにより、フローティングディフュージョンＦＤが、２つの垂直ゲート電極ＶＧの間隙から離れて配置されている場合と比べて、フォトダイオードＰＤからフローティングディフュージョンＦＤへの電荷転送が向上する。
[変形例Ｈ]
　上記実施の形態およびその変形例において、分離部５１，５４のうち、少なくとも複数の垂直ゲート電極ＶＧに隣接する箇所が酸化膜で形成されていてもよい。例えば、図２３、図２４に示したように、分離部５１，５４のうち、複数の垂直ゲート電極ＶＧに隣接する箇所が酸化膜５４Ａで形成されていてもよい。また、例えば、図２５、図２６に示したように、分離部５４全体が酸化膜５４Ａで形成されていてもよい。また、例えば、図２７、図２８に示したように、分離部５４内に、受光面３１Ａから、複数の垂直ゲート電極ＶＧに隣接する箇所まで延在する酸化膜５４Ａが形成されていてもよい。
　酸化膜５４Ａは、例えば、ＣＶＤを用いて、半導体基板３１に形成したトレンチ内に、ＳｉＯ2（酸化シリコン）を埋め込むことにより形成されている。このようにした場合には、転送トランジスタＴＲＧのゲートがオンしたときに、分離部５１，５４の電位が変化し、互いに隣接する２つのセンサ画素１１間で電荷が漏れてしまうのを防ぐことができる。その結果、電荷漏れに起因するノイズを低減することができる。
[変形例Ｉ]
　上記実施の形態およびその変形例において、垂直ゲート電極ＶＧが、例えば、図２９に示したように、互いに隣接する２つのセンサ画素１１をまたいで形成されていてもよい。このようにした場合であっても、上記実施の形態およびその変形例と同様の効果が得られる。
[変形例Ｊ]
　上記変形例Ｅ，Ｆ，Ｇ，Ｈ，Ｉにおいて、半導体基板３１のうち、フォトダイオードＰＤを囲む分離部５１，５４によって形成される領域の積層面内における形状（以下、「第１の形状」と称する。）と、半導体基板３１のうち、フローティングディフュージョンＦＤもしくは電荷保持部ＭＥＭを囲む分離部５２，５４によって形成される領域の積層面内における形状（以下、「第２の形状」と称する。）とが、互いに異なっていてもよい。例えば、第１の形状が長方形状となっており、第２の形状が第１の形状よりも正方形に近い形状となっていてもよい。
[変形例Ｋ]
　上記実施の形態およびその変形例において、半導体基板３１は、例えばＳｉ｛１１１｝基板からなっていてもよい。Ｓｉ｛１１１｝基板とは、ミラー指数の表記において｛１１１｝で表される結晶面を有する単結晶シリコン基板または単結晶シリコンウェハである。｛１１１｝で表される結晶面（面指数｛１１１｝で表される結晶面）は、単結晶シリコン基板または単結晶シリコンウェハにおいて、厚さ方向と直交する面（水平面）に沿って広がっている。本変形例において、Ｓｉ｛１１１｝基板は、結晶方位が数度ずれた、例えば｛１１１｝面から最近接の［１１０］方向へ数度ずれた基板またはウェハも含む。本変形例において、Ｓｉ｛１１１｝基板は、さらに、これらの基板またはウェハ上の一部または全面にエピタキシャル法等によりシリコン単結晶を成長させたものをも含む。
　また、本変形例において、｛１１１｝面は、対称性において互いに等価な結晶面である（１１１）面、（－１１１）面、（１－１１）面、（１１－１）面、（－１－１１）面、（－１１－１）面、（１－１－１）面および（－１－１－１）面の総称である。したがって、本変形例において、Ｓｉ｛１１１｝基板という記載を、例えばＳｉ（１－１１）基板と読み替えてもよい。ここで、ミラー指数の負方向の指数を表記するためのバー符号はマイナス符号で代用している。
　また、本変形例において、＜１１０＞方向は、対称性において互いに等価な結晶面方向である［１１０］方向、［１０１］方向、［０１１］方向、［－１１０］方向、［１－１０］方向、［－１０１］方向、［１０－１］方向、［０－１１］方向、［０１－１］方向、［－１－１０］方向、［－１０－１］方向および［０－１－１］方向の総称であり、いずれかに読み替えてもよい。但し、本変形例では、素子形成面と直交する方向と、この素子形成面に直交する方向に対してさらに直交する方向（すなわち素子形成面と平行な方向）とにエッチングを行うものである。
　表１は、本変形例におけるＳｉ｛１１１｝基板の結晶面である｛１１１｝面において＜１１０＞方向へのエッチングが成立することとなる面と方位との具体的な組み合わせを示したものである。
Figure JPOXMLDOC01-appb-T000001
　表１に示したように、｛１１１｝面と＜１１０＞方向との組み合わせは、９６（＝８×１２）通り存在する。しかしながら、本変形例において、＜１１０＞方向は、素子形成面である｛１１１｝面と直交する方向と、素子形成面と平行な方向とに限られる。すなわち、本変形例において、Ｓｉ｛１１１｝基板における素子形成面と、そのＳｉ｛１１１｝基板に対してエッチングを行う方位との組み合わせは、表１において○で示した組合せのいずれかから選択される。
　本変形例では、Ｓｉ｛１１１｝基板を用いて、図３、図１６、図２３～図２８の左右方向（Ｘ軸方向）へのエッチングが進行し易い一方、図３、図１６、図２３～図２８の奥行方向（Ｙ軸方向）および上下方向（Ｚ軸方向）のうち少なくともＺ軸方向には進行し難くなるようにウェットエッチングを行うことにより、空洞部５８を形成することが可能である。
　例えば、Ｓｉ｛１１１｝基板に対して、所定のアルカリ水溶液を用いたウェットエッチングを行うことにより、空洞部５８を形成することが可能である。アルカリ水溶液としては、無機溶液であればＫＯＨ，ＮａＯＨ，またはＣｓＯＨなどが適用可能であり、有機溶液であればＥＤＰ（エチレンジアミンピロカテコール水溶液），Ｎ2Ｈ4（ヒドラジン），ＮＨ4ＯＨ（水酸化アンモニウム），またはＴＭＡＨ（水酸化テトラメチルアンモニウム）などが適用可能である。Ｓｉ｛１１１｝の面方位に応じてエッチングレートが異なる性質を利用した結晶異方性エッチングを行うことにより空洞部５８を形成することが可能である。
　具体的には、Ｓｉ｛１１１｝基板においては、＜１１１＞方向、すなわちＳｉバックボンドを３本有する方向のエッチングレートに対して＜１１０＞方向、すなわちＳｉバックボンドを１本または２本有する方向のエッチングレートが十分に高くなる。したがって、本変形例では、＜１１０＞方向、すなわちＳｉバックボンドを１本または２本有する方向をＸ軸方向とし、＜１１１＞方向、すなわちＳｉバックボンドを３本有する方向をＺ軸方向とすることにより、Ｘ軸方向へのエッチングが進行する一方、Ｙ軸方向およびＺ軸方向のうち少なくともＺ軸方向にはほとんどエッチングが進行しないこととなる。その結果、Ｓｉ｛１１１｝基板である半導体基板３１の内部には、一対の第１の面、一対の第２の面および第３の面を含む空洞部５８が形成されることとなる。従って、空洞部５８内に形成される遮光部５３も、一対の第１の面、一対の第２の面および第３の面を含んでいる。
　Ｓｉバックボンドとは、例えば図３０の概略説明図において説明すると、Ｓｉ｛１１１｝面の法線に対してＳｉ未結合手側を正方向としたときに、それと反対側の負方向に伸びる結合手を意味する。図３０の例では、｛１１１｝面に対し－１９．４７°～＋１９．４７°の角度をなす３本のバックボンドを示している。具体的に、フォトダイオードＰＤ、空洞部５８、遮光部５３、電荷保持部ＭＥＭをＳｉ｛１１１｝基板に設ける場合、空洞部５８および遮光部５３は、第１の方向と直交すると共に面指数｛１１１｝で表されるＳｉ｛１１１｝基板の第１の結晶面に沿った第１の面と、第１の方向に対して傾斜すると共に面指数｛１１１｝で表されるＳｉ｛１１１｝基板の第２の結晶面に沿った第２の面とを含む。
　一対の第１の面は、それぞれ、半導体基板３１の第１の結晶面に沿った面であり、Ｚ軸方向において互いに対向している。なお、半導体基板３１における第１の結晶面は、面指数｛１１１｝で表されるものである。一対の第２の面は、それぞれ、半導体基板３１の第２の結晶面に沿った面であり、Ｙ軸方向において互いに対向している。なお、半導体基板３１における第２の結晶面は、面指数｛１１１｝で表されるものであり、Ｚ軸方向に対して約１９．５°傾斜している。すなわち、水平面（ＸＹ面）に対する第２の結晶面の傾斜角度は約７０．５°である。また、第２の結晶面は、水平面（ＸＹ面）においてＸ軸およびＹ軸に対して傾斜しており、例えばＹ軸に対して約３０°の角度をなしている。第３の面は、半導体基板３１の第３の結晶面に沿った面である。半導体基板３１の第３の結晶面は、第２の結晶面と同様、Ｚ軸方向に対して約１９．５°傾斜している。すなわち、水平面（ＸＹ面）に対する第３の結晶面の傾斜角度は約７０．５°である。
　なお、Ｓｉ｛１１１｝基板には、例えば、図３１に示したように、基板表面が＜１１２＞方向に対してオフ角があるように加工された基板の場合も含まれる。オフ角が１９．４７°以下の場合、オフ角を有する基板の場合においても、＜１１１＞方向、すなわちＳｉバックボンドを３本有する方向のエッチングレートに対して、＜１１０＞方向、すなわちＳｉバックボンドを１本有する方向のエッチングレートが十分に高くなる関係性は保たれる。オフ角が大きくなるとステップ数が多くなり、ミクロな段差の密度が高くなるので、好ましくは５°以下がよい。なお、図３１の例では基板表面が＜１１２＞方向にオフ角がある場合を挙げたが、＜１１０＞方向にオフ角がある場合でも構わなく、オフ角の方向は問わない。また、Ｓｉ面方位は、Ｘ線回折法、電子線回折法、電子線後方散乱回折法などを用いて解析可能である。Ｓｉバックボンド数は、Ｓｉの結晶構造で決定されているものであるため、Ｓｉ面方位を解析することによって、バックボンド数も解析可能である。
　本変形例では、空洞部５８および遮光部５３がＳｉ｛１１１｝基板である半導体基板３１の内部に設けられている。空洞部５８および遮光部５３は、第１の結晶面に沿った第１の面と、第１の面に対して傾斜した第２の結晶面に沿った第２の面とを含んでいる。ここで、第１の結晶面および第２の結晶面は、いずれも面指数｛１１１｝で表されるものである。したがって、空洞部５８は、アルカリ水溶液などのエッチング溶液を用いた結晶異方性エッチングにより簡便に形成可能であって高い寸法精度を有するものとなる。
　＜３．適用例＞
　図３２は、上記実施の形態およびその変形例に係る固体撮像装置１を備えた撮像システム２の概略構成の一例を表したものである。撮像システム２は、本開示の「電子機器」の一具体例に相当する。撮像システム２は、例えば、光学系２１０と、固体撮像装置１と、信号処理回路２２０と、表示部２３０とを備えている。
　光学系２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。固体撮像装置１は、固体撮像装置１から入射された像光（入射光）を受光し、受光した像光（入射光）に応じた画素信号を信号処理回路２２０に出力する。信号処理回路２２０は、固体撮像装置１から入力された画像信号を処理して、映像データを生成する。信号処理回路２２０は、さらに、生成した映像データに対応する映像信号を生成し、表示部２３０に出力する。表示部２３０は、信号処理回路２２０から入力された映像信号に基づく映像を表示する。
　本適用例では、上記実施の形態およびその変形例に係る固体撮像装置１が撮像システム２に適用される。これにより、ノイズの少ない高画質の撮像システム２を提供することができる。
　＜４．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３４は、撮像部１２０３１の設置位置の例を示す図である。
　図３４では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態およびその変形例に係る固体撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの少ない高画質な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　以上、実施の形態およびその変形例、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　本開示の一実施の形態に係る第１の固体撮像装置および第１の電子機器によれば、電変換部に達する垂直ゲート電極を設けるとともに、複数の画素のうち、互いに隣接する複数の第１の画素において、複数の垂直ゲート電極を互いに電気的に接続するようにしたので、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　本開示の一実施の形態に係る第２の固体撮像装置および第２の電子機器によれば、光電変換部に達する第１および第２の垂直ゲート電極を設けるとともに、複数の画素のうち、互いに隣接する複数の第１の画素において、複数の第１の垂直ゲート電極を互いに電気的に接続するとともに、複数の第２の垂直ゲート電極を互いに電気的に接続するようにしたので、ノイズや画素サイズの増加を抑えつつ、電荷転送の悪化を避けることができる。
　また、本開示は、以下のような構成を取ることも可能である。
（１）
　受光面と、
　前記受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、
　各前記光電変換部を電気的かつ光学的に分離する分離部と
　を備え、
　各前記画素は、
　前記光電変換部から転送された電荷を保持する電荷保持部と、
　前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
　前記光電変換部と前記電荷保持部との間の層内に配置された遮光部と
　を有し、
　前記複数の画素のうち、互いに隣接する複数の第１の画素において、複数の前記垂直ゲート電極が互いに電気的に接続されている
　固体撮像装置。
（２）
　各前記第１の画素は、複数の前記垂直ゲート電極に接するとともに複数の前記垂直ゲート電極を互いに電気的に接続する接続部を共有している
　（１）に記載の固体撮像装置。
（３）
　複数の前記第１の画素において、複数の前記垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
　前記接続部は、前記分離部上と、互いに対向配置された複数の前記垂直ゲート電極上とに接している
　（２）に記載の固体撮像装置。
（４）
　前記遮光部は、前記分離部に接する箇所であって、かつ、前記垂直ゲート電極が貫通する箇所に開口部を有する
　（３）に記載の固体撮像装置。
（５）
　前記遮光部が内部に設けられた半導体基板を更に備え、
　前記半導体基板は、厚さ方向と直交する面に沿って広がる面指数｛１１１｝で表される第１の結晶面を有するＳｉ｛１１１｝基板であり、
　前記遮光部は、
　前記第１の結晶面に沿った第１の面と、
　前記厚さ方向に対して傾斜すると共に前記Ｓｉ｛１１１｝基板の第２の結晶面に沿った第２の面と
　を含む
　（１）ないし（４）のいずれか１つに記載の固体撮像装置。
（６）
　受光面と、
　前記受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、
　各前記光電変換部を電気的かつ光学的に分離する分離部と
　を備え、
　各前記画素は、
　前記光電変換部から転送された電荷を保持する電荷保持部と、
　前記光電変換部に達する第１の垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
　前記光電変換部に達する第２の垂直ゲート電極を有し、前記転送トランジスタと隣接して配置され、前記光電変換部から電荷を排出する排出トランジスタと、
　前記受光面と前記電荷保持部との間の層内に配置された遮光部と
　を有し、
　前記複数の画素のうち、互いに隣接する複数の第１の画素において、複数の前記第１の垂直ゲート電極が互いに電気的に接続されるとともに、複数の前記第２の垂直ゲート電極が互いに電気的に接続されている
　固体撮像装置。
（７）
　前記複数の第１の画素において、
　複数の前記第１の垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
　複数の前記第２の垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
　各前記第１の画素は、
　複数の前記第１の垂直ゲート電極に接するとともに複数の前記第１の垂直ゲート電極を互いに電気的に接続する第１の接続部と、
　複数の前記第２の垂直ゲート電極に接するとともに複数の前記第１の垂直ゲート電極を互いに電気的に接続する第２の接続部と
　を共有している
　（６）に記載の固体撮像装置。
（８）
　複数の前記第１の画素において、複数の前記第１の垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
　前記第１の接続部は、前記分離部上と、互いに対向配置された複数の前記第１の垂直ゲート電極上とに接しており、
　複数の前記第１の画素において、複数の前記第２の垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
　前記第２の接続部は、前記分離部上と、互いに対向配置された複数の前記第２の垂直ゲート電極上とに接している
　（７）に記載の固体撮像装置。
（９）
　前記遮光部は、前記分離部に接する箇所であって、かつ、前記第１の垂直ゲート電極および前記第２の垂直ゲート電極が貫通する箇所に開口部を有する
　（８）に記載の固体撮像装置。
（１０）
　前記電荷保持部は、前記第１の垂直ゲート電極と、前記第２の垂直ゲート電極との間隙に隣接して配置されている
　（６）ないし（９）のいずれか１つに記載の固体撮像装置。
（１１）
　前記遮光部が内部に設けられた半導体基板を更に備え、
　前記半導体基板は、厚さ方向と直交する面に沿って広がる面指数｛１１１｝で表される第１の結晶面を有するＳｉ｛１１１｝基板であり、
　前記遮光部は、
　前記第１の結晶面に沿った第１の面と、
　前記厚さ方向に対して傾斜すると共に前記Ｓｉ｛１１１｝基板の第２の結晶面に沿った第２の面と
　を含む
　（６）ないし（１０）のいずれか１つに記載の固体撮像装置。
（１２）
　入射光に応じた画素信号を出力する固体撮像装置と、
　前記画素信号を処理する信号処理回路と
　を備え、
　前記固体撮像装置は、
　受光面と、
　前記受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、
　各前記光電変換部を電気的かつ光学的に分離する分離部と
　を有し、
　各前記画素は、
　前記光電変換部から転送された電荷を保持する電荷保持部と、
　前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
　前記光電変換部と前記電荷保持部との間の層内に配置された遮光部と
　を有し、
　前記複数の画素のうち、互いに隣接する複数の第１の画素において、複数の前記垂直ゲート電極が互いに電気的に接続されている
　電子機器。
（１３）
　入射光に応じた画素信号を出力する固体撮像装置と、
　前記画素信号を処理する信号処理回路と
　を備え、
　前記固体撮像装置は、
　受光面と、
　前記受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、
　各前記光電変換部を電気的かつ光学的に分離する分離部と
　を有し、
　各前記画素は、
　前記光電変換部から転送された電荷を保持する電荷保持部と、
　前記光電変換部に達する第１の垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
　前記光電変換部に達する第２の垂直ゲート電極を有し、前記転送トランジスタと隣接して配置され、前記光電変換部から電荷を排出する排出トランジスタと、
　前記受光面と前記電荷保持部との間の層内に配置された遮光部と
　を有し、
　前記複数の画素のうち、互いに隣接する複数の第１の画素において、複数の前記垂直ゲート電極が互いに電気的に接続されている
　電子機器。
　本出願は、日本国特許庁において２０１９年１１月１８日に出願された日本特許出願番号第２０１９－２０７９２３号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (13)

  1. 　受光面と、
    　前記受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、
    　各前記光電変換部を電気的かつ光学的に分離する分離部と
    　を備え、
    　各前記画素は、
    　前記光電変換部から転送された電荷を保持する電荷保持部と、
    　前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
    　前記光電変換部と前記電荷保持部との間の層内に配置された遮光部と
    　を有し、
    　前記複数の画素のうち、互いに隣接する複数の第１の画素において、複数の前記垂直ゲート電極が互いに電気的に接続されている
    　固体撮像装置。
  2. 　各前記第１の画素は、複数の前記垂直ゲート電極に接するとともに複数の前記垂直ゲート電極を互いに電気的に接続する接続部を共有している
    　請求項１に記載の固体撮像装置。
  3. 　複数の前記第１の画素において、複数の前記垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
    　前記接続部は、前記分離部上と、互いに対向配置された複数の前記垂直ゲート電極上とに接している
    　請求項２に記載の固体撮像装置。
  4. 　前記遮光部は、前記分離部に接する箇所であって、かつ、前記垂直ゲート電極が貫通する箇所に開口部を有する
    　請求項３に記載の固体撮像装置。
  5. 　前記遮光部が内部に設けられた半導体基板を更に備え、
    　前記半導体基板は、厚さ方向と直交する面に沿って広がる面指数｛１１１｝で表される第１の結晶面を有するＳｉ｛１１１｝基板であり、
    　前記遮光部は、
    　前記第１の結晶面に沿った第１の面と、
    　前記厚さ方向に対して傾斜すると共に前記Ｓｉ｛１１１｝基板の第２の結晶面に沿った第２の面と
    　を含む
    　請求項１に記載の固体撮像装置。
  6. 　受光面と、
    　前記受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、
    　各前記光電変換部を電気的かつ光学的に分離する分離部と
    　を備え、
    　各前記画素は、
    　前記光電変換部から転送された電荷を保持する電荷保持部と、
    　前記光電変換部に達する第１の垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
    　前記光電変換部に達する第２の垂直ゲート電極を有し、前記転送トランジスタと隣接して配置され、前記光電変換部から電荷を排出する排出トランジスタと、
    　前記受光面と前記電荷保持部との間の層内に配置された遮光部と
    　を有し、
    　前記複数の画素のうち、互いに隣接する複数の第１の画素において、複数の前記第１の垂直ゲート電極が互いに電気的に接続されるとともに、複数の前記第２の垂直ゲート電極が互いに電気的に接続されている
    　固体撮像装置。
  7. 　前記複数の第１の画素において、
    　複数の前記第１の垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
    　複数の前記第２の垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
    　各前記第１の画素は、
    　複数の前記第１の垂直ゲート電極に接するとともに複数の前記第１の垂直ゲート電極を互いに電気的に接続する第１の接続部と、
    　複数の前記第２の垂直ゲート電極に接するとともに複数の前記第１の垂直ゲート電極を互いに電気的に接続する第２の接続部と
    　を共有している
    　請求項６に記載の固体撮像装置。
  8. 　複数の前記第１の画素において、複数の前記第１の垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
    　前記第１の接続部は、前記分離部上と、互いに対向配置された複数の前記第１の垂直ゲート電極上とに接しており、
    　複数の前記第１の画素において、複数の前記第２の垂直ゲート電極が前記分離部を介して互いに対向配置されるとともに、前記分離部に接しており、
    　前記第２の接続部は、前記分離部上と、互いに対向配置された複数の前記第２の垂直ゲート電極上とに接している
    　請求項７に記載の固体撮像装置。
  9. 　前記遮光部は、前記分離部に接する箇所であって、かつ、前記第１の垂直ゲート電極および前記第２の垂直ゲート電極が貫通する箇所に開口部を有する
    　請求項８に記載の固体撮像装置。
  10. 　前記電荷保持部は、前記第１の垂直ゲート電極と、前記第２の垂直ゲート電極との間隙に隣接して配置されている
    　請求項６に記載の固体撮像装置。
  11. 　前記遮光部が内部に設けられた半導体基板を更に備え、
    　前記半導体基板は、厚さ方向と直交する面に沿って広がる面指数｛１１１｝で表される第１の結晶面を有するＳｉ｛１１１｝基板であり、
    　前記遮光部は、
    　前記第１の結晶面に沿った第１の面と、
    　前記厚さ方向に対して傾斜すると共に前記Ｓｉ｛１１１｝基板の第２の結晶面に沿った第２の面と
    　を含む
    　請求項６に記載の固体撮像装置。
  12. 　入射光に応じた画素信号を出力する固体撮像装置と、
    　前記画素信号を処理する信号処理回路と
    　を備え、
    　前記固体撮像装置は、
    　受光面と、
    　前記受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、
    　各前記光電変換部を電気的かつ光学的に分離する分離部と
    　を有し、
    　各前記画素は、
    　前記光電変換部から転送された電荷を保持する電荷保持部と、
    　前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
    　前記光電変換部と前記電荷保持部との間の層内に配置された遮光部と
    　を有し、
    　前記複数の画素のうち、互いに隣接する複数の第１の画素において、複数の前記垂直ゲート電極が互いに電気的に接続されている
    　電子機器。
  13. 　入射光に応じた画素信号を出力する固体撮像装置と、
    　前記画素信号を処理する信号処理回路と
    　を備え、
    　前記固体撮像装置は、
    　受光面と、
    　前記受光面を介して入射した光を光電変換する光電変換部を含む複数の画素と、
    　各前記光電変換部を電気的かつ光学的に分離する分離部と
    　を有し、
    　各前記画素は、
    　前記光電変換部から転送された電荷を保持する電荷保持部と、
    　前記光電変換部に達する第１の垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
    　前記光電変換部に達する第２の垂直ゲート電極を有し、前記転送トランジスタと隣接して配置され、前記光電変換部から電荷を排出する排出トランジスタと、
    　前記受光面と前記電荷保持部との間の層内に配置された遮光部と
    　を有し、
    　前記複数の画素のうち、互いに隣接する複数の第１の画素において、複数の前記垂直ゲート電極が互いに電気的に接続されている
    　電子機器。
PCT/JP2020/042691 2019-11-18 2020-11-17 固体撮像装置および電子機器 WO2021100675A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP20890170.2A EP4064332A4 (en) 2019-11-18 2020-11-17 SOLID STATE IMAGING DEVICE AND ELECTRONIC DEVICE
CN202080073188.6A CN114556576A (zh) 2019-11-18 2020-11-17 固态摄像装置和电子设备
JP2021558378A JPWO2021100675A1 (ja) 2019-11-18 2020-11-17
US17/755,841 US20220415945A1 (en) 2019-11-18 2020-11-17 Solid-state imaging device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-207923 2019-11-18
JP2019207923 2019-11-18

Publications (1)

Publication Number Publication Date
WO2021100675A1 true WO2021100675A1 (ja) 2021-05-27

Family

ID=75979973

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/042691 WO2021100675A1 (ja) 2019-11-18 2020-11-17 固体撮像装置および電子機器

Country Status (6)

Country Link
US (1) US20220415945A1 (ja)
EP (1) EP4064332A4 (ja)
JP (1) JPWO2021100675A1 (ja)
CN (1) CN114556576A (ja)
TW (1) TW202137529A (ja)
WO (1) WO2021100675A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393854B2 (en) * 2019-01-07 2022-07-19 Samsung Electronics Co., Ltd. Image sensor with photoelectric part and transfer gate on opposite sides of the substrate
WO2023171129A1 (ja) * 2022-03-10 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2024014326A1 (ja) * 2022-07-14 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2024058010A1 (ja) * 2022-09-13 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2024166741A1 (ja) * 2023-02-08 2024-08-15 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080739B2 (en) * 2020-09-23 2024-09-03 Semiconductor Components Industries, Llc Global shutter sensor systems and related methods

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114273A (ja) 2008-11-06 2010-05-20 Sony Corp 固体撮像装置、及び電子機器
JP2011014751A (ja) * 2009-07-03 2011-01-20 Sony Corp 固体撮像素子、トランジスタ、トランジスタの製造方法、および電子機器
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
WO2013065569A1 (ja) * 2011-11-04 2013-05-10 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
US20150279883A1 (en) * 2014-03-31 2015-10-01 Stmicroelectronics Sa Vertical gate transistor and pixel structure comprising such a transistor
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
JP2016187007A (ja) * 2015-03-27 2016-10-27 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
US20170203954A1 (en) * 2016-01-19 2017-07-20 Rosemount Aerospace Inc. Mems pressure sensor with modified cavity to improve burst pressure
JP2018093126A (ja) * 2016-12-07 2018-06-14 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子および電子機器
WO2018163732A1 (ja) * 2017-03-06 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法
WO2019188043A1 (ja) * 2018-03-26 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
JP2019207923A (ja) 2018-05-29 2019-12-05 信越半導体株式会社 シリコンウェーハの洗浄方法
WO2019240207A1 (ja) * 2018-06-15 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその製造方法、電子機器
WO2020095674A1 (ja) * 2018-11-05 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および製造方法、並びに電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114273A (ja) 2008-11-06 2010-05-20 Sony Corp 固体撮像装置、及び電子機器
JP2011014751A (ja) * 2009-07-03 2011-01-20 Sony Corp 固体撮像素子、トランジスタ、トランジスタの製造方法、および電子機器
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
WO2013065569A1 (ja) * 2011-11-04 2013-05-10 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
US20150279883A1 (en) * 2014-03-31 2015-10-01 Stmicroelectronics Sa Vertical gate transistor and pixel structure comprising such a transistor
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
JP2016187007A (ja) * 2015-03-27 2016-10-27 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
US20170203954A1 (en) * 2016-01-19 2017-07-20 Rosemount Aerospace Inc. Mems pressure sensor with modified cavity to improve burst pressure
JP2018093126A (ja) * 2016-12-07 2018-06-14 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子および電子機器
WO2018163732A1 (ja) * 2017-03-06 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法
WO2019188043A1 (ja) * 2018-03-26 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
JP2019207923A (ja) 2018-05-29 2019-12-05 信越半導体株式会社 シリコンウェーハの洗浄方法
WO2019240207A1 (ja) * 2018-06-15 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその製造方法、電子機器
WO2020095674A1 (ja) * 2018-11-05 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および製造方法、並びに電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4064332A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393854B2 (en) * 2019-01-07 2022-07-19 Samsung Electronics Co., Ltd. Image sensor with photoelectric part and transfer gate on opposite sides of the substrate
WO2023171129A1 (ja) * 2022-03-10 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2024014326A1 (ja) * 2022-07-14 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2024058010A1 (ja) * 2022-09-13 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2024166741A1 (ja) * 2023-02-08 2024-08-15 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Also Published As

Publication number Publication date
EP4064332A4 (en) 2023-04-19
CN114556576A (zh) 2022-05-27
US20220415945A1 (en) 2022-12-29
JPWO2021100675A1 (ja) 2021-05-27
EP4064332A1 (en) 2022-09-28
TW202137529A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
WO2021100675A1 (ja) 固体撮像装置および電子機器
TWI816863B (zh) 固態攝像裝置及電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
WO2020195825A1 (ja) 撮像装置および電子機器
WO2020059553A1 (ja) 固体撮像装置および電子機器
US11516418B2 (en) Solid-state imaging apparatus
WO2019188043A1 (ja) 撮像装置および撮像装置の製造方法
US20240234459A9 (en) Imaging device and electronic apparatus
US20220159208A1 (en) Imaging device and electronic apparatus
TWI835928B (zh) 固態攝像裝置及電子機器
WO2021111816A1 (ja) 固体撮像装置およびその製造方法
US20220392936A1 (en) Solid-state imaging device and method of producing the same
CN114008783A (zh) 摄像装置
WO2020241163A1 (ja) 撮像装置および電子機器
WO2020202888A1 (ja) センサチップおよび測距装置
WO2022080124A1 (ja) 撮像装置および撮像装置の製造方法
US12003878B2 (en) Imaging device
US11438534B2 (en) Solid-state imaging device and electronic apparatus
WO2023090053A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20890170

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021558378

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020890170

Country of ref document: EP

Effective date: 20220620