WO2021070260A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021070260A1
WO2021070260A1 PCT/JP2019/039703 JP2019039703W WO2021070260A1 WO 2021070260 A1 WO2021070260 A1 WO 2021070260A1 JP 2019039703 W JP2019039703 W JP 2019039703W WO 2021070260 A1 WO2021070260 A1 WO 2021070260A1
Authority
WO
WIPO (PCT)
Prior art keywords
rough surface
surface area
semiconductor device
terminal
terminals
Prior art date
Application number
PCT/JP2019/039703
Other languages
English (en)
French (fr)
Inventor
敬洋 平野
俊 杉浦
正範 大島
Original Assignee
トヨタ自動車株式会社
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社, 株式会社デンソー filed Critical トヨタ自動車株式会社
Priority to PCT/JP2019/039703 priority Critical patent/WO2021070260A1/ja
Priority to JP2021550984A priority patent/JP7120470B2/ja
Publication of WO2021070260A1 publication Critical patent/WO2021070260A1/ja
Priority to US17/697,195 priority patent/US20220208634A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the technology disclosed herein relates to semiconductor devices.
  • a semiconductor device is disclosed in Japanese Patent Application Laid-Open No. 2017-208385.
  • This semiconductor device includes a semiconductor element, a sealing body that seals the semiconductor element, and a plurality of terminals that are electrically connected to the semiconductor element inside the sealing body and project from the sealing body.
  • the plurality of terminals are usually connected to, for example, an external connector provided on a circuit board.
  • the multiple terminals When connecting multiple terminals to the connector, the multiple terminals may be bent in advance depending on the position and orientation of the connector. At this time, even if the plurality of terminals are uniformly bent by using a tool or the like, the tip positions of the plurality of terminals may be uneven due to the occurrence of non-uniform springback in each terminal. If the tip positions of the plurality of terminals are not aligned, it becomes difficult or troublesome to connect the plurality of terminals to the connector. Alternatively, in order to align the tip positions of the plurality of terminals, some terminals need to be bent again. The present specification provides a technique capable of improving such a situation.
  • the semiconductor device disclosed in the present specification includes a semiconductor element, a sealing body for sealing the semiconductor element, and a plurality of semiconductor devices that are electrically connected to the semiconductor element inside the sealing body and project from the sealing body.
  • Each of the plurality of terminals has a rough surface area having a large surface roughness in a part section in the longitudinal direction of the terminals.
  • each of the plurality of terminals has a rough surface area having a large surface roughness in a part section in the longitudinal direction of the terminals.
  • the section provided with the rough surface area becomes a local fragile part at each terminal. If each terminal has such a fragile portion, the plastic deformation that occurs in each terminal when the plurality of terminals are bent can be concentrated on the fragile portion. That is, since the position in the longitudinal direction in which each terminal is plastically deformed can be intentionally limited, the springback that occurs thereafter can be suppressed or accurately predicted. As a result, when the plurality of terminals are bent, for example, the tip positions of the plurality of terminals are prevented from becoming uneven.
  • FIG. 2 is a cross-sectional view taken along the line II-II of FIG.
  • FIG. 1 is a cross-sectional view taken along the line III-III of FIG.
  • the electronic circuit diagram which shows the structure of the semiconductor device 10.
  • the enlarged view in the V part of FIG. FIG. 5 is a cross-sectional view taken along the line VI-VI of FIG. 7 (A) to 7 (C) are cross-sectional views showing a modified example of the rough surface area R.
  • 8 (A) to 8 (C) are plan views showing a modification of the rough surface area R.
  • 9 (A) to 9 (C) are plan views showing a modification of the rough surface area R.
  • the positions of the rough surface areas in the longitudinal direction of the plurality of terminals may be equal to each other. According to such a configuration, each of the plurality of terminals can be deformed at the same position in the longitudinal direction. Therefore, uniform bending can be applied to a plurality of terminals.
  • the dimension of the rough surface area in the longitudinal direction may be smaller than the width dimension at the base end of the terminal. According to such a configuration, it is possible to more accurately limit the position where the plastic deformation occurs at each terminal.
  • the distance from the rough surface area to the sealing body may be smaller than the width dimension at the base end of the terminal.
  • the rough surface area may be in contact with the sealing body or may be separated from the sealing body. According to such a configuration, since the rough surface area is located near the base end of the terminal, each terminal can be bent with high accuracy in the vicinity of the base end.
  • the rough surface area may extend from the inside of the sealing body to the outside. Therefore, each of the plurality of terminals also has a rough surface area inside the encapsulant. According to such a configuration, the adhesion between the plurality of terminals and the sealing body (for example, resin) can be improved in the rough surface area inside the sealing body.
  • the rough surface area may be provided in at least a part in the width direction of the terminal in a part section in the longitudinal direction. Therefore, the position and width dimension of the rough surface area in the width direction may be changed in various ways.
  • the rough surface area may be in contact with one end in the width direction of the terminal, may be in contact with both ends in the width direction of the terminal, or may be located away from both ends in the width direction of the terminal.
  • the shape of the rough surface area is not particularly limited, and the rough surface area may have, for example, a triangular shape, a rectangular shape, a circular shape, or a wavy line shape.
  • a metal plating film may be provided on the surface of each of the plurality of terminals. According to such a configuration, the amount and / or the film state of the metal plating is different between the rough surface area on the surface of the terminal and the other area. Therefore, when a deforming force acts on the terminals, each terminal is likely to be plastically deformed in the rough surface area. As a result, the effect of the present technology is further enhanced.
  • the metal plating film may be made of a metal such as nickel.
  • the metal plating film may be oxidized in the rough surface area.
  • the metal plating film may be oxidized by laser irradiation. In that case, at the boundary of the rough surface area, a step that is depressed with respect to the surroundings may be formed. When such a step is formed at the boundary of the rough surface area, each terminal is more likely to be plastically deformed in the rough surface area.
  • the semiconductor element may have a plurality of signal electrodes.
  • the terminal may be a signal terminal electrically connected to the signal electrode. Therefore, when the signal electrode is connected to a connector on a circuit board, for example, the terminal can be deformed at a desired position in the longitudinal direction of the signal terminal according to the relative position of the connector with respect to the signal terminal. As a result, it is possible to prevent each signal terminal from being plastically deformed at an unintended position.
  • the semiconductor element may be a power semiconductor element.
  • the semiconductor element may be an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), or another type of power semiconductor element.
  • the semiconductor device 10 will be described with reference to the drawings.
  • the semiconductor device 10 is adopted in, for example, a power control device for an electric vehicle, and can form at least a part of a power conversion circuit such as a converter or an inverter.
  • the term "electric vehicle” as used herein broadly means a vehicle having a motor for driving wheels. For example, an electric vehicle charged by an external electric power, a hybrid vehicle having an engine in addition to a motor, and a fuel powered by a fuel cell. Including battery cars, etc.
  • the semiconductor device 10 has a plurality of semiconductor elements 20 and a sealing body 18.
  • the sealing body 18 is constructed by using an insulating material.
  • the encapsulant 18 can be formed using, for example, an epoxy resin.
  • the sealing body 18 generally has a plate shape, and has a first main surface 18a and a second main surface 18b located on the opposite side of the first main surface 18a. Further, the sealing body 18 has a first end surface 18c, a second end surface 18d, a first side surface 18e and a second side surface 18f located between the first main surface 18a and the second main surface 18b.
  • Each semiconductor element 20 is a power semiconductor element and has a semiconductor substrate 20a and a plurality of electrodes 20b, 20c, 20d.
  • the plurality of electrodes 20b, 20c, 20d include a first main electrode 20b and a second main electrode 20c connected to a power circuit, and a plurality of signal electrodes 20d connected to a signal circuit.
  • the semiconductor element 20 is a switching element, and can conduct and cut off between the first main electrode 20b and the second main electrode 20c.
  • the first main electrode 20b and the plurality of signal electrodes 20d are located on one surface of the semiconductor substrate 20a, and the second main electrode 20c is located on the other surface of the semiconductor substrate 20a.
  • the semiconductor element 20 in this embodiment is a switching element and has an IGBT structure 20e.
  • the first main electrode 20b is connected to the emitter of the IGBT structure 20e
  • the second main electrode 20c is connected to the collector of the IGBT structure 20e
  • the signal electrode 20d is connected to the gate of the IGBT structure 20e.
  • the semiconductor element 20 has a diode structure 20f connected in parallel with the IGBT structure 20e.
  • the first main electrode 20b is connected to the anode of the diode structure 20f
  • the second main electrode 20c is connected to the cathode of the diode structure 20f.
  • the semiconductor element 20 may have a MOSFET structure.
  • the first main electrode 20b is connected to the source of the MOSFET structure
  • the second main electrode 20c is connected to the drain of the MOSFET structure
  • the signal electrode 20d is connected to the gate of the MOSFET structure.
  • the plurality of semiconductor elements 20 are semiconductor elements of the same type as each other.
  • the present invention is not limited to the same type, and the plurality of semiconductor elements 20 may be semiconductor elements different from each other.
  • the specific configuration of the semiconductor element 20 is not particularly limited, and various semiconductor elements can be adopted for the semiconductor element 20.
  • the material constituting the semiconductor substrate 20a of the semiconductor element 20 is not particularly limited, and various semiconductor materials such as silicon (Si), silicon carbide (SiC), and gallium nitride (GaN) can be adopted.
  • the semiconductor device 10 further includes a plurality of first conductor plates 22 and a plurality of second conductor plates 24.
  • the first conductor plate 22 and the second conductor plate 24 are made of a conductor such as copper or other metal.
  • the first conductor plate 22 and the second conductor plate 24 are held by a sealing body 18 and face each other with the corresponding semiconductor element 20 interposed therebetween.
  • the upper surface 22a of the first conductor plate 22 is located inside the sealing body 18, and is bonded to the second main electrode 20c of the semiconductor element 20 via the solder layer 23.
  • the lower surface 22b of the first conductor plate 22 is exposed on the second main surface 18b of the sealing body 18.
  • the first conductor plate 22 constitutes a part of the circuit electrically connected to the semiconductor element 20, and also functions as a heat radiating plate that releases the heat of the semiconductor element 20 to the outside.
  • the lower surface 24b of the second conductor plate 24 is located inside the sealing body 18 and is connected to the first main electrode 20b of the semiconductor element 20 via the conductor spacer 26.
  • the lower surface 24b of the second conductor plate 24 is bonded to the conductor spacer 26 via the solder layer 27, and the conductor spacer 26 is bonded to the first main electrode 20b of the semiconductor element 20 via the solder layer 25.
  • the upper surface 24a of the second conductor plate 24 is exposed on the first main surface 18a of the sealing body 18.
  • the second conductor plate 24 constitutes a part of a circuit electrically connected to the semiconductor element 20, and also functions as a heat radiating plate that releases heat of the semiconductor element 20 to the outside. To do.
  • the semiconductor device 10 includes a plurality of signal terminals 12 and a plurality of power terminals 14, 15, and 16.
  • the plurality of power terminals 14, 15 and 16 include a first power terminal 14, a second power terminal 15, and a third power terminal 16.
  • the first power terminal 14 and the second power terminal 15 are connected to, for example, an external DC power supply (not shown), and the third power terminal 16 is connected to, for example, a load of a motor (not shown).
  • the respective power terminals 14, 15 and 16 project from the second end surface 18d of the encapsulant 18.
  • the power terminals 14, 15 and 16 are electrically connected to each other via the semiconductor element 20 inside the sealing body 18.
  • the plurality of signal terminals 12 project from the first end surface 18c of the sealing body 18 and extend from the base end 12g in contact with the first end surface 18c at the plurality of signal terminals 12 to the tip 12h.
  • Each signal terminal 12 is electrically connected to the signal electrode 20d (see FIG. 3) of the semiconductor element 20 via, for example, a bonding wire 13.
  • the plurality of signal terminals 12 and the plurality of power terminals 14, 15 and 16 are made of, for example, copper or other metal.
  • each of the plurality of signal terminals 12 has an elongated shape protruding from the sealing body 18.
  • Each of the plurality of signal terminals 12 has a rough surface area R having a large surface roughness.
  • the rough surface area R is provided in a part of the section of the signal terminal 12 in the longitudinal direction, and at least a part of the rough surface area R is located outside the sealing body 18. Further, the rough surface area R is formed, for example, from one end 12e to the other end 12f in the width direction of the signal terminal 12.
  • the rough surface area R generally has a rectangular shape, and extends over the entire width of the signal terminal 12 from the lower end R2 located on the sealing body 18 side to the upper end R1 located on the opposite side. It is formed.
  • the rough surface areas R have the same positions in the longitudinal direction (protruding direction) of the rough surface areas R at the plurality of signal terminals 12.
  • a metal plating film 12a is provided on the surface of each of the plurality of signal terminals 12.
  • the metal plating film 12a is made of, for example, a nickel-based metal.
  • the nickel-based metal referred to here refers to pure nickel or an alloy containing nickel as a main component.
  • a metal oxide film 12b is provided on the metal plating film 12a in a part (including the rough surface area R) of the plurality of signal terminals 12.
  • the metal oxide film 12b is formed with fine irregularities, and the surface of the metal oxide film 12b has a larger surface roughness than the surface of the metal plating film 12a.
  • the rough surface area R is defined by this surface roughness.
  • the metal oxide film 12b is, for example, an oxidized metal plating film 12a, and is composed of an oxidized nickel-based metal.
  • the metal oxide film 12b may be formed so that the film thickness thereof is about 2.5 ⁇ m or less.
  • a step 12s that is depressed with respect to the surroundings that is, the surface of the exposed metal plating film 12a
  • the size of the step 12s may be, for example, 2.5 ⁇ m or less.
  • the metal oxide film 12b in the semiconductor device 10 of this embodiment is formed by forming a metal plating film 12a on the surface of the signal terminal 12 and then selectively irradiating the rough surface area R with a laser of pulse oscillation. ..
  • the formation of such a metal oxide film 12b can be performed, for example, by using the method disclosed in Japanese Patent Application Laid-Open No. 2017-208385.
  • the width of each recess in the fine irregularities on the metal oxide film 12b is 5 ⁇ m to 300 ⁇ m, and the depth of the recess is 0.5 ⁇ m to 5 ⁇ m.
  • the average width of the convex portions is, for example, 1 nm to 300 nm, and the average spacing between the convex portions is, for example, 1 nm to 300 nm.
  • the average film thickness of the metal oxide film 12b is 10 nm to several hundred nm.
  • the plurality of signal terminals 12 may be bent in advance according to the position and orientation of the connector. At this time, even if the plurality of signal terminals 12 are uniformly bent by using a tool or the like, non-uniform springback occurs in each signal terminal 12, so that the positions of the tips 12h of the plurality of signal terminals 12 are positioned. It may be uneven. If the positions of the tips 12h of the plurality of signal terminals 12 are not aligned, it becomes difficult or troublesome to connect the plurality of signal terminals 12 to the connector. Alternatively, in order to align the positions of the tips 12h of the plurality of signal terminals 12, some signal terminals 12 need to be bent again.
  • each of the plurality of signal terminals 12 has a rough surface area R having a large surface roughness in a part section in the longitudinal direction of the signal terminals 12. doing.
  • the section provided with the rough surface area R becomes a local fragile portion at each signal terminal 12. If each signal terminal 12 has such a fragile portion, the plastic deformation that occurs in each signal terminal 12 when the plurality of signal terminals 12 are bent is concentrated on the fragile portion. Can be done. That is, since the position in the longitudinal direction in which each signal terminal 12 is plastically deformed can be intentionally limited, the springback that occurs thereafter can be suppressed or accurately predicted. As a result, when the plurality of signal terminals 12 are bent, for example, the positions of the tips 12h of the plurality of signal terminals 12 are prevented from becoming uneven.
  • the semiconductor element 20 of this embodiment has a plurality of signal electrodes 20d.
  • the signal electrode 20d is electrically connected to the signal terminal 12. Therefore, when the signal electrode 20d is connected to a connector on a circuit board, for example, the signal terminal 12 is deformed at a desired position in the longitudinal direction of the signal terminal 12 according to the position of the connector relative to the signal terminal 12. Can be done. As a result, it is possible to prevent each signal terminal 12 from being plastically deformed at an unintended position.
  • the positions of the rough surface areas R in the longitudinal direction of the plurality of signal terminals 12 are equal to each other. According to such a configuration, each of the plurality of signal terminals 12 can be deformed at the same position in the longitudinal direction. Therefore, uniform bending can be applied to the plurality of signal terminals 12.
  • the dimension of the rough surface area R in the longitudinal direction is smaller than the width dimension at the base end 12 g of the signal terminal 12. According to such a configuration, the position where the plastic deformation occurs can be more accurately limited in each signal terminal 12.
  • the upper end R1 of the rough surface area R is located outside the sealing body 18, and the lower end R2 of the rough surface area R is located inside the sealing body 18.
  • the distance from the upper end R1 of the rough surface area R to the surface of the sealing body 18 is 0.4 mm or more in consideration of the processing accuracy of the rough surface area R.
  • the distance from the lower end R2 to the sealing body 18 is designed to be between 0 and 0.15 mm.
  • the position of the rough surface area R is not limited to the positions illustrated in FIGS. 5 and 6, and at least the upper end R1 may be located outside the sealing body 18.
  • the position, dimension (length and width dimension of the rough surface area R and the thickness dimension in the rough surface area R) or shape in which the rough surface area R is formed is determined by the manufacturing tolerance or design of the semiconductor device 10. It can be changed / adjusted in various ways according to the specifications. Some of the rough surface areas R at the signal terminal 12 with reference to FIGS. 7 (A) to 7 (C), FIGS. 8 (A) to 8 (C), and FIGS. 9 (A) to 9 (C). A modified example will be described.
  • the distance from the rough surface area R to the sealing body 18 may be smaller than the width dimension at the base end 12 g of the signal terminal 12.
  • the upper end R1 and the lower end R2 of the rough surface area R may be located outside the sealing body 18. That is, the rough surface area R may be separated from the sealing body 18.
  • the rough surface area R may be in contact with the sealing body 18. According to such a configuration, since the rough surface area R is located in the vicinity of the base end 12g of the signal terminal 12, each signal terminal 12 can be accurately bent in the vicinity of the base end 12g.
  • the rough surface area R may extend from the inside of the sealing body 18 to the outside. As shown in FIGS. 6 and 7 (A), it may be extended intermittently, or as shown in FIG. 7 (B), it may be continuously extended. In such a case, each of the plurality of signal terminals 12 also has a rough surface area R inside the sealing body 18. According to such a configuration, the adhesion between the plurality of signal terminals 12 and the sealing body 18 (for example, resin) can be improved in the rough surface area R inside the sealing body 18. Alternatively, as shown in FIG. 7C, each of the plurality of signal terminals 12 does not have to have a rough surface area R inside the sealing body 18.
  • the rough surface area R in the semiconductor device 10 of this embodiment is formed from one end 12e to the other end 12f in the width direction of the signal terminal 12.
  • the position formed in the width direction of the rough surface area R is not particularly limited. As shown in FIG. 8A, the rough surface area R is divided into a portion in contact with one end 12e in the width direction of the signal terminal 12 and a portion in contact with the other end 12f in the width direction of the signal terminal 12. Good.
  • the rough surface area R may be in contact with only one end 12e (or the other end 12f) of the signal terminal 12 as shown in FIG. 8 (B), or the signal may be in contact with the signal as shown in FIG. 8 (C). It may be located away from both ends 12e and 12f of the terminal 12.
  • the shape of the rough surface area R in the semiconductor device 10 of this embodiment has a rectangular shape.
  • the shape of the rough surface area R is not limited to the rectangular shape.
  • the shape of the rough surface area R may have an elliptical shape or a circular shape as shown in FIG. 9 (A), or may be a triangular shape or a polygonal shape as shown in FIG. 9 (B). May be good.
  • the shape of the rough surface area R may be a linear shape, or may have a wavy linear shape as shown in FIG. 9C.
  • each of the plurality of signal terminals 12 has a rough surface area R having a large surface roughness in a part section in the longitudinal direction of the signal terminal 12. You just have to do it.
  • a metal plating film 12a is provided on the surface of each of the plurality of signal terminals 12 in the semiconductor device 10 of this embodiment.
  • the rough surface area R on the surface of the signal terminal 12 and the other area (surrounding) have different film amounts and / or film states of the metal plating. Therefore, when a deforming force acts on the signal terminals 12, each signal terminal 12 is likely to be plastically deformed in the rough surface area R.
  • the metal plating film 12a is oxidized by laser irradiation or the like, and the metal plating film 12a becomes brittle.
  • a step 12s that is depressed with respect to the surroundings is formed.
  • each signal terminal 12 is more likely to be plastically deformed in the rough surface area R.
  • the metal plating film 12a is oxidized by, for example, laser irradiation.
  • the method for forming the rough surface area R is not limited to the roughening method by laser irradiation, and the rough surface area R may be formed by another roughening method.
  • the rough surface area R is formed only on the surface of each of the plurality of signal terminals 12.
  • a rough surface area R may be provided on the surface of each of the plurality of power terminals 14, 15, and 16.
  • the semiconductor device 10 of this embodiment includes two semiconductor elements 20.
  • the number of semiconductor elements 20 included in the semiconductor device 10 is not limited to two, and may be one or three or more. Depending on the number of semiconductor elements 20, the numbers of the conductor plates 22, 24, the conductor spacers 26, the plurality of power terminals 14, 15 and the plurality of signal terminals 12 may be changed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本明細書が開示する半導体装置は、半導体素子と、半導体素子を封止する封止体と、封止体の内部で半導体素子と電気的に接続されているとともに、封止体から突出する複数の端子と、を備え、複数の端子の各々は、端子の長手方向における一部の区間に、表面粗さの大きい粗面エリアを有する。

Description

半導体装置
　本明細書が開示する技術は、半導体装置に関する。
　特開２０１７－２０８３８５号公報には、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子を封止する封止体と、封止体の内部で半導体素子と電気的に接続され、封止体から突出する複数の端子とを備える。複数の端子は、通常、例えば回路基板に設けられた外部のコネクタに接続される。
　複数の端子をコネクタへ接続するときに、コネクタの位置や姿勢に応じて、複数の端子を予め屈曲させることがある。このとき、工具等を用いて複数の端子に均一な曲げ加工を加えても、各々の端子に不均一なスプリングバックが生じることによって、複数の端子の先端位置が不揃いとなることがある。複数の端子の先端位置が不揃いであると、複数の端子をコネクタへ接続する作業が困難、又は面倒となる。あるいは、複数の端子の先端位置を揃えるために、一部の端子に対して再度の曲げ加工が必要となる。本明細書は、このような現状を改善し得る技術を提供する。
　本明細書が開示する半導体装置は、半導体素子と、半導体素子を封止する封止体と、封止体の内部で半導体素子と電気的に接続されているとともに、封止体から突出する複数の端子と、を備え、複数の端子の各々は、端子の長手方向における一部の区間に、表面粗さの大きい粗面エリアを有する。
　上記した半導体装置では、複数の端子の各々が、端子の長手方向における一部の区間に、表面粗さの大きい粗面エリアを有している。粗面エリアが設けられた区間は、各々の端子において局所的な脆弱部となる。各々の端子がこのような脆弱部を有していると、複数の端子に曲げ加工を加えたときに、各々の端子に生じる塑性変形を、当該脆弱部に集中させることができる。即ち、各々の端子が塑性変形する長手方向の位置を、意図的に制限することができるので、その後に生じるスプリングバックを抑制又は正確に予測することができる。これにより、複数の端子に曲げ加工を加えたときに、例えば複数の端子の先端位置が不揃いとなることが抑制される。
実施例の半導体装置１０の外観を示す平面図。 図１のＩＩ－ＩＩ線における断面図。 図１のＩＩＩ－ＩＩＩ線における断面図。 半導体装置１０の構成を示す電子回路図。 図１のＶ部における拡大図。 図５のＶＩ－ＶＩ線における断面図。 図７（Ａ）～７（Ｃ）は、粗面エリアＲの一変形例を示す断面図である。 図８（Ａ）～８（Ｃ）は、粗面エリアＲの一変形例を示す平面図である。 図９（Ａ）～９（Ｃ）は、粗面エリアＲの一変形例を示す平面図である。
　本技術の一実施形態では、複数の端子において、粗面エリアの長手方向における位置が、互いに等しくてもよい。このような構成によると、複数の端子の各々を、長手方向における同じ位置でそれぞれ変形することができる。従って、複数の端子に対して、均一な曲げ加工を加えることができる。
　本技術の一実施形態では、粗面エリアの長手方向における寸法が、端子の基端における幅寸法よりも小さくてもよい。このような構成によると、各々の端子において、塑性変形が生じる位置を、より正確に制限することができる。
　本技術の一実施形態では、粗面エリアから封止体までの距離が、端子の基端における幅寸法よりも小さくてもよい。この場合、粗面エリアは、封止体に接してもよいし、あるいは、封止体から離れていてもよい。このような構成によると、粗面エリアが端子の基端の近傍に位置するので、各々の端子を基端の近傍で精度よく曲げ加工することができる。
　本技術の一実施形態では、粗面エリアが、封止体の内部から外部に亘って延びていてもよい。従って、複数の端子の各々は、封止体の内部にも粗面エリアを有する。このような構成によると、封止体内部の粗面エリアにおいて、複数の端子と封止体（例えば樹脂）との密着性を向上することができる。
　本技術の一実施形態では、粗面エリアが、長手方向における一部の区間において、端子の幅方向の少なくとも一部に設けられていてよい。従って、粗面エリアの幅方向における位置や幅寸法は、様々に変更してもよい。例えば、粗面エリアは、端子の幅方向における一端に接してもよいし、端子の幅方向における両端に接していてもよいし、あるいは、端子の幅方向における両端から離れて位置していてもよい。また、粗面エリアの形状についても特に限定されず、粗面エリアは、例えば三角形状、矩形状、円形状、又は波線形状を有していてもよい。
　本技術の一実施形態では、複数の端子の各々の表面に、金属めっき膜が設けられていてもよい。このような構成によると、端子の表面における粗面エリアと他のエリアとにおいて、金属めっきの皮膜量及び／又は皮膜状態が異なる。従って、端子に変形する力が作用したときに、各々の端子は、粗面エリアにおいて塑性変形され易くなる。これにより、本技術の効果はより高められる。一例ではあるが、金属めっき膜は、ニッケル等の金属を用いて構成されていてよい。
　上記構成に加えて、粗面エリアでは、金属めっき膜が酸化されていてよい。一例ではあるが、金属めっき膜は、レーザ照射によって、酸化されていてもよい。その場合に、粗面エリアの境界では、周囲に対して陥没する段差が形成されてもよい。粗面エリアの境界にこのような段差が形成されていると、各々の端子は、粗面エリアにおいてより塑性変形され易くなる。
　本技術の一実施形態では、半導体素子が、複数の信号電極を有していてよい。この場合に、端子は、信号電極に電気的に接続される信号端子であってよい。従って、信号電極が、例えば回路基板におけるコネクタに接続されるときに、そのコネクタの信号端子に対する相対位置に応じて、信号端子の長手方向における所望の位置で端子を変形することができる。これにより、各々の信号端子が意図しない位置で塑性変形することを抑制することができる。
　本技術の一実施形態では、半導体素子がパワー半導体素子であってもよい。一例ではあるが、半導体素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又は他の種類のパワー半導体素子であってもよい。
　図面を参照して、半導体装置１０について説明する。半導体装置１０は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の少なくとも一部を構成することができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
　図１－図４に示すように、半導体装置１０は、複数の半導体素子２０及び封止体１８を有する。封止体１８は、絶縁性の材料を用いて構成されている。一例ではあるが、封止体１８は、例えばエポキシ樹脂を用いて形成されることができる。封止体１８は、概して板形状を有しており、第１主表面１８ａと、第１主表面１８ａとは反対側に位置する第２主表面１８ｂを有する。また、封止体１８は、第１主表面１８ａと第２主表面１８ｂとの間に位置する第１端面１８ｃ、第２端面１８ｄ、第１側面１８ｅ及び第２側面１８ｆを有している。
　各々の半導体素子２０は、パワー半導体素子であって、半導体基板２０ａと、複数の電極２０ｂ、２０ｃ、２０ｄとを有する。複数の電極２０ｂ、２０ｃ、２０ｄには、電力回路に接続される第１主電極２０ｂ及び第２主電極２０ｃと、信号回路に接続される複数の信号電極２０ｄとが含まれる。特に限定されないが、半導体素子２０はスイッチング素子であり、第１主電極２０ｂと第２主電極２０ｃとの間を導通及び遮断することができる。第１主電極２０ｂ及び複数の信号電極２０ｄは、半導体基板２０ａの一方の表面に位置しており、第２主電極２０ｃは、半導体基板２０ａの他方の表面に位置している。
　主に図４に示すように、本実施例における半導体素子２０は、スイッチング素子であって、ＩＧＢＴ構造２０ｅを有している。第１主電極２０ｂは、ＩＧＢＴ構造２０ｅのエミッタに接続されており、第２主電極２０ｃは、ＩＧＢＴ構造２０ｅのコレクタに接続されており、信号電極２０ｄは、ＩＧＢＴ構造２０ｅのゲートに接続されている。加えて、半導体素子２０は、ＩＧＢＴ構造２０ｅと並列に接続されたダイオード構造２０ｆを有している。第１主電極２０ｂは、ダイオード構造２０ｆのアノードに接続されており、第２主電極２０ｃは、ダイオード構造２０ｆのカソードに接続されている。なお、他の実施形態として、半導体素子２０は、ＭＯＳＦＥＴ構造を有してもよい。この場合、第１主電極２０ｂは、ＭＯＳＦＥＴ構造のソースに接続され、第２主電極２０ｃは、ＭＯＳＦＥＴ構造のドレインに接続され、信号電極２０ｄは、ＭＯＳＦＥＴ構造のゲートに接続されている。
　本実施例では、複数の半導体素子２０は、互いに同種の半導体素子である。但し、同種に限定されず、複数の半導体素子２０は、互いに異種の半導体素子であってもよい。半導体素子２０の具体的な構成は、特に限定されず、半導体素子２０には、各種の半導体素子を採用することができる。半導体素子２０の半導体基板２０ａを構成する材料についても特に限定されず、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった各種の半導体材料を採用することができる。
　半導体装置１０は、複数の第１導体板２２及び複数の第２導体板２４をさらに備える。第１導体板２２と第２導体板２４は、例えば銅又は他の金属といった導体で構成されている。第１導体板２２と第２導体板２４は、封止体１８によって保持されており、対応する半導体素子２０を挟んで互いに対向している。第１導体板２２の上面２２ａは、封止体１８の内部に位置しており、半導体素子２０の第２主電極２０ｃにはんだ層２３を介して接合されている。第１導体板２２の下面２２ｂは、封止体１８の第２主表面１８ｂに露出している。これにより、第１導体板２２は、半導体素子２０と電気的に接続された回路の一部を構成するとともに、半導体素子２０の熱を外部へ放出する放熱板としても機能する。
　第２導体板２４の下面２４ｂは、封止体１８の内部に位置しており、導体スペーサ２６を介して、半導体素子２０の第１主電極２０ｂに接続されている。なお、第２導体板２４の下面２４ｂは、はんだ層２７を介して導体スペーサ２６に接合されており、導体スペーサ２６は、はんだ層２５を介して半導体素子２０の第１主電極２０ｂに接合されている。第２導体板２４の上面２４ａは、封止体１８の第１主表面１８ａに露出している。第１導体板２２と同様に、第２導体板２４は、半導体素子２０と電気的に接続された回路の一部を構成するとともに、半導体素子２０の熱を外部へ放出する放熱板としても機能する。
　半導体装置１０は、複数の信号端子１２と、複数の電力端子１４、１５、１６とを備える。複数の電力端子１４、１５、１６には、第１電力端子１４と、第２電力端子１５と、第３電力端子１６とが含まれる。第１電力端子１４及び第２電力端子１５は、例えば外部の直流電源（不図示）に接続され、第３電力端子１６は、例えばモータ（不図示）の負荷に接続される。各々の電力端子１４、１５、１６は、封止体１８の第２端面１８ｄから突出している。各々の電力端子１４、１５、１６は、封止体１８の内部において、半導体素子２０を介して互いに電気的に接続されている。複数の信号端子１２は、封止体１８の第１端面１８ｃから突出しており、複数の信号端子１２において第１端面１８ｃに接している基端１２ｇから先端１２ｈまで延びている。各々の信号端子１２は、例えばボンディングワイヤ１３を介して、半導体素子２０の信号電極２０ｄ（図３参照）と電気的に接続されている。なお、複数の信号端子１２及び複数の電力端子１４、１５、１６は、例えば銅又は他の金属を用いて構成されている。
　次に、図５、図６を参照して、本実施例における複数の信号端子１２の各々における細部について説明する。図５、図６に示すように、複数の信号端子１２の各々は、封止体１８から突出する細長い形状を有している。複数の信号端子１２の各々には、表面粗さの大きい粗面エリアＲを有している。粗面エリアＲは、信号端子１２の長手方向における一部の区間に設けられており、その少なくとも一部が封止体１８の外部に位置している。また、粗面エリアＲは、例えば信号端子１２の幅方向における一端１２ｅから他端１２ｆに亘って形成されている。一例ではあるが、粗面エリアＲは、概して矩形状を有しており、封止体１８側に位置する下端Ｒ２から、その反対側に位置する上端Ｒ１まで、信号端子１２の全幅に亘って形成されている。なお、粗面エリアＲは、複数の信号端子１２において、粗面エリアＲの長手方向（突出する方向）における位置が互いに等しい。
　具体的には、複数の信号端子１２の各々の表面には、金属めっき膜１２ａが設けられている。金属めっき膜１２ａは、例えばニッケル系金属を用いて構成されている。ここでいうニッケル系金属とは、純ニッケル又はニッケルを主成分とした合金を示す。加えて、複数の信号端子１２の（粗面エリアＲを含む）一部には、金属めっき膜１２ａ上に金属酸化膜１２ｂが設けられている。金属酸化膜１２ｂには、微細な凹凸が形成されており、金属酸化膜１２ｂの表面は、金属めっき膜１２ａの表面よりも表面粗さが大きくなっている。この表面粗さにより粗面エリアＲは画定される。金属酸化膜１２ｂは、例えば金属めっき膜１２ａを酸化させたものであり、酸化されたニッケル系金属を用いて構成されている。ここで、金属酸化膜１２ｂは、その膜厚が、約２．５μｍ以下になるように形成されていてよい。また、粗面エリアＲの境界（即ち、粗面エリアＲの上端Ｒ１又は下端Ｒ２）には、周囲（即ち、露出する金属めっき膜１２ａの表面）に対して陥没する段差１２ｓが形成されている。即ち、粗面エリアＲにおける信号端子１２の表面の高さは、粗面エリアＲを除く他のエリアにおける信号端子１２の高さよりも低い。この段差１２ｓの大きさは、例えば２．５μｍ以下であってよい。
　本実施例の半導体装置１０における金属酸化膜１２ｂは、信号端子１２の表面に金属めっき膜１２ａを形成した後、粗面エリアＲへ選択的にパルス発振のレーザ照射をすることによって形成されている。なお、このような金属酸化膜１２ｂの形成については、例えば特開２０１７－２０８３８５号公報に開示された手法を用いて行うことができる。この場合、一例ではあるが、金属酸化膜１２ｂ上の微細な凹凸における各凹部の幅は５μｍ～３００μｍであり、凹部の深さは０．５μｍ～５μｍである。また、凸部の平均幅は例えば１ｎｍ～３００ｎｍであり、凸部間の平均間隔が例えば１ｎｍ～３００ｎｍである。また、金属酸化膜１２ｂの平均膜厚は、１０ｎｍ～数百ｎｍである。
　通常、このような半導体装置１０では、複数の信号端子１２を不図示のコネクタへ接続するときに、コネクタの位置や姿勢に応じて、複数の信号端子１２を予め屈曲させることがある。このとき、工具等を用いて複数の信号端子１２に均一な曲げ加工を加えても、各々の信号端子１２に不均一なスプリングバックが生じることによって、複数の信号端子１２の先端１２ｈの位置が不揃いとなることがある。複数の信号端子１２の先端１２ｈの位置が不揃いであると、複数の信号端子１２をコネクタへ接続する作業が困難、又は面倒となる。あるいは、複数の信号端子１２の先端１２ｈの位置を揃えるために、一部の信号端子１２に対して再度の曲げ加工が必要となる。
　上記課題を解決するために、本実施例の半導体装置１０では、複数の信号端子１２の各々が、信号端子１２の長手方向における一部の区間に、表面粗さの大きい粗面エリアＲを有している。粗面エリアＲが設けられた区間は、各々の信号端子１２において局所的な脆弱部となる。各々の信号端子１２がこのような脆弱部を有していると、複数の信号端子１２に曲げ加工を加えたときに、各々の信号端子１２に生じる塑性変形を、当該脆弱部に集中させることができる。即ち、各々の信号端子１２が塑性変形する長手方向の位置を、意図的に制限することができるので、その後に生じるスプリングバックを抑制又は正確に予測することができる。これにより、複数の信号端子１２に曲げ加工を加えたときに、例えば複数の信号端子１２の先端１２ｈの位置が不揃いとなることが抑制される。
　また、本実施例の半導体素子２０は、複数の信号電極２０ｄを有している。この信号電極２０ｄは信号端子１２に電気的に接続されている。従って、信号電極２０ｄが、例えば回路基板におけるコネクタに接続されるときに、そのコネクタの信号端子１２に対する相対位置に応じて、信号端子１２の長手方向における所望の位置で信号端子１２を変形することができる。これにより、各々の信号端子１２が意図しない位置で塑性変形することを抑制することができる。
　さらに、本実施例の半導体装置では、これらの複数の信号端子１２において、粗面エリアＲの長手方向における位置が、互いに等しい。このような構成によると、複数の信号端子１２の各々を、長手方向における同じ位置でそれぞれ変形することができる。従って、複数の信号端子１２に対して、均一な曲げ加工を加えることができる。
　本実施例の半導体装置１０では、粗面エリアＲの長手方向における寸法が、信号端子１２の基端１２ｇにおける幅寸法よりも小さい。このような構成によると、各々の信号端子１２において、塑性変形が生じる位置を、より正確に制限することができる。
　本実施例の半導体装置１０では、粗面エリアＲの上端Ｒ１は封止体１８の外部に位置し、粗面エリアＲの下端Ｒ２は封止体１８の内部に位置する。一例ではあるが、本実施例の半導体装置１０では、粗面エリアＲの加工精度を考慮して、粗面エリアＲの上端Ｒ１から封止体１８の表面までの距離が０．４ｍｍ以上となり、下端Ｒ２から封止体１８までの距離が０～０．１５ｍｍの間となるように設計されている。但し、粗面エリアＲの位置は、図５、図６で例示した位置に限定されず、少なくとも上端Ｒ１が封止体１８の外部に位置していればよい。
　但し、これらのように、粗面エリアＲの形成される位置、寸法（粗面エリアＲの長さ及び幅寸法や粗面エリアＲにおける厚み寸法）又は形状は、半導体装置１０の製造公差又は設計仕様に応じて、様々に変更／調整可能である。図７（Ａ）～７（Ｃ）、図８（Ａ）～８（Ｃ）、及び図９（Ａ）～９（Ｃ）を参照して、信号端子１２における粗面エリアＲのいくつかの変形例について説明する。
　粗面エリアＲの一変形例では、粗面エリアＲから封止体１８との距離が、信号端子１２の基端１２ｇにおける幅寸法よりも小さくてもよい。この場合、図７（Ａ）及び図７（Ｃ）に示すように、粗面エリアＲの上端Ｒ１及び下端Ｒ２は、封止体１８の外部に位置していてもよい。即ち、粗面エリアＲは、封止体１８から離れていてもよい。あるいは、粗面エリアＲが封止体１８に接してもよい。このような構成によると、粗面エリアＲが信号端子１２の基端１２ｇの近傍に位置するので、各々の信号端子１２を基端１２ｇの近傍で精度よく曲げ加工を実施することができる。
　また、粗面エリアＲは、封止体１８の内部から外部に亘って延びていてよい。図６及び図７（Ａ）に示すように、断続的に延びていてもよいし、図７（Ｂ）に示すように、連続的に延びていてもよい。このような場合、複数の信号端子１２の各々は、封止体１８の内部にも粗面エリアＲを有する。このような構成によると、封止体１８内部の粗面エリアＲにおいて、複数の信号端子１２と封止体１８（例えば樹脂）との密着性を向上することができる。あるいは、図７（Ｃ）に示すように、複数の信号端子１２の各々は、封止体１８の内部において粗面エリアＲを有していなくてもよい。
　本実施例の半導体装置１０における粗面エリアＲは、信号端子１２の幅方向における一端１２ｅから他端１２ｆに亘って形成されている。但し、粗面エリアＲの幅方向において形成される位置も特に限定されない。図８（Ａ）に示すように、粗面エリアＲは、信号端子１２の幅方向における一端１２ｅに接する部分と、信号端子１２の幅方向における他端１２ｆに接する部分とに分割されていてもよい。あるいは、粗面エリアＲは、図８（Ｂ）に示すように、信号端子１２の一端１２ｅ（又は他端１２ｆ）にのみ接していてもよいし、図８（Ｃ）に示すように、信号端子１２の両端１２ｅ、１２ｆから離れて位置していてもよい。
　本実施例の半導体装置１０における粗面エリアＲの形状は、矩形状を有している。但し、粗面エリアＲの形状は、矩形状に限定されない。粗面エリアＲの形状は、図９（Ａ）に示すように、楕円形状又は円形状を有していてもよいし、図９（Ｂ）に示すように、三角形状又は多角形状であってもよい。あるいは、粗面エリアＲの形状は、線状形状であってもよく、図９（Ｃ）に示すように、波線形状を有していてもよい。
　以上のように、粗面エリアＲは様々に変更可能であり、複数の信号端子１２の各々は、信号端子１２の長手方向における一部の区間に、表面粗さの大きい粗面エリアＲを有していればよい。
　なお、本実施例の半導体装置１０における複数の信号端子１２の各々の表面には、金属めっき膜１２ａが設けられている。このような構成によると、信号端子１２の表面における粗面エリアＲと、（周囲の）他のエリアとにおいて、金属めっきの皮膜量及び又は皮膜状態が互いに異なる。従って、信号端子１２に変形する力が作用したときに、各々の信号端子１２は、粗面エリアＲにおいて塑性変形され易くなる。特に、本実施例における粗面エリアＲでは、金属めっき膜１２ａがレーザ照射等によって酸化されており、金属めっき膜１２ａが脆くなっている。従って、信号端子１２に変形する力が作用したときに、粗面エリアＲでは金属めっき膜１２ａに亀裂が生じやすく、その位置を起点として信号端子１２に塑性変形が生じやすい。これにより、本技術の信号端子１２が塑性変形する長手方向の位置を意図的に制限するといった効果がより高められる。
　また、半導体装置１０における粗面エリアＲの境界では、周囲に対して陥没する段差１２ｓが形成されている。粗面エリアＲの境界にこのような段差１２ｓが形成されていると、各々の信号端子１２は、粗面エリアＲにおいてより塑性変形され易くなる。なお、本実施例における粗面エリアＲでは、金属めっき膜１２ａが例えば、レーザ照射によって酸化されている。粗面エリアＲの形成方法はレーザ照射による粗面化方法に限定されず、他の粗面化方法によって粗面エリアＲが形成されてもよい。
　本実施例の半導体装置１０では、粗面エリアＲは、複数の信号端子１２の各々の表面にのみ形成されている。なお、他の実施形態として、複数の電力端子１４、１５、１６の各々の表面に粗面エリアＲが設けられていてもよい。
　本実施例の半導体装置１０では、二つの半導体素子２０を備える。半導体装置１０が備える半導体素子２０の数は、二つに限定されず、一又は三以上であってもよい。半導体素子２０の数に応じて、導体板２２、２４、導体スペーサ２６、複数の電力端子１４、１５及び複数の信号端子１２の数は変更されてよい。
　以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：信号端子
１２ａ：金属めっき膜
１２ｂ：金属酸化膜
１２ｅ：一端
１２ｆ：他端
１２ｇ：基端
１２ｈ：先端
１２ｓ：段差
１４、１５、１６：電力端子
１８：封止体
２０：半導体素子
２０ａ：半導体基板
２０ｂ、２０ｃ：主電極
２０ｄ：信号電極
２２、２４：導体板
２３、２５、２７：はんだ層
２６：導体スペーサ
Ｒ：粗面エリア
Ｒ１：上端
Ｒ２：下端

Claims (18)

  1. 　半導体素子と、
    　前記半導体素子を封止する封止体と、
    　前記封止体の内部で前記半導体素子と電気的に接続されているとともに、前記封止体から突出する複数の端子と、を備え、
    　前記複数の端子の各々は、前記端子の長手方向における一部の区間に、表面粗さの大きい粗面エリアを有する、
    　半導体装置。
  2. 　前記複数の端子において、前記粗面エリアの前記長手方向における位置は、互いに等しい、請求項１に記載の半導体装置。
  3. 　前記粗面エリアの前記長手方向における寸法は、前記端子の基端における幅寸法よりも小さい、請求項１又は２に記載の半導体装置。
  4. 　前記粗面エリアから前記封止体までの距離は、前記端子の基端における幅寸法よりも小さい、請求項１から３のいずれか一項に記載の半導体装置。
  5. 　前記粗面エリアは、前記封止体に接する、請求項４に記載の半導体装置。
  6. 　前記粗面エリアは、前記封止体の内部から外部に亘って延びている、請求項５に記載の半導体装置。
  7. 　前記粗面エリアは、前記封止体から離れている、請求項４に記載の半導体装置。
  8. 　前記粗面エリアは、前記長手方向における前記一部の区間において、前記端子の幅方向の少なくとも一部に設けられている、請求項１から７のいずれか一項に記載の半導体装置。
  9. 　前記粗面エリアは、前記端子の前記幅方向における一端に接する、請求項８に記載の半導体装置。
  10. 　前記粗面エリアは、前記端子の前記幅方向における両端に接する、請求項８に記載の半導体装置。
  11. 　前記粗面エリアは、前記端子の前記幅方向における一端に接する部分と、前記端子の前記幅方向における他端に接する部分とに分割されている、請求項８に記載の半導体装置。
  12. 　前記粗面エリアは、前記端子の前記幅方向における両端から離れて位置する、請求項８に記載の半導体装置。
  13. 　前記複数の端子の各々の表面には、金属めっき膜が設けられている、請求項１から１２のいずれか一項に記載の半導体装置。
  14. 　前記粗面エリアでは、前記金属めっき膜が酸化されている、請求項１３に記載の半導体装置。
  15. 　前記粗面エリアの境界では、周囲に対して陥没する段差が形成されている、請求項１から１４のいずれか一項に記載の半導体装置。
  16. 　前記粗面エリアは、三角形状、矩形状、円形状、又は波線形状を有する、請求項１から１５のいずれか一項に記載の半導体装置。
  17. 　前記半導体素子は、複数の信号電極を有し、
    　前記端子は、前記信号電極に電気的に接続される信号端子である、請求項１から１６のいずれか一項に記載の半導体装置。
  18. 　前記半導体素子は、パワー半導体素子である、請求項１から１７のいずれか一項に記載の半導体装置。
PCT/JP2019/039703 2019-10-08 2019-10-08 半導体装置 WO2021070260A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2019/039703 WO2021070260A1 (ja) 2019-10-08 2019-10-08 半導体装置
JP2021550984A JP7120470B2 (ja) 2019-10-08 2019-10-08 半導体装置
US17/697,195 US20220208634A1 (en) 2019-10-08 2022-03-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/039703 WO2021070260A1 (ja) 2019-10-08 2019-10-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/697,195 Continuation US20220208634A1 (en) 2019-10-08 2022-03-17 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2021070260A1 true WO2021070260A1 (ja) 2021-04-15

Family

ID=75437391

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/039703 WO2021070260A1 (ja) 2019-10-08 2019-10-08 半導体装置

Country Status (3)

Country Link
US (1) US20220208634A1 (ja)
JP (1) JP7120470B2 (ja)
WO (1) WO2021070260A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6357752U (ja) * 1986-09-30 1988-04-18
JPH11260994A (ja) * 1998-03-10 1999-09-24 Kobe Steel Ltd ワイヤボンディング用ピン端子
JP2004339584A (ja) * 2003-05-16 2004-12-02 Mitsui High Tec Inc リードフレーム及びそのめっき方法
JP2015041441A (ja) * 2013-08-21 2015-03-02 株式会社オートネットワーク技術研究所 電気接点およびコネクタ端子対

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6357752B2 (ja) 2013-10-04 2018-07-18 株式会社ニデック 視覚再生補助装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6357752U (ja) * 1986-09-30 1988-04-18
JPH11260994A (ja) * 1998-03-10 1999-09-24 Kobe Steel Ltd ワイヤボンディング用ピン端子
JP2004339584A (ja) * 2003-05-16 2004-12-02 Mitsui High Tec Inc リードフレーム及びそのめっき方法
JP2015041441A (ja) * 2013-08-21 2015-03-02 株式会社オートネットワーク技術研究所 電気接点およびコネクタ端子対

Also Published As

Publication number Publication date
US20220208634A1 (en) 2022-06-30
JP7120470B2 (ja) 2022-08-17
JPWO2021070260A1 (ja) 2021-04-15

Similar Documents

Publication Publication Date Title
JP2007073743A (ja) 半導体装置
JP2015070107A (ja) 半導体装置およびその製造方法
JP2007184525A (ja) 電子機器装置
JP4885046B2 (ja) 電力用半導体モジュール
US20220199578A1 (en) Semiconductor device
US20200013703A1 (en) Semiconductor device
CN108604579B (zh) 电子装置及其制造方法
US20150206864A1 (en) Semiconductor Device
CN113039636A (zh) 功率半导体装置
WO2020241346A1 (ja) 半導体装置
US10886205B2 (en) Terminal structure and semiconductor module
WO2021070260A1 (ja) 半導体装置
US20230170286A1 (en) Terminal Element or Bus Bar, and Power Semiconductor Module Arrangement Comprising a Terminal Element or Bus Bar
JP7107199B2 (ja) 半導体装置
CN111354710A (zh) 半导体装置及其制造方法
JP2011023748A (ja) 電子機器装置
US20220157672A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP7172846B2 (ja) 半導体装置
CN111354709B (zh) 半导体装置及其制造方法
CN115206905A (zh) 半导体装置和使用该半导体装置的半导体模块
JP7215320B2 (ja) 半導体装置
JP2021097113A (ja) 半導体装置
US20190229040A1 (en) Semiconductor device and method of manufacturing the same
US20220392819A1 (en) Semiconductor device and method of manufacturing the same
JP2020031129A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19948581

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021550984

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19948581

Country of ref document: EP

Kind code of ref document: A1