WO2020232916A1 - 一种阵列基板及显示面板 - Google Patents

一种阵列基板及显示面板 Download PDF

Info

Publication number
WO2020232916A1
WO2020232916A1 PCT/CN2019/105203 CN2019105203W WO2020232916A1 WO 2020232916 A1 WO2020232916 A1 WO 2020232916A1 CN 2019105203 W CN2019105203 W CN 2019105203W WO 2020232916 A1 WO2020232916 A1 WO 2020232916A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
vss
metal layer
array substrate
layer
Prior art date
Application number
PCT/CN2019/105203
Other languages
English (en)
French (fr)
Inventor
刘兆松
Original Assignee
深圳市华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电半导体显示技术有限公司 filed Critical 深圳市华星光电半导体显示技术有限公司
Publication of WO2020232916A1 publication Critical patent/WO2020232916A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Definitions

  • the present invention relates to the field of display technology, in particular to an array substrate and a display panel.
  • an overlap extension area is added outside the VSS area.
  • the M1 metal layer and the M2 metal layer may break down and cause a short circuit due to electrostatic problems. Affect the display effect.
  • the invention provides an array substrate and a display panel, which can avoid the short circuit caused by the breakdown of the first metal layer and the second metal layer, and can improve the display quality.
  • the present invention provides an array substrate, including:
  • a first metal layer comprising a plurality of cathode wires arranged in parallel and spaced apart, the cathode wires extending along the X-axis direction;
  • a first insulating layer which is disposed on the first metal layer
  • the second metal layer is disposed on the first insulating layer, the second metal layer includes a VSS metal block, the VSS metal block includes a first VSS metal block extending along the Y-axis direction and a plurality of and The first VSS metal blocks are connected to the second VSS metal blocks arranged at intervals, and the projection of each second VSS metal block on the first metal layer is located in the gap between two adjacent cathode lines.
  • the array substrate of the present invention further includes:
  • a second insulating layer disposed on the second metal layer
  • the third metal layer is disposed on the second insulating layer, the third metal layer includes a pixel electrode region and a bonding metal region that are isolated from each other, and the bonding metal region is located above the second VSS metal block The bonding metal region is electrically connected to the second VSS metal block through at least one metallized hole penetrating the second insulating layer.
  • the projection of the Y axis on the first metal layer is perpendicular to the X axis, and the second VSS metal block extends along a direction parallel to the X axis.
  • the second VSS metal block has a rectangular strip shape.
  • the area between any two adjacent cathode lines is opposite to a second VSS metal block.
  • the substrate includes a display area and a non-display area, the pixel electrode area is located directly above the display area, and the bonding metal area is located above the non-display area.
  • the overlapping metal area is rectangular, and its length direction is parallel to the Y axis.
  • the first metal layer further includes a plurality of gate metal lines and a plurality of data signal lines, and the plurality of gate metal lines and a plurality of data signal lines are located in the display Above the area, the cathode line is located above the non-display area.
  • the at least one metalized hole includes a plurality of metalized hole arrays, each of the metalized hole arrays is opposite to a second VSS metal block, and each The metalized hole array includes a plurality of metalized holes arranged in a rectangular array.
  • a display panel characterized by comprising any of the above-mentioned array substrates.
  • the second VSS metal block of the VSS metal block is staggered with the cathode line, thereby reducing the area of the first metal layer and the second metal layer facing each other, and avoiding the problem of the first metal layer and the second metal layer.
  • the short circuit caused by breakdown can improve the display effect.
  • FIG. 1 is a schematic diagram of a structure of an array substrate in some embodiments of the present invention.
  • FIG. 2 is a partial top view structural diagram of an array substrate in some embodiments of the present invention.
  • first and second are only used for descriptive purposes, and cannot be understood as indicating or implying relative importance or implicitly indicating the number of indicated technical features. Therefore, the features defined with “first” and “second” may explicitly or implicitly include one or more of the features. In the description of the present invention, “plurality” means two or more than two, unless specifically defined otherwise.
  • FIG. 1 is a schematic diagram of a structure of an array substrate in some embodiments of the present invention.
  • FIG. 2 is a partial top view structural diagram of an array substrate in some embodiments of the present invention.
  • the array substrate includes: a substrate 10, a first metal layer 20, a first insulating layer 30, a second metal layer 40, a second insulating layer 50, and a third metal layer 60.
  • the substrate 10 is a glass substrate, which includes a display area 11 and a non-display area 12.
  • the first metal layer 20 includes a plurality of cathode wires 21 arranged in parallel and spaced apart, and the cathode wires 21 extend along the X-axis direction.
  • the plurality of cathode wires 21 are arranged at even intervals.
  • the cathode line 21 is located above the non-display area 12.
  • the first metal layer 20 further includes a plurality of gate metal lines 21 and a plurality of data signal lines 22, and the plurality of gate metal lines 21 and a plurality of data signals 22 are located above the display area.
  • the first insulating layer 30 is disposed on the first metal layer 20; the first insulating layer 30 is formed by precipitation of silicon nitride or silicon dioxide.
  • the second metal layer 40 is disposed on the first insulating layer 30.
  • the second metal layer 40 includes a VSS metal block 41, the VSS metal block 41 includes a first VSS metal block 411 extending along the Y-axis direction, and a plurality of first VSS metal blocks 411 connected to and spaced apart from each other.
  • the projection of each second VSS metal block 412 on the first metal layer 20 is located in the gap between two adjacent cathode lines 21.
  • the second metal layer 40 also includes a functional metal layer 42 for forming pixel functions.
  • the functional metal layer 42 is disposed above the display area 11.
  • the functional metal layer 22 can be provided with source metal, drain metal or signal line.
  • the second insulating layer 50 is disposed on the second metal layer 40; it is formed by precipitation of silicon nitride or silicon dioxide.
  • the third metal layer 60 is disposed on the second insulating layer 50, and the third metal layer 50 includes a pixel electrode region 62 and a bonding metal region 61 that are isolated from each other.
  • the bonding metal region 61 is located above the second VSS metal block 412, and the bonding metal region 61 is electrically connected to the second VSS metal block 412 through at least one metalized hole 51 penetrating the second insulating layer.
  • the pixel electrode area is located directly above the display area, and the bonding metal area is located above the non-display area.
  • the at least one metalized hole includes a plurality of metalized hole arrays, each of the metalized hole arrays is opposite to a second VSS metal block, and each of the metalized hole arrays includes a plurality of rectangular Metallized holes arranged in an array.
  • the pixel electrode area 62 is provided with a plurality of pixel electrodes arranged in an array, which is not described in the prior art.
  • the projection of the Y axis on the first metal layer 20 is perpendicular to the X axis, and the second VSS metal block 412 extends along a direction parallel to the X axis.
  • the second VSS metal block has a rectangular strip shape.
  • the area between any two adjacent cathode wires 21 is opposite to one second VSS metal block 412 at most.
  • the overlapping metal area is rectangular, and its length direction is parallel to the Y axis.
  • the second VSS metal block of the VSS metal block is staggered with the cathode line, thereby reducing the area of the first metal layer and the second metal layer facing each other, and avoiding the problem of the first metal layer and the second metal layer.
  • the short circuit caused by breakdown can improve the display effect.
  • the present invention also provides a display panel, which includes the array substrate described in any of the foregoing embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板及显示面板，该阵列基板包括：基板（10）；第一金属层（20），所述第一金属层（20）包括多条平行间隔设置的阴极线（21），所述阴极线（21）沿着X轴方向延伸；第一绝缘层（30），其设置于所述第一金属层（20）上；第二金属层（40），其设置于所述第一绝缘层（30）上，所述第二金属层（40）包括VSS金属块（41），所述VSS金属块（41）包括一沿着Y轴方向延伸的第一VSS金属块（411）以及多个与所述第一VSS金属块（411）连接且间隔设置的第二VSS金属块（412），每一所述第二VSS金属块（412）在所述第一金属层（20）上的投影位于相邻两条阴极线（21）之间的间隙内。通过采用将VSS金属块（41）的第二VSS金属块（412）与阴极线（21）错开，从而实现减小了第一金属层（20）和第二金属层（40）的正对面积，可以避免由于第一金属层（20）和第二金属层（40）被击穿导致的短路，可以提高显示效果。

Description

一种阵列基板及显示面板 技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及显示面板。
 背景技术
在现有设计中为了增加阴极线与VSS金属的搭接面积，在VSS区之外增加了搭接扩展区。但在制程中发现，由于该区域存在大面积的M2金属层与M1金属层重叠，会因静电问题导致M1金属层与M2金属层击穿造成短路。影响显示效果。
因此，现有技术存在缺陷，急需改进。
 技术问题
本发明提供一种阵列基板及显示面板，可以避免第一金属层和第二金属层被击穿导致的短路，可以提高显示质量。
 技术解决方案
本发明提供了一种阵列基板，包括：
基板；
第一金属层，所述第一金属层包括多条平行间隔设置的阴极线，所述阴极线沿着X轴方向延伸；
第一绝缘层，其设置于所述第一金属层上；
第二金属层，其设置于所述第一绝缘层上，所述第二金属层包括VSS金属块，所述VSS金属块包括一沿着Y轴方向延伸的第一VSS金属块以及多个与所述第一VSS金属块连接且间隔设置的第二VSS金属块，每一所述第二VSS金属块在所述第一金属层上的投影位于相邻两条阴极线之间的间隙内。
在本发明所述的阵列基板中，还包括：
第二绝缘层，其设置于所述第二金属层上；
第三金属层，其设置于所述第二绝缘层上，所述第三金属层包括相互隔离的像素电极区以及搭接金属区，所述搭接金属区域位于所述第二VSS金属块上方，所述搭接金属区域通过贯穿所述第二绝缘层的至少一个金属化孔与所述第二VSS金属块电连接。
在本发明所述的阵列基板中，所述Y轴在所述第一金属层上的投影与所述X轴垂直，所述第二VSS金属块沿着平行于所述X轴的方向延伸。
在本发明所述的阵列基板中，所述第二VSS金属块呈矩形条状。
在本发明所述的阵列基板中，任意相邻两根阴极线之间的区域均与一所述第二VSS金属块相对。
在本发明所述的阵列基板中，所述基板包括显示区域以及非显示区域，所述像素电极区位于所述显示区域正上方，所述搭接金属区位于所述非显示区域上方。
在本发明所述的阵列基板中，所述搭接金属区呈矩形状，且其长度方向与所述Y轴平行。
在本发明所述的阵列基板中，所述第一金属层包括还包括多条栅极金属线和多条数据信号线，所述多条栅极金属线和多条数据信号线位于所述显示区域上方，所述阴极线位于所述非显示区域上方。
在本发明所述的阵列基板中，所述至少一个金属化孔包括多个金属化孔阵列，每一所述金属化孔阵均分别与一所述第二VSS金属块相对，每一所述金属化孔阵包括多个呈矩形阵列排布的金属化孔。
一种显示面板，其特征在于，包括上述任一项所述的阵列基板。
 有益效果
本发明通过采用将VSS金属块的第二VSS金属块与阴极线错开，从而实现减小了第一金属层和第二金属层的正对面积，可以避免由于第一金属层和第二金属层被击穿导致的短路，可以提高显示效果。
 附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一些实施例中的一种阵列基板的一种结构示意图。
图2是本发明一些实施例中的一种阵列基板的局部俯视结构示意图。
 本发明的最佳实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请同时参阅图1以及图2，图1是本发明一些实施例中的一种阵列基板的一种结构示意图。图2是本发明一些实施例中的一种阵列基板的局部俯视结构示意图。在本实施例中，该阵列基板包括：基板10、第一金属层20、第一绝缘层30、第二金属层40、第二绝缘层50以及第三金属层60。
其中，在一些实施例中，该基板10为玻璃基板，其包括显示区域11以及非显示区域12。
其中，在一些实施例中，该第一金属层20包括多条平行间隔设置的阴极线21，所述阴极线21沿着X轴方向延伸。该多条阴极线21均匀间隔设置。阴极线21位于该非显示区域12上方。该第一金属层20还包括多条栅极金属线21和多条数据信号线22，多条栅极金属线21和多条数据信号22位于所述显示区域上方。
其中，在一些实施例中，该第一绝缘层30设置于所述第一金属层20上；第一绝缘层30采用氮化硅或者二氧化硅沉淀形成。
其中，在一些实施例中，该第二金属层40设置于所述第一绝缘层30上。所述第二金属层40包括VSS金属块41，所述VSS金属块41包括一沿着Y轴方向延伸的第一VSS金属块411以及多个与所述第一VSS金属块411连接且间隔设置的第二VSS金属块412，每一所述第二VSS金属块412在所述第一金属层20上的投影位于相邻两条阴极线21之间的间隙内。该第二金属层40还包括用于形成像素功能的功能金属层42。功能金属层42设置于该显示区域11上方。其中，该功能金属层22可以设置有源极金属、漏极金属或信号线。
其中，在一些实施例中，该第二绝缘层50设置于所述第二金属层40上；采用氮化硅或者二氧化硅沉淀形成。
其中，在一些实施例中，该第三金属层60设置于所述第二绝缘层50上，所述第三金属层50包括相互隔离的像素电极区62以及搭接金属区61，所述搭接金属区域61位于所述第二VSS金属块412上方，所述搭接金属区61域通过贯穿所述第二绝缘层的至少一个金属化孔51与所述第二VSS金属块412电连接。像素电极区位于所述显示区域正上方，所述搭接金属区位于所述非显示区域上方。其中，该至少一个金属化孔包括多个金属化孔阵列，每一所述金属化孔阵均分别与一所述第二VSS金属块相对，每一所述金属化孔阵包括多个呈矩形阵列排布的金属化孔。
其中，像素电极区62设置有多个阵列排布的像素电极，其为现有技术不过多描述。
其中，在一些实施例中，该Y轴在所述第一金属层20上的投影与所述X轴垂直，所述第二VSS金属块412沿着平行于所述X轴的方向延伸。第二VSS金属块呈矩形条状。
其中，在一些实施例中，任意相邻两根阴极线21之间的区域均最多与一所述第二VSS金属块412相对。
在本发明所述的阵列基板中，所述搭接金属区呈矩形状，且其长度方向与所述Y轴平行。
本发明通过采用将VSS金属块的第二VSS金属块与阴极线错开，从而实现减小了第一金属层和第二金属层的正对面积，可以避免由于第一金属层和第二金属层被击穿导致的短路，可以提高显示效果。
本发明还提供了一种显示面板，其包括上述任意实施例所述的阵列基板。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (11)

  1. 一种阵列基板，其特征在于，包括：
    基板；
    第一金属层，所述第一金属层包括多条平行间隔设置的阴极线，所述阴极线沿着X轴方向延伸；
    第一绝缘层，其设置于所述第一金属层上；
    第二金属层，其设置于所述第一绝缘层上，所述第二金属层包括VSS金属块，所述VSS金属块包括一沿着Y轴方向延伸的第一VSS金属块以及多个与所述第一VSS金属块连接且间隔设置的第二VSS金属块，每一所述第二VSS金属块在所述第一金属层上的投影位于相邻两条阴极线之间的间隙内；
    第二绝缘层，其设置于所述第二金属层上；
    第三金属层，其设置于所述第二绝缘层上，所述第三金属层包括相互隔离的像素电极区以及搭接金属区，所述搭接金属区域位于所述第二VSS金属块上方，所述搭接金属区域通过贯穿所述第二绝缘层的至少一个金属化孔与所述第二VSS金属块电连接；
    所述Y轴在所述第一金属层上的投影与所述X轴垂直，所述第二VSS金属块沿着平行于所述X轴的方向延伸。
  2. 一种阵列基板，其特征在于，包括：
    基板；
    第一金属层，所述第一金属层包括多条平行间隔设置的阴极线，所述阴极线沿着X轴方向延伸；
    第一绝缘层，其设置于所述第一金属层上；
    第二金属层，其设置于所述第一绝缘层上，所述第二金属层包括VSS金属块，所述VSS金属块包括一沿着Y轴方向延伸的第一VSS金属块以及多个与所述第一VSS金属块连接且间隔设置的第二VSS金属块，每一所述第二VSS金属块在所述第一金属层上的投影位于相邻两条阴极线之间的间隙内。
  3. 根据权利要求2所述的阵列基板，其特征在于，还包括：
    第二绝缘层，其设置于所述第二金属层上；
    第三金属层，其设置于所述第二绝缘层上，所述第三金属层包括相互隔离的像素电极区以及搭接金属区，所述搭接金属区域位于所述第二VSS金属块上方，所述搭接金属区域通过贯穿所述第二绝缘层的至少一个金属化孔与所述第二VSS金属块电连接。
  4. 根据权利要求3所述的阵列基板，其特征在于，所述Y轴在所述第一金属层上的投影与所述X轴垂直，所述第二VSS金属块沿着平行于所述X轴的方向延伸。
  5. 根据权利要求4所述的阵列基板，其特征在于，所述第二VSS金属块呈矩形条状。
  6. 根据权利要求5所述的阵列基板，其特征在于，任意相邻两根阴极线之间的区域均与一所述第二VSS金属块相对。
  7. 根据权利要求3所述的阵列基板，其特征在于，所述基板包括显示区域以及非显示区域，所述像素电极区位于所述显示区域正上方，所述搭接金属区位于所述非显示区域上方。
  8. 根据权利要求7所述的阵列基板，其特征在于，所述搭接金属区呈矩形状，且其长度方向与所述Y轴平行。
  9. 根据权利要求7所述的阵列基板，其特征在于，所述第一金属层包括还包括多条栅极金属线和多条数据信号线，所述多条栅极金属线和多条数据信号线位于所述显示区域上方，所述阴极线位于所述非显示区域上方。
  10. 根据权利要求7所述的阵列基板，其特征在于，所述至少一个金属化孔包括多个金属化孔阵列，每一所述金属化孔阵均分别与一所述第二VSS金属块相对，每一所述金属化孔阵包括多个呈矩形阵列排布的金属化孔。
  11. 一种显示面板，其特征在于，包括权利要求1所述的阵列基板。
PCT/CN2019/105203 2019-05-21 2019-09-10 一种阵列基板及显示面板 WO2020232916A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910421497.7A CN110120395B (zh) 2019-05-21 2019-05-21 阵列基板及显示面板
CN201910421497.7 2019-05-21

Publications (1)

Publication Number Publication Date
WO2020232916A1 true WO2020232916A1 (zh) 2020-11-26

Family

ID=67522952

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/105203 WO2020232916A1 (zh) 2019-05-21 2019-09-10 一种阵列基板及显示面板

Country Status (2)

Country Link
CN (1) CN110120395B (zh)
WO (1) WO2020232916A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120395B (zh) * 2019-05-21 2021-07-23 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111524906B (zh) * 2020-04-26 2021-04-02 深圳市华星光电半导体显示技术有限公司 导电组件及显示装置
CN113406831B (zh) 2021-06-21 2022-11-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789251A (zh) * 2014-12-26 2016-07-20 昆山国显光电有限公司 Amoled显示装置
US20180197893A1 (en) * 2015-12-04 2018-07-12 Japan Display Inc. Display device
CN108461530A (zh) * 2018-03-30 2018-08-28 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN109148479A (zh) * 2018-08-20 2019-01-04 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及其制备方法
CN110120395A (zh) * 2019-05-21 2019-08-13 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4214946B2 (ja) * 2004-04-20 2009-01-28 セイコーエプソン株式会社 電気光学装置および電子機器
CN105633297B (zh) * 2014-11-25 2018-04-20 乐金显示有限公司 透视有机发光显示装置及其制造方法
CN107301843A (zh) * 2017-08-28 2017-10-27 深圳市华星光电半导体显示技术有限公司 顶发射amoled面板的电源配置结构及配置方法
CN108010942B (zh) * 2017-11-28 2020-06-30 武汉天马微电子有限公司 一种有机发光显示面板和有机发光显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789251A (zh) * 2014-12-26 2016-07-20 昆山国显光电有限公司 Amoled显示装置
US20180197893A1 (en) * 2015-12-04 2018-07-12 Japan Display Inc. Display device
CN108461530A (zh) * 2018-03-30 2018-08-28 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN109148479A (zh) * 2018-08-20 2019-01-04 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及其制备方法
CN110120395A (zh) * 2019-05-21 2019-08-13 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
CN110120395B (zh) 2021-07-23
CN110120395A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
WO2020232916A1 (zh) 一种阵列基板及显示面板
WO2016110036A1 (zh) 阵列基板及显示装置
WO2017024716A1 (zh) 触控显示面板及其驱动方法、显示装置
WO2017113864A1 (zh) 阵列基板及显示器件
US20210082962A1 (en) Tft array substrate and display device
WO2022227439A1 (zh) 触控显示面板和显示装置
WO2020124903A1 (zh) 阵列基板及显示面板
CN109300921A (zh) 阵列基板及显示面板
WO2018035934A1 (zh) 触摸屏及其触摸感应组件
WO2020133715A1 (zh) 一种触控显示面板及电子装置
WO2021007977A1 (zh) 触控基板及显示面板
WO2020034264A1 (zh) 阵列基板
US20210408050A1 (en) Array substrate and display panel
WO2021027247A1 (zh) 显示面板
WO2020087786A1 (zh) 内嵌式触控显示面板及显示装置
WO2019184070A1 (zh) 显示装置及其阵列基板
US10256257B2 (en) Display panel, pixel array substrate and line array structure
WO2024060765A1 (zh) 显示面板和电子装置
WO2018120469A1 (zh) 触摸屏及具有触摸屏的终端设备
WO2019184071A1 (zh) 显示装置及其阵列基板
US10459298B2 (en) Display device, array substrate and manufacturing method thereof
CN113257879B (zh) 一种阵列基板及显示面板
WO2020215414A1 (zh) 阵列基板及其制备方法
WO2019227856A1 (zh) 阵列基板及显示面板
WO2021136067A1 (zh) 一种基板及显示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19929713

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19929713

Country of ref document: EP

Kind code of ref document: A1