WO2020208809A1

WO2020208809A1 - 画像処理装置、画像処理方法及びコンピュータプログラム

Info

Publication number: WO2020208809A1
Application number: PCT/JP2019/015974
Authority: WO
Inventors: 裕樹松崎; 翼伊藤; 友哉中村; 憲市香川
Original assignee: Eizo株式会社
Priority date: 2019-04-12
Filing date: 2019-04-12
Publication date: 2020-10-15
Also published as: US11763418B2; US20220172317A1

Abstract

画像データの劣化を避けながら、トグルレートを下げることができる、画像処理装置、画像処理方法及びコンピュータプログラムを提供することを目的としている。　画像データを処理する画像処理装置であって、第１処理部を備え、第１処理部は、入力画素データが入力され、且つ、出力画素データを出力する、ように構成され、前記入力画素データは、連続するＮ個（Ｎ≧３）の画素データである連続画素データから構成され、前記出力画素データは、前記連続画素データに含まれる前記画素データの類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替えて構成される、画像処理装置が提供される。

Description

画像処理装置、画像処理方法及びコンピュータプログラム

　本発明は、画像処理装置、画像処理方法及びコンピュータプログラムに関する。

　様々な分野において画像処理を実行する画像処理装置が用いられている。例えば、画像を表示する画像表示装置（例えばＬＣＤディスプレイ等）は、画像処理装置を内蔵する。画像処理装置が取り扱うデータは、画像を構成する画素（ピクセル）に係る画素データ（ピクセルデータ）である。１ピクセルに対応する画素データは、例えば、輝度値を表す単数又は複数ビットの情報量を有する。画像データがモノクロである場合には、各画素データは例えば８ビット（０～２５５）のデータであり、画像データがＲＧＢカラーである場合には、各画素データは例えば２４ビット（ＲＧＢそれぞれに対して０～２５５）のデータである。

　近年、画像処理装置は、様々な画像処理回路（ＦＰＧＡ及びＡＳＩＣ等を含む）や通信系統等を備えており、より複雑な構成となってきている。特に入力される画像データによっては処理系において高い電力を消費することがある。消費電力が増大することで発熱量も増えるため、画像処理装置の温度上昇が大きな問題となっている。この問題を解決するため、例えば画像処理装置に放熱フィン等を搭載することにより、画像処理装置からの放熱効果を高める等といった対策が行われる。しかし、このような対策は、例えば、コストの増加等を招来する。

　ここで、トグルレートを下げて消費電力を抑制する情報処理装置が提案されている（例えば、特許文献１参照）。特許文献１の情報処理装置は、データ間のハミング距離に基づいて、各データの下位ビットを反転化させ、トグルレートを下げるように構成されている。

特開２０１４－１１６７５０号公報

　特許文献１に記載の情報処理装置は各データの下位ビットを反転させる構成であるので、各データ自体に変更が加えられることになる。このため、特許文献１に記載の情報処理装置を画像処理に適用してトグルレートを下げると、画素データ自体に変更が加えられ、画像データが劣化する可能性がある。

　本発明はこのような事情に鑑みてなされたものであり、画像データの劣化を避けながら、トグルレートを下げることができる、画像処理装置、画像処理方法及びコンピュータプログラムを提供することを目的としている。

　本発明によれば、画像データを処理する画像処理装置であって、第１処理部を備え、第１処理部は、入力画素データが入力され、且つ、出力画素データを出力する、ように構成され、前記入力画素データは、連続するＮ個（Ｎ≧３）の画素データである連続画素データから構成され、前記出力画素データは、前記連続画素データに含まれる前記画素データの類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替えて構成される、画像処理装置が提供される。

　本発明では、画像処理装置が、入力画素データに含まれる画素データの類似度に基づいて、入力画素データの画素データが並べ替えられた出力画素データを出力する。ここで、出力画素データは画素データの類似度に基づいて並べ替えられたデータであるので、出力画素データが画像処理なされるときにおけるトグルレートが下がる。また、出力画素データは、入力画素データの画素データが並べ替えられて構成されており、各画素データ自体は保持されているので、画像データが劣化することが避けられる。

　以下、本発明の種々の実施形態を例示する。以下に示す実施形態は互いに組み合わせ可能である。
　好ましくは、第１処理部は、類似度算出部と、並替部とを備え、前記類似度算出部は、前記連続画素データ毎に、前記連続画素データに含まれる前記画素データの前記類似度を算出し、前記並替部は、前記類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替える、画像処理装置が提供される。
　好ましくは、前記類似度算出部は、前記連続画素データに含まれる隣接する前記画素データ間のハミング距離に基づいて、前記類似度を算出する、画像処理装置が提供される。
　好ましくは、前記並替部は、第１及び第２類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替え、前記連続画素データは、前記隣接する前記画素データを複数組有し、第１類似度は、前記複数組の前記隣接する前記画素データ間のハミング距離の和に対応し、第２類似度は、第１類似度に対応する前記連続画素データの前記画素データを並べ替えた場合における、前記複数組の前記隣接する前記画素データ間のハミング距離の和に対応する、画像処理装置が提供される。
　好ましくは、各前記画素データは、複数ビットから構成され、前記類似度算出部は、各前記画素データの上位ビットを用いて、前記ハミング距離を算出する、画像処理装置が提供される。
　好ましくは、第１処理部は、決定部を備え、前記決定部は、並べ替え済みの前記画素データが再び並べ替えられないように、前記連続画素データを決定している、画像処理装置が提供される。
　好ましくは、第２処理部を更に備え、第２処理部は、戻し部を有し、第１処理部は、順番取得部を有し、前記順番取得部は、順番データを取得して、第２処理部に出力し、前記順番データは、前記画素データを並べ替える前の状態における前記連続画素データの各前記画素データの順番を示すデータであり、前記戻し部は、前記順番データに基づいて、前記連続画素データの各前記画素データの順番を元に戻す、画像処理装置が提供される。
　好ましくは、画像処理部を更に備え、前記画像データの各前記画素データは、第１処理部、前記画像処理部、及び第２処理部の順番に流れ、前記画像処理部は、前記画素データに予め定められた処理を行う、画像処理装置が提供される。
　好ましくは、画像データを処理する画像処理方法であって、入力ステップと、出力ステップと、を備え、前記入力ステップでは、入力画素データを第１処理部に入力し、前記出力ステップでは、第１処理部から出力画素データを出力し、前記入力画素データは、連続するＮ個（Ｎ≧３）の画素データである連続画素データから構成され、前記出力画素データは、前記連続画素データに含まれる前記画素データの類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替えて構成される、画像処理方法が提供される。
　好ましくは、コンピュータに、画像データを処理する画像処理方法を実行させるコンピュータプログラムであって、入力ステップと、出力ステップと、を備え、前記入力ステップでは、入力画素データを第１処理部に入力し、前記出力ステップでは、第１処理部から出力画素データを出力し、前記入力画素データは、連続するＮ個（Ｎ≧３）の画素データである連続画素データから構成され、前記出力画素データは、前記連続画素データに含まれる前記画素データの類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替えて構成される、コンピュータプログラムが提供される。

実施形態に係る画像処理装置１００の機能ブロック図である。実施形態に係る類似度算出部１Ａと並替部１Ｃの機能説明図である。実施形態における、並べ替える前後のハミング距離の説明図である。図４Ａは白と黒のみのグレイスケール画像の一例を示し、図４Ｂは図４Ａに示すグレイスケールが並替部１Ｃで処理される様子を模式的に示している。図５Ａ～図５Ｈは、実施形態に係る画像処理装置が、連続画素データＧｐに含まれる画素データに、逐次、並替処理を実施する様子を示している。実施形態に係る画像処理装置の制御フローを示している。変形例１に係る類似度算出部１Ａと並替部１Ｃの機能説明図である。変形例１における、並べ替える前後のハミング距離の説明図である。図９Ａ～図９Ｆは、変形例１に係る画像処理装置が、連続画素データＧｐに含まれる画素データに、逐次、並替処理を実施する様子を示している。変形例１に係る画像処理装置の制御フローを示している。変形例２に係る画像処理装置１００Ａ及び画像処理装置１００Ｂの機能ブロック図である。変形例３に係る画像処理装置１００Ａ及び画像処理装置１００Ｂの機能ブロック図である。

　以下、図面を用いて本発明の実施形態について説明する。以下に示す実施形態中で示した各種特徴事項は、互いに組み合わせ可能である。また、各特徴事項について独立して発明が成立する。

１　実施形態
１－１　全体構成説明
　図１及び図２に基づいて、実施形態の画像処理装置１００の全体構成について説明する。本実施形態の画像処理装置１００は、図１に示すように、第１処理部１と、第２処理部２と、画像処理部３とを備えている。

　上記の各構成要素は、ソフトウェアによって実現してもよく、ハードウェアによって実現してもよい。ソフトウェアによって実現する場合、ＣＰＵがコンピュータプログラムを実行することによって各種機能を実現することができる。プログラムは、内蔵の記憶部に格納してもよく、コンピュータ読み取り可能な非一時的な記録媒体に格納してもよい。また、外部の記憶部に格納されたプログラムを読み出し、いわゆるクラウドコンピューティングにより実現してもよい。ハードウェアによって実現する場合、ＡＳＩＣ、ＦＰＧＡ、又はＤＲＰなどの種々の回路によって実現することができる。本実施形態においては、様々な情報やこれを包含する概念を取り扱うが、これらは、０又は１で構成される２進数のビット集合体として信号値の高低によって表され、上記のソフトウェア又はハードウェアの態様によって通信や演算が実行され得るものである。

　画像処理装置１００及び表示部２０は、例えばパーソナル・コンピュータ等に接続される画像表示装置に搭載される。なお、画像処理装置１００が例えばパーソナル・コンピュータに搭載され、表示部２０が画像表示装置に搭載されていてもよい。画像処理装置１００は、画像データ発生源１０から画像データを取得し、当該画像データを画像処理（例えば、階調補正）し、画像処理された画像データを表示部２０に出力するように構成されている。画像処理装置１００が画像データ発生源１０から取得する画像データは入力画素データを含む。入力画素データは複数の画素データから構成されている。画素データは、階調値に関するデータを含み、任意のビット数のデータである。実施形態では、画像データが１ビットのモノクロ画素データである場合を一例に説明するが、実施形態は画像データがＲＧＢカラーである場合にも適用可能である。画像処理装置１００の画像処理部３は、逐次、画素データを処理する。本実施形態では、第１処理部１及び第２処理部２で実行される処理により、画像データが損なわれることを避けながら、画像処理部３におけるトグルレートを抑制して画像処理部３における消費電力（ロジック電力）を抑制することができる。第１処理部１及び第２処理部２の構成は、後段で詳しく説明する。

　画像データ発生源１０は、輝度情報や色彩情報等を含むピクセルデータのシーケンスであるビデオ信号を発生するものであり、特に限定されるものではない。画像データ発生源１０は、例えばパーソナル・コンピュータ、ビジョンセンサ（カメラ）、動画再生装置等である。図１では画像データ発生源１０と画像処理装置１００とが別体として示されているが、この形態に限定されるものではなく、同体であってもよい。
　表示部２０は、画像処理装置１００によって画像処理された画像データが入力されると、各画素データに基づいてこれを映像として表示する媒体である。表示部２０は、例えばＬＣＤモニタ、ＣＲＴモニタ、有機ＥＬモニタ等である。

２　構成説明
２－１　第１処理部１
　図１～図５Ｈに基づいて、実施形態の画像処理装置１００の構成要素等について説明する。
　第１処理部１は、入力画素データが入力され、且つ、出力画素データを出力する、ように構成されている。入力画素データは、連続するＮ個（Ｎ≧３）の画素データである連続画素データＧｐから構成される。出力画素データは、連続画素データＧｐに含まれる画素データの類似度に基づいて、並替処理がなされたデータである。類似度は、連続画素データＧｐに含まれる画素データに基づき変化する。並替処理は、連続画素データＧｐに含まれる画素データの順番を並べ替える処理である。

　第１処理部１は、類似度算出部１Ａと、位置決定部１Ｂと、並替部１Ｃと、順番取得部１Ｄとを有する。第１処理部１は、並替処理をなした画素データを、画像処理部３へ出力する。並替処理をなした画素データは、出力画素データに対応する。また、位置決定部１Ｂは決定部に対応する。

２－１－１　類似度算出部１Ａ
　類似度算出部１Ａは、連続画素データＧｐ毎に、連続画素データＧｐに含まれる画素データの類似度を算出する。類似度は、画素データのビットデータがどの程度、一致しているかを示す指標である。例えば、３ビットのデータの場合において、（１，１，１）という３ビットデータは、（０，０，０）という３ビットデータよりも、（１，１，０）という３ビットデータに類似しているということができる。前者は、全てのビットデータが異なるが、後者は２つのビットデータが同じであるからである。実施形態においては、類似度はハミング距離に対応する。具体的には、類似度は、隣接する画素データ間のハミング距離に基づいている。つまり、類似度算出部１Ａは、連続画素データＧｐに含まれる隣接する画素データ間のハミング距離（類似度）を算出する。

　ハミング距離とは、任意のビットデータを別のビットデータに変形する際に必要な置換回数に対応する。例えば、（１，１，１）という３ビットデータと、（０，０，０）という３ビットデータとのハミング距離は、すべて（３つ）のビットデータを置換する必要があるので、３である。また、（１，１，１）という３ビットデータと、（１，１，０）という３ビットデータとのハミング距離は、最下位のビットデータだけを置換すればよいので、１である。このように、ハミング距離が大きい程、隣接する画素データは類似しておらず、ハミング距離が小さい程、隣接する画素データは類似しているということになる。

　次に、図２及び図３に基づいて、ハミング距離に基づく類似度の算出方法について説明する。実施形態では、連続画素データＧｐに含まれる画素データの数は３である。連続画素データＧｐに含まれる画素データの数が大きいほど、参照する画素データ数が増えるので、並べ替えたことでトグルレートの下がる可能性が高くなる。その一方で、連続画素データＧｐに含まれる画素データの数が大きいほど、ハミング距離の演算量が増えてしまい、その結果、ハミング距離の演算量の増加に伴う消費電力の増大量が、トグルレートが下がることによる消費電力の減少量を超えてしまう可能性がある。つまり、連続画素データＧｐに含まれる画素データの数は大きければいいというわけではない。これを踏まえ、実施形態では、連続画素データＧｐに含まれる画素データの数を３としている。

　図２及び図３に示すように、連続画素データＧｐは、先頭から順番に、基準画素データａと、第１並替画素データｂと、第２並替画素データｃとを有する。基準画素データａは、先頭の画素データであり、並べ替えの対象とはならない。つまり、基準画素データａは、先頭で固定である。基準画素データａが固定となっていないと、先に並替処理がなされた連続画素データＧｐの最後尾の画素データとの関係で、トグルレートを上昇させる可能性があるためである。つまり、先に並替処理がなされた連続画素データＧｐは一旦、トグルレートが下げられたにもかかわらず、後の並替処理によってトグルレートが上昇する可能性があるためである。第１並替画素データｂ及び第２並替画素データｃは、２番目と３番目の画素データであり、並べ替えの対象である。

　類似度算出部１Ａは、図３に示すように、並べ替え前の状態における連続画素データＧｐのハミング距離総和Ｄ０と、並べ替え後の状態における連続画素データＧｐのハミング距離総和Ｄ１と、を算出する。ハミング距離総和Ｄ０は第１類似度に対応し、ハミング距離総和Ｄ１は第２類似度に対応する。
　並べ替え前の状態における連続画素データＧｐのハミング距離総和Ｄ０は、ｄ（ａ，ｂ）＋ｄ（ｂ，ｃ）である。ｄ（ａ，ｂ）は、隣接する画素データである基準画素データａ及び第１並替画素データｂのハミング距離である。ｄ（ｂ，ｃ）は、隣接する画素データである第１並替画素データｂ及び第２並替画素データｃのハミング距離である。
　並べ替え後の状態における連続画素データＧｐのハミング距離総和Ｄ１は、ｄ（ａ，ｃ）＋ｄ（ｃ，ｂ）である。ｄ（ａ，ｃ）は、隣接する画素データである基準画素データａ及び第２並替画素データｃのハミング距離である。ｄ（ｃ，ｂ）は、隣接する画素データである第２並替画素データｃ及び第１並替画素データｂのハミング距離である。
　なお、ｄ（ｂ，ｃ）とｄ（ｃ，ｂ）は等しい。

　ハミング距離総和Ｄ０からハミング距離総和Ｄ１を引いた値が０より大きい場合には、並べ替え後の画素データの配置の方が、ハミング距離総和が小さいので、並べ替えることでトグルレートが下がると考えられる。つまり、この場合には、並べ替えるメリットがあるということである。
　逆に、ハミング距離総和Ｄ０からハミング距離総和Ｄ１を引いた値が０以下である場合には、並べ替え後の画素データの配置は、ハミング距離総和が変わらないか、又は、むしろハミング距離総和が大きくなってしまう。この場合には、トグルレートが変わらないか、又は、トグルレートが上がると考えられる。つまり、この場合には、並べ替えたとしてもトグルレートが下がらないため、並べ替えるメリットがないということである。

２－１－２　位置決定部１Ｂ
　位置決定部１Ｂは、連続画素データの先頭位置を決定する。連続画素データＧｐの先頭の位置は、図５Ａ～図５Ｈに示すように、逐次、移動していく。ここで、並替部１Ｃが連続画素データを並べ替えると判断した場合と、並べ替えないと判断しなかった場合とで、連続画素データＧｐの先頭の位置の移動の方法は異なっている。つまり、位置決定部１Ｂは、並替部１Ｃの判断結果に応じて、連続画素データの先頭位置を決定する。

　実施形態では、連続画素データの数は３個である。このため、並替部１Ｃが連続画素データＧｐを並べ替えると判断した場合には、位置決定部１Ｂは先頭の位置を２（＝３－１）進める。並替部１Ｃが連続画素データＧｐを並べ替えないと判断した場合には、位置決定部１Ｂは先頭の位置を１進める。位置決定部１Ｂに関わる構成・動作の詳細については、後段の「３　並替処理」にて説明する。

２－１－３　並替部１Ｃ
　並替部１Ｃは、類似度に係る大小関係を比較する機能を有する。実施形態では、並替部１Ｃは、ハミング距離総和Ｄ０とハミング距離総和Ｄ１とを比較する。また、並替部１Ｃは、連続画素データＧｐを並べ替える機能を有する。並替部１Ｃは、類似度（ハミング距離総和Ｄ０、Ｄ１）に基づいて、連続画素データＧｐに含まれる画素データを並べ替える。換言すると、並替部１Ｃは、ハミング距離総和Ｄ０とハミング距離総和Ｄ１との大小関係に基づいて、連続画素データＧｐに含まれる画素データを並べ替える。

　並替部１Ｃは、画素データを並べ替えることでハミング距離総和が小さくなる場合に、画素データを並べ替える。つまり、画素データが１ビットのモノクロ画素データである場合において、並替部１Ｃは、ハミング距離総和Ｄ１よりもハミング距離総和Ｄ０の方が大きい場合に、画素データを並べ替える。このように、画素データが画像処理部３に入る前に予め画素データを並べ替えておくことで、画像処理部３におけるトグルレートが低下する。これにより、実施形態に係る画像処理装置１００は、画像処理部３における消費電力（ロジック電力）を抑制することができる。

　また、並替部１Ｃは、ハミング距離総和Ｄ１よりもハミング距離総和Ｄ０の方が大きかったとしても、画素データを必ずしも並べ替える必要はない。つまり、ハミング距離総和Ｄ０とハミング距離総和Ｄ１との差分が予め定められた値（図６のステップＳ３の閾値Ｋに対応）よりも大きい場合に、画素データを並べ替える構成を採用してもよい。なお、並替部１Ｃに関わる構成・動作の詳細については、後段の「３　並替処理」にて説明する。

２－１－４　順番取得部１Ｄ
　順番取得部１Ｄは、順番データを取得する。順番データは、並べ替える前後の状態における各画素データの順番（位置）を示すデータである。順番データは、並べ替えた画素データの順番（位置）を元の順番に戻すために用いられる。順番取得部１Ｄは、取得した順番データを、第２処理部２へ出力する。

２－２　第２処理部２
　第２処理部２は、戻し部２Ａを有する。第２処理部２は、並替部１Ｃで並替処理がなされた画素データと、順番取得部１Ｄで取得された順番データと、が入力される。

２－２－１　戻し部２Ａ
　上述のように、第１処理部１は画像処理部３におけるトグルレートを下げる処理を実施するが、それにあたり、画素データの順番が変わってしまっている。このまま、画素データが表示部２０へ出力されると、適切な画像が表示部２０に表示されないことになる。そこで、戻し部２Ａは、順番データに基づいて画素データの順番（位置）を元に戻す。そして、戻し部２Ａが元に戻した画素データは表示部２０に出力される。これにより、所望の画像が表示部２０に表示される。

２－３　画像処理部３
　画像処理部３は、画像データに対して、予め定められた画像処理を実行する。予め定められた画像処理は、例えば、ガンマ補正、階調補正、輝度補正等やこれらの組合せである。後述する並替処理が実施されることで、画像処理部３におけるトグルレートが下がり、画像処理部３の消費電力（ロジック電力）が低下する。なお、画像処理の中には、例えばフィルタ処理のように、画素の配置に処理結果が依存するものがある。画像処理部３が、後述する並替処理が実施されたデータに対し当該フィルタ処理を実施すると、所望の画像が表示部２０に表示されない可能性がある。このため、画像処理部３が実施する予め定められた画像処理は、画素の配置に処理結果が依存する処理でなければ、特に限定されるものではない。

３　並替処理
　図４Ａ～図５Ｈに基づいて、並替部１Ｃに並替処理の一例を説明する。説明の便宜上、図４Ａに示す１ビットのモノクロの画像データが画像処理装置１００に入力される場合を一例として説明する。図４Ａに示すように、画像データは１０個の画素データから構成されている。各画素データ（入力画素データ）には、図４Ａに示すように、列１の上から下へ、次に、列２の上から下へ、順番が割り当てられる。なお、順番の割り当て方は特に限定されるものではなく、各種の方法を採用することができる。例えば、各画素データは、行方向（横方向）に順番が割り当てられてもよい。図４Ｂに示すように、順番が割り当てられた画素データＤｔ１は、並替部１Ｃで並べ替えられ、画素データＤｔ２へ変換される。

　画素データはＤｔ１から画素データＤｔ２へ変換される過程を説明する。図５Ａに示すように、まず、先頭から３つ目までの画素データ（連続画素データ）に、並替処理を実施する。図５Ａに示す連続画素データが、図５Ｂに示すような配置に並べ替えることで、ハミング距離総和が小さくなる。このため、並替部１Ｃは、図５Ａに示す連続画素データを図５Ｂに示すような配置に並べ替えられる。

　次の連続画素データＧｐは、先頭から３番目から５番目までの画素データとなる。つまり、位置決定部１Ｂは、連続画素データの先頭位置を、２進ませる。次の連続画素データは、先頭から２番目から４番目までの画素データではない。仮に、先頭から２番目から４番目までの画素データとすると、並べ替え済みの画素データが再び並べ替えられてしまう可能性がある。つまり、先頭から３番目の画素データは、当初、先頭から２番目の画素データであり、既に並べ替えられたデータである。ここで、後述するように、第２処理部２では、各画素データの配置を当初の状態に戻すので、この３番目の画素データが更に並べ替えられるとすると、当初の状態に戻すための処理が増えてしまう。このため、実施形態では、１度並べ替えられた画素データは、並べ替えない。すなわち、位置決定部１Ｂは、並べ替え済みの画素データが再び並べ替えられないように連続画素データを決定しており、連続画素データＧｐの数が３である場合には連続画素データＧｐの先頭位置を２進める。一般化すると、位置決定部１Ｂは、連続画素データの数がＮである場合には、連続画素データＧｐの先頭位置をＮ－１進める。

　図５Ｃに示す連続画素データＧｐは並べ替えられても、ハミング距離総和が小さくならないので、並べ替えはされない。次の連続画素データＧｐは、図５Ｄに示すように、先頭から４番目から６番目までの画素データとなる。つまり、位置決定部１Ｂは、連続画素データＧｐの並べ替えがなされなかった場合には、連続画素データの先頭位置を、１進める。一般化すると、位置決定部１Ｂは、連続画素データの数がＮである場合には、連続画素データＧｐの先頭位置を１進める。

　図５Ｄに示す連続画素データＧｐが、図５Ｅに示すような配置に並べ替えることで、ハミング距離総和が小さくなる。このため、図５Ｄに示す連続画素データは図５Ｅに示すような配置に並べ替えられる。次の連続画素データは、図５Ｆに示すように、先頭から６番目から８番目までの画素データとなる。つまり、連続画素データの先頭位置が、２進む。

　図５Ｆに示す連続画素データＧｐは並べ替えても、ハミング距離総和が小さくならないので、並べ替えはされない。次の連続画素データＧｐは、図５Ｇに示すように、先頭から７番目から９番目までの画素データとなる。つまり、連続画素データＧｐの先頭位置が、１進む。図５Ｇに示す連続画素データＧｐが、図５Ｈに示すような配置に並べ替えることで、ハミング距離総和が小さくなる。このため、図５Ｇに示す連続画素データＧｐは図５Ｈに示すような配置に並べ替えられる。

　以上の過程を経ることで、図５Ａに示す画素データの配置が、図５Ｈに示す画素データの配置（図４Ｂに示す画素データＤｔ２の配置）に変換される。

４　フローチャート
　図６に基づいて、実施形態の画像処理装置１００の並替処理のフローチャートについて説明する。
　位置決定部１Ｂは、全画素データに対して位置を割り当て、連続画素データの先頭の画素データの位置ｍを０に設定する（ステップＳ１）。ここで、各画素データには、０～Ｍまでの位置が割り当てられ、Ｍは３以上の任意の整数である。Ｍは全画素データの中の最後尾の画素データに割り当てられる位置である。例えば、全画素データが図４Ａに示す形態の場合には、Ｍは９である。

　次に、類似度算出部１Ａは、並べ替え前の状態における連続画素データＧｐのハミング距離総和Ｄ０と、並べ替え後の状態における連続画素データのハミング距離総和Ｄ１と、を算出する（ステップＳ２）。

　並替部１Ｃは、ハミング距離総和Ｄ０からハミング距離総和Ｄ１を引いた値が閾値Ｋより大きいか否かを判定する（ステップＳ３）。閾値Ｋは、例えば、図４Ａ～図５Ｈで説明したように画素データが１ビットである場合には、０である。また、画素データが複数ビットである場合には、０より大きい整数を採用することもできる。

　ハミング距離総和Ｄ０からハミング距離総和Ｄ１を引いた値が閾値Ｋより大きい場合には、ステップＳ４に移行する。並替部１Ｃは、ハミング距離が小さくなるように、画素データの順番（位置）を並べ替える（ステップＳ４）。そして、位置決定部１Ｂは、連続画素データＧｐの先頭の画素データの位置ｍに２を加える（ステップＳ５）。実施形態では、連続画素データの数が３であるため、ステップＳ５で位置ｍに加える数は２（＝３－１）である。連続画素データの数がＮ（Ｎは３より大きい整数）である場合には、ステップＳ５で位置ｍに加える数はＮ－１である。このように、位置ｍに加える数が設定されることで、位置決定部１Ｂは、並べ替え済みの画素データが再び並べ替えられないように連続画素データＧｐの先頭位置を決定している。

　なお、ステップＳ３において、ハミング距離総和Ｄ０からハミング距離総和Ｄ１を引いた値が閾値Ｋ以下である場合には、ステップＳ７に移行する。そして、位置決定部１Ｂは、連続画素データＧｐの先頭の画素データの位置ｍに１を加える（ステップＳ７）。

　位置決定部１Ｂは、位置ｍに２を加えた値がＭ以上であるか否かを判定する（ステップＳ６）。ステップＳ６では連続画素データＧｐが全画素データの最後に到達したか否かを判定する。位置ｍに２を加えた値がＭ以上でなければ、ステップＳ２に戻り、上述したステップＳ３等を繰り返す。位置ｍに２を加えた値がＭ以上である場合には本フローチャートを終了する。

　上述したステップＳ３の閾値Ｋを設ける意義を説明する。仮に、画素データが再び並べ替え可能であるとすると、画素データが複数回並べ替えられた結果、閾値Ｋが高い場合でも低い場合でも、並替処理後の全画素データの配置が似てくる可能性がある。しかし、実施形態では、上述の通り、並べ替え済みの画素データは再び並べ替えられない。このため、閾値Ｋが高い場合と低い場合とで、並替処理後の全画素データの配置が異なる傾向を示し得る。

　閾値Ｋが例えば高めに設定されれば、トグルレートを下げる効果が大きい画素データのみが並べ替えられ、トグルレートを下げる効果が小さい画素データは並べ替えられないことになる。閾値Ｋを高めに設定することは、次に述べるような傾向が強まる。
　つまり、次に控えている連続画素データＧｒの中には、トグルレートを効果的に下げる画素データが存在する可能性があるので、現時点で並替対象としている連続画素データＧｒの画素データは並べ替えないでおく、という傾向が強まる。換言すると、次に控えている連続画素データＧｒのトグルレートを下げる効果に期待する傾向が強まる。

　逆に、閾値Ｋが例えば低めに設定されれば、トグルレートを下げる効果が大きい画素データ及びトグルレートを下げる効果が小さい画素データのいずれも並べ替えられることになる。閾値Ｋを低めに設定することは、次に述べるような傾向が強まる。
　つまり、次に控えている連続画素データＧｒの中には、トグルレートをより効果的に下げる画素データが存在する可能性があるが、現時点で並替対象としている連続画素データＧｒの画素データを並べ替えれば少なからずトグルレートが下がる見込みがある。このため、現時点で並替対象としている連続画素データＧｒの画素データを並べ替えておく、という傾向が強まる。換言すると、連続画素データＧｒのトグルレートを下げる効果を早めに確定させておく傾向が強まる。

５　変形例
　実施形態は下記のような形態であってもよい。

５－１　変形例１：連続画素データの数＝４
　図７～図１０に基づいて変形例１について説明する。実施形態では、連続画素データの数は３であったが、変形例１では連続画素データの数は４である。連続画素データの数が３である場合には、画素データが並べ替えられた結果、ハミング距離総和がむしろ大きくなってしまうことがある。理由は、連続画素データが、先頭から順番に、基準画素データ（１番目の画素データ）と、第１並替画素データ（２番目の画素データ）と、第２並替画素データ（３番目の画素データ）とから構成されており、連続画素データが、最後尾に基準画素データを設けていないからである。つまり、第１並替画素データと第２並替画素データとが並べ替えられた場合において、これらの１～３番目の画素データとの関係ではハミング距離総和が小さくなるが、このハミング距離総和は、４番目の画素データとの関係におけるハミング距離までは反映されていない。このため、画素データが並べ替えられた結果、画素データのビット数、閾値Ｋ、及び、後述する演算対象とする画素データの上位ビットによっては、ハミング距離がむしろ大きくなってしまうことがある。

　このように、実施形態の構成は、ハミング距離総和が大きくなってしまう可能性が少なからずあるものの、４番目の画素データは踏まえずに、並べ替えるか否かを決定する。

　並替処理によってより確実にハミング距離総和を低下させるのであれば、連続画素データの数は大きい方が好ましい。その一方で、連続画素データの数が大きくなると、並替処理におけるハミング距離の演算量が増大してしまう。このため、変形例１のように、連続画素データの数は４とすると、並替処理によってより確実にハミング距離を低下させることを実現しながらも、並替処理におけるハミング距離の演算量の増大を抑制することができる。

　変形例１では実施形態と共通する箇所の説明は割愛する。図７に示すように、連続画素データＧｐは、先頭から順番に、第１基準画素データａと、第１並替画素データｂと、第２並替画素データｃと、第２基準画素データｄとを備える。第１基準画素データａ及び第２基準画素データｄは固定である。並べ替えの対象となる画素データは、第１並替画素データｂ及び第２並替画素データｃである。

　図８に示すように、並べ替え前の状態における連続画素データＧｐのハミング距離総和Ｄ０と、並べ替え後の状態における連続画素データＧｐのハミング距離総和Ｄ１は、次の通りである。
　並べ替え前の状態における連続画素データＧｐのハミング距離総和Ｄ０は、ｄ（ａ，ｂ）＋ｄ（ｂ，ｃ）＋ｄ（ｃ，ｄ）である。ｄ（ａ，ｂ）は、隣接する画素データである第１基準画素データａ及び第１並替画素データｂのハミング距離である。ｄ（ｂ，ｃ）は、隣接する画素データである第１並替画素データｂ及び第２並替画素データｃのハミング距離である。ｄ（ｃ，ｄ）は、隣接する画素データである第２並替画素データｃ及び第２基準画素データｄのハミング距離である。
　並べ替え後の状態における連続画素データＧｐのハミング距離総和Ｄ１は、ｄ（ａ，ｃ）＋ｄ（ｃ，ｂ）＋ｄ（ｂ，ｄ）である。ｄ（ａ，ｃ）は、隣接する画素データである第１基準画素データａ及び第２並替画素データｃのハミング距離である。ｄ（ｃ，ｂ）は、隣接する画素データである第２並替画素データｃ及び第１並替画素データｂのハミング距離である。ｄ（ｂ，ｄ）は、隣接する画素データである第１並替画素データｂ及び第２基準画素データｄのハミング距離である。
　なお、ｄ（ｂ，ｃ）とｄ（ｃ，ｂ）は等しい。

　図９Ａ～図９Ｆに示すように、変形例１も、実施形態と同様にして並替処理が逐次なされる。図９Ａに示すように、先頭から４つ目までの画素データ（連続画素データＧｐ）に、並替処理を実施する。図９Ａに示す連続画素データが、図９Ｂに示すような配置に並べ替えることで、ハミング距離総和が小さくなる。このため、図９Ａに示す連続画素データＧｐは図９Ｂに示すような配置に並べ替えられる。

　次の連続画素データＧｐは、先頭から４番目から７番目までの画素データとなる。つまり、連続画素データの先頭位置が３進む。図９Ｃに示す連続画素データＧｐが、図９Ｄに示すような配置に並べ替えることで、ハミング距離総和が小さくなる。このため、図９Ｃに示す連続画素データＧｐは図９Ｄに示すような配置に並べ替えられる。次の図９Ｅ及び図９Ｆの処理は、図９Ａ及び図９Ｂの処理や図９Ｃ及び図９Ｄの処理と同様である。

　図１０に示す変形例１のフローチャートは、ステップＳ５とステップＳ６において、図６に示す実施形態のフローチャートから変更がある。ステップＳ５では、位置決定部１Ｂは、連続画素データＧｐの先頭の画素データの位置ｍに３を加える。また、ステップＳ６では、位置決定部１Ｂは、位置ｍに３を加えた値がＭ以上であるか否かを判定する。これら以外については、図１０は図６と同様である。

５－２　変形例２：連続画素データの数≧５
　実施形態は連続画素データの数が３であり、変形例１は連続画素データの数が４であったが、連続画素データの数は５以上であってもよい。連続画素データの数は５以上の場合であっても、基本的な構成は、変形例１と同様である。つまり、先頭の画素データが第１基準画素データであり、最後尾の画素データが第２基準画素データである。また、先頭の画素データと最後尾の画素データとの間の全ての画素データが並替対象となる並替画素データである。連続画素データの数は５以上の場合には、並替対象となる並替画素データの対が複数組発生するため、算出するべきハミング距離総和Ｄ１が複数発生する。このため、連続画素データの数は５以上の場合には、並替処理を実施した結果、消費電力が抑制されるかどうかを留意することが好ましい。

５－３　変形例３：画像処理装置１００Ａ及び画像処理装置１００Ｂ
５－３－１　形態１
　実施形態では、画像処理装置１００が第１処理部１及び第２処理部２の両方を備えている形態であった。図１１に示すように、変形例３の形態１は、画像処理装置１００Ａが第１処理部１を備え、画像処理装置１００Ｂが第２処理部２を備えている。また、画像処理装置１００Ｂは画像処理部３も備えている。つまり、変形例３の形態１は、並替処理が実施された画素データ（出力画素データ）が、それぞれ独立した画像処理装置間でやりとりされる形態である。

　画像処理装置１００Ａで並替処理が実施された画素データ、及び、順番データは、画像処理装置１００Ａから画像処理装置１００Ｂへ出力される。そして、当該画素データは画像処理部３で予め定められた画像処理がなされた後に、戻し部２Ａにて順番が元に戻される。変形例３の形態１であっても、実施形態と同様の効果（画像処理部３におけるロジック電力の抑制効果）が得られる。また、図１１に示す形態では、伝送路Ｐｓ（図１１の四角形の破線の領域参照）のトグルレートも下がり、伝送路Ｐｓの消費電力も下がる。また、伝送路Ｐｓにおけるスイッチングノイズも低減される。ここで、伝送路Ｐｓは、画像処理装置１００Ａと画像処理装置１００Ｂとを接続するＩ/Ｏ端子（入出力端子）を含む。

５－３－２　形態２
　図１２に示すように、画像処理部３が、第１処理部１を有する画像処理装置１００Ａ及び第２処理部２を有する画像処理装置１００Ｂに対して、独立していてもよい。画像処理装置１００Ａで並替処理が実施された画素データは、画像処理装置１００Ａから画像処理部３へ出力される。画像処理部３へ出力された画素データは、画像処理部３で予め定められた画像処理がなされた後に、画像処理部３から画像処理装置１００Ｂへ出力される。画像処理装置１００Ｂへ出力された画素データは、戻し部２Ａにて順番が元に戻される。変形例３の形態２であっても、実施形態と同様の効果（画像処理部３におけるロジック電力の抑制効果）が得られる。また、図１２に示す形態２では、伝送路Ｐｓ１及び伝送路Ｐｓ２のトグルレートも下がり、伝送路Ｐｓ１及び伝送路Ｐｓ２の消費電力も下がる。また、伝送路Ｐｓ１及び伝送路Ｐｓ２におけるスイッチングノイズも低減される。ここで、伝送路Ｐｓ１は、画像処理装置１００Ａと画像処理部３とを接続するＩ/Ｏ端子（入出力端子）を含み、伝送路Ｐｓ２は、画像処理部３と画像処理装置１００Ｂとを接続するＩ/Ｏ端子（入出力端子）を含む。

５－３－３　形態３
　図１１に示す形態は、画像処理装置１００Ｂが画像処理部３を備える形態であるが、画像処理装置１００Ｂの代わりに画像処理装置１００Ａが画像処理部３を備えていてもよい（図示省略）。
　この形態３においても、上述の変形例３の形態１で説明した効果と同様の効果を得ることができる。つまり、本形態３は、実施形態と同様の効果（画像処理部３におけるロジック電力の抑制効果）が得られる。また、本形態３は、画像処理装置１００Ａと画像処理装置１００Ｂとを接続する伝送路（Ｉ/Ｏ端子）におけるトグルレート及び消費電力を下げ、当該伝送路におけるスイッチングノイズを低減することができる。

５－３－４　形態４
　また、画像処理装置１００Ａ及び画像処理装置１００Ｂが画像処理部３をそれぞれ備えていてもよい（図示省略）。この形態４において、画素データは、画像処理装置１００Ａの第１処理部１から画像処理装置１００Ａの画像処理部３に出力される。更に、画像処理部３に出力された画素データは、画像処理装置１００Ｂの画像処理部３から画像処理装置１００Ｂの第２処理部２に出力される。
　この形態４においても、上述の変形例３の形態１で説明した効果と同様の効果を得ることができる。つまり、本形態４は、実施形態と同様の効果（画像処理装置１００Ａ及び画像処理装置１００Ｂの画像処理部３におけるロジック電力の抑制効果）が得られる。また、本形態４は、画像処理装置１００Ａと画像処理装置１００Ｂとを接続する伝送路（Ｉ/Ｏ端子）におけるトグルレート及び消費電力を下げ、当該伝送路におけるスイッチングノイズを低減することができる。

５－３－５　形態５
　また、上述した変形例３の形態１～形態４は、画素データが画像処理部３を経由する形態であったが、これに限定されるものではない。つまり、画像処理装置１００Ａ及び画像処理装置１００Ｂが画像処理部３を備えず、画素データが画像処理部３を経由せずに画像処理装置１００Ａの第１処理部１から画像処理装置１００Ｂの第２処理部２へ出力される場合であっても、次のような効果を得ることができる。つまり、本形態５は、画像処理装置１００Ａと画像処理装置１００Ｂとを接続する伝送路（Ｉ/Ｏ端子）におけるトグルレート及び消費電力を下げ、当該伝送路におけるスイッチングノイズを低減することができる。

５－３－５　形態６
　画像処理装置１００Ａから出力される画像データが、画像処理装置１００Ａとは別体のメモリ（外付けメモリ）に格納された場合であっても、変形例３の形態１～形態５で説明した効果を得ることができる。例えば、画像処理装置１００Ａから出力される画像データが、外付けメモリに格納され、その後に、画像処理装置１００Ｂに出力されたとしても、変形例３の形態１～形態５で説明した効果が得られる。

５－４　変形例４：ハミング距離総和の算出に上位ビットを採用
　実施形態では、説明の便宜上、画素データが１ビットである場合を説明したが、画素データは８ビットであることが多い。変形例４では、類似度算出部１Ａは、画素データの上位ビットを対象としてハミング距離（ハミング距離総和）を算出する形態である。

　ハミング距離総和Ｄ０，Ｄ１を算出するにあたり、全８ビット分を演算してもよいが、演算量が増大してしまう。
　また、画像処理部３では予め定められた処理がなされるが、画素データの上位ビットに対して影響があるような処理、すなわち、画素の階調を大幅に替えてしまうような処理がなされる可能性はかなり低い。逆にいえば、画素データの下位ビットに対して影響があるような処理がなされる可能性が高い。このため、下位ビットを含めてハミング距離を算出し、画素データに並替処理が実施されても、画像処理部３で下位ビットが変化してしまい、結果的に、下位ビットについてはトグルレートが下がらない場合もある。

　そこで、変形例４のように、画素データの上位ビットを対象としてハミング距離（ハミング距離総和）を算出することで、次の効果が得られる。
（１）演算量を削減することができる。
（２）トグルレートを下げる効果が限定的な下位ビットのハミング距離総和への影響を抑え、トグルレートを下げる効果が大きい上位ビットのハミング距離総和への影響を大きくすることができる。その結果、効果的にトグルレートが下がる。

　ここで、変形例４で対象とするビットは、例えば、上位４０％以上であって６０％以下のビットや上位５０％以上のビットとすることができる。

５－５　変形例５：ハミング距離以外の形態
　実施形態では、類似度はハミング距離に対応していたが、これに限定されるものではない。類似度はハミング距離以外の形式に対応させることもできる。例えば、隣接する画素データのビットの一致・不一致を示す値（ＥＸＯＲ回路の出力値）を採用することもできる。

１：第１処理部、１Ａ：類似度算出部、１Ｂ：位置決定部、１Ｃ：並替部、１Ｄ：順番取得部、２：第２処理部、２Ａ：戻し部、２Ｂ：入力部、３：画像処理部、１０：画像データ発生源、２０：表示部、１００：画像処理装置、１００Ａ：画像処理装置、１００Ｂ：画像処理装置、Ｄ０：ハミング距離総和、Ｄ１：ハミング距離総和、Ｄｔ１：画素データ、Ｄｔ２：画素データ、Ｇｐ：連続画素データ、ａ：基準画素データ（第１基準画素データ）、ｂ：第１並替画素データ、ｃ：第２並替画素データ、ｄ：第２基準画素データ、Ｐｓ：伝送路、Ｐｓ１：伝送路、Ｐｓ２：伝送路

Claims

　画像データを処理する画像処理装置であって、
　第１処理部を備え、
　第１処理部は、入力画素データが入力され、且つ、出力画素データを出力する、ように構成され、
　前記入力画素データは、連続するＮ個（Ｎ≧３）の画素データである連続画素データから構成され、
　前記出力画素データは、前記連続画素データに含まれる前記画素データの類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替えて構成される、画像処理装置。
　請求項１に記載の画像処理装置であって、
　第１処理部は、類似度算出部と、並替部とを備え、
　前記類似度算出部は、前記連続画素データ毎に、前記連続画素データに含まれる前記画素データの前記類似度を算出し、
　前記並替部は、前記類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替える、画像処理装置。
　請求項２に記載の画像処理装置であって、
　前記類似度算出部は、前記連続画素データに含まれる隣接する前記画素データ間のハミング距離に基づいて、前記類似度を算出する、画像処理装置。
　請求項３に記載の画像処理装置であって、
　前記並替部は、第１及び第２類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替え、
　　前記連続画素データは、前記隣接する前記画素データを複数組有し、
　　第１類似度は、前記複数組の前記隣接する前記画素データ間のハミング距離の和に対応し、
　　第２類似度は、第１類似度に対応する前記連続画素データの前記画素データを並べ替えた場合における、前記複数組の前記隣接する前記画素データ間のハミング距離の和に対応する、画像処理装置。
　請求項３又は請求項４に記載の画像処理装置であって、
　各前記画素データは、複数ビットから構成され、
　前記類似度算出部は、各前記画素データの上位ビットを用いて、前記ハミング距離を算出する、画像処理装置。
　請求項１～請求項５の何れか１つに記載の画像処理装置であって、
　第１処理部は、決定部を備え、
　前記決定部は、並べ替え済みの前記画素データが再び並べ替えられないように、前記連続画素データを決定している、画像処理装置。
　請求項１～請求項６の何れか１つに記載の画像処理装置であって、
　第２処理部を更に備え、
　第２処理部は、戻し部を有し、
　第１処理部は、順番取得部を有し、
　前記順番取得部は、順番データを取得して、第２処理部に出力し、
　前記順番データは、前記画素データを並べ替える前の状態における前記連続画素データの各前記画素データの順番を示すデータであり、
　前記戻し部は、前記順番データに基づいて、前記連続画素データの各前記画素データの順番を元に戻す、画像処理装置。
　請求項７に記載の画像処理装置であって、
　画像処理部を更に備え、
　前記画像データの各前記画素データは、第１処理部、前記画像処理部、及び第２処理部の順番に流れ、
　前記画像処理部は、前記画素データに予め定められた処理を行う、画像処理装置。
　画像データを処理する画像処理方法であって、
　入力ステップと、出力ステップと、を備え、
　前記入力ステップでは、入力画素データを第１処理部に入力し、
　前記出力ステップでは、第１処理部から出力画素データを出力し、
　前記入力画素データは、連続するＮ個（Ｎ≧３）の画素データである連続画素データから構成され、
　前記出力画素データは、前記連続画素データに含まれる前記画素データの類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替えて構成される、画像処理方法。
　コンピュータに、画像データを処理する画像処理方法を実行させるコンピュータプログラムであって、
　入力ステップと、出力ステップと、を備え、
　前記入力ステップでは、入力画素データを第１処理部に入力し、
　前記出力ステップでは、第１処理部から出力画素データを出力し、
　前記入力画素データは、連続するＮ個（Ｎ≧３）の画素データである連続画素データから構成され、
　前記出力画素データは、前記連続画素データに含まれる前記画素データの類似度に基づいて、前記連続画素データに含まれる前記画素データを並べ替えて構成される、コンピュータプログラム。