WO2020203797A1 - 撮像素子、及び、撮像装置 - Google Patents

撮像素子、及び、撮像装置 Download PDF

Info

Publication number
WO2020203797A1
WO2020203797A1 PCT/JP2020/014101 JP2020014101W WO2020203797A1 WO 2020203797 A1 WO2020203797 A1 WO 2020203797A1 JP 2020014101 W JP2020014101 W JP 2020014101W WO 2020203797 A1 WO2020203797 A1 WO 2020203797A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
unit
output
processing unit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/014101
Other languages
English (en)
French (fr)
Inventor
繁 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2021512013A priority Critical patent/JP7294406B2/ja
Publication of WO2020203797A1 publication Critical patent/WO2020203797A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels

Definitions

  • the present invention relates to an image pickup device and an image pickup device.
  • Patent Document 1 an image sensor that outputs a pixel signal by arranging a plurality of signal lines has been known (for example, Patent Document 1).
  • the image pickup device transmits a first photoelectric conversion unit and a second photoelectric conversion unit that generate a charge by photoelectric conversion, and a first signal based on the charge generated by the first photoelectric conversion unit. Processing to process at least one of the first signal line to be output, the second signal line to output the second signal based on the charge generated by the second photoelectric conversion unit, and the first signal and the second signal.
  • the first output unit that outputs to the unit, the second output unit that outputs the second signal to the processing unit, and the first signal and the second signal are output to the processing unit by the first output unit.
  • the image pickup apparatus includes an image pickup device according to the first aspect and a generation unit that generates image data based on a signal processed by the processing unit.
  • FIG. It is a figure which shows the structural example of a part of the image pickup element which concerns on modification 1.
  • FIG. It is a figure which shows the structural example of a part of the image pickup element which concerns on the modification 2.
  • FIG. 1 is a diagram showing a configuration example of a camera 1 which is an example of the image pickup apparatus according to the first embodiment.
  • the camera 1 includes a photographing optical system (imaging optical system) 2, an image sensor 3, a control unit 4, a memory 5, a display unit 6, and an operation unit 7.
  • the photographing optical system 2 has a plurality of lenses including a focus adjusting lens (focus lens) and an aperture diaphragm, and forms a subject image on the image pickup element 3.
  • the photographing optical system 2 may be detachable from the camera 1.
  • the image sensor 3 is an image sensor such as a CMOS image sensor or a CCD image sensor.
  • the image sensor 3 receives the light flux that has passed through the photographing optical system 2 and images a subject image formed by the photographing optical system 2.
  • a plurality of pixels having a photoelectric conversion unit are arranged in a two-dimensional shape (row direction and column direction) in the image sensor 3.
  • the photoelectric conversion element is composed of a photodiode (PD).
  • PD photodiode
  • Memory 5 is a recording medium such as a memory card. Image data, a control program, and the like are recorded in the memory 5. The writing of data to the memory 5 and the reading of data from the memory 5 are controlled by the control unit 4.
  • the display unit 6 displays an image based on the image data, information on shooting such as a shutter speed and an aperture value, a menu screen, and the like.
  • the operation unit 7 includes various setting switches such as a release button, a power switch, and a switch for switching various modes, and outputs a signal based on each operation to the control unit 4.
  • the control unit 4 is composed of a processor such as a CPU, FPGA, and ASIC, and a memory such as ROM and RAM, and controls each part of the camera 1 based on a control program.
  • the control unit 4 supplies a signal for controlling the image sensor 3 to the image sensor 3 to control the operation of the image sensor 3. Further, the control unit 4 performs various image processing on the signal output from the image sensor 3 to generate image data.
  • the control unit 4 is also an image generation unit that generates image data, and generates still image data and moving image data based on a signal output from the image sensor 3.
  • the image processing includes known image processing such as gradation conversion processing and color interpolation processing.
  • the control unit 4 performs a process of individually reading out the signals of each pixel of the image sensor 3 and a process of adding and reading out the signals of a plurality of pixels. For example, the control unit 4 performs a process of adding and reading signals of a plurality of pixels when displaying a through image (live view image) of a subject on the display unit 6 or when shooting a moving image. Further, the control unit 4 performs a process of individually reading out the signal of each pixel when shooting a high-resolution still image.
  • FIG. 2 is a diagram showing a configuration example of the image sensor according to the first embodiment.
  • the image sensor 3 includes a pixel unit (pixel area) 20, a column circuit unit 40 (column circuit unit 40a, column circuit unit 40b), a horizontal transfer unit 50 (horizontal transfer unit 50a, horizontal transfer unit 50b), and a processing unit. It has 60 (processing unit 60a, processing unit 60b) and a signal output unit 70 (signal output unit 70a, signal output unit 70b). Further, the image sensor 3 includes a read control unit 100, a first supply unit 110 (first supply unit 110a, first supply unit 110b), and a second supply unit 120 (second supply unit 120a, It has a second supply unit 120b).
  • the number and arrangement of pixels arranged in the pixel unit 20 is not limited to the illustrated example.
  • the pixel 10 is provided with any one of three color filters (color filters) 18 having different spectral characteristics of red (R), green (G), and blue (B).
  • the pixel 10 was incident with a pixel (hereinafter, referred to as an R pixel) having a color filter 18 having a spectral characteristic for dispersing light in the first wavelength region (red (R) light) among the incident light.
  • a pixel (hereinafter referred to as G pixel) having a color filter 18 having spectral characteristics for dispersing light in the second wavelength region of light (light of green (G)) and a third wavelength of the incident light.
  • the image sensor 3 has a first pixel row in which R pixels 10 and G pixels 10 are alternately arranged in the left-right direction, that is, in the row direction (horizontal direction), and G pixels 10 and B pixels. It has a second pixel row in which 10 and 10 are alternately arranged in the row direction. The first pixel row and the second pixel row are arranged alternately in the column direction.
  • the R pixel 10, the G pixel 10, and the B pixel 10 are arranged according to the Bayer arrangement.
  • the image sensor 3 is provided with vertical signal lines 25 (vertical signal lines 25a, vertical signal lines 25b) for each pixel row, which is a row of a plurality of pixels 10 arranged in the vertical direction, that is, in the row direction (vertical direction). ..
  • the plurality of vertical signal lines 25a are connected to the pixel rows of the odd-numbered rows, respectively.
  • the plurality of vertical signal lines 25b are connected to the even-numbered pixel rows, respectively.
  • the read control unit 100 is commonly provided for a plurality of pixel strings.
  • the read-out control unit 100 is controlled by the control unit 4 of the camera 1 and supplies signals such as a signal TX, a signal RST, and a signal SEL, which will be described later, to each pixel 10 to control the operation of each pixel 10.
  • the read control unit 100 supplies a signal to the gate of each transistor of the pixel 10, and turns the transistor on (connected state, conducting state, short-circuited state) or off state (disconnected state, non-conducting state, open state, cutoff state). ).
  • the signal of the pixel of the pixel unit 20 selected by the read-out control unit 100 is output to the vertical signal line 25 connected to the pixel 10.
  • a column circuit unit 40a is provided for an odd number of pixel rows among the plurality of pixels 10 of the pixel unit 20.
  • the column circuit unit 40a includes a plurality of current sources 41a, a horizontal addition unit 42a, and a plurality of analog / digital conversion units (AD conversion units) 43a.
  • the current source 41a and the AD conversion unit 43a in the column circuit unit 40a are provided for each vertical signal line 25a.
  • the current source 41a is connected to each pixel 10 via the vertical signal line 25a.
  • the current source 41a generates a current for reading a signal from the pixel 10, and supplies the generated current to the vertical signal line 25a and each pixel 10.
  • the horizontal addition unit 42a is composed of a plurality of switches and adds the signals of the pixels output to the vertical signal line 25a.
  • the read control unit 100 controls on / off of a plurality of switches constituting the horizontal addition unit 42a to control the addition processing of signals of a plurality of pixels arranged in the row direction (horizontal direction).
  • the AD conversion unit 43a converts the signal input from each pixel 10 via the horizontal addition unit 42a into a digital signal, and outputs the converted digital signal to the horizontal transfer unit 50a.
  • a column circuit unit 40b is provided for an even number of pixel rows among the plurality of pixels 10 of the pixel unit 20.
  • the column circuit unit 40b includes a plurality of current sources 41b, a horizontal addition unit 42b, and a plurality of AD conversion units 43b.
  • the current source 41b and the AD conversion unit 43b in the column circuit unit 40b are provided for each vertical signal line 25b.
  • the current source 41b is connected to each pixel 10 via the vertical signal line 25b.
  • the current source 41b generates a current for reading a signal from the pixel 10, and supplies the generated current to the vertical signal line 25b and each pixel 10.
  • the horizontal addition unit 42b is composed of a plurality of switches and adds the signals of the pixels output to the vertical signal line 25b.
  • the read control unit 100 controls on / off of a plurality of switches constituting the horizontal addition unit 42b to control a signal addition process between a plurality of pixels arranged in the row direction (horizontal direction).
  • the AD conversion unit 43b converts the signal input from each pixel 10 via the horizontal addition unit 42b into a digital signal, and outputs the converted digital signal to the horizontal transfer unit 50b.
  • the horizontal transfer unit 50a is provided for a plurality of AD conversion units 43a, and sequentially outputs the signal converted into a digital signal by each AD conversion unit 43a to the processing unit 60a.
  • the horizontal transfer unit 50b is provided for a plurality of AD conversion units 43b, and sequentially outputs the signals converted into digital signals by each AD conversion unit 43b to the processing unit 60b. In this way, in the image sensor 3, the signals of the pixels in the odd-numbered columns and the signals of the pixels in the even-numbered columns are read out by different paths.
  • the first supply unit 110a has a current source, generates a current for operating the AD conversion unit 43a, and supplies the generated current to the AD conversion unit 43a.
  • the first supply unit 110b has a current source, generates a current for operating the AD conversion unit 43b, and supplies the generated current to the AD conversion unit 43b.
  • the first supply unit 110a and the first supply unit 110b are each controlled by the read control unit 100.
  • the processing unit 60a and the processing unit 60b are configured to include an amplifier circuit, a decoder circuit, and the like, respectively.
  • a pixel signal converted into a digital signal from the horizontal transfer unit 50a is input to the processing unit 60a.
  • the processing unit 60a performs signal processing such as code conversion processing and correlation double sampling on the signal input from the horizontal transfer unit 50a, and outputs the signal to the signal output unit 70a.
  • a pixel signal converted into a digital signal from the horizontal transfer unit 50b is input to the processing unit 60b.
  • the processing unit 60b performs signal processing such as code conversion processing and correlation double sampling on the signal input from the horizontal transfer unit 50b, and outputs the signal to the signal output unit 70b.
  • the second supply unit 120a generates a control signal for operating the processing unit 60a, a pulse signal (pulse) in the present embodiment, and supplies the generated pulse signal to the processing unit 60a.
  • the second supply unit 120b generates a control signal for operating the processing unit 60b, a pulse signal in the present embodiment, and supplies the generated pulse signal to the processing unit 60b.
  • the second supply unit 120a and the second supply unit 120b are each controlled by the read control unit 100. Note that these control signals may be signals having a constant potential (for example, power supply potential).
  • the signal output unit 70a and the signal output unit 70b each have an output circuit corresponding to a high-speed interface such as SLVS or LVDS.
  • the signal output unit 70a outputs (transmits) the signal input from the processing unit 60a to the control unit 4 of the camera 1 at high speed.
  • the signal output unit 70b outputs the signal input from the processing unit 60b to the control unit 4 at high speed.
  • FIG. 3 is a diagram showing a configuration example of pixels of the image sensor according to the first embodiment.
  • the pixel 10 includes a photoelectric conversion unit 11, a transfer unit 12, a reset unit 13, a floating diffusion (FD) 14, an amplification unit 15, and a selection unit 16.
  • the photoelectric conversion unit 11 is a photodiode PD, which converts incident light into electric charges and stores the photoelectrically converted electric charges.
  • the transfer unit 12 is composed of a transistor M1 controlled by a signal TX, and transfers the charge photoelectrically converted by the photoelectric conversion unit 11 to the FD 14.
  • the transistor M1 is a transfer transistor.
  • the capacitance C of the FD 14 accumulates (holds) the electric charge transferred to the FD 14 and converts it into a voltage.
  • the amplification unit 15 is composed of a transistor M3 whose gate (terminal) is connected to the FD 14, and outputs a signal based on the voltage of the capacitance C of the FD 14.
  • the amplification unit 15 is connected to the vertical signal line 25 via the selection unit 16.
  • the transistor M3 is an amplification transistor.
  • the amplification unit 15 and the selection unit 16 form an output unit that generates and outputs a signal based on the electric charge generated by the photoelectric conversion unit 11.
  • the reset unit 13 is composed of the transistor M2 controlled by the signal RST, discharges the electric charge accumulated in the FD 14, and resets the voltage of the FD 14.
  • the transistor M2 is a reset transistor.
  • the selection unit 16 is composed of a transistor M4 controlled by a signal SEL, and electrically connects or disconnects the amplification unit 15 and the vertical signal line 25.
  • the transistor M4 of the selection unit 16 outputs a signal from the amplification unit 15 to the vertical signal line 25 when it is in the ON state.
  • the transistor M4 is a selection transistor.
  • the pixel 10 transmits a signal (dark signal) when the voltage of the FD 14 is reset and a signal (photoelectric conversion signal) corresponding to the electric charge transferred from the photoelectric conversion unit 11 to the FD 14 by the transfer unit 12 as a vertical signal line 25. Output sequentially to.
  • the dark signal is an analog signal indicating a reference level for the photoelectric conversion signal.
  • the photoelectric conversion signal is an analog signal generated based on the charge photoelectrically converted by the photoelectric conversion unit 11.
  • the dark signal and the photoelectric conversion signal sequentially output from the pixel 10 are input to the horizontal addition unit 42 via the vertical signal line 25.
  • FIG. 4 is a diagram showing a partial configuration example of the image pickup device according to the first embodiment.
  • FIG. 4 shows a part of pixels 10 among a plurality of pixels provided in the image sensor 3, a column circuit unit 40a, a horizontal transfer unit 50a, a processing unit 60a, and a signal output unit 70a. .. Further, in FIG. 4, the pixel 10 in the upper left corner is the pixel 10 (1,1) in the first row and the first column, and the pixel 10 in the lower right corner is the pixel 10 (5, 17) in the fifth row and the 17th column. , 85 pixels 10 of 17 pixels in the row direction ⁇ 5 pixels in the column direction are illustrated.
  • the horizontal addition unit 42a is a switch that connects or disconnects the vertical signal line 25a (vertical signal line 25a1 to vertical signal line 25a9 in FIG. 4) and the AD conversion unit 43a (AD conversion unit 43a1 to AD conversion unit 43a9 in FIG. 4). It has SW1 (SW1a to SW1i in FIG. 4). Further, the horizontal addition unit 42a has switches SW2 (SW2a to SW2f in FIG. 4) for connecting or disconnecting adjacent vertical signal lines 25a.
  • the switch SW2 is a connection portion that connects the vertical signal lines 25.
  • the switch SW1 and the switch SW2 are on / off controlled by the read control unit 100 (see FIG. 2).
  • the AD conversion unit 43a is configured to include a comparison unit 44 and a storage unit 45, and converts a pixel signal input via the horizontal addition unit 42a into a digital signal having a predetermined number of bits.
  • the comparison unit 44 includes a comparator circuit. A current for operating the comparator circuit is supplied to the comparison unit 44 of the AD conversion unit 43a from the first supply unit 110a (see FIG. 2).
  • the comparison unit 44 compares the signal output from the pixel 10 with the reference signal (lamp signal) that changes constantly with the passage of time, and outputs the output signal as the comparison result to the storage unit 45.
  • the storage unit 45 is composed of a plurality of latch circuits corresponding to the number of bits of the digital signal to be stored. An output signal indicating a comparison result is input to the storage unit 45 from the comparison unit 44, and a clock signal indicating a count value is input from a counter circuit (not shown).
  • the storage unit 45 stores as a digital signal a count value according to the elapsed time from the start of comparison by the comparison unit 44 until the comparison result is inverted, based on the output signal of the comparison unit 44 and the clock signal from the counter circuit. .. In other words, the storage unit 45 responds to the time until the magnitude relationship between the level of the signal output from the pixel 10 and the level of the reference signal changes (inverts) based on the signal output from the comparison unit 44.
  • the count value is stored as a digital signal.
  • the comparison unit 44 compares the dark signal with the reference signal and outputs the comparison result to the storage unit 45. Based on the comparison result by the comparison unit 44 and the clock signal, the storage unit 45 sets a count value according to the elapsed time from the start of the comparison by the comparison unit 44 to the inversion of the comparison result as a digital signal corresponding to the dark signal.
  • the comparison unit 44 compares the photoelectric conversion signal with the reference signal and outputs the comparison result to the storage unit 45. To do.
  • the storage unit 45 Based on the comparison result by the comparison unit 44 and the clock signal, the storage unit 45 sets a count value according to the elapsed time from the start of the comparison by the comparison unit 44 to the inversion of the comparison result as a digital signal according to the photoelectric conversion signal.
  • the AD conversion unit 43a converts the photoelectric conversion signal, which is an analog signal, into a digital signal having a predetermined number of bits, and converts the dark signal, which is an analog signal, into a digital signal having a predetermined number of bits. Further, the AD conversion unit 43a has an output circuit (not shown) that operates by the current supplied from the first supply unit 110a, and outputs the digital signal stored in the storage unit 45 to the horizontal transfer unit 50a.
  • the horizontal transfer unit 50a has a switch SW3 (SW3a to SW3i in FIG. 4), a data lane 55 (data lanes 55a to 55c), a sense amplifier 62 (sense amplifiers 62a to 62c), and an AND circuit 61.
  • the switch SW3 is on / off controlled by the read control unit 100 (see FIG. 2) to connect or disconnect the AD conversion unit 43a and the data lane 55.
  • the data lane 55 is provided for a plurality of AD conversion units 43a, and transfers (transmits) a digital signal input from each AD conversion unit 43a via the switch SW3 to the sense amplifier 62.
  • the data lane 55 is a transmission line for transmitting a pixel signal converted into a digital signal.
  • the horizontal transfer unit 50a has a data lane 55a, a data lane 55b, and a data lane 55c.
  • Each of the data lanes 55a to 55c is composed of a plurality of signal lines corresponding to the number of bits of the transmitted digital signal.
  • the sense amplifier 62 is composed of a plurality of amplifier circuits corresponding to the number of bits of the input digital signal, and is arranged for each data lane 55.
  • the sense amplifier 62a is provided for the data lane 55a
  • the sense amplifier 62b is provided for the data lane 55b
  • the sense amplifier 62c is provided for the data lane 55c.
  • a control signal for operating the amplifier circuit and a pulse signal in the present embodiment are supplied to the sense amplifiers 62a to 62c from the second supply unit 120a (see FIG. 2), respectively.
  • the sense amplifiers 62a to 62c amplify and read the signal input to the data lane 55 connected to each of them.
  • the control signal for operating the amplifier circuit may be a signal having a constant potential (for example, a power supply potential).
  • a signal V1 and a signal V2 are input to the AND circuit 61.
  • the signal V1 is also input to the sense amplifier 62b.
  • the output signal of the AND circuit 61 is input to the sense amplifier 62a and the sense amplifier 62c, respectively.
  • the signal V1 and the signal V2 are signals used for controlling the sense amplifiers 62a to 62c.
  • the read control unit 100 controls the operating states of the sense amplifiers 62a to 62c by controlling the signal V1 and the signal V2. In this way, the horizontal transfer unit 50a sequentially outputs the signal converted into the digital signal by each AD conversion unit 43a to the processing unit 60a.
  • the processing unit 60a has a signal processing unit 64 (signal processing units 64a to 64c).
  • the signal processing unit 64 is provided for each sense amplifier 62.
  • the signal processing unit 64a is provided for the sense amplifier 62a
  • the signal processing unit 64b is provided for the sense amplifier 62b
  • the signal processing unit 64c is provided for the sense amplifier 62c.
  • the signal processing unit 64 is composed of a decoding circuit, a memory circuit, and the like.
  • the signal processing unit 64 performs signal processing such as code conversion processing and correlation double sampling on the signal input from the sense amplifier 62.
  • the signal processing unit 64 outputs the signal after signal processing to the signal output unit 70a.
  • the signal output unit 70a has output I / F units 71a to 71c.
  • the output I / F units 71a to 71c are configured by an output circuit corresponding to a high-speed interface such as SLVS.
  • the output I / F unit 71a outputs the signal input from the signal processing unit 64a to the control unit 4 of the camera 1.
  • the output I / F unit 71b outputs the signal input from the signal processing unit 64b to the control unit 4, and the output I / F unit 71c outputs the signal input from the signal processing unit 64c to the control unit 4. To do.
  • the configurations of the column circuit unit 40b, the horizontal transfer unit 50b, the processing unit 60b, and the signal output unit 70b are also the same as the configurations of the column circuit unit 40a, the horizontal transfer unit 50a, the processing unit 60a, and the signal output unit 70a described above. The same is true.
  • the read control unit 100 controls each switch of the horizontal addition unit 42 and the horizontal transfer unit 50 to individually read out the signal of each pixel of the image sensor 3 (individual read control), and a plurality of times. A process of adding and reading pixel signals (additional reading control) is performed.
  • the control unit 4 of the camera 1 controls the read control unit 100 to switch the pixel signal reading method.
  • the read control unit 100 turns off the switch SW2 of the horizontal addition unit 42, sequentially selects a plurality of pixels of the image sensor 3 line by line, and outputs the signal of the selected pixel to the AD conversion unit 43. To output to. Further, the read control unit 100 uses the plurality of data lanes 55 of the horizontal transfer unit 50 to sequentially output the pixel signals converted into digital signals by each AD conversion unit 43 to the processing unit 60.
  • the reading control unit 100 turns on the switch SW2 of the horizontal addition unit 42, sequentially selects a plurality of pixels of the image pickup element 3 line by line, and transmits signals of the plurality of pixels on the vertical signal line 25. to add.
  • the read-out control unit 100 outputs the signal of the added pixels to the AD conversion unit 43, which is a part of the plurality of AD conversion units 43 arranged in the image sensor 3.
  • a part of the AD conversion unit 43 to which the signal of the added pixels is input is connected to a part of the data lanes 55 of the plurality of data lanes 55 of the horizontal transfer unit 50. Will be done. Therefore, in the addition / reading control, the reading control unit 100 processes the signal of the pixel converted into a digital signal by each AD conversion unit 43 by using only a part of the data lanes 55 among the plurality of data lanes 55. It is possible to make the unit 60 output sequentially.
  • the read control unit 100 uses a part of the AD conversion unit 43 and a part of the data lane 55 when performing the addition / read control.
  • the other AD conversion unit 43 to which the signal of the added pixel is not input, the data lane 55 to which the AD conversion unit 43 is connected, and the sense amplifier 62 connected to the data lane 55 are added / read controlled.
  • the read control unit 100 controls the first supply unit 110 to stop the current supplied to the AD conversion unit 43, which is not used when performing the addition / read control. Further, the read control unit 100 stops the operation of the data lane 55 which is not used when performing the addition read control.
  • the read control unit 100 controls the second supply unit 120 to stop the operation of the sense amplifier 62 which is not used when performing the addition read control. As a result, the power consumption of the image sensor 3 can be reduced. Therefore, when shooting a moving image at a high frame rate, it is possible to suppress an increase in power consumption by performing addition / reading control.
  • the AD conversion unit 43 used when performing addition / reading control is, for example, an AD conversion unit 43a2, an AD conversion unit 43a5, and an AD conversion unit 43a8.
  • the AD conversion unit 43a2, the AD conversion unit 43a5, and the AD conversion unit 43a8 are connected to the same data lane 55b among the plurality of data lanes 55a to 55c via the switch SW3b, the switch SW3e, and the switch SW3h, respectively.
  • a part of the AD conversion unit 43 (AD conversion units 43a2, 43a5, 43a8 in FIG. 4), a part of the data lane 55 (data lane 55b in FIG. 4), and a part of the sense amplifier 62 (in FIG. 4) of the image sensor 3.
  • the sense amplifier 62b) constitutes a first output unit that outputs the pixel signal output to the vertical signal line 25 to the processing unit 60.
  • the first output unit is supplied with the current from the first supply unit 110 and the pulse signal from the second supply unit 120 both when the individual read control is performed and when the additive read control is performed. It becomes an operating state.
  • AD conversion units 43 AD conversion units 43a1, 43a3, 43a4, 43a6, 43a7, 43a9 in FIG. 4
  • other data lanes 55 data lanes 55a, 55c in FIG. 4
  • the 62 sense amplifiers 62a and 62c in FIG. 4 constitutes a second output unit that outputs the pixel signal output to the vertical signal line 25 to the processing unit 60.
  • the second output unit is put into an operating state by being supplied with a current from the first supply unit 110 and a pulse signal from the second supply unit 120.
  • the addition / reading control is performed, the pixel signal is not input to the second output unit.
  • the read control unit 100 stops the supply of current to the second output unit by the first supply unit 110, and causes the second supply unit 120 to pulse to the second output unit. Stop the signal supply.
  • the second output unit is stopped without the current being supplied from the first supply unit 110 and the pulse signal not being supplied from the second supply unit 120.
  • the sense amplifier 62 (sense amplifiers 62a and 62c in FIG. 4) of the second output unit is not used in the addition / reading control.
  • the read control unit 100 causes the second supply unit 120 to stop the supply of the pulse signal to the sense amplifiers 62a and 62c.
  • the sense amplifiers 62a and 62c are stopped (paused) without being supplied with the pulse signal from the second supply unit 120.
  • the second output unit is stopped, and the power consumption of the image sensor 3 is reduced.
  • the read control unit 100 When the individual read control is selected (set) by the control unit 4, the read control unit 100 turns on the switches SW1a to SW1i of the horizontal addition unit 42 and turns off the switches SW2a to SW2f. Further, the read control unit 100 sets both the signal V1 and the signal V2 to a high level. As a result, the sense amplifiers 62a to 62c are in a state where they can amplify and read the input signal.
  • the read control unit 100 turns on the reset units 13 of the R pixels 10 (1,1) to the R pixels 10 (1,17), which are the pixels of the first row. As a result, the voltage of each FD 14 is reset in the pixel 10 in the first row. Further, the selection unit 16 of the pixel 10 in the first row is turned on. The read control unit 100 turns off the selection units 16 of the pixels 10 in the rows other than the first row. As a result, each dark signal of the R pixel 10 (1,1) to the R pixel 10 (1,17) in the first row is the selection unit 16 of each pixel and the vertical signal line connected to each pixel. It is output to the AD conversion unit 43a1 to the AD conversion unit 43a9 via the vertical signal lines 25a9 from 25a1 and the switches SW1a to SW1i, respectively.
  • the AD conversion unit 43a1 to the AD conversion unit 43a9 convert the input dark signal into a digital signal.
  • the read control unit 100 controls the switches SW3a to SW3i of the horizontal transfer unit 50a to sequentially output the dark signal converted into a digital signal by each AD conversion unit 43a to the processing unit 60a via the sense amplifier 62. ..
  • the read control unit 100 outputs the digital signals converted by the AD conversion units 43a1 to 43a3 to the processing units 60a via the data lanes 55a to 55c, respectively, with only the switches SW3a to SW3c of the switches SW3a to SW3i turned on. Let me.
  • the read control unit 100 turns on only the switches SW3d to SW3f among the switches SW3a to SW3i, and processes the digital signals converted by the AD conversion units 43a4 to 43a6 via the data lanes 55a to 55c, respectively. To output to. After that, the read control unit 100 turns on only the switches SW3g to SW3i among the switches SW3a to SW3i, and processes the digital signals converted by the AD conversion units 43a7 to 43a9 via the data lanes 55a to 55c, respectively. To output to.
  • the read control unit 100 turns on the transfer units 12 of the R pixels 10 (1,1) to the R pixels 10 (1,17), which are the pixels of the first row. As a result, in the pixel 10 of the first row, the charge photoelectrically converted in each PD 11 is transferred to the FD 14.
  • the photoelectric conversion signals of the R pixels 10 (1,1) to the R pixels 10 (1,17) in the first row are the selection unit 16 of each pixel, the vertical signal line 25 connected to each pixel, and the like. It is output to the AD conversion unit 43a1 to the AD conversion unit 43a9, respectively, via the switch SW1.
  • the AD conversion unit 43a1 to the AD conversion unit 43a9 convert the input photoelectric conversion signal into a digital signal.
  • the photoelectric conversion signals converted into digital signals by the AD conversion units 43a1 to 43a9 are processed via the data lanes 55a to 55c, respectively, in the same manner as when the dark signals converted into digital signals are sequentially output to the processing units 60a. It is sequentially output to unit 60a.
  • the read control unit 100 reads a dark signal and photoelectric signals from pixels 10 (2, 1) to 10 (2, 17), which are pixels in the second row, in the same manner as in the case of reading a signal from the pixels in the first row. Read the converted signal. Similarly, the read control unit 100 sequentially selects the pixels of the third and subsequent rows one by one in the order of the third row, the fourth row, the fifth row, and the sixth row, and signals from each selected pixel. Is read.
  • the read control unit 100 individually reads the signal of the pixel of the image sensor 3.
  • the dark signal and photoelectric conversion signal sequentially output to the data lanes 55a to 55c are subjected to signal processing such as correlation double sampling by the processing unit 60a.
  • the signal output to the data lane 55a is input to the signal processing unit 64a via the sense amplifier 62a, processed by the signal processing unit 64a, and then output to the control unit 4 by the output I / F unit 71a.
  • the signal output to the data lane 55b is input to the signal processing unit 64b via the sense amplifier 62b, processed by the signal processing unit 64b, and then output to the control unit 4 by the output I / F unit 71b.
  • the signal output to the data lane 55c is input to the signal processing unit 64c via the sense amplifier 62c, and after the signal processing is performed by the signal processing unit 64c, the output I / F unit 71c sends the signal to the control unit 4. It is output.
  • addition / reading control a case where signals of the same color pixels are added and read out for each of three pixels in the row direction will be described.
  • the read control unit 100 When the addition / reading control is selected by the control unit 4, the read control unit 100 turns on the switch SW1b, the switch SW1e, and the switch SW1h of the horizontal addition unit 42. The read control unit 100 turns off the switch SW1a, the switch SW1c, the switch SW1d, the switch SW1f, the switch SW1g, and the switch SW1i. Further, the read control unit 100 turns on the switch SW2a to the switch SW2f. The read control unit 100 controls the first supply unit 110a to stop the supply of current to the AD conversion units 43a1, 43a3, 43a4, 43a6, 43a7, 43a9. Further, the read control unit 100 sets the signal V1 to a high level so that the sense amplifier 62b can operate, and sets the signal V2 to a low level to stop the sense amplifier 62a and the sense amplifier 62c.
  • the read control unit 100 turns on the reset units 13 of the R pixels 10 (1,1) to the R pixels 10 (1,17), which are the pixels of the first row. In addition, the selection units 16 of the pixels in the first row are turned on. The read control unit 100 turns off the pixel selection units 16 of the pixels in the rows other than the first row. Since both the switch SW2a and the switch SW2b are in the ON state, each amplification unit 15 of the R pixel 10 (1,1), the R pixel 10 (1,3), and the R pixel 10 (1,5) is a vertical signal. It is electrically connected via the wires 25a1 to 25a3.
  • the dark signal of the R pixel 10 (1,1), the dark signal of the R pixel 10 (1,3), and the dark signal of the R pixel 10 (1,5) are added and averaged. Further, since the switch SW1b is in the ON state, the added dark signal is output to the AD conversion unit 43a2.
  • the dark signal of the R pixel 10 (1,7), the dark signal of the R pixel 10 (1,9), and the dark signal of the R pixel 10 (1,11) are added and averaged, and the dark signal of the R pixel 10 (1,11) is added and averaged, and the dark signal is added and averaged, and the dark signal is passed through the switch SW1e. It is output to the AD conversion unit 43a5. Further, the dark signal of the R pixel 10 (1,13), the dark signal of the R pixel 10 (1,15), and the dark signal of the R pixel 10 (1,17) are added and averaged, and AD is performed via the switch SW1h. It is output to the conversion unit 43a8.
  • the AD conversion unit 43a2, the AD conversion unit 43a5, and the AD conversion unit 43a8 each convert the added dark signal into a digital signal.
  • the read control unit 100 sequentially turns on the switch SW3b, the switch SW3e, and the switch SW3h of the horizontal transfer unit 50a, and sends the digital signal converted by each AD conversion unit 43a to the processing unit 60a via the sense amplifier 62. Output sequentially.
  • the read control unit 100 turns on only the switch SW3b among the switches SW3a to SW3i, and outputs the digital signal converted by the AD conversion unit 43a2 to the processing unit 60a via the data lane 55b.
  • the read control unit 100 turns on only the switch SW3e of the switches SW3a to SW3i, and outputs the digital signal converted by the AD conversion unit 43a5 to the processing unit 60a via the data lane 55b.
  • the read control unit 100 turns on only the switch SW3h among the switches SW3a to SW3i, and outputs the digital signal converted by the AD conversion unit 43a8 to the processing unit 60a via the data lane 55b.
  • the read control unit 100 turns on the transfer units 12 of the R pixels 10 (1,1) to the R pixels 10 (1,17), which are the pixels of the first row. As a result, in the pixel 10 of the first row, the charge photoelectrically converted in each PD 11 is transferred to the FD 14. Since both the switch SW2a and the switch SW2b are in the ON state, each amplification unit 15 of the R pixel 10 (1,1), the R pixel 10 (1,3), and the R pixel 10 (1,5) is a vertical signal. It is electrically connected via the wires 25a1 to 25a3.
  • the photoelectric conversion signal of the R pixel 10 (1,1), the photoelectric conversion signal of the R pixel 10 (1,3), and the photoelectric conversion signal of the R pixel 10 (1,5) are added and averaged. Further, since the switch SW1b is in the ON state, the added and averaged photoelectric conversion signal is output to the AD conversion unit 43a2.
  • the photoelectric conversion signal of the R pixel 10 (1,7), the photoelectric conversion signal of the R pixel 10 (1,9), and the photoelectric conversion signal of the R pixel 10 (1,11) are added and averaged, and the switch SW1e Is output to the AD conversion unit 43a5 via. Further, the photoelectric conversion signal of the R pixel 10 (1,13), the photoelectric conversion signal of the R pixel 10 (1,15), and the photoelectric conversion signal of the R pixel 10 (1,17) are added and averaged, and the switch SW1h is pressed. It is output to the AD conversion unit 43a8 via the device.
  • the AD conversion unit 43a2, the AD conversion unit 43a5, and the AD conversion unit 43a8 each convert the added photoelectric conversion signal into a digital signal.
  • the read control unit 100 sequentially turns on the switch SW3b, the switch SW3e, and the switch SW3h of the horizontal transfer unit 50a, and sends the digital signal converted by each AD conversion unit 43a to the processing unit 60a via the sense amplifier 62. Output sequentially.
  • the read control unit 100 turns on only the switch SW3b among the switches SW3a to SW3i, and outputs the digital signal converted by the AD conversion unit 43a2 to the processing unit 60a via the data lane 55b.
  • the read control unit 100 turns on only the switch SW3e of the switches SW3a to SW3i, and outputs the digital signal converted by the AD conversion unit 43a5 to the processing unit 60a via the data lane 55b.
  • the read control unit 100 turns on only the switch SW3h among the switches SW3a to SW3i, and outputs the digital signal converted by the AD conversion unit 43a8 to the processing unit 60a via the data lane 55b.
  • the read control unit 100 adds from the pixels 10 (2, 1) to 10 (2, 17), which are the pixels of the second row, in the same manner as in the case of reading the signal added from the pixels of the first row.
  • the dark signal and the photoelectric conversion signal are read out.
  • the read control unit 100 sequentially selects the pixels of the third and subsequent rows one by one in the order of the third row, the fourth row, the fifth row, and the sixth row, and signals from each selected pixel. Is read.
  • the reading control unit 100 adds and reads the signals of the plurality of pixels of the image pickup device 3.
  • the added dark signal and photoelectric conversion signal are converted into digital signals by the AD conversion unit 43, and then sequentially output to the data lane 55b.
  • the dark signal and photoelectric conversion signal sequentially output to the data lane 55b are input to the signal processing unit 64b via the sense amplifier 62b, and are output after signal processing such as correlation double sampling is performed by the signal processing unit 64b. It is output to the control unit 4 by the I / F unit 71b.
  • FIG. 5 is a diagram showing a layout example of a part of the image sensor according to the first embodiment.
  • the image pickup device 3 is configured by using a semiconductor substrate having p-well 201 and p-well 202.
  • the p-well 201 is provided with a region 210 and a region 211 formed so as to surround the region 210.
  • the p-well 202 is provided with a region 220 and a region 221 formed so as to surround the region 220.
  • the region 210 in the p-well 201 is a region (analog circuit region) in which the elements constituting the analog circuit are formed.
  • the comparison unit 44 of the AD conversion unit 43 is provided in the analog circuit area 210.
  • the region 220 in the p-well 202 is a region (digital circuit region) in which the elements constituting the digital circuit are formed.
  • the storage unit 45 and the horizontal transfer unit 50 are provided in the digital circuit area 220.
  • the region 211 and the region 221 are p + regions formed by using p-type impurities, respectively. Regions 211 and 221 respectively function as guard rings to prevent charge from leaking into adjacent regions.
  • the analog circuit area 210 and the digital circuit area 220 are arranged close to each other, and a parasitic capacitance 90 is formed between the analog circuit area 210 and the digital circuit area 220. Further, since the comparison unit 44 of the analog circuit area 210 and the horizontal transfer unit 50 of the digital circuit area 220 are arranged relatively close to each other, they may interfere with each other via the parasitic capacitance 90 to generate noise. If the operating state of the horizontal transfer unit 50 changes while the AD conversion unit 43 is performing the AD conversion, the noise interference state changes during the AD conversion, so that the AD conversion result may vary. The accuracy of AD conversion may decrease due to the change in the magnitude of noise exerted by the horizontal transfer unit 50 on the AD conversion unit 43.
  • the AD conversion unit 43 used in the addition / reading control is connected to different data lanes 55.
  • the AD conversion unit 43a2 is connected to the data lane 55a
  • the AD conversion unit 43a5 is connected to the data lane 55b
  • the AD conversion unit 43a8 is connected to the data lane 55c.
  • the reading control unit 100 when performing addition / reading control, the reading control unit 100 outputs the digital signal converted by the AD conversion unit 43a2 to the data lane 55a, and outputs the digital signal converted by the AD conversion unit 43a5 to the data lane.
  • the operation of outputting to the 55b and the operation of outputting the digital signal converted by the AD conversion unit 43a8 to the data lane 55c are performed at the same time.
  • FIG. 6 is a diagram comparing the read control according to the first embodiment and the read control according to the comparative example.
  • FIG. 6A shows the operating states of the AD conversion unit 43 and the data lanes 55a to 55c when the image sensor according to the present embodiment performs individual read-out control.
  • FIG. 6B shows the operating states of the AD conversion unit 43 and the data lanes 55a to 55c when the image sensor according to the comparative example performs additive / readout control.
  • FIG. 6C shows the operating states of the AD conversion unit 43 and the data lanes 55a to 55c when the image sensor according to the present embodiment performs additive / readout control. Note that FIGS.
  • FIGS. 6A to 6C in order to compare the operating states of the data lanes 55a to 55c during the period of the AD conversion process by the AD conversion unit 43, the signal of the pixel in the (N + 1) th row The AD conversion process and the signal transfer process of the pixel in the Nth row are shown side by side.
  • the read control unit 100 sequentially outputs the signal of the pixel converted into the digital signal to the processing unit 60 by using the three data lanes 55a to 55c of the horizontal transfer unit 50. ..
  • the data lanes 55a to 55c sequentially output the signal of the pixel in the Nth line to the processing unit 60.
  • the period from time t1 to time t4 is a period (read period) for reading the signal of the pixel in the Nth row to the processing unit 60.
  • the AD conversion units 43a1 to 43a9 sequentially convert the photoelectric conversion signal and the dark signal output from the pixels of the (N + 1) th row into digital signals.
  • the period from time t1 to time t4 is a period for converting the signal of the pixel in the (N + 1) th row into a digital signal.
  • the individual read control in the case of the comparative example is also the same as in FIG. 6A.
  • the reading control unit 100 sequentially outputs the pixel signals to the processing unit 60 using the three data lanes 55a to 55c. Since the signals of the pixels are added and read by 3 pixels in the horizontal direction, the number of signals (data amount) transferred to the processing unit 60 by the horizontal transfer unit 50 is 1/3 of that in the case of individual read control. Become. Further, since the signal of the pixel with the number of signals of 1/3 is read out to the processing unit 60 using the three data lanes 55a to 55c as in the case of the individual read-out control, the read in the case of the additive read-out control according to the comparative example. The period is approximately 1/3 of the read period in the case of individual read control.
  • the data lanes 55a to 55c are the Nth line input from the AD conversion units 43a2, 43a5, 43a8.
  • the signals of the eye pixels are sequentially output to the processing unit 60.
  • the reading of the signal of the Nth row pixel to the processing unit 60 is completed.
  • the data lanes 55a to 55c are in a state in which the pixel signal is not input from the AD conversion unit 43 and is not used for data transfer.
  • the AD conversion units 43a2, 43a5, 43a8 sequentially convert the photoelectric conversion signal and the dark signal of the added pixels in the (N + 1) th row into digital signals.
  • the period from time t1 to time t4 is a period for converting the signal of the pixel in the (N + 1) th row into a digital signal, as in the case of individual read control.
  • the data lanes 55a to 55c change from the operating state to the stopped state in the middle of the period in which the AD conversion process of the pixel signal of the (N + 1) th row is performed. Therefore, in the comparative example, when the addition / reading control is performed, the noise received by the AD conversion unit 43 changes during the period in which the AD conversion process is performed by the AD conversion unit 43. As a result, in the comparative example, the accuracy of the AD conversion is lowered. It is conceivable to transfer signals to the data lanes 55a to 55c during the period from time t2 to time t4 to suppress the change in noise received by the AD conversion unit 43, but in this case, the power consumption increases. Resulting in.
  • the read control unit 100 uses one data lane 55b to sequentially output pixel signals to the processing unit 60 when performing additive read control.
  • the data lane 55 used for the addition / reading control is aggregated into one data lane 55b.
  • the data lane 55b outputs the pixel signals sequentially input from the AD conversion units 43a2, 43a5, and 43a8 to the processing unit 60 during the period from time t1 to time t4.
  • the data lanes 55b are in the operating state
  • the data lanes 55a and 55c are in the stopped state.
  • the period from the time t1 to the time t4 is the period for reading the signal of the pixel in the Nth line to the processing unit 60, as in the case of performing the individual read control. ..
  • the data lanes 55b remain in the operating state and the data lanes 55a and 55c are in the stopped state during the period in which the AD conversion process of the pixel signal in the (N + 1) th row is performed. There is up to. As a result, it is possible to prevent the noise received by the AD conversion unit 43 from changing during the period during which the AD conversion process is performed by the AD conversion unit 43. As a result, in the present embodiment, it is possible to prevent the accuracy of AD conversion from being lowered. Further, in the present embodiment, since the data lane 55 used for the addition / reading control is narrowed down, the power consumption can be reduced.
  • the image pickup element 3 has a photoelectric conversion unit 11 that generates a charge by photoelectric conversion, and has a first pixel and a second pixel (pixel 10) that output a signal based on the charge generated by the photoelectric conversion unit 11.
  • the first signal line for example, vertical signal line 25a2 that outputs the signal of the first pixel
  • the second signal line for example, vertical signal line 25a3 that outputs the signal of the second pixel
  • the first signal line are output.
  • the first output unit (for example, AD conversion unit 43a2, data lane 55b, and sense amplifier 62b) that outputs at least one of the signal and the signal output to the second signal line to the processing unit 60 that processes the signal
  • the second The second output unit (for example, AD conversion unit 43a3, data lane 55c, and sense amplifier 62c) that outputs the signal output to the signal line to the processing unit 60, and the signal of the first pixel and the signal of the second pixel
  • a control unit (reading control unit 100) for performing the second control to be performed is provided.
  • the image sensor 3 operates the first output unit of the first and second output units, and performs addition / reading control to output the signal of the added pixels to the processing unit 60. Therefore, the power consumption of the image sensor 3 can be reduced by stopping the second output unit when performing addition / reading control.
  • the image sensor 3 uses the data lane 55b of the data lanes 55a to 55c when performing addition / reading control for adding and reading the pixel signals for each of three pixels in the horizontal direction.
  • the signal of the added pixel is sequentially output to the processing unit 60.
  • the data lanes 55b remain in the operating state
  • the data lanes 55a and 55c remain in the stopped state. Therefore, it is possible to prevent the operating state of the data lane 55 from changing during the period in which the AD conversion process is performed by the AD conversion unit 43, and the noise received by the AD conversion unit 43 from changing. As a result, it is possible to suppress a decrease in the accuracy of AD conversion.
  • FIG. 7 is a diagram showing a partial configuration example of the image pickup device according to the first modification.
  • the image pickup device 3 according to the first modification includes an AND circuit 63.
  • the clock signal CLK and the signal V3 are input to the AND circuit 63.
  • the clock signal CLK is also input to the signal processing unit 64b.
  • the output signal of the AND circuit 63 is input to the signal processing unit 64a and the signal processing unit 64c, respectively.
  • the read control unit 100 controls the operating states of the signal processing units 64a and 64c by controlling the signal V3.
  • the read control unit 100 sets the signal V3 to a high level when the individual read control is selected by the control unit 4.
  • the clock signal CLK is input to the signal processing units 64a and 64c via the AND circuit 63.
  • the signal processing units 64a to 64c can perform signal processing on the signal output from the sense amplifier 62 based on the clock signal CLK. It becomes a state.
  • the read control unit 100 sets the signal V3 to a low level when the additive read control is selected by the control unit 4. As a result, the signal processing units 64a and 64c are stopped without inputting the clock signal. Since the clock signal CLK is input to the signal processing unit 64b, the signal processing unit 64b is in an operable state.
  • the read control unit 100 controls the signal V3 input to the AND circuit 63 to control the operating states of the signal processing units 64a and 64c. Therefore, the read control unit 100 can reduce the power consumption of the image sensor 3 by stopping the signal processing units 64a and 64c when performing the addition / read control.
  • FIG. 8 is a diagram showing a partial configuration example of the image pickup device according to the second modification.
  • the image sensor 3 according to the second modification includes a conversion unit 65 and multiplexers 66a to 66c.
  • the conversion unit 65 is connected to the signal processing unit 64b, and outputs the signal input from the signal processing unit 64b by dividing it into the multiplexers 66a to 66c.
  • the multiplexer 66a is controlled by the read control unit 100, and selects a signal to be output to the output I / F unit 71a from a signal output by the signal processing unit 64a and a signal output by the conversion unit 65.
  • the multiplexer 66b is controlled by the read control unit 100, and selects the signal output to the output I / F unit 71b from the signal output by the signal processing unit 64b and the signal output by the conversion unit 65.
  • the multiplexer 66c is controlled by the read control unit 100, and selects the signal output to the output I / F unit 71c from the signal output by the signal processing unit 64c and the signal output by the conversion unit 65.
  • the multiplexer 66a outputs the pixel signal input from the signal processing unit 64a to the output I / F unit 71a.
  • the multiplexer 66b outputs the pixel signal input from the signal processing unit 64b to the output I / F unit 71b.
  • the multiplexer 66c outputs a pixel signal input from the signal processing unit 64c to the output I / F unit 71c.
  • the output I / F units 71a, 71b, and 71c output the signals input from the signal processing units 64a, 64b, and 64c to the control unit 4, respectively.
  • the signal processing unit 64b performs signal processing on the pixel signals sequentially input via the data lane 55b and the sense amplifier 62b, and sequentially outputs the signals to the conversion unit 65.
  • the conversion unit 65 divides the signals sequentially input from the signal processing unit 64b into the multiplexers 66a to 66c and outputs them.
  • the multiplexer 66a outputs the pixel signal input from the conversion unit 65 to the output I / F unit 71a
  • the multiplexer 66b outputs the pixel signal input from the conversion unit 65 to the output I / F unit 71b.
  • the multiplexer 66c outputs a pixel signal input from the conversion unit 65 to the output I / F unit 71c.
  • the output I / F units 71a, 71b, and 71c each output the signal input from the conversion unit 65 to the control unit 4.
  • the pixel signal is output to the control unit 4 by one output I / F unit 71b out of the three output I / F units 71a to 71c.
  • the pixel signals are output to the control unit 4 by the output I / F units 71a to 71c.
  • Signals can be output to the control unit 4 from the three output I / F units 71a to 71c in both the case of performing the individual read control and the case of performing the additive read control.
  • the number of output I / F units 71 used in the case of individual read control and the number of output I / F units 71 used in the case of additive read control can be made uniform. Therefore, it is possible to communicate the pixel signal between the image sensor 3 and the control unit 4 in the same manner as in the case of performing the addition / reading control and the case of performing the individual reading control.
  • FIG. 9 is a diagram showing a partial configuration example of the image pickup device according to the modified example 3.
  • the horizontal transfer unit 50 (horizontal transfer unit 50a in FIG. 9) has four data lanes 55: a data lane 55a, a data lane 55b, a data lane 55c, and a data lane 55d.
  • the horizontal transfer unit 50 further includes a sense amplifier 62d.
  • the processing unit 60 (processing unit 60a in FIG. 9) further includes a signal processing unit 64d and a multiplexer 66d.
  • the signal output unit 70 (signal output unit 70a in FIG. 9) further has an output I / F unit 71d.
  • the AD conversion unit 43 (AD conversion units 43a2, 43a5, 43a8 in FIG. 9) used in the addition / reading control is assigned to one of the two data lanes 55 (data lanes 55a, 55b in FIG. 9). Be connected.
  • the AD conversion unit 43a2 is connected to the data lane 55b
  • the AD conversion unit 43a5 is connected to the data lane 55a
  • the AD conversion unit 43a8 is connected to the data lane 55b.
  • the signal of the pixel of each line is AD via the selection unit 16 of each pixel, the vertical signal lines 25a1 to 25a9 connected to each pixel, and the switches SW1a to SW1i, respectively. It is output to the conversion unit 43a1 to the AD conversion unit 43a9.
  • the AD conversion unit 43a1 to the AD conversion unit 43a9 each convert the input pixel signal into a digital signal.
  • the read control unit 100 controls the switches SW3a to SW3i of the horizontal transfer unit 50a, and sequentially outputs the digital signals converted by the AD conversion units 43a1 to 43a9 to the processing units 60a by the data lanes 55a to 55d.
  • the signals output to the data lanes 55a to 55d are input to the signal processing units 64a to 64d via the sense amplifiers 62a to 62d, respectively, and after the signal processing is performed by the signal processing units 64a to 64d, the output I / It is output to the control unit 4 by the F units 71a to 71d.
  • the read control unit 100 sequentially outputs the pixel signals to the processing unit 60 using the two data lanes 55a and 55b.
  • the read control unit 100 outputs a digital signal converted by one AD conversion unit 43a (for example, AD conversion unit 43a2) to the data lane 55b, and another AD conversion unit 43 (for example, AD conversion unit 43).
  • the operation of outputting the digital signal converted in 43a5) to the data lane 55a is performed at the same time.
  • the signal output to the data lane 55a is input to the signal processing unit 64a via the sense amplifier 62a, processed by the signal processing unit 64a, and then output to the control unit 4 by the output I / F unit 71a.
  • the signal output to the data lane 55b is input to the signal processing unit 64b via the sense amplifier 62b, processed by the signal processing unit 64b, and then output to the control unit 4 by the output I / F unit 71b.
  • the data lanes 55c and 55d are in a state in which the pixel signal is not input from the AD conversion unit 43 and is not used for data transfer. Therefore, the power consumption of the image sensor 3 can be reduced by stopping the AD conversion unit 43 connected to the data lanes 55c and 55d, the sense amplifiers 62c and 62d, and the signal processing units 64c and 64d.
  • An amplifier unit may be provided between the switch SW1 connected to the vertical signal line 25 and the AD conversion unit 43.
  • the amplifier unit is provided for each vertical signal line 25, amplifies the pixel signal input via the vertical signal line 25 with a predetermined gain (amplification rate), and outputs the amplified pixel signal to the AD conversion unit 43. To do.
  • a current for operating the amplifier unit is supplied to the amplifier unit from the first supply unit 110.
  • the AD conversion unit 43 converts the amplified pixel signal into a digital signal and outputs it to the horizontal transfer unit 50.
  • AD conversion unit 43 of the image pickup element 3 A part of the AD conversion unit 43 of the image pickup element 3 (AD conversion units 43a2, 43a5, 43a8 in FIG. 4), an amplifier unit connected to some of these AD conversion units 43, and a part of the data lane 55 (FIG. 4).
  • the data lane 55b) and a part of the sense amplifier 62 form a first output unit that outputs the signal of the pixel output to the vertical signal line 25 to the processing unit 60.
  • another AD conversion unit 43 (AD conversion units 43a1, 43a3, 43a4, 43a6, 43a7, 43a9 in FIG. 4) of the image pickup element 3, an amplifier unit connected to these other AD conversion units 43, and other units.
  • the data lane 55 (data lanes 55a, 55c in FIG. 4) and the other sense amplifier 62 (sense amplifiers 62a, 62c in FIG. 4) output the pixel signal output to the vertical signal line 25 to the processing unit 60.
  • the second output unit is configured.
  • the read control unit 100 stops the supply of current to the second output unit by the first supply unit 110, and causes the second supply unit 120 to pulse to the second output unit. Stop the signal supply. As a result, when the addition / reading control is performed, the second output unit is stopped, and the power consumption of the image sensor 3 can be reduced.
  • the read control unit 100 may turn on the switches SW1a to SW1i of the horizontal addition unit 42 in the case of performing the addition / reading control or in the case of performing the individual reading control.
  • the signal of the added pixel is also input to the AD conversion unit 43 of the second output unit.
  • the read control unit 100 may control the second output unit so that the pixel signal is not output from the second output unit to the processing unit 60.
  • the read control unit 100 may stop the supply of the current to the second output unit by the first supply unit 110 so that the pixel signal is not output from the second output unit to the processing unit 60.
  • the read control unit 100 outputs the pixel signal to the second output unit 120 by stopping the supply of the pulse signal to the sense amplifiers 62 (sense amplifiers 62a and 62c in FIG. 4) of the second output unit.
  • the unit may not output to the processing unit 60.
  • the read control unit 100 supplies a signal of a constant potential (for example, 0 V or ground potential) to the sense amplifier 62 of the second output unit by the second supply unit 120 for a predetermined time, so that the second output unit 100 is second.
  • the sense amplifier 62 of the output unit may be stopped.
  • the signal processing unit 64 (signal processing units 64a and 64c in FIG. 4) connected to the second output unit does not process the pixel signal. 2
  • the signal processing unit 64 connected to the output unit may be controlled.
  • the read control unit 100 is connected to the second output unit by stopping the supply of the clock signal to the signal processing unit 64 connected to the second output unit, as shown in the example shown in FIG.
  • the signal processing unit 64 may not process the pixel signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

撮像素子は、光電変換により電荷を生成する第１光電変換部と第２光電変換部と、前記第１光電変換部で生成された電荷に基づく第１信号を出力する第１信号線と、前記第２光電変換部で生成された電荷に基づく第２信号を出力する第２信号線と、前記第１信号および前記第２信号の少なくとも一方を信号処理する処理部に出力する第１出力部と、前記第２信号を前記処理部に出力する第２出力部と、前記第１信号と前記第２信号とを前記第１出力部により前記処理部に出力させる第１制御と、前記第１信号を前記第１出力部により前記処理部に出力し、前記第２信号を前記第２出力部により前記処理部に出力させる第２制御とを行う制御部と、を備える。

Description

撮像素子、及び、撮像装置
　本発明は、撮像素子、及び、撮像装置に関する。
　従来から、複数の信号線を配置して画素の信号を出力する撮像素子が知られている（例えば特許文献１）。
国際公開第２０１０／１１３３９３号
　発明の第１の態様によると、撮像素子は、光電変換により電荷を生成する第１光電変換部と第２光電変換部と、前記第１光電変換部で生成された電荷に基づく第１信号を出力する第１信号線と、前記第２光電変換部で生成された電荷に基づく第２信号を出力する第２信号線と、前記第１信号および前記第２信号の少なくとも一方を信号処理する処理部に出力する第１出力部と、前記第２信号を前記処理部に出力する第２出力部と、前記第１信号と前記第２信号とを前記第１出力部により前記処理部に出力させる第１制御と、前記第１信号を前記第１出力部により前記処理部に出力し、前記第２信号を前記第２出力部により前記処理部に出力させる第２制御とを行う制御部と、を備える。
　発明の第２の態様によると、撮像装置は、第１の態様による撮像素子と、前記処理部で処理された信号に基づいて画像データを生成する生成部と、を備える。
第１の実施の形態に係る撮像装置の構成例を示す図である。 第１の実施の形態に係る撮像素子の構成例を示す図である。 第１の実施の形態に係る撮像素子の画素の構成例を示す図である。 第１の実施の形態に係る撮像素子の一部の構成例を示す図である。 第１の実施の形態に係る撮像素子の一部のレイアウト例を示す図である。 第１の実施の形態に係る読み出し制御と比較例に係る読み出し制御とを比較する図である。 変形例１に係る撮像素子の一部の構成例を示す図である。 変形例２に係る撮像素子の一部の構成例を示す図である。 変形例３に係る撮像素子の一部の構成例を示す図である。
（第１の実施の形態）
　図１は、第１の実施の形態に係る撮像装置の一例であるカメラ１の構成例を示す図である。カメラ１は、撮影光学系（結像光学系）２、撮像素子３、制御部４、メモリ５、表示部６、及び操作部７を備える。撮影光学系２は、焦点調節レンズ（フォーカスレンズ）を含む複数のレンズ及び開口絞りを有し、撮像素子３に被写体像を結像する。なお、撮影光学系２は、カメラ１から着脱可能にしてもよい。
　撮像素子３は、ＣＭＯＳイメージセンサやＣＣＤイメージセンサ等の撮像素子である。撮像素子３は、撮影光学系２を通過した光束を受光し、撮影光学系２により形成される被写体像を撮像する。撮像素子３には、光電変換部を有する複数の画素が二次元状（行方向及び列方向）に配置される。光電変換素子は、フォトダイオード（ＰＤ）によって構成される。撮像素子３は、受光した光を光電変換して信号を生成し、生成した信号を制御部４に出力する。
　メモリ５は、メモリカード等の記録媒体である。メモリ５には、画像データや制御プログラム等が記録される。メモリ５へのデータの書き込みや、メモリ５からのデータの読み出しは、制御部４によって制御される。表示部６は、画像データに基づく画像、シャッター速度や絞り値等の撮影に関する情報、及びメニュー画面等を表示する。操作部７は、レリーズボタン、電源スイッチ、各種モードを切り替えるためのスイッチなどの各種設定スイッチ等を含み、それぞれの操作に基づく信号を制御部４へ出力する。
　制御部４は、ＣＰＵやＦＰＧＡ、ＡＳＩＣ等のプロセッサ、及びＲＯＭやＲＡＭ等のメモリにより構成され、制御プログラムに基づきカメラ１の各部を制御する。制御部４は、撮像素子３を制御する信号を撮像素子３に供給して、撮像素子３の動作を制御する。また、制御部４は、撮像素子３から出力される信号に各種の画像処理を行って画像データを生成する。制御部４は、画像データを生成する画像生成部でもあり、撮像素子３から出力される信号に基づいて静止画像データや動画像データを生成する。画像処理には、階調変換処理や色補間処理等の公知の画像処理が含まれる。
　制御部４は、撮像素子３の各画素の信号を個別に読み出す処理と、複数の画素の信号を加算して読み出す処理とを行う。例えば、制御部４は、表示部６に被写体のスルー画像（ライブビュー画像）を表示する場合や動画撮影を行う場合に、複数の画素の信号を加算して読み出す処理を行う。また、制御部４は、高解像度の静止画撮影を行う場合に、各画素の信号を個別に読み出す処理を行う。
　図２は、第１の実施の形態に係る撮像素子の構成例を示す図である。撮像素子３は、画素部（画素領域）２０と、カラム回路部４０（カラム回路部４０ａ、カラム回路部４０ｂ）と、水平転送部５０（水平転送部５０ａ、水平転送部５０ｂ）と、処理部６０（処理部６０ａ、処理部６０ｂ）と、信号出力部７０（信号出力部７０ａ、信号出力部７０ｂ）とを有する。また、撮像素子３は、読み出し制御部１００と、第１の供給部１１０（第１の供給部１１０ａ、第１の供給部１１０ｂ）と、第２の供給部１２０（第２の供給部１２０ａ、第２の供給部１２０ｂ）とを有する。なお、画素部２０に配置される画素の数及び配置は、図示した例に限られない。
　画素１０には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の異なる分光特性を有する３つのカラーフィルタ（色フィルタ）１８のいずれかが設けられる。画素１０には、入射した光のうち第１の波長域の光（赤（Ｒ）の光）を分光する分光特性を有するカラーフィルタ１８を有する画素（以下、Ｒ画素と称する）と、入射した光のうち第２の波長域の光（緑（Ｇ）の光）を分光する分光特性を有するカラーフィルタ１８を有する画素（以下、Ｇ画素と称する）と、入射した光のうち第３の波長域の光（青（Ｂ）の光）を分光する分光特性を有するカラーフィルタ１８を有する画素（以下、Ｂ画素と称する）とが含まれる。
　撮像素子３は、図２に示すように、Ｒ画素１０とＧ画素１０とが左右方向、即ち行方向（水平方向）に交互に配置される第１の画素行と、Ｇ画素１０とＢ画素１０とが行方向に交互に配置される第２の画素行とを有する。第１の画素行と第２の画素行とは、列方向に交互に配置される。このように、本実施の形態では、Ｒ画素１０と、Ｇ画素１０と、Ｂ画素１０とは、ベイヤー配列に従って配置されている。
　撮像素子３には、縦方向、即ち列方向（垂直方向）に並んだ複数の画素１０の列である画素列ごとに、垂直信号線２５（垂直信号線２５ａ、垂直信号線２５ｂ）が設けられる。図２に示す例では、複数の垂直信号線２５ａは、奇数列目の画素列にそれぞれ接続される。複数の垂直信号線２５ｂは、偶数列目の画素列にそれぞれ接続される。
　読み出し制御部１００は、複数の画素列に共通に設けられる。読み出し制御部１００は、カメラ１の制御部４によって制御され、後述する信号ＴＸ、信号ＲＳＴ、信号ＳＥＬなどの信号を各画素１０に供給して、各画素１０の動作を制御する。読み出し制御部１００は、画素１０の各トランジスタのゲートに信号を供給して、トランジスタをオン状態（接続状態、導通状態、短絡状態）又はオフ状態（切断状態、非導通状態、開放状態、遮断状態）とする。読み出し制御部１００によって選択される画素部２０の画素の信号は、その画素１０に接続された垂直信号線２５に出力される。
　画素部２０の複数の画素１０のうち奇数列の画素列に対して、カラム回路部４０ａが設けられる。カラム回路部４０ａは、複数の電流源４１ａ、水平加算部４２ａ、及び複数のアナログ／デジタル変換部（ＡＤ変換部）４３ａを含んで構成される。カラム回路部４０ａ内の電流源４１ａ及びＡＤ変換部４３ａは、垂直信号線２５ａ毎に設けられる。電流源４１ａは、垂直信号線２５ａを介して各画素１０に接続される。電流源４１ａは、画素１０から信号を読み出すための電流を生成し、生成した電流を垂直信号線２５ａ及び各画素１０に供給する。
　水平加算部４２ａは、後述するが、複数のスイッチにより構成され、垂直信号線２５ａに出力された画素の信号間の加算を行う。読み出し制御部１００は、水平加算部４２ａを構成する複数のスイッチをオンオフ制御して、行方向（水平方向）に配置された複数の画素の信号の加算処理を制御する。ＡＤ変換部４３ａは、各画素１０から水平加算部４２ａを介して入力される信号をデジタル信号に変換し、変換後のデジタル信号を水平転送部５０ａに出力する。
　画素部２０の複数の画素１０のうち偶数列の画素列に対して、カラム回路部４０ｂが設けられる。カラム回路部４０ｂは、複数の電流源４１ｂ、水平加算部４２ｂ、及び複数のＡＤ変換部４３ｂを含んで構成される。カラム回路部４０ｂ内の電流源４１ｂ及びＡＤ変換部４３ｂは、垂直信号線２５ｂ毎に設けられる。電流源４１ｂは、垂直信号線２５ｂを介して各画素１０に接続される。電流源４１ｂは、画素１０から信号を読み出すための電流を生成し、生成した電流を垂直信号線２５ｂ及び各画素１０に供給する。
　水平加算部４２ｂは、後述するが、複数のスイッチにより構成され、垂直信号線２５ｂに出力された画素の信号間の加算を行う。読み出し制御部１００は、水平加算部４２ｂを構成する複数のスイッチをオンオフ制御して、行方向（水平方向）に配置された複数の画素間の信号の加算処理を制御する。ＡＤ変換部４３ｂは、各画素１０から水平加算部４２ｂを介して入力される信号をデジタル信号に変換し、変換後のデジタル信号を水平転送部５０ｂに出力する。
　水平転送部５０ａは、複数のＡＤ変換部４３ａに対して設けられ、各ＡＤ変換部４３ａによってデジタル信号に変換された信号を、処理部６０ａに順次出力する。水平転送部５０ｂは、複数のＡＤ変換部４３ｂに対して設けられ、各ＡＤ変換部４３ｂによってデジタル信号に変換された信号を、処理部６０ｂに順次出力する。このように、撮像素子３では、奇数列目の画素の信号と、偶数列目の画素の信号とが別々の経路で読み出される。
　第１の供給部１１０ａは、電流源を有し、ＡＤ変換部４３ａを動作させるための電流を生成し、生成した電流をＡＤ変換部４３ａに供給する。第１の供給部１１０ｂは、電流源を有し、ＡＤ変換部４３ｂを動作させるための電流を生成し、生成した電流をＡＤ変換部４３ｂに供給する。第１の供給部１１０ａ及び第１の供給部１１０ｂは、それぞれ読み出し制御部１００によって制御される。
　処理部６０ａと処理部６０ｂは、それぞれ、アンプ回路およびデコーダ回路等を含んで構成される。処理部６０ａには、水平転送部５０ａからデジタル信号に変換された画素の信号が入力される。処理部６０ａは、水平転送部５０ａから入力された信号に対して、コード（符号）を変換する処理や相関二重サンプリング等の信号処理を行って、信号出力部７０ａに出力する。処理部６０ｂには、水平転送部５０ｂからデジタル信号に変換された画素の信号が入力される。処理部６０ｂは、水平転送部５０ｂから入力された信号に対して、コードを変換する処理や相関二重サンプリング等の信号処理を行って、信号出力部７０ｂに出力する。
　第２の供給部１２０ａは、処理部６０ａを動作させるための制御信号、本実施の形態ではパルス信号（パルス）を生成し、生成したパルス信号を処理部６０ａに供給する。第２の供給部１２０ｂは、処理部６０ｂを動作させるための制御信号、本実施の形態ではパルス信号を生成し、生成したパルス信号を処理部６０ｂに供給する。第２の供給部１２０ａ及び第２の供給部１２０ｂは、それぞれ読み出し制御部１００によって制御される。なお、これら制御信号は、一定の電位（例えば電源電位）の信号であってもよい。
　信号出力部７０ａと信号出力部７０ｂは、それぞれ、ＳＬＶＳやＬＶＤＳ等の高速インタフェースに対応した出力回路を有する。信号出力部７０ａは、処理部６０ａから入力された信号を、カメラ１の制御部４に高速に出力（伝送）する。信号出力部７０ｂは、処理部６０ｂから入力された信号を、制御部４に高速に出力する。
　図３は、第１の実施の形態に係る撮像素子の画素の構成例を示す図である。画素１０は、光電変換部１１と、転送部１２と、リセット部１３と、フローティングディフュージョン（ＦＤ）１４と、増幅部１５と、選択部１６とを有する。光電変換部１１は、フォトダイオードＰＤであり、入射した光を電荷に変換し、光電変換された電荷を蓄積する。
　転送部１２は、信号ＴＸにより制御されるトランジスタＭ１から構成され、光電変換部１１で光電変換された電荷をＦＤ１４に転送する。トランジスタＭ１は、転送トランジスタである。ＦＤ１４の容量Ｃは、ＦＤ１４に転送された電荷を蓄積（保持）して、電圧に変換する。
　増幅部１５は、ゲート（端子）がＦＤ１４に接続されるトランジスタＭ３から構成され、ＦＤ１４の容量Ｃの電圧に基づく信号を出力する。増幅部１５は、選択部１６を介して垂直信号線２５に接続される。トランジスタＭ３は、増幅トランジスタである。増幅部１５と選択部１６とは、光電変換部１１により生成された電荷に基づく信号を生成し出力する出力部を構成する。
　リセット部１３は、信号ＲＳＴにより制御されるトランジスタＭ２から構成され、ＦＤ１４に蓄積された電荷を排出し、ＦＤ１４の電圧をリセットする。トランジスタＭ２は、リセットトランジスタである。選択部１６は、信号ＳＥＬにより制御されるトランジスタＭ４から構成され、増幅部１５と垂直信号線２５とを電気的に接続又は切断する。選択部１６のトランジスタＭ４は、オン状態の場合に、増幅部１５からの信号を垂直信号線２５に出力する。トランジスタＭ４は、選択トランジスタである。
　画素１０は、ＦＤ１４の電圧をリセットしたときの信号（ダーク信号）と、転送部１２により光電変換部１１からＦＤ１４に転送された電荷に応じた信号（光電変換信号）とを、垂直信号線２５に順次出力する。ダーク信号は、光電変換信号に対する基準レベルを示すアナログ信号となる。また、光電変換信号は、光電変換部１１によって光電変換された電荷に基づいて生成されるアナログ信号である。画素１０から順次出力されるダーク信号及び光電変換信号は、垂直信号線２５を介して水平加算部４２に入力される。
　図４は、第１の実施の形態に係る撮像素子の一部の構成例を示す図である。図４では、撮像素子３に設けられた複数の画素のうちの一部の画素１０と、カラム回路部４０ａと、水平転送部５０ａと、処理部６０ａと、信号出力部７０ａとを示している。また、図４においては、左上隅の画素１０を第１行第１列の画素１０（１，１）とし、右下隅の画素１０を第５行第１７列の画素１０（５，１７）として、行方向１７画素×列方向５画素の８５個の画素１０を図示している。
　水平加算部４２ａは、垂直信号線２５ａ（図４では垂直信号線２５ａ１～垂直信号線２５ａ９）とＡＤ変換部４３ａ（図４ではＡＤ変換部４３ａ１～ＡＤ変換部４３ａ９）とを接続又は切断するスイッチＳＷ１（図４ではＳＷ１ａ～ＳＷ１ｉ）を有する。また、水平加算部４２ａは、隣り合う垂直信号線２５ａを接続又は切断するスイッチＳＷ２（図４ではＳＷ２ａ～ＳＷ２ｆ）を有する。スイッチＳＷ２は、垂直信号線２５間を接続する接続部である。スイッチＳＷ１及びスイッチＳＷ２は、読み出し制御部１００（図２参照）によりオンオフ制御される。
　ＡＤ変換部４３ａは、比較部４４と記憶部４５とを含んで構成され、水平加算部４２ａを介して入力される画素の信号を所定のビット数のデジタル信号に変換する。比較部４４は、コンパレータ回路を含んで構成される。ＡＤ変換部４３ａの比較部４４には、コンパレータ回路を動作させるための電流が第１の供給部１１０ａ（図２参照）から供給される。比較部４４は、画素１０から出力される信号と時間経過とともに一定に変化する基準信号（ランプ信号）とを比較し、比較結果である出力信号を記憶部４５に出力する。
　記憶部４５は、記憶されるデジタル信号のビット数に対応して複数のラッチ回路により構成される。記憶部４５には、比較部４４から比較結果を示す出力信号が入力され、不図示のカウンタ回路からカウント値を示すクロック信号が入力される。記憶部４５は、比較部４４の出力信号とカウンタ回路からのクロック信号とに基づいて、比較部４４による比較開始から比較結果が反転するまでの経過時間に応じたカウント値をデジタル信号として記憶する。換言すると、記憶部４５は、比較部４４から出力される信号に基づき、画素１０から出力された信号のレベルと基準信号のレベルとの大小関係が変化する（反転する）までの時間に応じたカウント値をデジタル信号として記憶する。
　画素１０のダーク信号が水平加算部４２ａを介して比較部４４に入力されると、比較部４４は、ダーク信号と基準信号とを比較して、比較結果を記憶部４５に出力する。記憶部４５は、比較部４４による比較結果とクロック信号とに基づいて、比較部４４による比較開始時から比較結果の反転時までの経過時間に応じたカウント値をダーク信号に応じたデジタル信号として記憶する。また、画素１０の光電変換信号が水平加算部４２ａを介して比較部４４に入力されると、比較部４４は、光電変換信号と基準信号とを比較して、比較結果を記憶部４５に出力する。記憶部４５は、比較部４４による比較結果とクロック信号とに基づいて、比較部４４による比較開始時から比較結果の反転時までの経過時間に応じたカウント値を光電変換信号に応じたデジタル信号として記憶する。
　このように、ＡＤ変換部４３ａは、アナログ信号である光電変換信号を所定のビット数のデジタル信号に変換し、アナログ信号であるダーク信号を所定のビット数のデジタル信号に変換する。また、ＡＤ変換部４３ａは、第１の供給部１１０ａから供給される電流によって動作する出力回路（不図示）を有し、記憶部４５に記憶されたデジタル信号を水平転送部５０ａに出力する。
　水平転送部５０ａは、スイッチＳＷ３（図４ではＳＷ３ａ～ＳＷ３ｉ）と、データレーン５５（データレーン５５ａ～５５ｃ）と、センスアンプ６２（センスアンプ６２ａ～６２ｃ）と、ＡＮＤ回路６１とを有する。スイッチＳＷ３は、読み出し制御部１００（図２参照）によりオンオフ制御され、ＡＤ変換部４３ａとデータレーン５５とを接続又は切断する。
　データレーン５５は、複数のＡＤ変換部４３ａに対して設けられ、各ＡＤ変換部４３ａからスイッチＳＷ３を介して入力されるデジタル信号をセンスアンプ６２に転送（伝送）する。データレーン５５は、デジタル信号に変換された画素の信号を伝送する伝送路である。図４に示す例では、水平転送部５０ａは、データレーン５５ａと、データレーン５５ｂと、データレーン５５ｃとを有する。データレーン５５ａ～５５ｃは、それぞれ、伝送されるデジタル信号のビット数に対応して複数の信号線により構成される。
　センスアンプ６２は、入力されるデジタル信号のビット数に対応して複数のアンプ回路により構成され、データレーン５５毎に配置される。センスアンプ６２ａはデータレーン５５ａに対して設けられ、センスアンプ６２ｂはデータレーン５５ｂに対して設けられ、センスアンプ６２ｃはデータレーン５５ｃに対して設けられる。センスアンプ６２ａ～６２ｃには、それぞれ、アンプ回路を動作させるための制御信号、本実施の形態ではパルス信号が第２の供給部１２０ａ（図２参照）から供給される。センスアンプ６２ａ～６２ｃは、各々に接続されるデータレーン５５に入力された信号を増幅して読み出す。こうして、記憶部４５に記憶されたデジタル信号は、データレーン５５及びセンスアンプ６２を介して、処理部６０ａに順次出力される。なお、アンプ回路を動作させるための制御信号は、一定の電位（例えば電源電位）の信号であってもよい。
　ＡＮＤ回路６１には、信号Ｖ１と信号Ｖ２とが入力される。信号Ｖ１は、センスアンプ６２ｂにも入力される。ＡＮＤ回路６１の出力信号は、センスアンプ６２ａ及びセンスアンプ６２ｃにそれぞれ入力される。信号Ｖ１及び信号Ｖ２は、センスアンプ６２ａ～６２ｃの制御に用いる信号である。読み出し制御部１００は、信号Ｖ１及び信号Ｖ２を制御することにより、センスアンプ６２ａ～６２ｃの動作状態を制御する。
　このように、水平転送部５０ａは、各ＡＤ変換部４３ａによってデジタル信号に変換された信号を、処理部６０ａに順次出力する。
　処理部６０ａは、信号処理部６４（信号処理部６４ａ～６４ｃ）を有する。信号処理部６４は、センスアンプ６２毎に設けられる。信号処理部６４ａはセンスアンプ６２ａに対して設けられ、信号処理部６４ｂはセンスアンプ６２ｂに対して設けられ、信号処理部６４ｃはセンスアンプ６２ｃに対して設けられる。信号処理部６４は、デコード回路およびメモリ回路等により構成される。信号処理部６４は、センスアンプ６２から入力された信号に対して、コードを変換する処理や相関二重サンプリング等の信号処理を行う。信号処理部６４は、信号処理後の信号を信号出力部７０ａに出力する。
　信号出力部７０ａは、出力Ｉ／Ｆ部７１ａ～７１ｃを有する。出力Ｉ／Ｆ部７１ａ～７１ｃは、ＳＬＶＳ等の高速インタフェースに対応した出力回路により構成される。出力Ｉ／Ｆ部７１ａは、信号処理部６４ａから入力された信号を、カメラ１の制御部４に出力する。また、出力Ｉ／Ｆ部７１ｂは、信号処理部６４ｂから入力された信号を制御部４に出力し、出力Ｉ／Ｆ部７１ｃは、信号処理部６４ｃから入力された信号を制御部４に出力する。なお、カラム回路部４０ｂ、水平転送部５０ｂ、処理部６０ｂ、及び信号出力部７０ｂの構成も、上述したカラム回路部４０ａ、水平転送部５０ａ、処理部６０ａ、及び信号出力部７０ａの構成とそれぞれ同様である。
　読み出し制御部１００（図２参照）は、水平加算部４２および水平転送部５０の各スイッチを制御して、撮像素子３の各画素の信号を個別に読み出す処理（個別読み出し制御）と、複数の画素の信号を加算して読み出す処理（加算読み出し制御）とを行う。カメラ１の制御部４は、読み出し制御部１００を制御して、画素の信号の読み出し方法を切り替える。
　個別読み出し制御では、読み出し制御部１００は、水平加算部４２のスイッチＳＷ２をオフ状態とし、撮像素子３の複数の画素を行単位で順次選択して、選択された画素の信号をＡＤ変換部４３に出力させる。また、読み出し制御部１００は、水平転送部５０の複数のデータレーン５５を用いて、各ＡＤ変換部４３によりデジタル信号に変換された画素の信号を、処理部６０に順次出力させる。
　加算読み出し制御では、読み出し制御部１００は、水平加算部４２のスイッチＳＷ２をオン状態とし、撮像素子３の複数の画素を行単位で順次選択して、複数の画素の信号を垂直信号線２５において加算する。読み出し制御部１００は、加算された画素の信号を、撮像素子３に配置された複数のＡＤ変換部４３のうちの一部のＡＤ変換部４３に出力させる。
　本実施の形態では、後述するが、加算された画素の信号が入力される一部のＡＤ変換部４３は、水平転送部５０の複数のデータレーン５５のうちの一部のデータレーン５５に接続される。このため、加算読み出し制御では、読み出し制御部１００は、複数のデータレーン５５のうち一部のデータレーン５５のみを用いて、各ＡＤ変換部４３によりデジタル信号に変換された画素の信号を、処理部６０に順次出力させることが可能となる。
　上述のように、読み出し制御部１００は、加算読み出し制御を行う場合、一部のＡＤ変換部４３及び一部のデータレーン５５を用いる。加算された画素の信号が入力されない他のＡＤ変換部４３と、それらのＡＤ変換部４３が接続されるデータレーン５５と、それらのデータレーン５５に接続されるセンスアンプ６２とは、加算読み出し制御においては使用されない。このため、読み出し制御部１００は、第１の供給部１１０を制御して、加算読み出し制御を行う場合に使用しないＡＤ変換部４３に供給される電流を停止させる。また、読み出し制御部１００は、加算読み出し制御を行う場合に使用しないデータレーン５５の動作を停止させる。更に、読み出し制御部１００は、第２の供給部１２０を制御して、加算読み出し制御を行う場合に使用しないセンスアンプ６２の動作を停止させる。これにより、撮像素子３の消費電力を低減させることができる。このため、高いフレームレートの動画撮影を行う場合において、加算読み出し制御を行って消費電力が増大することを抑制することができる。
　図４に示す例では、加算読み出し制御を行う場合に使用するＡＤ変換部４３は、例えば、ＡＤ変換部４３ａ２と、ＡＤ変換部４３ａ５と、ＡＤ変換部４３ａ８である。ＡＤ変換部４３ａ２、ＡＤ変換部４３ａ５、及びＡＤ変換部４３ａ８は、それぞれスイッチＳＷ３ｂ、スイッチＳＷ３ｅ、スイッチＳＷ３ｈを介して、複数のデータレーン５５ａ～５５ｃのうちの同一のデータレーン５５ｂに接続される。
　撮像素子３の一部のＡＤ変換部４３（図４ではＡＤ変換部４３ａ２、４３ａ５、４３ａ８）と一部のデータレーン５５（図４ではデータレーン５５ｂ）と一部のセンスアンプ６２（図４ではセンスアンプ６２ｂ）とは、垂直信号線２５に出力された画素の信号を処理部６０に出力する第１出力部を構成する。この第１出力部は、個別読み出し制御が行われる場合と加算読み出し制御が行われる場合に共に、第１の供給部１１０からの電流と第２の供給部１２０からのパルス信号とが供給されて動作状態となる。
　撮像素子３の他のＡＤ変換部４３（図４ではＡＤ変換部４３ａ１、４３ａ３、４３ａ４、４３ａ６、４３ａ７、４３ａ９）と他のデータレーン５５（図４ではデータレーン５５ａ、５５ｃ）と他のセンスアンプ６２（図４ではセンスアンプ６２ａ、６２ｃ）とは、垂直信号線２５に出力された画素の信号を処理部６０に出力する第２出力部を構成する。この第２出力部は、個別読み出し制御が行われる場合に、第１の供給部１１０から電流が供給されると共に、第２の供給部１２０からパルス信号が供給されて動作状態となる。加算読み出し制御が行われる場合には、第２出力部には、画素の信号が入力されない。このため、読み出し制御部１００は、加算読み出し制御を行う場合、第１の供給部１１０に第２出力部への電流の供給を停止させ、第２の供給部１２０に第２出力部へのパルス信号の供給を停止させる。これにより、加算読み出し制御を行う場合、第２出力部は、第１の供給部１１０から電流が供給されず、また第２の供給部１２０からパルス信号が供給されずに停止状態となる。
　上述のように、第２出力部のセンスアンプ６２（図４ではセンスアンプ６２ａ、６２ｃ）は、加算読み出し制御においては使用されない。読み出し制御部１００は、加算読み出し制御を行う場合、第２の供給部１２０にセンスアンプ６２ａ、６２ｃへのパルス信号の供給を停止させる。これにより、加算読み出し制御を行う場合、センスアンプ６２ａ、６２ｃは、第２の供給部１２０からパルス信号が供給されずに停止（休止）状態となる。加算読み出し制御を行う場合、第２出力部は停止状態となり、撮像素子３の消費電力が低減される。
　以下では、個別読み出し制御および加算読み出し制御について、より詳しく説明する。
　読み出し制御部１００は、制御部４により個別読み出し制御が選択（設定）された場合、水平加算部４２のスイッチＳＷ１ａ～スイッチＳＷ１ｉをオン状態とし、スイッチＳＷ２ａ～スイッチＳＷ２ｆをオフ状態とする。また、読み出し制御部１００は、信号Ｖ１及び信号Ｖ２を共にハイレベルにする。これにより、センスアンプ６２ａ～６２ｃは、入力された信号を増幅して読み出す動作が可能な状態となる。
　読み出し制御部１００は、第１行目の画素であるＲ画素１０（１，１）～Ｒ画素１０（１，１７）のリセット部１３をそれぞれオン状態とする。これにより、第１行目の画素１０において、それぞれのＦＤ１４の電圧がリセットされる。また、第１行目の画素１０の選択部１６をそれぞれオン状態とする。読み出し制御部１００は、第１行目以外の他の行の画素１０の選択部１６をそれぞれオフ状態とする。これにより、第１行目のＲ画素１０（１，１）～Ｒ画素１０（１，１７）の各々のダーク信号は、各々の画素の選択部１６、各々の画素に接続された垂直信号線２５ａ１～垂直信号線２５ａ９、及びスイッチＳＷ１ａ～スイッチＳＷ１ｉを介して、それぞれＡＤ変換部４３ａ１～ＡＤ変換部４３ａ９に出力される。
　ＡＤ変換部４３ａ１～ＡＤ変換部４３ａ９は、入力されたダーク信号をデジタル信号に変換する。読み出し制御部１００は、水平転送部５０ａのスイッチＳＷ３ａ～スイッチＳＷ３ｉを制御して、各ＡＤ変換部４３ａによりデジタル信号に変換されたダーク信号を、センスアンプ６２を介して処理部６０ａに順次出力させる。読み出し制御部１００は、スイッチＳＷ３ａ～ＳＷ３ｉのうちのスイッチＳＷ３ａ～ＳＷ３ｃのみをオン状態として、ＡＤ変換部４３ａ１～４３ａ３で変換されたデジタル信号をそれぞれデータレーン５５ａ～５５ｃを介して処理部６０ａに出力させる。その後、読み出し制御部１００は、スイッチＳＷ３ａ～ＳＷ３ｉのうちのスイッチＳＷ３ｄ～ＳＷ３ｆのみをオン状態として、ＡＤ変換部４３ａ４～４３ａ６で変換されたデジタル信号をそれぞれデータレーン５５ａ～５５ｃを介して処理部６０ａに出力させる。その後、読み出し制御部１００は、スイッチＳＷ３ａ～ＳＷ３ｉのうちのスイッチＳＷ３ｇ～ＳＷ３ｉのみをオン状態として、ＡＤ変換部４３ａ７～４３ａ９で変換されたデジタル信号をそれぞれデータレーン５５ａ～５５ｃを介して処理部６０ａに出力させる。
　読み出し制御部１００は、第１行目の画素であるＲ画素１０（１，１）～Ｒ画素１０（１，１７）の転送部１２をそれぞれオン状態とする。これにより、第１行目の画素１０において、それぞれのＰＤ１１で光電変換された電荷がＦＤ１４に転送される。第１行目のＲ画素１０（１，１）～Ｒ画素１０（１，１７）の各々の光電変換信号は、各々の画素の選択部１６、各々の画素に接続された垂直信号線２５、及びスイッチＳＷ１を介して、それぞれＡＤ変換部４３ａ１～ＡＤ変換部４３ａ９に出力される。
　ＡＤ変換部４３ａ１～ＡＤ変換部４３ａ９は、入力された光電変換信号をデジタル信号に変換する。ＡＤ変換部４３ａ１～４３ａ９でデジタル信号に変換された光電変換信号は、デジタル信号に変換されたダーク信号が処理部６０ａに順次出力される場合と同様に、それぞれデータレーン５５ａ～５５ｃを介して処理部６０ａに順次出力される。
　読み出し制御部１００は、第１行目の画素から信号を読み出す場合と同様にして、第２行目の画素である画素１０（２、１）～画素１０（２、１７）からダーク信号および光電変換信号の読み出しを行う。また、同様に、読み出し制御部１００は、第３行目以降の画素を、第３行、第４行、第５行、第６行の順に１行ずつ順次選択し、選択した各画素から信号を読み出す。
　このように、個別読み出し制御では、読み出し制御部１００は、撮像素子３の画素の信号を個別に読み出す。データレーン５５ａ～５５ｃに順次出力されるダーク信号及び光電変換信号は、処理部６０ａによって相関二重サンプリング等の信号処理が施される。データレーン５５ａに出力された信号は、センスアンプ６２ａを介して信号処理部６４ａに入力され、信号処理部６４ａにより信号処理が施された後に、出力Ｉ／Ｆ部７１ａによって制御部４に出力される。データレーン５５ｂに出力された信号は、センスアンプ６２ｂを介して信号処理部６４ｂに入力され、信号処理部６４ｂにより信号処理が施された後に、出力Ｉ／Ｆ部７１ｂによって制御部４に出力される。また、データレーン５５ｃに出力された信号は、センスアンプ６２ｃを介して信号処理部６４ｃに入力され、信号処理部６４ｃにより信号処理が施された後に、出力Ｉ／Ｆ部７１ｃによって制御部４に出力される。
　次に、加算読み出し制御の一例として、行方向の３画素ずつ、同色画素の信号を加算して読み出す場合について説明する。
　読み出し制御部１００は、制御部４により加算読み出し制御が選択された場合、水平加算部４２のスイッチＳＷ１ｂ、スイッチＳＷ１ｅ、及びスイッチＳＷ１ｈをオン状態とする。読み出し制御部１００は、スイッチＳＷ１ａ、スイッチＳＷ１ｃ、スイッチＳＷ１ｄ、スイッチＳＷ１ｆ、スイッチＳＷ１ｇ、及びスイッチＳＷ１ｉをオフ状態とする。また、読み出し制御部１００は、スイッチＳＷ２ａ～スイッチＳＷ２ｆをオン状態とする。読み出し制御部１００は、第１の供給部１１０ａを制御して、ＡＤ変換部４３ａ１、４３ａ３、４３ａ４、４３ａ６、４３ａ７、４３ａ９への電流の供給を停止させる。また、読み出し制御部１００は、信号Ｖ１をハイレベルにしてセンスアンプ６２ｂを動作可能な状態とすると共に、信号Ｖ２をローレベルにしてセンスアンプ６２ａ及びセンスアンプ６２ｃを停止状態とする。
　読み出し制御部１００は、第１行目の画素であるＲ画素１０（１，１）～Ｒ画素１０（１，１７）のリセット部１３をそれぞれオン状態とする。また、第１行目の画素の選択部１６をそれぞれオン状態とする。読み出し制御部１００は、第１行目以外の他の行の画素の選択部１６をそれぞれオフ状態とする。スイッチＳＷ２ａ及びスイッチＳＷ２ｂが共にオン状態であるため、Ｒ画素１０（１，１）、Ｒ画素１０（１，３）、及びＲ画素１０（１，５）の各々の増幅部１５が、垂直信号線２５ａ１～２５ａ３を介して電気的に接続される。これにより、Ｒ画素１０（１，１）のダーク信号、Ｒ画素１０（１，３）のダーク信号、及びＲ画素１０（１，５）のダーク信号が加算平均される。また、スイッチＳＷ１ｂがオン状態であるため、この加算されたダーク信号はＡＤ変換部４３ａ２に出力される。
　同様に、Ｒ画素１０（１，７）のダーク信号、Ｒ画素１０（１，９）のダーク信号、及びＲ画素１０（１，１１）のダーク信号が加算平均されて、スイッチＳＷ１ｅを介してＡＤ変換部４３ａ５に出力される。また、Ｒ画素１０（１，１３）のダーク信号、Ｒ画素１０（１，１５）のダーク信号、及びＲ画素１０（１，１７）のダーク信号が加算平均されて、スイッチＳＷ１ｈを介してＡＤ変換部４３ａ８に出力される。
　ＡＤ変換部４３ａ２、ＡＤ変換部４３ａ５、及びＡＤ変換部４３ａ８は、それぞれ、加算されたダーク信号をデジタル信号に変換する。読み出し制御部１００は、水平転送部５０ａのスイッチＳＷ３ｂ、スイッチＳＷ３ｅ、及びスイッチＳＷ３ｈを順次オン状態にして、各ＡＤ変換部４３ａにより変換されたデジタル信号を、センスアンプ６２を介して処理部６０ａに順次出力させる。読み出し制御部１００は、スイッチＳＷ３ａ～ＳＷ３ｉのうちのスイッチＳＷ３ｂのみをオン状態として、ＡＤ変換部４３ａ２で変換されたデジタル信号をデータレーン５５ｂを介して処理部６０ａに出力させる。その後、読み出し制御部１００は、スイッチＳＷ３ａ～ＳＷ３ｉのうちのスイッチＳＷ３ｅのみをオン状態として、ＡＤ変換部４３ａ５で変換されたデジタル信号をデータレーン５５ｂを介して処理部６０ａに出力させる。その後、読み出し制御部１００は、スイッチＳＷ３ａ～ＳＷ３ｉのうちのスイッチＳＷ３ｈのみをオン状態として、ＡＤ変換部４３ａ８で変換されたデジタル信号をデータレーン５５ｂを介して処理部６０ａに出力させる。
　読み出し制御部１００は、第１行目の画素であるＲ画素１０（１，１）～Ｒ画素１０（１，１７）の転送部１２をそれぞれオン状態とする。これにより、第１行目の画素１０において、それぞれのＰＤ１１で光電変換された電荷がＦＤ１４に転送される。スイッチＳＷ２ａ及びスイッチＳＷ２ｂが共にオン状態であるため、Ｒ画素１０（１，１）、Ｒ画素１０（１，３）、及びＲ画素１０（１，５）の各々の増幅部１５が、垂直信号線２５ａ１～２５ａ３を介して電気的に接続される。これにより、Ｒ画素１０（１，１）の光電変換信号、Ｒ画素１０（１，３）の光電変換信号、及びＲ画素１０（１，５）の光電変換信号が加算平均される。また、スイッチＳＷ１ｂがオン状態であるため、加算平均された光電変換信号はＡＤ変換部４３ａ２に出力される。
　同様に、Ｒ画素１０（１，７）の光電変換信号、Ｒ画素１０（１，９）の光電変換信号、及びＲ画素１０（１，１１）の光電変換信号が加算平均されて、スイッチＳＷ１ｅを介してＡＤ変換部４３ａ５に出力される。また、Ｒ画素１０（１，１３）の光電変換信号、Ｒ画素１０（１，１５）の光電変換信号、及びＲ画素１０（１，１７）の光電変換信号が加算平均されて、スイッチＳＷ１ｈを介してＡＤ変換部４３ａ８に出力される。
　ＡＤ変換部４３ａ２、ＡＤ変換部４３ａ５、及びＡＤ変換部４３ａ８は、それぞれ、加算された光電変換信号をデジタル信号に変換する。読み出し制御部１００は、水平転送部５０ａのスイッチＳＷ３ｂ、スイッチＳＷ３ｅ、及びスイッチＳＷ３ｈを順次オン状態にして、各ＡＤ変換部４３ａにより変換されたデジタル信号を、センスアンプ６２を介して処理部６０ａに順次出力させる。読み出し制御部１００は、スイッチＳＷ３ａ～ＳＷ３ｉのうちのスイッチＳＷ３ｂのみをオン状態として、ＡＤ変換部４３ａ２で変換されたデジタル信号をデータレーン５５ｂを介して処理部６０ａに出力させる。その後、読み出し制御部１００は、スイッチＳＷ３ａ～ＳＷ３ｉのうちのスイッチＳＷ３ｅのみをオン状態として、ＡＤ変換部４３ａ５で変換されたデジタル信号をデータレーン５５ｂを介して処理部６０ａに出力させる。その後、読み出し制御部１００は、スイッチＳＷ３ａ～ＳＷ３ｉのうちのスイッチＳＷ３ｈのみをオン状態として、ＡＤ変換部４３ａ８で変換されたデジタル信号をデータレーン５５ｂを介して処理部６０ａに出力させる。
　読み出し制御部１００は、第１行目の画素から加算された信号を読み出す場合と同様にして、第２行目の画素である画素１０（２、１）～画素１０（２、１７）から加算されたダーク信号および光電変換信号の読み出しを行う。また、同様に、読み出し制御部１００は、第３行目以降の画素を、第３行、第４行、第５行、第６行の順に１行ずつ順次選択し、選択した各画素から信号を読み出す。
　このように、加算読み出し制御では、読み出し制御部１００は、撮像素子３の複数の画素の信号を加算して読み出す。加算されたダーク信号及び光電変換信号は、ＡＤ変換部４３によってデジタル信号に変換された後に、データレーン５５ｂに順次出力される。データレーン５５ｂに順次出力されるダーク信号及び光電変換信号は、センスアンプ６２ｂを介して信号処理部６４ｂに入力され、信号処理部６４ｂにより相関二重サンプリング等の信号処理が行われた後に、出力Ｉ／Ｆ部７１ｂによって制御部４に出力される。
　図５は、第１の実施の形態に係る撮像素子の一部のレイアウト例を示す図である。撮像素子３は、ｐウェル２０１及びｐウェル２０２を有する半導体基板を用いて構成される。ｐウェル２０１には、領域２１０と、領域２１０を囲むように形成された領域２１１とが設けられる。ｐウェル２０２には、領域２２０と、領域２２０を囲むように形成された領域２２１とが設けられる。
　ｐウェル２０１内の領域２１０は、アナログ回路を構成する素子が形成された領域（アナログ回路領域）である。ＡＤ変換部４３の比較部４４は、アナログ回路領域２１０に設けられる。ｐウェル２０２内の領域２２０は、デジタル回路を構成する素子が形成された領域（デジタル回路領域）である。記憶部４５、及び水平転送部５０は、デジタル回路領域２２０に設けられる。領域２１１及び領域２２１は、それぞれ、ｐ型の不純物を用いて形成されるｐ＋領域である。領域２１１及び領域２２１は、それぞれ、ガードリングとして機能し、隣接する領域に電荷が漏れることを抑制する。
　アナログ回路領域２１０とデジタル回路領域２２０とは近くに配置され、アナログ回路領域２１０とデジタル回路領域２２０との間には寄生容量９０が形成される。また、アナログ回路領域２１０の比較部４４とデジタル回路領域２２０の水平転送部５０とは、比較的近くに配置されるため、寄生容量９０を介して互いに干渉してノイズを生じうる。仮にＡＤ変換部４３がＡＤ変換を行っている間に水平転送部５０の動作状態が変わると、ノイズ干渉の状態がＡＤ変換途中で変わってしまうため、ＡＤ変換結果にばらつきが生じうる。水平転送部５０がＡＤ変換部４３に及ぼすノイズの大きさが変化することに起因して、ＡＤ変換の精度が低下しうる。
　本実施の形態では、上述したように、水平方向の３つの画素の信号を加算して読み出す加算読み出し制御を行う場合に、３つのデータレーン５５のうちの１つのデータレーン５５のみを用いてデジタル信号の転送を行う。１つの行の画素から信号を読み出す期間において、その１つのデータレーン５５はデジタル信号の転送を繰り返す状態となり、他の２つのデータレーン５５はデジタル信号の転送を行わない停止状態となる。これにより、加算読み出し制御を行う場合に、データレーン５５の動作状態が変わることを防ぐことが可能となる。この結果、ＡＤ変換部４３が受けるノイズが変わることが抑えられ、ＡＤ変換結果にばらつきが生じることを防止することができる。以下に、ＡＤ変換部４３が受けるノイズの変化が抑制されることを、比較例と対比して説明する。
　比較例は、加算読み出し制御において使用されるＡＤ変換部４３が、互いに異なるデータレーン５５に接続されるものである。ＡＤ変換部４３ａ２がデータレーン５５ａに接続され、ＡＤ変換部４３ａ５がデータレーン５５ｂに接続され、ＡＤ変換部４３ａ８がデータレーン５５ｃに接続される。比較例では、加算読み出し制御を行う場合、読み出し制御部１００は、ＡＤ変換部４３ａ２で変換されたデジタル信号をデータレーン５５ａに出力する動作と、ＡＤ変換部４３ａ５で変換されたデジタル信号をデータレーン５５ｂに出力する動作と、ＡＤ変換部４３ａ８で変換されたデジタル信号をデータレーン５５ｃに出力する動作とを同時に行う。
　図６は、第１の実施の形態に係る読み出し制御と比較例に係る読み出し制御とを比較する図である。図６（ａ）は、本実施の形態に係る撮像素子が個別読み出し制御を行う場合のＡＤ変換部４３及びデータレーン５５ａ～５５ｃの動作状態を示している。図６（ｂ）は、比較例に係る撮像素子が加算読み出し制御を行う場合のＡＤ変換部４３及びデータレーン５５ａ～５５ｃの動作状態を示している。図６（ｃ）は、本実施の形態に係る撮像素子が加算読み出し制御を行う場合のＡＤ変換部４３及びデータレーン５５ａ～５５ｃの動作状態を示している。なお、図６（ａ）～図６（ｃ）は、水平転送部５０によって第Ｎ行目の画素の信号を読み出す場合について、同一の時間軸上に示している。なお、図６（ａ）～図６（ｃ）では、ＡＤ変換部４３によるＡＤ変換処理の期間におけるデータレーン５５ａ～５５ｃの動作状態を比較するために、第（Ｎ＋１）行目の画素の信号に対するＡＤ変換処理と第Ｎ行目の画素の信号の転送処理とを並べて示している。
　個別読み出し制御の場合、読み出し制御部１００は、上述したように、水平転送部５０の３つのデータレーン５５ａ～５５ｃを用いて、デジタル信号に変換された画素の信号を処理部６０に順次出力させる。図６（ａ）に示す例では、時刻ｔ１から時刻ｔ４までの期間において、データレーン５５ａ～５５ｃは、第Ｎ行目の画素の信号を処理部６０に順次出力する。時刻ｔ１から時刻ｔ４までの期間が、第Ｎ行目の画素の信号を処理部６０に読み出す期間（リード期間）となる。
　また、時刻ｔ１から時刻ｔ４までの期間において、ＡＤ変換部４３ａ１～４３ａ９は、第（Ｎ＋１）行目の画素から出力される光電変換信号およびダーク信号を順次デジタル信号に変換する。時刻ｔ１から時刻ｔ４までの期間が、第（Ｎ＋１）行目の画素の信号をデジタル信号に変換する期間となる。なお、比較例の場合の個別読み出し制御も、図６（ａ）と同様である。
　比較例において加算読み出し制御が行われる場合、読み出し制御部１００は、３つのデータレーン５５ａ～５５ｃを用いて、画素の信号を処理部６０に順次出力させる。水平方向の３画素ずつ、画素の信号を加算して読み出すため、水平転送部５０によって処理部６０に転送される信号数（データ量）は、個別読み出し制御の場合と比較して１／３となる。また、１／３の信号数の画素の信号を、個別読み出し制御の場合と同様に３つのデータレーン５５ａ～５５ｃを用いて処理部６０に読み出すため、比較例に係る加算読み出し制御の場合のリード期間は、個別読み出し制御の場合のリード期間の略１／３となる。
　図６（ｂ）に示す比較例に係る加算読み出し制御の場合は、時刻ｔ１から時刻ｔ２までの期間において、データレーン５５ａ～５５ｃは、ＡＤ変換部４３ａ２、４３ａ５、４３ａ８から入力される第Ｎ行目の画素の信号を処理部６０に順次出力する。時刻ｔ２において、第Ｎ行目の画素の信号の処理部６０への読み出しが完了する。時刻ｔ２から時刻ｔ４までの期間は、データレーン５５ａ～５５ｃは、ＡＤ変換部４３から画素の信号が入力されず、データ転送に使用されない状態となる。また、時刻ｔ１から時刻ｔ４までの期間において、ＡＤ変換部４３ａ２、４３ａ５、４３ａ８は、加算された第（Ｎ＋１）行目の画素の光電変換信号およびダーク信号を順次デジタル信号に変換する。時刻ｔ１から時刻ｔ４までの期間が、個別読み出し制御の場合と同様に、第（Ｎ＋１）行目の画素の信号をデジタル信号に変換する期間となる。
　このように、比較例では、第（Ｎ＋１）行目の画素の信号のＡＤ変換処理が行われる期間の途中で、データレーン５５ａ～５５ｃが動作状態から停止状態に変化することになる。このため、比較例では、加算読み出し制御を行う場合に、ＡＤ変換部４３によりＡＤ変換処理が行われる期間の途中でＡＤ変換部４３が受けるノイズが変わる。この結果、比較例では、ＡＤ変換の精度が低下する。なお、時刻ｔ２から時刻ｔ４までの期間もデータレーン５５ａ～５５ｃに信号の転送を行わせて、ＡＤ変換部４３が受けるノイズが変わることを抑えることが考えられるが、この場合は消費電力が増加してしまう。
　本実施の形態に係る読み出し制御部１００は、加算読み出し制御を行う場合に、１つのデータレーン５５ｂを用いて、画素の信号を処理部６０に順次出力させる。加算読み出し制御に用いられるデータレーン５５は、１つのデータレーン５５ｂに集約される。図６（ｃ）に示す例では、時刻ｔ１から時刻ｔ４までの期間において、データレーン５５ｂは、ＡＤ変換部４３ａ２、４３ａ５、４３ａ８から順次入力される画素の信号を処理部６０に出力する。時刻ｔ１から時刻ｔ４までの期間において、データレーン５５ｂは動作状態となり、データレーン５５ａ、５５ｃは停止状態となる。本実施の形態では、加算読み出し制御を行う場合も、個別読み出し制御を行う場合と同様に、時刻ｔ１から時刻ｔ４までの期間が第Ｎ行目の画素の信号を処理部６０に読み出す期間となる。
　このように、本実施の形態では、第（Ｎ＋１）行目の画素の信号のＡＤ変換処理が行われる期間に、データレーン５５ｂは動作状態のままであり、データレーン５５ａ、５５ｃは停止状態のままである。これにより、ＡＤ変換部４３によりＡＤ変換処理が行われる期間の途中でＡＤ変換部４３が受けるノイズが変わることを防ぐことができる。この結果、本実施の形態では、ＡＤ変換の精度が低下することを防止することができる。また、本実施の形態では、加算読み出し制御に用いるデータレーン５５を絞るため、消費電力を低減することが可能となる。
　上述した実施の形態によれば、次の作用効果が得られる。
（１）撮像素子３は、光電変換により電荷を生成する光電変換部１１を有し、光電変換部１１で生成された電荷に基づく信号を出力する第１画素と第２画素（画素１０）と、第１画素の信号を出力する第１信号線（例えば垂直信号線２５ａ２）と、第２画素の信号を出力する第２信号線（例えば垂直信号線２５ａ３）と、第１信号線に出力された信号および第２信号線に出力された信号の少なくとも一方を信号処理する処理部６０に出力する第１出力部（例えば、ＡＤ変換部４３ａ２、データレーン５５ｂ、及びセンスアンプ６２ｂ）と、第２信号線に出力された信号を処理部６０に出力する第２出力部（例えば、ＡＤ変換部４３ａ３、データレーン５５ｃ、及びセンスアンプ６２ｃ）と、第１画素の信号と第２画素の信号とを第１出力部により処理部６０に出力させる第１制御と、第１画素の信号を第１出力部により処理部６０に出力し、第２画素の信号を第２出力部により処理部６０に出力させる第２制御とを行う制御部（読み出し制御部１００）と、を備える。本実施の形態では、撮像素子３は、第１及び第２の出力部のうちの第１の出力部を動作させ、加算された画素の信号を処理部６０に出力させる加算読み出し制御を行う。このため、加算読み出し制御を行う場合に第２出力部を停止させて、撮像素子３の消費電力を低減することができる。
（２）本実施の形態では、撮像素子３は、水平方向の３画素ずつ、画素の信号を加算して読み出す加算読み出し制御を行う場合、データレーン５５ａ～５５ｃのうちのデータレーン５５ｂを用いて、加算された画素の信号を処理部６０に順次出力させる。この場合、データレーン５５ｂは動作状態のままとなり、データレーン５５ａ、５５ｃは停止状態のままとなる。このため、ＡＤ変換部４３によりＡＤ変換処理が行われる期間の途中でデータレーン５５の動作状態が変化して、ＡＤ変換部４３が受けるノイズが変わることを抑えることができる。この結果、ＡＤ変換の精度の低下を抑制することができる。
　次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
（変形例１）
　図７は、変形例１に係る撮像素子の一部の構成例を示す図である。変形例１に係る撮像素子３は、ＡＮＤ回路６３を備える。ＡＮＤ回路６３には、クロック信号ＣＬＫと信号Ｖ３とが入力される。クロック信号ＣＬＫは、信号処理部６４ｂにも入力される。ＡＮＤ回路６３の出力信号は、信号処理部６４ａ及び信号処理部６４ｃにそれぞれ入力される。読み出し制御部１００は、信号Ｖ３を制御することにより、信号処理部６４ａ、６４ｃの動作状態を制御する。
　読み出し制御部１００は、制御部４により個別読み出し制御が選択された場合、信号Ｖ３をハイレベルにする。これにより、信号処理部６４ａ、６４ｃには、ＡＮＤ回路６３を介してクロック信号ＣＬＫが入力される。また、信号処理部６４ｂにもクロック信号ＣＬＫが入力されるため、信号処理部６４ａ～６４ｃは、クロック信号ＣＬＫに基づき、センスアンプ６２から出力された信号に対して信号処理を行うことが可能な状態となる。
　読み出し制御部１００は、制御部４により加算読み出し制御が選択された場合、信号Ｖ３をローレベルにする。これにより、信号処理部６４ａ、６４ｃは、クロック信号が入力されず、停止状態となる。なお、信号処理部６４ｂは、クロック信号ＣＬＫが入力されるため、動作可能な状態となる。
　上述のように、読み出し制御部１００は、ＡＮＤ回路６３に入力される信号Ｖ３を制御して、信号処理部６４ａ、６４ｃの動作状態を制御する。このため、読み出し制御部１００は、加算読み出し制御を行う場合に、信号処理部６４ａ、６４ｃを停止させて、撮像素子３の消費電力を低減することができる。
（変形例２）
　図８は、変形例２に係る撮像素子の一部の構成例を示す図である。変形例２に係る撮像素子３は、変換部６５と、マルチプレクサ６６ａ～６６ｃとを備える。変換部６５は、信号処理部６４ｂに接続され、信号処理部６４ｂから入力された信号を、マルチプレクサ６６ａ～６６ｃに分けて出力する。
　マルチプレクサ６６ａは、読み出し制御部１００により制御され、出力Ｉ／Ｆ部７１ａに出力する信号を、信号処理部６４ａにより出力される信号及び変換部６５により出力される信号から選択する。マルチプレクサ６６ｂは、読み出し制御部１００により制御され、出力Ｉ／Ｆ部７１ｂに出力する信号を、信号処理部６４ｂにより出力される信号及び変換部６５により出力される信号から選択する。マルチプレクサ６６ｃは、読み出し制御部１００により制御され、出力Ｉ／Ｆ部７１ｃに出力する信号を、信号処理部６４ｃにより出力される信号及び変換部６５により出力される信号から選択する。
　個別読み出し制御においては、マルチプレクサ６６ａは、信号処理部６４ａから入力される画素の信号を出力Ｉ／Ｆ部７１ａに出力する。マルチプレクサ６６ｂは、信号処理部６４ｂから入力される画素の信号を出力Ｉ／Ｆ部７１ｂに出力する。また、マルチプレクサ６６ｃは、信号処理部６４ｃから入力される画素の信号を出力Ｉ／Ｆ部７１ｃに出力する。出力Ｉ／Ｆ部７１ａ、７１ｂ、７１ｃは、それぞれ、信号処理部６４ａ、６４ｂ、６４ｃから入力された信号を制御部４に出力する。
　加算読み出し制御においては、信号処理部６４ｂは、データレーン５５ｂ及びセンスアンプ６２ｂを介して順次入力される画素の信号に対して信号処理を行い、変換部６５に順次出力する。変換部６５は、信号処理部６４ｂから順次入力される信号を、マルチプレクサ６６ａ～６６ｃに分けて出力する。マルチプレクサ６６ａは、変換部６５から入力される画素の信号を出力Ｉ／Ｆ部７１ａに出力し、マルチプレクサ６６ｂは、変換部６５から入力される画素の信号を出力Ｉ／Ｆ部７１ｂに出力する。また、マルチプレクサ６６ｃは、変換部６５から入力される画素の信号を出力Ｉ／Ｆ部７１ｃに出力する。出力Ｉ／Ｆ部７１ａ、７１ｂ、７１ｃは、それぞれ、変換部６５から入力された信号を制御部４に出力する。
　上述した実施の形態では、加算読み出し制御を行う場合は、３つの出力Ｉ／Ｆ部７１ａ～７１ｃのうち、１つの出力Ｉ／Ｆ部７１ｂによって画素の信号が制御部４に出力された。本変形例では、加算読み出し制御を行う場合、出力Ｉ／Ｆ部７１ａ～７１ｃによって画素の信号が制御部４に出力される。個別読み出し制御を行う場合と、加算読み出し制御を行う場合とで、共に３つの出力Ｉ／Ｆ部７１ａ～７１ｃから信号を制御部４に出力することができる。個別読み出し制御の場合に用いられる出力Ｉ／Ｆ部７１の数と、加算読み出し制御の場合に用いられる出力Ｉ／Ｆ部７１の数を揃えることができる。このため、加算読み出し制御を行う場合と個別読み出し制御を行う場合とで同様に、撮像素子３及び制御部４間における画素の信号の通信を行うことが可能となる。
（変形例３）
　上述した実施の形態では、撮像素子３が１つの水平転送部５０あたり３つのデータレーン５５を有する例について説明した。しかし、撮像素子は、１つの水平転送部あたり３つ以上のデータレーンを有する構成であってもよい。
　図９は、変形例３に係る撮像素子の一部の構成例を示す図である。本変形例では、水平転送部５０（図９においては水平転送部５０ａ）は、データレーン５５ａ、データレーン５５ｂ、データレーン５５ｃ、及びデータレーン５５ｄの４つのデータレーン５５を有する。また、水平転送部５０は、センスアンプ６２ｄを更に有する。処理部６０（図９においては処理部６０ａ）は、信号処理部６４ｄと、マルチプレクサ６６ｄとを更に有する。また、信号出力部７０（図９においては信号出力部７０ａ）は、出力Ｉ／Ｆ部７１ｄを更に有する。
　本変形例では、加算読み出し制御において使用されるＡＤ変換部４３（図９ではＡＤ変換部４３ａ２、４３ａ５、４３ａ８）が、２つのデータレーン５５（図９ではデータレーン５５ａ、５５ｂ）のいずれかに接続される。ＡＤ変換部４３ａ２がデータレーン５５ｂに接続され、ＡＤ変換部４３ａ５がデータレーン５５ａに接続され、ＡＤ変換部４３ａ８がデータレーン５５ｂに接続される。
　個別読み出し制御の場合、各行の画素の信号は、各々の画素の選択部１６、各々の画素に接続された垂直信号線２５ａ１～垂直信号線２５ａ９、及びスイッチＳＷ１ａ～スイッチＳＷ１ｉを介して、それぞれＡＤ変換部４３ａ１～ＡＤ変換部４３ａ９に出力される。ＡＤ変換部４３ａ１～ＡＤ変換部４３ａ９は、それぞれ、入力された画素の信号をデジタル信号に変換する。読み出し制御部１００は、水平転送部５０ａのスイッチＳＷ３ａ～スイッチＳＷ３ｉを制御し、ＡＤ変換部４３ａ１～４３ａ９で変換されたデジタル信号をデータレーン５５ａ～５５ｄによって処理部６０ａに順次出力させる。データレーン５５ａ～５５ｄに出力された信号は、それぞれ、センスアンプ６２ａ～６２ｄを介して信号処理部６４ａ～６４ｄに入力され、信号処理部６４ａ～６４ｄにより信号処理が施された後に、出力Ｉ／Ｆ部７１ａ～７１ｄによって制御部４に出力される。
　加算読み出し制御の場合、読み出し制御部１００は、２つのデータレーン５５ａ、５５ｂを用いて、画素の信号を処理部６０に順次出力させる。読み出し制御部１００は、或る１つのＡＤ変換部４３ａ（例えばＡＤ変換部４３ａ２）で変換されたデジタル信号をデータレーン５５ｂに出力する動作と、他の１つのＡＤ変換部４３（例えばＡＤ変換部４３ａ５）で変換されたデジタル信号をデータレーン５５ａに出力する動作とを同時に行う。データレーン５５ａに出力された信号は、センスアンプ６２ａを介して信号処理部６４ａに入力され、信号処理部６４ａにより信号処理が施された後に、出力Ｉ／Ｆ部７１ａによって制御部４に出力される。データレーン５５ｂに出力された信号は、センスアンプ６２ｂを介して信号処理部６４ｂに入力され、信号処理部６４ｂにより信号処理が施された後に、出力Ｉ／Ｆ部７１ｂによって制御部４に出力される。本変形例の場合の加算読み出し制御においては、データレーン５５ｃ、５５ｄは、ＡＤ変換部４３から画素の信号が入力されず、データ転送に使用されない状態となる。このため、データレーン５５ｃ、５５ｄに接続されるＡＤ変換部４３と、センスアンプ６２ｃ、６２ｄと、信号処理部６４ｃ、６４ｄとを停止させて、撮像素子３の消費電力を低減することができる。
（変形例４）
　垂直信号線２５に接続されるスイッチＳＷ１とＡＤ変換部４３との間にアンプ部を設けるようにしてもよい。アンプ部は、垂直信号線２５毎に設けられ、垂直信号線２５を介して入力される画素の信号を所定のゲイン（増幅率）で増幅し、増幅した画素の信号をＡＤ変換部４３に出力する。アンプ部には、アンプ部を動作させるための電流が第１の供給部１１０から供給される。ＡＤ変換部４３は、増幅された画素の信号をデジタル信号に変換して、水平転送部５０に出力する。
　撮像素子３の一部のＡＤ変換部４３（図４ではＡＤ変換部４３ａ２、４３ａ５、４３ａ８）と、これら一部のＡＤ変換部４３に接続されるアンプ部と、一部のデータレーン５５（図４ではデータレーン５５ｂ）と、一部のセンスアンプ６２（図４ではセンスアンプ６２ｂ）とは、垂直信号線２５に出力された画素の信号を処理部６０に出力する第１出力部を構成する。また、撮像素子３の他のＡＤ変換部４３（図４ではＡＤ変換部４３ａ１、４３ａ３、４３ａ４、４３ａ６、４３ａ７、４３ａ９）と、これら他のＡＤ変換部４３に接続されるアンプ部と、他のデータレーン５５（図４ではデータレーン５５ａ、５５ｃ）と、他のセンスアンプ６２（図４ではセンスアンプ６２ａ、６２ｃ）とは、垂直信号線２５に出力された画素の信号を処理部６０に出力する第２出力部を構成する。
　加算読み出し制御が行われる場合には、第２出力部には、画素の信号が入力されない。このため、読み出し制御部１００は、加算読み出し制御を行う場合、第１の供給部１１０に第２出力部への電流の供給を停止させ、第２の供給部１２０に第２出力部へのパルス信号の供給を停止させる。これにより、加算読み出し制御を行う場合、第２出力部が停止状態となり、撮像素子３の消費電力を低減することができる。
（変形例５）
　読み出し制御部１００は、加算読み出し制御を行う場合も、個別読み出し制御を行う場合と同様に、水平加算部４２のスイッチＳＷ１ａ～スイッチＳＷ１ｉをオン状態としてもよい。第２出力部のＡＤ変換部４３にも、加算された画素の信号が入力されることになる。この場合、読み出し制御部１００は、画素の信号を第２出力部から処理部６０に出力しないように、第２出力部を制御してもよい。
　読み出し制御部１００は、第１の供給部１１０に第２出力部への電流の供給を停止させることで、画素の信号を第２出力部から処理部６０に出力しないようにしてもよい。読み出し制御部１００は、第２の供給部１２０に第２出力部のセンスアンプ６２（図４ではセンスアンプ６２ａ、６２ｃ）へのパルス信号の供給を停止させることで、画素の信号を第２出力部から処理部６０に出力しないようにしてもよい。このとき、読み出し制御部１００は、所定時間の間、第２の供給部１２０によって一定の電位（例えば０Ｖや接地電位）の信号を第２出力部のセンスアンプ６２に供給することによって、第２出力部のセンスアンプ６２を停止状態にさせてもよい。
　また、読み出し制御部１００は、加算読み出し制御を行う場合に、第２出力部に接続される信号処理部６４（図４では信号処理部６４ａ、６４ｃ）が画素の信号を処理しないように、第２出力部に接続される信号処理部６４を制御してもよい。この場合、読み出し制御部１００は、図７に示す例のように、第２出力部に接続される信号処理部６４へのクロック信号の供給を停止させることで、第２出力部に接続される信号処理部６４が画素の信号の処理を行わないようにしてもよい。
（変形例６）
　上述の実施の形態及び変形例で説明した撮像素子及び撮像装置は、カメラ、スマートフォン、タブレット、ＰＣに内蔵のカメラ、車載カメラ、無人航空機（ドローン、ラジコン機等）に搭載されるカメラ等に適用されてもよい。
　上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
　次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
　日本国特願２０１９－６９１４６号（２０１９年３月２９日出願）
１…撮像装置、３…撮像素子、４…制御部、１０…画素、１１…光電変換部、２５…垂直信号線、４０…カラム回路部、４３…ＡＤ変換部、５０…水平転送部、６０…処理部、６５…変換部、７０…信号出力部、７１…出力Ｉ／Ｆ部、１００…読み出し制御部、１１０…第１の供給部、１２０…第２の供給部

Claims (17)

  1. 　光電変換により電荷を生成する第１光電変換部と第２光電変換部と、
    　前記第１光電変換部で生成された電荷に基づく第１信号を出力する第１信号線と、
    　前記第２光電変換部で生成された電荷に基づく第２信号を出力する第２信号線と、
    　前記第１信号および前記第２信号の少なくとも一方を信号処理する処理部に出力する第１出力部と、
    　前記第２信号を前記処理部に出力する第２出力部と、
    　前記第１信号と前記第２信号とを前記第１出力部により前記処理部に出力させる第１制御と、前記第１信号を前記第１出力部により前記処理部に出力し、前記第２信号を前記第２出力部により前記処理部に出力させる第２制御とを行う制御部と、
    を備える撮像素子。
  2. 　請求項１に記載の撮像素子において、
    　前記制御部は、前記第１制御において、前記第１出力部に制御信号を送信し、前記第２出力部に制御信号を送信しない撮像素子。
  3. 　請求項１または請求項２に記載の撮像素子において、
    　前記制御部は、前記第１制御において、前記第２信号を前記処理部に出力しないよう前記第２出力部を制御する撮像素子。
  4. 　請求項１から請求項３までのいずれか一項に記載の撮像素子において、
    　前記処理部は、前記第１出力部および前記第２出力部の少なくとも一方と接続される第１処理部と、前記第２出力部と接続される第２処理部とを有し、
    　前記処理部は、前記第１制御において、前記第１処理部で前記第１信号と前記第２信号を処理する撮像素子。
  5. 　請求項４に記載の撮像素子において、
    　前記制御部は、前記第１制御において、前記第１処理部に制御信号を送信し、前記第２処理部に制御信号を送信しない撮像素子。
  6. 　請求項４または請求項５に記載の撮像素子において、
    　前記制御部は、前記第１制御において、前記第１信号および前記第２信号の少なくとも一方を処理しないよう前記第２処理部を制御する撮像素子。
  7. 　請求項４から請求項６までのいずれか一項に記載の撮像素子において、
    　前記処理部は、前記第２制御において、前記第１処理部で前記第１信号を処理し、前記第２処理部で前記第２信号を処理する撮像素子。
  8. 　請求項１から請求項７までのいずれか一項に記載の撮像素子において、
    　前記処理部で処理された信号を複数の出力回路に分けて出力できるよう変換する変換部を備える撮像素子。
  9. 　請求項１から請求項８までのいずれか一項に記載の撮像素子において、
    　前記制御部は、前記第１制御において、前記第１信号と前記第２信号とを加算した信号を前記第１出力部により前記処理部に出力させる撮像素子。
  10. 　請求項１から請求項９までのいずれか一項に記載の撮像素子において、
    　前記第１信号線と前記第２信号線とを接続可能な接続部を備え、
    　前記接続部は、前記第１制御において、前記第１信号線と前記第２信号線とを電気的に接続する撮像素子。
  11. 　請求項１から請求項９までのいずれか一項に記載の撮像素子において、
    　前記第１出力部と前記第２出力部とを接続可能な接続部を備え、
    　前記接続部は、前記第１制御において、前記第１出力部と前記第２出力部とを電気的に接続する撮像素子。
  12. 　請求項１から請求項１１までのいずれか一項に記載の撮像素子において、
    　前記第１出力部は、前記第１信号および前記第２信号の少なくとも一方の信号を前記処理部に出力する第１出力線を有し、
    　前記第２出力部は、前記第２信号を前記処理部に出力する第２出力線を有する撮像素子。
  13. 　請求項１２に記載の撮像素子において、
    　前記第１出力部は、前記第１出力線で出力される信号を増幅する増幅部を有し、
    　前記第２出力部は、前記第２出力線で出力される信号を増幅する増幅部を有する撮像素子。
  14. 　請求項１から請求項１３までのいずれか一項に記載の撮像素子において、
    　アナログ信号である前記第１信号および前記第２信号の少なくとも一方の信号をデジタル信号に変換する第１ＡＤ変換部と、
    　アナログ信号である前記第２信号をデジタル信号に変換する第２ＡＤ変換部と、を備え、
    　前記第１出力部は、前記第１ＡＤ変換部により変換されたデジタル信号を前記処理部に出力し、
    　前記第２出力部は、前記第２ＡＤ変換部により変換されたデジタル信号を前記処理部に出力する撮像素子。
  15. 　請求項１４に記載の撮像素子において、
    　前記第１ＡＤ変換部は、前記第１制御において、前記第１信号と前記第２信号とを加算したアナログ信号を第１デジタル信号に変換し、前記第２制御において、アナログ信号である前記第１信号を第２デジタル信号に変換し、
    　前記第１出力部は、前記第１制御において、前記第１デジタル信号を前記処理部に出力し、前記第２制御において、前記第２デジタル信号を前記処理部に出力する撮像素子。
  16. 　請求項１から請求項１５までのいずれか一項に記載の撮像素子において、
    　前記第１光電変換部と前記第２光電変換部とは第１方向に設けられ、
    　前記第１信号線と前記第２信号線とは、前記第１方向と異なる第２方向に設けられ、
    　前記第１出力部と前記第２出力部は、前記第１方向に設けられる撮像素子。
  17. 　請求項１から請求項１６までのいずれか一項に記載の撮像素子と、
    　前記処理部で処理された信号に基づいて画像データを生成する生成部と、
    を備える撮像装置。
PCT/JP2020/014101 2019-03-29 2020-03-27 撮像素子、及び、撮像装置 Ceased WO2020203797A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021512013A JP7294406B2 (ja) 2019-03-29 2020-03-27 撮像素子、及び、撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-069146 2019-03-29
JP2019069146 2019-03-29

Publications (1)

Publication Number Publication Date
WO2020203797A1 true WO2020203797A1 (ja) 2020-10-08

Family

ID=72668450

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/014101 Ceased WO2020203797A1 (ja) 2019-03-29 2020-03-27 撮像素子、及び、撮像装置

Country Status (2)

Country Link
JP (3) JP7294406B2 (ja)
WO (1) WO2020203797A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116582179A (zh) * 2023-06-09 2023-08-11 上海艾庐传感技术有限公司 一种应用混合信号传输的医疗系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025192032A1 (ja) * 2024-03-12 2025-09-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044680A (ja) * 2007-08-10 2009-02-26 Canon Inc 撮像システム
JP2009124550A (ja) * 2007-11-16 2009-06-04 Sony Corp 固体撮像装置、駆動制御方法、および撮像装置
WO2018181723A1 (ja) * 2017-03-29 2018-10-04 株式会社ニコン 撮像素子および電子カメラ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003313B2 (ja) * 1991-08-06 2000-01-24 ソニー株式会社 固体撮像装置及びその駆動方法
JPH11284913A (ja) * 1998-03-30 1999-10-15 Victor Co Of Japan Ltd 固体撮像素子の読み出し方式
JP4723994B2 (ja) * 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
JP4442695B2 (ja) * 2008-02-29 2010-03-31 ソニー株式会社 固体撮像装置及びカメラ装置
JP2013042001A (ja) * 2011-08-17 2013-02-28 Panasonic Corp 固体撮像装置
JP6124697B2 (ja) * 2012-07-12 2017-05-10 キヤノン株式会社 撮像素子
JP6098437B2 (ja) * 2013-08-27 2017-03-22 株式会社ニコン 固体撮像素子及び撮像装置
JP6671130B2 (ja) * 2014-12-02 2020-03-25 キヤノン株式会社 撮像素子、撮像装置、焦点検出装置ならびに画像処理装置およびその制御方法
CN109196647B (zh) * 2016-03-31 2023-08-22 株式会社尼康 摄像元件以及摄像装置
JP2018072390A (ja) * 2016-10-24 2018-05-10 オリンパス株式会社 撮像装置
CN114520864A (zh) * 2017-03-28 2022-05-20 株式会社尼康 摄像元件及电子相机
JP2019012933A (ja) * 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 Ａｄ変換器および固体撮像素子
JP7047116B2 (ja) * 2017-11-27 2022-04-04 イタルトラクトル・イティエンメ・ソチエタ・ペル・アツィオーニ 関節式チェーンのための接続アセンブリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044680A (ja) * 2007-08-10 2009-02-26 Canon Inc 撮像システム
JP2009124550A (ja) * 2007-11-16 2009-06-04 Sony Corp 固体撮像装置、駆動制御方法、および撮像装置
WO2018181723A1 (ja) * 2017-03-29 2018-10-04 株式会社ニコン 撮像素子および電子カメラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116582179A (zh) * 2023-06-09 2023-08-11 上海艾庐传感技术有限公司 一种应用混合信号传输的医疗系统

Also Published As

Publication number Publication date
JP7294406B2 (ja) 2023-06-20
JP2026004570A (ja) 2026-01-14
JPWO2020203797A1 (ja) 2020-10-08
JP7758016B2 (ja) 2025-10-22
JP2023106550A (ja) 2023-08-01

Similar Documents

Publication Publication Date Title
JP6440844B2 (ja) 固体撮像装置
US10218928B2 (en) Image capturing apparatus and mobile telephone
JP7704268B2 (ja) 撮像素子、および撮像装置
JP2026004570A (ja) 撮像素子
JP2016082453A (ja) 固体撮像装置及びその駆動方法、並びに、撮像システム
JP7816310B2 (ja) 撮像素子及び撮像装置
JP6166562B2 (ja) 撮像素子及びその駆動方法、及び撮像装置
JP5721518B2 (ja) 撮像素子及び撮像装置
KR20060093913A (ko) 동일 색상의 화소 데이터를 가산하여 출력하는 컬러 촬상장치 및 그 화소 데이터 독출 방법
CN110495165A (zh) 摄像元件及摄像装置
WO2018181723A1 (ja) 撮像素子および電子カメラ
JP2025084925A (ja) 撮像素子
CN110291781B (zh) 摄像元件以及数码相机
JP2016019232A (ja) 撮像素子及び撮像装置
JP6257348B2 (ja) 固体撮像装置、撮像システム及び複写機
JP2022102594A (ja) 撮像素子、及び、撮像装置
JP6393087B2 (ja) 撮像素子及び撮像装置
JP7786037B2 (ja) 撮像素子、及び、撮像装置
JP2010178168A (ja) 固体撮像素子による取得画像の補正方法および電子カメラ
JP2011120148A (ja) 撮像素子
JP2015173387A (ja) 撮像素子、その駆動方法、およびプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20785106

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021512013

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20785106

Country of ref document: EP

Kind code of ref document: A1