WO2020194738A1 - 表示素子 - Google Patents

表示素子 Download PDF

Info

Publication number
WO2020194738A1
WO2020194738A1 PCT/JP2019/013855 JP2019013855W WO2020194738A1 WO 2020194738 A1 WO2020194738 A1 WO 2020194738A1 JP 2019013855 W JP2019013855 W JP 2019013855W WO 2020194738 A1 WO2020194738 A1 WO 2020194738A1
Authority
WO
WIPO (PCT)
Prior art keywords
bank
display element
cut
adjacent
element according
Prior art date
Application number
PCT/JP2019/013855
Other languages
English (en)
French (fr)
Inventor
扇太郎 喜田
青森　繁
豪 鎌田
康 浅岡
惇 佐久間
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US17/598,162 priority Critical patent/US20220173181A1/en
Priority to PCT/JP2019/013855 priority patent/WO2020194738A1/ja
Priority to CN201980094707.4A priority patent/CN113632590A/zh
Publication of WO2020194738A1 publication Critical patent/WO2020194738A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Definitions

  • the present invention relates to a display element.
  • Patent Document 1 discloses a display element in which an anode, a light emitting medium layer, and a cathode are laminated between adjacent reverse-tapered partition walls.
  • Patent Document 1 has a problem that a line-shaped pixel defect occurs when the line-shaped cathode is broken.
  • the display element has a plurality of line-shaped reflecting electrodes formed on the upper side of the flattening film, a plurality of line-shaped banks, and a plurality of line-shaped banks each adjacent to each other.
  • Each bank is an inverted taper type that tapers downward, and the height of each bank based on the flattening film is larger than the height of the upper transparent electrode based on the flattening film and is adjacent to each other.
  • one or more cuts whose height is locally reduced with respect to the flattening film are formed, and the upper portion formed on one of the adjacent active layers.
  • the transparent electrode and the upper transparent electrode formed on the other side are electrically connected to each other via a conduction electrode formed in the cut.
  • FIG. 1 It is a flowchart which shows the forming process of the display element of Embodiment 1.
  • (A) is a plan view showing the configuration of the display element of the first embodiment, (b) is a sectional view taken along line BB of (a), and (c) is a sectional view taken along line CC of (a).
  • Is. is a perspective view showing the configuration of a display element, (b) is a sectional view taken along line BB of (a), and (c) is a plan view showing the relationship between a cut and a liquid drop model.
  • (D) is a cross-sectional view showing another configuration of the cut.
  • (A) is a plan view showing the effect of the break of the bank in the first embodiment, and (b) is a plan view showing a problem.
  • (A) is a plan view showing another configuration of a display element, (b) is a sectional view taken along line BB of (a), and (c) is a sectional view taken along line CC of (a).
  • (A) is a plan view showing a further configuration of the display element, (b) is a sectional view taken along line BB of (a), and (c) is a sectional view taken along line CC of (a). ..
  • (A) is a plan view showing a further configuration of the display element
  • (b) is a sectional view taken along line BB of (a)
  • (c) is a sectional view taken along line CC of (a).
  • .. (A) to (c) are plan views showing an example of forming a cut in the first embodiment.
  • (A) to (c) are plan views which show another example of formation of a cut.
  • (A) to (c) are cross-sectional views which show an example of the process of forming a reverse taper type bank.
  • (A) to (d) are sectional views which show another example of the process of forming a reverse taper type bank.
  • (A) to (d) are sectional views which show another example of the process of forming a reverse taper type bank.
  • (A) is a plan view showing the configuration of the display element of the second embodiment, (b) is a sectional view taken along line BB of (a), and (c) is a sectional view taken along line CC of (a). Is. It is a perspective view which shows the structure of the display element of Embodiment 2.
  • (A) is a plan view showing the effect of the inclined portion in the second embodiment, and (b) is a plan view showing a problem.
  • (A) and (b) are plan views showing an example of forming an inclined portion in the second embodiment.
  • (A) and (b) are plan views showing another example of forming the inclined portion.
  • FIG. 1 is a flowchart showing a process of forming the display element of the first embodiment.
  • FIG. 2A is a plan view showing the configuration of the display element (display element 2) of the first embodiment
  • FIG. 2B is a sectional view taken along line BB of FIG. 2A
  • FIG. c) is a sectional view taken along the line CC of FIG. 2 (a).
  • FIG. 3A is a perspective view showing the configuration of the display element
  • FIG. 3B is a sectional view taken along line BB of FIG. 3A
  • FIG. 3C is a cut and a liquid drop model.
  • FIG. 3D is a plan view showing the relationship
  • FIG. 3D is a cross-sectional view showing another configuration of the cut.
  • a substrate TK including a base material BZ and a TFT layer (thin film transistor layer) 4 including a pixel circuit layer PC and a flattening film 5 is formed.
  • the base material BZ may be inflexible or flexible, and the base material BZ may be provided with a barrier film (inorganic insulating film or the like) against foreign matter.
  • a lower reflective electrode for example, a laminated film of ITO and Ag
  • Er, Eg, and Eb is formed on the flattening film 5 by sputtering film formation and photolithography.
  • line-shaped banks W1 to W4 are formed by using coating film formation and photolithography.
  • a light-shielding film JF is formed on the banks W1 to W4 by using coating film formation and photolithography.
  • a line-shaped active layer (including a light emitting layer) Fr, Fg, and Fb is formed by using an inkjet method or a vapor deposition method.
  • an ultrathin film such as an ultra-thin film such as Al or Ag, Au, Pt, Ni, Ir, Ca or MgAg alloy or an ITO film is formed on the active layer Fr / Fg / Fb by thin film deposition.
  • IZO film Kr ⁇ Kg ⁇ Kb is formed.
  • a sealing step may be performed to prevent foreign substances such as water and oxygen from entering the display element.
  • the direction from the TFT layer 4 to the active layer is described as “upward”, and the direction from the active layer to the TFT layer 4 is described as “downward”.
  • the banks W1 to W4 and the light-shielding film JF are insulators, and the bank electrodes K1 to K4 are formed on the light-shielding film JF (above the banks W1 to W4).
  • the bank electrodes K1 to K4 are formed in the same process as the upper transparent electrodes Kr, Kg, and Kb (deposited film formation in step S6), are in the same layer as Kr, Kg, and Kb, and are made of the same material.
  • the same power supply voltage is supplied to the ends of the upper transparent electrodes Kr, Kg, and Kb.
  • the red light emitting element (LED) Xr is composed of the lower reflective electrode Er, the active layer Fr (including the red light emitting layer) and the upper transparent electrode Kr, which are superimposed, and the lower reflective electrode Eg and the active layer Fg (green light emitting layer) are superimposed.
  • the lower transparent electrode Eb, the active layer Fb (including the blue light emitting layer) and the upper transparent electrode Kb constitute the green light emitting element (LED) Xg
  • the upper transparent electrode Kg constitutes the green light emitting element (LED).
  • Xb is configured, and a pixel circuit that controls the light emitting elements Xr, Xg, and Xb is formed in the pixel circuit layer PC of the TFT layer 4.
  • the active layers Fr, Fg, and Fb include at least one of a hole injection layer, a hole transport layer, a hole blocking layer, an electron injection layer, an electron transport layer, and an electron blocking layer. May be good.
  • the upper transparent electrodes Kr, Kg, and Kb function as a cathode to which a power supply voltage on the low potential side is supplied or an anode to which a power supply voltage on the high potential side is supplied.
  • the light emitting device is an organic light emitting diode (OLED) (the active layer includes an organic light emitting layer), the current between the anode and the cathode causes holes and electrons to recombine in the light emitting layer, and the resulting exciton is the basis. Light is emitted in the process of transitioning to the state. Since the lower reflective electrode is light-reflecting and the upper transparent electrode is translucent, the light emitted from the light emitting layer goes upward and becomes top emission.
  • OLED organic light emitting diode
  • the light emitting element is a quantum dot light emitting diode (QLED) (the active layer includes a quantum dot layer), the current between the anode and the cathode causes holes and electrons to recombine in the light emitting layer, resulting in an exciton. , Light (fluorescence) is emitted in the process of transitioning from the conduction band of quantum dots to the valence band.
  • the light emitting element may be a light emitting element (inorganic light emitting diode or the like) other than the above-mentioned OLED and QLED.
  • the line-shaped banks W1 to W4 that are arranged side by side are each of the reverse taper type that tapers downward (board side).
  • the active layer Fr is formed between banks W1 and W2, and a plurality of lower reflective electrodes Er and upper transparent on the active layer Fr arranged in the plan-view stretching direction (plan-view stretching direction, vertical in the drawing) of each bank. Together with the electrode Kr, it constitutes a red pixel line.
  • the active layer Fg is formed between banks W2 and W3, and constitutes a green pixel line together with a plurality of lower reflective electrodes Eg arranged in the plan-view stretching direction (longitudinal) of each bank and an upper transparent electrode Kg on the active layer Fg. ..
  • the active layer Fb is formed between banks W3 and W4, and a plurality of lower reflective electrodes Eb arranged in the plan-view stretching direction (longitudinal) of each bank and an upper transparent electrode Kb on the active layer Fb together form a blue pixel line. ..
  • the heights of the banks W1 to W4 are larger than the heights of the upper transparent electrodes Kr, Kg, and Kb.
  • one or more cut CLs whose heights with respect to the TFT layer 4 are locally reduced are formed.
  • the upper transparent electrode Kr formed on the active layer Fr and the upper transparent electrode Kg formed on the active layer Fg are electrically connected via the conduction electrode DS formed in the cut CL. There is.
  • one or more cut CLs whose height is locally reduced with reference to the TFT layer 4 are formed and formed on the active layer Fg.
  • the upper transparent electrode Kg formed therein and the upper transparent electrode Kb formed on the active layer Fb are electrically connected via the conductive electrode DS formed in the cut CL.
  • the conductive electrode DS is formed in the same process as the upper transparent electrodes Kr, Kg, and Kb (step S6 in FIG. 1), has the same layer as the upper transparent electrodes Kr, Kg, and Kb, and is made of the same material. At the cut CL of the banks W2 and W3, the bank material is penetrated (height is zero), and the conduction electrode DS is formed on the upper surface of the flattening film 5.
  • the position of the cut CL corresponds to the gap of the upper transparent electrode, but the position is not limited to this.
  • the cut CL and the upper transparent electrode may be adjacent to each other.
  • FIG. 4A is a plan view showing the effect of the bank break in the first embodiment
  • FIG. 4B is a plan view showing a problem.
  • the line-shaped upper transparent electrodes Kr ⁇ Kg are electrically connected via the conduction electrode DS. Therefore, as shown in FIG. 4A, even if the upper transparent electrode Kg is disconnected, for example, the power supply voltage Vp is supplied from the upper transparent electrode Kr to the portion after the disconnection portion via the conduction electrode DS of the cut CL. Therefore, the portion of the green pixel line after the disconnection portion does not become a defect (non-lighting).
  • the cut CL of each bank is provided for each of a plurality of pixels.
  • the cut CL is provided at a position that divides the bank into two equal parts in the plan-view stretching direction, pixel defects (due to disconnection of the upper transparent electrode) occur. The rate is halved. By forming at most one cut in every two pixels, the occurrence of moire is suppressed.
  • the power supply voltage Vp is not supplied to the part after the broken part, so that after the broken part in the pixel line. Part becomes a defect (always off). Even in the case of double-sided input in which the power supply voltage Vp is supplied from both ends of the upper transparent electrode, the portion after the disconnection portion becomes one-sided input, which causes display unevenness.
  • the width L of the cut CL (the length of the bank W2 in the extending direction in the plan view) is smaller than the width Y of the bottom surface of the bank.
  • the width L of the cut CL is preferably 1 ⁇ m or less.
  • the widest width is set as the widest width, and the widest width at the bottom of the cut CL is preferably smaller than the width Y of the bottom surface of the bank, preferably 1 ⁇ m or less.
  • the cut CL is a straight groove (slit) whose width does not change according to the depth, but the present invention is not limited to this. As shown in FIG. 3D, it may be a tapered groove (slit) that becomes narrower (toward the TFT layer 4 side) as the depth increases. By doing so, the conduction electrode DS in the cut CL and the bank electrode K2 can be electrically connected, and the resistance can be reduced. Further, if the power supply voltage is supplied to the bank electrode K2, the occurrence of pixel defects can be suppressed.
  • the side walls (tapered surfaces) of banks W1 to W4 have liquid repellency. In this way, it becomes difficult for the liquid drops that are the material of the active layer to flow into the cut CL.
  • the liquid repellency of the bank can be realized by mixing a fluorine-based polymer or the like with the bank material.
  • the side walls (tapered surfaces) of the reverse-tapered banks W1 to W4 have light scattering properties.
  • the light scattering property of the bank can be realized by mixing titanium oxide or the like with the bank material.
  • the light-shielding film JF is formed on the upper surfaces of the banks W1 to W4, the external light can be absorbed on the upper surface of the bank, and the external light reflection by the lower reflective electrode can be suppressed.
  • the light-shielding film JF is formed by patterning the applied black matrix material by photolithography.
  • FIG. 5 (a) is a plan view showing another configuration of the display element
  • FIG. 5 (b) is a sectional view taken along line BB of FIG. 5 (a)
  • FIG. 5 (c) is FIG. 5 (a). ) CC sectional view.
  • a bank stand Zs may be provided between the flattening film 5 and the banks W1 to W4, and at the cut CL, only the bank stand Zs may be left through the bank material.
  • the TFT layer 4 as a reference, the height Hs (upper surface level) of the bank base Zs and the height of the portion of the active layer Fr / Fg / Fb adjacent to the cut CL (upper surface level: about 50 to 200 nm) are matched. Therefore, the heights of the upper transparent electrodes Kr, Kg, and Kb and the conduction electrode DS are the same, and the step breakage of the conduction electrode DS can be suppressed.
  • the difference between the height of the bank base Zs and the thickness of the active layers Fr, Fg, and Fb does not have to be zero, and may be smaller than the thickness of the conductive electrode DS. In this way, the effect of suppressing the step breakage of the conductive electrode DS is recognized.
  • FIG. 6 (a) is a plan view showing a further different configuration of the display element
  • FIG. 6 (b) is a sectional view taken along line BB of FIG. 6 (a)
  • FIG. 6 (c) is FIG. 6 (c). It is a cross-sectional view of CC of a).
  • the height Hc of the deepest portion of the cut CL (upper surface level of the base portion Ws) and the height of the portion of the active layer Fr, Fg, Fb adjacent to the cut CL (upper surface level) are matched.
  • the heights of the upper transparent electrodes Kr, Kg, and Kb and the conduction electrode DS are aligned, and the step breakage of the conduction electrode DS can be suppressed.
  • FIG. 7 (a) is a plan view showing still another configuration of the display element
  • FIG. 7 (b) is a sectional view taken along line BB of FIG. 7 (a)
  • FIG. 7 (c) is FIG. 7 (c). It is a cross-sectional view of CC of a).
  • the light-shielding film JF may be left through the bank material. In this way, it is possible to suppress the incident of external light from the cut CL. Further, by matching the height of the light-shielding film JF (upper surface level) with the height of the portion of the active layer Fr / Fg / Fb adjacent to the cut CL (upper surface level) with reference to the TFT layer 4, the upper surface is transparent. The heights of the electrodes Kr, Kg, and Kb and the conduction electrode DS are the same, and the step breakage of the conduction electrode DS can be suppressed.
  • FIG. 8A by providing the cut CLs of the plurality of banks at positions that are equally divided into N (N is an integer of 3 or more) in the plan-view stretching direction of the banks, the probability of occurrence of defects is 1 / N. Can be.
  • the cut CL is hooked or curved, and the trace length between both ends of the cut CL (the distance when tracing from one end to the other end) is the shortest distance between both ends.
  • a plurality of cut CLs may be provided in each bank, and the two adjacent banks may be configured such that the positions of the cuts are deviated from each other in the plan-view extending direction of the banks.
  • the cut CLa of the bank W2, the cut CLb of the bank W3, the cut CLc of the bank W2, and the cut CLd of the bank W3 are arranged in a staggered pattern. It is also possible to make the intervals between the cut CLc and the cut CLd in the direction of visual extension equal. In this way, for example, even if the upper transparent electrode Kg is broken, the portion after the broken portion can receive the power supply voltage Vp via at least one of the upper transparent electrode Kr and the upper transparent electrode Kb.
  • FIG. 9 (a) to 9 (c) are plan views showing another example of forming a break.
  • the green pixel line (high brightness) is formed thinner than the red and blue pixel lines (low brightness)
  • the upper transparent electrode Kg becomes thinner than the upper transparent electrodes Kr ⁇ Kb, and the wire is easily broken. Therefore, as shown in FIG. 9A, the number of cut CLs formed in the banks W2 and W3 (adjacent to the upper transparent electrode Kg) sandwiching the upper transparent electrode Kg is the number of cut CLs formed in the banks W1 and W4.
  • the cut CL formed in the bank W2 and the cut CL formed in the bank W3 may be shifted with respect to the plan-view extending direction of the bank.
  • the active layer that has entered the cut may unintentionally emit light. Therefore, as shown in FIG. 9C, by making the width of the cut CL formed in the bank W3 smaller than the width of the cut CL formed in the banks W1, W2, and W4, unintended light emission at the cut is emitted. It can be suppressed.
  • FIG. 10 (a) to 10 (c) are cross-sectional views showing an example of a process of forming a reverse taper type bank.
  • Resist Rs (bank material) is applied onto the substrate TK (FIG. 10 (a)), and then scattered light LX (with light incident at a positive predetermined sharp angle with respect to the vertical line of the substrate and negative predetermined sharp angle) through the mask MK.
  • the resist Rs (including incident light) is irradiated (FIG. 10 (b)), and then development is performed to obtain a reverse tapered bank W (FIG. 10 (c)).
  • FIG. 11 (a) to 11 (d) are cross-sectional views showing another example of the process of forming the reverse taper type bank.
  • Resist Rs (bank material) is applied onto the substrate TK (FIG. 11 (a)), and then the first oblique light La (light incident on the vertical line of the substrate at a positive predetermined sharp angle) is applied to the resist Rs through the mask MK. (FIG. 10 (b)), and then the resist Rs is irradiated with the second oblique light Lb (light incident on the vertical line of the substrate with a negative predetermined diligence) through the mask MK (FIG. 10 (c)). Then, by carrying out development, a reverse taper type bank W can be obtained (FIG. 10 (d)).
  • FIG. 12 (a) to 12 (d) are cross-sectional views showing another example of the process of forming the reverse taper type bank.
  • the resist Rs (bank material) is applied onto the substrate TK (FIG. 12A), and then the mask MK and the substrate TK with the resist Rs are tilted by a positive predetermined sharp angle with respect to the vertical light Ls.
  • the resist Rs is irradiated with vertical light Ls (FIG. 12B), and then the mask MK and the substrate TK with the resist Rs are tilted through the mask MK by a predetermined negative angle with respect to the vertical light Ls.
  • a reverse-tapered bank W can be obtained (FIG. 12 (d)).
  • FIG. 13 (a) is a plan view showing the configuration of the display element of the second embodiment
  • FIG. 13 (b) is a sectional view taken along line BB of FIG. 13 (a)
  • FIG. 13 (c) is a view.
  • 13 (a) is a sectional view taken along the line CC.
  • FIG. 14 is a perspective view showing the configuration of the display element of the second embodiment.
  • the line-shaped banks W1 to W4 juxtaposed in the second embodiment are each of the reverse taper type that tapers downward (board side).
  • the active layer Fr is formed between banks W1 and W2, and forms a red pixel line together with a plurality of lower reflective electrodes Er arranged in the plan-view stretching direction (longitudinal) of each bank and an upper transparent electrode Kr on the active layer Fr. ..
  • the active layer Fg is formed between banks W2 and W3, and constitutes a green pixel line together with a plurality of lower reflective electrodes Eg arranged in the plan-view stretching direction (longitudinal) of each bank and an upper transparent electrode Kg on the active layer Fg. ..
  • the active layer Fb is formed between banks W3 and W4, and a plurality of lower reflective electrodes Eb arranged in the plan-view stretching direction (longitudinal) of each bank and an upper transparent electrode Kb on the active layer Fb together form a blue pixel line. ..
  • the heights of the banks W1 to W4 are larger than the heights of the upper transparent electrodes Kr, Kg, and Kb.
  • the banks W1 to W4 and the light-shielding film JF are insulators, and the bank electrodes K1 to K4 are formed on the light-shielding film JF (above the banks W1 to W4).
  • the bank electrodes K1 to K4 are formed in the same process as the upper transparent electrodes Kr, Kg, and Kb (deposited film formation in step S6), are in the same layer as the upper transparent electrodes Kr, Kg, and Kb, and are made of the same material. To. The same power supply voltage is supplied to the bank electrodes K1 to K4 and the upper transparent electrodes Kr, Kg, and Kb.
  • the bank W2 located between the adjacent active layers Fr and Fg projects toward the adjacent active layer Fr and projects from the upper surface of the bank W2 toward the upper surface of the active layer Fr.
  • One or more inclined portions Pr2 having an inclined inclined surface Sr2 are formed, and an inclined portion having an inclined surface Sg2 that protrudes toward an adjacent active layer Fg and is inclined from the upper surface of the bank W2 toward the upper surface of the active layer Fg.
  • One or more Pg2 is formed.
  • the inclined portion Pr2 is provided with the inclined electrode Ur2 on the inclined surface Sr2, the inclined portion Pg2 is provided with the inclined electrode Ug2 on the inclined surface Sg2, and the upper transparent electrode Kr and the bank electrode K2 are electrically provided via the inclined electrode Ur2. It is connected, and the upper transparent electrode Kg and the bank electrode K2 are electrically connected via the inclined electrode Ug2.
  • one or more inclined portions Pg3 having an inclined surface Sg3 that protrudes toward the adjacent active layer Fg and is inclined from the upper surface of the bank W3 toward the upper surface of the active layer Fg are formed and adjacent to the bank W3.
  • One or more inclined portions Pb3 having an inclined surface Sb3 protruding toward the active layer Fb and inclined from the upper surface of the bank W3 toward the upper surface of the active layer Fb are formed.
  • the inclined portion Pg3 has an inclined electrode Ug3 on the inclined surface Sg3, and the inclined portion Pb3 has an inclined electrode Ub3 on the inclined surface Sb3, and the upper transparent electrode Kg and the bank electrode K3 are electrically connected via the inclined electrode Ug3.
  • the upper transparent electrode Kb and the bank electrode K3 are electrically connected via the inclined electrode Ub3.
  • FIG. 15A is a plan view showing the effect of the inclined portion in the second embodiment
  • FIG. 15B is a plan view showing a problem.
  • the line-shaped upper transparent electrode Kg is electrically connected to the bank electrodes K2 and K3 via the inclined portions Pg2 and Pg3. Therefore, as shown in FIG. 15A, even if the upper transparent electrode Kg is disconnected, for example, the power supply voltage Vp is the path through the bank electrode K2 of the bank W2 and the inclined portion Pg2, and the bank electrode K3 and the inclined portion of the bank W3.
  • the portion after the disconnection portion in the green pixel line does not become a defect (non-lighting). For example, by providing one inclined portion Pg2 in the center of the bank W2, the defect occurrence rate of the green pixel line can be halved.
  • 16 (a) and 16 (b) are plan views showing an example of forming an inclined portion in the second embodiment.
  • FIG. 16A for example, by forming a plurality of inclined portions Pg2 in the bank W2 at positions that are equally divided into N (N is an integer of 3 or more) in the plan-view stretching direction of the bank, defects occur.
  • the probability can be 1 / N.
  • a plurality of inclined portions may be provided in each bank, and the two adjacent banks may be configured such that the inclined portions are displaced from each other in the plan-view extending direction of the banks. ..
  • the inclined portion Pg2a of the bank W2, the inclined portion Pg3b of the bank W3, the inclined portion Pg2c of the bank W2, and the inclined portion Pg3d of the bank W3 are arranged in a staggered pattern. It is also possible to make the interval equal to the interval between the inclined portion Pg2c and the inclined portion Pg3d in the plan-view stretching direction of the bank. In this way, for example, even if the upper transparent electrode Kg is disconnected, the portion after the disconnection portion can receive the power supply voltage Vp via at least one of the bank electrode K2 and the bank electrode K3.
  • FIG. 17 (a) and 17 (b) are plan views showing another example of forming the inclined portion.
  • the green pixel line (high brightness) is formed thinner than the red and blue pixel lines (low brightness)
  • the upper transparent electrode Kg becomes thinner than the upper transparent electrodes Kr ⁇ Kb, and the wire is easily broken. Therefore, as shown in FIG. 17A, the number of the inclined portions Pg2 and Pg3 adjacent to the upper transparent electrode Kg having the smallest width is changed to the inclined portions Pb3 and Pb3 adjacent to the transparent electrode Kb having a width larger than that of the upper transparent electrode Kg.
  • the inclined portion Pg2 formed in the bank W2 and the inclined portion Pg3 formed in the bank W3 may be shifted with respect to the plan-view extending direction of the bank.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

平坦化膜（５）の上側に、ライン状の複数のバンク（Ｗ１～Ｗ４）と、それぞれが隣り合うバンク間に形成された、ライン状の複数の活性層（Ｆｒ・Ｆｇ・Ｆｂ）と、各活性層上に形成された上部透明電極（Ｋｒ・Ｋｇ・Ｋｂ）とを備える表示素子であって、各バンクには、平坦化膜を基準とする高さが局所的に小さくされている切れ目（ＣＬ）が形成され、隣り合う活性層の一方上に形成された上部透明電極（Ｋｒ）と、他方上に形成された上部透明電極（Ｋｇ）とが、切れ目内に形成された導通電極（ＤＳ）を介して電気的に接続される。

Description

表示素子
　本発明は、表示素子に関する。
　特許文献１には、隣り合う逆テーパー型の隔壁の間に、陽極、発光媒介層および陰極を積層する表示素子が開示されている。
日本国公開特許公報「特開２０１８－４５８７３（２０１８年３月２２日）公開」
　特許文献１の構成では、ライン状の陰極が断線した場合に、ライン状に画素欠陥が生じるという問題がある。
　本発明の一態様にかかる表示素子は、平坦化膜の上側に、複数の下部反射電極と、ライン状の複数のバンクと、それぞれが隣り合うバンクの間に形成された、ライン状の複数の活性層と、各活性層上に形成された上部透明電極とを備える表示素子であって、各活性層は、前記複数の下部反射電極に共通して設けられ、複数の同色画素を構成し、各バンクは下方に向けて先細りする逆テーパー型であり、前記平坦化膜を基準とする各バンクの高さは、前記平坦化膜を基準とする前記上部透明電極の高さよりも大きく、隣り合う活性層の間に位置するバンクには、前記平坦化膜を基準とする高さが局所的に小さくされている切れ目が１以上形成され、前記隣り合う活性層の一方上に形成された前記上部透明電極と、他方上に形成された前記上部透明電極とが、前記切れ目内に形成された導通電極を介して電気的に接続されている。
　本発明の一態様によれば、上部透明電極が断線しても画素欠陥が生じ難いという効果が得られる。
実施形態１の表示素子の形成工程を示すフローチャートである。 （ａ）は実施形態１の表示素子の構成を示す平面図であり、（ｂ）は、（ａ）のＢ－Ｂ断面図であり、（ｃ）は、（ａ）のＣ－Ｃ断面図である。 （ａ）は表示素子の構成を示す斜視図であり、（ｂ）は、（ａ）のＢ－Ｂ断面図であり、（ｃ）は、切れ目と液滴の関係を示す平面図であり、（ｄ）は、切れ目の別構成を示す断面図である。 （ａ）は実施形態１におけるバンクの切れ目の効果を示す平面図であり、（ｂ）は、課題を示す平面図である。 （ａ）は表示素子の別構成を示す平面図であり、（ｂ）は、（ａ）のＢ－Ｂ断面図であり、（ｃ）は、（ａ）のＣ－Ｃ断面図である。 （ａ）は表示素子のさらなる別構成を示す平面図であり、（ｂ）は、（ａ）のＢ－Ｂ断面図であり、（ｃ）は、（ａ）のＣ－Ｃ断面図である。 （ａ）は表示素子のさらなる別構成を示す平面図であり、（ｂ）は、（ａ）のＢ－Ｂ断面図であり、（ｃ）は、（ａ）のＣ－Ｃ断面図である。 （ａ）～（ｃ）は実施形態１における切れ目の形成例を示す平面図である。 （ａ）～（ｃ）は切れ目の別の形成例を示す平面図である。 （ａ）～（ｃ）は、逆テーパー型バンクの形成工程の一例を示す断面図である。 （ａ）～（ｄ）は、逆テーパー型バンクの形成工程の別例を示す断面図である。 （ａ）～（ｄ）は、逆テーパー型バンクの形成工程の別例を示す断面図である。 （ａ）は実施形態２の表示素子の構成を示す平面図であり、（ｂ）は、（ａ）のＢ－Ｂ断面図であり、（ｃ）は、（ａ）のＣ－Ｃ断面図である。 実施形態２の表示素子の構成を示す斜視図である。 （ａ）は実施形態２における傾斜部の効果を示す平面図であり、（ｂ）は、課題を示す平面図である。 （ａ）（ｂ）は実施形態２における傾斜部の形成例を示す平面図である。 （ａ）（ｂ）は傾斜部の別の形成例を示す平面図である。
　以下に、図面を用いて本発明の実施形態を説明する。なお、各図に示された構成は一例にすぎない。
　〔実施形態１〕
　図１は、実施形態１の表示素子の形成工程を示すフローチャートである。図２（ａ）は実施形態１の表示素子（表示素子２）の構成を示す平面図であり、図２（ｂ）は、図２（ａ）のＢ－Ｂ断面図であり、図２（ｃ）は、図２（ａ）のＣ－Ｃ断面図である。図３（ａ）は表示素子の構成を示す斜視図であり、図３（ｂ）は、図３（ａ）のＢ－Ｂ断面図であり、図３（ｃ）は、切れ目と液滴の関係を示す平面図であり、図３（ｄ）は、切れ目の別構成を示す断面図である。
　図１・２に示すように、ステップＳ１では、基材ＢＺと、画素回路層ＰＣおよび平坦化膜５を含むＴＦＴ層（薄膜トランジスタ層）４とを備える基板ＴＫを形成する。基材ＢＺは非可撓性あっても可撓性であってよく、基材ＢＺに、異物に対するバリア膜（無機絶縁膜等）が設けられていてもよい。ステップＳ２では、平坦化膜５上に、スパッタリング成膜およびフォトリソグラフィを用いて下部反射電極（例えば、ＩＴＯとＡｇの積層膜）Ｅｒ・Ｅｇ・Ｅｂを形成する。ステップＳ３では、塗布成膜およびフォトリソグラフィを用いてライン状のバンクＷ１～Ｗ４を形成する。ステップＳ４では、塗布成膜およびフォトリソグラフィを用いて、バンクＷ１～Ｗ４上に遮光膜ＪＦを形成する。ステップＳ５では、ライン状の活性層（発光層を含む）Ｆｒ・Ｆｇ・Ｆｂを、インクジェット法又は蒸着法を用いて形成する。ステップＳ６では、蒸着成膜によって、活性層Ｆｒ・Ｆｇ・Ｆｂ上にライン状の上部透明電極（例えば、ＡｌあるいはＡｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｉｒ、ＣａあるいはＭｇＡｇ合金等の極薄膜またはＩＴＯ膜、ＩＺＯ膜）Ｋｒ・Ｋｇ・Ｋｂを形成する。ステップＳ６の後に、水、酸素等の異物の表示素子への侵入を防ぐための封止工程を行ってもよい。
なお、本明細書においては、ＴＦＴ層４から活性層への方向を「上方向」、活性層からＴＦＴ層４への方向を「下方向」として記載する。
　バンクＷ１～Ｗ４および遮光膜ＪＦは絶縁体であり、遮光膜ＪＦ上に（バンクＷ１～Ｗ４の上方に）バンク電極Ｋ１～Ｋ４が形成される。バンク電極Ｋ１～Ｋ４は、上部透明電極Ｋｒ・Ｋｇ・Ｋｂと同一工程（ステップＳ６の蒸着成膜）で形成され、Ｋｒ・Ｋｇ・Ｋｂと同層であり、かつ同材料で構成される。上部透明電極Ｋｒ・Ｋｇ・Ｋｂの端部には同じ電源電圧が供給される。
　重畳する、下部反射電極Ｅｒ、活性層Ｆｒ（赤色発光層を含む）および上部透明電極Ｋｒによって赤色発光素子（ＬＥＤ）Ｘｒが構成され、重畳する、下部反射電極Ｅｇ、活性層Ｆｇ（緑色発光層を含む）および上部透明電極Ｋｇによって緑色発光素子（ＬＥＤ）Ｘｇが構成され、重畳する、下部反射電極Ｅｂ、活性層Ｆｂ（青色発光層を含む）および上部透明電極Ｋｂによって青色発光素子（ＬＥＤ）Ｘｂが構成され、発光素子Ｘｒ・Ｘｇ・Ｘｂを制御する画素回路が、ＴＦＴ層４の画素回路層ＰＣに形成される。
　活性層Ｆｒ・Ｆｇ・Ｆｂには、発光層のほかに、正孔注入層、正孔輸送層、正孔ブロッキング層、電子注入層、電子輸送層および電子ブロッキング層の少なくとも１つが含まれていてもよい。上部透明電極Ｋｒ・Ｋｇ・Ｋｂは、低電位側の電源電圧が供給されるカソード、あるいは高電位側の電源電圧が供給されるアノードとして機能する。
　発光素子が有機発光ダイオード（ＯＬＥＤ）である（活性層が有機発光層を含む）場合、アノードおよびカソード間の電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが基底状態に遷移する過程で光が放出される。下部反射電極が光反射性であり、上部透明電極が透光性であるため、発光層から放出された光は上方に向かい、トップエミッションとなる。
　発光素子が量子ドット発光ダイオード（ＱＬＥＤ）である（活性層が量子ドット層を含む）場合、アノードおよびカソード間の電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが、量子ドットの伝導帯準位（conduction band）から価電子帯準位（valence band）に遷移する過程で光（蛍光）が放出される。発光素子は、前記のＯＬＥＤ、ＱＬＥＤ以外の発光素子（無機発光ダイオード等）でもよい。
　並設されるライン状のバンクＷ１～Ｗ４はそれぞれ、下方（基板側）に向けて先細りする逆テーパー型である。活性層Ｆｒは、バンクＷ１・Ｗ２間に形成され、各バンクの平面視延伸方向（平面視での延伸方向、図中では縦）に並ぶ複数の下部反射電極Ｅｒおよび活性層Ｆｒ上の上部透明電極Ｋｒとともに赤の画素ラインを構成する。活性層Ｆｇは、バンクＷ２・Ｗ３間に形成され、各バンクの平面視延伸方向（縦）に並ぶ複数の下部反射電極Ｅｇおよび活性層Ｆｇ上の上部透明電極Ｋｇとともに緑の画素ラインを構成する。活性層Ｆｂは、バンクＷ３・Ｗ４間に形成され、各バンクの平面視延伸方向（縦）に並ぶ複数の下部反射電極Ｅｂおよび活性層Ｆｂ上の上部透明電極Ｋｂともに青の画素ラインを構成する。ＴＦＴ層４（例えば、最上層である平坦化膜５の上面）を基準として、バンクＷ１～Ｗ４の高さは上部透明電極Ｋｒ・Ｋｇ・Ｋｂの高さよりも大きい。
　図２～３に示すように、例えば隣り合う活性層Ｆｒ・Ｆｇの間に位置するバンクＷ２には、ＴＦＴ層４を基準とする高さが局所的に小さくされている切れ目ＣＬが１以上形成され、活性層Ｆｒ上に形成された上部透明電極Ｋｒと、活性層Ｆｇ上に形成された上部透明電極Ｋｇとが、切れ目ＣＬ内に形成された導通電極ＤＳを介して電気的に接続されている。
　また、隣り合う活性層Ｆｇ・Ｆｂの間に位置するバンクＷ３には、ＴＦＴ層４を基準とする高さが局所的に小さくされている切れ目ＣＬが１以上形成され、活性層Ｆｇ上に形成された上部透明電極Ｋｇと、活性層Ｆｂ上に形成された上部透明電極Ｋｂとが、切れ目ＣＬ内に形成された導通電極ＤＳを介して電気的に接続されている。
　導通電極ＤＳは、上部透明電極Ｋｒ・Ｋｇ・Ｋｂと同一工程（図１のステップＳ６）で形成され、上部透明電極Ｋｒ・Ｋｇ・Ｋｂと同層であり、かつ同材料で構成される。バンクＷ２・Ｗ３の切れ目ＣＬでは、バンク材料が貫かれており（高さゼロ）、平坦化膜５の上面に導通電極ＤＳが形成される。
　図２では、切れ目ＣＬの位置を上部透明電極の間隙に対応させているが、これに限定されない。平面視において切れ目ＣＬと上部透明電極とが隣り合うような構成でもよい。
　図４（ａ）は実施形態１におけるバンクの切れ目の効果を示す平面図であり、図４（ｂ）は、課題を示す平面図である。図２・図３の構成によれば、ライン状の上部透明電極Ｋｒ・Ｋｇが導通電極ＤＳを介して電気的に接続される。したがって、図４（ａ）のように、例えば上部透明電極Ｋｇが断線しても、電源電圧Ｖｐが、上部透明電極Ｋｒから切れ目ＣＬの導通電極ＤＳを介して断線箇所以降の部分にも供給されるため、緑の画素ラインにおける断線箇所以降の部分が欠陥（非点灯）とならない。各バンクの切れ目ＣＬは、複数の画素ごとに設けられ、例えばバンクを平面視延伸方向に２等分する位置に切れ目ＣＬを設けた場合、（上部透明電極の断線に起因する）画素欠陥の発生率は半減する。多くても２画素に１つ切れ目を形成することで、モアレの発生が抑制される。
　図４（ｂ）のように、バンクに切れ目および導通電極がない場合、例えば上部透明電極Ｋｇが断線すれば、断線箇所以降の部分には電源電圧Ｖｐが供給されないため、画素ラインにおける断線箇所以降の部分が欠陥（常時非点灯）となる。なお、電源電圧Ｖｐを上部透明電極の両端から供給する両側入力の場合であっても、断線箇所以降の部分が片側入力となるため表示ムラの原因となる。
　図３（ｂ）（ｃ）に示すように、活性層Ｆｇの材料となる液滴ＱをバンクＷ２・Ｗ３間に吐出した時に、液滴ＱがバンクＷ２の切れ目ＣＬに流れていかないようにするため、切れ目ＣＬの最深部（最下部）において、切れ目ＣＬの幅Ｌ（バンクＷ２の平面視延伸方向の長さ）がバンク底面の幅Ｙよりも小さくすることが望ましい。切れ目ＣＬの幅Ｌは、１μｍ以下が望ましい。切れ目ＣＬの幅Ｌが一定でない場合は、最も広い幅を最広幅とし、切れ目ＣＬの最下部の最広幅が、バンクの底面の幅Ｙよりも小さいことが望ましく、１μｍ以下が望ましい。
　図３（ｂ）では、切れ目ＣＬが、深さに応じて幅が変化しないストレート型の溝（スリット）であるがこれに限定されない。図３（ｄ）のように、深さが増すにつれて（ＴＦＴ層４側に向けて）狭幅となるテーパー型の溝（スリット）であってもよい。こうすれば、切れ目ＣＬ内の導通電極ＤＳとバンク電極Ｋ２とを電気的に接続することができ、低抵抗化を図ることができる。また、バンク電極Ｋ２に電源電圧を供給すれば、画素欠陥の発生を抑制することができる。
　バンクＷ１～Ｗ４の側壁（テーパー面）は撥液性を有することが望ましい。こうすれば、活性層の材料となる液滴が切れ目ＣＬに流れていき難くなる。バンクの撥液性は、バンク材料にフッ素系ポリマー等を混合することで実現することができる。
　逆テーパー型のバンクＷ１～Ｗ４の側壁（テーパー面）は、光散乱性を有することが望ましい。こうすれば、発光層Ｆｒ・Ｆｇ・Ｆｂから斜めに出射した光を、効率的かつ均一的にバンク間から（上方に）出射させることができ、輝度を担保しながらコントラストを高めることができる。バンクの光散乱性は、バンク材料に酸化チタン等を混合することで実現することができる。
　バンクＷ１～Ｗ４の上面に遮光膜ＪＦが形成されているため、バンク上面において外光を吸収することができ、下部反射電極による外光反射を抑制することが可能となる。遮光膜ＪＦは、塗布したブラックマトリクス材をフォトリソグラフィによってパターニングすることで形成される。
　図５（ａ）は表示素子の別構成を示す平面図であり、図５（ｂ）は、図５（ａ）のＢ－Ｂ断面図であり、図５（ｃ）は、図５（ａ）のＣ－Ｃ断面図である。
　図５に示すように、平坦化膜５とバンクＷ１～Ｗ４との間にバンク台Ｚｓを設け、切れ目ＣＬでは、バンク材を貫いてバンク台Ｚｓだけを残してもよい。ＴＦＴ層４を基準として、バンク台Ｚｓの高さＨｓ（上面レベル）と、活性層Ｆｒ・Ｆｇ・Ｆｂの切れ目ＣＬに隣接する部分の高さ（上面レベル：５０～２００ｎｍ程度）とを合わせることで、上部透明電極Ｋｒ・Ｋｇ・Ｋｂと導通電極ＤＳとの高さが揃い、導通電極ＤＳの段切れを抑制することができる。なお、バンク台Ｚｓの高さと活性層Ｆｒ・Ｆｇ・Ｆｂの厚みとの差は、ゼロでなくてもよく、導通電極ＤＳの厚みよりも小さければよい。こうすれば、導通電極ＤＳの段切れ抑制効果が認められる。
　図６（ａ）は表示素子のさらなる別構成を示す平面図であり、図６（ｂ）は、図６（ａ）のＢ－Ｂ断面図であり、図６（ｃ）は、図６（ａ）のＣ－Ｃ断面図である。
　図６に示すように、切れ目ＣＬでは、バンクＷ１～Ｗ４のベース部Ｗｓだけを残してもよい。ＴＦＴ層４を基準として、切れ目ＣＬの最深部の高さＨｃ（ベース部Ｗｓの上面レベル）と、活性層Ｆｒ・Ｆｇ・Ｆｂの切れ目ＣＬに隣接する部分の高さ（上面レベル）とを合わせることで、上部透明電極Ｋｒ・Ｋｇ・Ｋｂと導通電極ＤＳとの高さが揃い、導通電極ＤＳの段切れを抑制することができる。
　図７（ａ）は表示素子のさらなる別構成を示す平面図であり、図７（ｂ）は、図７（ａ）のＢ－Ｂ断面図であり、図７（ｃ）は、図７（ａ）のＣ－Ｃ断面図である。
　図７に示すように、切れ目ＣＬでは、バンク材を貫いて遮光膜ＪＦを残してもよい。こうすれば、切れ目ＣＬからの外光入射を抑制することができる。また、ＴＦＴ層４を基準として、遮光膜ＪＦの高さ（上面レベル）と、活性層Ｆｒ・Ｆｇ・Ｆｂの切れ目ＣＬに隣接する部分の高さ（上面レベル）とを合わせることで、上部透明電極Ｋｒ・Ｋｇ・Ｋｂと導通電極ＤＳとの高さが揃い、導通電極ＤＳの段切れを抑制することができる。
　図８（ａ）～（ｃ）は実施形態１における切れ目の形成例を示す平面図である。図８（ａ）のように、複数のバンクの切れ目ＣＬを、バンクの平面視延伸方向にＮ等分（Ｎは３以上の整数）した位置に設けることで、欠陥の発生確率を１／Ｎにすることができる。
　また、図８（ｂ）のように、切れ目ＣＬをかぎ状あるいは曲線状とし、切れ目ＣＬの両端間のトレース長さ（一方端から他方端までトレースしたときの距離）を、両端間の最短距離よりも長い形状とすることで、液滴が切れ目ＣＬを通ることによる異色の活性層の混合を抑制することができる。
　また、図８（ｃ）のように、各バンクに複数の切れ目ＣＬを設け、隣り合う２つのバンクでは、バンクの平面視延伸方向に関して、切れ目の位置がずれている構成とすることもできる。例えば、バンクＷ２の切れ目ＣＬａ、バンクＷ３の切れ目ＣＬｂ、バンクＷ２の切れ目ＣＬｃ、バンクＷ３の切れ目ＣＬｄを千鳥状に並べ、バンクの平面視延伸方向に関する切れ目ＣＬａおよび切れ目ＣＬｂの間隔と、バンクの平面視延伸方向に関する切れ目ＣＬｃおよび切れ目ＣＬｄの間隔とを等しくすることもできる。こうすれば、例えば、上部透明電極Ｋｇに断線が生じても、断線箇所以降の部分が、上部透明電極Ｋｒおよび上部透明電極Ｋｂの少なくとも一方を介して電源電圧Ｖｐの供給を受けることができる。
　図９（ａ）～（ｃ）は切れ目の別の形成例を示す平面図である。緑の画素ライン（高輝度）を赤および青の画素ライン（低輝度）よりも細く形成する場合、上部透明電極Ｋｇが上部透明電極Ｋｒ・Ｋｂよりも細くなり、断線しやすくなる。そこで、図９（ａ）のように、上部透明電極Ｋｇを挟む（上部透明電極Ｋｇに隣接する）バンクＷ２・Ｗ３に形成する切れ目ＣＬの数を、バンクＷ１・Ｗ４に形成する切れ目ＣＬの数よりも多くすることで、緑の画素ラインに生じる欠陥を抑制することができる。この場合、図９（ｂ）のように、バンクＷ２に形成する切れ目ＣＬと、バンクＷ３に形成する切れ目ＣＬとを、バンクの平面視延伸方向に関してずらしてもよい。
　駆動電圧の実効値が小さな画素ライン（例えば緑色）と、駆動電圧の実効値が大きな画素ライン（例えば青色）とに挟まれた（緑の画素ラインおよび青の画素ラインに隣接する）バンクＷ３の切れ目ＣＬについては、切れ目に入り込んだ活性層が意図せず発光するおそれがある。そこで、図９（ｃ）のように、バンクＷ３に形成する切れ目ＣＬの幅を、バンクＷ１・Ｗ２・Ｗ４に形成する切れ目ＣＬの幅よりも小さくすることで、切れ目での意図せぬ発光を抑制することができる。
　図１０（ａ）～（ｃ）は、逆テーパー型バンクの形成工程の一例を示す断面図である。基板ＴＫ上にレジストＲｓ（バンク材料）を塗布し（図１０（ａ））、次いで、マスクＭＫ越しに散乱光ＬＸ（基板垂線に対して正の所定鋭角をもって入射する光および負の所定鋭角をもって入射する光を含む）をレジストＲｓに照射し（図１０（ｂ））、次いで、現像を行うことで逆テーパー型バンクＷを得ることができる（図１０（ｃ））。
　図１１（ａ）～（ｄ）は、逆テーパー型バンクの形成工程の別例を示す断面図である。基板ＴＫ上にレジストＲｓ（バンク材料）を塗布し（図１１（ａ））、次いで、マスクＭＫ越しに、第１斜光Ｌａ（基板垂線に対して正の所定鋭角をもって入射する光）をレジストＲｓに照射し（図１０（ｂ））、次いで、マスクＭＫ越しに、第２斜光Ｌｂ（基板垂線に対して負の所定鋭意をもって入射する光）をレジストＲｓに照射し（図１０（ｃ））、次いで、現像を行うことで逆テーパー型のバンクＷを得ることができる（図１０（ｄ））。
　図１２（ａ）～（ｄ）は、逆テーパー型バンクの形成工程の別例を示す断面図である。基板ＴＫ上にレジストＲｓ（バンク材料）を塗布し（図１２（ａ））、次いで、マスクＭＫおよびレジストＲｓ付きの基板ＴＫを垂直光Ｌｓに対して正の所定鋭角だけ傾けた状態でマスクＭＫ越しに垂直光ＬｓをレジストＲｓに照射し（図１２（ｂ））、次いで、マスクＭＫおよびレジストＲｓ付きの基板ＴＫを垂直光Ｌｓに対して負の所定鋭角だけ傾けた状態でマスクＭＫ越しに垂直光ＬｓをレジストＲｓに照射し（図１２（ｃ））、次いで、現像を行うことで逆テーパー型のバンクＷを得ることができる（図１２（ｄ））。
　〔実施形態２〕
　図１３（ａ）は実施形態２の表示素子の構成を示す平面図であり、図１３（ｂ）は、図１３（ａ）のＢ－Ｂ断面図であり、図１３（ｃ）は、図１３（ａ）のＣ－Ｃ断面図である。　図１４は、実施形態２の表示素子の構成を示す斜視図である。
　図１３・１４に示すように、実施形態２において並設されるライン状のバンクＷ１～Ｗ４はそれぞれ、下方（基板側）に向けて先細りする逆テーパー型である。活性層Ｆｒは、バンクＷ１・Ｗ２間に形成され、各バンクの平面視延伸方向（縦）に並ぶ複数の下部反射電極Ｅｒおよび活性層Ｆｒ上の上部透明電極Ｋｒとともに赤の画素ラインを構成する。活性層Ｆｇは、バンクＷ２・Ｗ３間に形成され、各バンクの平面視延伸方向（縦）に並ぶ複数の下部反射電極Ｅｇおよび活性層Ｆｇ上の上部透明電極Ｋｇとともに緑の画素ラインを構成する。活性層Ｆｂは、バンクＷ３・Ｗ４間に形成され、各バンクの平面視延伸方向（縦）に並ぶ複数の下部反射電極Ｅｂおよび活性層Ｆｂ上の上部透明電極Ｋｂともに青の画素ラインを構成する。ＴＦＴ層４を基準として、バンクＷ１～Ｗ４の高さは上部透明電極Ｋｒ・Ｋｇ・Ｋｂの高さよりも大きい。
　バンクＷ１～Ｗ４および遮光膜ＪＦは絶縁体であり、遮光膜ＪＦ上に（バンクＷ１～Ｗ４の上方に）バンク電極Ｋ１～Ｋ４が形成される。バンク電極Ｋ１～Ｋ４は、上部透明電極Ｋｒ・Ｋｇ・Ｋｂと同一工程（ステップＳ６の蒸着成膜）で形成され、上部透明電極Ｋｒ・Ｋｇ・Ｋｂと同層であり、かつ同材料で構成される。バンク電極Ｋ１～Ｋ４および上部透明電極Ｋｒ・Ｋｇ・Ｋｂには同じ電源電圧が供給される。
　図１３～１４に示すように、例えば隣り合う活性層Ｆｒ・Ｆｇの間に位置するバンクＷ２には、隣接する活性層Ｆｒに向けて突出し、バンクＷ２の上面から活性層Ｆｒの上面に向けて傾斜する傾斜面Ｓｒ２を有する傾斜部Ｐｒ２が１以上形成されるとともに、隣接する活性層Ｆｇに向けて突出し、バンクＷ２の上面から活性層Ｆｇの上面に向けて傾斜する傾斜面Ｓｇ２を有する傾斜部Ｐｇ２が１以上形成される。
　傾斜部Ｐｒ２は、傾斜面Ｓｒ２上に傾斜電極Ｕｒ２を備え、傾斜部Ｐｇ２は、傾斜面Ｓｇ２上に傾斜電極Ｕｇ２を備え、上部透明電極Ｋｒおよびバンク電極Ｋ２が傾斜電極Ｕｒ２を介して電気的に接続され、上部透明電極Ｋｇおよびバンク電極Ｋ２が傾斜電極Ｕｇ２を介して電気的に接続される。
　また、バンクＷ３には、隣接する活性層Ｆｇに向けて突出し、バンクＷ３の上面から活性層Ｆｇの上面に向けて傾斜する傾斜面Ｓｇ３を有する傾斜部Ｐｇ３が１以上形成されるとともに、隣接する活性層Ｆｂに向けて突出し、バンクＷ３の上面から活性層Ｆｂの上面に向けて傾斜する傾斜面Ｓｂ３を有する傾斜部Ｐｂ３が１以上形成される。
　傾斜部Ｐｇ３は、傾斜面Ｓｇ３上に傾斜電極Ｕｇ３を備えるとともに、傾斜部Ｐｂ３は、傾斜面Ｓｂ３上に傾斜電極Ｕｂ３を備え、上部透明電極Ｋｇおよびバンク電極Ｋ３が傾斜電極Ｕｇ３を介して電気的に接続され、上部透明電極Ｋｂおよびバンク電極Ｋ３が傾斜電極Ｕｂ３を介して電気的に接続される。
　図１５（ａ）は実施形態２における傾斜部の効果を示す平面図であり、図１５（ｂ）は、課題を示す平面図である。図１３・図１４の構成によれば、例えばライン状の上部透明電極Ｋｇが、傾斜部Ｐｇ２・Ｐｇ３を介してバンク電極Ｋ２・Ｋ３と電気的に接続される。したがって、図１５（ａ）のように、例えば上部透明電極Ｋｇが断線しても、電源電圧Ｖｐが、バンクＷ２のバンク電極Ｋ２および傾斜部Ｐｇ２を介するパスと、バンクＷ３のバンク電極Ｋ３および傾斜部Ｐｇ３を介するパスとによって断線箇所以降の部分にも供給されるため、緑の画素ラインにおける断線箇所以降の部分が欠陥（非点灯）とならない。例えば、傾斜部Ｐｇ２をバンクＷ２の中央に１つ設けることで緑の画素ラインの欠陥発生率を半減させることができる。
　図１５（ｂ）のように、傾斜部Ｐｇ２・Ｐｇ３を設けない場合、例えば上部透明電極Ｋｇが断線すれば、断線箇所以降の部分には電源電圧Ｖｐが供給されないため、画素ラインにおける断線箇所以降の部分が欠陥（常時非点灯）となる。
　図１６（ａ）・（ｂ）は実施形態２における傾斜部の形成例を示す平面図である。図１６（ａ）のように、例えばバンクＷ２に、複数の傾斜部Ｐｇ２を、バンクの平面視延伸方向にＮ等分（Ｎは３以上の整数）した位置に形成することで、欠陥の発生確率を１／Ｎにすることができる。
　また、図１６（ｂ）のように、各バンクに複数の傾斜部を設け、隣り合う２つのバンクでは、バンクの平面視延伸方向に関して、傾斜部の位置がずれている構成とすることもできる。例えば、バンクＷ２の傾斜部Ｐｇ２ａ、バンクＷ３の傾斜部Ｐｇ３ｂ、バンクＷ２の傾斜部Ｐｇ２ｃ、バンクＷ３の傾斜部Ｐｇ３ｄを千鳥状に並べ、バンクの平面視延伸方向に関する傾斜部Ｐｇ２ａおよび傾斜部Ｐｇ３ｂの間隔と、バンクの平面視延伸方向に関する傾斜部Ｐｇ２ｃおよび傾斜部Ｐｇ３ｄの間隔とを等しくすることもできる。こうすれば、例えば、上部透明電極Ｋｇに断線が生じても、断線箇所以降の部分が、バンク電極Ｋ２およびバンク電極Ｋ３の少なくとも一方を介して電源電圧Ｖｐの供給を受けることができる。
　図１７（ａ）・（ｂ）は傾斜部の別の形成例を示す平面図である。緑の画素ライン（高輝度）を赤および青の画素ライン（低輝度）よりも細く形成する場合、上部透明電極Ｋｇが上部透明電極Ｋｒ・Ｋｂよりも細くなり、断線しやすくなる。そこで、図１７（ａ）のように、最も幅の小さな上部透明電極Ｋｇに隣接する傾斜部Ｐｇ２・Ｐｇ３の数を、上部透明電極Ｋｇよりも幅の大きな透明電極Ｋｂに隣接する傾斜部Ｐｂ３・Ｐｂ４の数よりも多くすることで、緑の画素ラインに生じる欠陥をより効果的に抑制することができる。この場合、図１７（ｂ）のように、バンクＷ２に形成する傾斜部Ｐｇ２と、バンクＷ３に形成する傾斜部Ｐｇ３とを、バンクの平面視延伸方向に関してずらしてもよい。
　上述の各実施形態は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。
　２　　表示素子
　４　　ＴＦＴ層
　５　平坦化膜
　ＰＣ　画素回路層
　ＴＫ　基板
　Ｗ１～Ｗ４　バンク
　Ｅｒ・Ｅｇ・Ｅｂ　下部反射電極
　Ｆｒ・Ｆｇ・Ｆｂ　活性層
　Ｋｒ・Ｋｇ・Ｋｂ　上部透明電極
　Ｋ１～Ｋ４　バンク電極
　ＪＦ　遮光膜
　ＣＬ　切れ目
　Ｚｓ　バンク台
　Ｐｇ２・Ｐｇ３　傾斜部
　Ｓｇ２・Ｓｇ３　傾斜面
　Ｕｇ２・Ｕｇ３　傾斜電極

Claims (22)

  1. 　ＴＦＴ層の上側に、複数の下部反射電極と、ライン状の複数のバンクと、それぞれが隣り合うバンクの間に形成された、ライン状の複数の活性層と、各活性層上に形成された上部透明電極とを備える表示素子であって、
    　各活性層は、前記複数の下部反射電極に共通して設けられ、複数の同色画素を構成し、
    　各バンクは前記ＴＦＴ層側に向けて先細りする逆テーパー型であり、
    　前記ＴＦＴ層を基準とする各バンクの高さは、前記ＴＦＴ層を基準とする前記上部透明電極の高さよりも大きく、
    　隣り合う活性層の間に位置するバンクには、前記ＴＦＴ層を基準とする高さが局所的に小さくされている切れ目が１以上形成され、
    　前記隣り合う活性層の一方上に形成された前記上部透明電極と、他方上に形成された前記上部透明電極とが、前記切れ目内に形成された導通電極を介して電気的に接続されている表示素子。
  2. 　各バンクの上面に遮光膜が形成されている請求項１に記載の表示素子。
  3. 　各バンクのテーパー面に光反射膜あるいは光散乱膜が形成されている請求項１または２に記載の表示素子。
  4. 　前記切れ目の最下部の最広幅が、バンクの底面の幅よりも小さい請求項１～３のいずれか１つに記載の表示素子。
  5. 　前記最広幅が１μｍ以下である請求項４に記載の表示素子。
  6. 　前記切れ目は、前記隣り合う活性層の間に位置するバンクを長手方向に所定数に等分した位置の少なくとも１つに設けられている請求項１～５のいずれか１つに記載の表示素子。
  7. 　前記切れ目が複数の同色画素に対して１つ設けられている請求項１～６のいずれか１つに記載の表示素子。
  8. 　各バンクは、バンク台上に形成され、
    　前記ＴＦＴ層を基準として、前記バンク台の高さと、前記隣り合う活性層それぞれの、前記切れ目に隣接する部分の高さとの差が、前記上部透明電極の厚みよりも小さい請求項１～７のいずれか１つに記載の表示素子。
  9. 　隣り合う２つのバンクの切れ目が、バンクの平面視延伸方向に関してずれるように配されている請求項１～８のいずれか１途に記載の表示素子。
  10. 　隣り合う２つのバンクの切れ目が、バンクの平面視延伸方向に関して千鳥状に配されている請求項１～９のいずれか１途に記載の表示素子。
  11. 　前記ＴＦＴ層を基準として、前記切れ目の最深部の高さと、前記隣り合う活性層それぞれの、前記切れ目に隣接する部分の高さとが等しい請求項１～１０のいずれか１つに記載の表示素子。
  12. 　前記切れ目内に遮光膜が形成されている請求項２に記載の表示素子。
  13. 　前記上部透明電極および前記導通電極が、同層かつ同材料で形成されている請求項１～１２のいずれか１つに記載の表示素子。
  14. 　前記切れ目の両端間のトレース長さが、前記両端間の最短距離よりも長い請求項１～１３のいずれか１つに記載の表示素子。
  15. 　前記切れ目は、深さが増すにつれて、各バンクの平面視延伸方向の長さである幅が狭くなるテーパー型の溝である請求項１～１４のいずれか１つに記載の表示素子。
  16. 　各バンクに１以上の切れ目および導通電極が形成され、
    　１つの活性層を介して隣り合うバンクの一方の切れ目と他方の切れ目とが、各バンクの平面視延伸方向に関してずれている請求項１～１５のいずれか１項に記載の表示素子。
  17. 　各バンクに１以上の切れ目および導通電極が形成され、
    　最も幅の小さな上部透明電極に隣接するバンクに形成される切れ目の数は、前記最も幅の小さな上部透明電極に隣接しないバンクに形成される切れ目の数よりも多い請求項１～１６のいずれか１つに記載の表示素子。
  18. 　各バンクに１以上の切れ目および導通電極が形成され、
    　駆動電圧の実効値が最大の活性層および駆動電圧の実効値が最小の活性層の２つの活性層に隣接するバンクに形成される切れ目は、これらの２つの活性層の一方にだけ隣接するバンクに形成される切れ目よりも狭い請求項１～１７のいずれか１つに記載の表示素子。
  19. 　ＴＦＴ層の上側に、複数の下部反射電極と、ライン状の複数のバンクと、それぞれが隣り合うバンクの間に形成された、ライン状の複数の活性層と、各活性層上に形成された上部透明電極とを備える表示素子であって、
    　各活性層は、前記複数の下部反射電極に共通して設けられ、複数の同色画素を構成し、
    　各バンクは前記ＴＦＴ層側に向けて先細りする逆テーパー型であり、
    　前記ＴＦＴ層を基準とする各バンクの高さは、前記ＴＦＴ層を基準とする前記上部透明電極の高さよりも大きく、
    　各バンクの上方にバンク電極が形成され、
    　各バンクには、隣接する活性層に向けて突出し、バンク上面から活性層上面に向けて傾斜する傾斜面を有する傾斜部が１以上形成され、
    　前記傾斜部は、その傾斜面上に傾斜電極を備え、
    　前記上部透明電極と前記バンク電極とが、前記傾斜電極を介して電気的に接続する表示素子。
  20. 　各バンクの上面に遮光膜が形成されている請求項１９に記載の表示素子。
  21. 　前記上部透明電極、前記バンク電極および前記傾斜電極が、同層かつ同材料で形成されている請求項１９または２０に記載の表示素子。
  22. 　各バンクに１以上の傾斜部および傾斜電極が形成され、
    　最小幅である上部透明電極に隣接する傾斜部の数は、最小幅ではない上部透明電極に隣接する傾斜部の数よりも多い請求項１～２１のいずれか１つに記載の表示素子。
PCT/JP2019/013855 2019-03-28 2019-03-28 表示素子 WO2020194738A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/598,162 US20220173181A1 (en) 2019-03-28 2019-03-28 Display element
PCT/JP2019/013855 WO2020194738A1 (ja) 2019-03-28 2019-03-28 表示素子
CN201980094707.4A CN113632590A (zh) 2019-03-28 2019-03-28 显示元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/013855 WO2020194738A1 (ja) 2019-03-28 2019-03-28 表示素子

Publications (1)

Publication Number Publication Date
WO2020194738A1 true WO2020194738A1 (ja) 2020-10-01

Family

ID=72609265

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/013855 WO2020194738A1 (ja) 2019-03-28 2019-03-28 表示素子

Country Status (3)

Country Link
US (1) US20220173181A1 (ja)
CN (1) CN113632590A (ja)
WO (1) WO2020194738A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338796A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 表示装置
JP2009170115A (ja) * 2008-01-10 2009-07-30 Panasonic Corp 表示装置およびその製造方法
JP2010009793A (ja) * 2008-06-24 2010-01-14 Canon Inc 発光素子、発光素子を用いた表示装置及び発光素子の製造方法
JP2017117767A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2019047056A (ja) * 2017-09-06 2019-03-22 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085796A (ja) * 2014-10-23 2016-05-19 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2017092213A (ja) * 2015-11-09 2017-05-25 日本放送協会 有機電界発光素子、表示装置および有機電界発光素子の製造方法
JP2018045873A (ja) * 2016-09-14 2018-03-22 株式会社デンソー 有機ｅｌ表示装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338796A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 表示装置
JP2009170115A (ja) * 2008-01-10 2009-07-30 Panasonic Corp 表示装置およびその製造方法
JP2010009793A (ja) * 2008-06-24 2010-01-14 Canon Inc 発光素子、発光素子を用いた表示装置及び発光素子の製造方法
JP2017117767A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2019047056A (ja) * 2017-09-06 2019-03-22 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20220173181A1 (en) 2022-06-02
CN113632590A (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
KR101808715B1 (ko) 유기발광표시장치
US10355234B2 (en) Organic light emitting device
KR20200088962A (ko) 발광 장치 및 이를 포함하는 표시 장치
KR20200073340A (ko) 표시 장치 및 그의 제조 방법
US10978496B2 (en) Pixel array substrate and driving method thereof
KR101749147B1 (ko) 유기발광 표시장치 및 그 제조방법
KR102601128B1 (ko) 유기발광 표시장치
CN108258134B (zh) 顶部发光型有机发光二极管显示装置
US10804345B2 (en) Organic light emitting diode display apparatus
TW201338620A (zh) 顯示裝置及製造其之方法
US20210367187A1 (en) Organic light-emitting display panel and manufacturing method thereof
JP2004325872A (ja) 露光装置及び露光方法
JP2006073370A (ja) 液晶表示装置および光源
KR102285918B1 (ko) 유기발광 표시장치
KR101766714B1 (ko) 유기발광 표시장치
JP2005174914A (ja) 有機ｅｌ装置
WO2020194738A1 (ja) 表示素子
WO2023071635A1 (zh) 触控结构、显示基板及显示面板
US20230033196A1 (en) Light-emitting diode, light-emitting module, and display device
JP6802156B2 (ja) 有機ｅｌデバイス、有機ｅｌ照明パネル、有機ｅｌ照明装置および有機ｅｌディスプレイ
JP5700184B1 (ja) 面状発光ユニット
JP6457065B2 (ja) 発光装置
EP3343659A1 (en) Top emission type organic light emitting diode display device
WO2021131010A1 (ja) 表示装置
WO2013186916A1 (ja) 有機エレクトロルミネッセンスデバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19921763

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19921763

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP