WO2020189812A1 - 서셉터 및 반도체 제조장치 - Google Patents

서셉터 및 반도체 제조장치 Download PDF

Info

Publication number
WO2020189812A1
WO2020189812A1 PCT/KR2019/003145 KR2019003145W WO2020189812A1 WO 2020189812 A1 WO2020189812 A1 WO 2020189812A1 KR 2019003145 W KR2019003145 W KR 2019003145W WO 2020189812 A1 WO2020189812 A1 WO 2020189812A1
Authority
WO
WIPO (PCT)
Prior art keywords
susceptor
deviation
wafer
ledge
zdd
Prior art date
Application number
PCT/KR2019/003145
Other languages
English (en)
French (fr)
Inventor
백승철
김재선
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020217030204A priority Critical patent/KR102622605B1/ko
Priority to CN201980094355.2A priority patent/CN113597667A/zh
Priority to PCT/KR2019/003145 priority patent/WO2020189812A1/ko
Publication of WO2020189812A1 publication Critical patent/WO2020189812A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber

Definitions

  • the embodiment relates to a susceptor and a semiconductor manufacturing apparatus.
  • the epitaxial wafer is a wafer in which a thin single crystal layer is formed on a polished wafer used as a substrate by chemical vapor deposition (CVD) in a reactor heated to a high temperature of 1100 degrees or higher. That is, the epitaxial wafer is manufactured by vapor phase growth of a silicon epitaxial layer having a relatively low impurity doped on a silicon wafer having a low specific resistance by doping with an impurity such as boron (B) and having a high specific resistance.
  • CVD chemical vapor deposition
  • Epitaxial wafers have high gathering capability, low latch-up characteristics, and strong slip resistance at high temperatures, and are thus widely used as wafers for manufacturing LSI devices as well as MOS devices.
  • the quality items required for such an epitaxial wafer include flatness and particle contamination as items on the surface of the epitaxial wafer including the substrate substrate and the epitaxial layer, and the epitaxial layer as items on the epitaxial itself. Thickness uniformity, specific resistance and uniformity thereof, metal contamination, lamination defect, slip dislocation, etc.
  • flatness has a great influence on a photo etching process, a chemical mechanical polishing (CMP) process, and a bonding process for a silicon on insulator (SOI) wafer in the process of manufacturing a semiconductor device on an epitaxial wafer.
  • CMP chemical mechanical polishing
  • SOI silicon on insulator
  • the flatness of the edge of the wafer is becoming increasingly important in the quality of the epitaxial wafer, so it is necessary to determine the cause of the distortion of the flatness of the edge of the epitaxial wafer.
  • the embodiment aims to solve the above and other problems.
  • Another object of the embodiment is to provide a susceptor and a semiconductor manufacturing apparatus having a new structure.
  • Another object of the embodiment is to provide a susceptor and a semiconductor manufacturing apparatus capable of minimizing the deviation of BS ZDD of an epitaxial wafer.
  • Another object of the embodiment is to provide a susceptor and a semiconductor manufacturing apparatus capable of manufacturing a semiconductor wafer for a long time without defects.
  • the susceptor a body including an upper surface having a rim shape; A recess lower than the upper surface and including a bottom surface surrounded by the upper surface; And a ledge extending between the upper surface and the bottom surface to support the wafer.
  • the ledge may have a shape inclined toward the center of the bottom surface. The flatness of the surface of the ledge may have a deviation between 10 ⁇ m and 50 ⁇ m.
  • a semiconductor manufacturing apparatus for growing a thin film on a wafer includes: a chamber having an inner space; A support located in the chamber and rotatable; And a susceptor disposed on the support.
  • the susceptor may include a body including an upper surface having a rim shape; A recess lower than the upper surface and including a bottom surface surrounded by the upper surface; And a ledge extending between the upper surface and the bottom surface to support the wafer.
  • the ledge may have a shape inclined toward the center of the bottom surface. The flatness of the surface of the ledge may have a deviation between 10 ⁇ m and 50 ⁇ m.
  • the deviation of BS ZDD of the epitaxial wafer is maintained within the defect occurrence range,
  • FIG. 3 is a cross-sectional view showing a semiconductor manufacturing apparatus according to an embodiment.
  • FIG. 4 is a plan view illustrating a susceptor of a semiconductor manufacturing apparatus according to an embodiment.
  • FIG. 5 is a rear view showing a susceptor of a semiconductor manufacturing apparatus according to an embodiment.
  • FIG. 6 is a cross-sectional view illustrating a susceptor of a semiconductor manufacturing apparatus according to an embodiment.
  • a component is described as being'connected','coupled' or'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also the component and The case of being'connected','coupled', or'connected' due to another element between the other elements may also be included.
  • the top (top) or bottom (bottom) is one as well as when the two components are in direct contact with each other. It also includes a case in which the above other component is formed or disposed between the two components.
  • upper (upper) or lower (lower) the meaning of not only an upward direction but also a downward direction based on one component may be included.
  • FIG. 1 shows a crystal orientation of a wafer
  • FIG. 2 shows a change in BS ZDD of an epitaxial wafer according to a crystal orientation of the wafer.
  • the epitaxial wafer may be a wafer in which a thin film such as an epitaxial layer is formed on the wafer shown in FIG. 1.
  • the wafer shown in FIG. 1 may have a diameter of 300 mm (a radius of 150 mm).
  • BS ZDD when the value of BS ZDD is (-), it may mean that the epitaxial wafer is convexly curved downward.
  • a value of BS ZDD of (+) may mean that the epitaxial wafer is convexly curved upward.
  • the value of BS ZDD is 0, it may mean that the epitaxial wafer is exactly matched with respect to the horizontal plane without deviation.
  • the crystal orientation in which the notch is located in the crystal orientation of the wafer is 270°
  • the crystal orientation separated by 90° in the counterclockwise direction based on this notch is 0°
  • the crystal is separated by 90° in the clockwise direction.
  • the orientation may be 180°.
  • a crystal orientation separated by 90° in a clockwise direction from a crystal orientation of 0° or a crystal orientation separated by 90° in a counterclockwise direction may be 90°. Therefore, as it rotates one counterclockwise from the crystal orientation of 0°, it passes through the crystal orientation of 0° to 360°.
  • FIG. 2 A change in BS ZDD according to an angle targeting an epitaxial wafer in which an epitaxial layer is formed on the wafer shown in FIG. 1 is shown in FIG. 2.
  • changes of BS ZDD at 145.2mm, 147.2mm, 147.6mm and 148mm are shown.
  • Each of 145.2mm, 147.2mm, 147.6mm and 148mm may mean a distance separated from the center of the wafer to the outside.
  • 148mm denotes a point spaced 148mm apart from the center of the wafer, and a change in BS ZDD from 0° to 360° can be seen at the 148mm point.
  • BS ZDD hardly changes at 0° to 360°, whereas BS ZDD at 0° to 360° at 148mm may change very significantly.
  • BS ZDD is -60mm in a crystal orientation of 140° at 148mm
  • BS ZDD is -22mm in a crystal orientation of 250°
  • the deviation of BS ZDD between a crystal orientation of 140° and a crystal orientation of 250° at the same 148mm. May be 38mm (-22mm-(-60mm)).
  • BS ZDD is almost 0 at a point 145.2 mm away from the center of the wafer, but as it goes from 145.2 mm to the outside of the epitaxial wafer
  • the value of BS ZDD may increase rapidly.
  • the inventors of the present invention conducted a study to solve the phenomenon that the deviation of BS ZDD increases as it goes to the outside of the epitaxial wafer, and the deviation of BS ZDD increases from the crystal orientation of 0° to the crystal orientation of 360°.
  • the present inventors have confirmed that the shape of a susceptor of a semiconductor manufacturing apparatus for manufacturing an epitaxial wafer is very sensitively affected by the deviation of BS ZDD.
  • the present inventor intensively studied the shape of the susceptor of the semiconductor manufacturing apparatus, and obtained the following invention results.
  • FIG. 3 is a cross-sectional view showing a semiconductor manufacturing apparatus according to an embodiment.
  • the semiconductor manufacturing apparatus 10 includes a chamber 20 having an internal space, a rotatable support 22 positioned in the chamber 20, and a support 22 disposed on the support 22. It may include a susceptor (100).
  • a wafer W may be mounted on the susceptor 100 to form a semiconductor process, that is, an epitaxial layer.
  • the wafer W may include, for example, a silicon wafer.
  • the wafer W has, for example, a diameter of 300 mm and a thickness of 775 ⁇ m, and may have a resistivity of 5 to 10 m ⁇ cm (mili-ohm-cm).
  • the wafer W may have a surface planar orientation.
  • the wafer W may be a P-type silicon single crystal wafer whose top and bottom surfaces are mirror-finished.
  • the susceptor 100 may be configured by attaching a carbon-based material such as silicon carbide (SiC) or graphite to the surface.
  • a carbon-based material such as silicon carbide (SiC) or graphite
  • the susceptor 100 itself may be formed of a carbon-based material such as silicon carbide (SiC) or graphite.
  • the semiconductor manufacturing apparatus 10 may include an upper dome 50 and a lower dome 55.
  • the upper dome 50 and the lower dome 55 may include a transparent material such as high-purity quartz that can pass light for radiant heating of the wafer W. Quartz has a high structural strength, and is chemically inert to the process environment of the semiconductor manufacturing apparatus 10.
  • the semiconductor manufacturing apparatus 10 may include a heating device 11.
  • the heating device 11 may radiatively heat the susceptor 100 and the wafer W mounted on the susceptor 100.
  • the semiconductor manufacturing apparatus 10 may include a gas supply opening 60 and a gas discharge opening 65.
  • the gas supply opening 60 and the gas discharge opening 65 may be installed on both sides of the susceptor 100.
  • the gas supply opening 60 may be installed on the outside of the susceptor 100, and the gas discharge opening 65 may be installed on the right side of the susceptor 100.
  • the gas supply opening 60 and the gas discharge opening 65 may be installed facing each other with the susceptor 100 interposed therebetween. Hydrogen gas injected from the gas supply opening 60 and a carrier gas for epitaxial growth may pass through the susceptor 100 and then be discharged through the gas discharge opening 65.
  • the semiconductor manufacturing apparatus 10 may include a rotation shaft 70.
  • the rotation shaft 70 may be connected to the susceptor 100 through the support 22.
  • the susceptor 100 may also be rotated by the rotation of the rotation shaft 70.
  • FIG. 4 is a plan view showing a susceptor of the semiconductor manufacturing apparatus according to the embodiment
  • FIG. 5 is a rear view showing the susceptor of the semiconductor manufacturing apparatus according to the embodiment
  • FIG. 6 is A cross-sectional view showing a susceptor.
  • the susceptor 100 includes a body 102, a recess 108, and a ledge 106 positioned between the body 102 and the recess 108. It may include.
  • Holes 118 spaced apart from each other may be disposed under the susceptor 100. A part of the upper area of the support 22 is fastened to the hole 118, so that the susceptor 100 is fixed to the support 22, so that the susceptor 100 does not slide on the support 22 even if the rotating shaft rotates during the process. (slip on) can't.
  • the recess 108 may be located in the central region of the susceptor 100.
  • the ledge 106 and the body 102 may surround the recess 108.
  • the body 102 may surround the ledge 106.
  • the body 102 may include a rim region 104.
  • the rim region 104 may have a rim shape.
  • the rim shape may be, for example, a circular shape, but is not limited thereto.
  • Body 102 may have an upper surface 110.
  • the upper surface 110 may be an upper surface of the rim region 104.
  • the recess 108 may be positioned lower than the upper surface 110 of the body 102.
  • the recess 108 can have a bottom surface 126.
  • the bottom surface 126 may have a round shape concave down, but is not limited thereto.
  • the bottom surface 126 of the recess 108 may be surrounded by the top surface 110 of the body 102.
  • the recess 108 may have a shape corresponding to the shape of the wafer. For example, the recess 108 may have a circular shape.
  • a ledge 106 may be positioned between the recess 108 and the body 102.
  • the ledge 106 may be a region extending from the recess 108 to the body 102.
  • the surface 116 of the ledge 106 may be positioned lower than the top surface 110 of the body 102.
  • the ledge 106 may have a shape corresponding to the edge of the wafer.
  • the ledge 106 may have a circular rim shape. The edge of the wafer may abut the ledge 106.
  • the first sidewall between the surface 116 of the ledge 106 and the upper surface 110 of the body 102 124 may be located. Since the bottom surface 126 of the recess 108 is located lower than the surface 116 of the ledge 106, it is provided between the bottom surface 126 of the recess 108 and the surface 116 of the ledge 106. 2 sidewalls 125 may be located. The height of the second sidewall 125 may be smaller than the height of the first sidewall 124.
  • the height of the first sidewall 124 may be greater than the thickness of the wafer.
  • the upper surface of the wafer is lower than the upper surface 110 of the body 102, so that hydrogen gas or carrier gas can more easily be deposited on the upper surface of the wafer. I can.
  • the ledge 106 may have a shape inclined toward the center of the bottom surface 126.
  • the ledge 106 may have a surface 116 that is inclined toward the center of the bottom surface 126.
  • the edge of the wafer can point to the surface 116 of the ledge 106.
  • the flatness of the surface 116 of the ledge 106 may have a deviation between 10 ⁇ m and 50 ⁇ m.
  • the flatness of the surface 116 of the ledge 106 has a deviation between 10 ⁇ m and 50 ⁇ m, the deviation of BS ZDD of the epitaxial wafer can be minimized.
  • the deviation of BS ZDD of the epitaxial wafer may be 8 mm.
  • the deviation of BS ZDD of the epitaxial wafer is 2 mm, and the deviation is reduced by at least 4 times compared to the comparative example. Able to know.
  • the BS ZDD value from the crystal orientation of 0° to the crystal orientation of 360° ranged from -22 mm to -60 mm, showing a deviation of -38 mm.
  • the BS ZDD value was at least -22 mm or more, the warpage of the epitaxial wafer was very large.
  • the BS ZDD value from the crystal orientation of 0° to the crystal orientation of 360° ranged from -8 mm to -32 mm, showing a deviation of -24 mm. Therefore, in the Example, the deviation of BS ZDD from the crystal orientation of 0 ° to the crystal orientation of 360 ° was small compared to the comparative example, and the warpage was very small, so that the occurrence of defects was significantly reduced.
  • the value of BS ZDD is -50mm or more, the epitaxial wafer is treated as a defect. Therefore, in the comparative example, the value of BS ZDD exceeds -50mm in some of the crystal orientations of the wafer, so that the wafer is treated badly. Wafers can be obtained.
  • the peripheral area of the ledge 106 in contact with the wafer along the circumferential direction of the wafer may be defined as the contact area 114.
  • the flatness of the surface 116 of the contact area 114 may have a deviation between 10 ⁇ m and 50 ⁇ m.
  • the flatness of the surface 116 of the contact area 114 may have a deviation between 10 ⁇ m and 45 ⁇ m.
  • the deviation of the flatness of the surface 116 of the ledge 106 may be determined by the (+) deviation and the (-) deviation with respect to the reference point 122.
  • the deviation of the flatness of the surface 116 of the ledge 106 may be a sum of a (+) deviation and a negative deviation with respect to the reference point 122.
  • the reference point 122 may be 1/2 of the deviation of the flatness of the surface 116 of the ledge 106.
  • the reference point 122 may be a point having a first height H1 from the lowest point of the bottom surface 126 of the recess 108.
  • the reference point 122 may be a point having a predetermined height H2 from the lowest point of the lower surface 112 of the susceptor 100.
  • the (+) deviation may be higher than the reference point 122 between 5 ⁇ m and 25 ⁇ m.
  • the (-) deviation may be between 5 ⁇ m and 25 ⁇ m and may be lower than the reference point 122.
  • the shape of the susceptor 100 by processing the shape of the susceptor 100 so that the flatness of the surface 116 of the ledge 106 has a deviation between 10 ⁇ m and 50 ⁇ m, it is possible to minimize the deviation of BS ZDD of the epitaxial wafer. I can.
  • the deviation of BS ZDD of the epitaxial wafer is defective. Since it is maintained within the range, it may be possible to manufacture a large amount of epitaxial wafers for a long time without defects.
  • the embodiment can be applied to the field of semiconductor manufacturing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

서셉터는 림 형상을 갖는 상부 면을 포함하는 바디와, 상부 면보다 낮으며 상부 면에 의해 둘러싸인 바닥 면을 포함하는 리세스와, 웨이퍼를 지지하기 위해 상부 면과 바닥 면 사이로 연장되는 렛지를 포함한다. 렛지는 바닥 면의 중심을 향해 경사진 형상을 가지며, 렛지의 표면의 평탄도는 10㎛와 50㎛ 사이의 편차를 가질 수 있다.

Description

서셉터 및 반도체 제조장치
실시예는 서셉터 및 반도체 제조장치에 관한 것이다.
에피택셜 웨이퍼는 기판으로 사용되는 폴리쉬드 웨이퍼(Polished wafer)에 1100도 이상의 고온으로 가열된 반응기(reactor)의 화학 기상 증착법(CVD)에 의해 얇은 단결정 층을 형성한 웨이퍼이다. 즉, 에피택셜 웨이퍼는 붕소(B) 등의 불순물이 도핑되어 낮은 비저항을 가지는 실리콘 웨이퍼 상에 상대적으로 불순물이 적게 도핑되어 높은 비저항을 가지는 실리콘 에피택셜층을 기상 성장시켜 제조된다.
에피택셜 웨이퍼는 높은 게더링 능력과 낮은 레치업(latch-up)특성, 그리고 고온에서 슬립(slip)에 강한 특징을 가지고 있어, 최근 MOS 소자뿐 아니라 LSI 소자 제조용 웨이퍼로 널리 이용되고 있다.
이러한 에피택셜 웨이퍼에 대해 요구되는 품질 항목으로는, 기재 기판과 에피택셜층을 포함한 에피택셜 웨이퍼의 표면에 대한 항목으로서 평탄도, 입자 오염 정도 등이 있고, 에피택셜 자체에 대한 항목으로서 에피택셜층의 두께 균일도, 비저항 및 그 균일도, 금속 오염, 적층 결함, 슬립 전위 등이 있다.
이중에서 평탄도는 에피택셜 웨이퍼 상에 반도체 소자를 제조하는 과정에서 사진 식각 공정과 CMP(chemical mechanical polishing) 공정, 그리고 SOI(Silicon On Insulator) 웨이퍼를 위한 접합 공정 등에 많은 영향을 미친다. 특히 웨이퍼의 가장자리가 밀려 올라가거나 내려가는 ERO(Edge Roll-off)는 사진 식각 공정에서의 디포커스(defocus), CMP 공정에서의 연마 균일도, SOI 접합 공정에서의 접합 불량 등에 큰 영향을 미치고 있으며, 웨이퍼의 직경이 300mm 이상으로 커짐에 따라 웨이퍼 가장자리의 평탄도는 에피택셜 웨이퍼의 품질 항목에서 중요도가 점점 커지고 있기에, 에피택셜 웨이퍼의 가장자리의 평탄도가 왜곡되는 현상의 원인을 규명할 필요가 있다.
특히, 웨이퍼 상에 에피택셜층을 형성하기 위해 가스가 사용되는 경우, 이러한 가스가 웨이퍼의 상면뿐만 아니라 웨이퍼의 하면에도 증착되게 되고, 웨이퍼의 하면에 증착된 박막에 의해 에피택셜 웨이퍼의 BS ZDD(BackSide Height Double Derivative)의 편차를 더욱 더 심해지는 문제점이 있다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 새로운 구조를 갖는 서셉터 및 반도체 제조장치를 제공한다.
실시예의 다른 목적은 에피택셜 웨이퍼의 BS ZDD의 편차를 최소화할 수 있는 서셉터 및 반도체 제조장치를 제공한다.
실시예의 다른 목적은 불량 없이 장시간 동안 반도체 웨이퍼의 제조가 가능한 서셉터 및 반도체 제조장치를 제공한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 서셉터는, 림 형상을 갖는 상부 면을 포함하는 바디; 상기 상부 면보다 낮으며 상기 상부 면에 의해 둘러싸인 바닥 면을 포함하는 리세스; 및 웨이퍼를 지지하기 위해 상기 상부 면과 상기 바닥 면 사이로 연장되는 렛지를 포함한다. 상기 렛지는 상기 바닥 면의 중심을 향해 경사진 형상을 가질 수 있다. 상기 렛지의 표면의 평탄도는 10㎛와 50㎛ 사이의 편차를 가질 수 있다.
실시예의 다른 측면에 따르면, 웨이퍼 상에 박막을 성장시키기 위한 반도체 제조장치는, 내부 공간을 갖는 챔버; 상기 챔버 내에 위치되어 회전 가능한 지지부; 및 상기 지지부 상에 배치되는 서셉터를 포함한다. 상기 서셉터는, 림 형상을 갖는 상부 면을 포함하는 바디; 상기 상부 면보다 낮으며 상기 상부 면에 의해 둘러싸인 바닥 면을 포함하는 리세스; 및 웨이퍼를 지지하기 위해 상기 상부 면과 상기 바닥 면 사이로 연장되는 렛지를 포함할 수 있다. 상기 렛지는 상기 바닥 면의 중심을 향해 경사진 형상을 가질 수 있다. 상기 렛지의 표면의 평탄도는 10㎛와 50㎛ 사이의 편차를 가질 수 있다.
실시예에 따른 서셉터 및 반도체 제조장치의 효과에 대해 설명하면 다음과 같다.
실시예들 중 적어도 하나에 의하면, 렛지의 표면의 평탄도는 10㎛와 50㎛ 사이의 편차를 갖도록 서셉터의 형상을 가공함으로써, 에피택셜 웨이퍼의 BS ZDD의 편차를 최소화할 수 있다는 장점이 있다.
실시예들 중 적어도 하나에 의하면, 렛지의 표면의 평탄도는 10㎛와 50㎛ 사이의 편차를 갖도록 서셉터의 형상을 가공함으로써, 에피택셜 웨이퍼의 BS ZDD의 편차가 불량 발생 범위 이내로 유지되므로, 불량 없이 장시간 동안에 대량의 에피택셜 웨이퍼의 제조가 가능할 수 있다는 장점이 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 웨이퍼의 결정 방위를 나타낸다.
도 2는 웨이퍼의 결정 방위에 따른 에피택셜 웨이퍼의 BS ZDD의 변화를 보여준다.
도 3은 실시예에 따른 반도체 제조장치를 도시한 단면도이다.
도 4는 실시예에 따른 반도체 제조장치의 서셉터를 도시한 평면도이다.
도 5는 실시예에 따른 반도체 제조장치의 서셉터를 도시한 배면도이다.
도 6은 실시예에 따른 반도체 제조장치의 서셉터를 도시한 단면도이다.
도 7은 비교예 및 실시예에서 에피택셜 웨이퍼의 BS ZDD의 편차를 보여준다.
도 8은 비교예 및 실시예에서 웨이퍼의 결정 방위에 따른 에피택셜 웨이퍼의 BS ZDD의 변화를 보여준다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. 또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “B 및(와) C 중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다. 또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 웨이퍼의 결정 방위를 나타내고, 도 2는 웨이퍼의 결정 방위에 따른 에피택셜 웨이퍼의 BS ZDD의 변화를 보여준다. 도 2에서 에피택셜 웨이퍼는 도 1에 도시된 웨이퍼 상에 에피택셜층과 같은 박막이 형성된 웨이퍼일 수 있다. 도 1에 도시된 웨이퍼는 직경이 300mm(150mm의 반지름)일 수 있다. 도 2에서 BS ZDD의 값이 (-)인 것은 에피택셜 웨이퍼가 아래를 향해 볼록하게 휘어짐을 의미할 수 있다. 도시되지 않았지만, BS ZDD의 값이 (+)인 것은 에피택셜 웨이퍼가 위로 볼록하게 휘어짐을 의미할 수 있다. BS ZDD의 값이 0인 것은 에피택셜 웨이퍼가 수평 면에 대해 편차 없이 정확히 일치됨을 의미할 수 있다.
도 1에서 웨이퍼의 결정 방위에서 노치(notch)가 위치된 결정 방위가 270°이고, 이 노치를 기준으로 반시계 반향으로 90° 이격된 결정 방위가 0°이며, 시계 방향으로 90° 이격된 결정 방위가 180°일 수 있다. 또한, 0°의 결정 방위에서 시계 방향으로 90° 이격된 결정 방위나 반 시계 방향으로 90° 이격된 결정 방위가 90°일 수 있다. 따라서, 0°의 결정 방위에서 반시계 방향으로 1회전됨에 따라 0°부터 360°의 결정 방위를 경유하게 된다.
도 1에 도시된 웨이퍼 상에 에피택셜층이 형성된 에피택셜 웨이퍼를 대상으로 각도에 따른 BS ZDD의 변화가 도 2에 도시된다. 도 2에는 145.2mm, 147.2mm, 147.6mm 및 148mm에서의 BS ZDD의 변화가 보여진다. 145.2mm, 147.2mm, 147.6mm 및 148mm 각각은 웨이퍼의 중심에서부터 외측으로 이격된 거리를 의미할 수 있다. 예컨대, 148mm는 웨이퍼의 중심에서 148mm 이격된 지점을 의미하는 것으로서, 148mm 지점에서 0° 내지 360°에서의 BS ZDD의 변화가 보여질 수 있다.
예컨대, 145.2mm에서는 0° 내지 360°에서 BS ZDD가 거의 변화되지 않는데 반해, 148mm에서는 0° 내지 360°에서 BS ZDD는 매우 크게 변화될 수 있다.
예컨대, 148mm에서 140°의 결정 방위에서는 BS ZDD가 -60mm인데 반해, 250°의 결정 방위에서는 BS ZDD가 -22mm로서, 동일한 148mm에서 140°의 결정 방위와 250°의 결정 방위 간의 BS ZDD의 편차가 38mm(-22mm-(-60mm))일 수 있다.
이로부터, 에피택셜 웨이퍼의 외측 끝단에 가까울수록 0°의 결정방위로부터 360°의 결정방위를 따라 BS ZDD의 편차가 심해짐을 알 수 있다.
아울러, 도 2에 도시한 바와 같이, 동일한 결정 방위, 예컨대 140°의 결정 방위에서도 웨이퍼의 중심에서 145.2mm 이격된 지점에서는 BS ZDD가 거의 0에 근접하지만, 145.2mm로부터 에피택셜 웨이퍼의 외측으로 갈수록 BS ZDD의 값이 급격히 커질 수 있다.
본 발명자는 에피택셜 웨이퍼의 외측으로 갈수록 BS ZDD의 편차가 심해지고 또한 0°의 결정방위로부터 360°의 결정방위를 따라 BS ZDD의 편차가 심해지는 현상을 해소하기 위한 연구를 진행하였다. 이러한 연구를 통해, 본 발명자는 에피택셜 웨이퍼를 제조하기 위한 반도체 제조장치의 서셉터의 형상에 BS ZDD의 편차에 매우 민감하게 영향을 받는다는 사실을 확인하였다. 이에 딸, 본 발명자는 BS ZDD의 편차를 최소화하기 위해 반도체 제조장치의 서셉터의 형상을 집중 연구하여, 하기와 같은 발명 성과를 얻었다.
이하에서, BS ZDD의 편차를 최소화하기 위해 서셉터 및 반도체 제조장치를 상세히 설명한다.
도 3은 실시예에 따른 반도체 제조장치를 도시한 단면도이다.
도 3을 참조하면, 실시예에 따른 반도체 제조장치(10)는 내부 공간을 갖는 챔버(20)와, 챔버(20) 내에 위치되어 회전 가능한 지지부(22)와, 지지부(22) 상에 배치되는 서셉터(100)를 포함할 수 있다.
서셉터(100) 상에 반도체 공정, 즉 에피택셜층을 형성하기 위해 웨이퍼(W)가 안착될 수 있다. 웨이퍼(W)는 예컨대, 실리콘 웨이퍼를 포함할 수 있다. 웨이퍼(W)는 예컨대, 300mm의 직경과 775㎛의 두께를 가지며, 5~10mΩ㎝(mili-ohm-㎝)의 저항률을 가질 수 있다. 웨이퍼(W)는 표면 평면 배향(surface planar orientation)될 수 있다. 웨이퍼(W)는 상면과 하면이 경면 다듬질된 P형 실리콘 단결정 웨이퍼일 수 있다.
서셉터(100)는 실리콘 카바이드(SiC)나 그래파이트(graphite)와 같은 탄소계 재료가 표면에 부착되어 구성될 수 있다. 또는 서셉터(100) 자체가 실리콘 카바이드(SiC)나 그래파이트(graphite)와 같은 탄소계 재료로 형성될 수도 있다.
실시예에 따른 반도체 제조장치(10)는 상부 돔(50), 하부 돔(55)을 포함할 수 있다. 상부 돔(50)과 하부 돔(55)은 웨이퍼(W)의 복사 가열을 위해 광을 통과시킬 수 있는 고순도 석영과 같은 투과성 물질을 포함할 수 있다. 석영은 높은 구조적 강도를 갖는 것으로서, 반도체 제조장치(10)의 프로세스 환경에 대해 화학적으로 비활성이다.
실시예에 따른 반도체 제조장치(10)는 가열 장치(11)를 포함할 수 있다. 가열 장치(11)는 서셉터(100)와 서셉터(100) 상에 안착되는 웨이퍼(W)를 복사 가열시킬 수 있다.
실시예에 따른 반도체 제조장치(10)는 가스 공급 개구(60)와 가스 배출 개구(65)를 포함할 수 있다. 예컨대, 가스 공급 개구(60)와 가스 배출 개구(65)는 서셉터(100)의 양측에 설치될 수 있다. 예컨대, 가스 공급 개구(60)는 서셉터(100)의 외쪽에 설치되고, 가스 배출 개구(65)는 서셉터(100)의 오른쪽에 설치될 수 있다. 가스 공급 개구(60)와 가스 배출 개구(65)는 서셉터(100)를 사이에 두고 서로 마주보며 설치될 수 있다. 가스 공급 개구(60)로부터 분사된 수소 가스 및 에피택셜 성장을 위한 운반 가스 등이 서셉터(100)를 경유한 다음 가스 배출 개구(65)를 통해 배출될 수 있다.
실시예에 따른 반도체 제조장치(10)는 회전축(70)을 포함할 수 있다. 회전축(70)은 지지부(22)를 통해 서셉터(100)와 연결될 수 있다. 회전축(70)의 회전에 의해 서셉터(100)도 회전될 수 있다.
도 4는 실시예에 따른 반도체 제조장치의 서셉터를 도시한 평면도이고, 도 5는 실시예에 따른 반도체 제조장치의 서셉터를 도시한 배면도이며, 도 6은 실시예에 따른 반도체 제조장치의 서셉터를 도시한 단면도이다.
도 4 내지 도 6을 참조하면, 서셉터(100)는 바디(body, 102), 리세스(recess, 108) 및 바디(102)와 리세스(108) 사이에 위치된 렛지(ledge, 106)를 포함할 수 있다.
서셉터(100)의 하측에 서로 이격된 홀들(118)이 배치될 수 있다. 지지부(22)의 상부 영역의 일부가 홀(118)에 체결되어, 서셉터(100)가 지지부(22)에 고정되어, 공정 중에 회전축이 회전되더라도 서셉터(100)가 지지부(22) 상에서 미끄러지지(slip on) 않을 수 있다.
리세스(108)는 서셉터(100)의 중심 영역에 위치될 수 있다. 렛지(106)와 바디(102)는 리세스(108)를 둘러쌀 수 있다. 바디(102)는 렛지(106)를 둘러쌀 수 있다.
바디(102)는 림(rim) 영역(104)을 포함할 수 있다. 림 영역(104)은 림 형상을 가질 수 있다. 림 형상은 예컨대, 원 형상일 수 있지만, 이에 대해서는 한정하지 않는다.
바디(102)는 상부 면(110)을 가질 수 있다. 상면 면(110)은 림 영역(104)의 상부 면일 수 있다.
리세스(108)는 바디(102)의 상부 면(110)보다 낮게 위치될 수 있다. 리세스(108)는 바닥 면(126)을 가질 수 있다. 바닥 면(126)은 아래로 오목한 라운드 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 리세스(108)의 바닥 면(126)은 바디(102)의 상부 면(110)에 의해 둘러싸일 수 있다. 리세스(108)는 웨이퍼의 형상에 대응되는 형상을 가질 수 있다. 예컨대, 리세스(108)는 원 형상을 가질 수 있다.
리세스(108)와 바디(102) 사이에 렛지(106)가 위치될 수 있다. 렛지(106)는 리세스(108)로부터 바디(102)로 연장되는 영역일 수 있다. 렛지(106)의 표면(116)은 바디(102)의 상부 면(110)보다 낮게 위치될 수 있다. 렛지(106)는 웨이퍼의 에지에 대응되는 형상을 가질 수 있다. 예컨대, 렛지(106)는 원형 림 형상을 가질 수 있다. 웨이퍼의 에지가 렛지(106)에 접할 수 있다.
렛지(106)의 표면(116)은 바디(102)의 상부 면(110)보다 낮게 위치되므로, 렛지(106)의 표면(116)과 바디(102)의 상부 면(110) 사이에 제1 측벽(124)이 위치될 수 있다. 리세스(108)의 바닥 면(126)은 렛지(106)의 표면(116)보다 낮게 위치되므로, 리세스(108)의 바닥 면(126)과 렛지(106)의 표면(116) 사이에 제2 측벽(125)이 위치될 수 있다. 제2 측벽(125)의 높이는 제1 측벽(124)의 높이보다 작을 수 있다.
예컨대, 제1 측벽(124)의 높이는 웨이퍼의 두께보다 클 수 있다. 웨이퍼가 렛지(106)의 표면(116) 상에 안착되는 경우, 웨이퍼의 상면은 바디(102)의 상부 면(110)보다 낮게 되어, 수소 가스나 운반 가스가 보다 더 용이하게 웨이퍼 상면에 증착될 수 있다.
렛지(106)는 바닥 면(126)의 중심을 향해 경사진 형상을 가질 수 있다. 렛지(106)는 바닥 면(126)의 중심을 향해 경사진 표면(116)을 가질 수 있다. 따라서, 웨이퍼의 에지는 렛지(106)의 표면(116)에 점(point)으로 접할 수 있다.
실시예에서, 렛지(106)의 표면(116)의 평탄도는 10㎛와 50㎛ 사이의 편차를 가질 수 있다. 렛지(106)의 표면(116)의 평탄도가 10㎛와 50㎛ 사이의 편차를 가질 때, 에피택셜 웨이퍼의 BS ZDD의 편차가 최소화될 수 있다.
도 7에 도시된 바와 같이, 렛지(106)의 표면(116)의 평탄도가 75㎛의 경우(비교예), 에피택셜 웨이퍼의 BS ZDD의 편차는 8mm일 수 있다. 이에 반해, 실시예에서와 같이 렛지(106)의 표면(116)의 평탄도가 40㎛인 경우, 에피택셜 웨이퍼의 BS ZDD의 편차는 2mm로서, 비교예에 비해 적어도 4배 이상 편차가 줄어듦을 알 수 있다.
도 8에 도시한 바와 같이, 에피택셜 웨이퍼의 중심에서 148mm 이격된 지점에서 0°의 결정 방위부터 360°의 결정 방위를 따른 비교예 및 실시예에서의 BS ZDD의 변화가 측정되었다.
비교예에서는 0°의 결정 방위부터 360°의 결정 방위를 따라 BS ZDD값이 최소 -22mm로부터 최대 -60mm으로서, -38mm의 편차를 보였다. 특히, 비교예에서는 BS ZDD값이 적어도 -22mm 이상을 가지므로, 에피택셜 웨이퍼의 휨이 매우 컸다.
실시예에서는 0°의 결정 방위부터 360°의 결정 방위를 따라 BS ZDD값이 최소 -8mm부터 최대 -32mm로서, -24mm의 편차를 보였다. 따라서, 실시예에서는 비교예에 비해 0°의 결정 방위부터 360°의 결정 방위를 따라 BS ZDD의 편차도 적을 뿐만 아니라 휨도 훤씬 적어 불량 발생이 현저히 줄어들었다.
통상 BS ZDD의 값이 -50mm 이상이 되는 경우, 해당 에피택셜 웨이퍼는 불량 처리된다. 따라서, 비교예에서는 웨이퍼의 일부 결정 방위에서 BS ZDD의 값이 -50mm를 초과하므로 웨이퍼가 불량 처리되지만, 실시예에서는 웨이퍼의 모든 결정 방위에서 BS ZDD의 값이 -32mm 이내이므로 우수한 품질의 에피택셜 웨이퍼가 얻어질 수 있다.
실시예에서, 웨이퍼의 원주 방향을 따라 웨이퍼와 접하는 접하는 렛지(106)의 주변 영역이 접촉 영역(114)으로 정의될 수 있다. 이러한 경우, 접촉 영역(114)의 표면(116)의 평탄도는 10㎛와 50㎛ 사이의 편차를 가질 수 있다. 바람직하게는 접촉 영역(114)의 표면(116)의 평탄도는 10㎛와 45㎛ 사이의 편차를 가질 수 있다.
한편, 렛지(106)의 표면(116)의 평탄도의 편차는 기준 점(122)에 대해 (+) 편차와 (-) 편차에 의해 결정될 수 있다. 예컨대, 렛지(106)의 표면(116)의 평탄도의 편차는 기준 점(122)에 대해 (+) 편차와 (-) 편차의 합일 수 있다. 예컨대, 기준 점(122)은 렛지(106)의 표면(116)의 평탄도의 편차의 1/2일 수 있다. 예컨대, 기준 점(122)은 리세스(108)의 바닥 면(126)의 최저점으로부터 제1 높이(H1)를 갖는 점일 수 있다. 예컨대, 기준 점(122)은 서셉터(100)의 하부 면(112)의 최저점으로부터 제2 높이(H2)기 설정된 높이를 갖는 점일 수 있다.
예컨대, 상기 (+) 편차는 5㎛와 25㎛ 사이로 기준 점(122)보다 높을 수 있다. 예컨대, 상기 (-) 편차는 5㎛와 25㎛ 사이로 기준 점(122)보다 낮을 수 있다.
실시예에 따르면, 렛지(106)의 표면(116)의 평탄도는 10㎛와 50㎛ 사이의 편차를 갖도록 서셉터(100)의 형상을 가공함으로써, 에피택셜 웨이퍼의 BS ZDD의 편차를 최소화할 수 있다.
실시예에 따르면, 렛지(106)의 표면(116)의 평탄도는 10㎛와 50㎛ 사이의 편차를 갖도록 서셉터(100)의 형상을 가공함으로써, 에피택셜 웨이퍼의 BS ZDD의 편차가 불량 발생 범위 이내로 유지되므로, 불량 없이 장시간 동안에 대량의 에피택셜 웨이퍼의 제조가 가능할 수 있다.
실시예는 반도체 제조 분야에 적용될 수 있다.

Claims (12)

  1. 림 형상을 갖는 상부 면을 포함하는 바디;
    상기 상부 면보다 낮으며 상기 상부 면에 의해 둘러싸인 바닥 면을 포함하는 리세스; 및
    웨이퍼를 지지하기 위해 상기 상부 면과 상기 바닥 면 사이로 연장되는 렛지를 포함하고,
    상기 렛지는 상기 바닥 면의 중심을 향해 경사진 형상을 가지며,
    상기 렛지의 표면의 평탄도는 10㎛와 50㎛ 사이의 편차를 갖는 서셉터.
  2. 제1항에 있어서,
    상기 렛지는 상기 림 형상에 대응되는 형상을 가지며,
    상기 렛지는 원주 방향을 따라 상기 웨이퍼와 접하는 접촉 영역을 포함하는 서셉터.
  3. 제2항에 있어서,
    상기 접촉 영역의 표면의 평탄도는 10㎛와 50㎛ 사이의 편차를 갖는 서셉터.
  4. 제1항에 있어서,
    상기 렛지의 표면의 평탄도는 10㎛와 45㎛ 사이의 편차를 갖는 서셉터.
  5. 제1항에 있어서,
    상기 편차는 기준 점에 대해 (+) 편차와 (-)편차의 합인 서셉터.
  6. 제5항에 있어서,
    상기 기준 점은 상기 편차의 1/2인 서셉터.
  7. 제5항에 있어서,
    상기 기준 점은 상기 리세스의 상기 바닥 면의 최저점으로부터 제1 높이를 갖는 점인 서셉터.
  8. 제5항에 있어서,
    상기 기준 점은 상기 서셉터의 하부 면의 최저점으로부터 제2 높이를 갖는 점인 서셉터.
  9. 제5항에 있어서,
    상기 (+) 편차는 5㎛와 25㎛ 사이로 기준 점보다 높은 서셉터.
  10. 제5항에 있어서,
    상기 (-) 편차는 5㎛와 25㎛ 사이로 상기 기준 점보다 낮은 서셉터.
  11. 웨이퍼 상에 박막을 성장시키기 위한 반도체 제조장치에 있어서,
    내부 공간을 갖는 챔버;
    상기 챔버 내에 위치되어 회전 가능한 지지부; 및
    상기 지지부 상에 배치되는 서셉터를 포함하고,
    상기 서셉터는,
    림 형상을 갖는 상부 면을 포함하는 바디;
    상기 상부 면보다 낮으며 상기 상부 면에 의해 둘러싸인 바닥 면을 포함하는 리세스; 및
    웨이퍼를 지지하기 위해 상기 상부 면과 상기 바닥 면 사이로 연장되는 렛지를 포함하고,
    상기 렛지는 상기 바닥 면의 중심을 향해 경사진 형상을 가지며,
    상기 렛지의 표면의 평탄도는 10㎛와 50㎛ 사이의 편차를 갖는 반도체 제조장치.
  12. 제11항에 있어서,
    상기 렛지는 상기 림 형상에 대응되는 형상을 가지며,
    상기 렛지는 상기 웨이퍼의 원주 방향을 따라 상기 웨이퍼와 접하는 접촉 영역을 포함하며,
    상기 접촉 영역의 표면의 평탄도는 10㎛와 50㎛ 사이의 편차를 갖는 반도체 제조장치.
PCT/KR2019/003145 2019-03-18 2019-03-18 서셉터 및 반도체 제조장치 WO2020189812A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020217030204A KR102622605B1 (ko) 2019-03-18 2019-03-18 서셉터 및 반도체 제조장치
CN201980094355.2A CN113597667A (zh) 2019-03-18 2019-03-18 用于制造半导体的基座和设备
PCT/KR2019/003145 WO2020189812A1 (ko) 2019-03-18 2019-03-18 서셉터 및 반도체 제조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2019/003145 WO2020189812A1 (ko) 2019-03-18 2019-03-18 서셉터 및 반도체 제조장치

Publications (1)

Publication Number Publication Date
WO2020189812A1 true WO2020189812A1 (ko) 2020-09-24

Family

ID=72520895

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/003145 WO2020189812A1 (ko) 2019-03-18 2019-03-18 서셉터 및 반도체 제조장치

Country Status (3)

Country Link
KR (1) KR102622605B1 (ko)
CN (1) CN113597667A (ko)
WO (1) WO2020189812A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319623A (ja) * 2003-04-14 2004-11-11 Shin Etsu Handotai Co Ltd サセプタ及び気相成長装置
JP2006041028A (ja) * 2004-07-23 2006-02-09 Komatsu Electronic Metals Co Ltd サセプタ、およびエピタキシャルウェーハの製造方法
JP2013051290A (ja) * 2011-08-30 2013-03-14 Sumco Corp サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
WO2016036496A1 (en) * 2014-09-05 2016-03-10 Applied Materials, Inc. Susceptor and pre-heat ring for thermal processing of substrates
WO2019043865A1 (ja) * 2017-08-31 2019-03-07 株式会社Sumco サセプタ、エピタキシャル成長装置、エピタキシャルシリコンウェーハの製造方法、ならびにエピタキシャルシリコンウェーハ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4223455B2 (ja) * 2004-03-23 2009-02-12 コバレントマテリアル株式会社 サセプタ
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
JP2010016183A (ja) * 2008-07-03 2010-01-21 Sumco Corp 気相成長装置、エピタキシャルウェーハの製造方法
JP5659493B2 (ja) * 2010-01-18 2015-01-28 信越半導体株式会社 気相成長方法
US10269614B2 (en) * 2014-11-12 2019-04-23 Applied Materials, Inc. Susceptor design to reduce edge thermal peak

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319623A (ja) * 2003-04-14 2004-11-11 Shin Etsu Handotai Co Ltd サセプタ及び気相成長装置
JP2006041028A (ja) * 2004-07-23 2006-02-09 Komatsu Electronic Metals Co Ltd サセプタ、およびエピタキシャルウェーハの製造方法
JP2013051290A (ja) * 2011-08-30 2013-03-14 Sumco Corp サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
WO2016036496A1 (en) * 2014-09-05 2016-03-10 Applied Materials, Inc. Susceptor and pre-heat ring for thermal processing of substrates
WO2019043865A1 (ja) * 2017-08-31 2019-03-07 株式会社Sumco サセプタ、エピタキシャル成長装置、エピタキシャルシリコンウェーハの製造方法、ならびにエピタキシャルシリコンウェーハ

Also Published As

Publication number Publication date
KR20210121269A (ko) 2021-10-07
CN113597667A (zh) 2021-11-02
KR102622605B1 (ko) 2024-01-09

Similar Documents

Publication Publication Date Title
WO2014062002A1 (ko) 에피택셜 성장용 서셉터 및 에피택셜 성장방법
WO2018236201A1 (ko) 기판 지지장치
US10975495B2 (en) Epitaxial growth apparatus, preheat ring, and method of manufacturing epitaxial wafer using these
KR100376643B1 (ko) 반도체 기판을 처리하기 위한 웨이퍼 캐리어 및 반도체 장치
US20050092439A1 (en) Low/high temperature substrate holder to reduce edge rolloff and backside damage
KR101516164B1 (ko) 에피텍셜 성장용 서셉터
CN1294617C (zh) 包括热分布板和边缘支撑的组合装置
EP2397575B1 (en) Cvd device
KR102370949B1 (ko) 반도체 웨이퍼의 전면에 에피택셜 층을 증착하는 방법 및 이 방법을 수행하기 위한 장치
WO2016148385A1 (ko) 리프트 핀 및 이의 제조 방법
EP0829560A2 (en) A susceptor for a gas phase growth apparatus
WO2020189812A1 (ko) 서셉터 및 반도체 제조장치
US20030119283A1 (en) Vapor-phase epitaxial growth method
WO2013062317A1 (en) Apparatus and method for fabricating epi wafer and epi wafer
WO2014062000A1 (ko) 에피택셜 성장용 서셉터 및 에피택셜 성장방법
CN115852478A (zh) 用于硅片的外延生长的基座及装置
WO2013105766A1 (en) Susceptor
KR20040103648A (ko) 반도체 기판지지 척 및 박막 증착 장치
WO2019221356A1 (ko) 웨이퍼 이송 기구 및 그를 구비한 cvd 장치
WO2019059728A2 (ko) 서셉터 및 이를 포함하는 mocvd 장치
WO2021194270A1 (ko) 웨이퍼 캐리어
CN114232084B (zh) 基座支撑结构和外延生长装置
WO2022080637A1 (ko) 기판 처리 장치
WO2018147528A1 (ko) 에피텍셜 웨이퍼의 제조 방법
WO2013141637A1 (en) Susceptor and wafer holder

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19919725

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20217030204

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19919725

Country of ref document: EP

Kind code of ref document: A1