WO2018147528A1 - 에피텍셜 웨이퍼의 제조 방법 - Google Patents

에피텍셜 웨이퍼의 제조 방법 Download PDF

Info

Publication number
WO2018147528A1
WO2018147528A1 PCT/KR2017/012643 KR2017012643W WO2018147528A1 WO 2018147528 A1 WO2018147528 A1 WO 2018147528A1 KR 2017012643 W KR2017012643 W KR 2017012643W WO 2018147528 A1 WO2018147528 A1 WO 2018147528A1
Authority
WO
WIPO (PCT)
Prior art keywords
esfqd
average
substrate
base substrate
delta
Prior art date
Application number
PCT/KR2017/012643
Other languages
English (en)
French (fr)
Inventor
김재선
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Publication of WO2018147528A1 publication Critical patent/WO2018147528A1/ko

Links

Images

Classifications

    • H01L21/2018—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Definitions

  • Embodiments relate to a method of manufacturing an epitaxial wafer.
  • Silicon epitaxial wafers which are doped with impurities such as boron and doped with a relatively low impurity on silicon wafers having a low resistivity, to grow a silicon epitaxial layer having a high resistivity, have high gathering capability and low latch-up. UP) and resistant to slip defects at high temperatures.
  • Quality items required for such an epitaxial wafer include flatness and particle contamination. Items for the epitaxial layer itself include thickness uniformity, resistivity, metal contamination, stacking defects, slip dislocations, and the like. Etc.
  • the thickness of the wafer may be measured, and the flatness of the wafer edge may be measured using the measured thickness of the wafer.
  • the embodiment provides an epitaxial wafer manufacturing method capable of improving the thickness uniformity of the epitaxial wafer.
  • a method of manufacturing an epitaxial wafer includes obtaining an edge sector site frontside reference Q (Derivation) Derivation (QFQD) of a base substrate; Calculating an ESFQD average of the base substrate based on the obtained ESFQD; Classifying a shape of the base substrate based on the calculated ESFQD average; And setting a delta ESFQD average for the epitaxial layer to be grown on the sorted base substrate corresponding to the shape of the sorted base substrate, wherein the delta ESFQD average is at the ESFQD average of the epitaxial layer to be grown. This value is obtained by subtracting the ESFQD average of the obtained base substrate.
  • the shape of the substrate may be classified by determining whether the calculated ESFQD average of the substrate is less than or equal to zero.
  • the setting of the delta ESFQD average may set the delta ESFQD average to a value greater than 0 when the calculated ESFQD average of the substrate is less than or equal to zero.
  • the delta ESFQD average may be set to a value less than or equal to zero.
  • the method for manufacturing the epitaxial wafer further includes, after classifying the shape of the substrate substrate, loading the substrate substrate into the first cassette when the calculated ESFQD average of the substrate substrate is less than or equal to zero. can do.
  • the method for manufacturing an epitaxial wafer may further include manufacturing a first epitaxial wafer by growing an epitaxial layer on a substrate substrate stored in the first cassette by using a first reactor.
  • the reactor may form an epitaxial layer to have an edge-up shape.
  • the delta ESFQD average for the epitaxial layer produced by the first reactor may be greater than zero.
  • the method of manufacturing the epitaxial wafer may further include, after classifying the shape of the base substrate, loading the base substrate into a second cassette when the calculated ESFQD average of the base substrate is greater than zero. have.
  • the method of manufacturing an epitaxial wafer may further include manufacturing a second epitaxial wafer by growing an epitaxial layer on a substrate substrate stored in the second cassette by using a second reactor.
  • the epitaxial layer may form an epitaxial layer to have a shape where the edge is lowered.
  • the delta ESFQD average for the second epitaxial wafer manufactured by the second reactor may be less than or equal to zero.
  • the delta ESFQD for the first epitaxial wafer may have a value greater than 0 and less than or equal to 10 nm.
  • the ESFQD for the second epitaxial wafer may be greater than or equal to ⁇ 10 nm and less than zero.
  • Embodiments may improve the thickness uniformity of the epitaxial wafer.
  • FIG. 1 is a flowchart illustrating a method of manufacturing an epitaxial wafer according to an embodiment.
  • FIG 2 shows the thickness profile of the substrate substrate, epitaxial layer, and epitaxial wafer.
  • 3A shows the thickness profile of the base substrate.
  • 3B shows the thickness profile of the epitaxial layer.
  • 3C shows the thickness profile of the epitaxial wafer.
  • 5A illustrates an improvement in SFQR as a result of the method according to the embodiment.
  • 5B shows an improvement result of ESFQR according to the result of the method according to the embodiment.
  • 6A is a schematic diagram for explaining an ESFQD and an ESFQR.
  • FIG. 6B is a sectional view taken along ab direction of the schematic diagram of FIG. 6A.
  • 6C shows an example of a site on one side of a wafer.
  • FIG. 7 illustrates a method of matching a substrate substrate and an epitaxial layer to improve the flatness of the epitaxial wafer according to the embodiment.
  • the on or under when described as being formed on an "on or under" of each element, the on or under is It includes both the two elements are in direct contact with each other (directly) or one or more other elements are formed indirectly between the two elements (indirectly).
  • the on or under when expressed as “on” or “under”, it may include the meaning of the downward direction as well as the upward direction based on one element.
  • FIG. 1 is a flowchart illustrating a method of manufacturing an epitaxial wafer according to an embodiment.
  • an edge sector site frontside reference (Site least square plane) derivation (ESFQD) of a base substrate or a growth substrate is obtained (S110).
  • the substrate or growth substrate may be an epitaxial growth wafer.
  • ESFQD is an abbreviation of edge sector site frontside reference Q (Site least square plane) derivation, and may have a + value or a-value.
  • FIG. 6A is a schematic diagram for explaining ESFQD and ESFQR
  • FIG. 6B is a cross-sectional view in ab direction of the schematic diagram of FIG. 6A.
  • the section 401 is a section from the first point P1 to the second point P2 of the equalized site (eg, S1), and the first point P1 is located at the edge E1 of the wafer W1. It is a point spaced apart from a predetermined distance (for example, 1 mm or 2 mm), and the second point P2 is a predetermined distance (for example, 15 mm to 35 mm) in the direction from the first point P1 to the center C of the wafer W1. It is a spaced apart point.
  • a predetermined distance for example, 1 mm or 2 mm
  • the second point P2 is a predetermined distance (for example, 15 mm to 35 mm) in the direction from the first point P1 to the center C of the wafer W1. It is a spaced apart point.
  • the ESFQD may be a value obtained by integrating an average value of the wafer thicknesses of the section 401, for example, the thickness of the wafer W1 in the section 401.
  • ESFQR edge sector site frontside reference Q (Site least square plane) range, and is a method of indicating flatness of a wafer.
  • the ESFQR is defined as the difference MAX-MIN between the maximum value MAX and the minimum value MIN of the thickness of the wafer W1 measured in the section 401.
  • ESFQD_Mean ESFQD average
  • the ESFQD average ESFQD_Mean may be an average of ESFQDs per site of one surface of the wafer.
  • the ESFQD average ESFQD_Mean may be an average of ESFQDs of sectors included in the site, but is not limited thereto.
  • the site may be a rectangular measurement area positioned at an edge of one surface of the wafer.
  • the site may be located over two or more adjacent sectors.
  • the ESFQD average ESFQD_Mean may be an average of ESFQD values of two or more adjacent sectors of one side of the wafer.
  • the calculated ESFQD average of the substrate substrate is less than or equal to zero, it may be determined that the thickness profile of the edge has a roll off shape, and if the calculated ESFQD average of the substrate substrate is greater than zero, It can be determined that the seat thickness profile has a roll up shape.
  • the substrate substrate is loaded into the first cassette (S140).
  • the first cassette may store a substrate substrate having an ESFQD average of 0 or a negative value.
  • the substrate substrate stored in the first cassette is referred to as "first substrate substrate.”
  • the substrate substrate is loaded into the second cassette (S150).
  • the second cassette may store a substrate substrate having a positive ESFQD average.
  • the base substrate stored in the 2nd cassette is called "second base substrate.”
  • the reason for classifying the shape of the base substrate based on the average value of the ESFQD is for ease of implementation of the system or epitaxial reactor according to the embodiment.
  • the epitaxial layer is grown on the first substrate substrate stored in the first cassette using the first reactor to produce a first epitaxial wafer (S160), and the second stored in the second cassette using the second reactor.
  • a second epitaxial wafer is produced by growing an epitaxial layer on a second substrate (S170).
  • the first reactor may be a reactor that forms an epitaxial layer (hereinafter, referred to as a “first epitaxial layer”) having an edge-up shape.
  • the second reactor may be a reactor for forming an epitaxial layer (hereinafter, referred to as a “second epitaxial layer”) having a shape where the edge is lowered.
  • a second epitaxial layer an epitaxial layer having a shape where the edge is lowered.
  • the first reactor may have a first growth condition for growing an epitaxial layer having an edge roll up shape
  • the second reactor has a most magnetic roll off shape. It may have a second growth condition for growing the epitaxial layer.
  • the first growth condition and the second growth condition may be different from each other.
  • growth conditions for growing the epitaxial layer may include a process temperature, a flow rate of hydrogen (H 2) gas, a TCS flow rate, or a height of a susceptor for seating a wafer.
  • the embodiment may adjust the value of the delta ESFQD of the grown epitaxial layer by growing the epitaxial layer by adjusting the above-described growth conditions of the epitaxial reactor.
  • the delta ESFQD average for the first epitaxial wafer with the first epitaxial layer grown by the first reactor may be greater than zero.
  • the delta ESFQD for the second epitaxial wafer with the second epitaxial layer grown by the second reactor may also be less than or equal to zero.
  • the delta ESFQD average may be a value obtained by subtracting the ESFQD average of the substrate substrate from the ESFQD average of the epitaxial layer.
  • the ESFQD average of the first substrate substrate 1 st Sub having a roll off shape in which the edge profile falls down may be less than or equal to zero.
  • the ESFQD average of the second base substrate 2 nd Sub having a roll up shape in which the edge profile rises may be greater than zero.
  • the delta ESFQD average for the first epitaxial wafer is zero since the ESFQD average of the first epitaxial layer (1 st EPI layer) grown to roll up by the first reactor may be greater than zero. Can be greater than
  • the delta for the second epitaxial wafer may be less than or equal to zero, since the ESFQD average of the second nd EPI layer grown to be the most magnetically rolled off by the second reactor may be less than or equal to zero.
  • the ESFQD mean may be less than or equal to zero.
  • FIG. 7 illustrates a method of matching a substrate substrate and an epitaxial layer to improve the flatness of the epitaxial wafer according to the embodiment.
  • a first epitaxial layer having a shape where an edge is rolled up is matched to a first substrate substrate having a shape where an edge is rolled off (see FIG. 2).
  • the edge of the epitaxial wafer can have a flat thickness profile, and the SFQR and ESFQR of the epitaxial wafer can be improved.
  • the second base substrate (see FIG. 2) having the shape where the edge is rolled up is matched with the second epitaxial layer having the shape where the edge is rolled off.
  • the edge of the epitaxial wafer can have a flat thickness profile, and the SFQR and ESFQR of the epitaxial wafer can be improved.
  • FIG. 3A shows the thickness profile of the base substrate
  • FIG. 3B shows the thickness profile of the epitaxial layer
  • FIG. 3C shows the overall thickness profile of the epitaxial wafer.
  • the X axis represents 360 degrees of the edge of the base substrate.
  • the Y axis represents ESFQR values and ESFQD values.
  • the ESFQD average of the base substrate may be ⁇ 0.01 [ ⁇ m]. Since the ESFQD average is -0.01 [ ⁇ m], the edge of the base substrate may have a roll off shape.
  • the first epitaxial layer is formed on the substrate using the first reactor.
  • the delta ESFQD average of the first epitaxial wafer may be +0.01 [ ⁇ m]
  • the ESFQD average of the first epitaxial wafer may be 0 [ ⁇ m]. This may allow the first epitaxial wafer to have a flat thickness profile, and the SFQR and ESFQR of the first epitaxial wafer may be improved.
  • the substrate to be tested includes a first experimental substrate having an ESFQD greater than ⁇ 20 nm, a second experimental substrate having an ESFQD greater than ⁇ 20 nm and less than 0, a third experimental substrate greater than or equal to 20 nm, and an ESFQD greater than 20 nm. It may include a fourth experimental substrate having a.
  • An epitaxial layer is grown on each of the first to fourth experimental substrates using reactors with different growth conditions such that the delta ESFQD has -10 nm, 0, or 10 nm.
  • the embodiment can improve the flatness of the epitaxial wafer by manufacturing the epitaxial wafer by the first reactor such that the delta ESFQD average has a positive value.
  • the delta ESFQD mean for the third and fourth experimental substrates is lower when the delta ESFQD is -10 nm, the lowest absolute value of the delta ESFQD.
  • FIG. 5A illustrates the improvement of SFQR according to the result by the method according to the embodiment
  • FIG. 5B illustrates the improvement result of the ESFQR according to the result by the method according to the embodiment.
  • the SFQR is an abbreviation of Site Front side Quotient Range.
  • the SFQR may be a difference between a maximum height and a minimum height based on a reference surface by dividing a wafer into sites.
  • the reference plane may be defined as a plane having an arbitrary slope in the least square method in the thickness profile of the site.
  • Case 1 and case 3 represent SFQR and ESFQR according to the results of the experiment without distinguishing the shape of the base substrate
  • case 2 and 4 represent SFQR and ESFQR according to the results of the experiment according to the embodiment.
  • the SFQR of case 2 is improved compared to the SFQR of case 1, and the ESFQR of case 4 is improved compared to case 3.
  • the embodiment can improve the thickness uniformity of the edge of the epitaxial wafer As a result, the thickness uniformity of the epitaxial wafer can be improved.
  • the Y value represents an approximation and represents a + value or a ⁇ value based on zero.
  • the embodiment may be used in a method of manufacturing an epitaxial wafer capable of improving the thickness uniformity of the epitaxial wafer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

실시 예는 기재 기판의 ESFQD를 획득하는 단계, 상기 획득된 ESFQD에 기초하여, 상기 기재 기판의 ESFQD 평균을 산출하는 단계, 산출된 ESFQD 평균에 기초하여, 상기 기재 기판의 형상을 분류하는 단계, 및 상기 분류된 기재 기판의 형상에 대응하여 상기 분류된 기재 기판에 성장시킬 에피텍셜층에 대한 델타 ESFQD 평균을 설정하는 단계를 포함하고, 상기 델타 ESFQD 평균은 상기 성장시킬 에피텍셜층의 ESFQD 평균에서 상기 획득된 기재 기판의 ESFQD 평균을 뺀 값이다.

Description

에피텍셜 웨이퍼의 제조 방법
실시 예는 에피텍셜 웨이퍼의 제조 방법에 관한 것이다.
붕소 등의 불순물이 도핑되고 낮은 비저항을 갖는 실리콘 웨이퍼 위에 상대적으로 불순물이 적게 도핑되어 높은 비저항을 갖는 실리콘 에피텍셜층을 성장시킨 실리콘 에피텍셜 웨이퍼는 높은 게더링(gathering) 능력과 낮은 래치업(LATCH-UP) 특성 그리고 고온에서 슬립(slip) 결함에 강한 특성을 가지고 있다.
이러한 에피텍셜 웨이퍼에 요구되는 품질 항목으로는 평탄도(flatness), 입자 오염 정도 등이 있고, 에피텍셜층 자체에 대한 항목으로는 두께 균일도, 비저항, 금속 오염, 적층 결함, 슬립 전위(slip dislocation) 등이 있다.
웨이퍼의 두께를 측정하고, 측정된 웨이퍼의 두께를 이용하여 웨이퍼 가장자리의 평탄도를 측정할 수 있다.
실시 예는 에피텍셜 웨이퍼의 두께 균일도를 향상시킬 수 있는 에피텍셜 웨이퍼 제조 방법을 제공한다.
실시 예에 따른 에피텍셜 웨이퍼의 제조 방법은 기재 기판의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation)를 획득하는 단계; 상기 획득된 ESFQD에 기초하여, 상기 기재 기판의 ESFQD 평균을 산출하는 단계; 산출된 ESFQD 평균에 기초하여, 상기 기재 기판의 형상을 분류하는 단계; 및 상기 분류된 기재 기판의 형상에 대응하여 상기 분류된 기재 기판에 성장시킬 에피텍셜층에 대한 델타 ESFQD 평균을 설정하는 단계를 포함하고, 상기 델타 ESFQD 평균은 상기 성장시킬 에피텍셜층의 ESFQD 평균에서 상기 획득된 기재 기판의 ESFQD 평균을 뺀 값이다.
상기 기재 기판의 형상을 분류하는 단계는 상기 기재 기판의 산출된 ESFQD 평균이 0보다 작거나 같은지를 판단하여, 상기 기재 기판의 형상을 분류할 수 있다.
상기 델타 ESFQD 평균을 설정하는 단계는 상기 기재 기판의 산출된 ESFQD 평균이 0보다 작거나 같은 경우에 델타 ESFQD 평균을 0보다 큰 값으로 설정할 수 있다.
상기 기재 기판의 산출된 ESFQD 평균이 0보다 큰 경우에 델타 ESFQD 평균을 0보다 작거나 같은 값으로 설정할 수 있다.
상기 에피텍셜 웨이퍼의 제조 방법은 상기 기재 기판의 형상을 분류하는 단계 이후에, 상기 기재 기판의 산출된 ESFQD 평균이 0보다 작거나 같은 경우에 상기 기재 기판을 제1 카세트에 로딩시키는 단계를 더 포함할 수 있다. 또한 상기 에피텍셜 웨이퍼의 제조 방법은 제1 반응기를 이용하여 상기 제1 카세트에 보관된 기재 기판에 에피텍셜층을 성장시켜 제1 에피텍셜 웨이퍼를 제조하는 단계를 더 포함할 수 있고, 상기 제1 반응기는 가장 자리가 위로 올라가는 형상을 갖도록 에피텍셜층을 형성시킬 수 있다. 상기 제1 반응기에 의하여 제조된 에피텍셜층에 대한 델타 ESFQD 평균은 0보다 큰 값일 수 있다.
상기 에피텍셜 웨이퍼의 제조 방법은 상기 기재 기판의 형상을 분류하는 단계 이후에, 상기 기재 기판의 산출된 ESFQD 평균이 0보다 큰 경우에 상기 기재 기판을 제2 카세트에 로딩시키는 단계를 더 포함할 수 있다. 상기 에피텍셜 웨이퍼의 제조 방법은 제2 반응기를 이용하여 상기 제2 카세트에 보관된 기재 기판에 에피텍셜층을 성장시켜 제2 에피텍셜 웨이퍼를 제조하는 단계를 더 포함할 수 있고, 상기 제2 반응기는 가장 자리가 아래로 내려가는 형상을 갖도록 에피텍셜층을 형성시킬 수 있다. 상기 제2 반응기에 의하여 제조된 제2 에피텍셜 웨이퍼에 대한 델타 ESFQD 평균은 0보다 작거나 같은 값일 수 있다.
상기 제1 에피텍셜 웨이퍼에 대한 델타 ESFQD는 0보다 크고 10nm 이하인 값을 가질 수 있다. 상기 제2 에피텍셜 웨이퍼에 대한 ESFQD는 -10nm 이상이고 0보다 작은 값을 가질 수 있다.
실시 예는 에피텍셜 웨이퍼의 두께 균일도를 향상시킬 수 있다.
도 1은 실시 예에 따른 에피텍셜 웨이퍼의 제조 방법을 나타내는 플로차트이다.
도 2는 기재 기판, 에피텍셜층, 및 에피텍셜 웨이퍼의 두께 프로파일을 나타낸다.
도 3a는 기재 기판의 두께 프로파일을 나타낸다.
도 3b는 에피텍셜층의 두께 프로파일을 나타낸다.
도 3c는 에피텍셜 웨이퍼의 두께 프로파일을 나타낸다.
도 4는 기재 기판의 ESFQD, 및 델타 ESFQD에 따른 델타 ESFQR의 실험 결과를 나타낸다.
도 5a는 실시 예에 따른 방법에 의한 결과에 따른 SFQR의 개선을 나타낸다.
도 5b는 실시 예에 따른 방법에 의한 결과에 따른 ESFQR의 개선 결과를 나타낸다.
도 6a는 ESFQD 및 ESFQR을 설명하기 위한 모식도이다.
도 6b는 도 6a의 모식도의 ab방향의 단면도를 나타낸다.
도 6c는 웨이퍼의 일면의 사이트의 일 예를 나타낸다.
도 7은 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 향상시키기 위한 기재 기판과 에피텍셜층의 매칭 방법을 나타낸다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 개의 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 “제1” 및 “제2”, “상/상부/위” 및 “하/하부/아래” 등과 같은 관계적 용어들은 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다. 또한 동일한 참조 번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
또한, 이상에서 기재된 "포함하다", "구성하다", 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다.
도 1은 실시 예에 따른 에피텍셜 웨이퍼의 제조 방법을 나타내는 플로차트이다.
도 1을 참조하면, 먼저 기재 기판 또는 성장 기판의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation)을 획득한다(S110).
여기서 기재 기판 또는 성장 기판은 에피텍셜 성장용 웨이퍼일 수 있다.
ESFQD는 Edge sector Site Frontside reference Q(Site least square plane) Derivation의 약자로서, +값 또는 -값을 가질 수 있다.
도 6a는 ESFQD 및 ESFQR을 설명하기 위한 모식도이고, 도 6b는 도 6a의 모식도의 ab방향의 단면도를 나타낸다.
도 6a, 및 도 6b를 참조하면, 웨이퍼(W1)의 일면(예컨대, front side)을 일정한 각도(θ, 예컨대, θ=5°)로 방사상 등분한 사이트(예컨대, S1)의 일정 구간(401)의 두께를 기준면을 기준으로 측정한다.
그리고 웨이퍼(W1)의 일면의 일정 구간(401) 내의 최대값(MAX) 및 최소값(MIN)을 측정한다. 예컨대, 기준면은 웨이퍼(W1)의 일면의 이상적인 면(ideal plane), 예컨대, z=0인 평면일 수 있다.
구간(401)은 등분한 사이트(예컨대, S1)의 제1 지점(P1)에서 제2지점(P2)까지의 구간이고, 제1 지점(P1)은 웨이퍼(W1)의 가장 자리(E1)에서 일정 거리(예컨대, 1mm 또는 2mm) 이격된 지점이고, 제2 지점(P2)은 제1 지점(P1)에서 웨이퍼(W1)의 중심(C)으로 향하는 방향으로 일정 거리(예컨대, 15mm ~ 35mm) 이격된 지점이다.
ESFQD는 기준면(예컨대, Z=0)을 기준으로 웨이퍼(W1)의 일면이 위에 존재하면 +값(+ESFQD)을 가질 수 있고, 아래에 존재하면 -값(-ESFQD)을 가질 수 있다.
ESFQD는 구간(401)의 웨이퍼 두께의 평균값, 예컨대, 구간(401) 내의 웨이퍼(W1)의 두께를 적분한 값일 수 있다.
후술하는 ESFQR은 Edge sector Site Frontside reference Q(Site least square plane) Range의 약자로서, 웨이퍼의 평탄도를 나타내는 하나의 방법이다.
ESFQR은 구간(401) 내의 측정된 웨이퍼(W1)의 두께의 최대값(MAX)과 최소값(MIN)의 차이(MAX-MIN)로 정의된다.
다음으로 획득된 기재 기판의 ESFQD에 기초하여, 기재 기판의 ESFQD 평균(ESFQD_Mean)을 산출한다(S120).
ESFQD 평균(ESFQD_Mean)은 웨이퍼의 일면의 사이트(site) 별 ESFQD의 평균일 수 있다. 예컨대, ESFQD 평균(ESFQD_Mean)은 사이트에 포함된 섹터들의 ESFQD의 평균일 수 있으나, 이에 한정되는 것은 아니다.
도 6c는 웨이퍼의 일면의 사이트(site)에 대한 SFQR, 및 섹터(sector)에 대한 ESFQR을 나타낸다. 도 6c를 참조하면, 사이트(site)는 웨이퍼의 일면의 가장 자리 부분에 위치하는 사각형 형상의 측정 영역일 수 있다. 사이트는 인접하는 2개 이상의 섹터들에 걸쳐 위치할 수 있다.
다른 실시 예에서 ESFQD 평균(ESFQD_Mean)은 웨이퍼의 일면의 인접하는 2개 이상의 섹터들의 ESFQD 값들의 평균일 수도 있다.
다음으로 산출된 기재 기판의 ESFQD 평균이 0보다 작거나 같은지를 판단하여, 기재 기판의 형상을 분류한다(S130).
예컨대, 산출된 기재 기판의 ESFQD 평균이 0보다 작거나 같으면, 가장 자리의 두께 프로파일이 롤 오프(roll off) 형상을 갖는 것으로 판단할 수 있고, 산출된 기재 기판의 ESFQD 평균이 0보다 크면, 가장 자리 두께 프로파일이 롤 업(roll up) 형상을 갖는 것을 판단할 수 있다.
산출된 ESFQD 평균이 0보다 작거나 같은 경우에는 기재 기판을 제1 카세트에 로딩한다(S140). 이때 제1 카세트에는 ESFQD 평균이 0 또는 음수 값을 갖는 기재 기판이 보관될 수 있다. 이하 제1 카세트에 보관된 기재 기판을 “제1 기재 기판”이라 한다.
반면에, 산출된 ESFQD 평균이 0보다 큰 경우에는 기재 기판을 제2 카세트에 로딩한다(S150). 이때 제2 카세트에는 ESFQD 평균이 양수 값을 갖는 기재 기판이 보관될 수 있다. 이하 제2 카세트에 보관된 기재 기판을 “제2 기재 기판”이라 한다.
여기서 ESFQD 평균 값을 기준으로 기재 기판의 형상 분류하는 이유는 실시 예에 따른 시스템 또는 에피텍셜 반응기의 구현을 위한 용이성을 위해서이다.
다음으로 제1 반응기를 이용하여 제1 카세트에 보관된 제1 기재 기판에 에피텍셜층을 성장시켜 제1 에피텍셜 웨이퍼를 생산하고(S160), 제2 반응기를 이용하여 제2 카세트에 보관된 제2 기판 기판에 에피텍셜층을 성장시켜 제2 에피텍셜 웨이퍼를 생산한다(S170).
제1 반응기는 가장 자리가 위로 올라가는 형상을 갖는 에피텍셜층(이하 “제1 에피텍셜층”이라 함)을 형성시키는 반응기일 수 있다.
제2 반응기는 가장 자리가 아래로 내려가는 형상을 갖는 에피텍셜층(이하 “제2 에피텍셜층”이라 함)을 형성시키는 반응기일 수 있다.
예컨대, 제1 반응기는 가장 자리가 롤 업(roll up) 형상을 갖는 에피텍셜층을 성장시키기 위한 제1 성장 조건을 가질 수 있고, 제2 반응기는 가장 자기가 롤 오프(roll off) 형상을 갖는 에피텍셜층을 성장시키기 위한 제2 성장 조건을 가질 수 있다. 예컨대, 제1 성장 조건 및 제2 성장 조건은 서로 다를 수 있다.
예컨대, 에피텍셜층을 성장시키기 위한 성장 조건은 공정 온도, 수소(H2) 가스의 유량, TCS 유량, 또는 웨이퍼를 안착시키기 위한 서셉터의 높이 등을 포함할 수 있다. 실시 예는 에피텍셜 반응기의 상술한 성장 조건을 조정하여 에피텍셜층을 성장시킴으로써, 성장된 에피텍셜층의 델타(Delta) ESFQD의 값을 조정할 수 있다.
제1 반응기에 의해 성장된 제1 에피텍셜층을 갖는 제1 에피텍셜 웨이퍼에 대한 델타(Delta) ESFQD 평균은 0보다 클 수 있다.
또한 제2 반응기에 의해 성장된 제2 에피텍셜층을 갖는 제2 에피텍셜 웨이퍼에 대한 델타 ESFQD은 0보다 작거나 같을 수 있다.
델타 ESFQD 평균은 에피텍셜층의 ESFQD 평균에서 기재 기판의 ESFQD 평균을 뺀 값일 수 있다.
도 2는 기재 기판 및 에피텍셜층의 두께 프로파일을 나타낸다.
도 2를 참조하면, 가장 자리(edge)의 프로파일이 아래로 떨어지는 롤 오프(roll off) 형상을 갖는 제1 기재 기판(1st Sub)의 ESFQD 평균은 0보다 작거나 같을 수 있다.
반면에 가장 자리(edge)의 프로파일이 위로 올라가는 롤 업(roll up) 형상을 갖는 제2 기재 기판(2nd Sub)의 ESFQD 평균은 0보다 클 수 있다.
제1 반응기에 의해 가장 자리가 위로 올라가도록(roll up) 성장된 제1 에피텍셜층(1st EPI layer)의 ESFQD 평균은 0보다 클 수 있으므로, 제1 에피텍셜 웨이퍼에 대한 델타 ESFQD 평균은 0보다 클 수 있다.
또한 제2 반응기에 의해 가장 자기가 아래로 내려가도록(roll off) 성장된 제2 에피텍셜층(2nd EPI Layer)의 ESFQD 평균은 0보다 작거나 같을 수 있으므로, 제2 에피텍셜 웨이퍼에 대한 델타 ESFQD 평균은 0보다 작거나 같을 수 있다.
도 7은 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 향상시키기 위한 기재 기판과 에피텍셜층의 매칭(matching) 방법을 나타낸다.
도 7을 참조하면, 가장 자리가 롤 오프된 형상을 갖는 제1 기재 기판(도 2 참조)에는 가장 자리가 롤 업된 형상을 갖는 제1 에피텍셜층을 매칭시킨다. 이러한 매칭을 통하여 에피텍셜 웨이퍼의 가장 자리는 편평한 두께 프로파일을 가질 수 있고, 에피텍셜 웨이퍼의 SFQR 및 ESFQR이 개선될 수 있다.
또한 가장 자리가 롤 업된 형상을 갖는 제2 기재 기판(도 2 참조)에는 가장 자리가 롤 오프된 형상을 갖는 제2 에피텍셜층을 매칭시킨다. 이러한 매칭을 통하여 에피텍셜 웨이퍼의 가장 자리는 편평한 두께 프로파일을 가질 수 있고, 에피텍셜 웨이퍼의 SFQR 및 ESFQR이 개선될 수 있다.
도 3a는 기재 기판의 두께 프로파일을 나타내고, 도 3b는 에피텍셜층의 두께 프로파일을 나타내고, 도 3c는 에피텍셜 웨이퍼의 전체 두께 프로파일을 나타낸다.
X축은 기재 기판의 가장자리를 360도 전방위를 표현한 것이다. Y축은 ESFQR 값, ESFQD 값을 나타낸다.
도 3a 내지 도 3c를 참조하면, 기재 기판의 ESFQD 평균은 -0.01[㎛]일 수 있다. ESFQD 평균이 -0.01[㎛]이므로 기재 기판의 가장 자리는 롤 오프 형상을 가질 수 있다.
도 2에서 설명한 바와 같이, 제1 반응기를 이용하여 기재 기판 상에 제1 에피텍셜층을 형성시킨다. 그 결과 제1 에피텍셜 웨이퍼의 델타 ESFQD 평균은 +0.01[㎛]일 수 있고, 제1 에피텍셜 웨이퍼에 대한 ESFQD 평균은 0[㎛]을 얻을 수 있다. 이로 인하여 제1 에피텍셜 웨이퍼가 편평한 두께 프로파일을 갖도록 할 수 있고, 제1 에피텍셜 웨이퍼의 SFQR 및 ESFQR은 개선될 수 있다.
도 4는 기재 기판의 ESFQD, 및 델타 ESFQD에 따른 델타 ESFQR의 실험 결과를 나타낸다.
도 4를 참조하면, 실험 대상인 기재 기판은 - 20nm 초과인 ESFQD를 갖는 제1 실험 기판, -20nm 이상 0미만인 ESFQD를 갖는 제2 실험 기판, 0이상 20nm 이하인 제3 실험 기판, 및 20nm 초과인 ESFQD를 갖는 제4 실험 기판을 포함할 수 있다.
델타 ESFQD가 -10nm, 0, 또는 10nm를 갖도록 서로 다른 성장 조건을 갖는 반응기들을 이용하여 제1 내지 제4 실험 기판들 각각에 에피텍셜층을 성장시킨다.
음수 값의 ESFQD를 갖는 제1 및 제2 실험 기판들의 경우에는, 에피텍셜 웨이퍼에 관한 델타 ESFQD가 10nm일 때, 델타 ESFQR의 절대값이 가장 낮다는 점에서, 제1 및 제2 실험 기판들에 대해서는 델타 ESFQD 평균이 양수 값을 갖도록 하는 제1 반응기에 의하여 에피텍셜 웨이퍼를 제조하도록 함으로써, 실시 예는 에피텍셜 웨이퍼의 평탄도를 향상시킬 있다.
양수 값의 ESFQD를 갖는 제3 및 제4 실험 기판들의 경우에는 델타 ESFQD가 - 10nm일 때, 델타 ESFQD의 절대값이 가장 낮다는 점에서, 제3 및 제4 실험 기판들에 대해서는 델타 ESFQD 평균이 음수 값을 갖도록 하는 제2 반응기에 의하여 에피텍셜 웨이퍼를 제조하도록 함으로써, 실시 예는 에피텍셜 웨이퍼의 평탄도를 향상시킬 있다.
도 5a는 실시 예에 따른 방법에 의한 결과에 따른 SFQR의 개선을 나타내고, 도 5b는 실시 예에 따른 방법에 의한 결과에 따른 ESFQR의 개선 결과를 나타낸다.
SFQR은 Site Front side Quotient Range의 약자로서, 웨이퍼를 사이트(site) 단위로 나누어 기준면(reference surface)을 기준으로 최대 높이와 최소 높이의 차이 값일 수 있다. 여기서 기준면은 사이트의 두께 프로파일에서 최소 제곱법으로 임의의 기울기를 가지는 면으로 정의될 수 있다.
case 1 및 case 3은 기재 기판의 형상을 구분하지 않은 상태에서 실험한 결과에 따른 SFQR 및 ESFQR을 나타내고, case 2 및 4는 실시 예에 따라 실험한 결과에 따른 SFQR 및 ESFQR을 나타낸다.
도 5a 및 도 5b를 참조하면, case 1의 SFQR에 비하여 case2의 SFQR이 개선됨으로 알 수 있고, case 3에 비하여 case 4의 ESFQR이 개선됨을 알 수 있다.
기재 기판의 형상을 구분하는 기준인 ESFQD 평균과 에피텍셜층의 형상을 구분하는 기준인 델타 ESFQD 평균을 상술한 바와 같이 상호 매칭시킴으로써, 실시 예는 에피텍셜 웨이퍼의 가장 자리의 두께 균일도를 향상시킬 수 있고, 이로 인하여 에피텍셜 웨이퍼의 두께 균일도를 향상시킬 수 있다. 도 3a 내지 도 3c, 도 4, 및 도 5a 내지 5b의 그래프에서 Y값은 근사치를 나타내고, 0을 기준으로 +값 또는 - 값을 나타낸다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시 예는 에피텍셜 웨이퍼의 두께 균일도를 향상시킬 수 있는 에피텍셜 웨이퍼의 제조 방법에 이용될 수 있다.

Claims (12)

  1. 기재 기판의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation)를 획득하는 단계;
    상기 획득된 ESFQD에 기초하여, 상기 기재 기판의 ESFQD 평균을 산출하는 단계;
    산출된 ESFQD 평균에 기초하여, 상기 기재 기판의 형상을 분류하는 단계; 및
    상기 분류된 기재 기판의 형상에 대응하여 상기 분류된 기재 기판에 성장시킬 에피텍셜층에 대한 델타 ESFQD 평균을 설정하는 단계를 포함하고,
    상기 델타 ESFQD 평균은 상기 성장시킬 에피텍셜층의 ESFQD 평균에서 상기 획득된 기재 기판의 ESFQD 평균을 뺀 값인 에피텍셜 웨이퍼 제조 방법.
  2. 제1항에 있어서, 상기 기재 기판의 형상을 분류하는 단계는,
    상기 기재 기판의 산출된 ESFQD 평균이 0보다 작거나 같은지를 판단하여, 상기 기재 기판의 형상을 분류하는 에피텍셜 웨이퍼 제조 방법.
  3. 제2항에 있어서, 상기 델타 ESFQD 평균을 설정하는 단계는,
    상기 기재 기판의 산출된 ESFQD 평균이 0보다 작거나 같은 경우에 델타 ESFQD 평균을 0보다 큰 설정하는 에피텍셜 웨이퍼 제조 방법.
  4. 제3항에 있어서, 상기 델타 ESFQD를 설정하는 단계는,
    상기 기재 기판의 산출된 ESFQD 평균이 0보다 큰 경우에 델타 ESFQD 평균을 0보다 작거나 같은 값으로 설정하는 에피텍셜 웨이퍼 제조 방법.
  5. 제1항에 있어서,
    상기 기재 기판의 형상을 분류하는 단계 이후에, 상기 기재 기판의 산출된 ESFQD 평균이 0보다 작거나 같은 경우에 상기 기재 기판을 제1 카세트에 로딩시키는 단계를 더 포함하는 에피텍셜 웨이퍼 제조 방법.
  6. 제5항에 있어서,
    상기 기재 기판의 형상을 분류하는 단계 이후에, 상기 기재 기판의 산출된 ESFQD 평균이 0보다 큰 경우에 상기 기재 기판을 제2 카세트에 로딩시키는 단계를 더 포함하는 에피텍셜 웨이퍼 제조 방법.
  7. 제5항에 있어서,
    제1 반응기를 이용하여 상기 제1 카세트에 보관된 기재 기판에 에피텍셜층을 성장시켜 제1 에피텍셜 웨이퍼를 제조하는 단계를 더 포함하고,
    상기 제1 반응기는 가장 자리가 위로 올라가는 형상을 갖도록 에피텍셜층을 형성시키는 에피텍셜 웨이퍼 제조 방법.
  8. 제7항에 있어서,
    상기 제1 반응기에 의하여 제조된 에피텍셜층에 대한 델타 ESFQD 평균은 0보다 큰 값인 에피텍셜 웨이퍼 제조 방법.
  9. 제7항에 있어서,
    제2 반응기를 이용하여 상기 제2 카세트에 보관된 기재 기판에 에피텍셜층을 성장시켜 제2 에피텍셜 웨이퍼를 제조하는 단계를 더 포함하고,
    상기 제2 반응기는 가장 자리가 아래로 내려가는 형상을 갖도록 에피텍셜층을 형성시키는 에피텍셜 웨이퍼 제조 방법.
  10. 제9항에 있어서,
    상기 제2 반응기에 의하여 제조된 제2 에피텍셜 웨이퍼에 대한 델타 ESFQD 평균은 0보다 작거나 같은 값인 에피텍셜 웨이퍼 제조 방법.
  11. 제7항에 있어서,
    상기 제1 에피텍셜 웨이퍼에 대한 델타 ESFQD는 0보다 크고 10nm 이하인 값을 갖는 에피텍셜 웨이퍼 제조 방법.
  12. 제9항에 있어서,
    상기 제2 에피텍셜 웨이퍼에 대한 ESFQD는 -10nm 이상이고 0보다 작은 값을 갖는 에피텍셜 웨이퍼 제조 방법.
PCT/KR2017/012643 2017-02-08 2017-11-09 에피텍셜 웨이퍼의 제조 방법 WO2018147528A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170017392A KR101862158B1 (ko) 2017-02-08 2017-02-08 에피텍셜 웨이퍼의 제조 방법
KR10-2017-0017392 2017-02-08

Publications (1)

Publication Number Publication Date
WO2018147528A1 true WO2018147528A1 (ko) 2018-08-16

Family

ID=62452761

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/012643 WO2018147528A1 (ko) 2017-02-08 2017-11-09 에피텍셜 웨이퍼의 제조 방법

Country Status (2)

Country Link
KR (1) KR101862158B1 (ko)
WO (1) WO2018147528A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070033887A (ko) * 2005-09-22 2007-03-27 실트로닉 아게 에피택셜 코팅된 실리콘 웨이퍼 및 그의 제조 방법
JP2007142326A (ja) * 2005-11-22 2007-06-07 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2010258169A (ja) * 2009-04-23 2010-11-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 成膜反応装置及び成膜基板製造方法
KR20100121837A (ko) * 2009-05-11 2010-11-19 주식회사 실트론 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
JP2011009246A (ja) * 2009-06-23 2011-01-13 Sumco Corp エピタキシャルシリコンウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070033887A (ko) * 2005-09-22 2007-03-27 실트로닉 아게 에피택셜 코팅된 실리콘 웨이퍼 및 그의 제조 방법
JP2007142326A (ja) * 2005-11-22 2007-06-07 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2010258169A (ja) * 2009-04-23 2010-11-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 成膜反応装置及び成膜基板製造方法
KR20100121837A (ko) * 2009-05-11 2010-11-19 주식회사 실트론 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
JP2011009246A (ja) * 2009-06-23 2011-01-13 Sumco Corp エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
KR101862158B1 (ko) 2018-05-29

Similar Documents

Publication Publication Date Title
WO2017135604A1 (ko) 에피텍셜 웨이퍼의 평탄도 제어 방법
US10570529B2 (en) SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
EP0863541A1 (en) Method for the production of a semiconductor single crystalline substrate having a chamfer and a protecting film
CN102168304B (zh) 一种制造具有外延沉积层的由硅构成的半导体晶片的方法
US11578424B2 (en) Epitaxially coated semiconductor wafer of monocrystalline silicon and method for production thereof
WO2018147528A1 (ko) 에피텍셜 웨이퍼의 제조 방법
US8003918B2 (en) Vertical heat treatment boat and heat treatment method for semiconductor wafer
WO2020017763A1 (ko) 포커스 링, 그 제조 방법, 및 기판 처리 장치
WO2014062000A1 (ko) 에피택셜 성장용 서셉터 및 에피택셜 성장방법
WO2013009026A2 (ko) 웨이퍼결함 평가방법
WO2013100449A1 (en) Silicon carbide epitaxial wafer and method for fabricating the same
US20200118854A1 (en) SiC SUBSTRATE, SiC EPITAXIAL WAFER, AND METHOD OF MANUFACTURING THE SAME
WO2018117402A1 (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
WO2013027995A2 (en) Process of surface treatment for wafer
KR20190005721A (ko) 웨이퍼 평가 방법 및 에피택셜 웨이퍼의 제조 방법
CN114318295A (zh) 改善硅外延片背面边缘长硅的方法
KR102150510B1 (ko) Cvd 방식으로 형성된 sic 구조체
WO2020189812A1 (ko) 서셉터 및 반도체 제조장치
WO2012177014A2 (en) Semiconductor device and method for growing semiconductor crystal
WO2023027337A1 (ko) 지지 소켓 및 지지 소켓을 이용한 부품 제조 방법
WO2024010101A1 (ko) 반도체 제조장치용 부품 및 그의 제조방법
WO2024143947A1 (ko) 탄화탄탈 복합재
WO2015041390A1 (ko) 박막 구조체 및 그 제조방법
JP7550323B1 (ja) 多結晶ＳｉＣ成形体及びその製造方法
US20220310795A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17895806

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17895806

Country of ref document: EP

Kind code of ref document: A1