WO2020183808A1 - 固体撮像素子、および、撮像装置 - Google Patents

固体撮像素子、および、撮像装置 Download PDF

Info

Publication number
WO2020183808A1
WO2020183808A1 PCT/JP2019/046089 JP2019046089W WO2020183808A1 WO 2020183808 A1 WO2020183808 A1 WO 2020183808A1 JP 2019046089 W JP2019046089 W JP 2019046089W WO 2020183808 A1 WO2020183808 A1 WO 2020183808A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
input
transistor
gate
differential transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/046089
Other languages
English (en)
French (fr)
Inventor
佐智雄 曙
洋介 植野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US17/436,820 priority Critical patent/US11653119B2/en
Priority to KR1020217028721A priority patent/KR102901868B1/ko
Priority to CN201980091083.0A priority patent/CN113383495B/zh
Priority to JP2021505507A priority patent/JP7422133B2/ja
Publication of WO2020183808A1 publication Critical patent/WO2020183808A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Definitions

  • This technology relates to a solid-state image sensor and an image pickup device. More specifically, the present invention relates to a solid-state image pickup device provided with a single-slope type ADC, and an image pickup device.
  • the power supply voltage required for operation is lowered by adding a voltage dividing circuit to reduce power consumption.
  • the difference between the reset level of the pixel signal and the signal level is very large, the gate-source voltage of the differential transistor increases, and the parasitic capacitance of the differential transistor may increase due to the increase. There is. Due to this increase in parasitic capacitance, an error occurs in the inversion timing of the comparison result between the reference signal and the pixel signal, and there is a problem that the image quality of the image data deteriorates due to the error.
  • This technology was created in view of this situation, and aims to improve the image quality of image data in a solid-state image sensor equipped with a comparator that compares a reference signal and a pixel signal.
  • This technology has been made to solve the above-mentioned problems, and the first aspect thereof is a voltage dividing circuit that supplies a voltage dividing voltage between an input input voltage and a predetermined reference voltage, and a gate.
  • An input-side differential transistor that outputs a drain current corresponding to the gate-source voltage between the input voltage divider and a predetermined source voltage, and a voltage corresponding to the drain current as the input voltage and the reference voltage.
  • It is a solid-state imaging device including an output-side differential transistor that outputs as a result of comparison with the above, and a control transistor that lowers the gate-source voltage when the input voltage is out of a predetermined range. This has the effect of reducing the gate-source voltage of the differential transistor.
  • a tail current source commonly connected to the source of the input side differential transistor and the source of the output side differential transistor, and its own drain to the drain of the input side differential transistor.
  • the input side current mirror transistor to which the gate is connected, and the output side current mirror transistor in which its own drain is connected to the drain of the output side differential transistor and its own gate is connected to the gate of the input side current mirror transistor.
  • the gate of the control transistor may be connected to the output node of the voltage dividing circuit, and the source may be connected to the connection point of the input side differential transistor and the input side current mirror transistor. This has the effect of reducing the gate-source voltage of the differential transistor in the comparator in which the diode-connected transistor is arranged.
  • one end is connected to a tail current source commonly connected to the source of the input side differential transistor and the source of the output side differential transistor, and to the drain of the input side differential transistor.
  • the input side resistor is further provided with an output side resistor having one end connected to the drain of the output side differential transistor, the gate of the control transistor is connected to the output node of the voltage dividing circuit, and the source is ,
  • the input side differential transistor and the input side resistor may be connected to the connection point. This has the effect of reducing the gate-source voltage of the differential transistor in a comparator with only N-type or P-type transistors.
  • the input side current mirror transistor in which the connection point of the input side differential transistor and the input side resistor is connected to the gate and the other end of the input side resistor is connected to the drain, and the above.
  • An output-side current mirror transistor in which its own drain is connected to the other end of the output-side resistor and its own gate is connected to the gate of the input-side current mirror transistor may be further provided. This has the effect of reducing power consumption.
  • the input side differential transistor, the output side differential transistor, and the control transistor are P-type transistors, and the control transistor is used when the input voltage is lower than a predetermined value.
  • the drain voltage of the input side differential transistor may be lowered. This has the effect of lowering the gate-source voltage of the differential transistor when a signal level lower than the reset level is input.
  • the input side differential transistor, the output side differential transistor, and the control transistor are N-type transistors, and the control transistor is used when the input voltage is higher than a predetermined value.
  • the drain voltage of the input side differential transistor may be increased. This has the effect of lowering the gate-source voltage of the differential transistor when a signal level higher than the reset level is input.
  • the voltage dividing circuit may change the voltage dividing ratio between the input voltage and the reference voltage according to the control signal. This has the effect of reducing the gate-source voltage of the differential transistor in a comparator with a variable voltage division ratio.
  • a second aspect of the present technology is a voltage divider circuit that supplies a voltage divider between the input input voltage and a predetermined reference voltage, and between the voltage divider input to the gate and the predetermined source voltage.
  • An input-side differential transistor that outputs a drain current corresponding to the gate-source voltage
  • an output-side differential transistor that outputs a voltage corresponding to the drain current as a result of comparison between the input voltage and the reference voltage, and the above.
  • This imaging device includes a control transistor that lowers the gate-source voltage when the input voltage is out of the predetermined range, and a counter that counts the count value based on the comparison result. As a result, the gate-source voltage of the differential transistor is lowered, and the image quality of the image data is improved.
  • MOS Metal-Oxide-Semiconductor
  • FIG. 1 is a block diagram showing a configuration example of the image pickup apparatus 100 according to the first embodiment of the present technology.
  • the image pickup device 100 is a device for capturing image data, and includes an optical unit 110, a solid-state image sensor 200, and a DSP (Digital Signal Processing) circuit 120. Further, the image pickup apparatus 100 includes a display unit 130, an operation unit 140, a bus 150, a frame memory 160, a storage unit 170, and a power supply unit 180.
  • a digital camera such as a digital still camera, a smartphone having an image pickup function, a personal computer, an in-vehicle camera, or the like is assumed.
  • the optical unit 110 collects the light from the subject and guides it to the solid-state image sensor 200.
  • the solid-state image sensor 200 generates image data by photoelectric conversion in synchronization with the vertical synchronization signal VSYNC.
  • the vertical synchronization signal VSYNC is a periodic signal having a predetermined frequency indicating the timing of imaging.
  • the solid-state image sensor 200 supplies the generated image data to the DSP circuit 120 via the signal line 209.
  • the DSP circuit 120 executes predetermined image processing on the image data from the solid-state image sensor 200.
  • the DSP circuit 120 outputs the processed image data to the frame memory 160 or the like via the bus 150.
  • the display unit 130 displays image data.
  • a liquid crystal panel or an organic EL (Electro Luminescence) panel is assumed.
  • the operation unit 140 generates an operation signal according to the operation of the user.
  • the bus 150 is a common route for the optical unit 110, the solid-state image sensor 200, the DSP circuit 120, the display unit 130, the operation unit 140, the frame memory 160, the storage unit 170, and the power supply unit 180 to exchange data with each other.
  • the frame memory 160 holds image data.
  • the storage unit 170 stores various data such as image data.
  • the power supply unit 180 supplies power to the solid-state image sensor 200, the DSP circuit 120, the display unit 130, and the like.
  • FIG. 2 is a diagram showing an example of a laminated structure of the solid-state image sensor 200 according to the first embodiment of the present technology.
  • the solid-state image sensor 200 includes a circuit chip 202 and a light receiving chip 201 laminated on the circuit chip 202. These chips are electrically connected via a connection such as a via. In addition to vias, it can also be connected by Cu-Cu bonding or bumps.
  • FIG. 3 is a block diagram showing a configuration example of the solid-state image sensor 200 according to the first embodiment of the present technology.
  • the solid-state image sensor 200 includes a row selection unit 211, a DAC (Digital to Analog Converter) 212, and a pixel array unit 213. Further, the solid-state image sensor 200 further includes a timing control unit 214, a constant current source unit 230, an analog-digital conversion unit 300, a horizontal transfer scanning unit 215, and a signal processing unit 216.
  • DAC Digital to Analog Converter
  • the pixel array unit 213 is arranged on the light receiving chip 201, and other circuits (such as the row selection unit 211) are arranged on the circuit chip 202.
  • the circuits arranged in the light receiving chip 201 and the circuit chip 202 are not limited to this configuration.
  • the comparator in the analog-digital converter 300 may be arranged on the light receiving chip 201, and the subsequent stage may be arranged on the circuit chip 202.
  • a plurality of pixels 220 are arranged in a two-dimensional lattice pattern in the pixel array unit 213.
  • the set of pixels 220 arranged in the horizontal direction is referred to as a "row”
  • the set of pixels 220 arranged in the direction perpendicular to the row is referred to as a "column”.
  • N be the number of these columns (N is an integer).
  • a vertical signal line 229 n (n is an integer of 1 to N) is wired in the pixel array unit 213 for each column.
  • the pixel 220 generates an analog pixel signal by photoelectric conversion and supplies it to the analog-to-digital conversion unit 300 via the corresponding vertical signal line 229 n .
  • the row selection unit 211 selects and drives the rows in order and outputs a pixel signal.
  • the DAC 212 generates a predetermined reference signal and supplies it to the analog-to-digital conversion unit 300.
  • a reference signal for example, a saw blade-shaped lamp signal is generated.
  • the timing control unit 214 controls the operation timings of the row selection unit 211, the analog-digital conversion unit 300, and the horizontal transfer scanning unit 215 in synchronization with the vertical synchronization signal VSYNC.
  • a constant current source is arranged in each row in the constant current source unit 230.
  • Each constant current source is connected to a corresponding row of vertical signal lines.
  • the analog-to-digital conversion unit 300 converts the pixel signal of the row into a digital signal for each row.
  • the analog-to-digital conversion unit 300 outputs a digital signal for each column to the signal processing unit 216.
  • the horizontal transfer scanning unit 215 controls the analog-to-digital conversion unit 300 to sequentially output the pixel signals in the line.
  • the signal processing unit 216 performs predetermined signal processing such as dark current correction and demosaic processing on the digital signal.
  • the signal processing unit 216 supplies image data composed of the processed signal to the DSP circuit 120 via the signal line 209.
  • FIG. 4 is a circuit diagram showing a configuration example of the pixel 220 according to the first embodiment of the present technology.
  • the pixel 220 includes a photoelectric conversion element 221, a transfer transistor 222, a reset transistor 223, a floating diffusion layer 224, an amplification transistor 225, and a selection transistor 226.
  • the constant current source unit 230 is provided with a constant current source 231 for each row.
  • the constant current source 231 supplies a constant current to the corresponding vertical signal line 229 n .
  • the photoelectric conversion element 221 photoelectrically converts incident light to generate an electric charge.
  • the transfer transistor 222 transfers an electric charge from the photoelectric conversion element 221 to the floating diffusion layer 224 according to the drive signal TRG from the row selection unit 211.
  • the reset transistor 223 is initialized by extracting electric charges from the floating diffusion layer 224 according to the drive signal RST from the row selection unit 211.
  • the floating diffusion layer 224 accumulates electric charges and generates a voltage according to the amount of electric charges.
  • the amplification transistor 225 amplifies the voltage of the floating diffusion layer 224.
  • the selection transistor 226 outputs a signal of the amplified voltage as a pixel signal according to the drive signal SEL from the row selection unit 211.
  • the pixel signal is supplied to the analog-to-digital converter 300 via the corresponding vertical signal line 229 n .
  • FIG. 5 is a circuit diagram showing a configuration example of the analog-to-digital conversion unit 300 according to the first embodiment of the present technology.
  • a plurality of comparators 330, a plurality of counters 310, and a plurality of latches 320 are arranged in the analog-to-digital conversion unit 300. These comparators 330, counters 310 and latches 320 are provided for each row.
  • the comparator 330 compares the reference signal RMP with the pixel signal Vin from the corresponding column.
  • the comparator 330 supplies the comparison result Vout to the corresponding counter 310.
  • the counter 310 counts the count value over a period until the comparison result Vout is inverted according to the control of the timing control unit 214.
  • the counter 310 outputs and holds a digital signal indicating the count value to the corresponding latch 320.
  • the latch 320 holds the digital signal of the corresponding row.
  • the latch 320 outputs a digital signal to the signal processing unit 216 under the control of the horizontal transfer scanning unit 215.
  • the analog pixel signal is converted into a digital signal by the above-mentioned comparator 330 and counter 310. That is, the comparator 330 and the counter 310 function as ADCs.
  • An ADC having a simple configuration including a comparator and a counter in this way is called a single-slope ADC.
  • the analog-to-digital conversion unit 300 also performs CDS (Correlated Double Sampling) processing for obtaining the difference between the reset level and the signal level for each column.
  • the reset level is the level of the pixel signal at the time of initialization of the pixel 220
  • the signal level is the level of the pixel signal at the end of exposure.
  • the CDS processing is realized by the counter 310 performing one of the down count and the up count when converting the reset level, and the counter 310 performing the other of the down count and the up count when converting the signal level. It is also possible to configure the counter 310 to perform only up-counting or only down-counting, and add a circuit for performing CDS processing in the subsequent stage.
  • FIG. 6 is a circuit diagram showing a configuration example of the comparator 330 according to the first embodiment of the present technology.
  • the comparator 330 includes a tail current source 331, differential transistors 332 and 333, auto-zero switches 334 and 335, and a control transistor 336. Further, the comparator 330 further includes current mirror transistors 337 and 338, a capacitor 339, and a voltage dividing circuit 340.
  • the differential transistor 332 the differential transistor 333, and the control transistor 336
  • a pMOS (p-type MOS) transistor is used as the differential transistor 332, the differential transistor 333, and the control transistor 336.
  • a pMOS (p-type MOS) transistor is used as the differential transistor 332, the differential transistor 333, and the control transistor 336.
  • the current mirror transistors 337 and 338 for example, nMOS (n-type MOS) transistors are used.
  • the voltage dividing circuit 340 divides the reference signal RMP and the pixel signal Vin, and supplies the divided pressure.
  • the voltage divider circuit 340 includes capacitors 341 and 342.
  • the capacitor 341 is inserted between the vertical signal line 229 n for transmitting the pixel signal Vin and the gate of the differential transistor 332, and serves as an input capacitance for the pixel signal Vin.
  • the capacitor 342 is inserted between the DAC 212 that supplies the reference signal RMP and the gate of the differential transistor 332, and serves as an input capacitance for the reference signal RMP.
  • the voltage of the pixel signal Vin and the reference voltage of the reference signal RMP are divided by the voltage division ratio determined based on the respective capacities of the capacitors 341 and 342.
  • the divided voltage between the pixel signal Vin and the reference signal RMP is supplied to the gate of the differential transistor 332 and the control transistor 336 as the gate voltage V1.
  • the sources of the differential transistors 332 and 333 are connected to the terminals of the power supply voltage VDD via the tail current source 331. Further, the drain of the differential transistor 332 is connected to the source of the control transistor 336 and the drain of the current mirror transistor 337. On the other hand, the drain of the differential transistor 333 is connected to the drain of the current mirror transistor 338. Further, the voltage of the drain of the differential transistor 333 is output to the counter 310 as a comparison result Vout of the comparator 330.
  • the differential transistor 332 is an example of the input-side differential transistor described in the claims.
  • the differential transistor 333 is an example of the output-side differential transistor described in the claims.
  • the gate and drain of the current mirror transistor 337 are short-circuited. Further, the source of the current mirror transistor 337 is connected to a terminal having a predetermined reference potential (ground potential or the like). On the other hand, the gate of the current mirror transistor 338 is connected to the gate of the current mirror transistor 337, and the source is connected to the terminal of the reference potential. Further, the drain of the control transistor 336 is connected to the terminal of the reference potential.
  • the current mirror transistor 337 is an example of the input-side current mirror transistor described in the claims.
  • the current mirror transistor 338 is an example of the output side current mirror transistor described in the claims.
  • the auto zero switch 334 short-circuits between the gate and drain of the differential transistor 332 according to the control signal AZSW from the timing control unit 214.
  • the auto zero switch 335 short-circuits the gate and drain of the differential transistor 333 according to the control signal AZSW from the timing control unit 214.
  • the capacitor 339 is inserted between the gate of the differential transistor 333 and the terminal of the reference potential, and a constant voltage VSH is applied to the gate of the differential transistor 333.
  • the timing control unit 214 controls the auto zero switch 334 in the closed state at the timing immediately before each of the reset level conversion period and the signal level conversion period, and performs the auto zero operation.
  • the current mirror transistors 337 and 338 form a current mirror circuit. Further, the circuit including the current mirror circuit, the tail current source 331, and the differential transistors 332 and 333 constitutes a differential amplifier circuit.
  • the differential transistor 332 supplies a drain current corresponding to the gate-source voltage between the gate voltage V1 and the source voltage Vtile. Further, from the drain of the differential transistor 333, a voltage corresponding to the drain current is output as a comparison result Vout of the reference signal RMP and the pixel signal Vin.
  • the on-resistance of the control transistor 336 is smaller than the on-resistance of the current mirror transistor 337 connected by a diode. Therefore, when the control transistor 336 shifts to the ON state, the drain voltage V2 of the differential transistor 332 drops. As the drain voltage V2 decreases, the source voltage Vtile of the differential transistor 332 also decreases. Due to this decrease in the source voltage Vtile, the gate-source voltage of the differential transistor 332 is decreased.
  • FIG. 7 is a diagram for explaining the cause of streaking in the comparative example.
  • the pixel 220 stores electrons as an electric charge
  • the higher the illuminance of the incident light the lower the signal level of the pixel signal Vin with respect to the reset level.
  • the higher the illuminance the greater the amplitude when changing from the reset level to the signal level.
  • the amplitude of the pixel signal Vin1 in one column is very large and the amplitude of the pixel signal Vin2 in another column is relatively small.
  • the row with the larger amplitude is the aggressor, and the row with the smaller amplitude is the victim.
  • the reference signal RMP gradually increases over the AD conversion period.
  • the reference signal RMP is the minimum (that is, at the start of AD conversion)
  • the gate voltage V1 becomes lower as the amplitude becomes larger
  • the gate-source voltage of the differential transistor 332 becomes larger as the gate voltage V1 becomes lower. That is, the larger the amplitude, the larger the gate-source voltage of the differential transistor 332.
  • the differential transistor 332 behaves almost like a source follower. In other words, if the gate voltage V1 changes in that state, the drain voltage V2 hardly changes, while the source voltage Vtile is substantially linked to the gate voltage V1. Since the source voltage Vtile is substantially linked to the gate voltage V1, charging / discharging of the parasitic capacitance between the gate and the source of the differential transistor 332 does not occur. Therefore, the effective capacitance of the differential transistor 332 as seen from the DAC 212 can be considered as the parasitic capacitance between the gate and drain of the differential transistor 332.
  • FIG. 8 is a graph showing an example of the characteristics of the MOS transistor according to the first embodiment of the present technology.
  • the vertical axis is the capacitance
  • the horizontal axis is the gate-source voltage Vgs .
  • the solid line in the figure shows the characteristics of the parasitic capacitance C gd between the gate and drain of the MOS transistor
  • the alternate long and short dash line shows the characteristics of the parasitic capacitance C gs between the gate and source of the MOS transistor.
  • the MOS transistor When the gate-source voltage V gs exceeds the threshold voltage V TH of the MOS transistor, the MOS transistor shifts to a state called a saturated state, and the parasitic capacitance C gs increases. As the threshold voltage VTH increases, the parasitic capacitance Cgs saturates. Then, when the gate-source voltage V gs exceeds the sum of the drain voltage V D and the threshold voltage V TH , the MOS transistor shifts to a state called a three-pole state. During the transition to the three-pole state, the parasitic capacitance C gs decreases while the parasitic capacitance C gd increases.
  • the effective capacitance of the differential transistor 332 is the parasitic capacitance C gd between the gate and drain of the differential transistor 332. Therefore, the amplitude of the aggressor is very large, and when the differential transistor 332 shifts to the three-pole state, the effective capacitance (parasitic capacitance C gd ) of the differential transistor 332 as seen from the DAC 212 increases.
  • FIG. 9 is a timing chart showing an example of fluctuation of the reference signal RMP in the comparative example.
  • the reference signal RMP gradually increases from the initial value over the conversion period of the reset level of the timings T0 to T1. Further, the signal level is gradually increased from the initial value over the conversion period of the signal levels of the timings T2 to T3.
  • the delay in reversal timing due to the increase in parasitic capacitance caused by the aggressor occurs not only in the aggressor but also in the victim. Therefore, for example, in the comparative example, whitening streaking occurs when the illuminance is high.
  • the amplitude of the pixel signal may be reduced, but this is not preferable because the dynamic range is lowered.
  • the transition to the three-pole state occurs when the amplitude of the pixel signal Vin is approximately Ac -1 ⁇
  • V thp is the threshold voltage of the P-type differential transistor 332.
  • Ac is a transmission gain (so-called auto-zero gain) from the vertical signal line 229 n to the node of the gate voltage V1.
  • the transmission gain Ac is about 0.5. In reality, it is attenuated a little more by other parasitic capacitances, so it is thought that the transmission gain Ac will be reduced to about 0.4 in the case of the above settings.
  • control transistor 336 does not operate in the auto-zero state, which determines the characteristics of the comparator 330, and does not affect it, and operates so as to lower the drain voltage V2 only when the amplitude of the pixel signal Vin is large, making it difficult to enter the triode state. is there.
  • V dg V gsn- V gs0 + Ac ⁇ ⁇ V VSL ⁇ Ac ⁇ ⁇ V VSL + (2 1/2 -1) ⁇ V ODn0 ⁇ Ac ⁇ ⁇ V VSL +0.4 ⁇ V ODn0 ⁇ ⁇ ⁇ Equation 1
  • V gsn the gate-source voltage of the N-type current mirror transistor 337 at the time of signal level input.
  • V gs0 is the gate-source voltage of the current mirror transistor 337 at the time of auto zero.
  • ⁇ V VSL is the amplitude of the pixel signal Vin.
  • V ODn0 is the overdrive voltage (in other words, the pinch-off voltage) of the current mirror transistor 337.
  • Equation 2 when the amplitude of the pixel signal Vin is sufficiently large, it is assumed that a current about twice as much as that at the time of auto zero flows through the differential transistor 332. Therefore, when the following equation holds, the differential transistor 332 shifts to the triode state and causes a capacitance change.
  • Equation 3 By transforming Equation 2, the following equation is obtained. ⁇ V VSL > Ac -1 ⁇ (
  • V sg3 is the source-gate voltage of the control transistor 336.
  • V ODp3 is the overdrive voltage of the control transistor 336.
  • V thp 3 is the threshold voltage of the control transistor 336.
  • Equation 4 in order to prevent the differential transistor 332 from entering the triode state and maintaining the saturated state, the following equation may be satisfied.
  • control transistor 336 select an element or transistor size in which ⁇
  • the overdrive voltage VODp3 may be made as small as possible by increasing the aspect ratio as much as possible.
  • this control transistor 336 is added, its gate capacitance can reduce the auto-zero gain Ac of the comparator 330 and increase the voltage conversion noise of the pixel signal. Therefore, the gate area of the control transistor 336 should be kept sufficiently smaller than that of the differential transistor 332.
  • the layout should share the drain and source with the differential transistor 332, for example by equalizing the gate widths, to minimize the increase in parasitic capacitance.
  • control transistor 336 Since the control transistor 336 is turned off in the vicinity of the auto zero point, which is the vicinity of the inversion of the comparison result Vout, it can be expected that the control transistor 336 has almost no adverse effect. Further, since ⁇
  • FIG. 10 is a graph showing an example of the relationship between the amplitude and the node voltage in the first embodiment of the present technology and the comparative example.
  • a is a graph showing an example of the relationship between the amplitude and the node voltage in the comparative example without the control transistor 336.
  • b is a graph showing an example of the relationship between the amplitude and the node voltage in the first embodiment having the control transistor 336.
  • the horizontal axis in the figure shows the amplitude ⁇ V VSL of the pixel signal Vin.
  • the amplitude ⁇ V VSL is the difference between the reset level Vinp of the pixel signal Vin and the signal level Vind.
  • the vertical axis in the figure shows the node voltage.
  • the solid line shows the characteristics of the source voltage Vtile, and the alternate long and short dash line shows the characteristics of the drain voltage V2.
  • the source voltage Vtile decreases until it reaches a constant value close to the drain voltage V2.
  • the drain voltage V2 is constant.
  • the control transistor 336 shifts to the on state when the source voltage Vtile becomes a value close to the drain voltage V2, as illustrated in b in the figure. Then, as the drain current flows on the control transistor 336 side, the source voltage Vtile and the drain voltage V2 decrease as the amplitude ⁇ V VSL increases. Due to this decrease in the source voltage Vtile, the gate-source voltage of the differential transistor 332 is reduced, so that the differential transistor 332 can be maintained in a saturated state. As a result, streaking due to an increase in parasitic capacitance can be suppressed.
  • the voltage divider circuit supplies the voltage divider between the input pixel signal Vin voltage and the predetermined reference signal RMP voltage as the gate voltage V1.
  • the differential transistor 332 outputs a drain current corresponding to the gate-source voltage between the gate voltage V1 input to the gate and the predetermined source voltage Vtile.
  • the differential transistor 333 outputs a voltage corresponding to the drain current from the drain as a comparison result Vout of the pixel signal and the reference signal.
  • control transistor 336 lowers the drain voltage V2 when the amplitude ⁇ V VSL is larger than the value when the source voltage Vtile approaches the drain voltage V2 (in other words, when the signal level of the pixel signal is lower than a predetermined value). .. As a result, the gate-source voltage of the differential transistor 332 is reduced, and an increase in parasitic capacitance of the transistor can be suppressed.
  • control transistor 336 an nMOS transistor can also be used as described later.
  • the control transistor 336 raises the drain voltage V2 and lowers the gate-source voltage of the differential transistor 332.
  • control transistor 336 when the pixel signal Vin is out of a predetermined range, the control transistor 336 lowers the gate-source voltage of the differential transistor 332.
  • the control transistor 336 lowers the gate-source voltage of the differential transistor 332, so that the differential transistor 332 It is possible to suppress the increase in parasitic capacitance of the transistor. As a result, streaking due to an increase in parasitic capacitance can be prevented and the image quality of the image data can be improved.
  • Second Embodiment> in addition to the P-type differential transistor 332 and the like, the N-type current mirror transistor 337 and the like are provided in the comparator 330. However, in such a configuration in which the pMOS transistor and the nMOS transistor are mixed, the manufacturing cost may increase as compared with the case where only one of them is arranged.
  • the comparator 330 of the second embodiment is different from the first embodiment in that a resistor is arranged instead of the nMOS transistor.
  • FIG. 11 is a circuit diagram showing a configuration example of the comparator 330 according to the second embodiment of the present technology.
  • the comparator 330 of this second embodiment differs from the first embodiment in that resistors 351 and 352 are arranged instead of the current mirror transistors 337 and 338.
  • resistor 351 One end of the resistor 351 is connected to the drain of the differential transistor 332, and one end of the resistor 352 is connected to the drain of the differential transistor 333.
  • the other ends of the resistors 351 and 352 are connected to terminals at a reference potential (such as a ground potential).
  • the resistor 351 is an example of the input side resistor described in the claims
  • the resistor 352 is an example of the output side resistor described in the claims.
  • the transistor in the comparator 330 can be limited to the pMOS transistor. As a result, the number of steps for forming the transistor can be reduced, and the manufacturing cost can be reduced.
  • the current mirror transistors 337 and 338 are directly connected to the differential transistors 332 and 333, but in this configuration, the power consumption may not be sufficiently reduced.
  • the comparator 330 of the third embodiment is different from the first embodiment in that the minimum operating power supply voltage is lowered by adding a resistor and the power consumption is reduced.
  • FIG. 12 is a circuit diagram showing a configuration example of the comparator 330 according to the third embodiment of the present technology.
  • the comparator 330 of this third embodiment differs from the first embodiment in that resistors 361 and 362 are further provided.
  • resistor 361 is connected to the drain of the differential transistor 332, and the other end is connected to the drain of the current mirror transistor 337.
  • One end of the resistor 362 is connected to the drain of the differential transistor 333, and the other end is connected to the drain of the current mirror transistor 338.
  • the resistor 361 is an example of the input side resistor described in the claims, and the resistor 362 is an example of the output side resistor described in the claims.
  • the gate of the current mirror transistor 337 is connected to the connection point of the resistor 361 and the differential transistor 332.
  • the auto zero switch 334 short-circuits the gate of the differential transistor 332 with the connection point of the resistor 361 and the current mirror transistor 337.
  • the auto-zero switch 335 short-circuits the gate of the differential transistor 333 with the connection point of the resistor 362 and the current mirror transistor 338.
  • control transistor 336 is connected to the connection point of the resistor 361 and the current mirror transistor 337.
  • VDD1 VdsT + VgsP + VgsN-VR ⁇ ⁇ ⁇ Equation 6
  • VdsT is the drain-source voltage of the tail current source 331 realized by the pMOS transistor.
  • VgsP is the gate-source voltage of the P-type differential transistors 332 and 333 during auto-zero operation.
  • VgsN is the gate-source voltage of the N-type current mirror transistors 337 and 338.
  • VR is the voltage between the terminals of the resistors 361 and 362, respectively.
  • VDD1 VdsT + VgsP + VgsN ... Equation 7
  • the minimum power supply voltage VDD1 that allows the differential amplifier circuit to operate normally can be lowered.
  • the power consumption of the comparator 330 can be reduced.
  • FIG. 13 is a circuit diagram showing a configuration example of the voltage dividing circuit 340 according to the third embodiment of the present technology.
  • the voltage divider circuit 340 of the third embodiment includes capacitors 341 to 345 and switches 346 to 349.
  • One end of the capacitors 341 to 345 is commonly connected to the gate of the differential transistor 332.
  • the other end of the capacitor 341 is connected to the pixel array unit 213, and the other end of the capacitor 345 is connected to the DAC 212.
  • the switch 346 opens and closes the path between the other end of the capacitor 341 and the other end of the capacitor 342 according to the control of the timing control unit 214.
  • the switch 347 opens and closes the path between the other end of the capacitor 342 and the other end of the capacitor 343 according to the control of the timing control unit 214.
  • the switch 348 opens and closes the path between the other end of the capacitor 343 and the other end of the capacitor 344 according to the control of the timing control unit 214.
  • the switch 349 opens and closes the path between the other end of the capacitor 344 and the other end of the capacitor 345 under the control of the timing control unit 214.
  • the timing control unit 214 can control each of the switches 346 to 349 to change the ratio of the input capacitance on the vertical signal line side to the input capacitance on the DAC212 side. As a result, the voltage division ratio can be switched as needed.
  • the number of capacitors 341 to 345 is not limited to five.
  • the number of switches is not limited to four.
  • the voltage dividing circuit 340 of the third embodiment can be applied to the second embodiment.
  • the resistors 361 and 362 are inserted between the differential transistors 332 and 333 and the current mirror circuit, the minimum necessary amount is equal to the terminal voltage thereof.
  • the power supply voltage VDD can be lowered.
  • the power consumption of the comparator 330 can be reduced.
  • differential amplification is performed by a differential amplifier circuit provided with P-type differential transistors 332 and 333, but in this configuration, the signal level of the pixel signal is higher than the reset level. If this is the case, differential amplification cannot be performed.
  • the comparator 330 of the fourth embodiment is different from the first embodiment in that an N-type differential transistor is provided.
  • FIG. 14 is a circuit diagram showing a configuration example of the comparator 330 according to the fourth embodiment of the present technology.
  • the comparator 330 of this fourth embodiment includes control transistors 371, current mirror transistors 372 and 373, autozero switches 374 and 375, and differential transistors 376 and 377.
  • the comparator 330 further includes a tail current source 378, a capacitor 379 and a voltage divider circuit 340.
  • nMOS transistor is used as the control transistor 371, the differential transistor 376, and the differential transistor 377. Further, pMOS transistors are used as the current mirror transistors 372 and 373.
  • the control transistor 371 and the current mirror transistor 372 are connected in parallel between the terminal of the power supply voltage VDD and the differential transistor 376.
  • the current mirror transistor 372 is diode-connected.
  • the current mirror transistor 373 and the differential transistor 377 are connected in series between the terminal of the power supply voltage VDD and the tail current source 378.
  • the respective sources of the differential transistors 376 and 377 are commonly connected to the tail current source 378.
  • the gates of the control transistor 371 and the differential transistor 376 are commonly connected to the voltage dividing circuit 340.
  • the capacitor 379 is inserted between the gate of the differential transistor 377 and the terminal of the reference potential.
  • the auto zero switch 374 short-circuits between the gate and drain of the differential transistor 376 according to the control of the timing control unit 214.
  • the auto zero switch 375 short-circuits between the gate and the drain of the differential transistor 377 under the control of the timing control unit 214.
  • the differential transistor 376 is an example of the input-side differential transistor described in the claims.
  • the differential transistor 377 is an example of the output-side differential transistor described in the claims.
  • the current mirror transistor 372 is an example of the input-side current mirror transistor described in the claims.
  • the current mirror transistor 373 is an example of the output-side current mirror transistor described in the claims.
  • the signal level is higher than the reset level.
  • the gate-source voltage of the differential transistor 376 becomes high.
  • the control transistor 371 raises the drain voltage V2 and lowers the gate-source voltage of the differential transistor 376. As a result, an increase in parasitic capacitance of the differential transistor 376 can be suppressed.
  • the second embodiment and the third embodiment can also be applied to the comparator 330 of the fourth embodiment.
  • the N-type control transistor 371 lowers the gate-source voltage of the differential transistor 376, the signal level becomes higher than the reset level. Even if there is, it is possible to suppress an increase in parasitic capacitance.
  • FIG. 15 is a diagram showing an example of a schematic configuration of an endoscopic surgery system 5000 to which the technique according to the present disclosure can be applied.
  • FIG. 15 shows a surgeon (doctor) 5067 performing surgery on patient 5071 on patient bed 5069 using the endoscopic surgery system 5000.
  • the endoscopic surgery system 5000 includes an endoscope 5001, other surgical tools 5017, a support arm device 5027 for supporting the endoscope 5001, and various devices for endoscopic surgery. It is composed of a cart 5037 equipped with a.
  • troccas 5025a to 5025d are punctured into the abdominal wall.
  • the lens barrel 5003 of the endoscope 5001 and other surgical tools 5017 are inserted into the body cavity of the patient 5071.
  • other surgical tools 5017 a pneumoperitoneum tube 5019, an energy treatment tool 5021 and forceps 5023 are inserted into the body cavity of patient 5071.
  • the energy treatment tool 5021 is a treatment tool that cuts and peels tissue, seals a blood vessel, or the like by using a high-frequency current or ultrasonic vibration.
  • the surgical tool 5017 shown in the figure is only an example, and as the surgical tool 5017, various surgical tools generally used in endoscopic surgery such as a sword and a retractor may be used.
  • the image of the surgical site in the body cavity of the patient 5071 taken by the endoscope 5001 is displayed on the display device 5041.
  • the surgeon 5067 performs a procedure such as excising the affected area by using the energy treatment tool 5021 or the forceps 5023 while viewing the image of the surgical site displayed on the display device 5041 in real time.
  • the pneumoperitoneum tube 5019, the energy treatment tool 5021, and the forceps 5023 are supported by the operator 5067, an assistant, or the like during the operation.
  • the support arm device 5027 includes an arm portion 5031 extending from the base portion 5029.
  • the arm portion 5031 is composed of joint portions 5033a, 5033b, 5033c, and links 5035a, 5035b, and is driven by control from the arm control device 5045.
  • the endoscope 5001 is supported by the arm portion 5031, and its position and posture are controlled. As a result, the stable position of the endoscope 5001 can be fixed.
  • the endoscope 5001 is composed of a lens barrel 5003 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 5071, and a camera head 5005 connected to the base end of the lens barrel 5003.
  • the endoscope 5001 configured as a so-called rigid mirror having a rigid barrel 5003 is illustrated, but the endoscope 5001 is configured as a so-called flexible mirror having a flexible barrel 5003. May be good.
  • the tip of the lens barrel 5003 is provided with an opening in which the objective lens is fitted.
  • a light source device 5043 is connected to the endoscope 5001, and the light generated by the light source device 5043 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 5003, and is an objective. It is irradiated toward the observation target in the body cavity of the patient 5071 through the lens.
  • the endoscope 5001 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and an image sensor are provided inside the camera head 5005, and the reflected light (observation light) from the observation target is focused on the image sensor by the optical system.
  • the observation light is photoelectrically converted by the image sensor, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to the camera control unit (CCU: Camera Control Unit) 5039.
  • the camera head 5005 is equipped with a function of adjusting the magnification and the focal length by appropriately driving the optical system thereof.
  • the camera head 5005 may be provided with a plurality of image pickup elements.
  • a plurality of relay optical systems are provided inside the lens barrel 5003 in order to guide the observation light to each of the plurality of image pickup elements.
  • the CCU 5039 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and comprehensively controls the operations of the endoscope 5001 and the display device 5041. Specifically, the CCU 5039 performs various image processing for displaying an image based on the image signal, such as development processing (demosaic processing), on the image signal received from the camera head 5005. The CCU 5039 provides the image signal subjected to the image processing to the display device 5041. Further, the CCU 5039 transmits a control signal to the camera head 5005 and controls the driving thereof.
  • the control signal may include information about imaging conditions such as magnification and focal length.
  • the display device 5041 displays an image based on the image signal processed by the CCU 5039 under the control of the CCU 5039.
  • the endoscope 5001 is compatible with high-resolution shooting such as 4K (3840 horizontal pixels x 2160 vertical pixels) or 8K (7680 horizontal pixels x 4320 vertical pixels), and / or 3D display.
  • the display device 5041 a device capable of displaying a high resolution and / or a device capable of displaying in 3D can be used corresponding to each of the above.
  • a more immersive feeling can be obtained by using a display device 5041 having a size of 55 inches or more.
  • a plurality of display devices 5041 having different resolutions and sizes may be provided depending on the application.
  • the light source device 5043 is composed of, for example, a light source such as an LED (light LED diode), and supplies irradiation light for photographing the surgical site to the endoscope 5001.
  • a light source such as an LED (light LED diode)
  • the arm control device 5045 is configured by a processor such as a CPU, and operates according to a predetermined program to control the drive of the arm portion 5031 of the support arm device 5027 according to a predetermined control method.
  • the input device 5047 is an input interface for the endoscopic surgery system 5000.
  • the user can input various information and input instructions to the endoscopic surgery system 5000 via the input device 5047.
  • the user inputs various information related to the surgery, such as physical information of the patient and information about the surgical procedure, via the input device 5047.
  • the user gives an instruction to drive the arm portion 5031 via the input device 5047, or an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 5001.
  • An instruction to drive the energy treatment tool 5021 and the like are input.
  • the type of input device 5047 is not limited, and the input device 5047 may be various known input devices.
  • the input device 5047 for example, a mouse, a keyboard, a touch panel, a switch, a foot switch 5057 and / or a lever and the like can be applied.
  • the touch panel may be provided on the display surface of the display device 5041.
  • the input device 5047 is a device worn by the user, such as a glasses-type wearable device or an HMD (Head Mounted Display), and various inputs are made according to the user's gesture and line of sight detected by these devices. Is done. Further, the input device 5047 includes a camera capable of detecting the movement of the user, and various inputs are performed according to the gesture and the line of sight of the user detected from the image captured by the camera. Further, the input device 5047 includes a microphone capable of picking up the user's voice, and various inputs are performed by voice through the microphone.
  • a glasses-type wearable device or an HMD Head Mounted Display
  • the input device 5047 By configuring the input device 5047 to be able to input various information in a non-contact manner in this way, a user belonging to a clean area (for example, an operator 5067) can operate a device belonging to a dirty area in a non-contact manner. Is possible. In addition, since the user can operate the device without taking his / her hand off the surgical tool that he / she has, the convenience of the user is improved.
  • the treatment tool control device 5049 controls the drive of the energy treatment tool 5021 for cauterizing, incising, sealing blood vessels, and the like of tissues.
  • the pneumoperitoneum device 5051 gas in the body cavity through the pneumoperitoneum tube 5019 in order to inflate the body cavity of the patient 5071 for the purpose of securing the field of view by the endoscope 5001 and securing the work space of the operator.
  • Recorder 5053 is a device capable of recording various information related to surgery.
  • the printer 5055 is a device capable of printing various information related to surgery in various formats such as text, images, and graphs.
  • the support arm device 5027 includes a base portion 5029, which is a base, and an arm portion 5031 extending from the base portion 5029.
  • the arm portion 5031 is composed of a plurality of joint portions 5033a, 5033b, 5033c and a plurality of links 5035a, 5035b connected by the joint portions 5033b, but in FIG. 15, for simplicity.
  • the configuration of the arm portion 5031 is shown in a simplified manner. Actually, the shapes, numbers and arrangements of the joint portions 5033a to 5033c and the links 5035a and 5035b, and the direction of the rotation axis of the joint portions 5033a to 5033c are appropriately set so that the arm portion 5031 has a desired degree of freedom. obtain.
  • the arm portion 5031 can be preferably configured to have at least 6 degrees of freedom.
  • the endoscope 5001 can be freely moved within the movable range of the arm portion 5031, so that the lens barrel 5003 of the endoscope 5001 can be inserted into the body cavity of the patient 5071 from a desired direction. It will be possible.
  • Actuators are provided in the joint portions 5033a to 5033c, and the joint portions 5033a to 5033c are configured to be rotatable around a predetermined rotation axis by driving the actuator.
  • the arm control device 5045 By controlling the drive of the actuator by the arm control device 5045, the rotation angles of the joint portions 5033a to 5033c are controlled, and the drive of the arm portion 5031 is controlled. Thereby, control of the position and orientation of the endoscope 5001 can be realized.
  • the arm control device 5045 can control the drive of the arm unit 5031 by various known control methods such as force control or position control.
  • the arm control device 5045 appropriately controls the drive of the arm unit 5031 in response to the operation input.
  • the position and orientation of the endoscope 5001 may be controlled.
  • the endoscope 5001 at the tip of the arm portion 5031 can be moved from an arbitrary position to an arbitrary position, and then fixedly supported at the moved position.
  • the arm portion 5031 may be operated by a so-called master slave method. In this case, the arm portion 5031 can be remotely controlled by the user via an input device 5047 installed at a location away from the operating room.
  • the arm control device 5045 When force control is applied, the arm control device 5045 receives an external force from the user and moves the actuators of the joint portions 5033a to 5033c smoothly so that the arm portion 5031 moves smoothly according to the external force. So-called power assist control for driving may be performed.
  • the arm portion 5031 when the user moves the arm portion 5031 while directly touching the arm portion 5031, the arm portion 5031 can be moved with a relatively light force. Therefore, the endoscope 5001 can be moved more intuitively and with a simpler operation, and the convenience of the user can be improved.
  • the endoscope 5001 was supported by a doctor called a scopist.
  • the position of the endoscope 5001 can be fixed more reliably without human intervention, so that an image of the surgical site can be stably obtained. , It becomes possible to perform surgery smoothly.
  • the arm control device 5045 does not necessarily have to be provided on the cart 5037. Further, the arm control device 5045 does not necessarily have to be one device. For example, the arm control device 5045 may be provided at each joint portion 5033a to 5033c of the arm portion 5031 of the support arm device 5027, and a plurality of arm control devices 5045 cooperate with each other to drive the arm portion 5031. Control may be realized.
  • the light source device 5043 supplies the endoscope 5001 with the irradiation light for photographing the surgical site.
  • the light source device 5043 is composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof.
  • a white light source is configured by combining RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy, so that the white balance of the captured image is achieved by the light source device 5043. Can be adjusted.
  • the laser light from each of the RGB laser light sources is irradiated to the observation target in a time-division manner, and the drive of the image sensor of the camera head 5005 is controlled in synchronization with the irradiation timing to support each of RGB. It is also possible to capture the image in a time-division manner. According to this method, a color image can be obtained without providing a color filter on the image sensor.
  • the drive of the light source device 5043 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the drive of the image sensor of the camera head 5005 in synchronization with the timing of changing the light intensity to acquire an image in a time-division manner and synthesizing the image, so-called high dynamic without blackout and overexposure Range images can be generated.
  • the light source device 5043 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • the special light observation for example, by utilizing the wavelength dependence of the absorption of light in body tissues, the mucosal surface layer is irradiated by irradiating a narrow band of light as compared with the irradiation light (that is, white light) during normal observation.
  • a so-called narrow band imaging is performed to capture a specific tissue such as blood vessels with high contrast.
  • fluorescence observation in which an image is obtained by the fluorescence generated by irradiating the excitation light may be performed.
  • the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected.
  • An excitation light corresponding to the fluorescence wavelength of the reagent may be irradiated to obtain a fluorescence image.
  • the light source device 5043 may be configured to be capable of supplying narrow band light and / or excitation light corresponding to such special light observation.
  • FIG. 16 is a block diagram showing an example of the functional configuration of the camera head 5005 and CCU5039 shown in FIG.
  • the camera head 5005 has a lens unit 5007, an imaging unit 5009, a driving unit 5011, a communication unit 5013, and a camera head control unit 5015 as its functions.
  • the CCU 5039 has a communication unit 5059, an image processing unit 5061, and a control unit 5063 as its functions.
  • the camera head 5005 and the CCU 5039 are bidirectionally communicatively connected by a transmission cable 5065.
  • the lens unit 5007 is an optical system provided at a connection portion with the lens barrel 5003.
  • the observation light taken in from the tip of the lens barrel 5003 is guided to the camera head 5005 and incident on the lens unit 5007.
  • the lens unit 5007 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the optical characteristics of the lens unit 5007 are adjusted so as to collect the observation light on the light receiving surface of the image sensor of the image pickup unit 5009.
  • the zoom lens and the focus lens are configured so that their positions on the optical axis can be moved in order to adjust the magnification and the focus of the captured image.
  • the image pickup unit 5009 is composed of an image pickup element and is arranged after the lens unit 5007.
  • the observation light that has passed through the lens unit 5007 is focused on the light receiving surface of the image pickup device, and an image signal corresponding to the observation image is generated by photoelectric conversion.
  • the image signal generated by the imaging unit 5009 is provided to the communication unit 5013.
  • CMOS Complementary Metal Oxide Semiconductor
  • the image pickup device for example, an image pickup device that can be used to capture a high-resolution image of 4K or higher may be used.
  • the image pickup elements constituting the image pickup unit 5009 are configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to 3D display, respectively.
  • the 3D display enables the operator 5067 to more accurately grasp the depth of the biological tissue in the surgical site.
  • the image pickup unit 5009 is composed of a multi-plate type, a plurality of lens units 5007 are also provided corresponding to each image pickup element.
  • the imaging unit 5009 does not necessarily have to be provided on the camera head 5005.
  • the imaging unit 5009 may be provided inside the lens barrel 5003 immediately after the objective lens.
  • the drive unit 5011 is composed of an actuator, and the zoom lens and focus lens of the lens unit 5007 are moved by a predetermined distance along the optical axis under the control of the camera head control unit 5015. As a result, the magnification and focus of the image captured by the imaging unit 5009 can be adjusted as appropriate.
  • the communication unit 5013 is composed of a communication device for transmitting and receiving various information to and from the CCU 5039.
  • the communication unit 5013 transmits the image signal obtained from the image pickup unit 5009 as RAW data to the CCU 5039 via the transmission cable 5065.
  • the image signal is transmitted by optical communication.
  • the surgeon 5067 performs the surgery while observing the condition of the affected area with the captured image, so for safer and more reliable surgery, the moving image of the surgical site is displayed in real time as much as possible. This is because it is required.
  • the communication unit 5013 is provided with a photoelectric conversion module that converts an electric signal into an optical signal.
  • the image signal is converted into an optical signal by the photoelectric conversion module and then transmitted to the CCU 5039 via the transmission cable 5065.
  • the communication unit 5013 receives a control signal for controlling the drive of the camera head 5005 from the CCU 5039.
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image. Contains information about the condition.
  • the communication unit 5013 provides the received control signal to the camera head control unit 5015.
  • the control signal from CCU5039 may also be transmitted by optical communication.
  • the communication unit 5013 is provided with a photoelectric conversion module that converts an optical signal into an electric signal, and the control signal is converted into an electric signal by the photoelectric conversion module and then provided to the camera head control unit 5015.
  • the above imaging conditions such as frame rate, exposure value, magnification, focus, etc. are automatically set by the control unit 5063 of CCU5039 based on the acquired image signal. That is, the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are mounted on the endoscope 5001.
  • the camera head control unit 5015 controls the drive of the camera head 5005 based on the control signal from the CCU 5039 received via the communication unit 5013. For example, the camera head control unit 5015 controls the drive of the image sensor of the image pickup unit 5009 based on the information to specify the frame rate of the captured image and / or the information to specify the exposure at the time of imaging. Further, for example, the camera head control unit 5015 appropriately moves the zoom lens and the focus lens of the lens unit 5007 via the drive unit 5011 based on the information that the magnification and the focus of the captured image are specified.
  • the camera head control unit 5015 may further have a function of storing information for identifying the lens barrel 5003 and the camera head 5005.
  • the camera head 5005 can be made resistant to autoclave sterilization.
  • the communication unit 5059 is composed of a communication device for transmitting and receiving various information to and from the camera head 5005.
  • the communication unit 5059 receives an image signal transmitted from the camera head 5005 via the transmission cable 5065.
  • the image signal can be suitably transmitted by optical communication.
  • the communication unit 5059 is provided with a photoelectric conversion module that converts an optical signal into an electric signal.
  • the communication unit 5059 provides the image processing unit 5061 with an image signal converted into an electric signal.
  • the communication unit 5059 transmits a control signal for controlling the drive of the camera head 5005 to the camera head 5005.
  • the control signal may also be transmitted by optical communication.
  • the image processing unit 5061 performs various image processing on the image signal which is the RAW data transmitted from the camera head 5005.
  • the image processing includes, for example, development processing, high image quality processing (band enhancement processing, super-resolution processing, NR (Noise reduction) processing and / or camera shake correction processing, etc.), and / or enlargement processing (electronic zoom processing). Etc., various known signal processing is included.
  • the image processing unit 5061 performs detection processing on the image signal for performing AE, AF, and AWB.
  • the image processing unit 5061 is composed of a processor such as a CPU or GPU, and when the processor operates according to a predetermined program, the above-mentioned image processing and detection processing can be performed.
  • the image processing unit 5061 is composed of a plurality of GPUs, the image processing unit 5061 appropriately divides the information related to the image signal and performs image processing in parallel by the plurality of GPUs.
  • the control unit 5063 performs various controls related to imaging the surgical site with the endoscope 5001 and displaying the captured image. For example, the control unit 5063 generates a control signal for controlling the drive of the camera head 5005. At this time, when the imaging condition is input by the user, the control unit 5063 generates a control signal based on the input by the user. Alternatively, when the endoscope 5001 is equipped with the AE function, the AF function, and the AWB function, the control unit 5063 sets the optimum exposure value, focal length, and the optimum exposure value, depending on the result of the detection process by the image processing unit 5061. The white balance is calculated appropriately and a control signal is generated.
  • control unit 5063 causes the display device 5041 to display the image of the surgical unit based on the image signal that has been image-processed by the image processing unit 5061.
  • the control unit 5063 recognizes various objects in the surgical site image by using various image recognition techniques.
  • the control unit 5063 detects a surgical tool such as forceps, a specific biological part, bleeding, a mist when using the energy treatment tool 5021, etc. by detecting the shape and color of the edge of the object included in the surgical site image. Can be recognized.
  • the control unit 5063 uses the recognition result to superimpose and display various surgical support information on the image of the surgical site. By superimposing the surgical support information and presenting it to the surgeon 5067, it becomes possible to proceed with the surgery more safely and surely.
  • the transmission cable 5065 that connects the camera head 5005 and the CCU 5039 is an electric signal cable that supports electric signal communication, an optical fiber that supports optical communication, or a composite cable thereof.
  • the communication is performed by wire using the transmission cable 5065, but the communication between the camera head 5005 and the CCU 5039 may be performed wirelessly.
  • the communication between the two is performed wirelessly, it is not necessary to lay the transmission cable 5065 in the operating room, so that the situation where the movement of the medical staff in the operating room is hindered by the transmission cable 5065 can be solved.
  • the example of the endoscopic surgery system 5000 to which the technique according to the present disclosure can be applied has been described above. Although the endoscopic surgery system 5000 has been described here as an example, the system to which the technique according to the present disclosure can be applied is not limited to such an example. For example, the techniques according to the present disclosure may be applied to examination flexible endoscopic systems and microsurgery systems.
  • the technique according to the present disclosure can be suitably applied to the imaging unit 5009 among the configurations described above.
  • the imaging device 100 of FIG. 1 can be applied to the imaging unit 5009.
  • streaking can be suppressed and a clearer surgical site image can be obtained, so that the operation can be performed more safely and reliably.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. May be.
  • FIG. 17 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a steering mechanism for adjustment and a control device such as a braking device that generates a braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • an imaging unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving, etc., which runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger or the outside of the vehicle of the information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
  • FIG. 18 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 the imaging unit 12101, 12102, 12103, 12104, 12105 is provided.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100, for example.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 included in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic signal, a traffic sign, a lane, or the like.
  • FIG. 18 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the image capturing units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera including a plurality of image capturing elements, or may be an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the imaging device 100 of FIG. 1 can be applied to the imaging unit 12031.
  • streaking can be suppressed and a photographed image that is easier to see can be obtained, so that driver fatigue can be reduced.
  • the present technology can have the following configurations.
  • a voltage divider circuit that supplies a voltage divider between the input input voltage and a predetermined reference voltage, An input-side differential transistor that outputs a drain current according to the gate-source voltage between the partial pressure input to the gate and a predetermined source voltage, and An output-side differential transistor that outputs a voltage corresponding to the drain current as a result of comparison between the input voltage and the reference voltage.
  • a solid-state image sensor including a control transistor that lowers the gate-source voltage when the input voltage is out of a predetermined range.
  • a tail current source that is commonly connected to the source of the input side differential transistor and the source of the output side differential transistor.
  • An input side resistor with one end connected to the drain of the input side differential transistor, An output side resistor having one end connected to the drain of the output side differential transistor is further provided.
  • the solid-state image sensor according to (1) wherein the gate of the control transistor is connected to an output node of the voltage dividing circuit, and the source is connected to a connection point of the input-side differential transistor and the input-side resistor.
  • the solid-state imaging device further comprising an output-side current mirror transistor in which its own drain is connected to the other end of the output-side resistor and its own gate is connected to the gate of the input-side current mirror transistor. .. (5)
  • the input side differential transistor, the output side differential transistor, and the control transistor are P-type transistors.
  • the solid-state image sensor according to any one of (1) to (4) above, wherein the control transistor lowers the drain voltage of the input-side differential transistor when the input voltage is lower than a predetermined value.
  • the input side differential transistor, the output side differential transistor, and the control transistor are N-type transistors.
  • the solid-state image sensor according to any one of (1) to (4) above, wherein the control transistor increases the drain voltage of the input-side differential transistor when the input voltage is higher than a predetermined value.
  • the voltage dividing circuit changes the voltage dividing ratio between the input voltage and the reference voltage according to a control signal.
  • a voltage divider circuit that supplies a voltage divider between the input input voltage and a predetermined reference voltage, An input-side differential transistor that outputs a drain current according to the gate-source voltage between the partial pressure input to the gate and a predetermined source voltage, and An output-side differential transistor that outputs a voltage corresponding to the drain current as a result of comparison between the input voltage and the reference voltage.
  • the control transistor that lowers the gate-source voltage and An imaging device including a counter that counts a count value based on the comparison result.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

参照信号と画素信号とを比較する比較器を設けた固体撮像素子において、画像データの画質を向上させる。　分圧回路は、入力された入力電圧と所定の参照電圧との分圧を供給する。入力側差動トランジスタは、ゲートに入力された分圧と所定のソース電圧との間のゲート－ソース間電圧に応じたドレイン電流を出力する。出力側差動トランジスタは、ドレイン電流に応じた電圧を入力電圧と参照電圧との比較結果として出力する。制御トランジスタは、入力電圧が所定範囲外の値である場合にはゲート－ソース間電圧を低下させる。

Description

固体撮像素子、および、撮像装置
　本技術は、固体撮像素子、および、撮像装置に関する。詳しくは、シングルスロープ型のＡＤＣを設けた固体撮像素子、および、撮像装置に関する。
　従来より、その構成が簡易であることから、比較器およびカウンタによりアナログ信号をデジタル信号に変換するシングルスロープ型のＡＤＣ（Analog to Digital Converter）が、固体撮像素子などにおいて用いられている。例えば、一対の差動トランジスタを含む差動増幅回路と、参照信号および画素信号の分圧を一対の差動トランジスタの一方に供給する分圧回路とを比較器内に配置したＡＤＣが提案されている（例えば、特許文献１参照。）。
特開２０１８－１４８５４１号公報
　上述の従来技術では、分圧回路の追加により、動作に必要な電源電圧を低下させて、消費電力の低減を図っている。しかしながら、画素信号のリセットレベルと信号レベルとの差が非常に大きい場合には、差動トランジスタのゲート－ソース間電圧が増大し、その増大に起因して差動トランジスタの寄生容量が大きくなるおそれがある。この寄生容量の増大により、参照信号と画素信号との比較結果の反転タイミングに誤差が生じ、その誤差に起因して画像データの画質が低下してしまうという問題がある。
　本技術はこのような状況に鑑みて生み出されたものであり、参照信号と画素信号とを比較する比較器を設けた固体撮像素子において、画像データの画質を向上させることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入力された入力電圧と所定の参照電圧との分圧を供給する分圧回路と、ゲートに入力された上記分圧と所定のソース電圧との間のゲート－ソース間電圧に応じたドレイン電流を出力する入力側差動トランジスタと、上記ドレイン電流に応じた電圧を上記入力電圧と上記参照電圧との比較結果として出力する出力側差動トランジスタと、上記入力電圧が所定範囲外の値である場合には上記ゲート－ソース間電圧を低下させる制御トランジスタとを具備する固体撮像素子である。これにより、差動トランジスタのゲート－ソース間電圧が低下するという作用をもたらす。
　また、この第１の側面において、上記入力側差動トランジスタのソースと上記出力側差動トランジスタのソースとに共通に接続されたテール電流源と、上記入力側差動トランジスタのドレインに自身のドレインおよびゲートが接続された入力側カレントミラートランジスタと、上記出力側差動トランジスタのドレインに自身のドレインが接続され、上記入力側カレントミラートランジスタのゲートに自身のゲートが接続された出力側カレントミラートランジスタとをさらに具備し、上記制御トランジスタのゲートは、上記分圧回路の出力ノードに接続され、ソースは、上記入力側差動トランジスタおよび上記入力側カレントミラートランジスタの接続点に接続されてもよい。これにより、ダイオード接続のトランジスタを配置した比較器において、差動トランジスタのゲート－ソース間電圧が低下するという作用をもたらす。
　また、この第１の側面において、上記入力側差動トランジスタのソースと上記出力側差動トランジスタのソースとに共通に接続されたテール電流源と、上記入力側差動トランジスタのドレインに一端が接続された入力側抵抗と、上記出力側差動トランジスタのドレインに一端が接続された出力側抵抗とをさらに具備し、上記制御トランジスタのゲートは、上記分圧回路の出力ノードに接続され、ソースは、上記入力側差動トランジスタおよび上記入力側抵抗の接続点に接続されてもよい。これにより、トランジスタがＮ型またはＰ型のみの比較器において、差動トランジスタのゲート－ソース間電圧が低下するという作用をもたらす。
　また、この第１の側面において、上記入力側差動トランジスタおよび上記入力側抵抗の接続点がゲートに接続され、上記入力側抵抗の他端がドレインに接続された入力側カレントミラートランジスタと、上記出力側抵抗の他端に自身のドレインが接続され、上記入力側カレントミラートランジスタのゲートに自身のゲートが接続された出力側カレントミラートランジスタとをさらに具備してもよい。これにより、消費電力が削減されるという作用をもたらす。
　また、この第１の側面において、上記入力側差動トランジスタ、上記出力側差動トランジスタおよび上記制御トランジスタは、Ｐ型トランジスタであり、上記制御トランジスタは、上記入力電圧が所定値より低い場合には上記入力側差動トランジスタのドレイン電圧を低くしてもよい。これにより、リセットレベルより低い信号レベルが入力される場合に差動トランジスタのゲート－ソース間電圧が低下するという作用をもたらす。
　また、この第１の側面において、上記入力側差動トランジスタ、上記出力側差動トランジスタおよび上記制御トランジスタは、Ｎ型トランジスタであり、上記制御トランジスタは、上記入力電圧が所定値より高い場合には上記入力側差動トランジスタのドレイン電圧を高くしてもよい。これにより、リセットレベルより高い信号レベルが入力される場合に差動トランジスタのゲート－ソース間電圧が低下するという作用をもたらす。
　また、この第１の側面において、上記分圧回路は、制御信号に従って上記入力電圧と上記参照電圧との分圧比を変更してもよい。これにより、分圧比が可変の比較器において、差動トランジスタのゲート－ソース間電圧が低下するという作用をもたらす。
　また、本技術の第２の側面は、入力された入力電圧と所定の参照電圧との分圧を供給する分圧回路と、ゲートに入力された上記分圧と所定のソース電圧との間のゲート－ソース間電圧に応じたドレイン電流を出力する入力側差動トランジスタと、上記ドレイン電流に応じた電圧を上記入力電圧と上記参照電圧との比較結果として出力する出力側差動トランジスタと、上記入力電圧が所定範囲外の値である場合には上記ゲート－ソース間電圧を低下させる制御トランジスタと、上記比較結果に基づいて計数値を計数するカウンタとを具備する撮像装置である。これにより、差動トランジスタのゲート－ソース間電圧が低下し、画像データの画質が向上するという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素の一構成例を示す回路図である。 本技術の第１の実施の形態におけるアナログデジタル変換部の一構成例を示すブロック図である。 本技術の第１の実施の形態における比較器の一構成例を示す回路図である。 比較例におけるストリーキングの発生要因を説明するための図である。 本技術の第１の実施の形態におけるＭＯＳ(Metal-Oxide-Semiconductor）トランジスタの特性の一例を示すグラフである。 比較例における参照信号の変動の一例を示すタイミングチャートである。 本技術の第１の実施の形態と比較例とにおける振幅とノード電圧との関係の一例を示すグラフである。 本技術の第２の実施の形態における比較器の一構成例を示す回路図である。 本技術の第３の実施の形態における比較器の一構成例を示す回路図である。 本技術の第３の実施の形態における分圧回路の一構成例を示す回路図である。 本技術の第４の実施の形態における比較器の一構成例を示す回路図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 図１５に示すカメラヘッド及びＣＣＵ（Camera Control Unit）の機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（差動トランジスタのゲート－ソース間電圧を低下させる例）
　２．第２の実施の形態（抵抗が接続された差動トランジスタのゲート－ソース間電圧を低下させる例）
　３．第３の実施の形態（差動トランジスタのゲート－ソース間電圧を低下させ、カレントミラー回路との間に抵抗を挿入した例）
　４．第４の実施の形態（Ｎ型の差動トランジスタのゲート－ソース間電圧を低下させる例）
　５．内視鏡手術システムへの応用例
　６．移動体への応用例
　＜１．第１の実施の形態＞
　［撮像装置の構成例］
　図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、撮像機能を持つスマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
　光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、垂直同期信号ＶＳＹＮＣに同期して、光電変換により画像データを生成するものである。ここで、垂直同期信号ＶＳＹＮＣは、撮像のタイミングを示す所定周波数の周期信号である。固体撮像素子２００は、生成した画像データをＤＳＰ回路１２０に信号線２０９を介して供給する。
　ＤＳＰ回路１２０は、固体撮像素子２００からの画像データに対して所定の画像処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。
　表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
　バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
　フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
　［固体撮像素子の構成例］
　図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。
　図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、行選択部２１１、ＤＡＣ（Digital to Analog Converter）２１２、画素アレイ部２１３を備える。また、固体撮像素子２００は、タイミング制御部２１４、定電流源部２３０、アナログデジタル変換部３００、水平転送走査部２１５および信号処理部２１６をさらに備える。
　例えば、画素アレイ部２１３は、受光チップ２０１に配置され、それ以外の回路（行選択部２１１など）は、回路チップ２０２に配置される。なお、受光チップ２０１および回路チップ２０２のそれぞれに配置する回路は、この構成に限定されない。例えば、アナログデジタル変換部３００内の比較器までを受光チップ２０１に配置し、その後段を回路チップ２０２に配置することもできる。
　画素アレイ部２１３には、複数の画素２２０が二次元格子状に配列される。以下、水平方向に配列された画素２２０の集合を「行」と称し、行に垂直な方向に配列された画素２２０の集合を「列」と称する。これらの列数をＮ（Ｎは整数）とする。また、画素アレイ部２１３には、列ごとに垂直信号線２２９ｎ（ｎは、１乃至Ｎの整数）が配線される。
　画素２２０は、光電変換によりアナログの画素信号を生成し、対応する垂直信号線２２９ｎを介してアナログデジタル変換部３００に供給するものである。
　行選択部２１１は、行を順に選択して駆動し、画素信号を出力させるものである。ＤＡＣ２１２は、所定の参照信号を生成してアナログデジタル変換部３００に供給するものである。参照信号として、例えば、のこぎり刃状のランプ信号が生成される。
　タイミング制御部２１４は、垂直同期信号ＶＳＹＮＣに同期して行選択部２１１、アナログデジタル変換部３００および水平転送走査部２１５のそれぞれの動作タイミングを制御するものである。
　定電流源部２３０には、列ごとに定電流源が配置される。それぞれの定電流源は、対応する列の垂直信号線に接続される。
　アナログデジタル変換部３００は、列ごとに、その列の画素信号をデジタル信号に変換するものである。このアナログデジタル変換部３００は、列ごとのデジタル信号を信号処理部２１６に出力する。
　水平転送走査部２１５は、アナログデジタル変換部３００を制御して行内の画素信号を順に出力させるものである。
　信号処理部２１６は、デジタル信号に対して、暗電流補正やデモザイク処理などの所定の信号処理を行うものである。この信号処理部２１６は、処理後の信号からなる画像データを信号線２０９を介してＤＳＰ回路１２０に供給する。
　［画素の構成例］
　図４は、本技術の第１の実施の形態における画素２２０の一構成例を示す回路図である。この画素２２０は、光電変換素子２２１、転送トランジスタ２２２、リセットトランジスタ２２３、浮遊拡散層２２４、増幅トランジスタ２２５および選択トランジスタ２２６を備える。
　また、定電流源部２３０には、列ごとに定電流源２３１が設けられる。定電流源２３１は、対応する垂直信号線２２９ｎに一定の電流を供給するものである。
　光電変換素子２２１は、入射光を光電変換して電荷を生成するものである。転送トランジスタ２２２は、行選択部２１１からの駆動信号ＴＲＧに従って、光電変換素子２２１から浮遊拡散層２２４へ電荷を転送するものである。
　リセットトランジスタ２２３は、行選択部２１１からの駆動信号ＲＳＴに従って、浮遊拡散層２２４から電荷を引き抜いて初期化するものである。
　浮遊拡散層２２４は、電荷を蓄積し、電荷量に応じた電圧を生成するものである。増幅トランジスタ２２５は、浮遊拡散層２２４の電圧を増幅するものである。
　選択トランジスタ２２６は、行選択部２１１からの駆動信号ＳＥＬに従って、増幅された電圧の信号を画素信号として出力するものである。画素信号は、対応する垂直信号線２２９ｎを介してアナログデジタル変換部３００へ供給される。
　［アナログデジタル変換部の構成例］
　図５は、本技術の第１の実施の形態におけるアナログデジタル変換部３００の一構成例を示す回路図である。このアナログデジタル変換部３００には、複数の比較器３３０と、複数のカウンタ３１０と、複数のラッチ３２０とが配置される。これらの比較器３３０、カウンタ３１０およびラッチ３２０は、列ごとに設けられる。
　比較器３３０は、参照信号ＲＭＰと、対応する列からの画素信号Ｖｉｎとを比較するものである。この比較器３３０は、比較結果Ｖｏｕｔを対応するカウンタ３１０に供給する。
　カウンタ３１０は、タイミング制御部２１４の制御に従って、比較結果Ｖｏｕｔが反転するまでの期間に亘って計数値を計数するものである。このカウンタ３１０は、計数値を示すデジタル信号を対応するラッチ３２０に出力し、保持させる。
　ラッチ３２０は、対応する列のデジタル信号を保持するものである。このラッチ３２０は、水平転送走査部２１５の制御に従ってデジタル信号を信号処理部２１６に出力する。
　上述の比較器３３０およびカウンタ３１０により、アナログの画素信号がデジタル信号に変換される。すなわち、比較器３３０およびカウンタ３１０は、ＡＤＣとして機能する。このように比較器およびカウンタからなる簡易な構成のＡＤＣは、シングルスロープ型のＡＤＣと呼ばれる。
　また、アナログデジタル変換部３００は、ＡＤ変換の他、リセットレベルと信号レベルとの差分を求めるＣＤＳ（Correlated Double Sampling）処理を列ごとに行う。ここで、リセットレベルは、画素２２０の初期化時の画素信号のレベルであり、信号レベルは、露光終了時の画素信号のレベルである。例えば、リセットレベルの変換時にカウンタ３１０がダウンカウントおよびアップカウントの一方を行い、信号レベルの変換時にカウンタ３１０がダウンカウントおよびアップカウントの他方を行うことにより、ＣＤＳ処理が実現される。なお、カウンタ３１０がアップカウントのみ、あるいは、ダウンカウントのみを行う構成とし、その後段にＣＤＳ処理を行う回路を追加することもできる。
　［比較器の構成例］
　図６は、本技術の第１の実施の形態における比較器３３０の一構成例を示す回路図である。この比較器３３０は、テール電流源３３１と、差動トランジスタ３３２および３３３と、オートゼロスイッチ３３４および３３５と、制御トランジスタ３３６とを備える。また、比較器３３０は、カレントミラートランジスタ３３７および３３８と、キャパシタ３３９と、分圧回路３４０とをさらに備える。差動トランジスタ３３２、差動トランジスタ３３３および制御トランジスタ３３６として、例えば、ｐＭＯＳ（p-type MOS）トランジスタが用いられる。また、カレントミラートランジスタ３３７および３３８として、例えば、ｎＭＯＳ（n-type MOS）トランジスタが用いられる。
　分圧回路３４０は、参照信号ＲＭＰと画素信号Ｖｉｎとを分圧し、その分圧を供給するものである。この分圧回路３４０は、キャパシタ３４１および３４２を備える。
　キャパシタ３４１は、画素信号Ｖｉｎを伝送する垂直信号線２２９ｎと、差動トランジスタ３３２のゲートの間に挿入されており、画素信号Ｖｉｎに対する入力容量となる。一方、キャパシタ３４２は、参照信号ＲＭＰを供給するＤＡＣ２１２と差動トランジスタ３３２のゲートの間に挿入されており、参照信号ＲＭＰに対する入力容量となる。
　これらのキャパシタ３４１および３４２のそれぞれの容量に基づいて決定される分圧比により、画素信号Ｖｉｎの電圧と、参照信号ＲＭＰの参照電圧とが分圧される。画素信号Ｖｉｎと参照信号ＲＭＰとの分圧は、ゲート電圧Ｖ１として、差動トランジスタ３３２および制御トランジスタ３３６のゲートに供給される。
　差動トランジスタ３３２および３３３のソースは、テール電流源３３１を介して電源電圧ＶＤＤの端子に接続されている。また、差動トランジスタ３３２のドレインは、制御トランジスタ３３６のソースとカレントミラートランジスタ３３７のドレインとに接続される。一方、差動トランジスタ３３３のドレインは、カレントミラートランジスタ３３８のドレインに接続される。また、差動トランジスタ３３３のドレインの電圧は、比較器３３０の比較結果Ｖｏｕｔとしてカウンタ３１０へ出力される。
　なお、差動トランジスタ３３２は、特許請求の範囲に記載の入力側差動トランジスタの一例である。差動トランジスタ３３３は、特許請求の範囲に記載の出力側差動トランジスタの一例である。
　カレントミラートランジスタ３３７のゲートおよびドレインは短絡されている。また、カレントミラートランジスタ３３７のソースは、所定の基準電位（接地電位など）の端子に接続される。一方、カレントミラートランジスタ３３８のゲートは、カレントミラートランジスタ３３７のゲートに接続され、ソースは基準電位の端子に接続される。また、制御トランジスタ３３６のドレインは、基準電位の端子に接続される。
　なお、カレントミラートランジスタ３３７は、特許請求の範囲に記載の入力側カレントミラートランジスタの一例である。カレントミラートランジスタ３３８は、特許請求の範囲に記載の出力側カレントミラートランジスタの一例である。
　オートゼロスイッチ３３４は、タイミング制御部２１４からの制御信号ＡＺＳＷに従って差動トランジスタ３３２のゲートとドレインとの間を短絡するものである。オートゼロスイッチ３３５は、タイミング制御部２１４からの制御信号ＡＺＳＷに従って差動トランジスタ３３３のゲートとドレインとの間を短絡するものである。キャパシタ３３９は、差動トランジスタ３３３のゲートと基準電位の端子との間に挿入され、差動トランジスタ３３３のゲートには、一定の電圧ＶＳＨが印加される。
　例えば、タイミング制御部２１４は、リセットレベルの変換期間と信号レベルの変換期間とのそれぞれの直前のタイミングにおいて、オートゼロスイッチ３３４を閉状態に制御し、オートゼロ動作を行う。
　上述の構成により、カレントミラートランジスタ３３７および３３８はカレントミラー回路を構成する。また、そのカレントミラー回路と、テール電流源３３１と、差動トランジスタ３３２および３３３とからなる回路は、差動増幅回路を構成する。
　差動増幅回路において、差動トランジスタ３３２は、ゲート電圧Ｖ１と、ソース電圧Ｖｔａｉｌとの間のゲート－ソース間電圧に応じたドレイン電流を供給する。また、差動トランジスタ３３３のドレインからは、そのドレイン電流に応じた電圧が、参照信号ＲＭＰと画素信号Ｖｉｎとの比較結果Ｖｏｕｔとして出力される。
　また、制御トランジスタ３３６のオン抵抗は、ダイオード接続のカレントミラートランジスタ３３７のオン抵抗よりも小さいものとする。このため、制御トランジスタ３３６がオン状態に移行すると、差動トランジスタ３３２のドレイン電圧Ｖ２が低下する。このドレイン電圧Ｖ２の低下に応じて、差動トランジスタ３３２のソース電圧Ｖｔａｉｌも低下する。このソース電圧Ｖｔａｉｌの低下により、差動トランジスタ３３２のゲート－ソース間電圧が低下する。
　ここで、制御トランジスタ３３６を設けた効果について説明するために、制御トランジスタ３３６の無い構成を比較例として想定する。
　図７は、比較例におけるストリーキングの発生要因を説明するための図である。画素２２０が電荷として電子を蓄積する場合、入射光の照度が高いほど、画素信号Ｖｉｎの信号レベルは、リセットレベルに対して低い値となる。言い換えれば、照度が高いほど、リセットレベルから信号レベルに変化する際の振幅が大きくなる。
　ある列の画素信号Ｖｉｎ１の振幅が非常に大きく、別の列の画素信号Ｖｉｎ２の振幅は比較的小さいものとする。この振幅の大きい方の列をアグレッサーとし、小さい方の列をビクティムとする。
　また、参照信号ＲＭＰは、ＡＤ変換の期間に亘って徐々に大きくなる。この参照信号ＲＭＰが最小のとき（すなわち、ＡＤ変換開始時）のゲート電圧Ｖ１は振幅が大きいほど低くなり、そのゲート電圧Ｖ１が低いほど差動トランジスタ３３２のゲート－ソース間電圧が大きくなる。すなわち、振幅が大きいほど、差動トランジスタ３３２のゲート－ソース間電圧が大きくなる。
　振幅が非常に大きいと、差動トランジスタ３３２のゲート－ソース間電圧の増大により、テール電流源３３１のテール電流の大部分は、差動トランジスタ３３２側に流れる。そうすると、差動対でありながら、差動トランジスタ３３２は、殆どソースフォロワーのように振る舞う。言い換えるなら、その状態でゲート電圧Ｖ１が変化すると、ドレイン電圧Ｖ２は殆ど変化しない一方、ソース電圧Ｖｔａｉｌは、ゲート電圧Ｖ１とほぼ連動する。ソース電圧Ｖｔａｉｌがゲート電圧Ｖ１とほぼ連動するため、差動トランジスタ３３２のゲート－ソース間の寄生容量の充放電が起きない。したがって、ＤＡＣ２１２から見た差動トランジスタ３３２の実効的な容量は、差動トランジスタ３３２のゲート－ドレイン間の寄生容量と考えることができる。
　図８は、本技術の第１の実施の形態におけるＭＯＳトランジスタの特性の一例を示すグラフである。同図における縦軸は容量であり、横軸はゲート－ソース間電圧Ｖｇｓである。また、同図における実線は、ＭＯＳトランジスタのゲート－ドレイン間の寄生容量Ｃｇｄの特性を示し、一点鎖線は、ＭＯＳトランジスタのゲート－ソース間の寄生容量Ｃｇｓの特性を示す。
　ゲート－ソース間電圧ＶｇｓがＭＯＳトランジスタの閾値電圧ＶＴＨを超えると、ＭＯＳトランジスタは飽和状態と呼ばれる状態に移行し、寄生容量Ｃｇｓが増大する。閾値電圧ＶＴＨの増大に伴って、寄生容量Ｃｇｓは飽和する。そして、ゲート－ソース間電圧Ｖｇｓがドレイン電圧ＶＤおよび閾値電圧ＶＴＨの和を超えると、ＭＯＳトランジスタは３極間状態と呼ばれる状態に移行する。この３極間状態への移行時に、寄生容量Ｃｇｓが減少する一方で、寄生容量Ｃｇｄは増大する。
　前述したように、差動トランジスタ３３２の実効的な容量は、差動トランジスタ３３２のゲート－ドレイン間の寄生容量Ｃｇｄである。このため、アグレッサーの振幅が非常に大きく、差動トランジスタ３３２が３極間状態に移行すると、ＤＡＣ２１２から見た差動トランジスタ３３２の実効的な容量（寄生容量Ｃｇｄ）が増大する。
　図９は、比較例における参照信号ＲＭＰの変動の一例を示すタイミングチャートである。参照信号ＲＭＰは、タイミングＴ０乃至Ｔ１のリセットレベルの変換期間に亘って、初期値から徐々に増大する。また、タイミングＴ２乃至Ｔ３の信号レベルの変換期間に亘って、初期値から徐々に増大する。
　比較例では、差動トランジスタ３３２が３極間状態に移行し、ＤＡＣ２１２から見た容量（寄生容量Ｃｇｄ）が増大すると、ＤＡＣ２１２の負荷の時定数が増大する。これにより、同図における一点鎖線のように参照信号ＲＭＰの上昇速度が遅くなり、各列の信号レベルの比較結果Ｖｏｕｔが反転するまでの時間が遅くなる。信号レベルの反転タイミングが遅くなる一方でリセットレベルの反転タイミングは変化が無いため、ＣＤＳ処理後のデジタル信号に誤差が生じ、画像データの画質が低下してしまう。
　アグレッサーで生じた寄生容量の増大による反転タイミングの遅延は、アグレッサーのみならず、ビクティムにも生じる。このため、例えば、比較例では、照度が高いときに、白浮きのストリーキングが発生する。寄生容量の増大を抑制するには、画素信号の振幅を小さくすればよいが、ダイナミックレンジが低下してしまうため、好ましくない。
　ここで、３極間状態への移行が生じるのは、画素信号Ｖｉｎの振幅が、およそＡｃ－１・｜Ｖｔｈｐ｜ボルト（Ｖ）のときである。ただし、厳密にはドレイン電圧Ｖ２の上昇のためにそれよりも若干小さい。
　上述のＶｔｈｐは、Ｐ型の差動トランジスタ３３２の閾値電圧である。また、Ａｃは、垂直信号線２２９ｎからゲート電圧Ｖ１のノードへの伝達ゲイン（いわゆる、オートゼロゲイン）である。例えば、オートゼロゲインが０デシベル（ｄＢ）の場合に、画素信号Ｖｉｎに対する入力容量と参照信号ＲＭＰに対する入力容量とが略一致する際には、伝達ゲインＡｃは約０．５となる。実際には他の寄生容量により、もう少し減衰するため、上述の設定の場合には伝達ゲインＡｃは０．４程度まで小さくなると思われる。
　直感的に述べるなら、差動トランジスタ３３２を３極管状態に遷移させるには、ゲート電圧Ｖ１のノードには、約｜Ｖｔｈｐ｜ボルト（Ｖ）だけの信号が入ればよい。しかし、分圧回路３４０の容量分圧を考慮すると、その減衰を補うＡｃ－１・｜Ｖｔｈｐ｜ボルト（Ｖ）の入力が必要となる。
　したがって、画素信号Ｖｉｎの振幅が、Ａｃ－１・｜Ｖｔｈｐ｜ボルト（Ｖ）を超える場合に、ストリーキングが発生する。
　そこで、このストリーキングの発生を抑制するために、制御トランジスタ３３６を追加することを提案する。比較器３３０の特性を決めるオートゼロ状態では動作しないで影響を与えず、画素信号Ｖｉｎの振幅が大きいときのみドレイン電圧Ｖ２を低下させるように動作し、３極管状態に入りにくくすることがポイントである。
　制御トランジスタ３３６を設けない比較例において、差動トランジスタ３３２のドレイン－ゲート間電圧Ｖｄｇは、次の式により表される。
　　Ｖｄｇ＝Ｖｇｓｎ－Ｖｇｓ０＋Ａｃ・ΔＶＶＳＬ
　　　　≒Ａｃ・ΔＶＶＳＬ＋（２1/2－１）・ＶＯＤｎ０
　　　　≒Ａｃ・ΔＶＶＳＬ＋０．４×ＶＯＤｎ０　　　　　　　　・・・式１
上式において、Ｖｇｓｎは、信号レベル入力時のＮ型のカレントミラートランジスタ３３７のゲート－ソース間電圧である。Ｖｇｓ０は、オートゼロ時のカレントミラートランジスタ３３７のゲート－ソース間電圧である。ΔＶＶＳＬは、画素信号Ｖｉｎの振幅である。ＶＯＤｎ０は、カレントミラートランジスタ３３７のオーバードライブ電圧（言い換えれば、ピンチオフ電圧）である。
　また、式１では、画素信号Ｖｉｎの振幅が十分に大きい場合には、差動トランジスタ３３２には、オートゼロ時の約２倍の電流が流れていることを想定している。故に、次の式が成立する場合に、差動トランジスタ３３２は３極管状態に移行し、容量変化をもたらす。
　　Ａｃ・ΔＶＶＳＬ＋０．４×ＶＯＤｎ０＞｜Ｖｔｈｐ｜　　　　　・・・式２
　式２を変形すると、次の式が得られる。
　　ΔＶＶＳＬ＞Ａｃ－１・（｜Ｖｔｈｐ｜－０．４×ＶＯＤｎ０）　　・・・式３
　これに対して、制御トランジスタ３３６を追加した場合を考える。画素信号Ｖｉｎの振幅が大きく、かつ、その際に制御トランジスタ３３６の負荷抵抗（オン抵抗）が、カレントミラートランジスタ３３７のオン抵抗よりも十分に小さいとすると、次の式が成立する。
　　Ｖｄｇ≒Ｖｓｇ３≒ＶＯＤｐ３＋｜Ｖｔｈｐ３｜　　　　　　　　　・・・式４
上式において、Ｖｓｇ３は、制御トランジスタ３３６のソース－ゲート間電圧である。ＶＯＤｐ３は、制御トランジスタ３３６のオーバードライブ電圧である。Ｖｔｈｐ３は、制御トランジスタ３３６の閾値電圧である。
　式４より、差動トランジスタ３３２が３極管状態に入らず、飽和状態を維持するためには、次の式を満たせばよい。
　　ＶＯＤｐ３＋｜Ｖｔｈｐ３｜＜｜Ｖｔｈｐ｜　　　　　　　　　　・・・式５
　式５を変形すると、次の式が得られる。
　　｜Ｖｔｈｐ｜－｜Ｖｔｈｐ３｜－ＶＯＤｐ＝－Δ｜Ｖｔｈｐ｜－ＶＯＤｐ３＞０
　ただし、Ｐ型の差動トランジスタ３３２のバックバイアス効果により、しばしばΔ｜Ｖｔｈｐ｜がゼロより大きく、当然ながら、オーバードライブ電圧ＶＯＤｐ３もゼロより大きい。このため、３極管状態に入るのを完全に防ぐことはできない。しかしながら、それでも、これらのパラメータの両方を極力ゼロに近くすることにより、３極管状態にわずかに入ったところで止めることができる。
　具体的には、制御トランジスタ３３６について、極力Δ｜Ｖｔｈｐ｜が小さい素子やトランジスタサイズを選定する。あるいは、アスペクト比を極力高める等により、オーバードライブ電圧ＶＯＤｐ３を可能な限り小さくするなどである。注意点として、この制御トランジスタ３３６を追加すると、そのゲート容量が、比較器３３０のオートゼロゲインＡｃを低下させて、画素信号の電圧換算ノイズを増大させうる。したがって、制御トランジスタ３３６のゲート面積は、差動トランジスタ３３２に比べて十分に小さい面積に留めるべきである。同時に、例えば、ゲート幅を等しくすることにより、差動トランジスタ３３２とドレインおよびソースを共有するようにレイアウトし、寄生容量の増加を最小限に留めるべきである。
　なお、比較結果Ｖｏｕｔの反転時の近傍であるオートゼロ点の付近において、制御トランジスタ３３６はオフ状態になるため、制御トランジスタ３３６による悪影響は殆ど無いと期待することができる。また、Δ｜Ｖｔｈｐ｜が、同じｐＭＯＳトランジスタ間の閾値電圧の差であるため、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとのアンバランス等のコーナー条件に対しても、ある程度ロバストであると期待することができる。
　図１０は、本技術の第１の実施の形態と比較例とにおける振幅とノード電圧との関係の一例を示すグラフである。同図におけるａは、制御トランジスタ３３６の無い比較例における振幅とノード電圧との関係の一例を示すグラフである。同図におけるｂは、制御トランジスタ３３６の有る第１の実施の形態における振幅とノード電圧との関係の一例を示すグラフである。また、同図における横軸は、画素信号Ｖｉｎの振幅ΔＶＶＳＬを示す。振幅ΔＶＶＳＬは、画素信号ＶｉｎのリセットレベルＶｉｎｐと、信号レベルＶｉｎｄとの差分である。同図における縦軸は、ノード電圧を示す。実線は、ソース電圧Ｖｔａｉｌの特性を示し、一点鎖線は、ドレイン電圧Ｖ２の特性を示す。
　同図におけるａに例示するように、比較例では、振幅ΔＶＶＳＬの増大に伴って、ソース電圧Ｖｔａｉｌがドレイン電圧Ｖ２に近い一定値になるまで低下する。一方、ドレイン電圧Ｖ２は一定である。そして、ソース電圧Ｖｔａｉｌが一定値になるときの値よりも振幅ΔＶＶＳＬが大きくなると、差動トランジスタ３３２が３極管状態に移行し、寄生容量が増大してしまう。
　これに対して、制御トランジスタ３３６を追加した場合、同図におけるｂに例示するように、ソース電圧Ｖｔａｉｌがドレイン電圧Ｖ２に近い値になるときに、制御トランジスタ３３６がオン状態に移行する。そして、その制御トランジスタ３３６側にドレイン電流が流れることにより、振幅ΔＶＶＳＬが増大するほど、ソース電圧Ｖｔａｉｌおよびドレイン電圧Ｖ２が低下する。このソース電圧Ｖｔａｉｌの低下により、差動トランジスタ３３２のゲート－ソース間電圧が低下するため、差動トランジスタ３３２が飽和状態を維持することができる。これにより、寄生容量の増大によるストリーキングを抑制することができる。
　まとめると、分圧回路は、入力された画素信号Ｖｉｎの電圧と所定の参照信号ＲＭＰの電圧との分圧をゲート電圧Ｖ１として供給する。差動トランジスタ３３２は、ゲートに入力されたゲート電圧Ｖ１と所定のソース電圧Ｖｔａｉｌとの間のゲート－ソース間電圧に応じたドレイン電流を出力する。また、差動トランジスタ３３３は、そのドレイン電流に応じた電圧を、画素信号と参照信号との比較結果Ｖｏｕｔとしてドレインから出力する。
　また、制御トランジスタ３３６は、ソース電圧Ｖｔａｉｌがドレイン電圧Ｖ２に近づくときの値よりも振幅ΔＶＶＳＬが大きい場合（言い換えると、画素信号の信号レベルが所定値より低い場合）、ドレイン電圧Ｖ２を低下させる。これにより、差動トランジスタ３３２のゲート－ソース間電圧が低下し、そのトランジスタの寄生容量の増大を抑制することができる。
　なお、ｐＭＯＳトランジスタを制御トランジスタ３３６として用いているが、後述するようにｎＭＯＳトランジスタを用いることもできる。この場合には、画素信号Ｖｉｎの信号レベルが所定値より高い場合に、制御トランジスタ３３６がドレイン電圧Ｖ２を高くし、差動トランジスタ３３２のゲート－ソース間電圧を低下させる。
　制御トランジスタ３３６がｎＭＯＳトランジスタの場合と、ｐＭＯＳトランジスタの場合とをまとめると、画素信号Ｖｉｎが所定範囲外である場合に、制御トランジスタ３３６が差動トランジスタ３３２のゲート－ソース間電圧を低下させる。
　このように、本技術の第１の実施の形態によれば、画素信号Ｖｉｎが所定範囲外の場合に制御トランジスタ３３６が差動トランジスタ３３２のゲート－ソース間電圧を低下させるため、差動トランジスタ３３２の寄生容量の増大を抑制することができる。これにより、寄生容量の増大に起因するストリーキングを防止し、画像データの画質を向上させることができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、比較器３３０内にＰ型の差動トランジスタ３３２等に加えて、Ｎ型のカレントミラートランジスタ３３７等を設けていた。しかし、このようにｐＭＯＳトランジスタとｎＭＯＳトランジスタとが混在する構成では、いずれか一方のみを配置する場合と比較して、製造コストが増大するおそれがある。この第２の実施の形態の比較器３３０は、ｎＭＯＳトランジスタの代わりに、抵抗を配置した点において第１の実施の形態と異なる。
　図１１は、本技術の第２の実施の形態における比較器３３０の一構成例を示す回路図である。この第２の実施の形態の比較器３３０は、カレントミラートランジスタ３３７および３３８の代わりに抵抗３５１および３５２を配置した点において第１の実施の形態と異なる。
　抵抗３５１は、差動トランジスタ３３２のドレインに一端が接続され、抵抗３５２は、差動トランジスタ３３３のドレインに一端が接続される。抵抗３５１および３５２の他端は、基準電位（接地電位など）の端子に接続される。なお、抵抗３５１は、特許請求の範囲に記載の入力側抵抗の一例であり、抵抗３５２は、特許請求の範囲に記載の出力側抵抗の一例である。
　Ｎ型のカレントミラートランジスタ３３７および３３８の削減により、Ｐ型トランジスタのみとなる。このため、ｐＭＯＳトランジスタとｎＭＯＳトランジスタとが混在する場合と比較して、トランジスタを形成する際の工程数を少なくし、固体撮像素子２００の製造コストを削減することができる。
　このように、本技術の第２の実施の形態によれば、差動トランジスタ３３２および３３３に、抵抗３５１および３５２を接続したため、比較器３３０内のトランジスタをｐＭＯＳトランジスタのみにすることができる。これにより、トランジスタを形成する際の工程数を少なくし、製造コストを削減することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、差動トランジスタ３３２および３３３に、カレントミラートランジスタ３３７および３３８を直接接続していたが、この構成では、消費電力を十分に低減することができないことがある。この第３の実施の形態の比較器３３０は、抵抗の追加により、動作可能な最低限の電源電圧を低下させ、消費電力を低減した点において第１の実施の形態と異なる。
　図１２は、本技術の第３の実施の形態における比較器３３０の一構成例を示す回路図である。この第３の実施の形態の比較器３３０は、抵抗３６１および３６２をさらに設けた点において第１の実施の形態と異なる。
　抵抗３６１の一端は、差動トランジスタ３３２のドレインに接続され、他端は、カレントミラートランジスタ３３７のドレインに接続される。抵抗３６２の一端は、差動トランジスタ３３３のドレインに接続され、他端は、カレントミラートランジスタ３３８のドレインに接続される。なお、抵抗３６１は、特許請求の範囲に記載の入力側抵抗の一例であり、抵抗３６２は、特許請求の範囲に記載の出力側抵抗の一例である。
　また、カレントミラートランジスタ３３７のゲートは、抵抗３６１および差動トランジスタ３３２の接続点に接続される。オートゼロスイッチ３３４は、差動トランジスタ３３２のゲートと、抵抗３６１およびカレントミラートランジスタ３３７の接続点とを短絡する。オートゼロスイッチ３３５は、差動トランジスタ３３３のゲートと、抵抗３６２およびカレントミラートランジスタ３３８の接続点とを短絡する。
　また、制御トランジスタ３３６のソースは、抵抗３６１およびカレントミラートランジスタ３３７の接続点に接続される。
　上述の構成において、オートゼロスイッチ３３４および３３５が閉状態の際の電源電圧ＶＤＤ１は、次の式により表される。
　　ＶＤＤ１＝ＶｄｓＴ＋ＶｇｓＰ＋ＶｇｓＮ－ＶＲ　　　　　・・・式６
上式において、ＶｄｓＴは、テール電流源３３１をｐＭＯＳトランジスタにより実現した際の、そのトランジスタのドレイン－ソース間電圧である。ＶｇｓＰは、オートゼロ動作の際のＰ型の差動トランジスタ３３２および３３３のゲート－ソース間電圧である。ＶｇｓＮは、Ｎ型のカレントミラートランジスタ３３７および３３８のゲート－ソース間電圧である。ＶＲは、抵抗３６１および３６２のそれぞれの端子間電圧である。
　これに対して、抵抗３６１および３６２を設けない第１の実施の形態において、オートゼロスイッチ３３４および３３５が閉状態の際の電源電圧ＶＤＤ１は、次の式により表される。
　　ＶＤＤ１＝ＶｄｓＴ＋ＶｇｓＰ＋ＶｇｓＮ　　　　　　　・・・式７
　式６および式７に例示したように、抵抗３６１および３６２を設けることにより、差動増幅回路が正常に動作可能な最低限の電源電圧ＶＤＤ１を低下させることができる。これにより、比較器３３０の消費電力を削減することができる。
　図１３は、本技術の第３の実施の形態における分圧回路３４０の一構成例を示す回路図である。この第３の実施の形態の分圧回路３４０は、キャパシタ３４１乃至３４５と、スイッチ３４６乃至３４９とを備える。
　キャパシタ３４１乃至３４５の一端は、差動トランジスタ３３２のゲートに共通に接続される。キャパシタ３４１の他端は、画素アレイ部２１３に接続され、キャパシタ３４５の他端は、ＤＡＣ２１２に接続される。
　スイッチ３４６は、タイミング制御部２１４の制御に従って、キャパシタ３４１の他端と、キャパシタ３４２の他端との間の経路を開閉するものである。スイッチ３４７は、タイミング制御部２１４の制御に従って、キャパシタ３４２の他端と、キャパシタ３４３の他端との間の経路を開閉するものである。スイッチ３４８は、タイミング制御部２１４の制御に従って、キャパシタ３４３の他端と、キャパシタ３４４の他端との間の経路を開閉するものである。スイッチ３４９は、タイミング制御部２１４の制御に従って、キャパシタ３４４の他端と、キャパシタ３４５の他端との間の経路を開閉するものである。
　タイミング制御部２１４は、スイッチ３４６乃至３４９のそれぞれを制御して、垂直信号線側の入力容量と、ＤＡＣ２１２側の入力容量との比率を変更することができる。これにより、分圧比を必要に応じて切り替えることができる。
　なお、キャパシタ３４１乃至３４５の５つのキャパシタを設けているが、キャパシタの個数は、５個に限定されない。スイッチについても同様に４個に限定されない。また、第２の実施の形態に、第３の実施の形態の分圧回路３４０を適用することもできる。
　このように、本技術の第３の実施の形態によれば、差動トランジスタ３３２および３３３とカレントミラー回路との間に抵抗３６１および３６２を挿入したため、それらの端子電圧の分、必要最低限の電源電圧ＶＤＤを低下させることができる。これにより、比較器３３０の消費電力を削減することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、Ｐ型の差動トランジスタ３３２および３３３を設けた差動増幅回路により差動増幅を行っていたが、この構成では、画素信号の信号レベルがリセットレベルより高くなる場合に、差動増幅を行うことができない。この第４の実施の形態の比較器３３０は、Ｎ型の差動トランジスタを設けた点において第１の実施の形態と異なる。
　図１４は、本技術の第４の実施の形態における比較器３３０の一構成例を示す回路図である。この第４の実施の形態の比較器３３０は、制御トランジスタ３７１と、カレントミラートランジスタ３７２および３７３と、オートゼロスイッチ３７４および３７５と、差動トランジスタ３７６および３７７とを備える。また、この比較器３３０は、テール電流源３７８、キャパシタ３７９および分圧回路３４０をさらに備える。
　制御トランジスタ３７１、差動トランジスタ３７６および差動トランジスタ３７７として、ｎＭＯＳトランジスタが用いられる。また、カレントミラートランジスタ３７２および３７３として、ｐＭＯＳトランジスタが用いられる。
　制御トランジスタ３７１およびカレントミラートランジスタ３７２は、電源電圧ＶＤＤの端子と、差動トランジスタ３７６との間において、並列に接続される。カレントミラートランジスタ３７２は、ダイオード接続される。カレントミラートランジスタ３７３および差動トランジスタ３７７は、電源電圧ＶＤＤの端子とテール電流源３７８との間において直列に接続される。差動トランジスタ３７６および３７７のそれぞれのソースは、テール電流源３７８に共通に接続される。
　また、制御トランジスタ３７１および差動トランジスタ３７６のゲートは、分圧回路３４０に共通に接続される。キャパシタ３７９は、差動トランジスタ３７７のゲートと基準電位の端子との間に挿入される。
　オートゼロスイッチ３７４は、タイミング制御部２１４の制御に従って、差動トランジスタ３７６のゲートとドレインとの間を短絡する。一方、オートゼロスイッチ３７５は、タイミング制御部２１４の制御に従って、差動トランジスタ３７７のゲートとドレインとの間を短絡する。
　なお、差動トランジスタ３７６は、特許請求の範囲に記載の入力側差動トランジスタの一例である。差動トランジスタ３７７は、特許請求の範囲に記載の出力側差動トランジスタの一例である。また、カレントミラートランジスタ３７２は、特許請求の範囲に記載の入力側カレントミラートランジスタの一例である。カレントミラートランジスタ３７３は、特許請求の範囲に記載の出力側カレントミラートランジスタの一例である。
　画素２２０が正電荷を蓄積する場合、信号レベルは、リセットレベルよりも高くなる。この場合には、信号レベルが非常に高い（すなわち、振幅が大きい）場合に、差動トランジスタ３７６のゲート－ソース間電圧が高くなる。
　また、画素信号Ｖｉｎの信号レベルが所定値より高い場合に、制御トランジスタ３７１がドレイン電圧Ｖ２を高くし、差動トランジスタ３７６のゲート－ソース間電圧を低下させる。これにより、差動トランジスタ３７６の寄生容量の増大を抑制することができる。
　なお、第４の実施の形態の比較器３３０に、第２の実施の形態や第３の実施の形態を適用することもできる。
　このように、本技術の第４の実施の形態によれば、Ｎ型の制御トランジスタ３７１が差動トランジスタ３７６のゲート－ソース間電圧を低下させるため、信号レベルがリセットレベルよりも高くなる場合であっても、寄生容量の増大を抑制することができる。
　＜５．内視鏡手術システムへの応用例＞
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図１５は、本開示に係る技術が適用され得る内視鏡手術システム５０００の概略的な構成の一例を示す図である。図１５では、術者（医師）５０６７が、内視鏡手術システム５０００を用いて、患者ベッド５０６９上の患者５０７１に手術を行っている様子が図示されている。図示するように、内視鏡手術システム５０００は、内視鏡５００１と、その他の術具５０１７と、内視鏡５００１を支持する支持アーム装置５０２７と、内視鏡下手術のための各種の装置が搭載されたカート５０３７と、から構成される。
　内視鏡手術では、腹壁を切って開腹する代わりに、トロッカ５０２５ａ～５０２５ｄと呼ばれる筒状の開孔器具が腹壁に複数穿刺される。そして、トロッカ５０２５ａ～５０２５ｄから、内視鏡５００１の鏡筒５００３や、その他の術具５０１７が患者５０７１の体腔内に挿入される。図示する例では、その他の術具５０１７として、気腹チューブ５０１９、エネルギー処置具５０２１及び鉗子５０２３が、患者５０７１の体腔内に挿入されている。また、エネルギー処置具５０２１は、高周波電流や超音波振動により、組織の切開及び剥離、又は血管の封止等を行う処置具である。ただし、図示する術具５０１７はあくまで一例であり、術具５０１７としては、例えば攝子、レトラクタ等、一般的に内視鏡下手術において用いられる各種の術具が用いられてよい。
　内視鏡５００１によって撮影された患者５０７１の体腔内の術部の画像が、表示装置５０４１に表示される。術者５０６７は、表示装置５０４１に表示された術部の画像をリアルタイムで見ながら、エネルギー処置具５０２１や鉗子５０２３を用いて、例えば患部を切除する等の処置を行う。なお、図示は省略しているが、気腹チューブ５０１９、エネルギー処置具５０２１及び鉗子５０２３は、手術中に、術者５０６７又は助手等によって支持される。
　（支持アーム装置）
　支持アーム装置５０２７は、ベース部５０２９から延伸するアーム部５０３１を備える。図示する例では、アーム部５０３１は、関節部５０３３ａ、５０３３ｂ、５０３３ｃ、及びリンク５０３５ａ、５０３５ｂから構成されており、アーム制御装置５０４５からの制御により駆動される。アーム部５０３１によって内視鏡５００１が支持され、その位置及び姿勢が制御される。これにより、内視鏡５００１の安定的な位置の固定が実現され得る。
　（内視鏡）
　内視鏡５００１は、先端から所定の長さの領域が患者５０７１の体腔内に挿入される鏡筒５００３と、鏡筒５００３の基端に接続されるカメラヘッド５００５と、から構成される。図示する例では、硬性の鏡筒５００３を有するいわゆる硬性鏡として構成される内視鏡５００１を図示しているが、内視鏡５００１は、軟性の鏡筒５００３を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒５００３の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡５００１には光源装置５０４３が接続されており、当該光源装置５０４３によって生成された光が、鏡筒５００３の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者５０７１の体腔内の観察対象に向かって照射される。なお、内視鏡５００１は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド５００５の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：Camera　Control　Unit）５０３９に送信される。なお、カメラヘッド５００５には、その光学系を適宜駆動させることにより、倍率及び焦点距離を調整する機能が搭載される。
　なお、例えば立体視（３Ｄ表示）等に対応するために、カメラヘッド５００５には撮像素子が複数設けられてもよい。この場合、鏡筒５００３の内部には、当該複数の撮像素子のそれぞれに観察光を導光するために、リレー光学系が複数系統設けられる。
　（カートに搭載される各種の装置）
　ＣＣＵ５０３９は、ＣＰＵ（Central　Processing　Unit）やＧＰＵ（Graphics　Processing　Unit）等によって構成され、内視鏡５００１及び表示装置５０４１の動作を統括的に制御する。具体的には、ＣＣＵ５０３９は、カメラヘッド５００５から受け取った画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。ＣＣＵ５０３９は、当該画像処理を施した画像信号を表示装置５０４１に提供する。また、ＣＣＵ５０３９は、カメラヘッド５００５に対して制御信号を送信し、その駆動を制御する。当該制御信号には、倍率や焦点距離等、撮像条件に関する情報が含まれ得る。
　表示装置５０４１は、ＣＣＵ５０３９からの制御により、当該ＣＣＵ５０３９によって画像処理が施された画像信号に基づく画像を表示する。内視鏡５００１が例えば４Ｋ（水平画素数３８４０×垂直画素数２１６０）又は８Ｋ（水平画素数７６８０×垂直画素数４３２０）等の高解像度の撮影に対応したものである場合、及び／又は３Ｄ表示に対応したものである場合には、表示装置５０４１としては、それぞれに対応して、高解像度の表示が可能なもの、及び／又は３Ｄ表示可能なものが用いられ得る。４Ｋ又は８Ｋ等の高解像度の撮影に対応したものである場合、表示装置５０４１として５５インチ以上のサイズのものを用いることで一層の没入感が得られる。また、用途に応じて、解像度、サイズが異なる複数の表示装置５０４１が設けられてもよい。
　光源装置５０４３は、例えばＬＥＤ（light　emitting　diode）等の光源から構成され、術部を撮影する際の照射光を内視鏡５００１に供給する。
　アーム制御装置５０４５は、例えばＣＰＵ等のプロセッサによって構成され、所定のプログラムに従って動作することにより、所定の制御方式に従って支持アーム装置５０２７のアーム部５０３１の駆動を制御する。
　入力装置５０４７は、内視鏡手術システム５０００に対する入力インタフェースである。ユーザは、入力装置５０４７を介して、内視鏡手術システム５０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、入力装置５０４７を介して、患者の身体情報や、手術の術式についての情報等、手術に関する各種の情報を入力する。また、例えば、ユーザは、入力装置５０４７を介して、アーム部５０３１を駆動させる旨の指示や、内視鏡５００１による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示、エネルギー処置具５０２１を駆動させる旨の指示等を入力する。
　入力装置５０４７の種類は限定されず、入力装置５０４７は各種の公知の入力装置であってよい。入力装置５０４７としては、例えば、マウス、キーボード、タッチパネル、スイッチ、フットスイッチ５０５７及び／又はレバー等が適用され得る。入力装置５０４７としてタッチパネルが用いられる場合には、当該タッチパネルは表示装置５０４１の表示面上に設けられてもよい。
　あるいは、入力装置５０４７は、例えばメガネ型のウェアラブルデバイスやＨＭＤ（Head　Mounted　Display）等の、ユーザによって装着されるデバイスであり、これらのデバイスによって検出されるユーザのジェスチャや視線に応じて各種の入力が行われる。また、入力装置５０４７は、ユーザの動きを検出可能なカメラを含み、当該カメラによって撮像された映像から検出されるユーザのジェスチャや視線に応じて各種の入力が行われる。更に、入力装置５０４７は、ユーザの声を収音可能なマイクロフォンを含み、当該マイクロフォンを介して音声によって各種の入力が行われる。このように、入力装置５０４７が非接触で各種の情報を入力可能に構成されることにより、特に清潔域に属するユーザ（例えば術者５０６７）が、不潔域に属する機器を非接触で操作することが可能となる。また、ユーザは、所持している術具から手を離すことなく機器を操作することが可能となるため、ユーザの利便性が向上する。
　処置具制御装置５０４９は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具５０２１の駆動を制御する。気腹装置５０５１は、内視鏡５００１による視野の確保及び術者の作業空間の確保の目的で、患者５０７１の体腔を膨らめるために、気腹チューブ５０１９を介して当該体腔内にガスを送り込む。レコーダ５０５３は、手術に関する各種の情報を記録可能な装置である。プリンタ５０５５は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　以下、内視鏡手術システム５０００において特に特徴的な構成について、更に詳細に説明する。
　（支持アーム装置）
　支持アーム装置５０２７は、基台であるベース部５０２９と、ベース部５０２９から延伸するアーム部５０３１と、を備える。図示する例では、アーム部５０３１は、複数の関節部５０３３ａ、５０３３ｂ、５０３３ｃと、関節部５０３３ｂによって連結される複数のリンク５０３５ａ、５０３５ｂと、から構成されているが、図１５では、簡単のため、アーム部５０３１の構成を簡略化して図示している。実際には、アーム部５０３１が所望の自由度を有するように、関節部５０３３ａ～５０３３ｃ及びリンク５０３５ａ、５０３５ｂの形状、数及び配置、並びに関節部５０３３ａ～５０３３ｃの回転軸の方向等が適宜設定され得る。例えば、アーム部５０３１は、好適に、６自由度以上の自由度を有するように構成され得る。これにより、アーム部５０３１の可動範囲内において内視鏡５００１を自由に移動させることが可能になるため、所望の方向から内視鏡５００１の鏡筒５００３を患者５０７１の体腔内に挿入することが可能になる。
　関節部５０３３ａ～５０３３ｃにはアクチュエータが設けられており、関節部５０３３ａ～５０３３ｃは当該アクチュエータの駆動により所定の回転軸まわりに回転可能に構成されている。当該アクチュエータの駆動がアーム制御装置５０４５によって制御されることにより、各関節部５０３３ａ～５０３３ｃの回転角度が制御され、アーム部５０３１の駆動が制御される。これにより、内視鏡５００１の位置及び姿勢の制御が実現され得る。この際、アーム制御装置５０４５は、力制御又は位置制御等、各種の公知の制御方式によってアーム部５０３１の駆動を制御することができる。
　例えば、術者５０６７が、入力装置５０４７（フットスイッチ５０５７を含む）を介して適宜操作入力を行うことにより、当該操作入力に応じてアーム制御装置５０４５によってアーム部５０３１の駆動が適宜制御され、内視鏡５００１の位置及び姿勢が制御されてよい。当該制御により、アーム部５０３１の先端の内視鏡５００１を任意の位置から任意の位置まで移動させた後、その移動後の位置で固定的に支持することができる。なお、アーム部５０３１は、いわゆるマスタースレイブ方式で操作されてもよい。この場合、アーム部５０３１は、手術室から離れた場所に設置される入力装置５０４７を介してユーザによって遠隔操作され得る。
　また、力制御が適用される場合には、アーム制御装置５０４５は、ユーザからの外力を受け、その外力にならってスムーズにアーム部５０３１が移動するように、各関節部５０３３ａ～５０３３ｃのアクチュエータを駆動させる、いわゆるパワーアシスト制御を行ってもよい。これにより、ユーザが直接アーム部５０３１に触れながらアーム部５０３１を移動させる際に、比較的軽い力で当該アーム部５０３１を移動させることができる。従って、より直感的に、より簡易な操作で内視鏡５００１を移動させることが可能となり、ユーザの利便性を向上させることができる。
　ここで、一般的に、内視鏡下手術では、スコピストと呼ばれる医師によって内視鏡５００１が支持されていた。これに対して、支持アーム装置５０２７を用いることにより、人手によらずに内視鏡５００１の位置をより確実に固定することが可能になるため、術部の画像を安定的に得ることができ、手術を円滑に行うことが可能になる。
　なお、アーム制御装置５０４５は必ずしもカート５０３７に設けられなくてもよい。また、アーム制御装置５０４５は必ずしも１つの装置でなくてもよい。例えば、アーム制御装置５０４５は、支持アーム装置５０２７のアーム部５０３１の各関節部５０３３ａ～５０３３ｃにそれぞれ設けられてもよく、複数のアーム制御装置５０４５が互いに協働することにより、アーム部５０３１の駆動制御が実現されてもよい。
　（光源装置）
　光源装置５０４３は、内視鏡５００１に術部を撮影する際の照射光を供給する。光源装置５０４３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成される。このとき、ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置５０４３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド５００５の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置５０４３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド５００５の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置５０４３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow　Band　Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察するもの（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得るもの等が行われ得る。光源装置５０４３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　（カメラヘッド及びＣＣＵ）
　図１６を参照して、内視鏡５００１のカメラヘッド５００５及びＣＣＵ５０３９の機能についてより詳細に説明する。図１６は、図１５に示すカメラヘッド５００５及びＣＣＵ５０３９の機能構成の一例を示すブロック図である。
　図１６を参照すると、カメラヘッド５００５は、その機能として、レンズユニット５００７と、撮像部５００９と、駆動部５０１１と、通信部５０１３と、カメラヘッド制御部５０１５と、を有する。また、ＣＣＵ５０３９は、その機能として、通信部５０５９と、画像処理部５０６１と、制御部５０６３と、を有する。カメラヘッド５００５とＣＣＵ５０３９とは、伝送ケーブル５０６５によって双方向に通信可能に接続されている。
　まず、カメラヘッド５００５の機能構成について説明する。レンズユニット５００７は、鏡筒５００３との接続部に設けられる光学系である。鏡筒５００３の先端から取り込まれた観察光は、カメラヘッド５００５まで導光され、当該レンズユニット５００７に入射する。レンズユニット５００７は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。レンズユニット５００７は、撮像部５００９の撮像素子の受光面上に観察光を集光するように、その光学特性が調整されている。また、ズームレンズ及びフォーカスレンズは、撮像画像の倍率及び焦点の調整のため、その光軸上の位置が移動可能に構成される。
　撮像部５００９は撮像素子によって構成され、レンズユニット５００７の後段に配置される。レンズユニット５００７を通過した観察光は、当該撮像素子の受光面に集光され、光電変換によって、観察像に対応した画像信号が生成される。撮像部５００９によって生成された画像信号は、通信部５０１３に提供される。
　撮像部５００９を構成する撮像素子としては、例えばＣＭＯＳ（Complementary　Metal　Oxide　Semiconductor）タイプのイメージセンサであり、Ｂａｙｅｒ配列を有するカラー撮影可能なものが用いられる。なお、当該撮像素子としては、例えば４Ｋ以上の高解像度の画像の撮影に対応可能なものが用いられてもよい。術部の画像が高解像度で得られることにより、術者５０６７は、当該術部の様子をより詳細に把握することができ、手術をより円滑に進行することが可能となる。
　また、撮像部５００９を構成する撮像素子は、３Ｄ表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成される。３Ｄ表示が行われることにより、術者５０６７は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部５００９が多板式で構成される場合には、各撮像素子に対応して、レンズユニット５００７も複数系統設けられる。
　また、撮像部５００９は、必ずしもカメラヘッド５００５に設けられなくてもよい。例えば、撮像部５００９は、鏡筒５００３の内部に、対物レンズの直後に設けられてもよい。
　駆動部５０１１は、アクチュエータによって構成され、カメラヘッド制御部５０１５からの制御により、レンズユニット５００７のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部５００９による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部５０１３は、ＣＣＵ５０３９との間で各種の情報を送受信するための通信装置によって構成される。通信部５０１３は、撮像部５００９から得た画像信号をＲＡＷデータとして伝送ケーブル５０６５を介してＣＣＵ５０３９に送信する。この際、術部の撮像画像を低レイテンシで表示するために、当該画像信号は光通信によって送信されることが好ましい。手術の際には、術者５０６７が撮像画像によって患部の状態を観察しながら手術を行うため、より安全で確実な手術のためには、術部の動画像が可能な限りリアルタイムに表示されることが求められるからである。光通信が行われる場合には、通信部５０１３には、電気信号を光信号に変換する光電変換モジュールが設けられる。画像信号は当該光電変換モジュールによって光信号に変換された後、伝送ケーブル５０６５を介してＣＣＵ５０３９に送信される。
　また、通信部５０１３は、ＣＣＵ５０３９から、カメラヘッド５００５の駆動を制御するための制御信号を受信する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。通信部５０１３は、受信した制御信号をカメラヘッド制御部５０１５に提供する。なお、ＣＣＵ５０３９からの制御信号も、光通信によって伝送されてもよい。この場合、通信部５０１３には、光信号を電気信号に変換する光電変換モジュールが設けられ、制御信号は当該光電変換モジュールによって電気信号に変換された後、カメラヘッド制御部５０１５に提供される。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、取得された画像信号に基づいてＣＣＵ５０３９の制御部５０６３によって自動的に設定される。つまり、いわゆるＡＥ（Auto　Exposure）機能、ＡＦ（Auto　Focus）機能及びＡＷＢ（Auto　White　Balance）機能が内視鏡５００１に搭載される。
　カメラヘッド制御部５０１５は、通信部５０１３を介して受信したＣＣＵ５０３９からの制御信号に基づいて、カメラヘッド５００５の駆動を制御する。例えば、カメラヘッド制御部５０１５は、撮像画像のフレームレートを指定する旨の情報及び／又は撮像時の露光を指定する旨の情報に基づいて、撮像部５００９の撮像素子の駆動を制御する。また、例えば、カメラヘッド制御部５０１５は、撮像画像の倍率及び焦点を指定する旨の情報に基づいて、駆動部５０１１を介してレンズユニット５００７のズームレンズ及びフォーカスレンズを適宜移動させる。カメラヘッド制御部５０１５は、更に、鏡筒５００３やカメラヘッド５００５を識別するための情報を記憶する機能を備えてもよい。
　なお、レンズユニット５００７や撮像部５００９等の構成を、気密性及び防水性が高い密閉構造内に配置することで、カメラヘッド５００５について、オートクレーブ滅菌処理に対する耐性を持たせることができる。
　次に、ＣＣＵ５０３９の機能構成について説明する。通信部５０５９は、カメラヘッド５００５との間で各種の情報を送受信するための通信装置によって構成される。通信部５０５９は、カメラヘッド５００５から、伝送ケーブル５０６５を介して送信される画像信号を受信する。この際、上記のように、当該画像信号は好適に光通信によって送信され得る。この場合、光通信に対応して、通信部５０５９には、光信号を電気信号に変換する光電変換モジュールが設けられる。通信部５０５９は、電気信号に変換した画像信号を画像処理部５０６１に提供する。
　また、通信部５０５９は、カメラヘッド５００５に対して、カメラヘッド５００５の駆動を制御するための制御信号を送信する。当該制御信号も光通信によって送信されてよい。
　画像処理部５０６１は、カメラヘッド５００５から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。当該画像処理としては、例えば現像処理、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Noise　reduction）処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の公知の信号処理が含まれる。また、画像処理部５０６１は、ＡＥ、ＡＦ及びＡＷＢを行うための、画像信号に対する検波処理を行う。
　画像処理部５０６１は、ＣＰＵやＧＰＵ等のプロセッサによって構成され、当該プロセッサが所定のプログラムに従って動作することにより、上述した画像処理や検波処理が行われ得る。なお、画像処理部５０６１が複数のＧＰＵによって構成される場合には、画像処理部５０６１は、画像信号に係る情報を適宜分割し、これら複数のＧＰＵによって並列的に画像処理を行う。
　制御部５０６３は、内視鏡５００１による術部の撮像、及びその撮像画像の表示に関する各種の制御を行う。例えば、制御部５０６３は、カメラヘッド５００５の駆動を制御するための制御信号を生成する。この際、撮像条件がユーザによって入力されている場合には、制御部５０６３は、当該ユーザによる入力に基づいて制御信号を生成する。あるいは、内視鏡５００１にＡＥ機能、ＡＦ機能及びＡＷＢ機能が搭載されている場合には、制御部５０６３は、画像処理部５０６１による検波処理の結果に応じて、最適な露出値、焦点距離及びホワイトバランスを適宜算出し、制御信号を生成する。
　また、制御部５０６３は、画像処理部５０６１によって画像処理が施された画像信号に基づいて、術部の画像を表示装置５０４１に表示させる。この際、制御部５０６３は、各種の画像認識技術を用いて術部画像内における各種の物体を認識する。例えば、制御部５０６３は、術部画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具５０２１使用時のミスト等を認識することができる。制御部５０６３は、表示装置５０４１に術部の画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させる。手術支援情報が重畳表示され、術者５０６７に提示されることにより、より安全かつ確実に手術を進めることが可能になる。
　カメラヘッド５００５及びＣＣＵ５０３９を接続する伝送ケーブル５０６５は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル５０６５を用いて有線で通信が行われていたが、カメラヘッド５００５とＣＣＵ５０３９との間の通信は無線で行われてもよい。両者の間の通信が無線で行われる場合には、伝送ケーブル５０６５を手術室内に敷設する必要がなくなるため、手術室内における医療スタッフの移動が当該伝送ケーブル５０６５によって妨げられる事態が解消され得る。
　以上、本開示に係る技術が適用され得る内視鏡手術システム５０００の一例について説明した。なお、ここでは、一例として内視鏡手術システム５０００について説明したが、本開示に係る技術が適用され得るシステムはかかる例に限定されない。例えば、本開示に係る技術は、検査用軟性内視鏡システムや顕微鏡手術システムに適用されてもよい。
　本開示に係る技術は、以上説明した構成のうち、撮像部５００９に好適に適用され得る。具体的には、図１の撮像装置１００を、撮像部５００９に適用することができる。撮像部５００９に本開示に係る技術を適用することにより、ストリーキングを抑制し、より鮮明な術部画像を得ることができるため、手術をより安全にかつより確実に行うことが可能になる。
　＜６．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１８は、撮像部１２０３１の設置位置の例を示す図である。
　図１８では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には図１の撮像装置１００を、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ストリーキングを抑制し、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本技術は以下のような構成もとることができる。
（１）入力された入力電圧と所定の参照電圧との分圧を供給する分圧回路と、
　ゲートに入力された前記分圧と所定のソース電圧との間のゲート－ソース間電圧に応じたドレイン電流を出力する入力側差動トランジスタと、
　前記ドレイン電流に応じた電圧を前記入力電圧と前記参照電圧との比較結果として出力する出力側差動トランジスタと、
　前記入力電圧が所定範囲外の値である場合には前記ゲート－ソース間電圧を低下させる制御トランジスタと
を具備する固体撮像素子。
（２）前記入力側差動トランジスタのソースと前記出力側差動トランジスタのソースとに共通に接続されたテール電流源と、
　前記入力側差動トランジスタのドレインに自身のドレインおよびゲートが接続された入力側カレントミラートランジスタと、
　前記出力側差動トランジスタのドレインに自身のドレインが接続され、前記入力側カレントミラートランジスタのゲートに自身のゲートが接続された出力側カレントミラートランジスタと
をさらに具備し、
　前記制御トランジスタのゲートは、前記分圧回路の出力ノードに接続され、ソースは、前記入力側差動トランジスタおよび前記入力側カレントミラートランジスタの接続点に接続される
前記（１）記載の固体撮像素子。
（３）前記入力側差動トランジスタのソースと前記出力側差動トランジスタのソースとに共通に接続されたテール電流源と、
　前記入力側差動トランジスタのドレインに一端が接続された入力側抵抗と、
　前記出力側差動トランジスタのドレインに一端が接続された出力側抵抗と
をさらに具備し、
　前記制御トランジスタのゲートは、前記分圧回路の出力ノードに接続され、ソースは、前記入力側差動トランジスタおよび前記入力側抵抗の接続点に接続される
前記（１）記載の固体撮像素子。
（４）前記入力側差動トランジスタおよび前記入力側抵抗の接続点がゲートに接続され、前記入力側抵抗の他端がドレインに接続された入力側カレントミラートランジスタと、
　前記出力側抵抗の他端に自身のドレインが接続され、前記入力側カレントミラートランジスタのゲートに自身のゲートが接続された出力側カレントミラートランジスタと
をさらに具備する
前記（３）記載の固体撮像素子。
（５）前記入力側差動トランジスタ、前記出力側差動トランジスタおよび前記制御トランジスタは、Ｐ型トランジスタであり、
　前記制御トランジスタは、前記入力電圧が所定値より低い場合には前記入力側差動トランジスタのドレイン電圧を低くする
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記入力側差動トランジスタ、前記出力側差動トランジスタおよび前記制御トランジスタは、Ｎ型トランジスタであり、
　前記制御トランジスタは、前記入力電圧が所定値より高い場合には前記入力側差動トランジスタのドレイン電圧を高くする
前記（１）から（４）のいずれかに記載の固体撮像素子。
（７）前記分圧回路は、制御信号に従って前記入力電圧と前記参照電圧との分圧比を変更する
前記（１）から（６）のいずれかに記載の固体撮像素子。
（８）入力された入力電圧と所定の参照電圧との分圧を供給する分圧回路と、
　ゲートに入力された前記分圧と所定のソース電圧との間のゲート－ソース間電圧に応じたドレイン電流を出力する入力側差動トランジスタと、
　前記ドレイン電流に応じた電圧を前記入力電圧と前記参照電圧との比較結果として出力する出力側差動トランジスタと、
　前記入力電圧が所定範囲外の値である場合には前記ゲート－ソース間電圧を低下させる制御トランジスタと、
　前記比較結果に基づいて計数値を計数するカウンタと
を具備する撮像装置。
　１００　撮像装置
　１１０　光学部
　１２０　ＤＳＰ回路
　１３０　表示部
　１４０　操作部
　１５０　バス
　１６０　フレームメモリ
　１７０　記憶部
　１８０　電源部
　２００　固体撮像素子
　２０１　受光チップ
　２０２　回路チップ
　２１１　行選択部
　２１２　ＤＡＣ
　２１３　画素アレイ部
　２１４　タイミング制御部
　２１５　水平転送走査部
　２１６　信号処理部
　２２０　画素
　２２１　光電変換素子
　２２２　転送トランジスタ
　２２３　リセットトランジスタ
　２２４　浮遊拡散層
　２２５　増幅トランジスタ
　２２６　選択トランジスタ
　２３０　定電流源部
　２３１　定電流源
　３００　アナログデジタル変換部
　３１０　カウンタ
　３２０　ラッチ
　３３０　比較器
　３３１、３７８　テール電流源
　３３２、３３３、３７６、３７７　差動トランジスタ
　３３４、３３５、３７４、３７５　オートゼロスイッチ
　３３６、３７１　制御トランジスタ
　３３７、３３８、３７２．３７３　カレントミラートランジスタ
　３３９、３４１～３４５、３７９　キャパシタ
　３４０　分圧回路
　３４６～３４９　スイッチ
　３５１、３５２、３６１、３６２　抵抗
　５００９、１２０３１　撮像部

Claims (8)

  1. 　入力された入力電圧と所定の参照電圧との分圧を供給する分圧回路と、
    　ゲートに入力された前記分圧と所定のソース電圧との間のゲート－ソース間電圧に応じたドレイン電流を出力する入力側差動トランジスタと、
    　前記ドレイン電流に応じた電圧を前記入力電圧と前記参照電圧との比較結果として出力する出力側差動トランジスタと、
    　前記入力電圧が所定範囲外の値である場合には前記ゲート－ソース間電圧を低下させる制御トランジスタと
    を具備する固体撮像素子。
  2. 　前記入力側差動トランジスタのソースと前記出力側差動トランジスタのソースとに共通に接続されたテール電流源と、
    　前記入力側差動トランジスタのドレインに自身のドレインおよびゲートが接続された入力側カレントミラートランジスタと、
    　前記出力側差動トランジスタのドレインに自身のドレインが接続され、前記入力側カレントミラートランジスタのゲートに自身のゲートが接続された出力側カレントミラートランジスタと
    をさらに具備し、
    　前記制御トランジスタのゲートは、前記分圧回路の出力ノードに接続され、ソースは、前記入力側差動トランジスタおよび前記入力側カレントミラートランジスタの接続点に接続される
    請求項１記載の固体撮像素子。
  3. 　前記入力側差動トランジスタのソースと前記出力側差動トランジスタのソースとに共通に接続されたテール電流源と、
    　前記入力側差動トランジスタのドレインに一端が接続された入力側抵抗と、
    　前記出力側差動トランジスタのドレインに一端が接続された出力側抵抗と
    をさらに具備し、
    　前記制御トランジスタのゲートは、前記分圧回路の出力ノードに接続され、ソースは、前記入力側差動トランジスタおよび前記入力側抵抗の接続点に接続される
    請求項１記載の固体撮像素子。
  4. 　前記入力側差動トランジスタおよび前記入力側抵抗の接続点がゲートに接続され、前記入力側抵抗の他端がドレインに接続された入力側カレントミラートランジスタと、
    　前記出力側抵抗の他端に自身のドレインが接続され、前記入力側カレントミラートランジスタのゲートに自身のゲートが接続された出力側カレントミラートランジスタと
    をさらに具備する
    請求項３記載の固体撮像素子。
  5. 　前記入力側差動トランジスタ、前記出力側差動トランジスタおよび前記制御トランジスタは、Ｐ型トランジスタであり、
    　前記制御トランジスタは、前記入力電圧が所定値より低い場合には前記入力側差動トランジスタのドレイン電圧を低くする
    請求項１記載の固体撮像素子。
  6. 　前記入力側差動トランジスタ、前記出力側差動トランジスタおよび前記制御トランジスタは、Ｎ型トランジスタであり、
    　前記制御トランジスタは、前記入力電圧が所定値より高い場合には前記入力側差動トランジスタのドレイン電圧を高くする
    請求項１記載の固体撮像素子。
  7. 　前記分圧回路は、制御信号に従って前記入力電圧と前記参照電圧との分圧比を変更する
    請求項１記載の固体撮像素子。
  8. 　入力された入力電圧と所定の参照電圧との分圧を供給する分圧回路と、
    　ゲートに入力された前記分圧と所定のソース電圧との間のゲート－ソース間電圧に応じたドレイン電流を出力する入力側差動トランジスタと、
    　前記ドレイン電流に応じた電圧を前記入力電圧と前記参照電圧との比較結果として出力する出力側差動トランジスタと、
    　前記入力電圧が所定範囲外の値である場合には前記ゲート－ソース間電圧を低下させる制御トランジスタと、
    　前記比較結果に基づいて計数値を計数するカウンタと
    を具備する撮像装置。
PCT/JP2019/046089 2019-03-14 2019-11-26 固体撮像素子、および、撮像装置 Ceased WO2020183808A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/436,820 US11653119B2 (en) 2019-03-14 2019-11-26 Solid-state image sensor and imaging device
KR1020217028721A KR102901868B1 (ko) 2019-03-14 2019-11-26 고체 촬상 소자, 및 촬상 장치
CN201980091083.0A CN113383495B (zh) 2019-03-14 2019-11-26 固态摄像元件和摄像装置
JP2021505507A JP7422133B2 (ja) 2019-03-14 2019-11-26 固体撮像素子、および、撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019046578 2019-03-14
JP2019-046578 2019-03-14

Publications (1)

Publication Number Publication Date
WO2020183808A1 true WO2020183808A1 (ja) 2020-09-17

Family

ID=72427903

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/046089 Ceased WO2020183808A1 (ja) 2019-03-14 2019-11-26 固体撮像素子、および、撮像装置

Country Status (6)

Country Link
US (1) US11653119B2 (ja)
JP (1) JP7422133B2 (ja)
KR (1) KR102901868B1 (ja)
CN (1) CN113383495B (ja)
TW (1) TWI837273B (ja)
WO (1) WO2020183808A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026023400A1 (ja) * 2024-07-23 2026-01-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子、駆動方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012903A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
JP7115493B2 (ja) * 2017-11-01 2022-08-09 ソニーグループ株式会社 手術アームシステム及び手術アーム制御システム
WO2020053921A1 (ja) * 2018-09-10 2020-03-19 オリンパス株式会社 半導体装置
JP7659385B2 (ja) * 2020-12-01 2025-04-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US12249999B2 (en) 2023-02-17 2025-03-11 Omnivision Technologies, Inc. Dual gain column structure for column power area efficiency
US12114092B2 (en) * 2023-02-17 2024-10-08 Omnivision Technologies, Inc. Dual gain column structure for column power area efficiency

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110249162A1 (en) * 2010-04-13 2011-10-13 Stmicroelectronics (Research & Development) Limited Analog to digital conversion in image sensors
US20170054931A1 (en) * 2015-08-17 2017-02-23 Omnivision Technologies, Inc. Readout circuitry to mitigate column fixed pattern noise of an image sensor
JP2018148541A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
WO2019026564A1 (ja) * 2017-08-02 2019-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200169517Y1 (ko) * 1996-12-30 2000-02-01 김영환 차동 증폭형 입력 버퍼
JP3706791B2 (ja) * 2000-06-02 2005-10-19 キヤノン株式会社 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置
DE10356420A1 (de) * 2002-12-02 2004-06-24 Samsung Electronics Co., Ltd., Suwon Spannungsgeneratorschaltung
JP4311482B2 (ja) * 2007-05-17 2009-08-12 ソニー株式会社 撮像回路、ｃｍｏｓセンサ、および撮像装置
JP4640442B2 (ja) * 2008-05-08 2011-03-02 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2012156967A (ja) * 2011-01-28 2012-08-16 Panasonic Corp 固体撮像素子および固体撮像素子の駆動方法
CN106416230B (zh) * 2014-01-22 2019-09-10 松下知识产权经营株式会社 固体摄像装置以及摄像装置
JP6249881B2 (ja) * 2014-05-22 2017-12-20 オリンパス株式会社 固体撮像装置および撮像装置
JP6691668B2 (ja) * 2014-11-14 2020-05-13 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
WO2016167033A1 (ja) * 2015-04-16 2016-10-20 オリンパス株式会社 内視鏡および内視鏡システム
EP3846449B1 (en) * 2016-04-15 2024-11-06 Sony Group Corporation Solid-state image sensor, electronic apparatus, and control method of solid-state image sensor
JP6909403B2 (ja) * 2017-07-31 2021-07-28 日本電気硝子株式会社 ガラスフィルムの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110249162A1 (en) * 2010-04-13 2011-10-13 Stmicroelectronics (Research & Development) Limited Analog to digital conversion in image sensors
US20170054931A1 (en) * 2015-08-17 2017-02-23 Omnivision Technologies, Inc. Readout circuitry to mitigate column fixed pattern noise of an image sensor
JP2018148541A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
WO2019026564A1 (ja) * 2017-08-02 2019-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026023400A1 (ja) * 2024-07-23 2026-01-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子、駆動方法

Also Published As

Publication number Publication date
US20220174231A1 (en) 2022-06-02
KR102901868B1 (ko) 2025-12-17
TWI837273B (zh) 2024-04-01
TW202040994A (zh) 2020-11-01
JPWO2020183808A1 (ja) 2020-09-17
US11653119B2 (en) 2023-05-16
CN113383495B (zh) 2025-05-16
KR20210139251A (ko) 2021-11-22
CN113383495A (zh) 2021-09-10
JP7422133B2 (ja) 2024-01-25

Similar Documents

Publication Publication Date Title
JP7422133B2 (ja) 固体撮像素子、および、撮像装置
TWI754696B (zh) 固體攝像元件及電子機器
WO2018198787A1 (ja) 固体撮像装置、および電子機器
JP2017228885A (ja) 撮像素子及び電子機器
JPWO2020026856A1 (ja) 撮像装置および電子機器
US12607725B2 (en) Light receiving device and range-finding device
WO2021117307A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2018225306A1 (ja) 固体撮像素子および撮像装置
US20250185392A1 (en) Solid-state imaging element, solid-state imaging device, and electronic equipment
WO2022085476A1 (ja) 固体撮像装置および信号処理方法
KR20210133968A (ko) 촬상 장치
JP2018113637A (ja) 固体撮像素子および電子機器
WO2019176303A1 (ja) 撮像装置駆動回路および撮像装置
JP2018046447A (ja) 撮像素子および駆動方法、並びに電子機器
WO2022113474A1 (ja) 固体撮像素子、および、撮像装置
WO2020075380A1 (ja) 記憶回路および撮像装置
EP4618394A1 (en) Failure determination circuit, image capturing device, and voltage detection circuit
JP2019022020A (ja) 固体撮像素子、固体撮像素子の駆動方法および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19919172

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021505507

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19919172

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 201980091083.0

Country of ref document: CN