WO2020170065A1 - 金属酸化物膜、半導体装置、及び金属酸化物膜の評価方法 - Google Patents

金属酸化物膜、半導体装置、及び金属酸化物膜の評価方法 Download PDF

Info

Publication number
WO2020170065A1
WO2020170065A1 PCT/IB2020/050999 IB2020050999W WO2020170065A1 WO 2020170065 A1 WO2020170065 A1 WO 2020170065A1 IB 2020050999 W IB2020050999 W IB 2020050999W WO 2020170065 A1 WO2020170065 A1 WO 2020170065A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal oxide
oxide film
region
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2020/050999
Other languages
English (en)
French (fr)
Inventor
生内俊光
保坂泰靖
岡崎健一
高橋正弘
中山智則
金川朋賢
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to KR1020217028896A priority Critical patent/KR20210130172A/ko
Priority to JP2021501126A priority patent/JP7531478B2/ja
Priority to CN202080014352.6A priority patent/CN113423857A/zh
Priority to US17/431,275 priority patent/US20220127713A1/en
Publication of WO2020170065A1 publication Critical patent/WO2020170065A1/ja
Anticipated expiration legal-status Critical
Priority to US18/668,768 priority patent/US20240321577A1/en
Priority to JP2024123143A priority patent/JP2024149553A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/087—Oxides of copper or solid solutions thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/20058—Measuring diffraction of electrons, e.g. low energy electron diffraction [LEED] method or reflection high energy electron diffraction [RHEED] method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/2055—Analysing diffraction patterns
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Definitions

  • One aspect of the present invention relates to a metal oxide film.
  • One embodiment of the present invention relates to a semiconductor device including a metal oxide film.
  • One embodiment of the present invention relates to a method for evaluating a metal oxide film.
  • the technical field of one embodiment of the present invention disclosed in this specification and the like includes a semiconductor device, a display device, a light-emitting device, a power storage device, a storage device, an electronic device, a lighting device, an input device, an input/output device, and a driving method thereof. , Or their manufacturing method can be given as an example.
  • a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics.
  • Oxide semiconductors are drawing attention as semiconductor materials applicable to transistors.
  • a plurality of oxide semiconductor layers are stacked, and in the plurality of oxide semiconductor layers, the oxide semiconductor layer serving as a channel contains indium and gallium, and the proportion of indium is the proportion of gallium.
  • the field-effect mobility (sometimes simply referred to as mobility or ⁇ FE) is increased by increasing the thickness.
  • One object of one embodiment of the present invention is to provide a metal oxide film with high electric characteristics.
  • An object of one embodiment of the present invention is to provide a highly reliable metal oxide film.
  • An object of one embodiment of the present invention is to provide a metal oxide film with excellent mass productivity.
  • An object of one embodiment of the present invention is to provide a novel metal oxide film.
  • Another object of one embodiment of the present invention is to provide a semiconductor device to which a metal oxide film is applied and which has high electric characteristics.
  • An object of one embodiment of the present invention is to provide a highly reliable semiconductor device to which a metal oxide film is applied.
  • Another object of one embodiment of the present invention is to provide a novel analysis method, evaluation method, or analysis method of a metal oxide film.
  • One embodiment of the present invention is a metal oxide film containing indium, M (M is aluminum, gallium, yttrium, or tin), and zinc.
  • the metal oxide film has a first peak and a second peak in the distribution of the plane spacing d determined by electron beam diffraction in which an electron beam is irradiated from a direction perpendicular to the film surface of the metal oxide film. ..
  • the apex of the first peak is located at 0.25 nm or more and 0.30 nm or less, and the apex of the second peak is located at 0.15 nm or more and 0.20 nm or less.
  • the distribution of the interplanar spacing d is obtained from a plurality of electron beam diffraction patterns in a plurality of regions of the metal oxide film. Electron beam diffraction is performed using an electron beam having a beam diameter of 0.3 nm or more and 10 nm or less.
  • the height of the apex of the first peak is higher than the height of the apex of the second peak.
  • the height of the apex of the first peak is preferably lower than the height of the apex of the second peak.
  • Another embodiment of the present invention is a semiconductor device including a semiconductor layer, a gate electrode, and a gate insulating layer, the semiconductor layer including the metal oxide film according to any one of the above. ..
  • Another embodiment of the present invention is that an electron beam having a beam diameter of 0.3 nm or more and 10 nm or less is applied to a plurality of regions of the metal oxide film in a direction perpendicular to a film surface of the metal oxide film. Irradiation is performed to obtain a plurality of electron beam diffraction patterns, the interplanar spacing d is calculated for a plurality of spots observed in the plurality of electron beam diffraction patterns, and metal oxidation is performed based on the frequency distribution shape of the interplanar spacing d. It is a method for evaluating a metal oxide film, which evaluates the crystallinity of a material film.
  • Another embodiment of the present invention is that an electron beam having a beam diameter of 0.3 nm or more and 10 nm or less is applied to a plurality of regions of the metal oxide film in a direction perpendicular to a film surface of the metal oxide film. Irradiate to obtain multiple electron beam diffraction patterns, calculate the angle ⁇ from the reference line for the multiple spots observed in the multiple electron beam diffraction patterns, and calculate the angle ⁇ from the shape of the distribution of the angle ⁇ . It is a method for evaluating a metal oxide film, which evaluates the crystallinity of an oxide film.
  • a metal oxide film having high electric characteristics can be provided.
  • a highly reliable metal oxide film can be provided.
  • a novel metal oxide film can be provided.
  • a metal oxide film is applied, and a semiconductor device with high electric characteristics can be provided.
  • a metal oxide film is applied, so that a highly reliable semiconductor device can be provided.
  • a novel analysis method, evaluation method, or analysis method for a metal oxide film can be provided.
  • FIG. 1A is a schematic diagram of a metal oxide film.
  • 1B and 1C are schematic views of electron beam diffraction patterns.
  • 1D and 1E are schematic diagrams of histograms.
  • 2A to 2C are schematic diagrams of histograms.
  • 3A and 3B are schematic views of electron beam diffraction patterns.
  • FIG. 4A is an electron diffraction pattern.
  • FIG. 4B is a histogram of lattice plane intervals.
  • FIG. 5A is an electron diffraction pattern.
  • FIG. 5B is a histogram of lattice plane intervals.
  • FIG. 6A is an electron diffraction pattern.
  • FIG. 6B is a histogram of lattice plane intervals.
  • FIG. 7A is an electron diffraction pattern.
  • FIG. 7B is a histogram of lattice plane intervals.
  • FIG. 8A is an electron diffraction pattern.
  • FIG. 8B is a histogram of lattice plane intervals.
  • FIG. 9A is an electron diffraction pattern.
  • FIG. 9B is a histogram of lattice plane intervals.
  • FIG. 10 is a figure which shows the ratio of the frequency of an electron beam diffraction peak.
  • FIG. 11A is a diagram showing a change in lattice plane spacing for each frame.
  • FIG. 11B is a diagram showing a change in spot angle for each frame.
  • FIG. 12A is a diagram showing a change in lattice plane spacing for each frame.
  • FIG. 12B is a diagram showing a change in spot angle for each frame.
  • FIG. 17 is a diagram showing angles of vertices of X-ray diffraction peaks.
  • 18A to 18E are diagrams showing a calculation model.
  • 19A to 19E are diagrams showing calculation models.
  • FIG. 20A is a diagram showing a relationship between temperature and average energy.
  • FIG. 20B is a diagram showing the relationship between the temperature and the difference in average energy.
  • FIG. 21 is a diagram for explaining the generation energy of defects.
  • FIG. 22A is a diagram illustrating classification of crystal structures of IGZO.
  • FIG. 22B is a diagram illustrating an XRD spectrum of quartz glass.
  • FIG. 22C is a diagram illustrating an XRD spectrum of crystalline IGZO.
  • FIG. 22D is a diagram illustrating a microscopic electron beam diffraction pattern of crystalline IGZO.
  • FIG. 23A is a top view of the semiconductor device. 23B and 23C are cross-sectional views of the semiconductor device. 24A and 24B are cross-sectional views of the semiconductor device.
  • FIG. 26A is a top view of the semiconductor device.
  • 26B and 26C are cross-sectional views of the semiconductor device.
  • 27A and 27B are cross-sectional views of the semiconductor device.
  • 28A to 28C are diagrams illustrating a configuration example of a display device.
  • FIG. 29 is a diagram showing a cross-sectional configuration example of a display device.
  • FIG. 30 is a diagram showing a cross-sectional configuration example of a display device.
  • FIG. 31 is a diagram showing a cross-sectional configuration example of a display device.
  • FIG. 32A is a block diagram of a display device.
  • 32B and 32C are circuit diagrams of the display device.
  • 33A, 33C, and 33D are circuit diagrams of the display device.
  • FIG. 33B is a timing chart.
  • 34A and 34B are configuration examples of the display module.
  • 35A to 35C are diagrams illustrating configuration examples of electronic devices.
  • 36A to 36E are diagrams illustrating configuration examples of electronic devices.
  • 37A to 37G are diagrams illustrating configuration examples of electronic devices.
  • 38A to 38D are diagrams illustrating configuration examples of electronic devices.
  • 39A to 39D are diagrams illustrating Id-Vg characteristics of transistors.
  • FIG. 40 is a diagram showing a reliability evaluation result of a transistor.
  • 41A to 41D are diagrams showing Id-Vg characteristics of transistors.
  • FIG. 42 is a HAADEF-STEM image and an EDX mapping image.
  • 43A to 43D show the results of quantitative analysis of the composition of the metal oxide film.
  • 44A to 44C are histograms of the composition of the metal oxide film.
  • a transistor is a type of semiconductor device that can realize amplification of current and voltage, switching operation that controls conduction or non-conduction, and so on.
  • the transistors in this specification include IGFETs (Insulated Gate Field Effect Transistors) and thin film transistors (TFTs: Thin Film Transistors).
  • source and drain may be switched when adopting transistors of different polarities or when the direction of current changes during circuit operation. Therefore, in this specification, the terms “source” and “drain” can be interchanged.
  • film and “layer” can be interchanged with each other.
  • conductive layer and “insulating layer” may be interchangeable with the terms “conductive film” and “insulating film”.
  • a display panel which is one mode of a display device, has a function of displaying (outputting) an image or the like on a display surface. Therefore, the display panel is one mode of the output device.
  • a connector of a FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package) is attached to the substrate of the display panel, or an IC is mounted on the substrate by a COG (Chip On Glass) method or the like.
  • a module in which is mounted is called a display panel module, a display module, or simply a display panel.
  • a touch panel which is one mode of a display device has a function of displaying an image or the like on a display surface, a touch surface of a detected object such as a finger or a stylus, pressing, or approaching the display surface. And a function as a touch sensor for detecting. Therefore, the touch panel is an aspect of the input/output device.
  • the touch panel can also be called, for example, a display panel (or display device) with a touch sensor or a display panel (or display device) with a touch sensor function.
  • the touch panel can also be configured to have a display panel and a touch sensor panel. Alternatively, the inside or the surface of the display panel may have a function as a touch sensor.
  • a touch panel substrate on which a connector or an IC is mounted may be referred to as a touch panel module, a display module, or simply a touch panel.
  • FIG. 1A shows a schematic view of the metal oxide film 11 formed on the substrate 10.
  • the metal oxide film 11 of one embodiment of the present invention is an oxide film containing indium, M (M is aluminum, gallium, yttrium, or tin) and zinc. Such an oxide film has a characteristic of showing semiconductor characteristics.
  • the metal oxide film 11 is preferably a film formed by a sputtering method. In particular, it is preferable to use a polycrystalline metal oxide target as the sputtering target.
  • the metal oxide film 11 includes a plurality of extremely fine (several nm or less) crystalline regions that are randomly oriented (also referred to as having no orientation).
  • the metal oxide film 11 having such crystallinity has extremely high reliability as compared with the amorphous metal oxide film.
  • the metal oxide film 11 may be a film in which crystal regions having no orientation and crystal regions having orientation are mixed.
  • the metal oxide film 11 of one embodiment of the present invention can be applied to a semiconductor device.
  • it can be applied to a semiconductor in which a channel of a transistor is formed.
  • the metal oxide film 11 is particularly preferably an oxide film containing indium, gallium, and zinc. Further, as the metal oxide film 11, it is preferable to use a material having a high indium content ratio among the metal elements contained in the metal oxide film 11. In particular, it is preferable to use a material having a higher indium content than the gallium content. By applying such a metal oxide film 11 to a semiconductor layer of a transistor, a transistor with high field-effect mobility can be realized.
  • the crystallinity of the metal oxide film 11 can be controlled by changing the film forming conditions.
  • a film with high crystallinity can be obtained by increasing the proportion of oxygen gas in the deposition gas (also referred to as an oxygen flow rate ratio).
  • a film with low crystallinity can be obtained by reducing the proportion of oxygen gas in the film formation gas or forming a film using a film formation gas containing no oxygen gas.
  • a film with higher crystallinity can be formed as the substrate temperature during film formation is increased, and a film with low crystallinity can be obtained by forming the film with a lower substrate temperature or without heating the substrate. can do.
  • the lower the crystallinity the higher the field effect mobility when applied to a transistor.
  • the metal oxide film 11 of one embodiment of the present invention is a film having the following features in an electron beam diffraction pattern obtained by irradiating an electron beam from a direction perpendicular to the film surface.
  • NBED Nano Beam Electron Diffraction
  • SAED selected area electron beam diffraction
  • the electron beam diffraction pattern was measured under the condition that the beam diameter of the electron beam was extremely small (for example, 0.3 nm or more and 10 nm or less or 5 nm or less). A plurality of spots that are discretely distributed in the direction (also referred to as the ⁇ direction) are confirmed. On the other hand, in the electron beam diffraction pattern under the condition that the beam diameter is large (for example, 50 nm or more, or 100 nm or more), a ring-shaped (also referred to as annular) pattern is observed.
  • FIG. 1B and 1C are schematic diagrams of electron beam diffraction patterns obtained by irradiating an electron beam having a beam diameter of several nm from a direction perpendicular to the film surface of the metal oxide film 11.
  • An electron beam diffraction pattern 20a shown in FIG. 1B is an electron beam diffraction pattern in a region 12a shown in FIG. 1A
  • an electron beam diffraction pattern 20b shown in FIG. 1C is an electron beam diffraction pattern in a region 12b different from the region 12a. ..
  • a spot (direct spot 20) of the incident electron beam that has passed through the sample and a first spot 21 on the side close to the direct spot 20 are provided.
  • the second spot 22 is observed on the side farther from the direct spot 20 than the first spot 21.
  • the first spot 21 is observed in the annular first region 31 where the radial distance r from the direct spot 20 is located at or near the distance r1.
  • the second spot 22 is observed in the annular second region 32 where the radial distance r from the direct spot 20 is located at the distance r2 and its vicinity.
  • the second region 32 is located outside the first region 31. That is, the distance r2 is larger than the distance r1.
  • the electron beam irradiation position is scanned in parallel with the film surface direction of the metal oxide film 11 and the electron beam diffraction pattern of a region (region 12b) different from the region 12a is observed.
  • the first spots 21 are observed at different positions within the first region 31, and the second spots 22 are observed at different positions within the second region 32.
  • the metal oxide film 11 contains extremely minute crystal regions. Further, since the positions of the first spot 21 and the second spot 22 are different in different regions, it is found that the minute crystal regions included in the metal oxide film 11 do not have orientation.
  • a plurality of electron beam diffraction patterns can be observed by measuring the irradiation position of the electron beam while scanning it in parallel with the film surface direction of the metal oxide film 11.
  • Information such as the positions of the first spot 21 and the second spot 22 and the detection intensity can be obtained from each of the thus obtained electron beam diffraction patterns.
  • the position information of the first spot 21 and the second spot 22 includes a distance r from the direct spot 20 and an angle ⁇ from an arbitrarily determined reference line.
  • a histogram also referred to as a distribution chart or a frequency distribution chart
  • the distance r, the angle ⁇ , the detected intensity, etc. can be obtained from the information obtained from the plurality of electron beam diffraction patterns.
  • a method for evaluating a metal oxide film of one embodiment of the present invention will be described.
  • an electron beam having a beam diameter of 0.3 nm or more and 10 nm or less is irradiated to a plurality of regions of the metal oxide film from a direction perpendicular to the film surface of the metal oxide film to obtain a plurality of electron beam diffraction patterns.
  • the interplanar spacing d is calculated for the plurality of spots observed in the plurality of acquired electron beam diffraction patterns.
  • the crystallinity of the metal oxide film can be evaluated from the calculated shape of the frequency distribution of the interplanar spacing d.
  • the angle ⁇ from the reference line is calculated for a plurality of spots observed in a plurality of electron beam diffraction patterns obtained in the same manner, and the crystallinity of the metal oxide film is determined from the distribution shape of the angle ⁇ . Can be evaluated.
  • the crystallinity of the metal oxide film can be evaluated from the information (for example, the shape of distribution) of the brightness (detection intensity) of a plurality of spots observed in a plurality of electron beam patterns obtained in the same manner.
  • FIG. 1D shows an example of a histogram 30r showing the number (frequency) of spots observed in the electron diffraction pattern of the metal oxide film 11 with respect to the distance r from the direct spot 20.
  • the histogram 30r shows the peak of the first spot 21 in which the apex of the peak is located in the first region 31 and the second spot having the apex of the peak in the second region 32. There are 22 peaks each.
  • the value of the surface spacing d (hereinafter referred to as d value) corresponding to the spot is calculated by the following mathematical expression (1) using the distance r from the center of the direct spot to the target spot. be able to.
  • L is the camera distance
  • ⁇ is the wavelength of the electron beam.
  • 1E shows a histogram 30 created using the d value calculated in this way.
  • the histogram of the d value obtained from the electron beam diffraction pattern of the metal oxide film 11 of one embodiment of the present invention has two peaks (from the side with the larger d value, the first peak 41, the first peak 41, It has two peaks 42).
  • the shape of the frequency distribution of the d value is such that the apex of the first peak 41 is located in the range where the d value is 0.25 nm or more and 0.30 nm or less, and the d value Is preferably a film in which the apex of the second peak 42 is located in the range of 0.15 nm or more and 0.20 nm or less.
  • the plurality of first spots 21 forming the first peak 41 include spots due to scattered electrons derived from the medium-range ordered structure of minute crystalline clusters included in the metal oxide film 11. Since the first spot 21 contains scattered electrons due to diffraction having different plane spacing in the crystalline cluster, scattered electrons from crystalline clusters having different structures, etc., the scattering angle varies, and as a result, the first spot 21 The width of the region where the d value of the spot 21 can be observed becomes large. Therefore, the full width at half maximum of the first peak 41 tends to be larger than the full width at half maximum of the second peak 42.
  • the first spot 21 may include a spot due to diffracted electrons diffracted by the minute crystal region included in the metal oxide film 11.
  • the plurality of second spots 22 forming the second peak 42 are spots due to diffracted electrons diffracted by the minute crystal regions included in the metal oxide film 11.
  • the second spot 22 is presumed to be derived from the diffracted electrons by the (110) plane and the crystal plane equivalent thereto.
  • the shapes and heights of the first peak 41 and the second peak 42 included in the histogram 30 are shapes that reflect the crystallinity of the metal oxide film 11. Therefore, the crystallinity of the metal oxide film 11 can be evaluated from the shape of the frequency distribution of the histogram 30.
  • histograms 30 of metal oxide films 11 having different crystallinities are shown in FIGS. 2A, 2B, and 2C, respectively.
  • the histogram 30a shown in FIG. 2A is an example of the metal oxide film 11 having low crystallinity.
  • a peak value P1 that is the value of the apex of the first peak 41 and a peak value P2 that is the value of the apex of the second peak 42 are shown.
  • the heights and positions of the peak value P1 and the peak value P2 change according to the division width (class width) of the data of the histogram 30a, so the class width can be set to an appropriate width.
  • the number of classes is preferably about the square root of the total number of data.
  • the peak value P2 of the second peak 42 is lower than the peak value P1 of the first peak 41. Further, in the metal oxide film 11 having a crystallinity lower than that, the second peak 42 may be hardly observed in some cases.
  • the histogram 30b shown in FIG. 2B is an example of the metal oxide film 11 having higher crystallinity than that of FIG. 2A.
  • the number of the second spots 22 derived from the diffracted electrons increases, and the peak value P2 of the second peak 42 becomes higher than that in FIG. 2A.
  • the number of first spots 21 decreases and the peak value P1 of the first peak 41 decreases due to the decrease in the proportion of the low-order region in the metal oxide film 11.
  • the difference between the peak value P1 of the first peak 41 and the peak value P2 of the second peak 42 is smaller than that in FIG. 2A.
  • the histogram 30c shown in FIG. 2C is an example of the metal oxide film 11 having higher crystallinity than that of FIG. 2B. As the crystallinity improves, the number of the second spots 22 further increases and the number of the first spots 21 decreases, so that the peak value P1 of the first peak 41 and the peak of the second peak 42. The magnitude relationship with the value P2 is reversed, and the peak value P2 is larger than the peak value P1.
  • the crystallinity of the metal oxide film 11 can be evaluated from the shape of the frequency distribution of the histogram. Further, the crystallinity of the metal oxide films 11 formed under different film forming conditions can be compared by comparing the shapes of the frequency distributions of the histograms.
  • the metal oxide film 11 may be a film in which a region having low crystallinity and a region having high crystallinity are mixed.
  • the electron beam diffraction pattern is measured on the metal oxide film 11 while scanning the electron beam parallel to the film surface direction as described above, the electron beam derived from the region with low crystallinity is obtained.
  • the diffraction pattern and the electron beam diffraction pattern derived from the highly crystalline region may appear alternately.
  • FIG. 3A shows an example of an electron beam diffraction pattern 20c when a region of the metal oxide film 11 having low crystallinity is measured.
  • first spots 21 are observed in the first region 31.
  • the position of the first spot 21 in the radial direction (specifically, the distance from the direct spot 20 to the first spot 21) varies.
  • the detection intensity of the first spot 21 also varies.
  • the second spot 22 is observed in the second region 32.
  • the variation of the second spot 22 in the radial direction is smaller than that of the first spot 21.
  • the observed number of the second spots 22 is smaller than that of the first spots 21 in many cases. Further, the detection intensity may be relatively small.
  • FIG. 3B shows an example of an electron beam diffraction pattern 20d when a highly crystalline region of the metal oxide film 11 is measured.
  • first spots 21 are observed in the first region 31.
  • An angle ⁇ 1 formed by two adjacent first spots 21 about the direct spot 20 is approximately 60 degrees. That is, the six first spots 21 are observed so as to satisfy the six-fold symmetry with the direct spot 20 as the center. Further, the radial position of the first spot 21 and the detected intensity have less variation as compared with the electron beam diffraction pattern 20c.
  • the electron beam diffraction pattern 20d six second spots 22 are observed in the second region 32. Similarly to the first spot 21, the second spot 22 is also observed so as to satisfy the six-fold symmetry, and the angle ⁇ 2 formed by two adjacent second spots 22 is approximately 60 degrees.
  • the angle ⁇ 3 formed by the first spot 21 and the second spot 22 centering on the direct spot 20 is approximately 30 degrees. From this, it can be seen that the highly crystalline region of the metal oxide film 11 has 6-fold symmetry with respect to the axis perpendicular to the film surface.
  • the first spot 21 is derived from the diffracted electrons by the (100) plane and the crystal plane equivalent thereto. Inferred.
  • the crystal region has the same crystal structure as the InGaZnO 4 crystal, the (100) plane satisfies the annihilation law, and theoretically no diffracted electron is observed.
  • the annihilation rule is violated due to the fact that the entire crystal region is not a perfect crystal and is in an imperfect state including lattice strain, and therefore it is not originally observed. Diffracted electrons from the supposed (100) plane may be observed.
  • the electron beam diffraction pattern 20d obtained by irradiating the electron beam perpendicularly to the film surface is 6 Since it has the rotational symmetry, it can be inferred that the c-axis is oriented in the film thickness direction as the crystal orientation of the crystal region included in the metal oxide film 11.
  • the metal oxide film of one embodiment of the present invention can be formed by a sputtering method with or without heating the substrate.
  • the substrate temperature may be room temperature or higher and 250° C. or lower, preferably room temperature or higher and 200° C. or lower, and more preferably room temperature or higher and 140° C. or lower.
  • the substrate temperature is room temperature or higher and lower than 140° C. because productivity is high.
  • the substrate temperature will be at or near room temperature in the initial state.
  • the substrate may be heated by the energy given to the substrate by the sputtered particles or the like at the time of film formation.
  • the device since a device for depositing a metal oxide film does not require a mechanism for heating a substrate, the device can be simplified and the cost can be reduced.
  • the During film formation it may be in an atmosphere containing oxygen.
  • the ratio of the flow rate of oxygen to the total flow rate of the film forming gas supplied to the film forming chamber of the film forming apparatus (hereinafter referred to as the oxygen flow ratio) is set to an appropriate value in the range of 0% to 100% You can By adjusting the oxygen flow rate, the crystallinity of the formed metal oxide film can be controlled. Specifically, the higher the oxygen flow rate ratio, the higher the crystallinity of the metal oxide film, and the lower the oxygen flow rate ratio, the lower the crystallinity of the metal oxide film.
  • a rare gas such as argon can be used as the gas other than oxygen contained in the film forming gas.
  • oxygen vacancies in the metal oxide film can be reduced.
  • the atmosphere may not include oxygen.
  • an oxide target that can be used for forming a metal oxide film for example, an In-M-Zn-based oxide (M is Al, Ga, Y, or Sn) can be used.
  • M is Al, Ga, Y, or Sn
  • an In-M-based oxide, an In-Zn-based oxide, or the like can be used as an oxide target that can be used for forming the metal oxide film.
  • In-Ga oxide is particularly preferable because it is less likely to form oxygen vacancies.
  • the metal oxide contained in the oxide target preferably has a high In content ratio.
  • a metal oxide target having an In content of 33% or more and 60% or less, preferably 40% or more and 50% or less is used. It is preferable to use.
  • the formed metal oxide film can be a metal oxide film having a high In content ratio.
  • the composition of the formed metal oxide film and the composition of the oxide target may not necessarily match.
  • the formed metal oxide film tends to have a lower Zn content than the oxide target.
  • the metal oxide film can be formed as described above.
  • the method for forming the metal oxide film is not limited to the above.
  • Other film forming methods include plasma chemical vapor deposition (PECVD) method, thermal CVD (Chemical Vapor Deposition) method, ALD (Atomic Layer Deposition) method, vacuum deposition method, pulse laser deposition (PLD) method, liquid phase method. (Spin coating method, spraying method, etc.) may be used.
  • PECVD plasma chemical vapor deposition
  • thermal CVD Chemical Vapor Deposition
  • ALD Atomic Layer Deposition
  • PLD pulse laser deposition
  • liquid phase method spin coating method, spraying method, etc.
  • An example of the thermal CVD method is a MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • the crystallinity was evaluated by performing nanobeam electron diffraction analysis and X-ray diffraction (XRD: X-Ray Diffraction) analysis on metal oxide films having different fabrication methods.
  • XRD X-ray diffraction
  • samples (sample A1 to sample A6) in which a metal oxide film having a thickness of 40 nm was formed on a silicon wafer were used.
  • In-Ga-Zn oxide was used as the metal oxide film, and the film forming conditions of the metal oxide film were varied among the samples.
  • Table 1 shows film forming conditions for the metal oxide films of sample A1 to sample A6. Note that in Table 1, the substrate temperature at the time of forming the metal oxide film is Tsub, the oxygen flow rate ratio is O 2 /(Ar+O 2 ), the pressure is Pressure, and the power supply power is Power.
  • the substrate temperature during deposition of the metal oxide film was room temperature (hereinafter, also referred to as RT).
  • RT room temperature
  • a mixed gas of oxygen gas and argon gas was used as a film forming gas, and the oxygen flow rate ratio was set to 10%.
  • the pressure during film formation was 0.6 Pa, and the power supply power was 2.5 kW.
  • the substrate temperature at the time of forming the metal oxide film was room temperature (RT).
  • RT room temperature
  • a mixed gas of oxygen gas and argon gas was used as a film forming gas, and the oxygen flow rate ratio was set to 30%.
  • the pressure during film formation was 0.6 Pa, and the power supply power was 2.5 kW.
  • the substrate temperature during deposition of the metal oxide film was room temperature (RT).
  • RT room temperature
  • a mixed gas of oxygen gas and argon gas was used as a film forming gas, and the oxygen flow rate ratio was set to 40%.
  • the pressure during film formation was 0.6 Pa, and the power supply power was 2.5 kW.
  • the substrate temperature at the time of forming the metal oxide film was room temperature (RT).
  • RT room temperature
  • a mixed gas of oxygen gas and argon gas was used as a film forming gas, and the oxygen flow rate ratio was set to 50%.
  • the pressure during film formation was 0.6 Pa, and the power supply power was 2.5 kW.
  • the substrate temperature during the formation of the metal oxide film was 100°C.
  • a mixed gas of oxygen gas and argon gas was used as a film forming gas, and the oxygen flow rate ratio was set to 10%.
  • the pressure during film formation was 0.6 Pa, and the power supply power was 2.5 kW.
  • the substrate temperature during the formation of the metal oxide film was 100°C.
  • a mixed gas of oxygen gas and argon gas was used as a film forming gas, and the oxygen flow rate ratio was set to 30%.
  • the pressure during film formation was 0.6 Pa, and the power supply power was 2.5 kW.
  • sample A1 to sample A6 were thinned in a direction parallel to the surface on which the metal oxide film was formed, and the thickness thereof was set to about 20 nm to 30 nm.
  • the sample after thinning includes the surface of the metal oxide film when the metal oxide film was formed.
  • an electron beam having an accelerating voltage of 200 kV (wavelength: about 2.51 pm) and a beam diameter of 1 nm was made incident from a direction perpendicular to the surface on which the metal oxide film was formed, to obtain a plurality of electron beam diffraction patterns. ..
  • a plurality of electron beam diffraction patterns were obtained by photographing the electron beam diffraction pattern as a moving image while moving the electron beam irradiation location. The moving image was photographed while moving the electron beam irradiation spot by about 0.08 nm to 0.10 nm per frame, and about 3700 frames were obtained for each sample.
  • An imaging plate of 200 pixels ⁇ 200 pixels was used for photographing the electron beam diffraction pattern.
  • the magnitude (q) of the scattering vector for one pixel was 0.082426/nm/pixel.
  • FIGS. 4A and 4B The results of nanobeam electron diffraction of sample A1 are shown in FIGS. 4A and 4B.
  • the nanobeam electron diffraction results of sample A2 are shown in FIGS. 5A and 5B.
  • the nanobeam electron diffraction results of sample A3 are shown in FIGS. 6A and 6B.
  • Nanobeam electron diffraction results of sample A4 are shown in FIGS. 7A and 7B.
  • the nanobeam electron diffraction results of sample A5 are shown in FIGS. 8A and 8B.
  • the nanobeam electron diffraction results of sample A6 are shown in FIGS. 9A and 9B.
  • FIG. 4A, FIG. 5A, FIG. 6A, FIG. 7A, FIG. 8A, and FIG. 9A show the electron beam diffraction pattern of the final frame in the moving image of each sample.
  • the horizontal axis on the upper side and the vertical axis on the right side show the coordinates (denoted as pixel) of the pixels of the imaging plate with the lower left side as a reference.
  • the magnitude of the scattering vector (q [/nm]) is shown on the lower horizontal axis and the left vertical axis.
  • each point shown in each drawing is shown in a darker color as the intensity of the spot (detection intensity (Intensity)) is higher, and in a lighter color as the intensity is lower.
  • the position and intensity values of each spot were obtained.
  • the region of 30 pixels from the center and the region of 90 pixels from the center are indicated by solid circles.
  • the lattice spacing (d) corresponds to 0.13348 nm or more and 0.4044 nm or less.
  • spots having a spot intensity (0 to 255) of 64 or more and an area of 2 pixels or more were evaluated.
  • the center of the electron beam diffraction pattern and each spot are connected by a solid line.
  • the center of the electron beam diffraction pattern was the center of the spot (also referred to as a direct spot) of the incident electron beam that passed through the sample without being diffracted.
  • FIG. 4B, FIG. 5B, FIG. 6B, FIG. 7B, FIG. 8B, and FIG. 9B are histograms (frequency distribution charts) of the lattice spacing (d) in all frames of the moving image acquired for each sample.
  • the horizontal axis represents the lattice spacing (d [nm])
  • the vertical axis represents the frequency (Frequency [count]).
  • the lattice spacing (d) has an apex in the range of 0.25 nm to 0.30 nm. It has a peak (first peak) and a peak (second peak) having an apex in the range of 0.15 nm to 0.20 nm.
  • FIG. 10 shows the ratio (P2/P1) of the peak value (peak value P2) of the second peak to the peak value (peak value P1) of the first peak for sample A1 to sample A4. Show.
  • the horizontal axis represents the oxygen flow rate ratio (O 2 /(Ar+O 2 )[%]) when forming the metal oxide film, and the vertical axis represents the ratio of the peak value P2 to the peak value P1 (P2/ P1) is shown.
  • the second peak tends to increase as the oxygen flow rate ratio increases. Further, in sample A1 to sample A3, the value at the apex of the first peak (peak value P1) is higher than the value at the apex of the second peak (peak value P2). On the other hand, in sample A4 with the highest oxygen flow ratio, these magnitude relationships are reversed, and the value of the peak of the second peak (peak value P2) is the value of the peak of the first peak (peak value P1).
  • the value of P2/P1 shown in FIG. 10 is also a value exceeding 1.
  • sample A5 comparing sample A5 and sample A6, in sample A5 where the oxygen flow ratio is low, the peak value of the first peak is higher than the peak value of the second peak, while the oxygen flow ratio is higher. In sample A6 with high conditions, the value of the apex of the second peak exceeds the value of the apex of the first peak. From this, it can be confirmed that the higher the oxygen flow rate ratio, the higher the crystallinity.
  • sample A5 has a larger second peak.
  • sample A2 and sample A6 have a larger second peak. From this, it can be confirmed that the crystallinity improves as the substrate temperature during film formation increases even under the same oxygen flow rate condition.
  • the evaluation method of one embodiment of the present invention it is possible to obtain information about the crystallinity of the metal oxide film not only from the histogram but also from data for each frame regarding the position and brightness of the detected spot.
  • FIG. 11A shows a change in the lattice spacing (d) for each frame of sample A1.
  • the horizontal axis represents the frame number (Frame No.)
  • the vertical axis represents the lattice plane spacing (d [nm]).
  • each point shown in FIG. 11A is indicated by a darker color as the intensity (Intensity) of the spot is higher and a lighter color as the intensity is lower.
  • FIG. 11B shows changes in the spot angle (Angle) for each frame of the sample A1.
  • the horizontal axis indicates the frame number (Frame No.)
  • the vertical axis indicates the angle of the spot (Angle [°]).
  • each point shown in FIG. 11B is shown in a darker color as the intensity (intensity) of the spot is higher, and in a lighter color as the intensity is lower.
  • the first spot is in the region where the lattice spacing (d) is 0.25 nm to 0.35 nm
  • the second spot is in the region where it is 0.15 nm to 0.20 nm.
  • the first spot is continuously observed regardless of the measurement position, whereas the second spot is discretely observed.
  • the position where the second spot is observed is presumed to be a region having relatively higher crystallinity than other positions. From this, it can be confirmed that the metal oxide film does not have uniform crystallinity, but a region having relatively high crystallinity and a region having relatively low crystallinity are mixed.
  • sample A1 has almost no angle dependence of the spot. From this, it is assumed that most of the crystal regions contained in sample A1 have no orientation and are randomly oriented.
  • FIG. 12A shows a change in the lattice plane spacing (d) for each frame of sample A6, and FIG. 12B shows a change in the spot angle (Angle) for each frame.
  • the second spots in the region where the lattice spacing (d) is 0.15 nm to 0.20 nm are continuously observed regardless of the position (frame), so compared to sample A1. It can be confirmed that sample A6 has extremely high crystallinity. Focusing on the first spots in the region where the lattice spacing (d) is 0.25 nm to 0.35 nm, a region with a small variation (for example, a range from 0 frame to 200 frames) and a region with a large variation ( It can be confirmed that, for example, a range of 300 to 500 frames) appears alternately. Further, in the region where the variation of the first spot is small, the variation of the second spot tends to be small. From this, it can be inferred that a large-sized crystal region exists in the metal oxide film.
  • the spots are discretely observed at intervals of about 30 degrees in the region where the variation of the first spot is small in FIG. 12A.
  • FIG. 9A six first spots and six second spots outside the first spot are observed so as to be located at the vertices of a regular hexagon, and electrons having six-fold symmetry are observed. It can be seen that it shows a line diffraction pattern. From this, it can be inferred that a single crystal region having six-fold symmetry is observed in the region where the first spot variation in FIGS. 12A and 12B is small.
  • the crystallinity of the metal oxide film can be accurately evaluated and compared.
  • the GIXRD (Grazing-Incidence XRD) method which is a type of the out-of-plane method, was used.
  • the GIXRD method is also referred to as a thin film method or a Seemann-Bohlin method.
  • the GIXRD method is a method of fixing the incident angle of X-rays at a very shallow angle and changing the angle of a detector provided facing the X-ray source to measure the X-ray diffraction intensity. In this embodiment, the incident angle is 0.70 degrees.
  • FIGS. 13A to 13C The XRD measurement results of sample A1 to sample A3 are shown in FIGS. 13A to 13C.
  • 14A to 14C show the XRD measurement results of sample A4 to sample A6.
  • the horizontal axis represents 2 ⁇ and the vertical axis represents intensity.
  • the angle (2 ⁇ ) of the apex of the diffraction peak was calculated using Lorentz function fitting. The least squares method was used for fitting the Lorentz function. Enlarged views of FIGS. 13A, 13B, and 13C are shown in FIGS. 15A, 15B, and 15C. Further, enlarged views of FIGS. 14A, 14B and 14C are shown in FIGS. 16A, 16B and 16C. The angle (2 ⁇ ) of the peak of the diffraction peak in each sample is shown in FIG. In FIG.
  • the horizontal axis represents the oxygen flow rate ratio (O 2 /(Ar+O 2 )[%]) at the time of forming the metal oxide film, and the vertical axis represents the angle of the apex of the diffraction peak (2 ⁇ [deg.]).
  • calculation model 1A is a calculation model having a crystal region, and is a calculation model imitating an nc film.
  • calculation model 2A is a calculation model having no crystal region and is a calculation model imitating an amorphous film. The crystal region will be described later.
  • the crystal region is placed at the center of the calculation model. Note that the number of atoms arranged in the crystal region is 87.
  • the atoms located in the crystal region refer to 87 atoms arranged in the crystal region. Further, any one or more of the atoms located in the crystal region may move to the outer peripheral portion of the crystal region depending on the calculation performed later.
  • a plurality of In atoms, a plurality of Ga atoms, a plurality of Zn atoms, and a plurality of O atoms are randomly arranged on the outer peripheral portion of the crystal region.
  • the number of In atoms, the number of Ga atoms, the number of Zn atoms, and the number of O atoms, which are arranged in the outer peripheral portion, and the size of the outer peripheral portion are determined by the above-described crystal regions and the atoms arranged in the outer peripheral portion.
  • the number of atoms arranged on the outer peripheral portion is 291. Therefore, the number of atoms included in the calculation model is 378. Further, any one or more of the atoms arranged in the outer peripheral portion may move to the crystal region depending on calculation performed later.
  • the coordinates of the atoms located in the crystal region are fixed, and calculations for melting the outer periphery are performed.
  • the temperature is set to 3500 K
  • the time step width is set to 1 fs
  • the number of steps is set to 6000 times.
  • the calculation performed by setting the temperature, the time step size, and the number of steps may be referred to as first-principles molecular dynamics calculation or quantum molecular dynamics calculation.
  • the potential generated by the Projector Augmented Wave (PAW) method was used as the electronic state pseudopotential, and GGA/PBE (Generalized-Gradient-Aproximation/Perdew-Burke-Ernzerhof) was used as the functional.
  • PAW Projector Augmented Wave
  • GGA/PBE Generalized-Gradient-Aproximation/Perdew-Burke-Ernzerhof
  • the first-principles molecular dynamics calculation and the calculation (also referred to as optimization calculation) for optimizing the structure of the calculation model, which will be described later in this embodiment, In, Ga, and Zn are calculated. In the potential, the 3d state or the 4d state is not considered as the valence band. Further, the lattice vector (the length of the axis and the angle between the axes) of the calculation model is fixed. That is, the first-principles molecular dynamics calculation is performed under conditions (NVT ensemble) in which the number of particles (N), volume (V), and temperature (T) are constant. In the first principle molecular dynamics calculation, Nose-Hooverthermostat is used as a method for controlling the temperature.
  • the cooling rate is 500 K/ps.
  • the coordinates of atoms located in the crystal region are fixed, the time step width is set to 1 fs, the number of steps is set to 1000, and other calculation conditions are set to condition 1 shown in Table 2.
  • the temperature is set to 3500 K and the first-principles molecular dynamics calculation is performed on the calculation model obtained by the calculation for melting the outer peripheral portion.
  • the temperature is set to 3000 K and first-principles molecular dynamics calculation is performed on the calculation model obtained after the calculation.
  • the first-principles molecular dynamics calculation is performed with the temperature set to 2500 K for the calculation model obtained after the calculation.
  • the temperature is set to 2000 K for the calculation model obtained after the calculation, and first-principles molecular dynamics calculation is performed.
  • a first-principles molecular dynamics calculation is performed with the temperature set to 1500 K for the calculation model obtained after the calculation.
  • the temperature is set to 1000 K and first-principles molecular dynamics calculation is performed on the calculation model obtained after the calculation.
  • the temperature is set to 500 K and first-principles molecular dynamics calculation is performed on the calculation model obtained after the calculation.
  • the calculation condition is set to the condition 2 shown in Table 2, the coordinates of the atoms located in the crystal region are fixed to the calculation model obtained by the calculation for relaxing the structure of the outer peripheral portion, Perform calculations to optimize the structure. After that, in order to optimize the structure of the crystal region by fixing the coordinates of the atom located in the outer periphery and the coordinate of one In atom existing in the center of the crystal region with respect to the calculation model obtained after the calculation. Calculate. After that, with respect to the calculation model obtained after the calculation, only the In atom is fixed in coordinates, and calculation for optimizing the structure of the entire calculation model (crystal region and outer peripheral portion) is performed. After that, the calculation condition is set to the condition 3 shown in Table 2, and for the calculation model obtained after the calculation, only the In atom concerned has the fixed coordinates, and the calculation for optimizing the structure of the whole calculation model is performed. ..
  • FIGS. 18A to 18D are diagrams showing an overall image of the calculation model 1A.
  • 18B and 18D are diagrams showing the crystal region of the calculation model 1A.
  • 18A and 18B are views seen from the side surface of the hexagonal columnar region, and
  • FIGS. 18C and 18D are views seen from the upper surface of the hexagonal columnar region.
  • the calculation for melting the crystal region and the outer peripheral portion of the calculation model 1A is performed. Specifically, the calculation model 1A was prepared, and the temperature was set to 3500 K, the time step width was set to 1 fs, the number of steps was set to 6000, and the other calculation conditions were set to Condition 1 shown in Table 2 without fixing the coordinates of all atoms. Set and perform first-principles molecular dynamics calculations.
  • the cooling rate is 500 K/ps.
  • the time step width is set to 1 fs
  • the number of steps is set to 1000 times
  • other calculation conditions are set to Condition 1 shown in Table 2 without fixing the coordinates of all atoms.
  • the temperature is set to 3500 K and the first-principles molecular dynamics calculation is performed on the calculation model obtained by the calculation for melting the crystal region and the outer peripheral portion.
  • the temperature is set to 3000 K and first-principles molecular dynamics calculation is performed on the calculation model obtained after the calculation.
  • the first-principles molecular dynamics calculation is performed with the temperature set to 2500 K for the calculation model obtained after the calculation.
  • the temperature is set to 2000 K for the calculation model obtained after the calculation, and first-principles molecular dynamics calculation is performed.
  • a first-principles molecular dynamics calculation is performed with the temperature set to 1500 K for the calculation model obtained after the calculation.
  • the temperature is set to 1000 K and first-principles molecular dynamics calculation is performed on the calculation model obtained after the calculation.
  • the temperature is set to 500 K and first-principles molecular dynamics calculation is performed on the calculation model obtained after the calculation.
  • the first-principles molecular dynamics calculation is performed by setting the calculation condition of 1 to the condition 1 shown in Table 2.
  • the calculation condition is set to the condition 2 shown in Table 2, and the structure of the whole calculation model is set without fixing the coordinates of all atoms to the calculation model obtained by the calculation for relaxing the whole calculation model. Perform calculations to optimize.
  • the calculation condition is set to the condition 3 shown in Table 2, and calculation for optimizing the structure of the whole calculation model is performed on the calculation model obtained after the calculation without fixing the coordinates of all atoms. ..
  • the total energy was calculated and compared for each of the calculation model 1A and the calculation model 2A created by the above method.
  • the calculation condition is set to the condition 3 shown in Table 2, and for the calculation model 1A, the coordinates of only one In atom existing in the center of the crystal region are fixed and one-point calculation is performed.
  • the calculation model 2A one-point calculation is performed without fixing the coordinates of all atoms. The total energy calculated by the calculation is compared.
  • the total energy value of calculation model 1A was smaller than the total energy value of calculation model 2A, specifically, 6.83 eV. Therefore, it can be seen that the calculation model 1A having the crystal region is more stable than the calculation model 2A having no crystal region. That is, it is suggested that the nc film is stabilized by having the crystal region.
  • the structure of the calculation model 3A is a single crystal structure.
  • the k-point grid is set to 2 ⁇ 2 ⁇ 3, the other calculation conditions are set to Condition 3 shown in Table 2, and one-point calculation is performed.
  • the total energy value of the calculation model of the single crystal structure was smaller than the total energy value of the calculation model 1A, specifically, 54.88 eV. That is, it can be seen that the crystallinity in the film is improved and the film is energetically stable.
  • the calculation model 1A has higher energy than the calculation model of the single crystal structure, it is more stable than the calculation model 2A, and therefore the existence of the crystal region contributes to the stabilization of the nc film. It is suggested.
  • thermal stability of nc film will be described using the results of the first principle calculation.
  • the thermal stability of the nc film is evaluated using the internal energy described later.
  • the internal energy U is calculated using the following formula.
  • M I is the mass of the I-th (I is a natural number) nucleus
  • m is the mass of the electron
  • v I is the velocity of the I-th nucleus. That is, the first term on the right side of the above equation represents the kinetic energy of the nucleus, and the third term on the right side of the above equation represents the kinetic energy of the electron.
  • Z I is the charge of the I-th atomic nucleus
  • e is the charge of the electron.
  • r IJ is a distance between the I-th nucleus and the J-th nucleus (J is an integer larger than I)
  • r ij is the i-th electron (i is a natural number).
  • the j-th (j is an integer larger than i) electron. That is, the second term on the right side of the above formula is the potential energy related to the interaction between nuclei and nuclei, and the fourth term on the right side of the above formula is the potential energy related to the interaction between electrons and the right side of the above formula.
  • the fifth term of is the potential energy related to the interaction between the nucleus and the electron.
  • the internal energy U is calculated as the sum of kinetic energy and potential energy.
  • the internal energy U is used to verify thermodynamic phase stability in this specification.
  • First-principles molecular dynamics calculations are performed by setting the temperature to 300K, 673K, 1000K, 1500K, or 2000K for each of the above-mentioned calculation model 1A and calculation model 2A.
  • the calculation model 1A the coordinate of one In atom existing in the center of the crystal region is fixed and the first principle molecular dynamics calculation is performed.
  • the calculation model 2A the first-principles molecular dynamics calculation is performed without fixing the coordinates of all atoms.
  • the time step width is set to 1 fs
  • the number of steps is set to 10,000 times
  • other calculation conditions are set to the condition 2 shown in Table 2.
  • Figure 20A shows the relationship between temperature and average energy calculated by the above method.
  • the horizontal axis represents temperature [K] and the vertical axis represents average energy [eV].
  • 20A is a plot of average energy when the calculation model 1A is used, and a white square plot is a plot of average energy when the calculation model 2A is used.
  • the calculation conditions are shown in Table 2 for each of the calculation models (a total of 5 types) obtained by performing the first principle molecular dynamics calculation by setting each temperature for the calculation model 1A. Set to 2 and perform calculations to optimize the structure of the calculation model. Note that the optimization calculation is performed by fixing the coordinates of one In atom existing in the center of the crystal region. Then, for each of the calculation models (a total of 5 types) obtained by performing the optimization calculation, the calculation condition is set to the condition 3 shown in Table 2 to optimize the structure of the calculation model. I do.
  • FIGS. 19A to 19E A part of the calculation model (total of 5 types) obtained by the above calculation is shown in FIGS. 19A to 19E.
  • 19A to 19E show an array of 87 atoms arranged in the crystal region in the calculation model before the atoms are arranged in the outer peripheral portion of the crystal region.
  • FIG. 19A is a calculation model obtained by performing the first-principles molecular dynamics calculation in which the temperature is set to 300K and the optimization calculation
  • FIG. 19B is the first-principles molecular dynamics in which the temperature is set to 673K.
  • FIG. 19C is a calculation model obtained by performing the dynamics calculation and the optimization calculation
  • FIG. 19C shows the calculation model obtained by performing the first principle molecular dynamics calculation in which the temperature is set to 1000K and the optimization calculation.
  • FIG. 19D is a calculation model obtained by performing the first principle molecular dynamics calculation in which the temperature is set to 1500K and the optimization calculation
  • FIG. 19E is the first principle in which the temperature is set to 2000K. It is a calculation model obtained by performing molecular dynamics calculation and optimization calculation.
  • the difference between the average energy of calculation model 1A and the average energy of calculation model 2A is calculated at each temperature, and the thermal stability of calculation model 1A and calculation model 2A is compared. Note that the relationship between the temperature and the average energy of the calculation model 1A and the calculation model 2A is as shown in FIG. 20A.
  • FIG. 20B shows the relationship between the temperature and the value obtained by subtracting the average energy of calculation model 2A from the average energy of calculation model 1A (also called the difference in average energy).
  • the horizontal axis represents temperature [K]
  • the vertical axis represents difference in average energy [eV].
  • H 2 O may generate electrons serving as carriers. Therefore, when H 2 O is generated in the channel formation region in the oxide semiconductor, the electrical characteristics of the transistor are changed such that the transistor is likely to have normally-on characteristics. Therefore, it is preferable to suppress the generation of H 2 O in the channel formation region in the oxide semiconductor.
  • the generation energy of defects is calculated using the following formula. It can be said that the smaller the generation energy of a defect, the easier the defect is generated.
  • E form (defect) is a generation energy of a defect (defect)
  • E (defect) is a total energy of a calculation model including one defect
  • E (no defect) is a calculation model of the calculation model including no defect.
  • the total energy the atom X is an atom increased or decreased by generating a defect
  • ⁇ (X) is the chemical potential of the atom X
  • n X is the number of increase or decrease of the atom X.
  • the defect is H 2 O
  • X is an oxygen atom (O) or a hydrogen atom (H)
  • n O is ⁇ 1
  • n H is +1.
  • E(O 2 ) is the total energy of oxygen molecules (O 2 )
  • E(H 2 O) is the total energy of water molecules (H 2 O).
  • E(O 2 ) is a calculation for optimizing the structure of the O 2 molecule by arranging one O 2 molecule in the lattice of 1 nm 3 and setting the calculation condition to Condition 2 shown in Table 2. Then, the calculation is performed by performing one-point calculation on the calculation model obtained after the calculation. Further, E(H 2 O) optimizes the structure of the H 2 O molecule by arranging one H 2 O molecule in the lattice of 1 nm 3 and setting the calculation condition to the condition 2 shown in Table 2. Calculation is performed, and then one-point calculation is performed on the calculation model obtained after the calculation, to obtain the calculation.
  • Calculation model 3A was prepared in order to calculate the generated energy of defects. Hereinafter, a method of creating the calculation model 3A will be described. The calculation conditions shown in Table 2 are used for the calculation for creating the calculation model 3A.
  • the calculation model 1A First, prepare the calculation model 1A, and perform calculations to relax the structure of the outer periphery of the calculation model 1A. Specifically, the calculation model 1A is prepared, the coordinates of the atoms located in the crystal region are fixed, the temperature is 1000 K, the time step width is 1 fs, the number of steps is 10000 times, and other calculation conditions are shown in Table 2. The first principle molecular dynamics calculation is performed under the condition 2.
  • the coordinates of the atoms located in the crystal region are fixed to the calculation model obtained by the calculation for relaxing the structure of the outer periphery, and the outer periphery is fixed. Perform calculations to optimize the structure of parts. After that, in order to optimize the structure of the crystal region by fixing the coordinates of the atom located in the outer periphery and the coordinate of one In atom existing in the center of the crystal region with respect to the calculation model obtained after the calculation. Calculate. Then, with respect to the calculation model obtained after the calculation, the coordinates of one In atom existing in the center of the crystal region are fixed, and a calculation for optimizing the structure of the entire calculation model is performed. After that, the calculation condition is set to the condition 3 shown in Table 2, and the coordinate of one In atom existing in the center of the crystal region is fixed to the calculation model obtained after the calculation to optimize the structure of the entire calculation model. Calculation to realize.
  • the generation energy of H 2 O is calculated using the calculation model 3A created by the above method. Specifically, a calculation model including one H 2 O is prepared by replacing one oxygen atom in the calculation model 3A with one hydrogen atom. Since the number of oxygen atoms in the calculation model 3A is 216, 216 calculation models containing one H 2 O are prepared. The calculation model that does not include H 2 O is the calculation model 3A itself.
  • the calculation condition is set to the condition 3 shown in Table 2, the calculation for optimizing the structure of the entire calculation model .
  • E(defect) be the total energy of the calculation model containing one H 2 O obtained after the calculation
  • E(no defect) be the total energy of the calculation model that does not contain H 2 O obtained after the calculation.
  • H 2 O may be changed to another defect (for example, oxygen deficiency and hydrogen) by performing the calculation for a calculation model including one H 2 O.
  • the generation energy of H 2 O is calculated by using E(defect) and E(no defect) calculated by the above method.
  • the calculated H 2 O production energy is shown in FIG.
  • the horizontal axis represents the distance (Distance) [ ⁇ ] from the In atom existing in the center of the crystal region to H 2 O arranged in the calculation model before performing the calculation for optimizing the structure of the calculation model as a whole.
  • the vertical axis represents the H 2 O formation energy (Formation energy) [eV].
  • a black square ( ⁇ ) plot shown in FIG. 21 represents H 2 O generation energy located in a region near In (a crystal core region) in the crystal region, and a white square (shown in FIG.
  • the plot of ⁇ ) is the production energy of H 2 O located in the region other than the core region in the crystal region (also referred to as the crystal shell region), and the cross mark ( ⁇ ) shown in FIG. Energy of H 2 O located at the position.
  • the number of oxygen located in the core region of the crystal is 12, and the number of oxygen located in the shell region of the crystal is 38.
  • H O located in core area of the crystals the average value of H O, generates energy H O located on the outer peripheral portion positioned to shell region of the crystal, respectively, is 2.75 eV, 2.60EV, and 2.14eV It was
  • the crystal region (core region of the crystal, and the crystal of the shell region) than in the outer peripheral portion larger variations in the formation energy of H O, that value is less H O generation energy H O often I understand. This is presumably because the bond length fluctuation is larger in the outer peripheral portion having lower crystallinity than in the crystal region, and there are more oxygen atoms having weaker bonding force with the metal atom.
  • H 2 O is hard to be generated in the crystal region, and H 2 O is easily generated in the region having low crystallinity (the outer peripheral portion). Therefore, the presence of the crystalline region suppresses the generation of H 2 O. Therefore, by using the nc film for a transistor, variation in electric characteristics of the transistor can be suppressed.
  • the oxide semiconductor (metal oxide) is classified into a single crystal oxide semiconductor and a non-single crystal oxide semiconductor other than the single crystal oxide semiconductor.
  • the non-single-crystal oxide semiconductor include a CAAC-OS (c-axis aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, an nc-OS (nanocrystal oxide semiconductor), and a pseudo-amorphous oxide semiconductor (a-like oxide).
  • OS amorphous-like oxide semiconductor (OS), amorphous oxide semiconductor, and the like.
  • CAAC-OS has c-axis orientation, and has a crystal structure in which a plurality of nanocrystals are connected in the ab plane direction and have strain.
  • the strain refers to a portion where the orientation of the lattice arrangement is changed between a region where the lattice arrangement is uniform and another region where the lattice arrangement is uniform in the region where a plurality of nanocrystals are connected.
  • ⁇ Nanocrystals are basically hexagonal, but they are not limited to regular hexagons and may be non-regular hexagons.
  • the strain may have a lattice arrangement such as a pentagon or a heptagon.
  • a lattice arrangement such as a pentagon or a heptagon.
  • the crystal structure in which a clear grain boundary is confirmed is called a so-called polycrystal.
  • the crystal grain boundaries serve as recombination centers, and carriers are likely to be trapped to cause a decrease in on-state current of the transistor or a decrease in field-effect mobility. Therefore, the CAAC-OS in which clear crystal grain boundaries are not confirmed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming the CAAC-OS.
  • In—Zn oxide and In—Ga—Zn oxide are preferable because they can suppress generation of crystal grain boundaries more than In oxide.
  • the CAAC-OS is a layered crystal in which a layer containing indium and oxygen (hereinafter, an In layer) and a layer containing elements M, zinc, and oxygen (hereinafter, a (M,Zn) layer) are stacked. It tends to have a structure (also called a layered structure).
  • indium and the element M can be replaced with each other, and when the element M of the (M,Zn) layer is replaced with indium, it can be expressed as an (In,M,Zn) layer. Further, when the indium in the In layer is replaced with the element M, it can be expressed as an (In,M) layer.
  • CAAC-OS is a metal oxide with high crystallinity.
  • the CAAC-OS since it is difficult to confirm a clear crystal grain boundary, it can be said that a decrease in electron mobility due to the crystal grain boundary does not easily occur.
  • the crystallinity of a metal oxide may be lowered due to the mixture of impurities, the generation of defects, or the like; therefore, the CAAC-OS can be referred to as a metal oxide with few impurities and defects (such as oxygen vacancies). Therefore, the metal oxide having CAAC-OS has stable physical properties. Therefore, the metal oxide containing CAAC-OS is highly heat resistant and highly reliable.
  • Nc-OS has a periodic atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less). Moreover, in the nc-OS, no regularity is found in the crystal orientation between different nanocrystals. Therefore, the orientation is not seen in the entire film. Therefore, the nc-OS may be indistinguishable from the a-like OS or the amorphous oxide semiconductor depending on the analysis method.
  • In-Ga-Zn oxide which is a kind of metal oxide containing indium, gallium, and zinc, may have a stable structure by using the above-described nanocrystal. is there.
  • IGZO tends to have difficulty in crystal growth in the atmosphere, so that a smaller crystal (for example, the above-mentioned nanocrystal) is used than a large crystal (here, a crystal of several mm or a crystal of several cm).
  • a smaller crystal for example, the above-mentioned nanocrystal
  • a large crystal here, a crystal of several mm or a crystal of several cm.
  • it may be structurally stable.
  • the a-like OS is a metal oxide having a structure between the nc-OS and the amorphous oxide semiconductor.
  • the a-like OS has a void or a low density region. That is, the crystallinity of the a-like OS is lower than that of the nc-OS and the CAAC-OS.
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one embodiment of the present invention may include two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS.
  • CAC-OS Cloud-Aligned Composite
  • the CAC-OS relates to the material composition.
  • the CAC-OS has a conductive function in a part of the material, an insulating function in a part of the material, and a semiconductor function in the whole material.
  • a conductive function is a function of allowing electrons (or holes) serving as carriers to flow
  • an insulating function is a function of not allowing electrons serving as carriers to flow. is there.
  • the CAC-OS has a conductive area and an insulating area.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material.
  • the conductive region may be observed as the periphery is blurred and connected in a cloud shape.
  • the conductive region and the insulating region may be dispersed in the material in a size of 0.5 nm or more and 10 nm or less, preferably 0.5 nm or more and 3 nm or less.
  • CAC-OS is composed of components having different band gaps.
  • the CAC-OS includes a component having a wide gap due to the insulating region and a component having a narrow gap due to the conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having the narrow gap acts complementarily to the component having the wide gap, and the carrier also flows to the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS is used for a channel formation region of a transistor, a high current drivability, that is, a large on-current and a high field-effect mobility can be obtained when the transistor is on.
  • the CAC-OS can also be referred to as a matrix composite material or a metal matrix composite material.
  • oxide semiconductors may be classified differently from the above.
  • classification of crystal structures in an oxide semiconductor is described with reference to FIG. 22A.
  • 22A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO is roughly classified into Amorphous (amorphous), Crystalline (crystalline), and Crystal (crystalline).
  • Amorphous includes completely amorphous.
  • CAAC, nc, and CAC are included in Crystalline. Note that the classification of Crystalline excludes single crystal, poly crystal, and complete amorphous. Moreover, single crystal and poly crystal are included in Crystal.
  • the structure in the thick frame shown in FIG. 22A is an intermediate state between Amorphous (amorphous) and Crystal (crystal) and belongs to a new boundary region (New crystalline phase).
  • the structure is in the boundary region between Amorphous and Crystal. That is, the structure can be restated as a completely different structure from an energetically unstable Amorphous (amorphous) and Crystal (crystal).
  • FIGS. 22B and 22C X-ray diffraction spectra of quartz glass and IGZO having a crystal structure classified into Crystalline (also referred to as crystalline IGZO) are shown in FIGS. 22B and 22C.
  • FIG. 22B is an XRD spectrum of quartz glass
  • FIG. 22C is an XRD spectrum of crystalline IGZO.
  • the thickness of the crystalline IGZO shown in FIG. 22C is 500 nm.
  • the shape of the XRD spectrum peak of quartz glass is almost symmetrical.
  • the peak shape of the XRD spectrum is bilaterally asymmetric.
  • the fact that the peak shape of the XRD spectrum is asymmetrical indicates the existence of crystals. In other words, unless the peak shape of the XRD spectrum is bilaterally symmetric, it cannot be said to be Amorphous.
  • the crystal structure of the film can be evaluated by a diffraction pattern (also referred to as a micro electron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • the IGZO film formed at room temperature is in the crystalline state, the amorphous state, the intermediate state, or the amorphous state.
  • FIG. 23A is a top view of the transistor 300
  • FIG. 23B corresponds to a cross-sectional view taken along dashed-dotted line A1-A2 illustrated in FIG. 23A
  • FIG. 23C is a cross-sectional view taken along dashed-dotted line B1-B2 illustrated in FIG. 23A. It corresponds to a sectional view of the surface.
  • the one-dot chain line A1-A2 direction corresponds to the channel length direction
  • the one-dot chain line B1-B2 direction corresponds to the channel width direction.
  • part of components of the transistor 300 a gate insulating layer and the like
  • some of the constituent elements are omitted in the following drawings as in FIG. 23A.
  • the transistor 300 is provided over the substrate 302 and includes a conductive layer 304, an insulating layer 306, a semiconductor layer 308, a conductive layer 312a, a conductive layer 312b, and the like.
  • the insulating layer 306 is provided so as to cover the conductive layer 304.
  • the semiconductor layer 308 has an island shape and is provided over the insulating layer 306.
  • the conductive layers 312a and 312b are provided in contact with the upper surface of the semiconductor layer 308 and separated from each other on the semiconductor layer 308.
  • the insulating layer 314 is provided so as to cover the insulating layer 306, the conductive layer 312a, the conductive layer 312b, and the semiconductor layer 308, and the insulating layer 316 is provided over the insulating layer 314.
  • the metal oxide film exemplified in Embodiment Mode 1 can be applied to the semiconductor layer 308.
  • the material of the substrate 302 there is no particular limitation on the material of the substrate 302, but it is necessary that it has at least heat resistance that can withstand the subsequent heat treatment.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, a glass substrate, a ceramic substrate, a quartz substrate, or a sapphire substrate is used as the substrate 302. Good.
  • a substrate 302 on which a semiconductor element is provided may be used as the substrate 302.
  • a flexible substrate may be used as the substrate 302, and the semiconductor device may be directly formed on the flexible substrate.
  • a separation layer may be provided between the substrate 302 and the semiconductor device. The peeling layer can be used for separating the semiconductor device from the substrate 302 and transferring it to another substrate after the semiconductor device is partly or wholly completed. At that time, the semiconductor device can be transferred to a substrate having poor heat resistance or a flexible substrate.
  • the conductive layer 304 functions as a gate electrode.
  • Part of the insulating layer 306 functions as a gate insulating layer.
  • the conductive layer 312a functions as one of the source electrode and the drain electrode, and the conductive layer 312b functions as the other.
  • a region of the semiconductor layer 308 which overlaps with the conductive layer 304 functions as a channel formation region.
  • the transistor 300 is a so-called bottom-gate transistor in which a gate electrode is provided on the formation surface side of the semiconductor layer 308.
  • the surface of the semiconductor layer 308 opposite to the conductive layer 304 side may be referred to as a back channel side surface.
  • the transistor 300 is a transistor having a so-called channel etch structure in which a protective layer is not provided between the back channel side of the semiconductor layer 308 and the source and drain electrodes.
  • the semiconductor layer 308 may have a laminated structure of two or more layers. At this time, the semiconductor film forming the semiconductor layer 308 preferably contains a metal oxide. When the semiconductor layer 308 has a two-layer structure, the semiconductor film located on the back channel side preferably has higher crystallinity than the semiconductor film located on the conductive layer 304 side. Accordingly, it is possible to prevent part of the semiconductor layer 308 from being etched and disappeared when the conductive layers 312a and 312b are processed.
  • the semiconductor layer 308 includes indium and M (M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, It is preferable to have one or more kinds selected from hafnium, tantalum, tungsten, or magnesium) and zinc.
  • M is preferably aluminum, gallium, yttrium, or tin.
  • an oxide containing indium, gallium, and zinc for the semiconductor layer 308.
  • the conductive layer 312a and the conductive layer 312b each have a laminated structure in which a conductive layer 313a and a conductive layer 313b are stacked in order from the formation surface side.
  • the conductive layer 313b is preferably made of a low-resistance conductive material containing copper, silver, gold, aluminum, or the like.
  • the conductive layer 313b preferably contains copper or aluminum. Accordingly, the conductive layers 312a and 312b can have extremely low resistance.
  • the conductive layer 313a can use a conductive material different from that of the conductive layer 313b.
  • the conductive layer 313a is preferably formed using a conductive material containing titanium, tungsten, molybdenum, chromium, tantalum, zinc, indium, platinum, ruthenium, or the like.
  • the conductive layer 313a preferably functions as a barrier layer which prevents oxygen in the semiconductor layer 308 from diffusing into the conductive layer 313b.
  • the conductive layers 312a and 312b are not limited to have a two-layer structure, and may have a three-layer structure or a four-layer structure including a conductive layer containing copper, silver, gold, or aluminum.
  • the conductive layers 312a and 312b may have a three-layer structure in which a conductive layer containing a conductive material similar to that of the conductive layer 313a is stacked over the conductive layer 313b. Accordingly, oxidation of the upper surface of the conductive layer 313b can be suppressed and the metal element contained in the conductive layer 313b can be prevented from being scattered to the periphery, so that a highly reliable transistor can be realized.
  • the above-described conductive material that can be used for the conductive layer 313a or the conductive layer 313b can be used as appropriate.
  • An insulating material containing an oxide is preferably used for the insulating layer 306 and the insulating layer 314 which are in contact with the semiconductor layer 308.
  • an insulating material containing an oxide is used for a layer in contact with the semiconductor layer 308.
  • a nitride insulating film such as silicon nitride or aluminum nitride may be used for the insulating layer 306.
  • a nitride insulating film such as silicon nitride or aluminum nitride may be used for the insulating layer 306.
  • the treatment for adding oxygen for example, heat treatment or plasma treatment in an atmosphere containing oxygen, ion doping treatment, or the like can be given.
  • the insulating layer 316 functions as a protective layer that protects the transistor 300.
  • the insulating layer 316 can be formed using an inorganic insulating material such as silicon nitride, silicon nitride oxide, silicon oxide, silicon oxynitride, aluminum oxide, or aluminum nitride.
  • an inorganic insulating material such as silicon nitride, silicon nitride oxide, silicon oxide, silicon oxynitride, aluminum oxide, or aluminum nitride.
  • heat generated in a manufacturing process or the like causes oxygen to be emitted from the semiconductor layer 308 or the insulating layer 314 to the outside through the insulating layer 316. Is preferable because it can be prevented from desorbing.
  • an organic insulating material that functions as a flattening film may be used as the insulating layer 316.
  • a stacked film of a film containing an inorganic insulating material and a film containing an organic insulating material may be used as the insulating layer 316.
  • the semiconductor layer 308 may be formed at a portion in contact with the conductive layers 312a and 312b and in the vicinity thereof, and a pair of low resistance regions functioning as a source region and a drain region may be formed.
  • the region is a part of the semiconductor layer 308 and has a lower resistance than the channel formation region.
  • the low resistance region can be rephrased as a region having a high carrier concentration, an n-type region, or the like.
  • a region sandwiched between the pair of low-resistance regions and overlapping with the conductive layer 304 functions as a channel formation region.
  • FIG. 24A is a cross-sectional view in the channel length direction of the transistor 300A
  • FIG. 24B is a cross-sectional view in the channel width direction.
  • the transistor 300A mainly differs from the configuration example 1-1 in that the conductive layer 320 is provided on the insulating layer 314.
  • the conductive layer 320 has a region overlapping with the semiconductor layer 308 with the insulating layer 314 interposed therebetween.
  • the conductive layer 304 has a function as a first gate electrode (also referred to as a bottom gate electrode), and the conductive layer 320 has a function as a second gate electrode (also referred to as a top gate electrode). ..
  • part of the insulating layer 314 functions as a second gate insulating layer.
  • the conductive layer 320 may be electrically connected to the conductive layer 304 through the insulating layer 314 and the opening 342 provided in the insulating layer 306. Accordingly, the same potential can be applied to the conductive layers 320 and 304, so that a transistor with high on-state current can be realized.
  • the conductive layers 304 and 320 extend outside the end portion of the semiconductor layer 308 in the channel width direction. At this time, as shown in FIG. 24B, the entire semiconductor layer 308 in the channel width direction is covered with the conductive layers 304 and 320.
  • the semiconductor layer 308 can be electrically surrounded by an electric field generated by the pair of gate electrodes. At this time, it is particularly preferable to apply the same potential to the conductive layer 304 and the conductive layer 320. Thus, an electric field for inducing a channel can be effectively applied to the semiconductor layer 308, so that the on-state current of the transistor 300A can be increased. Therefore, the transistor 300A can be miniaturized.
  • the conductive layer 304 and the conductive layer 320 may not be connected. At this time, a constant potential may be applied to one of the pair of gate electrodes and a signal for driving the transistor 300A may be applied to the other. At this time, the threshold voltage when the transistor 300A is driven by the other gate electrode can be controlled by the potential applied to the one gate electrode.
  • the conductive layer 320 may be electrically connected to either the conductive layer 312a or the conductive layer 312b.
  • FIG. 25A is a top view of the transistor 350
  • FIG. 25B corresponds to a cross-sectional view taken along the dashed-dotted line A3-A4 in FIG. 25A
  • FIG. 25C is a sectional view taken along the dashed-dotted line B3-B4 in FIG. 25A. It corresponds to a sectional view of the surface.
  • the dashed-dotted line A3-A4 direction corresponds to the channel length direction
  • the dashed-dotted line B3-B4 direction corresponds to the channel width direction.
  • the transistor 350 is provided over the substrate 352 and includes an insulating layer 353, a semiconductor layer 358, an insulating layer 360, a metal oxide layer 364, a conductive layer 362, an insulating layer 368, and the like.
  • the island-shaped semiconductor layer 358 is provided over the insulating layer 353.
  • the insulating layer 360 is provided in contact with the top surface of the insulating layer 353, the top surface, and the side surfaces of the semiconductor layer 358.
  • the metal oxide layer 364 and the conductive layer 362 are stacked over the insulating layer 360 in this order and have a portion overlapping with the semiconductor layer 358.
  • the insulating layer 368 is provided so as to cover the upper surface of the insulating layer 360, the side surface of the metal oxide layer 364, and the upper surface of the conductive layer 362.
  • the metal oxide film exemplified in Embodiment Mode 1 can be applied to the semiconductor layer 358.
  • the transistor 350 may include a conductive layer 370a and a conductive layer 370b over the insulating layer 368.
  • the conductive layers 370a and 370b function as a source electrode or a drain electrode.
  • the conductive layers 370a and 370b are electrically connected to the low resistance region 358n through the openings 391a and 391b provided in the insulating layer 368 and the insulating layer 360, respectively.
  • a part of the conductive layer 362 functions as a gate electrode.
  • Part of the insulating layer 360 functions as a gate insulating layer.
  • the transistor 350 is a so-called top-gate transistor in which a gate electrode is provided over the semiconductor layer 358.
  • the conductive layer 362 and the metal oxide layer 364 are processed so that the top shapes thereof are substantially the same.
  • the top shapes are substantially the same” means that at least a part of the contours overlap between the stacked layers.
  • the contours do not overlap with each other, and the upper layer may be located inside the lower layer, or the upper layer may be located outside the lower layer.
  • the metal oxide layer 364 located between the insulating layer 360 and the conductive layer 362 functions as a barrier film that prevents oxygen contained in the insulating layer 360 from diffusing to the conductive layer 362 side. Further, the metal oxide layer 364 also functions as a barrier film which prevents hydrogen and water contained in the conductive layer 362 from diffusing to the insulating layer 360 side.
  • a material which is less likely to transmit oxygen and hydrogen than at least the insulating layer 360 is preferably used.
  • the metal oxide layer 364 can prevent oxygen from diffusing from the insulating layer 360 to the conductive layer 362 even when a metal material such as aluminum or copper which easily absorbs oxygen is used for the conductive layer 362. .. Even when the conductive layer 362 contains hydrogen, hydrogen can be prevented from diffusing from the conductive layer 362 to the semiconductor layer 358 through the insulating layer 360. As a result, the carrier density in the channel formation region of the semiconductor layer 358 can be extremely low.
  • An insulating material or a conductive material can be used for the metal oxide layer 364.
  • the metal oxide layer 364 functions as part of the gate insulating layer.
  • the metal oxide layer 364 has conductivity, the metal oxide layer 364 functions as part of the gate electrode.
  • an insulating material having a higher dielectric constant than silicon oxide for the metal oxide layer 364.
  • an aluminum oxide film, a hafnium oxide film, a hafnium aluminate film, or the like is preferably used because the driving voltage can be reduced.
  • a conductive oxide such as indium oxide, indium tin oxide (ITO), or indium tin oxide containing silicon (ITSO) can also be used.
  • ITO indium tin oxide
  • ITSO indium tin oxide containing silicon
  • a conductive oxide containing indium is preferable because it has high conductivity.
  • the metal oxide layer 364 it is preferable to use an oxide material containing one or more of the same elements as the semiconductor layer 358. In particular, it is preferable to use an oxide semiconductor material that can be applied to the semiconductor layer 358. At this time, it is preferable to use, as the metal oxide layer 364, a metal oxide film formed using the same sputtering target as that of the semiconductor layer 358 because the device can be shared.
  • the metal oxide layer 364 is preferably formed by using a sputtering device.
  • oxygen can be added to the insulating layer 360 and the semiconductor layer 358 by forming the oxide film in an atmosphere containing oxygen gas.
  • the semiconductor layer 358 has a region overlapping with the conductive layer 362 and a pair of low resistance regions 358n sandwiching the region.
  • the low resistance region 358n functions as a source region or a drain region of the transistor 350.
  • the low resistance region 358n can also be referred to as a region having a lower resistance than the channel formation region, a region having a high carrier concentration, a region having a high oxygen defect density, a region having a high impurity concentration, or an n-type region.
  • the low resistance region 358n of the semiconductor layer 358 is a region containing an impurity element.
  • the impurity element include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, arsenic, aluminum, or a rare gas.
  • typical examples of rare gases include helium, neon, argon, krypton, xenon, and the like.
  • the process of adding impurities to the low resistance region 358n can be performed through the insulating layer 360 using the conductive layer 362 as a mask.
  • a treatment for adding impurities to the low resistance region 358n a plasma ion doping method or an ion implantation method can be preferably used.
  • the low resistance region 358n has an impurity concentration of 1 ⁇ 10 19 atoms/cm 3 or more and 1 ⁇ 10 23 atoms/cm 3 or less, preferably 5 ⁇ 10 19 atoms/cm 3 or more, 5 ⁇ 10 22 atoms/cm 3
  • the concentration of impurities contained in the low resistance region 358n is analyzed by, for example, an analysis method such as secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry) or X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy).
  • an analysis method such as secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry) or X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy).
  • SIMS Secondary Ion Mass Spectrometry
  • XPS X-ray Photoelectron Spectroscopy
  • the impurity element exists in an oxidized state in the low resistance region 358n.
  • the impurity element it is preferable to use an element which is easily oxidized, such as boron, phosphorus, magnesium, aluminum, or silicon.
  • Such an element that is easily oxidized can be stably present in an oxidized state by being combined with oxygen in the semiconductor layer 358, and thus has a high temperature (eg, 400° C. or higher, 600° C. or higher, or 800° C. or higher in a later step. ), the desorption is suppressed.
  • the impurity element deprives the semiconductor layer 358 of oxygen, so that many oxygen vacancies are generated in the low-resistance region 358n. Since the oxygen deficiency and hydrogen in the film are combined to serve as a carrier supply source, the low resistance region 358n is brought into an extremely low resistance state.
  • the boron contained in the low resistance region 358n can exist in a state of being bonded to oxygen. This can be confirmed by the fact that a spectrum peak due to the B 2 O 3 bond is observed in the XPS analysis. Further, in XPS analysis, a spectral peak due to the state in which elemental boron is present alone is not observed, or the peak intensity is extremely small to such an extent that it is buried in background noise at the lower limit of measurement.
  • the insulating layer 360 has a region in contact with the channel formation region of the semiconductor layer 358, that is, a region overlapping with the conductive layer 362.
  • the insulating layer 360 has a region which is in contact with the low resistance region 358n of the semiconductor layer 358 and which does not overlap with the conductive layer 362.
  • the above-described impurity element may be contained in a region of the insulating layer 360 which overlaps with the low resistance region 358n.
  • the impurity element in the insulating layer 360 preferably exists in a state of being bonded to oxygen.
  • Such an element that is easily oxidized can exist stably in a state of being oxidized by being combined with oxygen in the insulating layer 360, and thus desorption is suppressed even when a high temperature is applied in a later step.
  • the insulating layer 360 contains oxygen which can be released by heating (also referred to as excess oxygen), the excess oxygen and the impurity element are combined and stabilized, so that the low resistance region 358n from the insulating layer 360 is formed. It is possible to suppress the supply of oxygen to the. Oxygen is less likely to diffuse in part of the insulating layer 360 containing the oxidized impurity element; therefore, oxygen is not supplied to the low resistance region 358n from above the insulating layer 360 through the insulating layer 360. By being supplied, it is possible to prevent the resistance from increasing.
  • the insulating layer 368 functions as a protective layer that protects the transistor 350.
  • an inorganic insulating material such as an oxide or a nitride can be used.
  • an inorganic insulating material such as silicon oxide, silicon oxynitride, silicon nitride, silicon nitride oxide, aluminum oxide, aluminum oxynitride, aluminum nitride, hafnium oxide, or hafnium aluminate can be used.
  • FIG. 26A is a top view of the transistor 350A
  • FIG. 26B is a cross-sectional view of the transistor 350A in the channel length direction
  • FIG. 26C is a cross-sectional view of the transistor 350A in the channel width direction.
  • the transistor 350A mainly differs from the transistor 350 illustrated in the configuration example 2-1 in that the structure of the insulating layer 360 is different and that the insulating layer 366 is included.
  • the insulating layer 360 is processed so that the top surface shapes thereof are substantially the same as those of the conductive layer 362 and the metal oxide layer 364.
  • the insulating layer 360 can be formed by processing, for example, using a resist mask for processing the conductive layer 362 and the metal oxide layer 364.
  • the insulating layer 366 is provided in contact with the top surface and the side surface of the semiconductor layer 358 which are not covered with the conductive layer 362, the metal oxide layer 364, and the insulating layer 360.
  • the insulating layer 366 is provided so as to cover the upper surface of the insulating layer 353, the side surface of the insulating layer 360, the side surface of the metal oxide layer 364, and the upper surface and the side surface of the conductive layer 362.
  • the insulating layer 366 has a function of reducing the resistance of the low resistance region 358n.
  • an insulating film which can supply impurities into the low-resistance region 358n by heating the insulating layer 366 during deposition or after deposition can be used.
  • an insulating film which can generate oxygen vacancies in the low-resistance region 358n can be used by heating the insulating layer 366 during deposition or after the deposition.
  • the insulating layer 366 an insulating film that functions as a supply source that supplies impurities to the low resistance region 358n can be used.
  • the insulating layer 366 is preferably a film which releases hydrogen by heating.
  • the insulating layer 366 is preferably a film formed by using a gas containing an impurity element such as a hydrogen element as a film forming gas used for film formation. Further, by increasing the deposition temperature of the insulating layer 366, a large amount of impurity elements can be effectively supplied to the semiconductor layer 358.
  • the film formation temperature of the insulating layer 366 can be, for example, 200° C. or higher and 500° C. or lower, preferably 220° C. or higher and 450° C. or lower, and more preferably 250° C. or higher and 400° C. or lower.
  • the insulating layer 366 By forming the insulating layer 366 under reduced pressure and by heating, desorption of oxygen in a region of the semiconductor layer 358, which is the low resistance region 358n, can be promoted. By supplying impurities such as hydrogen to the semiconductor layer 358 in which a large number of oxygen vacancies are formed, the carrier density in the low resistance region 358n is increased and the resistance of the low resistance region 358n can be reduced more effectively.
  • an insulating film containing a nitride such as silicon nitride, silicon nitride oxide, silicon oxynitride, aluminum nitride, or aluminum nitride oxide can be preferably used.
  • silicon nitride since silicon nitride has a blocking property against hydrogen and oxygen, it can prevent both diffusion of hydrogen from the outside to the semiconductor layer and desorption of oxygen from the semiconductor layer to the outside, so that a highly reliable transistor can be obtained. realizable.
  • the insulating layer 366 may be an insulating film having a function of drawing oxygen in the semiconductor layer 358 to generate oxygen vacancies.
  • a metal nitride When using a metal nitride, it is preferable to use a nitride of aluminum, titanium, tantalum, tungsten, chromium, or ruthenium. In particular, it is particularly preferable to contain aluminum or titanium.
  • aluminum is used as a sputtering target, an aluminum nitride film formed by a reactive sputtering method using a gas containing nitrogen as a film forming gas, by appropriately controlling the flow rate of nitrogen gas with respect to the total flow rate of the film forming gas, A film having extremely high insulating properties and extremely high blocking properties against hydrogen and oxygen can be obtained.
  • an insulating film containing such a metal nitride in contact with the semiconductor layer not only can the resistance of the semiconductor layer be reduced, but oxygen can be desorbed from the semiconductor layer and hydrogen can be diffused into the semiconductor layer. This can be suitably prevented.
  • the thickness of the insulating layer containing the aluminum nitride is preferably 5 nm or more. Even with such a thin film, a high blocking property against hydrogen and oxygen and a function of lowering the resistance of the semiconductor layer can both be achieved.
  • the insulating layer may have any thickness, but in consideration of productivity, it is preferably 500 nm or less, preferably 200 nm or less, more preferably 50 nm or less.
  • a film whose composition formula satisfies AlN x (x is a real number greater than 0 and 2 or less, preferably x is greater than 0.5 and less than or equal to 1.5) is used. Is preferred. Accordingly, a film having excellent insulating properties and excellent thermal conductivity can be obtained, so that heat dissipation of heat generated when the transistor 350A is driven can be improved.
  • the insulating layer 366 can absorb oxygen in the low resistance region 358n and form oxygen deficiency in the low resistance region 358n. Further, by performing heat treatment after forming such an insulating layer 366, more oxygen vacancies can be formed in the low-resistance region 358n, so that the reduction in resistance can be promoted. In the case where a film containing a metal oxide is used for the insulating layer 366, the insulating layer 366 absorbs oxygen in the semiconductor layer 358, so that the insulating layer 366 is included in the insulating layer 366 between the low resistance region 358n. In some cases, a layer containing an oxide of a metal element (eg, aluminum) to be formed is formed.
  • a metal element eg, aluminum
  • the semiconductor layer 358 when a metal oxide film containing indium is used as the semiconductor layer 358, a region where indium oxide is deposited or a region where the indium concentration is high is formed in the vicinity of the interface of the low resistance region 358n on the insulating layer 366 side. It may have been. Thereby, the low resistance region 358n having an extremely low resistance can be formed. The existence of such a region may be observed by an analytical method such as X-ray photoelectron spectroscopy (XPS: X-ray Photoelectron Spectroscopy).
  • XPS X-ray Photoelectron Spectroscopy
  • FIG. 27A shows a cross-sectional view of the transistor 350B.
  • a cross section in the channel length direction is shown on the left side of the alternate long and short dash line, and a cross section in the channel width direction is shown on the right side.
  • the transistor 350B mainly differs from the configuration example 2-1 in that a conductive layer 356 is provided between the substrate 352 and the insulating layer 353.
  • the conductive layer 356 has a region overlapping with the semiconductor layer 358 and the conductive layer 362.
  • the conductive layer 362 has a function as a second gate electrode (also referred to as a top gate electrode), and the conductive layer 356 has a function as a first gate electrode (also referred to as a bottom gate electrode). .. Further, part of the insulating layer 360 functions as a second gate insulating layer, and part of the insulating layer 353 functions as a first gate insulating layer.
  • a portion of the semiconductor layer 358 that overlaps with at least one of the conductive layer 362 and the conductive layer 356 functions as a channel formation region.
  • a portion of the semiconductor layer 358 which overlaps with the conductive layer 362 may be referred to as a channel formation region in order to facilitate description; however, in reality, a portion of the semiconductor layer 358 which does not overlap with the conductive layer 362 and overlaps with the conductive layer 356 ( A channel may be formed in a portion including the low resistance region 358n).
  • the conductive layer 356 is electrically connected to the conductive layer 362 through the metal oxide layer 364, the insulating layer 360, and the opening 392 provided in the insulating layer 353. Good. Accordingly, the same potential can be applied to the conductive layers 356 and 362.
  • the conductive layer 356 and one of the conductive layers 370a and 370b may be electrically connected.
  • the conductive layer 356 can be made of the same material as the conductive layer 362, the conductive layer 370a, or the conductive layer 370b. In particular, it is preferable to use a material containing copper for the conductive layer 356 because wiring resistance can be reduced.
  • FIG. 27A shows a case where the insulating layer 353 has a stacked structure in which an insulating layer 353a and an insulating layer 353b are stacked from the conductive layer 356 side.
  • an insulating film in which the metal element contained in the conductive layer 356 is less likely to diffuse as the insulating layer 353a positioned on the conductive layer 356 side.
  • an inorganic insulating film such as a silicon nitride film, a silicon nitride oxide film, an aluminum oxide film, or a hafnium oxide film.
  • an insulating film containing oxygen is preferably used for the insulating layer 353b which is in contact with the semiconductor layer 358.
  • a silicon oxide film, a silicon oxynitride film, or the like is preferably used.
  • the conductive layer 362 and the conductive layer 356 project outside the end portion of the semiconductor layer 358 in the channel width direction.
  • the entire semiconductor layer 358 in the channel width direction is covered with the conductive layers 362 and 356 with the insulating layers 360 and 353 interposed therebetween.
  • the semiconductor layer 358 can be electrically surrounded by an electric field generated by the pair of gate electrodes. At this time, it is particularly preferable to apply the same potential to the conductive layer 356 and the conductive layer 362. Accordingly, an electric field for inducing a channel can be effectively applied to the semiconductor layer 358, so that the on-state current of the transistor 350B can be increased. Therefore, the transistor 350B can be miniaturized.
  • the conductive layer 362 and the conductive layer 356 may not be connected. At this time, a constant potential may be supplied to one of the pair of gate electrodes and a signal for driving the transistor 350B may be supplied to the other. At this time, the threshold voltage when the transistor 350B is driven by the other gate electrode can be controlled by the potential applied to one gate electrode.
  • FIG. 27B shows a cross-sectional view of the transistor 350C.
  • a cross section in the channel length direction is shown on the left side of the alternate long and short dash line, and a cross section in the channel width direction is shown on the right side.
  • the transistor 350C is an example in which the conductive layer 356 functioning as the second gate electrode illustrated in the configuration example 2-3 is provided in the transistor 350A illustrated in the configuration example 2-2.
  • a transistor with a high on-current can be obtained.
  • a transistor whose threshold voltage can be controlled can be used.
  • FIG. 28A is a schematic top view of the display device 700.
  • the display device 700 includes a flexible substrate 762.
  • the substrate 762 is provided with the display portion 702, the pair of circuit portions 763, the circuit portion 764, the wiring 704, the connection terminal 703a, and the connection terminal 703b.
  • the circuit portion 763 and the circuit portion 764 have a function of driving the display portion 702.
  • Two circuit portions 763 are provided with the display portion 702 provided therebetween.
  • the circuit portion 764 is provided between the display portion 702 and the wiring 704.
  • the circuit portion 763 has a function as a gate driver, for example, and the circuit portion 764 has a function as a source driver or a part thereof.
  • the circuit portion 764 may include a buffer circuit or a demultiplexer circuit.
  • the above-described various display elements such as a liquid crystal element or a light emitting element can be applied.
  • an organic EL element it is preferable to use an organic EL element as the display element.
  • the substrate 762 has a top surface shape in which a portion where the wiring 704, the connection terminal 703a, and the connection terminal 703b are provided is projected more than other portions. In other words, the width of the portion of the substrate 762 is smaller than the width of the portion where the display portion 702 is provided.
  • the projecting portion of the substrate 762 has a region which can be curved (curved portion 761a) in a region overlapping with the wiring 704. Further, the substrate 762 has a pair of regions (bending portions 761b) that can be bent in the region where the display portion 702 is provided. As shown in FIG. 28A, since the substrate 762 has a protruding shape, the bending direction of the bending portion 761a and the bending direction of the bending portion 761b can be made to intersect with each other.
  • connection terminal 703a functions as a terminal to which an FPC (Flexible Printed Circuit) is connected
  • connection terminal 703b functions as a terminal to which an IC is connected.
  • 28B and 28C are perspective views of the display device 700 when the substrate 762 is curved on the side opposite to the display surface side in the curved portions 761a and 761b.
  • 28B is a perspective view including the display surface side
  • FIG. 28C is a perspective view including the side opposite to the display surface side.
  • the FPC 706 connected to the connection terminal 703a and the IC 707 connected to the connection terminal 703b are clearly shown.
  • a part of the substrate 762 can be folded back to the side opposite to the display surface side by the curved portion 761a.
  • the projecting portion of the substrate 762 can be folded back so that the wiring 704 is on the outer side.
  • the connection terminal 703a and the connection terminal 703b can be arranged on the side opposite to the display surface side, and further, the FPC 706 can be arranged on the side opposite to the display surface side. This makes it possible to reduce the area of the non-display portion when the display device 700 is incorporated in an electronic device.
  • the board 762 is provided with a cutout portion 765.
  • the cutout portion 765 is a portion in which, for example, a camera lens of an electronic device, various sensors such as an optical sensor, a lighting device, or a design can be arranged.
  • a camera lens of an electronic device various sensors such as an optical sensor, a lighting device, or a design can be arranged.
  • FIG. 29 shows a schematic cross-sectional view of the display device 700. 29 illustrates a cross section including the display portion 702, the circuit portion 763, the bending portion 761a, and the connection terminal 703a of the display device 700 illustrated in FIG. 28A.
  • the display portion 702 is provided with a transistor 750 and a capacitor 790.
  • a transistor 752 is provided in the circuit portion 763.
  • the transistors 750 and 752 are transistors in which an oxide semiconductor is applied to a semiconductor layer in which a channel is formed. Note that the invention is not limited to this, and a transistor including silicon (amorphous silicon, polycrystalline silicon, or single crystal silicon) or an organic semiconductor can be applied to the semiconductor layer.
  • the transistor used in this embodiment has a highly purified oxide semiconductor film in which formation of oxygen vacancies is suppressed.
  • the transistor can have a significantly low off-state current. Therefore, a pixel to which such a transistor is applied can have a long holding time of an electric signal such as an image signal and a long writing interval of the image signal or the like. Therefore, the frequency of refresh operations can be reduced, so that power consumption can be reduced.
  • the transistor used in this embodiment can have relatively high field-effect mobility and thus can be driven at high speed.
  • a switching transistor of a pixel and a driver transistor used for a circuit portion can be formed over the same substrate. That is, a configuration in which a drive circuit formed of a silicon wafer or the like is not applied is also possible, and the number of parts of the display device can be reduced.
  • a high-quality image can be provided by using a transistor which can be driven at high speed.
  • the capacitor 790 includes a lower electrode formed by processing the same film as the first gate electrode included in the transistor 750 and an upper electrode formed by processing the same metal oxide film as the semiconductor layer. Have.
  • the upper electrode has a low resistance like the source and drain regions of the transistor 750. Further, a part of an insulating film functioning as a first gate insulating layer of the transistor 750 is provided between the lower electrode and the upper electrode. That is, the capacitor 790 has a stacked structure in which an insulating film functioning as a dielectric film is sandwiched between a pair of electrodes. A wiring obtained by processing the same film as the source electrode and the drain electrode of the transistor 750 is connected to the upper electrode.
  • An insulating layer 770 functioning as a planarization film is provided over the transistor 750, the transistor 752, and the capacitor 790.
  • the transistor 750 included in the display portion 702 and the transistor 752 included in the circuit portion 763 may have different structures. For example, a top-gate transistor may be applied to either one and a bottom-gate transistor may be applied to the other.
  • the circuit section 764 is similar to the circuit section 763.
  • Embodiment 2 can be applied to the structures of the transistor 750 and the transistor 752.
  • connection terminal 703a has a part of the wiring 704. Further, as shown in FIG. 29, it is preferable that the connection terminal 703a has a stacked structure in which a plurality of conductive films is stacked because conductivity and mechanical strength of the connection terminal 703a are increased.
  • the connection terminal 703a is electrically connected to the FPC 706 via the connection layer 780.
  • connection layer 780 for example, an anisotropic conductive material or the like can be used.
  • the display device 700 includes a substrate 762 and a substrate 740, each of which functions as a supporting substrate.
  • a substrate 762 and the substrate 740 a flexible substrate such as a glass substrate or a plastic substrate can be used, for example.
  • the transistor 750, the transistor 752, the capacitor 790, and the like are provided over the insulating layer 744.
  • the substrate 762 and the insulating layer 744 are attached to each other with an adhesive layer 742.
  • the display device 700 also includes a light emitting element 782, a coloring layer 736, a light shielding layer 738, and the like.
  • the light emitting element 782 includes a conductive layer 772, an EL layer 786, and a conductive layer 788.
  • the conductive layer 772 is electrically connected to a source electrode or a drain electrode included in the transistor 750.
  • the conductive layer 772 is provided over the insulating layer 770 and functions as a pixel electrode.
  • the insulating layer 730 is provided so as to cover the end portion of the conductive layer 772, and the EL layer 786 and the conductive layer 788 are stacked over the insulating layer 730 and the conductive layer 772.
  • the light-emitting element 782 is a top-emission light-emitting element that emits light to the side opposite to the formation surface (the substrate 740 side).
  • the EL layer 786 has an organic compound or an inorganic compound such as a quantum dot.
  • the EL layer 786 includes a light emitting material that emits light when a current flows.
  • a fluorescent material As the light emitting material, a fluorescent material, a phosphorescent material, a thermally activated delayed fluorescence (TADF) material, an inorganic compound (a quantum dot material, etc.), or the like can be used.
  • TADF thermally activated delayed fluorescence
  • quantum dots include colloidal quantum dot materials, alloy type quantum dot materials, core/shell type quantum dot materials, core type quantum dot materials, and the like.
  • the light shielding layer 738 and the coloring layer 736 are provided on one surface of the insulating layer 746.
  • the coloring layer 736 is provided at a position overlapping with the light emitting element 782.
  • the light-blocking layer 738 is provided in the display portion 702 in a region which does not overlap with the light-emitting element 782.
  • the light-blocking layer 738 may be provided so as to overlap with the circuit portion 763 and the like.
  • the substrate 740 is attached to the other surface of the insulating layer 746 with an adhesive layer 747.
  • the substrate 740 and the substrate 762 are attached to each other with the sealing layer 732.
  • a light emitting material that emits white light is applied as the EL layer 786 included in the light emitting element 782.
  • the white light emitted from the light emitting element 782 is colored by the coloring layer 736 and is emitted to the outside.
  • the EL layer 786 is provided over the pixels having different colors.
  • a conductive film having a transmissive property and a reflective property may be used as the conductive layer 788.
  • a microresonator (microcavity) structure can be realized between the conductive layer 772 and the conductive layer 788 so that light having a specific wavelength is intensified and emitted.
  • an optical adjustment layer for adjusting the optical distance is arranged between the conductive layer 772 and the conductive layer 788, and the thickness of the optical adjustment layer is made different between pixels of different colors, so that each of the pixels has a different thickness. The color purity of light emitted from the pixel may be increased.
  • the coloring layer 736 and the above-described optical adjustment layer may not be provided.
  • an inorganic insulating film that functions as a barrier film having low moisture permeability for each of the insulating layers 744 and 746.
  • FIG. 30 shows a cross-sectional view of a display device 700 which is partially different in configuration from FIG. Further, in FIG. 30, a part of the display device 700 is curved at the bending portion 761a and is folded back to the side opposite to the display surface side.
  • a resin layer 743 is provided between the adhesive layer 742 and the insulating layer 744 shown in FIG. Further, a protective layer 749 is provided instead of the substrate 740.
  • the resin layer 743 is a layer containing an organic resin such as polyimide or acrylic.
  • the insulating layer 744 includes an inorganic insulating film such as silicon oxide, silicon oxynitride, or silicon nitride.
  • the resin layer 743 and the substrate 762 are attached to each other by the adhesive layer 742.
  • the resin layer 743 is preferably thinner than the substrate 762.
  • the protective layer 749 is attached to the sealing layer 732.
  • a glass substrate, a resin film, or the like can be used.
  • an optical member such as a polarizing plate (including a circularly polarizing plate) or a scattering plate, an input device such as a touch sensor panel, or a structure in which two or more of these are stacked may be applied.
  • the protective layer 749 may include a member that constitutes a part of the housing of the electronic device (for example, a part that becomes a screen).
  • the EL layer 786 included in the light emitting element 782 is provided in an island shape over the insulating layer 730 and the conductive layer 772. By forming the EL layer 786 so that emission colors are different for each subpixel, color display can be realized without using the coloring layer 736.
  • a protective layer 741 is provided so as to cover the light emitting element 782.
  • the protective layer 741 has a function of preventing impurities such as water from diffusing into the light emitting element 782.
  • the protective layer 741 has a stacked structure in which an insulating layer 741a, an insulating layer 741b, and an insulating layer 741c are stacked in this order from the conductive layer 788 side.
  • an inorganic insulating film having a high barrier property against impurities such as water is preferably used for the insulating layers 741a and 741c, and an organic insulating film functioning as a planarization film is preferably used for the insulating layer 741b. ..
  • the protective layer 741 is preferably provided so as to extend also to the circuit portion 763 and the like.
  • an organic insulating film that covers the transistors 750, the transistors 752, and the like is formed in an island shape inside the sealing layer 732.
  • the end portion of the organic insulating film is preferably located inside the sealing layer 732 or in a region overlapping with the end portion of the sealing layer 732.
  • FIG. 30 illustrates an example in which the insulating layer 770, the insulating layer 730, and the insulating layer 741b are processed into island shapes. For example, in a portion overlapping with the sealing layer 732, the insulating layer 741c and the insulating layer 741a are provided in contact with each other.
  • the surface of the organic insulating film which covers the transistor 750 and the transistor 752 is not exposed to the outside of the sealing layer 732, so that water can be supplied to the transistor 750 and the transistor 752 from the outside through the organic insulating film. It is possible to preferably prevent hydrogen and hydrogen from diffusing. As a result, variation in electric characteristics of the transistor can be suppressed, and a display device with extremely high reliability can be realized.
  • the curved portion 761a has a portion in which an inorganic insulating film such as the insulating layer 744 is not provided in addition to the substrate 762 and the adhesive layer 742.
  • an insulating layer 770 including an organic material covers the wiring 704 in order to prevent the wiring 704 from being exposed.
  • the curved portion 761a has a laminated structure in which the resin layer 743, the wiring 704, and the insulating layer 770 are laminated.
  • a support 720 is attached to the resin layer 743 with an adhesive layer 748 in a region overlapping with the connection terminal 703a.
  • a material having higher rigidity than the substrate 762 or the like can be used.
  • the support 720 may be a part of the housing of the electronic device or a part of a member arranged inside the electronic device.
  • a conductive layer 761 is provided on the protective layer 741.
  • the conductive layer 761 can be used as a wiring or an electrode.
  • the conductive layer 761 functions as an electrostatic shielding film for preventing electric noise when driving a pixel from being transmitted to the touch sensor when the touch sensor is provided over the display device 700. be able to. At this time, the conductive layer 761 may be provided with a predetermined constant potential.
  • the conductive layer 761 can be used as an electrode of a touch sensor, for example. This allows the display device 700 to function as a touch panel.
  • the conductive layer 761 can be used as an electrode or a wiring of a capacitance touch sensor.
  • the conductive layer 761 can be used as a wiring or an electrode to which a detection circuit is connected or a wiring or an electrode to which a sensor signal is input.
  • the touch sensor by forming the touch sensor on the light emitting element 782, the number of components can be reduced and the manufacturing cost of the electronic device or the like can be reduced.
  • the conductive layer 761 is preferably provided in a portion which does not overlap with the light emitting element 782.
  • the conductive layer 761 can be provided in a position overlapping with the insulating layer 730. Accordingly, it is not necessary to use a transparent conductive film having relatively low conductivity as the conductive layer 761, and a metal or alloy having high conductivity can be used, so that the sensitivity of the sensor can be increased.
  • a touch sensor method that can be formed using the conductive layer 761 is not limited to a capacitance method, and various methods such as a resistance film method, a surface acoustic wave method, an infrared method, an optical method, and a pressure-sensitive method are used. Can be used. Alternatively, two or more of these may be used in combination.
  • FIG. 31 shows a schematic cross-sectional view of a display device 700a when a liquid crystal element is used as the display element.
  • a cross-sectional view of a region including the circuit portion 763, the display portion 702, and the connection terminal 703a is shown.
  • a display device 700a illustrated in FIG. 31 includes a transistor 721, a transistor 722, a liquid crystal element 710, and the like between a substrate 701 and a substrate 705.
  • the substrate 701 and the substrate 705 are attached to each other with a sealing layer 732.
  • the liquid crystal element 710 includes a conductive layer 711, a liquid crystal 712, and a conductive layer 713.
  • the conductive layer 713 is provided over the substrate 701.
  • One or more insulating layers are provided over the conductive layer 713, and the conductive layer 711 is provided over the insulating layer.
  • the liquid crystal 712 is located between the conductive layer 711 and the substrate 705.
  • the conductive layer 713 is electrically connected to the wiring 723 and functions as a common electrode.
  • the conductive layer 711 is electrically connected to the transistor 721 and functions as a pixel electrode. A common potential is applied to the wiring 723.
  • the liquid crystal element 710 shown in FIG. 31 is a liquid crystal element to which a lateral electric field method (for example, FFS mode) is applied.
  • the conductive layer 711 has a comb shape or an upper surface shape having a slit.
  • the alignment state of the liquid crystal 712 is controlled by an electric field generated between the conductive layers 711 and 713.
  • a capacitive element 790 functioning as a storage capacitor is formed by a stacked structure of a conductive layer 711, a conductive layer 713, and one or more insulating layers sandwiched therebetween. Therefore, it is not necessary to separately provide a capacitive element, and the aperture ratio can be increased.
  • a material that transmits visible light or a material that reflects visible light can be used for the conductive layers 711 and 713.
  • the light-transmitting material for example, an oxide material containing indium, zinc, tin, or the like may be used.
  • the reflective material for example, a material containing aluminum, silver, or the like may be used.
  • the display device 700a When a reflective material is used for either or both of the conductive layer 711 and the conductive layer 713, the display device 700a becomes a reflective liquid crystal display device. On the other hand, when a light-transmitting material is used for both the conductive layer 711 and the conductive layer 713, the display device 700a becomes a transmissive liquid crystal display device. In the case of a reflective liquid crystal display device, a polarizing plate is provided on the viewing side. On the other hand, in the case of a transmissive liquid crystal display device, a pair of polarizing plates are provided so as to sandwich the liquid crystal element.
  • FIG. 31 shows an example of a transmissive liquid crystal display device.
  • a polarizing plate 755 and a light source 757 are provided outside the substrate 701, and a polarizing plate 756 is provided outside the substrate 705.
  • the light source 757 functions as a backlight.
  • a light shielding layer 738 and a coloring layer 736 are provided on the surface of the substrate 705 on the substrate 701 side. Further, an insulating layer 734 which functions as a planarization layer is provided so as to cover the light-blocking layer 738 and the coloring layer 736. A spacer 727 is provided on the surface of the insulating layer 734 on the substrate 701 side.
  • the liquid crystal 712 is located between the alignment film 725 that covers the conductive layer 711 and the alignment film 726 that covers the insulating layer 734. Note that the alignment films 725 and 726 may not be provided if unnecessary.
  • an optical member such as a retardation film and an antireflection film, a protective film, an antifouling film, and the like can be appropriately provided outside the substrate 705.
  • Antireflection films include AG (Anti Glare) film and AR (Anti Reflection) film.
  • the liquid crystal 712 includes thermotropic liquid crystal, low molecular liquid crystal, polymer liquid crystal, polymer dispersed liquid crystal (PDLC: Polymer Dispersed Liquid Crystal), polymer network liquid crystal (PNLC: Polymer Network Liquid Crystal), ferroelectric liquid crystal, Antiferroelectric liquid crystal or the like can be used.
  • PDLC Polymer Dispersed Liquid Crystal
  • PNLC Polymer Network Liquid Crystal
  • ferroelectric liquid crystal Antiferroelectric liquid crystal or the like
  • liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used.
  • a TN (Twisted Nematic) mode a VA (Vertical Alignment) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, and an ASM (Axially symmetric symmetric) mode.
  • a mode an OCB (Optically Compensated Birefringence) mode, an ECB (Electrically Controlled Birefringence) mode, a guest host mode, and the like can be used.
  • a scattering type liquid crystal using a polymer dispersion type liquid crystal or a polymer network type liquid crystal as the liquid crystal 712.
  • a monochrome display may be performed without providing the coloring layer 736, or a color display may be performed using the coloring layer 736.
  • a time-division display method (also referred to as a field sequential driving method) in which color display is performed based on the successive additive color mixing method may be applied.
  • the colored layer 736 can be omitted.
  • the time-division display method it is not necessary to provide sub-pixels that exhibit R (red), G (green), and B (blue) colors, so that the aperture ratio of the pixel can be improved and There are advantages such as increasing the degree.
  • the display device 700a shown in FIG. 31 has a structure in which an organic insulating film functioning as a planarization layer is not provided on the formation surface side of the conductive layer 711 functioning as a pixel electrode or the conductive layer 713 functioning as a common electrode. Further, as the transistor 721 and the like included in the display device 700a, a bottom-gate transistor whose manufacturing process can be relatively shortened is applied. In addition, the wiring 704, the connection terminal 703a, and the like can be manufactured in a process which is common to a manufacturing process of a transistor, a liquid crystal element, or the like without increasing a special process. With such a structure, the manufacturing cost can be reduced, the manufacturing yield can be increased, and a highly reliable display device can be provided at low cost.
  • the display device illustrated in FIG. 32A includes a pixel portion 502, a driver circuit portion 504, a protective circuit 506, and a terminal portion 507. Note that the protection circuit 506 may not be provided.
  • the transistor of one embodiment of the present invention can be applied to the transistors included in the pixel portion 502 and the driver circuit portion 504.
  • the transistor of one embodiment of the present invention may also be applied to the protection circuit 506.
  • the pixel portion 502 has a plurality of pixel circuits 501 arranged in X rows and Y columns (X and Y are each independently a natural number of 2 or more). Each pixel circuit 501 has a circuit for driving a display element.
  • the driver circuit portion 504 has driver circuits such as a gate driver 504a that outputs a scan signal to the gate lines GL_1 to GL_X and a source driver 504b that supplies a data signal to the data lines DL_1 to DL_Y.
  • the gate driver 504a may have at least a shift register.
  • the source driver 504b is configured using, for example, a plurality of analog switches and the like. Alternatively, the source driver 504b may be formed using a shift register or the like.
  • the terminal portion 507 is a portion provided with a terminal for inputting a power supply, a control signal, an image signal, and the like to the display device from an external circuit.
  • the protection circuit 506 is a circuit which, when a potential outside a certain range is applied to the wiring to which it is connected, makes the wiring and the other wiring electrically conductive.
  • the protection circuit 506 illustrated in FIG. 32A is provided in various wirings such as a gate line GL which is a wiring between the gate driver 504a and the pixel circuit 501 or a data line DL which is a wiring between the source driver 504b and the pixel circuit 501, for example. Connected. Note that in FIG. 32A, the protection circuit 506 is hatched in order to distinguish the protection circuit 506 and the pixel circuit 501.
  • the gate driver 504a and the source driver 504b may be provided over the same substrate as the pixel portion 502, or may be provided over a substrate on which a gate driver circuit or a source driver circuit is separately formed (for example, a single crystal semiconductor or a polycrystal).
  • a drive circuit board formed of a semiconductor may be mounted on the board by COG or TAB (Tape Automated Bonding).
  • 32B and 32C show an example of the configuration of a pixel circuit that can be applied to the pixel circuit 501.
  • the pixel circuit 501 illustrated in FIG. 32B includes a liquid crystal element 570, a transistor 550, and a capacitor 560.
  • a data line DL_n, a gate line GL_m, a potential supply line VL, and the like are connected to the pixel circuit 501.
  • the potential of one of the pair of electrodes of the liquid crystal element 570 is appropriately set according to the specifications of the pixel circuit 501.
  • the alignment state of the liquid crystal element 570 is set by the written data. Note that a common potential may be applied to one of the pair of electrodes of the liquid crystal element 570 included in each of the plurality of pixel circuits 501. Further, different potentials may be applied to one of the pair of electrodes of the liquid crystal element 570 of the pixel circuit 501 in each row.
  • the pixel circuit 501 illustrated in FIG. 32C includes a transistor 552, a transistor 554, a capacitor 562, and a light emitting element 572. Further, the data line DL_n, the gate line GL_m, the potential supply line VL_a, the potential supply line VL_b, and the like are connected to the pixel circuit 501.
  • the high power supply potential VDD is applied to one of the potential supply line VL_a and the potential supply line VL_b, and the low power supply potential VSS is applied to the other.
  • the luminance flowing from the light emitting element 572 is controlled by controlling the current flowing through the light emitting element 572 according to the potential applied to the gate of the transistor 554.
  • Embodiment 5 a pixel circuit including a memory for correcting the gradation displayed in the pixel and a display device including the pixel circuit will be described.
  • the transistor including the metal oxide film described in Embodiment 1 can be applied to a transistor used in the pixel circuit described below.
  • FIG. 33A shows a circuit diagram of the pixel circuit 400.
  • the pixel circuit 400 includes a transistor M1, a transistor M2, a capacitor C1, and a circuit 401.
  • the wiring S1, the wiring S2, the wiring G1, and the wiring G2 are connected to the pixel circuit 400.
  • the gate is connected to the wiring G1, one of the source and the drain is connected to the wiring S1, and the other is connected to one electrode of the capacitor C1.
  • the gate is connected to the wiring G2, one of the source and the drain is connected to the wiring S2, the other is connected to the other electrode of the capacitor C1, and the circuit 401.
  • the circuit 401 is a circuit including at least one display element.
  • Various elements can be used as the display element, and typically, a light emitting element such as an organic EL element or an LED element, a liquid crystal element, or a MEMS (Micro Electro Mechanical Systems) element can be applied.
  • a node connecting the transistor M1 and the capacitor C1 is a node N1
  • a node connecting the transistor M2 and the circuit 401 is a node N2.
  • the pixel circuit 400 can hold the potential of the node N1 by turning off the transistor M1. Further, by turning off the transistor M2, the potential of the node N2 can be held. In addition, by writing a predetermined potential to the node N1 via the transistor M1 with the transistor M2 in the off state, the potential of the node N2 changes in accordance with the displacement of the potential of the node N1 due to capacitive coupling via the capacitor C1. Can be changed.
  • the transistor to which an oxide semiconductor is applied which is illustrated in Embodiment 1, can be applied to one or both of the transistor M1 and the transistor M2. Therefore, the potential of the node N1 and the node N2 can be held for a long time with an extremely low off-state current. Note that when the period for holding the potential of each node is short (specifically, when the frame frequency is 30 Hz or higher), a transistor to which a semiconductor such as silicon is applied may be used.
  • FIG. 33B is a timing chart regarding the operation of the pixel circuit 400.
  • influences of various resistances such as wiring resistances, parasitic capacitances of transistors and wirings, and threshold voltage of transistors are not taken into consideration.
  • one frame period is divided into a period T1 and a period T2.
  • the period T1 is a period for writing a potential to the node N2
  • the period T2 is a period for writing a potential to the node N1.
  • Period T1 a potential for turning on the transistor is applied to both the wiring G1 and the wiring G2. Further, the potential V ref , which is a constant potential, is supplied to the wiring S1 and the first data potential V w is supplied to the wiring S2.
  • the potential V ref is applied to the node N1 from the wiring S1 through the transistor M1. Further, the node N2 is supplied with the first data potential V w from the wiring S2 through the transistor M2. Therefore, a state where the potential difference V w -V ref is held in the capacitor C1.
  • Period T2 a potential for turning on the transistor M1 is applied to the wiring G1 and a potential for turning off the transistor M2 is applied to the wiring G2. Further, the second data potential V data is supplied to the wiring S1. A predetermined constant potential may be applied to the wiring S2 or the wiring S2 may be in a floating state.
  • the node N1 is supplied with the second data potential V data from the wiring S1 through the transistor M1.
  • the potential of the node N2 changes by the potential dV according to the second data potential V data due to the capacitive coupling by the capacitance C1. That is, a potential obtained by adding the first data potential V w and the potential dV is input to the circuit 401.
  • the potential dV is shown as a positive value in FIG. 33B, it may be a negative value. That is, the second data potential V data may be lower than the potential V ref .
  • the potential dV is generally determined by the capacitance value of the capacitance C1 and the capacitance value of the circuit 401.
  • the potential dV becomes a potential close to the second data potential V data .
  • the pixel circuit 400 can generate a potential to be supplied to the circuit 401 including a display element by combining two types of data signals, and thus gradation correction can be performed in the pixel circuit 400. Become.
  • the pixel circuit 400 can also generate a potential that exceeds the maximum potential that can be supplied to the wiring S1 and the wiring S2. For example, when a light emitting element is used, high dynamic range (HDR) display or the like can be performed. Further, when a liquid crystal element is used, overdrive drive or the like can be realized.
  • HDR high dynamic range
  • the pixel circuit 400LC illustrated in FIG. 33C includes a circuit 401LC.
  • the circuit 401LC includes a liquid crystal element LC and a capacitor C2.
  • one electrode is connected to the node N2 and one electrode of the capacitor C2, and the other electrode is connected to a wiring to which the potential Vcom2 is applied.
  • the other electrode of the capacitor C2 is connected to the wiring to which the potential Vcom1 is applied.
  • the capacity C2 functions as a storage capacity.
  • the capacitor C2 can be omitted if unnecessary.
  • the pixel circuit 400LC can supply a high voltage to the liquid crystal element LC, it is possible to realize a high-speed display by overdriving and to apply a liquid crystal material having a high driving voltage, for example. Further, by supplying a correction signal to the wiring S1 or the wiring S2, it is possible to correct the gradation according to the operating temperature or the deterioration state of the liquid crystal element LC.
  • the pixel circuit 400EL illustrated in FIG. 33D includes a circuit 401EL.
  • the circuit 401EL includes a light emitting element EL, a transistor M3, and a capacitor C2.
  • the gate of the transistor M3 is connected to one electrode of the node N2 and the capacitor C2, one of a source and a drain thereof is connected to a wiring to which the potential V H is applied, and the other is connected to one electrode of the light emitting element EL.
  • the other electrode of the capacitor C2 is connected to the wiring to which the potential Vcom is applied.
  • the other electrode of the light-emitting element EL is connected to a wiring to which the potential V L is applied.
  • the transistor M3 has a function of controlling the current supplied to the light emitting element EL.
  • the capacitor C2 functions as a storage capacitor. The capacitor C2 can be omitted if unnecessary.
  • the transistor M3 may be connected to the cathode side. At that time, the values of the potential V H and the potential V L can be changed as appropriate.
  • the pixel circuit 400EL can flow a large amount of current through the light-emitting element EL, so that, for example, HDR display or the like can be realized. Further, by supplying a correction signal to the wiring S1 or the wiring S2, it is possible to correct the variation in the electrical characteristics of the transistor M3 or the light emitting element EL.
  • circuit is not limited to the circuits illustrated in FIG. 33C and FIG. 33D, and may have a configuration in which a transistor and a capacitance are added separately.
  • the display module 6000 illustrated in FIG. 34A includes a display device 6006 to which an FPC 6005 is connected, a frame 6009, a printed board 6010, and a battery 6011 between an upper cover 6001 and a lower cover 6002.
  • a display device manufactured using one embodiment of the present invention can be used as the display device 6006.
  • the display device 6006 a display module with extremely low power consumption can be realized.
  • the shape and dimensions of the upper cover 6001 and the lower cover 6002 can be appropriately changed according to the size of the display device 6006.
  • the display device 6006 may have a function as a touch panel.
  • the frame 6009 may have a function of protecting the display device 6006, a function of blocking electromagnetic waves generated by the operation of the printed circuit board 6010, a function of a heat sink, and the like.
  • the printed circuit board 6010 has a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal, a battery control circuit, and the like.
  • FIG. 34B is a schematic sectional view of a display module 6000 including an optical touch sensor.
  • the display module 6000 has a light emitting unit 6015 and a light receiving unit 6016 provided on the printed circuit board 6010.
  • a pair of light guide portions (a light guide portion 6017a and a light guide portion 6017b) are provided in a region surrounded by the upper cover 6001 and the lower cover 6002.
  • the display device 6006 is provided so as to overlap with the printed circuit board 6010 and the battery 6011 with the frame 6009 interposed therebetween.
  • the display device 6006 and the frame 6009 are fixed to the light guide portions 6017a and 6017b.
  • the light 6018 emitted from the light emitting unit 6015 passes through the upper portion of the display device 6006 by the light guiding unit 6017a, reaches the light receiving unit 6016 through the light guiding unit 6017b.
  • a touch operation can be detected by blocking the light 6018 by a detected object such as a finger or a stylus.
  • a plurality of light emitting units 6015 are provided, for example, along two adjacent sides of the display device 6006.
  • a plurality of light receiving portions 6016 are provided at positions facing the light emitting portion 6015. As a result, it is possible to obtain information on the position where the touch operation is performed.
  • the light emitting unit 6015 can use a light source such as an LED element, and it is particularly preferable to use a light source that emits infrared rays.
  • the light receiving unit 6016 can use a photoelectric element that receives the light emitted by the light emitting unit 6015 and converts the light into an electric signal.
  • a photodiode capable of receiving infrared rays can be used.
  • the light emitting portion 6015 and the light receiving portion 6016 can be arranged below the display device 6006, and external light reaches the light receiving portion 6016 and touch sensor Can be prevented from malfunctioning.
  • malfunction of the touch sensor can be suppressed more effectively.
  • the electronic device 6500 shown in FIG. 35A is a personal digital assistant that can be used as a smartphone.
  • the electronic device 6500 includes a housing 6501, a display portion 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, and the like.
  • the display portion 6502 has a touch panel function.
  • the display device of one embodiment of the present invention can be applied to the display portion 6502.
  • the display portion 6502 has a cutout portion, and a camera 6507 and a light source 6508 are provided so as to be engaged with the cutout portion. With such a structure, the area occupied by the display portion 6502 with respect to the housing 6501 can be increased.
  • FIG. 35B shows an example in which the display portion 6502 has an opening and a camera 6507 and an annular light source 6509 surrounding the camera 6507 are arranged inside the opening. Further, a speaker 6505 is provided so as to be engaged with the cutout portion of the display portion 6502. Further, the display portion 6502 may be used as a light source for illuminating a subject. With such a structure, the area occupied by the display portion 6502 with respect to the housing 6501 can be further increased.
  • FIG. 35C is a schematic cross-sectional view including an end portion of the housing 6501 on the microphone 6506 side.
  • a protective member 6510 having a light-transmitting property is provided on a display surface side of the housing 6501, and a display panel 6511, an optical member 6512, a touch sensor panel 6513, a print are provided in a space surrounded by the housing 6501 and the protective member 6510.
  • a substrate 6517, a battery 6518, and the like are arranged.
  • a display panel 6511, an optical member 6512, and a touch sensor panel 6513 are fixed to the protective member 6510 by an adhesive layer (not shown).
  • a part of the display panel 6511 is folded back in an area outside the display portion 6502. Further, the FPC 6515 is connected to the folded back portion. An IC 6516 is mounted on the FPC 6515. Further, the FPC 6515 is connected to a terminal provided on the printed board 6517.
  • the flexible display panel of one embodiment of the present invention can be applied to the display panel 6511. Therefore, an extremely lightweight electronic device can be realized. Further, since the display panel 6511 is extremely thin, a large capacity battery 6518 can be mounted while suppressing the thickness of the electronic device. Further, by folding a part of the display panel 6511 and disposing the connection portion with the FPC 6515 on the back side of the pixel portion, an electronic device with a narrow frame can be realized.
  • the electronic devices exemplified below are provided with a display device of one embodiment of the present invention in a display portion. Therefore, the electronic device achieves high resolution. Further, it is possible to provide an electronic device having both a high resolution and a large screen.
  • the display unit of the electronic device can display an image having a resolution of, for example, full high definition, 4K2K, 8K4K, 16K8K, or higher.
  • Examples of the electronic device include electronic devices having a relatively large screen such as a television device, a laptop personal computer, a monitor device, a digital signage, a pachinko machine, and a game machine, as well as a digital camera, a digital video camera, and a digital photo.
  • a relatively large screen such as a television device, a laptop personal computer, a monitor device, a digital signage, a pachinko machine, and a game machine, as well as a digital camera, a digital video camera, and a digital photo.
  • a frame, a mobile phone, a portable game machine, a portable information terminal, a sound reproducing device, and the like can be given.
  • the electronic device to which one embodiment of the present invention is applied can be incorporated along a flat surface or a curved surface of an inner wall or an outer wall of a house or a building, an interior or exterior of an automobile, or the like.
  • FIG. 36A is a diagram showing the appearance of the camera 8000 with the finder 8100 attached.
  • the camera 8000 has a housing 8001, a display portion 8002, operation buttons 8003, a shutter button 8004, and the like.
  • a detachable lens 8006 is attached to the camera 8000.
  • the lens 8006 and the housing may be integrated.
  • the camera 8000 can take an image by pressing a shutter button 8004 or by touching a display portion 8002 which functions as a touch panel.
  • the housing 8001 has a mount having electrodes, and can be connected to a strobe device or the like in addition to the finder 8100.
  • the finder 8100 has a housing 8101, a display portion 8102, buttons 8103, and the like.
  • the housing 8101 is attached to the camera 8000 by a mount that engages with the mount of the camera 8000.
  • the finder 8100 can display an image or the like received from the camera 8000 on the display portion 8102.
  • the button 8103 has a function as a power button or the like.
  • the display device of one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the finder 8100.
  • the camera 8000 with a built-in viewfinder may be used.
  • FIG. 36B is a diagram showing an appearance of the head mounted display 8200.
  • the head mounted display 8200 has a mounting portion 8201, a lens 8202, a main body 8203, a display portion 8204, a cable 8205, and the like.
  • a battery 8206 is incorporated in the mounting portion 8201.
  • the cable 8205 supplies electric power from the battery 8206 to the main body 8203.
  • the main body 8203 includes a wireless receiver and the like, and can display received video information on the display portion 8204. Further, the main body 8203 is provided with a camera and can use information on the movement of the eyeballs and eyelids of the user as an input unit.
  • the mounting portion 8201 may be provided with a plurality of electrodes capable of detecting a current flowing with the movement of the eyeball of the user at a position touching the user, and may have a function of recognizing the line of sight. Further, it may have a function of monitoring the pulse of the user by the current flowing through the electrode. Further, the mounting portion 8201 may have various sensors such as a temperature sensor, a pressure sensor, and an acceleration sensor, and has a function of displaying biological information of the user on the display portion 8204 and movement of the head of the user. It may have a function of changing the image displayed on the display portion 8204 in accordance with the above.
  • the display device of one embodiment of the present invention can be applied to the display portion 8204.
  • the head mounted display 8300 includes a housing 8301, a display portion 8302, a band-shaped fixture 8304, and a pair of lenses 8305.
  • the user can view the display on the display portion 8302 through the lens 8305.
  • the display portion 8302 it is preferable to arrange the display portion 8302 in a curved shape because the user can feel a high sense of reality.
  • another image displayed in a different region of the display portion 8302 can be viewed through the lens 8305 so that three-dimensional display using parallax can be performed.
  • the structure is not limited to one display portion 8302 provided, and two display portions 8302 may be provided and one display portion may be arranged for one eye of the user.
  • the display device of one embodiment of the present invention can be applied to the display portion 8302. Since a display device including the semiconductor device of one embodiment of the present invention has extremely high definition, even if the display device is enlarged using the lens 8305 as illustrated in FIG. It is possible to display high-quality images.
  • the electronic devices illustrated in FIGS. 37A to 37G include a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), a connection terminal 9006, a sensor 9007 (force, displacement, position, speed). , Acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared (Including a function to perform), a microphone 9008, and the like.
  • the electronic devices shown in FIGS. 37A to 37G have various functions. For example, a function of displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function of displaying a calendar, date or time, a function of controlling processing by various software (programs), It can have a wireless communication function, a function of reading and processing a program or data recorded in a recording medium, and the like. Note that the functions of the electronic device are not limited to these and can have various functions.
  • the electronic device may have a plurality of display units.
  • the electronic device is provided with a camera or the like and has a function of shooting a still image or a moving image and storing it in a recording medium (external or built in the camera), a function of displaying the shot image on the display unit, or the like. Good.
  • FIGS. 37A to 37G The details of the electronic devices shown in FIGS. 37A to 37G will be described below.
  • FIG. 37A is a perspective view showing the television device 9100.
  • the television device 9100 can incorporate a display portion 9001 having a large screen, for example, 50 inches or more, or 100 inches or more.
  • FIG. 37B is a perspective view showing portable information terminal 9101.
  • the mobile information terminal 9101 can be used as, for example, a smartphone.
  • the portable information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
  • the mobile information terminal 9101 can display characters and image information on its plurality of surfaces.
  • FIG. 37B shows an example in which three icons 9050 are displayed.
  • the information 9051 indicated by a dashed rectangle can be displayed on another surface of the display portion 9001. Examples of the information 9051 include notification of incoming email, SNS, telephone, etc., title of email, SNS, etc., sender name, date and time, time, battery level, antenna reception strength, and the like.
  • the icon 9050 or the like may be displayed at the position where the information 9051 is displayed.
  • FIG. 37C is a perspective view showing portable information terminal 9102.
  • the mobile information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001.
  • the information 9052, the information 9053, and the information 9054 are displayed on different surfaces is shown.
  • the user can check the information 9053 displayed at a position where it can be observed from above the mobile information terminal 9102 while the mobile information terminal 9102 is stored in the chest pocket of clothes. The user can confirm the display without taking out the portable information terminal 9102 from the pocket, and can judge whether or not to receive a call, for example.
  • FIG. 37D is a perspective view showing a wristwatch type portable information terminal 9200.
  • the mobile information terminal 9200 can be used as, for example, a smart watch.
  • the display portion 9001 is provided with a curved display surface, and display can be performed along the curved display surface.
  • the portable information terminal 9200 can also make a hands-free call by mutual communication with a headset capable of wireless communication, for example.
  • the portable information terminal 9200 can also perform data transmission with another information terminal or charge by using the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding.
  • FIGS. 37E and 37G are perspective views showing a foldable portable information terminal 9201.
  • 37E is a perspective view of the portable information terminal 9201 in an unfolded state
  • FIG. 37G is a folded state
  • FIG. 37F is a perspective view of a state in which one of FIGS. 37E and 37G is in the process of changing to the other.
  • the portable information terminal 9201 is excellent in portability in a folded state and excellent in displayability in a wide display area without a joint in an expanded state.
  • a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by a hinge 9055.
  • the display portion 9001 can be bent with a radius of curvature of 1 mm or more and 150 mm or less.
  • FIG. 38A shows an example of a television device.
  • a display portion 7500 is incorporated in a housing 7101 of the television device 7100.
  • a structure is shown in which the housing 7101 is supported by a stand 7103.
  • the television device 7100 shown in FIG. 38A can be operated with an operation switch included in the housing 7101 or a separate remote controller 7111.
  • a touch panel may be applied to the display portion 7500 and the television device 7100 may be operated by touching the touch panel.
  • the remote controller 7111 may have a display portion in addition to the operation buttons.
  • the television device 7100 may include a television broadcast receiver and a communication device for network connection.
  • FIG. 38B shows a notebook personal computer 7200.
  • the laptop personal computer 7200 includes a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • a display portion 7500 is incorporated in the housing 7211.
  • 38C and 38D show an example of digital signage (digital signage).
  • the digital signage 7300 illustrated in FIG. 38C includes a housing 7301, a display portion 7500, a speaker 7303, and the like. Further, an LED lamp, an operation key (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like can be provided.
  • FIG. 38D is a digital signage 7400 attached to a column 7401.
  • the digital signage 7400 includes a display portion 7500 provided along the curved surface of the pillar 7401.
  • the wider the display unit 7500 the more information that can be provided at one time can be increased, and it is more noticeable to people. Therefore, for example, the advertising effect of an advertisement is enhanced.
  • a touch panel to the display unit 7500 so that the user can operate it.
  • it can be used not only for advertising purposes but also for providing information required by users such as route information, traffic information, and guidance information for commercial facilities.
  • the digital signage 7300 or the digital signage 7400 can be linked to the information terminal device 7311 such as a smartphone owned by the user by wireless communication.
  • the display of the display unit 7500 can be switched by displaying the advertisement information displayed on the display unit 7500 on the screen of the information terminal device 7311 or operating the information terminal device 7311.
  • the digital signage 7300 or the digital signage 7400 can be made to execute a game using the information terminal 7311 as an operation means (controller). This allows an unspecified number of users to simultaneously participate in the game and enjoy it.
  • the display device of one embodiment of the present invention can be applied to the display portion 7500 in FIGS. 38A to 38D.
  • the electronic device of this embodiment has a structure including a display portion; however, one embodiment of the present invention can be applied to an electronic device without a display portion.
  • a tungsten film having a thickness of about 100 nm was formed on a glass substrate by a sputtering method, and this was processed to obtain a first gate electrode. Subsequently, as the first gate insulating layer, a stacked film of a silicon nitride film and a silicon oxynitride film having a thickness of about 300 nm was formed by a plasma CVD method.
  • a metal oxide film having a thickness of about 30 nm was formed on the first gate insulating layer, and this was processed to obtain a semiconductor layer.
  • As the film forming gas a mixed gas of argon gas and oxygen gas was used.
  • four samples (Sample B1 to Sample B4) with different deposition conditions for the metal oxide film were prepared.
  • the metal oxide film of Sample B1 was formed under the condition that the ratio of the flow rate of oxygen gas to the total flow rate of film forming gas (oxygen flow rate ratio) was 10%. The film formation was performed without heating the substrate.
  • the metal oxide film of Sample B2 was formed under the condition that the oxygen flow rate ratio was 30%. The film formation was performed without heating the substrate.
  • the metal oxide film of Sample B3 was formed under the condition that the oxygen flow rate ratio was 40%. The film formation was performed without heating the substrate.
  • the metal oxide film of Sample B4 was formed under the condition that the oxygen flow rate ratio was 50%. The film formation was performed without heating the substrate.
  • the metal oxide films of Sample B1 to Sample B4 are formed under the same conditions as the metal oxide films of sample A1 to sample A4 shown in the first embodiment, respectively.
  • heat treatment was performed at 350° C. for 1 hour in a nitrogen gas atmosphere, and then heat treatment was performed at 350° C. for 1 hour in a mixed atmosphere of nitrogen gas and oxygen gas.
  • a silicon oxynitride film having a thickness of about 150 nm was formed as a second gate insulating layer by a plasma CVD method.
  • a metal oxide film having a thickness of about 20 nm was formed on the second gate insulating layer by the sputtering method.
  • a molybdenum film having a thickness of about 100 nm was formed on the metal oxide film by a sputtering method. After that, part of the molybdenum film and the metal oxide film was removed by etching to obtain a second gate electrode and a metal oxide layer.
  • boron was added as an impurity element.
  • a plasma ion doping apparatus was used to add impurities.
  • B 2 H 6 gas was used as a gas for supplying boron.
  • a silicon oxynitride film having a thickness of about 300 nm was formed as a protective insulating layer covering the transistor by a plasma CVD method.
  • a part of the protective insulating layer and the second gate insulating layer was opened by etching, a molybdenum film was formed by a sputtering method, and this was processed to obtain a source electrode and a drain electrode.
  • an acrylic film having a thickness of about 1.5 ⁇ m was formed as a flattening layer, and heat treatment was performed at 250° C. for 1 hour in a nitrogen atmosphere.
  • a voltage (also referred to as a gate voltage (Vg)) applied to the gate electrode (the first gate electrode and the second gate electrode) is 0.25V from -15V to +20V. It was applied in steps.
  • the voltage applied to the source electrode also referred to as source voltage (Vs)
  • Vd drain voltage
  • the measured transistors were designed to have a channel length of 2 ⁇ m and a channel width of 3 ⁇ m.
  • 39A to 39D show Id-Vg characteristics of Sample B1 to Sample B4.
  • the horizontal axis represents the gate voltage (Vg) and the vertical axis represents the drain current (Id).
  • the field effect mobility ( ⁇ FE) calculated from the Id-Vg characteristics when the drain voltage (Vd) is 10 V is shown by a broken line.
  • FIG. 40 shows the fluctuation amount ( ⁇ Vth) of the threshold voltage before and after the PBTS test and the NBTIS test in Sample B1 to Sample B4.
  • FIGS. 41A to 41D show changes in Id-Vg characteristics before and after the GBT test in Sample B1 and Sample B4.
  • 41A shows the result of the PBTS test of Sample B1
  • FIG. 41B shows the result of the PBTS test of Sample B4
  • FIG. 41C shows the result of the NBTIS test of Sample B1
  • FIG. 41D shows the result of the NBTIS test of Sample B4.
  • the transistor to which the metal oxide film of one embodiment of the present invention was applied showed favorable transistor characteristics even with a short channel length and was a highly reliable transistor.
  • the sample used in this example is a metal oxide film formed on a glass substrate by a sputtering method.
  • the film forming gas a mixed gas of argon gas and oxygen gas was used. The metal oxide film was formed without heating the substrate.
  • three samples Sample C1 to Sample C3 with different metal oxide film forming conditions were prepared.
  • the sample C1 metal oxide film was formed under the condition that the ratio of the flow rate of oxygen gas to the total flow rate of film forming gas (oxygen flow rate ratio) was 10%.
  • the sample C2 metal oxide film was formed under the condition that the oxygen flow rate ratio was 30%.
  • the metal oxide film of Sample C3 was formed under the condition that the oxygen flow rate ratio was 50%.
  • HAADF-STEM observation and EDX analysis The three prepared samples were observed by high-angle scattering annular dark field scanning transmission electron microscopy (HAADF-STEM) and energy dispersive X-ray spectroscopy (EDX: Energy). -Ray Spectroscopy) was performed for composition analysis.
  • FIG. 42 shows a HAADF-STEM image of each sample and an EDX mapping image for In, Ga, and Zn.
  • the HAADF-STEM image and the EDX mapping image are the results of observing the same region.
  • a contrast proportional to the square of the atomic number is obtained, which suggests that heavier atoms are present in brighter areas.
  • a bright color region corresponds to a region where many corresponding elements exist, and a dark color region corresponds to a region where there are few corresponding elements.
  • 43A to 43D show the results of quantitative analysis of Sample C1.
  • 43A shows the In-rich region
  • FIG. 43B shows the In-poor region
  • FIG. 43C shows the Ga-rich region
  • FIG. 43D shows the analysis result about the Ga-poor region.
  • the horizontal axis represents the proportion of each element when the sum of the In, Ga, and Zn compositions is 100%, and the five measurement points are shown by bar graphs.
  • the actually formed metal oxide film was not a uniform film reflecting the composition of the target but a film in which regions having different compositions were distributed.
  • FIG. 44A, FIG. 44B, and FIG. 44C show histograms for Sample C1, Sample C2, and Sample C3, respectively.
  • the horizontal axis shows the composition and the vertical axis shows the frequency.
  • the element name is clearly shown near the apex of the peak.
  • the metal oxide film of one embodiment of the present invention is not a uniform film but a film in which the metal elements forming the metal oxide film are unevenly distributed, and is observed like a composite. was confirmed.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pathology (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Physical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

電気特性の高い金属酸化物膜を提供する。信頼性の高い金属酸化物膜を提供する。 金属酸化物膜は、インジウム、Ｍ（Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、 及び亜鉛を含む。また金属酸化物膜は、金属酸化物膜の膜面に垂直な方向から電子線を照射する電 子線回折で決定される面間隔ｄの分布が、第１のピークと、第２のピークとを有する。また第１の ピークの頂点は、０．２５ｎｍ以上０．３０ｎｍ以下に位置し、第２のピークの頂点は、０．１５ ｎｍ以上０．２０ｎｍ以下に位置する。上記面間隔ｄの分布は、金属酸化物膜の複数の領域におけ る複数の電子線回折パターンから得られるものである。また電子線回折は、ビーム径が０．３ｎｍ 以上１０ｎｍ以下である電子線を用いて行われる。

Description

金属酸化物膜、半導体装置、及び金属酸化物膜の評価方法
　本発明の一態様は、金属酸化物膜に関する。本発明の一態様は、金属酸化物膜を用いた半導体装置に関する。本発明の一態様は、金属酸化物膜の評価方法に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
　トランジスタに適用可能な半導体材料として、酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。
特開２０１４−７３９９号公報
　本発明の一態様は、電気特性の高い金属酸化物膜を提供することを課題の一とする。本発明の一態様は、信頼性の高い金属酸化物膜を提供することを課題の一とする。本発明の一態様は、量産性に優れた金属酸化物膜を提供することを課題の一とする。本発明の一態様は、新規な金属酸化物膜を提供することを課題の一とする。
　また、本発明の一態様は、金属酸化物膜が適用され、電気特性の高い半導体装置を提供することを課題の一とする。本発明の一態様は、金属酸化物膜が適用され、信頼性の高い半導体装置を提供することを課題の一とする。
　また、本発明の一態様は、金属酸化物膜の新規な分析方法、評価方法、または解析方法を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、インジウム、Ｍ（Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、及び亜鉛を含む金属酸化物膜である。金属酸化物膜は、金属酸化物膜の膜面に垂直な方向から電子線を照射する電子線回折で決定される面間隔ｄの分布が、第１のピークと、第２のピークとを有する。第１のピークの頂点が、０．２５ｎｍ以上０．３０ｎｍ以下に位置し、第２のピークの頂点が、０．１５ｎｍ以上０．２０ｎｍ以下に位置する。面間隔ｄの分布は、金属酸化物膜の複数の領域における複数の電子線回折パターンから得られるものである。また電子線回折は、ビーム径が０．３ｎｍ以上１０ｎｍ以下である電子線を用いて行われる。
　また、上記において、第１のピークの頂点の高さが、第２のピークの頂点の高さよりも高いことが好ましい。または、上記において、第１のピークの頂点の高さが、第２のピークの頂点の高さよりも低いことが好ましい。
　また、本発明の他の一態様は、半導体層と、ゲート電極と、ゲート絶縁層と、を有する半導体装置であって、当該半導体層は、上記いずれか一に記載の金属酸化物膜を含む。
　また、本発明の他の一態様は、金属酸化物膜の複数の領域に対して、金属酸化物膜の膜面に垂直な方向から、ビーム径が０．３ｎｍ以上１０ｎｍ以下である電子線を照射して、複数の電子線回折パターンを取得し、複数の電子線回折パターンで観測される複数のスポットに対して、面間隔ｄを算出し、面間隔ｄの度数分布の形状から、金属酸化物膜の結晶性を評価する、金属酸化物膜の評価方法である。
　また、本発明の他の一態様は、金属酸化物膜の複数の領域に対して、金属酸化物膜の膜面に垂直な方向から、ビーム径が０．３ｎｍ以上１０ｎｍ以下である電子線を照射して、複数の電子線回折パターンを取得し、複数の電子線回折パターンで観測される複数のスポットに対して、基準線からの角度θを算出し、角度θの分布の形状から、金属酸化物膜の結晶性を評価する、金属酸化物膜の評価方法である。
　本発明の一態様によれば、電気特性の高い金属酸化物膜を提供できる。または、信頼性の高い金属酸化物膜を提供できる。または、新規な金属酸化物膜を提供できる。
　本発明の一態様によれば、金属酸化物膜が適用され、電気特性の高い半導体装置を提供できる。または、金属酸化物膜が適用され、信頼性の高い半導体装置を提供できる。
　本発明の一態様によれば、金属酸化物膜の新規な分析方法、評価方法、または解析方法を提供できる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａは、金属酸化物膜の概略図である。図１Ｂ、図１Ｃは、電子線回折パターンの概略図である。図１Ｄ、図１Ｅは、ヒストグラムの概略図である。
図２Ａ乃至図２Ｃは、ヒストグラムの概略図である。
図３Ａ、図３Ｂは、電子線回折パターンの概略図である。
図４Ａは、電子線回折パターンである。図４Ｂは、格子面間隔のヒストグラムである。
図５Ａは、電子線回折パターンである。図５Ｂは、格子面間隔のヒストグラムである。
図６Ａは、電子線回折パターンである。図６Ｂは、格子面間隔のヒストグラムである。
図７Ａは、電子線回折パターンである。図７Ｂは、格子面間隔のヒストグラムである。
図８Ａは、電子線回折パターンである。図８Ｂは、格子面間隔のヒストグラムである。
図９Ａは、電子線回折パターンである。図９Ｂは、格子面間隔のヒストグラムである。
図１０は、電子線回折ピークの頻度の比を示す図である。
図１１Ａは、フレーム毎の格子面間隔の変化を示す図である。図１１Ｂは、フレーム毎のスポットの角度の変化を示す図である。
図１２Ａは、フレーム毎の格子面間隔の変化を示す図である。図１２Ｂは、フレーム毎のスポットの角度の変化を示す図である。
図１３Ａ、図１３Ｂ、図１３Ｃは、ＸＲＤスペクトルである。
図１４Ａ、図１４Ｂ、図１４Ｃは、ＸＲＤスペクトルである。
図１５Ａ、図１５Ｂ、図１５Ｃは、ＸＲＤスペクトルである。
図１６Ａ、図１６Ｂ、図１６Ｃは、ＸＲＤスペクトルである。
図１７は、Ｘ線回折ピークの頂点の角度を示す図である。
図１８Ａ乃至図１８Ｅは、計算モデルを示す図である。
図１９Ａ乃至図１９Ｅは、計算モデルを示す図である。
図２０Ａは、温度と平均エネルギーの関係を示す図である。図２０Ｂは、温度と平均エネルギーの差の関係を示す図である。
図２１は、欠陥の生成エネルギーを説明する図である。
図２２Ａは、ＩＧＺＯの結晶構造の分類を説明する図である。図２２Ｂは、石英ガラスのＸＲＤスペクトルを説明する図である。図２２Ｃは、結晶性ＩＧＺＯのＸＲＤスペクトルを説明する図である。図２２Ｄは、結晶性ＩＧＺＯの極微電子線回折パターンを説明する図である。
図２３Ａは、半導体装置の上面図である。図２３Ｂ、図２３Ｃは、半導体装置の断面図である。
図２４Ａ、図２４Ｂは、半導体装置の断面図である。
図２５Ａは、半導体装置の上面図である。図２５Ｂ、図２５Ｃは、半導体装置の断面図である。
図２６Ａは、半導体装置の上面図である。図２６Ｂ、図２６Ｃは、半導体装置の断面図である。
図２７Ａ、図２７Ｂは、半導体装置の断面図である。
図２８Ａ乃至図２８Ｃは、表示装置の構成例を示す図である。
図２９は、表示装置の断面構成例を示す図である。
図３０は、表示装置の断面構成例を示す図である。
図３１は、表示装置の断面構成例を示す図である。
図３２Ａは、表示装置のブロック図である。図３２Ｂ、図３２Ｃは、表示装置の回路図である。
図３３Ａ、図３３Ｃ、図３３Ｄは、表示装置の回路図である。図３３Ｂは、タイミングチャートである。
図３４Ａ、図３４Ｂは、表示モジュールの構成例である。
図３５Ａ乃至図３５Ｃは、電子機器の構成例を示す図である。
図３６Ａ乃至図３６Ｅは、電子機器の構成例を示す図である。
図３７Ａ乃至図３７Ｇは、電子機器の構成例を示す図である。
図３８Ａ乃至図３８Ｄは、電子機器の構成例を示す図である。
図３９Ａ乃至図３９Ｄは、トランジスタのＩｄ−Ｖｇ特性を示す図である。
図４０は、トランジスタの信頼性評価結果を示す図である。
図４１Ａ乃至図４１Ｄは、トランジスタのＩｄ−Ｖｇ特性を示す図である。
図４２は、ＨＡＡＤＥＦ−ＳＴＥＭ像及びＥＤＸマッピング画像である。
図４３Ａ乃至図４３Ｄは、金属酸化物膜の組成の定量分析結果である。
図４４Ａ乃至図４４Ｃは、金属酸化物膜の組成のヒストグラムである。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
　なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
　トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を含む。
　また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
　また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
　また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
　なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
　タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
　また、本明細書等では、タッチパネルの基板に、コネクターやＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
（実施の形態１）
　本実施の形態では、本発明の一態様の金属酸化物膜、及び金属酸化物膜の評価方法について説明する。
［金属酸化物膜］
　図１Ａに、基板１０上に形成された金属酸化物膜１１の概略図を示している。
　本発明の一態様の金属酸化物膜１１は、インジウム、Ｍ（Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、及び亜鉛を含む酸化物膜である。このような酸化物膜は、半導体特性を示す特徴を有する。金属酸化物膜１１は、スパッタリング法により成膜された膜であることが好ましい。特に、スパッタリングターゲットとして、多結晶の金属酸化物ターゲットを用いることが好ましい。
　金属酸化物膜１１は、ランダムに配向した（配向性を有さないともいう）極めて微小な（数ｎｍ以下の）複数の結晶領域が含まれる。このような結晶性を有する金属酸化物膜１１は、非晶質の金属酸化物膜と比較して信頼性が極めて高い。また、金属酸化物膜１１は、配向性を有さない結晶領域と、配向性を有する結晶領域とが混在した膜であってもよい。
　本発明の一態様の金属酸化物膜１１は、半導体装置に適用することができる。例えば、トランジスタのチャネルが形成される半導体に適用することができる。
　金属酸化物膜１１としては、特に、インジウム、ガリウム、及び亜鉛を含む酸化物膜であることが好ましい。また、金属酸化物膜１１として、金属酸化物膜１１が含む金属元素のうち、インジウムの含有比率の高い材料を用いることが好ましい。特に、ガリウムの含有率よりもインジウムの含有率が高い材料を用いることが好ましい。このような金属酸化物膜１１をトランジスタの半導体層に適用することで、電界効果移動度の高いトランジスタを実現することができる。
　金属酸化物膜１１は、成膜条件を異ならせることにより、結晶性を制御することができる。例えば、成膜ガス中の酸素ガスの割合（酸素流量比ともいう）を高くして成膜することで結晶性の高い膜とすることができる。一方、成膜ガス中の酸素ガスの割合を低くする、または酸素ガスを含まない成膜ガスを用いて成膜することで、結晶性の低い膜とすることができる。または、成膜時の基板温度を高くするほど、結晶性の高い膜とすることができ、基板温度を低くする、または基板加熱を行わない状態で成膜することで、結晶性の低い膜とすることができる。金属酸化物膜１１は、結晶性が高いほど、膜の安定性が向上する。一方、結晶性が低いほど、トランジスタに適用した際に、電界効果移動度を高めることができる。
［電子線回折］
　本発明の一態様の金属酸化物膜１１は、膜面に垂直な方向から、電子線を照射して得られる電子線回折パターンに、以下の特徴が現れる膜である。
　電子線回折法としては、電子ビームを収束させて試料に照射するナノビーム電子回折（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）法を用いることが好ましい。または、平行電子線を用い、照射領域を絞って微小領域に電子線を照射する制限視野電子線回折（ＳＡＥＤ：Ｓｅｌｅｃｔｅｄ　Ａｒｅａ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）法を用いてもよい。
　極めて微小な結晶領域を有する金属酸化物膜１１に対して、電子線のビーム径を極めて小さくした条件（例えば０．３ｎｍ以上且つ１０ｎｍ以下または５ｎｍ以下）で電子線回折パターンを測定すると、円周方向（θ方向ともいう）に離散的に分布した複数のスポットが確認される。一方、ビーム径を大きくした条件（例えば５０ｎｍ以上、または１００ｎｍ以上）における電子線回折パターンでは、リング状（環状ともいう）のパターンが観測される。
　図１Ｂ、図１Ｃに、金属酸化物膜１１の膜面に垂直な方向から、ビーム径が数ｎｍの電子線を照射して得られる電子線回折パターンの概略図を示す。図１Ｂに示す電子線回折パターン２０ａは、図１Ａで示す領域１２ａにおける電子線回折パターンであり、図１Ｃに示す電子線回折パターン２０ｂは、領域１２ａとは異なる領域１２ｂにおける電子線回折パターンである。
　図１Ｂに示すように、金属酸化物膜１１の電子線回折パターン２０ａには、試料を透過した入射電子線のスポット（ダイレクトスポット２０）と、ダイレクトスポット２０に近い側に第１のスポット２１と、第１のスポット２１よりもダイレクトスポット２０から遠い側に第２のスポット２２が観測される。
　第１のスポット２１は、ダイレクトスポット２０からの動径方向の距離ｒが距離ｒ１及びその近傍に位置する環状の第１の領域３１内に観測される。また、第２のスポット２２は、ダイレクトスポット２０からの動径方向の距離ｒが距離ｒ２及びその近傍に位置する環状の第２の領域３２内に観測される。第２の領域３２は、第１の領域３１よりも外側に位置する。すなわち距離ｒ２は、距離ｒ１よりも大きい。
　また、図１Ａに示すように、電子線の照射位置を金属酸化物膜１１の膜面方向に平行に走査して、領域１２ａとは異なる領域（領域１２ｂ）の電子線回折パターンを観測すると、図１Ｃに示すように、第１の領域３１内の異なる位置に第１のスポット２１が、第２の領域３２内の異なる位置に第２のスポット２２が、それぞれ観測される。
　このことから、金属酸化物膜１１は、極めて微小な結晶領域が含まれていることが分かる。また、異なる領域では第１のスポット２１及び第２のスポット２２の位置が異なることから、金属酸化物膜１１に含まれる微小な結晶領域は配向性を有さないことが分かる。
　このように、電子線の照射位置を金属酸化物膜１１の膜面方向に平行に走査しながら測定することで、複数の電子線回折パターンを観測することができる。こうして得られる複数の電子線回折パターンのそれぞれからは、第１のスポット２１及び第２のスポット２２の位置と、検出強度などの情報を取得することができる。第１のスポット２１及び第２のスポット２２の位置情報としては、ダイレクトスポット２０からの距離ｒと、任意に決定される基準線からの角度θがある。複数の電子線回折パターンから得られた情報から、距離ｒ、角度θ、検出強度などに対するヒストグラム（分布図、度数分布図ともいう）を得ることができる。
　本発明の一態様の金属酸化物膜の評価方法について説明する。まず金属酸化物膜の複数の領域に対して、金属酸化物膜の膜面に垂直な方向から、ビーム径が０．３ｎｍ以上１０ｎｍ以下である電子線を照射して、複数の電子線回折パターンを取得する。続いて、取得した複数の電子線回折パターンで観測される複数のスポットに対して、面間隔ｄを算出する。そして、算出した面間隔ｄの度数分布の形状から、金属酸化物膜の結晶性を評価することができる。
　また、同様に取得した複数の電子線回折パターンで観測される複数のスポットに対して、基準線からの角度θを算出し、当該角度θの分布の形状から、金属酸化物膜の結晶性を評価することができる。
　また、同様に取得した複数の電子線パターンで観測される複数のスポットの輝度（検出強度）の情報（例えば分布の形状）から、金属酸化物膜の結晶性を評価することもできる。
　取得する電子線回折パターンの数が多いほど情報の正確性が高くなるため好ましい。例えば、電子線回折パターンを５０以上、好ましくは１００以上、より好ましくは１０００以上取得することが好ましい。上限は特に限られないが、１万以下、または５０００以下でも十分に精度の高い情報を得ることができる。
　以下では、より具体的な例について説明する。
　図１Ｄに、金属酸化物膜１１の電子線回折パターンで観測されたスポットの数（頻度）を、ダイレクトスポット２０からの距離ｒに対して示したヒストグラム３０ｒの例を示す。図１Ｄに示すように、ヒストグラム３０ｒには、第１の領域３１内にピークの頂点が位置する第１のスポット２１のピークと、第２の領域３２内にピークの頂点を有する第２のスポット２２のピークが、それぞれ存在する。
　電子線回折法では、ダイレクトスポットの中心から、対象のスポットまでの距離ｒを用いて、下記数式（１）によって、当該スポットに対応する面間隔ｄの値（以下、ｄ値という）を算出することができる。
Figure JPOXMLDOC01-appb-M000001
 　数式（１）において、Ｌはカメラ距離であり、λは電子線の波長である。
　このようにして算出したｄ値を用いて作成されるヒストグラム３０を、図１Ｅに示す。
　本発明の一態様の金属酸化物膜１１の電子線回折パターンから得られるｄ値のヒストグラムは、図１Ｅに示すように、２つのピーク（ｄ値の大きい側から、第１のピーク４１、第２のピーク４２）を有する。
　図１Ｅに示すように、金属酸化物膜１１は、ｄ値の度数分布の形状が、ｄ値が０．２５ｎｍ以上０．３０ｎｍ以下の範囲に第１のピーク４１の頂点が位置し、ｄ値が０．１５ｎｍ以上０．２０ｎｍ以下の範囲に第２のピーク４２の頂点が位置する膜であることが好ましい。
　第１のピーク４１を構成する複数の第１のスポット２１には、金属酸化物膜１１に含まれる微小な結晶性クラスターの中距離秩序構造に由来する散乱電子によるスポットが含まれる。第１のスポット２１は、当該結晶性クラスターにおける面間隔の異なる回折による散乱電子や、構造の異なる結晶性クラスターからの散乱電子などを含むため、散乱角にばらつきが生じ、その結果、第１のスポット２１のｄ値の観測されうる領域の幅が大きくなる。そのため、第１のピーク４１の半値全幅は、第２のピーク４２の半値全幅よりも大きい傾向がある。
　なお、第１のスポット２１には、金属酸化物膜１１に含まれる微小な結晶領域により回折された回折電子によるスポットが含まれていてもよい。
　第２のピーク４２を構成する複数の第２のスポット２２は、金属酸化物膜１１に含まれる微小な結晶領域により回折された回折電子によるスポットである。例えば当該結晶領域が、ＩｎＧａＺｎＯ４結晶と同様の結晶構造を有する場合には、第２のスポット２２は、（１１０）面及びこれと等価な結晶面による回折電子に由来すると推察される。
　ヒストグラム３０が有する第１のピーク４１と第２のピーク４２の形状や高さは、金属酸化物膜１１の結晶性を反映した形状となる。したがって、ヒストグラム３０の度数分布の形状から、金属酸化物膜１１の結晶性を評価することが可能となる。
　一例として、図２Ａ、図２Ｂ、図２Ｃには、異なる結晶性を有する金属酸化物膜１１のヒストグラム３０をそれぞれ示している。
　図２Ａに示すヒストグラム３０ａは、結晶性の低い金属酸化物膜１１の例である。図２Ａでは、第１のピーク４１の頂点の値であるピーク値Ｐ１と、第２のピーク４２の頂点の値であるピーク値Ｐ２と、を示している。なお、ピーク値Ｐ１及びピーク値Ｐ２の高さ及び位置は、ヒストグラム３０ａのデータの分割幅（階級幅）に応じて変化するため、当該階級幅は適当な幅とすることができる。代表的には、階級の数を全データ数の平方根程度とすることが好ましい。
　ヒストグラム３０ａでは、第１のピーク４１のピーク値Ｐ１よりも、第２のピーク４２のピーク値Ｐ２の方が低い。また、これよりもさらに結晶性の低い金属酸化物膜１１では、第２のピーク４２がほとんど観測されない場合もある。
　図２Ｂに示すヒストグラム３０ｂは、図２Ａよりも結晶性が高い金属酸化物膜１１の例である。結晶性が向上することにより、回折電子に由来する第２のスポット２２の数が増えることで、第２のピーク４２のピーク値Ｐ２が図２Ａよりも高くなる。一方、金属酸化物膜１１中の低秩序領域の存在割合が減少することにより、第１のスポット２１の数が減少し、第１のピーク４１のピーク値Ｐ１が低くなる。これにより、図２Ａと比較して、第１のピーク４１のピーク値Ｐ１と第２のピーク４２のピーク値Ｐ２との差が小さくなる。
　図２Ｃに示すヒストグラム３０ｃは、図２Ｂよりもさらに結晶性が高い金属酸化物膜１１の例である。結晶性の向上に伴い、第２のスポット２２の数がさらに増えることと、第１のスポット２１の数が減少することにより、第１のピーク４１のピーク値Ｐ１と第２のピーク４２のピーク値Ｐ２との大小関係が逆転し、ピーク値Ｐ２がピーク値Ｐ１よりも大きくなっている。
　以上が、ヒストグラムの例である。ここで示した評価方法によれば、ヒストグラムの度数分布の形状から、金属酸化物膜１１の結晶性を評価することが可能となる。また、異なる成膜条件で成膜した金属酸化物膜１１に対して、ヒストグラムの度数分布の形状を比較することで、これらの結晶性を比較することもできる。
　金属酸化物膜１１は、結晶性の低い領域と、結晶性の高い領域とが混在した膜であってもよい。このような金属酸化物膜１１に対して、上記のように、膜面方向に平行に電子線を走査させながら、電子線回折パターンの測定を行うと、結晶性の低い領域に由来する電子線回折パターンと、結晶性の高い領域に由来する電子線回折パターンとが、交互に現れる場合がある。
　図３Ａには、金属酸化物膜１１の結晶性の低い領域を測定した際の、電子線回折パターン２０ｃの例を示している。
　電子線回折パターン２０ｃでは、第１の領域３１内に複数の第１のスポット２１が観測されている。第１のスポット２１は、動径方向の位置（具体的にはダイレクトスポット２０から第１のスポット２１までの距離）に、ばらつきがある。また、ここでは示さないが、第１のスポット２１の検出強度にもばらつきがある。
　また、電子線回折パターン２０ｃでは、第２の領域３２内に第２のスポット２２が観測されている。第２のスポット２２は、動径方向のばらつきは、第１のスポット２１に比べて小さい。また、結晶性が低い領域であるため、多くの場合、第２のスポット２２の観測される数は、第１のスポット２１よりも少なくなる。また、検出強度も比較的小さくなる場合がある。
　図３Ｂには、金属酸化物膜１１の結晶性の高い領域を測定した際の、電子線回折パターン２０ｄの例を示している。
　電子線回折パターン２０ｄでは、第１の領域３１内に、６個の第１のスポット２１が観測されている。ダイレクトスポット２０を中心として、隣り合う２つの第１のスポット２１が成す角θ１は、概ね６０度である。すなわち、６個の第１のスポット２１は、ダイレクトスポット２０を中心として、６回対称性を満たすように観測される。また、第１のスポット２１の動径方向の位置、及び検出強度は、上記電子線回折パターン２０ｃと比較して、ばらつきが小さくなる。
　また、電子線回折パターン２０ｄでは、第２の領域３２内に、６個の第２のスポット２２が観測されている。第２のスポット２２も第１のスポット２１と同様に、６回対称性を満たすように観測され、隣り合う２つの第２のスポット２２の成す角θ２は、概ね６０度である。
　また、ダイレクトスポット２０を中心として、第１のスポット２１と、第２のスポット２２とが成す角θ３は、概ね３０度となる。このことから、金属酸化物膜１１の結晶性の高い領域は、膜面に垂直な軸に対して６回対称性を有することが分かる。
　金属酸化物膜１１に含まれる結晶領域が、ＩｎＧａＺｎ２Ｏ５結晶と同様の結晶構造を有する場合、第１のスポット２１は、（１００）面及びこれと等価な結晶面による回折電子に由来すると推察される。なお結晶領域が、ＩｎＧａＺｎＯ４結晶と同様の結晶構造を有する場合には、（１００）面は消滅則を満たすため、原理的には回折電子は観測されない。しかしながら、ＩｎＧａＺｎＯ４結晶と同様の結晶構造を有する場合であっても、結晶領域全体が完全な結晶ではなく、格子歪が含まれる不完全な状態であることにより消滅則が破られ、本来観測されないはずの（１００）面からの回折電子が観測される場合がある。
　また、金属酸化物膜１１に含まれる結晶領域の結晶構造が、六方晶系に分類される場合には、膜面に対して垂直に電子線を照射して得られる電子線回折パターン２０ｄが６回対称性を有することから、金属酸化物膜１１に含まれる結晶領域の結晶方位としては、ｃ軸が膜厚方向に配向していることを推察できる。
［金属酸化物膜の形成方法］
　以下では、本発明の一態様の金属酸化物膜の形成方法について説明する。
　本発明の一態様の金属酸化物膜は、基板を加熱して、または基板を加熱しない状態で、スパッタリング法により形成することができる。
　基板を加熱して成膜する場合、基板温度としては、室温以上２５０℃以下、好ましくは室温以上２００℃以下、より好ましくは室温以上１４０℃以下とすればよい。例えば基板温度を、室温以上１４０℃未満とすると、生産性が高くなり好ましい。
　基板を加熱することなく成膜する場合、基板温度は初期の状態で室温またはその近傍の温度となる。なお、成膜時にスパッタリング粒子等により基板に与えられるエネルギーにより、基板が加熱される場合もある。また、金属酸化物膜を成膜する装置に、基板を加熱する機構を必要としないため、装置を簡略化し、コストを低減することができる。
　成膜時、酸素を含む雰囲気下としてもよい。例えば、成膜装置の成膜室に供給する成膜ガスの全流量に対する酸素の流量の割合（以下、酸素の流量比という）を、０％以上１００％以下の範囲で適切な値とすることができる。酸素流量を調整することにより、成膜される金属酸化物膜の結晶性を制御することができる。具体的には、酸素の流量比が高いほど結晶性の高い金属酸化物膜とすることができ、酸素の流量比が低いほど、結晶性の低い金属酸化物膜とすることができる。成膜ガスに含まれる酸素以外のガスとしては、例えばアルゴンなどの希ガスを用いることができる。酸素を含む雰囲気下で成膜することにより、金属酸化物膜中の酸素欠損を低減することができる。また、酸素を含まない雰囲気下としてもよい。
　金属酸化物膜の成膜に用いることの可能な酸化物ターゲットとしては、例えば、Ｉｎ−Ｍ−Ｚｎ系酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）を適用することができる。特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いることが好ましい。
　また、金属酸化物膜の成膜に用いることの可能な酸化物ターゲットとして、Ｉｎ−Ｍ系酸化物や、Ｉｎ−Ｚｎ系酸化物などを用いることもできる。特にＩｎ−Ｇａ酸化物は酸素欠損を形成しにくいため好ましい。
　ここで、酸化物ターゲットに含まれる金属酸化物は、Ｉｎの含有比率が高いことが好ましい。例えば、Ｉｎ、Ｍ、及びＺｎそれぞれの組成の総和を１（１００％）としたとき、Ｉｎの割合が３３％以上６０％以下、好ましくは４０％以上、５０％以下である金属酸化物ターゲットを用いることが好ましい。代表的には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１及びその近傍の酸化物、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３及びその近傍の酸化物、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１及びその近傍の酸化物、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３及びその近傍の酸化物、Ｉｎ：Ｇａ：Ｚｎ＝５：３：４及びその近傍の酸化物、または、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３及びその近傍の酸化物などを用いることができる。
　これにより、成膜された金属酸化物膜は、Ｉｎの含有比率の高い金属酸化物膜とすることができる。ここで、成膜された金属酸化物膜と、酸化物ターゲットの組成は必ずしも一致しない場合がある。特に、成膜された金属酸化物膜は、酸化物ターゲットと比較してＺｎの含有率が低下しやすい傾向がある。
　以上のようにして、金属酸化物膜を形成することができる。
　なお、金属酸化物膜の成膜方法としては、上記に限られない。他の成膜方法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法、液相法（スピンコート法、スプレー法等）などを用いてもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等が挙げられる。
　以上が、金属酸化物膜の形成方法についての説明である。
［金属酸化物膜の評価例］
　以下では、本発明の一態様の金属酸化物膜について、上記で例示した評価方法を用いて分析した結果について説明する。
　作製方法が異なる金属酸化物膜について、ナノビーム電子回折分析、及びＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）分析を行い、結晶性の評価を行った。評価には、シリコンウェハ上に厚さ４０ｎｍの金属酸化物膜を形成した試料（ｓａｍｐｌｅ　Ａ１乃至ｓａｍｐｌｅ　Ａ６）を用いた。金属酸化物膜としてＩｎ−Ｇａ−Ｚｎ酸化物を用い、試料間で金属酸化物膜の成膜条件を異ならせた。
〔試料作製〕
　金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリング法により形成した。なお、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の組成のターゲットを用いて形成された試料の膜組成は、概ねＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］となる。
　ｓａｍｐｌｅ　Ａ１乃至ｓａｍｐｌｅ　Ａ６の金属酸化物膜の成膜条件を、表１に示す。なお、表１において、金属酸化物膜の成膜時の基板温度をＴｓｕｂ、酸素流量比をＯ２／（Ａｒ＋Ｏ２）、圧力をＰｒｅｓｓｕｒｅ、電源電力をＰｏｗｅｒと記している。
Figure JPOXMLDOC01-appb-T000002
　ｓａｍｐｌｅ　Ａ１は、金属酸化物膜の成膜時の基板温度を、室温（以下、ＲＴとも記す）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　ｓａｍｐｌｅ　Ａ２は、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を３０％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　ｓａｍｐｌｅ　Ａ３は、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を４０％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　ｓａｍｐｌｅ　Ａ４は、金属酸化物膜の成膜時の基板温度を、室温（ＲＴ）とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を５０％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　ｓａｍｐｌｅ　Ａ５は、金属酸化物膜の成膜時の基板温度を、１００℃とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を１０％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
　ｓａｍｐｌｅ　Ａ６は、金属酸化物膜の成膜時の基板温度を、１００℃とした。成膜ガスとして酸素ガスとアルゴンガスの混合ガスを用い、酸素流量比を３０％とした。成膜時の圧力を０．６Ｐａとし、電源電力を２．５ｋＷとした。
〔ナノビーム電子回折〕
　ｓａｍｐｌｅ　Ａ１乃至ｓａｍｐｌｅ　Ａ６をそれぞれ、金属酸化物膜の被形成面に平行な方向に薄片化し、厚さを約２０ｎｍ乃至３０ｎｍとした。薄片化後の試料は、金属酸化物膜を成膜した際の金属酸化物膜の表面を含む。
　次に、加速電圧が２００ｋＶ（波長：約２．５１ｐｍ）、ビーム径が１ｎｍの電子線を、金属酸化物膜の被形成面の垂直な方向から入射させ、複数の電子線回折パターンを得た。電子線照射箇所を移動させながら、電子線回折パターンを動画で撮影することで、複数の電子線回折パターンを得た。動画は、電子線照射箇所を１フレームあたり約０．０８ｎｍ乃至０．１０ｎｍ移動させながら撮影し、各試料でそれぞれ約３７００フレームを得た。電子線回折パターンの撮影は、２００画素×２００画素のイメージングプレートを用いた。１画素に対する散乱ベクトルの大きさ（ｑ）は、０．０８２４２６／ｎｍ／ｐｉｘｅｌであった。
　次に、動画のフレーム毎に、スポットの解析を行った。
　ｓａｍｐｌｅ　Ａ１のナノビーム電子回折結果を、図４Ａ、図４Ｂに示す。ｓａｍｐｌｅ　Ａ２のナノビーム電子回折結果を、図５Ａ、図５Ｂに示す。ｓａｍｐｌｅ　Ａ３のナノビーム電子回折結果を、図６Ａ、図６Ｂに示す。ｓａｍｐｌｅ　Ａ４のナノビーム電子回折結果を、図７Ａ、図７Ｂに示す。ｓａｍｐｌｅ　Ａ５のナノビーム電子回折結果を、図８Ａ、図８Ｂに示す。ｓａｍｐｌｅ　Ａ６のナノビーム電子回折結果を、図９Ａ、図９Ｂに示す。
　図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ及び図９Ａはそれぞれ、各試料の動画における最終フレームの電子線回折パターンを示している。各図において、上側の横軸及び右側の縦軸に、イメージングプレートの画素の座標（ｐｉｘｅｌと表記）を、左下を基準として示している。また、下側の横軸及び左側の縦軸に、散乱ベクトルの大きさ（ｑ［／ｎｍ］）を示している。また、各図に示す各点は、スポットの強度（検出強度（Ｉｎｔｅｎｓｉｔｙ））が高いほど濃い色で、強度が低いほど薄い色で示している。
　電子線回折パターンの中心から３０画素以上９０画素以下の領域に観察されたスポット（第１のスポット）について、それぞれのスポットの位置及び強度の値を得た。図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ及び図９Ａでは、中心から３０画素の領域、及び中心から９０画素の領域を、実線の円で示している。電子線回折パターンの中心から３０画素以上９０画素以下の領域は、格子面間隔（ｄ）が０．１３３４８ｎｍ以上０．４０４４ｎｍ以下に相当する。また、スポットの強度（０乃至２５５）が６４以上であり、かつ面積が２画素以上のスポットのみを評価の対象とした。図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ及び図９Ａでは、電子線回折パターンの中心と、各スポットを実線で結んでいる。なお、電子線回折パターンの中心は、試料内で回折せずに透過した入射電子線のスポット（ダイレクトスポットともいう）の中心とした。
　図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ及び図９Ｂはそれぞれ、各試料について取得した動画の全フレームにおける格子面間隔（ｄ）のヒストグラム（度数分布図）である。各図において、横軸に格子面間隔（ｄ［ｎｍ］）を示し、縦軸に頻度（Ｆｒｅｑｕｅｎｃｙ［ｃｏｕｎｔ］）を示す。なお、本実施の形態では、ヒストグラムのデータ区間（階級幅）を格子面間隔（ｄ）＝０．００２ｎｍとした。
　図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ及び図９Ｂに示すように、全ての条件において、格子面間隔（ｄ）の値が０．２５ｎｍ以上０．３０ｎｍ以下の範囲に頂点を有するピーク（第１のピーク）と、０．１５ｎｍ以上０．２０ｎｍ以下の範囲に頂点を有するピーク（第２のピーク）を有している。
　ここで、ｓａｍｐｌｅ　Ａ１乃至ｓａｍｐｌｅ　Ａ４について、第１のピークの頂点の値（ピーク値Ｐ１）に対する、第２のピークの頂点の値（ピーク値Ｐ２）の比（Ｐ２／Ｐ１）を、図１０に示す。図１０において、横軸に金属酸化物膜の成膜時の酸素流量比（Ｏ２／（Ａｒ＋Ｏ２）［％］）を示し、縦軸にピーク値Ｐ１に対する、ピーク値Ｐ２の比（Ｐ２／Ｐ１）を示す。なお、図１０では、ピーク値Ｐ１としてｄ＝０．２７８ｎｍでの頻度を、ピーク値Ｐ２としてｄ＝０．１６８ｎｍでの頻度を用いた値を示している。
　ｓａｍｐｌｅ　Ａ１乃至ｓａｍｐｌｅ　Ａ４を比較すると、酸素流量比が高いほど、第２のピークが増大する傾向がみられる。またｓａｍｐｌｅ　Ａ１乃至ｓａｍｐｌｅ　Ａ３では第１のピークの頂点の値（ピーク値Ｐ１）が、第２のピークの頂点の値（ピーク値Ｐ２）よりも高い。一方、最も酸素流量比の高い条件のｓａｍｐｌｅ　Ａ４では、これらの大小関係が逆転し、第２のピークの頂点の値（ピーク値Ｐ２）が、第１のピークの頂点の値（ピーク値Ｐ１）を上回っており、図１０で示すＰ２／Ｐ１の値も、１を超える値となっている。
　同様に、ｓａｍｐｌｅ　Ａ５とｓａｍｐｌｅ　Ａ６を比較すると、酸素流量比の低い条件のｓａｍｐｌｅ　Ａ５では第１のピークの頂点の値が、第２のピークの頂点の値よりも高いのに対し、酸素流量比の高い条件のｓａｍｐｌｅ　Ａ６では、第２のピークの頂点の値が、第１のピークの頂点の値を上回っている。このことから、酸素流量比が高いほど結晶性が向上していることが確認できる。
　また、同じ酸素流量比の条件で成膜したｓａｍｐｌｅ　Ａ１とｓａｍｐｌｅ　Ａ５を比較すると、ｓａｍｐｌｅ　Ａ５の方が第２のピークが大きい。またｓａｍｐｌｅ　Ａ２とｓａｍｐｌｅ　Ａ６についても同様である。このことから、同じ酸素流量比の条件であっても、成膜時の基板温度が高いほど、結晶性が向上することが確認できる。
　本発明の一態様の評価方法では、ヒストグラムだけではなく、検出されるスポットの位置や輝度に関するフレーム毎のデータからも、金属酸化物膜の結晶性に関する情報を得ることができる。
　ｓａｍｐｌｅ　Ａ１のフレーム毎の格子面間隔（ｄ）の変化を図１１Ａに示す。図１１Ａにおいて、横軸にフレーム番号（Ｆｒａｍｅ　Ｎｏ．）を示し、縦軸に格子面間隔（ｄ［ｎｍ］）を示す。また、図１１Ａに示す各点は、スポットの強度（Ｉｎｔｅｎｓｉｔｙ）が高いほど濃い色で、強度が低いほど薄い色で示している。
　また、ｓａｍｐｌｅ　Ａ１のフレーム毎のスポットの角度（Ａｎｇｌｅ）の変化を図１１Ｂに示す。図１１Ｂにおいて、横軸にフレーム番号（Ｆｒａｍｅ　Ｎｏ．）を示し、縦軸にスポットの角度（Ａｎｇｌｅ［°］）を示す。また、図１１Ｂに示す各点は、スポットの強度（Ｉｎｔｅｎｓｉｔｙ）が高いほど濃い色で、強度が低いほど薄い色で示している。
　図１１Ａに示すように、ｓａｍｐｌｅ　Ａ１では、格子面間隔（ｄ）が０．２５ｎｍ乃至０．３５ｎｍの領域に第１のスポットが、０．１５ｎｍ乃至０．２０ｎｍの領域に第２のスポットが、それぞれ観察された。図１１Ａで示すように、第１のスポットは測定位置によらず連続して観測されているのに対し、第２のスポットは離散的に観測されている。第２のスポットが観測される位置は、他の位置よりも比較的結晶性の高い領域であると推察される。このことから、金属酸化物膜は、均一な結晶性を有するのではなく、結晶性の比較的高い領域と、結晶性の比較的低い領域とが混在していることが確認できる。
　図１１Ｂに示すように、ｓａｍｐｌｅ　Ａ１では、スポットの角度依存性はほとんどないことが分かる。このことから、ｓａｍｐｌｅ　Ａ１に含まれる結晶領域のほとんどは、配向性を有さずにランダムに配向していることが推察される。
　続いて、図１２Ａにｓａｍｐｌｅ　Ａ６のフレーム毎の格子面間隔（ｄ）の変化を、図１２Ｂにフレーム毎のスポットの角度（Ａｎｇｌｅ）の変化を、それぞれ示す。
　図１２Ａでは、格子面間隔（ｄ）が０．１５ｎｍ乃至０．２０ｎｍの領域に見られる第２のスポットが、位置（フレーム）によらず連続して観測されていることから、ｓａｍｐｌｅ　Ａ１に比べてｓａｍｐｌｅ　Ａ６は結晶性が極めて高いことが確認できる。また、格子面間隔（ｄ）が０．２５ｎｍ乃至０．３５ｎｍの領域に見られる第１のスポットに着目すると、ばらつきの小さい領域（例えば０フレームから２００フレームの範囲）と、ばらつきの大きな領域（例えば３００フレームから５００フレームの範囲）とが交互に出現することが確認できる。また第１のスポットのばらつきが小さい領域では、第２のスポットのばらつきも小さい傾向がある。このことから、金属酸化物膜中に、サイズの大きな結晶領域が存在していることが推察される。
　さらに、図１２Ｂによれば、図１２Ａで第１のスポットのばらつきが小さい領域では、約３０度間隔でスポットが離散的に観測されていることが確認できる。また、図９Ａを見ると、６個の第１のスポットと、その外側に６個の第２のスポットとが、それぞれ正六角形の頂点に位置するように観測され、６回対称性を有する電子線回折パターンを示していることが分かる。このことから、図１２Ａ、図１２Ｂにおける第１のスポットのばらつきが小さい領域では、６回対称性を有する単一の結晶領域が観測されていることが推察される。
　このように、本発明の一態様の評価方法によれば、金属酸化物膜の結晶性を精度よく評価、比較することができる。
［Ｘ線回折］
　次に、ｓａｍｐｌｅ　Ａ１乃至ｓａｍｐｌｅ　Ａ６のＸ線回折（ＸＲＤ）分析を行った。
　ＸＲＤ分析は、ｏｕｔ−ｏｆ−ｐｌａｎｅ法の一種であるＧＩＸＲＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）法を用いた。ＧＩＸＲＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。ＧＩＸＲＤ法は、Ｘ線の入射角をごく浅い角度に固定し、Ｘ線源に対向して設けられる検出器の角度を変化させてＸ線回折強度を測定する方法である。本実施の形態では、入射角を０．７０度とした。また、Ｘ線源として波長０．１５４１８ｎｍのＣｕＫα線を用い、走査範囲を２θ＝１５度乃至７０度、ステップ幅を０．１度とした。
　ｓａｍｐｌｅ　Ａ１乃至ｓａｍｐｌｅ　Ａ３のＸＲＤ測定結果を、図１３Ａ乃至図１３Ｃに示す。またｓａｍｐｌｅ　Ａ４乃至ｓａｍｐｌｅ　Ａ６のＸＲＤ測定結果を、図１４Ａ乃至図１４Ｃに示す。
　図１３Ａ乃至図１４Ｃにおいて、横軸は２θを示し、縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）を示す。また、図１３Ａ乃至図１４Ｃでは、補助線として２θ＝３３度（ｄｅｇ．と表記）、及び２θ＝５５度を破線で示している。
　図１３Ａ乃至図１４Ｃに示すように、いずれの試料においても２θ＝３３度付近、及び２θ＝５５度付近に回折ピークが観察された。２θ＝３３度付近の回折ピークは、格子面間隔（ｄ）が約０．２７ｎｍに相当し、前述の電子線回折における第１のピークに対応するものと考えられる。また、２θ＝５５度付近にもピークが観察されている。なお、２θ＝５１度付近に観察されるシャープなピークは、基板であるシリコンウェハからの回折に起因するピークである。
　各試料で観察された２θ＝３３度付近の回折ピークについて、ローレンツ関数のフィッティングを用いて、回折ピークの頂点の角度（２θ）を算出した。ローレンツ関数のフィッティングには、最小二乗法を用いた。図１３Ａ、図１３Ｂ、図１３Ｃの拡大図を、図１５Ａ、図１５Ｂ、図１５Ｃに示す。また、図１４Ａ、図１４Ｂ、図１４Ｃの拡大図を、図１６Ａ、図１６Ｂ、図１６Ｃに示す。また、各試料における回折ピークの頂点の角度（２θ）を、図１７に示す。図１７において、横軸に金属酸化物膜の成膜時の酸素流量比（Ｏ２／（Ａｒ＋Ｏ２）［％］）を示し、縦軸に回折ピークの頂点の角度（２θ［ｄｅｇ．］）を示す。また、図１７では、基板温度を室温とした試料（Ｔｓｕｂ＝ＲＴと表記）を丸印で、基板温度を１００℃とした試料（Ｔｓｕｂ＝１００℃と表記）を三角印で、それぞれプロットしている。
　図１５Ａ乃至図１６Ｃ、及び図１７に示すように、金属酸化物膜の成膜時の酸素流量比が高くなると、回折ピークの頂点の２θが小さくなる傾向となった。また、金属酸化物膜の成膜時の基板温度が高くなると、回折ピークの頂点の２θが小さくなる傾向となった。これは、金属酸化物膜の結晶性が高まることにより、２θ＝３１度近傍の回折ピーク（ＩｎＧａＺｎＯ４結晶における（００９）面のピークに相当）の強度が高くなることによるものと推察される。
　図１７に示すように、ＸＲＤ分析によって、金属酸化物膜の結晶性に関する情報を得ることができる。したがって、上記電子線回折を用いた評価方法と、ここで例示したＸＲＤを用いた評価方法とを組み合わせ、多角的に分析することで、金属酸化物膜の結晶性に関してより詳細な情報を得ることができる。
［ｎｃ膜の安定性］
　本項では、極微小な結晶領域を有する金属酸化物膜（以下、ｎｃ膜ともいう）の安定性について、第一原理計算の結果を用いて説明する。
　なお、ｎｃ膜の安定性を説明するため、２つの計算モデル（計算モデル１Ａおよび計算モデル２Ａ）を用意した。計算モデル１Ａは、結晶領域を有する計算モデルであり、ｎｃ膜を模した計算モデルである。また、計算モデル２Ａは、結晶領域を有さない計算モデルであり、非晶質膜を模した計算モデルである。なお、結晶領域については後述する。
〔計算モデル１Ａの作成方法〕
　以下では、計算モデル１Ａの作成方法について説明する。
　はじめに、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造から、六角柱状の領域（結晶領域と呼ぶ。）を切り出し、当該結晶領域を計算モデルの中心に配置する。なお、当該結晶領域に配置される原子の数は８７個である。以降では、結晶領域に位置する原子とは、結晶領域に配置される８７個の原子のことである。また、結晶領域に位置する原子のいずれか一または複数は、以降に行う計算によって、結晶領域の外周部に移動する場合がある。
　次に、上記結晶領域の外周部に、複数のＩｎ原子、複数のＧａ原子、複数のＺｎ原子、および複数のＯ原子をランダムに配置する。なお、当該外周部に配置する、Ｉｎ原子の数、Ｇａ原子の数、Ｚｎ原子の数、およびＯ原子の数、ならびに、当該外周部のサイズは、上記結晶領域および当該外周部に配置した原子の原子数比がＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４となり、かつ、計算モデルの密度が６．１ｇ／ｃｍ３となるように、調整している。なお、当該外周部に配置した原子の数は２９１個である。よって、計算モデルに含まれる原子の数は３７８個である。また、当該外周部に配置した原子のいずれか一または複数は、以降に行う計算によって、結晶領域に移動する場合がある。
　次に、上記結晶領域に位置する原子の座標を固定して、上記外周部を融解するための計算を行う。具体的には、温度を３５００Ｋ、時間刻み幅を１ｆｓ、ステップ数を６０００回に設定する。以降では、温度、時間刻み幅、およびステップ数を設定して行う計算を、第一原理分子動力学計算、または量子分子動力学計算と呼ぶ場合がある。
　計算には、第一原理計算ソフトウェアＶＡＳＰ（Ｔｈｅ　Ｖｉｅｎｎａ　Ａｂ　ｉｎｉｔｉｏｓｉｍｕｌａｔｉｏｎ　ｐａｃｋａｇｅ）を用いた。上記設定した条件以外の計算条件を表２に示す。上記第一原理分子動力学計算では、計算条件を表２に示す条件１に設定する。
Figure JPOXMLDOC01-appb-T000003
　電子状態擬ポテンシャルにはＰｒｏｊｅｃｔｏｒ　Ａｕｇｍｅｎｔｅｄ　Ｗａｖｅ（ＰＡＷ）法により生成されたポテンシャルを、汎関数にはＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。
　なお、本実施の形態で行われる、第一原理分子動力学計算、および後述する、計算モデルの構造を最適化するための計算（最適化計算ともいう。）において、Ｉｎ、Ｇａ、およびＺｎのポテンシャルでは、３ｄ状態または４ｄ状態は、価電子帯として考慮されていない。また、計算モデルの格子ベクトル（軸の長さ、および軸間の角度）は固定されている。つまり、第一原理分子動力学計算は、粒子数（Ｎ）、体積（Ｖ）、温度（Ｔ）が一定の条件（ＮＶＴアンサンブル）で行われる。また、第一原理分子動力学計算では、温度を制御するための手法として、Ｎｏｓｅ−Ｈｏｏｖｅｒｔｈｅｒｍｏｓｔａｔが用いられる。
　次に、融解した外周部を温度５００Ｋまで冷却するための計算を行う。なお、冷却速度は、５００Ｋ／ｐｓとする。具体的には、まず、結晶領域に位置する原子の座標を固定し、時間刻み幅を１ｆｓ、ステップ数を１０００回、その他の計算条件を表２に示す条件１に設定する。そして、上記外周部を融解するための計算で得られる計算モデルに対して、温度を３５００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を３０００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を２５００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を２０００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を１５００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を１０００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を５００Ｋに設定して第一原理分子動力学計算を行う。以上により、外周部を冷却するための計算が完了する。
　次に、冷却した外周部の構造を緩和するための計算を行う。具体的には、外周部を冷却するための計算で得られる計算モデルに対して、結晶領域に位置する原子の座標を固定し、温度を３００Ｋ、時間刻み幅を１ｆｓ、ステップ数を５０００回、その他の計算条件を表２に示す条件１に設定し、第一原理分子動力学計算を行う。
　次に、計算条件を表２に示す条件２に設定し、外周部の構造を緩和するための計算で得られる計算モデルに対して、結晶領域に位置する原子の座標を固定し、外周部の構造を最適化するための計算を行う。その後、当該計算後に得られる計算モデルに対して、外周部に位置する原子の座標と、結晶領域中心に存在する１つのＩｎ原子の座標とを固定して、結晶領域の構造を最適化するための計算を行う。その後、当該計算後に得られる計算モデルに対して、当該Ｉｎ原子のみ座標を固定して、計算モデル全体（結晶領域および外周部）の構造を最適化するための計算を行う。その後、計算条件を表２に示す条件３に設定し、当該計算後に得られる計算モデルに対して、当該Ｉｎ原子のみ座標を固定して、計算モデル全体の構造を最適化するための計算を行う。
　以上の方法により、計算モデル１Ａを作成する。作成した計算モデル１Ａを図１８Ａ乃至図１８Ｄに示す。図１８Ａおよび図１８Ｃは、計算モデル１Ａの全体像を示す図である。また、図１８Ｂおよび図１８Ｄは、計算モデル１Ａの結晶領域を示す図である。また、図１８Ａおよび図１８Ｂは、六角柱状の領域の側面から見た図であり、図１８Ｃおよび図１８Ｄは、六角柱状の領域の上面から見た図である。
〔計算モデル２Ａの作成方法〕
　以下では、計算モデル２Ａの作成方法について説明する。なお、計算モデル２Ａを作成するための計算は、表２に示す計算条件を用いる。
　はじめに、計算モデル１Ａの結晶領域および外周部を融解するための計算を行う。具体的には、計算モデル１Ａを用意し、全原子の座標を固定せずに、温度を３５００Ｋ、時間刻み幅を１ｆｓ、ステップ数を６０００回、その他の計算条件を表２に示す条件１に設定して、第一原理分子動力学計算を行う。
　次に、融解した計算モデル全体を温度５００Ｋまで冷却するための計算を行う。なお、冷却速度は、５００Ｋ／ｐｓとする。具体的には、まず、全原子の座標を固定せずに、時間刻み幅を１ｆｓ、ステップ数を１０００回、その他の計算条件を表２に示す条件１に設定する。そして、結晶領域および外周部を融解するための計算で得られる計算モデルに対して、温度を３５００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を３０００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を２５００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を２０００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を１５００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を１０００Ｋに設定して第一原理分子動力学計算を行う。次に、当該計算後に得られる計算モデルに対して、温度を５００Ｋに設定して第一原理分子動力学計算を行う。以上により、計算モデル全体を冷却するための計算が完了する。
　次に、冷却した計算モデル全体の構造を緩和するための計算を行う。具体的には、計算モデル全体を冷却するための計算で得られる計算モデルに対して、全原子の座標を固定せずに、温度を３００Ｋ、時間刻み幅を１ｆｓ、ステップ数を５０００回、その他の計算条件を表２に示す条件１に設定し、第一原理分子動力学計算を行う。
　次に、計算条件を表２に示す条件２に設定し、計算モデル全体を緩和するための計算で得られる計算モデルに対して、全原子の座標を固定せずに、計算モデル全体の構造を最適化するための計算を行う。その後、計算条件を表２に示す条件３に設定し、当該計算後に得られる計算モデルに対して、全原子の座標を固定せずに、計算モデル全体の構造を最適化するための計算を行う。
　以上の方法で、計算モデル２Ａを作成する。計算モデル２Ａの全体像を、図１８Ｅに示す。
　上記方法で作成した計算モデル１Ａおよび計算モデル２Ａのそれぞれに対して、全エネルギーを算出し、比較した。具体的には、計算条件を表２に示す条件３に設定して、計算モデル１Ａに対しては、結晶領域中心に存在する１つのＩｎ原子のみ座標を固定して、１点計算を行い、計算モデル２Ａに対しては、全原子の座標を固定せずに、１点計算を行う。当該計算で算出される全エネルギーを比較する。
　上記計算の結果、計算モデル１Ａの全エネルギーの値は、計算モデル２Ａの全エネルギーの値よりも小さく、具体的には、６．８３ｅＶ小さかった。したがって、結晶領域を有する計算モデル１Ａは、結晶領域を有さない計算モデル２Ａよりも安定であることが分かる。すなわち、ｎｃ膜は、結晶領域を有することで、安定化していることが示唆される。
　次に、計算モデル１Ａと比較するための、計算モデル３Ａを用意する。なお、計算モデル３Ａの構造は、単結晶構造である。
　はじめに、ＩｎＧａＺｎＯ４の単結晶構造（空間群は、Ｒ−３ｍである。）を有し、原子数比がＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４であり、密度が６．３６ｇ／ｃｍ３であり、１１２原子を含む計算モデルを用意する。次に、ｋ点のグリッドを２×２×３に設定し、その他の計算条件を表２に示す条件３に設定し、当該計算モデルの原子の座標を最適化するための計算を行う。以上により、計算モデル３Ａを作成する。
　上記方法で作成した計算モデル３Ａに対して、全エネルギーを算出する。具体的には、ｋ点のグリッドを２×２×３に設定し、その他の計算条件を表２に示す条件３に設定して、１点計算を行う。当該計算で算出される全エネルギーを３．３７５（＝３７８／１１２）倍した値を、単結晶構造の計算モデルの全エネルギーの値とする。
　上記計算の結果、単結晶構造の計算モデルの全エネルギーの値は、計算モデル１Ａの全エネルギーの値よりも小さく、具体的には、５４．８８ｅＶ小さかった。つまり、膜中の結晶性が向上することで、膜は、エネルギー的に安定になることがわかる。
　以上より、計算モデル１Ａは、単結晶構造の計算モデルよりもエネルギーは高いものの、計算モデル２Ａよりも安定であることから、結晶領域の存在が、ｎｃ膜の安定化に寄与していることが示唆される。
　以上が、ｎｃ膜の安定性についての説明である。
［ｎｃ膜の熱安定性］
　本項では、ｎｃ膜の熱安定性について、第一原理計算の結果を用いて説明する。なお、ｎｃ膜の熱安定性は、後述する内部エネルギーを用いて評価する。
　ここで、内部エネルギーについて説明する。本明細書では、内部エネルギーＵを、下式を用いて算出する。
Figure JPOXMLDOC01-appb-M000004
　ここで、ＭＩはＩ番目（Ｉは自然数である。）の原子核の質量であり、ｍは電子の質量である。また、ｖＩはＩ番目の原子核の速度である。つまり、上式の右辺の第１項は、原子核の運動エネルギーを表し、上式の右辺の第３項は、電子の運動エネルギーを表す。
　また、ＺＩはＩ番目の原子核の電荷であり、ｅは電子の電荷である。また、ｒＩＪは、Ｉ番目の原子核とＪ番目（Ｊは、Ｉよりも大きい整数である。）の原子核との距離であり、ｒｉｊは、ｉ番目（ｉは自然数である。）の電子とｊ番目（ｊは、ｉよりも大きい整数である。）の電子との距離である。つまり、上式の右辺の第２項は、原子核と原子核の相互作用に関するポテンシャルエネルギーであり、上式の右辺の第４項は、電子と電子の相互作用に関するポテンシャルエネルギーであり、上式の右辺の第５項は、原子核と電子の相互作用に関するポテンシャルエネルギーである。
　以上より、内部エネルギーＵは、運動エネルギーとポテンシャルエネルギーとの和として算出される。
　なお、平衡状態における相の安定性などは、ヘルムホルツの自由エネルギーＦによって記述される。ここで、ヘルムホルツの自由エネルギーＦは、内部エネルギーＵから、温度ＴとエントロピーＳの積を引いた値（Ｆ＝Ｕ−ＴＳ）である。しかしながら、エントロピーＳの評価は困難なため、本明細書では、内部エネルギーＵを用いて、熱力学的な相安定性について検証を行う。
　以上が、内部エネルギーの説明である。次に、ｎｃ膜の熱安定性を評価するための、具体的な方法を説明する。
　上述の計算モデル１Ａおよび計算モデル２Ａのそれぞれに対して、温度を３００Ｋ、６７３Ｋ、１０００Ｋ、１５００Ｋ、または２０００Ｋに設定して、第一原理分子動力学計算を行う。なお、計算モデル１Ａを用いる場合、結晶領域中心に存在する１つのＩｎ原子の座標を固定して当該第一原理分子動力学計算を行う。また、計算モデル２Ａを用いる場合、全原子の座標を固定せずに当該第一原理分子動力学計算を行う。また、当該第一原理分子動力学計算では、時間刻み幅を１ｆｓ、ステップ数を１００００回、その他の計算条件を、表２に示す条件２に設定する。
　次に、上述の計算モデル１Ａおよび計算モデル２Ａのそれぞれに対して、各温度に設定して第一原理分子動力学計算が行われた後の計算モデル（計１０種）のそれぞれに対して、内部エネルギーを算出する。具体的には、ステップが９００１回から１００００回までの内部エネルギーの平均値を算出する。なお、計算モデル１Ａに対して、温度を３００Ｋに設定して第一原理分子動力学計算を行うことで得られる内部エネルギーの平均値を基準（０．０ｅＶ）としたときの、内部エネルギーの平均値を、平均エネルギーと呼ぶ。
　温度と、上記方法で算出された平均エネルギーの関係を図２０Ａに示す。図２０Ａでは、横軸は温度［Ｋ］であり、縦軸は平均エネルギー［ｅＶ］である。また、図２０Ａの黒菱形で示すプロットは、計算モデル１Ａを用いた場合の、平均エネルギーのプロットであり、白四角のプロットは、計算モデル２Ａを用いた場合の、平均エネルギーのプロットである。
　次に、計算モデル１Ａに対して、各温度に設定して第一原理分子動力学計算を行うことで得られる計算モデル（計５種）のそれぞれに対して、計算条件を表２に示す条件２に設定して、計算モデルの構造を最適化するための計算を行う。なお、当該最適化計算を、結晶領域中心に存在する１つのＩｎ原子の座標を固定して行う。その後、当該最適化計算を行うことで得られる計算モデル（計５種）のそれぞれに対して、計算条件を表２に示す条件３に設定して、計算モデルの構造を最適化するための計算を行う。
　上記計算により得られる計算モデル（計５種）の一部を図１９Ａ乃至図１９Ｅに示す。なお、図１９Ａ乃至図１９Ｅでは、計算モデルのうち、結晶領域の外周部に原子を配置する前に、結晶領域に配置された８７個の原子の配列を示す。図１９Ａは、温度が３００Ｋに設定された第一原理分子動力学計算、および最適化計算を行うことで得られる計算モデルであり、図１９Ｂは、温度が６７３Ｋに設定された第一原理分子動力学計算、および最適化計算を行うことで得られる計算モデルであり、図１９Ｃは、温度が１０００Ｋに設定された第一原理分子動力学計算、および最適化計算を行うことで得られる計算モデルであり、図１９Ｄは、温度が１５００Ｋに設定された第一原理分子動力学計算、および最適化計算を行うことで得られる計算モデルであり、図１９Ｅは、温度が２０００Ｋに設定された第一原理分子動力学計算、および最適化計算を行うことで得られる計算モデルである。
　図１９Ａ乃至図１９Ｄより、温度が１５００Ｋ以下に設定された第一原理分子動力学計算、および最適化計算を行うことで得られる計算モデルでは、結晶領域の格子配列が保たれている。また、図１９Ｅより、温度が２０００Ｋに設定された第一原理分子動力学計算、および最適化計算を行うことで得られる計算モデルでは、結晶構造が壊れている。また、図１９Ｄより、温度が１５００Ｋに設定された第一原理分子動力学計算、および最適化計算を行うことで得られる計算モデルでは、結晶領域の格子配列は保たれているものの、温度が１０００Ｋに設定された第一原理分子動力学計算、および最適化計算を行うことで得られる計算モデルと比較すると原子配列の乱れが大きく、結晶構造が崩れ始める兆候が見えている。
　ここで、計算モデル１Ａの平均エネルギーと、計算モデル２Ａの平均エネルギーとの差を、各温度で算出し、計算モデル１Ａと計算モデル２Ａの熱安定性を比較する。なお、温度と、計算モデル１Ａおよび計算モデル２Ａの平均エネルギーの関係は、図２０Ａに示すとおりである。
　温度と、計算モデル１Ａの平均エネルギーから、計算モデル２Ａの平均エネルギーを引いた値（平均エネルギーの差ともいう。）との関係を図２０Ｂに示す。図２０Ｂでは、横軸は温度［Ｋ］であり、縦軸は平均エネルギーの差［ｅＶ］である。
　図２０Ｂより、温度が２０００Ｋに設定された場合、平均エネルギーの差はゼロに近く、計算モデル１Ａを用いた場合の平均エネルギーと、計算モデル２Ａを用いた場合の平均エネルギーとはほぼ等しいことがわかる。一方、温度が１５００Ｋ以下に設定された場合、いずれの温度でも、平均エネルギーの差は負の値であり、計算モデル１Ａを用いた場合の平均エネルギーは、計算モデル２Ａを用いた場合の平均エネルギーよりも、小さいことがわかる。つまり、結晶領域の格子配列が保たれる温度では、結晶領域を有する計算モデルは、結晶領域を有さない計算モデルよりも熱に対して安定であると推定される。したがって、高温域を除き、結晶領域が存在することで、膜の熱安定性が向上することが示唆される。
　以上が、ｎｃ膜の熱安定性についての説明である。
［ｎｃ膜におけるＨＯの生成しやすさ］
　本項では、ｎｃ膜における欠陥の生成しやすさについて、第一原理計算の結果を用いて説明する。具体的には、酸素欠損に水素が入った欠陥（以下、ＶＯＨまたはＨＯと呼ぶ場合がある。）の生成エネルギーを、第一原理計算より算出する。
　ＨＯは、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネル形成領域にＨＯが生成されると、トランジスタはノーマリーオン特性となりやすいなど、トランジスタの電気特性が変動してしまう。したがって、酸化物半導体中のチャネル形成領域では、ＨＯの生成が抑制されることが好ましい。
　ここで、欠陥の生成エネルギーについて説明する。本明細書では、欠陥の生成エネルギーを、下式を用いて算出する。欠陥の生成エネルギーが小さいほど、当該欠陥は生成しやすいといえる。
Figure JPOXMLDOC01-appb-M000005
　ここで、Ｅｆｏｒｍ（ｄｅｆｅｃｔ）は欠陥（ｄｅｆｅｃｔ）の生成エネルギーであり、Ｅ（ｄｅｆｅｃｔ）は欠陥を１つ含む計算モデルの全エネルギーであり、Ｅ（ｎｏ　ｄｅｆｅｃｔ）は欠陥を含まない計算モデルの全エネルギーであり、原子Ｘは欠陥を生成することで増減した原子であり、μ（Ｘ）は原子Ｘの化学ポテンシャルであり、ｎＸは原子Ｘの増減数である。例えば、欠陥がＨＯである場合、Ｘは酸素原子（Ｏ）または水素原子（Ｈ）であり、ｎＯは−１であり、ｎＨは＋１である。
　また、酸素原子の化学ポテンシャルμ（Ｏ）および水素原子の化学ポテンシャルμ（Ｈ）は、下式を用いて算出する。
Figure JPOXMLDOC01-appb-M000006
　ここで、Ｅ（Ｏ２）は、酸素分子（Ｏ２）の全エネルギーであり、Ｅ（Ｈ２Ｏ）は、水分子（Ｈ２Ｏ）の全エネルギーである。
　なお、Ｅ（Ｏ２）は、１つのＯ２分子を１ｎｍ３の格子内に配置し、計算条件を表２に示す条件２に設定して、Ｏ２分子の構造を最適化するための計算を行い、その後、当該計算後に得られる計算モデルに対して１点計算を行うことで、算出される。また、Ｅ（Ｈ２Ｏ）は、１つのＨ２Ｏ分子を１ｎｍ３の格子内に配置し、計算条件を表２に示す条件２に設定して、Ｈ２Ｏ分子の構造を最適化するための計算を行い、その後、当該計算後に得られる計算モデルに対して１点計算を行うことで、算出される。
　以上が、欠陥の生成エネルギーに関する説明である。
　欠陥の生成エネルギーを算出するために、計算モデル３Ａを用意した。以下では、計算モデル３Ａの作成方法について説明する。なお、計算モデル３Ａを作成するための計算は、表２に示す計算条件を用いる。
　はじめに、計算モデル１Ａを用意し、計算モデル１Ａの外周部の構造を緩和するための計算を行う。具体的には、計算モデル１Ａを用意し、結晶領域に位置する原子の座標を固定して、温度を１０００Ｋ、時間刻み幅を１ｆｓ、ステップ数を１００００回、その他の計算条件を表２に示す条件２に設定して、第一原理分子動力学計算を行う。
　次に、計算条件を表２に示す条件２に設定したまま、外周部の構造を緩和するための計算で得られる計算モデルに対して、結晶領域に位置する原子の座標を固定して、外周部の構造を最適化するための計算を行う。その後、当該計算後に得られる計算モデルに対して、外周部に位置する原子の座標と、結晶領域中心に存在する１つのＩｎ原子の座標とを固定して、結晶領域の構造を最適化するための計算を行う。その後、当該計算後に得られる計算モデルに対して、結晶領域中心に存在する１つのＩｎ原子の座標を固定して、計算モデル全体の構造を最適化するための計算を行う。その後、計算条件を表２に示す条件３に設定し、当該計算後に得られる計算モデルに対して、結晶領域中心に存在する１つのＩｎ原子の座標を固定して、計算モデル全体の構造を最適化するための計算を行う。
　以上の方法で、計算モデル３Ａを作成する。
　上記方法で作成した計算モデル３Ａを用いて、ＨＯの生成エネルギーを算出する。具体的には、計算モデル３Ａ中の１つの酸素原子を１つの水素原子に置換することで、ＨＯを１つ含む計算モデルを用意する。なお、計算モデル３Ａ中の酸素原子の数は２１６個であるため、ＨＯを１つ含む計算モデルは２１６個用意される。なお、ＨＯを含まない計算モデルは、計算モデル３Ａそのものである。
　ＨＯを１つ含む計算モデルおよびＨＯを含まない計算モデルのそれぞれに対して、計算条件を表２に示す条件３に設定して、計算モデル全体の構造を最適化するための計算を行う。当該計算後に得られる、ＨＯを１つ含む計算モデルの全エネルギーをＥ（ｄｅｆｅｃｔ）とし、当該計算後に得られる、ＨＯを含まない計算モデルの全エネルギーをＥ（ｎｏ　ｄｅｆｅｃｔ）とする。なお、ＨＯを１つ含む計算モデルに対して当該計算を行うことで、ＨＯが別の欠陥（例えば、酸素欠損および水素など）に変わる場合がある。
　上記の方法で算出した、Ｅ（ｄｅｆｅｃｔ）およびＥ（ｎｏ　ｄｅｆｅｃｔ）を用いて、ＨＯの生成エネルギーを算出する。算出したＨＯの生成エネルギーを図２１に示す。図２１では、横軸は結晶領域中心に存在するＩｎ原子から、計算モデル全体の構造を最適化するための計算を行う前の計算モデルに配置したＨＯまでの距離（Ｄｉｓｔａｎｃｅ）［Å］であり、縦軸は、ＨＯの生成エネルギー（Ｆｏｒｍａｔｉｏｎ　ｅｎｅｒｇｙ）［ｅＶ］である。なお、図２１に示す黒四角（■）のプロットは、結晶領域中のＩｎ近傍の領域（結晶のｃｏｒｅ領域ともいう。）に位置するＨＯの生成エネルギーであり、図２１に示す白四角（□）のプロットは、結晶領域中のｃｏｒｅ領域以外の領域（結晶のｓｈｅｌｌ領域ともいう。）に位置するＨＯの生成エネルギーであり、図２１に示すバツ印（×）のプロットは、外周部に位置するＨＯの生成エネルギーである。なお、結晶のｃｏｒｅ領域に位置する酸素の数は１２個であり、結晶のｓｈｅｌｌ領域に位置する酸素の数は３８個である。
　結晶のｃｏｒｅ領域に位置するＨＯ、結晶のｓｈｅｌｌ領域に位置するＨＯ、外周部に位置するＨＯの生成エネルギーの平均値は、それぞれ、２．７５ｅＶ、２．６０ｅＶ、２．１４ｅＶとなった。
　図２１より、結晶のｃｏｒｅ領域と比較して、結晶のｓｈｅｌｌ領域では、ＨＯの生成エネルギーのバラツキが大きく、ＨＯの生成エネルギーの値が小さいＨＯがあった。これは、結晶領域においても、結晶領域と外周部との界面に近い領域では、構造が歪んでいるためと推測される。
　また、結晶領域（結晶のｃｏｒｅ領域、および結晶のｓｈｅｌｌ領域）と比較して、外周部では、ＨＯの生成エネルギーのバラツキが大きく、ＨＯの生成エネルギーの値が小さいＨＯが多いことが分かる。これは、結晶領域と比較して、結晶性の低い外周部の方が結合長の揺らぎが大きく、金属原子との結合力が弱くなっている酸素原子が多いためと推測される。
　以上より、結晶領域はＨＯが生成されにくく、結晶性の低い領域（上記外周部）では、ＨＯが生成されやすいことが示唆される。したがって、結晶領域が存在することにより、ＨＯの生成が抑制される。よって、ｎｃ膜をトランジスタに用いることで、トランジスタの電気特性の変動を抑制することができる。
　以上が、ｎｃ膜におけるＨＯの生成しやすさについての説明である。
［金属酸化物の構造］
　酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。なお、明確な結晶粒界（グレインバウンダリ−）が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、または電界効果移動度の低下を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
　また、非単結晶酸化物半導体として、ＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳを用いてもよい。なお、ＣＡＣ−ＯＳは材料構成に関する。
［金属酸化物の構成］
　ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。ＣＡＣ−ＯＳにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
　また、酸化物半導体は、結晶構造に着目した場合、上記とは異なる分類となる場合がある。ここで、酸化物半導体における、結晶構造の分類について、図２２Ａを用いて説明を行う。図２２Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図２２Ａに示すように、ＩＧＺＯは、大きく分けてＡｍｏｒｐｈｏｕｓ（無定形）と、Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）と、Ｃｒｙｓｔａｌ（結晶）と、に分類される。また、Ａｍｏｒｐｈｏｕｓの中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、Ｃｒｙｓｔａｌｌｉｎｅの中には、ＣＡＡＣ、ｎｃ、及びＣＡＣが含まれる。なお、Ｃｒｙｓｔａｌｌｉｎｅの分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、Ｃｒｙｓｔａｌの中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図２２Ａに示す太枠内の構造は、Ａｍｏｒｐｈｏｕｓ（無定形）と、Ｃｒｙｓｔａｌ（結晶）との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。当該構造は、Ａｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌとの間の境界領域にある。すなわち、当該構造は、エネルギー的に不安定なＡｍｏｒｐｈｏｕｓ（無定形）や、Ｃｒｙｓｔａｌ（結晶）とは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）像を用いて評価することができる。ここで、石英ガラス、及びＣｒｙｓｔａｌｌｉｎｅに分類される結晶構造を有するＩＧＺＯ（結晶性ＩＧＺＯともいう。）のＸＲＤスペクトルを図２２Ｂ、図２２Ｃに示す。また、図２２Ｂが石英ガラス、図２２Ｃが結晶性ＩＧＺＯのＸＲＤスペクトルである。なお、図２２Ｃに示す結晶性ＩＧＺＯの組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図２２Ｃに示す結晶性ＩＧＺＯの厚さは、５００ｎｍである。
　図２２Ｂの矢印に示すように、石英ガラスは、ＸＲＤスペクトルのピークの形状がほぼ左右対称である。一方で、図２２Ｃの矢印に示すように、結晶性ＩＧＺＯは、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状で左右対称でないと、Ａｍｏｒｐｈｏｕｓであるとは言えない。なお、図２２Ｃには、２θ＝３１°、またはその近傍に結晶相（ＩＧＺＯ　ｃｒｙｓｔａｌ　ｐｈａｓｅ）を明記してある。ＸＲＤスペクトルのピークにおいて、形状が左右非対称となる由来は当該結晶相（微結晶）に起因すると推定される。
　具体的には、図２２Ｃに示す、結晶性ＩＧＺＯのＸＲＤスペクトルにおいて、２θ＝３４°またはその近傍にピークを有する。また、微結晶は、２θ＝３１°またはその近傍にピークを有する。Ｘ線回折像を用いて酸化物半導体膜を評価する場合、図２２Ｃに示すように、２θ＝３４°またはその近傍のピークよりも低角度側のスペクトルの幅が広くなる。これは、酸化物半導体膜中に、２θ＝３１°またはその近傍にピークを有する微結晶が内在することを示唆している。
　また、膜の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。基板温度を室温として成膜したＩＧＺＯ膜の回折パターンを図２２Ｄに示す。なお、図２２Ｄに示すＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］である酸化物ターゲットを用いて、スパッタリング法によって成膜される。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われた。
図２２Ｄに示すように、室温成膜したＩＧＺＯ膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したＩＧＺＯ膜は、結晶状態でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
　本実施の形態では、本発明の一態様の金属酸化物膜を適用した半導体装置の構成例について説明する。以下では、トランジスタを例に挙げて説明する。
［構成例１］
〔構成例１−１〕
　図２３Ａは、トランジスタ３００の上面図であり、図２３Ｂは、図２３Ａに示す一点鎖線Ａ１−Ａ２における切断面の断面図に相当し、図２３Ｃは、図２３Ａに示す一点鎖線Ｂ１−Ｂ２における切断面の断面図に相当する。一点鎖線Ａ１−Ａ２方向はチャネル長方向、一点鎖線Ｂ１−Ｂ２方向はチャネル幅方向に相当する。なお、図２３Ａにおいて、トランジスタ３００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、トランジスタの上面図については、以降の図面においても図２３Ａと同様に、構成要素の一部を省略して図示する。
　トランジスタ３００は基板３０２上に設けられ、導電層３０４、絶縁層３０６、半導体層３０８、導電層３１２ａ、及び導電層３１２ｂ等を有する。絶縁層３０６は導電層３０４を覆って設けられている。半導体層３０８は島状の形状を有し、絶縁層３０６上に設けられている。導電層３１２ａ及び導電層３１２ｂは、それぞれ半導体層３０８の上面に接し、且つ、半導体層３０８上で離間して設けられている。また、絶縁層３０６、導電層３１２ａ、導電層３１２ｂ、及び半導体層３０８を覆って絶縁層３１４が設けられ、絶縁層３１４上に絶縁層３１６が設けられている。
　半導体層３０８に、実施の形態１で例示した金属酸化物膜を適用することができる。
　基板３０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板３０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板３０２として用いてもよい。
　また、基板３０２として、可撓性基板を用い、可撓性基板上に直接、半導体装置を形成してもよい。または、基板３０２と半導体装置の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板３０２より分離し、他の基板に転載するために用いることができる。その際、半導体装置は耐熱性の劣る基板や可撓性の基板にも転載できる。
　導電層３０４は、ゲート電極として機能する。絶縁層３０６の一部は、ゲート絶縁層として機能する。導電層３１２ａは、ソース電極またはドレイン電極の一方として機能し、導電層３１２ｂは他方として機能する。半導体層３０８の導電層３０４と重畳する領域はチャネル形成領域として機能する。トランジスタ３００は、半導体層３０８よりも被形成面側にゲート電極が設けられた、いわゆるボトムゲート型のトランジスタである。ここで、半導体層３０８の導電層３０４側とは反対側の面をバックチャネル側の面と呼ぶことがある。トランジスタ３００は、半導体層３０８のバックチャネル側と、ソース電極及びドレイン電極との間に保護層を有さない、いわゆるチャネルエッチ構造のトランジスタである。
　半導体層３０８は、２層以上の積層構造を有していてもよい。このとき、半導体層３０８を構成する半導体膜は、金属酸化物を含むことが好ましい。半導体層３０８を２層構造とする場合、バックチャネル側に位置する半導体膜は、導電層３０４側に位置する半導体膜よりも結晶性の高い膜であることが好ましい。これにより、導電層３１２ａ及び導電層３１２ｂの加工時に、半導体層３０８の一部がエッチングされ、消失してしまうことを抑制することができる。
　例えば半導体層３０８は、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有すると好ましい。特にＭはアルミニウム、ガリウム、イットリウム、またはスズとすることが好ましい。
　特に、半導体層３０８として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。
　導電層３１２ａ及び導電層３１２ｂは、それぞれ被形成面側から順に、導電層３１３ａと導電層３１３ｂとが積層された積層構造を有する。
　導電層３１３ｂは、銅、銀、金、またはアルミニウム等を含む、低抵抗な導電性材料を用いることが好ましい。特に、導電層３１３ｂが銅またはアルミニウムを含むことが好ましい。これにより、導電層３１２ａ及び導電層３１２ｂを極めて低抵抗なものとすることができる。
　また、導電層３１３ａは、導電層３１３ｂとは異なる導電性材料を用いることができる。例えば、導電層３１３ａは、チタン、タングステン、モリブデン、クロム、タンタル、亜鉛、インジウム、白金、またはルテニウム等を含む導電性材料を用いることが好ましい。
　このように、銅やアルミニウム等を含む導電層３１３ｂと半導体層３０８との間に、導電層３１３ａを設けることにより、導電層３１３ｂに含まれる金属元素が半導体層３０８中に拡散することを防ぐことができ、信頼性の高いトランジスタ３００を実現できる。また、導電層３１３ａは、半導体層３０８中の酸素が導電層３１３ｂに拡散することを防ぐバリア層として機能することが好ましい。
　なお、導電層３１２ａ及び導電層３１２ｂの構成は２層構造に限られず、銅、銀、金、またはアルミニウムを含む導電層を含む３層構造、または４層構造としてもよい。例えば、導電層３１２ａ及び導電層３１２ｂとして、導電層３１３ｂ上に導電層３１３ａと同様の導電性材料を含む導電層を積層した３層構造としてもよい。これにより、導電層３１３ｂの上面の酸化を抑制すること、及び導電層３１３ｂに含まれる金属元素が周囲に飛散することを防ぐことができ、信頼性の高いトランジスタを実現できる。
　導電層３０４は、導電層３１３ａまたは導電層３１３ｂに用いることのできる上述の導電性材料を適宜用いることができる。特に、銅を含む導電性材料を用いることが好ましい。
　半導体層３０８と接する絶縁層３０６及び絶縁層３１４には、酸化物を含む絶縁性材料を用いることが好ましい。また、絶縁層３０６や絶縁層３１４を積層構造とする場合には、半導体層３０８と接する層に、酸化物を含む絶縁性材料を用いる。
　また、絶縁層３０６には窒化シリコンや窒化アルミニウムなどの窒化絶縁膜を用いてもよい。酸化物を含まない絶縁性材料を用いる場合には、絶縁層３０６の上部に酸素を添加する処理を施し、酸素を含む領域を形成することが好ましい。酸素を添加する処理としては、例えば酸素を含む雰囲気下における加熱処理またはプラズマ処理や、イオンドーピング処理などがある。
　絶縁層３１６は、トランジスタ３００を保護する保護層として機能する。絶縁層３１６は、窒化シリコン、窒化酸化シリコン、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウムなどの無機絶縁材料を用いることができる。特に、絶縁層３１６として、窒化シリコンや酸化アルミニウムなどの酸素を拡散しにくい材料を用いることで、作製工程中にかかる熱などにより半導体層３０８や絶縁層３１４から絶縁層３１６を介して外部に酸素が脱離してしまうことを防ぐことができるため好ましい。
　また、絶縁層３１６として平坦化膜として機能する有機絶縁性材料を用いてもよい。または、絶縁層３１６として無機絶縁材料を含む膜と、有機絶縁材料を含む膜の積層膜を用いてもよい。
　また、半導体層３０８は、導電層３１２ａ及び導電層３１２ｂと接する部分及びその近傍に位置し、ソース領域及びドレイン領域として機能する一対の低抵抗領域が形成されていてもよい。当該領域は、半導体層３０８の一部であり、チャネル形成領域よりも低抵抗な領域である。また低抵抗領域は、キャリア濃度が高い領域、またはｎ型である領域などと言い換えることができる。また半導体層３０８において、一対の低抵抗領域に挟まれ、且つ、導電層３０４と重なる領域が、チャネル形成領域として機能する。
〔構成例１−２〕
　以下では、上記構成例１−１と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例１−１と重複する部分は説明を省略する場合がある。
　図２４Ａは、トランジスタ３００Ａのチャネル長方向の断面図であり、図２４Ｂは、チャネル幅方向の断面図である。
　トランジスタ３００Ａは、絶縁層３１４上に導電層３２０を有する点で、構成例１−１と主に相違している。
　導電層３２０は、絶縁層３１４を介して半導体層３０８と重畳する領域を有する。
　トランジスタ３００Ａにおいて、導電層３０４は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電層３２０は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層３１４の一部は、第２のゲート絶縁層として機能する。
　また、図２４Ｂに示すように、導電層３２０は、絶縁層３１４、及び絶縁層３０６に設けられた開口部３４２を介して、導電層３０４と電気的に接続されていてもよい。これにより、導電層３２０と導電層３０４には同じ電位を与えることができ、オン電流の高いトランジスタを実現できる。
　また図２４Ｂに示すように、チャネル幅方向において、導電層３０４及び導電層３２０が、半導体層３０８の端部よりも外側に延在していることが好ましい。このとき、図２４Ｂに示すように、半導体層３０８のチャネル幅方向の全体が、導電層３０４及び導電層３２０に覆われた構成となる。
　このような構成とすることで、半導体層３０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層３０４と導電層３２０に同じ電位を与えることが好ましい。これにより、半導体層３０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ３００Ａのオン電流を増大させることができる。そのため、トランジスタ３００Ａを微細化することもできる。
　なお、導電層３０４と導電層３２０とを接続しない構成としてもよい。このとき、一対のゲート電極の一方には定電位を与え、他方にトランジスタ３００Ａを駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ３００Ａを他方のゲート電極で駆動する際のしきい値電圧を制御することができる。
　または、導電層３２０を導電層３１２ａ及び導電層３１２ｂのいずれか一方と電気的に接続する構成としてもよい。特に、導電層３１２ａ及び導電層３１２ｂのうち、定電位が供給される導電層（例えばソース電極）と、導電層３２０とを電気的に接続することが好ましい。
　以上が構成例１についての説明である。
［構成例２］
　以下では、上記構成例１とは異なるトランジスタの構成例について説明する。
〔構成例２−１〕
　図２５Ａは、トランジスタ３５０の上面図であり、図２５Ｂは、図２５Ａに示す一点鎖線Ａ３−Ａ４における切断面の断面図に相当し、図２５Ｃは、図２５Ａに示す一点鎖線Ｂ３−Ｂ４における切断面の断面図に相当する。一点鎖線Ａ３−Ａ４方向はチャネル長方向、一点鎖線Ｂ３−Ｂ４方向はチャネル幅方向に相当する。
　トランジスタ３５０は、基板３５２上に設けられ、絶縁層３５３、半導体層３５８、絶縁層３６０、金属酸化物層３６４、導電層３６２、絶縁層３６８等を有する。島状の半導体層３５８は、絶縁層３５３上に設けられる。絶縁層３６０は、絶縁層３５３の上面、半導体層３５８の上面及び側面に接して設けられる。金属酸化物層３６４及び導電層３６２は、絶縁層３６０上にこの順に積層して設けられ、半導体層３５８と重畳する部分を有する。絶縁層３６８は、絶縁層３６０の上面、金属酸化物層３６４の側面、及び導電層３６２の上面を覆って設けられている。
　半導体層３５８に、実施の形態１で例示した金属酸化物膜を適用することができる。
　また、図２５Ａ、図２５Ｂに示すように、トランジスタ３５０は、絶縁層３６８上に導電層３７０ａ及び導電層３７０ｂを有していてもよい。導電層３７０ａ及び導電層３７０ｂは、ソース電極またはドレイン電極として機能する。導電層３７０ａ及び導電層３７０ｂは、それぞれ絶縁層３６８、及び絶縁層３６０に設けられた開口部３９１ａまたは開口部３９１ｂを介して、低抵抗領域３５８ｎに電気的に接続される。
　導電層３６２の一部は、ゲート電極として機能する。絶縁層３６０の一部は、ゲート絶縁層として機能する。トランジスタ３５０は、半導体層３５８上にゲート電極が設けられた、いわゆるトップゲート型のトランジスタである。
　導電層３６２、及び金属酸化物層３６４は、上面形状が互いに概略一致するように加工されている。
　なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
　絶縁層３６０と導電層３６２との間に位置する金属酸化物層３６４は、絶縁層３６０に含まれる酸素が導電層３６２側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層３６４は、導電層３６２に含まれる水素や水が絶縁層３６０側に拡散することを防ぐバリア膜としても機能する。金属酸化物層３６４は、例えば少なくとも絶縁層３６０よりも酸素及び水素を透過しにくい材料を用いることが好ましい。
　金属酸化物層３６４により、導電層３６２にアルミニウムや銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層３６０から導電層３６２へ酸素が拡散することを防ぐことができる。また、導電層３６２が水素を含む場合であっても、導電層３６２から絶縁層３６０を介して半導体層３５８へ水素が拡散することを防ぐことができる。その結果、半導体層３５８のチャネル形成領域におけるキャリア密度を極めて低いものとすることができる。
　金属酸化物層３６４としては、絶縁性材料または導電性材料を用いることができる。金属酸化物層３６４が絶縁性を有する場合には、金属酸化物層３６４はゲート絶縁層の一部として機能する。一方、金属酸化物層３６４が導電性を有する場合には、金属酸化物層３６４はゲート電極の一部として機能する。
　金属酸化物層３６４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
　金属酸化物層３６４として、例えば酸化インジウム、インジウムスズ酸化物（ＩＴＯ）、またはシリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
　また、金属酸化物層３６４として、半導体層３５８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層３５８に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層３６４として、半導体層３５８と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
　また、金属酸化物層３６４は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層３６０や半導体層３５８中に好適に酸素を添加することができる。
　半導体層３５８は、導電層３６２と重畳する領域と、当該領域を挟む一対の低抵抗領域３５８ｎを有する。半導体層３５８の、導電層３６２と重畳する領域は、トランジスタ３５０のチャネル形成領域として機能する。一方、低抵抗領域３５８ｎは、トランジスタ３５０のソース領域またはドレイン領域として機能する。
　また低抵抗領域３５８ｎは、チャネル形成領域よりも低抵抗な領域、キャリア濃度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはｎ型である領域ともいうことができる。
　半導体層３５８の低抵抗領域３５８ｎは、不純物元素を含む領域である。当該不純物元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素またはリンを含むことが好ましい。またこれら元素を２以上含んでいてもよい。
　低抵抗領域３５８ｎに不純物を添加する処理は、導電層３６２をマスクとして、絶縁層３６０を介して行うことができる。低抵抗領域３５８ｎに不純物を添加する処理としては、プラズマイオンドーピング法やイオン注入法を好適に用いることができる。
　低抵抗領域３５８ｎは、不純物濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２３ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以上、５×１０２２ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、１×１０２２ａｔｏｍｓ／ｃｍ３以下である領域を含むことが好ましい。
　低抵抗領域３５８ｎに含まれる不純物の濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法により分析することができる。ＸＰＳ分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとＸＰＳ分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
　また、低抵抗領域３５８ｎにおいて、不純物元素は酸化した状態で存在していることが好ましい。例えば不純物元素としてホウ素、リン、マグネシウム、アルミニウム、シリコンなどの酸化しやすい元素を用いることが好ましい。このような酸化しやすい元素は、半導体層３５８中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度（例えば４００℃以上、６００℃以上、または８００℃以上）がかかった場合であっても、脱離することが抑制される。また、不純物元素が半導体層３５８中の酸素を奪うことで、低抵抗領域３５８ｎ中に多くの酸素欠損が生成される。この酸素欠損と、膜中の水素とが結合することでキャリア供給源となるため、低抵抗領域３５８ｎは極めて低抵抗な状態となる。
　例えば、不純物元素としてホウ素を用いた場合、低抵抗領域３５８ｎに含まれるホウ素は酸素と結合した状態で存在しうる。このことは、ＸＰＳ分析において、Ｂ２Ｏ３結合に起因するスペクトルピークが観測されることで確認できる。また、ＸＰＳ分析において、ホウ素元素が単体で存在する状態に起因するスペクトルピークが観測されない、または測定下限のバックグラウンドノイズに埋もれる程度にまでピーク強度が極めて小さくなる。
　絶縁層３６０は、半導体層３５８のチャネル形成領域と接する領域、すなわち導電層３６２と重畳する領域を有する。また、絶縁層３６０は、半導体層３５８の低抵抗領域３５８ｎと接し、且つ導電層３６２と重畳しない領域を有する。
　絶縁層３６０の、低抵抗領域３５８ｎと重畳する領域には、上述した不純物元素が含まれる場合がある。このとき、低抵抗領域３５８ｎと同様に、絶縁層３６０中の不純物元素も酸素と結合した状態で存在することが好ましい。このような酸化しやすい元素は、絶縁層３６０中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度がかかった場合でも脱離することが抑制される。また特に絶縁層３６０中に加熱により脱離しうる酸素（過剰酸素ともいう）が含まれる場合には、当該過剰酸素と不純物元素とが結合して安定化するため、絶縁層３６０から低抵抗領域３５８ｎへ酸素が供給されることを抑制することができる。また、酸化した状態の不純物元素が含まれる絶縁層３６０の一部は、酸素が拡散しにくい状態となるため、絶縁層３６０よりも上側から当該絶縁層３６０を介して低抵抗領域３５８ｎに酸素が供給されることで、高抵抗化することも防ぐことができる。
　絶縁層３６８は、トランジスタ３５０を保護する保護層として機能する。絶縁層３６８としては、例えば酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。
〔構成例２−２〕
　図２６Ａは、トランジスタ３５０Ａの上面図であり、図２６Ｂは、トランジスタ３５０Ａのチャネル長方向の断面図であり、図２６Ｃは、トランジスタ３５０Ａのチャネル幅方向の断面図である。
　トランジスタ３５０Ａは、構成例２−１で例示したトランジスタ３５０と比較して、絶縁層３６０の構成が異なる点、及び絶縁層３６６を有する点で、主に相違している。
　絶縁層３６０は、導電層３６２及び金属酸化物層３６４と上面形状が概略一致するように加工されている。絶縁層３６０は、例えば導電層３６２及び金属酸化物層３６４を加工するためのレジストマスクを用いて加工することにより形成することができる。
　絶縁層３６６は、半導体層３５８の導電層３６２、金属酸化物層３６４、及び絶縁層３６０に覆われていない上面及び側面に接して設けられている。また絶縁層３６６は、絶縁層３５３の上面、絶縁層３６０の側面、金属酸化物層３６４の側面、及び導電層３６２の上面及び側面を覆って設けられている。
　絶縁層３６６は、低抵抗領域３５８ｎを低抵抗化させる機能を有する。このような絶縁層３６６としては、絶縁層３６６の成膜時、または成膜後に加熱することにより、低抵抗領域３５８ｎ中に不純物を供給することのできる絶縁膜を用いることができる。または、絶縁層３６６の成膜時、または成膜後に加熱することにより、低抵抗領域３５８ｎ中に酸素欠損を生じさせることのできる絶縁膜を用いることができる。
　例えば、絶縁層３６６として、低抵抗領域３５８ｎに不純物を供給する供給源として機能する絶縁膜を用いることができる。このとき、絶縁層３６６は、加熱により水素を放出する膜であることが好ましい。このような絶縁層３６６を半導体層３５８に接して形成することで、低抵抗領域３５８ｎに水素などの不純物を供給し、低抵抗領域３５８ｎを低抵抗化させることができる。
　絶縁層３６６は、成膜の際に用いる成膜ガスに、水素元素などの不純物元素を含むガスを用いて成膜される膜であることが好ましい。また絶縁層３６６の成膜温度を高めることで、半導体層３５８に効果的に多くの不純物元素を供給することができる。絶縁層３６６の成膜温度としては、例えば２００℃以上５００℃以下、好ましくは２２０℃以上４５０℃以下、より好ましくは２５０℃以上４００℃以下とすることができる。
　また、絶縁層３６６の成膜を減圧下で、且つ加熱して行うことで、半導体層３５８中の低抵抗領域３５８ｎとなる領域の酸素の脱離を促進することができる。酸素欠損が多く形成された半導体層３５８に、水素などの不純物を供給することで、低抵抗領域３５８ｎ中のキャリア密度が高まり、より効果的に低抵抗領域３５８ｎを低抵抗化させることができる。
　絶縁層３６６としては、例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの、窒化物を含む絶縁膜を好適に用いることができる。特に窒化シリコンは、水素や酸素に対するブロッキング性を有するため、外部から半導体層への水素の拡散と、半導体層から外部への酸素の脱離の両方を防ぐことができ、信頼性の高いトランジスタを実現できる。
　また、絶縁層３６６は、半導体層３５８中の酸素を吸引し、酸素欠損を生成する機能を有する絶縁膜としてもよい。特に、絶縁層３６６には、金属窒化物を用いることが特に好ましい。
　また、金属窒化物を用いる場合、アルミニウム、チタン、タンタル、タングステン、クロム、またはルテニウムの窒化物を用いることが好ましい。特に、アルミニウムまたはチタンを含むことが特に好ましい。例えば、アルミニウムをスパッタリングターゲットに用い、成膜ガスとして窒素を含むガスを用いた反応スパッタリング法により形成した窒化アルミニウム膜は、成膜ガスの全流量に対する窒素ガスの流量を適切に制御することで、極めて高い絶縁性と、水素や酸素に対する極めて高いブロッキング性とを兼ね備えた膜とすることができる。そのため、このような金属窒化物を含む絶縁膜を、半導体層に接して設けることで、半導体層を低抵抗化できるだけでなく、半導体層から酸素が脱離すること、及び半導体層へ水素が拡散することを好適に防ぐことができる。
　金属窒化物として、窒化アルミニウムを用いた場合、当該窒化アルミニウムを含む絶縁層の厚さを５ｎｍ以上とすることが好ましい。このように薄い膜であっても、水素及び酸素に対する高いブロッキング性と、半導体層の低抵抗化の機能とを両立できる。なお、当該絶縁層の厚さはどれだけ厚くてもよいが、生産性を考慮し、５００ｎｍ以下、好ましくは２００ｎｍ以下、より好ましくは５０ｎｍ以下とすることが好ましい。
　絶縁層３６６に窒化アルミニウム膜を用いる場合、組成式がＡｌＮｘ（ｘは０より大きく２以下の実数、好ましくは、ｘは０．５より大きく１．５以下の実数）を満たす膜を用いることが好ましい。これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジスタ３５０Ａを駆動したときに生じる熱の放熱性を高めることができる。
　このような絶縁層３６６を低抵抗領域３５８ｎに接して設けることで、絶縁層３６６が低抵抗領域３５８ｎ中の酸素を吸引し、低抵抗領域３５８ｎ中に酸素欠損を形成させることができる。またこのような絶縁層３６６を形成した後に、加熱処理を行うことで、低抵抗領域３５８ｎにより多くの酸素欠損を形成することができ、低抵抗化を促進することができる。また、絶縁層３６６に金属酸化物を含む膜を用いた場合、絶縁層３６６が半導体層３５８中の酸素を吸引した結果、絶縁層３６６と低抵抗領域３５８ｎとの間に、絶縁層３６６に含まれる金属元素（例えばアルミニウム）の酸化物を含む層が形成される場合がある。
　ここで、半導体層３５８として、インジウムを含む金属酸化物膜を用いた場合、低抵抗領域３５８ｎの絶縁層３６６側の界面近傍に、酸化インジウムが析出した領域、または、インジウム濃度の高い領域が形成されている場合がある。これにより、極めて低抵抗な低抵抗領域３５８ｎを形成することができる。このような領域の存在は、例えば、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法で観測できる場合がある。
〔構成例２−３〕
　図２７Ａに、トランジスタ３５０Ｂの断面図を示している。図２７Ａでは、一点鎖線よりも左側にチャネル長方向の断面を、右側にチャネル幅方向の断面を、並べて明示している。
　トランジスタ３５０Ｂは、基板３５２と絶縁層３５３との間に導電層３５６を有する点で、構成例２−１と主に相違している。導電層３５６は半導体層３５８及び導電層３６２と重なる領域を有する。
　トランジスタ３５０Ｂにおいて、導電層３６２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有し、導電層３５６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有する。また、絶縁層３６０の一部は、第２のゲート絶縁層として機能し、絶縁層３５３の一部は、第１のゲート絶縁層として機能する。
　半導体層３５８の、導電層３６２及び導電層３５６の少なくとも一方と重なる部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層３５８の導電層３６２と重なる部分をチャネル形成領域と呼ぶ場合があるが、実際には導電層３６２と重ならずに、導電層３５６と重なる部分（低抵抗領域３５８ｎを含む部分）にもチャネルが形成されうる。
　また、図２７Ａに示すように、導電層３５６は、金属酸化物層３６４、絶縁層３６０、及び絶縁層３５３に設けられた開口部３９２を介して、導電層３６２と電気的に接続されていてもよい。これにより、導電層３５６と導電層３６２には、同じ電位を与えることができる。
　導電層３５６と、導電層３７０ａ及び導電層３７０ｂのいずれか一方とを、電気的に接続する構成としてもよい。
　導電層３５６は、導電層３６２、導電層３７０ａ、または導電層３７０ｂと同様の材料を用いることができる。特に導電層３５６に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。
　図２７Ａでは、絶縁層３５３が、導電層３５６側から、絶縁層３５３ａと、絶縁層３５３ｂとが積層された積層構造を有する場合を示している。このとき、導電層３５６側に位置する絶縁層３５３ａには、導電層３５６に含まれる金属元素を拡散しにくい絶縁膜を用いることが好ましい。例えば窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜などの無機絶縁膜を用いることが好ましい。また、半導体層３５８と接する絶縁層３５３ｂには、酸素を含む絶縁膜を用いることが好ましい。例えば酸化シリコン膜、または酸化窒化シリコン膜などを用いることが好ましい。
　また、図２７Ａに示すように、チャネル幅方向において、導電層３６２及び導電層３５６が、半導体層３５８の端部よりも外側に突出していることが好ましい。このとき、図２７Ａに示すように、半導体層３５８のチャネル幅方向の全体が、絶縁層３６０と絶縁層３５３を介して、導電層３６２と導電層３５６に覆われた構成となる。
　このような構成とすることで、半導体層３５８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層３５６と導電層３６２に同じ電位を与えることが好ましい。これにより、半導体層３５８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ３５０Ｂのオン電流を増大させることができる。そのため、トランジスタ３５０Ｂを微細化することも可能となる。
　なお、導電層３６２と導電層３５６とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ３５０Ｂを駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ３５０Ｂを他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。
〔構成例２−４〕
　図２７Ｂに、トランジスタ３５０Ｃの断面図を示している。図２７Ｂでは、一点鎖線よりも左側にチャネル長方向の断面を、右側にチャネル幅方向の断面を、並べて明示している。
　トランジスタ３５０Ｃは、構成例２−２で例示したトランジスタ３５０Ａに、構成例２−３で例示した、第２のゲート電極として機能する導電層３５６を設けた場合の例である。
　このような構成とすることで、オン電流の高いトランジスタとすることができる。または、しきい値電圧を制御することのできるトランジスタとすることができる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の金属酸化物膜を有する半導体装置を用いて作製できる表示装置の構成例について説明する。
　図２８Ａは、表示装置７００の上面概略図である。表示装置７００は、可撓性を有する基板７６２を有する。基板７６２には、表示部７０２、一対の回路部７６３、回路部７６４、配線７０４、接続端子７０３ａ、及び接続端子７０３ｂが設けられている。
　回路部７６３及び回路部７６４は、表示部７０２を駆動する機能を有する。回路部７６３は、表示部７０２を挟んで２つ設けられている。回路部７６４は、表示部７０２と配線７０４との間に設けられている。回路部７６３は、例えばゲートドライバとしての機能を有し、回路部７６４は、例えばソースドライバ、またはその一部としての機能を有する。例えば回路部７６４は、バッファ回路、またはデマルチプレクサ回路を含んでいてもよい。
　表示部７０２に設けられる表示素子としては、例えば液晶素子または発光素子など、上述した各種表示素子を適用できる。特に、表示素子として、有機ＥＬ素子を用いることが好ましい。
　基板７６２は、配線７０４、接続端子７０３ａ及び接続端子７０３ｂが設けられる部分が、他の部分よりも突出した上面形状を有する。言い換えると、基板７６２の当該部分の幅が、表示部７０２が設けられる部分の幅よりも小さい形状を有する。
　また基板７６２の突出部は、配線７０４と重なる領域において、湾曲させることができる領域（湾曲部７６１ａ）を有する。また、基板７６２は、表示部７０２が設けられる領域において、湾曲させることができる一対の領域（湾曲部７６１ｂ）を有する。図２８Ａに示すように、基板７６２の一部が突出した形状を有することで、湾曲部７６１ａの湾曲方向と、湾曲部７６１ｂの湾曲方向とは、交差した方向とすることができる。
　接続端子７０３ａはＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）が接続される端子として機能し、接続端子７０３ｂはＩＣが接続される端子として機能する。
　図２８Ｂ、図２８Ｃには、湾曲部７６１ａと湾曲部７６１ｂにおいて、表示面側とは反対側に基板７６２を湾曲させた場合の、表示装置７００の斜視図を示している。図２８Ｂは、表示面側を含む斜視図であり、図２８Ｃは、表示面側とは反対側を含む斜視図である。また図２８Ｃでは、接続端子７０３ａに接続したＦＰＣ７０６と、接続端子７０３ｂに接続したＩＣ７０７を明示している。
　図２８Ｂに示すように、表示部７０２の両側をそれぞれ湾曲させることにより、電子機器に表示装置７００を組み込む際に、電子機器の両側部に湾曲した表示部を設けることができる。これにより、機能性の高い電子機器を実現できる。
　また、図２８Ｂ、図２８Ｃに示すように、湾曲部７６１ａにより、基板７６２の一部を表示面側とは反対側に折り返すことができる。具体的には、配線７０４が外側になるように、基板７６２の突出部を折り返すことができる。これにより、接続端子７０３ａ及び接続端子７０３ｂを、表示面側とは反対側に配置することができ、さらにはＦＰＣ７０６を表示面側とは反対側に配置することができる。これにより、表示装置７００を電子機器に組み込む際に、非表示部の面積を縮小することが可能となる。
　また、基板７６２には、切欠き部７６５が設けられている。切欠き部７６５は、例えば電子機器が有するカメラのレンズ、光学センサ等の各種センサ、照明装置、または意匠などを配置することのできる部分である。表示部７０２の一部が切り欠かれることにより、より意匠性の高い電子機器を実現できる。また、これにより、筐体表面に対する画面の占有率を高めることができる。
［断面構成例］
　以下では、表示装置の断面構成例について説明する。
〔構成例１〕
　図２９に、表示装置７００の断面概略図を示す。図２９は、図２８Ａで示した表示装置７００の表示部７０２と、回路部７６３と、湾曲部７６１ａと、接続端子７０３ａと、を含む断面を示している。表示部７０２には、トランジスタ７５０及び容量素子７９０が設けられている。回路部７６３には、トランジスタ７５２が設けられている。
　トランジスタ７５０及びトランジスタ７５２は、チャネルが形成される半導体層に、酸化物半導体を適用したトランジスタである。なお、これに限られず、半導体層に、シリコン（アモルファスシリコン、多結晶シリコン、または単結晶シリコン）や、有機半導体を用いたトランジスタを適用することもできる。
　本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を著しく低くできる。そのため、このようなトランジスタが適用された画素は、画像信号等の電気信号の保持時間を長くでき、画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減することができる。
　また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素のスイッチングトランジスタと、回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減することができる。また、画素においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
　容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物膜を加工して形成される上部電極と、を有する。上部電極は、トランジスタ７５０のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造を有する。また、上部電極には、トランジスタ７５０のソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
　また、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には、平坦化膜として機能する絶縁層７７０が設けられている。
　表示部７０２が有するトランジスタ７５０と、回路部７６３が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記回路部７６４についても、回路部７６３と同様である。
　なお、トランジスタ７５０及びトランジスタ７５２の構成については、上記実施の形態２を援用できる。
　接続端子７０３ａは、配線７０４の一部を有する。また図２９に示すように、接続端子７０３ａが、複数の導電膜が積層された積層構造を有すると、接続端子７０３ａの導電性や、機械的強度が高まるため好ましい。接続端子７０３ａは、接続層７８０を介してＦＰＣ７０６と電気的に接続されている。接続層７８０としては、例えば異方性導電材料等を用いることができる。
　表示装置７００は、それぞれ支持基板として機能する基板７６２と、基板７４０と、を有する。基板７６２及び基板７４０としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。
　トランジスタ７５０、トランジスタ７５２、容量素子７９０等は、絶縁層７４４上に設けられる。基板７６２と絶縁層７４４とは、接着層７４２によって貼り合されている。
　また、表示装置７００は、発光素子７８２、着色層７３６、遮光層７３８等を有する。
　発光素子７８２は、導電層７７２、ＥＬ層７８６、及び導電層７８８を有する。導電層７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と電気的に接続される。導電層７７２は、絶縁層７７０上に設けられ、画素電極として機能する。また導電層７７２の端部を覆って絶縁層７３０が設けられ、絶縁層７３０及び導電層７７２上にＥＬ層７８６と導電層７８８が積層して設けられている。
　導電層７７２には、可視光に対して反射性を有する材料を用いることができる。例えば、アルミニウム、銀等を含む材料を用いることができる。また、導電層７８８には、可視光に対して透光性を有する材料を用いることができる。例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。そのため、発光素子７８２は、被形成面とは反対側（基板７４０側）に光を射出する、トップエミッション型の発光素子である。
　ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。ＥＬ層７８６は、電流が流れた際に光を呈する発光材料を含む。
　発光材料としては、蛍光材料、燐光材料、熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料、無機化合物（量子ドット材料など）などを用いることができる。量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。
　遮光層７３８と、着色層７３６は、絶縁層７４６の一方の面に設けられている。着色層７３６は、発光素子７８２と重なる位置に設けられている。また、遮光層７３８は、表示部７０２において、発光素子７８２と重ならない領域に設けられている。また遮光層７３８は、回路部７６３等にも重ねて設けられていてもよい。
　基板７４０は、絶縁層７４６の他方の面に、接着層７４７によって貼り合されている。また、基板７４０と基板７６２とは、封止層７３２によって貼り合されている。
　ここでは、発光素子７８２が有するＥＬ層７８６として、白色の発光を呈する発光材料が適用されている。発光素子７８２が発する白色の発光は、着色層７３６により着色されて外部に射出される。ＥＬ層７８６は、異なる色を呈する画素に亘って設けられる。表示部７０２に、赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）のいずれかを透過する着色層７３６が設けられた画素をマトリクス状に配置することで、表示装置７００は、フルカラーの表示を行うことができる。
　また、導電層７８８として、透過性及び反射性を有する導電膜を用いてもよい。このとき、導電層７７２と導電層７８８との間で微小共振器（マイクロキャビティ）構造を実現し、特定の波長の光を強めて射出する構成とすることができる。またこのとき、導電層７７２と導電層７８８との間に光学距離を調整するための光学調整層を配置し、当該光学調整層の厚さを異なる色の画素間で異ならせることで、それぞれの画素から射出される光の色純度を高める構成としてもよい。
　なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色層７３６や、上述した光学調整層を設けない構成としてもよい。
　ここで、絶縁層７４４と絶縁層７４６には、それぞれ透湿性の低いバリア膜として機能する無機絶縁膜を用いることが好ましい。このような絶縁層７４４と絶縁層７４６との間に、発光素子７８２やトランジスタ７５０等が挟持された構成とすることで、これらの劣化が抑制され、信頼性の高い表示装置を実現できる。
〔構成例２〕
　図３０には、図２９とは一部の構成が異なる表示装置７００の断面図を示している。また、図３０では、湾曲部７６１ａにおいて表示装置７００の一部が湾曲し、表示面側とは反対側に折り返された形態を明示している。
　図３０に示す表示装置７００は、図２９で示した接着層７４２と絶縁層７４４との間に、樹脂層７４３が設けられている。また、基板７４０に換えて、保護層７４９を有する。
　樹脂層７４３は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層７４４は、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層７４３と基板７６２とは、接着層７４２によって貼りあわされている。樹脂層７４３は、基板７６２よりも薄いことが好ましい。
　保護層７４９は、封止層７３２と貼りあわされている。保護層７４９としては、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層７４９として、偏光板（円偏光板を含む）、散乱板などの光学部材や、タッチセンサパネルなどの入力装置、またはこれらを２つ以上積層した構成を適用してもよい。また、保護層７４９は、電子機器の筐体の一部（例えば画面となる部分）を構成する部材を含んでいてもよい。
　また、発光素子７８２が有するＥＬ層７８６は、絶縁層７３０及び導電層７７２上に島状に設けられている。ＥＬ層７８６を、副画素毎に発光色が異なるように作り分けることで、着色層７３６を用いずにカラー表示を実現することができる。
　また、発光素子７８２を覆って、保護層７４１が設けられている。保護層７４１は発光素子７８２に水などの不純物が拡散することを防ぐ機能を有する。保護層７４１は、導電層７８８側から絶縁層７４１ａ、絶縁層７４１ｂ、及び絶縁層７４１ｃがこの順で積層された積層構造を有している。このとき、絶縁層７４１ａと絶縁層７４１ｃには、水などの不純物に対してバリア性の高い無機絶縁膜を、絶縁層７４１ｂには平坦化膜として機能する有機絶縁膜を、それぞれ用いることが好ましい。また、保護層７４１は、回路部７６３等にも延在して設けられていることが好ましい。
　また、封止層７３２よりも内側において、トランジスタ７５０やトランジスタ７５２等を覆う有機絶縁膜が島状に形成されることが好ましい。言い換えると、当該有機絶縁膜の端部が、封止層７３２の内側、または封止層７３２の端部と重なる領域に位置することが好ましい。図３０では、絶縁層７７０、絶縁層７３０、及び絶縁層７４１ｂが、島状に加工されている例を示している。例えば封止層７３２と重なる部分では、絶縁層７４１ｃ及び絶縁層７４１ａが接して設けられている。このように、トランジスタ７５０やトランジスタ７５２を覆う有機絶縁膜の表面が、封止層７３２よりも外側に露出しない構成とすることで、外部から当該有機絶縁膜を介してトランジスタ７５０やトランジスタ７５２に水や水素が拡散することを好適に防ぐことができる。これにより、トランジスタの電気特性の変動が抑えられ、極めて信頼性の高い表示装置を実現できる。
　また、図３０において、湾曲部７６１ａには、基板７６２、接着層７４２の他、絶縁層７４４等の無機絶縁膜が設けられていない部分を有する。また湾曲部７６１ａにおいて、配線７０４が露出することを防ぐために、有機材料を含む絶縁層７７０が配線７０４を覆う構成を有している。図３０に示す構成では、湾曲部７６１ａが、樹脂層７４３、配線７０４、及び絶縁層７７０が積層された積層構造を有している。
　湾曲部７６１ａに、無機絶縁膜をできるだけ設けず、且つ、金属または合金を含む導電層と、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じることを防ぐことができる。また湾曲部７６１ａに基板７６２を設けないことで、極めて小さい曲率半径で、表示装置７００の一部を曲げることができる。
　また、接続端子７０３ａと重なる領域において、樹脂層７４３には、接着層７４８を介して支持体７２０が貼り合されている。支持体７２０は、基板７６２等よりも剛性の高い材料を用いることができる。または、支持体７２０は、電子機器の筐体の一部、または電子機器の内部に配置される部材の一部であってもよい。
　また、図３０において、保護層７４１上には導電層７６１が設けられている。導電層７６１は、配線や電極として用いることができる。
　また、導電層７６１は、表示装置７００に重ねてタッチセンサが設けられる場合に、画素を駆動する際の電気的なノイズが、当該タッチセンサに伝わることを防ぐための静電遮蔽膜として機能させることができる。このとき、導電層７６１には所定の定電位が与えられる構成とすればよい。
　または、導電層７６１は、例えばタッチセンサの電極として用いることができる。これにより、表示装置７００をタッチパネルとして機能させることができる。例えば、導電層７６１は、静電容量方式のタッチセンサの電極または配線として用いることができる。このとき、導電層７６１は、検知回路が接続される配線または電極や、センサ信号が入力される配線または電極として用いることができる。このように、発光素子７８２上にタッチセンサを作りこむことで、部品点数を削減でき、電子機器等の製造コストを削減することができる。
　導電層７６１は、発光素子７８２と重ならない部分に設けられることが好ましい。例えば導電層７６１は、絶縁層７３０と重なる位置に設けることができる。これにより、導電層７６１として、比較的導電性の低い透明導電膜を用いる必要がなく、導電性の高い金属や合金などを用いることができるため、センサの感度を高めることができる。
　なお、導電層７６１を用いて構成することのできるタッチセンサの方式としては、静電容量方式に限られず、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
〔構成例３〕
　図３１には、表示素子として液晶素子を用いた場合の、表示装置７００ａの断面概略図を示している。図３１では、回路部７６３、表示部７０２、及び接続端子７０３ａを含む領域の断面図を示している。
　図３１に示す表示装置７００ａは、基板７０１と基板７０５との間に、トランジスタ７２１、トランジスタ７２２、液晶素子７１０等を有する。基板７０１と基板７０５とは、封止層７３２によって貼り合されている。
　ここでは、トランジスタ７２１とトランジスタ７２２として、ボトムゲート型のトランジスタを適用した場合について示している。
　液晶素子７１０は、導電層７１１、液晶７１２、及び導電層７１３を有する。導電層７１３は基板７０１上に設けられる。導電層７１３上に一以上の絶縁層が設けられ、当該絶縁層上に、導電層７１１が設けられている。また、液晶７１２は、導電層７１１と基板７０５の間に位置する。導電層７１３は、配線７２３と電気的に接続され、共通電極として機能する。導電層７１１は、トランジスタ７２１と電気的に接続され、画素電極として機能する。配線７２３には、共通電位が与えられる。
　図３１に示す液晶素子７１０は、横電界方式（例えば、ＦＦＳモード）が適用された液晶素子である。導電層７１１は、櫛歯状、またはスリットを有する上面形状を有する。液晶素子７１０は、導電層７１１と導電層７１３との間に生じる電界によって、液晶７１２の配向状態が制御される。
　また、導電層７１１、導電層７１３、及びこれらに挟持された一以上の絶縁層の積層構造により、保持容量として機能する容量素子７９０が形成されている。そのため、別途容量素子を設ける必要がなく、開口率を高めることができる。
　導電層７１１及び導電層７１３には、それぞれ可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
　導電層７１１または導電層７１３のいずれか一方、または両方に反射性の材料を用いると、表示装置７００ａは反射型の液晶表示装置となる。一方、導電層７１１及び導電層７１３の両方に透光性の材料を用いると、表示装置７００ａは透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように、一対の偏光板を設ける。
　図３１では、透過型の液晶表示装置の例を示している。基板７０１よりも外側に、偏光板７５５と、光源７５７が設けられ、基板７０５よりも外側に、偏光板７５６が設けられている。光源７５７は、バックライトとして機能する。
　基板７０５の、基板７０１側の面には、遮光層７３８及び着色層７３６が設けられている。また遮光層７３８及び着色層７３６を覆って、平坦化層として機能する絶縁層７３４が設けられている。絶縁層７３４の基板７０１側の面には、スペーサ７２７が設けられている。
　また、液晶７１２は、導電層７１１を覆う配向膜７２５と、絶縁層７３４を覆う配向膜７２６との間に位置している。なお、配向膜７２５及び配向膜７２６は、不要であれば設けなくてもよい。
　また、図３１には図示しないが、基板７０５よりも外側に、位相差フィルム、反射防止フィルムなどの光学部材（光学フィルム）、保護フィルム、防汚フィルム等を適宜設けることができる。反射防止フィルムとしては、ＡＧ（Ａｎｔｉ　Ｇｌａｒｅ）フィルム、ＡＲ（Ａｎｔｉ　Ｒｅｆｌｅｃｔｉｏｎ）フィルムなどがある。
　液晶７１２には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
　また、液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。
　また、液晶７１２に高分子分散型液晶や、高分子ネットワーク型液晶などを用いた、散乱型の液晶を用いることもできる。このとき、着色層７３６を設けずに白黒表示を行う構成としてもよいし、着色層７３６を用いてカラー表示を行う構成としてもよい。
　また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色層７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められるなどの利点がある。
　図３１に示す表示装置７００ａは、画素電極として機能する導電層７１１や、共通電極として機能する導電層７１３の被形成面側に、平坦化層として機能する有機絶縁膜を設けない構成を有する。また、表示装置７００ａが有するトランジスタ７２１等として、作製工程を比較的短くできる、ボトムゲート型のトランジスタが適用されている。また配線７０４、接続端子７０３ａ等は、特別な工程を増やすことなく、トランジスタや液晶素子等の製造工程と共通の工程で作製することができる。このような構成とすることで、製造コストを低減でき、且つ、製造歩留りを高めることができ、信頼性の高い表示装置を安価で提供することが可能となる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
　本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図３２Ａ乃至図３２Ｃを用いて説明を行う。
　図３２Ａに示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
　画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
　画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数の画素回路５０１を有する。各画素回路５０１は、それぞれ表示素子を駆動する回路を有する。
　駆動回路部５０４は、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
　端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
　保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図３２Ａに示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線であるゲート線ＧＬ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線に接続される。なお図３２Ａでは、保護回路５０６と画素回路５０１とを区別するため、保護回路５０６にハッチングを付している。
　また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体または多結晶半導体で形成された駆動回路基板）をＣＯＧやＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）によって基板に実装する構成としてもよい。
　図３２Ｂ及び図３２Ｃに、画素回路５０１に適用することのできる画素回路の構成の一例を示す。
　図３２Ｂに示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。
　液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
　また、図３２Ｃに示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、及び電位供給線ＶＬ＿ｂ等が接続されている。
　なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
　以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態１で例示した金属酸化物膜を有するトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
［回路構成］
　図３３Ａに、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
　トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、他方が容量Ｃ１の他方の電極、及び回路４０１と、それぞれ接続する。
　回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機ＥＬ素子やＬＥＤ素子などの発光素子、液晶素子、またはＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子等を適用することができる。
　トランジスタＭ１と容量Ｃ１とを接続するノードをノードＮ１、トランジスタＭ２と回路４０１とを接続するノードをノードＮ２とする。
　画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持することができる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
　ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、実施の形態１で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードＮ１及びノードＮ２の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
［駆動方法例］
　続いて、図３３Ｂを用いて、画素回路４００の動作方法の一例を説明する。図３３Ｂは、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
　図３３Ｂに示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
〔期間Ｔ１〕
　期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
　ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して配線Ｓ２から第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
〔期間Ｔ２〕
　続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティング状態としてもよい。
　ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図３３Ｂでは電位ｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、第２データ電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
　ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
　このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、画素回路４００内で階調の補正を行うことが可能となる。
　また画素回路４００は、配線Ｓ１及び配線Ｓ２に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
［適用例］
〔液晶素子を用いた例〕
　図３３Ｃに示す画素回路４００ＬＣは、回路４０１ＬＣを有する。回路４０１ＬＣは、液晶素子ＬＣと、容量Ｃ２とを有する。
　液晶素子ＬＣは、一方の電極がノードＮ２及び容量Ｃ２の一方の電極と、他方の電極が電位Ｖｃｏｍ２が与えられる配線と接続する。容量Ｃ２は、他方の電極が電位Ｖｃｏｍ１が与えられる配線と接続する。
　容量Ｃ２は保持容量として機能する。なお、容量Ｃ２は不要であれば省略することができる。
　画素回路４００ＬＣは、液晶素子ＬＣに高い電圧を供給することができるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、使用温度や液晶素子ＬＣの劣化状態等に応じて階調を補正することもできる。
〔発光素子を用いた例〕
　図３３Ｄに示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
　トランジスタＭ３は、ゲートがノードＮ２及び容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＨが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＬが与えられる配線と接続する。
　トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略することができる。
　なお、ここでは発光素子ＥＬのアノード側がトランジスタＭ３と接続する構成を示しているが、カソード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更することができる。
　画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現することができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発光素子ＥＬの電気特性のばらつきの補正を行うこともできる。
　なお、図３３Ｃ、図３３Ｄで例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
　本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
　図３４Ａに示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
　例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
　上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
　表示装置６００６はタッチパネルとしての機能を有していてもよい。
　フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
　プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する
　図３４Ｂは、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
　表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
　表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
　発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
　発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
　発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
　光６０１８を透過する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
　本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
　図３５Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　表示部６５０２は、切欠き部を有し、当該切欠き部に係合するように、カメラ６５０７及び光源６５０８が設けられている。このような構成とすることで、筐体６５０１に対する表示部６５０２の占有面積を大きくできる。
　また、図３５Ｂには、表示部６５０２が開口を有し、開口の内部に、カメラ６５０７と、カメラ６５０７を囲う、環状の光源６５０９が配置されている例を示している。また、表示部６５０２の切欠き部と係合するように、スピーカ６５０５が設けられている。また、表示部６５０２を、被写体を照明する光源として用いてもよい。このような構成とすることで、筐体６５０１に対する表示部６５０２の占有面積をより大きくできる。
　図３５Ｃは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリー６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
　また、表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には本発明の一態様のフレキシブルディスプレイパネルを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
　本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
　以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
　本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
　電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様が適用された電子機器は、家屋やビルの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
　図３６Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
　カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
　なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
　カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
　筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
　ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
　筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
　ボタン８１０３は、電源ボタン等としての機能を有する。
　カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
　図３６Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
　ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
　ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球やまぶたの動きの情報を入力手段として用いることができる。
　また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能や、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能を有していてもよい。
　表示部８２０４に、本発明の一態様の表示装置を適用することができる。
　図３６Ｃ、図３６Ｄ、図３６Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
　使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
　なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図３６Ｅのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
　図３７Ａ乃至図３７Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図３７Ａ乃至図３７Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画や動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
　図３７Ａ乃至図３７Ｇに示す電子機器の詳細について、以下説明を行う。
　図３７Ａは、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
　図３７Ｂは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。図３７Ｂでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールやＳＮＳなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
　図３７Ｃは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
　図３７Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチとして用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うことや、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
　図３７Ｅ、図３７Ｆ、図３７Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３７Ｅは携帯情報端末９２０１を展開した状態、図３７Ｇは折り畳んだ状態、図３７Ｆは図３７Ｅと図３７Ｇの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　図３８Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　図３８Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチパネルを適用し、これに触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、操作ボタンの他に表示部を有していてもよい。
　なお、テレビジョン装置７１００は、テレビ放送の受信機や、ネットワーク接続のための通信装置を有していてもよい。
　図３８Ｂに、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
　図３８Ｃ、図３８Ｄに、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
　図３８Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　また、図３８Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
　表示部７５００が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
　表示部７５００にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報や交通情報、商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
　また、図３８Ｃ、図３８Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を情報端末機７３１１の画面に表示させることや、情報端末機７３１１を操作することで、表示部７５００の表示を切り替えることができる。
　また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
　図３８Ａ乃至図３８Ｄにおける表示部７５００に、本発明の一態様の表示装置を適用することができる。
　本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用することができる。
　本実施例では、本発明の一態様の金属酸化物膜を適用したトランジスタを作製し、その電気特性を評価した結果について説明する。
［試料の作製］
　作製したトランジスタの構成は、実施の形態２の構成例２−３及び図２７Ａで例示したトランジスタ３５０Ｂを援用できる。
　まず、ガラス基板上に厚さ約１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極を得た。続いて、第１のゲート絶縁層として、窒化シリコン膜と酸化窒化シリコン膜とを積層した、厚さ約３００ｎｍの積層膜を、プラズマＣＶＤ法により形成した。
　続いて、第１のゲート絶縁層上に、厚さ約３０ｎｍの金属酸化物膜を成膜し、これを加工して半導体層を得た。金属酸化物膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］である金属酸化物ターゲットを用いたスパッタリング法により形成した。成膜ガスとしては、アルゴンガスと酸素ガスの混合ガスを用いた。ここで、金属酸化物膜の成膜条件を異ならせた４つの試料（Ｓａｍｐｌｅ　Ｂ１乃至Ｓａｍｐｌｅ　Ｂ４）を作製した。
　Ｓａｍｐｌｅ　Ｂ１の金属酸化物膜は、成膜ガスの総流量に対する酸素ガスの流量の割合（酸素流量比）を１０％とした条件で成膜した。また成膜は、基板を加熱することなく行った。
　Ｓａｍｐｌｅ　Ｂ２の金属酸化物膜は、酸素流量比を３０％とした条件で成膜した。また成膜は、基板を加熱することなく行った。
　Ｓａｍｐｌｅ　Ｂ３の金属酸化物膜は、酸素流量比を４０％とした条件で成膜した。また成膜は、基板を加熱することなく行った。
　Ｓａｍｐｌｅ　Ｂ４の金属酸化物膜は、酸素流量比を５０％とした条件で成膜した。また成膜は、基板を加熱することなく行った。
　Ｓａｍｐｌｅ　Ｂ１乃至Ｓａｍｐｌｅ　Ｂ４の金属酸化物膜は、それぞれ上記実施の形態１で示したｓａｍｐｌｅ　Ａ１乃至ｓａｍｐｌｅ　Ａ４の金属酸化物膜と同じ条件で形成したものである。
　半導体層の形成後、窒素ガス雰囲気下にて３５０℃、１時間の加熱処理を行った後、窒素ガスと酸素ガスの混合雰囲気下にて３５０℃、１時間の加熱処理を行った。
　続いて、第２のゲート絶縁層として、厚さ約１５０ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により成膜した。
　続いて、第２のゲート絶縁層上に、スパッタリング法により厚さ約２０ｎｍの金属酸化物膜を成膜した。金属酸化物膜の成膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］である金属酸化物ターゲットを用い、酸素を含む雰囲気下で行った。その後、窒素を含む雰囲気下で３５０℃、１時間の加熱処理を行った。
　続いて、金属酸化物膜上に厚さ約１００ｎｍのモリブデン膜をスパッタリング法により成膜した。その後、モリブデン膜と金属酸化物膜の一部をエッチングにより除去し、第２のゲート電極と、金属酸化物層を得た。
　続いて、第２のゲート電極をマスクとして、不純物元素としてホウ素の添加処理を行った。不純物の添加は、プラズマイオンドーピング装置を用いた。ホウ素を供給するためのガスにはＢ２Ｈ６ガスを用いた。
　続いて、トランジスタを覆う保護絶縁層として、厚さ約３００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により成膜した。その後、保護絶縁層及び第２のゲート絶縁層の一部をエッチングにより開口し、モリブデン膜をスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル膜を形成し、窒素雰囲気下にて２５０℃、１時間の加熱処理を行った。
　以上の工程により、それぞれガラス基板上に形成されたトランジスタを有する、Ｓａｍｐｌｅ　Ｂ１乃至Ｓａｍｐｌｅ　Ｂ４を得た。
［トランジスタのＩｄ−Ｖｇ特性］
　続いて、上記で作製したトランジスタのＩｄ−Ｖｇ特性を測定した。
　トランジスタのＩｄ−Ｖｇ特性の測定条件としては、ゲート電極（第１のゲート電極及び第２のゲート電極）に印加する電圧（ゲート電圧（Ｖｇ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖ刻みで印加した。また、ソース電極に印加する電圧（ソース電圧（Ｖｓ）ともいう）を０Ｖとし、ドレイン電極に印加する電圧（ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び１０Ｖとした。
　また、測定したトランジスタは、設計値がチャネル長２μｍ、チャネル幅３μｍのトランジスタとした。
　図３９Ａ乃至図３９Ｄに、Ｓａｍｐｌｅ　Ｂ１乃至Ｓａｍｐｌｅ　Ｂ４のＩｄ−Ｖｇ特性を示している。各図において、横軸はゲート電圧（Ｖｇ）、縦軸はドレイン電流（Ｉｄ）を示している。また各図には、ドレイン電圧（Ｖｄ）が１０ＶのときのＩｄ−Ｖｇ特性から算出した電界効果移動度（μＦＥ）を破線で示している。
　図３９Ａ乃至図３９Ｄに示すように、いずれの試料についても良好な電気特性が得られることが確認できた。このことから、本発明の一態様の金属酸化物膜を用いたトランジスタは、金属酸化物膜の成膜条件（特に酸素流量比）にばらつきが生じたとしても、電気特性への影響は軽微であることが示唆され、量産性に優れることが確認できた。
［信頼性の評価］
　続いて、上記Ｓａｍｐｌｅ　Ｂ１乃至Ｓａｍｐｌｅ　Ｂ４について、信頼性の評価を行った。信頼性の評価として、ゲートバイアスストレス試験（ＧＢＴ試験）を行った。ＧＢＴ試験は、トランジスタが形成されている基板を６０℃に保持し、トランジスタのソースとドレインに０Ｖ、ゲートには２０Ｖまたは−２０Ｖの電圧を印加し、この状態を一時間保持した。ここでは特に、ＰＢＴＳ試験及びＮＢＴＩＳ試験の結果について示す。なお、ＮＢＴＩＳにおける光の照射は、約３４００ｌｘの白色ＬＥＤ光を用いた。また、ここで測定したトランジスタは、設計値がチャネル長２μｍ、チャネル幅３μｍのトランジスタとした。
　図４０に、Ｓａｍｐｌｅ　Ｂ１乃至Ｓａｍｐｌｅ　Ｂ４における、ＰＢＴＳ試験及びＮＢＴＩＳ試験前後での、しきい値電圧の変動量（ΔＶｔｈ）を示す。また一例として、図４１Ａ乃至図４１Ｄには、Ｓａｍｐｌｅ　Ｂ１及びＳａｍｐｌｅ　Ｂ４における、ＧＢＴ試験前後でのＩｄ−Ｖｇ特性の推移を示している。図４１ＡはＳａｍｐｌｅ　Ｂ１のＰＢＴＳ試験、図４１ＢはＳａｍｐｌｅ　Ｂ４のＰＢＴＳ試験、図４１ＣはＳａｍｐｌｅ　Ｂ１のＮＢＴＩＳ試験、図４１ＤはＳａｍｐｌｅ　Ｂ４のＮＢＴＩＳ試験の結果について、それぞれ示している。
　図４０、及び図４１Ａ乃至図４１Ｄに示すように、いずれの試料についても、しきい値電圧の変動が小さく、信頼性の高いトランジスタであることが確認できた。
　以上の結果から、本発明の一態様の金属酸化物膜を適用したトランジスタは、短いチャネル長であっても良好なトランジスタ特性を示し、また、信頼性の高いトランジスタであることが確認できた。
　本実施例では、本発明の一態様の金属酸化物膜の組成について調査した結果について説明する。
［試料の作製］
　本実施例で用いた試料は、ガラス基板上にスパッタリング法により金属酸化物膜を成膜したものである。金属酸化物膜の成膜は、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］である金属酸化物ターゲットを用いた。成膜ガスとしては、アルゴンガスと酸素ガスの混合ガスを用いた。また、金属酸化物膜の成膜は、基板を加熱することなく行った。ここで、金属酸化物膜の成膜条件を異ならせた３つの試料（Ｓａｍｐｌｅ　Ｃ１乃至Ｓａｍｐｌｅ　Ｃ３）を作製した。
　Ｓａｍｐｌｅ　Ｃ１の金属酸化物膜は、成膜ガスの総流量に対する酸素ガスの流量の割合（酸素流量比）を１０％とした条件で成膜した。Ｓａｍｐｌｅ　Ｃ２の金属酸化物膜は、酸素流量比を３０％とした条件で成膜した。Ｓａｍｐｌｅ　Ｃ３の金属酸化物膜は、酸素流量比を５０％とした条件で成膜した。
［ＨＡＡＤＦ−ＳＴＥＭ観察及びＥＤＸ分析］
　作製した３つの試料について、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ　Ａｎｎｕｌａｒ　Ｄａｒｋ　Ｆｉｅｌｄ　Ｓｃａｎｎｉｎｇ　Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）による観察と、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）による組成分析を行った。
　図４２に、各試料におけるＨＡＡＤＦ−ＳＴＥＭ像と、Ｉｎ、Ｇａ、及びＺｎに対するＥＤＸマッピング像をそれぞれ示す。各試料において、ＨＡＡＤＦ−ＳＴＥＭ像と、ＥＤＸマッピング像とは、同一の領域を観察した結果である。
　ＨＡＡＤＦ−ＳＴＥＭ像においては、原子番号の２乗に比例したコントラストが得られるため、明るい領域ほど重い原子が存在していることを示唆することになる。また、ＥＤＸマッピング像では、明るい色の領域は、該当する元素が多く存在する領域に対応し、暗い色の領域は、該当する元素が少ない領域に対応する。
　図４２のＥＤＸマッピング像に示すように、Ｓａｍｐｌｅ　Ｃ１、Ｓａｍｐｌｅ　Ｃ２、及びＳａｍｐｌｅ　Ｃ３のいずれについても、濃淡が確認された。このことから、Ｉｎ、Ｇａ、及びＺｎが、数ナノメートルの範囲で、均一に存在していないことが確認できた。
［組成の定量分析］
　続いて、各試料について、上記ＩｎのＥＤＸマッピング像における明るい領域（Ｉｎ−ｒｉｃｈ領域）、及び、暗い領域（Ｉｎ−ｐｏｏｒ領域）、ならびにＧａのＥＤＸマッピング像における明るい領域（Ｇａ−ｒｉｃｈ領域）、及び、暗い領域（Ｇａ−ｐｏｏｒ領域）のそれぞれについて、Ｉｎ、Ｇａ、及びＺｎについて定量分析を行った。定量分析は、各５ポイントについて行った。
　図４３Ａ乃至図４３Ｄに、Ｓａｍｐｌｅ　Ｃ１の定量分析の結果を示す。図４３ＡはＩｎ−ｒｉｃｈ領域、図４３ＢはＩｎ−ｐｏｏｒ領域、図４３ＣはＧａ−ｒｉｃｈ領域、図４３Ｄは、Ｇａ−ｐｏｏｒ領域についての分析結果を、それぞれ示す。各図において、横軸はＩｎ、Ｇａ、及びＺｎの組成の和を１００％としたときの各元素の割合であり、５つの測定ポイントについて棒グラフで示している。
　図４３Ｂ及び図４３Ｃに着目すると、ＧａがＩｎよりも多く検出されており、また、ターゲットの組成（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１）と比較しても、Ｇａの割合が多い領域が存在することが分かる。なお、図４３ＢのＩｎ−ｐｏｏｒ領域でＩｎが検出されていることは、測定サンプルの厚さが約３０ｎｍであり、奥行き方向に存在するＩｎが検出されている結果であると考えられる。
　また、図４３Ａ及び図４３Ｄに着目すると、Ｇａの組成が極めて小さい、またはＧａが検出されない箇所も見られた。Ｇａが検出されない領域には、酸化インジウムまたは、インジウム亜鉛酸化物のような状態が存在していると推察される。
　以上の結果からも、実際に成膜された金属酸化物膜は、ターゲットの組成を反映した均一な膜ではなく、異なる組成の領域が分布した膜であることが確認できた。
　なお、ここではＳａｍｐｌｅ　Ｃ１の結果のみを示したが、Ｓａｍｐｌｅ　Ｃ２、Ｓａｍｐｌｅ　Ｃ３についても、同様の傾向がみられた。
［ヒストグラムによる解析］
　続いて、図４２に示す各ＥＤＸマッピング像全体について定量分析を行い、得られたＩｎ、Ｇａ、及びＺｎそれぞれの組成について、ヒストグラムを用いた解析を行った。
　図４４Ａ、図４４Ｂ、及び図４４Ｃに、それぞれＳａｍｐｌｅ　Ｃ１、Ｓａｍｐｌｅ　Ｃ２、Ｓａｍｐｌｅ　Ｃ３における、ヒストグラムを示す。各図において、横軸は組成を示し、縦軸は頻度を示している。また、各要素を見やすくするため、各図には、ピークの頂点近傍に、元素名を明示している。
　図４４Ａ乃至図４４Ｃに示すように、いずれの試料においても組成の分布には大きな差は認められないことが確認できた。また、いずれの試料においても、Ｇａが検出されない領域（Ｇａの組成が０である領域）が存在することも確認できた。以上のことから、酸素流量比を異ならせることで形成した、結晶性の異なる複数の金属酸化物膜において、組成の分布に大きな違いは見られないことが確認できた。
　以上の結果から、本発明の一態様の金属酸化物膜は、均一な膜ではなく、金属酸化物膜を構成する金属元素が不均一に分布した膜であり、コンポジットのように観測されることが確認できた。
１０：基板、１１：金属酸化物膜、１２ａ、１２ｂ：領域、２０：ダイレクトスポット、２０ａ、２０ｂ、２０ｃ、２０ｄ：電子線回折パターン、２１：第１のスポット、２２：第２のスポット、３０、３０ａ、３０ｂ、３０ｃ、３０ｒ：ヒストグラム、３１：第１の領域、３２：第２の領域、４１、４２：ピーク、３００、３００Ａ：トランジスタ、３０２：基板、３０４：導電層、３０６：絶縁層、３０８：半導体層、３１２ａ、３１２ｂ、３１３ａ、３１３ｂ：導電層、３１４、３１６：絶縁層、３２０：導電層、３４２：開口部、３５０、３５０Ａ、３５０Ｂ、３５０Ｃ：トランジスタ、３５２：基板、３５３、３５３ａ、３５３ｂ：絶縁層、３５６：導電層、３５８：半導体層、３５８ｎ：低抵抗領域、３６０：絶縁層、３６２：導電層、３６４：金属酸化物層、３６６、３６８：絶縁層、３７０ａ、３７０ｂ：導電層、３９１ａ、３９１ｂ、３９２：開口部

Claims (6)

  1. 　インジウム、Ｍ（Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、及び亜鉛を含む金属酸化物膜であって、
    　前記金属酸化物膜の膜面に垂直な方向から電子線を照射する電子線回折で決定される面間隔ｄの分布が、第１のピークと、第２のピークとを有し、
    　前記第１のピークの頂点が、０．２５ｎｍ以上０．３０ｎｍ以下に位置し、
    　前記第２のピークの頂点が、０．１５ｎｍ以上０．２０ｎｍ以下に位置し、
    　前記面間隔ｄの分布は、前記金属酸化物膜の複数の領域における複数の電子線回折パターンから得られるものであり、
    　前記電子線回折は、ビーム径が０．３ｎｍ以上１０ｎｍ以下である電子線を用いて行われる、
    　金属酸化物膜。
  2. 　請求項１において、
    　前記第１のピークの頂点の高さが、前記第２のピークの頂点の高さよりも高い、
    　金属酸化物膜。
  3. 　請求項１において、
    　前記第１のピークの頂点の高さが、前記第２のピークの頂点の高さよりも低い、
    　金属酸化物膜。
  4. 　半導体層と、ゲート電極と、ゲート絶縁層と、を有し、
    　前記半導体層は、請求項１乃至請求項３のいずれか一に記載の金属酸化物膜を含む、
    　半導体装置。
  5. 　金属酸化物膜の複数の領域に対して、前記金属酸化物膜の膜面に垂直な方向から、ビーム径が０．３ｎｍ以上１０ｎｍ以下である電子線を照射して、複数の電子線回折パターンを取得し、
    　複数の前記電子線回折パターンで観測される複数のスポットに対して、面間隔ｄを算出し、
    　前記面間隔ｄの度数分布の形状から、前記金属酸化物膜の結晶性を評価する、
    　金属酸化物膜の評価方法。
  6. 　金属酸化物膜の複数の領域に対して、前記金属酸化物膜の膜面に垂直な方向から、ビーム径が０．３ｎｍ以上１０ｎｍ以下である電子線を照射して、複数の電子線回折パターンを取得し、
    　複数の前記電子線回折パターンで観測される複数のスポットに対して、基準線からの角度θを算出し、
    　前記角度θの分布の形状から、前記金属酸化物膜の結晶性を評価する、
    　金属酸化物膜の評価方法。
PCT/IB2020/050999 2019-02-22 2020-02-10 金属酸化物膜、半導体装置、及び金属酸化物膜の評価方法 Ceased WO2020170065A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020217028896A KR20210130172A (ko) 2019-02-22 2020-02-10 금속 산화물막, 반도체 장치, 및 금속 산화물막의 평가 방법
JP2021501126A JP7531478B2 (ja) 2019-02-22 2020-02-10 金属酸化物膜の評価方法
CN202080014352.6A CN113423857A (zh) 2019-02-22 2020-02-10 金属氧化物膜、半导体装置及金属氧化物膜的评价方法
US17/431,275 US20220127713A1 (en) 2019-02-22 2020-02-10 Metal oxide film, semiconductor device, and method for evaluating metal oxide film
US18/668,768 US20240321577A1 (en) 2019-02-22 2024-05-20 Metal oxide film, semiconductor device, and method for evaluating metal oxide film
JP2024123143A JP2024149553A (ja) 2019-02-22 2024-07-30 金属酸化物膜

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2019030643 2019-02-22
JP2019-030643 2019-02-22
JP2019-042866 2019-03-08
JP2019042866 2019-03-08
JP2019076585 2019-04-12
JP2019-076585 2019-04-12

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/431,275 A-371-Of-International US20220127713A1 (en) 2019-02-22 2020-02-10 Metal oxide film, semiconductor device, and method for evaluating metal oxide film
US18/668,768 Division US20240321577A1 (en) 2019-02-22 2024-05-20 Metal oxide film, semiconductor device, and method for evaluating metal oxide film

Publications (1)

Publication Number Publication Date
WO2020170065A1 true WO2020170065A1 (ja) 2020-08-27

Family

ID=72144853

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/050999 Ceased WO2020170065A1 (ja) 2019-02-22 2020-02-10 金属酸化物膜、半導体装置、及び金属酸化物膜の評価方法

Country Status (6)

Country Link
US (2) US20220127713A1 (ja)
JP (2) JP7531478B2 (ja)
KR (1) KR20210130172A (ja)
CN (1) CN113423857A (ja)
TW (2) TWI906872B (ja)
WO (1) WO2020170065A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
KR20240051496A (ko) 2022-10-13 2024-04-22 한국전기연구원 비파괴분석법을 이용한 와이드밴드갭 소재의 결함 평가방법
US20250201633A1 (en) * 2023-12-13 2025-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal characterization method and manufacturing of semiconductor package
WO2025184557A1 (en) * 2024-03-01 2025-09-04 Gatan Inc. Devices and systems for experimental forward model indexing of electron backscatter diffraction patterns

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183718A (ja) * 2016-03-25 2017-10-05 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP2018006728A (ja) * 2015-12-29 2018-01-11 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI643969B (zh) * 2013-12-27 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. 氧化物半導體的製造方法
KR102526654B1 (ko) * 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006728A (ja) * 2015-12-29 2018-01-11 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置
JP2017183718A (ja) * 2016-03-25 2017-10-05 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器

Also Published As

Publication number Publication date
TW202508972A (zh) 2025-03-01
TWI906872B (zh) 2025-12-01
KR20210130172A (ko) 2021-10-29
CN113423857A (zh) 2021-09-21
US20240321577A1 (en) 2024-09-26
JP2024149553A (ja) 2024-10-18
US20220127713A1 (en) 2022-04-28
TWI844622B (zh) 2024-06-11
JP7531478B2 (ja) 2024-08-09
TW202104086A (zh) 2021-02-01
JPWO2020170065A1 (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
JP7682962B2 (ja) 半導体装置の作製方法
JP7612791B2 (ja) 半導体装置の作製方法
JP7077294B2 (ja) 複合酸化物半導体、半導体装置及び表示装置
JP7813338B2 (ja) 半導体装置
JP2022016470A (ja) トランジスタ
JP7531478B2 (ja) 金属酸化物膜の評価方法
JP2025181971A (ja) 半導体装置
JP2021166313A (ja) トランジスタ
WO2020089726A1 (ja) 半導体装置
JP2025028909A (ja) 半導体装置
JP7672968B2 (ja) トランジスタ
WO2019175708A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2020074993A1 (ja) 半導体装置
JPWO2020012276A1 (ja) 半導体装置
WO2019186315A1 (ja) 半導体装置、および半導体装置の作製方法
WO2022106943A1 (ja) 半導体装置、表示装置、表示モジュール、及び電子機器
JP7275112B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20759721

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021501126

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217028896

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20759721

Country of ref document: EP

Kind code of ref document: A1

WWR Wipo information: refused in national office

Ref document number: 1020217028896

Country of ref document: KR