WO2020147060A1 - 像素驱动电路和显示面板 - Google Patents

像素驱动电路和显示面板 Download PDF

Info

Publication number
WO2020147060A1
WO2020147060A1 PCT/CN2019/072126 CN2019072126W WO2020147060A1 WO 2020147060 A1 WO2020147060 A1 WO 2020147060A1 CN 2019072126 W CN2019072126 W CN 2019072126W WO 2020147060 A1 WO2020147060 A1 WO 2020147060A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
signal
switching element
driving
pull
Prior art date
Application number
PCT/CN2019/072126
Other languages
English (en)
French (fr)
Inventor
陈丹
金志河
Original Assignee
深圳市柔宇科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市柔宇科技有限公司 filed Critical 深圳市柔宇科技有限公司
Priority to PCT/CN2019/072126 priority Critical patent/WO2020147060A1/zh
Priority to CN201980073532.9A priority patent/CN113261043A/zh
Publication of WO2020147060A1 publication Critical patent/WO2020147060A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Definitions

  • the present invention relates to the field of display technology, in particular to a pixel drive circuit and a display panel.
  • flat panel displays represented by liquid crystal displays and organic light-emitting diode displays have the characteristics of lightness and thinness, low energy consumption, fast response speed, good color purity, and high contrast, and occupy a leading position in the display field. .
  • the existing EOA circuit does not consider the power consumption factor in the design process, resulting in high overall power consumption of the driving circuit.
  • the present invention aims to solve at least one of the technical problems existing in the prior art. For this reason, the present invention needs to provide a pixel driving circuit and a driving panel.
  • the pixel drive circuit includes:
  • the first output control module is configured to generate a first switch signal according to the input first input signal
  • the first output module is configured to output a first driving signal according to the first switch signal
  • the second output control module is configured to generate a second switch signal according to the input second input signal
  • the third output control module is configured to generate a third switch signal according to the input third input signal
  • a second output module configured to output a second drive signal according to the second switch signal or the third switch signal
  • the first output module and the second output module selectively output the first driving signal or the second driving signal to a pixel circuit connected to the pixel driving circuit to drive the pixel circuit, the
  • the first driving signal is a high potential signal
  • the second driving signal is a low potential signal
  • the second output module outputs the second driving signal, and the first stage corresponds to the reset stage of the pixel circuit in each frame of image display driving.
  • the display panel of the embodiment of the present invention includes the pixel driving circuit as described above.
  • an output low-potential control module is added, and there are two low-potential signal stages in the process of driving and displaying each frame of image according to the corresponding timing control.
  • the corresponding pixel circuit A low-level signal is input during the reset phase of the drive, which reduces the power consumption of the circuit.
  • FIG. 1 is a schematic diagram of a display panel according to an embodiment of the present invention.
  • FIG. 2 is a schematic circuit diagram of a pixel driving circuit according to an embodiment of the present invention.
  • FIG. 3 is a timing chart of the pixel driving circuit according to the embodiment of the present invention.
  • FIG. 4 is a schematic diagram of a pixel circuit according to an embodiment of the present invention.
  • connection in a broad sense.
  • it can be a fixed connection, a detachable connection, or an integral connection; it can be a mechanical connection, an electrical connection, or can communicate with each other; It is directly connected, or indirectly connected through an intermediate medium, which can be the internal communication between two elements or the interaction relationship between two elements.
  • a display panel 1000 includes a pixel driving circuit 100.
  • the pixel driving circuit 100 includes a first output control module 10, a first output module 20, a second output control module 30, a third output control module 40, and a second output module 50.
  • the first output control module 10 is a voltage pull-up control module for generating a first switching signal according to the input first input signal
  • the first output module 20 is a pull-up voltage output module for outputting the first switch signal according to the first switching signal.
  • Drive signal The second output control module 30 and the third output control module 40 are voltage pull-down control modules for generating a second switching signal according to the input second input signal, and generating a third switching signal according to the input third input signal
  • the second output module 50 is a pull-down voltage output module for outputting the second driving signal according to the second switching signal or the third switching signal.
  • the first output module 20 and the second output module 50 alternatively output the first drive signal or the second drive signal to the pixel circuit connected to the pixel drive circuit 100 to drive the pixel circuit, and the first drive signal is a high potential signal, The second driving signal is a low potential signal.
  • the voltage pull-up control module and the voltage pull-down control module respectively control the pull-up voltage output module and the pull-down voltage output module in different time periods, so that the pixel driving circuit is at least in one of the time periods of a driving cycle Output low potential voltage.
  • the output of the pixel driving circuit 100 in the first stage corresponds to the input of the pixel circuit in the reset stage of each frame of display driving.
  • the second output module 50 outputs the second driving signal, that is, the low-potential signal.
  • the pixel driving circuit 100 and the display panel 1000 of the embodiment of the present invention include two low-potential signal output control modules, namely, the second output control module 30 and the third output control module 40, which drive the display in each frame of image according to the corresponding timing control.
  • There are two low-potential signal phases in the process where a low-potential signal is input to the first phase of the reset phase corresponding to the pixel circuit driving, which reduces the power consumption of the circuit.
  • the first output control module 10 includes a first input signal line ECLKn and a first switch element M1.
  • the first end of the first switching element M1 is connected to the first input signal line ECLKn.
  • the first input signal line ECLKn generates a first switching signal according to the first input signal input by the driving chip of the display panel 1000, and the first switching element M1 is turned on when receiving the first switching signal.
  • the first output module 20 includes a second switching element M2 and a signal output line EN, the first end of the second switching element M2 is connected to the second end of the first switching element M1, and the second switching element M2 The second end of the second switching element M2 is connected to the signal output line EN, and the third end of the second switching element M2 is connected to the high-potential power supply terminal EVGH to receive the high-potential voltage.
  • the first switching element M1 is turned on
  • the first end of the second switching element M2 At a high potential
  • the second switch element M2 is turned on, and the signal output line EN outputs the first driving signal, that is, a high potential signal.
  • the signal output line EN is also the EOA scanning control line of the pixel circuit, and the signal output line is used to output a high-level signal or a low-level signal to the pixel circuit to drive the pixel circuit in different stages.
  • the third terminal of the second switching element M2 is connected to the high-potential power supply terminal EVGH, and the first output control module 10 is an output control module for a high-potential signal, which controls the second switching element M2 by opening and closing the first switching element M1. Opening and closing.
  • the first output module 20 further includes a third switching element M3.
  • the third end of the third switch element M3 is connected to the first end of the second switch element M2, the first end of the third switch element M3 is connected to the signal output line EN, and the second end of the third switch element M3 is connected to the high-potential power supply End EVGH.
  • the signal output line EN outputs the first driving signal
  • the third switching element M3 is turned on.
  • the process of increasing the voltage of EN is the process of increasing the voltage of the first terminal of the third switching element M3.
  • the third switching element M3 is turned on. After the third element M3 is turned on,
  • the high-potential power terminal EVGH connected to the second terminal of the third switch element M3 provides a voltage to the first terminal of the second switch M2, so as to ensure that the turn-on voltage of the second switch element M2 keeps M2 in the open state, and the second switch element M2
  • the high-potential power supply terminal EVGH connected to the third terminal of the M2 continuously supplies power to M2 to ensure the high-potential output of EN.
  • the second output control module 30 includes a fourth switch element M4 and a second input signal line Gn-2, the second input signal line Gn-2 is connected to the first end of the fourth switch element M4, The second input signal line Gn-2 generates a second switching signal according to the second input signal input by the GOA circuit connected to the pixel driving circuit 100, and the fourth switching element M4 is turned on when receiving the second switching signal.
  • the second output module 50 includes a sixth switching element M6, the first end of the sixth switching element M6 is connected to the third end of the fourth switching element M4, and the third end of the sixth switching element M6 is connected to The output signal line EN is connected, and the second end of the sixth switching element M6 is connected to the low-potential power supply terminal EVGL.
  • the fourth switching element M4 is turned on, the sixth switching element M6 is turned on, and the signal output line EN outputs the second driving signal, that is It is a low potential signal.
  • the second end of the fourth switching element M4 is connected to the high-potential power supply terminal EVGH, and the second output control module 30 is an output control module for low-potential signals, and the sixth switching element is controlled by opening and closing the fourth switching element M4. Opening and closing of M6.
  • the third output control module 40 includes a fifth switch element M5, a third input signal line Gn, and a fourth input signal line ECLKBn.
  • the first end of the fifth switch element M5 is connected to the third input signal line Gn
  • the third end of the fifth switch element M5 is connected to the fourth input signal line ECLKBn
  • the third input signal is connected to the pixel by the third input signal line Gn.
  • the signal input by the GOA circuit connected to the driving circuit 100 and the fourth input signal line ECLKBn are jointly generated according to the signal input by the driving chip of the display panel 1000, and the fifth switching element M5 is turned on when receiving the third switching signal.
  • the first end of the sixth switching element M6 is also connected to the second end of the fifth switching element M5.
  • the sixth switching element M6 is turned on, and the signal output line EN outputs The second drive signal.
  • the third output control module 40 is a low-potential signal output control module, which controls the opening and closing of the sixth switching element M6 through the opening and closing of the fifth switching element M5.
  • the fifth switch element M5 is turned on.
  • the sixth switch element M6 is turned off, and the first input line ECLKn outputs a high potential.
  • the second switching element M2 is turned on, and the output signal line EN outputs a high-level signal. If the fourth input signal line ECLKBn outputs a high-level signal, at this time, the sixth switch element M6 is turned on, and the output signal line EN outputs a low-level signal.
  • the third output control module 40 further includes a seventh switch element M7 and a fifth input signal line Gn+2, and the first end of the seventh switch element M7 is connected to the fifth input signal line Gn+2, The third end of the seventh switching element M7 is connected to the first end of the sixth switching element M6.
  • the seventh switching element M7 is turned on, and the sixth switching element M6 is turned off.
  • the first input line ECLKn outputs a high-level signal
  • the second switch element M2 is turned on, and the output signal line EN outputs a high-level signal.
  • the third output control module 40 further includes an eighth switch element M8.
  • the first end of the eighth switch unit M8 is connected to the first end of the sixth switch element M6 and the second end of the fifth switch element M5.
  • the third end of the eighth switching element M8 is connected to the second end of the first switching element M1.
  • the eighth switching element M8 cooperates with other switching elements, such as the sixth switching element M6, to ensure that the pixel driving circuit 100 outputs a unique output signal. For example, when the fourth switching element M4 is turned on, the sixth switching element M6 and the eighth switching element M8 are turned on. At this time, the eighth switching element M8 keeps the gate of the second switching element M2 at a low potential, and the second switching element M2 is closed, and the signal output line EN outputs a low-level signal.
  • the voltage pull-down control module 30 and the voltage pull-down control module 40 both control the pull-down voltage output module 50 Output low potential voltage.
  • the voltage pull-down control module 30 and the voltage pull-down control module 40 include a plurality of different switching elements, and the plurality of switching elements respectively control the pull-down voltage output module 50 to output a low potential voltage in different time periods of a driving cycle.
  • the voltage pull-down control module controls the pull-down voltage output module to output a low potential voltage.
  • the first stage corresponds to the reset stage in the driving process of one frame of image.
  • the voltage pull-down control module includes a fourth switch element M4. One end of the pull-down voltage output module is connected to the low-potential power supply EVGL, the other end is connected to the output end EN of the pixel drive circuit 100, and the control end of the pull-down voltage output module is connected to the fourth switch element M4.
  • the four switching element M4 controls the pull-down voltage output module to turn on in the first stage to output a low potential voltage to the output terminal EN of the pixel driving circuit 100.
  • the output of the first stage of the pixel driving circuit 100 corresponds to the input of the reset stage EN of the pixel circuit in each frame of display driving.
  • the fourth switching element M4 is turned on
  • the sixth switching element M6 is turned on
  • the output signal Line EN outputs the second drive signal.
  • the second drive signal is a low level signal.
  • T3 is closed, Gn inputs a low level signal, T1 is off, Gn-2 inputs a high level signal, T4 is on, and the power supply voltage ELVDD is not between Vinitial A path will be formed and the power supply voltage ELVDD will not generate current, saving power consumption.
  • the voltage pull-up control module controls the pull-up voltage output module to output a high potential voltage.
  • the second stage is located between the first and third stages.
  • the second stage is in the driving process of one frame of image Corresponding to the compensation stage.
  • the voltage pull-down control module further includes a fifth switch element M5, and the fifth switch element M5 controls the pull-down voltage output module to turn off in the second stage.
  • the output of the pixel driving circuit 100 in the second stage corresponds to the input of the compensation stage EN of the pixel circuit in each frame of display driving.
  • the fifth switching element M5 is turned on, the sixth switching element M6 is turned off, and the first The switching element M1 is turned on, the second switching element M2 is turned on, and the output signal line EN outputs the first drive signal.
  • the first drive signal is a high potential signal, and T3 is turned on.
  • the voltage pull-down control module controls the pull-down voltage output module to output a low potential voltage.
  • the third stage corresponds to the data writing stage in the driving process of one frame of image.
  • the voltage pull-down control module further includes a fifth switch element M5.
  • the control end of the pull-down voltage output module is also connected to the fifth switch element M5.
  • the fifth switch element M5 controls the pull-down voltage output module to turn on in the third stage to output the low potential voltage to the pixel.
  • the output terminal EN of the driving circuit 100 Specifically, the output of the pixel driving circuit 100 in the third stage corresponds to the input of the gray data voltage writing stage EN of the pixel circuit in each frame of display driving.
  • the fifth switching element M5 is turned on, and the sixth switching element M6 is turned on, the output signal line EN outputs the second driving signal, that is, a low-level signal, T3 is turned off, Gn is input with a high-level signal, T1 is turned on, Gn-2 is a low-level signal, and T4 is turned off.
  • the voltage pull-up control module controls the pull-up voltage output module to output a high potential voltage.
  • the fourth stage is located after the third stage, and the fourth stage corresponds to the light-emitting stage in the driving process of one frame of image.
  • the voltage pull-down control module further includes a seventh switch element M7, the seventh switch element M7 is connected to the control terminal of the pull-down voltage output module, and the seventh switch element M7 controls the pull-down voltage output module to turn off in the fourth stage.
  • the output of the pixel driving circuit 100 in the fourth stage corresponds to the input of the pixel circuit in the light-emitting stage EN of each frame of display driving.
  • the seventh switching element M7 is turned on, the sixth switching element M6 is turned off, and the second The switch element M2 is turned on, the signal output line EN outputs the first driving signal, that is, a high-level signal, T3 is turned on, Gn is a low-level signal, T1 is turned off, Gn-2 is a low-level signal, and T4 is turned off.
  • the changes in the signal output of the pixel driving circuit 100 at different stages are controlled with the above timing sequence, so that the input signal of each stage of the pixel circuit driving is changed.
  • the output signal outputs a low-level signal in two stages. One of them is in the reset phase of the corresponding pixel circuit drive, EN inputs a low-level signal, and the power supply voltage ELVDD will not generate current, saving power consumption.
  • any process or method description in the flowchart or described in other ways herein can be understood as meaning that includes one or more executable instructions for implementing specific logical functions or steps of the process.
  • Modules, fragments, or parts of code, and the scope of preferred embodiments of the present invention includes additional implementations, which may not be in the order shown or discussed, including in a substantially simultaneous manner or in reverse order according to the functions involved , To perform functions, which should be understood by those skilled in the art to which the embodiments of the present invention belong.
  • a "computer-readable medium” may be any device that can contain, store, communicate, propagate, or transmit a program for use by or in connection with an instruction execution system, apparatus, or device.
  • computer-readable media include the following: electrical connections (electronic devices) with one or more wires, portable computer cartridges (magnetic devices), random access memory (RAM), Read only memory (ROM), erasable and editable read only memory (EPROM or flash memory), fiber optic devices, and portable compact disk read only memory (CDROM).
  • the computer-readable medium may even be paper or other suitable medium on which the program can be printed, because, for example, by optically scanning the paper or other medium, followed by editing, interpretation, or other appropriate if necessary Process to obtain the program electronically and then store it in computer memory.
  • each part of the present invention may be implemented by hardware, software, firmware, or a combination thereof.
  • multiple steps or methods can be implemented by software or firmware stored in a memory and executed by a suitable instruction execution system.
  • a logic gate circuit for implementing a logic function on a data signal
  • PGA programmable gate arrays
  • FPGA field programmable gate arrays
  • a person of ordinary skill in the art can understand that all or part of the steps carried by the implementation method described above can be completed by a program instructing relevant hardware.
  • the program can be stored in a computer-readable storage medium. When it includes one of the steps of the method embodiment or a combination thereof.
  • each embodiment of the present invention may be integrated into one processing module, or each unit may exist alone physically, or two or more units may be integrated into one module.
  • the above integrated modules can be implemented in the form of hardware or software function modules. If the integrated module is implemented in the form of a software function module and sold or used as an independent product, it may also be stored in a computer-readable storage medium.
  • the storage medium mentioned above may be a read-only memory, a magnetic disk, or an optical disk.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种像素驱动电路(100),包括：第一输出控制模块(10)，用于根据输入的第一输入信号生成第一开关信号；第一输出模块(20),用于根据第一开关信号输出第一驱动信号；第二输出控制模块(30)，用于根据输入的第二输入信号生成第二开关信号；第三输出控制模块(40)，用于根据输入的第三输入信号生成第三开关信号；第二输出模块(50)，用于根据第二开关信号或第三开关信号输出第二驱动信号；第一输出模块(10)和第二输出模块(20)择一的输出第一驱动信号或第二驱动信号至与像素驱动电路(100)连接的像素电路以驱动像素电路。

Description

像素驱动电路和显示面板 技术领域
本发明涉及显示技术领域，特别是一种像素驱动电路和显示面板。
背景技术
随着光学技术和半导体技术的发展，以液晶显示器和有机发光二极管显示器为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。
在目前面板驱动设计中，像素驱动电路中不同的扫描信号需要分别走线，因而需要GOA(Gate Driver on Array，阵列基板栅极驱动电路)和EOA(Emission circuit on Array,阵列基板发光电路)两种架构提供不同的扫描信号。
现有的EOA电路在设计过程当中没有考虑到功耗因素，导致驱动电路整体功耗较高。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明需要提供一种像素驱动电路和驱动面板。
本发明实施方式的像素驱动电路，所述像素驱动电路包括：
第一输出控制模块，用于根据输入的第一输入信号生成第一开关信号；
第一输出模块，用于根据所述第一开关信号输出第一驱动信号；
第二输出控制模块，用于根据输入的第二输入信号生成第二开关信号；
第三输出控制模块，用于根据输入的第三输入信号生成第三开关信号；
第二输出模块，用于根据所述第二开关信号或所述第三开关信号输出第二驱动信号；
所述第一输出模块和所述第二输出模块择一的输出所述第一驱动信号或 所述第二驱动信号至与所述像素驱动电路连接的像素电路以驱动所述像素电路，所述第一驱动信号为高电位信号，所述第二驱动信号为低电位信号；
在第一阶段，所述第二输出模块输出所述第二驱动信号，所述，所述第一阶段对应所述像素电路在每一帧图像显示驱动中的重置阶段。
本发明实施方式的显示面板，包括如上所述的像素驱动电路。
本发明实施方式的像素驱动电路和显示面板，增加一个输出低电位控制模块，根据相应的时序控制在每一帧图像驱动显示的过程中具有两个处于低电位信号的阶段，其中，对应像素电路驱动的重置阶段输入低电位信号，降低了电路的功耗。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述优点和附加的方面从结合下面附图对实施方式的描述中将变得明显和容易理解，其中：
图1是本发明实施方式的显示面板的模块示意图。
图2是本发明实施方式的像素驱动电路的电路示意图。
图3是本发明实施方式的像素驱动电路的时序图。
图4是本发明实施方式的像素电路的示意图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，“多个”的含义是两个或两个以上， 除非另有明确的限定。
在本发明的描述中，术语“连接”做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下文提供了多种不同的实施方式或例子用来说明本发明的不同结构。为了简化本发明的描述，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚之目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
请参阅图1，本发明实施方式的显示面板1000，包括像素驱动电路100。像素驱动电路100包括第一输出控制模块10、第一输出模块20、第二输出控制模块30、第三输出控制模块40和第二输出模块50。
第一输出控制模块10为电压上拉控制模块，用于根据输入的第一输入信号生成第一开关信号，第一输出模块20为上拉电压输出模块，用于根据第一开关信号输出第一驱动信号，第二输出控制模块30以及第三输出控制模块40为电压下拉控制模块，用于根据输入的第二输入信号生成第二开关信号，以及根据输入的第三输入信号生成第三开关信号，第二输出模块50为下拉电压输出模块，用于根据第二开关信号或第三开关信号输出第二驱动信号。
其中，第一输出模块20和第二输出模块50择一的输出第一驱动信号或第二驱动信号至与像素驱动电路100连接的像素电路以驱动像素电路，第一驱动信号为高电位信号，第二驱动信号为低电位信号。
在一个驱动周期内，电压上拉控制模块及电压下拉控制模块在不同的时间段内分别控制上拉电压输出模块及下拉电压输出模块，使得像素驱动电路至少在一个驱动周期的其中一个时间段内输出低电位电压。
具体地，像素驱动电路100在第一阶段的输出对应像素电路在每一帧显示驱动中的重置阶段的输入，在该阶段，第二输出模块50输出第二驱动信号，即低电位信号。
本发明实施方式的像素驱动电路100和显示面板1000，包括两个低电位信号输出控制模块即第二输出控制模块30和第三输出控制模块40，根据相应的时序控制在每一帧图像驱动显示的过程中具有两个处于低电位信号的阶段，其中，对应像素电路驱动的重置阶段的第一阶段输入低电位信号，降低了电路的功耗。
请参阅图2，在某些实施方式中，第一输出控制模块10包括第一输入信号线ECLKn和第一开关元件M1。第一开关元件M1的第一端与第一输入信号线ECLKn连接。第一输入信号线ECLKn根据显示面板1000的驱动芯片输入的第一输入信号生成第一开关信号，第一开关元件M1在接收第一开关信号时打开。
在这样的实施方式中，第一输出模块20包括第二开关元件M2和信号输出线EN，第二开关元件M2的第一端与第一开关元件M1的第二端连接，第二开关元件M2的第二端与信号输出线EN连接，第二开关元件M2的第三端连接高电位电源端EVGH以接收高电位电压,在第一开关元件M1打开时，第二开关元件M2的第一端为高电位，第二开关元件M2打开，信号输出线EN输出第一驱动信号，也即是高电位信号。
具体地，信号输出线EN也即是像素电路的EOA扫描控制线，信号输出线用于输出高电平信号或低电平信号至像素电路，以在不同阶段驱动像素电路。第二开关元件M2的第三端与高电位电源端EVGH连接，第一输出控制模块10为一个高电位信号的输出控制模块，通过第一开关元件M1的开闭来控制第二开关元件M2的开闭。当收到一个高电位输入信号时，即第一输入信号线ECLKn输出高电位信号时，第一开关元件M1打开，第二开关元件M2的第一端为高电位，第二开关元件M2打开，高电位电源端EVGH输出高电位信号，EN输出高电位信号。
在某些实施方式中，第一输出模块20还包括第三开关元件M3。第三开关元件M3的第三端与第二开关元件M2的第一端连接，第三开关元件M3的第一端与信号输出线EN连接，第三开关元件M3的第二端连接高电位电源端EVGH。在信号输出线EN输出第一驱动信号时，第三开关元件M3打开。
具体地，当EN输出高电位信号时，EN电压升高的过程即是第三开关元件M3的第一端电压升高的过程，第三开关元件M3打开，在第三元件M3打开后，与第三开关元件M3的第二端连接的高电位电源端EVGH为第二开关M2的第一端提供电压，从而保证第二开关元件M2的开启电压使得M2保持打开状态，与第二开关元件M2的第三端连接的高电位电源端EVGH持续为M2供电，保证EN的高电位输出。
在某些实施方式中，第二输出控制模块30包括第四开关元件M4和第二输入信号线Gn-2，第二输入信号线Gn-2与第四开关元件M4的第一端连接，第二输入信号线Gn-2根据与像素驱动电路100连接的GOA电路输入的第二输入信号生成第二开关信号，第四开关元件M4在接收第二开关信号时打开。
在这样的实施方式中，第二输出模块50包括第六开关元件M6，第六开关元件M6的第一端与第四开关元件M4的第三端连接，第六开关元件M6的第三端与输出信号线EN连接，第六开关元件M6的第二端连接低电位电源端EVGL，在第四开关元件M4打开时，第六开关元件M6打开，信号输出线EN输出第二驱动信号，也即是低电位信号。
具体地，第四开关元件M4的第二端连接高电位电源端EVGH，第二输出控制模块30为一个低电位信号的输出控制模块，通过第四开关元件M4的开闭来控制第六开关元件M6的开闭。当收到一个高电位输入信号时，即第二输入信号线Gn-2输出高电位信号时，第四开关元件M4打开，高电位电源端EVGH输出高电位信号，第六开关元件M6的第一端为高电位，第六开关元件M6打开，EN输出低电位信号。
在某些实施方式中，第三输出控制模块40包括第五开关元件M5、第三输 入信号线Gn和第四输入信号线ECLKBn。第五开关元件M5的第一端与第三输入信号线Gn连接，第五开关元件M5的第三端与第四输入信号线ECLKBn连接，第三输入信号由第三输入信号线Gn根据与像素驱动电路100连接的GOA电路输入的信号以及第四输入信号线ECLKBn根据显示面板1000的驱动芯片输入的信号共同生成，第五开关元件M5在接收第三开关信号时打开。
在这样的实施方式中，第六开关元件M6的第一端还与第五开关元件M5的第二端连接，在第五开关元件M5打开时，第六开关元件M6打开，信号输出线EN输出第二驱动信号。
具体地，第三输出控制模块40为一个低电位信号的输出控制模块，通过第五开关元件M5的开闭来控制第六开关元件M6的开闭。当第三输入信号线Gn输入高电位信号时，第五开关元件M5打开，此时，若第四输入信号线ECLKBn输出低电位信号，第六开关元件M6关闭，第一输入线ECLKn输出高电位信号，第二开关元件M2打开，输出信号线EN输出高电位信号。若第四输入信号线ECLKBn输出高电位信号，此时，第六开关元件M6打开，输出信号线EN输出低电位信号。
在某些实施方式中，第三输出控制模块40还包括第七开关元件M7和第五输入信号线Gn+2，第七开关元件M7的第一端与第五输入信号线Gn+2连接，第七开关元件M7的第三端与第六开关元件M6的第一端连接。
具体地，当第五输入信号线Gn+2输出高电位信号时，第七开关元件M7打开，第六开关元件M6关闭。此时，第一输入线ECLKn输出高电位信号，第二开关元件M2打开，输出信号线EN输出高电位信号。
在某些实施方式中，第三输出控制模块40还包括第八开关元件M8，第八开关单元M8的第一端分别与第六开关元件M6的第一端、第五开关元件M5的第二端连接，第八开关元件M8的第三端与第一开关元件M1的第二端连接。
具体地，第八开关元件M8与其他开关元件，例如第六开关元件M6协同作用，以保证像素驱动电路100输出唯一的输出信号。例如，在第四开关元件 M4打开时，第六开关元件M6与第八开关元件M8打开，此时，第八开关元件M8将第二开关元件M2的栅极保持在低电位，第二开关元件M2关闭，信号输出线EN输出低电位信号。
请参阅图3和图4，在某些实施方式中，在一个驱动周期的两个不连续且长度不同的时间段内，电压下拉控制模块30和电压下拉控制模块40均控制下拉电压输出模块50输出低电位电压。电压下拉控制模块30和电压下拉控制模块40包括多个不同的开关元件，多个开关元件在一个驱动周期的不同时间段内分别控制下拉电压输出模块50输出低电位电压。
在一个驱动周期的第一阶段内，电压下拉控制模块控制下拉电压输出模块输出低电位电压，第一阶段与一帧图像驱动过程中的重置阶段对应。电压下拉控制模块包括第四开关元件M4，下拉电压输出模块的一端连接低电位电源EVGL，另一端连接像素驱动电路100的输出端EN，下拉电压输出模块的控制端连接第四开关元件M4，第四开关元件M4在第一阶段控制下拉电压输出模块开启而将低电位电压输出至像素驱动电路100的输出端EN。具体地，像素驱动电路100第一阶段的输出对应像素电路在每一帧显示驱动中的重置阶段EN的输入，在这个阶段，第四开关元件M4打开，第六开关元件M6打开，输出信号线EN输出第二驱动信号，第二驱动信号为低电位信号，像素电路中T3关闭，Gn输入低电位信号，T1关闭，Gn-2输入高电位信号，T4打开，电源电压ELVDD与Vinitial间不会形成通路，电源电压ELVDD不会产生电流，节省功耗。
在一个驱动周期的第二阶段内，电压上拉控制模块控制上拉电压输出模块输出高电位电压，第二阶段位于第一阶段及第三阶段之间，第二阶段与一帧图像驱动过程中的补偿阶段对应。电压下拉控制模块还包括第五开关元件M5，第五开关元件M5在第二阶段控制下拉电压输出模块关闭。具体地，像素驱动电路100在第二阶段的输出对应像素电路在每一帧显示驱动中的补偿阶段EN的输入，在这个阶段，第五开关元件M5打开，第六开关元件M6关闭，第一开关元件M1打开，第二开关元件M2打开，输出信号线EN输出第一驱动信号， 第一驱动信号为高电位信号，T3打开，在这个阶段，Gn输入高电位信号，T1打开，Gn-2输入低电位信号，T4关闭。
在一个驱动周期的第三阶段内，电压下拉控制模块控制下拉电压输出模块输出低电位电压，第三阶段与一帧图像驱动过程中的数据写入阶段对应。电压下拉控制模块还包括第五开关元件M5，下拉电压输出模块的控制端还连接第五开关元件M5，第五开关元件M5在第三阶段控制下拉电压输出模块开启而将低电位电压输出至像素驱动电路100的输出端EN。具体地，像素驱动电路100在第三阶段的输出对应像素电路在每一帧显示驱动中的灰度数据电压写入阶段EN的输入，在这个阶段，第五开关元件M5打开，第六开关元件M6打开，输出信号线EN输出第二驱动信号，即低电位信号，T3关闭，Gn输入高电位信号，T1打开，Gn-2输入低电位信号，T4关闭。
在一个驱动周期的第四周期内，电压上拉控制模块控制上拉电压输出模块输出高电位电压，第四阶段位于第三阶段之后，第四阶段与一帧图像驱动过程中的发光阶段对应。电压下拉控制模块还包括第七开关元件M7，第七开关元件M7连接下拉电压输出模块的控制端，第七开关元件M7在第四阶段控制下拉电压输出模块关闭。具体地，像素驱动电路100在第四阶段的输出对应像素电路在每一帧显示驱动中的发光阶段EN的输入，在这个阶段，第七开关元件M7打开，第六开关元件M6关闭，第二开关元件M2打开，信号输出线EN输出第一驱动信号，即高电位信号，T3打开，Gn输入低电位信号，T1关闭，Gn-2输入低电位信号，T4关闭。
如此，以上述时序控制像素驱动电路100在不同阶段的信号输出的变化,从而使像素电路驱动的各个阶段的输入信号产生变化，在整个时序过程中，输出信号在两个阶段输出低电位信号，其中之一在对应像素电路驱动的重置阶段时，EN输入低电位信号，电源电压ELVDD不会产生电流，节省功耗。
在本说明书的描述中，流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步 骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施方法携带的全部或部 分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (27)

  1. 一种像素驱动电路，其特征在于，所述像素驱动电路包括：
    第一输出控制模块，用于根据输入的第一输入信号生成第一开关信号；
    第一输出模块，用于根据所述第一开关信号输出第一驱动信号；
    第二输出控制模块，用于根据输入的第二输入信号生成第二开关信号；
    第三输出控制模块，用于根据输入的第三输入信号生成第三开关信号；
    第二输出模块，用于根据所述第二开关信号或所述第三开关信号输出第二驱动信号；
    所述第一输出模块和所述第二输出模块择一的输出所述第一驱动信号或所述第二驱动信号至与所述像素驱动电路连接的像素电路以驱动所述像素电路，所述第一驱动信号为高电位信号，所述第二驱动信号为低电位信号；
    在第一阶段，所述第二输出模块输出所述第二驱动信号，第一阶段对应所述像素电路在每一帧图像显示驱动中的重置阶段的输入。
  2. 如权利要求1所述的像素驱动电路，其特征在于，所述第一输出控制模块包括：
    第一输入信号线和第一开关元件，所述第一开关元件的第一端与所述第一输入信号线连接，所述第一输入信号线根据所述第一输入信号生成所述第一开关信号，所述第一开关元件在接收所述第一开关信号时打开。
  3. 如权利要求2所述的像素驱动电路，其特征在于，所述第一输出模块包括：第二开关元件和信号输出线，所述第二开关元件的第一端与所述第一开关元件的第二端连接，所述第二开关元件的第二端与所述信号输出线连接，在所述第一开关元件打开时，所述第二开关元件打开，所述信号输出线输出所述第一驱动信号。
  4. 如权利要求3所述的像素驱动电路，其特征在于，所述第一输出模块还包括：
    第三开关元件，所述第三开关元件的第三端与所述第二开关元件的第一端连接，所述第三开关元件的第一端与所述信号输出线连接，在所述信号输出线输出所述第一驱动信号时，所述第三开关元件打开。
  5. 如权利要求4所述的像素驱动电路，其特征在于，所述第二输出控制模块包括：第四开关元件和第二输入信号线，所述第二输入信号线与所述第四开关元件的第一端连接，所述第二输入信号线根据所述第二输入信号生成所述第二开关信号，所述第四开关元件在接收所述第二开关信号时打开。
  6. 如权利要求5所述的像素驱动电路，其特征在于，所述第三输出控制模块包括：第五开关元件、第三输入信号线和第四输入信号线，所述第五开关元件的第一端与所述第三输入信号线连接，所述第五开关元件的第三端与所述第四输入信号线连接，所述第三输入信号由所述第三输入信号线根据输入信号以及所述第四输入信号线根据输入信号生成，所述第三开关信号根据所述第三输入信号生成，所述第五开关元件在接收所述第三开关信号时打开。
  7. 如权利要求6所述的像素驱动电路，其特征在于，所述第二输出模块包括：第六开关元件，所述第六开关元件的第一端与所述第四开关元件的第二端连接，所述第六开关元件的第三端与所述输出信号线连接，在所述第四开关元件打开时，所述第六开关元件打开，所述信号输出线输出所述第二驱动信号。
  8. 如权利要求7所述的像素驱动电路，其特征在于，所述第六开关元件的第一端还与所述第五开关元件的第三端连接，在所述第五开关元件打开时，所述第六开关元件打开，所述信号输出线输出所述第二驱动信号。
  9. 如权利要求8所述的像素驱动电路，其特征在于，所述第三输出控制模块还包括：
    第七开关元件和第五输入信号线，所述第七开关元件的第一端与所述第五输入信号线连接，所述第七开关元件的第三端与所述第六开关元件的第一端连接。
  10. 如权利要求9所述的像素驱动电路，其特征在于，所述第三输出控制模块还包括：
    第八开关元件，所述第八开关单元的第一端分别与所述第六开关元件的第一端、所述第五开关元件的第三端连接，所述第八开关元件的第三端与第一开关元件的第二端连接。
  11. 如权利要求10所述的像素驱动电路，其特征在于，在所述第一阶段，所述第四开关元件打开，所述第六开关元件打开，所述输出信号线输出所述第二驱动信号，所述第二驱动信号为低电位信号，所述输出信号线的输出对应所述像素电路在每一帧图像显示驱动中重置阶段的输入。
  12. 如权利要求10所述的像素驱动电路，其特征在于，在第二阶段，所述第一开关元件打开，所述第二开关元件打开，所述输出信号线输出第一驱动信号，所述第一驱动信号为高电位信号，所述输出信号线的输出对应所述像素电路在每一帧图像显示驱动中补偿阶段的输入。
  13. 如权利要求10所述的像素驱动电路，其特征在于，在第三阶段，所述第五开关元件打开，所述第六开关元件打开，所述输出信号线输出所述第二驱动信号，所述第二驱动信号为低电位信号，所述输出信号线的输出对应所述 像素电路在每一帧图像显示驱动中的灰度数据电压写入阶段的输入。
  14. 如权利要求10所述的像素驱动电路，其特征在于，在第四阶段，所述第七开关元件打开，所述第六开关元件关闭，所述第二开关元件打开，所述信号输出线输出第一驱动信号，所述第一驱动信号为低电位信号，所述输出信号线的输出对应所述像素电路在每一帧图像显示驱动中的发光阶段。
  15. 一种显示面板，其特征在于，包括如权利要求1-14任一项所述的像素驱动电路。
  16. 如权利要求15所述的显示面板，其特征在于，所述显示面板包括有机发光二级管显示面板。
  17. 一种像素驱动电路，其特征在于，包括：电压上拉控制模块、电压下拉控制模块、上拉电压输出模块及下拉电压输出模块，在一个驱动周期内，电压上拉控制模块及电压下拉控制模块在不同的时间段内分别控制上拉电压输出模块及下拉电压输出模块，使得像素驱动电路至少在一个驱动周期的其中一个时间段内输出低电位电压。
  18. 如权利要求17所述的像素驱动电路，其特征在于，在一个驱动周期的两个不连续且长度不同的时间段内，所述电压下拉控制模块均控制下拉电压输出模块输出低电位电压。
  19. 如权利要求18所述的像素驱动电路，其特征在于，在一个驱动周期的第一阶段内，所述电压下拉控制模块控制所述下拉电压输出模块输出低电位电压，所述第一阶段与一帧图像驱动过程中的重置阶段对应。
  20. 如权利要求19所述的像素驱动电路，其特征在于，在一个驱动周期的第三阶段内，所述电压下拉控制模块控制所述下拉电压输出模块输出低电位电压，所述第三阶段与一帧图像驱动过程中的数据写入阶段对应。
  21. 如权利要求20所述的像素驱动电路，其特征在于，在一个驱动周期的第二阶段内，所述电压上拉控制模块控制所述上拉电压输出模块输出高电位电压，所述第二阶段位于所述第一阶段及所述第三阶段之间，所述第二阶段与一帧图像驱动过程中的补偿阶段对应。
  22. 如权利要求21所述的像素驱动电路，其特征在于，在一个驱动周期的第四周期内，所述电压上拉控制模块控制所述上拉电压输出模块输出高电位电压，所述第四阶段位于所述第三阶段之后，所述第四阶段与一帧图像驱动过程中的发光阶段对应。
  23. 如权利要求17所述的像素驱动电路，其特征在于，所述电压下拉控制模块包括多个不同的开关元件，所述多个开关元件在一个驱动周期的不同时间段内分别控制所述下拉电压输出模块输出低电位电压。
  24. 如权利要求23所述的像素驱动电路，其特征在于，所述电压下拉控制模块包括第四开关元件，所述下拉电压输出模块的一端连接低电位电源，另一端连接所述像素驱动电路的输出端，所述下拉电压输出模块的控制端连接第四开关元件，第四开关元件在第一阶段控制下拉电压输出模块开启而将低电位电压输出至像素驱动电路的输出端。
  25. 如权利要求24所述的像素驱动电路，其特征在于，电压下拉控制模块还包括第五开关元件，下拉电压输出模块的控制端还连接所述第五开关元 件，所述第五开关元件在第三阶段控制下拉电压输出模块开启而将低电位电压输出至所述像素驱动电路的输出端。
  26. 如权利要求25所述的像素驱动电路，其特征在于，所述第五开关元件还在第二阶段控制所述下拉电压输出模块关闭。
  27. 如权利要求26所述的像素驱动电路，其特征在于，所述电压下拉控制模块还包括第七开关元件，所述第七开关元件连接所述下拉电压输出模块的控制端，所述第七开关元件在第四阶段控制所述下拉电压输出模块关闭。
PCT/CN2019/072126 2019-01-17 2019-01-17 像素驱动电路和显示面板 WO2020147060A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/072126 WO2020147060A1 (zh) 2019-01-17 2019-01-17 像素驱动电路和显示面板
CN201980073532.9A CN113261043A (zh) 2019-01-17 2019-01-17 像素驱动电路和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/072126 WO2020147060A1 (zh) 2019-01-17 2019-01-17 像素驱动电路和显示面板

Publications (1)

Publication Number Publication Date
WO2020147060A1 true WO2020147060A1 (zh) 2020-07-23

Family

ID=71614190

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/072126 WO2020147060A1 (zh) 2019-01-17 2019-01-17 像素驱动电路和显示面板

Country Status (2)

Country Link
CN (1) CN113261043A (zh)
WO (1) WO2020147060A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126680A1 (en) * 2005-12-02 2007-06-07 Samsung Electronics Co., Ltd Display device and method for driving the same
CN104269141A (zh) * 2014-08-26 2015-01-07 友达光电股份有限公司 显示装置及其驱动方法
CN104465715A (zh) * 2014-12-30 2015-03-25 上海天马有机发光显示技术有限公司 像素电路、驱动方法、显示面板及显示装置
CN105654904A (zh) * 2016-03-24 2016-06-08 东南大学 一种amoled像素电路及驱动方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105761757B (zh) * 2016-05-13 2018-05-18 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、阵列基板、显示面板和装置
CN106157893B (zh) * 2016-09-09 2018-12-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、驱动电路和显示装置
CN106652901B (zh) * 2016-12-22 2019-12-31 武汉华星光电技术有限公司 驱动电路及使用其的显示装置
US20210280108A1 (en) * 2017-05-15 2021-09-09 Shenzhen Royole Technologies Co., Ltd. Goa circuit, array substrate, and display device
CN107316658B (zh) * 2017-07-10 2020-06-23 上海天马有机发光显示技术有限公司 移位寄存单元、其驱动方法、显示面板及显示装置
TWI627617B (zh) * 2017-09-05 2018-06-21 友達光電股份有限公司 顯示裝置
CN107784977B (zh) * 2017-12-11 2023-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN209418106U (zh) * 2019-01-17 2019-09-20 深圳市柔宇科技有限公司 像素驱动电路和显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126680A1 (en) * 2005-12-02 2007-06-07 Samsung Electronics Co., Ltd Display device and method for driving the same
CN104269141A (zh) * 2014-08-26 2015-01-07 友达光电股份有限公司 显示装置及其驱动方法
CN104465715A (zh) * 2014-12-30 2015-03-25 上海天马有机发光显示技术有限公司 像素电路、驱动方法、显示面板及显示装置
CN105654904A (zh) * 2016-03-24 2016-06-08 东南大学 一种amoled像素电路及驱动方法

Also Published As

Publication number Publication date
CN113261043A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
US11081061B2 (en) Shift register, gate driving circuit, display device and gate driving method
KR101267019B1 (ko) 평판 디스플레이 장치
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
WO2016188367A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10431175B2 (en) Gate driver and control method thereof
US11436961B2 (en) Shift register and method of driving the same, gate driving circuit and display panel
TW201503080A (zh) 有機發光二極體面板
CN110176215B (zh) 显示面板和显示装置
US11615752B2 (en) Backlight driver, backlight device including the same, and operating method of the backlight device
CN110689856B (zh) 显示面板驱动装置、源极驱动器电路及其驱动方法
KR20170126567A (ko) 표시 패널 구동부 및 이를 포함하는 표시 장치
CN112820234B (zh) 一种移位寄存电路和显示装置
JP2006215566A (ja) 信号駆動回路
US11205389B2 (en) Scan driver and display device having same
JP3637898B2 (ja) 表示駆動回路及びこれを備えた表示パネル
JP6513447B2 (ja) 半導体装置、電子機器及び制御方法
CN113270072B (zh) 扫描驱动单元、扫描驱动电路、阵列基板及显示器
WO2024124902A1 (zh) 像素驱动电路、方法和显示面板
WO2021037021A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示面板
US8860647B2 (en) Liquid crystal display apparatus and source driving circuit thereof
TW202004712A (zh) 共同電壓產生電路
WO2020147060A1 (zh) 像素驱动电路和显示面板
CN113284459B (zh) 扫描驱动单元、扫描驱动电路、阵列基板及显示器
TW202334936A (zh) 驅動顯示面板的方法及其顯示驅動電路
US10770022B2 (en) Source driver and a display driver integrated circuit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19910013

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19910013

Country of ref document: EP

Kind code of ref document: A1