WO2020109641A1 - Transistor de efecto campo (mosfet) y procedimiento de fabricación del mismo - Google Patents

Transistor de efecto campo (mosfet) y procedimiento de fabricación del mismo Download PDF

Info

Publication number
WO2020109641A1
WO2020109641A1 PCT/ES2019/070812 ES2019070812W WO2020109641A1 WO 2020109641 A1 WO2020109641 A1 WO 2020109641A1 ES 2019070812 W ES2019070812 W ES 2019070812W WO 2020109641 A1 WO2020109641 A1 WO 2020109641A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
diamond
mosfet
growth
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/ES2019/070812
Other languages
English (en)
French (fr)
Inventor
Fernando LLORET VIEIRA
Daniel ARAUJO GAY
Philippe Godignon
David EON
Julien Pernot
Etienne Bustarret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Universidad de Cadiz
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Universidad de Cadiz
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC, Universidad de Cadiz filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Publication of WO2020109641A1 publication Critical patent/WO2020109641A1/es
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2903—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/032—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using diamond technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3206—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3406—Carbon, e.g. diamond-like carbon

Definitions

  • the invention falls within the industrial sector of power electronics and microelectronics. STATE OF THE ART
  • the Si semiconductor power switches used in 90% of the power applications market are MOS gate control devices (VDMOS, IGTB). Furthermore, thyristor based structures are still widely used for high frequency and voltage applications mainly due to the lack of equivalent MOS-controlled devices. This is something that SiC, with breakdown voltages less than 10kV, and diamond or Ga 2 03, with breakdown voltages greater than 10kV, could solve.
  • MOS-controlled switches The biggest advantage of MOS-controlled switches is the low impulse energy required to switch the circuit and the simplification in the circuit that this associated. Furthermore, devices controlled by MOS gates do not have current flow when the gate is not normally-oft polarized, thus preventing short circuits in the electrical load in case of power failure.
  • Diamond is theoretically the ideal semiconductor for the manufacture of single-pole power semiconductors. However, the starting material is expensive and the size of the wafers is really small (2.25 cm 2 maximum). Furthermore, the density of defects in the substrates is still high and highly variable from one sample to another, even coming from the same batch from a single supplier. The surface quality also varies greatly from one substrate to another and it is usual that they require extra polishing.
  • diamond is a very hard material and sensitive to the generation of defects during the incorporation of impurities into its crystalline network for doping. This fact emphasizes the importance of controlling the propagation of defects in the active layers. It has recently been tested how growth conditions, more specifically the molar ratio of methane to hydrogen, in chemical deposition of microwave plasma activated vapor (MPCVD) defines the preferential growth orientation [F. Uoret et al., Phys. Status Solicfi A 210, 2570 (2016)]. In this way it is possible to perform selective homoepitaxial diamond growth on engraved substrates.
  • MPCVD microwave plasma activated vapor
  • Said selective lateral growth plays a main role allowing the in-situ manufacturing (in the same growth chamber) of 3D architectures, minimizing the photolithography process and controlling the generation of dislocations by allowing growth on optimal planes in this regard [MP Alegre et al., Appl. Phys. Lett. 105, 1731303 (2014)].
  • the present invention corresponds to a completely new MOSFET structure, based on the combination of standard processing with the selective re-growth of eplcaps (epltaxlal grown layers).
  • this structure solves the different technological problems existing until now in the manufacture of commercial diamond devices. Among them: selective growth of n-type and p-type doped layers, termination design and passivation for high voltage capacity. This is achieved by improving processing and technological manufacturing.
  • the architecture has been designed so that the clean room processing steps are minimized.
  • the structure comprises a series of layers and does not contain acute angles for the field lines, thus avoiding the generation of areas with intense electric fields inside the device.
  • lateral growth not only prevents the generation of new defects, but deflects those that may be in a way that avoids short-circuiting the door and drain, thus acting as a filter for dislocations.
  • Said structure Likewise allows an arbitrary long field and, as has been anticipated, substantially reduces the number of photolithography processes.
  • the combination of faces oriented in different directions allows optimization of doping and growth rates, improving the efficiency of the device and reducing manufacturing times.
  • the use of CVD techniques for growth allows a high crystalline quality with relatively low deposition times.
  • the device has been designed to minimize cleanroom steps by achieving three-dimensional structure with only two engraving stages. An initial stage in which lateral faces are generated on which to grow, and a second stage for the manufacture of ohmic contacts. The design of the device allows none of these engravings to be critical to the operation of the device.
  • a diamond-based first coat is grown by CVD highly doped with boron, p + , thicker than 50nm. On this first layer, it is deposited between 5 and 20pm of diamond with very low boron doped, p-; in such a way that a second layer is defined After this first step, the second layer is engraved once it has been deposited, p-, by means of ionic engraving techniques; to generate table-type structures with a depth between 200 nm and 15 pm, depending on the thickness of this second layer.
  • a third layer is selectively grown on these structures, which is made of diamond preferably doped with phosphorus (n-type doped) so that it covers the engraved height (its thickness therefore being dependent on the chosen engraving depth). Thanks to the three-dimensional structure of the substrate and the preferential growth of the n-type diamond on the lateral faces, that is, on ⁇ 111> and proximal orientations, selective growth is achieved without the need for the use of masks or other techniques.
  • a fourth layer is deposited that will be thinner than said third layer and of doped semiconductor diamond p ⁇
  • MPCVD selective growth is achieved by MPCVD, thereby achieving that the fourth layer of p * doped semiconductor diamond is only deposited on the n-doped side faces.
  • a second and last engraving is made at the ends of the structure so that they reach the first deposited p * layer.
  • the depth of this engraving will depend on the thickness chosen previously, but in any case it will mean several moments. This fact, however, does not suppose a disadvantage for the device because, although the engraving was not ideal, the distance in this respect from the active layers of the MOSFET does not influence the correct operation of the device. Finally, on this final structure the contacts are manufactured.
  • the design of the device in monocrystalline diamond ensures the absence of defects due to lattice mismatches typical of heteroepitaxial structures. Furthermore, lateral / selective growth decreases the density of crystalline defects.
  • the three-dimensional design allows a greater miniaturization of the system.
  • Figure 1 Growth on a substrate (100) -oriented of electronic quality diamond and suitably polished, of a layer of doped diamond p + and of a layer of undoped diamond, p ⁇
  • Figure 2 Partial engraving of the last layer, thus making three-dimensional table-type structures.
  • Figure 3 Selective growth of n-type doped diamond layer and p * doped diamond layer.
  • Figure 4 Engraving on the ends of the structure that reach the first layer of doped diamond p *.
  • Figure 5 Manufacture of the drain, D, gate, G, and source, S contacts.
  • a first layer is grown by MPCVD, of diamond doped p * (10 17 ⁇ [B] ⁇ 10 24 crrv 3 ). This growth is followed by the deposition of undoped diamond, p- (10 12 ⁇ [B] ⁇ 10 17 cnrr 3 ) generating a second diamond layer, which is an insulating diamond.
  • An engraving process is carried out on the second layer through which three-dimensional structures are made, preferably a table type (a table structure in electronics means that the device is lifted above the substrate).
  • a third layer is selectively grown, which is made of doped diamond n and on it, a fourth layer, made of p * doped diamond.
  • the architecture is finished with an engraving on the ends of the structure that reach the first layer p *.
  • Ohmic and Schottky contacts are manufactured.
  • a manufacturing example of the device is presented in detail below:
  • MPCVD a 500nm layer of boron-doped diamond is deposited onto an electron grade and oriented (100) monocrystalline diamond substrate.
  • the following growth conditions are used for this: methane as a precursor gas with a molar ratio of 0.5% CH 4 / H 2 , diborane for doping with a boron-to-carbon ratio of 14000 ppm, a controlled pressure at 33 Torr during growth , a power in the plasma of 300W and a temperature on the substrate of 900 ° C.
  • a lift-off photolithography process is carried out on the sample in which aluminum masks with rectangular geometry are drawn.
  • ICP engraving rectangular table-type structures with a depth of 700 nm are manufactured ( Figure 2).
  • Both layers are deposited by MPCVD and using methane as the diamond precursor, the growth conditions of the first will be as follows: Phosphine for doping n with a proportion of 50% PH3 / CH4, the methane on the other hand will be in a proportion of 0.05% on hydrogen Pressure, temperature and power will be maintained at 33Torr, 900 ° C and 300 W respectively.
  • the second layer the same pressure, temperature and power conditions will be used, but the proportion of gases will be 0.1% methane on hydrogen and 20,000 ppm of boron on carbon. These low methane conditions ensure selective lateral growth in both layers.
  • the architecture is finished with ICP stapling at the ends of the structure that reach the first p * layer ( Figure 4). This engraving requires great depths (15 pm) but, as it remains distant from the active layers, it is not a critical step for the correct operation of the device.
  • the Ohmic and Schottky contacts are manufactured on this structure (figure 5).
  • the ohmic contacts consist of a first deposition of titanium 30nm thick due to the good adhesion of the titanium carbide layer that forms at the interface with the diamond. 50 nm of platinum are deposited on it to avoid diffusion through contact of the 40 nm of gold that is deposited as the last layer. This gold guarantees good thermal stability (> 600 ° C) and low contact resistivity.
  • a passivation surface treatment is first carried out, consisting of exposing the surface in an oxygen saturated vacuum to ultraviolet light (VUV technique). After this, 40 nm Aluminum is deposited by atomic layer deposition (ALD) at 380 ° C to achieve the formation of AI203. 50 nm of platinum and 40 nm of gold are deposited on said layer, which has the same function as those described in the section corresponding to ohmic contacts.
  • VUV technique oxygen saturated vacuum to ultraviolet light
  • the sample is annealed 30 minutes at 500 ° C to create the titanium carbide and alumina layer of the MOS. INDUSTRIAL APPLICATION

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Transistor de efecto campo (MOSFET) y procedimiento de fabricación del mismo. La invención comprende un transistor metal-oxido-semiconductor de efecto campo (MOSFET) de diamante para alta potencia, así como el procedimiento de fabricación mediante crecimiento lateral/selectivo. La combinación del crecimiento sobre el sustrato de las primeras capas de forma vertical estándar con el uso de un crecimiento lateral selectivo sobre la estructura mesa grabada confiere al dispositivo MOSFET de una estructura tridimensional novedosa. Esta evita los efectos de borde de los contactos metálicos y los altos campos eléctricos internos, mejora la calidad cristalina del diamante y reduce los tiempos, costes y tamaño del dispositivo dotándole a su vez de una mayor versatilidad para su implementación sobre arquitecturas más compleja.

Description

TRANSISTOR DE EFECTO CAMPO (MOSFET) Y PROCEDIMIENTO DE FABRICACIÓN DEL MISMO
DESCRIPCIÓN SECTOR DE LA TÉCNICA
La invención se encuadra dentro del sector industrial de electrónica de potencia y microelectrónica. ESTADO DE LA TÉCNICA
Los dispositivos de potencia de silicio semiconductor han guiado el desarrollo de la electrónica de potencia permitiendo su continua mejora con un gran número de implicaciones en la industria, especialmente en la transmisión y distribución de energía eléctrica a gran escala (T&D). Recientemente se han realizado grandes esfuerzos en el desarrollo de dispositivos de SiC dotando a este de su nicho de aplicación. Sin embargo, los requerimientos de la nueva electrónica de potencia superan los límites físicos de ambos, SiC y silicio. Por tanto, la nueva generación de dispositivos de potencia debe estar desarrollada en un nuevo material semiconductor. En este sentido, el diamante sintético expande claramente los límites de la tecnología en Silicio y SiC gracias a sus espectaculares propiedades eléctricas y térmicas. Su resistencia a la ruptura dieléctrica es tres veces superior a la del SiC y más de treinta veces mejor que la del Si. Además, la movilidad de portadores en el diamante es muy alta tanto para electrones como para huecos y su conductividad térmica no tiene parangón.
En el contexto actual, los conmutadores de potencia de Si semiconductor usados en el 90% del mercado de las aplicaciones de potencia son dispositivos de control de puerta MOS (VDMOS, IGTB). Además, son aún muy usadas las estructuras basadas en tiristor para aplicaciones de alta frecuencia y voltaje debido principalmente a la falta de dispositivos MOS-controlados equivalentes. Esto es algo que el SiC, con voltajes de ruptura Inferiores a 10kV, y el diamante o el Ga203, con voltajes de ruptura superiores a 10kV, podrían resolver.
La mayor ventaja de los conmutadores MOS-controlados, es la baja energía de impulso requerida para conmutar el circuito y la simplificación en el circuito que esto lleva asociada. Además, los dispositivos controlados por puertas MOS no tienen flujo de corriente cuando la puerta no está polarizada ( normally-oft ), evitando así cortocircuitos en la carga eléctrica en caso de fallo de suministro. El diamante es, teóricamente, el semiconductor ideal para la fabricación de semiconductores unipolares de potencia. Sin embargo, el material de partida es costoso y el tamaño de las obleas es realmente pequeño (2,25 cm2 como máximo). Además, la densidad de defectos en los sustratos es aún elevada y muy variable de una muestra a otra, incluso proviniendo de la misma partida de un único suministrador. La calidad superficial también varía mucho de unos sustratos a otros y es habitual que requieran pulidos extra. A estos inconvenientes inherentes al material de partida hay que sumarie los problemas debido al procesado tecnológico, más en concreto los referentes al dopado local y la pasivación de intercaras. La disponibilidad comercial de diamante monocristalino con calidad electrónica se hizo realidad con el desarrollo del crecimiento de diamante por deposición química de vapor (CVD) en la década de los noventa. Así, hoy día existen sustratos de diamante de hasta una pulgada disponibles y de hasta dos pulgadas lo estarán pronto. Recientemente, Shin-Etsu y TIT publicaron un alto rendimiento en un diodo Schottky de diamante fabricado sobre un sustrato de diamante basado en Silicio y en marzo de 2016, el grupo de Namiki (grupo industrial japonés) anunció en el MRS Spring Meeting la comercialización del primer sustrato de diamante de largo diámetro crecido por heteroepitaxia. Esto prueba que es posible tener obleas de gran área con calidad electrónica. El precio de estos sustratos en compras de gran volumen no debería variar del de otros materiales de largo ancho de banda prohibida (WBG), tales como SiC. Sin embargo, los dispositivos electrónicos de diamante están aún en fase de investigación y no han dado lugar a productos comerciales. La razón principal de esto es el muy pobre rendimiento que ofrecen causado por una intercara diamante/contacto metálico muy defectuosa. Este problema fue solventado recientemente por el Instituí Néel usando un tratamiento superficial sobre el diamante antes de la fabricación del contacto Schottky, permitiendo así la realización de rectificadores con baja resistencia activa (ON) y muy alto voltaje de bloqueo [Patente CNRS: PCT/US N°14/786130, FR N° 13/53647] La combinación de este nuevo logro junto con los recientes progresos en el procesado de obleas abre la puerta a la fabricación de dispositivos que se beneficien de las excepcionales propiedades del diamante. Como consecuencia de su muy compacta estmctura cristalina, el diamante es un material muy duro y sensible a la generación de defectos durante la Incorporación a su red cristalina de Impurezas para su dopado. Este hecho enfatiza la Importancia de controlar la propagación de defectos en las capas activas. Recientemente se ha probado como las condiciones de crecimiento, más en concreto la ratio molar de metano sobre hidrógeno, en deposición química de vapor activado por plasma de microondas (MPCVD) define la orientación preferencial de crecimiento [F. Uoret et al., Phys. Status Solicfi A 210, 2570 (2016)]. De esta forma es posible realizar un crecimiento de diamante homoepitaxial selectivo sobre sustratos grabados. Dicho crecimiento lateral selectivo juega un papel principal permitiendo la fabricación in-situ (en la misma cámara de crecimiento) de arquitecturas 3D, minimizando el proceso de fotolitografía y controlando la generación de dislocaciones al permitir crecer sobre planos óptimos a este respecto [M.P. Alegre et al., Appl. Phys. Lett. 105, 1731303 (2014)].
Estas propiedades ofrecen la posibilidad de dispositivos electrónicos con rendimiento muy superiores en términos de alta frecuencia, eficiencia energética, propiedades de densidad de potencia, pérdidas, refrigeración y robustez en ambientes contaminados [D. Chamund et al., proceedings of the 7th WSEAS InstConf. Electronics, Hardware, Wireless and Optical Communications, Cambridge, UK, ISNB 973-960-6766-40-4, ISSN 1790-5117, February 2008],
En la actualidad, algunos autores se han hecho eco de los avances que este tipo de dispositivos suponen. Es el caso de la patente EP2884525A1, que hace referencia a la creación de un dispositivo FET sobre sustrato de diamante, o la W02010001705A1, que recoge la formación de una unión p-n de diamante. En ambos casos se hace uso de crecimiento de diamante lateral por CVD para el diseño de las estructuras 3D. Dicho crecimiento lateral consiste en un crecimiento selectivo llevado a cabo en direcciones diferentes a la de orientación del sustrato. Sin embargo, está demostrado que la curvatura de las líneas de campo para diseños horizontales y pseudo-verticales, como los referendados, Inducen altos campos eléctricos en su Interior prindpalmente en los bordes y los alrededores del contacto de puerta ¡Tesis de Aurelien Marechal, Université Grenoble-Alpes, 2015], No obstante, un diseño que induya una primera capa altamente dopada en la parte Inferior que actúe como drenador permite un comportamiento completamente vertical sin curvatura de las líneas de campo y, por tanto, sin generación de campos eléctricos anómalamente altos.
DESCRIPCIÓN DE LA INVENCIÓN
La presente Invención se corresponde con una estructura MOSFET completamente nueva, basada en la combinación de procesado estándar con el recrecimiento selectivo de eplcapas (capas crecidas epltaxlalmente). Diseñada enteramente en diamante monocristalino, dicha estructura resuelve los diferentes problemas tecnológicos existentes hasta ahora en la fabricación de dispositivos comerciales de diamante. Entre ellos: el crecimiento selectivo de capas dopadas tipo n y tipo p, el diseño de terminaciones y la pasivación para capacidad de alto voltaje. Esto se consigue mejorando el procesado y la fabricación tecnológica. De una parte, la arquitectura se ha diseñado de forma que las etapas de procesado en sala limpia se minimicen. La estructura comprende una serie de capas y no contiene ángulos agudos para las líneas de campo, logrando evitar así la generación de áreas con campos eléctricos intensos en el interior del dispositivo. Además, el crecimiento lateral no solo evita la generación de nuevos defectos, sino que desvía los que pudieran haber de forma que evita cortocircultar puerta y drenador actuando así como filtro de dislocaciones. Dicha estructura permite Igualmente un largo campo arbitrario y, como se ha adelantado, reduce sustancialmente el número de procesos de fotolitografía. Además, la combinación de caras orientadas en diferentes direcciones permite la optimización del dopado y de las ratios de crecimiento, mejorando la eficiencia del dispositivo y reduciendo los tiempos de fabricación.
Por otra parte, el uso de técnicas de CVD para el crecimiento permite una alta calidad cristalina con tiempos de deposición relativamente bajos. El dispositivo se ha diseñado para minimizar los pasos en sala limpia logrando la estructura tridimensional con únicamente dos etapas de grabado. Una etapa inicial en la cual se generan unas caras laterales sobre las que crecer, y una segunda etapa para la fabricación de contactos óhmicos. El diseño del dispositivo permite que ninguno de estos grabados sea crítico en el funcionamiento del dispositivo.
Sobre un sustrato (100)-orientado de diamante de calidad electrónica y convenientemente pulido, se crece por CVD una primera capa que es de diamante altamente dopado con boro, p+, de espesor superior a 50 nm. Sobre esta primera capa, se deposita entre 5 y 20pm de diamante con muy bajo dopado por boro, p-; de tal manera que se define una segunda capa Tras este primer paso, se procede al grabado de la segunda capa una vez depositada, p-, mediante técnicas de grabado iónico; para generar estructuras tipo mesa de profundidad comprendida entre los 200 nm y las 15 pm, dependiendo del espesor de esta segunda capa. Sobre estas estructuras se crece selectivamente una tercera capa, que es de diamante dopado preferiblemente con fósforo (dopado tipo n) de forma que cubra la altura grabada (siendo por tanto su espesor dependiente de la profundidad de grabado escogida). Gracias a la estructura tridimensional del sustrato y el crecimiento preferencial del diamante tipo n sobre las caras laterales, es decir, sobre orientaciones <111> y próximas, se logra el crecimiento selectivo sin necesidad del uso de máscaras u otras técnicas. Sobre esta tercera capa, de diamante dopado tipo n, se deposita una cuarta capa que será más fina que dicha tercera capa y de diamante semiconductor dopado p\ Como se adelantó en el estado de la técnica, mediante el uso de una relación adecuada metano/hidrógeno, se consigue un crecimiento selectivo por MPCVD, logrando de esta forma que la cuarta capa.de diamante semiconductor dopado p* solo se deposite en las caras laterales dopadas tipo n.
Previo a la fabricación de los contactos, se realiza un segundo y último grabado en los extremos de la estructura de forma que alcancen la primera capa p* depositada. La profundidad de este grabado dependerá de los espesores escogidos previamente, pero en cualquier caso supondrá varias mieras. Este hecho sin embargo no supone un inconveniente para el dispositivo pues, aunque el grabado no fuera ideal, la distancia de este respecto de las capas activas del MOSFET hace que no tenga influencia en el correcto funcionamiento del dispositivo. Finalmente, sobre esta estructura final se fabrican los contactos.
Mediante este diseño se evitan los siguientes problemas subyacentes en los actuales dispositivos de potencia basados en diamante:
- Efectos de borde de los contactos metálicos: - Altos campos eléctricos Internos: La geometría del diseño reduce la curvatura de las líneas de campo favoreciendo una distribución homogénea del campo eléctrico.
- Problemas asociados al grabado cerca de zonas activas del dispositivo: El grabado para el drenador se realiza a gran distancia del resto de contactos de forma que los habituales defectos asociados a estos largos periodos de grabado no tienen efecto en el comportamiento del dispositivo.
- Dislocaciones y “ taller defects f: Los defectos reticulares generados durante el crecimiento de las diferentes capas son contrarrestados gracias al crecimiento lateral. Además, este diseño proporciona:
- Mejoras de la calidad cristalina: El diseño del dispositivo en diamante monocristalino asegura la ausencia de defectos debido a desajustes reticulares propios de estructuras heteroepitaxiales. Además, el crecimiento lateral/selectivo disminuye la densidad de defectos cristalinos.
- Reducción de los tiempos y costes de fabricación. El crecimiento lateral y selectivo permite reducir las etapas de grabado y los costes en tiempo y económicos asociados a ellas.
- Reducción del tamaño del dispositivo: el diseño tridimensional permite una mayor miniaturización del sistema.
- Mayor versatilidad en el diseño: El uso de un crecimiento selectivo abre el diseño a su implementación sobre arquitecturas más complejas.
DESCRIPCIÓN DEL CONTENIDO DE LOS DIBUJOS
Figura 1 : Crecimiento sobre un sustrato (100)-orientado de diamante de calidad electrónica y convenientemente pulido, de una capa de diamante dopado p+ y de una capa de diamante no dopado, p\
Figura 2: Grabado parcial de la última capa fabricando así estructuras tridimensionales tipo mesa.
Figura 3: Crecimiento selectivo de capa de diamante dopado tipo n y de capa de diamante dopado p*.
Figura 4: Grabado en los extremos de la estructura que alcancen la primera capa de diamante dopado p*. Figura 5: Fabricación de los contactos drenador, D, puerta, G, y fuente, S.
MODO DE REALIZACIÓN DE LA INVENCIÓN Sobre un sustrato (100)-orientado de diamante de calidad electrónica y convenientemente pulido, se crece por MPCVD una primera capa, de diamante dopado p* (1017<[B]<1024 crrv3). A este crecimiento le sigue la deposición de diamante no dopado, p- (1012<[B]<1017cnrr3) generando una segunda capa de diamante, que es de diamante aislante. Se realiza sobre la segunda capa un proceso de grabado a través del cual se fabrican estructuras tridimensionales, preferiblemente tipo mesa (una estructura mesa en electrónica significa que el dispositivo se levanta por encima del sustrato). Sobre estas estructuras tridimensionales se crece selectivamente una tercera capa que es de diamante dopado n y sobre ésta, una cuarta capa, de diamante dopado p*. La arquitectura se finaliza con un grabado en los extremos de la estructura que alcancen la primera capa p*. Sobre esta estructura se fabrican los contactos Ohmicos y Schottky.
A continuación, se presenta detalladamente un ejemplo de fabricación del dispositivo: Por MPCVD se deposita sobre un sustrato de diamante monocrístalino de calidad electrónica y orientación (100) una capa de 500 nm de diamante dopado con boro. Para ello se utilizan las siguientes condiciones de crecimiento: metano como gas precursor con una ratio molar de 0.5% CH4/H2, diborano para el dopado con una proporción de boro sobre carbono de 14000 ppm, una presión controlada a 33Torr durante el crecimiento, una potencia en el plasma de 300W y una temperatura sobre el sustrato de 900°C. Sobre esta capa se depositan 12 pm de diamante no dopado intencionadamente, p-, utilizando para ello las siguientes condiciones de crecimiento: metano como gas precursor con una ratio molar de 0.75% CH4/H2, oxígeno para minimizar el dopado residual con una proporción de 0.3% O2/H2, una presión controlada a 33Torr durante el crecimiento, una potencia en el plasma de 300W y una temperatura sobre el sustrato de 900°C. Estos dos crecimientos dan lugar a una estructura como la representada en la figura 1.
Se realiza sobre la muestra un proceso de fotolitografía lift-off por el cual se dibujan mascaras de aluminio con geometría rectangular. Por grabado ICP se fabrican las estructuras rectangulares tipo mesa con una profundidad de 700 nm (figura 2). Sobre estas estructuras se crece selectivamente una capa de diamante dopado n de aproximadamente 800 nm de espesor y una última capa de diamante dopado p* de 200 nm (figura 3). Ambas capas se depositan mediante MPCVD y usando metano como precursor del diamante, las condiciones de crecimiento de la primera serán las siguientes: Fosfina para el dopado n con una proporción de 50% PH3/CH4, el metano por su parte será en una proporción de 0.05 % sobre hidrógeno Presión, temperatura y potencia se mantendrán a 33Torr, 900°C y 300 W respectivamente. Para la segunda capa se usarán las mismas condiciones de presión, temperatura y potencia pero la proporción de gases será de 0.1% de metano sobre hidrógeno y 20000 ppm de boro sobre carbono. Estas condiciones de bajo metano aseguran un crecimiento selectivo lateral en ambas capas.
La arquitectura se finaliza con un grapado por ICP en los extremos de la estructura que alcancen la primera capa p* (figura 4). Este grabado requiere grandes profundidades (15 pm) pero, al mantenerse distante de las capas activas, no supone un paso crítico para el correcto funcionamiento del dispositivo.
Sobre esta estructura se fabrican los contactos Óhmicos y Schottky (figura 5). Los contactos óhmicos constan de una primera deposición de titanio de 30nm de espesor debido a la buena adhesión de la capa de carburo de titanio que se forma en la intercara con el diamante. Sobre esta se depositan 50 nm de platino para evitar la difusión a través del contacto de los 40 nm de oro que se depositan como última capa. Este oro garantiza una buena estabilidad térmica (>600°C) y baja resistividad en el contacto.
Para la fabricación de la estructura MOS, se realiza primero un tratamiento superficial de pasivación, consistente en la la exposición de la superficie en vacío saturado de oxígeno a una luz ultravioleta (técnica VUV). Tras esto se deposita por deposición atómica de capas (ALD) 40 nm de Aluminio a 380°C de temperatura para lograr la formación de AI203. Sobre dicha capa se depositan 50 nm de platino y 40 nm de oro, que tiene la misma función que las descritas en el apartado correspondiente a los contactos óhmicos.
La muestra se recuece 30 minutos a 500°C para la creación de la capa de carburo de titanio y la alumina de los MOS. APLICACIÓN INDUSTRIAL
Las posibilidades que ofrece la nueva geometría de diseño presentada en esta invención hace que este diseño y método de fabricación sea de un elevado interés en todo sector industrial que haga uso de la electrónica de potencia, muy especialmente en el sector energético por el interés que el diamante despierta para los conversores de corriente y otros dispositivos que requieren trabajar a altos voltajes.
El uso de dispositivos diseñados y fabricados como aquí se expone supondría grandes ahorros energéticos y una gran miniaturización de las dimensiones.

Claims

REIVINDICACIONES
1.- Transistor de efecto campo (MOSFET), caracterizado por que comprende:
a) un sustrato (100) orientado de diamante pulido
b) una primera capa de diamante, donde el diamante es semiconductor dopado tipo
R+·
c) una segunda capa de diamante, ubicada sobre la primera capa, donde el diamante es aislante tipo p-, y que comprende en su superficie una serie de estructuras tridimensionales,
d) una tercera capa, de diamante, ubicada sobre la segunda capa, donde el diamante es semiconductor dopado tipo n crecido sobre las laderas segunda capa,
e) una cuarta capa, de diamante, ubicada sobre la tercera capa donde el diamante es semiconductor dopado tipo p+ crecido lateralmente sobre la cara lateral de la tercera capa, y
f) grabados en los extremos de todas las capas hasta que se llegue a la primera capa, con una profundidad hasta la primera capa de diamante semiconductor tipo p+.
2.- Transistor de efecto campo (MOSFET), según reivindicación 1 , caracterizado por que el diamante del sustrato y de las capas es diamante monocristalino.
3.- Transistor de efecto campo (MOSFET), según reivindicaciones 1 o 2, caracterizado por que la segunda capa de diamante, comprende un grabado en su superficie de forma que exhibe estructuras tridimensionales con caras laterales.
4.- Transistor de efecto campo (MOSFET), según una cualquiera de las reivindicaciones anteriores, caracterizado por que la primera capa comprende una concentración de boro comprendida en el rango 1017<[B]<1024 cnrr3
5.- Transistor de efecto campo (MOSFET), según una cualquiera de las reivindicaciones anteriores, caracterizado por que la segunda capa, de diamante comprende una concentración de boro comprendida en el rango 1012<[B]<1017cnrv3.
6.- Transistor de efecto campo (MOSFET), según una cualquiera de las reivindicaciones anteriores, caracterizado por que los contactos comprenden: - contactos de drenador están ubicados sobre la primera capa diamante tipo
P+.
- contactos de fuente están fabricados sobre la última capa diamante tipo p+, y
- contactos de puerta ubicados sobre la capa de diamante tipo n.
7.- Transistor de efecto campo (MOSFET), según una cualquiera de las reivindicaciones anteriores, caracterizado por que el sustrato (100) tiene rugosidad una superficial £1 nm.
8.- Procedimiento de fabricación del transistor de efecto campo (MOSFET) según una cualquiera de las reivindicaciones 1 a 7, caracterizado por que comprende las siguientes etapas llevadas a cabo sobre un sustrato (100) pulido:
a) realizar un crecimiento de la primera capa de diamante,
b) realizar un crecimiento de la segunda capa de diamante,
c) realizar un grabado de la segunda capa de diamante para generar las estructuras tridimensionales,
d) realizar un crecimiento lateral de la tercera capa de diamante sobre las laderas de las estructuras tridimensionales,
e) realizar un crecimiento lateral la cuarta capa de diamante sobre la tercera capa de diamante, y
f) realizar un grabado sobre la cuarta capa en aquellas regiones fuera de las estructuras tridimensionales donde el grabado tiene una profundidad tal que llega a la primera capa crecida.
9.- Procedimiento, según reivindicación 8, caracterizado por que el crecimiento de la tercera capa se realiza lateralmente.
10.- Procedimiento, según reivindicación 8 o 9 caracterizado por que crecimiento de la cuarta capa se realiza lateralmente.
PCT/ES2019/070812 2018-11-29 2019-11-28 Transistor de efecto campo (mosfet) y procedimiento de fabricación del mismo Ceased WO2020109641A1 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ESP201831162 2018-11-29
ES201831162A ES2763702B2 (es) 2018-11-29 2018-11-29 Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo

Publications (1)

Publication Number Publication Date
WO2020109641A1 true WO2020109641A1 (es) 2020-06-04

Family

ID=70802998

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/ES2019/070812 Ceased WO2020109641A1 (es) 2018-11-29 2019-11-28 Transistor de efecto campo (mosfet) y procedimiento de fabricación del mismo

Country Status (2)

Country Link
ES (1) ES2763702B2 (es)
WO (1) WO2020109641A1 (es)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2992672B2 (es) * 2023-06-13 2025-10-30 Univ Cadiz Transistor de efecto campo de union de diamante interdigitado (interjfet) y procedimiento de fabricacion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2884525A1 (en) * 2012-08-17 2015-06-17 National Institute of Advanced Industrial Science and Technology Diamond semiconductor device and method for manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2884525A1 (en) * 2012-08-17 2015-06-17 National Institute of Advanced Industrial Science and Technology Diamond semiconductor device and method for manufacturing same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LLORET VIEIRA, F.: "Crecimiento lateral MPCVD de diamante homoepitaxial para dispositivos electronicos de potencia", PHD DOCUMENT, 15 June 2017 (2017-06-15), Retrieved from the Internet <URL:https://tel.archives-ouvertes.fr/tel-01707012.PP.167-176.> *
LLORET, F. ET AL.: "Stratigraphy of a diamond epitaxial three-dimensional overgrowth using doping superlattices", APPLIED PHYSICS LETTERS, vol. 108, no. 18, 2 May 2016 (2016-05-02), pages 181901, XP012207277 *
NOBUTAKA, O. ET AL.: "Vertical-type two-dimensional hole gas diamond metal oxide semiconductor field-effect transistors", SCIENTIFIC REPORTS, vol. 8, 13 July 2018 (2018-07-13), pages 10660, XP055712999, ISSN: 2045-2322 *

Also Published As

Publication number Publication date
ES2763702B2 (es) 2020-10-28
ES2763702A1 (es) 2020-05-29

Similar Documents

Publication Publication Date Title
KR101735712B1 (ko) 다이아몬드 반도체 장치 및 그 제조 방법
EP3591711A1 (en) Schottky barrier diode
CN112186032A (zh) 一种带场板结构的氧化镓结势垒肖特基二极管
CN101919032A (zh) 半导体元件以及半导体元件制造方法
JPH04312982A (ja) 半導体多結晶ダイヤモンド電子デバイス及びその製造方法
JP2012099832A (ja) 半導体装置
Dutta et al. Demonstration of diamond-based Schottky pin diode with blocking voltage> 500 V
CN116013989B (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN109285894B (zh) 一种金刚石基多通道势垒调控场效应晶体管及其制备方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
KR840001605B1 (ko) 박막 트랜지스터
TWI726004B (zh) 鑽石電子元件
TW201448050A (zh) 半導體裝置的製造方法
CN109378312B (zh) 一种体掺杂金刚石基常关型场效应晶体管及其制备方法
CN118315413A (zh) 基于再生长稳定离子注入电流孔径的垂直结构Ga2O3场效应晶体管及制备方法
CN103928529B (zh) 4H-SiC金属半导体场效应晶体管
CN106876471B (zh) 双槽umosfet器件
KR102669198B1 (ko) 전력반도체 소자
CN114300538A (zh) 基于带源场板结构的pn结栅控氧化镓场效应晶体管及其制备方法
ES2763702B2 (es) Transistor de efecto campo (mosfet) y procedimiento de fabricacion del mismo
CN104078516A (zh) 基于离子注入的沟槽式浮动结碳化硅sbd器件及其制造方法
WO2022254059A1 (es) Transistor metal-aislante-semiconductor de efecto campo (misfet) de diamante para alta potencia con canal opto-activado y procedimiento de fabricación del mismo
CN108493111B (zh) 半导体器件制造方法
CN118369773A (zh) 形成氧化镍与氧化镓之间的pn异质结的方法和通过该方法制造的肖特基二极管
JP7198931B2 (ja) パワー半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19889618

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19889618

Country of ref document: EP

Kind code of ref document: A1