WO2020085022A1 - 通信装置及びレンジング方法 - Google Patents

通信装置及びレンジング方法 Download PDF

Info

Publication number
WO2020085022A1
WO2020085022A1 PCT/JP2019/038910 JP2019038910W WO2020085022A1 WO 2020085022 A1 WO2020085022 A1 WO 2020085022A1 JP 2019038910 W JP2019038910 W JP 2019038910W WO 2020085022 A1 WO2020085022 A1 WO 2020085022A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame
timing
transmission
external device
reception
Prior art date
Application number
PCT/JP2019/038910
Other languages
English (en)
French (fr)
Inventor
貴大 鈴木
サンヨプ キム
淳一 可児
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to US17/287,082 priority Critical patent/US11824748B2/en
Publication of WO2020085022A1 publication Critical patent/WO2020085022A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H04L43/0864—Round trip delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
    • H04L43/106—Active monitoring, e.g. heartbeat, ping or trace-route using time related information in packets, e.g. by adding timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/12—Network monitoring probes

Definitions

  • the present invention relates to a communication device and a ranging method.
  • SDN software-defined network
  • NFV network function virtualization
  • a PON Passive Optical Network
  • multiple ONUs are connected to one OLT, and multiple terminals under the ONU share one optical fiber to realize economic efficiency.
  • an MPCP multi-point control protocol
  • RTT Red Trip Time
  • RTT Rang Trip Time
  • Ranging is performed to measure the RTT for each ONU.
  • FIG. 6 is a diagram showing a ranging method.
  • the OLT creates a GATE frame in which the current time T1 is set and transmits it to the ONU.
  • the ONU Upon receiving the GATE frame, the ONU adds the time T4 obtained by adding the processing time T3 to the time T1 to the REPORT frame and transmits it to the OLT.
  • FIG. 7 is a functional block diagram showing the configuration of an OLT that performs ranging.
  • the upper layer processing unit of the OLT acquires the current time T1 and generates a GATE frame to which the time T1 is added.
  • the physical layer processing unit performs the encoding process of the GATE frame, and the IF board (data transfer unit) transmits the encoded GATE frame to the ONU.
  • the IF board of the OLT receives the REPORT frame transmitted from the ONU, and the physical layer processing unit performs a decoding process on the received frame signal.
  • the functions of the upper layer processing unit and the physical layer processing unit were realized by hardware implementation such as ASIC (Application Specific Integrated Circuit). Since the hardware can measure the times T1 and T2 with high accuracy, the RTT calculation can be realized by these functional blocks implemented by the hardware.
  • the hardware of the 10G-EPON (10Gigabit Ethernet (registered trademark) Passive Optical Network) standard measures time using a counter that counts 1 every 16 ns.
  • an object of the present invention is to provide a communication device and a ranging method that can convert the ranging process into software.
  • a transmission timing calculation unit that calculates the transmission timing of the first frame, based on the number of transmission bits from a predetermined timing until the first frame is transmitted, and the throughput in the own communication device, A transmission unit that transmits the first frame to an external device at the transmission timing, a reception unit that receives a second frame from the external device according to the first frame transmitted by the transmission unit, and a predetermined timing from the A reception timing calculation unit that calculates the reception timing of the second frame based on the number of received bits until the reception unit receives the second frame and the throughput, and from the reception of the first frame in the external device.
  • a round trip time calculation unit that calculates a round trip time of the external device Te is a communication device comprising a.
  • One aspect of the present invention includes a processor, and an interface circuit that transfers data output from the processor to an external device in a predetermined cycle and transfers data received from the external device in the cycle to the processor.
  • the processor includes a transmission timing calculation unit that calculates the transmission timing of the first frame based on the number of times of the cycle from a predetermined timing to the transmission of the first frame, and the interface that generates the first frame.
  • a frame generation unit that outputs to a circuit, a buffer that stores the data received by the interface circuit in each cycle, and a second frame transmitted from the external device according to the first frame from the predetermined timing.
  • the number of cycles until the interface circuit receives A reception timing calculation unit that calculates the reception timing of the second frame based on the shift from the start position of the cycle in which the second frame is received to the storage position of the second frame in the external device.
  • One aspect of the present invention is the communication device described above, wherein the communication device is a subscriber line terminal device.
  • One aspect of the present invention includes a processor and an interface circuit that transfers data received from an external device in a predetermined cycle to the processor and transfers data output from the processor to the external device in the cycle.
  • the processor includes a buffer for storing the data received by the interface circuit in each cycle, the number of the cycles from a predetermined timing until the interface circuit receives the first frame, and the buffer in the buffer.
  • the first A processing time calculation unit that calculates a processing time from the reception of the frame to the transmission of the second frame, The second frame is generated in response to the reception of the first frame, and the second frame is transmitted by adding the processing time to the processing time or the transmission timing of the first frame read from the first frame.
  • a frame generation unit that sets timing and outputs the frame to the interface circuit.
  • One aspect of the present invention is the above communication device, wherein the communication device is a subscriber line terminating device.
  • a transmission timing calculation step of calculating the transmission timing of the first frame, based on the number of transmission bits from a predetermined timing to transmitting the first frame, and the throughput in the own communication device A transmission step of transmitting the first frame to an external device at the transmission timing, a reception step of receiving a second frame from the external device according to the first frame transmitted in the transmission step, and a predetermined timing from the From the reception of the first frame in the external device, a reception timing calculation step of calculating the reception timing of the second frame based on the number of received bits until the second frame is received in the reception step, and the throughput.
  • the processing time it took to send the second frame and And the transmission timing a ranging method having a round-trip time calculating step of calculating a round trip time of the external device by using said reception timing.
  • One aspect of the present invention is a transfer step in which the interface circuit transfers the data output from the processor to an external device in a predetermined cycle, and transfers the data received from the external device in the cycle to the processor,
  • a transmission timing calculation step in which the processor calculates the transmission timing of the first frame based on the number of times of the cycle from a predetermined timing to the transmission of the first frame; and the interface circuit by generating the first frame.
  • a frame generation step of outputting, a buffering step of storing the data received by the interface circuit in a buffer for each period, and a first frame transmitted from the external device according to the first frame from the predetermined timing.
  • a reception timing calculation step for calculating the reception timing of the second frame based on the number of cycles and the shift from the start position of the cycle in which the second frame is received in the buffer to the storage position of the second frame
  • a round for calculating a round trip time of the external device by using the processing time taken from the reception of the first frame to the transmission of the second frame in the external device, the transmission timing, and the reception timing. And a trip time calculating step.
  • One aspect of the present invention is a transfer step in which the interface circuit transfers the data received from the external device in each predetermined cycle to the processor, and transfers the data output from the processor to the external device in each cycle.
  • a buffering step in which the processor stores the data received by the interface circuit in a buffer for each cycle; a number of times of the cycle from a predetermined timing until the interface circuit receives a first frame; Based on the shift from the beginning position of the cycle in which the first frame is received in the buffer to the storage position of the first frame, and the number of times of the cycle from the predetermined timing to the transmission of the second frame, A process for calculating the processing time from the reception of the first frame to the transmission of the second frame In the time calculation step, the second frame is generated according to the reception of the first frame, and the processing time is added to the processing time or the transmission timing of the first frame read from the first frame. And a frame generation step of setting the transmission timing of the second frame and outputting it to the interface circuit.
  • FIG. 3 is a functional block diagram of an OLT according to an exemplary embodiment of the present invention. It is a figure which shows the transfer method in the IF board by the same embodiment. It is a figure which shows the state of the buffer of OLT by the same embodiment. It is a functional block diagram of ONU by the embodiment. It is a figure which shows the state of the buffer of ONU by the embodiment. It is a figure which shows the ranging method by a prior art. It is a functional block diagram which shows the structure of OLT which performs ranging by a prior art.
  • the data transfer unit of the OLT is configured by hardware, and the upper layer processing unit and the physical layer processing unit are implemented by software.
  • the data transfer unit periodically transfers data during a time period during which downlink communication is performed, and periodically receives data during a time period during which uplink communication is performed.
  • the OLT calculates the transmission / reception time of the currently processed frame based on the number of transfer bits, the number of transfers, and the throughput by the functions of the upper layer processing unit and the physical layer processing unit realized by software. This makes it possible to acquire time information that is not affected by fluctuations in the processing time of physical layer processing.
  • the ranging function can be implemented by software.
  • various standards can be realized by common general-purpose hardware.
  • FIG. 1 is a functional block diagram showing the configuration of the OLT 1 according to this embodiment.
  • the OLT 1 includes a general-purpose processor 2 and an IF board 3.
  • the general-purpose processor 2 is a CPU, GPU, etc.
  • the general-purpose processor 2 realizes the functions of the upper layer processing unit 21 and the physical layer processing unit 22 by software.
  • the upper layer processing unit 21 includes a T1 calculation unit 211, a frame generation unit 212, a T2 calculation unit 213, and an RTT calculation unit 214.
  • the T1 calculator 211 calculates the transmission time T1 of the GATE frame.
  • the frame generation unit 212 generates a GATE frame with time T1 added.
  • the T2 calculator 213 calculates the reception time T2 of the REPORT frame in OLT1.
  • the RTT calculation unit 214 calculates the RTT using the transmission time T1 of the GATE frame, the reception time T2 of the REPORT frame, and the processing time T3 of the ONU 5.
  • the RTT calculation unit 214 reads the processing time T3 from the REPORT frame or the time T4 obtained by adding the processing time T3 to the time T1 and uses it for the RTT calculation.
  • the physical layer processing unit 22 has an encoding processing unit 221 and a decoding processing unit 222.
  • the coding processing unit 221 performs coding processing on the frame of the downlink signal generated by the frame generation unit 212 and outputs the frame to the IF board 3.
  • the encoding processing unit 221 has a buffer 231 that temporarily stores a downlink signal frame.
  • the buffer 231 may be provided outside the encoding processing unit 221.
  • the decoding processing unit 222 performs decoding processing on the data of the upstream signal transferred from the IF board 3.
  • the decoding processing unit 222 has a buffer 232 that temporarily stores the data to be decoded.
  • the buffer 232 may be provided outside the decoding processing unit 222.
  • the IF board 3 is a hardware data communication unit.
  • the IF board 3 has a downlink transfer unit 31 and an uplink transfer unit 32.
  • the downlink transfer unit 31 converts the frame of the downlink signal generated by the encoding processing unit 221 from an electric signal to an optical signal, and periodically transfers the frame to the ONU 5 in a time zone in which downlink communication is performed.
  • the upstream transfer unit 32 periodically receives upstream optical signals during the time period in which the ONU 5 performs upstream communication, converts them into electrical signals, and transfers them to the decoding processing unit 222.
  • FIG. 2 is a diagram showing a transfer method in the IF board 3.
  • the downlink transfer unit 31 periodically and continuously transfers a downlink signal (continuous signal) composed of m-bit data generated by the general-purpose processor 2.
  • the upstream transfer unit 32 periodically and continuously receives upstream signals (continuous signals) composed of m-bit data at the same timing as the transmission of the downstream signals from the downstream transfer unit 31 or at a fixed time difference. To do.
  • FIG. 3 is a diagram showing the states of the buffers 231 and 232 when the OLT 1 transmits and receives the PON frame.
  • FIG. 3A shows a downlink signal stored in the buffer 231
  • FIG. 3B shows an uplink signal stored in the buffer 232.
  • new downstream signal and upstream signal data are sequentially written into the buffers 231 and 232.
  • the IF board 3 periodically and continuously transfers the data of the m-bit upstream signal or downstream signal generated by the general-purpose processor 2.
  • the calculation unit 211 calculates the transmission time T1 of the GATE frame by the following equation (1).
  • Throughput is the throughput of the system (between OLT1 and ONU5).
  • n ⁇ m is the number of transmission bits from the reference time to the transfer of the GATE frame.
  • the frame generation unit 212 After calculating the transmission time T1, the frame generation unit 212 generates a GATE frame in which the transmission time T1 is set, and instructs the encoding processing unit 221 to transmit the generated GATE frame at the beginning of the n-th cycle transfer. Output.
  • the encoding processing unit 221 performs an encoding process on the generated GATE frame and outputs it to the downlink transfer unit 31.
  • the downlink transfer unit 31 converts the encoded GATE frame into an optical signal and transmits the optical signal to the ONU 5 at the beginning of the n-th transfer cycle.
  • the transmission time of the frame is made constant in consideration of the fluctuation. For example, when the transfer cycle is 3 ms and the processing completion timing of the CPU / GPU fluctuates from 6 ms to ⁇ 0.1 ms, the worst processing completion timing is 6.1 ms. Therefore, in the general-purpose processor 2, the transfer timing of the GATE frame is fixed as the third time (9 ms constraint time) with a margin. This makes it possible to assume that the GATE frame transmission process in the general-purpose processor 2 (CPU / GPU) has been completed by the time of the n-th transfer.
  • the upstream transfer unit 32 of the OLT 1 When the upstream transfer unit 32 of the OLT 1 receives the REPORT frame of the upstream signal from the ONU 5 corresponding to the GATE frame, the upstream transfer unit 32 transfers to the general-purpose processor 2 at the timing of the n'th (n ⁇ n ') transfer cycle from the reference time. Transfer the data of the continuous signal including the GATE frame. Even when the ONU 5 transmits the REPORT frame at the timing of the beginning of the transfer cycle, a shift from the beginning of the transfer cycle occurs at the time of reception at the OLT 1 due to the propagation delay of the fiber. When passing through the same transmission line, the same propagation delay occurs in both frames, and the same shift occurs.
  • the decoding processing unit 222 writes the data transferred from the upstream transfer unit 32 into the buffer 232, performs a decoding process, and detects a frame. As shown in FIG. 3B, when the head of the REPORT frame is stored at the l-th bit from the head position of the buffer 232, the T2 calculating unit 213 of the upper layer processing unit 21 sets the time T2 to the following formula (2 ).
  • n ′ ⁇ m is the number of received bits from the reference time until the REPORT frame is received.
  • Expression (2) is used when the reference time is the same in the cycle of the upstream transfer unit 32 and the cycle of the downstream transfer unit 31.
  • the decoding processing unit 222 calculates the time difference between the reference times by the formula ( Add to the calculation result of 2).
  • the number of bits corresponding to the time difference may be added to the denominator of Expression (2).
  • the RTT calculation unit 214 acquires the processing time T3 or time T4 set by the ONU from the REPORT frame.
  • the processing time T3 is the processing time from the reception of the GATE frame by the ONU to the transmission of the REPORT frame.
  • the time T4 is the time obtained by adding the processing time T3 to the time T1 set in the GATE frame.
  • the frame generation unit 212 does not have to set the time T1 in the GATE frame.
  • the RTT is represented by the following equation (3). Therefore, the RTT calculation unit 214 may calculate the RTT by the following equation (3).
  • FIG. 4 is a block diagram showing the configuration of the ONU 5 according to this embodiment.
  • the ONU 5 includes an IF board 6 and a general-purpose processor 7.
  • the IF board 6 is a hardware data communication unit.
  • the IF board 6 has a downlink transfer unit 61 and an uplink transfer unit 62.
  • the downlink transfer unit 61 periodically receives a downlink optical signal, converts it into an electric signal, and transfers it to the general-purpose processor 7 during a time period in which the OLT 1 performs downlink communication.
  • the upstream transfer unit 62 converts the frame of the upstream signal generated by the general-purpose processor 7 from an electric signal to an optical signal, and periodically transfers the frame to the OLT 1 in the time zone in which the ONU 5 performs upstream communication.
  • the general-purpose processor 7 is a CPU, GPU, etc.
  • the general-purpose processor 7 realizes the functions of the physical layer processing unit 71 and the upper layer processing unit 73 by software.
  • the physical layer processing unit 71 has a decoding processing unit 711 and an encoding processing unit 712.
  • the decoding processing unit 711 performs a decoding process on the data of the downlink signal transferred from the downlink transfer unit 61.
  • the decryption processing unit 711 has a buffer 721 that temporarily stores data to be decrypted.
  • the buffer 721 may be provided outside the decoding processing unit 711.
  • the encoding processing unit 712 has a buffer 722 that temporarily stores a frame of an upstream signal.
  • the encoding processing unit 712 performs encoding processing on the frame of the upstream signal generated by the upper layer processing unit 73 and outputs the frame to the upstream transfer unit 62.
  • the encoding processing unit 712 has a buffer 722 that temporarily stores a frame of an upstream signal.
  • the buffer 722 may be provided outside the encoding processing unit 712.
  • the upper layer processing unit 73 has a T3 calculating unit 731 and a frame generating unit 732.
  • the T3 calculator 731 calculates the processing time T3 in the ONU 5.
  • the processing time T3 is the time taken for the processing from the reception of the GATE frame to the transmission of the REPORT frame.
  • the frame generation unit 732 generates a REPORT frame in which the processing time T3 calculated by the T3 calculation unit 731 is set, and outputs the REPORT frame to the encoding processing unit 712.
  • FIG. 5 is a diagram showing the states of the buffers 721 and 722 when the ONU 5 generates the REPORT frame after receiving the GATE frame.
  • FIG. 5A shows downlink signal data (continuous signal) stored in the buffer 721
  • FIG. 5B shows uplink signal data (continuous signal) stored in the buffer 722. Note that new data is sequentially written in the buffers 721 and 722.
  • the downstream transfer unit 61 of the ONU 5 receives the downstream optical signal from the OLT 1, converts it into an electrical signal, and transfers it to the general-purpose processor 7.
  • the decoding processing unit 711 writes the data transferred from the downlink transfer unit 61 in the buffer 721 and performs the decoding process.
  • the decoding processing unit 711 detects the GATE frame in the continuous signal reception of the n-th cycle from the reference time (timing) time.
  • the decoding processing unit 711 calculates the T3 calculation 731 based on the decoded GATE frame, the number n of transfer cycles when the GATE frame is received, and the synchronization position 1 which is a deviation from the start position of the transfer cycle when the GATE frame is received. Output to.
  • the T3 calculation 731 calculates the processing time T3 by the following equation (4) when the REPORT frame is output at the beginning of the transfer cycle of the transmission count n ′ times after receiving the GATE frame in the nth transfer cycle.
  • the T3 calculation 731 calculates the time difference between the reference times by the formula (4). Add to the calculation result of.
  • the frame generation unit 732 generates a REPORT frame to which the processing time T3 is added and outputs it to the physical layer processing unit 71.
  • the frame generation unit 732 generates a REPORT frame having a time T4 obtained by adding the processing time T3 to the time T1 acquired from the GATE frame, and outputs the REPORT frame to the physical layer processing unit 71.
  • the encoding processing unit 712 of the physical layer processing unit 71 performs encoding processing on the generated REPORT frame.
  • the upstream transfer unit 62 converts the REPORT frame into an optical signal and transfers the optical signal to the OLT 1 at the beginning of the n'th transfer cycle.
  • the OLT 1 of the present embodiment transmits / receives an optical signal under hardware control, and based on the number of interrupts from the hardware to the CPU in a fixed cycle, the OLT 1 does not directly acquire the time from the clock, T1 and T2 are obtained by calculation. Further, the ONU 5 transmits and receives an optical signal under hardware control, and based on the number of interrupts from the hardware to the CPU in a fixed cycle, the ONU 5 does not directly acquire the time from the clock but acquires T3 by software calculation. Therefore, the ranging process can be implemented as software.
  • the communication device includes the transmission timing calculation unit, the transmission unit, the reception unit, the reception timing calculation unit, and the round trip time calculation unit.
  • the transmission timing calculation unit calculates the transmission timing of the first frame based on the number of transmission bits from the predetermined timing until the first frame is transmitted and the throughput of the communication device itself.
  • the transmission timing calculation unit is the T1 calculation unit 211
  • the first frame is the GATE frame.
  • the transmission unit transmits the first frame generated by the frame generation unit to the external device at the transmission timing.
  • the first transmission unit is the downlink transfer unit 31, and the external device is the ONU.
  • the receiving unit receives the second frame from the external device according to the first frame transmitted by the transmitting unit.
  • the receiving unit is the upstream transfer unit 32, and the second frame is the REPORT frame.
  • the reception timing calculation unit calculates the reception timing of the second frame based on the number of received bits from a predetermined timing until the reception unit receives the second frame and the throughput.
  • the reception timing calculation unit is the T2 calculation unit 213.
  • the round trip time calculation unit is configured such that the processing time required from the reception of the first frame to the transmission of the second frame in the external device, the transmission timing calculated by the transmission timing calculation unit, and the reception timing calculated by the reception timing calculation unit Is used to calculate the round trip time of the external device.
  • the round trip time calculation unit is the RTT calculation unit 214.
  • the communication device may further include a frame generation unit that generates the first frame in which the transmission timing calculated by the transmission timing calculation unit is set.
  • the frame generation unit is the frame generation unit 212.
  • the round trip time calculation unit may acquire the processing time in the external device from the second frame, or may acquire the result of adding the processing time in the external device to the transmission timing.
  • the communication device such as the OLT calculates the transmission time of the data to be transmitted from the own device by using the number of transmission bits from a certain timing and the throughput of the own device, and sets the data in the set frame.
  • the calculated transmission time is inserted and output to the transmission line.
  • the communication device calculates the reception time of the received data by using the number of received bits from a certain timing and the throughput of the device itself.
  • the communication device can measure the round trip time with high accuracy using the calculated transmission time and reception time.
  • the communication device includes a processor and an interface circuit.
  • the communication device is the OLT 1
  • the processor is the general-purpose processor 2
  • the interface circuit is the IF board 3.
  • the interface circuit transfers the data output from the processor to the external device in a predetermined cycle, and transfers the data received from the external device in the predetermined cycle to the processor.
  • the processor includes a transmission timing calculation unit, a frame generation unit, a buffer, a reception timing calculation unit, and a round trip time calculation unit.
  • the transmission timing calculation unit calculates the transmission timing of the first frame based on the number of cycles from the predetermined timing to the transmission of the first frame.
  • the frame generation unit generates the first frame and outputs it to the interface circuit.
  • the buffer stores the data received by the interface circuit in each predetermined cycle.
  • the reception timing calculation unit determines the number of cycles from the predetermined timing until the interface circuit receives the second frame transmitted from the external device according to the first frame, and the beginning of the cycle in which the second frame is received in the buffer.
  • the reception timing of the second frame is calculated on the basis of the shift from the position to the storage position of the second frame.
  • the round trip time calculation unit is configured such that the processing time required from the reception of the first frame to the transmission of the second frame in the external device, the transmission timing calculated by the transmission timing calculation unit, and the reception timing calculated by the reception timing calculation unit Is used to calculate the round trip time with the external device.
  • a communication device such as a subscriber line terminal device (OLT) includes a general-purpose processor such as a CPU / GPU and an IF board that transfers an external signal to a server that is general-purpose hardware that configures the communication device.
  • the IF board which is hardware, periodically transfers the data processed by the general-purpose processor.
  • the general-purpose processor calculates the time T1 at which the GATE frame is transferred next based on the transfer count, and calculates the transfer count until the REPORT frame is received and the bit shift from the buffer head to the position where the frame is stored. Based on this, the reception time T2 of the REPORT frame is calculated.
  • the general-purpose processor can measure the round trip time with high accuracy by using the calculated times T1 and T2.
  • the communication device includes a processor and an interface circuit.
  • the communication device is the ONU 5
  • the general-purpose processor is the general-purpose processor 7
  • the interface circuit is the IF board 6.
  • the interface circuit transfers the data received from the external device in a predetermined cycle to the processor, and transfers the data output from the processor to the external device in the predetermined cycle.
  • the external device is OLT1.
  • the general-purpose processor includes a buffer, a processing time calculation unit, and a frame generation unit.
  • the buffer has a predetermined number of cycles from the predetermined timing until the interface circuit receives the first frame, a shift from the beginning position of the cycle in which the first frame is received in the buffer to the storage position of the first frame, and a predetermined cycle.
  • the processing time from the reception of the first frame to the transmission of the second frame is calculated based on the number of cycles from the timing of 1 to the transmission of the second frame.
  • the frame generation unit generates a second frame in response to the reception of the first frame and transmits the processing time calculated by the processing time calculation unit to the generated second frame or the transmission of the first frame read from the first frame.
  • the transmission timing of the second frame obtained by adding the calculated processing time to the timing is set and output to the interface circuit.
  • a communication device such as a subscriber line terminating device (ONU) is configured by a general-purpose processor such as a CPU / GPU and an IF board that transfers an external signal to a server, and the IF board that is hardware is a general-purpose processor. It has a transfer function of periodically transferring the data processed by the processor.
  • the general-purpose processor based on the number of transfers until the GATE frame is received, the bit shift from the head of the buffer to the position where the GATE frame is stored, and the number of transfers until the REPORT frame is transmitted, determines the GATE frame in the ONU. It is possible to highly accurately calculate the processing time T3 from the reception of the above to the output of the frame after the generation processing of the REPORT frame.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

通信装置は、所定のタイミングから第一フレームを送信するまでの送信ビット数と、スループットとに基づいて、第一フレームの送信タイミングを算出する送信タイミング算出部と、第一フレームを送信タイミングに外部装置に送信する送信部と、第一フレームに応じて外部装置から第二フレームを受信する受信部と、所定のタイミングから受信部が第二フレームを受信するまでの受信ビット数と、スループットとに基づいて第二フレームの受信タイミングを算出する受信タイミング算出部と、外部装置において第一フレームの受信から第二フレームの送信までにかかった処理時間と、送信タイミングと、受信タイミングとを用いてラウンドトリップタイムを算出するラウンドトリップタイム算出部と、を備える。

Description

通信装置及びレンジング方法
　本発明は、通信装置及びレンジング方法に関する。
　近年、ネットワーク分野ではＳＤＮ（software-defined network）やＮＦＶ（networkfunction virtualization）が注目されており、ネットワーク装置を汎用ハードウェアとソフトウェアとで構成することによって、装置の柔軟性の向上を狙った取り組みが盛んに検討されている。光アクセスシステムに関してもＳＤＮ／ＮＦＶの適用が検討されており、ＯＬＴ（optical line terminal；加入者線端局装置）をソフトウェアで実装する検討が成されている。ＯＬＴの上位層処理機能として、ＯＬＴとＯＮＵ（optical network unit；加入者線終端装置）との間の伝送時間を測定するレンジング（例えば、非特許文献１参照）がある。しかし、このレンジングには、ｎｓ（ナノ秒）オーダーの高精度な時間測定が必要であるため、ソフトウェア化が困難とされている。
　ＰＯＮ（Passive Optical Network；受動光ネットワーク）システムにおいては、１台のＯＬＴに複数台のＯＮＵが接続されており、ＯＮＵ配下の複数端末が１本の光ファイバを共用することで経済化を実現している。ＰＯＮシステムにおいては、上り信号の衝突を避けるため、ＭＰＣＰ（multi-point control protocol）機能が実装されている。ＭＰＣＰでは、ＯＬＴと接続されている複数台のＯＮＵそれぞれの伝送遅延であるＲＴＴ（Round Trip Time；ラウンドトリップタイム）を求め、これら伝送遅延の差に基づいてＯＮＵの上り信号の送信時間を決定する。それぞれのＯＮＵに対してＲＴＴを測定するために、レンジングが行われる。
　図６は、レンジング方法を示す図である。レンジングではまず、ＯＬＴが現在の時刻Ｔ１を設定したＧＡＴＥフレームを作成し、ＯＮＵに送信する。ＧＡＴＥフレームを受信したＯＮＵは、時刻Ｔ１に、処理にかかった時間Ｔ３を加算した時刻Ｔ４をＲＥＰＯＲＴフレームに付加して、ＯＬＴに送信する。ＯＬＴは、時刻Ｔ２にＲＥＰＯＲＴフレームを受信すると、Ｔ２－Ｔ４＝Ｔ２－Ｔ１－Ｔ３を計算し、ＲＴＴを測定する。
　図７は、レンジングを行うＯＬＴの構成を示す機能ブロック図である。ＯＬＴの上位層処理部は、現在の時刻Ｔ１を取得し、時刻Ｔ１を付与したＧＡＴＥフレームを生成する。
物理層処理部は、ＧＡＴＥフレームの符号化処理を行い、ＩＦボード（データ転送部）は、符号化されたＧＡＴＥフレームをＯＮＵに送信する。ＯＬＴのＩＦボードは、ＯＮＵから送信されたＲＥＰＯＲＴフレームを受信し、物理層処理部は、受信したフレーム信号に復号化処理を行う。上位層処理部は、現在の時刻Ｔ２を取得し、受信したＲＥＰＯＲＴフレームに付与されている時刻情報が示す時刻Ｔ４と、取得した時刻Ｔ２とを用いてＲＴＴ（＝Ｔ２－Ｔ４）を算出する。
　従来は、上位層処理部や物理層処理部の機能をＡＳＩＣ（Application Specific Integrated Circuit）等のハードウェア実装により実現している。ハードウェアにおいては時刻Ｔ１、Ｔ２の時間測定を高精度に行うことが可能であるため、ハードウェアで実装されたこれらの機能ブロックによりＲＴＴ算出が実現できる。１０Ｇ－ＥＰＯＮ（10GigabitEthernet(登録商標) Passive Optical Network）の規格のハードウェアは、１６ｎｓに１カウントを行うカウンターを用いて時間を計測している。
　しかし、ＯＬＴをソフトウェア実装する場合に、ＣＰＵ（central processing unit）やＧＰＵ（Graphics Processing Unit）において時刻の取得をｎｓオーダーで実現することはできない。ＣＰＵでの時刻の取得は最低でもμｓ（マイクロ秒）オーダーである。加えて、ソフトウェア処理においては、フレーム生成や物理層処理に関しても処理時間が揺らぐために、高精度なＲＴＴを取得できない。
　上記事情に鑑み、本発明は、レンジング処理をソフトウェア化することができる通信装置及びレンジング方法を提供することを目的としている。
　本発明の一態様は、所定のタイミングから第一フレームを送信するまでの送信ビット数と、自通信装置におけるスループットとに基づいて、前記第一フレームの送信タイミングを算出する送信タイミング算出部と、前記第一フレームを前記送信タイミングに外部装置に送信する送信部と、前記送信部が送信した前記第一フレームに応じて前記外部装置から第二フレームを受信する受信部と、所定のタイミングから前記受信部が前記第二フレームを受信するまでの受信ビット数と、前記スループットとに基づいて前記第二フレームの受信タイミングを算出する受信タイミング算出部と、前記外部装置において前記第一フレームの受信から前記第二フレームの送信までにかかった処理時間と、前記送信タイミングと、前記受信タイミングとを用いて前記外部装置のラウンドトリップタイムを算出するラウンドトリップタイム算出部と、を備える通信装置である。
　本発明の一態様は、プロセッサと、前記プロセッサから出力されたデータを外部装置に所定の周期ごとに転送し、前記外部装置から前記周期ごとに受信したデータを前記プロセッサに転送するインタフェース回路とを備え、前記プロセッサは、所定のタイミングから第一フレームの送信までの前記周期の回数に基づいて前記第一フレームの送信タイミングを算出する送信タイミング算出部と、前記第一フレームを生成して前記インタフェース回路に出力するフレーム生成部と、前記インタフェース回路が受信した前記データを前記周期ごとに格納するバッファと、前記所定のタイミングから、前記第一フレームに応じて前記外部装置から送信された第二フレームを前記インタフェース回路が受信するまでの前記周期の回数と、前記バッファにおける前記第二フレームを受信した前記周期の先頭の位置から前記第二フレームの格納位置までのずれとに基づいて前記第二フレームの受信タイミングを算出する受信タイミング算出部と、前記外部装置において前記第一フレームの受信から前記第二フレームの送信までにかかった処理時間と、前記送信タイミングと、前記受信タイミングとを用いて前記外部装置のラウンドトリップタイムを算出するラウンドトリップタイム算出部と、を備える通信装置である。
　本発明の一態様は、上述の通信装置であって、前記通信装置は、加入者線端局装置である。
　本発明の一態様は、プロセッサと、外部装置から所定の周期ごとに受信したデータを前記プロセッサに転送し、前記プロセッサから出力されたデータを前記周期ごとに前記外部装置に転送するインタフェース回路とを備え、前記プロセッサは、前記インタフェース回路が受信した前記データを前記周期ごとに格納するバッファと、所定のタイミングから、前記インタフェース回路が第一フレームを受信するまでの前記周期の回数と、前記バッファにおける前記第一フレームを受信した前記周期の先頭の位置から前記第一フレームの格納位置までのずれと、前記所定のタイミングから第二フレームの送信までの前記周期の回数とに基づいて、前記第一フレームの受信から前記第二フレームの送信までの処理時間を算出する処理時間算出部と、前記第一フレームの受信に応じて前記第二フレームを生成し、前記処理時間、又は、前記第一フレームから読み出した当該第一フレームの送信タイミングに前記処理時間を加算した前記第二フレームの送信タイミングを設定して前記インタフェース回路に出力するフレーム生成部と、を備える通信装置である。
　本発明の一態様は、上述の通信装置であって、前記通信装置は、加入者線終端装置である。
　本発明の一態様は、所定のタイミングから第一フレームを送信するまでの送信ビット数と、自通信装置におけるスループットとに基づいて、前記第一フレームの送信タイミングを算出する送信タイミング算出ステップと、前記第一フレームを前記送信タイミングに外部装置に送信する送信ステップと、前記送信ステップにおいて送信した前記第一フレームに応じて前記外部装置から第二フレームを受信する受信ステップと、所定のタイミングから前記受信ステップにおいて前記第二フレームを受信するまでの受信ビット数と、前記スループットとに基づいて前記第二フレームの受信タイミングを算出する受信タイミング算出ステップと、前記外部装置において前記第一フレームの受信から前記第二フレームの送信までにかかった処理時間と、前記送信タイミングと、前記受信タイミングとを用いて前記外部装置のラウンドトリップタイムを算出するラウンドトリップタイム算出ステップと、を有するレンジング方法である。
　本発明の一態様は、インタフェース回路が、プロセッサから出力されたデータを外部装置に所定の周期ごとに転送し、前記外部装置から前記周期ごとに受信したデータを前記プロセッサに転送する転送ステップと、前記プロセッサが、所定のタイミングから第一フレームの送信までの前記周期の回数に基づいて前記第一フレームの送信タイミングを算出する送信タイミング算出ステップと、前記第一フレームを生成して前記インタフェース回路に出力するフレーム生成ステップと、前記インタフェース回路が受信した前記データを前記周期ごとにバッファに格納するバッファリングステップと、前記所定のタイミングから、前記第一フレームに応じて前記外部装置から送信された第二フレームを前記インタフェース回路が受信するまでの前記周期の回数と、前記バッファにおける前記第二フレームを受信した前記周期の先頭の位置から前記第二フレームの格納位置までのずれとに基づいて前記第二フレームの受信タイミングを算出する受信タイミング算出ステップと、前記外部装置において前記第一フレームの受信から前記第二フレームの送信までにかかった処理時間と、前記送信タイミングと、前記受信タイミングとを用いて前記外部装置のラウンドトリップタイムを算出するラウンドトリップタイム算出ステップと、を有するレンジング方法である。
　本発明の一態様は、インタフェース回路が、外部装置から所定の周期ごとに受信したデータをプロセッサに転送し、前記プロセッサから出力されたデータを前記周期ごとに前記外部装置に転送する転送ステップと、前記プロセッサが、前記インタフェース回路が受信した前記データを前記周期ごとにバッファに格納するバッファリングステップと、所定のタイミングから、前記インタフェース回路が第一フレームを受信するまでの前記周期の回数と、前記バッファにおける前記第一フレームを受信した前記周期の先頭の位置から前記第一フレームの格納位置までのずれと、前記所定のタイミングから第二フレームの送信までの前記周期の回数とに基づいて、前記第一フレームの受信から前記第二フレームの送信までの処理時間を算出する処理時間算出ステップと、前記第一フレームの受信に応じて前記第二フレームを生成し、前記処理時間、又は、前記第一フレームから読み出した当該第一フレームの送信タイミングに前記処理時間を加算した前記第二フレームの送信タイミングを設定して前記インタフェース回路に出力するフレーム生成ステップと、を有するレンジング方法である。
　本発明により、レンジング処理をソフトウェア化することが可能となる。
本発明の実施形態によるＯＬＴの機能ブロック図である。 同実施形態によるＩＦボードにおける転送方法を示す図である。 同実施形態によるＯＬＴのバッファの状態を示す図である。 同実施形態によるＯＮＵの機能ブロック図である。 同実施形態によるＯＮＵのバッファの状態を示す図である。 従来技術によるレンジング方法を示す図である。 従来技術によるレンジングを行うＯＬＴの構成を示す機能ブロック図である。
　以下、図面を参照しながら本発明の実施形態を詳細に説明する。
　まず、レンジングの処理をソフトウェアで行うＯＬＴの構成と処理を説明する。本実施形態では、ＯＬＴのデータ転送部をハードウェアで構成し、上位層処理部及び物理層処理部を、ソフトウェアにより実装する。データ転送部は、下り通信を行う時間帯において周期的にデータ転送を行い、上り通信を行う時間帯において周期的にデータ受信を行う。ＯＬＴは、ソフトウェアにより実現される上位層処理部及び物理層処理部の機能により、転送ビット数、転送回数、及び、スループットに基づいて、現在処理中のフレームの送受信時刻を算出する。これにより、物理層処理の処理時間の揺らぎの影響がない時刻情報を取得できる。
　本実施形態によれば、レンジング機能をソフトウェア実装することができる。加えて、ＯＬＴのデータ転送部以外の機能部をソフトウェア実装することにより、様々な規格を共通の汎用ハードウェアで実現することができる。
　図１は、本実施形態によるＯＬＴ１の構成を示す機能ブロック図である。ＰＯＮシステムにおいては、１台のＯＬＴ１に、１台以上のＯＮＵ５が接続される。同図では、ＯＮＵ５を１台のみ示している。同図に示すように、ＯＬＴ１は、汎用プロセッサ２と、ＩＦボード３とを備える。
　汎用プロセッサ２は、ＣＰＵ、ＧＰＵ等である。汎用プロセッサ２は、ソフトウェアにより上位層処理部２１及び物理層処理部２２の機能を実現する。
　上位層処理部２１は、Ｔ１算出部２１１、フレーム生成部２１２、Ｔ２算出部２１３及びＲＴＴ算出部２１４を有する。Ｔ１算出部２１１は、ＧＡＴＥフレームの送信時刻Ｔ１を算出する。フレーム生成部２１２は、時刻Ｔ１を付与したＧＡＴＥフレームを生成する。Ｔ２算出部２１３は、ＯＬＴ１におけるＲＥＰＯＲＴフレームの受信時刻Ｔ２を算出する。ＲＴＴ算出部２１４は、ＧＡＴＥフレームの送信時刻Ｔ１と、ＲＥＰＯＲＴフレームの受信時刻Ｔ２と、ＯＮＵ５における処理時間Ｔ３とを用いて、ＲＴＴを算出する。ＲＴＴ算出部２１４は、ＲＥＰＯＲＴフレームから処理時間Ｔ３を読み出すか、時刻Ｔ１に処理時Ｔ３を加算した時刻Ｔ４を読み出し、ＲＴＴの算出に用いる。
　物理層処理部２２は、符号化処理部２２１及び復号化処理部２２２を有する。符号化処理部２２１は、フレーム生成部２１２が生成した下り信号のフレームに符号化処理を行い、ＩＦボード３へ出力する。符号化処理部２２１は、下り信号のフレームを一時的に記憶するバッファ２３１を有する。なお、バッファ２３１を符号化処理部２２１の外部に備えてもよい。復号化処理部２２２は、ＩＦボード３から転送された上り信号のデータに復号化処理を行う。復号化処理部２２２は、復号化対象のデータを一時的に記憶するバッファ２３２を有する。なお、バッファ２３２を復号化処理部２２２の外部に備えてもよい。
　ＩＦボード３は、ハードウェアのデータ通信部である。ＩＦボード３は、下り転送部３１及び上り転送部３２を有する。下り転送部３１は、符号化処理部２２１が生成した下り信号のフレームを電気信号から光信号に変換し、下り通信を行う時間帯において周期的にＯＮＵ５に転送する。上り転送部３２は、ＯＮＵ５が上り通信を行う時間帯において、周期的に上りの光信号を受信し、電気信号に変換して復号化処理部２２２に転送する。
　図２は、ＩＦボード３における転送方法を示す図である。下り転送部３１は、図２（ａ）に示すように、汎用プロセッサ２が生成したｍビットのデータからなる下り信号（連続信号）を周期的に連続して転送する。また、上り転送部３２は、下り転送部３１からの下り信号の送信と同じタイミングで、又は、一定の時間差で、ｍビットのデータからなる上り信号（連続信号）を周期的に連続して受信する。
　図３は、ＯＬＴ１がＰＯＮフレームを送受信した際のバッファ２３１、２３２の状態を示す図である。図３（ａ）はバッファ２３１に記憶される下り信号を示し、図３（ｂ）はバッファ２３２に記憶される上り信号を示す。なお、バッファ２３１、２３２にはそれぞれ、逐次新しい下り信号、上り信号のデータ（連続信号）が書き込まれる。図２に示したように、ＩＦボード３は、汎用プロセッサ２が生成したｍビットの上り信号又は下り信号のデータを周期的に連続転送している。基準となる時刻（タイミング）を０、時刻０を先頭とする周期を０回目の転送としたときに、基準となる時間からｎ回目の周期の転送時にレンジング用のＧＡＴＥフレームを送信する場合、Ｔ１算出部２１１は、以下の式（１）によって、ＧＡＴＥフレームの送信時刻Ｔ１を計算する。
Figure JPOXMLDOC01-appb-M000001
　なお、Throughputは、システム（ＯＬＴ１とＯＮＵ５間）のスループットである。また、ｎ×ｍは、基準となる時刻からＧＡＴＥフレームを転送するまでの送信ビット数である。送信時刻Ｔ１の計算後、フレーム生成部２１２は、送信時刻Ｔ１を設定したＧＡＴＥフレームを生成し、生成したＧＡＴＥフレームがｎ回目の周期の転送における先頭で送信されるように符号化処理部２２１へ出力する。符号化処理部２２１は、生成されたＧＡＴＥフレームに符号化処理を行い、下り転送部３１に出力する。下り転送部３１は、符号化されたＧＡＴＥフレームを光信号に変換し、ｎ回目の転送周期の先頭でＯＮＵ５に送信する。　　
　汎用プロセッサ２に用いられるＣＰＵ／ＧＰＵの処理時間には揺らぎがあるが、その揺らぎまで考慮して、フレームの送信時刻を一定とする。例えば、転送周期が３ｍｓであり、ＣＰＵ／ＧＰＵの処理完了タイミングが６ｍｓから±０．１ｍｓ程度揺らぐ場合、最悪の処理完了タイミングは６．１ｍｓである。そこで、汎用プロセッサ２では、余裕を持たせてＧＡＴＥフレームの転送のタイミングを３回目（９ｍｓ制約時間）として固定する。
これにより、ｎ回目の周期の転送時までに、汎用プロセッサ２（ＣＰＵ／ＧＰＵ）におけるＧＡＴＥフレームの送信処理が完了していることを前提とすることができる。
　ＯＬＴ１の上り転送部３２は、ＧＡＴＥフレームに対応してＯＮＵ５から上りの信号のＲＥＰＯＲＴフレームを受信すると、基準となる時刻からｎ’回目（ｎ＜ｎ’）の転送周期のタイミングで汎用プロセッサ２にＧＡＴＥフレームが含まれる連続信号のデータを転送する。ＯＮＵ５が転送周期の先頭のタイミングでＲＥＰＯＲＴフレームを送信した場合でも、ファイバの伝搬遅延に起因して、ＯＬＴ１における受信時には転送周期の先頭からのずれが生じる。同じ伝送路を通る場合はいずれのフレームも同じ伝搬遅延を受けるため、同じずれが生じる。復号化処理部２２２は、上り転送部３２から転送されたデータをバッファ２３２に書き込み、復号化処理を行ってフレームを検出する。図３（ｂ）に示すように、バッファ２３２の先頭位置からｌビット目にＲＥＰＯＲＴフレームの先頭が格納された場合、上位層処理部２１のＴ２算出部２１３は、時刻Ｔ２を下記の式（２）のように求める。
Figure JPOXMLDOC01-appb-M000002
　なお、復号化処理部２２２は、この同期位置ｌを検出して、Ｔ２算出部２１３に通知する。ｎ’×ｍは、基準となる時刻からＲＥＰＯＲＴフレームを受信するまでの受信ビット数である。式（２）は、上り転送部３２の周期と下り転送部３１の周期とで基準となる時刻が同じ場合に用いられる。上り転送部３２の周期と下り転送部３１の周期とに一定の時間差があり、上りと下りで基準となる時刻が異なる場合、復号化処理部２２２は、それら基準となる時刻の時間差を式（２）の算出結果に加える。あるいは、その時間差に対応したビット数を式（２）の分母に加算してもよい。
　Ｔ２算出部２１３が時刻Ｔ２を算出した後、ＲＴＴ算出部２１４は、ＲＴＴ算出部２１４は、ＲＥＰＯＲＴフレームから、ＯＮＵが設定した処理時間Ｔ３又は時刻Ｔ４を取得する。処理時間Ｔ３は、ＯＮＵがＧＡＴＥフレームを受信してからＲＥＰＯＲＴフレームを送信するまでの処理時間である。時刻Ｔ４は、ＧＡＴＥフレームに設定した時刻Ｔ１に処理時間Ｔ３を加算した時刻である。なお、ＲＥＰＯＲＴフレームから処理時間Ｔ３を取得する場合、フレーム生成部２１２は、ＧＡＴＥフレームに時刻Ｔ１を設定しなくてもよい。ＲＴＴ算出部２１４は、従来の手法と同様にＲＲＴ＝Ｔ２－Ｔ４＝Ｔ２－Ｔ１－Ｔ３を算出する。なお、ＲＴＴは以下の式（３）で表される。そのため、ＲＴＴ算出部２１４は、以下の式（３）によりＲＴＴを算出してもよい。
Figure JPOXMLDOC01-appb-M000003
　次に、ソフトウェアでレンジングの処理を行うＯＮＵの構成及びと処理を説明する。図４は、本実施形態によるＯＮＵ５の構成を示すブロック図である。ＯＮＵ５は、ＩＦボード６と、汎用プロセッサ７とを備える。
　ＩＦボード６は、ハードウェアのデータ通信部である。ＩＦボード６は、下り転送部６１及び上り転送部６２を有する。下り転送部６１は、ＯＬＴ１が下り通信を行う時間帯において、周期的に下りの光信号を受信し、電気信号に変換して汎用プロセッサ７に転送する。上り転送部６２は、汎用プロセッサ７が生成した上り信号のフレームを電気信号から光信号に変換し、当該ＯＮＵ５が上り通信を行う時間帯において周期的にＯＬＴ１に転送する。
　汎用プロセッサ７は、ＣＰＵ、ＧＰＵ等である。汎用プロセッサ７は、ソフトウェアにより物理層処理部７１及び上位層処理部７３の機能を実現する。
　物理層処理部７１は、復号化処理部７１１及び符号化処理部７１２を有する。復号化処理部７１１は、下り転送部６１から転送された下り信号のデータに復号化処理を行う。復号化処理部７１１は、復号化対象のデータを一時的に記憶するバッファ７２１を有する。
なお、バッファ７２１を復号化処理部７１１の外部に備えてもよい。符号化処理部７１２は、上り信号のフレームを一時的に記憶するバッファ７２２を有する。符号化処理部７１２は、上位層処理部７３が生成した上り信号のフレームに符号化処理を行って、上り転送部６２に出力する。符号化処理部７１２は、上り信号のフレームを一時的に記憶するバッファ７２２を有する。なお、バッファ７２２を符号化処理部７１２の外部に備えてもよい。
　上位層処理部７３は、Ｔ３算出部７３１及びフレーム生成部７３２を有する。Ｔ３算出部７３１は、ＯＮＵ５における処理時間Ｔ３を算出する。処理時間Ｔ３は、ＧＡＴＥフレームの受信からＲＥＰＯＲＴフレームの送信までの処理にかかった時間である。フレーム生成部７３２は、Ｔ３算出部７３１が算出した処理時間Ｔ３を設定したＲＥＰＯＲＴフレームを生成し、符号化処理部７１２へ出力する。
　図５は、ＯＮＵ５がＧＡＴＥフレーム受信後に、ＲＥＰＯＲＴフレームの生成を行う際のバッファ７２１、７２２の状態を示す図である。図５（ａ）はバッファ７２１に記憶される下り信号のデータ（連続信号）を示し、図５（ｂ）はバッファ７２２に記憶される上り信号のデータ（連続信号）を示す。なお、バッファ７２１、７２２には、逐次新しいデータが書き込まれる。
　ＯＮＵ５の下り転送部６１は、ＯＬＴ１から下りの光信号を受信し、電気信号に変換して汎用プロセッサ７に転送する。復号化処理部７１１は、下り転送部６１から転送されたデータをバッファ７２１に書き込み、復号化処理を行う。復号化処理部７１１は、基準となる時刻（タイミング）時間からｎ回目の周期の連続信号受信においてＧＡＴＥフレームを検出する。復号化処理部７１１は、復号されたＧＡＴＥフレームと、ＧＡＴＥフレームを受信した転送周期の回数ｎと、ＧＡＴＥフレームを受信した際の転送周期の先頭位置からずれである同期位置ｌとをＴ３算出７３１に出力する。Ｔ３算出７３１は、ｎ回目の転送周期においてＧＡＴＥフレームを受信後、送信回数ｎ’回目の転送周期の先頭でＲＥＰＯＲＴフレームを出力する場合、下記の式（４）により処理時間Ｔ３を算出する。
Figure JPOXMLDOC01-appb-M000004
　下り転送部６１の周期と上り転送部６２の周期とに一定の時間差があり、下りと上りで基準となる時刻が異なる場合、Ｔ３算出７３１は、それら基準となる時刻の時間差を式（４）の算出結果に加える。その後、フレーム生成部７３２は、処理時間Ｔ３を付与したＲＥＰＯＲＴフレームを生成し、物理層処理部７１に出力する。あるいは、フレーム生成部７３２は、ＧＡＴＥフレームから取得した時刻Ｔ１に処理時間Ｔ３を加算した時刻Ｔ４を付与したＲＥＰＯＲＴフレームを生成し、物理層処理部７１に出力する。物理層処理部７１の符号化処理部７１２は、生成されたＲＥＰＯＲＴフレームに符号化処理を行う。上り転送部６２は、ＲＥＰＯＲＴフレームを光信号に変換し、ｎ’回目の転送周期の先頭でＯＬＴ１に転送する。
　上記のように、本実施形態のＯＬＴ１は、ハードウェア制御で光信号を送受信し、一定周期のハードウェアからＣＰＵへの割り込みの回数に基づいて、クロックから直接時刻を取得せずに、ソフトウェアの演算によりＴ１及びＴ２を取得する。また、ＯＮＵ５は、ハードウェア制御で光信号を送受信し、一定周期のハードウェアからＣＰＵへの割り込みの回数に基づいて、クロックから直接時刻を取得せずに、ソフトウェアの演算によりＴ３を取得する。よって、レンジング処理をソフトウェア化することが可能となる。
　上述した実施形態によれば、通信装置は、送信タイミング算出部と、送信部と、受信部と、受信タイミング算出部と、ラウンドトリップタイム算出部とを備える。送信タイミング算出部は、所定のタイミングから第一フレームを送信するまでの送信ビット数と、自通信装置におけるスループットとに基づいて、第一フレームの送信タイミングを算出する。
例えば、送信タイミング算出部は、Ｔ１算出部２１１であり、第一フレームは、ＧＡＴＥフレームである。送信部は、フレーム生成部が生成した第一フレームを送信タイミングに外部装置に送信する。例えば、第一送信部は、下り転送部３１であり、外部装置は、ＯＮＵである。受信部は、送信部が送信した第一フレームに応じて外部装置から第二フレームを受信する。例えば、受信部は、上り転送部３２であり、第二フレームは、ＲＥＰＯＲＴフレームである。受信タイミング算出部は、所定のタイミングから受信部が第二フレームを受信するまでの受信ビット数と、スループットとに基づいて第二フレームの受信タイミングを算出する。例えば、受信タイミング算出部は、Ｔ２算出部２１３である。ラウンドトリップタイム算出部は、外部装置において第一フレームの受信から第二フレームの送信までにかかった処理時間と、送信タイミング算出部が算出した送信タイミングと、受信タイミング算出部が算出した受信タイミングとを用いて、外部装置のラウンドトリップタイムを算出する。例えば、ラウンドトリップタイム算出部は、ＲＴＴ算出部２１４である。
通信装置は、送信タイミング算出部が算出した送信タイミングを設定した第一フレームを生成するフレーム生成部をさらに備えてもよい。例えば、フレーム生成部は、フレーム生成部２１２である。また、ラウンドトリップタイム算出部は、第二フレームから外部装置における処理時間を取得してもよく、送信タイミングに外部装置における処理時間を加算した結果を取得してもよい。
　これによれば、ＯＬＴ等の通信装置は、あるタイミングからの送信ビット数と、自装置のスループットとを用いて、自装置から送信するデータの送信時刻を算出し、当該データを設定したフレームに算出した送信時刻を挿入して伝送路に出力する。また、通信装置は、あるタイミングからの受信ビット数と、自装置のスループットとを用いて、受信したデータの受信時刻を算出する。通信装置は、この算出した送信時刻及び受信時刻を用いて、高精度でラウンドトリップタイムの測定を行うことができる。
　また、上述した実施形態によれば、通信装置は、プロセッサと、インタフェース回路とを備える。例えば、通信装置は、ＯＬＴ１であり、プロセッサは、汎用プロセッサ２であり、インタフェース回路は、ＩＦボード３である。インタフェース回路は、プロセッサから出力されたデータを外部装置に所定の周期ごとに転送し、外部装置から所定の周期ごとに受信したデータをプロセッサに転送する。プロセッサは、送信タイミング算出部と、フレーム生成部と、バッファと、受信タイミング算出部と、ラウンドトリップタイム算出部とを備える。送信タイミング算出部は、所定のタイミングから第一フレームの送信までの周期の回数に基づいて第一フレームの送信タイミングを算出する。フレーム生成部は、第一フレームを生成してインタフェース回路に出力する。バッファは、インタフェース回路が受信したデータを所定の周期ごとに格納する。受信タイミング算出部は、所定のタイミングから、第一フレームに応じて外部装置から送信された第二フレームをインタフェース回路が受信するまでの周期の回数と、バッファにおける第二フレームを受信した周期の先頭の位置から第二フレームの格納位置までのずれとに基づいて第二フレームの受信タイミングを算出する。ラウンドトリップタイム算出部は、外部装置において第一フレームの受信から第二フレームの送信までにかかった処理時間と、送信タイミング算出部が算出した送信タイミングと、受信タイミング算出部が算出した受信タイミングとを用いて外部装置とのラウンドトリップタイムを算出する。
　これによれば、加入者線端局装置（ＯＬＴ）等の通信装置は、ＣＰＵ／ＧＰＵ等の汎用プロセッサと、当該通信装置を構成する汎用ハードであるサーバに外部信号を転送するＩＦボードで構成され、ハードウェアであるＩＦボードは、汎用プロセッサが処理したデータを周期的に転送する。汎用プロセッサは、転送回数に基づいて、次にＧＡＴＥフレームを転送する時刻Ｔ１を算出し、ＲＥＰＯＲＴフレームを受信するまでの転送回数と、バッファ先頭から当該フレームが格納された位置までのビットずれとに基づいて、ＲＥＰＯＲＴフレームの受信時刻Ｔ２を算出する。汎用プロセッサは、算出した時刻Ｔ１及びＴ２を用いることによって、ラウンドトリップタイムの測定を高精度で行うことができる。
　また、上述した実施形態によれば、通信装置は、プロセッサと、インタフェース回路とを備える。例えば、通信装置は、ＯＮＵ５であり、汎用プロセッサは、汎用プロセッサ７であり、インタフェース回路は、ＩＦボード６である。インタフェース回路は、外部装置から所定の周期ごとに受信したデータをプロセッサに転送し、プロセッサから出力されたデータを外部装置に所定の周期ごとに転送する。例えば、外部装置は、ＯＬＴ１である。
汎用プロセッサは、バッファと、処理時間算出部と、フレーム生成部とを備える。バッファは、所定のタイミングから、インタフェース回路が第一フレームを受信するまでの周期の回数と、バッファにおける第一フレームを受信した周期の先頭の位置から第一フレームの格納位置までのずれと、所定のタイミングから第二フレームの送信までの周期の回数とに基づいて、第一フレームの受信から第二フレームの送信までの処理時間を算出する。フレーム生成部は、第一フレームの受信に応じて第二フレームを生成し、生成した第二フレームに処理時間算出部が算出した処理時間、又は、第一フレームから読み出した当該第一フレームの送信タイミングに算出した処理時間を加算した第二フレームの送信タイミングを設定してインタフェース回路に出力する。
　これによれば、加入者線終端装置（ＯＮＵ）等の通信装置は、ＣＰＵ／ＧＰＵ等の汎用プロセッサと、外部信号をサーバに転送するＩＦボードで構成され、ハードウェアであるＩＦボードは、汎用プロセッサが処理したデータを周期的に転送する転送機能を有する。
汎用プロセッサは、ＧＡＴＥフレームを受信するまでの転送回数と、バッファ先頭から当該ＧＡＴＥフレームが格納された位置までのビットずれと、ＲＥＰＯＲＴフレームを送信するまでの転送回数とに基づいて、ＯＮＵにおけるＧＡＴＥフレームの受信から、ＲＥＰＯＲＴフレームの生成処理後に、当該フレームを出力するまでの処理時間Ｔ３を高精度に算出することができる。
　以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
　ソフトウェアによる通信機能を実現する装置に利用可能である。
１…ＯＬＴ，　２、７…汎用プロセッサ，　３、６…ＩＦボード，　５…ＯＮＵ，　２１…上位層処理部，　２２…物理層処理部，　２１１…Ｔ１算出部，　２１２…フレーム生成部，　２１３…Ｔ２算出部，　２１４…ＲＴＴ算出部，　２２１…符号化処理部，　２２２…復号化処理部，　２３１、２３２…バッファ，　３１…下り転送部，　３２…上り転送部

Claims (8)

  1. 　所定のタイミングから第一フレームを送信するまでの送信ビット数と、自通信装置におけるスループットとに基づいて、前記第一フレームの送信タイミングを算出する送信タイミング算出部と、
    　前記第一フレームを前記送信タイミングに外部装置に送信する送信部と、
    　前記送信部が送信した前記第一フレームに応じて前記外部装置から第二フレームを受信する受信部と、
    　所定のタイミングから前記受信部が前記第二フレームを受信するまでの受信ビット数と、前記スループットとに基づいて前記第二フレームの受信タイミングを算出する受信タイミング算出部と、
    　前記外部装置において前記第一フレームの受信から前記第二フレームの送信までにかかった処理時間と、前記送信タイミングと、前記受信タイミングとを用いて前記外部装置のラウンドトリップタイムを算出するラウンドトリップタイム算出部と、
    　を備える通信装置。
  2. 　プロセッサと、
    　前記プロセッサから出力されたデータを外部装置に所定の周期ごとに転送し、前記外部装置から前記周期ごとに受信したデータを前記プロセッサに転送するインタフェース回路とを備え、
    　前記プロセッサは、
    　所定のタイミングから第一フレームの送信までの前記周期の回数に基づいて前記第一フレームの送信タイミングを算出する送信タイミング算出部と、
    　前記第一フレームを生成して前記インタフェース回路に出力するフレーム生成部と、
    　前記インタフェース回路が受信した前記データを前記周期ごとに格納するバッファと、
    　前記所定のタイミングから、前記第一フレームに応じて前記外部装置から送信された第二フレームを前記インタフェース回路が受信するまでの前記周期の回数と、前記バッファにおける前記第二フレームを受信した前記周期の先頭の位置から前記第二フレームの格納位置までのずれとに基づいて前記第二フレームの受信タイミングを算出する受信タイミング算出部と、
    　前記外部装置において前記第一フレームの受信から前記第二フレームの送信までにかかった処理時間と、前記送信タイミングと、前記受信タイミングとを用いて前記外部装置のラウンドトリップタイムを算出するラウンドトリップタイム算出部と、
    　を備える通信装置。
  3. 　前記通信装置は、加入者線端局装置である、
    　請求項１又は請求項２に記載の通信装置。
  4. 　プロセッサと、
    　外部装置から所定の周期ごとに受信したデータを前記プロセッサに転送し、前記プロセッサから出力されたデータを前記周期ごとに前記外部装置に転送するインタフェース回路とを備え、
    　前記プロセッサは、
    　前記インタフェース回路が受信した前記データを前記周期ごとに格納するバッファと、
    　所定のタイミングから、前記インタフェース回路が第一フレームを受信するまでの前記周期の回数と、前記バッファにおける前記第一フレームを受信した前記周期の先頭の位置から前記第一フレームの格納位置までのずれと、前記所定のタイミングから第二フレームの送信までの前記周期の回数とに基づいて、前記第一フレームの受信から前記第二フレームの送信までの処理時間を算出する処理時間算出部と、
    　前記第一フレームの受信に応じて前記第二フレームを生成し、前記処理時間、又は、前記第一フレームから読み出した当該第一フレームの送信タイミングに前記処理時間を加算した前記第二フレームの送信タイミングを設定して前記インタフェース回路に出力するフレーム生成部と、
    　を備える通信装置。
  5. 　前記通信装置は、加入者線終端装置である、
    　請求項４に記載の通信装置。
  6. 　所定のタイミングから第一フレームを送信するまでの送信ビット数と、自通信装置におけるスループットとに基づいて、前記第一フレームの送信タイミングを算出する送信タイミング算出ステップと、
    　前記第一フレームを前記送信タイミングに外部装置に送信する送信ステップと、
    　前記送信ステップにおいて送信した前記第一フレームに応じて前記外部装置から第二フレームを受信する受信ステップと、
    　所定のタイミングから前記受信ステップにおいて前記第二フレームを受信するまでの受信ビット数と、前記スループットとに基づいて前記第二フレームの受信タイミングを算出する受信タイミング算出ステップと、
    　前記外部装置において前記第一フレームの受信から前記第二フレームの送信までにかかった処理時間と、前記送信タイミングと、前記受信タイミングとを用いて前記外部装置のラウンドトリップタイムを算出するラウンドトリップタイム算出ステップと、
    　を有するレンジング方法。
  7. 　インタフェース回路が、プロセッサから出力されたデータを外部装置に所定の周期ごとに転送し、前記外部装置から前記周期ごとに受信したデータを前記プロセッサに転送する転送ステップと、
    　前記プロセッサが、
    　所定のタイミングから第一フレームの送信までの前記周期の回数に基づいて前記第一フレームの送信タイミングを算出する送信タイミング算出ステップと、
    　前記第一フレームを生成して前記インタフェース回路に出力するフレーム生成ステップと、
    　前記インタフェース回路が受信した前記データを前記周期ごとにバッファに格納するバッファリングステップと、
    　前記所定のタイミングから、前記第一フレームに応じて前記外部装置から送信された第二フレームを前記インタフェース回路が受信するまでの前記周期の回数と、前記バッファにおける前記第二フレームを受信した前記周期の先頭の位置から前記第二フレームの格納位置までのずれとに基づいて前記第二フレームの受信タイミングを算出する受信タイミング算出ステップと、
    　前記外部装置において前記第一フレームの受信から前記第二フレームの送信までにかかった処理時間と、前記送信タイミングと、前記受信タイミングとを用いて前記外部装置のラウンドトリップタイムを算出するラウンドトリップタイム算出ステップと、
    　を有するレンジング方法。
  8. 　インタフェース回路が、外部装置から所定の周期ごとに受信したデータをプロセッサに転送し、前記プロセッサから出力されたデータを前記周期ごとに前記外部装置に転送する転送ステップと、
    　前記プロセッサが、
    　前記インタフェース回路が受信した前記データを前記周期ごとにバッファに格納するバッファリングステップと、
    　所定のタイミングから、前記インタフェース回路が第一フレームを受信するまでの前記周期の回数と、前記バッファにおける前記第一フレームを受信した前記周期の先頭の位置から前記第一フレームの格納位置までのずれと、前記所定のタイミングから第二フレームの送信までの前記周期の回数とに基づいて、前記第一フレームの受信から前記第二フレームの送信までの処理時間を算出する処理時間算出ステップと、
    　前記第一フレームの受信に応じて前記第二フレームを生成し、前記処理時間、又は、前記第一フレームから読み出した当該第一フレームの送信タイミングに前記処理時間を加算した前記第二フレームの送信タイミングを設定して前記インタフェース回路に出力するフレーム生成ステップと、
    　を有するレンジング方法。
PCT/JP2019/038910 2018-10-25 2019-10-02 通信装置及びレンジング方法 WO2020085022A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/287,082 US11824748B2 (en) 2018-10-25 2019-10-02 Communication apparatus and ranging method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-201257 2018-10-25
JP2018201257A JP6974739B2 (ja) 2018-10-25 2018-10-25 通信装置及びレンジング方法

Publications (1)

Publication Number Publication Date
WO2020085022A1 true WO2020085022A1 (ja) 2020-04-30

Family

ID=70331043

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/038910 WO2020085022A1 (ja) 2018-10-25 2019-10-02 通信装置及びレンジング方法

Country Status (3)

Country Link
US (1) US11824748B2 (ja)
JP (1) JP6974739B2 (ja)
WO (1) WO2020085022A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7140976B2 (ja) * 2019-03-05 2022-09-22 日本電信電話株式会社 通信システム、加入者線端局装置及び通信方法
US11792299B1 (en) 2022-06-09 2023-10-17 Amazon Technologies, Inc. Distribution of messages with guaranteed or synchronized time of delivery

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274763A (ja) * 1995-03-31 1996-10-18 Ando Electric Co Ltd 遅延時間測定装置
JP2016046748A (ja) * 2014-08-26 2016-04-04 日本放送協会 遅延時間測定装置、遅延時間測定システム及びプログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7987285B2 (en) * 2007-07-10 2011-07-26 Bytemobile, Inc. Adaptive bitrate management for streaming media over packet networks
US9166687B2 (en) * 2013-03-28 2015-10-20 Cisco Technology, Inc. Method and apparatus for using credits to determine cable length
US11800539B2 (en) * 2020-05-18 2023-10-24 Lynk Global, Inc. Messaging from an orbital base station to cellular user equipment applications with message processing via a card operating system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274763A (ja) * 1995-03-31 1996-10-18 Ando Electric Co Ltd 遅延時間測定装置
JP2016046748A (ja) * 2014-08-26 2016-04-04 日本放送協会 遅延時間測定装置、遅延時間測定システム及びプログラム

Also Published As

Publication number Publication date
US11824748B2 (en) 2023-11-21
JP6974739B2 (ja) 2021-12-01
JP2020068491A (ja) 2020-04-30
US20210392064A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
US10848257B2 (en) Apparatus and method for timestamping of data packets
US10673565B2 (en) Confirming data accuracy in a distributed control system
US9667408B2 (en) Communication systems and methods for distributed power system measurement
CN113612564B (zh) 一种报文处理的方法和网络设备
CN113259038B (zh) 时间同步方法、节点、装置及存储介质
KR101290643B1 (ko) 광 전송 네트워크에서 시간 동기화 프로토콜을 베어링하는 방법 및 시스템
JP2009290626A (ja) 光伝送システム及び時刻基準パルス同期方法
WO2020085022A1 (ja) 通信装置及びレンジング方法
WO2022052609A1 (zh) 时延补偿方法、装置、设备及计算机可读存储介质
JP2009005070A (ja) 通信方式、通信方法および通信プログラム
US7447238B2 (en) Method for compensating for internal delays within each node and transmission delays between the nodes
US6198736B1 (en) Telecommunications system
JP2011040870A (ja) 光伝送システム及び時刻基準パルスを用いた同期方法
JP6566925B2 (ja) 伝搬特性測定装置
US9529748B2 (en) Backplane timing distribution
JP2010199641A (ja) 伝送遅延時間測定方法
Kong et al. A new design for precision clock synchronization based on FPGA
KR100330414B1 (ko) 수동형 광가입자망 슬래이브 시스템의 래인징회로
JP6566924B2 (ja) 伝搬特性測定装置
JP6243306B2 (ja) 光伝送システムにおける局側装置
WO2018119705A1 (zh) 上行通道间的传输时延差检测方法、olt及系统
JP2012169750A (ja) パケット転送システムおよびパケットゆらぎ吸収方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19876676

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19876676

Country of ref document: EP

Kind code of ref document: A1