WO2020082497A1 - 像素电极的制作方法、显示面板 - Google Patents

像素电极的制作方法、显示面板 Download PDF

Info

Publication number
WO2020082497A1
WO2020082497A1 PCT/CN2018/117877 CN2018117877W WO2020082497A1 WO 2020082497 A1 WO2020082497 A1 WO 2020082497A1 CN 2018117877 W CN2018117877 W CN 2018117877W WO 2020082497 A1 WO2020082497 A1 WO 2020082497A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
inorganic
pixel electrode
mask layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/117877
Other languages
English (en)
French (fr)
Inventor
李迁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of WO2020082497A1 publication Critical patent/WO2020082497A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED

Definitions

  • the present application relates to the field of display, and in particular to a method of manufacturing a pixel electrode and a display panel.
  • the flexible pixel electrode One of the main difficulties in the production of existing flexible displays is the flexible pixel electrode.
  • the widely used ITO electrode has the disadvantages of high mechanical strength, easy bending and breakage, and is difficult to apply to flexible displays. Therefore, it is very important to find alternative pixel electrodes.
  • graphene, carbon nanotubes, and silver nanowires can be used as alternative electrode materials.
  • the nano-silver wire has excellent conductivity of silver, and at the same time, due to its nano-level size effect, it has excellent light transmittance and bending resistance, so it can be used as a preferred substitute for ITO as a touch electrode material.
  • ITO indium gallium
  • the nano silver wire due to its own characteristics, it is difficult to pattern the nano silver wire to form a predetermined pattern.
  • the present application provides a manufacturing method of a pixel electrode and a display panel to solve the technical problem that silver nanowires are difficult to pattern.
  • This application proposes a method for manufacturing a pixel electrode, which includes:
  • the first inorganic layer covered by the first metal mask layer is removed, the first metal mask layer is embedded in the first inorganic layer, and the first inorganic layer is made Forming a first inorganic mask layer;
  • the height of the pixel electrode layer does not exceed the height of the first inorganic mask layer.
  • the step of forming a first metal mask layer on the first inorganic layer includes:
  • the first metal layer is formed into a first metal mask layer.
  • the second etching process is chemical etching.
  • the material of the first metal layer includes one of gold and silver.
  • the first metal mask layer is located between the substrate and the pixel electrode layer.
  • the material of the first inorganic layer includes polysilicon.
  • the etching temperature of the first etching is 10 ° C to 100 ° C.
  • the present application also proposes a display panel including a substrate and a pixel electrode layer on the substrate, wherein the pixel electrode layer includes a first inorganic mask layer and a first inorganic mask layer A first metal mask layer and a pixel electrode layer, the first metal mask layer is located between the substrate and the pixel electrode layer;
  • the material of the pixel electrode layer includes nano silver wires.
  • the material of the first metal layer includes one of gold and silver.
  • the height of the pixel electrode layer does not exceed the height of the first inorganic mask.
  • the material of the first inorganic layer includes polysilicon.
  • This application also proposes a method for manufacturing a pixel electrode, which includes:
  • the first inorganic layer covered by the first metal mask layer is removed, the first metal mask layer is embedded in the first inorganic layer, and the first inorganic layer is made Forming a first inorganic mask layer;
  • a nano silver wire solution is coated on the first inorganic mask layer to form a pixel electrode layer.
  • the step of forming a first metal mask layer on the first inorganic layer includes:
  • the first metal layer is formed into a first metal mask layer.
  • the second etching process is chemical etching.
  • the material of the first metal layer includes one of gold and silver.
  • the first metal mask layer is located between the substrate and the pixel electrode layer.
  • the material of the first inorganic layer includes polysilicon.
  • the etching temperature of the first etching is 10 ° C to 100 ° C.
  • This application uses polysilicon and the first metal layer to form a trench, so that the nano silver wire can be directly patterned to obtain a predetermined pattern, which is beneficial to the regular arrangement of the nano silver wire and reduces the patterning of the nano silver wire Risk of breaking in the process.
  • FIG. 1 is a step diagram of the pixel electricity manufacturing method of the present application
  • 2A ⁇ 2E are process drawings of the manufacturing method of the pixel electrode of the present application.
  • FIG. 3 is a film structure diagram of a pixel electrode in a display panel of the present application.
  • FIG. 1 is a step diagram of a pixel electricity manufacturing method of the present application.
  • the manufacturing method of the pixel electrode includes:
  • the substrate 101 may be a glass substrate, a quartz substrate, a resin substrate, or the like as a substrate, and the pixel electrode is manufactured.
  • the substrate 101 may be a flexible substrate.
  • the flexible substrate generally selects a polyimide film as a base.
  • the polyimide film has strong tensile strength, and is formed by pyrolysis of pyromellitic dianhydride and diaminodiphenyl ether in a strong polar solvent and casting into a film, followed by imidization.
  • FIGS. 2A ⁇ 2E are process drawings of the pixel electrode manufacturing method of the present application.
  • a first inorganic layer 102 is formed on the substrate 101 by low-pressure chemical vapor deposition.
  • the material of the first inorganic layer 102 may be polysilicon.
  • the polysilicon is not doped with other materials.
  • This step body protection includes:
  • a physical method such as sputtering, is used to form a first metal layer 103 on the first inorganic layer 102.
  • the metal material of the first metal layer 103 is one of gold and silver. Since gold and silver have good conductivity and stability, and are not soluble in the etching solution of the first etching, the material of the first metal layer 103 in this application is not limited to gold and silver, but may be other Metal with better conductivity and stability.
  • this step mainly uses an electron beam lithography process to form the first metal layer 103 into the first metal mask layer 104. After exposure and development using a reticle (not shown), the first metal layer 103 is formed into the pattern shown in FIG. 2C through a second etching process.
  • this step mainly uses the first metal mask layer 104 as a reticle to pattern the first inorganic layer 102 to remove the first metal mask layer covered by the first metal mask layer.
  • An inorganic layer 102 enables the first inorganic layer 102 to form the first inorganic mask layer 105.
  • the first metal mask layer 104 sinks into the first inorganic mask layer 105 and contacts the substrate 101.
  • the polysilicon layer under the first metal mask layer 104 will be etched away, so that the polysilicon layer forms a predetermined polysilicon array pattern as a reticle for forming the pixel electrode.
  • the first etching process is chemical etching.
  • the etching solution used in the first etching includes solutions such as HF / AgNO3, HF / H2O2 / IPA, etc.
  • the etching temperature of the first etching is 10 ° C to 100 ° C.
  • a nano silver wire solution is coated on the first inorganic mask layer 105, so that the nano silver wire solution fills each recess on the first inorganic mask layer 105
  • the groove makes the first inorganic mask layer 105 form a flat surface.
  • the liquid in the nano silver wire solution is removed to form the patterned pixel electrode layer 106.
  • the height of the pixel electrode layer 106 does not exceed the height of the first inorganic mask layer 105.
  • the temperature of the annealing process is 80 ° C to 150 ° C.
  • This application uses the first metal mask layer as a reticle to pattern the polysilicon layer.
  • the patterned polysilicon layer is used as a reverse reticle to fill the grooves of the patterned polysilicon layer with a solution containing silver nanowires to form a nanosilver array pattern reverse to the polysilicon.
  • the entire manufacturing process is carried out at a low temperature, which avoids the difficulties in the manufacture of flexible electrodes at high temperatures and increases the possibility of flexible electrode production.
  • FIG. 3 is a structural diagram of a film layer of a pixel electrode in a display panel of the present application.
  • the display panel includes a substrate 201 and a pixel electrode layer 202 on the substrate 201.
  • the substrate 201 may be one of a glass substrate, a quartz substrate, a resin substrate, etc. as a substrate, and the pixel electrode is manufactured.
  • the substrate 201 may be a flexible substrate.
  • the flexible substrate generally selects a polyimide film as a base.
  • the polyimide film has strong tensile strength, and is formed by pyrolysis of pyromellitic dianhydride and diaminodiphenyl ether in a strong polar solvent and casting into a film and then imidization.
  • the pixel electrode layer 202 includes a first inorganic mask layer, and a first metal mask layer 204 and a pixel electrode layer 206 located in the first inorganic mask layer 205.
  • the first inorganic mask layer 205 is formed by the first inorganic layer through a patterning process.
  • the first inorganic layer is formed on the substrate 201 by low-pressure chemical vapor deposition.
  • the material of the first inorganic layer may be polysilicon.
  • the polysilicon is not doped with other materials.
  • the first inorganic layer is formed by using the first metal mask layer 204 as a reticle, after exposure, development, and a first etching process.
  • the first inorganic layer is patterned by using the first metal mask layer 204 as a reticle to form the first inorganic layer into the The first inorganic mask layer 205.
  • the first metal mask layer 204 sinks into the first inorganic mask layer and contacts the substrate 201.
  • the polysilicon layer under the first metal mask layer 204 will be etched away, so that the polysilicon layer forms a predetermined polysilicon array pattern as a mask for forming the pixel electrode.
  • the first etching process is chemical etching.
  • the etching solution used in the first etching includes solutions such as HF / AgNO3, HF / H2O2 / IPA, etc.
  • the etching temperature of the first etching is 10 ° C to 100 ° C.
  • the first metal mask layer 204 is formed by the first metal layer 203 through a patterning process.
  • the metal material of the first metal layer 203 is one of gold and silver. Since gold and silver have good conductivity and stability, and are not soluble in the etching liquid of the first etching, the material of the first metal layer 203 in this application is not limited to gold and silver, but may be other Metal with better conductivity and stability.
  • the first metal mask layer 204 is mainly formed by an electron beam lithography process. Using a reticle (not shown), it is formed through a second etching process after exposure and development.
  • the pixel electrode layer 206 is located on the first metal layer 203.
  • the pixel electrode layer 206 is coated with a nano-silver wire solution on the first inorganic mask layer 205 to fill the grooves on the first inorganic mask layer 205 with the nano-silver wire solution
  • the first inorganic mask layer 205 is formed to form a flat surface.
  • the liquid in the nano silver wire solution is removed to form the patterned pixel electrode layer 206.
  • the height of the pixel electrode layer 206 does not exceed the height of the first inorganic mask layer 205.
  • the temperature of the annealing process is 80 ° C to 150 ° C.
  • the pixel electrode layer 206 may be a pixel electrode layer (anode layer) on the array substrate, or a common electrode layer in the color filter substrate, which is not specifically limited.
  • the present application proposes a display panel and a manufacturing method.
  • the manufacturing method includes: providing a substrate; forming a first inorganic layer on the substrate; forming a first metal mask layer on the first inorganic layer; using The first etching process removes the first inorganic layer covered by the first metal mask layer, embeds the first metal mask layer in the first inorganic layer, and forms the first inorganic layer A first inorganic mask layer; coating a nano-silver wire solution on the first inorganic mask layer to form a pixel electrode layer.
  • This application uses polysilicon and the first metal layer to form a trench, so that the nano silver wire can be directly patterned to obtain a predetermined pattern, which is beneficial to the regular arrangement of the nano silver wire and reduces the patterning of the nano silver wire Risk of breaking in the process.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种显示面板及制作方法，所述制作方法包括：提供一基板（101）；在所述基板（101）上形成第一无机层（102）；在所述第一无机层（102）上形成第一金属掩模层（104）；利用第一蚀刻工艺，去除所述第一金属掩膜层（104）所覆盖的所述第一无机层（102），使所述第一金属掩模层（104）嵌入所述第一无机层（102）内，使所述第一无机层（102）形成第一无机掩模层（105）。

Description

像素电极的制作方法、显示面板 技术领域
本申请涉及显示领域，特别涉及一种像素电极的制作方法、显示面板。
 背景技术
现有柔性显示器制作的主要难点之一为可弯曲的像素电极。目前广泛使用的ITO电极具有机械强度大，弯曲易断裂等缺点难以应用到柔性显示器中。因此寻找可替代的像素电极至关重要，例如石墨烯、碳纳米管、纳米银线等都可作为替代的电极材料。
其中，纳米银线具有银优良的导电性，同时由于其纳米级别的尺寸效应，使得其具有优异的透光性与耐曲挠性，因此可用作为优选地替代ITO作为触控电极的材料。但是由于自身的特性，使得纳米银线难于进行图案化，形成预定的图案。
因此，目前亟需一种利用银纳米线像素电极的制作方法以解决上述问题。
 技术问题
本申请提供一种像素电极的制作方法、显示面板，以解决银纳米线难于图案化的技术问题。
 技术解决方案
本申请提出了一种像素电极的制作方法，其包括：
提供一基板；
在所述基板上形成第一无机层；
在所述第一无机层上形成第一金属掩模层；
利用第一蚀刻工艺，去除所述第一金属掩膜层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层；
在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层；
其中，所述像素电极层的高度不超过所述第一无机掩模层的高度。
在本申请的的制作方法中，在所述第一无机层上形成第一金属掩模层的步骤包括：
在所述第一无机层上形成第一金属层；
利用第二蚀刻工艺，使所述第一金属层形成第一金属掩模层。
在本申请的的制作方法中，所述第二蚀刻工艺为化学蚀刻。
在本申请的的制作方法中，所述第一金属层的材料包括金、银中的一种。
在本申请的的制作方法中，所述第一金属掩模层位于所述基板与所述像素电极层之间。
在本申请的的制作方法中，所述第一无机层的材料包括多晶硅。
在本申请的的制作方法中，所述第一蚀刻的蚀刻温度为10℃~100℃。
本申请还提出了一种显示面板，所述显示面板包括基板及位于所述基板上的像素电极层，其中，所述像素电极层包括第一无机掩模层、及位于第一无机掩模层内的第一金属掩模层及像素电极层，所述第一金属掩模层位于所述基板与所述像素电极层之间；
所述像素电极层的材料包括纳米银线。
在本申请的的显示面板中，所述第一金属层的材料包括金、银中的一种。
在本申请的的显示面板中，所述像素电极层的高度不超过所述第一无机掩模的高度。
在本申请的的显示面板中，所述第一无机层的材料包括多晶硅。
本申请还提出了一种像素电极的制作方法，其包括：
提供一基板；
在所述基板上形成第一无机层；
在所述第一无机层上形成第一金属掩模层；
利用第一蚀刻工艺，去除所述第一金属掩膜层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层；
在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层。
在本申请的的制作方法中，在所述第一无机层上形成第一金属掩模层的步骤包括：
在所述第一无机层上形成第一金属层；
利用第二蚀刻工艺，使所述第一金属层形成第一金属掩模层。
在本申请的的制作方法中，所述第二蚀刻工艺为化学蚀刻。
在本申请的的制作方法中，所述第一金属层的材料包括金、银中的一种。
在本申请的的制作方法中，所述第一金属掩模层位于所述基板与所述像素电极层之间。
在本申请的的制作方法中，所述第一无机层的材料包括多晶硅。
在本申请的的制作方法中，所述第一蚀刻的蚀刻温度为10℃~100℃。
 有益效果
本申请通过利用多晶硅和第一金属层制作形成沟槽，使所述纳米银线能直接进行图案化，得到预定图案，有利于纳米银线规则化的排布，以及降低了纳米银线图案化过程中断裂的风险。
 附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请像素电制作方法的步骤图；
图2A~2E为本申请像素电极制作方法的工艺图；
图3为本申请显示面板中像素电极的膜层结构图。
 本发明的实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
请参阅图1，图1为本申请像素电制作方法的步骤图。
所述像素电极的制作方法包括：
S10、提供一基板。
所述基板101可以为玻璃基板、石英基板、树脂基板等中的一种作为衬底，进行所述像素电极的制作。
在一种实施例中，所述基板101可以柔性基板。所述柔性基板一般选择聚酰亚胺薄膜作为基底。聚酰亚胺薄膜具有较强的拉伸强度，由均苯四甲酸二酐和二胺基二苯醚在强极性溶剂中经缩聚并流延成膜再经亚胺化而成。
请参阅图2A~2E，图2A~2E为本申请像素电极制作方法的工艺图。
S20、在所述基板上形成第一无机层；
请参阅图2A，首先利用低压化学气相沉积在所述基板101上形成第一无机层102。
在一种实施例中，所述第一无机层102的材料可以为多晶硅。所述多晶硅未掺杂其他材料。
S30、在所述第一无机层上形成第一金属掩模层。
本步骤护体包括：
S301、在所述第一无机层上形成第一金属层。
请参阅图2B，首先利用物理方法，例如溅射等，在所述第一无机层102上形成第一金属层103。
在一种实施例中，所述第一金属层103的金属材料为金、银中的一种。由于金、银具有良好的导电性及稳定性，且不溶于所述第一蚀刻的蚀刻液中，但本申请中的所述第一金属层103的材料不限于金、银，也可以为其他导电性及稳定性较优的金属。
S302、利用第二蚀刻工艺，使所述第一金属层形成第一金属掩模层。
请参阅图2C，本步骤主要采用电子束光刻工艺使所述第一金属层103形成第一金属掩模层104。采用掩模版（未画出）通过曝光、显影后，经第二蚀刻工艺使所述第一金属层103形成图2C所示的图案。
S40、利用第一蚀刻工艺，去除所述第一金属掩膜层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层。
请参阅图2D，本步骤主要将所述第一金属掩模层104作为掩模版，对所述第一无机层102进行图案化处理，去除所述第一金属掩膜层所覆盖的所述第一无机层102，使所述第一无机层102形成所述第一无机掩模层105。所述第一金属掩模层104沉降至所述第一无机掩模层105内，并与所述基板101接触。
在一种实施例中，位于所述第一金属掩模层104下面的多晶硅层将被蚀刻掉，使得所述多晶硅层形成预定的多晶硅阵列图案，作为形成所述像素电极的掩模版。
在一种实施例中，所述第一蚀刻工艺为化学蚀刻。所述第一蚀刻所使用的蚀刻液包括HF/AgNO3、HF/H2O2/IPA等溶液。
在一种实施例中，所述第一蚀刻的蚀刻温度为10℃~100℃。
S50、在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层。
请参阅图2E，在本步骤中，首先在所述第一无机掩模层105上涂覆纳米银线溶液，使所述纳米银线溶液填充所述第一无机掩模层105上的各凹槽，使所述第一无机掩模层105形成一平整的平面。最后，通过退火工艺，去除所述纳米银线溶液中的液体，形成图案化后的所述像素电极层106。
在一种实施例中，所述像素电极层106的高度不超过所述第一无机掩模层105的高度。
在一种实施例中，所述退火工艺的温度为80℃~150℃。
本申请利用第一金属掩模层作为掩模版，对多晶硅层进行图案化处理。并以图案化后的多晶硅层作为反向掩模版，使包含有银纳米线的溶液填充图案化后的多晶硅层各凹槽，形成与所述多晶硅反向的纳米银线阵列图案。另外，整个制程由于在低温中下进行，避免了高温对柔性电极制作中的困难，提高了柔性电极生产的可能性。
请参阅图3，图3为本申请显示面板中像素电极的膜层结构图。
所述显示面板包括基板201及位于所述基板201上的像素电极层202。
所述基板201可以为玻璃基板、石英基板、树脂基板等中的一种作为衬底，进行所述像素电极的制作。
在一种实施例中，所述基板201可以柔性基板。所述柔性基板一般选择聚酰亚胺薄膜作为基底。聚酰亚胺薄膜具有较强的拉伸强度，由均苯四甲酸二酐和二胺基二苯醚在强极性溶剂中经缩聚并流延成膜再经亚胺化而成。
所述像素电极层202包括第一无机掩模层、及位于第一无机掩模层205内的第一金属掩模层204及像素电极层206。
所述第一无机掩模层205由第一无机层通过图案化处理形成。
在一种实施例中，利用低压化学气相沉积在所述基板201上形成第一无机层。
在一种实施例中，所述第一无机层的材料可以为多晶硅。所述多晶硅未掺杂其他材料。
所述第一无机层通过以所述第一金属掩模层204作为掩模版，经曝光、显影，及第一蚀刻工艺而形成。
在一种实施例中，所述第一无机层通过将所述第一金属掩模层204作为掩模版，对所述第一无机层进行图案化处理，使所述第一无机层形成所述第一无机掩模层205。所述第一金属掩模层204沉降至所述第一无机掩模层内，并与所述基板201接触。
在一种实施例中，位于所述第一金属掩模层204下面的多晶硅层将被蚀刻掉，使得所述多晶硅层形成预定的多晶硅阵列图案，作为形成所述像素电极的掩模版。
在一种实施例中，所述第一蚀刻工艺为化学蚀刻。所述第一蚀刻所使用的蚀刻液包括HF/AgNO3、HF/H2O2/IPA等溶液。
在一种实施例中，所述第一蚀刻的蚀刻温度为10℃~100℃。
在一种实施例中，所述第一金属掩模层204由第一金属层203通过图案化处理形成。所述第一金属层203的金属材料为金、银中的一种。由于金、银具有良好的导电性及稳定性，且不溶于所述第一蚀刻的蚀刻液中，但本申请中的所述第一金属层203的材料不限于金、银，也可以为其他导电性及稳定性较优的金属。
所述第一金属掩模层204主要采用电子束光刻工艺形成。利用掩模版（未画出），通过曝光、显影后，经第二蚀刻工艺而形成。
所述像素电极层206位于所述第一金属层203上。
所述像素电极层206通过在所述第一无机掩模层205上涂覆纳米银线溶液，使所述纳米银线溶液填充所述第一无机掩模层205上的各凹槽内，使所述第一无机掩模层205形成一平整的平面而形成。最后，通过退火工艺，去除所述纳米银线溶液中的液体，形成图案化后的像素电极层206。
在一种实施例中，所述像素电极层206的高度不超过所述第一无机掩模层205的高度。
在一种实施例中，所述退火工艺的温度为80℃~150℃。
在一种实施例中，所述像素电极层206可以为阵列基板上的像素电极层（阳极层）、或彩膜基板中公共电极层，具体没有限制。
本申请提出了一种显示面板及制作方法，所述制作方法包括：提供一基板；在所述基板上形成第一无机层；在所述第一无机层上形成第一金属掩模层；利用第一蚀刻工艺，去除所述第一金属掩膜层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层；在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层。本申请通过利用多晶硅和第一金属层制作形成沟槽，使所述纳米银线能直接进行图案化，得到预定图案，有利于纳米银线规则化的排布，以及降低了纳米银线图案化过程中断裂的风险。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (18)

  1. 一种像素电极的制作方法，其包括：
    提供一基板；
    在所述基板上形成第一无机层；
    在所述第一无机层上形成第一金属掩模层；
    利用第一蚀刻工艺，去除所述第一金属掩膜层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层；
    在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层；
    其中，所述像素电极层的高度不超过所述第一无机掩模层的高度。
  2. 根据权利要求1所述的制作方法，其中，在所述第一无机层上形成第一金属掩模层的步骤包括：
    在所述第一无机层上形成第一金属层；
    利用第二蚀刻工艺，使所述第一金属层形成第一金属掩模层。
  3. 根据权利要求2所述的制作方法，其中，所述第二蚀刻工艺为化学蚀刻。
  4. 根据权利要求2所述的制作方法，其中，所述第一金属层的材料包括金、银中的一种。
  5. 根据权利要求1所述的制作方法，其中，所述第一金属掩模层位于所述基板与所述像素电极层之间。
  6. 根据权利要求1所述的制作方法，其中，所述第一无机层的材料包括多晶硅。
  7. 根据权利要求1所述的制作方法，其中，所述第一蚀刻的蚀刻温度为10℃~100℃。
  8. 一种显示面板，所述显示面板包括基板及位于所述基板上的像素电极层，其中，所述像素电极层包括第一无机掩模层、及位于第一无机掩模层内的第一金属掩模层及像素电极层，所述第一金属掩模层位于所述基板与所述像素电极层之间；
    所述像素电极层的材料包括纳米银线。
  9. 根据权利要求8所述的显示面板，其中，所述第一金属层的材料包括金、银中的一种。
  10. 根据权利要求8所述的显示面板，其中，所述像素电极层的高度不超过所述第一无机掩模的高度。
  11. 根据权利要求8所述的显示面板，其中，所述第一无机层的材料包括多晶硅。
  12. 一种像素电极的制作方法，其包括：
    提供一基板；
    在所述基板上形成第一无机层；
    在所述第一无机层上形成第一金属掩模层；
    利用第一蚀刻工艺，去除所述第一金属掩膜层所覆盖的所述第一无机层，使所述第一金属掩模层嵌入所述第一无机层内，使所述第一无机层形成第一无机掩模层；
    在所述第一无机掩模层上涂布纳米银线溶液，以形成像素电极层。
  13. 根据权利要求12所述的制作方法，其中，在所述第一无机层上形成第一金属掩模层的步骤包括：
    在所述第一无机层上形成第一金属层；
    利用第二蚀刻工艺，使所述第一金属层形成第一金属掩模层。
  14. 根据权利要求13所述的制作方法，其中，所述第二蚀刻工艺为化学蚀刻。
  15. 根据权利要求13所述的制作方法，其中，所述第一金属层的材料包括金、银中的一种。
  16. 根据权利要求12所述的制作方法，其中，所述第一金属掩模层位于所述基板与所述像素电极层之间。
  17. 根据权利要求12所述的制作方法，其中，所述第一无机层的材料包括多晶硅。
  18. 根据权利要求12所述的制作方法，其中，所述第一蚀刻的蚀刻温度为10℃~100℃。
PCT/CN2018/117877 2018-10-26 2018-11-28 像素电极的制作方法、显示面板 Ceased WO2020082497A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811260212.8 2018-10-26
CN201811260212.8A CN109493734B (zh) 2018-10-26 2018-10-26 像素电极的制作方法、显示面板

Publications (1)

Publication Number Publication Date
WO2020082497A1 true WO2020082497A1 (zh) 2020-04-30

Family

ID=65691597

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/117877 Ceased WO2020082497A1 (zh) 2018-10-26 2018-11-28 像素电极的制作方法、显示面板

Country Status (2)

Country Link
CN (1) CN109493734B (zh)
WO (1) WO2020082497A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751448A (zh) * 2012-05-31 2012-10-24 友达光电股份有限公司 半导体元件及其制造方法
CN104238204A (zh) * 2013-06-07 2014-12-24 业鑫科技顾问股份有限公司 像素电极的制造方法
US20170123278A1 (en) * 2014-07-18 2017-05-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing hva pixel electrode and array substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730206B (zh) * 2012-10-12 2016-12-21 纳米及先进材料研发院有限公司 制备透明的基于纳米材料的导电膜的方法
CN103345324B (zh) * 2013-07-05 2016-11-16 南昌欧菲光显示技术有限公司 触摸显示屏及其滤光片组件
CN103365472A (zh) * 2013-07-05 2013-10-23 南昌欧菲光显示技术有限公司 偏光滤光模块及触摸显示屏
KR101656452B1 (ko) * 2013-09-06 2016-09-09 주식회사 잉크테크 전도성 패턴 형성 방법 및 전도성 패턴
CN105448423B (zh) * 2014-06-12 2018-06-22 宸鸿科技(厦门)有限公司 导电膜的制作方法及触控面板的制作方法及触控面板
CN106297967B (zh) * 2016-08-26 2018-01-16 京东方科技集团股份有限公司 柔性导电薄膜及其制备方法、柔性触摸屏及显示面板
CN108364711A (zh) * 2018-01-30 2018-08-03 南京邮电大学 一种丝网印刷银纳米线透明导电薄膜的后处理方法
CN108399977B (zh) * 2018-02-27 2019-12-27 合肥微晶材料科技有限公司 一种使纳米银线透明导电膜具有消影功能的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751448A (zh) * 2012-05-31 2012-10-24 友达光电股份有限公司 半导体元件及其制造方法
CN104238204A (zh) * 2013-06-07 2014-12-24 业鑫科技顾问股份有限公司 像素电极的制造方法
US20170123278A1 (en) * 2014-07-18 2017-05-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing hva pixel electrode and array substrate

Also Published As

Publication number Publication date
CN109493734B (zh) 2020-09-08
CN109493734A (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
WO2018119927A1 (zh) 一种薄膜晶体管的制作方法
CN110429106B (zh) 显示面板及其制备方法
CN107731881A (zh) 柔性显示面板及其制造方法、柔性显示装置
CN101000871A (zh) 金属导线、电极及薄膜晶体管阵列基板的制造方法
WO2015010427A1 (zh) 阵列基板及其制作方法和显示装置
US20140212818A1 (en) Method for forming graphene pattern
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
KR101682501B1 (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
CN112490125A (zh) 一种微显示器件及其像素定义层的制程方法
CN102568657A (zh) 一种透明导电层的制造方法
CN105161455A (zh) 一种ffs阵列基板及其制造方法和显示装置
CN108597648A (zh) 一种图案化的电极层、电极层的图案化方法、显示装置
CN108231553A (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN110828479A (zh) 柔性显示面板及其制备方法
CN104795400B (zh) 阵列基板制造方法、阵列基板和显示装置
CN103996683A (zh) 阵列基板及其制作方法和显示装置
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置
WO2017012292A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
CN107104078A (zh) 石墨烯电极及其图案化制备方法，阵列基板
CN102455593B (zh) 光刻胶图案的形成方法和阵列基板的制造方法
CN106371294A (zh) 一种显示基板的制作方法、显示基板及显示装置
WO2020082497A1 (zh) 像素电极的制作方法、显示面板
KR20060014179A (ko) 에미터 형성방법 및 이를 이용한 전계방출소자의 제조방법
WO2022077708A1 (zh) 显示面板及其制作方法
CN102681714A (zh) 触摸感应器的制造方法及显示设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18937656

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18937656

Country of ref document: EP

Kind code of ref document: A1