WO2020071103A1 - 半導体装置およびその製造方法、撮像素子 - Google Patents

半導体装置およびその製造方法、撮像素子

Info

Publication number
WO2020071103A1
WO2020071103A1 PCT/JP2019/036321 JP2019036321W WO2020071103A1 WO 2020071103 A1 WO2020071103 A1 WO 2020071103A1 JP 2019036321 W JP2019036321 W JP 2019036321W WO 2020071103 A1 WO2020071103 A1 WO 2020071103A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor substrate
contact surface
protruding portion
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/036321
Other languages
English (en)
French (fr)
Inventor
賢哉 萩本
宣年 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US17/279,962 priority Critical patent/US11742374B2/en
Publication of WO2020071103A1 publication Critical patent/WO2020071103A1/ja
Anticipated expiration legal-status Critical
Priority to US18/354,792 priority patent/US12199123B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/037—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being on top of a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H10W72/01953—Changing the shapes of bond pads by etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/953—Materials of bond pads not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/011—Manufacture or treatment of pads or other interconnections to be direct bonded
    • H10W80/031—Changing or setting shapes of the pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/011—Manufacture or treatment of pads or other interconnections to be direct bonded
    • H10W80/031—Changing or setting shapes of the pads
    • H10W80/037—Changing or setting shapes of the pads by mechanical treatment, e.g. by cutting, pressing or stamping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/102—Controlling the environment during the bonding, e.g. the temperature or pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
    • H10W80/732—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding having shape changed during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
    • H10W80/754—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding having material changed during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/792—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between multiple chips

Definitions

  • the present disclosure relates to a semiconductor device, a method for manufacturing the same, and an image sensor.
  • the present applicant has previously bonded a sensor substrate (first substrate) having a photoelectric conversion element and a circuit substrate (second substrate) having a peripheral circuit, for example, in order to cope with high integration of an imaging device.
  • a semiconductor device having a three-dimensional structure stacked by stacking (for example, see Patent Document 1).
  • a first electrode of a first substrate and a second electrode of a second substrate are arranged to face each other with an insulating thin film interposed therebetween, and then joined by heating.
  • a semiconductor device includes a first protruding portion including a first contact surface, a first base connected to the first protruding portion and having a larger volume than the volume of the first protruding portion.
  • a first semiconductor substrate provided with a first electrode including a first contact surface, a second projecting portion including a second contact surface in contact with the first contact surface, and a second projecting portion connected to the second projecting portion.
  • a second electrode including a second base having a larger volume than the volume is provided, and the second electrode has a second semiconductor substrate stacked on the first semiconductor substrate.
  • the volume of the first base connected to the first protruding portion including the first contact surface is larger than the volume of the first protruding portion.
  • the volume of the second base connected to the second protruding portion including the second contact surface is larger than the volume of the second protruding portion.
  • FIG. 1 is a schematic diagram illustrating an overall configuration example of a solid-state imaging device including a semiconductor device according to an embodiment of the present disclosure.
  • FIG. 2 is a partial cross-sectional view illustrating a configuration example of a main part of the solid-state imaging device illustrated in FIG. 1.
  • FIG. 2 is a partial plan view illustrating a configuration example of a main part of the solid-state imaging device illustrated in FIG. 1.
  • FIG. 2 is an enlarged cross-sectional view illustrating one step in a method for manufacturing the solid-state imaging device illustrated in FIG. 1.
  • FIG. 4B is an enlarged sectional view illustrating a step following FIG. 4A.
  • FIG. 4B is an enlarged cross-sectional view illustrating one process following FIG. 4B.
  • FIG. 4C is an enlarged cross-sectional view illustrating one process following FIG. 4C.
  • FIG. 4C is an enlarged cross-sectional view illustrating one process following FIG. 4D.
  • FIG. 4C is an enlarged cross-sectional view illustrating one step following FIG. 4E.
  • FIG. 4C is an enlarged cross-sectional view illustrating one step following FIG. 4F.
  • FIG. 11 is a cross-sectional view illustrating an entire configuration example of a solid-state imaging device as a first modified example of the present disclosure.
  • FIG. 13 is a schematic diagram illustrating an overall configuration example of an electronic device according to a second embodiment of the present disclosure. It is a block diagram showing an example of a schematic structure of a vehicle control system.
  • FIG. 11 is a cross-sectional view illustrating an entire configuration example of a solid-state imaging device as a second modified example of the present disclosure.
  • FIG. 11 is an enlarged cross-sectional view illustrating one step in a method for manufacturing a solid-state imaging device as a third modification example of the present disclosure.
  • FIG. 11 is an enlarged cross-sectional view illustrating one process following FIG. 10.
  • FIG. 13 is an enlarged cross-sectional view illustrating a configuration example of a main part of a solid-state imaging device as a fourth modified example of the present disclosure.
  • FIG. 11 is a cross-sectional view illustrating an entire configuration example of a solid-state imaging device as a second modified example of the present disclosure.
  • FIG. 11 is an enlarged cross-sectional view illustrating one step in a method for manufacturing a solid-state imaging device as a third modification example of the present disclosure.
  • FIG. 11 is an enlarged cross-sectional view illustrating one process following FIG. 10.
  • FIG. 13 is an
  • FIG. 15 is an enlarged plan view illustrating a configuration example of a main part of a solid-state imaging device as a fourth modified example of the present disclosure.
  • 15 is an enlarged cross-sectional view illustrating a configuration example of a main part of a solid-state imaging device as a fifth modification example of the present disclosure.
  • FIG. 15 is an enlarged plan view illustrating a configuration example of a main part of a solid-state imaging device as a fifth modification example of the present disclosure.
  • 15 is an enlarged cross-sectional view illustrating a configuration example of a main part of a solid-state imaging device as a sixth modification example of the present disclosure.
  • 15 is an enlarged plan view illustrating a configuration example of a main part of a solid-state imaging device as a sixth modification example of the present disclosure.
  • 15 is an enlarged cross-sectional view illustrating a configuration example of a main part of a solid-state imaging device as a seventh modification example of the present disclosure.
  • FIG. 21 is an enlarged cross-sectional view illustrating a configuration example of a main part of a solid-state imaging device as an eighth modification example of the present disclosure.
  • FIG. 21 is an enlarged cross-sectional view illustrating a configuration example of a main part of a solid-state imaging device as a ninth modification example of the present disclosure.
  • FIG. 21 is an enlarged cross-sectional view illustrating a configuration example of a main part of a solid-state imaging device as a tenth modification example of the present disclosure.
  • FIG. 21 is an enlarged cross-sectional view illustrating a configuration example of a main part of a solid-state imaging device as an eleventh modified example of the present disclosure.
  • FIG. 21 is an enlarged cross-sectional view illustrating a configuration example of a main part of a solid-state imaging device as a twelfth modification example of the present disclosure.
  • FIG. 1 is a schematic diagram schematically illustrating an overall configuration example of a solid-state imaging device 1 according to a first embodiment of the present disclosure.
  • FIG. 2 is a partial cross-sectional view illustrating a configuration example of a main part of the solid-state imaging device 1 illustrated in FIG.
  • FIG. 3 is a partial plan view illustrating a configuration example of a main part of the solid-state imaging device 1 at bonding surfaces CS1 and CS2 (described later).
  • FIG. 2 is a cross-sectional view taken along the line II-II shown in FIG. However, FIG. 2 illustrates three pixels 2 (2-1 to 2-3) arranged in the X-axis direction.
  • FIG. 1 is a schematic diagram schematically illustrating an overall configuration example of a solid-state imaging device 1 according to a first embodiment of the present disclosure.
  • FIG. 2 is a partial cross-sectional view illustrating a configuration example of a main part of the solid-state imaging device 1 illustrated in FIG.
  • FIG. 3 is a partial
  • the solid-state imaging device 1 is a specific example corresponding to the “semiconductor device” of the present disclosure.
  • the solid-state imaging device 1 includes a sensor substrate 10 as a first semiconductor substrate, and a circuit substrate 20 as a second semiconductor substrate that is bonded to the sensor substrate 10 and stacked in the Z-axis direction. This is a semiconductor device having a three-dimensional structure.
  • a protective film 19 As shown in FIG. 2, a protective film 19, a color filter layer CF, and an on-chip lens LNS are sequentially laminated on the surface of the sensor substrate 10 opposite to the circuit substrate 20.
  • the sensor substrate 10 is provided with a pixel area 3 in which a plurality of pixels 2 are regularly two-dimensionally arranged.
  • Each of the plurality of pixels 2 has an image sensor including a photoelectric conversion unit 51 (see FIG. 2).
  • a region surrounding the periphery of the pixel region 3 is referred to as a peripheral region.
  • a plurality of pixel drive lines 4 are provided to extend in the row direction
  • a plurality of vertical signal lines 5 are provided to extend in the column direction.
  • one pixel 2 is connected to one pixel drive line 4 and one vertical signal line 5, respectively.
  • Each of the pixels 2 is provided with a photoelectric conversion unit, a floating diffusion, and a pixel circuit including a plurality of transistors (so-called MOS transistors), a capacitor, and the like. Note that a part of the pixel circuit may be shared by a plurality of pixels.
  • the circuit board 20 includes peripheral circuits such as a vertical drive circuit 6, a column signal processing circuit 7, a horizontal drive circuit 8, and a system control circuit 9 for driving each pixel 2 provided on the sensor substrate 10. Have been. Some or all of these circuits may be provided on the sensor substrate 10 arbitrarily.
  • the sensor substrate 10 has a structure in which, for example, an electrode layer 10A, a wiring layer 10B, and a semiconductor layer 10C are stacked in order from a position closest to the circuit board 20.
  • the electrode layer 10A is obtained by embedding a first electrode 12 in a first insulating film 11.
  • a diffusion preventing film 13 is provided on a boundary between the first insulating film 11 and the first electrode 12.
  • the electrode layer 10A includes a bonding surface CS1 facing a bonding surface CS2 (described later) of the circuit board 20.
  • the bonding surface CS1 is flattened by, for example, chemical mechanical polishing (CMP).
  • the first electrode 12 is a connection terminal that is connected to the second electrode 22 described later to form a connection terminal pair, and includes a first protruding portion 12A and a first base portion 12B.
  • the first protruding portion 12A includes the first contact surface 12AS exposed on the joint surface CS1, and stands upright on the first base 12B.
  • the first base 12B is connected to the first protruding portion 12A on a side opposite to the first contact surface 12AS, and has a larger volume than the volume of the first protruding portion 12A. More specifically, as shown in FIG. 3, the occupied area of the first base 12B is larger than the occupied area of the first protruding portion 12A in the XY plane orthogonal to the Z-axis direction, which is the stacking direction.
  • the dimension of the first base 12B in the XY plane direction is larger than the dimension of the first protruding portion 12A in the XY plane direction.
  • the first protruding portion 12A and the first base portion 12B are both made of the same kind of conductive material.
  • the conductive material includes a highly conductive non-magnetic material such as Cu (copper).
  • the distance W1 between the first protruding portions 12A is equal to or greater than the distance W2 between the first bases 12B. 1 to 3 illustrate a case where the distance W1 is longer than the distance W2.
  • one first electrode 12 is provided for one pixel 2, but one first electrode 12 may be provided for two or more pixels 2.
  • the first insulating film 11 is provided on the same layer as the first protrusion 12A so as to surround the first protrusion 12A, and is provided on the same layer as the first base 12B so as to surround the first base 12B. Insulating layer 11B.
  • the insulating layers 11A and 11B are made of, for example, a TEOS film.
  • the TEOS film is a silicon oxide film formed by a chemical vapor deposition method (hereinafter, referred to as a CVD method) using TEOS gas (Tetra Ethoxy Silane gas: composition Si (OC 2 H 5 ) 4 ) as a source gas. .
  • a diffusion preventing layer 14 is provided so as to separate the insulating layers 11A and 11B and the insulating layer 11A and the first base 12B.
  • the diffusion prevention layer 14 is formed of a material that suppresses the constituent material of the first electrode 12 from diffusing into the first insulating film 11, for example, an insulating material such as SiCN.
  • the diffusion prevention layer 14 is formed by a gas phase method such as a CVD method or a sputtering method. Note that the first insulating film may be provided without providing the diffusion prevention layer 14.
  • the diffusion prevention film 13 has a diffusion prevention layer 13A, a diffusion prevention layer 13B, and a diffusion prevention layer 13C.
  • the diffusion preventing layer 13A is provided so as to separate the first protruding portion 12A from the insulating layer 11A.
  • the diffusion preventing layer 13B is provided so as to separate the first base 12B and the insulating layer 11B.
  • the diffusion prevention layer 13C covers the first base 12B so as to connect to the diffusion prevention layer 13A and the diffusion prevention layer 13B.
  • Each of the diffusion prevention layers 13A to 13C is formed of a material that prevents the constituent material of the first electrode 12 from diffusing into the first insulating film 11.
  • each of the diffusion preventing layers 13A to 13C may be formed of a plurality of layers.
  • the wiring layer 10B has an insulating layer 15 and an insulating layer 16 sequentially laminated on the electrode layer 10A.
  • a wiring 31 is embedded in the insulating layer 16.
  • the wiring 31 includes a wiring layer 31A made of a highly conductive material such as Cu (copper) and a barrier metal layer 31B covering the periphery of the wiring layer 31A and suppressing the diffusion of the material forming the wiring layer 31A. I have.
  • a transfer gate TG of a transfer transistor and a gate electrode 32 of the pixel transistor Tr1 are buried.
  • the pixel transistor Tr1 is, for example, one of an amplification transistor, a reset transistor, and a selection transistor.
  • the semiconductor layer 10C has an insulating layer 17 covering the wiring layer 10B and a semiconductor layer 18 made of single crystal silicon or the like covering the insulating layer 17.
  • the semiconductor layer 18 near the surface facing the wiring layer 10B, the source 23S and the drain 23D and the floating diffusion FD of the pixel transistor Tr1 located on the opposite side to the gate electrode 32 with the insulating layer 17 interposed therebetween are provided. Have been.
  • the semiconductor layer 18 is further provided with a photoelectric conversion unit 51 for each pixel 2.
  • the circuit board 20 has a structure in which, for example, an electrode layer 20A, a wiring layer 20B, and a semiconductor layer 20C are stacked in order from a position closest to the sensor substrate 10.
  • the electrode layer 20A has a structure in which the second electrode 22 is embedded in the second insulating film 21.
  • An anti-diffusion film 23 is provided at a boundary between the second insulating film 21 and the second electrode 22.
  • the electrode layer 20A includes a bonding surface CS2 facing the bonding surface CS1 of the sensor substrate 10. Similarly to the bonding surface CS1, the bonding surface CS2 is flattened by, for example, chemical mechanical polishing (CMP).
  • CMP chemical mechanical polishing
  • the second electrode 22 is a connection terminal that is connected to the first electrode 12 to form a connection terminal pair, and includes a second protruding portion 22A and a second base 22B. As described above, since the connection terminal pair of the first electrode 12 and the second electrode 22 is formed, it is possible to exchange signals between the sensor substrate 10 and the circuit substrate 20.
  • the second protruding portion 22A includes a second contact surface 22AS exposed on the joint surface CS2, and stands upright on the second base 22B.
  • the second base portion 22B is connected to the second protruding portion 22A on a side opposite to the second contact surface 22AS, and has a larger volume than the volume of the second protruding portion 22A. More specifically, as shown in FIG.
  • the occupied area of the second base 22B is larger than the occupied area of the second protruding portion 22A in the XY plane orthogonal to the Z-axis direction which is the stacking direction.
  • the dimension of the second base 22B in the XY plane direction is larger than the dimension of the second protruding portion 22A in the XY plane direction.
  • Both the second protruding portion 22A and the second base 22B are made of the same type of conductive material.
  • the conductive material includes a highly conductive non-magnetic material such as Cu (copper).
  • the distance W3 between the second projecting portions 22A is equal to or greater than the distance W4 between the second base portions 22B. 1 to 3 illustrate a case where the distance W3 is longer than the distance W4.
  • one second electrode 22 is provided for one pixel 2, but one second electrode 22 may be provided for two or more pixels 2.
  • the sensor substrate 10 includes the pixel region 3 in which the plurality of pixels 2 are formed, and the peripheral region surrounding the pixel region 3.
  • a contact portion AS between the first contact surface 12AS and the second contact surface 22AS is formed in a region overlapping the pixel region 3 in the stacking direction (Z-axis direction).
  • the contact portion AS is joined by, for example, plasma joining.
  • the second insulating film 21 is provided on the same layer as the second protrusion 22A so as to surround the second protrusion 22A, and is provided on the same layer as the second base 22B so as to surround the second base 22B. Insulating layer 21B.
  • the insulating layers 21A and 21B are made of, for example, a TEOS film.
  • a diffusion preventing layer 24 is provided so as to separate the insulating layer 21A and the insulating layer 21B and to separate the insulating layer 21A and the second base 22B.
  • the diffusion prevention layer 24 is formed of a material that suppresses the constituent material of the second electrode 22 from diffusing into the second insulating film 21, for example, an insulating material such as SiCN.
  • the diffusion prevention layer 24 is formed by a gas phase method such as a CVD method or a sputtering method. Note that the second insulating film 21 may be provided without providing the diffusion prevention layer 24.
  • the diffusion prevention film 23 has a diffusion prevention layer 23A, a diffusion prevention layer 23B, and a diffusion prevention layer 23C.
  • the diffusion preventing layer 23A is provided so as to separate the second protruding portion 22A from the insulating layer 21A.
  • the diffusion preventing layer 23B is provided so as to separate the second base 22B and the insulating layer 21B.
  • the diffusion prevention layer 23C covers the second base 22B so as to connect to the diffusion prevention layer 23A and the diffusion prevention layer 23B.
  • Each of the diffusion prevention layers 23A to 23C is formed of a material that suppresses a constituent material of the second electrode 22 from diffusing into the second insulating film 21.
  • each of the diffusion preventing layers 23A to 23C may be formed of a plurality of layers.
  • the wiring layer 20B includes an insulating layer 25 that covers a surface of the electrode layer 20A opposite to the bonding surface CS2, and an insulating layer 26 provided below the insulating layer 25.
  • a wiring 41 is embedded in the insulating layer 26.
  • the wiring 41 includes a wiring layer 41A made of a highly conductive material such as Cu (copper), and a barrier metal layer 41B covering the periphery of the wiring layer 41A and suppressing the diffusion of the material forming the wiring layer 41A. I have.
  • the wiring layer 41A is connected to the second base 22B of the second electrode 22 by a wiring 29 penetrating the insulating layer 21B and the insulating layer 25.
  • the wiring 29 includes a wiring layer 29A made of a highly conductive material such as Cu (copper), and a barrier metal layer 29B that covers the periphery of the wiring layer 29A and suppresses diffusion of the material forming the wiring layer 29A. I have. Further, a gate electrode 42 of a transistor Tr2 in a logic circuit such as the column signal processing circuit 7 is buried near the surface of the insulating layer 26 opposite to the electrode layer 20A.
  • the semiconductor layer 20C has an insulating layer 27 covering the wiring layer 20B and a semiconductor layer 28 made of single crystal silicon or the like covering the insulating layer 27.
  • the source 43S and the drain 43D of the transistor Tr2 located on the side opposite to the gate electrode 42 with the insulating layer 27 interposed therebetween are provided near the surface of the semiconductor layer 28 facing the wiring layer 20B.
  • the protection film 19 is provided so as to cover the photoelectric conversion unit 51 of the sensor substrate 10.
  • the protective film 19 is a material film having a passivation property, and its constituent material is, for example, silicon oxide, silicon nitride, silicon oxynitride, or the like.
  • the color filter layer CF is a color filter of each color provided in one-to-one correspondence with each photoelectric conversion unit 51. The arrangement of the color filters of each color is not limited.
  • the on-chip lenses LNS are provided in a one-to-one correspondence with the respective photoelectric conversion units 51 and the respective color filter layers CF, and are configured such that incident light is collected on the respective photoelectric conversion units 51.
  • the diffusion preventing layer 13B and the first base 12B are sequentially formed so as to fill the opening 11KB provided at a predetermined position of the insulating layer 11B.
  • the embedding of the first base portion 12B is performed by, for example, a damascene method.
  • the diffusion preventing layer 13C is selectively formed on the diffusion preventing layer 13B and the first base 12B.
  • a diffusion prevention layer 14 is formed by, for example, a CVD method or a sputtering method so as to cover the insulating layer 11B, the diffusion prevention layer 13B, the diffusion prevention layer 13C, and the first base 12B. .
  • the insulating layer 11A is formed so as to cover the diffusion preventing layer 14.
  • an opening 11KA is formed at a position corresponding to the first base 12B by, for example, selective dry etching.
  • a diffusion prevention layer 13A is formed by a sputtering method or the like so as to cover the side surface of the opening 11KA and the upper surface of the insulating layer 11A.
  • a metal layer 12AZ is formed by, for example, an electrolytic plating method so as to fill the opening 11KA.
  • the portion of the metal layer 12AZ that overflows from the opening 11KA and the diffusion prevention layer 13A that covers the upper surface of the insulating layer 11A are polished by, for example, CMP, so as to be flattened.
  • a bonding surface CS1 including one contact surface 12AS is formed.
  • the first electrode 12 including the first protruding portion 12A is completed.
  • a recessed portion R that is recessed from the bonding surface CS1 may be formed at the end of the first contact surface 12AS in the first protruding portion 12A.
  • the second electrode 22 on the circuit board 20 can be formed by the same procedure.
  • the sensor substrate 10 and the circuit board 20 are aligned in the XY plane, and the first contact surface 12AS and the second contact surface 22AS are joined together so as to abut each other.
  • CS1 and the bonding surface CS2 are opposed to each other.
  • plasma bonding is performed to bond the bonding surfaces CS1 and CS2.
  • gaps 12V1, 12V2, 22V1, and 22V2 are generated between the sensor substrate 10 and the circuit substrate 20.
  • the gap 12V1 is a gap formed between the recessed portion R of the first contact surface 12AS and the flat portion of the second contact surface 22AS, and the gap 22V1 is a recessed portion of the second contact surface 22AS. This is a gap formed between R and the flat portion of the first contact surface 12AS.
  • the gap 12V1 and the gap 22V1 may overlap in the Z-axis direction.
  • the gap 12V2 is a gap formed between the recessed portion R of the first contact surface 12AS and a portion of the joint surface CS2 other than the second contact surface 22AS.
  • the gap 22V2 is a gap formed between the recessed portion R of the second contact surface 22AS and a portion of the joint surface CS1 other than the first contact surface 12AS.
  • annealing is performed at a temperature of, for example, about 400 ° C.
  • a temperature of, for example, about 400 ° C By this annealing process, as shown in FIG. 4G, the gaps 12V1, 12V2, 22V1, and 22V2 are filled, and the contact portions AS that are in sufficient contact are formed, and the good conduction between the first electrode 12 and the second electrode 22 is achieved.
  • the gaps 12V1, 12V2, 22V1 and 22V2 are filled by the movement of Cu (copper) from the first base 12B to the first protruding portion 12A and the Cu from the second base 22B to the second protruding portion 22A by heating. It is considered that (copper) movement occurs.
  • FIG. 4G illustrates a state in which all of the gaps 12V1, 12V2, 22V1, and 22V2 have disappeared, the gaps 12V2 and 22V2 may remain after the annealing.
  • the solid-state imaging device 1 can cope with higher integration.
  • the area of the joining portion between the first contact surface 12AS of the first electrode 12 and the second contact surface 22AS of the second electrode 22 can be reduced, and the pixel region that is miniaturized can be reduced. Even in this case, the connection terminal pair can be provided in one pixel unit or a desired plurality of pixel units. Therefore, as a result, it is possible to contribute to miniaturization and high integration of the solid-state imaging device 1.
  • FIG. 5 is a schematic diagram schematically illustrating an overall configuration example of a solid-state imaging device 1A as a modification example of the first embodiment of the present disclosure.
  • the solid-state imaging device 1A a part of the plurality of pixels 2 shares the second base 22B of the second electrode 22. That is, the second electrode 22 is formed by connecting a plurality of second projecting portions 22A to one second base 22B.
  • the solid-state imaging device 1A having such a configuration it is possible to simultaneously drive a plurality of pixels 2 sharing one second base 22B.
  • pixel signals can be simultaneously transmitted to the circuit board 20 from the plurality of pixels 2 sharing one second base 22B.
  • the first electrode 12 may have a configuration in which a plurality of first protruding portions 12A are connected to one first base 12B. Further, a combination of the two is also possible. By adopting such a mode, the area of the joint between the first electrode 12 and the second electrode 22 can be reduced, and at least one of the area of the first base 12B and the area of the second base 22B can be reduced. It can be smaller. As a result, the wiring area of at least one of the sensor board 10 and the circuit board 20 can be reduced.
  • a part of the column signal processing circuit 7 for performing the AD conversion (for example, a comparator or a counter) can be shared by a plurality of pixels 2, which contributes to the reduction of the area of the logic circuit on the circuit board 20. Can be. Therefore, as a result, it is possible to contribute to miniaturization and high integration of the solid-state imaging device 1A.
  • FIG. 6 is a block diagram illustrating a configuration example of a camera 2000 as an electronic device to which the present technology is applied.
  • a camera 2000 includes an optical unit 2001 including a lens group, an imaging device (imaging device) 2002 to which the above-described solid-state imaging devices 1 and 1A (hereinafter, referred to as solid-state imaging device 1 and the like) are applied, and a camera signal processing circuit. And a DSP (Digital Signal Processor) circuit 2003.
  • the camera 2000 also includes a frame memory 2004, a display unit 2005, a recording unit 2006, an operation unit 2007, and a power supply unit 2008.
  • the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, the operation unit 2007, and the power supply unit 2008 are interconnected via a bus line 2009.
  • the optical unit 2001 captures incident light (image light) from a subject and forms an image on the imaging surface of the imaging device 2002.
  • the imaging device 2002 converts the amount of incident light formed on the imaging surface by the optical unit 2001 into an electric signal in pixel units and outputs the electric signal as a pixel signal.
  • the display unit 2005 includes, for example, a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays a moving image or a still image captured by the imaging device 2002.
  • the recording unit 2006 records a moving image or a still image captured by the imaging device 2002 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 2007 issues operation commands for various functions of the camera 2000 under user operation.
  • the power supply unit 2008 appropriately supplies various power supplies serving as operation power supplies for the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, and the operation unit 2007 to these supply targets.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of moving object such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 7 is a block diagram illustrating a schematic configuration example of a vehicle control system that is an example of a mobile object control system to which the technology according to the present disclosure can be applied.
  • Vehicle control system 12000 includes a plurality of electronic control units connected via communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an inside information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio / video output unit 12052, and a vehicle-mounted network I / F (Interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generating device for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting driving force to wheels, and a steering angle of the vehicle. It functions as a control mechanism such as a steering mechanism for adjusting and a braking device for generating a braking force of the vehicle.
  • the body control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a blinker, and a fog lamp.
  • a radio wave or various switch signals transmitted from a portable device replacing the key may be input to the body control unit 12020.
  • the body control unit 12020 receives the input of these radio waves or signals and controls a door lock device, a power window device, a lamp, and the like of the vehicle.
  • Out-of-vehicle information detection unit 12030 detects information external to the vehicle on which vehicle control system 12000 is mounted.
  • an imaging unit 12031 is connected to the outside-of-vehicle information detection unit 12030.
  • the out-of-vehicle information detection unit 12030 causes the imaging unit 12031 to capture an image outside the vehicle, and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform an object detection process or a distance detection process of a person, a vehicle, an obstacle, a sign, a character on a road surface, or the like based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of received light.
  • the imaging unit 12031 can output an electric signal as an image or can output the information as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information in the vehicle.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver status detection unit 12041 that detects the status of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 determines the degree of driver fatigue or concentration based on the detection information input from the driver state detection unit 12041. The calculation may be performed, or it may be determined whether the driver has fallen asleep.
  • the microcomputer 12051 calculates a control target value of the driving force generation device, the steering mechanism or the braking device based on the information on the inside and outside of the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit A control command can be output to 12010.
  • the microcomputer 12051 implements an ADAS (Advanced Driver Assistance System) function including a vehicle collision avoidance or impact mitigation, a following operation based on an inter-vehicle distance, a vehicle speed maintaining operation, a vehicle collision warning, or a vehicle lane departure warning. Cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generation device, the steering mechanism, the braking device, and the like based on the information about the surroundings of the vehicle obtained by the outside information detection unit 12030 or the inside information detection unit 12040, so that the driver 120 It is possible to perform cooperative control for automatic driving or the like in which the vehicle travels autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on information on the outside of the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of preventing glare such as switching a high beam to a low beam. It can be carried out.
  • the sound image output unit 12052 transmits at least one of a sound signal and an image signal to an output device capable of visually or audibly notifying a passenger of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 8 is a diagram illustrating an example of an installation position of the imaging unit 12031.
  • the image pickup unit 12031 includes image pickup units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as a front nose, a side mirror, a rear bumper, a back door, and an upper part of a windshield in the vehicle interior of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided above the windshield in the passenger compartment mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, and the like.
  • FIG. 8 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates 13 shows an imaging range of an imaging unit 12104 provided in a rear bumper or a back door.
  • a bird's-eye view image of the vehicle 12100 viewed from above is obtained by superimposing image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of imaging elements or an imaging element having pixels for detecting a phase difference.
  • the microcomputer 12051 calculates a distance to each three-dimensional object in the imaging ranges 12111 to 12114 and a temporal change of the distance (relative speed with respect to the vehicle 12100).
  • a distance to each three-dimensional object in the imaging ranges 12111 to 12114 and a temporal change of the distance (relative speed with respect to the vehicle 12100).
  • microcomputer 12051 can set an inter-vehicle distance to be secured before the preceding vehicle and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts the three-dimensional object data relating to the three-dimensional object into other three-dimensional objects such as a motorcycle, a normal vehicle, a large vehicle, a pedestrian, a telephone pole, and the like based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating a risk of collision with each obstacle, and when the collision risk is equal to or more than the set value and there is a possibility of collision, via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver through forced driving and avoidance steering via the drive system control unit 12010, driving assistance for collision avoidance can be performed.
  • driving assistance for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared light.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian exists in the captured images of the imaging units 12101 to 12104. The recognition of such a pedestrian is performed by, for example, extracting a feature point in an image captured by the imaging units 12101 to 12104 as an infrared camera, and performing a pattern matching process on a series of feature points indicating the outline of the object to determine whether the object is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so that is superimposed. Further, the sound image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the solid-state imaging device 1 shown in FIG. 1 and the like can be applied to the imaging unit 12031.
  • the arrangement positions, dimensions, and shapes of the components on the sensor board 10 and the circuit board 20 described in the above embodiments and the like can be arbitrarily set.
  • the end faces of the first electrode 12 and the second electrode 22 are parallel to the stacking direction (Z-axis direction).
  • the present disclosure is not limited to this, and the end faces are not limited thereto.
  • the dimensions of the first protruding portion of the first electrode and the second protruding portion of the second electrode are assumed to be, for example, about several ⁇ m to sub- ⁇ m. However, the technology of the present disclosure is not limited to such dimensions.
  • the case where a part of the first contact surface of the first electrode and a part of the second contact surface of the second electrode are joined is exemplified.
  • All of the contact surfaces and all of the second contact surfaces may be joined. That is, in the in-plane direction, the size of the first contact surface and the size of the second contact surface substantially match, and the position of the first contact surface in the in-plane direction and the surface of the second contact surface The position in the inward direction may substantially match.
  • all of the first contact surface and a part of the second contact surface may be joined, or part of the first contact surface and all of the second contact surface may be joined. Is also good.
  • the contact portion AS is formed in the region overlapping the pixel region 3 in the stacking direction has been described as an example, but the present disclosure is not limited to this.
  • the part AS may be formed.
  • the pixel peripheral region 3A may include an optical black region in which the light shielding film 33 is formed.
  • a logic circuit for performing signal processing or the like may be formed on the circuit board 20 in the pixel peripheral region 3A.
  • the logic circuit in such a pixel peripheral area 3A includes an analog-digital converter (AD converter), a control unit, a data latch unit, a parallel-serial conversion unit, and the like.
  • the AD converter includes, for example, a comparator, a counter unit, and a reference voltage generation unit that generates a reference voltage.
  • the comparator compares an analog signal acquired by the image sensor in each pixel 2 of the sensor substrate 10 with the reference voltage generated by the reference voltage generation unit, and transmits an output signal to the counter unit.
  • the counter unit is supplied with a clock from a clock supply unit provided in the control unit, and operates based on an output signal from the comparator.
  • the data latch unit latches the image data digitized by the AD converter.
  • the parallel-serial converter converts the image data output from the data latch from parallel data to serial data.
  • the area of the joint between the first contact surface 12AS of the first electrode 12 and the second contact surface 22AS of the second electrode 22 can be reduced. Therefore, even in a miniaturized pixel region, a connection terminal pair can be provided in one pixel unit or a desired plurality of pixel units. Therefore, as a result, it is possible to contribute to miniaturization and high integration of the solid-state imaging device 1B.
  • the case where the recessed portion R is formed at the end of the first contact surface 12AS or the end of the second contact surface 22AS as shown in FIG. Is not limited to this.
  • the present disclosure is also applicable to a case where dishing in which the central portion of the first contact surface 12AS is depressed occurs in the manufacturing process of the solid-state imaging device, for example, as in a third modification example of the present disclosure illustrated in FIG. .
  • the first contact surface 12AS and the second contact surface 22AS in which dishing has occurred are opposed to each other, the first contact surface 12AS and the second contact surface 22AS as shown in the sectional view of FIG. , Gaps V1 to V3 are generated.
  • the gap V1 is a gap generated at a portion where the first contact surface 12AS and the second contact surface 22AS oppose each other in the Z-axis direction.
  • the gap V2 is a gap formed between the first contact surface 12AS and a portion of the joint surface CS2 other than the second contact surface 22AS.
  • the gap V3 is a gap formed between the second contact surface 22AS and a portion of the joint surface CS1 other than the first contact surface 12AS.
  • the first base 12B and the second base 22B are provided, the first base 12B and the second base 22B expand by performing the annealing process.
  • FIG. 10 is an enlarged cross-sectional view illustrating one step in a method of manufacturing a solid-state imaging device according to a third modified example of the present disclosure
  • FIG. 11 is an enlarged cross-sectional view illustrating one step subsequent to FIG. .
  • the first electrode has the two-layer structure of the first base and the first protruding portion, but the present disclosure is not limited to this.
  • the first electrode 12 includes a first protruding portion 12A including a first contact surface 12AS and a first intermediate portion 12C. And a three-layer structure of the first base portion 12B.
  • the second electrode 22 may have a three-layer structure including a second protruding portion 22A including the second contact surface 22AS, a second intermediate portion 22C, and a second base 22B.
  • FIG. 12A is an enlarged cross-sectional view of the vicinity of the contact portion AS in the fourth modified example
  • FIG. 12B is a plan view of the first electrode 12 and the second electrode 22 in the fourth modified example.
  • the plane area of the first protruding portion 12A is minimized.
  • the plane area of the first base portion 12B may be the maximum, and the plane area of the first intermediate portion 12C may be intermediate between them.
  • the plane area of the second projecting portion 22A is the smallest, the plane area of the second base 22B is the largest, and the plane area of the second intermediate portion 22C is the middle of them. You may.
  • FIG. 13A is an enlarged cross-sectional view of the vicinity of the contact portion AS in the fifth modification
  • FIG. 13B is a plan view of the first electrode 12 and the second electrode 22 in the fifth modification.
  • the first base 12 ⁇ / b> B May be shared.
  • the adjacent second electrodes 22 may share the second base 22B.
  • 14A is an enlarged cross-sectional view of the vicinity of the contact portion AS in the sixth modification
  • FIG. 14B is a plan view of the first electrode 12 and the second electrode 22 in the sixth modification.
  • the cross-sectional shape of the first electrode and the cross-sectional shape of the second electrode are rectangular, but the present disclosure is not limited to this.
  • a part or the whole of the first electrode moves in the XY plane toward the first contact surface 12AS. It may have a tapered cross section in which the width in the direction is narrowed.
  • FIG. 15A shows an example in which the first protruding portion 12A and the second protruding portion 22A have a trapezoidal cross section, and the first base portion 12B and the second base portion 22B have a rectangular cross section.
  • FIG. 15B is an example in which the first projecting portion 12A and the second projecting portion 22A, and the first base portion 12B and the second base portion 22B all have trapezoidal cross sections.
  • FIG. 15C shows an example in which the first protruding portion 12A and the second protruding portion 22A have a rectangular cross section, and the first base portion 12B and the second base portion 22B have a trapezoidal cross section.
  • the positional relationship in the in-plane direction of the first protruding portion, the first intermediate portion, and the first base portion of the first electrode can be arbitrarily set as long as they are mutually conductive.
  • the second electrode For example, when the first electrode 12 and the second electrode 22 have a two-layer structure, the positional relationship between the first protruding portion 12A and the first base portion 12B and the second protruding portion 22A and the second base portion 22B in the XY plane direction is, for example, The positional relationship as shown in FIG. 16A or the positional relationship as shown in FIG. 16B may be used.
  • the positional relationship in the XY plane direction of the base 22B may be, for example, a positional relationship as shown in FIG. 17A or a positional relationship as shown in FIG. 17B. That is, in the XY plane direction, the first protruding portion 12A may be connected to the vicinity of the center of the first base portion 12B or the first intermediate portion 12C, or the end portion of the first base portion 12B or the first intermediate portion 12C. It may be connected to the vicinity. The same applies to the second electrode 22.
  • the first protruding portion and the first base portion or the first protruding portion, the first intermediate portion, and the first base portion may be individually formed, or may be formed integrally. It may be something. The same applies to the second electrode.
  • connection terminal pair for transmitting and receiving signals is formed by bonding the bonding surface of the first electrode and the bonding surface of the second electrode by a method such as plasma bonding.
  • the present disclosure is not limited to this.
  • the technology of the present disclosure can be applied to a case where wires are joined to form a power supply path instead of joining connection terminals as in the solid-state imaging device 1C illustrated in FIG. .
  • the wiring 61 of the sensor substrate 10 includes the first protruding portion 61A and the first base portion 61B, and the first protruding portion 61A is exposed on the bonding surface CS1 to the first contact surface 61AS.
  • the wiring 62 of the circuit board 20 further includes a second protruding portion 62A and a second base 62B, and the second protruding portion 62A includes a second contact surface 62AS exposed on the bonding surface CS2. I have. And the 1st contact surface 61AS and the 2nd contact surface 62AS contact, and the contact part AS60 of the wiring 61 and the wiring 62 is formed.
  • the same effect as that of the above-described embodiment and the like, that is, the thinning of the wiring 61 and the wiring 62 can be expected. Therefore, as a result, it is possible to contribute to miniaturization and high integration of the solid-state imaging device 1C. In addition, improvement in the bonding strength between the wiring 61 and the wiring 62 can be expected.
  • the technology of the present disclosure is not limited to the case of joining connection terminals as a path for telecommunications or joining wirings as a path for power supply, for example, joining a sensor board and a circuit board.
  • the present invention is also applicable to a case where a structure is joined to improve strength.
  • the technology of the present disclosure can be applied to, for example, joining of metal layers for light shielding formed in a pixel region of a sensor substrate and a pixel region of a circuit substrate.
  • the semiconductor device is suitable for high integration. It should be noted that the effects described in this specification are merely examples, and the present invention is not limited to the descriptions. Other effects may be provided.
  • the present technology can have the following configurations. (1) A first electrode provided with a first electrode including a first protruding portion including a first contact surface and a first base connected to the first protruding portion and having a larger volume than the volume of the first protruding portion. A semiconductor substrate; A second protruding portion including a second abutting surface in contact with the first abutting surface; and a second base connected to the second protruding portion and having a larger volume than the second protruding portion.
  • a second semiconductor substrate provided with a second electrode and stacked on the first semiconductor substrate.
  • the first semiconductor substrate includes a pixel region in which a plurality of imaging elements are formed, and a peripheral region surrounding the pixel region, The contact portion between the first contact surface and the second contact surface is formed in a region overlapping with the pixel region in the stacking direction of the first semiconductor substrate and the second semiconductor substrate.
  • the second electrode includes a plurality of the second protrusions connected to one second base.
  • the first electrode includes a first portion, and a second portion adjacent to the first portion in a stacking direction of the first semiconductor substrate and the second semiconductor substrate,
  • the second electrode includes a third portion joined to the first portion, and a fourth portion adjacent to the third portion in the stacking direction.
  • a first width of the first portion in an in-plane direction orthogonal to the laminating direction is smaller than a second width of the second portion in the in-plane direction;
  • the first semiconductor substrate further includes a third electrode disposed adjacent to the first electrode in the in-plane direction,
  • the third electrode includes a fifth portion, and a sixth portion adjacent to the fifth portion in the stacking direction,
  • a fifth width in the in-plane direction of the fifth portion is smaller than a sixth width of the sixth portion in the in-plane direction,
  • the imaging device according to (9), wherein a first distance between the first part and the fifth part is equal to or greater than a second distance between the second part and the sixth part.

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

高集積化に適した構造の半導体装置を提供する。この半導体装置は、第１当接面を含む第１突出部分と、その第１突出部分と連結されて第１突出部分の体積よりも大きな体積を有する第１基部とを含む第１電極が設けられた第１半導体基板と、第１当接面と当接する第２当接面を含む第２突出部分と、その第２突出部分と連結されて第２突出部分の体積よりも大きな体積を有する第２基部とを含む第２電極が設けられ、第１半導体基板に対して積層された第２半導体基板とを有する。

Description

半導体装置およびその製造方法、撮像素子
　本開示は、半導体装置およびその製造方法、撮像素子に関する。
　本出願人は、これまでに、撮像装置の高集積化に対応すべく、例えば光電変換素子を有するセンサ基板（第１基板）と、周辺回路を有する回路基板（第２基板）とを貼り合わせて積層した３次元構造の半導体装置を提案している（例えば特許文献１参照）。特許文献１では、第１基板の第１電極と、第２基板の第２電極とを、絶縁性薄膜を介して対向配置させたのち加熱することで接合するようにしている。
特開２０１３－７３９８８号公報
　ところで、このような半導体装置においては、さらなる高集積化が求められている。したがって、高集積化に適した構造を有する半導体装置およびその半導体装置の製造方法、撮像素子を提供することが望ましい。
　本開示の一実施形態としての半導体装置は、第１当接面を含む第１突出部分と、その第１突出部分と連結されて第１突出部分の体積よりも大きな体積を有する第１基部とを含む第１電極が設けられた第１半導体基板と、第１当接面と当接する第２当接面を含む第２突出部分と、その第２突出部分と連結されて第２突出部分の体積よりも大きな体積を有する第２基部とを含む第２電極が設けられ、第１半導体基板に対して積層された第２半導体基板とを有する。
　本開示の一実施形態としての半導体装置では、第１電極において、第１当接面を含む第１突出部分と連結された第１基部の体積が第１突出部分の体積よりも大きい。また、本開示の一実施形態としての半導体装置では、第２電極において、第２当接面を含む第２突出部分と連結された第２基部の体積が第２突出部分の体積よりも大きい。このため、第１当接面および第２当接面に対してそれぞれ平坦化処理を施した際、第１当接面および第２当接面における部分的な後退が生じた場合であっても、第１基部および第２基部の存在により、第１当接面と第２当接面との接合が良好になされる。
本開示の実施の形態に係る半導体装置を備えた固体撮像装置の全体構成例を表す概略図である。 図１に示した固体撮像装置の要部構成例を表す部分断面図である。 図１に示した固体撮像装置の要部構成例を表す部分平面図である。 図１に示した固体撮像装置の製造方法における一工程を表す拡大断面図である。 図４Ａに続く一工程を表す拡大断面図である。 図４Ｂに続く一工程を表す拡大断面図である。 図４Ｃに続く一工程を表す拡大断面図である。 図４Ｄに続く一工程を表す拡大断面図である。 図４Ｅに続く一工程を表す拡大断面図である。 図４Ｆに続く一工程を表す拡大断面図である。 本開示の第１の変形例としての固体撮像装置の全体構成例を表す断面図である。 本開示の第２の実施の形態に係る電子機器の全体構成例を表す概略図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 本開示の第２の変形例としての固体撮像装置の全体構成例を表す断面図である。 本開示の第３の変形例としての固体撮像装置の製造方法における一工程を表す拡大断面図である。 図１０に続く一工程を表す拡大断面図である。 本開示の第４の変形例としての固体撮像装置の要部構成例を表す拡大断面図である。 本開示の第４の変形例としての固体撮像装置の要部構成例を表す拡大平面図である。 本開示の第５の変形例としての固体撮像装置の要部構成例を表す拡大断面図である。 本開示の第５の変形例としての固体撮像装置の要部構成例を表す拡大平面図である。 本開示の第６の変形例としての固体撮像装置の要部構成例を表す拡大断面図である。 本開示の第６の変形例としての固体撮像装置の要部構成例を表す拡大平面図である。 本開示の第７の変形例としての固体撮像装置の要部構成例を表す拡大断面図である。 本開示の第８の変形例としての固体撮像装置の要部構成例を表す拡大断面図である。 本開示の第９の変形例としての固体撮像装置の要部構成例を表す拡大断面図である。 本開示の第１０の変形例としての固体撮像装置の要部構成例を表す拡大断面図である。 本開示の第１１の変形例としての固体撮像装置の要部構成例を表す拡大断面図である。 本開示の第１２の変形例としての固体撮像装置の要部構成例を表す拡大断面図である。
　以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（センサ基板の電極と回路基板の電極とが対向して接合された２層構造の半導体装置を備えた固体撮像装置の例）
２．第１の変形例（複数の画素において電極の一部を共有するようにした固体撮像装置の例）
３．第２の実施の形態（電子機器への適用例）
４．移動体への応用例
５．その他の変形例
＜１．第１の実施の形態＞
［固体撮像装置１の構成］
　図１は、本開示の第１の実施の形態としての固体撮像装置１の全体構成例を模式的に表した概略図である。図２は、図１に示した固体撮像装置１の要部構成例を表す部分断面図である。また、図３は、接合面ＣＳ１，ＣＳ２（後述）における固体撮像装置１の要部構成例を表す部分平面図である。なお、図２は、図３に示したII-II切断線に沿った矢視方向の断面を表している。但し、図２は、Ｘ軸方向に並ぶ３つの画素２（２－１～２－３）について例示している。また、図３では、Ｘ軸方向に並ぶ３つの画素２（２－１～２－３）と、同じくＸ軸方向に並ぶ３つの画素２（２－４～２－６）とがＹ軸方向に並ぶ、２行×３列の画素２の配列を表している。固体撮像装置１は、本開示の「半導体装置」に対応する一具体例である。固体撮像装置１は、第１半導体基板としてのセンサ基板１０と、このセンサ基板１０に対して貼り合されてＺ軸方向において積層された、第２半導体基板としての回路基板２０とを有する、いわゆる３次元構造の半導体装置である。図２に示したように、センサ基板１０における回路基板２０と反対側の面には、保護膜１９、カラーフィルタ層ＣＦ、およびオンチップレンズＬＮＳが順に積層されている。
　センサ基板１０には、複数の画素２が規則的に２次元配列された画素領域３が設けられている。複数の画素２は、光電変換部５１（図２参照）を含む撮像素子をそれぞれ有している。なお、センサ基板１０において、画素領域３の周囲を取り囲む領域を周辺領域という。この画素領域３には、複数の画素駆動線４が行方向へ延在するように配設され、複数の垂直信号線５が列方向に延在するように配設されている。固体撮像装置１では、例えば１つの画素２が１本の画素駆動線４と１本の垂直信号線５とに各々接続されている。これらの画素２には、それぞれ、光電変換部と、フローティングディフュージョンと、複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。なお、複数の画素で画素回路の一部を共有している場合もある。
　また、回路基板２０には、センサ基板１０に設けられた各画素２を駆動するための垂直駆動回路６、カラム信号処理回路７、水平駆動回路８、およびシステム制御回路９などの周辺回路が設けられている。これらの回路の一部または全部は、任意にセンサ基板１０に設けてもよい。
［センサ基板１０の構成］
　図２に示したように、センサ基板１０は、回路基板２０に最も近い位置から順に、例えば電極層１０Ａと配線層１０Ｂと半導体層１０Ｃとが積層された構造を有している。
（電極層１０Ａ）
　電極層１０Ａは、第１絶縁膜１１に第１電極１２が埋設されたものである。第１絶縁膜１１と第１電極１２との境界には拡散防止膜１３が設けられている。電極層１０Ａは、回路基板２０の接合面ＣＳ２（後述）と対向する接合面ＣＳ１を含んでいる。接合面ＣＳ１は、例えば化学的機械研磨（ＣＭＰ）によって平坦化された状態となっている。
　第１電極１２は、後出の第２電極２２と接続されて接続端子対を形成する接続端子であり、第１突出部分１２Ａと、第１基部１２Ｂとを含む。第１突出部分１２Ａは、接合面ＣＳ１に露出した第１当接面１２ＡＳを含んでおり、第１基部１２Ｂに立設している。第１基部１２Ｂは、第１当接面１２ＡＳと反対側において第１突出部分１２Ａと連結されており、第１突出部分１２Ａの体積よりも大きな体積を有する。より具体的には、図３に示したように、積層方向であるＺ軸方向と直交するＸＹ面内において、第１突出部分１２Ａの占有面積よりも第１基部１２Ｂの占有面積のほうが大きい。また、第１基部１２ＢにおけるＸＹ面方向の寸法は、第１突出部分１２ＡにおけるＸＹ面方向の寸法よりも大きい。第１突出部分１２Ａおよび第１基部１２Ｂは、いずれも同種の導電性材料からなる。その導電性材料は、例えばＣｕ（銅）などの高導電性非磁性材料を有する。また、隣り合う２つの第１電極１２において、第１突出部分１２Ａ同士の距離Ｗ１は、第１基部１２Ｂ同士の距離Ｗ２と同等以上である。図１～図３においては、距離Ｗ１が距離Ｗ２よりも長い場合を例示している。なお、図２では、１つの画素２に対して１つの第１電極１２を設けるようにしたが、２以上の画素２に対して１つの第１電極１２を設けるようにしてもよい。
　第１絶縁膜１１は、第１突出部分１２Ａを取り囲むように第１突出部分１２Ａと同じ階層に設けられた絶縁層１１Ａと、第１基部１２Ｂを取り囲むように第１基部１２Ｂと同じ階層に設けられた絶縁層１１Ｂとを有している。絶縁層１１Ａおよび絶縁層１１Ｂは、例えばＴＥＯＳ膜からなる。ＴＥＯＳ膜とは、ＴＥＯＳガス（Tetra Ethoxy Silaneガス：組成Ｓｉ（ＯＣ2Ｈ5）4）を原料ガスとする化学気相成長法（以下ＣＶＤ法という。）により成膜された酸化シリコン膜である。
　絶縁層１１Ａと絶縁層１１Ｂとの間の階層には、絶縁層１１Ａと絶縁層１１Ｂとを隔てると共に絶縁層１１Ａと第１基部１２Ｂとを隔てるように拡散防止層１４が設けられている。拡散防止層１４は、第１電極１２の構成材料が第１絶縁膜１１へ拡散するのを抑止する材料、例えばＳｉＣＮなどの絶縁材料により形成されている。具体的には、拡散防止層１４は、例えばＣＶＤ法やスパッタリング法などの気相法により形成されたものである。なお、拡散防止層１４を設けずに、第１絶縁膜を設けるようにしてもよい。
　拡散防止膜１３は、拡散防止層１３Ａと、拡散防止層１３Ｂと、拡散防止層１３Ｃとを有している。拡散防止層１３Ａは、第１突出部分１２Ａと絶縁層１１Ａとを隔てるように設けられている。拡散防止層１３Ｂは、第１基部１２Ｂと絶縁層１１Ｂとを隔てるように設けられている。拡散防止層１３Ｃは、拡散防止層１３Ａと拡散防止層１３Ｂと繋ぐように、第１基部１２Ｂを覆っている。拡散防止層１３Ａ～１３Ｃは、いずれも、第１電極１２の構成材料が第１絶縁膜１１へ拡散するのを抑止する材料により形成されている。拡散防止層１３Ａ～１３Ｃの各構成材料としては、例えばＴｉ（チタン）、ＴｉＮ（窒化チタン）、Ｔａ（タンタル）およびＴａＮ（窒化タンタル）のうちの少なくとも１種を含む材料が好適である。また、拡散防止層１３Ａ～１３Ｃは、それぞれ複数の層で形成されてもよい。
（配線層１０Ｂ）
　配線層１０Ｂは、電極層１０Ａの上に順に積層された絶縁層１５と絶縁層１６とを有する。絶縁層１６には、例えば配線３１が埋設されている。配線３１は、Ｃｕ（銅）などの高導電性材料からなる配線層３１Ａと、その配線層３１Ａの周囲を覆い、配線層３１Ａを構成する材料の拡散を抑制するバリアメタル層３１Ｂとを含んでいる。さらに、絶縁層１６のうち、電極層１０Ａと反対側の表面近傍には、例えば転送トランジスタの転送ゲートＴＧ、および画素トランジスタＴｒ１のゲート電極３２が埋設されている。画素トランジスタＴｒ１は、例えば増幅トランジスタ、リセットトランジスタまたは選択トランジスタのいずれかである。
（半導体層１０Ｃ）
　半導体層１０Ｃは、配線層１０Ｂを覆う絶縁層１７と、その絶縁層１７を覆う単結晶シリコンなどからなる半導体層１８とを有している。半導体層１８のうち、配線層１０Ｂと対向する表面の近傍には、絶縁層１７を挟んでゲート電極３２と反対側に位置する画素トランジスタＴｒ１のソース２３Ｓおよびドレイン２３Ｄと、フローティングディフュージョンＦＤとが設けられている。半導体層１８には、さらに光電変換部５１が画素２ごとに設けられている。
［回路基板２０の構成］
　図２に示したように、回路基板２０は、センサ基板１０に最も近い位置から順に、例え
ば電極層２０Ａと配線層２０Ｂと半導体層２０Ｃとが積層された構造を有している。
（電極層２０Ａ）
　電極層２０Ａは、第２絶縁膜２１に第２電極２２が埋設されたものである。第２絶縁膜２１と第２電極２２との境界には拡散防止膜２３が設けられている。電極層２０Ａは、センサ基板１０の接合面ＣＳ１と対向する接合面ＣＳ２を含んでいる。接合面ＣＳ２も、接合面ＣＳ１と同様に、例えば化学的機械研磨（ＣＭＰ）によって平坦化された状態となっている。
　第２電極２２は、第１電極１２と接続されて接続端子対を形成する接続端子であり、第２突出部分２２Ａと、第２基部２２Ｂとを含む。このように、第１電極１２と第２電極２２との接続端子対が形成されていることにより、センサ基板１０と回路基板２０との間の信号の授受が可能となっている。第２突出部分２２Ａは、接合面ＣＳ２に露出した第２当接面２２ＡＳを含んでおり、第２基部２２Ｂに立設している。第２基部２２Ｂは、第２当接面２２ＡＳと反対側において第２突出部分２２Ａと連結されており、第２突出部分２２Ａの体積よりも大きな体積を有する。より具体的には、図３に示したように、積層方向であるＺ軸方向と直交するＸＹ面内において、第２突出部分２２Ａの占有面積よりも第２基部２２Ｂの占有面積のほうが大きい。また、第２基部２２ＢにおけるＸＹ面方向の寸法は、第２突出部分２２ＡにおけるＸＹ面方向の寸法よりも大きい。第２突出部分２２Ａおよび第２基部２２Ｂは、いずれも同種の導電性材料からなる。その導電性材料は、例えばＣｕ（銅）などの高導電性非磁性材料を有する。また、隣り合う２つの第２電極２２において、第２突出部分２２Ａ同士の距離Ｗ３は、第２基部２２Ｂ同士の距離Ｗ４と同等以上である。図１～図３においては、距離Ｗ３が距離Ｗ４よりも長い場合を例示している。なお、図２では、１つの画素２に対して１つの第２電極２２を設けるようにしたが、２以上の画素２に対して１つの第２電極２２を設けるようにしてもよい。
　先に述べたように、センサ基板１０は、複数の画素２が形成された画素領域３と、その画素領域３を取り囲む周辺領域とを含んでいる。そのうち積層方向（Ｚ軸方向）において画素領域３と重なる領域に、第１当接面１２ＡＳと第２当接面２２ＡＳとの当接部ＡＳが形成されている。その当接部ＡＳは、例えばプラズマ接合により接合されたものである。
　第２絶縁膜２１は、第２突出部分２２Ａを取り囲むように第２突出部分２２Ａと同じ階層に設けられた絶縁層２１Ａと、第２基部２２Ｂを取り囲むように第２基部２２Ｂと同じ階層に設けられた絶縁層２１Ｂとを有している。絶縁層２１Ａおよび絶縁層２１Ｂは、例えばＴＥＯＳ膜からなる。
　絶縁層２１Ａと絶縁層２１Ｂとの間の階層には、絶縁層２１Ａと絶縁層２１Ｂとを隔てると共に絶縁層２１Ａと第２基部２２Ｂとを隔てるように拡散防止層２４が設けられている。拡散防止層２４は、第２電極２２の構成材料が第２絶縁膜２１へ拡散するのを抑止する材料、例えばＳｉＣＮなどの絶縁材料により形成されている。具体的には、拡散防止層２４は、例えばＣＶＤ法やスパッタリング法などの気相法により形成されたものである。なお、拡散防止層２４を設けずに、第２絶縁膜２１を設けるようにしてもよい。
　拡散防止膜２３は、拡散防止層２３Ａと、拡散防止層２３Ｂと、拡散防止層２３Ｃとを有している。拡散防止層２３Ａは、第２突出部分２２Ａと絶縁層２１Ａとを隔てるように設けられている。拡散防止層２３Ｂは、第２基部２２Ｂと絶縁層２１Ｂとを隔てるように設けられている。拡散防止層２３Ｃは、拡散防止層２３Ａと拡散防止層２３Ｂと繋ぐように、第２基部２２Ｂを覆っている。拡散防止層２３Ａ～２３Ｃは、いずれも、第２電極２２の構成材料が第２絶縁膜２１へ拡散するのを抑止する材料により形成されている。拡散防止層２３Ａ～２３Ｃの各構成材料としては、例えばＴｉ（チタン）、ＴｉＮ（窒化チタン）、Ｔａ（タンタル）およびＴａＮ（窒化タンタル）のうちの少なくとも１種を含む材料が好適である。また、拡散防止層２３Ａ～２３Ｃは、それぞれ複数の層で形成されてもよい。
（配線層２０Ｂ）
　配線層２０Ｂは、電極層２０Ａの接合面ＣＳ２と反対側の面を覆う絶縁層２５と、その絶縁層２５の下方に設けられた絶縁層２６とを有する。絶縁層２６には、例えば配線４１が埋設されている。配線４１は、Ｃｕ（銅）などの高導電性材料からなる配線層４１Ａと、その配線層４１Ａの周囲を覆い、配線層４１Ａを構成する材料の拡散を抑制するバリアメタル層４１Ｂとを含んでいる。なお、配線層４１Ａは、絶縁層２１Ｂおよび絶縁層２５を貫く配線２９により、第２電極２２の第２基部２２Ｂと接続されている。配線２９は、Ｃｕ（銅）などの高導電性材料からなる配線層２９Ａと、その配線層２９Ａの周囲を覆い、配線層２９Ａを構成する材料の拡散を抑制するバリアメタル層２９Ｂとを含んでいる。さらに、絶縁層２６のうち、電極層２０Ａと反対側の表面近傍には、例えばカラム信号処理回路７などのロジック回路におけるトランジスタＴｒ２のゲート電極４２が埋設されている。
（半導体層２０Ｃ）
　半導体層２０Ｃは、配線層２０Ｂを覆う絶縁層２７と、その絶縁層２７を覆う単結晶シリコンなどからなる半導体層２８とを有している。半導体層２８のうち、配線層２０Ｂと対向する表面の近傍には、絶縁層２７を挟んでゲート電極４２と反対側に位置するトランジスタＴｒ２のソース４３Ｓおよびドレイン４３Ｄが設けられている。
［保護膜１９、カラーフィルタ層ＣＦ、オンチップレンズＬＮＳ］
保護膜１９は、センサ基板１０の光電変換部５１を覆うように設けられている。保護膜１９は、パッシベーション性を有する材料膜であり、その構成材料として例えば酸化シリコン、窒化シリコン、または酸窒化シリコンなどが挙げられる。カラーフィルタ層ＣＦは、各光電変換部５１に対応して１対１で設けられた各色のカラーフィルタである。各色のカラーフィルタの配列が限定されることはない。 オンチップレンズＬＮＳは、各光電変換部５１および各カラーフィルタ層ＣＦに対応して１対１で設けられ、各光電変換部５１に入射光が集光されるように構成されている。
［第１電極１２の製造方法］
　次に、図４Ａから図４Ｅを参照して、センサ基板１０における第１電極１２の製造方法について説明する。
　まず、図４Ａに示したように、絶縁層１１Ｂの所定の位置に設けられた開口１１ＫＢを埋めるように、拡散防止層１３Ｂと第１基部１２Ｂとを順次形成する。第１基部１２Ｂを埋め込む際には、例えばダマシン法により行う。さらに、拡散防止層１３Ｃを、拡散防止層１３Ｂおよび第１基部１２Ｂの上に選択的に形成する。
　次に、図４Ｂに示したように、例えばＣＶＤ法やスパッタリング法により、絶縁層１１Ｂ、拡散防止層１３Ｂ、拡散防止層１３Ｃ、および第１基部１２Ｂを覆うように、拡散防止層１４を形成する。そののち、拡散防止層１４を覆うように、絶縁層１１Ａを形成する。
　次に、図４Ｃに示したように、例えば選択的なドライエッチングにより、第１基部１２Ｂと対応する位置に開口１１ＫＡを形成する。そののち、開口１１ＫＡの側面および絶縁層１１Ａの上面を覆うように、拡散防止層１３Ａをスパッタリング法などにより形成する。
　次に、図４Ｄに示したように、例えば電解めっき法により、開口１１ＫＡを埋めるように金属層１２ＡＺを形成する。
　そののち、図４Ｅに示したように、例えばＣＭＰにより、金属層１２ＡＺのうち開口１１ＫＡから溢れた部分および絶縁層１１Ａの上面を覆う拡散防止層１３Ａに対する研磨を行うことにより、平坦化された第１当接面１２ＡＳを含む接合面ＣＳ１を形成する。これにより、第１突出部分１２Ａを含む第１電極１２が完成する。ただし、上述の研磨の際、第１突出部分１２Ａにおける第１当接面１２ＡＳの端部に、接合面ＣＳ１から後退したリセス部分Ｒが生ずる場合がある。なお、回路基板２０における第２電極２２についても同様の手順により形成することができる。
［センサ基板１０と回路基板２０との接合方法］
　次に、図４Ｆおよび図４Ｇを参照して、センサ基板１０と回路基板２０との接合方法について説明する。
　まず、図４Ｆに示したように、センサ基板１０と回路基板２０とのＸＹ面内における位置合わせを行い、第１当接面１２ＡＳと、第２当接面２２ＡＳとを付き合わせるように接合面ＣＳ１と接合面ＣＳ２とを対向させる。その状態において、例えばプラズマ接合を行い、接合面ＣＳ１と接合面ＣＳ２との接合を行う。その際、リセス部分Ｒが存在する場合には、センサ基板１０と回路基板２０との間に間隙１２Ｖ１，１２Ｖ２，２２Ｖ１，２２Ｖ２が生ずることとなる。なお、間隙１２Ｖ１は、第１当接面１２ＡＳのリセス部分Ｒと第２当接面２２ＡＳの平坦部分との間に形成される隙間であり、間隙２２Ｖ１は、第２当接面２２ＡＳのリセス部分Ｒと第１当接面１２ＡＳの平坦部分との間に形成される隙間である。間隙１２Ｖ１と間隙２２Ｖ１とがＺ軸方向において重なり合う場合もある。また、間隙１２Ｖ２は、第１当接面１２ＡＳのリセス部分Ｒと、接合面ＣＳ２のうちの第２当接面２２ＡＳ以外の部分との間に形成される隙間である。さらに、間隙２２Ｖ２は、第２当接面２２ＡＳのリセス部分Ｒと、接合面ＣＳ１のうちの第１当接面１２ＡＳ以外の部分との間に形成される隙間である。
　そののち、例えば４００℃程度の温度でアニール処理を行う。このアニール処理により、図４Ｇに示したように、間隙１２Ｖ１，１２Ｖ２，２２Ｖ１，２２Ｖ２が埋まり、十分に接触した当接部ＡＳが形成され、第１電極１２と第２電極２２との良好な通電が可能な状態となる。なお、間隙１２Ｖ１，１２Ｖ２，２２Ｖ１，２２Ｖ２が埋まるのは、加熱により、第１基部１２Ｂから第１突出部分１２ＡへのＣｕ（銅）の移動および第２基部２２Ｂから第２突出部分２２ＡへのＣｕ（銅）の移動がそれぞれ生じるためと考えられる。すなわち、結果として、第１突出部分１２Ａの体積増加および第２突出部分２２Ａの体積増加が生じ、間隙１２Ｖ１，１２Ｖ２，２２Ｖ１，２２Ｖ２が消滅すると考えられる。なお、図４Ｇでは、間隙１２Ｖ１，１２Ｖ２，２２Ｖ１，２２Ｖ２の全てが消滅した様子を例示しているが、間隙１２Ｖ２，２２Ｖ２についてはアニール処理後も残存していてもよい。
［固体撮像装置１の作用効果］
　本実施の形態の固体撮像装置１では、センサ基板１０における第１電極１２において、第１当接面１２ＡＳを含む第１突出部分１２Ａと連結された第１基部１２Ｂの体積が第１突出部分１２Ａの体積よりも大きい。同様に、第２電極２２において、第２当接面２２ＡＳを含む第２突出部分２２Ａと連結された第２基部２２Ｂの体積が第２突出部分２２Ａの体積よりも大きい。このため、第１当接面１２ＡＳおよび第２当接面２２ＡＳに対してそれぞれ平坦化処理を施した際、第１当接面および第２当接面における部分的な後退によりリセス部分Ｒが生じた場合であっても、第１基部１２Ｂおよび第２基部２２Ｂの存在により、第１当接面１２ＡＳと第２当接面２２ＡＳとの接合が良好になされる。そのため、第１電極１２と第２電極２２との電気的接続が確実になされる。したがって、センサ基板１０および回路基板２０が小型化し、第１電極１２および第２電極２２が微細化した場合であっても、第１電極１２と第２電極２２との電気的接続を確実に行うことができる。また、貼り合わせ時の位置ずれが発生した際にも電気的接続を確実に行うことができる。すなわち、固体撮像装置１はさらなる高集積化に対応することができる。
　また、固体撮像装置１では、第１電極１２の第１当接面１２ＡＳと第２電極２２の第２当接面２２ＡＳとの接合部分の面積を小さくすることができ、微細化された画素領域であっても、１画素単位または所望の複数画素単位に接続端子対を設けることができる。よって、結果的に、固体撮像装置１の小型化および高集積化に寄与することができる。
＜２．第１の実施の形態の変形例＞
　図５は、本開示の第１の実施の形態の変形例としての固体撮像装置１Ａの全体構成例を模式的に表した概略図である。この固体撮像装置１Ａでは、複数の画素２のうちの一部において第２電極２２の第２基部２２Ｂを共有するようにしたものである。すなわち第２電極２２は、一の第２基部２２Ｂに複数の第２突出部分２２Ａが連結されたものである。このような構成を有する固体撮像装置１Ａによれば、１つの第２基部２２Ｂを共有する複数の画素２を同時に駆動させることができる。また、１つの第２基部２２Ｂを共有する複数の画素２から同時に画素信号を回路基板２０に伝達させることができる。図示しないが、第２電極２２と同様に第１電極１２は、一の第１基部１２Ｂに複数の第１突出部分１２Ａが連結される構成もとり得る。さらに、この両者の組み合わせも可能である。このような形態を採用することにより、第１電極１２と第２電極２２との接合部分の面積を小さくすることができるうえ、第１基部１２Ｂの面積および第２基部２２Ｂの面積の少なくとも一方を小さくすることもできる。その結果、センサ基板１０および回路基板２０の少なくとも一方の配線面積を減らすことができる。また、ＡＤ変換を行うカラム信号処理回路７の一部（例えば比較器やカウンタなど）を複数の画素２で共有することも可能となり、回路基板２０におけるロジック回路の面積の縮小にも寄与することができる。よって、結果的に、固体撮像装置１Ａの小型化および高集積化に寄与することができる。
＜３．第２の実施の形態：電子機器への適用例＞
　図６は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
　カメラ２０００は、レンズ群などからなる光学部２００１、上述の固体撮像装置１，１Ａなど（以下、固体撮像装置１等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
　光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、撮像装置２００２として、上述した固体撮像装置１等を用いることで、良好な画像の取得が期待できる。
＜４．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図８は、撮像部１２０３１の設置位置の例を示す図である。
　図８では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した固体撮像装置１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
＜５．その他の変形例＞
　以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば上記実施の形態では、センサ基板１０と回路基板２０との２層構造を有する固体撮像装置１を例示したが、本開示はそれに限定されるものではない。本開示は、例えば３層以上の積層構造にも適用可能である。
　また、上記実施の形態等において説明したセンサ基板１０および回路基板２０における各構成要素の配置位置や寸法、形状は、任意に設定し得る。例えば、図１などでは、第１電極１２や第２電極２２の端面が、積層方向（Ｚ軸方向）に平行となっているが、本開示はこれに限定されるものではなく、それらの端面は例えばテーパ状に形成されていてもよい。なお、第１電極の第１突出部分および第２電極の第２突出部分の寸法は、例えば数μｍからサブμｍ程度を想定している。ただし、本開示の技術はそのような寸法に限定して適用されるものはない。また、上記実施の形態等では、第１電極の第１当接面の一部と第２電極の第２当接面の一部とが接合された場合を例示しているが、第１当接面の全てと第２当接面の全てとが接合されていてもよい。すなわち、面内方向において、第１当接面の大きさと第２当接面の大きさとが実質的に一致すると共に、第１当接面の面内方向の位置と第２当接面の面内方向の位置とが実質的に一致していてもよい。または、第１当接面の全てと第２当接面の一部とが接合されていてもよいし、第１当接面の一部と第２当接面の全てとが接合されていてもよい。
　また、上記実施の形態等では、積層方向において画素領域３と重なる領域に当接部ＡＳが形成される場合を例示して説明したが、本開示はこれに限定されるものではない。例えば図９に示した本開示の第２の変形例としての固体撮像装置１Ｂのように、画素領域３と重なる領域以外の画素周辺領域３Ａにおいて第１電極１２と第２電極２２との当接部ＡＳが形成されていてもよい。なお、画素周辺領域３Ａは、遮光膜３３が形成されたオプティカルブラック領域を含んでいてもよい。また、画素周辺領域３Ａにおける回路基板２０には、信号処理等を行うロジック回路が形成されていてもよい。そのような画素周辺領域３Ａにおけるロジック回路はアナログ－デジタル変換器（ＡＤ変換器）、制御部、データラッチ部およびパラレル－シリアル変換部などを有する。ＡＤ変換器は、例えば比較器と、カウンタ部と、参照電圧を生成する参照電圧生成部とを含んでいる。比較器は、センサ基板１０の各画素２における撮像素子において取得されたアナログ信号と、参照電圧生成部において生成された参照電圧とを比較し、出力信号をカウンタ部に送信するようになっている。カウンタ部は、制御部に設けられたクロック供給部からクロックが供給され、比較器からの出力信号に基づいて動作するようになっている。データラッチ部は、ＡＤ変換器でデジタル化された画像データをラッチする。また、パラレル－シリアル変換部は、データラッチ部から出力される画像データをパラレルデータからシリアルデータに変換する。
　このような固体撮像装置１Ｂにおいても、第１電極１２の第１当接面１２ＡＳと第２電極２２の第２当接面２２ＡＳとの接合部分の面積を小さくすることができる。したがって、微細化された画素領域であっても、１画素単位または所望の複数画素単位に接続端子対を設けることができる。よって、結果的に、固体撮像装置１Ｂの小型化および高集積化に寄与することができる。
　また、上記実施の形態等では、図４Ｆなどに示したように第１当接面１２ＡＳの端部や第２当接面２２ＡＳの端部にリセス部分Ｒが生ずる場合について説明したが、本開示はこれに限定されるものではない。本開示は、例えば図１０に示した本開示の第３の変形例のように、固体撮像装置の製造過程において第１当接面１２ＡＳの中央部分が凹むディッシングが生じる場合にも適用可能である。このようにディッシングが生じた第１当接面１２ＡＳと第２当接面２２ＡＳとを対向させると、図１１に示した断面図のように、第１当接面１２ＡＳと第２当接面２２ＡＳとの間に間隙Ｖ１～Ｖ３が生じることとなる。なお、間隙Ｖ１は、第１当接面１２ＡＳと第２当接面２２ＡＳとがＺ軸方向において対向する部分に生じる隙間である。また、間隙Ｖ２は、第１当接面１２ＡＳと、接合面ＣＳ２のうちの第２当接面２２ＡＳ以外の部分との間に形成される隙間である。さらに間隙Ｖ３は、第２当接面２２ＡＳと、接合面ＣＳ１のうちの第１当接面１２ＡＳ以外の部分との間に形成される隙間である。しかしながら、本開示では第１基部１２Ｂおよび第２基部２２Ｂを設けるようにしたので、アニール処理を行うことにより第１基部１２Ｂおよび第２基部２２Ｂが膨張する。その結果、間隙Ｖ１～Ｖ３が埋まり、第１当接面１２ＡＳと第２当接面２２ＡＳとが接触した当接部ＡＳが形成されることとなる。なお、このようにディッシングが生じた場合においても、アニール処理により、少なくとも間隙Ｖ１が消滅すればよい。すなわち、間隙Ｖ２，Ｖ３についてはアニール処理後も残存していてもよい。なお、図１０は、本開示の第３の変形例としての固体撮像装置の製造方法における一工程を表す拡大断面図であり、図１１は、図１０に続く一工程を表す拡大断面図である。
　また、上記実施の形態等では、第１電極を第１基部と第１突出部分との２層構造としたが、本開示はこれに限定されるものではない。例えば図１２Ａおよび図１２Ｂに示した本開示の第４の変形例としての固体撮像装置のように、第１電極１２が第１当接面１２ＡＳを含む第１突出部分１２Ａと第１中間部分１２Ｃと第１基部１２Ｂとの３層構造であってもよい。第２電極２２についても同様に、第２当接面２２ＡＳを含む第２突出部分２２Ａと第２中間部分２２Ｃと第２基部２２Ｂとの３層構造であってもよい。本変形例では、第１中間部分１２Ｃの平面積が第１突出部分１２Ａの平面積および第１基部１２Ｂの平面積よりも大きい場合を例示している。なお、図１２Ａは第４の変形例における当接部ＡＳの近傍を拡大した断面図であり、図１２Ｂは第４の変形例における第１電極１２および第２電極２２の平面図である。
　また、第１電極および第２電極をそれぞれ３層構造とする場合、例えば図１３Ａおよび図１３Ｂに示した本開示の第５の変形例のように、第１突出部分１２Ａの平面積が最小であり、第１基部１２Ｂの平面積が最大であり、第１中間部分１２Ｃの平面積がそれらの中間であるようにしてもよい。第２電極２２についても同様に、第２突出部分２２Ａの平面積が最小であり、第２基部２２Ｂの平面積が最大であり、第２中間部分２２Ｃの平面積がそれらの中間であるようにしてもよい。なお、図１３Ａは第５の変形例における当接部ＡＳの近傍を拡大した断面図であり、図１３Ｂは第５の変形例における第１電極１２および第２電極２２の平面図である。
　第１電極および第２電極をそれぞれ３層構造とする場合、例えば図１４Ａおよび図１４Ｂに示した本開示の第６の変形例のように、例えば隣り合う第１電極１２同士において第１基部１２Ｂを共有するようにしてもよい。隣り合う第２電極２２同士においても、第２基部２２Ｂを共有するようにしてもよい。なお、図１４Ａは第６の変形例における当接部ＡＳの近傍を拡大した断面図であり、図１４Ｂは第６の変形例における第１電極１２および第２電極２２の平面図である。
　また、上記実施の形態等では、第１電極の断面形状および第２電極の断面形状を矩形状としたが、本開示はこれに限定されるものではない。例えば図１５の（Ａ）～（Ｃ）に示した本開示の第７～９の変形例のように、第１電極の一部または全部が、第１当接面１２ＡＳに向かうほどＸＹ面内方向の幅が狭まるようなテーパ形状の断面を有するようにしてもよい。図１５の（Ａ）は、第１突出部分１２Ａおよび第２突出部分２２Ａが台形状の断面を有すると共に第１基部１２Ｂおよび第２基部２２Ｂが矩形状の断面を有する例である。図１５の（Ｂ）は、第１突出部分１２Ａおよび第２突出部分２２Ａならびに第１基部１２Ｂおよび第２基部２２Ｂが全て台形状の断面を有する例である。図１５の（Ｃ）は、第１突出部分１２Ａおよび第２突出部分２２Ａが矩形状の断面を有すると共に第１基部１２Ｂおよび第２基部２２Ｂが台形状の断面を有する例である。
　また、本開示では、第１電極における第１突出部分、第１中間部分および第１基部の面内方向における位置関係は、それらが互いに導通している限り任意に設定可能である。第２電極についても同様である。例えば、第１電極１２および第２電極２２が２層構造である場合、第１突出部分１２Ａおよび第１基部１２Ｂならびに第２突出部分２２Ａおよび第２基部２２ＢのＸＹ面内方向における位置関係は例えば図１６Ａのような位置関係でもよいし、図１６Ｂのような位置関係でもよい。また、第１電極１２および第２電極２２が３層構造である場合、第１突出部分１２Ａ、第１中間部分１２Ｃおよび第１基部１２Ｂならびに第２突出部分２２Ａ、第２中間部分２２Ｃおよび第２基部２２ＢのＸＹ面内方向における位置関係は例えば図１７Ａのような位置関係でもよいし、図１７Ｂのような位置関係でもよい。すなわち、ＸＹ面内方向において、第１突出部分１２Ａが、第１基部１２Ｂもしくは第１中間部分１２Ｃの中央付近と接続されていてもよいし、第１基部１２Ｂもしくは第１中間部分１２Ｃの端部付近と接続されていてもよい。第２電極２２についても同様である。
　また、第１電極における、第１突出部分および第１基部または第１突出部分、第１中間部分および第１基部は、それぞれ個別に形成されたものであってもよいし、一体に形成されたものであってもよい。第２電極についても同様である。
　また、上記実施の形態等では、第１電極の接合面と第２電極の接合面とをプラズマ接合等の手法により接合することで、信号の授受を行う接続端子対を形成する場合を例示したが、本開示はこれに限定されない。例えば図１８に示した固体撮像装置１Ｃのように、接続端子同士を接合するのではなく、電力供給経路を形成するために配線同士を接合する場合にも本開示の技術を適用することができる。具体的には、固体撮像装置１Ｃでは、センサ基板１０の配線６１が第１突出部分６１Ａと第１基部６１Ｂとを含み、第１突出部分６１Ａが接合面ＣＳ１に露出した第１当接面６１ＡＳを含んでいる。固体撮像装置１Ｃでは、さらに、回路基板２０の配線６２が第２突出部分６２Ａと第２基部６２Ｂとを含み、第２突出部分６２Ａが接合面ＣＳ２に露出した第２当接面６２ＡＳを含んでいる。そして第１当接面６１ＡＳと第２当接面６２ＡＳとが当接し、配線６１と配線６２との当接部ＡＳ６０を形成している。本変形例としての固体撮像装置１Ｃにおいても、上記実施の形態等と同様の効果、すなわち、配線６１および配線６２の細線化が期待できる。よって、結果的に、固体撮像装置１Ｃの小型化および高集積化に寄与することができる。また、配線６１と配線６２との接合強度の向上も期待できる。
　さらに、本開示の技術は、電気通信用の経路としての接続端子同士の接合や電力供給用の経路としての配線同士の接合を行う場合に限定されず、例えば、センサ基板と回路基板との接合強度を向上させるための、構造物としての接合を行う場合にも適用可能である。さらには、例えばセンサ基板の画素領域および回路基板の画素領域にそれぞれ形成される遮光用の金属層同士の接合を行う場合にも本開示の技術は適用可能である。
　以上説明したように、本開示の一実施形態としての半導体装置によれば、高集積化に適する。なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本技術は以下のような構成を取り得るものである。
（１）
　第１当接面を含む第１突出部分と、前記第１突出部分と連結されて前記第１突出部分の体積よりも大きな体積を有する第１基部とを含む第１電極が設けられた第１半導体基板と、
　前記第１当接面と当接する第２当接面を含む第２突出部分と、前記第２突出部分と連結されて前記第２突出部分の体積よりも大きな体積を有する第２基部とを含む第２電極が設けられ、前記第１半導体基板に対して積層された第２半導体基板と
　を有する
　半導体装置。
（２）
　前記第１半導体基板と前記第２半導体基板との積層方向と直交する面内において、第１突出部分の占有面積よりも第１基部の占有面積のほうが大きい
　上記（１）記載の半導体装置。
（３）
　前記積層方向と直交する面内において、第２突出部分の占有面積よりも第２基部の占有面積のほうが大きい
　上記（２）記載の半導体装置。
（４）
　前記第１半導体基板は、複数の撮像素子が形成された画素領域と、前記画素領域を取り囲む周辺領域とを含み、
　前記第１半導体基板と前記第２半導体基板との積層方向において前記画素領域と重なる領域に、前記第１当接面と前記第２当接面との当接部が形成されている
　上記（１）から（３）のいずれか１つに記載の半導体装置。
（５）
　前記第１当接面と前記第２当接面とは、プラズマ接合により接合された当接部を形成している
　上記（１）から（４）のいずれか１つに記載の半導体装置。
（６）
　前記第２電極は、一の前記第２基部に複数の前記第２突出部分が連結されたものである
　上記（１）から（５）のいずれか１つに記載の半導体装置。
（７）
　前記第１半導体基板と前記第２半導体基板との積層方向と直交する面内方向において前記第１電極を取り囲む第１バリア層と、
　前記面内方向において前記第２電極を取り囲む第２バリア層と
　をさらに有する
　上記（１）から（６）のいずれか１つに記載の半導体装置。
（８）
　第１当接面を含む第１突出部分と、前記第１突出部分と連結されて前記第１突出部分の体積よりも大きな体積を有する第１基部とを含む第１電極が設けられた第１半導体基板を用意したのち、前記第１当接面を研磨することと、
　第２当接面を含む第２突出部分と、前記第２突出部分と連結されて前記第２突出部分の体積よりも大きな体積を有する第２基部とを含む第２電極が設けられた第２半導体基板を用意したのち、前記第２当接面を研磨することと、
　研磨された前記第１当接面と研磨された前記第２当接面とを対向させるように前記第１半導体基板に対して前記第２半導体基板を重ね合わせて接合することと、
　接合された前記第１半導体基板および前記第２半導体基板を加熱することにより、前記第１突出部分と前記第２突出部分との電気的接続を行うことと
　を含む
　半導体装置の製造方法。
（９）
　光電変換部および第１電極を有する第１半導体基板と、
　前記第１半導体基板に積層されると共に、ロジック回路および第２電極を有する第２半導体基板と
　を備え、
　前記第１電極は、第１部分と、前記第１半導体基板と前記第２半導体基板との積層方向において前記第１部分と隣接する第２部分とを含み、
　前記第２電極は、前記第１部分と接合された第３部分と、前記積層方向において前記第３部分と隣接する第４部分とを含み、
　前記第１部分における前記積層方向と直交する面内方向の第１の幅が、前記第２部分における前記面内方向の第２の幅よりも狭く、
　前記第３部分における前記面内方向の第３の幅が、前記第４部分における前記面内方向の第４の幅よりも狭い
　撮像素子。
（１０）
　前記第１半導体基板は、前記面内方向において前記第１電極と隣接配置された第３電極をさらに有し、
　前記第３電極は、第５部分と、前記積層方向において前記第５部分と隣接する第６部分とを含み、
　前記第５部分における前記面内方向の第５の幅が、前記第６部分における前記面内方向の第６の幅よりも狭く、
　前記第１部分と前記第５部分との第１の距離は、前記第２部分と前記第６部分との第２の距離と同等以上である
　上記（９）に記載の撮像素子。
　本出願は、日本国特許庁において２０１８年１０月５日に出願された日本特許出願番号２０１８－１８９７９２号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (10)

  1. 　第１当接面を含む第１突出部分と、前記第１突出部分と連結されて前記第１突出部分の体積よりも大きな体積を有する第１基部とを含む第１電極が設けられた第１半導体基板と、
    　前記第１当接面と当接する第２当接面を含む第２突出部分と、前記第２突出部分と連結されて前記第２突出部分の体積よりも大きな体積を有する第２基部とを含む第２電極が設けられ、前記第１半導体基板に対して積層された第２半導体基板と
    　を有する
    　半導体装置。
  2. 　前記第１半導体基板と前記第２半導体基板との積層方向と直交する面内において、前記第１突出部分の占有面積よりも前記第１基部の占有面積のほうが大きい
    　請求項１記載の半導体装置。
  3. 　前記積層方向と直交する面内において、前記第２突出部分の占有面積よりも前記第２基部の占有面積のほうが大きい
    　請求項２記載の半導体装置。
  4. 　前記第１半導体基板は、複数の撮像素子が形成された画素領域と、前記画素領域を取り囲む周辺領域とを含み、
    　前記第１半導体基板と前記第２半導体基板との積層方向において前記画素領域と重なる領域に、前記第１当接面と前記第２当接面との当接部が形成されている
    　請求項１記載の半導体装置。
  5. 　前記第１当接面と前記第２当接面とは、プラズマ接合により接合された当接部を形成している
    　請求項１記載の半導体装置。
  6. 　前記第２電極は、一の前記第２基部に複数の前記第２突出部分が連結されたものである
    　請求項１記載の半導体装置。
  7. 　前記第１半導体基板と前記第２半導体基板との積層方向と直交する面内方向において前記第１電極を取り囲む第１バリア層と、
    　前記面内方向において前記第２電極を取り囲む第２バリア層と
    　をさらに有する
    　請求項１記載の半導体装置。
  8. 　第１当接面を含む第１突出部分と、前記第１突出部分と連結されて前記第１突出部分の体積よりも大きな体積を有する第１基部とを含む第１電極が設けられた第１半導体基板を用意したのち、前記第１当接面を研磨することと、
    　第２当接面を含む第２突出部分と、前記第２突出部分と連結されて前記第２突出部分の体積よりも大きな体積を有する第２基部とを含む第２電極が設けられた第２半導体基板を用意したのち、前記第２当接面を研磨することと、
    　研磨された前記第１当接面と研磨された前記第２当接面とを対向させるように前記第１半導体基板に対して前記第２半導体基板を重ね合わせて接合することと、
    　接合された前記第１半導体基板および前記第２半導体基板を加熱することにより、前記第１突出部分と前記第２突出部分との電気的接続を行うことと
    　を含む
    　半導体装置の製造方法。
  9. 　光電変換部および第１電極を有する第１半導体基板と、
    　前記第１半導体基板に積層されると共に、ロジック回路および第２電極を有する第２半導体基板と
    　を備え、
    　前記第１電極は、第１部分と、前記第１半導体基板と前記第２半導体基板との積層方向において前記第１部分と隣接する第２部分とを含み、
    　前記第２電極は、前記第１部分と接合された第３部分と、前記積層方向において前記第３部分と隣接する第４部分とを含み、
    　前記第１部分における前記積層方向と直交する面内方向の第１の幅が、前記第２部分における前記面内方向の第２の幅よりも狭く、
    　前記第３部分における前記面内方向の第３の幅が、前記第４部分における前記面内方向の第４の幅よりも狭い
    　撮像素子。
  10. 　前記第１半導体基板は、前記面内方向において前記第１電極と隣接配置された第３電極をさらに有し、
    　前記第３電極は、第５部分と、前記積層方向において前記第５部分と隣接する第６部分とを含み、
    　前記第５部分における前記面内方向の第５の幅が、前記第６部分における前記面内方向の第６の幅よりも狭く、
    　前記第１部分と前記第５部分との第１の距離は、前記第２部分と前記第６部分との第２の距離と同等以上である
    　請求項９に記載の撮像素子。
PCT/JP2019/036321 2018-10-05 2019-09-17 半導体装置およびその製造方法、撮像素子 Ceased WO2020071103A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/279,962 US11742374B2 (en) 2018-10-05 2019-09-17 Semiconductor device, method of manufacturing semiconductor device, and imaging element
US18/354,792 US12199123B2 (en) 2018-10-05 2023-07-19 Semiconductor device including a structure for higher integration

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018189792 2018-10-05
JP2018-189792 2018-10-05

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/279,962 A-371-Of-International US11742374B2 (en) 2018-10-05 2019-09-17 Semiconductor device, method of manufacturing semiconductor device, and imaging element
US18/354,792 Continuation US12199123B2 (en) 2018-10-05 2023-07-19 Semiconductor device including a structure for higher integration

Publications (1)

Publication Number Publication Date
WO2020071103A1 true WO2020071103A1 (ja) 2020-04-09

Family

ID=70054603

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/036321 Ceased WO2020071103A1 (ja) 2018-10-05 2019-09-17 半導体装置およびその製造方法、撮像素子

Country Status (3)

Country Link
US (2) US11742374B2 (ja)
TW (2) TWI878180B (ja)
WO (1) WO2020071103A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026048304A1 (ja) * 2024-08-27 2026-03-05 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071103A1 (ja) * 2018-10-05 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、撮像素子

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033900A (ja) * 2011-07-05 2013-02-14 Sony Corp 半導体装置、電子機器、及び、半導体装置の製造方法
JP2013168419A (ja) * 2012-02-14 2013-08-29 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2013229415A (ja) * 2012-04-25 2013-11-07 Hitachi Ltd 半導体装置および半導体装置の製造方法
WO2015040798A1 (ja) * 2013-09-20 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2015079901A (ja) * 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US20160141282A1 (en) * 2014-11-13 2016-05-19 Samsung Electronics Co., Ltd. Method of fabricating multi-substrate semiconductor devices
JP2017055049A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017135247A (ja) * 2016-01-27 2017-08-03 日本放送協会 接合型半導体素子、半導体素子、接合型半導体素子の製造方法および半導体素子の製造方法
JP2018073967A (ja) * 2016-10-28 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置、及び、製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495041B (zh) 2011-07-05 2015-08-01 新力股份有限公司 半導體裝置、用於半導體裝置之製造方法及電子設備
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP6127360B2 (ja) 2011-09-27 2017-05-17 ソニー株式会社 半導体装置および半導体装置の製造方法
KR102136845B1 (ko) * 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
US9257399B2 (en) * 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
KR102275705B1 (ko) * 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
KR102211143B1 (ko) * 2014-11-13 2021-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
KR102500813B1 (ko) * 2015-09-24 2023-02-17 삼성전자주식회사 반도체 소자 및 이의 제조 방법
WO2017169505A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
KR102549621B1 (ko) 2016-09-02 2023-06-28 삼성전자주식회사 반도체 장치
JP2018101699A (ja) 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP2018129412A (ja) 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
WO2020071103A1 (ja) * 2018-10-05 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、撮像素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033900A (ja) * 2011-07-05 2013-02-14 Sony Corp 半導体装置、電子機器、及び、半導体装置の製造方法
JP2013168419A (ja) * 2012-02-14 2013-08-29 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2013229415A (ja) * 2012-04-25 2013-11-07 Hitachi Ltd 半導体装置および半導体装置の製造方法
WO2015040798A1 (ja) * 2013-09-20 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2015079901A (ja) * 2013-10-18 2015-04-23 株式会社東芝 半導体装置及び半導体装置の製造方法
US20160141282A1 (en) * 2014-11-13 2016-05-19 Samsung Electronics Co., Ltd. Method of fabricating multi-substrate semiconductor devices
JP2017055049A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017135247A (ja) * 2016-01-27 2017-08-03 日本放送協会 接合型半導体素子、半導体素子、接合型半導体素子の製造方法および半導体素子の製造方法
JP2018073967A (ja) * 2016-10-28 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置、及び、製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026048304A1 (ja) * 2024-08-27 2026-03-05 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Also Published As

Publication number Publication date
TW202450069A (zh) 2024-12-16
TWI878180B (zh) 2025-03-21
US20230361145A1 (en) 2023-11-09
TW202029458A (zh) 2020-08-01
TWI868078B (zh) 2025-01-01
US20210391369A1 (en) 2021-12-16
US11742374B2 (en) 2023-08-29
US12199123B2 (en) 2025-01-14

Similar Documents

Publication Publication Date Title
US12349487B2 (en) Solid-state image pickup device and electronic apparatus
WO2022196141A1 (ja) 固体撮像装置および電子機器
US12199123B2 (en) Semiconductor device including a structure for higher integration
WO2020045142A1 (ja) 撮像装置および電子機器
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
US20230352512A1 (en) Imaging element, imaging device, electronic equipment
US20250113655A1 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
US12191337B2 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
CN111886855B (zh) 摄像装置和电子设备
WO2022239325A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2022044553A1 (ja) 半導体装置、および、半導体装置の製造方法
TW202425305A (zh) 固態攝像裝置
WO2019176454A1 (ja) 半導体装置、撮像装置、および電子機器
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法
CN119604978A (zh) 光检测装置
WO2025173725A1 (en) Semiconductor element
WO2025154626A1 (en) Semiconductor device
WO2024135493A1 (ja) 光検出装置
JP2025047905A (ja) 光検出装置、電子機器及び光検出装置の製造方法
TW202520922A (zh) 光檢測裝置
CN120677856A (zh) 固态成像装置、固态成像装置的制造方法以及电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19868633

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19868633

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP