WO2020053226A1 - Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung - Google Patents

Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung Download PDF

Info

Publication number
WO2020053226A1
WO2020053226A1 PCT/EP2019/074135 EP2019074135W WO2020053226A1 WO 2020053226 A1 WO2020053226 A1 WO 2020053226A1 EP 2019074135 W EP2019074135 W EP 2019074135W WO 2020053226 A1 WO2020053226 A1 WO 2020053226A1
Authority
WO
WIPO (PCT)
Prior art keywords
optoelectronic semiconductor
main surface
carrier element
semiconductor chip
semiconductor device
Prior art date
Application number
PCT/EP2019/074135
Other languages
English (en)
French (fr)
Inventor
Christian Eichinger
Korbinian Perzlmaier
Original Assignee
Osram Oled Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled Gmbh filed Critical Osram Oled Gmbh
Priority to DE112019004525.3T priority Critical patent/DE112019004525A5/de
Priority to US17/273,459 priority patent/US20210336110A1/en
Publication of WO2020053226A1 publication Critical patent/WO2020053226A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • optoelectronic semiconductor chips for example light-emitting or light-absorbing semiconductor chips
  • suitable carrier elements for example, such support elements can have a horizontal main surface.
  • Concepts are being sought with which an improved arrangement of the semiconductor chips on a carrier element can be achieved.
  • the present invention has for its object to provide an improved optoelectronic semiconductor device and an improved method for producing an optoelectronic semiconductor device.
  • the object is achieved by the subject matter and the method of the independent claims.
  • Advantageous further developments are defined in the dependent claims.
  • An optoelectronic semiconductor device comprises a carrier element with a first main surface, an optoelectronic ronic semiconductor chip, which is arranged over the carrier element and adjacent to the first main surface and an electrical contact element for contacting the optoelectronic African semiconductor chip.
  • the electrical contact element is arranged in an opening formed in the first main surface of the carrier element.
  • the optoelectronic semiconductor chip can hold contact regions which are arranged on a second main surface of the semiconductor chip arranged adjacent to the carrier element.
  • a material of the carrier element can consist of silicon, silicon oxide, silicon nitride, aluminum nitride, aluminum oxide, further semiconductor materials such as germanium or gallium arsenide, ceramic materials, glass, plastics, fiber-reinforced plastics, for example glass-fiber reinforced plastics and printed circuit boards (PCB, "printed circuit boards”) ) and ceramic materials.
  • the first main surface of the carrier element can be planar and free of topography.
  • the first main surface can form a termination of the carrier element.
  • the contact elements can be completely covered by the semiconductor chip.
  • the optoelectronic semiconductor device can furthermore have a connection structure which extends from the first main surface of the carrier element to a second main surface of the carrier element.
  • the optoelectronic semiconductor device can also contain a second carrier layer, which is arranged under the carrier element.
  • circuit components can be arranged in the carrier layer or in the carrier element.
  • the optoelectronic semiconductor chip can be suitable for emitting or receiving electromagnetic radiation.
  • an optoelectronic component comprises a carrier element with a first main surface, a first optoelectronic semiconductor chip which is arranged above the carrier element and adjacent to the first main surface, and a second optoelectronic semiconductor chip which is above the carrier element and adjacent to the first main surface is arranged.
  • the optoelectronic component further comprises a first electrical contact element for contacting the first optoelectronic semiconductor chip and a second electrical contact element for contacting the second optoelectronic semiconductor chip.
  • the first electrical contact element is arranged in a first opening formed in the first main surface of the carrier element and the second electrical contact element is arranged in a second opening formed in the first main surface of the carrier element.
  • the optoelectronic component may further comprise a second carrier layer which is arranged under the carrier element.
  • circuit components can be arranged in the carrier layer or in the carrier element.
  • the first optoelectronic semiconductor chip can be suitable for emitting electromagnetic radiation
  • the second optoelectronic semiconductor chip can be suitable for receiving electromagnetic radiation.
  • a method of manufacturing an optoelectronic semiconductor device includes forming an opening in one first main surface of a carrier element, the formation of an electrical contact element in the opening, and the arrangement of an optoelectronic semiconductor chip on the carrier element and adjacent to the first main surface.
  • the optoelectronic semiconductor chip is contacted via the electrical contact element.
  • forming the electrical contact element includes depositing an electrically conductive material and then planarizing a resulting surface.
  • FIG. 1A shows a vertical cross-sectional view of an example of an optoelectronic semiconductor device.
  • FIG. 1B shows a vertical cross-sectional view of an optoelectronic semiconductor device according to further embodiments.
  • FIGS. 2A and 2B each show vertical cross-sectional views of an optoelectronic semiconductor device according to further embodiments.
  • FIG. 2C shows a cross-sectional view of an optoelectronic component according to embodiments.
  • 3A to 3E show cross-sectional views of a workpiece when performing a method according to embodiments.
  • lateral and horizontal are intended to describe an orientation or alignment that is essentially parallel to a first surface of a substrate or semiconductor body. This can be the surface of a wafer or a chip (die), for example.
  • the horizontal direction can lie, for example, in a plane perpendicular to a growth direction when layers are grown.
  • the semiconductor materials described here can be based on semiconductor materials with a direct or indirect band gap.
  • semiconductor materials particularly suitable for generating electromagnetic radiation include, in particular, nitride semiconductor compounds, by means of which, for example, ultraviolet, blue or longer-wave light can be generated, such as for example GaN, InGaN, A1N, AlGaN, AlGalnN, phosphide semiconductor compounds, by means of which, for example, green or long-wave light can be generated, such as GaAsP, AlGalnP, GaP, AlGaP, and further semiconductor materials such as AlGaAs, SiC, ZnSe, GaAs, ZnO , Ga2Ü3, diamond, hexagonal BN and combinations of the materials mentioned.
  • the stoichiometric ratio of the ternary compounds can vary.
  • semiconductor materials can include silicon, silicon germanium and germanium.
  • the term “semiconductor” also includes organic semiconductor materials.
  • electrically connected means a low-resistance electrical connection between the connected elements.
  • the electrically connected elements do not necessarily have to be connected directly to one another. Further elements can be arranged between electrically connected elements.
  • electrically connected also includes tunnel contacts between the connected elements.
  • the optoelectronic semiconductor device comprises a carrier element 100 with a first main surface 110 and an optoelectronic semiconductor chip 150 which is arranged adjacent to the first main surface 110 of the carrier element 100.
  • the optoelectronic semiconductor chip 150 is arranged above the carrier element 100.
  • the optoelectronic semiconductor device 10 further comprises an electrical contact element 161 for contacting the optoelectronic semiconductor chip 150.
  • the electrical contact element 161 is in a NEN opening 162 is formed, which is arranged in the first main surface 110 of the support member 100.
  • the carrier element 100 can, for example, be made of an insulating or semiconductor material. Examples include silicon, silicon oxide, silicon nitride, aluminum nitride, aluminum oxide, ceramic materials and combinations of different materials.
  • the carrier element can be made of a base material and coated with one or more layers of one or more other materials.
  • the first main surface 110 of the carrier element 100 is planar and topography-free, i.e. it essentially has no topography, that is, for example, steps, depressions or a surface roughness that is greater than 100 nm.
  • “Essentially no topography” in the context of the present application means that, for example, openings 162 can be formed in the first main surface 110, in which contact elements or other electrical connection structures can be accommodated, the contact elements or electrical connection structures with the first main surface Complete 110 largely flush.
  • the first main surface of the carrier element is designed in such a way that method steps for which a planar surface is important, for example spin-on methods for applying a layer, can be carried out. In particular, methods can be carried out on a planar surface that are sensitive to differences in height of the carrier element.
  • the first main surface 110 forms a termination of the carrier element.
  • the optoelectronic semiconductor chip can, for example, be suitable for emitting electromagnetic radiation. According to further embodiments, it can also be suitable for absorb or absorb romagnetic radiation.
  • the optoelectronic semiconductor chip 150 may be a light emitting diode (LED).
  • LED light emitting diode
  • the sensor element can detect electromagnetic radiation.
  • the sensor element can detect electromagnetic radiation emitted by another optoelectronic semiconductor chip. It is also possible for the sensor element to detect ambient light, for example the brightness of the surroundings.
  • An example of a structure of the optoelectronic semiconductor chip 150 will be described below with reference to FIG. 1B.
  • the electrical contact element 161 can be formed from one or more electrically conductive materials.
  • the electrical contact element 161 can be constructed from multiple layers.
  • the contact element 161 can be electrically insulated from the latter by an additional insulating layer, which is arranged between the contact element and the material 100 of the carrier element.
  • the opening 162 can extend into the carrier element 100 to a depth t of more than 10 nm, for example more than 100 nm, for example more than 500 nm, for example 800 nm to 1.3 ⁇ m.
  • the openings 162 can have any cross section. They can extend in a plane perpendicular to the cross-sectional plane shown and, for example, be suitable for connecting a large number of optoelectronic semiconductor chips 160 to one another.
  • a width b of the electrical contact elements 161 can be at least 300 nm, for example. The width can also be at least 1 ⁇ m, for example. The width can be up to 300 ym, for example less than 200 or less than 100 ym.
  • the dimensions of the openings can be selected as a function of the current intensities with which the optoelectronic semiconductor chip 150 is operated.
  • Adjacent electrical contact elements 161 can be arranged at a suitable distance in order to provide electrical insulation and to avoid crosstalk.
  • the contact elements 161 do not produce any topography on the carrier element 100.
  • the carrier element 100 with the applied contact elements 161 can thus be unaffected by a topography to be edited.
  • methods for machining the carrier element, for which a planar work surface is important because they are sensitive to differences in height of the work surface, for example spin coating of resist materials, can be carried out without impairment.
  • the mechanical stability of the arrangement of optoelectronic semiconductor chip 150 and carrier element 100 is not impaired by the presence of protruding contact elements 161.
  • the thermal connection of the optoelectronic semiconductor chip 150 to the carrier element 100 is improved, as a result of which the heat dissipation and thus the efficiency of the optoelectronic device can be improved. Furthermore, contact levels and paths can be miniaturized further. In addition, the mechanical stability of the arrangement is improved.
  • an iso- Beier layer 167 may be provided, which isolates the contact elements 161 in each case from the carrier element 100.
  • FIG. 1B shows a vertical cross-sectional view of an optoelectronic semiconductor device according to embodiments.
  • the optoelectronic semiconductor device 10 includes the elements shown in FIG. 1A.
  • an electrical connection structure 170 is also shown, which may represent, for example, a through-silicon-via (TSV) structure and may be suitable for elements on the first main surface 110 of the optoelectronic semiconductor device with components on the second main surface 111 of the carrier element 100 to connect.
  • TSV through-silicon-via
  • the electrical connection structure 170 can also be connected to the first or the second contact element 165, 166, as is further indicated in FIG. 1B.
  • the optoelectronic semiconductor chip 150 can be an LED, for example.
  • a first semiconductor layer 120 of a first conductivity type for example n-type
  • a transparent substrate 115 for example a sapphire substrate.
  • the transparent substrate can also be omitted.
  • a second semiconductor layer 130 of a second conductivity type for example p-type
  • An active region 125 can be arranged between the first semiconductor layer 120 and the second semiconductor layer 130.
  • the active region 125 comprises a pn junction, a double heterostructure, a single quantum well (SQW, single quantum well) or a multiple quantum well structure (MQW, multi quantum well) for generating radiation.
  • Quantum well structure has no significance with regard to the dimensionality of the quantit sation. It includes quantum wells, quantum wires and quantum dots, as well as any combination of these structures.
  • a first contact region 135 is electrically conductively connected to the first semiconductor layer 120.
  • a second contact region 136 is electrically conductively connected to the second semiconductor layer 130.
  • the first contact area and the second contact area can each be arranged on the side of the second main surface 152 of the semiconductor chip 150.
  • the semiconductor chip 150 thus represents a flip chip.
  • the first contact region 135 can be electrically insulated from the second semiconductor layer 130 by an insulating material 138.
  • Electromagnetic radiation 20 emitted by the optoelectronic semiconductor chip 150 can, for example, be emitted via the first main surface 151. Furthermore, the electromagnetic radiation 20 can also be emitted via side surfaces of the transparent substrate 115.
  • the optoelectronic semiconductor chip 150 is suitable for receiving electromagnetic radiation, this radiation can be incident on the first main surface 151.
  • the semiconductor chip 150 is arranged such that the first contact region 135 is electrically conductively connected to the first contact element 165. Furthermore, the second contact region 136 is electrically conductively connected to the second contact element 166.
  • the contact elements 161, 165, 166 are placed in such a way that they are completely covered by the optoelectronic semiconductor chip 150. As a result, radiation incident from outside of one side of the first main surface 110 of the carrier cannot be reflected by the contact elements 161, 165, 166.
  • the first contact area 135 may have a different lateral dimension than the first contact element 165.
  • the second contact region 136 can have a different lateral dimension than the second contact element 166.
  • the first contact area 135 and the first contact element 165 need not be aligned flush with one another.
  • the second contact area 136 and the second contact element 166 also need not be aligned flush with one another.
  • the optoelectronic semiconductor chip can have insulating and / or metallic layers.
  • these can be produced by applying or depositing the appropriate layer.
  • these layers can be applied in semiconductor chips before the singulation of a semiconductor wafer.
  • the semiconductor chip 150 can directly adjoin a first main surface 110 of the carrier element 100. This does not rule out that the optoelectronic semiconductor chip 150 does not touch the first main surface 110 of the carrier element. Rather, there may be a thin air gap between the semiconductor chip and the first main surface of the carrier element.
  • an insulating or other material that at least partially surrounds the semiconductor chip 150 and, for example, has been applied to individual semiconductor chips after the dicing of a semiconductor wafer may be absent from the region between the semiconductor chip 150 and the carrier element 100.
  • an insulating or other material that covers side surfaces of the optoelectronic semiconductor chip can be essential from the region between the semiconductor chip 150 and the carrier element 100.
  • a plurality of carrier layers can be stacked one on top of the other, so that as a result a structure with several levels can be provided for, for example, a more complex contact architecture or for a functional division of the individual levels.
  • FIG. 2A shows a vertical cross-sectional view of an optoelectronic semiconductor device according to further embodiments.
  • the semiconductor device shown in FIG. 2A comprises a carrier element 100 (hereinafter referred to as first carrier layer 101), which is arranged over a second carrier layer 102.
  • the second carrier layer 102 is in turn arranged over a third carrier layer 103.
  • Each of these carrier layers can be constructed from identical or different materials.
  • the third carrier layer 103 or any other one can be a silicon substrate with circuit components 142 arranged therein.
  • Circuit components 142 may include, for example, active or passive semiconductor devices, such as transistors, resistance elements, switching elements, capacitors, and others.
  • the circuit components 142 arranged in the third carrier layer 103 can, for example, be connected to the contact elements 161 via suitable connecting elements 164.
  • the circuit components 142 can be connected to the optoelectronic semiconductor chip 150 via the contact elements 161.
  • electrical circuit components it is also possible for electrical circuit components to be arranged in each of the carrier layers or in a carrier layer different from the third carrier layer. It is of course also possible for additional carrier layers to be present.
  • a connecting element (not shown) can be provided in one of the carrier layers, for example the second carrier layer 102, in order to make electrical contact between the connecting elements 164 and other components.
  • such a connecting element 164 can connect the contact elements 161, which are connected to adjacent optoelectronic semiconductor chips, to one another.
  • a contact element can be provided in each case in the first carrier layer 101 in order to electrically connect the optoelectronic semiconductor chips.
  • one of the layers can be insulating, while others of the layers are semiconducting or conducting.
  • materials of the insulating carrier layer include, for example, silicon oxide, silicon nitride, aluminum oxide, tantalum oxide, niobium oxide, silicon oxynitride, aluminum nitride and other insulating materials which can be used for multilayer structures. These can have been deposited, for example, by CVD or PVD processes. Other examples are ceramics, glasses, for example spin-on glasses. The materials mentioned can have different stoichiometric ratios.
  • connection structure 170 can be provided, for example, to connect regions on the first main surface 110 of the first carrier layer to components on the back of the third carrier layer.
  • the connection structure 170 can also, for example, connect connection elements 164 or contact elements 161 within the carrier layers or to the second main surface 112 of the carrier layer stack.
  • FIG. 2B shows a schematic cross-sectional view of an optoelectronic semiconductor device according to further embodiments.
  • the contact elements 161 and parts of the connecting elements 164 are arranged here in such a way that they are shadowed and covered by the optoelectronic semiconductor chip 150. More specifically, there is a distance dl, which indicates a length with which the right side edge of the semiconductor chip 150 projects beyond the right-hand contact element 161. In a corresponding manner, the left side edge of the optoelectronic semiconductor chip 150 projects beyond the left-hand contact element 161 by the distance d2. In this way, reflections of light that is radiated from one side of the first main surface 110 of the first carrier layer 101 can be effectively avoided at the contact elements 161.
  • the optoelectronic component can contain a single carrier element 100 or else different carrier layers, for example a first, second and third carrier layer 101, 102, 103 or others.
  • the optoelectronic component 30 comprises in particular a first optoelectronic semiconductor chip 155 and a second optoelectronic semiconductor chip 156. These can each be connected via a first contact element 165 and a second contact element 166 to further elements, for example in a carrier element or a carrier layer or above the carrier element are arranged to be connected.
  • the first contact element and the second contact element of the first optoelectronic semiconductor chip can be connected to a first control device 144.
  • the first contact element and the second contact element 165, 166 of the second optoelectronic semiconductor chip can be connected to a second control device 145, for example.
  • the first control device and / or the second control device 144, 145 can contain circuit components which can be formed, for example, in the third carrier layer 103 or in another carrier layer.
  • the first and the second control device 144, 145 can be connected to one another, for example, via a connecting line 146.
  • the first and second control devices may be from the second main surface 112 of the carrier layer stack can be contacted.
  • further circuit components can be arranged in any of the carrier layers.
  • driver circuits and processing devices can be arranged in any of the carrier layers.
  • the first optoelectronic semiconductor chip can be suitable for emitting electromagnetic radiation.
  • the second optoelectronic semiconductor chip 156 can, for example, contain an optical sensor element that is suitable for receiving the radiation emitted by the first optoelectronic semiconductor chip, which has been reflected, for example, by an object.
  • the corresponding signals can be processed in the first and second control devices.
  • the optoelectronic component shown in FIG. 2C can comprise an iris scanner or another device with which reflected light is processed appropriately.
  • the second optoelectronic semiconductor chip 156 can also detect ambient light or other electromagnetic radiation and, for example, control the first semiconductor chip 155 taking into account the detection result.
  • the optoelectronic component can also comprise a matrix arrangement or any arrangement of light-emitting or light-receiving devices, as a result of which a large-area lighting device or a display device can be provided.
  • elements of a driver circuit for the individual optoelectronic semiconductor chips can be arranged in the carrier element or in one of the carrier layers.
  • signals received by the optoelectronic semiconductor chip can be processed by a signal processing device, the components of which are arranged in the carrier element or in one of the carrier layers, are processed.
  • 3A to 3E illustrate cross-sectional views of a workpiece in the manufacture of the described optoelectronic semiconductor device.
  • FIG. 3A shows a cross-sectional view of a carrier element 100 with a first main surface 110.
  • the first main surface 110 can in particular be planar, i.e. initially, no depressions are formed in the substrate 100.
  • openings 162 and possibly via openings 163 are formed.
  • the via opening 163 can, for example, extend from the first main surface 110 of the carrier element 100 to the second main surface 111 of the carrier element.
  • the openings 162 are formed in the area of the first main surface 110. They can be designed like a trench, ie they extend in a direction perpendicular to the cross-sectional plane shown. According to further embodiments, they cannot extend substantially in a direction perpendicular to the cross-sectional plane.
  • openings 162, 163 can be defined by a lithographic process.
  • exposed areas are defined in a photoresist material, on which the first main surface 110 of the carrier element 100 is not covered by a photoresist material.
  • An etching process for etching the substrate is then carried out. Examples of etching processes include, for example, dry etching processes, for example plasma etching.
  • a conductive layer is applied over the first main surface 110 of the support member 100, as shown in FIG. 3C. This can be done, for example, by methods such as electroplating, vapor deposition or sputtering.
  • the structured photoresist material can be removed before or after the metallization layer is brought on.
  • a planarization process is carried out so that a planar surface is obtained.
  • This can be done for example by a CMP (chemical mechanical polishing) process and / or a polishing process or by an etch-back process.
  • CMP chemical mechanical polishing
  • a polishing process or by an etch-back process.
  • the carrier element shown in FIG. 3D can be processed further in a simple manner without problems arising from projecting contact elements 161 or projecting connection structures 170. For example, processes that are sensitive to height differences, such as spin coating of thin layers, for example made of a resist material, can be carried out.
  • solder material for example containing indium
  • a dielectric lacquer or an anisotropically conductive adhesive can also be applied.
  • optoelectronic semiconductor chips 150 are placed on the first main surface 110, so that they are electrically connected to the contact elements 161.
  • the carrier layers can, for example, be processed individually and then stacked on top of one another.
  • a carrier layer can first be processed. Succession Another carrier layer is applied to this carrier layer and processed accordingly. This sequence continues until the carrier layer stack is completed and the contact element is formed in the uppermost carrier layer. The semiconductor chip is then applied.
  • a method for producing an optoelectronic semiconductor device comprises forming (S100) an opening in a first main surface of a carrier element, forming (S110) an electrical contact element in the opening, and arranging (S120) an optoelectronic semiconductor chip over the carrier element and adjacent to the first main surface.
  • the optoelectronic semiconductor chip is contacted via the electrical contact element.
  • forming (S110) the electrical contact element may include depositing an electrically conductive material and then planarizing a resulting surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Eine optoelektronische Halbleitervorrichtung (10) umfasst ein Trägerelement (100) mit einer ersten Hauptoberfläche (110), einen optoelektronischen Halbleiterchip (150), der über dem Trägerelement (100) und angrenzend an die erste Hauptoberfläche (110) angeordnet ist und ein elektrisches Kontaktelement (161) zum Kontaktieren des optoelektronischen Halbleiterchips (150). Dabei ist das elektrische Kontaktelement (161) in einer in der ersten Hauptoberfläche (110) des Trägerelements (100) ausgebildeten Öffnung (162) angeordnet.

Description

OPTOELEKTRONISCHE HALBLEITERVORRICHTUNG MIT EINEM
TRÄGERELEMENT UND EINEM ELEKTRISCHEN KONTAKTELEMENT, OPTOELEKTRONISCHES BAUELEMENT SOWIE VERFAHREN ZUR HERSTELLUNG DER OPTOELEKTRONISCHEN HALBLEITERVORRICHTUNG
HINTERGRUND
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2018 122 166.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Zur Herstellung optoelektronischer Halbleitervorrichtungen werden optoelektronische Halbleiterchips, beispielsweise Licht emittierende oder Licht aufnehmende Halbleiterchips auf geeig nete Trägerelemente platziert und elektrisch kontaktiert. Bei spielsweise können derartige Trägerelemente eine horizontale Hauptoberfläche haben. Es wird nach Konzepten gesucht, mit de nen eine verbesserte Anordnung der Halbleiterchips auf einem Trägerelement erzielt werden kann.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine verbesserte optoelektronische Halbleitervorrichtung sowie ein verbessertes Verfahren zur Herstellung einer optoelektroni schen Halbleitervorrichtung zur Verfügung zu stellen.
Gemäß Ausführungsformen wird die Aufgabe durch den Gegenstand und das Verfahren der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterentwicklungen sind in den abhängigen Pa tentansprüchen definiert.
ZUSAMMENFASSUNG
Eine optoelektronische Halbleitervorrichtung umfasst ein Trä gerelement mit einer ersten Hauptoberfläche, einen optoelekt- ronischen Halbleiterchip, der über dem Trägerelement und an grenzend an die erste Hauptoberfläche angeordnet ist und ein elektrisches Kontaktelement zum Kontaktieren des optoelektro nischen Halbleiterchips. Dabei ist das elektrische Kontaktele ment in einer in der ersten Hauptoberfläche des Trägerelements ausgebildeten Öffnung angeordnet.
Der optoelektronische Halbleiterchip kann Kontaktbereiche ent halten, die auf einer benachbart zu Trägerelement angeordneten zweiten Hauptoberfläche des Halbleiterchips angeordnet sind. Ein Material des Trägerelements kann aus Silizium, Silizi umoxid, Siliziumnitrid, Aluminiumnitrid, Aluminiumoxid, weite ren Halbleitermaterialien wie beispielsweise Germanium oder Galliumarsenid, keramischen Materialien, Glas, Kunststoffen, faserverstärkten Kunststoffen, beispielsweise glasfaserver stärkten Kunststoffen und Leiterplatten (PCB, „printed Circuit boards") und keramischen Materialien ausgewählt sein.
Die erste Hauptoberfläche des Trägerelements kann planar und topographiefrei ist. Beispielsweise kann die erste Hauptober fläche einen Abschluss des Trägerelements bilden. Gemäß Aus führungsformen können die Kontaktelemente durch den Halb leiterchip vollständig bedeckt sein.
Die optoelektronische Halbleitervorrichtung kann ferner eine Verbindungsstruktur aufweisen, die sich von der ersten Haupt oberfläche des Trägerelements bis zu einer zweiten Hauptober fläche des Trägerelements erstreckt.
Die optoelektronische Halbleitervorrichtung kann darüber hin aus eine zweite Trägerschicht enthalten, die unter dem Trä gerelement angeordnet ist. Beispielsweise können in der Trä gerschicht oder in dem Trägerelement Schaltkreiskomponenten angeordnet sein. Der optoelektronische Halbleiterchip kann geeignet sein, elektromagnetische Strahlung zu emittieren oder aufzunehmen.
Gemäß Ausführungsformen umfasst ein optoelektronisches Bauele ment ein Trägerelement mit einer ersten Hauptoberfläche, einen ersten optoelektronischen Halbleiterchip, der über dem Trä gerelement und angrenzend an die erste Hauptoberfläche ange ordnet ist und einen zweiten optoelektronischen Halbleiter chip, der über dem Trägerelement und angrenzend an die erste Hauptoberfläche angeordnet ist. Das optoelektronische Bauele ment umfasst ferner ein erstes elektrisches Kontaktelement zum Kontaktieren des ersten optoelektronischen Halbleiterchips und ein zweites elektrisches Kontaktelement zum Kontaktieren des zweiten optoelektronischen Halbleiterchips. Das erste elektri sche Kontaktelement ist in einer in der ersten Hauptoberfläche des Trägerelements ausgebildeten ersten Öffnung angeordnet und das zweite elektrische Kontaktelement ist in einer in der ersten Hauptoberfläche des Trägerelements ausgebildeten zwei ten Öffnung angeordnet.
Das optoelektronische Bauelement kann ferner eine zweite Trä gerschicht, die unter dem Trägerelement angeordnet ist, umfas sen .
Beispielsweise können Schaltkreiskomponenten in der Träger schicht oder in dem Trägerelement angeordnet sein. Gemäß Aus führungsformen kann der erste optoelektronische Halbleiterchip geeignet sein, elektromagnetische Strahlung zu emittieren, und der zweite optoelektronische Halbleiterchip kann geeignet sein, elektromagnetische Strahlung aufzunehmen.
Ein Verfahren zur Herstellung einer optoelektronischen Halb leitervorrichtung umfasst das Ausbilden einer Öffnung in einer ersten Hauptoberfläche eines Trägerelements, das Ausbilden ei nes elektrischen Kontaktelements in der Öffnung, und das An ordnen eines optoelektronischen Halbleiterchips über dem Trä gerelement und angrenzend an die erste Hauptoberfläche. Der optoelektronische Halbleiterchip wird über das elektrische Kontaktelement kontaktiert.
Beispielsweise umfasst das Ausbilden des elektrischen Kontak telements das Abscheiden eines elektrisch leitenden Materials und nachfolgendes Planarisieren einer sich ergebenden Oberflä che .
KURZBESCHREIBUNG DER FIGUREN
Fig. 1A zeigt eine vertikale Querschnittsansicht eines Bei spiels einer optoelektronischen Halbleitervorrichtung.
Fig. 1B zeigt eine vertikale Querschnittsansicht einer opto elektronischen Halbleitervorrichtung gemäß weiteren Ausfüh rungsformen .
Die Fig. 2A und 2B zeigen jeweils vertikale Querschnittsan sichten einer optoelektronischen Halbleitervorrichtung gemäß weiteren Ausführungsformen.
Fig. 2C zeigt eine Querschnittsansicht eines optoelektroni schen Bauelements gemäß Ausführungsformen.
Fig. 3A bis 3E zeigen Querschnittsansichten eines Werkstücks bei Durchführung eines Verfahrens gemäß Ausführungsformen.
Fig. 4 fasst ein Verfahren gemäß Ausführungsformen zusammen.
DETAILBESCHREIBUNG Die begleitenden Zeichnungen dienen dem Verständnis von Aus führungsbeispielen der Erfindung. Die Zeichnungen veranschau lichen Ausführungsbeispiele und dienen zusammen mit der Be schreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittel bar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht not wendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechen de Elemente und Strukturen.
In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie "Oberseite", "Boden", "Vorder seite", "Rückseite", "über", "auf", "vor", "hinter", "vorne", "hinten" usw. auf die Ausrichtung der gerade beschriebenen Fi guren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend.
Die Beschreibung der Ausführungsbeispiele ist nicht einschrän kend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Be reich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt. Der Begriff "vertikal", wie er in dieser Beschreibung verwen det wird, soll eine Orientierung beschreiben, die im Wesentli chen senkrecht zu der ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Die vertikale Richtung kann bei spielsweise einer Wachstumsrichtung beim Aufwachsen von Schichten entsprechen.
Die Begriffe "lateral" und "horizontal", wie in dieser Be schreibung verwendet, sollen eine Orientierung oder Ausrich tung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Dies kann beispielsweise die Oberfläche eines Wafers oder ei nes Chips (Die) sein.
Die horizontale Richtung kann beispielsweise in einer Ebene senkrecht zu einer Wachstumsrichtung beim Aufwachsen von Schichten liegen.
Soweit hier die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, das Vorhandensein von weite ren Elementen oder Merkmalen aber nicht ausschließen. Die un bestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusam menhang nicht eindeutig etwas anderes ergibt.
Die hier beschriebenen Halbleitermaterialien können je nach Verwendungszweck auf Halbleitermaterialien mit direkter oder indirekter Bandlücke basieren. Beispiele für zur Erzeugung elektromagnetischer Strahlung besonders geeignete Halbleiter materialien umfassen insbesondere Nitrid- Halbleiterverbindungen, durch die beispielsweise ultraviolet tes, blaues oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaN, InGaN, A1N, AlGaN, AlGalnN, Phosphid- Halbleiterverbindungen, durch die beispielsweise grünes oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaAsP, AlGalnP, GaP, AlGaP, sowie weitere Halbleitermateria lien wie AlGaAs, SiC, ZnSe, GaAs, ZnO, Ga2Ü3, Diamant, hexago nales BN und Kombinationen der genannten Materialien. Das stö chiometrische Verhältnis der ternären Verbindungen kann vari ieren. Weitere Beispiele für Halbleitermaterialien können Si lizium, Silizium-Germanium und Germanium umfassen. Im Kontext der vorliegenden Beschreibung schließt der Begriff „Halblei ter" auch organische Halbleitermaterialien ein.
Im Kontext dieser Beschreibung bedeutet der Begriff „elektrisch verbunden" eine niederohmige elektrische Verbin dung zwischen den verbundenen Elementen. Die elektrisch ver bundenen Elemente müssen nicht notwendigerweise direkt mitei nander verbunden sein. Weitere Elemente können zwischen elektrisch verbundenen Elementen angeordnet sein.
Der Begriff „elektrisch verbunden" umfasst auch Tunnelkontakte zwischen den verbundenen Elementen.
Fig. 1A zeigt eine vertikale Querschnittsansicht einer opto elektronischen Halbleitervorrichtung gemäß Ausführungsformen. Die optoelektronische Halbleitervorrichtung umfasst ein Trä gerelement 100 mit einer ersten Hauptoberfläche 110 sowie ei nen optoelektronischen Halbleiterchip 150, der angrenzend an die erste Hauptoberfläche 110 des Trägerelements 100 angeord net ist. Der optoelektronische Halbleiterchip 150 ist über dem Trägerelement 100 angeordnet. Die optoelektronische Halb leitervorrichtung 10 umfasst weiterhin ein elektrisches Kon taktelement 161 zum Kontaktieren des optoelektronischen Halb leiterchips 150. Das elektrische Kontaktelement 161 ist in ei- ner Öffnung 162 ausgebildet, die in der ersten Hauptoberfläche 110 des Trägerelements 100 angeordnet ist.
Das Trägerelement 100 kann beispielsweise aus einem isolieren den oder Halbleitermaterial hergestellt sein. Beispiele umfas sen Silizium, Siliziumoxid, Siliziumnitrid, Aluminiumnitrid, Aluminiumoxid, keramische Materialien und Kombinationen von unterschiedlichen Materialien. Beispielsweise kann das Trä gerelement aus einem Grundmaterial hergestellt sein und mit einer oder mehreren Schichten aus einem oder mehreren weiteren Materialien beschichtet sein. Die erste Hauptoberfläche 110 des Trägerelements 100 ist planar und topographiefrei, d.h. sie weist im Wesentlichen keine Topographie, das heißt bei spielsweise Stufen, Vertiefungen oder eine Oberflächenrauig keit, die größer als 100 nm ist, auf. "Im Wesentlichen keine Topographie" bedeutet im Kontext der vorliegenden Anmeldung, dass beispielsweise Öffnungen 162 in der ersten Hauptoberflä che 110 ausgebildet sein können, in denen Kontaktelemente oder andere elektrische Verbindungsstrukturen aufgenommen sein kön nen, wobei die Kontaktelemente oder elektrischen Verbindungs strukturen mit der ersten Hauptoberfläche 110 weitgehend bün dig abschließen. Anders ausgedrückt, ist die erste Hauptober fläche des Trägerelements derart beschaffen, dass Verfahrens schritte, für die eine planare Oberfläche wichtig ist, bei spielsweise Aufschleuderverfahren zum Aufbringen einer Schicht, durchgeführt werden können. Insbesondere können bei einer planaren Oberfläche Verfahren durchgeführt werden, die empfindlich gegenüber Höhenunterschieden des Trägerelements sind. Beispielsweise bildet die erste Hauptoberfläche 110 ei nen Abschluss des Trägerelements.
Der optoelektronische Halbleiterchip kann beispielsweise ge eignet sein, elektromagnetische Strahlung zu emittieren. Gemäß weiteren Ausführungsformen kann er auch geeignet sein, elekt- romagnetische Strahlung aufzunehmen oder zu absorbieren. Bei spielsweise kann der optoelektronische Halbleiterchip 150 eine Licht emittierende Diode (LED) sein. Er kann jedoch auch ein Sensorelement sein. Beispielsweise kann das Sensorelement elektromagnetische Strahlung detektieren. Zum Beispiel kann das Sensorelement von einem anderen optoelektronischen Halb leiterchip emittierte elektromagnetische Strahlung detektie ren. Es ist weiterhin möglich, dass das Sensorelement Umge bungslicht, beispielsweise die Helligkeit der Umgebung nach weist. Ein Beispiel eines Aufbaus des optoelektronischen Halb leiterchips 150 wird nachfolgend unter Bezugnahme auf Fig. 1B beschrieben werden. Das elektrische Kontaktelement 161 kann aus einem oder mehreren elektrisch leitenden Materialien ge bildet sein. Beispiele für leitende Materialien umfassen unter anderem Au, Ni, Sn, Pt, Cu, Pd, Al, Ag, Cr, Mo, Rh, leitfähige Oxide wie beispielsweise ITO (Indiumzinnoxid) oder Zinkoxid und weitere. Gemäß Ausführungsformen kann das elektrische Kon taktelement 161 aus mehreren Schichten aufgebaut sein. Das Kontaktelement 161 kann durch eine zusätzliche isolierende Schicht, die zwischen Kontaktelement und dem Material 100 des Trägerelements angeordnet ist, von diesem elektrisch isoliert sein .
Beispielsweise kann sich die Öffnung 162 bis zu einer Tiefe t von mehr als 10 nm, beispielsweise mehr als 100 nm, beispiels weise mehr als 500 nm, beispielsweise 800 nm bis 1,3 ym in das Trägerelement 100 hinein erstrecken. Die Öffnungen 162 können einen beliebigen Querschnitt haben. Sie können sich in einer Ebene senkrecht zur dargestellten Querschnittsebene weiter er strecken und beispielsweise geeignet sein, eine Vielzahl von optoelektronischen Halbleiterchips 160 miteinander zu verbin den. Eine Breite b der elektrischen Kontaktelemente 161 kann beispielsweise mindestens 300 nm betragen. Die Breite kann beispielsweise auch mindestens 1 ym betragen. Die Breite kann bis zu 300 ym betragen, beispielsweise kleiner als 200 oder kleiner als 100 ym sein. Beispielsweise können die Abmessungen der Öffnungen in Abhängigkeit der Stromstärken ausgewählt wer den, mit denen der optoelektronische Halbleiterchip 150 be trieben wird.
Benachbarte elektrische Kontaktelemente 161 können bei einem geeigneten Abstand angeordnet sein, um eine elektrische Iso lierung bereitzustellen und ein Übersprechen zu vermeiden.
Dadurch, dass das elektrische Kontaktelement 161 in einer in der ersten Hauptoberfläche 110 des Trägerelements 100 ausge bildeten Öffnung 162 angeordnet ist, erzeugen die Kontaktele mente 161 keine Topographie auf dem Trägerelement 100. Das Trägerelement 100 mit aufgebrachten Kontaktelementen 161 kann somit ohne Beeinträchtigung durch eine Topographie bearbeitet werden. Insbesondere können Verfahren zur Bearbeitung des Trä gerelements, für die eine planare Arbeitsoberfläche wichtig ist, weil sie empfindlich gegenüber Höhenunterschieden der Ar- beitsoberfläche sind, beispielsweise Aufschleudern von Resist materialien, ohne Beeinträchtigung durchgeführt werden. Wei terhin wird die mechanische Stabilität der Anordnung aus opto elektronischem Halbleiterchip 150 und Trägerelement 100 nicht durch das Vorhandensein von hervorstehenden Kontaktelementen 161 beeinträchtigt. Zudem ist die thermische Anbindung des optoelektronischen Halbleiterchips 150 an das Trägerelement 100 verbessert, wodurch die Wärmeabfuhr und somit die Effizi enz der optoelektronischen Vorrichtung verbessert werden kann. Weiterhin können Kontaktebenen und -pfade weiter miniaturi siert werden. Darüber hinaus ist die mechanische Stabilität der Anordnung verbessert.
Je nach Beschaffenheit des Trägerelements 100, d.h. insbeson dere, ob isolierend oder nicht, kann zusätzlich noch eine Iso- lierschicht 167 vorgesehen sein, die die Kontaktelemente 161 jeweils gegenüber dem Trägerelement 100 isoliert.
Fig. 1B zeigt eine vertikale Querschnittsansicht einer opto elektronischen Halbleitervorrichtung gemäß Ausführungsformen. Wie in Fig. 1B dargestellt ist, umfasst die optoelektronische Halbleitervorrichtung 10 die in Fig. 1A dargestellten Elemen te. Zusätzlich ist noch eine elektrische Verbindungsstruktur 170 dargestellt, die beispielsweise eine Through-Silicon-Via- (TSV-) Struktur darstellen kann und geeignet sein kann, Elemen te an der ersten Hauptoberfläche 110 der optoelektronischen Halbleitervorrichtung mit Komponenten auf der zweiten Haupt oberfläche 111 des Trägerelements 100 zu verbinden. Gemäß wei teren Ausführungsformen kann die elektrische Verbindungsstruk tur 170 auch mit dem ersten oder dem zweiten Kontaktelement 165, 166 verbunden sein, wie in Figur 1B weiterhin angedeutet ist .
Der optoelektronische Halbleiterchip 150 kann beispielsweise eine LED sein. Beispielsweise kann eine erste Halbleiter schicht 120 von einem ersten Leitfähigkeitstyp, beispielsweise n-leitend, über einem transparenten Substrat 115, beispiels weise einem Saphirsubstrat angeordnet sein. Das transparente Substrat kann auch weggelassen sein. Eine zweite Halbleiter schicht 130 von einem zweiten Leitfähigkeitstyp, beispielswei se p-leitend, kann über der ersten Halbleiterschicht 120 ange ordnet sein. Ein aktiver Bereich 125 kann zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 130 angeordnet sein. Beispielsweise umfasst der aktive Bereich 125 einen pn-Übergang, eine Doppelheterostruktur, einen Einfach quantentopf (SQW, Single Quantum Well) oder eine Mehrfachquan tentopfstruktur (MQW, Multi Quantum Well) zur Strahlungserzeu gung. Die Bezeichnung "QuantentopfStruktur" entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quanti- sierung. Sie umfasst somit unter anderem Quantentöpfe, Quan tendrähte und Quantenpunkte, sowie jede Kombination dieser Strukturen .
Ein erster Kontaktbereich 135 ist mit der ersten Halbleiter schicht 120 elektrisch leitend verbunden. Ein zweiter Kontakt bereich 136 ist mit der zweiten Halbleiterschicht 130 elektrisch leitend verbunden. Beispielsweise können der erste Kontaktbereich und der zweite Kontaktbereich jeweils auf der Seite der zweiten Hauptoberfläche 152 des Halbleiterchips 150 angeordnet sein. Der Halbleiterchip 150 stellt somit einen Flip Chip dar. Der erste Kontaktbereich 135 kann durch ein isolierendes Material 138 von der zweiten Halbleiterschicht 130 elektrisch isoliert sein. Von dem optoelektronischen Halb leiterchip 150 emittierte elektromagnetische Strahlung 20 kann beispielsweise über die erste Hauptoberfläche 151 emittiert werden. Weiterhin kann die elektromagnetische Strahlung 20 auch über Seitenflächen des transparenten Substrats 115 emit tiert werden. Ist der optoelektronische Halbleiterchip 150 ge eignet, elektromagnetische Strahlung zu empfangen, so kann diese Strahlung über die erste Hauptoberfläche 151 einfallen. Der Halbleiterchip 150 ist derart angeordnet, dass der erste Kontaktbereich 135 mit dem ersten Kontaktelement 165 elektrisch leitend verbunden wird. Weiterhin wird der zweite Kontaktbereich 136 mit dem zweiten Kontaktelement 166 elektrisch leitend verbunden. Bei der in Fig. 1B gezeigten An ordnung sind die Kontaktelemente 161, 165, 166 derart plat ziert, dass sie von dem optoelektronischen Halbleiterchip 150 vollständig bedeckt werden. Als Folge kann von außen von einer Seite der ersten Hauptoberfläche 110 des Trägers einfallende Strahlung nicht durch die Kontaktelemente 161, 165, 166 re flektiert werden. Der erste Kontaktbereich 135 kann eine andere laterale Abmes sung als das erste Kontaktelement 165 haben. Ebenso kann der zweite Kontaktbereich 136 eine andere laterale Abmessung als das zweite Kontaktelement 166 haben. Weiterhin müssen der ers te Kontaktbereich 135 und das erste Kontaktelement 165 nicht bündig zueinander ausgerichtet sein. Ebenso wenig müssen der zweite Kontaktbereich 136 und das zweite Kontaktelement 166 bündig zueinander ausgerichtet sein.
Generell kann der optoelektronische Halbleiterchip isolierende und/oder metallische Schichten aufweisen. Beispielsweise kön nen diese durch Aufbringen oder Abscheiden entsprechender Schicht erzeugt werden. Gemäß Ausführungsformen können diese Schichten vor dem Vereinzeln eines Halbleiterwafers in Halb leiterchips aufgebracht werden.
Gemäß Ausführungsformen kann der Halbleiterchip 150 direkt an eine erste Hauptoberfläche 110 des Trägerelements 100 angren zen. Dies schließt nicht aus, dass der optoelektronische Halb leiterchip 150 die erste Hauptoberfläche 110 des Trägerele ments nicht berührt. Vielmehr kann ein dünner Luftspalt zwi schen dem Halbleiterchip und der ersten Hauptoberfläche des Trägerelements vorliegen. Beispielsweise kann ein isolierendes oder anderes Material, das den Halbleiterchip 150 mindestens teilweise umgibt und beispielsweise nach dem Vereinzeln eines Halbleiterwafers in einzelne Halbleiterchips aufgebracht wor den ist, von dem Bereich zwischen dem Halbleiterchip 150 und dem Trägerelement 100 abwesend sein. Beispielsweise kann ein isolierendes oder anderes Material, das Seitenflächen des optoelektronischen Halbleiterchips bedeckt, von dem Bereich zwischen dem Halbleiterchip 150 und dem Trägerelement 100 ab wesend sein. Gemäß weiteren Ausführungsformen können mehrere Trägerschich ten übereinandergestapelt sein, so dass als Ergebnis ein Auf bau mit mehreren Ebenen für beispielsweise eine komplexere Kontaktarchitektur oder für eine funktionelle Aufteilung der einzelnen Ebenen bereitgestellt werden kann.
Fig. 2A zeigt eine vertikale Querschnittsansicht einer opto elektronischen Halbleitervorrichtung gemäß weiteren Ausfüh rungsformen. Die in Fig. 2A dargestellte Halbleitervorrichtung umfasst ein Trägerelement 100 (nachfolgend als erste Träger schicht 101 bezeichnet) , die über einer zweiten Trägerschicht 102 angeordnet ist. Die zweite Trägerschicht 102 wiederum ist über einer dritten Trägerschicht 103 angeordnet. Jede dieser Trägerschichten kann aus jeweils identischen oder unterschied lichen Materialien aufgebaut sein. Beispielsweise kann die dritte Trägerschicht 103 oder eine beliebige andere ein Sili ziumsubstrat mit darin angeordneten Schaltkreiskomponenten 142 sein. Schaltkreiskomponenten 142 können beispielsweise aktive oder passive Halbleiterbauelemente, beispielsweise Transisto ren, Widerstandselemente, Schaltelemente, Kondensatoren und andere umfassen. Die in der dritten Trägerschicht 103 angeord neten Schaltkreiskomponenten 142 können beispielsweise über geeignete Verbindungselemente 164 mit den Kontaktelementen 161 verbunden sein. Die Schaltkreiskomponenten 142 können über die Kontaktelemente 161 mit dem optoelektronischen Halbleiterchip 150 verbunden sein. Es ist aber ebenso möglich, dass in jeder der Trägerschichten oder in einer von der dritten Träger schicht verschiedenen Trägerschicht elektrische Schaltkreis komponenten angeordnet sind. Weiterhin ist selbstverständlich möglich, dass zusätzliche Trägerschichten vorhanden sind. Wei terhin kann in einer der Trägerschichten, beispielsweise der zweiten Trägerschicht 102 ein Verbindungselement (nicht darge stellt) vorgesehen sein, um einen elektrischen Kontakt der Verbindungselemente 164 mit weiteren Komponenten herzustellen. Beispielsweise kann ein derartiges Verbindungselement 164 je weils die Kontaktelemente 161, die mit benachbarten optoelekt ronischen Halbleiterchips verbunden sind, miteinander verbin den. Weiterhin kann in der ersten Trägerschicht 101 jeweils ein Kontaktelement vorgesehen sein, um die optoelektronischen Halbleiterchips elektrisch zu verbinden. Beispielsweise kann eine der Schichten isolierend sein, während andere der Schich ten halbleitend oder leitend sind. Beispiele für Materialien der isolierenden Trägerschicht umfassen beispielsweise Silizi umoxid, Siliziumnitrid, Aluminiumoxid, Tantaloxid, Nioboxid, Siliziumoxynitrid, Aluminiumnitrid und weitere isolierende Ma terialien, die für mehrschichtige Strukturen angewandt werden können. Diese können beispielsweise durch CVD- oder PVD- Verfahren abgeschieden worden sein. Weitere Beispiele sind Ke ramiken, Gläser, beispielsweise Spin-on-Gläser . Die genannten Materialien können unterschiedliche stöchiometrische Verhält nisse aufweisen. Eine Verbindungsstruktur 170 kann vorgesehen sein, um beispielsweise Bereiche an der ersten Hauptoberfläche 110 der ersten Trägerschicht mit Komponenten auf der Rückseite der dritten Trägerschicht zu verbinden. Die Verbindungsstruk tur 170 kann auch beispielsweise Verbindungselemente 164 oder Kontaktelemente 161 innerhalb der Trägerschichten oder mit der zweiten Hauptoberfläche 112 des Trägerschichtstapels verbin den .
Fig. 2B zeigt eine schematische Querschnittsansicht einer optoelektronischen Halbleitervorrichtung gemäß weiteren Aus führungsformen. Abweichend von der in Fig. 2A dargestellten Halbleitervorrichtung sind hier die Kontaktelemente 161 sowie Teile der Verbindungselemente 164 derart angeordnet, dass sie von dem optoelektronischen Halbleiterchip 150 abgeschattet und abgedeckt sind. Genauer gesagt gibt es einen Abstand dl, der eine Länge angibt, mit der die rechte Seitenkante des Halb leiterchips 150 das rechtsseitige Kontaktelement 161 überragt. In entsprechender Weise überragt die linke Seitenkante des optoelektronischen Halbleiterchips 150 das linksseitige Kon taktelement 161 um den Abstand d2. Auf diese Weise können Re flexionen von Licht, das von einer Seite der ersten Hauptober fläche 110 der ersten Trägerschicht 101 eingestrahlt wird, an den Kontaktelementen 161 wirkungsvoll vermieden werden.
Fig. 2C zeigt eine vertikale Querschnittsansicht eines opto elektronischen Bauelements. Das optoelektronische Bauelement kann ein einziges Trägerelement 100 oder auch verschiedene Trägerschichten, beispielsweise eine erste, zweite und dritte Trägerschicht 101, 102, 103 oder weitere enthalten. Das opto elektronische Bauelement 30 umfasst insbesondere einen ersten optoelektronischen Halbleiterchip 155 und einen zweiten opto elektronischen Halbleiterchip 156. Diese können jeweils über ein erstes Kontaktelement 165 und ein zweites Kontaktelement 166 an weitere Elemente, die beispielsweise in einem Trä gerelement oder eine Trägerschicht oder über dem Trägerelement angeordnet sind, angeschlossen sein. Beispielsweise können das erste Kontaktelement und das zweite Kontaktelement des ersten optoelektronischen Halbleiterchips mit einer ersten Steue rungsvorrichtung 144 verbunden sein. Das erste Kontaktelement und das zweite Kontaktelement 165, 166 des zweiten optoelekt ronischen Halbleiterchips können beispielsweise mit einer zweiten Steuerungsvorrichtung 145 verbunden sein.
Beispielsweise können die erste Steuerungsvorrichtung und/oder die zweite Steuerungsvorrichtung 144, 145 Schaltkreiskomponen ten enthalten, die beispielsweise in der dritten Trägerschicht 103 oder in einer anderen Trägerschicht ausgebildet sein kön nen. Die erste und die zweite Steuerungsvorrichtung 144, 145 können beispielsweise über eine Verbindungsleitung 146 mitei nander verbunden sein. Die erste und die zweite Steuerungsvor richtung können beispielsweise von der zweiten Hauptoberfläche 112 des Trägerschichtstapels kontaktiert werden. Beispielswei se können weitere Schaltkreiskomponenten in einer beliebigen der Trägerschichten angeordnet sein. Weiterhin können alterna tiv oder zusätzlich Treiberschaltungen sowie Verarbeitungsein richtungen in beliebigen der Trägerschichten angeordnet sein.
Gemäß Ausführungsformen kann der erste optoelektronische Halb leiterchip geeignet sein, elektromagnetische Strahlung zu emittieren. Der zweite optoelektronische Halbleiterchip 156 kann beispielsweise ein optisches Sensorelement enthalten, das geeignet ist, die von dem ersten optoelektronischen Halb leiterchip emittierte Strahlung, die beispielsweise durch ein Objekt reflektiert worden ist, zu empfangen. Die entsprechen den Signale können in der ersten und zweiten Steuerungsvor richtung verarbeitet werden. Beispielsweise kann das in Fig. 2C dargestellte optoelektronische Bauelement einen Irisscanner oder ein anderes Gerät umfassen, mit dem reflektiertes Licht geeignet verarbeitet wird. Gemäß weiteren Ausführungsformen kann der zweite optoelektronische Halbleiterchip 156 auch Um gebungslicht oder anderweitige elektromagnetische Strahlung nachweisen und beispielsweise den ersten Halbleiterchip 155 unter Berücksichtigung des Nachweisergebnisses ansteuern.
Gemäß weiteren Ausführungsformen kann das optoelektronische Bauelement auch eine Matrixanordnung oder eine beliebige An ordnung von Licht emittierenden oder lichtaufnehmenden Vor richtungen umfassen, wodurch eine großflächige Beleuchtungs einrichtung oder eine Anzeigeeinrichtung bereitgestellt werden kann. Dabei können beispielsweise Elemente einer Treiberschal tung für die einzelnen optoelektronischen Halbleiterchips in dem Trägerelement oder einer der Trägerschichten angeordnet sein. Weiterhin können durch die optoelektronischen Halb leiterchip empfangene Signale durch eine Signalverarbeitungs- einrichtung, deren Komponenten in dem Trägerelement oder in einer der Trägerschichten angeordnet sind, verarbeitet werden.
Die Fig. 3A bis 3E veranschaulichen Querschnittsansichten ei nes Werkstücks bei der Herstellung der beschriebenen opto elektronischen Halbleitervorrichtung .
Fig. 3A zeigt eine Querschnittsansicht eines Trägerelements 100 mit einer ersten Hauptoberfläche 110. Die erste Hauptober fläche 110 kann insbesondere planar sein, d.h. zunächst sind keine Vertiefungen in dem Substrat 100 ausgebildet.
Sodann werden, wie in Fig. 3B gezeigt, Öffnungen 162 sowie ge gebenenfalls Via-Öffnungen 163 ausgebildet. Die Via-Öffnung 163 kann sich beispielsweise von der ersten Hauptoberfläche 110 des Trägerelements 100 bis zur zweiten Hauptoberfläche 111 des Trägerelements erstrecken. Die Öffnungen 162 sind im Be reich der ersten Hauptoberfläche 110 ausgebildet. Sie können grabenartig ausgebildet sein, d.h. sich in einer Richtung senkrecht zur dargestellten Querschnittsebene erstrecken. Ge mäß weiteren Ausführungsformen können sie sich in einer zur Querschnittsebene senkrechten Richtung nicht wesentlich er strecken. Beispielsweise können die Öffnungen 162, 163 durch ein lithographisches Verfahren definiert werden. Beispielswei se werden in einem Fotoresistmaterial freiliegende Bereiche definiert, an denen die erste Hauptoberfläche 110 des Trä gerelements 100 nicht von einem Fotoresistmaterial bedeckt ist. Sodann wird ein Ätzverfahren zum Ätzen des Substrats durchgeführt. Beispiele für Ätzverfahren umfassen beispiels weise Trockenätzverfahren, beispielsweise Plasmaätzen. Als Nächstes wird eine leitfähige Schicht über der ersten Haupt oberfläche 110 des Trägerelements 100 aufgebracht, wie in Fig. 3C dargestellt ist. Dies kann beispielsweise durch Verfahren wie Elektroplating, Aufdampfen oder Sputtern erfolgen. Das strukturierte Fotoresistmaterial kann vor oder nach dem Auf bringen der Metallisierungsschicht entfernt werden.
Anschließend wird, wie in Fig. 3D dargestellt ist, ein Plana risierungsverfahren durchgeführt, so dass eine planare Ober fläche erhalten wird. Dies kann beispielsweise durch ein CMP- (chemisch-mechanisches Polier- ) Verfahren und/oder ein Polier verfahren oder durch ein Rückätzverfahren erfolgen. Als Ergeb nis wird die in Fig. 3D erhaltene Struktur des Trägerelements 100 erhalten. Das in Fig. 3D gezeigte Trägerelement kann in einfacher Weise weiterverarbeitet werden, ohne dass Probleme durch hervorstehende Kontaktelemente 161 oder hervorstehende Verbindungsstrukturen 170 auftreten. Beispielsweise können Verfahren, die empfindlich gegenüber Höhenunterschieden sind, wie zum Beispiel Schleuderbeschichten (spin coating) von dün nen Schichten, beispielsweise aus einem Resistmaterial, durch geführt werden.
Nachfolgend kann ein Lotmaterial, das beispielsweise Indium enthält, an Stellen, an denen die Halbleiterchips auf das Trä gerelement aufzubringen sind, ausgebildet werden. Alternativ kann auch ein dielektrischer Lack oder ein anisotrop leitfähi ger Kleber aufgebracht werden.
In einem nächsten Schritt werden, wie in Fig. 3E dargestellt ist, optoelektronische Halbleiterchips 150 auf der ersten Hauptoberfläche 110 platziert, so dass sie an die Kontaktele mente 161 elektrisch angeschlossen sind.
Zur Herstellung einer Multi-Level-Architektur mit mehreren übereinander gestapelten Trägerschichten können beispielsweise die Trägerschichten einzeln prozessiert und anschließend über einander gestapelt werden. Gemäß weiteren Ausführungsformen kann zunächst eine Trägerschicht bearbeitet werden. Nachfol- gend wird auf dieser Trägerschicht eine weitere Trägerschicht aufgebracht und entsprechend prozessiert. Diese Abfolge wird fortgesetzt, bis der Trägerschichtstapel fertiggestellt ist und das Kontaktelement in der obersten Trägerschicht ausgebil det ist. Anschließend wird der Halbleiterchip aufgebracht.
Fig. 4 fasst ein Verfahren gemäß Ausführungsformen zusammen.
Ein Verfahren zur Herstellung einer optoelektronischen Halb leitervorrichtung umfasst das Ausbilden (S100) einer Öffnung in einer ersten Hauptoberfläche eines Trägerelements, das Ausbil den (S110) eines elektrischen Kontaktelements in der Öffnung, und das Anordnen (S120) eines optoelektronischen Halbleiter chips über dem Trägerelement und angrenzend an die erste Hauptoberfläche. Der optoelektronische Halbleiterchip wird über das elektrische Kontaktelement kontaktiert. Beispielswei se kann das Ausbilden (S110) des elektrischen Kontaktelements das Abscheiden eines elektrisch leitenden Materials und nach folgendes Planarisieren einer sich ergebenden Oberfläche um fassen .
Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpas sungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt. BEZUGSZEICHENLISTE
10 Optoelektronische Halbleitervorrichtung
20 elektromagnetische Strahlung
30 Optoelektronisches Bauelement
100 Trägerelement
101 erste Trägerschicht
102 zweite Trägerschicht
1 03 dritte Trägerschicht
110 erste Hauptoberfläche des Trägerelements
111 zweite Hauptoberfläche des Trägerelements
112 zweite Hauptoberfläche des Trägerschichtstapels
1 15 transparentes Substrat
120 erste Halbleiterschicht
125 aktiver Bereich
130 zweite Halbleiterschicht
135 erster Kontaktbereich
13 6 zweiter Kontaktbereich
138 isolierendes Material
14 0 leitfähige Schicht
142 Schaltkreiskomponente
144 erste Steuerungsvorrichtung
145 zweite Steuerungsvorrichtung
14 6 Verbindungsleitung
150 optoelektronischer Halbleiterchip
151 erste Hauptoberfläche des Halbleiterchips
152 zweite Hauptoberfläche des Halbleiterchips
155 erster optoelektronischer Halbleiterchip
15 6 zweiter optoelektronischer Halbleiterchip
1 61 Kontaktelernent
1 62 Öffnung
1 63 Via-Öffnung
1 64 Verbindungselement
1 65 erstes Kontaktelement
1 66 zweites Kontaktelement 167 Isolierschicht
170 VerbindungsStruktur

Claims

PATENTANSPRÜCHE
1. Optoelektronische Halbleitervorrichtung (10) umfassend:
ein Trägerelement (100) mit einer ersten Hauptoberflä che (110);
einen optoelektronischen Halbleiterchip (150), der über dem Trägerelement (100) und angrenzend an die erste Hauptober fläche (110) angeordnet ist;
ein elektrisches Kontaktelement (161) zum Kontaktieren des optoelektronischen Halbleiterchips (150),
wobei das elektrische Kontaktelement (161) in einer in der ersten Hauptoberfläche (110) des Trägerelements (100) aus gebildeten Öffnung (162) angeordnet ist.
2. Optoelektronische Halbleitervorrichtung (10) nach An spruch 1, bei dem der optoelektronische Halbleiterchip (150) einen ersten und einen zweiten Kontaktbereich (135, 136) ent hält, die jeweils auf einer benachbart zu dem Trägerelement (100) angeordneten zweiten Hauptoberfläche (152) des Halb leiterchips (150) angeordnet sind.
3. Optoelektronische Halbleitervorrichtung (10) nach An spruch 1 oder 2, bei der ein Material des Trägerelements (100) aus Silizium, Siliziumoxid, Siliziumnitrid, Aluminiumnitrid, Aluminiumoxid, Germanium, Galliumarsenid, keramischen Materia lien, Glas, Kunststoffen, faserverstärkten Kunststoffen, bei spielsweise glasfaserverstärkten Kunststoffen und Leiterplat ten ausgewählt ist.
4. Optoelektronische Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, bei dem die erste Hauptoberflä che (110) des Trägerelements (100) planar und topographiefrei ist .
5. Optoelektronische Halbleitervorrichtung (10) nach An spruch 4, bei dem die erste Hauptoberfläche (110) einen Ab schluss des Trägerelements (100) bildet.
6. Optoelektronische Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, bei dem das Kontaktelement (161) durch den Halbleiterchip vollständig bedeckt sind.
7. Optoelektronische Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, ferner mit einer Verbindungs struktur (170), die sich von der ersten Hauptoberfläche (110) des Trägerelements (100) bis zu einer zweiten Hauptoberfläche (111) des Trägerelements (100) erstreckt.
8. Optoelektronische Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, ferner mit einer Verbindungs struktur (170), die mit dem elektrischen Kontaktelement (161) elektrisch leitend verbunden ist.
9. Optoelektronische Halbleitervorrichtung (10) nach An spruch 8, bei der sich die Verbindungsstruktur (170) bis zu einer von der ersten Hauptoberfläche (110) des Trägerelements (100) abgewandten Seite des Trägerelements (100) erstreckt.
10. Optoelektronische Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, ferner mit einer Trägerschicht (102, 103), die unter dem Trägerelement angeordnet ist.
11. Optoelektronische Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, bei der in der Trägerschicht (102, 103) oder in dem Trägerelement (100) eine Schaltkreis komponente (142) angeordnet ist.
12. Optoelektronische Halbleitervorrichtung (10) nach einem der vorhergehenden Ansprüche, bei der der optoelektronische Halbleiterchip (150) geeignet ist, elektromagnetische Strah lung (20) zu emittieren.
13. Optoelektronische Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 12, bei der der optoelektronische Halb leiterchip (150) geeignet ist, elektromagnetische Strahlung (20) aufzunehmen.
14. Optoelektronisches Bauelement (30) umfassend:
ein Trägerelement (100) mit einer ersten Hauptoberflä che (110);
einen ersten optoelektronischen Halbleiterchip (155), der über dem Trägerelement (100) und angrenzend an die erste Hauptoberfläche (110) angeordnet ist;
einen zweiten optoelektronischen Halbleiterchip (156), der über dem Trägerelement (100) und angrenzend an die erste Hauptoberfläche (110) angeordnet ist;
ein erstes elektrisches Kontaktelement (165) zum Kon taktieren des ersten optoelektronischen Halbleiterchips (155);
ein zweites elektrisches Kontaktelement (166) zum Kon taktieren des zweiten optoelektronischen Halbleiterchips (156) ,
wobei das erste elektrische Kontaktelement (165) in ei ner in der ersten Hauptoberfläche (110) des Trägerelements (100) ausgebildeten ersten Öffnung angeordnet ist und das zweite elektrische Kontaktelement (166) in einer in der ersten Hauptoberfläche (110) des Trägerelements (100) ausgebildeten zweiten Öffnung angeordnet ist.
15. Optoelektronisches Bauelement (30) nach Anspruch 14, ferner mit einer Trägerschicht (102, 103), die unter dem Trä gerelement (100, 101) angeordnet ist.
16. Optoelektronisches Bauelement (30) nach Anspruch 14 o- der 15, bei der Schaltkreiskomponenten (142) in der Träger schicht (102, 103) oder in dem Trägerelement (100, 101) ange ordnet sind.
17. Optoelektronisches Bauelement (30) nach einem der An sprüche 14 bis 16, bei dem der erste optoelektronische Halb leiterchip (155) geeignet ist, elektromagnetische Strahlung (20) zu emittieren und der zweite optoelektronische Halb leiterchip (156) geeignet ist, elektromagnetische Strahlung (20) aufzunehmen.
18. Verfahren zur Herstellung einer optoelektronischen Halbleitervorrichtung, mit
Ausbilden (S100) einer Öffnung in einer ersten Haupt oberfläche eines Trägerelements;
Ausbilden (S110) eines elektrischen Kontaktelements in der Öffnung;
Anordnen (S120) eines optoelektronischen Halbleiter chips über dem Trägerelement und angrenzend an die erste Hauptoberfläche,
wobei der optoelektronische Halbleiterchip über das elektrische Kontaktelement kontaktiert wird.
19. Verfahren nach Anspruch 18, bei dem das Ausbilden des elektrischen Kontaktelements das Abscheiden eines elektrisch leitenden Materials und nachfolgendes Planarisieren einer sich ergebenden Oberfläche umfasst.
PCT/EP2019/074135 2018-09-11 2019-09-10 Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung WO2020053226A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112019004525.3T DE112019004525A5 (de) 2018-09-11 2019-09-10 Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung
US17/273,459 US20210336110A1 (en) 2018-09-11 2019-09-10 Optoelectronic semiconductor device having a support element and an electric contact element, an optoelectronic component and a method of producing the optoelectronic semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018122166.5 2018-09-11
DE102018122166.5A DE102018122166A1 (de) 2018-09-11 2018-09-11 Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung

Publications (1)

Publication Number Publication Date
WO2020053226A1 true WO2020053226A1 (de) 2020-03-19

Family

ID=67998441

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/074135 WO2020053226A1 (de) 2018-09-11 2019-09-10 Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung

Country Status (3)

Country Link
US (1) US20210336110A1 (de)
DE (2) DE102018122166A1 (de)
WO (1) WO2020053226A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080142817A1 (en) * 2005-06-30 2008-06-19 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US20100148210A1 (en) * 2008-12-11 2010-06-17 Huang Tien-Hao Package structure for chip and method for forming the same
DE102010064495B3 (de) * 2009-08-06 2015-07-30 Infineon Technologies Ag Halbleiter-Bauelement
US20150325758A1 (en) * 2014-05-07 2015-11-12 Genesis Photonics Inc. Light emitting diode package structure
WO2017080461A1 (zh) * 2015-11-10 2017-05-18 亿光电子工业股份有限公司 发光二极管装置与其制作方法
DE102016101652A1 (de) * 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Seitenkontakten

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
DE102005035393B4 (de) * 2005-07-28 2007-05-24 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
WO2012163086A1 (en) * 2011-06-01 2012-12-06 The Hong Kong University Of Science And Technology Submount with cavities and through vias for led packaging
US10446629B2 (en) * 2011-10-14 2019-10-15 Diftek Lasers, Inc. Electronic device and method of making thereof
US9177884B2 (en) * 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
JP6789970B2 (ja) * 2015-03-30 2020-11-25 ルミレッズ ホールディング ベーフェー 高輝度発光デバイス用の周辺ヒートシンク装置
US9941450B2 (en) * 2015-06-18 2018-04-10 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080142817A1 (en) * 2005-06-30 2008-06-19 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US20100148210A1 (en) * 2008-12-11 2010-06-17 Huang Tien-Hao Package structure for chip and method for forming the same
DE102010064495B3 (de) * 2009-08-06 2015-07-30 Infineon Technologies Ag Halbleiter-Bauelement
US20150325758A1 (en) * 2014-05-07 2015-11-12 Genesis Photonics Inc. Light emitting diode package structure
WO2017080461A1 (zh) * 2015-11-10 2017-05-18 亿光电子工业股份有限公司 发光二极管装置与其制作方法
EP3376548A1 (de) * 2015-11-10 2018-09-19 Everlight Electronics Co., Ltd Leuchtdiodenvorrichtung und herstellungsverfahren dafür
DE102016101652A1 (de) * 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Seitenkontakten

Also Published As

Publication number Publication date
US20210336110A1 (en) 2021-10-28
DE112019004525A5 (de) 2021-06-02
DE102018122166A1 (de) 2020-03-12

Similar Documents

Publication Publication Date Title
EP2130235B1 (de) Leuchtdiodenchip mit metallischer spiegelschicht, durchkontaktierung, tunnelkontakt und ladungsträgerreservoir
US7785910B2 (en) Light emitting device having protrusion and recess structure and method of manufacturing the same
DE102009018603A1 (de) Leuchtvorrichtungen, dieselben enthaltende Pakete und Systeme und Herstellungsverfahren derselben
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
DE202010017388U1 (de) Lichtemittierende Halbleitervorrichtung
DE112005002889T5 (de) Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102007062046A1 (de) Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelementes sowie Verfahren zum Herstellen einer Bauelementeanordnung
DE102016100317A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2020064943A1 (de) Optoelektronischer halbleiterchip mit kontaktelementen und dessen herstellungsverfahren
WO2020035419A1 (de) Optoelektronisches halbleiterbauelement mit kontaktelementen und dessen herstellungsverfahren
WO2020053226A1 (de) Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung
WO2020020893A1 (de) Optoelektronische halbleitervorrichtung mit ersten und zweiten optoelektronischen elementen
WO2020064892A1 (de) Optoelektronisches halbleiterbauelement mit saphirträger und dessen herstellungsverfahren
WO2020035413A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
WO2020165029A1 (de) Optoelektronisches halbleiterbauelement mit abschnitten einer leitfähigen schicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2020064947A1 (de) Optoelektronisches bauelement mit dielektrischer spiegelschicht und dessen herstellungsverfahren
WO2020148121A1 (de) Optoelektronisches halbleiterbauelement und dessen herstellungsverfahren
WO2020053346A1 (de) Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE112019003567B4 (de) Optoelektronisches halbleiterbauelement mit einer silberhaltigen stromaufweitungsstruktur und optoelektronische vorrichtung
DE112020004635T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und das Halbleiterbauelement selbst
WO2020187815A1 (de) Optoelektronisches halbleiterbauelement mit isolierender schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2016184781A1 (de) Optoelektronisches halbleiterbauteil, optoelektronische anordnung und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
WO2021110478A1 (de) Optoelektronisches halbleiterbauelement mit einzeln ansteuerbaren kontaktelementen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2019158657A1 (de) Komposithalbleiterbauelement und verfahren zur herstellung eines komposithalbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19772660

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112019004525

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19772660

Country of ref document: EP

Kind code of ref document: A1