WO2020049904A1 - 固体撮像素子及び電子機器 - Google Patents

固体撮像素子及び電子機器 Download PDF

Info

Publication number
WO2020049904A1
WO2020049904A1 PCT/JP2019/029978 JP2019029978W WO2020049904A1 WO 2020049904 A1 WO2020049904 A1 WO 2020049904A1 JP 2019029978 W JP2019029978 W JP 2019029978W WO 2020049904 A1 WO2020049904 A1 WO 2020049904A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
state imaging
imaging device
light
semiconductor substrate
Prior art date
Application number
PCT/JP2019/029978
Other languages
English (en)
French (fr)
Inventor
晴美 田中
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/271,245 priority Critical patent/US11948953B2/en
Publication of WO2020049904A1 publication Critical patent/WO2020049904A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present technology relates to a solid-state imaging device and an electronic device.
  • Solid-state imaging devices such as a CMOS (Complementary Metal Oxide Semiconductor) image sensor and a CCD (Charge Coupled Device) are widely used in digital still cameras and digital video cameras.
  • CMOS Complementary Metal Oxide Semiconductor
  • CCD Charge Coupled Device
  • CMOS image sensor Light incident on the CMOS image sensor is photoelectrically converted in a PD (Photodiode) of the pixel. Then, the charge generated in the PD is transferred to an FD (Floating @ Diffusion: floating diffusion) via a transfer transistor, and is converted into a pixel signal of a level corresponding to the amount of received light.
  • PD Photodiode
  • FD Floating @ Diffusion: floating diffusion
  • a conventional CMOS image sensor generally employs a method of sequentially reading out pixel signals from each pixel row by row, that is, a so-called rolling shutter method, so that an image may be distorted due to a difference in exposure timing.
  • a CMOS image sensor having a function of simultaneously reading all pixel signals from all the pixels by providing a charge holding portion in each pixel that is, a so-called global shutter method, and having a simultaneous electronic shutter function for all pixels has been disclosed.
  • the global shutter method the exposure timing is the same for all pixels, and it is possible to avoid the occurrence of distortion in the image.
  • a solid-state imaging device including a photodiode (PD), a charge holding unit, and a light blocking unit has been proposed (see Patent Document 1).
  • Patent Document 1 may not be able to further improve the image quality.
  • the present technology has been made in view of such a situation, and has as its main object to provide a solid-state imaging device capable of improving image quality and an electronic device equipped with the solid-state imaging device.
  • the present inventors have conducted intensive research to solve the above-mentioned object, and as a result, have succeeded in dramatically improving the image quality, and have completed the present technology.
  • the photoelectric conversion unit includes a photoelectric conversion unit that converts received light into charges, a memory unit that holds charges transferred from the photoelectric conversion unit, and a light blocking unit that blocks light.
  • the memory unit is formed in a semiconductor substrate, the light-shielding unit is formed as a lid on the back surface side of the semiconductor substrate on which light enters the memory unit, and the photoelectric conversion unit and the memory are further formed.
  • a first buried portion and a second buried portion which are buried so as to extend in the semiconductor substrate between the first buried portion and the first buried portion.
  • Portion is disposed in a transfer region for transferring electric charges from the portion to the memory portion, and the second buried portion is disposed outside the transfer region, and is provided on a back surface side of the semiconductor substrate which is a side on which light enters the memory portion.
  • the solid-state imaging device may include a high-dielectric-constant material film on a back surface side of the semiconductor substrate that is a side on which light is incident on the photoelectric conversion unit.
  • the dielectric constant material film may be arranged in this order, and in this case, the at least one concave structure is formed by digging the high dielectric constant material film starting from a lower portion of the lid.
  • the solid-state imaging device may include a high-dielectric-constant material film on a back surface side of the semiconductor substrate that is a side on which light is incident on the photoelectric conversion unit. And a dielectric material film may be arranged in this order, and further, the semiconductor substrate may have a silicon layer, and in this case, the at least one concave structure starts from a lower part of the lid.
  • the high dielectric constant material film and the silicon layer are dug and formed.
  • the silicon layer may be a P + layer.
  • the at least one concave structure may be connected to the P + layer and may be dropped to ground (GND).
  • a plurality of pixels may be arranged in a matrix, the at least one recess structure may be formed for each pixel, and the at least one recess structure may be at least between adjacent pixels.
  • a group of consecutively arranged recess structures may be formed.
  • each of the concave structures in the group of the consecutively arranged concave structures may be arranged in accordance with the symmetry of the pixel.
  • a plurality of pixels may be arranged in a matrix, the at least one concave structure may be formed for each pixel, and the at least one concave structure may be at least between adjacent pixels. May form a group of recessed structures arranged discontinuously.
  • each of the concave structures in the group of the non-continuously arranged concave structures may be arranged in accordance with the symmetry of the pixel.
  • the present technology provides an electronic device equipped with the solid-state imaging device according to the present technology.
  • FIG. 14 is a diagram illustrating a configuration example of a solid-state imaging device to which the present technology is applied.
  • FIG. 14 is a diagram for describing a configuration of a solid-state imaging device to which the present technology is applied.
  • FIG. 14 is a cross-sectional view illustrating an example of a method for manufacturing a solid-state imaging device to which the present technology is applied.
  • FIG. 14 is a cross-sectional view illustrating an example of a method for manufacturing a solid-state imaging device to which the present technology is applied.
  • FIG. 14 is a cross-sectional view illustrating an example of a method for manufacturing a solid-state imaging device to which the present technology is applied.
  • FIG. 3 is a cross-sectional view illustrating a configuration example of a solid-state imaging device.
  • FIG. 3 is a diagram illustrating a configuration example of a solid-state imaging device.
  • FIG. 11 is a diagram illustrating a usage example of the solid-state imaging device according to the first and second embodiments to which the present technology is applied. It is a functional block diagram of an example of an electronic device according to a third embodiment to which the present technology is applied.
  • the present invention relates to a technology capable of achieving further improvement.
  • FIG. 13 shows a cross-sectional view of the solid-state imaging device 1000. Specifically, FIG. 13 shows in detail a peripheral portion of the memory unit 6 included in the solid-state imaging device 1000 as a cross-sectional view.
  • a wiring layer (not shown) is provided on the front side (the lower side in FIG. 13) of the semiconductor substrate 1000b, and light is incident on the back side (the upper side in FIG. 13) of the semiconductor substrate 1000b.
  • the light shielding unit 1 is provided between the PD 1-2 and the memory unit 6 and between the PD 5-1 and the memory unit 6 so as to cover the memory unit (MEM) 6.
  • the semiconductor substrate 1000b P + layer 7 (P-type semiconductor).
  • a buried portion 1-3 that extends in the N ⁇ layer 8 (N-type semiconductor region)) and is buried in the vertical groove.
  • the cover 1-2 is formed substantially parallel to the semiconductor substrate 1000b, and the buried portions 1-1 and 1-3 have a predetermined shape so as to extend in a direction substantially orthogonal to the cover 1-2. It is formed to the depth.
  • the solid-state imaging device 1000 includes a high-dielectric-constant material film 4 and an anti-reflection film on the rear surface side (upper portion of the semiconductor substrate 1000b) of the semiconductor substrate 1000b on which light is incident on the photoelectric conversion units (PD5-1 and 5-2). 10 and a pinning film 9. As shown in FIG. 13, in order from the light incident side (the upper part in FIG. 13), the lid 1-2 of the light shielding unit 1, the high dielectric constant material film 4, the antireflection film 10, the pinning film 9, Are arranged in this order.
  • the metal region that shields the memory unit (MEM) 6 is continuously and widely arranged in the pixel region, so that the semiconductor substrate is caused by a stress difference from the underlying high dielectric constant material film (insulating film) 4.
  • distortion may occur at the interface or inside of the layer 1000b (P + layer 7 (P-type semiconductor region) and N ⁇ layer 8 (N-type semiconductor region)), and the distortion may cause deterioration of dark-time characteristics. is there.
  • FIG. 14A shows an effective pixel area 601 and an invalid area 602 in the solid-state imaging device 600.
  • FIG. 14B is an enlarged plan view (bird view) (effective pixel area 600-1) of eight pixels of the effective pixel area 601 as viewed from the light incident side.
  • the pixel 600-1a shown in FIG. 14B shows one pixel.
  • FIG. 14C is an enlarged cross-sectional view (effective pixel area 600-2) of the peripheral portion of the memory section 6 in the effective pixel area 501.
  • FIG. 14D is an enlarged plan view (bird view) of the invalid area 602 viewed from the light incident side (invalid area 600-3).
  • FIG. 14E is an enlarged sectional view of the invalid area 602 (invalid area 600-4).
  • the light-shielding metal 600-4-1 is composed of an embedded part 600-4-1a and a cover part 600-4-1b.
  • the embedded portion 600-3-2 (corresponding to 600-4-1a in FIG. 14E) has a lid portion 600-3. -1 (corresponding to 600-4-1b in FIG. 14E).
  • the lid part 600-4-1b is composed of a P + layer 600-4-3 (P-type semiconductor region) and N ⁇ layers 600-4-4a and 600-4-4b (N-type semiconductor region). Formed substantially parallel to the semiconductor substrate.
  • the buried portion 600-4-1a is formed by digging the high dielectric constant material film 4 and the P + layer (silicon layer) 7 in this order starting from the lower portion of the lid portion 600-4-1b. . That is, the buried portion (light shielding metal) 600-4-1a and the P + layer (silicon layer) 600-4-3 can be brought into contact (connection) with each other and dropped to the ground (GND).
  • the light-shielding portion 1 (light-shielding metal)
  • the light-shielding metal 600-4-1 and the silicon P + layer 600-4-3 in the invalid region 602 outside the effective pixel region 601 (outside of the angle of view). Are connected and dropped to ground (GND).
  • the solid-state imaging device according to the present technology has a specific structure (recess structure) of the solid-state imaging device according to the present technology. ) And a lower layer of the light-shielding portion (a layer on the side opposite to the light incident side and on the surface side of the conductive substrate when viewed from the light-shielding portion) (for example, a high dielectric constant material film), thereby suppressing distortion due to a stress difference. And the deterioration of the dark-time characteristics is suppressed.
  • a specific structure for example, a light-shielding metal of the solid-state imaging device according to the present technology is connected to (contacted with) a silicon layer (for example, a P + layer) to ground. (GND), the characteristic value at dark can be kept uniform in the effective pixel area.
  • the solid-state imaging device according to the first embodiment (Example 1 of a solid-state imaging device) according to the present technology includes a photoelectric conversion unit that converts received light into electric charge, and a memory unit that holds the electric charge transferred from the photoelectric conversion unit. And a light-shielding portion for shielding light, wherein the photoelectric conversion portion and the memory portion are formed in a semiconductor substrate, and the light-shielding portion is a side of the semiconductor substrate on which light enters the memory portion.
  • a first buried portion and a second buried portion which are formed as a lid portion on the back side and which are buried between the photoelectric conversion portion and the memory portion so as to extend in the semiconductor substrate;
  • the first buried portion is disposed in a transfer region for transferring charges from the photoelectric conversion portion to the memory portion, and the second buried portion is disposed outside the transfer region.
  • Back side of the semiconductor substrate which is the side where light enters the part
  • the lid portion of the formed light shielding part has at least one recess structure, which is a solid-state imaging device.
  • the solid-state imaging device according to the first embodiment of the present technology may have one concave structure or a plurality of concave structures.
  • the solid-state imaging device includes at least a high-dielectric-constant material film on the back surface side of the semiconductor substrate on which light enters the photoelectric conversion unit.
  • the lid and the high-dielectric-constant material film are arranged in this order from the light incident side, and at least one concave structure has a high portion starting from a lower portion of the lid. It is formed by digging a dielectric material film.
  • the solid-state imaging device According to the solid-state imaging device according to the first embodiment of the present technology, image quality is improved.
  • a high-dielectric-constant structure is obtained.
  • the stress applied to the material layer (for example, an oxide film) and the light-shielding portion (for example, it may be formed of a light-shielding metal) is relaxed so that stress is continuously applied in a planar manner.
  • the dark-time characteristics can be improved.
  • FIG. 1A is a cross-sectional view of the solid-state imaging device 10 according to the first embodiment of the present technology. Specifically, FIG. 1A shows a cross-sectional view of the periphery of the memory unit 6 provided in the solid-state imaging device 10 in detail.
  • a wiring layer (not shown) is provided on a front surface side (lower side in FIG. 1A) of a semiconductor substrate 10b, and a back surface of the semiconductor substrate 10b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 1A).
  • the light shielding unit 1 is provided between the PD 1-2 and the memory unit 6, and between the lid unit 1-2 disposed to cover the memory unit (MEM) 6.
  • the semiconductor substrate 10b P + layer 7 (P + And a buried portion 1-3 that extends in the N-type semiconductor region) and the N layer 8 (N-type semiconductor region) and is buried in the vertical groove.
  • the cover 1-2 is formed substantially parallel to the semiconductor substrate 10b, and the buried portions 1-1 and 1-3 have a predetermined shape so as to extend in a direction substantially orthogonal to the cover 1-2. It is formed to the depth.
  • the buried portion 1-1 (first buried portion) is formed in a transfer region serving as a transfer path for transferring charges from the PD 5-1 to the memory portion 6, it does not penetrate the semiconductor substrate 10b.
  • the buried portion 1-3 (second buried portion) is not formed in a transfer region serving as a transfer path for transferring charges from the PD 5-1 to the memory portion 6 (other than the transfer region), and therefore penetrates the semiconductor substrate 10b. May do it.
  • the buried portion 1-3 penetrates through the semiconductor substrate 10b and reaches an insulating film (oxide film) 11 that insulates the surface side (the side opposite to the light incident side) of the semiconductor substrate 10b.
  • the memory to which the charge generated in the PD 5-2 is transferred is a memory unit (MEM) arranged on the right side of the PD 5-2, although not shown in FIG.
  • MEM memory unit
  • the solid-state imaging device 10 includes a high-dielectric-constant material film 4 and an anti-reflection film on the back surface (upper portion of the semiconductor substrate 10b) of the semiconductor substrate 10b, which is the side where light enters the photoelectric conversion units (PD5-1 and 5-2). 10 and a pinning film 9. As shown in FIG. 1A, in order from the light incident side (the upper part in FIG. 1A), the lid 1-2 of the light shielding unit 1, the high dielectric constant material film 4, and the anti-reflection film 10 And the pinning film 9 are arranged in this order.
  • the light shielding portion 1 (the buried portion 1-1 and the buried portion 1-3) is formed by being buried in the high dielectric constant material film 4.
  • the light-shielding portion 1 (embedded portion 1-1 and embedded portion 1-3, and lid portion 1-2) is formed of a material such as tungsten (W), aluminum (Al), or copper (Cu).
  • the high dielectric constant material film 4 is formed of, for example, a material such as silicon dioxide (SiO 2 ), hafnium oxide (HfO 2 ), tantalum pentoxide (Ta 2 O 5 ), and zirconium dioxide (ZrO 2 ). .
  • the recess structure 2 is formed between the buried portion 1-1 and the buried portion 1-3 by being dug along the burying direction of the buried portion 1-1 and the buried portion 1-3. That is, the concave structure 2 is formed by dug the high dielectric constant material film 4 starting from the lower portion of the lid 1-2.
  • the recess structure 2 may be formed of a material similar to the material of the light shielding unit 1, and may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu) as described above.
  • the concave structure 2 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • a material such as tungsten (W)
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the concave structure 2 is formed in the solid-state imaging device 10 so that the high-dielectric-constant material film 4 and the light-shielding portion 1 (especially, the lid 1-2) are planarly arranged. Is continuously applied, and the darkness characteristics of the solid-state imaging device 10 can be improved.
  • the solid-state imaging device includes a photoelectric conversion unit that converts received light into electric charge, and a memory unit that holds the electric charge transferred from the photoelectric conversion unit. And a light-shielding portion for blocking light, wherein the photoelectric conversion portion and the memory portion are formed in a semiconductor substrate, and a silicon layer is provided in the semiconductor substrate, and the light-shielding portion includes the photoelectric conversion portion.
  • a first buried portion and a second buried portion which are buried so as to extend in the semiconductor substrate between the first buried portion and the memory portion.
  • Portion is disposed in a transfer region for transferring electric charges from the portion to the memory portion, and the second buried portion is disposed outside the transfer region, and is provided on a back surface side of the semiconductor substrate which is a side on which light enters the memory portion.
  • At least one concave structure is provided on the lid of the formed light shielding unit.
  • the solid-state imaging device includes at least a high-dielectric-constant material film on a back surface side of a semiconductor substrate on which light is incident on the photoelectric conversion unit.
  • the lid and the high-dielectric-constant material film are arranged in this order from the light incident side, and at least one concave structure has a high portion starting from a lower portion of the lid.
  • a dielectric material film and a silicon layer are formed by digging in this order.
  • the silicon layer may be a P + layer.
  • At least one concave structure has a high dielectric constant material film and a silicon layer (for example, a P + layer) starting from the lower part of the lid.
  • a high-dielectric-constant material film for example, an oxide film is mentioned
  • a light-shielding portion for example, may be formed of a light-shielding metal
  • FIG. 1B is a cross-sectional view of the solid-state imaging device 20 according to the second embodiment of the present technology. Specifically, FIG. 1 (b) shows the peripheral portion of the memory unit 6 included in the solid-state imaging device 20 in detail as a cross-sectional view.
  • a wiring layer (not shown) is provided on a front surface side (lower side in FIG. 1B) of a semiconductor substrate 20b, and a back surface of the semiconductor substrate 20b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 1B).
  • the light shielding unit 1 is provided between the PD 1-2 and the memory unit 6, and between the lid unit 1-2 arranged to cover the memory unit (MEM) 6,
  • the semiconductor substrate 20b P + layer 7 (P + And a buried portion 1-3 that extends in the N-type semiconductor region) and the N layer 8 (N-type semiconductor region) and is buried in the vertical groove.
  • the cover 1-2 is formed substantially parallel to the semiconductor substrate 20b, and the buried portions 1-1 and 1-3 have a predetermined shape so as to extend in a direction substantially orthogonal to the cover 1-2. It is formed to the depth.
  • the buried portion 1-1 (first buried portion) does not penetrate the semiconductor substrate 20b because it is formed in a transfer region serving as a transfer path for transferring charges from the PD 5-1 to the memory portion 6.
  • the buried portion 1-3 (second buried portion) is not formed in a transfer region serving as a transfer path for transferring charges from the PD 5-1 to the memory portion 6 (other than the transfer region), and therefore penetrates the semiconductor substrate 20b. May do it.
  • the buried portion 1-3 penetrates through the semiconductor substrate 20b and reaches an insulating film (oxide film) 11 that insulates the front side (the side opposite to the light incident side) of the semiconductor substrate 20b. ing.
  • the memory to which the charge generated in the PD 5-2 is transferred is a memory unit (MEM) arranged on the right side of the PD 5-2, although not shown in FIG. 1B.
  • the solid-state imaging device 20 includes a high-dielectric-constant material film 4 and an anti-reflection film on the rear surface side (upper portion of the semiconductor substrate 20b) of the semiconductor substrate 20b on which light is incident on the photoelectric conversion units (PD5-1 and 5-2). 10 and a pinning film 9. As shown in FIG. 1B, in order from the light incident side (the upper part in FIG. 1B), the lid 1-2 of the light shielding unit 1, the high dielectric constant material film 4, and the anti-reflection film 10 And the pinning film 9 are arranged in this order.
  • the light shielding portion 1 (the buried portion 1-1 and the buried portion 1-3) is formed by being buried in the high dielectric constant material film 4.
  • the light-shielding portion 1 (embedded portion 1-1 and embedded portion 1-3, and lid portion 1-2) is formed of a material such as tungsten (W), aluminum (Al), or copper (Cu).
  • the high dielectric constant material film 4 is formed of, for example, a material such as silicon dioxide (SiO 2 ), hafnium oxide (HfO 2 ), tantalum pentoxide (Ta 2 O 5 ), and zirconium dioxide (ZrO 2 ). .
  • the recess structure 3 is formed by digging between the buried portion 1-1 and the buried portion 1-3 along the burying direction of the buried portion 1-1 and the buried portion 1-3. That is, the recess structure 3 is formed by dug the high dielectric constant material film 4, the PT layer 10, the pinning film 9, and the P + layer (silicon layer) 7 in this order from the lower portion of the lid 1-2 as a starting point. Is formed.
  • the recess structure 3 may be formed of a material similar to the material of the light shielding unit 1, and may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu) as described above.
  • the concave structure 3 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • a material such as tungsten (W)
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the concave structure 3 is formed in the solid-state imaging device 20, so that the high-dielectric-constant material film 4 and the light-shielding portion 1 (particularly, the lid 1-2) are planarly arranged. Is continuously applied, and the dark-time characteristics of the solid-state imaging device 20 can be improved.
  • FIG. 7A shows a plan view of a solid-state imaging device 50 according to the second embodiment of the present technology. Specifically, FIG. 7A illustrates eight pixels (4 pixels (rows) ⁇ 2 pixels (columns)) of the solid-state imaging device 50.
  • FIG. 7A is a bird's-eye view of, for example, the concave structure 2 or the concave structure 3 shown in FIG. 1 viewed from the light incident side for eight pixels of the solid-state imaging device 50.
  • the solid-state imaging device 50 will be described in detail using one pixel 50a.
  • the pixel 50a includes a light-shielding portion including a lid portion 54 and embedded portions 55 and 56, a memory portion (not shown), a continuous (linear) concave portion structure 51 between a plurality of pixels, It is configured to include the PD 53.
  • the memory unit since the memory unit is located below the lid unit 54 of the light shielding unit, the memory unit is not shown.
  • the buried portion 55 (gray region in FIG. 7A) does not penetrate the semiconductor substrate (silicon), but the buried portion 56 (black region in FIG. 7A) penetrates the semiconductor substrate (silicon). ing. That is, the charges generated in the PD 53 are transferred to the memory unit (not shown) via the buried unit 55.
  • the continuous (line-shaped) concave structure 51 is continuously arranged between a plurality of pixels in the row direction (four pixels are shown in FIG. 7A), and a group of concave structures is formed. Is formed.
  • FIG. 7B is a plan view of the solid-state imaging device 60 according to the second embodiment of the present technology. Specifically, FIG. 7B shows eight pixels (4 pixels (rows) ⁇ 2 pixels (columns)) of the solid-state imaging device 60. FIG. 7B is a bird's-eye view of, for example, the concave structure 2 or the concave structure 3 shown in FIG. 1 as viewed from the light incident side for eight pixels of the solid-state imaging device 60.
  • the solid-state imaging device 60 will be described in detail using the pixel 60a.
  • the pixel 60a is configured to include a light-shielding portion including a cover portion 54 and embedded portions 55 and 56, a memory portion (not shown), a concave portion 55-1, and a PD 53.
  • the concave structure is discontinuously included for each pixel, and eight pixels are shown in FIG. 7B, so that a total of eight concave structures (the concave structure 55- 1 to 55-8) are shown.
  • the memory unit is located below the lid unit 54 of the light shielding unit, the memory unit is not shown.
  • the buried portion 55 (gray region in FIG.
  • the discontinuous concave structures 55-1 to 55-8 are arranged discontinuously for each pixel to form a group of concave structures.
  • the group of the concave structures (the entire concave structures of the discontinuous concave structures 55-1 to 55-8) are arranged in accordance with the symmetry of the pixel.
  • the symmetry means that when the pixels are arranged symmetrically like the pixel 60a and the pixel 60b, the concave structures 55-1 and 55-2 are also arranged symmetrically.
  • FIG. 9A shows an effective pixel area 501 and an invalid area 502 in the solid-state imaging device 500 according to the second embodiment of the present technology.
  • FIG. 9B is an enlarged plan view (bird's-eye view) (effective pixel area 500) of the concave structure 2 or the concave structure 3 shown in FIG. 1 viewed from the light incident side for eight pixels of the effective pixel area 501, for example. -1).
  • FIG. 9C is a cross-sectional view taken along the line AB shown in FIG. 9B, and is an enlarged cross-sectional view of the periphery of the memory unit 6 in the effective pixel area 501 (effective pixel area 500-2). It is.
  • FIG. 9B correspond to the A side and the B side shown in FIG. 9C.
  • FIG. 9D is an enlarged plan view (bird view) (ineffective area 500-3) of the invalid area 502 viewed from the light incident side.
  • FIG. 9E is an enlarged cross-sectional view of the invalid area 502 (an invalid area 500-4).
  • the light-shielding metal 500-4-1 is composed of an embedding part 500-4-1a and a lid part 500-4-1b.
  • the embedding portion 500-3-2 (corresponding to 500-4-1a in FIG. 9E) has a lid portion 500-3. -1 (corresponding to 500-4-1b in FIG. 9E).
  • the lid 500-4-1b is composed of a P + layer 500-4-3 (P type semiconductor region) and N ⁇ layers 500-4-4a and 500-4-4b (N type semiconductor region). Formed substantially parallel to the semiconductor substrate.
  • the buried portion 500-4-1a is composed of a high dielectric constant material film 500-4-2 and a P + layer (silicon layer) 500-4-3 in this order starting from the lower portion of the lid portion 500-4-1b. It is formed by digging in. That is, the buried portion (light-shielding metal) 500-4-1a and the P + layer (silicon layer) 500-4-3 are brought into contact (connection) to conduct, and can be dropped to the ground (GND).
  • the light-shielding metal 500-4-1 and the silicon P + layer 500-4-3 in the invalid region 502 outside the effective pixel region 501 (outside of the angle of view). are connected and made conductive to drop to ground (GND).
  • the concave structure 3 and the P + layer (silicon layer) 7 are also in contact (connection) and conducting, so that each pixel in the effective pixel area 501 is grounded (GND). Can be dropped.
  • the dark-time characteristic value can be kept uniform in the effective pixel region.
  • FIG. 10 is a plan layout diagram of a semiconductor substrate (PD) and a gate.
  • FIG. 10 shows four pixels of the solid-state imaging device 90.
  • the solid-state imaging device 90 will be described in detail using the pixel 90a.
  • the pixel 90a includes a PD 53, a memory unit (MEM) 58, a TRX gate 60, a TRG gate 59, a TRY gate 61, a buried portion 55 (a gray area in FIG. 10) of a light shielding portion, and a buried portion 56 (see FIG. 10 (black region in FIG. 10).
  • MEM memory unit
  • the buried portion 55 (gray region in FIG. 10) does not penetrate the semiconductor substrate (silicon), but the buried portion 56 (black region in FIG. 10) penetrates the semiconductor substrate (silicon). That is, the charge generated in the PD 53 is transferred to the memory unit 58 in the direction of the arrow P via the embedded unit 55.
  • the TRX gate 60 is provided to control the transfer of charges from the PD 53 to the memory unit 58.
  • the TRG gate 59 is provided to transfer charges from the memory unit 58 to the floating diffusion region (FD). Note that the floating diffusion region (FD) is shared by the pixel 90a and the pixel on the left in FIG.
  • the TRY gate 61 is provided to prevent charges from flowing backward from the area of the memory unit 58 to the area of the PD 53.
  • FIGS. 11 and 12 are cross-sectional views illustrating an example of a method for manufacturing a solid-state imaging device according to the second embodiment of the present technology.
  • FIGS. 11 and 12 are cross-sectional views illustrating an example of a method for manufacturing a solid-state imaging device according to the second embodiment of the present technology.
  • an example of a method for manufacturing the solid-state imaging device according to the second embodiment of the present technology will be described with reference to FIGS.
  • a PD 704, a memory unit 702, a gate 701, and a wiring layer 700 are sequentially stacked on a Si substrate (semiconductor substrate) 705 from the front side (the side opposite to the light incident side).
  • FIG. 11B the stack formed in FIG. 11A is inverted, a support substrate 706 (a logic substrate may be attached) is bonded, and a Si substrate (semiconductor substrate) 705 (and a P + layer) is bonded. 703) is thinned.
  • a Si substrate (semiconductor substrate) 705 (and a P + layer 703) is dug to form vertical grooves 710 to 712, and a pinning film 709, an anti-reflection film 708, a high dielectric constant material film 707 are formed. Are formed in this order.
  • the high dielectric constant material film 707 is stacked and flattened by using an ALD (Atomic Layer Deposition) method.
  • a high-dielectric-constant material film 707, an antireflection film 708, a pinning film 709, and a P + layer 703 on an upper portion of the memory portion 702 are formed in this order by using a photoresist and etching.
  • the recess 713 is formed by digging.
  • a metal for example, tungsten is formed by a CVD (Chemical Vapor Deposition) method to form a lid portion 714 and buried portions 716 to 718 of a light shielding portion, and a concave portion structure 715.
  • CVD Chemical Vapor Deposition
  • an opening region R is formed by opening the upper portion of the PD 704 for light incidence using a photoresist and etching. Note that a region for shielding the memory unit 702 from light is indicated by a light shielding region T.
  • the color filter layer 720 and the on-chip lens 719 are stacked in this order using a normal method, and the light shielding portion 724 (the lid portion 722 and the embedded portions 721 and 723 are removed). ) And the concave structure 725 are manufactured.
  • the method for manufacturing the solid-state imaging device according to the second embodiment of the present technology described above includes the solid-state imaging device according to the first embodiment of the present technology and third to eighth solid-state imaging devices according to the present technology described later. It can be used when manufacturing the solid-state imaging device of the embodiment.
  • the solid-state imaging device includes a photoelectric conversion unit that converts received light into electric charge, and a memory unit that holds the electric charge transferred from the photoelectric conversion unit. And a light-shielding portion for blocking light, wherein the photoelectric conversion portion and the memory portion are formed in a semiconductor substrate, and a silicon layer is provided in the semiconductor substrate, and the light-shielding portion includes the photoelectric conversion portion.
  • a first buried portion and a second buried portion which are buried so as to extend in the semiconductor substrate between the first buried portion and the memory portion.
  • Portion is disposed in a transfer region for transferring electric charges from the portion to the memory portion, and the second buried portion is disposed outside the transfer region, and is provided on a back surface side of the semiconductor substrate which is a side on which light enters the memory portion.
  • At least one concave structure is provided on the lid of the formed light shielding unit.
  • the solid-state imaging device includes at least a high-dielectric-constant material film on the back surface side of the semiconductor substrate on which light enters the photoelectric conversion unit.
  • the lid and the high-dielectric-constant material film are arranged in this order from the light incident side, and at least one concave structure has a high portion starting from the lower portion of the lid.
  • a dielectric material film and a silicon layer are formed by digging in this order.
  • the silicon layer may be a P + layer.
  • At least one concave structure has a high dielectric constant material film and a silicon layer (for example, a P + layer) starting from the lower part of the lid.
  • a high-dielectric-constant material film for example, an oxide film is mentioned
  • a light-shielding portion for example, formed of a light-shielding metal
  • FIG. 2A is a cross-sectional view of the solid-state imaging device 30 according to the third embodiment of the present technology. Specifically, FIG. 2A shows a cross-sectional view of the periphery of the memory unit 6 included in the solid-state imaging device 30 in detail.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 2A) of the semiconductor substrate 30b, and the back surface of the semiconductor substrate 30b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 2A).
  • the light shielding unit 1 is provided between the PD 1-2 and the memory unit 6 between the lid unit 1-2 disposed to cover the memory unit (MEM) 6 and
  • the semiconductor substrate 30b P + layer 7 (P + And a buried portion 1-3 that extends in the N-type semiconductor region) and the N layer 8 (N-type semiconductor region) and is buried in the vertical groove.
  • the cover 1-2 is formed substantially parallel to the semiconductor substrate 30b, and the buried portions 1-1 and 1-3 have a predetermined shape so as to extend in a direction substantially orthogonal to the cover 1-2. It is formed to the depth.
  • the buried portion 1-1 (first buried portion) is formed in a transfer region serving as a transfer path for transferring charges from the PD 5-1 to the memory portion 6, and does not penetrate the semiconductor substrate 30b.
  • the buried portion 1-3 (second buried portion) is not formed in a transfer region serving as a transfer path for transferring charges from the PD 5-1 to the memory portion 6 (other than the transfer region), it penetrates the semiconductor substrate 30b. May do it.
  • the buried portion 1-3 penetrates the semiconductor substrate 30b and reaches the insulating film (oxide film) 11 that insulates the front side (the side opposite to the light incident side) of the semiconductor substrate 30b. ing.
  • the memory to which the charge generated in the PD 5-2 is transferred is a memory unit (MEM) arranged on the right side of the PD 5-2, although not shown in FIG.
  • the solid-state imaging device 30 includes a high-dielectric-constant material film 4 and an anti-reflection film on the rear surface side (upper part of the semiconductor substrate 30b) of the semiconductor substrate 30b, which is the side where light enters the photoelectric conversion units (PD5-1 and 5-2). 10 and a pinning film 9.
  • the lid 1-2 of the light shielding unit 1, the high dielectric constant material film 4, and the antireflection film 10 And the pinning film 9 are arranged in this order.
  • the light shielding portion 1 (the buried portion 1-1 and the buried portion 1-3) is formed by being buried in the high dielectric constant material film 4.
  • the light-shielding portion 1 (embedded portion 1-1 and embedded portion 1-3, and lid portion 1-2) is formed of a material such as tungsten (W), aluminum (Al), and copper (Cu).
  • the high dielectric constant material film 4 is formed of, for example, a material such as silicon dioxide (SiO 2 ), hafnium oxide (HfO 2 ), tantalum pentoxide (Ta 2 O 5 ), and zirconium dioxide (ZrO 2 ). .
  • the recess structure 14 is formed between the buried portion 1-1 and the buried portion 1-3 by being dug along the burying direction of the buried portion 1-1 and the buried portion 1-3. That is, the concave structure 14 is formed by dug the high dielectric constant material film 4, the PT layer 10, the pinning film 9, and the P + layer (silicon layer) 7 in this order starting from the lower part of the lid 1-2. Is formed.
  • the width (length in the left-right direction in FIG. 2A) of the recess structure 14 is larger than the width (length in the left-right direction in FIG. 1B) of the recess structure 3 described above.
  • the concave structure 14 may be formed of a material similar to the material of the light-shielding portion 1, and as described above, may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu). Similarly to the light shielding portion 1, the concave structure 14 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the wide concave structure 14 is formed in the solid-state imaging device 30, so that the high-dielectric-constant material film 4 and the light-shielding portion 1 (especially, the lid 1-2) are formed.
  • the continuous application of stress in a planar manner is reduced, and the solid-state imaging device 30 can have improved darkness characteristics.
  • FIG. 2B is a cross-sectional view of the solid-state imaging device 40 according to the third embodiment of the present technology. Specifically, FIG. 2 (b) shows the peripheral portion of the memory unit 6 included in the solid-state imaging device 40 in detail as a cross-sectional view.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 2B) of the semiconductor substrate 40b, and the back surface of the semiconductor substrate 40b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 2B).
  • the light shielding unit 1 is provided between the PD 1-2 and the memory unit 6 between the lid unit 1-2 arranged to cover the memory unit (MEM) 6 and
  • the semiconductor substrate 40 b P + layer 7 (P + And a buried portion 1-3 that extends in the N-type semiconductor region) and the N layer 8 (N-type semiconductor region) and is buried in the vertical groove.
  • the cover 1-2 is formed substantially parallel to the semiconductor substrate 40b, and the buried portions 1-1 and 1-3 have a predetermined shape so as to extend in a direction substantially orthogonal to the cover 1-2. It is formed to the depth.
  • the buried portion 1-1 (first buried portion) is formed in a transfer region serving as a transfer path for transferring charges from the PD 5-1 to the memory portion 6, it does not penetrate the semiconductor substrate 40b.
  • the buried portion 1-3 (second buried portion) is not formed in a transfer region serving as a transfer path for transferring charges from the PD 5-1 to the memory portion 6 (other than the transfer region), and therefore penetrates the semiconductor substrate 40b. May do it.
  • the buried portion 1-3 penetrates the semiconductor substrate 40b and reaches the insulating film (oxide film) 11 that insulates the front side (the side opposite to the light incident side) of the semiconductor substrate 40b. ing.
  • the memory to which the charge generated in the PD 5-2 is transferred is a memory unit (MEM) arranged on the right side of the PD 5-2, though not shown in FIG. 2B.
  • MEM memory unit
  • the solid-state imaging device 40 includes a high-dielectric-constant material film 4 and an anti-reflection film on the rear surface side (upper portion of the semiconductor substrate 40b) of the semiconductor substrate 40b on which light is incident on the photoelectric conversion units (PD5-1 and 5-2). 10 and a pinning film 9. As shown in FIG. 2B, in order from the light incident side (the upper part in FIG. 2B), the lid 1-2 of the light shielding unit 1, the high dielectric constant material film 4, and the antireflection film 10 And the pinning film 9 are arranged in this order.
  • the light shielding portion 1 (the buried portion 1-1 and the buried portion 1-3) is formed by being buried in the high dielectric constant material film 4.
  • the light-shielding portion 1 (embedded portion 1-1 and embedded portion 1-3, and lid portion 1-2) is formed of a material such as tungsten (W), aluminum (Al), and copper (Cu).
  • the high dielectric constant material film 4 is formed of, for example, a material such as silicon dioxide (SiO 2 ), hafnium oxide (HfO 2 ), tantalum pentoxide (Ta 2 O 5 ), and zirconium dioxide (ZrO 2 ). .
  • the recess structure 15 is formed between the buried portion 1-1 and the buried portion 1-3 by being dug along the burying direction of the buried portion 1-1 and the buried portion 1-3. That is, the concave structure 15 is formed by dug the high dielectric constant material film 4, the PT layer 10, the pinning film 9, and the P + layer (silicon layer) 7 in this order starting from the lower part of the lid 1-2. Is formed.
  • the width of the concave structure 15 (length in the left-right direction in FIG. 2B) is the same as the width of the concave structure 3 (length in the left-right direction in FIG. 1B) and the width of the concave structure 14 described above.
  • the length of the width of the recessed structure 15 is substantially equal to the length from the right end of the embedding portion 1-1 to the left end of the embedding portion 1-3.
  • the concave portion structure 15 may be formed of a material similar to the material of the light shielding portion 1, and may be formed of a material such as tungsten (W), aluminum (Al), copper (Cu) as described above.
  • the recess structure 15 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • the wide concave structure 15 is formed in the solid-state imaging device 40, so that the high-dielectric-constant material film 4 and the light-shielding portion 1 (especially, the cover 1-2) have The continuous application of stress in a planar manner is reduced, and the solid-state imaging device 30 can have improved darkness characteristics.
  • FIG. 8A is a plan view of a solid-state imaging device 70 according to the third embodiment of the present technology. Specifically, FIG. 8A shows eight pixels (4 pixels (rows) ⁇ 2 pixels (columns)) of the solid-state imaging device 70. FIG. 8A shows the light emitted from, for example, the concave structure 14 or the concave structure 15 shown in FIG. 2, more specifically, the concave structure 15 shown in FIG. FIG. 3 is a bird's-eye view seen from an incident side (an upper side in FIG. 2).
  • the solid-state imaging device 70 will be described in detail using the pixel 70a.
  • the pixel 70a has a light-shielding portion composed of the lid portion 54 and the buried portions 55 and 56, a memory portion (not shown), and a wide (linear) concave portion structure 56 that is continuous between a plurality of pixels.
  • a PD 53 As described with reference to FIG. 2A, since the memory unit is located below the lid unit 54 of the light shielding unit, the memory unit is not shown.
  • the buried portion 55 (gray region in FIG. 8A) does not penetrate the semiconductor substrate (silicon), but the buried portion 56 (black region in FIG. 8A) penetrates the semiconductor substrate (silicon). ing. That is, the charges generated in the PD 53 are transferred to the memory unit (not shown) via the buried unit 55.
  • a wide continuous (line-shaped) concave structure 56 is continuously arranged between a plurality of pixels in the row direction (four pixels are shown in FIG. 8A), and the concave structure is formed. Groups are formed.
  • FIG. 8B shows a plan view of a solid-state imaging device 80 according to the third embodiment of the present technology. Specifically, FIG. 8B shows eight pixels (4 pixels (rows) ⁇ 2 pixels (columns)) of the solid-state imaging device 80.
  • FIG. 8B is a bird's-eye view of, for example, the concave structure 15 shown in FIG. 2B viewed from the light incident side (upper side in FIG. 2B) for eight pixels of the solid-state imaging device 80. is there.
  • the solid-state imaging device 80 will be described in detail using the pixel 80a.
  • the pixel 80a is configured to include a light-shielding portion composed of the lid portion 54 and the embedded portions 55 and 56, a memory portion (not shown), a wide concave portion structure 57-1, and a PD 53.
  • the wide concave structure is discontinuously included for each pixel, and eight pixels are shown in FIG. 8B, so that a total of eight wide concave structures are provided. (The wide concave structures 57-1 to 57-8).
  • the memory unit is not shown because the memory unit is located below the lid 54 of the light shielding unit.
  • the buried portion 55 (gray region in FIG.
  • the wide concave structures 57-1 to 57-8 are arranged discontinuously for each pixel to form a group of concave structures.
  • the group of concave structures (the entire concave structure of the wide discontinuous concave structures 57-1 to 57-8) is arranged in accordance with the symmetry of the pixel.
  • the symmetry indicates that when the pixels are arranged symmetrically like the pixel 80a and the pixel 80b, the concave structures 57-1 and 57-2 are also arranged symmetrically.
  • the solid-state imaging device according to the third embodiment of the present technology has the same contents as those described in the section of the solid-state imaging device according to the first and second embodiments of the present technology (except for the above description). (Including the description) can be applied as it is.
  • the solid-state imaging device includes a photoelectric conversion unit that converts received light into electric charge, and a memory unit that holds the electric charge transferred from the photoelectric conversion unit. And a light-shielding portion for shielding light, wherein the photoelectric conversion portion and the memory portion are formed in a semiconductor substrate, and the light-shielding portion is a side of the semiconductor substrate on which light enters the memory portion.
  • a first buried portion and a second buried portion which are formed as a lid portion on the back side and which are buried between the photoelectric conversion portion and the memory portion so as to extend in the semiconductor substrate;
  • the first buried portion is disposed in a transfer region for transferring charges from the photoelectric conversion portion to the memory portion, and the second buried portion is disposed outside the transfer region.
  • Back side of the semiconductor substrate which is the side where light enters the part
  • the lid portion of the formed light shielding part has at least one recess structure, which is a solid-state imaging device.
  • the solid-state imaging device according to the first embodiment of the present technology may have one concave structure or a plurality of concave structures. At least one concave structure of the solid-state imaging device according to the fourth embodiment of the present technology is wider than, for example, at least one concave structure of the solid-state imaging device of the first embodiment of the present technology.
  • the solid-state imaging device includes at least a high-dielectric-constant material film on the back surface side of the semiconductor substrate on which light enters the photoelectric conversion unit.
  • the lid and the high-dielectric-constant material film are arranged in this order from the light incident side, and at least one concave structure has a high portion starting from a lower portion of the lid. It is formed by digging a dielectric material film.
  • the solid-state imaging device According to the solid-state imaging device according to the fourth embodiment of the present technology, image quality is improved.
  • at least one concave structure is formed by digging a high-dielectric-constant material film starting from a lower portion of the lid, and forming at least one concave structure. Since the concave structure is wide, the high dielectric constant material film (for example, an oxide film) and the light-shielding portion (for example, it may be formed of light-shielding metal) are continuously stressed in a plane. This can be alleviated, and the dark characteristics of the solid-state imaging device according to the fourth embodiment of the present technology can be improved.
  • FIG. 3A shows a cross-sectional view of a solid-state imaging device 30A according to the fourth embodiment of the present technology. Specifically, FIG. 3A shows a cross-sectional view of the periphery of the memory unit 6 included in the solid-state imaging device 30A in detail.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 3A) of the semiconductor substrate 30b, and the back surface of the semiconductor substrate 30b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 3A).
  • the recess structure 140 is formed between the buried portion 1-1 and the buried portion 1-3 by being dug along the burying direction of the buried portion 1-1 and the buried portion 1-3. That is, the concave structure 14 is formed by dug the high dielectric constant material film 4 starting from the lower part of the lid 1-2.
  • the width (length in the left-right direction in FIG. 2A) of the recess structure 140 is larger than the width (length in the left-right direction in FIG. 1B) of the recess structure 3 described above. Is approximately the same as the length from the right end of the high dielectric constant material film 4 covering the embedded portion 1-1 to the left end of the high dielectric constant material film 4 covering the embedded portion 1-3.
  • the recess structure 140 may be formed of the same material as the material of the light shielding unit 1, and may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu) as described above. Further, similarly to the light shielding portion 1, the concave portion structure 140 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the wide concave structure 140 is formed in the solid-state imaging device 30A, so that the high-dielectric-constant material film 4 and the light-shielding portion 1 (particularly, the lid portion 1-2) have The stress applied continuously in a plane is reduced, and the dark characteristics of the solid-state imaging device 30A can be improved.
  • FIG. 3B is a cross-sectional view of a solid-state imaging device 40A according to the fourth embodiment of the present technology. More specifically, FIG. 3B shows a cross-sectional view of a peripheral portion of the memory unit 6 included in the solid-state imaging device 40A in detail.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 3B) of the semiconductor substrate 40b, and the back surface of the semiconductor substrate 40b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 3B).
  • the recess structure 150 is formed between the buried portion 1-1 and the buried portion 1-3 by being dug along the burying direction of the buried portion 1-1 and the buried portion 1-3. That is, the concave structure 15 is formed by dug the high dielectric constant material film 4 starting from the lower part of the lid 1-2.
  • the width of the concave structure 150 (length in the left-right direction in FIG. 3B) is the same as the width of the concave structure 3 (length in the left-right direction in FIG. 1B) and the width of the concave structure 140 described above.
  • the length of the width of the recessed structure 150 is substantially equal to the length from the right end of the embedding portion 1-1 to the left end of the embedding portion 1-3. Match.
  • the recess structure 150 may be formed of the same material as the material of the light shielding unit 1, and may be formed of a material such as tungsten (W), aluminum (Al), copper (Cu) as described above. Similarly to the light shielding portion 1, the concave structure 150 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the wide concave structure 150 is formed in the solid-state imaging device 40A, so that the high-dielectric-constant material film 4 and the light-shielding portion 1 (particularly, the lid portion 1-2) are formed. Applying a continuous stress in a planar manner is alleviated, and the dark characteristics of the solid-state imaging device 40A can be improved.
  • the solid-state imaging device according to the fourth embodiment of the present technology is the same as that described in the section of the solid-state imaging device according to the first to third embodiments of the present technology except for the above description (see FIG. (Including the description) can be applied as it is.
  • the solid-state imaging device according to the fifth embodiment (Example 5 of the solid-state imaging device) according to the present technology includes a photoelectric conversion unit that converts received light into electric charge, and a memory unit that holds the electric charge transferred from the photoelectric conversion unit. And a light-shielding portion for shielding light, wherein the photoelectric conversion portion and the memory portion are formed in a semiconductor substrate, and the light-shielding portion is a side of the semiconductor substrate on which light enters the memory portion.
  • a first buried portion and a second buried portion which are formed as a lid portion on the back side and which are buried between the photoelectric conversion portion and the memory portion so as to extend in the semiconductor substrate;
  • the first buried portion is disposed in a transfer region for transferring charges from the photoelectric conversion portion to the memory portion, and the second buried portion is disposed outside the transfer region.
  • Back side of the semiconductor substrate which is the side where light enters the part
  • the lid portion of the formed light shielding part has at least one recess structure, which is a solid-state imaging device.
  • the solid-state imaging device according to the fifth embodiment of the present technology may have one concave structure, or may have a plurality of concave structures.
  • the solid-state imaging device includes at least a high-dielectric-constant material film and an anti-reflection film on the back surface side of the semiconductor substrate on which light enters the photoelectric conversion unit.
  • a lid, a high-dielectric-constant material film, and an anti-reflection film are arranged in this order from the light incident side, and at least one concave structure has a lower part of the lid.
  • the high dielectric constant material film and the antireflection film are dug from the starting point.
  • the image quality is improved according to the fifth embodiment.
  • at least one concave structure is formed by digging the high-dielectric-constant material film and the anti-reflection film starting from the lower portion of the lid. Therefore, stress is continuously and planarly applied to the high dielectric constant material film (for example, an oxide film), the light-shielding portion (for example, it may be formed of a light-shielding metal), and the antireflection film. This can be alleviated, and the dark characteristics of the solid-state imaging device according to the fifth embodiment of the present technology can be improved.
  • FIG. 4A is a cross-sectional view of a solid-state imaging device 10A according to a fifth embodiment of the present technology. Specifically, FIG. 4A shows a cross-sectional view of a peripheral portion of the memory unit 6 provided in the solid-state imaging device 10A in detail.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 4A) of the semiconductor substrate 10b, and the back surface of the semiconductor substrate 10b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 4A).
  • the recess structure 200 is located between the buried portion 1-1 and the buried portion 1-3 and along the embedding direction of the buried portion 1-1 and the buried portion 1-3. It is dug and formed. That is, the concave structure 200 is formed by dug the high dielectric constant material film 4 and the antireflection film 10 starting from the lower part of the lid 1-2.
  • the recess structure 200 may be formed of a material similar to the material of the light shielding unit 1 and, as described above, may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu).
  • the concave structure 200 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve the adhesion. It may be formed.
  • a material such as tungsten (W)
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the concave structure 200 in the solid-state imaging device 10A by forming the concave structure 200 in the solid-state imaging device 10A, the high-dielectric-constant material film 4, the light-shielding portion 1 (particularly, the lid 1-2), and the anti-reflection film 10 are formed. At this time, the continuous application of stress in a planar manner is alleviated, and the dark characteristics of the solid-state imaging device 10A can be improved.
  • the solid-state imaging device according to the fifth embodiment of the present technology has the same contents as those described in the section of the solid-state imaging device according to the first and second embodiments of the present technology except for the above description. Can be done.
  • the solid-state imaging device includes a photoelectric conversion unit that converts received light into electric charge, and a memory unit that holds the electric charge transferred from the photoelectric conversion unit. And a light-shielding portion for shielding light, wherein the photoelectric conversion portion and the memory portion are formed in a semiconductor substrate, and the light-shielding portion is a side of the semiconductor substrate on which light enters the memory portion.
  • a first buried portion and a second buried portion which are formed as a lid portion on the back side and which are buried between the photoelectric conversion portion and the memory portion so as to extend in the semiconductor substrate;
  • the first buried portion is disposed in a transfer region for transferring charges from the photoelectric conversion portion to the memory portion, and the second buried portion is disposed outside the transfer region.
  • Back side of the semiconductor substrate which is the side where light enters the part
  • the lid portion of the formed light shielding part has at least one recess structure, which is a solid-state imaging device.
  • the solid-state imaging device according to the fifth embodiment of the present technology may have one concave structure, or may have a plurality of concave structures.
  • the solid-state imaging device includes at least a high-dielectric-constant material film, an antireflection film, and a pinning film on the back surface side of the semiconductor substrate on which light enters the photoelectric conversion unit.
  • a lid, a high-dielectric-constant material film, an antireflection film, and a pinning film are arranged in this order from the light incident side, and at least one concave structure has a lid.
  • the high dielectric constant material film, the antireflection film, and the pinning film are dug from the lower part of the portion as a starting point.
  • At least one recess structure is formed by dug a high dielectric constant material film, an antireflection film, and a pinning film starting from a lower portion of the lid. Since it is formed, a high-dielectric-constant material film (for example, an oxide film is mentioned), a light-shielding portion (for example, it may be formed of a light-shielding metal), an antireflection film, and a pinning film are planarly formed. The continuous application of stress is reduced, and the dark-time characteristics of the solid-state imaging device according to the sixth embodiment of the present technology can be improved.
  • FIG. 4B is a cross-sectional view of a solid-state imaging device 20A according to the sixth embodiment of the present technology. Specifically, FIG. 4 (b) shows the peripheral portion of the memory unit 6 included in the solid-state imaging device 20A in detail as a cross-sectional view.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 4B) of the semiconductor substrate 10b, and the back surface of the semiconductor substrate 10b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 4B).
  • the recess structure 300 is located between the buried portion 1-1 and the buried portion 1-3 and extends along the burying direction of the buried portion 1-1 and the buried portion 1-3. It is dug and formed. That is, the concave structure 300 is formed by dug the high dielectric constant material film 4, the antireflection film 10, and the pinning film 9 starting from the lower part of the lid 1-2.
  • the recess structure 300 may be formed of a material similar to the material of the light shielding unit 1, and may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu) as described above.
  • the concave structure 300 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • a material such as tungsten (W)
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the concave structure 300 in the solid-state imaging device 20A by forming the concave structure 300 in the solid-state imaging device 20A, the high-dielectric-constant material film 4, the light-shielding portion 1 (particularly, the lid 1-2), and the anti-reflection film 10 are formed.
  • the stress applied continuously to the pinning film 9 in a planar manner is reduced, and the dark characteristics of the solid-state imaging device 20A can be improved.
  • the solid-state imaging device according to the sixth embodiment of the present technology has the same contents as those described in the section of the solid-state imaging device according to the first and second embodiments of the present technology except for the above description. Can be done.
  • a solid-state imaging device includes a photoelectric conversion unit that converts received light into electric charge, and a memory unit that holds the electric charge transferred from the photoelectric conversion unit. And a light-shielding portion for shielding light, wherein the photoelectric conversion portion and the memory portion are formed in a semiconductor substrate, and the light-shielding portion is a side of the semiconductor substrate on which light enters the memory portion.
  • a first buried portion and a second buried portion which are formed as a lid portion on the back side and which are buried between the photoelectric conversion portion and the memory portion so as to extend in the semiconductor substrate;
  • the first buried portion is disposed in a transfer region for transferring charges from the photoelectric conversion portion to the memory portion, and the second buried portion is disposed outside the transfer region.
  • Back side of the semiconductor substrate which is the side where light enters the part
  • the lid portion of the formed light shielding part has at least one recess structure, which is a solid-state imaging device.
  • the solid-state imaging device according to the seventh embodiment of the present technology may have one concave structure, or may have a plurality of concave structures. At least one concave structure of the solid-state imaging device according to the seventh embodiment of the present technology is wider than, for example, at least one concave structure of the solid-state imaging device of the fifth embodiment of the present technology.
  • the solid-state imaging device includes at least a high-dielectric-constant material film and an antireflection film on the back surface side of the semiconductor substrate on which light enters the photoelectric conversion unit.
  • a lid, a high-dielectric-constant material film, and an anti-reflection film are arranged in this order from the light incident side, and at least one concave structure has a lower part of the lid.
  • the high dielectric constant material film and the antireflection film are dug from the starting point.
  • the solid-state imaging device According to the solid-state imaging device according to the seventh embodiment of the present technology, image quality is improved.
  • at least one concave structure is formed by digging a high-dielectric-constant material film and an anti-reflection film starting from a lower portion of the lid. Since at least one concave structure is wide, a high-dielectric-constant material film (for example, an oxide film is used), a light-shielding portion (for example, may be formed of a light-shielding metal), and an anti-reflection film.
  • the continuous application of stress in the plane is reduced, and the dark-time characteristics of the solid-state imaging device according to the seventh embodiment of the present technology can be improved.
  • FIG. 5A is a cross-sectional view of a solid-state imaging device 30B according to a seventh embodiment of the present technology. Specifically, FIG. 5A shows a cross-sectional view of a peripheral portion of the memory unit 6 included in the solid-state imaging device 30B in detail.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 5A) of the semiconductor substrate 30b, and the back surface of the semiconductor substrate 30b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 5A).
  • the recess structure 141 is formed between the buried portion 1-1 and the buried portion 1-3, and is formed by digging along the burying direction of the buried portion 1-1 and the buried portion 1-3. That is, the concave structure 141 is formed by digging the high dielectric constant material film 4 and the antireflection film 10 starting from the lower part of the lid 1-2.
  • the width (length in the left-right direction in FIG. 5A) of the concave structure 141 is larger than, for example, the width (length in the left-right direction in FIG. 1B) of the concave structure 3 described above.
  • the width of 141 is different from the pinning film 9 at the right end of the high dielectric constant material film 4 covering the buried portion 1-1 to the pinning at the left end of the high dielectric constant material film 4 covering the buried portion 1-3.
  • the length substantially coincides with the length up to the film 9.
  • the concave structure 141 may be formed of a material similar to the material of the light shielding unit 1, and may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu) as described above.
  • the concave portion structure 140 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • a material such as tungsten (W)
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the wide concave structure 141 is formed in the solid-state imaging device 30B, so that the high-dielectric-constant material film 4, the light-shielding portion 1 (particularly, the cover portion 1-2) and the anti-reflection film are formed. It is possible to alleviate that a stress is continuously applied to the film 10 in a planar manner, thereby improving the dark characteristics of the solid-state imaging device 30B.
  • FIG. 5B is a cross-sectional view of a solid-state imaging device 40B according to the seventh embodiment of the present technology. More specifically, FIG. 5B shows a cross-sectional view of a peripheral portion of the memory unit 6 included in the solid-state imaging device 40B in detail.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 5B) of the semiconductor substrate 40b, and the back surface of the semiconductor substrate 40b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 5B).
  • the recess structure 151 is formed between the buried portion 1-1 and the buried portion 1-3 by being dug along the burying direction of the buried portion 1-1 and the buried portion 1-3. That is, the concave structure 151 is formed by digging the high dielectric constant material film 4 and the antireflection film 10 starting from the lower part of the lid 1-2.
  • the width (length in the left-right direction in FIG. 5B) of the recess structure 151 is, for example, the width of the recess structure 3 (length in the left-right direction in FIG. 1B) and the recess structure 141 described above. 5 (a), the width of the concave structure 151 is from the right end of the buried portion 1-1 to the left end of the buried portion 1-3.
  • the recess structure 151 may be formed of a material similar to the material of the light shielding unit 1, and may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu) as described above. Similarly to the light shielding portion 1, the concave structure 151 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the wide concave structure 151 is formed in the solid-state imaging device 40B, so that the high-dielectric-constant material film 4, the light-shielding portion 1 (particularly, the cover 1-2), and the anti-reflection film are formed. Applying a continuous stress to the film 10 in a planar manner is reduced, and the dark-time characteristics of the solid-state imaging device 40B can be improved.
  • the solid-state imaging device according to the seventh embodiment of the present technology is the same as that described in the section of the solid-state imaging device according to the first to third embodiments of the present technology except for the above description. (Including the description) can be applied as it is.
  • the solid-state imaging device according to the eighth embodiment includes a photoelectric conversion unit that converts received light into electric charge, and a memory unit that holds the electric charge transferred from the photoelectric conversion unit. And a light-shielding portion for shielding light, wherein the photoelectric conversion portion and the memory portion are formed in a semiconductor substrate, and the light-shielding portion is a side of the semiconductor substrate on which light enters the memory portion.
  • a first buried portion and a second buried portion which are formed as a lid portion on the back side and which are buried between the photoelectric conversion portion and the memory portion so as to extend in the semiconductor substrate;
  • the first buried portion is disposed in a transfer region for transferring charges from the photoelectric conversion portion to the memory portion, and the second buried portion is disposed outside the transfer region.
  • Back side of the semiconductor substrate which is the side where light enters the part
  • the lid portion of the formed light shielding part has at least one recess structure, which is a solid-state imaging device.
  • the solid-state imaging device according to the fifth embodiment of the present technology may have one concave structure, or may have a plurality of concave structures. At least one concave structure of the solid-state imaging device according to the eighth embodiment of the present technology is wider than, for example, at least one concave structure of the solid-state imaging device of the sixth embodiment of the present technology.
  • the solid-state imaging device includes at least a high-dielectric-constant material film, an antireflection film, and a pinning film on the back surface side of the semiconductor substrate on which light enters the photoelectric conversion unit.
  • the lid, the high-permittivity material film, the antireflection film, and the pinning film are arranged in this order from the light incident side, and at least one concave structure has a lid.
  • the high dielectric constant material film, the antireflection film, and the pinning film are dug from the lower part of the portion as a starting point.
  • the solid-state imaging device According to the solid-state imaging device according to the eighth embodiment of the present technology, image quality is improved.
  • at least one concave structure is formed by dug a high dielectric constant material film, an antireflection film, and a pinning film starting from a lower portion of the lid. Since at least one recess structure is formed to be wide, a high-dielectric-constant material film (for example, an oxide film is mentioned), a light-shielding portion (for example, may be formed of a light-shielding metal), and antireflection.
  • the stress applied continuously to the film and the pinning film in a planar manner is reduced, and the dark-time characteristics of the solid-state imaging device according to the eighth embodiment of the present technology can be improved.
  • FIG. 6A is a cross-sectional view of a solid-state imaging device 30C according to an eighth embodiment of the present technology. Specifically, FIG. 6A shows a cross-sectional view of a peripheral portion of the memory unit 6 included in the solid-state imaging device 30C in detail.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 6A) of the semiconductor substrate 30b, and the back surface of the semiconductor substrate 30b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 6A).
  • the recess structure 142 is formed between the buried portion 1-1 and the buried portion 1-3 by being dug along the embedding direction of the buried portion 1-1 and the buried portion 1-3. That is, the concave structure 142 is formed by dug the high dielectric constant material film 4, the antireflection film 10, and the pinning film 9 starting from the lower portion of the lid 1-2.
  • the width of the recess structure 142 (length in the left-right direction in FIG. 6A) is larger than the width of the recess structure 3 described above (length in the left-right direction in FIG. 1B), for example.
  • the width of 142 is different from the pinning film 9 at the right end of the high dielectric constant material film 4 covering the buried portion 1-1 to the pinning at the left end of the high dielectric constant material film 4 covering the buried portion 1-3.
  • the length substantially coincides with the length up to the film 9.
  • the recess structure 142 may be formed of a material similar to the material of the light shielding unit 1 and, as described above, may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu).
  • the concave portion structure 140 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • a material such as tungsten (W)
  • a barrier metal 13 for example, Ti, TiN, WN, etc.
  • the wide concave structure 142 is formed in the solid-state imaging device 30C, so that the high-dielectric-constant material film 4, the light-shielding portion 1 (particularly, the cover 1-2) and the anti-reflection film are formed.
  • the stress applied continuously to the film 10 and the pinning film 9 in a planar manner is reduced, and the dark-time characteristics of the solid-state imaging device 30C can be improved.
  • FIG. 6B is a cross-sectional view of a solid-state imaging device 40C according to the eighth embodiment of the present technology. Specifically, FIG. 6B shows a detailed cross-sectional view of the periphery of the memory unit 6 provided in the solid-state imaging device 40C.
  • a wiring layer (not shown) is provided on the front surface side (the lower side in FIG. 6B) of the semiconductor substrate 40b, and the back surface of the semiconductor substrate 40b is provided. This is a so-called back-illuminated CMOS image sensor in which light is incident on the side (upper side in FIG. 6B).
  • the recess structure 152 is formed between the buried portion 1-1 and the buried portion 1-3 by being dug along the burying direction of the buried portion 1-1 and the buried portion 1-3. That is, the concave structure 152 is formed by dug the high-dielectric-constant material film 4, the antireflection film 10, and the pinning film 9 starting from the lower portion of the lid 1-2.
  • the width (length in the left-right direction in FIG. 6B) of the recess structure 152 is, for example, the width of the recess structure 3 (length in the left-right direction in FIG. 1B) and the recess structure 142 described above. (The length in the left-right direction in FIG.
  • the width of the recessed structure 152 is from the right end of the embedded portion 1-1 to the left end of the embedded portion 1-3. It almost matches the length.
  • the concave portion structure 152 may be formed of a material similar to the material of the light shielding portion 1 and, as described above, may be formed of a material such as tungsten (W), aluminum (Al), or copper (Cu).
  • the concave structure 152 is formed by coating a surface of a material such as tungsten (W) with a barrier metal 13 (for example, Ti, TiN, WN, etc.) in order to improve adhesion. It may be formed.
  • the solid-state imaging device 40C by forming a wide concave structure 152 in the solid-state imaging device 40C, the high-dielectric-constant material film 4, the light-shielding portion 1 (particularly, the cover portion 1-2), and the antireflection are prevented. Applying a continuous stress in a plane to the film 10 and the pinning film 9 is alleviated, and the dark characteristics of the solid-state imaging device 40C can be improved.
  • the solid-state imaging device according to the eighth embodiment of the present technology is the same as that described in the section of the solid-state imaging device according to the first to third embodiments of the present technology except for the above description (see FIG. (Including the description) can be applied as it is.
  • An electronic device has a solid-state imaging device mounted thereon, the solid-state imaging device converts a received light into a charge, and a charge transferred from the photoelectric conversion unit. And a light-shielding part for shielding light, wherein the photoelectric conversion part and the memory part are formed in a semiconductor substrate, and the light-shielding part is provided on a side where light enters the memory part.
  • a first embedding portion and a second embedding portion which are formed as a lid portion on the back surface side of the semiconductor substrate and which can be embedded between the photoelectric conversion portion and the memory portion so as to extend in the semiconductor substrate; And the first buried portion is disposed in a transfer region for transferring charges from the photoelectric conversion portion to the memory portion, and is a side on which light enters the memory portion.
  • Lid of the light shielding part formed on the back side of the semiconductor substrate Has at least one recess structure is an electronic device.
  • the electronic device according to the ninth embodiment of the present technology is an electronic device on which the solid-state imaging device according to any one of the first to eighth embodiments of the present technology is mounted.
  • FIG. 15 is a diagram illustrating a usage example of the solid-state imaging device according to the first to eighth embodiments according to the present technology as an image sensor.
  • the solid-state imaging devices according to the first to eighth embodiments described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray, for example, as described below. it can. That is, as shown in FIG. 15, for example, a field of appreciation for capturing an image used for appreciation, a field of transportation, a field of home appliances, a field of medical and healthcare, a field of security, a field of beauty, and a sport
  • the solid-state imaging device according to any one of the first to eighth embodiments is used in an apparatus (for example, the electronic device according to the ninth embodiment described above) used in the field of agriculture, the field of agriculture, and the like. Can be.
  • a device for taking an image to be used for appreciation such as a digital camera, a smart phone, or a mobile phone with a camera function, is used to implement the first to eighth embodiments.
  • the solid-state imaging device of any one of the embodiments can be used.
  • in-vehicle sensors that photograph the front, back, surroundings, and the inside of a vehicle, and monitor running vehicles and roads, for example, for safe driving such as automatic stop and recognition of the driver's condition.
  • the solid-state imaging device is used for a device provided for traffic, such as a surveillance camera, a distance measuring sensor for measuring a distance between vehicles, or the like. be able to.
  • a device used for home appliances such as a television receiver, a refrigerator, and an air conditioner for photographing a user's gesture and performing device operation according to the gesture.
  • the solid-state imaging device according to any one of the eighth embodiment can be used.
  • the first to eighth embodiments are applied to devices used for medical care and health care, such as endoscopes and devices for performing blood vessel imaging by receiving infrared light.
  • the solid-state imaging device of any one of the embodiments can be used.
  • a device provided for security such as a security camera for security use or a camera for personal authentication, is used for solid-state devices according to any one of the first to eighth embodiments.
  • An imaging device can be used.
  • a device used for beauty such as a skin measuring device for photographing the skin or a microscope for photographing the scalp, is provided with any one of the first to eighth embodiments.
  • a solid-state imaging device in a form can be used.
  • a solid-state imaging device according to any one of the first to eighth embodiments is provided for an apparatus provided for sports, such as an action camera or a wearable camera for sports use. Elements can be used.
  • a solid-state imaging device according to any one of the first to eighth embodiments is provided for a device provided for agriculture, such as a camera for monitoring the condition of a field or a crop. Elements can be used.
  • the solid-state imaging device according to any one of the first to eighth embodiments described above includes, as the solid-state imaging device 101, a camera system such as a digital still camera or a video camera, or an imaging function.
  • the present invention can be applied to any type of electronic device having an imaging function, such as a mobile phone having the same.
  • FIG. 16 shows a schematic configuration of an electronic device 102 (camera) as an example.
  • the electronic device 102 is, for example, a video camera capable of capturing a still image or a moving image, and drives the solid-state imaging device 101, an optical system (optical lens) 310, a shutter device 311, and the solid-state imaging device 101 and the shutter device 311. And a signal processing unit 312.
  • the optical system 310 guides image light (incident light) from a subject to the pixel portion 101a of the solid-state imaging device 101.
  • This optical system 310 may be composed of a plurality of optical lenses.
  • the shutter device 311 controls a light irradiation period and a light blocking period to the solid-state imaging device 101.
  • the drive unit 313 controls the transfer operation of the solid-state imaging device 101 and the shutter operation of the shutter device 311.
  • the signal processing unit 312 performs various kinds of signal processing on a signal output from the solid-state imaging device 101.
  • the video signal Dout after the signal processing is stored in a storage medium such as a memory or output to a monitor or the like.
  • the photoelectric conversion unit and the memory unit are formed in a semiconductor substrate,
  • the light-shielding portion is formed as a lid portion on the back surface side of the semiconductor substrate, which is a side on which light enters the memory portion, and further between the photoelectric conversion portion and the memory portion, Are formed continuously with a first buried portion and a second buried portion which can be embedded so as to extend,
  • the first buried portion is disposed in a transfer region for transferring charges from the photoelectric conversion portion to the memory portion, and the second buried portion is disposed outside the transfer region;
  • a solid-state imaging device having at least one concave structure in a lid portion of the light shielding portion formed on a back surface side of the semiconductor substrate on a side where light enters the memory portion.
  • a high-dielectric-constant material film is provided on the back surface side of the semiconductor substrate that is a side where light is incident on the photoelectric conversion unit,
  • the lid and the high dielectric constant material film are arranged in this order from the light incident side,
  • a high-dielectric-constant material film is provided on the back surface side of the semiconductor substrate that is a side where light is incident on the photoelectric conversion unit, The lid and the high dielectric constant material film are arranged in this order from the light incident side,
  • the semiconductor substrate has a silicon layer
  • the solid-state imaging device according to [4], wherein the at least one concave structure is connected to the P + layer and dropped to ground (GND).
  • a plurality of pixels are arranged in a matrix, the at least one concave structure is formed for each pixel, and a group of concave structures in which the at least one concave structure is continuously arranged at least between adjacent pixels is formed.
  • the solid-state imaging device according to any one of [1] to [5].
  • [7] The solid-state imaging device according to [6], wherein each of the concave structures in the group of the concave structures arranged continuously is arranged in accordance with the symmetry of the pixel.
  • a plurality of pixels are arranged in a matrix, the at least one concave structure is formed for each pixel, and a group of concave structures in which the at least one concave structure is discontinuously arranged at least between the adjacent pixels.
  • a solid-state image sensor is mounted, The solid-state imaging device, A photoelectric conversion unit that converts received light into electric charges, A memory unit for holding the charge transferred from the photoelectric conversion unit, And a light-shielding portion that blocks light,
  • the photoelectric conversion unit and the memory unit are formed in a semiconductor substrate,
  • the light-shielding portion is formed as a lid portion on the back surface side of the semiconductor substrate, which is a side on which light enters the memory portion, and further between the photoelectric conversion portion and the memory portion, Are formed continuously with a first buried portion and a second buried portion which can be embedded so as to extend,
  • the first buried portion is disposed in a transfer region for transferring charges from the photoelectric conversion portion to the memory portion, and the light shielding formed on the back surface side of the semiconductor substrate, which is a side where light enters the memory portion.
  • the lid of the part has at least one concave structure, Electronics.
  • SYMBOLS 1 Light shielding part, 2, 3, 14, 15, 140-142, 150-152, 200, 300 ... Concave structure, 4 ... High dielectric constant material film, 5 (5-1, 5- 2) ⁇ PD (photoelectric conversion unit: photodiode), 6 ⁇ memory unit (charge holding unit), 10, 20, 30, 30A, 30B, 30C, 40, 40A, 40B, 40C, 50, 60, 70, 90, 100, 500, 600, 1000 ... solid-state imaging device

Abstract

画質を向上させることができる固体撮像素子を提供すること。　受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子を提供する。

Description

固体撮像素子及び電子機器
　本技術は、固体撮像素子及び電子機器に関する。
　一般的に、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサやＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの固体撮像素子は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。
　ＣＭＯＳイメージセンサに入射した光は、画素が有するＰＤ（Ｐｈｏｔｏｄｉｏｄｅ：フォトダイオード）において光電変換される。そして、ＰＤで発生した電荷が、転送トランジスタを介してＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ：フローティングディフュージョン）に転送され、受光量に応じたレベルの画素信号に変換される。
　ところで、従来のＣＭＯＳイメージセンサでは、一般的に各画素から画素信号を行ごとに順次読み出す方式、いわゆるローリングシャッタ方式が採用されているため、露光タイミングの違いによって画像に歪みが発生することがあった。そこで、画素内に電荷保持部を設けることによって、全ての画素から画素信号を同時に読み出す方式、いわゆるグローバルシャッタ方式を採用し、全画素同時電子シャッタ機能を備えたＣＭＯＳイメージセンサが開示されている。グローバルシャッタ方式を採用することにより、露光タイミングが全ての画素で同一になり、画像に歪みが発生することを回避することができる。
　例えば、フォトダイオード（ＰＤ）と、電荷保持部と、遮光部とを備える固体撮像素子が提案されている（特許文献１を参照）。
特開２０１５－２２８５１０号公報
　しかしながら、特許文献１で提案された技術では、画質の更なる向上が図れないおそれがある。
　そこで、本技術は、このような状況に鑑みてなされたものであり、画質を向上させることができる固体撮像素子、及び固体撮像素子を搭載した電子機器を提供することを主目的とする。
　本発明者らは、上述の目的を解決するために鋭意研究を行った結果、画質を飛躍的に向上させることに成功し、本技術を完成するに至った。
すなわち、本技術では、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子を提供する。
　本技術に係る固体撮像素子は、前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備えてよく、そして、光入射側から前記蓋部と該高誘電率材料膜とがこの順で配されてよく、この場合、前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜を掘り込んで形成される。
　本技術に係る固体撮像素子は、前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備えてよく、そして、光入射側から前記蓋部と該高誘電率材料膜とがこの順で配されてよく、さらに、前記半導体基板内にはシリコン層を有していてよく、この場合、前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜と該シリコン層とを掘り込んで形成される。
　本技術に係る固体撮像素子において、前記シリコン層がＰ＋層でよい。
　本技術に係る固体撮像素子において、前記少なくとも１つの凹部構造と前記Ｐ＋層とを接続させて、グランド（ＧＮＤ）に落としてよい。
　本技術に係る固体撮像素子において、行列状に複数の画素が配列されてよく、該画素毎に前記少なくとも１つの凹部構造が形成されよく、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で連続的に配置された凹部構造の群が形成されてよい。
　本技術に係る固体撮像素子において、前記連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置されてよい。
　本技術に係る固体撮像素子において、行列状に複数の画素が配列されてよく、該画素毎に前記少なくとも１つの凹部構造が形成されてよく、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で非連続的に配置された凹部構造の群が形成されてよい。
　本技術に係る固体撮像素子において、前記非連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置されてよい。
　また、本技術では、本技術に係る固体撮像素子が搭載された電子機器を提供する。
　本技術によれば、画質を向上させることができる。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像素子の構成例を示す断面図である。 本技術を適用した固体撮像素子の構成例を示す断面図である。 本技術を適用した固体撮像素子の構成例を示す断面図である。 本技術を適用した固体撮像素子の構成例を示す断面図である。 本技術を適用した固体撮像素子の構成例を示す断面図である。 本技術を適用した固体撮像素子の構成例を示す断面図である。 本技術を適用した固体撮像素子の構成例を示す平面図である。 本技術を適用した固体撮像素子の構成例を示す平面図である。 本技術を適用した固体撮像素子の構成例を示す図である。 本技術を適用した固体撮像素子の構成を説明するための図である。 本技術を適用した固体撮像素子の製造方法の一例を示す断面図である。 本技術を適用した固体撮像素子の製造方法の一例を示す断面図である。 固体撮像素子の構成例を示す断面図である。 固体撮像素子の構成例を示す図である。 本技術を適用した第１～第２の実施形態の固体撮像素子の使用例を示す図である。 本技術を適用した第３の実施形態に係る電子機器の一例の機能ブロック図である。
　以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
　なお、特に断りがない限り、図面において、「上」とは図中の上方向を意味し、「下」とは、図中の下方向を意味し、「左」とは図中の左方向を意味し、「右」とは図中の右方向を意味する。また、図面については、同一又は同等の要素又は部材には同一の符号を付し、重複する説明は省略する。
　説明は以下の順序で行う。
　１．本技術の概要
　２．第１の実施形態（固体撮像素子の例１）
　３．第２の実施形態（固体撮像素子の例２）
　４．第３の実施形態（固体撮像素子の例３）
　５．第４の実施形態（固体撮像素子の例４）
　６．第５の実施形態（固体撮像素子の例５）
　７．第６の実施形態（固体撮像素子の例６）
　８．第７の実施形態（固体撮像素子の例７）
　９．第８の実施形態（固体撮像素子の例８）
　１０．第９の実施形態（電子機器の例）
　１１．本技術を適用した固体撮像素子の使用例
＜１．本技術の概要＞
　まず、本技術の概要について説明をする。
　本技術は、裏面照射型であって、グローバルシャッタ機能を有するイメージセンサにおいて、メモリー部（ＭＥＭ）をメタル等で遮光する構造であっても、画質の更なる向上、特には、暗時特性の更なる改善を図ることができる技術に関するものである。
　裏面照射型であって、グローバルシャッタ機能を有するイメージセンサに形成される、メモリー部（ＭＥＭ）をメタル等で遮光する構造を、以下に、図１３及び図１４を用いて説明をする。
　図１３に、固体撮像素子１０００の断面図を示す。具体的には、図１３には、固体撮像素子１０００が備えるメモリー部６の周辺部が、断面図として詳細に示されている。固体撮像素子１０００は、半導体基板１０００ｂの表面側（図１３の下側）に配線層（不図示）が設けられ、半導体基板１０００ｂの裏面側（図１３の上側）に光が入射される。
　図１３に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１－２と、ＰＤ５－１とメモリー部６との間であって、半導体基板１０００ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１－１と、ＰＤ５－２とメモリー部６との間であって、半導体基板１０００ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ－層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１－３と、を有して形成される。蓋部１－２は、半導体基板１０００ｂに対して略平行に形成され、埋め込み部１－１及び１－３は、蓋部１－２に対して略直交する方向に延在するように所定の深さまで形成されている。
　固体撮像素子１０００は、光電変換部（ＰＤ５－１及び５－２）に光が入射する側である半導体基板１０００ｂの裏面側（半導体基板１０００ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図１３に示されるように、光入射側（図１３中の上部）から順に、遮光部１の蓋部１－２と、高誘電率材料膜４と、反射防止膜１０と、ピニング膜９とがこの順で配されている。
　固体撮像素子１０００は、メモリー部（ＭＥＭ）６を遮光するメタル領域が画素領域に連続的に広く配置されることにより、下層の高誘電率材料膜（絶縁膜）４との応力差によって半導体基板１０００ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ－層８（Ｎ型の半導体領域））の界面又は内部にひずみが生じる場合があり、そのひずみが暗時特性の悪化を引き起こす場合がある。
　図１４（ａ）に、固体撮像素子６００における有効画素領域６０１と無効領域６０２とを示す。図１４（ｂ）は、有効画素領域６０１の８画素分について、光入射側から見た拡大平面図（鳥観図）（有効画素領域６００－１）である。図１４（ｂ）に示される画素６００－１ａは１画素分を示す。図１４（ｃ）は、有効画素領域５０１のメモリー部６の周辺部の拡大断面図（有効画素領域６００－２）である。図１４（ｄ）は、無効領域６０２について、光入射側から見た拡大平面図（鳥観図）（無効領域６００－３）である。図１４（ｅ）は、無効領域６０２の拡大断面図（無効領域６００－４）である。
　図１４（ｅ）に示されるように、無効領域６００－４において、遮光メタル６００－４－１は、埋め込み部６００－４－１ａ及び蓋部６００－４－１ｂから構成されている。図１４（ｄ）（光入射側から見た拡大平面図）を参照すると、埋め込み部６００－３－２（図１４（ｅ）中の６００－４－１ａに相当）は、蓋部６００－３－１（図１４（ｅ）中の６００－４－１ｂに相当）の略中心部に位置している。
　蓋部６００－４－１ｂは、Ｐ＋層６００－４－３（Ｐ型の半導体領域）とＮ－層６００－４－４ａ及び６００－４－４ｂ（Ｎ型の半導体領域）とから構成されている半導体基板に対して略平行に形成されている。埋め込み部６００－４－１ａは、蓋部６００－４－１ｂの下部を起点として、高誘電率材料膜４と、Ｐ＋層（シリコン層）７とをこの順で掘り込んで形成されている。すなわち、埋め込み部（遮光メタル）６００－４－１ａとＰ＋層（シリコン層）６００－４－３とは接触（接続）して、グランド（ＧＮＤ）に落とすことができる。遮光部１（遮光メタル）の電気的安定性の為、有効画素領域６０１の外（画角外周）の無効領域６０２で遮光メタル６００－４－１とシリコンのＰ＋層６００－４－３とを接続させてグランド（ＧＮＤ）に落としている。
　一方、図１４（ｃ）を参照すると、遮光部１と、Ｐ＋層（シリコン層）７とは接触（接続）していないので、導通することが不可能であり、グランド（ＧＮＤ）に落とすことはできない。
　本技術は上記の事情を鑑みてなされたものである。本技術に係る固体撮像素子は、本技術に係る固体撮像素子の特定の構造（凹部構造）により、メモリー部（ＭＥＭ）を、例えばメタルで遮光する構造（遮光部）で生じる遮光部（遮光メタル）と遮光部の下層（光入射側とは反対側の層であって、遮光部からみて、導体基板の表面側の層）（例えば、高誘電率材料膜）との応力差によるひずみを抑制し、暗時特性の悪化を抑制する。さらに、本技術に係る固体撮像素子では、本技術に係る固体撮像素子の特定の構造（凹部構造、例えば遮光メタル）とシリコン層（例えば、Ｐ＋層）とを接続して（接触させて）グランド（ＧＮＤ）に落として、暗時特性値を有効画素領域内で均一に保つことができる。
　以下に、本技術に係る実施の形態について詳細に説明をする。
＜２．第１の実施形態（固体撮像素子の例１）＞
　本技術に係る第１の実施形態（固体撮像素子の例１）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第１の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。
　本技術に係る第１の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜を少なくとも備える。本技術に係る第１の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜を掘り込んで形成される。
　本技術に係る第１の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第１の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜を掘り込んで形成されるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第１の実施形態の固体撮像素子の暗時特性が改善され得る。
　図１（ａ）に、本技術に係る第１の実施形態の固体撮像素子１０の断面図を示す。具体的には、図１（ａ）には、固体撮像素子１０が備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第１の実施形態の固体撮像素子１０は、半導体基板１０ｂの表面側（図１（ａ）の下側）に配線層（不図示）が設けられ、半導体基板１０ｂの裏面側（図１（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　図１（ａ）に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１－２と、ＰＤ５－１とメモリー部６との間であって、半導体基板１０ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１－１と、ＰＤ５－２とメモリー部６との間であって、半導体基板１０ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１－３と、を有して形成される。蓋部１－２は、半導体基板１０ｂに対して略平行に形成され、埋め込み部１－１及び１－３は、蓋部１－２に対して略直交する方向に延在するように所定の深さまで形成されている。埋め込み部１－１（第１埋め込み部）は、ＰＤ５－１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されているため、半導体基板１０ｂを貫通していない。一方、埋め込み部１－３（第２埋め込み部）は、ＰＤ５－１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されていないため（転送領域以外）、半導体基板１０ｂを貫通してよい。図１（ａ）中では、埋め込み部１－３は、半導体基板１０ｂを貫通し、半導体基板１０ｂの表面側（光入射側とは反対側）を絶縁する絶縁膜（酸化膜）１１まで到達している。なお、ＰＤ５－２で生じた電荷の転送先のメモリーは、図１（ａ）には図示されていないが、ＰＤ５－２の右側に配されるメモリー部（ＭＥＭ）である。
　固体撮像素子１０は、光電変換部（ＰＤ５－１及び５－２）に光が入射する側である半導体基板１０ｂの裏面側（半導体基板１０ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図１（ａ）に示されるように、光入射側（図１（ａ）中の上部）から順に、遮光部１の蓋部１－２と、高誘電率材料膜４と、反射防止膜１０とピニング膜９とがこの順で配されている。
　図１（ａ）を参照すると、遮光部１（埋め込み部１－１及び埋め込み部１－３）は、高誘電率材料膜４に埋め込まれて形成されている。例えば、遮光部１（埋め込み部１－１及び埋め込み部１－３、並びに蓋部１－２）は、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されている。そして、高誘電率材料膜４は、例えば、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
　凹部構造２は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造２は、蓋部１－２の下部を起点として、高誘電率材料膜４を掘り込んで形成されている。凹部構造２は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造２は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図１（ａ）に示されるように、固体撮像素子１０に凹部構造２が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子１０の暗時特性が改善され得る。
＜３．第２の実施形態（固体撮像素子の例２）＞
　本技術に係る第２の実施形態（固体撮像素子の例２）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部は半導体基板内に形成され、シリコン層は半導体基板内に有しており、該遮光部が、該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第２の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。
　本技術に係る第２の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜を少なくとも備える。本技術に係る第１の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜とシリコン層とをこの順で掘り込んで形成される。シリコン層はＰ＋層でよい。
　本技術に係る第２の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第２の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜とシリコン層（例えば、Ｐ＋層）とを、この順で掘り込んで形成されるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第２の実施形態の固体撮像素子の暗時特性が改善され得る。
　図１（ｂ）に、本技術に係る第２の実施形態の固体撮像素子２０の断面図を示す。具体的には、図１（ｂ）には、固体撮像素子２０が備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第１の実施形態の固体撮像素子２０は、半導体基板２０ｂの表面側（図１（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板２０ｂの裏面側（図１（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　図１（ｂ）に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１－２と、ＰＤ５－１とメモリー部６との間であって、半導体基板２０ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１－１と、ＰＤ５－２とメモリー部６との間であって、半導体基板２０ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１－３と、を有して形成される。蓋部１－２は、半導体基板２０ｂに対して略平行に形成され、埋め込み部１－１及び１－３は、蓋部１－２に対して略直交する方向に延在するように所定の深さまで形成されている。埋め込み部１－１（第１埋め込み部）は、ＰＤ５－１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されているため、半導体基板２０ｂを貫通していない。一方、埋め込み部１－３（第２埋め込み部）は、ＰＤ５－１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されていないため（転送領域以外）、半導体基板２０ｂを貫通してよい。図１（ｂ）中では、埋め込み部１－３は、半導体基板２０ｂを貫通し、半導体基板２０ｂの表面側（光入射側とは反対側）を絶縁する絶縁膜（酸化膜）１１まで到達している。なお、ＰＤ５－２で生じた電荷の転送先のメモリーは、図１（ｂ）には図示されていないが、ＰＤ５－２の右側に配されるメモリー部（ＭＥＭ）である。
　固体撮像素子２０は、光電変換部（ＰＤ５－１及び５－２）に光が入射する側である半導体基板２０ｂの裏面側（半導体基板２０ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図１（ｂ）に示されるように、光入射側（図１（ｂ）中の上部）から順に、遮光部１の蓋部１－２と、高誘電率材料膜４と、反射防止膜１０とピニング膜９とがこの順で配されている。
　図１（ｂ）を参照すると、遮光部１（埋め込み部１－１及び埋め込み部１－３）は、高誘電率材料膜４に埋め込まれて形成されている。例えば、遮光部１（埋め込み部１－１及び埋め込み部１－３、並びに蓋部１－２）は、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されている。そして、高誘電率材料膜４は、例えば、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
　凹部構造３は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造３は、蓋部１－２の下部を起点として、高誘電率材料膜４と、ＰＴ層１０とピニング膜９とＰ＋層（シリコン層）７とをこの順で掘り込んで形成されている。凹部構造３は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造３は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図１（ｂ）に示されるように、固体撮像素子２０に凹部構造３が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子２０の暗時特性が改善され得る。
　次に、図７（ａ）に、本技術に係る第２の実施形態の固体撮像素子５０の平面図を示す。具体的には、図７（ａ）には、固体撮像素子５０の８画素分（４画素（行）×２画素（列））が示されている。図７（ａ）は、固体撮像素子５０の８画素分について、例えば、図１に示される凹部構造２又は凹部構造３を光入射側から見た鳥観図である。
　固体撮像素子５０について、１画素分の画素５０ａを用いて詳細に説明をする。画素５０ａは、蓋部５４と埋め込み部５５及び５６とから構成される遮光部と、メモリー部（不図示）と、複数画素間であって連続的である（ライン状の）凹部構造５１と、ＰＤ５３とを含んで構成されている。図１で説明したように、メモリー部は遮光部の蓋部５４の下部に位置しているので、メモリー部は不図示とした。埋め込み部５５（図７（ａ）中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図７（ａ）中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、メモリー部（不図示）に転送される。
　連続的な（ライン状）の凹部構造５１は、行方向の複数画素間で（図７（ａ）中では４画素分が示されている。）連続的に配置されて、凹部構造の群が形成されている。
　図７（ｂ）に、本技術に係る第２の実施形態の固体撮像素子６０の平面図を示す。具体的には、図７（ｂ）には、固体撮像素子６０の８画素分（４画素（行）×２画素（列））が示されている。図７（ｂ）は、固体撮像素子６０の８画素分について、例えば、図１に示される凹部構造２又は凹部構造３を光入射側から見た鳥観図である。
　固体撮像素子６０について、画素６０ａを用いて詳細に説明をする。画素６０ａは、蓋部５４と埋め込み部５５及び５６とから構成される遮光部と、メモリー部（不図示）と、凹部構造５５－１と、ＰＤ５３とを含んで構成されている。固体撮像素子６０では、凹部構造は画素毎に非連続的に含まれており、図７（ｂ）中では８画素分が示されているので、凹部構造は合計８個分（凹部構造５５－１～５５－８）が図示されている。図１で説明したように、メモリー部は遮光部の蓋部５４の下部に位置しているので、メモリー部は不図示とした。埋め込み部５５（図７（ａ）中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図７（ａ）中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、メモリー部（不図示）に転送される。
　非連続的な凹部構造５５－１～５５－８は、画素毎に非連続的に配置されて、凹部構造の群が形成されている。凹部構造の群（非連続的な凹部構造５５－１～５５－８の全体的な凹部構造）は、画素の対称性に合わせて配置されている。ここでいう対称性とは画素が画素６０ａと画素６０ｂとのように左右対称の配置になっている場合、凹部構造５５－１と５５－２とも左右対称に配置されていることを示す。
　図９（ａ）に、本技術に係る第２の実施形態の固体撮像素子５００における有効画素領域５０１と無効領域５０２とを示す。図９（ｂ）は、有効画素領域５０１の８画素分について、例えば、図１に示される凹部構造２又は凹部構造３を光入射側から見た拡大平面図（鳥観図）（有効画素領域５００－１）である。図９（ｃ）は、図９（ｂ）に示されるＡ－Ｂ線に沿った断面図であり、有効画素領域５０１のメモリー部６の周辺部の拡大断面図（有効画素領域５００－２）である。図９（ｂ）に示されるＡ－Ｂ線のＡ側とＢ側とは、図９（Ｃ）に示されるＡ側とＢ側とに対応する。図９（ｄ）は、無効領域５０２について、光入射側から見た拡大平面図（鳥観図）（無効領域５００－３）である。図９（ｅ）は、無効領域５０２の拡大断面図（無効領域５００－４）である。
　図９（ｅ）に示されるように、無効領域６００－４において、遮光メタル５００－４－１は、埋め込み部５００－４－１ａ及び蓋部５００－４－１ｂから構成されている。図９（ｄ）（光入射側から見た拡大平面図）を参照すると、埋め込み部５００－３－２（図９（ｅ）中の５００－４－１ａに相当）は、蓋部５００－３－１（図９（ｅ）中の５００－４－１ｂに相当）の略中心部に位置している。
　蓋部５００－４－１ｂは、Ｐ＋層５００－４－３（Ｐ型の半導体領域）とＮ－層５００－４－４ａ及び５００－４－４ｂ（Ｎ型の半導体領域）とから構成されている半導体基板に対して略平行に形成されている。埋め込み部５００－４－１ａは、蓋部５００－４－１ｂの下部を起点として、高誘電率材料膜５００－４－２と、Ｐ＋層（シリコン層）５００－４－３とをこの順で掘り込んで形成されている。すなわち、埋め込み部（遮光メタル）５００－４－１ａとＰ＋層（シリコン層）５００－４－３とは接触（接続）して導通し、グランド（ＧＮＤ）に落とすことができる。遮光部１（遮光メタル）の電気的安定性の為、有効画素領域５０１の外（画角外周）の無効領域５０２で遮光メタル５００－４－１とシリコンのＰ＋層５００－４－３とを接続させて導通させてグランド（ＧＮＤ）に落としている。
　さらに、図９（ｃ）を参照すると、凹部構造３及びＰ＋層（シリコン層）７も、接触（接続）して導通しているので、有効画素領域５０１の各画素で、グランド（ＧＮＤ）に落とすことができる。結果として、本技術に係る第２の実施形態の固体撮像素子では、暗時特性値が有効画素領域内で均一に保ち得る。
　図１０を用いて、本技術に係る第２の実施形態の固体撮像素子について説明をする。図１０は、半導体基板（ＰＤ）及びゲートの平面レイアウト図である。図１０には、固体撮像素子９０の４画素分が示されている。固体撮像素子９０について、画素９０ａを用いて詳細に説明をする。
　画素９０ａは、ＰＤ５３とメモリー部（ＭＥＭ）５８と、ＴＲＸゲート６０と、ＴＲＧゲート５９と、ＴＲＹゲート６１と、遮光部の埋め込み部５５（図１０中のグレー領域）と、埋め込み部５６（図１０中の黒領域）とを少なくとも含んで構成されている。
　埋め込み部５５（図１０中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図１０中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、矢印Ｐ方向にメモリー部５８に転送される。そして、ＴＲＸゲート６０は、ＰＤ５３からメモリー部５８への電荷の転送を制御するために設けられている。ＴＲＧゲート５９は、メモリー部５８から浮遊拡散領域（ＦＤ）に電荷を転送させるために設けられている。なお、浮遊拡散領域（ＦＤ）は、画素９０ａと図１０中の左隣の画素とで共有されている。ＴＲＹゲート６１は、メモリー部５８の領域からＰＤ５３の領域に電荷が逆流するのを防止するために設けられている。
　図１１～図１２は、本技術に係る第２の実施形態の固体撮像素子の製造方法の一例を示す断面図である。以下、図１１～図１２を用いて、本技術に係る第２の実施形態の固体撮像素子の製造方法の一例を説明する。
　まず、図１１を用いて、本技術に係る第２の実施形態の固体撮像素子の製造方法の例を説明する。
　図１１（ａ）において、Ｓｉ基板（半導体基板）７０５に、表面側（光入射側とは反対側）から、順に、ＰＤ７０４と、メモリー部７０２と、ゲート７０１と、配線層７００とが積層される。
　図１１（ｂ）において、図１１（ａ）で形成された積層体を反転して、支持基板７０６（ロジック基板でもよい。）を貼合せて、Ｓｉ基板（半導体基板）７０５（及びＰ＋層７０３）を薄肉化する。
　図１１（ｃ）において、Ｓｉ基板（半導体基板）７０５（及びＰ＋層７０３）を掘り込み、縦溝部７１０～７１２を形成し、ピニング膜７０９と反射防止膜７０８と高誘電率材料膜７０７とをこの順で成膜をする。高誘電率材料膜７０７は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて積層して平坦化する。
　図１１（ｄ）において、メモリー部７０２の上部の高誘電率材料膜７０７と、反射防止膜７０８と、ピニング膜７０９と、Ｐ＋層７０３とを、この順で、フォトレジスト及びエッチングを用いて掘り込んで、凹部７１３を形成する。
　次に、図１２を用いて、本技術に係る第２の実施形態の固体撮像素子の製造方法の例を説明する。
　図１２（ａ）において、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、メタル（例えば、タングステン）を成膜して、遮光部の蓋部７１４及び埋め込み部７１６～７１８、並びに凹部構造７１５を形成する。そして、フォトレジスト及びエッチングを用いて、光入射のために、ＰＤ７０４の上部を開口して開口領域Ｒを形成する。なお、メモリー部７０２を遮光する領域は遮光領域Ｔで示されている、
　最後に、図１２（ｂ）において、通常の方法を用いて、カラーフィルタ層７２０とオンチップレンズ７１９をこの順で積層して、遮光部７２４（蓋部７２２と、埋め込み部７２１及び７２３とから構成されている。）と、凹部構造７２５とを備える固体撮像素子１００が製造される。
　なお、上記で説明をした本技術に係る第２の実施形態の固体撮像素子の製造方法は、本技術に係る第１の実施形態の固体撮像素子及び後述する本技術に係る第３～８の実施形態の固体撮像素子を製造するときに用いられ得る。
＜４．第３の実施形態（固体撮像素子の例３）＞
　本技術に係る第３の実施形態（固体撮像素子の例３）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部は半導体基板内に形成され、シリコン層は半導体基板内に有しており、該遮光部が、該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第２の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。本技術に係る第３の実施形態の固体撮像素子が有する少なくとも１つの凹部構造は、例えば、本技術に係る第２の実施形態の固体撮像素子が有する少なくとも１つの凹部構造よりも幅広である。
　本技術に係る第３の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜を少なくとも備える。本技術に係る第３の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜とシリコン層とをこの順で掘り込んで形成される。シリコン層はＰ＋層でよい。
　本技術に係る第３の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第３の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜とシリコン層（例えば、Ｐ＋層）とを、この順で掘り込んで形成されて、少なくとも１つの凹部構造が幅広であるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第３の実施形態の固体撮像素子の暗時特性が改善され得る。
　図２（ａ）に、本技術に係る第３の実施形態の固体撮像素子３０の断面図を示す。具体的には、図２（ａ）には、固体撮像素子３０が備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第３の実施形態の固体撮像素子３０は、半導体基板３０ｂの表面側（図２（ａ）の下側）に配線層（不図示）が設けられ、半導体基板３０ｂの裏面側（図２（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　図２（ａ）に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１－２と、ＰＤ５－１とメモリー部６との間であって、半導体基板３０ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１－１と、ＰＤ５－２とメモリー部６との間であって、半導体基板３０ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１－３と、を有して形成される。蓋部１－２は、半導体基板３０ｂに対して略平行に形成され、埋め込み部１－１及び１－３は、蓋部１－２に対して略直交する方向に延在するように所定の深さまで形成されている。埋め込み部１－１（第１埋め込み部）は、ＰＤ５－１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されているため、半導体基板３０ｂを貫通していない。一方、埋め込み部１－３（第２埋め込み部）は、ＰＤ５－１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されていないため（転送領域以外）、半導体基板３０ｂを貫通してよい。図２（ａ）中では、埋め込み部１－３は、半導体基板３０ｂを貫通し、半導体基板３０ｂの表面側（光入射側とは反対側）を絶縁する絶縁膜（酸化膜）１１まで到達している。なお、ＰＤ５－２で生じた電荷の転送先のメモリーは、図２（ａ）には図示されていないが、ＰＤ５－２の右側に配されるメモリー部（ＭＥＭ）である。
　固体撮像素子３０は、光電変換部（ＰＤ５－１及び５－２）に光が入射する側である半導体基板３０ｂの裏面側（半導体基板３０ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図２（ａ）に示されるように、光入射側（図２（ａ）中の上部）から順に、遮光部１の蓋部１－２と、高誘電率材料膜４と、反射防止膜１０とピニング膜９とがこの順で配されている。
　図２（ａ）を参照すると、遮光部１（埋め込み部１－１及び埋め込み部１－３）は、高誘電率材料膜４に埋め込まれて形成されている。例えば、遮光部１（埋め込み部１－１及び埋め込み部１－３、並びに蓋部１－２）は、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されている。そして、高誘電率材料膜４は、例えば、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
　凹部構造１４は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１４は、蓋部１－２の下部を起点として、高誘電率材料膜４と、ＰＴ層１０とピニング膜９とＰ＋層（シリコン層）７とをこの順で掘り込んで形成されている。凹部構造１４の幅（図２（ａ）中の左右方向の長さ）は前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）よりも大きく、凹部構造１４の幅の長さは、埋め込み部１－１を覆う高誘電率材料膜４の右端部にあるピニング膜９から、埋め込み部１－３を覆う高誘電率材料膜４の左端部にあるピニング膜９までの長さと略一致している。凹部構造１４は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１４は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図２（ａ）に示されるように、固体撮像素子３０に幅広の凹部構造１４が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０の暗時特性が改善され得る。
　図２（ｂ）に、本技術に係る第３の実施形態の固体撮像素子４０の断面図を示す。具体的には、図２（ｂ）には、固体撮像素子４０が備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第３の実施形態の固体撮像素子４０は、半導体基板４０ｂの表面側（図２（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板４０ｂの裏面側（図２（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　図２（ｂ）に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１－２と、ＰＤ５－１とメモリー部６との間であって、半導体基板４０ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１－１と、ＰＤ５－２とメモリー部６との間であって、半導体基板４０ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１－３と、を有して形成される。蓋部１－２は、半導体基板４０ｂに対して略平行に形成され、埋め込み部１－１及び１－３は、蓋部１－２に対して略直交する方向に延在するように所定の深さまで形成されている。埋め込み部１－１（第１埋め込み部）は、ＰＤ５－１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されているため、半導体基板４０ｂを貫通していない。一方、埋め込み部１－３（第２埋め込み部）は、ＰＤ５－１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されていないため（転送領域以外）、半導体基板４０ｂを貫通してよい。図２（ｂ）中では、埋め込み部１－３は、半導体基板４０ｂを貫通し、半導体基板４０ｂの表面側（光入射側とは反対側）を絶縁する絶縁膜（酸化膜）１１まで到達している。なお、ＰＤ５－２で生じた電荷の転送先のメモリーは、図２（ｂ）には図示されていないが、ＰＤ５－２の右側に配されるメモリー部（ＭＥＭ）である。
　固体撮像素子４０は、光電変換部（ＰＤ５－１及び５－２）に光が入射する側である半導体基板４０ｂの裏面側（半導体基板４０ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図２（ｂ）に示されるように、光入射側（図２（ｂ）中の上部）から順に、遮光部１の蓋部１－２と、高誘電率材料膜４と、反射防止膜１０とピニング膜９とがこの順で配されている。
　図２（ｂ）を参照すると、遮光部１（埋め込み部１－１及び埋め込み部１－３）は、高誘電率材料膜４に埋め込まれて形成されている。例えば、遮光部１（埋め込み部１－１及び埋め込み部１－３、並びに蓋部１－２）は、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されている。そして、高誘電率材料膜４は、例えば、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
　凹部構造１５は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１５は、蓋部１－２の下部を起点として、高誘電率材料膜４と、ＰＴ層１０とピニング膜９とＰ＋層（シリコン層）７とをこの順で掘り込んで形成されている。凹部構造１５の幅（図２（ｂ）中の左右方向の長さ）は前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）及び前述した凹部構造１４の幅（図２（ａ）中の左右方向の長さ）よりも大きく、凹部構造１５の幅の長さは、埋め込み部１－１の右端部から、埋め込み部１－３の左端部までの長さと略一致している。凹部構造１５は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１５は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図２（ｂ）に示されるように、固体撮像素子４０に幅広の凹部構造１５が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０の暗時特性が改善され得る。
　図８（ａ）に、本技術に係る第３の実施形態の固体撮像素子７０の平面図を示す。具体的には、図８（ａ）には、固体撮像素子７０の８画素分（４画素（行）×２画素（列））が示されている。図８（ａ）は、固体撮像素子７０の８画素分について、例えば、図２に示される凹部構造１４又は凹部構造１５、より明確には、図２（ｂ）に示される凹部構造１５を光入射側（図２中の上側）から見た鳥観図である。
　固体撮像素子７０について、画素７０ａを用いて詳細に説明をする。画素７０ａは、蓋部５４と埋め込み部５５及び５６とから構成される遮光部と、メモリー部（不図示）と、幅広であって複数画素間で連続的である（ライン状の）凹部構造５６と、ＰＤ５３とを含んで構成されている。図２（ａ）で説明したように、メモリー部は遮光部の蓋部５４の下部に位置しているので、メモリー部は不図示とした。埋め込み部５５（図８（ａ）中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図８（ａ）中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、メモリー部（不図示）に転送される。
　幅広である連続的な（ライン状の）凹部構造５６は、行方向の複数画素間で（図８（ａ）中では４画素分が示されている。）連続的に配置されて、凹部構造の群が形成されている。
　図８（ｂ）に、本技術に係る第３の実施形態の固体撮像素子８０の平面図を示す。具体的には、図８（ｂ）には、固体撮像素子８０の８画素分（４画素（行）×２画素（列））が示されている。図８（ｂ）は、固体撮像素子８０の８画素分について、例えば、図２（ｂ）に示される凹部構造１５を光入射側（図２（ｂ）中の上側）から見た鳥観図である。
　固体撮像素子８０について、画素８０ａを用いて詳細に説明をする。画素８０ａは、蓋部５４と埋め込み部５５及び５６とから構成される遮光部と、メモリー部（不図示）と、幅広である凹部構造５７－１と、ＰＤ５３とを含んで構成されている。固体撮像素子８０では、幅広である凹部構造は画素毎に非連続的に含まれており、図８（ｂ）中では８画素分が示されているので、幅広である凹部構造は合計８個分（幅広である凹部構造５７－１～５７－８）で図示されている。図２（ｂ）で説明したように、メモリー部は遮光部の蓋部５４の下部に位置しているので、メモリー部は不図示とした。埋め込み部５５（図８（ｂ）中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図８（ｂ）中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、メモリー部（不図示）に転送される。
　幅広である凹部構造５７－１～５７－８は、画素毎に非連続的に配置されて、凹部構造の群が形成されている。凹部構造の群（幅広である非連続的な凹部構造５７－１～５７－８の全体の凹部構造）は、画素の対称性に合わせて配置されている。ここでいう対称性とは画素が画素８０ａと画素８０ｂのように左右対称の配置になっている場合、凹部構造５７－１と５７－２も左右対称に配置されていることを示す。
　なお、本技術に係る第３の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１～第２の実施形態の固体撮像素子の欄で説明した内容（図面の説明の内容を含めて）がそのまま適用され得る。
＜５．第４の実施形態（固体撮像素子の例４）＞
　本技術に係る第４の実施形態（固体撮像素子の例４）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第１の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。本技術に係る第４の実施形態の固体撮像素子が有する少なくとも１つの凹部構造は、例えば、本技術に係る第１の実施形態の固体撮像素子が有する少なくとも１つの凹部構造よりも幅広である。
　本技術に係る第４の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜を少なくとも備える。本技術に係る第１の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜を掘り込んで形成される。
　本技術に係る第４の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第４の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜を掘り込んで形成されて、少なくとも１つの凹部構造が幅広であるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第４の実施形態の固体撮像素子の暗時特性が改善され得る。
　図３（ａ）に、本技術に係る第４の実施形態の固体撮像素子３０Ａの断面図を示す。具体的には、図３（ａ）には、固体撮像素子３０Ａが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第４の実施形態の固体撮像素子３０Ａは、半導体基板３０ｂの表面側（図３（ａ）の下側）に配線層（不図示）が設けられ、半導体基板３０ｂの裏面側（図３（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　凹部構造１４０は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１４は、蓋部１－２の下部を起点として、高誘電率材料膜４を掘り込んで形成されている。凹部構造１４０の幅（図２（ａ）中の左右方向の長さ）は前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）よりも大きく、凹部構造１４０の幅の長さは、埋め込み部１－１を覆う高誘電率材料膜４の右端部から、埋め込み部１－３を覆う高誘電率材料膜４の左端部までの長さと略一致している。凹部構造１４０は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１４０は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図３（ａ）に示されるように、固体撮像素子３０Ａに幅広の凹部構造１４０が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０Ａの暗時特性が改善され得る。
　図３（ｂ）に、本技術に係る第４の実施形態の固体撮像素子４０Ａの断面図を示す。具体的には、図３（ｂ）には、固体撮像素子４０Ａが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第４の実施形態の固体撮像素子４０Ａは、半導体基板４０ｂの表面側（図３（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板４０ｂの裏面側（図３（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　凹部構造１５０は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１５は、蓋部１－２の下部を起点として、高誘電率材料膜４を掘り込んで形成されている。凹部構造１５０の幅（図３（ｂ）中の左右方向の長さ）は前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）及び前述した凹部構造１４０の幅（図３（ａ）中の左右方向の長さ）よりも大きく、凹部構造１５０の幅の長さは、埋め込み部１－１の右端部から、埋め込み部１－３の左端部までの長さと略一致している。凹部構造１５０は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１５０は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図３（ｂ）に示されるように、固体撮像素子４０Ａに幅広の凹部構造１５０が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子４０Ａの暗時特性が改善され得る。
　なお、本技術に係る第４の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１～第３の実施形態の固体撮像素子の欄で説明した内容（図面の説明の内容を含めて）がそのまま適用され得る。
　＜６．第５の実施形態（固体撮像素子の例５）＞
　本技術に係る第５の実施形態（固体撮像素子の例５）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第５の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。
　本技術に係る第５の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜と反射防止膜とを少なくとも備える。本技術に係る第５の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜と反射防止膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜及び反射防止膜を掘り込んで形成される。
　本技術に係る第５の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第５の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜及び反射防止膜を掘り込んで形成されるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）と反射防止膜とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第５の実施形態の固体撮像素子の暗時特性が改善され得る。
　図４（ａ）に、本技術に係る第５の実施形態の固体撮像素子１０Ａの断面図を示す。具体的には、図４（ａ）には、固体撮像素子１０Ａが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第５の実施形態の固体撮像素子１０Ａは、半導体基板１０ｂの表面側（図４（ａ）の下側）に配線層（不図示）が設けられ、半導体基板１０ｂの裏面側（図４（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　図４（ａ）に示されるように、凹部構造２００は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造２００は、蓋部１－２の下部を起点として、高誘電率材料膜４及び反射防止膜１０を掘り込んで形成されている。凹部構造２００は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造２００は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図４（ａ）に示されるように、固体撮像素子１０Ａに凹部構造２００が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）と反射防止膜１０とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子１０Ａの暗時特性が改善され得る。
　なお、本技術に係る第５の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１～第２の実施形態の固体撮像素子の欄で説明した内容がそのまま適用され得る。
　＜７．第６の実施形態（固体撮像素子の例６）＞
　本技術に係る第６の実施形態（固体撮像素子の例６）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第５の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。
　本技術に係る第６の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜と反射防止膜とピニング膜とを少なくとも備える。本技術に係る第６の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜と反射防止膜とピニング膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜、反射防止膜及びピニング膜を掘り込んで形成される。
　本技術に係る第６の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第６の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜、反射防止膜及びピニング膜を掘り込んで形成されるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）と反射防止膜とピニング膜とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第６の実施形態の固体撮像素子の暗時特性が改善され得る。
　図４（ｂ）に、本技術に係る第６の実施形態の固体撮像素子２０Ａの断面図を示す。具体的には、図４（ｂ）には、固体撮像素子２０Ａが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第１の実施形態の固体撮像素子２０Ａは、半導体基板１０ｂの表面側（図４（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板１０ｂの裏面側（図４（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　図４（ｂ）に示されるように、凹部構造３００は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造３００は、蓋部１－２の下部を起点として、高誘電率材料膜４及び反射防止膜１０及びピニング膜９とを掘り込んで形成されている。凹部構造３００は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造３００は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図４（ｂ）に示されるように、固体撮像素子２０Ａに凹部構造３００が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）と反射防止膜１０ピニング膜９とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子２０Ａの暗時特性が改善され得る。
　なお、本技術に係る第６の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１～第２の実施形態の固体撮像素子の欄で説明した内容がそのまま適用され得る。
＜８．第７の実施形態（固体撮像素子の例７）＞
　本技術に係る第７の実施形態（固体撮像素子の例７）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第７の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。本技術に係る第７の実施形態の固体撮像素子が有する少なくとも１つの凹部構造は、例えば、本技術に係る第５の実施形態の固体撮像素子が有する少なくとも１つの凹部構造よりも幅広である。
　本技術に係る第７の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜と反射防止膜とを少なくとも備える。本技術に係る第５の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜と反射防止膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜及び反射防止膜を掘り込んで形成される。
　本技術に係る第７の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第７の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜及び反射防止膜を掘り込んで形成されて、少なくとも１つの凹部構造が幅広であるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）と反射防止膜とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第７の実施形態の固体撮像素子の暗時特性が改善され得る。
　図５（ａ）に、本技術に係る第７の実施形態の固体撮像素子３０Ｂの断面図を示す。具体的には、図５（ａ）には、固体撮像素子３０Ｂが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第７の実施形態の固体撮像素子３０Ｂは、半導体基板３０ｂの表面側（図５（ａ）の下側）に配線層（不図示）が設けられ、半導体基板３０ｂの裏面側（図５（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　凹部構造１４１は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１４１は、蓋部１－２の下部を起点として、高誘電率材料膜４及び反射防止膜１０を掘り込んで形成されている。凹部構造１４１の幅（図５（ａ）中の左右方向の長さ）は、例えば、前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）よりも大きく、凹部構造１４１の幅の長さは、埋め込み部１－１を覆う高誘電率材料膜４の右端部にあるピニング膜９から、埋め込み部１－３を覆う高誘電率材料膜４の左端部にあるピニング膜９までの長さと略一致している。凹部構造１４１は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１４０は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図５（ａ）に示されるように、固体撮像素子３０Ｂに幅広の凹部構造１４１が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）と反射防止膜１０とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０Ｂの暗時特性が改善され得る。
　図５（ｂ）に、本技術に係る第７の実施形態の固体撮像素子４０Ｂの断面図を示す。具体的には、図５（ｂ）には、固体撮像素子４０Ｂが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第７の実施形態の固体撮像素子４０Ｂは、半導体基板４０ｂの表面側（図５（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板４０ｂの裏面側（図５（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　凹部構造１５１は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１５１は、蓋部１－２の下部を起点として、高誘電率材料膜４及び反射防止膜１０を掘り込んで形成されている。凹部構造１５１の幅（図５（ｂ）中の左右方向の長さ）は、例えば、前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）及び前述した凹部構造１４１の幅（図５（ａ）中の左右方向の長さ）よりも大きく、凹部構造１５１の幅の長さは、埋め込み部１－１の右端部から、埋め込み部１－３の左端部までの長さと略一致している。凹部構造１５１は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１５１は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図５（ｂ）に示されるように、固体撮像素子４０Ｂに幅広の凹部構造１５１が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）と反射防止膜１０とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子４０Ｂの暗時特性が改善され得る。
　なお、本技術に係る第７の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１～第３の実施形態の固体撮像素子の欄で説明した内容（図面の説明の内容を含めて）がそのまま適用され得る。
＜９．第８の実施形態（固体撮像素子の例８）＞
　本技術に係る第８の実施形態（固体撮像素子の例８）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第５の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。本技術に係る第８の実施形態の固体撮像素子が有する少なくとも１つの凹部構造は、例えば、本技術に係る第６の実施形態の固体撮像素子が有する少なくとも１つの凹部構造よりも幅広である。
　本技術に係る第８の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜と反射防止膜とピニング膜とを少なくとも備える。本技術に係る第８の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜と反射防止膜とピニング膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜、反射防止膜及びピニング膜を掘り込んで形成される。
　本技術に係る第８の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第８の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜、反射防止膜及びピニング膜を掘り込んで形成されて、少なくとも１つの凹部構造が幅広であるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）と反射防止膜とピニング膜とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第８の実施形態の固体撮像素子の暗時特性が改善され得る。
　図６（ａ）に、本技術に係る第８の実施形態の固体撮像素子３０Ｃの断面図を示す。具体的には、図６（ａ）には、固体撮像素子３０Ｃが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第８の実施形態の固体撮像素子３０Ｃは、半導体基板３０ｂの表面側（図６（ａ）の下側）に配線層（不図示）が設けられ、半導体基板３０ｂの裏面側（図６（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　凹部構造１４２は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１４２は、蓋部１－２の下部を起点として、高誘電率材料膜４、反射防止膜１０及びピニング膜９を掘り込んで形成されている。凹部構造１４２の幅（図６（ａ）中の左右方向の長さ）は、例えば、前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）よりも大きく、凹部構造１４２の幅の長さは、埋め込み部１－１を覆う高誘電率材料膜４の右端部にあるピニング膜９から、埋め込み部１－３を覆う高誘電率材料膜４の左端部にあるピニング膜９までの長さと略一致している。凹部構造１４２は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１４０は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図６（ａ）に示されるように、固体撮像素子３０Ｃに幅広の凹部構造１４２が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）と反射防止膜１０とピニング膜９とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０Ｃの暗時特性が改善され得る。
　図６（ｂ）に、本技術に係る第８の実施形態の固体撮像素子４０Ｃの断面図を示す。具体的には、図６（ｂ）には、固体撮像素子４０Ｃが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第８の実施形態の固体撮像素子４０Ｃは、半導体基板４０ｂの表面側（図６（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板４０ｂの裏面側（図６（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
　凹部構造１５２は、埋め込み部１－１と埋め込み部１－３との間であって、埋め込み部１－１及び埋め込み部１－３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１５２は、蓋部１－２の下部を起点として、高誘電率材料膜４及び反射防止膜１０とピニング膜９とを掘り込んで形成されている。凹部構造１５２の幅（図６（ｂ）中の左右方向の長さ）は、例えば、前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）及び前述した凹部構造１４２の幅（図６（ａ）中の左右方向の長さ）よりも大きく、凹部構造１５２の幅の長さは、埋め込み部１－１の右端部から、埋め込み部１－３の左端部までの長さと略一致している。凹部構造１５２は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１５２は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
　図６（ｂ）に示されるように、固体撮像素子４０Ｃに幅広の凹部構造１５２が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１－２）と反射防止膜１０とピニング膜９とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子４０Ｃの暗時特性が改善され得る。
　なお、本技術に係る第８の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１～第３の実施形態の固体撮像素子の欄で説明した内容（図面の説明の内容を含めて）がそのまま適用され得る。
＜１０．第９の実施形態（電子機器の例）＞
　本技術に係る第９の実施形態の電子機器は、固体撮像素子が搭載されて、該固体撮像素子が、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、電子機器である。
　例えば、本技術に係る第９の実施形態の電子機器は、本技術に係る第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子が搭載された電子機器である。
　＜１１．本技術を適用した固体撮像素子の使用例＞
　図１５は、イメージセンサとしての本技術に係る第１～第８の実施形態の固体撮像素子の使用例を示す図である。
　上述した第１～第８の実施形態の固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図１５に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第９の実施形態の電子機器）に、第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラプルカメラ等の、スポーツの用に供される装置に、第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
　次に、本技術に係る第１～第８の実施形態の固体撮像素子の使用例を具体的に説明する。例えば、上述で説明をした第１～第８の実施形態のいずれか１つの実施形態の固体撮像素子は、固体撮像素子１０１として、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１６に、その一例として、電子機器１０２（カメラ）の概略構成を示す。この電子機器１０２は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像素子１０１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像素子１０１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
　光学系３１０は、被写体からの像光（入射光）を固体撮像素子１０１の画素部１０１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像素子１０１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像素子１０１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像素子１０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄｏｕｔは、メモリーなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
　なお、本技術に係る実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　また、本技術は、以下のような構成も取ることができる。
［１］
　受光した光を電荷に変換する光電変換部と、
　該光電変換部から転送された電荷を保持するメモリー部と、
　光を遮光する遮光部と、を備え、
　該光電変換部及び該メモリー部が半導体基板内に形成され、
　該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、
　該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、
　該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子。
［２］
　前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備え、
　光入射側から前記蓋部と該高誘電率材料膜とがこの順で配され、
　前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜を掘り込んで形成される、［１］に記載の固体撮像素子。
［３］
　前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備え、
　光入射側から前記蓋部と該高誘電率材料膜とがこの順で配され、
　前記半導体基板にはシリコン層を有しており、
　前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜と該シリコン層とを掘り込んで形成される、［１］に記載の固体撮像素子。
［４］
　前記シリコン層がＰ＋層である、［３］に記載の固体撮像素子。
［５］
　前記少なくとも１つの凹部構造と前記Ｐ＋層とを接続させてグランド（ＧＮＤ）に落とす、［４］に記載の固体撮像素子。
［６］
　行列状に複数の画素が配列され、該画素毎に前記少なくとも１つの凹部構造が形成され、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で連続的に配置された凹部構造の群が形成される、［１］から［５］のいずれか１つに記載の固体撮像素子。
［７］
　前記連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置される、［６］に記載の固体撮像素子。
［８］
　行列状に複数の画素が配列され、該画素毎に前記少なくとも１つの凹部構造が形成され、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で非連続的に配置された凹部構造の群が形成される、［１］から［５］のいずれか１つに記載の固体撮像素子。
［９］
　前記非連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置される、［８］に記載の固体撮像素子。
［１０］
　固体撮像素子が搭載されて、
　該固体撮像素子が、
　受光した光を電荷に変換する光電変換部と、
　該光電変換部から転送された電荷を保持するメモリー部と、
　光を遮光する遮光部と、を備え、
　該光電変換部及び該メモリー部が半導体基板内に形成され、
　該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、
　該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、
　電子機器。
［１１］
　［１］から［９］のいずれか１つに記載の固体撮像素子が搭載された、電子機器。
　１・・・遮光部、２，３、１４、１５、１４０～１４２、１５０～１５２、２００、３００・・・凹部構造、４・・・高誘電率材料膜、５（５－１、５－２）・・・ＰＤ（光電変換部：フォトダイオード）、６・・メモリー部（電荷保持部）、１０、２０、３０、３０Ａ、３０Ｂ、３０Ｃ、４０、４０Ａ、４０Ｂ、４０Ｃ、５０，６０、７０、９０、１００、５００、６００、１０００・・・固体撮像素子

Claims (10)

  1. 　受光した光を電荷に変換する光電変換部と、
    　該光電変換部から転送された電荷を保持するメモリー部と、
    　光を遮光する遮光部と、を備え、
    　該光電変換部及び該メモリー部が半導体基板内に形成され、
    　該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、
    　該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、
    該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子。
  2. 　前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備え、
    　光入射側から前記蓋部と該高誘電率材料膜とがこの順で配され、
    　前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜を掘り込んで形成される、請求項１に記載の固体撮像素子。
  3. 　前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備え、
    　光入射側から前記蓋部と該高誘電率材料膜とがこの順で配され、
    　前記半導体基板にはシリコン層を有しており、
    　前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜と該シリコン層とを掘り込んで形成される、請求項１に記載の固体撮像素子。
  4. 　前記シリコン層がＰ＋層である、請求項３に記載の固体撮像素子。
  5. 　前記少なくとも１つの凹部構造と前記Ｐ＋層とを接続させてグランド（ＧＮＤ）に落とす、請求項４に記載の固体撮像素子。
  6. 　行列状に複数の画素が配列され、該画素毎に前記少なくとも１つの凹部構造が形成され、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で連続的に配置された凹部構造の群が形成される、請求項１に記載の固体撮像素子。
  7. 　前記連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置される、請求項６に記載の固体撮像素子。
  8. 　行列状に複数の画素が配列され、該画素毎に前記少なくとも１つの凹部構造が形成され、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で非連続的に配置された凹部構造の群が形成される、請求項１に記載の固体撮像素子。
  9. 　前記非連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置される、請求項８に記載の固体撮像素子。
  10. 　固体撮像素子が搭載されて、
    　該固体撮像素子が、
    　受光した光を電荷に変換する光電変換部と、
    　該光電変換部から転送された電荷を保持するメモリー部と、
    　光を遮光する遮光部と、を備え、
    　該光電変換部及び該メモリー部が半導体基板内に形成され、
    　該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、
    　該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、
    　該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、
    　電子機器。
PCT/JP2019/029978 2018-09-06 2019-07-31 固体撮像素子及び電子機器 WO2020049904A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/271,245 US11948953B2 (en) 2018-09-06 2019-07-31 Solid-state imaging device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018166680A JP2020043098A (ja) 2018-09-06 2018-09-06 固体撮像素子及び電子機器
JP2018-166680 2018-09-06

Publications (1)

Publication Number Publication Date
WO2020049904A1 true WO2020049904A1 (ja) 2020-03-12

Family

ID=69723120

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/029978 WO2020049904A1 (ja) 2018-09-06 2019-07-31 固体撮像素子及び電子機器

Country Status (3)

Country Link
US (1) US11948953B2 (ja)
JP (1) JP2020043098A (ja)
WO (1) WO2020049904A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022085593A (ja) * 2020-11-27 2022-06-08 シャープセミコンダクターイノベーション株式会社 固体撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2016032001A (ja) * 2014-07-28 2016-03-07 株式会社東芝 半導体装置の製造方法
WO2018008614A1 (ja) * 2016-07-06 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6052353B2 (ja) 2015-07-31 2016-12-27 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2016032001A (ja) * 2014-07-28 2016-03-07 株式会社東芝 半導体装置の製造方法
WO2018008614A1 (ja) * 2016-07-06 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器

Also Published As

Publication number Publication date
US11948953B2 (en) 2024-04-02
JP2020043098A (ja) 2020-03-19
US20210399038A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US11862655B2 (en) Solid-state imaging device having through electrode provided therein and electronic apparatus incorporating the solid-state imaging device
US10236311B2 (en) Solid-state imaging element and electronic device to improve quality of an image
US10636826B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
CN111430385B (zh) 摄像元件和摄像装置
US20180234651A1 (en) Solid-state image sensor, imaging device, and electronic device
KR102641556B1 (ko) 고체 이미지 센서, 및 전자 장치
US20180240847A1 (en) Imaging element and method of manufacturing the same, and electronic apparatus
US20160093659A1 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
KR20180008394A (ko) 고체 촬상 장치 및 그 제조 방법 및 전자 기기
US10868068B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US10665629B2 (en) Imaging device for reducing luminace unevenness
JP6984687B2 (ja) 固体撮像素子、および電子装置
CN108352395B (zh) 固态摄像装置和电子设备
WO2016052249A1 (ja) 固体撮像素子および製造方法、並びに電子機器
KR102651415B1 (ko) 이미지 센서 및 그 동작방법
KR102653045B1 (ko) 고체 촬상 소자, 및 전자 장치
US20180324369A1 (en) Solid-state image pickup device, manufacturing method therefor, and electronic apparatus
US8618623B2 (en) Solid-state image pickup device and method for manufacturing same, and image pickup apparatus
WO2020049904A1 (ja) 固体撮像素子及び電子機器
US11350051B2 (en) Solid-state imaging element and electronic device
JP6775977B2 (ja) 光電変換装置、及び撮像システム
US20140110771A1 (en) Solid-state imaging device and semiconductor device
US20220217294A1 (en) Imaging device
CN107431078B (zh) 固体摄像元件和电子设备
CN113474893A (zh) 摄像元件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19856892

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19856892

Country of ref document: EP

Kind code of ref document: A1