CN113474893A - 摄像元件 - Google Patents

摄像元件 Download PDF

Info

Publication number
CN113474893A
CN113474893A CN202080016264.XA CN202080016264A CN113474893A CN 113474893 A CN113474893 A CN 113474893A CN 202080016264 A CN202080016264 A CN 202080016264A CN 113474893 A CN113474893 A CN 113474893A
Authority
CN
China
Prior art keywords
plug
pixel electrode
semiconductor substrate
pixel
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080016264.XA
Other languages
English (en)
Inventor
山田隆善
佐藤好弘
野田泰史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN113474893A publication Critical patent/CN113474893A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开的一个方式所涉及的摄像元件具备半导体基板和多个像素。多个像素中的各个像素包括：第1光电转换层、第1像素电极、对半导体基板与第1像素电极进行电连接的第1插塞、第2光电转换层、第2像素电极、以及对半导体基板与第2像素电极进行电连接的第2插塞。在从半导体基板的法线方向观察时，在多个像素之中的第1像素以及与第1像素相邻的多个第2像素中，第1插塞及第2插塞之中的最近的插塞间的距离为像素间距的1/2以上。

Description

摄像元件
技术领域
本公开涉及摄像元件。
背景技术
以往，利用了光电转换的摄像元件被广泛使用。
专利文献1公开了具有多个光电转换膜的摄像元件。
在先技术文献
专利文献
专利文献1:日本特开2005-268471号公报
发明内容
本发明所要解决的课题
摄像元件的1个课题在于提高画质。
用于解决课题的手段
本公开的一个方式所涉及的摄像元件具备：
半导体基板；以及
多个像素。
所述多个像素中的各个像素包括：
第1光电转换层，将光转换为第1电荷；
第1像素电极，收集所述第1电荷；
第1插塞，对所述半导体基板与所述第1像素电极进行电连接；
第2光电转换层，被配置在所述第1光电转换层与所述半导体基板之间，将光转换为第2电荷；
第2像素电极，收集所述第2电荷；以及
第2插塞，对所述半导体基板与所述第2像素电极进行电连接。
所述多个像素包括第1像素以及与所述第1像素相邻的多个第2像素。
在从所述半导体基板的法线方向观察时，在所述第1像素及所述多个第2像素中，所述第1插塞及所述第2插塞之中的最近的插塞间的距离为像素间距的1/2以上，所述像素间距是所述第1像素的中心与所述多个第2像素各自的中心之间的距离之中的最短的距离。
发明效果
根据本公开的技术，能够提高画质。
附图说明
图1是本公开的第1实施方式所涉及的摄像装置的构成图。
图2是图1所示的摄像元件的截面图。
图3A是表示对第1实施方式所涉及的摄像元件从半导体基板的法线方向观察时的像素电极及插塞的配置的图。
图3B是表示特定的像素中的像素电极及插塞的配置的图。
图4A是表示变形例1所涉及的像素电极及插塞的配置的图。
图4B是表示变形例1的特定的像素中的像素电极及插塞的配置的图。
图4C是表示变形例1的特定的像素中的像素电极及插塞的其他配置的图。
图5A是表示变形例2所涉及的像素电极及插塞的配置的图。
图5B是表示变形例2的特定的像素中的像素电极及插塞的配置的图。
图6A是表示变形例3所涉及的像素电极及插塞的配置的图。
图6B是表示变形例3的特定的像素中的像素电极及插塞的配置的图。
图7A是表示变形例4所涉及的像素电极及插塞的配置的图。
图7B是表示变形例4的特定的像素中的像素电极及插塞的配置的图。
图8A是本公开的第2实施方式所涉及的摄像元件的构成图。
图8B是表示对第2实施方式所涉及的摄像元件从半导体基板的法线方向观察时的像素电极及插塞的配置的图。
图8C是表示特定的像素中的像素电极及插塞的配置的图。
图9A是表示变形例5所涉及的像素电极及插塞的配置的图。
图9B是表示变形例5的特定的像素中的像素电极及插塞的配置的图。
图10A是本公开的第3实施方式所涉及的摄像元件的构成图。
图10B是表示对第3实施方式所涉及的摄像元件从半导体基板的法线方向观察时的像素电极及插塞的配置的图。
图10C是表示特定的像素中的像素电极及插塞的配置的图。
图11A是本公开的第4实施方式所涉及的摄像元件的截面图。
图11B是表示对第4实施方式所涉及的摄像元件从半导体基板的法线方向观察时的像素电极、插塞及光电二极管的配置的图。
图12是表示本公开的第5实施方式所涉及的摄像元件的特定的像素中的像素电极及插塞的配置的图。
图13A是正六边形的像素电极的平面图。
图13B是正八边形的像素电极的平面图。
图14是本公开的第6实施方式所涉及的摄像元件的截面图。
具体实施方式
(作为本公开的基础的知识)
摄像元件例如具有半导体基板及在其上方配置的光电转换膜。近年来，为了实现像素的进一步的高密度化，像专利文献1所公开的那样，提出了具有多个光电转换膜的层叠构造的摄像元件。
本发明人们针对阻碍摄像元件的画质提高的原因进行了探讨。结果，发现了存在如下问题。
摄像元件具有对像素电极与半导体基板进行连接的插塞。随着像素的高密度化，插塞间的串扰变得明显。插塞间的串扰造成要得到的图像中的混色。例如，如果在像R(红)与G(绿)、G与B(蓝)、B与R那样不同的颜色所对应的插塞间发生串扰，则被摄体与得到的图像之间的颜色的差异变得显著。抑制插塞间的串扰对于提高画质是有益的。
可以预测，插塞间的串扰在具有专利文献1所公开的构造的摄像元件中变得明显。
本公开提供用于抑制插塞间的串扰的技术。
(本公开所涉及的一个方式的概要)
本公开的第1方式所涉及的摄像元件具备：
半导体基板；以及
多个像素。
所述多个像素中的各个像素包括：
第1光电转换层，将光转换为第1电荷；
第1像素电极，收集所述第1电荷；
第1插塞，对所述半导体基板与所述第1像素电极进行电连接；
第2光电转换层，被配置在所述第1光电转换层与所述半导体基板之间，将光转换为第2电荷；
第2像素电极，收集所述第2电荷；
第2插塞，对所述半导体基板与所述第2像素电极进行电连接。
所述多个像素包括第1像素以及与所述第1像素相邻的多个第2像素。
在从所述半导体基板的法线方向观察时，在所述第1像素及所述多个第2像素中，所述第1插塞及所述第2插塞之中的最近的插塞间的距离为像素间距的1/2以上，所述像素间距是所述第1像素的中心与所述多个第2像素各自的中心之间的距离之中的最短的距离。
根据第1方式，在第1像素、与所述第1像素相邻的多个第2像素中，插塞相互充分分离，因此能够抑制第1像素、与所述第1像素相邻的多个第2像素中的插塞间的串扰。结果，能够抑制要得到的图像中的混色。
也可以是，所述多个像素沿着第1方向以及与所述第1方向垂直的第2方向以二维排列，
所述多个第2像素包括：
在所述第1方向上与所述第1像素相邻的像素；
在与所述第1方向相反的方向上与所述第1像素相邻的像素；
所述第2方向上与所述第1像素相邻的像素；
在与所述第2方向相反的方向上与所述第1像素相邻的像素；
在所述第1方向与所述第2方向之间的第3方向上与所述第1像素相邻的像素；
在与所述第3方向相反的方向上与所述第1像素相邻的像素；
在与所述第3方向垂直的第4方向上与所述第1像素相邻的像素；以及
在与所述第4方向相反的方向上与所述第1像素相邻的像素。
在本公开的第2方式中，例如也可以是，在第1方式所涉及的摄像元件中，在从所述半导体基板的所述法线方向观察时，所述多个像素各自中的所述第1插塞与所述第2插塞的距离为所述像素间距的1/2以上。根据这样的构成，能够进一步抑制像素中的插塞间的串扰。
在本公开的第3方式中，例如也可以是，在第1或者第2方式所涉及的摄像元件中，所述多个像素中的各个像素还包括：第3光电转换层，被配置在所述第2光电转换层与所述半导体基板之间，将光转换为第3电荷；第3像素电极，收集所述第3电荷；以及第3插塞，对所述半导体基板与所述第3像素电极进行电连接。3层构造适于形成全彩图像。
在本公开的第4方式中，例如也可以是，在第3方式所涉及的摄像元件中，在从所述半导体基板的所述法线方向观察时，所述多个像素各自中的所述第1插塞与所述第3插塞的距离为所述像素间距的1/2以上。根据这样的构成，能够进一步抑制像素中的插塞间的串扰。
在本公开的第5方式中，例如也可以是，在第3或者第4方式所涉及的摄像元件中，在从所述半导体基板的所述法线方向观察时，所述多个像素各自中的所述第2插塞与所述第3插塞的距离为所述像素间距的1/2以上。根据这样的构成，能够进一步抑制像素中的插塞间的串扰。
在本公开的第6方式中，例如也可以是，在第3至第5方式中任1个所涉及的摄像元件中，在从所述半导体基板的法线方向观察时，在所述多个像素各自中，所述第1插塞与所述第2插塞的距离比所述第1插塞与所述第3插塞的距离长，而且比所述第2插塞与所述第3插塞的距离长。根据这样的构成，能够更有效地抑制串扰。
在本公开的第7方式中，例如也可以是，第1至第6方式中任1个所涉及的摄像元件还具备：屏蔽电极，在所述第1像素与所述多个第2像素各自之间，被保持为一定的电位。根据这样的构成，能够进一步抑制相邻的像素中的插塞间的串扰。
本公开的第8方式所涉及的摄像元件具备：
半导体基板；
第1光电转换层，将光转换为第1电荷；
第1像素电极，收集所述第1电荷；
第1插塞，对所述半导体基板与所述第1像素电极进行电连接；
第2光电转换层，被配置在所述第1光电转换层与所述半导体基板之间，将光转换为第2电荷；
第2像素电极，收集所述第2电荷；以及
第2插塞，对所述半导体基板与所述第2像素电极进行电连接；
所述第1像素电极具有长边和短边，
在从所述半导体基板的法线方向观察时，所述第1插塞与所述第2插塞的距离比所述第1像素电极的所述长边长。
根据第8方式，在各像素中，第1插塞与第2插塞之间的耦合所引起的串扰得到抑制。结果，能够抑制要得到的图像中的混色。
在本公开的第9方式中，例如也可以是，第8方式所涉及的摄像元件还具备：第3光电转换层，被配置在所述第2光电转换层与所述半导体基板之间，将光转换为第3电荷；第3像素电极，收集所述第3电荷；以及第3插塞，对所述半导体基板与所述第3像素电极进行电连接。3层构造适于形成全彩图像。
在本公开的第10方式中，例如也可以是，在第9方式所涉及的摄像元件中，所述第3插塞被配置在作为包含所述第3像素电极的重心的区域的中心区域。根据这样的构成，与第3插塞连接的电荷积蓄区域及晶体管的设计自由度得到提高。
本公开的第11方式所涉及的摄像元件具备：
半导体基板；
第1光电转换层，将光转换为第1电荷；
第1像素电极，收集所述第1电荷；
第2光电转换层，被配置在所述第1光电转换层与所述半导体基板之间，将光转换为第2电荷；以及
第2像素电极，收集所述第2电荷；
所述第2像素电极具有多个边，
在从所述半导体基板的法线方向观察时，所述第1像素电极与所述第2像素电极偏离所述第2像素电极的所述多个边各自的长度的1/2以上配置。
根据第11方式，不用对第2光电转换层设置缺口或者通孔，就能够抑制插塞间的串扰或者电荷积蓄区域间的串扰。
在本公开的第12方式中，例如也可以是，第11方式所涉及的摄像元件还具备对所述半导体基板与所述第1像素电极进行电连接的第1插塞，所述第1插塞被配置在作为包含所述第1像素电极的重心的区域的中心区域。根据这样的构成，无需对第2像素电极设置供第1插塞插通的通孔。
在本公开的第13方式中，例如也可以是，第11或者第12方式所涉及的摄像元件还具备对所述半导体基板与所述第2像素电极进行电连接的第2插塞。
在本公开的第14方式中，例如也可以是，在第1至第13方式中任1个所涉及的摄像元件中，所述第1插塞与所述第2插塞被配置在所述第1像素电极中的相互对角的位置。根据这样的构成，能够更有效地抑制插塞间的串扰。
在本公开的第15方式中，例如也可以是，在第1至第14方式中任1个所涉及的摄像元件中，所述第1像素电极包括：第1积蓄电极，使所述第1电荷积蓄于所述第1光电转换层；以及第1读出电极，经由所述第1插塞，与所述半导体基板电连接，所述第2像素电极包括：第2积蓄电极，使所述第2电荷积蓄于所述第2光电转换层；以及第2读出电极，经由所述第2插塞，与所述半导体基板电连接。
本公开的第16方式所涉及的摄像元件具备：
半导体基板；以及
多个像素，
所述多个像素中的各个像素具有：
第1光电转换层；
第1像素电极，收集由所述第1光电转换层生成的电荷；
第1插塞，对所述半导体基板与所述第1像素电极进行电连接；
第2光电转换层，被配置在所述第1光电转换层与所述半导体基板之间；
第2像素电极，收集由所述第2光电转换层生成的电荷；以及
第2插塞，对所述半导体基板与所述第2像素电极进行电连接，
在从所述半导体基板的法线方向观察所述摄像元件时，在相邻的所述像素中，最近的插塞间的距离为像素间距的1/2以上。
根据第16方式，在相邻的像素中，插塞相互充分分离，因此能够抑制相邻的像素中的插塞间的串扰。结果，能够抑制要得到的图像中的混色。
以下，关于本公开的实施方式参照附图进行说明。本公开不限定于以下的实施方式。
(第1实施方式)
图1表示了本公开的第1实施方式所涉及的摄像装置100A的构成。摄像装置100A具备摄像元件100。摄像元件100具备半导体基板1及多个像素10。多个像素10被设置在半导体基板1之上。各像素10被半导体基板1支承。像素10的一部分也可以由半导体基板1构成。
半导体基板1可以是包含各种电子电路的电路基板。半导体基板1例如由Si基板构成。
各像素10包括光电转换部12。光电转换部12接受光的入射并产生正的电荷及负的电荷、典型的是空穴-电子对。光电转换部12包括被配置在半导体基板1的上方的至少1个光电转换层。在图1中，各像素10的光电转换部12在空间上相互分离地被示出。但是，这不过是为了便于说明。多个像素10的光电转换部12可以相互不空开间隔而在半导体基板1之上连续地配置。换言之，在相邻的像素间，光电转换部12可以相互被电连接。
在图1中，像素10以m行n列的多个行及多个列排列。m及n相互独立，表示1以上的整数。像素10通过在半导体基板1上例如以2维排列，从而形成摄像区域。在以平面图观察摄像装置100A时，摄像元件100可以被规定为光电转换层所存在的区域。
在以m行n列排列的像素中，如果将存在于x行y列的像素表现为(x，y)，则与(x，y)相邻的像素由(x-1，y-1)、(x，y-1)、(x+1，y-1)、(x-1，y)、(x+1，y)、(x-1，y+1)、(x，y+1)、(x+1，y+1)表现。在此，x表现m以下的自然数，y表现n以下的自然数。
像素10的数量及配置不特别限定。在图1中，各像素10的中心位于正方格子的格点上。多个像素10也可以被配置为各像素10的中心位于三角格子、六角格子等的格点上。通过将像素10以1维排列，可以将摄像元件100用作线传感器。
摄像装置100A具有被形成于半导体基板1的周边电路。
周边电路包括垂直扫描电路52及水平信号读出电路54。周边电路可以附加地包括控制电路56及电压供给电路58。周边电路也可以还包括信号处理电路、输出电路等。各电路被设置在半导体基板1之上。周边电路的一部分也可以被配置在与形成了像素10的半导体基板1不同的其他基板上。
垂直扫描电路52也称为行扫描电路。与多个像素10的各行对应地设置地址信号线44，地址信号线44与垂直扫描电路52连接。与多个像素10的各行对应地设置的信号线不限定于地址信号线44，在垂直扫描电路52上，可以按多个像素10的每行连接多个种类的信号线。水平信号读出电路54也称为列扫描电路。与多个像素10的各列对应地设置垂直信号线45，垂直信号线45与水平信号读出电路54连接。
控制电路56受理从摄像装置100A的外部赋予的指令数据、时钟等，对摄像装置100A的整体进行控制。典型地，控制电路56具有定时发生器，向垂直扫描电路52、水平信号读出电路54、电压供给电路58等供给驱动信号。控制电路56例如可以通过包含1个以上处理器的微控制器实现。控制电路56的功能既可以通过通用的处理电路与软件的组合来实现，也可以通过为了进行这样的处理而特殊化的硬件来实现。
电压供给电路58经由电压线48向各像素10供给规定的电压。电压供给电路58不限定于特定的电源电路，也可以是将从电池等电源供给的电压转换为规定的电压的电路，也可以是生成规定的电压的电路。电压供给电路58也可以是上述的垂直扫描电路52的一部分。构成周边电路的这些电路可以被配置在摄像元件100的外侧的周边区域R2。
图2表示了摄像元件100的截面。
各像素10具有多个光电转换层。多个光电转换层包括第1光电转换层121、第2光电转换层122及第3光电转换层123。第1光电转换层121可以是多个像素10共用的单一的层。第2光电转换层122可以是多个像素10共用的单一的层。第3光电转换层123可以是多个像素10共用的单一的层。但是，第1光电转换层121、第2光电转换层122及第3光电转换层123各自也可以按每个像素被划分。“多个像素共用”，意味着在特定的像素和与该特定的像素相邻的至少1个像素间被共用。
第1光电转换层121、第2光电转换层122及第3光电转换层123由光电转换材料构成。光电转换材料典型地是有机材料。
第1光电转换层121收集与第1波段的光对应的电荷(第1电荷)。第2光电转换层122收集与第2波段的光对应的电荷(第2电荷)。第3光电转换层123收集与第3波段的光对应的电荷(第3电荷)。第1波段例如是蓝色的光的波段。第1光电转换层121由对蓝色的光具有灵敏度的材料构成。第2波段例如是绿色的光的波段。第2光电转换层122由对绿色的光具有灵敏度的材料构成。第3波段例如是红色的光的波段。第3光电转换层123由对红色的光具有灵敏度的材料构成。
在本实施方式中，第1光电转换层121、第2光电转换层122、第3光电转换层123及半导体基板1按照该顺序排列。在半导体基板1的法线方向上，在第1光电转换层121与半导体基板1之间配置有第2光电转换层122。在半导体基板1的法线方向上，在第2光电转换层122与半导体基板1之间配置有第3光电转换层123。第1光电转换层121、第2光电转换层122及第3光电转换层123的排列顺序不限定于该顺序。
各像素10还具有多个像素电极。多个像素电极包括第1像素电极13、第2像素电极14及第3像素电极15。第1像素电极13与第1光电转换层121电连接。第2像素电极14与第2光电转换层122电连接。第3像素电极15与第3光电转换层123电连接。
第1像素电极13及第2像素电极14是针对可见光以及/或者近红外光具有透光性的透明电极。透明电极由像ITO(氧化铟锡(Indium Tin Oxide))那样的透明导电性氧化物制造。第3像素电极15是针对可见光以及/或者近红外光不具有透光性的非透明电极。作为非透明电极的材料，可以举出金属、金属氧化物、金属氮化物、导电性多晶硅等。
在本说明书中，“具有透光性”，意味着特定的波段的光的透射率为40％以上。可见光的波段例如是400nm至780nm。近红外光的波段例如是780nm至2000nm。透射率可以通过日本工业标准JIS R3106(1998)中规定的方法计算。
在第1像素电极13与第2像素电极14之间设置有绝缘层8。在第3像素电极15与半导体基板1之间设置有绝缘层9。绝缘层8及9由SiO 2等绝缘材料构成。
各像素10还具有多个对置电极。多个对置电极包括第1对置电极17及第2对置电极18。第1对置电极17及第2对置电极18各自被多个像素10共用。第1对置电极17及第2对置电极18各自是针对可见光以及/或者近红外光具有透光性的透明电极。
第1对置电极17与第1像素电极13对应地设置。第1光电转换层121被夹在第1对置电极17与第1像素电极13之间。第2对置电极18与第2像素电极14及第3像素电极15对应地设置。第2光电转换层122被夹在第2对置电极18与第2像素电极14之间。第3光电转换层123被夹在第2对置电极18与第3像素电极15之间。第1对置电极17与第1光电转换层121电连接。第2对置电极18与第2光电转换层122电连接。第2对置电极18与第3光电转换层123电连接。
在本实施方式中，由第2对置电极18向第2光电转换层122及第3光电转换层123这双方施加电压。但是，第2对置电极18也可以构成为仅向第2光电转换层122施加电压。在该情况下，也可以设置向第3光电转换层123施加电压的第3对置电极。
各像素10也可以具备微透镜。微透镜可以配置为构成摄像元件100的表面。微透镜对每1个像素10既可以配置1个也可以配置多个。微透镜也可以配置为聚光于以平面图观察摄像元件100时的第1像素电极13与第2像素电极14的重叠区域。
各像素10还具有多个插塞。各插塞在半导体基板1的法线方向上延伸。多个插塞包括第1插塞31、第2插塞32及第3插塞33。第1插塞31对半导体基板1与第1像素电极13进行电连接。第2插塞32对半导体基板1与第2像素电极14进行电连接。第3插塞33对半导体基板1与第3像素电极15进行电连接。
第1插塞31、第2插塞32及第3插塞33由导电性材料制造。作为导电性材料，可以举出金属、金属氧化物、金属氮化物、导电性多晶硅等。
半导体基板1具有多个电荷积蓄区域。电荷积蓄区域也可以是像素10的一部分。各电荷积蓄区域是n型或者p型的杂质区域。多个电荷积蓄区域包括第1电荷积蓄区域3、第2电荷积蓄区域4及第3电荷积蓄区域5。第1插塞31对第1电荷积蓄区域3与第1像素电极13进行电连接。第2插塞32对第2电荷积蓄区域4与第2像素电极14进行电连接。第3插塞33对第3电荷积蓄区域5与第3像素电极15进行电连接。
半导体基板1也可以具有用于读出第1电荷积蓄区域3、第2电荷积蓄区域4及第3电荷积蓄区域5中积蓄的电荷或者将积蓄的电荷复位的多个晶体管。
像素电极也可以经由贯通半导体基板的插塞以及半导体基板的下方的布线层，与电荷积蓄区域电连接。
在本说明书中，“上方”及“下方”以光的行进方向为基准来决定。靠近光的入射面的一侧为“上方”，远离光的入射面的一侧为“下方”。
如果向摄像元件10照射光，则在第1光电转换层121、第2光电转换层122及第3光电转换层123中生成电子-空穴对。
例如，如果以第1对置电极17的电位高于第1像素电极13的电位的方式向第1对置电极17与第1像素电极13之间施加了电压，则作为正的电荷的空穴被收集至第1像素电极13，作为负的电荷的电子被收集至第1对置电极17。第1像素电极13中收集的空穴被积蓄于第1插塞31及第1电荷积蓄区域3。
如果以第2对置电极18的电位高于第2像素电极14的电位的方式向第2对置电极18与第2像素电极14之间施加了电压，则作为正的电荷的空穴被收集至第2像素电极14，作为负的电荷的电子被收集至第2对置电极18。第2像素电极14中收集的空穴被积蓄于第2插塞32及第2电荷积蓄区域4。
如果以第2对置电极18的电位高于第3像素电极15的电位的方式向第2对置电极18与第3像素电极15之间施加了电压，则作为正的电荷的空穴被收集至第3像素电极15，作为负的电荷的电子被收集至第2对置电极18。第3像素电极15中收集的空穴被积蓄于第3插塞33及第3电荷积蓄区域5。
在像素电极与光电转换层之间，也可以设置有阻碍暗时电荷向像素电极流入的阻碍层。
本实施方式的摄像元件100具有多层构造。“多层”意味着在半导体基板1的法线方向上存在多个光电转换层。通过多层构造，能够充分确保像素电极的面积，因此有利于提高像素的灵敏度。在本实施方式中，存在3个光电转换层即第1光电转换层121、第2光电转换层122及第3光电转换层123，因此可以说摄像元件100具有3层构造。第1光电转换层121、第2光电转换层122及第3光电转换层123典型地具有相互不同的光电转换特性。
根据具有3层构造的摄像元件100，3层光电转换层可以包括对蓝色的光具有灵敏度的光电转换层、对绿色的光具有灵敏度的光电转换层、以及对红色的光具有灵敏度的光电转换层。因此，3层构造适于形成全彩图像。
以下，关于用于抑制插塞间的串扰的插塞配置进行说明。在本说明书中，插塞以2个、3个或者4个相互不同的符号表示。
本实施方式的说明不仅可以适用于具有3层构造的摄像元件100，也可以适用于具有2层构造的摄像元件。第3光电转换层123、第3像素电极15及第3插塞33可以是任意的要素。在本实施方式的说明被适用于具有2层构造的摄像元件的情况下，与第3光电转换层123、第3像素电极15及第3插塞33相关的说明被去除。
图3A表示了在对摄像元件100从半导体基板1的法线方向观察时的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置。换言之，图3A是第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33向与半导体基板1的法线方向垂直的平面的投影图。
在本说明书中，对摄像元件100从半导体基板1的法线方向观察，与以平面图观察摄像元件100是同义的。
为了避开上层的插塞，根据需要使下层的像素电极缺口。具体而言，第1像素电极13为矩形。第2像素电极14具有供第1插塞31插通的缺口。第3像素电极15具有供第1插塞31插通的缺口以及供第2插塞32插通的缺口。根据这样的构成，能够确保供第1插塞31及第2插塞32插通的空间，并且最大限度地确保第2像素电极14及第3像素电极15的面积。由此，能够使各像素电极具有相同程度的灵敏度。在本实施方式中，第1像素电极13的面积比第2像素电极14的面积大。第2像素电极14的面积比第3像素电极15的面积大。位于最上层的第1像素电极13不具有缺口。第1像素电极13例如具有正方形的形状。
在从半导体基板1的法线方向观察摄像元件100时，在相互相邻的多个像素10中，最近的插塞间的距离Lc为像素间距L的1/2以上。距离Lc的上限不特别限定。距离Lc比像素间距L小。在将从多个像素10中任意选出的像素10定义为第1像素，且将与第1像素相邻的多个像素10定义为多个第2像素时，在第1像素及多个第2像素中，最近的插塞间的距离为像素间距的1/2以上。
如图3A所示，在相互相邻的多个像素10中，最近的插塞是第2插塞32及第3插塞33。第2插塞32与第3插塞33的距离由距离Lc表现。“插塞间的距离”意味着插塞的中心与插塞的中心之间的距离。平面图中的插塞的形状不限于圆形。因此，“插塞的中心”意味着插塞的重心。“像素间距”意味着像素10的反复周期。像素间距L相当于相邻的2个像素10的中心间的距离。像素10的反复周期与特定的插塞间的距离一致。例如，任意的第1插塞31与距该第1插塞31最近的第1插塞31之间的距离等于像素间距L。第2插塞32的位置与第3插塞33的位置也可以相互替换。
根据本实施方式，在相互相邻的多个像素10中，插塞相互充分分离，因此能够抑制相互相邻的多个像素10中的插塞间的串扰。结果，能够抑制要得到的图像中的混色。
在半导体基板1与第3光电转换层123之间也可以设置有布线层。在设置有布线层的情况下，第1插塞31、第2插塞32及第3插塞33各自也可以经由布线层与第1电荷积蓄区域3、第2电荷积蓄区域4及第3电荷积蓄区域5电连接。在第1插塞31、第2插塞32及第3插塞33经由布线层分别与第1电荷积蓄区域3、第2电荷积蓄区域4及第3电荷积蓄区域5连接的情况下，“插塞间的距离”意味着将像素电极与布线层连接的部分彼此的距离。
在相互相邻的多个像素10中，第1插塞31与第2插塞32的距离La为像素间距L的1/2以上，例如比距离Lc大。在相互相邻的多个像素10中，第1插塞31与第3插塞33的距离Lb为像素间距L的1/2以上，例如比距离Lc大。也就是说，在相互相邻的多个像素10中，第1插塞31与第2插塞32或者第3插塞33之间的距离被充分确保。第1插塞31比第2插塞32长，且比第3插塞33长。第1插塞31是最长的插塞，容易受到串扰的影响。通过充分确保第1插塞31与第2插塞32或者第3插塞33的距离，能够最大限度地得到抑制串扰的效果。
其中，第1插塞31的位置与第2插塞32的位置也可以相互替换。第1插塞31的位置与第3插塞33的位置也可以相互替换。也就是说，在相邻的像素10中，最近的插塞也可以是第1插塞31及第3插塞33，也可以是第1插塞31及第2插塞32。
相互相邻的多个像素10中的第1插塞31与第2插塞32的距离La也可以比相互相邻的多个像素10中的第1插塞31与第3插塞33距离Lb长，两者也可以相等。
在本实施方式的摄像元件100中，除了摄像元件100的最外周部存在的像素10是特定的像素10的情况，与特定的像素10相邻的像素10存在8个。这也适用于其他实施方式。
图3B表示了摄像元件100的特定的像素10中的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置。在本实施方式中，像素10中的第1插塞31与第2插塞32的距离Lα为像素间距L的1/2以上。根据这样的构成，能够进一步抑制像素10中的插塞间的串扰。结果，能够抑制要得到的图像中的混色。
在本实施方式中，进而，像素10中的第1插塞31与第3插塞33的距离Lβ为像素间距L的1/2以上。根据这样的构成，能够进一步抑制像素10中的插塞间的串扰。结果，能够抑制要得到的图像中的混色。
在本实施方式中，进而，像素10中的第2插塞32与第3插塞33的距离Lγ为像素间距L的1/2以上。根据这样的构成，能够进一步抑制像素10中的插塞间的串扰。结果，能够抑制要得到的图像中的混色。
第1插塞31是最长的插塞，第2插塞32比第3插塞33长。因此，第1插塞31与第2插塞32之间的串扰的影响大。如果以满足Lα＞Lβ及Lα＞Lγ的关系的方式配置各插塞，则能够更有效地抑制串扰。
在相互相邻的多个像素10间，也可以设置有被保持为一定的电位的屏蔽电极。通过屏蔽电极，能够进一步抑制相互相邻的多个像素10中的插塞间的串扰。
在半导体基板1的法线方向上，第1电荷积蓄区域3可以被配置在与第1插塞31重叠的位置。同样，第2电荷积蓄区域4可以被配置在与第2插塞32重叠的位置。第3电荷积蓄区域5可以被配置在与第3插塞33重叠的位置。根据这样的构成，也可以抑制电荷积蓄区域间的耦合所引起的串扰。
(变形例1)
图4A表示了变形例1所涉及的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置。图4B表示了变形例1的特定的像素中的像素电极及插塞的配置。根据本变形例，在相互相邻的多个像素10中，最近的插塞间的距离Lc为像素间距L的1/2以上。在相互相邻的多个像素10中，最近的插塞是第2插塞32及第3插塞33。第2插塞32与第3插塞33的距离由距离Lc表现。在相互相邻的多个像素10中，第1插塞31与第2插塞32的距离La等于距离Lc。也就是说，在相互相邻的多个像素10中，距离La也是最近的插塞间的距离。在相互相邻的多个像素10中，第1插塞31与第3插塞33的距离Lb也为像素间距L的1/2以上。
如图4B所示，在本变形例中，第1像素电极13与第2像素电极14偏离第2像素电极14的1边的长度W的1/2以上配置。换言之，第1插塞31与第2插塞32的距离F为W/2以上。第1像素电极13的重心的位置及第2像素电极14的重心的位置相互偏离。根据这样的构成，不用对第2光电转换层122设置缺口或者通孔，就能够抑制插塞间的串扰或者电荷积蓄区域间的串扰。
详细而言，第1像素电极13在平面图中具有正方形的形状。在第1像素电极13的中心区域配置有第1插塞31。第2像素电极14在平面图中具有正方形的形状。在第2像素电极13的中心区域配置有第2插塞32。以第1插塞31在第2像素电极14的范围外通过的方式决定了第1像素电极13及第2像素电极14的位置关系。根据这样的构成，无需对第2像素电极14设置供第1插塞31插通的通孔。“像素电极的中心区域”意味着在以平面图观察像素电极时的包含像素电极的重心且具有一定大小的区域。具体而言，在像素电极在平面图中具有大致矩形的形状时，以被分割而成的区域各自的面积相等的方式将像素电极分割为9个矩形的区域。在9个矩形的区域之中包含像素电极的重心的区域为中心区域。在像素电极设置有缺口等时，包围像素电极的最小的四边形可以被分割为9个。像素电极的重心可以是包围像素电极的最小的四边形的重心。
也可以在第1像素电极13的中心配置有第1插塞31。换言之，在以平面图观察摄像元件100时，第1像素电极13的中心也可以与第1插塞31重叠。“像素电极的中心”可以是在以平面图观察像素电极时的像素电极的重心。
在本说明书中，“以平面图观察”与从半导体基板1的法线方向观察摄像元件100是同义的。
与第1像素电极13及第2像素电极14同样，第3像素电极15在平面图中具有正方形的形状。在第3像素电极15的中心区域配置有第3插塞33。以第1插塞31及第2插塞32在第3像素电极15的范围外通过的方式，决定了第1像素电极13、第2像素电极14及第3像素电极15的位置关系。根据这样的构成，无需对第3像素电极33设置供第1插塞31及第2插塞32插通的通孔。第1插塞31、第2插塞32及第3插塞33各自被配置在正三角形的顶点。第1插塞31与第3插塞33的距离也等于距离F。第2插塞32与第3插塞33的距离也等于距离F。
也可以在第3像素电极15的中心配置有第3插塞33。换言之，在以平面图观察摄像元件100时，第3像素电极15的中心也可以与第3插塞33重叠。
第1像素电极13与第3像素电极14偏离第2像素电极14的1边的长度W的1/2以上配置。第2像素电极14与第3像素电极15偏离第2像素电极14的1边的长度W的1/2以上配置。第1像素电极13的重心的位置、第2像素电极14的重心的位置及第3像素电极15的重心的位置相互偏离。
图4C表示了变形例1的特定的像素中的像素电极及插塞的其他配置。在图4C所示的例子中，第1像素电极13与第2像素电极14也偏离第2像素电极14的1边的长度W的1/2以上配置。换言之，第1插塞31与第2插塞32的距离F为W/2以上。
在半导体基板1的法线方向上，特定的像素10的上层的像素电极与相邻的像素10的下层的像素电极重叠。根据图4C所示的例子，能够增加各像素电极的面积。
(变形例2)
图5A表示了变形例2所涉及的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置。图5B表示了变形例2的特定的像素中的像素电极及插塞的配置。根据本变形例，在相互相邻的多个像素10中，最近的插塞间的距离为像素间距L的1/2以上。根据本变形例，相互相邻的多个像素10中的插塞间距离等于L/2。在相互相邻的多个像素10中，最近的插塞是第1插塞31及第3插塞33、或者第2插塞32及第3插塞33。在相互相邻的多个像素10中，第1插塞31与第3插塞33的距离Lb等于L/2。在相互相邻的多个像素中，第2插塞32与第3插塞33的距离Lc等于L/2。第1插塞31与第2插塞32的距离La等于L(1/2)1/2。
如图5B所示，在本变形例中，第1像素电极13与第2像素电极14也偏离第2像素电极14的1边的长度W的1/2以上配置。换言之，第1插塞31与第2插塞32的距离F为W/2以上。距离F等于W(1/2)1/2。第2插塞32与第3插塞33的距离等于W/2。
在第3像素电极15上连接着2个第3插塞33。第3像素电极15的概略的形状是具有长边及短边的长方形。长边的方向是与连结第1插塞31与第2插塞32的直线正交的方向。在以平面图观察摄像元件100时，第1插塞31、第2插塞32及第3插塞33位于正方格子的格点上。以上层的插塞避开下层的像素电极的方式，决定了第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置。第1插塞31在第2像素电极14及第3像素电极15的范围外通过。第2插塞32在第3像素电极15的范围外通过。
第2像素电极14及第3像素电极15具有用于避开上层的插塞的缺口。第1像素电极15是位于最上方的像素电极，因此既可以具有也可以不具有缺口。
(变形例3)
图6A表示了变形例3所涉及的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置。图6B表示了变形例3的特定的像素中的像素电极及插塞的配置。除了替代长方形的第3像素电极15而采用了正方形的第3像素电极15之外，本变形例中的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置与变形例2中它们的配置是相同的。在第3像素电极15设置有用于避开第1插塞31及第2插塞32的缺口。在本变形例中，在相互相邻的多个像素10中，最近的插塞间的距离也为像素间距L的1/2以上。在相互相邻的多个像素10中，最近的插塞是第1插塞31及第3插塞33、或者第2插塞32及第3插塞33。
(变形例4)
图7A表示了变形例4所涉及的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置。图7B表示了变形例2的特定的像素中的像素电极及插塞的配置。除了采用不具有缺口的正方形的第3像素电极15之外，本变形例中的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置与变形例3中它们的配置是相同的。第1像素电极13的面积比第2像素电极14的面积大，且比第3像素电极15的面积大。在本变形例中，在相互相邻的多个像素10中，最近的插塞间的距离也为像素间距L的1/2以上。在相互相邻的多个像素10中，最近的插塞是第1插塞31及第3插塞33、或者第2插塞32及第3插塞33。
(第2实施方式)
图8A表示了本公开的第2实施方式所涉及的摄像元件200的构成。摄像元件200具有4层构造。摄像元件200不仅具有第1实施方式的摄像元件100的构成，而且具有第4光电转换层124、第4像素电极16及第4插塞34。
在半导体基板1的法线方向上，第4光电转换层124例如被配置在第3光电转换层123与半导体基板1之间。第4像素电极16与第4光电转换层124电连接，收集与第4波段的光对应的电荷。第4波段例如是近红外光的波段。第4光电转换层124由对近红外光具有灵敏度的材料构成。第4插塞34对半导体基板1与第4像素电极16进行电连接。
可见光被上层的第1光电转换层121、第2光电转换层122及第3光电转换层123吸收。可见光不到达对近红外光具有灵敏度的第4光电转换层124，因此能够由第4光电转换层124得到基于近红外光的图像。
图8B表示了在对摄像元件200从半导体基板1的法线方向观察时的第1像素电极13、第2像素电极14、第3像素电极15、第4像素电极16及第1插塞31、第2插塞32、第3插塞33、第4插塞34的配置。图8C表示了特定的像素10中的第1像素电极13、第2像素电极14、第3像素电极15、第4像素电极16及第1插塞31、第2插塞32、第3插塞33、第4插塞34的配置。
如果对变形例3所涉及的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置追加第4像素电极16及第4插塞34，则成为本实施方式的摄像元件200中的第1像素电极13、第2像素电极14、第3像素电极15、第4像素电极16及第1插塞31、第2插塞32、第3插塞33、第4插塞34的配置。
在本实施方式中，在相互相邻的多个像素10中，最近的插塞间的距离也为像素间距L的1/2以上。根据本实施方式，相互相邻的多个像素10中的插塞间距离等于L/2。在相互相邻的多个像素10中，最近的插塞是第1插塞31及第3插塞33、第2插塞32及第3插塞33、或者第1插塞31及第4插塞34。在相互相邻的多个像素10中，第1插塞31与第3插塞33的距离Lb等于L/2。在相互相邻的多个像素10中，第2插塞32与第3插塞33的距离Lc等于L/2。在相互相邻的多个像素10中，第1插塞31与第4插塞34的距离Ld等于L/2。第1插塞31与第2插塞32的距离La等于L(1/2)1/2。
在以平面图观察摄像元件200时，第1插塞31、第2插塞32、第3插塞33及第4插塞34位于正方格子的格点上。以上层的插塞避开下层的像素电极的方式，决定了第1像素电极13、第2像素电极14、第3像素电极15、第4像素电极16及第1插塞31、第2插塞32、第3插塞33、第4插塞34的配置。第1插塞31在第2像素电极14、第3像素电极15及第4像素电极16的范围外通过。第2插塞32在第3像素电极15及第4像素电极16的范围外通过。第3插塞33在第4像素电极16的范围外通过。
(变形例5)
图9A表示了变形例5所涉及的第1像素电极13、第2像素电极14、第3像素电极15、第4像素电极16及第1插塞31、第2插塞32、第3插塞33、第4插塞34的配置。图9B表示了变形例5的特定的像素10中的第1像素电极13、第2像素电极14、第3像素电极15、第4像素电极16及第1插塞31、第2插塞32、第3插塞33、第4插塞34的配置。
在本变形例中，在相互相邻的多个像素10中，最近的插塞间的距离也为像素间距L的1/2以上。根据本变形例，相互相邻的多个像素10中的插塞间距离等于L/2。在相互相邻的多个像素10中，最近的插塞是第1插塞31彼此、第2插塞32彼此、第3插塞33彼此、或者第4插塞34彼此。在相互相邻的多个像素10中，第1插塞31与第1插塞31的距离L1等于第2插塞32与第2插塞32的距离L2，且等于第3插塞33与第3插塞33的距离L3，且等于第4插塞34与第4插塞34的距离L4。换言之，以在相互相邻的多个像素10中这样的关系成立的方式，决定了多个像素10的反转配置。
根据本变形例的构成，在相互相邻的多个像素10中，最接近的插塞为同色的插塞。因此，不仅抑制了插塞间的串扰，而且还追加地得到了抑制混色的效果。
在本变形例中，也以上层的插塞避开下层的像素电极的方式，决定了第1像素电极13、第2像素电极14、第3像素电极15、第4像素电极16及第1插塞31、第2插塞32、第3插塞33、第4插塞34的配置。第1插塞31在第2像素电极14、第3像素电极15及第4像素电极16的范围外通过。换言之，第2像素电极14、第3像素电极15及第4像素电极16具有供第1插塞31插通的缺口。第2插塞32在第3像素电极15及第4像素电极16的范围外通过。换言之，第3像素电极15及第4像素电极16具有供第2插塞32插通的缺口。第3插塞33在第4像素电极16的范围外通过。换言之，第4像素电极16具有供第3插塞33插通的缺口。
(第3实施方式)
图10A表示了本公开的第3实施方式所涉及的摄像元件300的构成。摄像元件300具有2层构造。摄像元件300例如具有从第1实施方式的摄像元件100中省略了1组光电转换层、像素电极及插塞的构成。
第1光电转换层121收集与第1波段的光对应的电荷。第2光电转换层122收集与第2波段的光对应的电荷。第1波段例如是可见光的波段。第1光电转换层121可以由对可见光具有灵敏度的光电转换材料构成。如果使用滤色器，则能够从第1光电转换层121取得蓝色、绿色及红色的信息来形成全彩图像。也能够从第1光电转换层121取得黑白图像。第2波段例如是近红外光的波段。第2光电转换层122可以由对可见光具有灵敏度的光电转换材料构成。从第2光电转换层122能够形成基于近红外光的信息的图像。
图10B表示了对摄像元件300从半导体基板1的法线方向观察时的第1像素电极13、第2像素电极14及第1插塞31、第2插塞32的配置。图10C表示了特定的像素10中的第1像素电极13、第2像素电极14及第1插塞31、第2插塞32的配置。
在本实施方式中，在相互相邻的多个像素10中，最近的插塞间的距离也为像素间距L的1/2以上。在相互相邻的多个像素10中，最近的插塞是第1插塞31及第2插塞32。在本实施方式中，全部第1插塞31及第2插塞32的间隔为距离Lt。也就是说，第1插塞31及第2插塞32被配置在1边为长度Lt的正方格子的格点上。距离Lt为像素间距L的1/2以上，且比像素间距L小。
在本实施方式中，插塞也相互充分分离，因此能够抑制相互相邻的多个像素10中的插塞间的串扰。结果，能够抑制要得到的图像中的混色。
第1插塞31与第2插塞32也可以对角配置。第1插塞31及第2插塞32也可以被配置在第1像素电极13的对角线的附近。第1插塞31及第2插塞32也可以被配置在第1像素电极13的对角线上。根据这样的配置，能够更有效地抑制串扰。“插塞被配置在第1像素电极13的对角线上”，意味着在以平面图观察摄像元件时，各插塞与包围第1像素电极13的最小的四边形的对角线重叠。
(第4实施方式)
图11A表示了第4实施方式所涉及的摄像元件400的截面。摄像元件400也具有2层构造。摄像元件400的各像素还具备光电二极管PD，替代参照图2说明的摄像元件100的第3光电转换层123、第3像素电极15、第3插塞33及第3电荷积蓄区域5。
光电二极管PD被设置于半导体基板1。第1像素电极13及第2像素电极14各自具有透光性。在光电二极管PD与第2光电转换层122之间，设置有滤色器19r或者滤色器19b。光电二极管PD各自被滤色器19r或者滤色器19b覆盖。在光电二极管PD与滤色器19r及19b之间，设置有绝缘层25。绝缘层25由SiO 2等绝缘材料构成。在第2像素电极14与滤色器19r及19b之间存在绝缘层9。绝缘层9作也为平坦化层发挥功能，可以由丙烯树脂、环氧树脂等透明的树脂构成。摄像元件400具备聚光透镜21。通过聚光透镜21的作用，能够将光有效地引导至光电二极管PD。聚光透镜与上述的微透镜是同义的。
第1光电转换层121例如对近红外光的波段具有灵敏度。第1光电转换层121可以通过使用对近红外光的波段具有灵敏度的光电转换材料被制作。第2光电转换层122例如对绿色的光的波段具有灵敏度。第2光电转换层122可以通过使用对绿色的光的波段具有灵敏度的光电转换材料被制作。光电二极管PD典型地是硅光电二极管。滤色器19r是将红色的光截断的滤波器。滤色器19b是将蓝色的光截断的滤波器。
第1光电转换层121对近红外光的波段具有灵敏度，第2光电转换层122对绿色的光的波段具有灵敏度，因此红色的光及蓝色的光到达滤色器19r及19b。红色的光被滤色器19r截断，仅蓝色的光向光电二极管PD入射。蓝色的光被滤色器19b截断，仅红色的光向光电二极管PD入射。因此，摄像元件400可以形成基于近红外光的图像及全彩的图像。
图11B表示了对摄像元件400从半导体基板1的法线方向观察时的第1像素电极13、第2像素电极14、第1插塞31、第2插塞32及光电二极管PD的配置。作为本实施方式的摄像元件400中的第1插塞31及第2插塞32的配置，例如采用了参照图10A至图10C说明的第1插塞31及第2插塞32的配置。
即，在相互相邻的多个像素10中，最近的插塞间的距离为像素间距L的1/2以上。在相互相邻的多个像素10中，最近的插塞是第1插塞31及第2插塞32。在本实施方式中，全部插塞31及32的间隔为距离Lt。也就是说，第1插塞31及第2插塞32被配置在1边为长度Lt的正方格子的格点上。距离Lt为像素间距L的1/2以上，且比像素间距L小。
在本实施方式中，插塞也相互充分分离，因此能够抑制相互相邻的多个像素10中的插塞间的串扰。结果，能够抑制要得到的图像中的混色。
(第5实施方式)
图12表示了本公开的第5实施方式所涉及的摄像元件的特定的像素中的第1像素电极13、第2像素电极14、第3像素电极15及第1插塞31、第2插塞32、第3插塞33的配置。本实施方式的摄像元件具有与第1实施方式的摄像元件100同样的3层构造。
第1像素电极13例如在平面图中具有正方形的形状。第1光电转换层121是位于最上方的光电转换层，因此第1像素电极13也可以不具有供插塞插通的缺口。第2像素电极14及第3像素电极15具有供第1插塞31插通的缺口。第3像素电极15具有供第2插塞32插通的缺口。
在本实施方式中，在从半导体基板1的法线方向观察时，第1插塞31与第2插塞32的距离比第1像素电极13的长边P长。根据这样的构成，在各像素10中，第1插塞31与第2插塞32之间的耦合所引起的串扰得到抑制。结果，能够减小噪声。
在本实施方式中，第1插塞31与第2插塞32被对角配置。第1插塞31及第2插塞32也可以被配置在第1像素电极13的对角线的附近。第1插塞31及第2插塞32也可以被配置在第1像素电极13的对角线上。根据这样的配置，能够更有效地抑制串扰。
第3光电转换层123是位于最下方的光电转换层。第3插塞33比第1插塞31短，且比第2插塞32短。第3插塞33与其他插塞之间的串扰的影响小。因此，第3插塞33可以被配置在任意的位置。在本实施方式中，第3插塞33被配置在第3像素电极15的中心区域。根据这样的构成，能够充分确保第1电荷积蓄区域3、第2电荷积蓄区域4及第3电荷积蓄区域5相互间的距离。由此，能够抑制电荷积蓄区域间的串扰，并且还能够抑制电荷积蓄区域与插塞之间的串扰。与第3插塞33连接的第3电荷积蓄区域5及晶体管的设计自由度也得到提高。
第3插塞33也可以被配置在连结第1插塞31与第2插塞32的线段的中点上。连结第1插塞31与第2插塞32的线段，意味着在以平面图观察摄像元件时的连结第1插塞31的重心与第2插塞32的重心的线段。“第3插塞33被配置在线段的中点上”，意味着第3插塞33与中点重叠。
在本实施方式中，像素电极的形状也不特别限定。像素电极的形状既可以是具有长边及短边的长方形，也可以是正六边形、正八边形等多边形。
图13A表示了正六边形的像素电极。图13B表示了正八边形的像素电极。在正六边形的情况下，将不经过正六边形的中心的对角线DL定义为长边。在正八边形的情况下，也将不经过正八边形的中心的对角线DL定义为长边。在图13A及图13B所示的例子中，第1插塞31与第2插塞32的距离比作为第1像素电极13的长边的对角线DL长。
为了使第1插塞31向下方延伸并与半导体基板1连接，在作为下层的像素电极的第2像素电极14及第3像素电极15设置有缺口CP1。为了使第2插塞32向下方延伸并与半导体基板1连接，在作为下层的像素电极的第3像素电极15还设置有缺口CP2。
(第6实施方式)
图14表示了本公开的第6实施方式所涉及的摄像元件500的截面。摄像元件500与之前的实施方式的摄像元件之间的差异在于电极的构造。在摄像元件500中，第1像素电极13具有第1积蓄电极13a、第1读出电极13b及第1转送电极13c。第2像素电极14具有第2积蓄电极14a、第2读出电极14b及第2转送电极14c。第3像素电极15具有第3积蓄电极15a、第3读出电极15b及第3转送电极15c。第1转送电极13c、第2转送电极14c及第3转送电极15c也可以被省略。
在第1像素电极13与第1光电转换层121之间设置有第1半导体层27。在第1半导体层27与第1像素电极13之间存在绝缘层8的一部分。在第2像素电极14与第2光电转换层122之间设置有第2半导体层28。在第2半导体层28与第2像素电极14之间存在绝缘层8的一部分。在第3像素电极15与第3光电转换层123之间设置有第3半导体层29。在第3半导体层29与第3像素电极15之间存在绝缘层9的一部分。第1半导体层27、第2半导体层28及第3半导体层29为了更有效地进行电荷的积蓄而被设置，由具有透光性的半导体材料制造。
第1积蓄电极13a及第1转送电极13c隔着绝缘层8的一部分、或者隔着绝缘层8的一部分及第1半导体层27，与第1光电转换层121相对。第1读出电极13b的至少一部分直接或者隔着第1半导体层27与第1光电转换层121相接。在第1读出电极13b上连接着第1插塞31。第1积蓄电极13a、第1读出电极13b及第1转送电极13c各自与未图示的布线电连接。可以向第1积蓄电极13a、第1读出电极13b及第1转送电极13c各自施加期望的电压。第1积蓄电极13a可以作为电荷积蓄用电极发挥功能，该电荷积蓄用电极用于与施加电压相应地吸引由第1光电转换层121产生的电荷，使电荷积蓄于第1光电转换层121。在以平面图观察摄像元件500时，第1转送电极13c被配置在第1积蓄电极13a与第1读出电极13b之间。第1转送电极13c负责将积蓄的电荷拦住或者对电荷的转送进行控制的作用。通过控制向第1积蓄电极13a、第1读出电极13b及第1转送电极13c施加的电压，能够将由第1光电转换层121产生的电荷积蓄于第1光电转换层121的内部或者第1光电转换层121的界面，或者将产生的电荷向第1电荷积蓄区域3取出。与第1像素电极13相关的这些说明通过将“第1”替换为“第2”或者“第3”从而也可以适用于第2像素电极14及第3像素电极15。
根据本实施方式的电极的构造，能够有效地收集、转送由光电转换层产生的电荷，有助于提高灵敏度。本实施方式的电极的构造可以适用于之前说明的全部实施方式。
工业实用性
本说明书所公开的技术对摄像元件是有用的。摄像元件可以被应用于摄像装置、光传感器等。作为摄像装置，可以举出数字相机、医疗用相机、监视用相机等。
附图标记说明：
1 半导体基板
3 第1电荷积蓄区域
4 第2电荷积蓄区域
5 第3电荷积蓄区域
10 像素
12 光电转换部
13 第1像素电极
14 第2像素电极
15 第3像素电极
16 第4像素电极
17 第1对置电极
18 第2对置电极
19r、19b 滤色器
31 第1插塞
32 第2插塞
33 第3插塞
34 第4插塞
100、200、300、400、500 摄像元件
100A 摄像装置
121 第1光电转换层
122 第2光电转换层
123 第3光电转换层
124 第4光电转换层
PD 光电二极管

Claims (15)

1.一种摄像元件，具备：
半导体基板；以及
多个像素，
所述多个像素中的各个像素包括：
第1光电转换层，将光转换为第1电荷；
第1像素电极，收集所述第1电荷；
第1插塞，对所述半导体基板与所述第1像素电极进行电连接；
第2光电转换层，被配置在所述第1光电转换层与所述半导体基板之间，将光转换为第2电荷；
第2像素电极，收集所述第2电荷；以及
第2插塞，对所述半导体基板与所述第2像素电极进行电连接；
所述多个像素包括第1像素、以及与所述第1像素相邻的多个第2像素，
在从所述半导体基板的法线方向观察时，在所述第1像素及所述多个第2像素中，所述第1插塞及所述第2插塞之中的最近的插塞间的距离为像素间距的1/2以上，所述像素间距是所述第1像素的中心与所述多个第2像素各自的中心之间的距离之中的最短的距离。
2.如权利要求1所述的摄像元件，
在从所述半导体基板的所述法线方向观察时，所述多个像素各自中的所述第1插塞与所述第2插塞的距离为所述像素间距的1/2以上。
3.如权利要求1或者2所述的摄像元件，
所述多个像素中的各个像素还包括：
第3光电转换层，被配置在所述第2光电转换层与所述半导体基板之间，将光转换为第3电荷；
第3像素电极，收集所述第3电荷；以及
第3插塞，对所述半导体基板与所述第3像素电极进行电连接。
4.如权利要求3所述的摄像元件，
在从所述半导体基板的所述法线方向观察时，所述多个像素各自中的所述第1插塞与所述第3插塞的距离为所述像素间距的1/2以上。
5.如权利要求3或者4所述的摄像元件，
在从所述半导体基板的所述法线方向观察时，所述多个像素各自中的所述第2插塞与所述第3插塞的距离为所述像素间距的1/2以上。
6.如权利要求3至5中任一项所述的摄像元件，
在从所述半导体基板的法线方向观察时，在所述多个像素各自中，所述第1插塞与所述第2插塞的距离比所述第1插塞与所述第3插塞的距离长，而且比所述第2插塞与所述第3插塞的距离长。
7.如权利要求1至6中任一项所述的摄像元件，还具备：
屏蔽电极，在所述第1像素与所述多个第2像素中的各个第2像素之间，被保持为一定的电位。
8.一种摄像元件，具备：
半导体基板；
第1光电转换层，将光转换为第1电荷；
第1像素电极，收集所述第1电荷；
第1插塞，对所述半导体基板与所述第1像素电极进行电连接；
第2光电转换层，被配置在所述第1光电转换层与所述半导体基板之间，将光转换为第2电荷；
第2像素电极，收集所述第2电荷；以及
第2插塞，对所述半导体基板与所述第2像素电极进行电连接；
所述第1像素电极具有长边和短边，
在从所述半导体基板的法线方向观察时，所述第1插塞与所述第2插塞的距离比所述第1像素电极的所述长边长。
9.如权利要求8所述的摄像元件，还具备：
第3光电转换层，被配置在所述第2光电转换层与所述半导体基板之间，将光转换为第3电荷；
第3像素电极，收集所述第3电荷；以及
第3插塞，对所述半导体基板与所述第3像素电极进行电连接。
10.如权利要求9所述的摄像元件，
所述第3插塞被配置在作为包含所述第3像素电极的重心的区域的中心区域。
11.一种摄像元件，具备：
半导体基板；
第1光电转换层，将光转换为第1电荷；
第1像素电极，收集所述第1电荷；
第2光电转换层，被配置在所述第1光电转换层与所述半导体基板之间，将光转换为第2电荷；以及
第2像素电极，收集所述第2电荷；
所述第2像素电极具有多个边，
在从所述半导体基板的法线方向观察时，所述第1像素电极与所述第2像素电极偏离所述第2像素电极的所述多个边各自的长度的1/2以上配置。
12.如权利要求11所述的摄像元件，还具备：
第1插塞，对所述半导体基板与所述第1像素电极进行电连接，
所述第1插塞被配置在作为包含所述第1像素电极的重心的区域的中心区域。
13.如权利要求11或者12所述的摄像元件，还具备：
第2插塞，对所述半导体基板与所述第2像素电极进行电连接。
14.如权利要求1至13中任一项所述的摄像元件，
所述第1插塞与所述第2插塞被配置在所述第1像素电极中的相互对角的位置。
15.如权利要求1至14中任一项所述的摄像元件，
所述第1像素电极包括：
第1积蓄电极，使所述第1电荷积蓄于所述第1光电转换层；以及
第1读出电极，经由所述第1插塞与所述半导体基板电连接，
所述第2像素电极包括：
第2积蓄电极，使所述第2电荷积蓄于所述第2光电转换层；以及
第2读出电极，经由所述第2插塞，与所述半导体基板电连接。
CN202080016264.XA 2019-04-26 2020-04-13 摄像元件 Pending CN113474893A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019-086522 2019-04-26
JP2019086522 2019-04-26
JP2020-058624 2020-03-27
JP2020058624 2020-03-27
PCT/JP2020/016232 WO2020218045A1 (ja) 2019-04-26 2020-04-13 撮像素子

Publications (1)

Publication Number Publication Date
CN113474893A true CN113474893A (zh) 2021-10-01

Family

ID=72942630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080016264.XA Pending CN113474893A (zh) 2019-04-26 2020-04-13 摄像元件

Country Status (4)

Country Link
US (1) US20220014700A1 (zh)
JP (1) JPWO2020218045A1 (zh)
CN (1) CN113474893A (zh)
WO (1) WO2020218045A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4533667B2 (ja) * 2004-05-28 2010-09-01 富士フイルム株式会社 光電変換膜積層型固体撮像装置
JP5180538B2 (ja) * 2007-08-27 2013-04-10 キヤノン株式会社 撮像素子及び撮像装置
JP5117523B2 (ja) * 2010-03-09 2013-01-16 株式会社東芝 固体撮像装置
JP2018182020A (ja) * 2017-04-11 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR102514047B1 (ko) * 2018-02-20 2023-03-24 삼성전자주식회사 복수의 기능이 통합된 이미지 센서 및 이를 포함하는 이미지 센서 모듈

Also Published As

Publication number Publication date
US20220014700A1 (en) 2022-01-13
JPWO2020218045A1 (zh) 2020-10-29
WO2020218045A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
US20200295067A1 (en) Solid-state imaging device, manufacturing method thereof, and camera with alternatively arranged pixel combinations
JP4637196B2 (ja) 固体撮像素子
US7217983B2 (en) Photoelectric conversion film-stacked type solid-state imaging device
US7652705B2 (en) Photoelectric conversion film-stacked type solid-state imaging device
US20110298074A1 (en) Solid-state imaging element and electronic information device
US7515187B2 (en) Photoelectric conversion film-stacked type solid-state imaging device
US20220028918A1 (en) Imaging device
US8860102B2 (en) Solid state imaging device and imaging apparatus
US20230085674A1 (en) Image sensor, imaging device, and imaging system
JPH06204450A (ja) 固体撮像装置
US10269849B2 (en) Imaging device including photoelectric conversion film for continuously covering electrodes having a distance between a counter electrode and a pixel electrode or an intermediate electrode is smaller than a distance between the counter electrode and an insulating member
JP2006245527A (ja) 固体撮像素子
JP2005353626A (ja) 光電変換膜積層型固体撮像素子及びその製造方法
US20210408099A1 (en) Imaging device
WO2011145158A1 (ja) 固体撮像装置
US20140110771A1 (en) Solid-state imaging device and semiconductor device
CN113474893A (zh) 摄像元件
WO2020218047A1 (ja) 撮像素子
WO2020049904A1 (ja) 固体撮像素子及び電子機器
WO2021084995A1 (ja) 撮像素子
CN114556572A (zh) 摄像元件
JP7357262B2 (ja) 撮像装置
JPH06163864A (ja) 固体撮像装置
JP2006032771A (ja) 固体撮像装置
JPH05136395A (ja) 固体撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination