WO2020027593A1 - 전자 및 이온 조절을 이용한 박막 증착 방법 - Google Patents

전자 및 이온 조절을 이용한 박막 증착 방법 Download PDF

Info

Publication number
WO2020027593A1
WO2020027593A1 PCT/KR2019/009588 KR2019009588W WO2020027593A1 WO 2020027593 A1 WO2020027593 A1 WO 2020027593A1 KR 2019009588 W KR2019009588 W KR 2019009588W WO 2020027593 A1 WO2020027593 A1 WO 2020027593A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film deposition
deposition method
plasma
bias
Prior art date
Application number
PCT/KR2019/009588
Other languages
English (en)
French (fr)
Inventor
전형탁
정찬원
조해원
박수현
송석휘
권유림
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190092298A external-priority patent/KR20200014703A/ko
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of WO2020027593A1 publication Critical patent/WO2020027593A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Definitions

  • the present invention relates to a thin film deposition method, and more particularly, to a technology for depositing a thin film by controlling the behavior of electrons and ions.
  • a new method to replace the existing CVD process is a process using atomic layer deposition (ALD), which has excellent step coverage and a high process speed.
  • ALD atomic layer deposition
  • the conventional atomic layer deposition method is a technique of depositing a thin film of a desired material through a chemical reaction by mixing and injecting various reaction gases into a reactor, such a CVD process is a large contamination by impurities such as carbon or oxygen, high temperature
  • impurities such as carbon or oxygen
  • high temperature There is a disadvantage in that the surface characteristics are not smooth due to particle generation and diffusion by the gas phase reaction in.
  • the conventional CVD process takes many complex processes such as reaction between raw materials, decomposition of raw materials, surface reaction and diffusion, and growth of thin film in the gas state at the same time. It is difficult to grow on a nano scale.
  • the conventional CVD process has to be mainly performed at a high temperature, there is a problem that some other devices that are weak to the heat formed on the semiconductor substrate may be thermally damaged, and because the thin film formation proceeds very fast at high temperatures, There is a problem that the adjustment of the film thickness is difficult.
  • the number of stacked layers is continuously increased, and thus the uniformity (step coating property) of the deposited thin film is becoming a big variable in the deposition process.
  • 3D memory devices are rapidly increasing as the aspect ratio is being developed as a next-generation device due to the increase in the number of layers.
  • the uniformity (step coverage) of thin films deposited in a complex 3D structure having a high aspect ratio is increased.
  • the present invention is to provide a thin film deposition method that can improve the reactivity by removing the ligand of the precursor by controlling the behavior of electrons and ions generated by the plasma process in the direction of the substrate by applying a bias to the structure in the thin film deposition process .
  • a bias is applied to the structure to increase the adsorption of the precursor and the structure, and to improve the reactivity between the reaction plasma and the precursor to improve the uniformity of the thin film.
  • the present invention is to provide a thin film deposition method that can produce a high-quality nano-thick thin film, and has the effect of reducing the time and cost of the thin film manufacturing process.
  • the present invention is to provide a thin film deposition method that can increase the yield of thin film deposition by increasing the thin film deposition rate according to the ligand removal.
  • a thin film deposition method supplies a precursor to a chamber loaded with a structure, exposing the precursor on the structure, purging the precursor in the chamber, and reacting plasma in the chamber while applying a bias to the structure.
  • a deposition cycle consisting of supplying the reaction plasma and purging the reaction plasma in the chamber, wherein supplying the reaction plasma includes the behavior of at least one of electrons and ions generated from the reaction plasma through a bias applied to the structure. You can control in the direction of the structure.
  • supplying the reaction plasma may generate a reaction plasma using a remote-plasma device.
  • supplying a reaction plasma may accelerate the at least one of electrons and ions to impinge the structure, thereby removing the ligand bound to the precursor.
  • the step of exposing the precursor may supply the precursor to the chamber in the state where the bias is applied to the structure, thereby promoting chemical adsorption between the structure and the precursor.
  • the structure is silicon (Si), silicon oxide (SiO2, silicon oxide), aluminum oxide (Al2O3, aluminum oxide), magnesium oxide (MgO, magnesium oxide), silicon carbide (SiC, silicon carbide), silicon nitride (SiN, silicon nitride), glass, quartz, sapphire, graphite, graphene, g raphene, polyimide (PI, polyimide), polyester (PE, polyester), Polyethylene naphthalate (PEN, poly (2,6-ethylenenaphthalate), polymethyl methacrylate (PMMA), polyurethane (PU, polyurethane), fluoropolymers (FEP, fluoropolymers) and polyethylene terephthalate (polyethyleneterephthalate, PET).
  • the structure may be a three-dimensional structure including a plurality of protrusions.
  • the bias may be a bias based on at least one of a direct current (DC) form, an alternating current (AC) form, a pulse form and a high frequency form.
  • DC direct current
  • AC alternating current
  • the deposition cycle may be performed through atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • a thin film deposition method includes supplying a reactive plasma to a chamber loaded with a structure in a state where a bias is applied to the structure for a predetermined first to fourth unit time and at a first unit time and a third unit time. And a deposition cycle consisting of supplying a precursor to the chamber, wherein supplying the reaction plasma controls the behavior of at least one of the electrons and ions generated from the reaction plasma through a bias applied to the structure in the direction of the structure. Can be.
  • supplying the reaction plasma may generate a reaction plasma using a remote-plasma device.
  • the second unit time and the fourth unit time may supply the reaction plasma after purging the reaction plasma and the precursor in the chamber.
  • the structure may be a three-dimensional structure including a plurality of protrusions.
  • the bias may be a bias based on at least one of a direct current (DC) form, an alternating current (AC) form, a pulse form and a high frequency form.
  • DC direct current
  • AC alternating current
  • the deposition cycle may be performed through atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • the structure in the thin film deposition process by applying a bias to the structure in the thin film deposition process to control the behavior of electrons and ions generated by the plasma process in the direction of the substrate, it is possible to remove the ligand of the precursor to improve the reactivity.
  • the structure during the process of injecting the precursor and the reactive plasma during the thin film deposition process, by applying a bias to the structure to increase the adsorption of the precursor and the structure, and improve the reactivity between the reaction plasma and the precursor to improve the uniformity of the thin film You can.
  • the yield of thin film deposition may be increased by increasing the thin film deposition rate due to ligand removal.
  • FIG. 1 is a view for explaining a thin film deposition method according to an embodiment.
  • FIG. 2 is a view for explaining an example of applying a bias in a thin film deposition method according to an embodiment.
  • 3A to 3B are views for explaining an example of depositing a thin film on a three-dimensional structure using a thin film deposition method according to an embodiment.
  • FIG. 4 is a view for explaining a thin film deposition method according to another embodiment.
  • FIG. 5 is a view for explaining an example of applying a bias in a thin film deposition method according to another embodiment.
  • Singular expressions may include plural expressions unless the context clearly indicates otherwise.
  • any (eg first) component is said to be "(functionally or communicatively)" or “connected” to another (eg second) component
  • a component is said other configuration. It may be directly connected to the element or through another component (eg, a third component).
  • the expression "device configured to” may mean that the device “can” along with other devices or components.
  • processor configured may be executed by executing a dedicated processor (eg, an embedded processor) to perform the operation, or one or more software programs stored in a memory device. It may mean a general purpose processor (eg, a CPU or an application processor) capable of performing the corresponding operations.
  • a dedicated processor eg, an embedded processor
  • a general purpose processor eg, a CPU or an application processor
  • FIG. 1 is a view for explaining a thin film deposition method according to an embodiment.
  • a thin film deposition method may apply a bias to a structure in a thin film deposition process to control the behavior of electrons and ions generated by a plasma process in a direction of a substrate, thereby removing a ligand of a precursor and thereby reacting with the structure. Can improve.
  • the thin film deposition method increases the adsorption of the precursor and the structure by applying a bias to the structure during the process of injecting the precursor and the reactive plasma during the thin film deposition process, and improves the reactivity between the reaction plasma and the precursor The uniformity of the thin film can be improved.
  • the thin film deposition method according to an embodiment can produce a high-quality nano-thick thin film, it is possible to reduce the time and cost of the thin film manufacturing process.
  • the thin film deposition method according to an embodiment may increase the yield of the thin film deposition through the increase in the thin film deposition rate by removing the ligand.
  • the bias may be a bias based on at least one of a direct current (DC) form, an alternating current (AC) form, a pulse form, and a high frequency form.
  • DC direct current
  • AC alternating current
  • the size, application time, and type of bias described below may be freely adjusted according to a user or a process condition.
  • the thin film deposition method according to an embodiment may perform at least one deposition cycle consisting of 110 to 140 of FIG.
  • the deposition cycle may be performed through atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • Atomic layer deposition is an essential deposition technology for the manufacture of nanoscale semiconductor devices. Compared to conventional thin film deposition techniques such as chemical vapor deposition or physical vapor deposition, very thin films can be precisely controlled, and impurities have low impurities and almost no pinholes. .
  • the principle of atomic layer deposition is that one atomic layer is deposited by feeding each reactant (precursor) separated by an inert gas (Ar, N 2, etc.) onto the substrate, and the atomic layer is repeatedly formed to deposit the desired thickness. Can be deposited.
  • the thin film is not deposited by the gas phase reaction, but after one reactant is chemisorbed onto the substrate, the second or third gas enters and chemisorbs again on the substrate. As it occurs, a thin film may be formed.
  • the present invention can form a thin film having an atomic layer thickness to improve step coverage and a dense film.
  • the thin film deposition method in operation 110, may supply a precursor to a chamber loaded with the structure, thereby exposing the precursor on the structure.
  • the thin film deposition method according to an embodiment in step 110 by supplying a precursor to the chamber while applying a bias to the structure, it is possible to promote the chemical adsorption between the structure and the precursor.
  • the structure may be silicon (Si), silicon oxide (SiO 2, silicon oxide), aluminum oxide (Al 2 O 3, aluminum oxide), magnesium oxide (MgO, magnesium oxide), silicon carbide (SiC, silicon carbide), silicon nitride (SiN, silicon nitride), glass, quartz, sapphire, graphite, graphene, g raphene, polyimide (PI, polyimide), polyester (PE, polyester), Polyethylene naphthalate (PEN, poly (2,6-ethylenenaphthalate), polymethyl methacrylate (PMMA), polyurethane, PU, polyurethane, fluoropolymers (FEP, fluoropolymers) and polyethylene terephthalate (polyethyleneterephthalate, PET) may be a substrate including at least one.
  • the structure may be a three-dimensional structure including a plurality of protrusions.
  • the thin film deposition method according to an embodiment in step 120 may purge the precursor in the chamber.
  • the thin film deposition method according to an embodiment in step 130 may supply the reaction plasma to the chamber in a state where a bias is applied to the structure.
  • the thin film deposition method according to an embodiment in step 130 can control the behavior of at least one of the electrons and ions generated from the reaction plasma through the bias applied to the structure in the direction of the structure.
  • the thin film deposition method according to an embodiment in step 130 by accelerating at least one of the electrons and ions to the structure, it is possible to remove the ligand bound to the precursor.
  • the thin film deposition method may generate a reactive plasma using a remote-plasma device.
  • radicals and ions formed during plasma generation are used as reactants in the thin film deposition process, and when a bias is applied to the substrate, the energy of electrons or ions increases, and accordingly, in ASH or etching equipment Direct plasma and bias are used to provide visual and cleaning characteristics.
  • the plasma generation region and the deposition region are divided into respective regions so that the potential of the plasma generation unit is less affected when the bias is applied to the substrate.
  • the main reactant of the remote plasma deposition process is the use of electrons and ions generated during plasma generation by using bias while the radicals are participating in the reaction.
  • Ions, electrons, and radicals are present in the plasma.
  • bias is applied to the remote plasma substrate, not only radicals having high reactivity but also basic ions are directed toward the substrate, thereby improving overall reactivity of the plasma and securing a high quality thin film.
  • the remote plasma is less damage to the substrate than the direct plasma, but has the disadvantage of somewhat lower etching or deposition ability.
  • the damage to the substrate is small and the reactivity of the ions can be increased.
  • electrons or ions accelerated in the direction of the structure through bias application in a thin film deposition process using a remote plasma collide with a precursor adsorbed on the structure to effect chemical reaction of atomic layer formation. Can be promoted.
  • the thin film deposition method may accelerate the chemical reaction of atomic layer formation, thereby increasing the deposition rate and increasing the uniformity of the film and the bonding force between the structure surface and the thin film than the conventional atomic layer deposition process, and high-quality nano A thin film can be manufactured, and the time and cost savings of a thin film manufacturing process can be achieved simultaneously.
  • the thin film deposition method promotes adsorption between the precursor and the substrate and / or the reaction plasma by applying a predetermined bias to the three-dimensional structure during the process of depositing the thin film on the three-dimensional structure; ),
  • the uniformity (stair coatability) of the thin film deposited on the three-dimensional structure can be improved.
  • the thin film deposition method applies a bias to the structure during the precursor supply process and the reaction reaction plasma supply process to uniformly adsorb the precursor on the surface of the structure and induce ions generated during plasma generation to the substrate and The reaction can be evened across all surfaces of the substrate to improve step coatability and homogeneity of the thin film.
  • the thin film deposition method according to an embodiment in step 140 may purge the reaction plasma in the chamber.
  • FIG. 2 is a view for explaining an example of applying a bias in a thin film deposition method according to an embodiment.
  • FIG. 2 is a view illustrating an embodiment of a thin film deposition method according to an embodiment described with reference to FIG. 1, and descriptions overlapping with those described with reference to FIG. 1 will be omitted. Let's do it.
  • a thin film deposition method may include a predetermined bias during a deposition cycle including a precursor supply step, a precursor purge step, a reaction plasma supply step, and a reaction plasma purge step. (bias) can be applied to the structure.
  • the thin film deposition method may increase the adsorption of the precursor and the structure by applying a predetermined bias to the structure in the precursor supplying step.
  • the thin film deposition method applies a predetermined bias to the structure in the reaction plasma supply step to accelerate the electrons and / or ions of the reaction plasma toward the substrate to remove the ligand of the precursor, the deposition rate of the thin film Can improve.
  • the thin film deposition method according to the embodiment applies an AC bias throughout the deposition cycle to transfer electrons and ions formed in the reaction plasma supplying step toward the structure. Can be accelerated.
  • the thin film deposition method according to the embodiment accelerates the electrons formed in the reactive plasma supply step toward the structure by applying a positive DC bias throughout the deposition cycle. You can.
  • the thin film deposition method according to the embodiment accelerates ions formed in the reactive plasma supplying step toward the structure by applying a negative DC bias throughout the deposition cycle. You can.
  • the thin film deposition method accelerates the electrons formed in the reaction plasma supplying step toward the structure by applying a positive DC bias in the supplying reaction plasma during the deposition cycle. You can.
  • the application time of the positive DC bias in Figure 2 (d) can be freely adjusted within the reaction plasma processing time from the precursor injection.
  • the thin film deposition method accelerates ions formed in the reaction plasma supplying step toward the structure by applying a negative DC bias in the supplying reaction plasma during the deposition cycle. You can.
  • the application time of the negative DC bias in Figure 2 (e) can be freely adjusted within the reaction plasma process time from the precursor injection.
  • the thin film deposition method may include electrons formed in a reactive plasma supplying step by applying a positive DC bias and a negative DC bias in a supplying reaction plasma during a deposition cycle; Ions can be accelerated in the direction of the structure.
  • 3A to 3B are views for explaining an example of depositing a thin film on a three-dimensional structure using a thin film deposition method according to an embodiment.
  • FIGS. 3A to 3B illustrate an embodiment of a thin film deposition method according to an exemplary embodiment described with reference to FIGS. 1 to 2, and FIGS. 1A to 3B. Descriptions overlapping with those described with reference to FIG. 2 will be omitted.
  • reference numeral 310 denotes an example of depositing a thin film on a three-dimensional structure through a conventional thin film deposition method
  • reference numeral 320 denotes a three-dimensional structure through a thin film deposition method according to an embodiment. An example of depositing a thin film on the surface is shown.
  • a conventional thin film deposition method and a thin film deposition method may perform a deposition cycle consisting of a precursor injection step, a precursor purge step, a reactive plasma injection step, and a reactive plasma purge step. .
  • the thin film deposition method may apply a bias to the three-dimensional structure in at least one of the precursor injection step, precursor purge step, reaction plasma injection step and the reaction plasma purge step.
  • the thin film deposition method may apply a bias to the three-dimensional structure in the precursor injection step and the reaction plasma injection step.
  • the thin film deposition method may apply a bias directly to the three-dimensional structure, it may be applied indirectly through the substrate on which the three-dimensional structure is mounted.
  • the thin film deposition method may proceed with a process of improving the conductivity of the substrate by depositing a conductive material (metal, metal nitride, conductive oxide) on the substrate before the deposition process.
  • a conductive material metal, metal nitride, conductive oxide
  • the conductive material formed through the process may be used in place of a diffusion barrier or a liner.
  • the bias applied to the three-dimensional structure is a bias based on at least one of the form of direct current (DC), alternating current (AC), pulse (pulse) and high frequency (high frequency) form
  • DC direct current
  • AC alternating current
  • pulse pulse
  • high frequency high frequency
  • the size of the bias, the application time and type can be freely adjusted according to the user or process conditions.
  • the thin film deposition method according to the embodiment is applied to the three-dimensional structure by applying a bias in the precursor injection step and the reaction plasma injection step, the uniform adsorption of the precursor on the structure surface is generated when the reaction plasma generation By inducing the induced ions to the substrate, the reaction between the precursor and the ions may be even on the surface of the structure, thereby improving the step coating property and the homogeneity of the thin film as compared with the conventional thin film deposition method according to the reference numeral 310.
  • FIG. 4 is a view for explaining a thin film deposition method according to another embodiment.
  • FIG. 4 is a view for explaining another example of the thin film deposition method according to the exemplary embodiment described with reference to FIGS. 1 to 3B, and the content described with reference to FIGS. 1 to 3 b will be described below. The description overlapping with will be omitted.
  • the thin film deposition method may perform at least one deposition cycle consisting of steps 410 and 420, and the deposition cycle may be performed through atomic layer deposition (ALD). Can be performed.
  • ALD atomic layer deposition
  • the thin film deposition method may supply the reaction plasma to a chamber in which the structure is loaded while a bias is applied to the structure for a predetermined first to fourth unit time.
  • the thin film deposition method according to another embodiment in step 410 may generate a reactive plasma by using a remote-plasma (Remote-plasma) device.
  • a remote-plasma Remote-plasma
  • the structure is silicon (Si), silicon oxide (SiO2, silicon oxide), aluminum oxide (Al2O3, aluminum oxide), magnesium oxide (MgO, magnesium oxide), silicon carbide (SiC, silicon carbide), silicon nitride (SiN, silicon nitride), glass, quartz, sapphire, graphite, graphene, g raphene, polyimide (PI, polyimide), polyester (PE, polyester), Polyethylene naphthalate (PEN, poly (2,6-ethylenenaphthalate), polymethyl methacrylate (PMMA), polyurethane, PU, polyurethane, fluoropolymers (FEP, fluoropolymers) and polyethylene terephthalate (polyethyleneterephthalate, PET) or a three-dimensional structure including a plurality of protrusions.
  • the bias may be a bias based on at least one of a direct current (DC) form, an alternating current (AC) form, a pulse form, and a high frequency form.
  • DC direct current
  • AC alternating current
  • pulse form a pulse form
  • high frequency form a bias based on at least one of a direct current (DC) form, an alternating current (AC) form, a pulse form, and a high frequency form.
  • each of the first to fourth unit times may mean a time range preset by a user, and the first to fourth unit times may be sequentially performed.
  • each of the first to fourth unit times may be set to a different time range according to a user or a process condition.
  • the thin film deposition method according to another embodiment in step 410 may control the behavior of at least one of the electrons and ions generated from the reaction plasma through the bias applied to the structure during the first to fourth unit time in the direction of the structure. have.
  • the thin film deposition method according to another embodiment in step 420 may supply the precursor to the chamber in the first unit time and the third unit time.
  • the thin film deposition method according to another embodiment may simultaneously supply the reaction plasma and the precursor to the chamber at the first and third unit times, and supply only the reaction plasma to the chamber at the second and fourth unit times.
  • the second unit time and the fourth unit time may supply the reaction plasma after purging the reaction plasma and the precursor in the chamber.
  • each of the second unit time and the fourth unit time may be divided into a first sub unit time and a second sub unit time, and in the first sub unit time, purging the reaction plasma and the precursor may be performed. In two sub-unit times, supplying the reaction plasma may proceed.
  • FIG. 5 is a view for explaining an example of applying a bias in a thin film deposition method according to another embodiment.
  • FIG. 5 is a view illustrating an embodiment of a thin film deposition method according to another embodiment described with reference to FIG. 4, and descriptions overlapping with those described with reference to FIG. 4 will be omitted. Let's do it.
  • a thin film deposition method may supply a precursor and a reactive plasma at at least one or more of the first to fourth unit times, and supply the precursor to the structure at least one or more unit times.
  • a predetermined bias may be applied.
  • the thin film deposition method may be configured in the structure at a first unit time and a third unit time at which the precursor and the reaction plasma are simultaneously supplied, and at the second unit time and the fourth unit time at which the reactive plasma is supplied.
  • a bias may be applied to increase the adsorption of the precursor and the structure, to improve the reactivity between the reaction plasma and the precursor, and to accelerate the deposition rate of the thin film by accelerating electrons and / or ions of the reaction plasma toward the substrate.
  • the thin film deposition method applies a positive DC bias to the structure of electrons in the reaction plasma over the first to fourth unit times. Accelerate in the direction of.
  • the thin film deposition method according to another embodiment applies a negative DC bias to the direction of the structure by applying a negative DC bias over the first to fourth unit times. Can be accelerated.
  • an AC bias is applied over the first to fourth unit times to direct electrons and ions of the reaction plasma toward the structure. Can be accelerated.
  • the thin film deposition method may accelerate the ions of the reaction plasma in the direction of the structure by applying a negative direct current bias at the first unit time and the third unit time. .
  • the thin film deposition method may accelerate the electrons of the reactive plasma in the direction of the structure by applying a positive DC bias at the first unit time and the third unit time. .
  • the thin film deposition method according to another embodiment applies positive DC bias and negative DC bias at the first unit time and the third unit time, respectively, to obtain electrons and ions of the reaction plasma. It can accelerate in the direction of the structure.
  • the present invention by applying a bias to the structure in the thin film deposition process to control the behavior of electrons and ions generated by the plasma process in the direction of the substrate, it is possible to remove the ligand of the precursor to improve the reactivity.
  • a bias may be applied to the structure to increase the adsorption of the precursor and the structure, and the reactivity between the reaction plasma and the precursor may be improved to improve the uniformity of the thin film.
  • the yield of thin film deposition may be increased by increasing the thin film deposition rate due to ligand removal.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

전자 및 이온 조절을 이용한 박막 증착 방법에 관한 것으로서, 일실시예에 따른 박막 증착 방법은 구조체가 로딩된 챔버에 전구체를 공급하여, 구조체 상에서 전구체를 노출시키는 단계와, 챔버에서 전구체를 퍼지시키는 단계와, 구조체에 바이어스를 인가한 상태에서 챔버에 반응 플라즈마를 공급하는 단계 및 챔버에서 반응 플라즈마를 퍼지시키는 단계로 구성되는 증착 사이클을 포함하고, 반응 플라즈마를 공급하는 단계는 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.

Description

전자 및 이온 조절을 이용한 박막 증착 방법
박막 증착 방법에 관한 것으로, 보다 상세하게는 전자 및 이온의 거동을 조절하여 박막을 증착하는 기술에 관한 것이다.
최근, 반도체 소자의 고집적화에 따라 집적회로를 구성하고 있는 구조의 크기가 나노미터(nanometer) 수준으로 미세화 되고 있으며, 이로 인해 반도체 제조 과정에서 미세 패터닝된 구조의 매립이나 도포를 위한 박막 형성 공정에 있어서 기존의 CVD(Chemical Vapor Deposition) 공정보다 단차 피복성이 향상된 박막 제조 공정이 필요하게 되었다.
이에 기존 CVD 공정을 대체하는 방법으로 새롭게 부각되고 있는 것이 단차 피복성이 우수하며 동시에 공정 속도가 빠른 원자층 증착법(Atomic Layer Deposition; ALD)을 이용한 공정이다.
또한, 센서, 초소형 기계 및 신촉매 등 나노기능소자를 제작하는 과정에서도 여러 가지 물질들의 박막을 나노미터 수준에서 제조하고 조절하는 박막 제조 공정이 중요한 기술을 차지하고 있어, 이들 분야에서도 원자층 증착법 이 적용 될 수 있다.
그러나, 기존의 원자층 증착법은 여러 반응 기체를 반응로에 혼합 주입하여 반응시켜 화학 반응을 통해 원하는 물질의 박막을 증착하는 기술로서, 이러한 CVD 공정은 탄소나 산소 등 불순물에 의한 오염이 크고, 고온에서의 기상 반응에 의한 입자 (particle) 생성 및 확산(diffusion)에 의해 표면 특성이 매끄럽지 못하게 되는 단점이 있다.
또한, 기존의 CVD 공정은 기체 상태에서 원료들 사 이의 반응, 원료의 분해, 표면 반응과 확산, 박막의 성장 등 여러 가지 복잡한 과정이 동시에 일어나기 때문에 공정 변수의 제어가 정밀하지 않아 다단계 박막을 나노급(nano scale)으로 성장시키는 데 어려움이 있다.
또한, 기존의 CVD 공정은 주로 고온에서 수행 되어야하므로 반도체 기판 위에 형성되어 있는 열에 약한 다른 일부 소자들이 열적손상을 받을 수 있는 문제점이 있고, 고온에서 박막 형성이 매우 빠르게 진행되므로 나노급 박막 형성에 있어 막두께의 조절이 어려운 문제점이 있다.
한편, 3차원 NAND FLASH 메모리의 경우 계속적으로 적층 단수가 증가 되게 되고 이에 따라 증착되는 박막의 균일성(계단 도포성)이 증착 공정에 큰 변수로 대두되고 있다.
그러나, 3차원 메모리 소자는 층수 증가로 인하여 종힁비(aspect ratio)가 차세대 소자로 개발이 진행 되면서 급격하게 증가 되고 있으며 이로 인해서 종횡비가 큰 복잡한 3차원 구조체에서 증착된 박막의 균일도(계단 도포성)을 조절하는데 어려움이 있다.
본 발명은 박막 증착 공정에서 바이어스를 구조체에 인가하여 플라즈마 공정에 의해 발생된 전자 및 이온의 거동을 기판 방향으로 제어함으로써, 전구체의 리간드를 제거하여 반응성을 향상 시킬 수 있는 박막 증착 방법을 제공하고자 한다.
또한, 본 발명은 박막 증착 공정 중 전구체와 반응 플라즈마를 주입하는 공정 진행 시, 구조체에 바이어스를 인가하여 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시켜 박막의 균일도를 향상시킬 수 있는 박막 증착 방법을 제공하고자 한다.
또한, 본 발명은 고품위의 나노 두께 박막을 제조할 수 있고, 박막 제조 공정의 시간과 비용 절감의 효과가 있는 박막 증착 방법을 제공하고자 한다.
또한, 본 발명은 리간드 제거에 따른 박막 증착율의 증가를 통하여 박막 증착의 수율을 높일 수 있는 박막 증착 방법을 제공하고자 한다.
일실시예에 따른 박막 증착 방법은 구조체가 로딩된 챔버에 전구체를 공급하여, 구조체 상에서 전구체를 노출시키는 단계와, 챔버에서 전구체를 퍼지시키는 단계와, 구조체에 바이어스를 인가한 상태에서 챔버에 반응 플라즈마를 공급하는 단계 및 챔버에서 반응 플라즈마를 퍼지시키는 단계로 구성되는 증착 사이클을 포함하고, 반응 플라즈마를 공급하는 단계는 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.
일측에 따르면, 반응 플라즈마를 공급하는 단계는 리모트-플라즈마(Remote-plasma) 장치를 이용하여 반응 플라즈마를 생성할 수 있다.
일측에 따르면, 반응 플라즈마를 공급하는 단계는 전자 및 이온 중 적어도 하나를 가속시켜 구조체에 충돌시킴으로써, 전구체와 결합되어 있는 리간드를 제거할 수 있다.
일측에 따르면, 전구체를 노출시키는 단계는 구조체에 바이어스를 인가한 상태에서 챔버에 전구체를 공급하여, 구조체와 전구체간의 화학적 흡착을 촉진할 수 있다.
일측에 따르면, 구조체는 규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester), 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 구조체는 복수의 돌기를 포함하는 3차원 구조체일 수 있다.
일측에 따르면, 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있다.
일측에 따르면, 증착 사이클은 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행될 수 있다.
다른 실시예에 따른 박막 증착 방법은 기설정된 제1 내지 제4 단위 시간 동안 구조체에 바이어스를 인가한 상태에서 구조체가 로딩된 챔버에 반응 플라즈마를 공급하는 단계 및 제1 단위 시간 및 제3 단위 시간에서 챔버에 전구체를 공급하는 단계로 구성되는 증착 사이클을 포함하고, 반응 플라즈마를 공급하는 단계는 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.
일측에 따르면, 반응 플라즈마를 공급하는 단계는 리모트-플라즈마(Remote-plasma) 장치를 이용하여 반응 플라즈마를 생성할 수 있다.
일측에 따르면, 제2 단위 시간 및 제4 단위 시간은 챔버에서 반응 플라즈마 및 전구체를 퍼지한 후에, 반응 플라즈마를 공급할 수 있다.
일측에 따르면, 구조체는 복수의 돌기를 포함하는 3차원 구조체일 수 있다.
일측에 따르면, 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있다.
일측에 따르면, 증착 사이클은 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행될 수 있다.
일실시예에 따르면, 박막 증착 공정에서 바이어스를 구조체에 인가하여 플라즈마 공정에 의해 발생된 전자 및 이온의 거동을 기판 방향으로 제어함으로써, 전구체의 리간드를 제거하여 반응성을 향상 시킬 수 있다.
일실시예에 따르면, 박막 증착 공정 중 전구체와 반응 플라즈마를 주입하는 공정 진행 시, 구조체에 바이어스를 인가하여 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시켜 박막의 균일도를 향상시킬 수 있다.
일실시예에 따르면, 고품위의 나노 두께 박막을 제조할 수 있고, 박막 제조 공정의 시간과 비용을 절감할 수 있다.
일실시예에 따르면, 리간드 제거에 따른 박막 증착율의 증가를 통하여 박막 증착의 수율을 높일 수 있다.
도 1은 일실시예에 따른 박막 증착 방법을 설명하기 위한 도면이다.
도 2는 일실시예에 따른 박막 증착 방법에서 바이어스를 인가하는 예시를 설명하기 위한 도면이다.
도 3a 내지 도 3b는 일실시예에 따른 박막 증착 방법을 이용하여 3차원 구조체 상에 박막을 증착하는 예시를 설명하기 위한 도면이다.
도 4는 다른 실시예에 따른 박막 증착 방법을 설명하기 위한 도면이다.
도 5는 다른 실시예에 따른 박막 증착 방법에서 바이어스를 인가하는 예시를 설명하기 위한 도면이다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 일실시예에 따른 박막 증착 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 일실시예에 따른 박막 증착 방법은 박막 증착 공정에서 바이어스를 구조체에 인가하여 플라즈마 공정에 의해 발생된 전자 및 이온의 거동을 기판 방향으로 제어함으로써, 전구체의 리간드를 제거하여 반응성을 향상 시킬 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 박막 증착 공정 중 전구체와 반응 플라즈마를 주입하는 공정 진행 시, 구조체에 바이어스를 인가하여 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시켜 박막의 균일도를 향상시킬 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 고품위의 나노 두께 박막을 제조할 수 있고, 박막 제조 공정의 시간과 비용을 절감할 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 리간드 제거에 따른 박막 증착율의 증가를 통하여 박막 증착의 수율을 높일 수 있다.
예를 들면, 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있다. 또한, 이하에서 설명하는 바이어스의 크기, 인가 시간 및 종류는 사용자 또는 공정 조건에 따라 자유롭게 조절될 수 있다.
이를 위해, 일실시예에 따른 박막 증착 방법은 도 1의 110 단계 내지 140 단계로 구성되는 증착 사이클을 적어도 1회 이상을 수행할 수 있다.
일측에 따르면, 증착 사이클은 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행될 수 있다.
원자층 증착법은 나노급 반도체 소자 제조의 필수적인 증착 기술로, 기존의 박막 증착 기술인 화학기상증착법 또는 물리기상증착법에 비해 매우 얇은 막을 정밀하게 제어할 수 있으며, 불순물 함량이 낮고 핀홀이 거의 없다는 장점이 있다.
원자층 증착의 원리는 비활성 가스(Ar, N2 등)에 의해서 분리된 각각의 반응물(전구체)을 기판 위에 공급함에 따라 하나의 원자층이 증착되며, 원하는 두께를 증착하기 위해서 원자층이 반복적으로 증착될 수 있다.
즉, 원자층 증착법은 화학기상증착법과 같이 반응 기체가 기상 반응에 의해 박막이 증착되는 것이 아니라, 하나의 반응물이 기판 위에 화학 흡착된 후 제2 또는 제3의 기체가 들어와 기판 위에서 다시 화학 흡착이 일어나면서 박막이 형성될 수 있다.
결론적으로, 본 발명은 원자층 증착법을 이용함으로써, 원자층 두께로 형성되어 단차피복성을 향상시키고 치밀한 막을 갖는 박막을 형성할 수 있다.
구체적으로 일실시예에 따른 증착 사이클에 대하여 설명하면, 110 단계에서 일실시예에 따른 박막 증착 방법은 구조체가 로딩된 챔버에 전구체를 공급하여, 구조체 상에서 전구체를 노출시킬 수 있다.
일측에 따르면, 110 단계에서 일실시예에 따른 박막 증착 방법은 구조체에 바이어스를 인가한 상태에서 챔버에 전구체를 공급하여, 구조체와 전구체간의 화학적 흡착을 촉진시킬 수 있다.
예를 들면, 구조체는 규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester), 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함하는 기판일 수 있다. 또한, 구조체는 복수의 돌기를 포함하는 3차원 구조체일 수도 있다.
다음으로, 120 단계에서 일실시예에 따른 박막 증착 방법은 챔버에서 전구체를 퍼지시킬 수 있다.
다음으로, 130 단계에서 일실시예에 따른 박막 증착 방법은 구조체에 바이어스를 인가한 상태에서 챔버에 반응 플라즈마를 공급할 수 있다.
보다 구체적으로, 130 단계에서 일실시예에 따른 박막 증착 방법은 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.
일측에 따르면, 130 단계에서 일실시예에 따른 박막 증착 방법은 전자 및 이온 중 적어도 하나를 가속시켜 구조체에 충돌시킴으로써, 전구체와 결합되어 있는 리간드를 제거할 수 있다.
또한, 130 단계에서 일실시예에 따른 박막 증착 방법은 리모트-플라즈마(Remote-plasma) 장치를 이용하여 반응 플라즈마를 생성할 수 있다.
구조적으로 다이렉트 플라즈마(direct plasma) 증착 장치의 경우 기판(구조체)이 플라즈마 발생영역 내에 있어 기판에 바이어스 인가 시 플라즈마 영역 내 포텐셜(전기장) 변화에 영향을 미쳐 플라즈마 및 바이어스의 조정이 어렵다는 문제가 있다.
또한, 다이렉트 플라즈마를 이용한 증착 장비의 경우 플라즈마 발생 시 형성된 라디칼과 이온이 박막 증착 과정에서 반응물로 활용되고 있고 이때 기판에 바이어스를 인가하게 되면 전자 혹은 이온의 에너지가 증가되며 이에 따라 ASH나 에칭 장비에서 다이렉트 플라즈마와 바이어스를 이용하여 시각과 세정 특성이 나타난다.
반면, 플라즈마 발생영역과 증착 영역이 서로 분리되어 있는 리모트 플라즈마 공정의 경우 서로 각 영역으로 나누어져 있어 기판에 바이어스 인가시 플라즈마 발생부의 포텐셜에 영향이 적어서 기판의 바이어스에 의한 플라즈마 발생에 영향이 거의 없으며 리모트 플라즈마 증착 공정의 주요 반응물(reactant)은 라디칼이 반응에 참가하고 있는 가운데 바이어스를 이용하면 추가적으로 플라즈마 발생 시 생성되는 전자와 이온을 사용 할 수 있다.
플라즈마 내에는 이온, 전자, 라디칼이 존재한다. 리모트 플라즈마 기판에 바이어스를 인가하는 경우 기본적으로 반응성이 높은 라디칼 뿐 아니라 이온을 기판 방향으로 유도하여 플라즈마의 전체적인 반응성이 향상되고 고품질 박막을 확보할 수 있다.
또한, 리모트 플라즈마의 경우 다이렉트 플라즈마 보다 기판에 데미지가 적지만 에칭이나 증착 능력이 다소 낮은 단점을 지니고 있다. 하지만 본 발명에서 제안하는 리모트 플라즈마와 바이어스를 이용할 경우 기판에 데미지도 적으며 이온의 반응성도 증가시킬 수 있다.
다시 말해, 일실시예에 따른 박막 증착 방법은 리모트 플라즈마를 이용한 박막의 증착 공정에서 바이어스 인가를 통해 구조체의 방향으로 가속되는 전자 또는 이온이 구조체에 흡착된 전구체와 충돌하여 원자층 형성의 화학 반응을 촉진시킬 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 원자층 형성의 화학 반응을 촉진시킴으로써, 기존 원자층 증착 공정보다 증착 속도를 증대시키고 막의 균일도 및 구조체 표면과 박막 사이의 결합력을 증가시킬 수 있고, 고품위 나노 두께 박막을 제조할 수 있으며, 박막 제조 공정의 시간과 비용 절감을 동시에 이룰 수 있다.
일측에 따르면, 일실시예에 따른 박막 증착 방법은 3차원 구조체 상에 박막을 증착하는 공정 진행 시, 3차원 구조체에 기설정된 바이어스를 인가하여 전구체와 기판간의 흡착을 촉진 및/또는 반응 플라즈마(반응물)를 가속화함으로써, 3차원 구조체에 증착된 박막의 균일성(계단 도포성)을 향상시킬 수 있다.
다시 말해, 일실시예에 따른 박막 증착 방법은 전구체 공급 공정 및 반응 반응 플라즈마 공급 공정시 구조체에 바이어스를 인가하여 구조체 표면에 전구체의 흡착을 균일하게 하고 플라즈마 발생시 발생된 이온을 기판으로 유도하여 전구체와 반응을 기판의 모든 표면에서 고르게 하여 단차 도포성 및 박막의 균질성을 향상시킬 수 있다.
3차원 구조체에서 박막을 증착하는 상세한 방법은 이후 실시예 도 3a 내지 3b를 통해 보다 구체적으로 설명하기로 한다.
다음으로, 140 단계에서 일실시예에 따른 박막 증착 방법은 챔버에서 반응 플라즈마를 퍼지시킬 수 있다.
도 2는 일실시예에 따른 박막 증착 방법에서 바이어스를 인가하는 예시를 설명하기 위한 도면이다.
다시 말해, 도 2는 도 1을 통해 설명한 일실시예에 따른 박막 증착 방법에 관한 실시예를 설명하는 도면으로, 이후 도 2를 통해 설명하는 내용 중 도 1을 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 2를 참조하면, 일실시예에 따른 박막 증착 방법은 전구체(precursor) 공급 단계, 전구체 퍼지 단계, 반응 플라즈마(plasma) 공급 단계 및 반응 플라즈마 퍼지 단계로 구성되는 증착 사이클의 진행 과정에서 기설정된 바이어스(bias)를 구조체에 인가할 수 있다.
구체적으로, 일실시예에 따른 박막 증착 방법은 전구체 공급 단계에서 구조체에 기설정된 바이어스를 인가하여, 전구체와 구조체의 흡착을 증대시킬 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 반응 플라즈마 공급 단계에서 구조체에 기설정된 바이어스를 인가하여, 반응 플라즈마의 전자 및/또는 이온을 기판 방향으로 가속시켜 전구체의 리간드를 제거함으로써, 박막의 증착속도를 향상시킬 수 있다.
보다 구체적으로, 도 2의 (a)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 전반에 걸쳐 교류 바이어스(AC bias)를 인가하여 반응 플라즈마 공급 단계에서 형성된 전자 및 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 2의 (b)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 전반에 걸쳐 양의 직류 바이어스(positive DC bias)를 인가하여 반응 플라즈마 공급 단계에서 형성된 전자를 구조체의 방향으로 가속시킬 수 있다.
또한, 도 2의 (c)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 전반에 걸쳐 음의 직류 바이어스(negative DC bias)를 인가하여 반응 플라즈마 공급 단계에서 형성된 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 2의 (d)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 중 반응 플라즈마를 공급하는 단계에서 양의 직류 바이어스를 인가하여 반응 플라즈마 공급 단계에서 형성된 전자를 구조체의 방향으로 가속시킬 수 있다.
일측에 따르면, 도 2의 (d)에서 양의 직류 바이어스의 인가 시간은 전구체 주입 이후부터 반응 플라즈마 공정 시간 내에서 자유롭게 조절될 수 있다.
또한, 도 2의 (e)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 중 반응 플라즈마를 공급하는 단계에서 음의 직류 바이어스를 인가하여 반응 플라즈마 공급 단계에서 형성된 이온을 구조체의 방향으로 가속시킬 수 있다.
일측에 따르면, 도 2의 (e)에서 음의 직류 바이어스의 인가 시간은 전구체 주입 이후부터 반응 플라즈마 공정 시간 내에서 자유롭게 조절될 수 있다.
또한, 도 2의 (f)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 중 반응 플라즈마를 공급하는 단계에서 양의 직류 바이어스 및 음의 직류 바이어스를 인가하여 반응 플라즈마 공급 단계에서 형성된 전자 및 이온을 구조체의 방향으로 가속시킬 수 있다.
도 3a 내지 도 3b는 일실시예에 따른 박막 증착 방법을 이용하여 3차원 구조체 상에 박막을 증착하는 예시를 설명하기 위한 도면이다.
다시 말해, 도 3a 내지 도 3b는 도 1 내지 도 2를 통해 설명한 일실시예에 따른 박막 증착 방법에 관한 실시예를 설명하는 도면으로, 이후 도 3a 내지 도 3b를 통해 설명하는 내용 중 도 1 내지 도 2를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 3a 내지 도 3b를 참조하면, 참조부호 310은 기존의 박막 증착 방법을 통해 3차원 구조체 상에 박막을 증착하는 예시를 나타내고, 참조부호 320은 일실시예에 따른 박막 증착 방법을 통해 3차원 구조체 상에 박막을 증착하는 예시를 나타낸다.
참조부호 310 내지 320에 따르면, 기존의 박막 증착 방법 및 일실시예에 따른 박막 증착 방법은 전구체 주입 단계, 전구체 퍼지 단계, 반응 플라즈마 주입 단계 및 반응 플라즈마 퍼지 단계로 구성되는 증착 사이클을 수행할 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 전구체 주입 단계, 전구체 퍼지 단계, 반응 플라즈마 주입 단계 및 반응 플라즈마 퍼지 단계 중 적어도 하나의 단계에서 3차원 구조체에 바이어스를 인가할 수 있다.
바람직하게는, 일실시예에 따른 박막 증착 방법은 전구체 주입 단계 및 반응 플라즈마 주입 단계에서 3차원 구조체에 바이어스를 인가할 수 있다.
예를 들면, 일실시예에 따른 박막 증착 방법은 3차원 구조체에 직접적으로 바이어스를 인가할 수 있으며, 3차원 구조체가 실장되는 기판을 통해 간접적으로 바이어스를 인가할 수도 있다.
보다 구체적인 예를 들면, 박막 증착 방법은 증착 공정 진행 전에, 기판 상에 전도성 물질(금속, 금속 질화물, 전도성 산화물)을 증착하여 기판의 전도성을 향상시키는 공정을 진행 할 수 있다. 또한, 공정을 통해 형성되는 전도성 물질을 확산 방지막 또는 라이너(liner)로 대신하여 사용할 수 있다.
일측에 따르면, 3차원 구조체에 인가되는 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있으며, 바이어스의 크기, 인가 시간 및 종류는 사용자 또는 공정 조건에 따라 자유롭게 조절될 수 있다.
구체적으로, 참조부호 320에 따르면 일실시예에 따른 박막 증착 방법은 전구체 주입 단계 및 반응 플라즈마 주입 단계에서 3차원 구조체에 바이어스를 인가함으로써, 구조체 표면에 전구체의 흡착을 균일하게 하고 반응 플라즈마 발생 시 발생된 이온을 기판으로 유도함으로써 전구체와 이온의 반응을 구조체 표면에서 고르게 하여 참조부호 310에 따른 기존의 박막 증착 방법 대비 단차 도포성 및 박막의 균질성을 향상시킬 수 있다.
도 4는 다른 실시예에 따른 박막 증착 방법을 설명하기 위한 도면이다.
다시 말해, 도 4는 도 1 내지 도 3b를 통해 설명한 일실시예에 따른 박막 증착 방법의 다른 예시를 설명하는 도면으로, 이후 도 4를 통해 설명하는 내용 중 도 1 내지 도 3b를 통해 설명하는 내용과 중복되는 설명은 생략 하기로 한다.
도 4를 참조하면, 다른 실시예에 따른 박막 증착 방법은 410 단계 및 420 단계로 구성되는 증착 사이클을 적어도 1회 이상 수행할 수 있으며, 증착 사이클은 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행될 수 있다.
구체적으로, 410 단계에서 다른 실시예에 따른 박막 증착 방법은 기설정된 제1 내지 제4 단위 시간 동안 구조체에 바이어스를 인가한 상태에서 구조체가 로딩된 챔버에 반응 플라즈마를 공급할 수 있다.
일측에 따르면, 410 단계에서 다른 실시예에 따른 박막 증착 방법은 리모트-플라즈마(Remote-plasma) 장치를 이용하여 반응 플라즈마를 생성할 수 있다.
일측에 따르면, 구조체는 규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester), 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함하는 기판일 수 있으며, 복수의 돌기를 포함하는 3차원 구조체일 수도 있다.
또한, 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있다.
예를 들면, 제1 내지 제4 단위 시간 각각은 사용자가 기설정한 시간 범위를 의미할 수 있고, 제1 내지 제4 단위 시간은 순차적으로 진행될 수 있다.
또한, 제1 내지 제4 단위 시간 각각은 사용자 또는 공정 조건에 따른 서로 다른 시간 범위로 설정될 수 있다.
한편, 410 단계에서 다른 실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 동안 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.
다음으로, 420 단계에서 다른 실시예에 따른 박막 증착 방법은 제1 단위 시간 및 제3 단위 시간에서 챔버에 전구체를 공급할 수 있다.
다시 말해, 다른 실시예에 따른 박막 증착 방법은 제1 및 제3 단위 시간에는 챔버에 반응 플라즈마 및 전구체를 동시에 공급하고, 제2 및 제4 단위 시간에는 챔버에 반응 플라즈마만을 공급할 수 있다.
일측에 따르면, 제2 단위 시간 및 제4 단위 시간은 챔버에서 반응 플라즈마 및 전구체를 퍼지한 후에, 반응 플라즈마를 공급할 수 있다.
다시 말해, 제2 단위 시간 및 제4 단위 시간 각각은 제1 서브 단위 시간 및 제2 서브 단위 시간으로 구분될 수 있으며, 제1 서브 단위 시간에서는 반응 플라즈마 및 전구체를 퍼지하는 단계가 진행되고, 제2 서브 단위 시간에서는 반응 플라즈마를 공급하는 단계가 진행될 수 있다.
도 5는 다른 실시예에 따른 박막 증착 방법에서 바이어스를 인가하는 예시를 설명하기 위한 도면이다.
다시 말해, 도 5는 도 4를 통해 설명한 다른 실시예에 따른 박막 증착 방법에 관한 실시예를 설명하는 도면으로, 이후 도 5를 통해 설명하는 내용 중 도 4를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 5를 참조하면, 일실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 중 적어도 하나 이상의 단위 시간에서 전구체(precursor) 및 반응 플라즈마(plasma) 공급하고, 적어도 하나 이상의 단위 시간에서 구조체에 기설정된 바이어스(bias)를 인가할 수 있다.
구체적으로, 일실시예에 따른 박막 증착 방법은 전구체와 반응 플라즈마가 동시에 공급되는 제1 단위 시간 및 제3 단위 시간과, 반응 플라즈마가 공급되는 제2 단위 시간 및 제4 단위 시간에서 구조체에 기설정된 바이어스를 인가하여, 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시킬 수 있으며, 반응 플라즈마의 전자 및/또는 이온을 기판 방향으로 가속시켜 박막의 증착속도를 향상시킬 수 있다.
보다 구체적으로, 도 5의 (a)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 전반에 걸쳐 양의 직류 바이어스(positive DC bias)를 인가하여 반응 플라즈마의 전자를 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (b)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 전반에 걸쳐 음의 직류 바이어스(negative DC bias)를 인가하여 반응 플라즈마의 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (c)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 전반에 걸쳐 교류 바이어스(AC bias)를 인가하여 반응 플라즈마의 전자 및 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (d)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 단위 시간 및 제3 단위 시간에서 음의 직류 바이어스를 인가하여 반응 플라즈마의 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (e)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 단위 시간 및 제3 단위 시간에서 양의 직류 바이어스를 인가하여 반응 플라즈마의 전자를 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (f)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 단위 시간 및 제3 단위 시간 각각에서 양의 직류 바이어스 및 음의 직류 바이어스를 인가하여 반응 플라즈마의 전자 및 이온을 구조체의 방향으로 가속시킬 수 있다.
결국, 본 발명을 이용하면, 박막 증착 공정에서 바이어스를 구조체에 인가하여 플라즈마 공정에 의해 발생된 전자 및 이온의 거동을 기판 방향으로 제어함으로써, 전구체의 리간드를 제거하여 반응성을 향상 시킬 수 있다.
또한, 박막 증착 공정 중 전구체와 반응 플라즈마를 주입하는 공정 진행 시, 구조체에 바이어스를 인가하여 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시켜 박막의 균일도를 향상시킬 수 있다.
또한, 박막 고품위의 나노 두께 박막을 제조할 수 있고, 박막 제조 공정의 시간과 비용을 절감할 수 있다.
또한, 리간드 제거에 따른 박막 증착율의 증가를 통하여 박막 증착의 수율을 높일 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (14)

  1. 구조체가 로딩된 챔버에 전구체를 공급하여, 상기 구조체 상에서 상기 전구체를 노출시키는 단계;
    상기 챔버에서 상기 전구체를 퍼지시키는 단계;
    상기 구조체에 바이어스를 인가한 상태에서 상기 챔버에 반응 플라즈마를 공급하는 단계 및
    상기 챔버에서 반응 플라즈마를 퍼지시키는 단계
    로 구성되는 증착 사이클을 포함하고,
    상기 반응 플라즈마를 공급하는 단계는,
    상기 구조체에 인가된 바이어스를 통해 상기 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 상기 구조체의 방향으로 제어하는 것을 특징으로 하는
    박막 증착 방법.
  2. 제1항에 있어서,
    상기 반응 플라즈마를 공급하는 단계는,
    리모트-플라즈마(Remote-plasma) 장치를 이용하여 상기 반응 플라즈마를 생성하는 것을 특징으로 하는
    박막 증착 방법.
  3. 제1항에 있어서,
    상기 반응 플라즈마를 공급하는 단계는,
    상기 전자 및 이온 중 적어도 하나를 가속시켜 상기 구조체에 충돌시킴으로써, 상기 전구체와 결합되어 있는 리간드를 제거하는
    박막 증착 방법.
  4. 제1항에 있어서,
    상기 전구체를 노출시키는 단계는,
    상기 구조체에 바이어스를 인가한 상태에서 상기 챔버에 전구체를 공급하여, 상기 구조체와 상기 전구체간의 화학적 흡착을 촉진하는
    박막 증착 방법.
  5. 제1항에 있어서,
    상기 구조체는,
    규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester), 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함하는 기판인 것을 특징으로 하는
    박막 증착 방법.
  6. 제1항에 있어서,
    상기 구조체는,
    복수의 돌기를 포함하는 3차원 구조체인 것을 특징으로 하는
    박막 증착 방법.
  7. 제1항에 있어서,
    상기 바이어스는,
    직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스인 것을 특징으로 하는
    박막 증착 방법.
  8. 제1항에 있어서,
    상기 증착 사이클은,
    원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행되는 것을 특징으로 하는
    박막 증착 방법.
  9. 기설정된 제1 내지 제4 단위 시간 동안 구조체에 바이어스를 인가한 상태에서 상기 구조체가 로딩된 챔버에 반응 플라즈마를 공급하는 단계 및
    상기 제1 단위 시간 및 상기 제3 단위 시간에서 상기 챔버에 전구체를 공급하는 단계
    로 구성되는 증착 사이클을 포함하고,
    상기 반응 플라즈마를 공급하는 단계는,
    상기 구조체에 인가된 바이어스를 통해 상기 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 상기 구조체의 방향으로 제어하는 것을 특징으로 하는
    박막 증착 방법.
  10. 제9항에 있어서,
    상기 반응 플라즈마를 공급하는 단계는,
    리모트-플라즈마(Remote-plasma) 장치를 이용하여 상기 반응 플라즈마를 생성하는 것을 특징으로 하는
    박막 증착 방법.
  11. 제9항에 있어서,
    상기 제2 단위 시간 및 상기 제4 단위 시간은,
    상기 챔버에서 상기 반응 플라즈마 및 전구체를 퍼지한 후에, 상기 반응 플라즈마를 공급하는
    박막 증착 방법.
  12. 제9항에 있어서,
    상기 구조체는,
    복수의 돌기를 포함하는 3차원 구조체인 것을 특징으로 하는
    박막 증착 방법.
  13. 제9항에 있어서,
    상기 바이어스는,
    직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스인 것을 특징으로 하는
    박막 증착 방법.
  14. 제9항에 있어서,
    상기 증착 사이클은,
    원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행되는 것을 특징으로 하는
    박막 증착 방법.
PCT/KR2019/009588 2018-08-01 2019-08-01 전자 및 이온 조절을 이용한 박막 증착 방법 WO2020027593A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2018-0089946 2018-08-01
KR20180089946 2018-08-01
KR10-2019-0092298 2019-07-30
KR1020190092298A KR20200014703A (ko) 2018-08-01 2019-07-30 전자 및 이온 조절을 이용한 박막 증착 방법

Publications (1)

Publication Number Publication Date
WO2020027593A1 true WO2020027593A1 (ko) 2020-02-06

Family

ID=69232024

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/009588 WO2020027593A1 (ko) 2018-08-01 2019-08-01 전자 및 이온 조절을 이용한 박막 증착 방법

Country Status (1)

Country Link
WO (1) WO2020027593A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508430A (ja) * 2004-08-04 2008-03-21 インダストリー−ユニヴァーシティ コオペレーション ファウンデーション ハニャン ユニヴァーシティ Ｄｃバイアスを利用したリモートプラズマ原子層蒸着装置及び方法
WO2009099756A1 (en) * 2008-02-08 2009-08-13 Applied Materials, Inc. Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition
JP2014120564A (ja) * 2012-12-14 2014-06-30 Tokyo Electron Ltd 成膜装置、基板処理装置及び成膜方法
KR101511424B1 (ko) * 2013-02-08 2015-04-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상향식 peald 공정
KR20160118968A (ko) * 2015-04-03 2016-10-12 램 리써치 코포레이션 Ald 및 ale에 의해 컨포멀한 막들의 증착

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508430A (ja) * 2004-08-04 2008-03-21 インダストリー−ユニヴァーシティ コオペレーション ファウンデーション ハニャン ユニヴァーシティ Ｄｃバイアスを利用したリモートプラズマ原子層蒸着装置及び方法
WO2009099756A1 (en) * 2008-02-08 2009-08-13 Applied Materials, Inc. Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition
JP2014120564A (ja) * 2012-12-14 2014-06-30 Tokyo Electron Ltd 成膜装置、基板処理装置及び成膜方法
KR101511424B1 (ko) * 2013-02-08 2015-04-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상향식 peald 공정
KR20160118968A (ko) * 2015-04-03 2016-10-12 램 리써치 코포레이션 Ald 및 ale에 의해 컨포멀한 막들의 증착

Similar Documents

Publication Publication Date Title
WO2012018210A2 (ko) 사이클릭 박막 증착 방법
WO2016010267A1 (ko) 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
WO2012018211A2 (ko) 사이클릭 박막 증착 방법
WO2021096326A1 (ko) 표면 보호 물질을 이용한 박막 형성 방법
WO2013089463A1 (en) Method for deposition of silicon carbide and silicon carbide epitaxial wafer
WO2018117556A1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
WO2017171346A1 (ko) 실리콘산화막의 선택적 식각 방법
WO2021177502A1 (ko) 챔버 코팅재 및 그 제조 방법
WO2018117557A1 (ko) 반도체 제조용 부품, 복합체 코팅층을 포함하는 반도체 제조용 부품 및 그 제조방법
WO2020027593A1 (ko) 전자 및 이온 조절을 이용한 박막 증착 방법
WO2018021654A1 (ko) 박막 증착 방법
WO2002000968A1 (en) A method for manufacturing a susceptor, a susceptor thus obtained and its application
JPH04358074A (ja) ホットプレート
WO2019054617A1 (ko) 내플라즈마 특성이 향상된 플라즈마 에칭 장치용 부재 및 그 제조 방법
WO2017188546A1 (ko) 박막 증착 방법
WO2021025314A1 (ko) 탄소 함유 박막의 증착방법
KR20210081240A (ko) 플라즈마 에칭을 위한 방법 및 장치
KR20200014703A (ko) 전자 및 이온 조절을 이용한 박막 증착 방법
WO2016043420A1 (ko) 절연막 증착 방법
WO2020101375A1 (ko) 기판처리장치 및 기판처리방법
WO2020256515A1 (ko) 물질막 및 타겟 패턴의 선택적 제조 방법
WO2023277559A1 (ko) 정전 척, 이를 포함하는 정전 척 히터 및 반도체 유지장치
WO2013032232A2 (ko) 기판 처리 장치, 이를 이용한 비정질 탄소막 형성 방법 및 반도체 소자의 갭필 방법
WO2018139746A1 (ko) 이종원소 합금화를 통한 고품질 사중패터닝 물질의 제조방법
WO2022216105A1 (ko) 기판 처리 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19845393

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19845393

Country of ref document: EP

Kind code of ref document: A1