KR20200014703A - 전자 및 이온 조절을 이용한 박막 증착 방법 - Google Patents

전자 및 이온 조절을 이용한 박막 증착 방법 Download PDF

Info

Publication number
KR20200014703A
KR20200014703A KR1020190092298A KR20190092298A KR20200014703A KR 20200014703 A KR20200014703 A KR 20200014703A KR 1020190092298 A KR1020190092298 A KR 1020190092298A KR 20190092298 A KR20190092298 A KR 20190092298A KR 20200014703 A KR20200014703 A KR 20200014703A
Authority
KR
South Korea
Prior art keywords
thin film
film deposition
plasma
precursor
bias
Prior art date
Application number
KR1020190092298A
Other languages
English (en)
Inventor
전형탁
정찬원
조해원
박수현
송석휘
권유림
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to PCT/KR2019/009588 priority Critical patent/WO2020027593A1/ko
Publication of KR20200014703A publication Critical patent/KR20200014703A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

전자 및 이온 조절을 이용한 박막 증착 방법에 관한 것으로서, 일실시예에 따른 박막 증착 방법은 구조체가 로딩된 챔버에 전구체를 공급하여, 구조체 상에서 전구체를 노출시키는 단계와, 챔버에서 전구체를 퍼지시키는 단계와, 구조체에 바이어스를 인가한 상태에서 챔버에 반응 플라즈마를 공급하는 단계 및 챔버에서 반응 플라즈마를 퍼지시키는 단계로 구성되는 증착 사이클을 포함하고, 반응 플라즈마를 공급하는 단계는 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.

Description

전자 및 이온 조절을 이용한 박막 증착 방법{METHOD OF THIN LAYER DEPOSITION USING CONTROLLED ELECTRON AND ION}
박막 증착 방법에 관한 것으로, 보다 상세하게는 전자 및 이온의 거동을 조절하여 박막을 증착하는 기술에 관한 것이다.
최근, 반도체 소자의 고집적화에 따라 집적회로를 구성하고 있는 구조의 크기가 나노미터(nanometer) 수준으로 미세화 되고 있으며, 이로 인해 반도체 제조 과정에서 미세 패터닝된 구조의 매립이나 도포를 위한 박막 형성 공정에 있어서 기존의 CVD(Chemical Vapor Deposition) 공정보다 단차 피복성이 향상된 박막 제조 공정이 필요하게 되었다.
이에 기존 CVD 공정을 대체하는 방법으로 새롭게 부각되고 있는 것이 단차 피복성이 우수하며 동시에 공정 속도가 빠른 원자층 증착법(Atomic Layer Deposition; ALD)을 이용한 공정이다.
또한, 센서, 초소형 기계 및 신촉매 등 나노기능소자를 제작하는 과정에서도 여러 가지 물질들의 박막을 나노미터 수준에서 제조하고 조절하는 박막 제조 공정이 중요한 기술을 차지하고 있어, 이들 분야에서도 원자층 증착법 이 적용 될 수 있다.
그러나, 기존의 원자층 증착법은 여러 반응 기체를 반응로에 혼합 주입하여 반응시켜 화학 반응을 통해 원하는 물질의 박막을 증착하는 기술로서, 이러한 CVD 공정은 탄소나 산소 등 불순물에 의한 오염이 크고, 고온에서의 기상 반응에 의한 입자 (particle) 생성 및 확산(diffusion)에 의해 표면 특성이 매끄럽지 못하게 되는 단점이 있다.
또한, 기존의 CVD 공정은 기체 상태에서 원료들 사 이의 반응, 원료의 분해, 표면 반응과 확산, 박막의 성장 등 여러 가지 복잡한 과정이 동시에 일어나기 때문에 공정 변수의 제어가 정밀하지 않아 다단계 박막을 나노급(nano scale)으로 성장시키는 데 어려움이 있다.
또한, 기존의 CVD 공정은 주로 고온에서 수행 되어야하므로 반도체 기판 위에 형성되어 있는 열에 약한 다른 일부 소자들이 열적손상을 받을 수 있는 문제점이 있고, 고온에서 박막 형성이 매우 빠르게 진행되므로 나노급 박막 형성에 있어 막두께의 조절이 어려운 문제점이 있다.
한편, 3차원 NAND FLASH 메모리의 경우 계속적으로 적층 단수가 증가 되게 되고 이에 따라 증착되는 박막의 균일성(계단 도포성)이 증착 공정에 큰 변수로 대두되고 있다.
그러나, 3차원 메모리 소자는 층수 증가로 인하여 종힁비(aspect ratio)가 차세대 소자로 개발이 진행 되면서 급격하게 증가 되고 있으며 이로 인해서 종횡비가 큰 복잡한 3차원 구조체에서 증착된 박막의 균일도(계단 도포성)을 조절하는데 어려움이 있다.
한국공개특허 제10-2008-0046768호, "박막형성방법"
본 발명은 박막 증착 공정에서 바이어스를 구조체에 인가하여 플라즈마 공정에 의해 발생된 전자 및 이온의 거동을 기판 방향으로 제어함으로써, 전구체의 리간드를 제거하여 반응성을 향상 시킬 수 있는 박막 증착 방법을 제공하고자 한다.
또한, 본 발명은 박막 증착 공정 중 전구체와 반응 플라즈마를 주입하는 공정 진행 시, 구조체에 바이어스를 인가하여 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시켜 박막의 균일도를 향상시킬 수 있는 박막 증착 방법을 제공하고자 한다.
또한, 본 발명은 고품위의 나노 두께 박막을 제조할 수 있고, 박막 제조 공정의 시간과 비용 절감의 효과가 있는 박막 증착 방법을 제공하고자 한다.
또한, 본 발명은 리간드 제거에 따른 박막 증착율의 증가를 통하여 박막 증착의 수율을 높일 수 있는 박막 증착 방법을 제공하고자 한다.
일실시예에 따른 박막 증착 방법은 구조체가 로딩된 챔버에 전구체를 공급하여, 구조체 상에서 전구체를 노출시키는 단계와, 챔버에서 전구체를 퍼지시키는 단계와, 구조체에 바이어스를 인가한 상태에서 챔버에 반응 플라즈마를 공급하는 단계 및 챔버에서 반응 플라즈마를 퍼지시키는 단계로 구성되는 증착 사이클을 포함하고, 반응 플라즈마를 공급하는 단계는 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.
일측에 따르면, 반응 플라즈마를 공급하는 단계는 리모트-플라즈마(Remote-plasma) 장치를 이용하여 반응 플라즈마를 생성할 수 있다.
일측에 따르면, 반응 플라즈마를 공급하는 단계는 전자 및 이온 중 적어도 하나를 가속시켜 구조체에 충돌시킴으로써, 전구체와 결합되어 있는 리간드를 제거할 수 있다.
일측에 따르면, 전구체를 노출시키는 단계는 구조체에 바이어스를 인가한 상태에서 챔버에 전구체를 공급하여, 구조체와 전구체간의 화학적 흡착을 촉진할 수 있다.
일측에 따르면, 구조체는 규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester), 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함할 수 있다.
일측에 따르면, 구조체는 복수의 돌기를 포함하는 3차원 구조체일 수 있다.
일측에 따르면, 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있다.
일측에 따르면, 증착 사이클은 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행될 수 있다.
다른 실시예에 따른 박막 증착 방법은 기설정된 제1 내지 제4 단위 시간 동안 구조체에 바이어스를 인가한 상태에서 구조체가 로딩된 챔버에 반응 플라즈마를 공급하는 단계 및 제1 단위 시간 및 제3 단위 시간에서 챔버에 전구체를 공급하는 단계로 구성되는 증착 사이클을 포함하고, 반응 플라즈마를 공급하는 단계는 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.
일측에 따르면, 반응 플라즈마를 공급하는 단계는 리모트-플라즈마(Remote-plasma) 장치를 이용하여 반응 플라즈마를 생성할 수 있다.
일측에 따르면, 제2 단위 시간 및 제4 단위 시간은 챔버에서 반응 플라즈마 및 전구체를 퍼지한 후에, 반응 플라즈마를 공급할 수 있다.
일측에 따르면, 구조체는 복수의 돌기를 포함하는 3차원 구조체일 수 있다.
일측에 따르면, 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있다.
일측에 따르면, 증착 사이클은 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행될 수 있다.
일실시예에 따르면, 박막 증착 공정에서 바이어스를 구조체에 인가하여 플라즈마 공정에 의해 발생된 전자 및 이온의 거동을 기판 방향으로 제어함으로써, 전구체의 리간드를 제거하여 반응성을 향상 시킬 수 있다.
일실시예에 따르면, 박막 증착 공정 중 전구체와 반응 플라즈마를 주입하는 공정 진행 시, 구조체에 바이어스를 인가하여 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시켜 박막의 균일도를 향상시킬 수 있다.
일실시예에 따르면, 고품위의 나노 두께 박막을 제조할 수 있고, 박막 제조 공정의 시간과 비용을 절감할 수 있다.
일실시예에 따르면, 리간드 제거에 따른 박막 증착율의 증가를 통하여 박막 증착의 수율을 높일 수 있다.
도 1은 일실시예에 따른 박막 증착 방법을 설명하기 위한 도면이다.
도 2는 일실시예에 따른 박막 증착 방법에서 바이어스를 인가하는 예시를 설명하기 위한 도면이다.
도 3a 내지 도 3b는 일실시예에 따른 박막 증착 방법을 이용하여 3차원 구조체 상에 박막을 증착하는 예시를 설명하기 위한 도면이다.
도 4는 다른 실시예에 따른 박막 증착 방법을 설명하기 위한 도면이다.
도 5는 다른 실시예에 따른 박막 증착 방법에서 바이어스를 인가하는 예시를 설명하기 위한 도면이다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 일실시예에 따른 박막 증착 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 일실시예에 따른 박막 증착 방법은 박막 증착 공정에서 바이어스를 구조체에 인가하여 플라즈마 공정에 의해 발생된 전자 및 이온의 거동을 기판 방향으로 제어함으로써, 전구체의 리간드를 제거하여 반응성을 향상 시킬 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 박막 증착 공정 중 전구체와 반응 플라즈마를 주입하는 공정 진행 시, 구조체에 바이어스를 인가하여 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시켜 박막의 균일도를 향상시킬 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 고품위의 나노 두께 박막을 제조할 수 있고, 박막 제조 공정의 시간과 비용을 절감할 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 리간드 제거에 따른 박막 증착율의 증가를 통하여 박막 증착의 수율을 높일 수 있다.
예를 들면, 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있다. 또한, 이하에서 설명하는 바이어스의 크기, 인가 시간 및 종류는 사용자 또는 공정 조건에 따라 자유롭게 조절될 수 있다.
이를 위해, 일실시예에 따른 박막 증착 방법은 도 1의 110 단계 내지 140 단계로 구성되는 증착 사이클을 적어도 1회 이상을 수행할 수 있다.
일측에 따르면, 증착 사이클은 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행될 수 있다.
원자층 증착법은 나노급 반도체 소자 제조의 필수적인 증착 기술로, 기존의 박막 증착 기술인 화학기상증착법 또는 물리기상증착법에 비해 매우 얇은 막을 정밀하게 제어할 수 있으며, 불순물 함량이 낮고 핀홀이 거의 없다는 장점이 있다.
원자층 증착의 원리는 비활성 가스(Ar, N2 등)에 의해서 분리된 각각의 반응물(전구체)을 기판 위에 공급함에 따라 하나의 원자층이 증착되며, 원하는 두께를 증착하기 위해서 원자층이 반복적으로 증착될 수 있다.
즉, 원자층 증착법은 화학기상증착법과 같이 반응 기체가 기상 반응에 의해 박막이 증착되는 것이 아니라, 하나의 반응물이 기판 위에 화학 흡착된 후 제2 또는 제3의 기체가 들어와 기판 위에서 다시 화학 흡착이 일어나면서 박막이 형성될 수 있다.
결론적으로, 본 발명은 원자층 증착법을 이용함으로써, 원자층 두께로 형성되어 단차피복성을 향상시키고 치밀한 막을 갖는 박막을 형성할 수 있다.
구체적으로 일실시예에 따른 증착 사이클에 대하여 설명하면, 110 단계에서 일실시예에 따른 박막 증착 방법은 구조체가 로딩된 챔버에 전구체를 공급하여, 구조체 상에서 전구체를 노출시킬 수 있다.
일측에 따르면, 110 단계에서 일실시예에 따른 박막 증착 방법은 구조체에 바이어스를 인가한 상태에서 챔버에 전구체를 공급하여, 구조체와 전구체간의 화학적 흡착을 촉진시킬 수 있다.
예를 들면, 구조체는 규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester), 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함하는 기판일 수 있다. 또한, 구조체는 복수의 돌기를 포함하는 3차원 구조체일 수도 있다.
다음으로, 120 단계에서 일실시예에 따른 박막 증착 방법은 챔버에서 전구체를 퍼지시킬 수 있다.
다음으로, 130 단계에서 일실시예에 따른 박막 증착 방법은 구조체에 바이어스를 인가한 상태에서 챔버에 반응 플라즈마를 공급할 수 있다.
보다 구체적으로, 130 단계에서 일실시예에 따른 박막 증착 방법은 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.
일측에 따르면, 130 단계에서 일실시예에 따른 박막 증착 방법은 전자 및 이온 중 적어도 하나를 가속시켜 구조체에 충돌시킴으로써, 전구체와 결합되어 있는 리간드를 제거할 수 있다.
또한, 130 단계에서 일실시예에 따른 박막 증착 방법은 리모트-플라즈마(Remote-plasma) 장치를 이용하여 반응 플라즈마를 생성할 수 있다.
구조적으로 다이렉트 플라즈마(direct plasma) 증착 장치의 경우 기판(구조체)이 플라즈마 발생영역 내에 있어 기판에 바이어스 인가 시 플라즈마 영역 내 포텐셜(전기장) 변화에 영향을 미쳐 플라즈마 및 바이어스의 조정이 어렵다는 문제가 있다.
또한, 다이렉트 플라즈마를 이용한 증착 장비의 경우 플라즈마 발생 시 형성된 라디칼과 이온이 박막 증착 과정에서 반응물로 활용되고 있고 이때 기판에 바이어스를 인가하게 되면 전자 혹은 이온의 에너지가 증가되며 이에 따라 ASH나 에칭 장비에서 다이렉트 플라즈마와 바이어스를 이용하여 시각과 세정 특성이 나타난다.
반면, 플라즈마 발생영역과 증착 영역이 서로 분리되어 있는 리모트 플라즈마 공정의 경우 서로 각 영역으로 나누어져 있어 기판에 바이어스 인가시 플라즈마 발생부의 포텐셜에 영향이 적어서 기판의 바이어스에 의한 플라즈마 발생에 영향이 거의 없으며 리모트 플라즈마 증착 공정의 주요 반응물(reactant)은 라디칼이 반응에 참가하고 있는 가운데 바이어스를 이용하면 추가적으로 플라즈마 발생 시 생성되는 전자와 이온을 사용 할 수 있다.
플라즈마 내에는 이온, 전자, 라디칼이 존재한다. 리모트 플라즈마 기판에 바이어스를 인가하는 경우 기본적으로 반응성이 높은 라디칼 뿐 아니라 이온을 기판 방향으로 유도하여 플라즈마의 전체적인 반응성이 향상되고 고품질 박막을 확보할 수 있다.
또한, 리모트 플라즈마의 경우 다이렉트 플라즈마 보다 기판에 데미지가 적지만 에칭이나 증착 능력이 다소 낮은 단점을 지니고 있다. 하지만 본 발명에서 제안하는 리모트 플라즈마와 바이어스를 이용할 경우 기판에 데미지도 적으며 이온의 반응성도 증가시킬 수 있다.
다시 말해, 일실시예에 따른 박막 증착 방법은 리모트 플라즈마를 이용한 박막의 증착 공정에서 바이어스 인가를 통해 구조체의 방향으로 가속되는 전자 또는 이온이 구조체에 흡착된 전구체와 충돌하여 원자층 형성의 화학 반응을 촉진시킬 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 원자층 형성의 화학 반응을 촉진시킴으로써, 기존 원자층 증착 공정보다 증착 속도를 증대시키고 막의 균일도 및 구조체 표면과 박막 사이의 결합력을 증가시킬 수 있고, 고품위 나노 두께 박막을 제조할 수 있으며, 박막 제조 공정의 시간과 비용 절감을 동시에 이룰 수 있다.
일측에 따르면, 일실시예에 따른 박막 증착 방법은 3차원 구조체 상에 박막을 증착하는 공정 진행 시, 3차원 구조체에 기설정된 바이어스를 인가하여 전구체와 기판간의 흡착을 촉진 및/또는 반응 플라즈마(반응물)를 가속화함으로써, 3차원 구조체에 증착된 박막의 균일성(계단 도포성)을 향상시킬 수 있다.
다시 말해, 일실시예에 따른 박막 증착 방법은 전구체 공급 공정 및 반응 반응 플라즈마 공급 공정시 구조체에 바이어스를 인가하여 구조체 표면에 전구체의 흡착을 균일하게 하고 플라즈마 발생시 발생된 이온을 기판으로 유도하여 전구체와 반응을 기판의 모든 표면에서 고르게 하여 단차 도포성 및 박막의 균질성을 향상시킬 수 있다.
3차원 구조체에서 박막을 증착하는 상세한 방법은 이후 실시예 도 3a 내지 3b를 통해 보다 구체적으로 설명하기로 한다.
다음으로, 140 단계에서 일실시예에 따른 박막 증착 방법은 챔버에서 반응 플라즈마를 퍼지시킬 수 있다.
도 2는 일실시예에 따른 박막 증착 방법에서 바이어스를 인가하는 예시를 설명하기 위한 도면이다.
다시 말해, 도 2는 도 1을 통해 설명한 일실시예에 따른 박막 증착 방법에 관한 실시예를 설명하는 도면으로, 이후 도 2를 통해 설명하는 내용 중 도 1을 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 2를 참조하면, 일실시예에 따른 박막 증착 방법은 전구체(precursor) 공급 단계, 전구체 퍼지 단계, 반응 플라즈마(plasma) 공급 단계 및 반응 플라즈마 퍼지 단계로 구성되는 증착 사이클의 진행 과정에서 기설정된 바이어스(bias)를 구조체에 인가할 수 있다.
구체적으로, 일실시예에 따른 박막 증착 방법은 전구체 공급 단계에서 구조체에 기설정된 바이어스를 인가하여, 전구체와 구조체의 흡착을 증대시킬 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 반응 플라즈마 공급 단계에서 구조체에 기설정된 바이어스를 인가하여, 반응 플라즈마의 전자 및/또는 이온을 기판 방향으로 가속시켜 전구체의 리간드를 제거함으로써, 박막의 증착속도를 향상시킬 수 있다.
보다 구체적으로, 도 2의 (a)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 전반에 걸쳐 교류 바이어스(AC bias)를 인가하여 반응 플라즈마 공급 단계에서 형성된 전자 및 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 2의 (b)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 전반에 걸쳐 양의 직류 바이어스(positive DC bias)를 인가하여 반응 플라즈마 공급 단계에서 형성된 전자를 구조체의 방향으로 가속시킬 수 있다.
또한, 도 2의 (c)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 전반에 걸쳐 음의 직류 바이어스(negative DC bias)를 인가하여 반응 플라즈마 공급 단계에서 형성된 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 2의 (d)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 중 반응 플라즈마를 공급하는 단계에서 양의 직류 바이어스를 인가하여 반응 플라즈마 공급 단계에서 형성된 전자를 구조체의 방향으로 가속시킬 수 있다.
일측에 따르면, 도 2의 (d)에서 양의 직류 바이어스의 인가 시간은 전구체 주입 이후부터 반응 플라즈마 공정 시간 내에서 자유롭게 조절될 수 있다.
또한, 도 2의 (e)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 중 반응 플라즈마를 공급하는 단계에서 음의 직류 바이어스를 인가하여 반응 플라즈마 공급 단계에서 형성된 이온을 구조체의 방향으로 가속시킬 수 있다.
일측에 따르면, 도 2의 (e)에서 음의 직류 바이어스의 인가 시간은 전구체 주입 이후부터 반응 플라즈마 공정 시간 내에서 자유롭게 조절될 수 있다.
또한, 도 2의 (f)에 따르면, 일실시예에 따른 박막 증착 방법은 증착 사이클 중 반응 플라즈마를 공급하는 단계에서 양의 직류 바이어스 및 음의 직류 바이어스를 인가하여 반응 플라즈마 공급 단계에서 형성된 전자 및 이온을 구조체의 방향으로 가속시킬 수 있다.
도 3a 내지 도 3b는 일실시예에 따른 박막 증착 방법을 이용하여 3차원 구조체 상에 박막을 증착하는 예시를 설명하기 위한 도면이다.
다시 말해, 도 3a 내지 도 3b는 도 1 내지 도 2를 통해 설명한 일실시예에 따른 박막 증착 방법에 관한 실시예를 설명하는 도면으로, 이후 도 3a 내지 도 3b를 통해 설명하는 내용 중 도 1 내지 도 2를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 3a 내지 도 3b를 참조하면, 참조부호 310은 기존의 박막 증착 방법을 통해 3차원 구조체 상에 박막을 증착하는 예시를 나타내고, 참조부호 320은 일실시예에 따른 박막 증착 방법을 통해 3차원 구조체 상에 박막을 증착하는 예시를 나타낸다.
참조부호 310 내지 320에 따르면, 기존의 박막 증착 방법 및 일실시예에 따른 박막 증착 방법은 전구체 주입 단계, 전구체 퍼지 단계, 반응 플라즈마 주입 단계 및 반응 플라즈마 퍼지 단계로 구성되는 증착 사이클을 수행할 수 있다.
또한, 일실시예에 따른 박막 증착 방법은 전구체 주입 단계, 전구체 퍼지 단계, 반응 플라즈마 주입 단계 및 반응 플라즈마 퍼지 단계 중 적어도 하나의 단계에서 3차원 구조체에 바이어스를 인가할 수 있다.
바람직하게는, 일실시예에 따른 박막 증착 방법은 전구체 주입 단계 및 반응 플라즈마 주입 단계에서 3차원 구조체에 바이어스를 인가할 수 있다.
예를 들면, 일실시예에 따른 박막 증착 방법은 3차원 구조체에 직접적으로 바이어스를 인가할 수 있으며, 3차원 구조체가 실장되는 기판을 통해 간접적으로 바이어스를 인가할 수도 있다.
보다 구체적인 예를 들면, 박막 증착 방법은 증착 공정 진행 전에, 기판 상에 전도성 물질(금속, 금속 질화물, 전도성 산화물)을 증착하여 기판의 전도성을 향상시키는 공정을 진행 할 수 있다. 또한, 공정을 통해 형성되는 전도성 물질을 확산 방지막 또는 라이너(liner)로 대신하여 사용할 수 있다.
일측에 따르면, 3차원 구조체에 인가되는 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있으며, 바이어스의 크기, 인가 시간 및 종류는 사용자 또는 공정 조건에 따라 자유롭게 조절될 수 있다.
구체적으로, 참조부호 320에 따르면 일실시예에 따른 박막 증착 방법은 전구체 주입 단계 및 반응 플라즈마 주입 단계에서 3차원 구조체에 바이어스를 인가함으로써, 구조체 표면에 전구체의 흡착을 균일하게 하고 반응 플라즈마 발생 시 발생된 이온을 기판으로 유도함으로써 전구체와 이온의 반응을 구조체 표면에서 고르게 하여 참조부호 310에 따른 기존의 박막 증착 방법 대비 단차 도포성 및 박막의 균질성을 향상시킬 수 있다.
도 4는 다른 실시예에 따른 박막 증착 방법을 설명하기 위한 도면이다.
다시 말해, 도 4는 도 1 내지 도 3b를 통해 설명한 일실시예에 따른 박막 증착 방법의 다른 예시를 설명하는 도면으로, 이후 도 4를 통해 설명하는 내용 중 도 1 내지 도 3b를 통해 설명하는 내용과 중복되는 설명은 생략 하기로 한다.
도 4를 참조하면, 다른 실시예에 따른 박막 증착 방법은 410 단계 및 420 단계로 구성되는 증착 사이클을 적어도 1회 이상 수행할 수 있으며, 증착 사이클은 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행될 수 있다.
구체적으로, 410 단계에서 다른 실시예에 따른 박막 증착 방법은 기설정된 제1 내지 제4 단위 시간 동안 구조체에 바이어스를 인가한 상태에서 구조체가 로딩된 챔버에 반응 플라즈마를 공급할 수 있다.
일측에 따르면, 410 단계에서 다른 실시예에 따른 박막 증착 방법은 리모트-플라즈마(Remote-plasma) 장치를 이용하여 반응 플라즈마를 생성할 수 있다.
일측에 따르면, 구조체는 규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester), 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함하는 기판일 수 있으며, 복수의 돌기를 포함하는 3차원 구조체일 수도 있다.
또한, 바이어스는 직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스일 수 있다.
예를 들면, 제1 내지 제4 단위 시간 각각은 사용자가 기설정한 시간 범위를 의미할 수 있고, 제1 내지 제4 단위 시간은 순차적으로 진행될 수 있다.
또한, 제1 내지 제4 단위 시간 각각은 사용자 또는 공정 조건에 따른 서로 다른 시간 범위로 설정될 수 있다.
한편, 410 단계에서 다른 실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 동안 구조체에 인가된 바이어스를 통해 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 구조체의 방향으로 제어할 수 있다.
다음으로, 420 단계에서 다른 실시예에 따른 박막 증착 방법은 제1 단위 시간 및 제3 단위 시간에서 챔버에 전구체를 공급할 수 있다.
다시 말해, 다른 실시예에 따른 박막 증착 방법은 제1 및 제3 단위 시간에는 챔버에 반응 플라즈마 및 전구체를 동시에 공급하고, 제2 및 제4 단위 시간에는 챔버에 반응 플라즈마만을 공급할 수 있다.
일측에 따르면, 제2 단위 시간 및 제4 단위 시간은 챔버에서 반응 플라즈마 및 전구체를 퍼지한 후에, 반응 플라즈마를 공급할 수 있다.
다시 말해, 제2 단위 시간 및 제4 단위 시간 각각은 제1 서브 단위 시간 및 제2 서브 단위 시간으로 구분될 수 있으며, 제1 서브 단위 시간에서는 반응 플라즈마 및 전구체를 퍼지하는 단계가 진행되고, 제2 서브 단위 시간에서는 반응 플라즈마를 공급하는 단계가 진행될 수 있다.
도 5는 다른 실시예에 따른 박막 증착 방법에서 바이어스를 인가하는 예시를 설명하기 위한 도면이다.
다시 말해, 도 5는 도 4를 통해 설명한 다른 실시예에 따른 박막 증착 방법에 관한 실시예를 설명하는 도면으로, 이후 도 5를 통해 설명하는 내용 중 도 4를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 5를 참조하면, 일실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 중 적어도 하나 이상의 단위 시간에서 전구체(precursor) 및 반응 플라즈마(plasma) 공급하고, 적어도 하나 이상의 단위 시간에서 구조체에 기설정된 바이어스(bias)를 인가할 수 있다.
구체적으로, 일실시예에 따른 박막 증착 방법은 전구체와 반응 플라즈마가 동시에 공급되는 제1 단위 시간 및 제3 단위 시간과, 반응 플라즈마가 공급되는 제2 단위 시간 및 제4 단위 시간에서 구조체에 기설정된 바이어스를 인가하여, 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시킬 수 있으며, 반응 플라즈마의 전자 및/또는 이온을 기판 방향으로 가속시켜 박막의 증착속도를 향상시킬 수 있다.
보다 구체적으로, 도 5의 (a)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 전반에 걸쳐 양의 직류 바이어스(positive DC bias)를 인가하여 반응 플라즈마의 전자를 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (b)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 전반에 걸쳐 음의 직류 바이어스(negative DC bias)를 인가하여 반응 플라즈마의 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (c)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 내지 제4 단위 시간 전반에 걸쳐 교류 바이어스(AC bias)를 인가하여 반응 플라즈마의 전자 및 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (d)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 단위 시간 및 제3 단위 시간에서 음의 직류 바이어스를 인가하여 반응 플라즈마의 이온을 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (e)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 단위 시간 및 제3 단위 시간에서 양의 직류 바이어스를 인가하여 반응 플라즈마의 전자를 구조체의 방향으로 가속시킬 수 있다.
또한, 도 5의 (f)에 따르면, 다른 실시예에 따른 박막 증착 방법은 제1 단위 시간 및 제3 단위 시간 각각에서 양의 직류 바이어스 및 음의 직류 바이어스를 인가하여 반응 플라즈마의 전자 및 이온을 구조체의 방향으로 가속시킬 수 있다.
결국, 본 발명을 이용하면, 박막 증착 공정에서 바이어스를 구조체에 인가하여 플라즈마 공정에 의해 발생된 전자 및 이온의 거동을 기판 방향으로 제어함으로써, 전구체의 리간드를 제거하여 반응성을 향상 시킬 수 있다.
또한, 박막 증착 공정 중 전구체와 반응 플라즈마를 주입하는 공정 진행 시, 구조체에 바이어스를 인가하여 전구체와 구조체의 흡착을 증대시키고, 반응 플라즈마와 전구체 간의 반응성을 향상시켜 박막의 균일도를 향상시킬 수 있다.
또한, 박막 고품위의 나노 두께 박막을 제조할 수 있고, 박막 제조 공정의 시간과 비용을 절감할 수 있다.
또한, 리간드 제거에 따른 박막 증착율의 증가를 통하여 박막 증착의 수율을 높일 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
110: 전구체 공급 단계
120: 전구체 퍼지 단계
130: 반응 플라즈마 공급 단계
140: 반응 플라즈마 퍼지 단계

Claims (14)

  1. 구조체가 로딩된 챔버에 전구체를 공급하여, 상기 구조체 상에서 상기 전구체를 노출시키는 단계;
    상기 챔버에서 상기 전구체를 퍼지시키는 단계;
    상기 구조체에 바이어스를 인가한 상태에서 상기 챔버에 반응 플라즈마를 공급하는 단계 및
    상기 챔버에서 반응 플라즈마를 퍼지시키는 단계
    로 구성되는 증착 사이클을 포함하고,
    상기 반응 플라즈마를 공급하는 단계는,
    상기 구조체에 인가된 바이어스를 통해 상기 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 상기 구조체의 방향으로 제어하는 것을 특징으로 하는
    박막 증착 방법.
  2. 제1항에 있어서,
    상기 반응 플라즈마를 공급하는 단계는,
    리모트-플라즈마(Remote-plasma) 장치를 이용하여 상기 반응 플라즈마를 생성하는 것을 특징으로 하는
    박막 증착 방법.
  3. 제1항에 있어서,
    상기 반응 플라즈마를 공급하는 단계는,
    상기 전자 및 이온 중 적어도 하나를 가속시켜 상기 구조체에 충돌시킴으로써, 상기 전구체와 결합되어 있는 리간드를 제거하는
    박막 증착 방법.
  4. 제1항에 있어서,
    상기 전구체를 노출시키는 단계는,
    상기 구조체에 바이어스를 인가한 상태에서 상기 챔버에 전구체를 공급하여, 상기 구조체와 상기 전구체간의 화학적 흡착을 촉진하는
    박막 증착 방법.
  5. 제1항에 있어서,
    상기 구조체는,
    규소(Si, silicon), 산화규소(SiO2, silicon oxide), 산화알루미늄(Al2O3, aluminium oxide), 산화마그네슘(MgO, magnesium oxide), 탄화규소(SiC, silicon carbide), 질화규소(SiN, silicon nitride), 유리(glass), 석영(quartz), 사파이어(sapphire), 그래파이트(graphite), 그래핀(g raphene), 폴리이미드(PI, polyimide), 폴리에스테르(PE, polyester), 폴리에틸렌 나프탈레이트(PEN, poly(2,6-ethylenenaphthalate)), 폴리메틸 메타크릴레이트(PMMA, polymethyl methacrylate), 폴리우레탄(PU, polyurethane), 플루오르폴리머(FEP, fluoropolymers) 및 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함하는 기판인 것을 특징으로 하는
    박막 증착 방법.
  6. 제1항에 있어서,
    상기 구조체는,
    복수의 돌기를 포함하는 3차원 구조체인 것을 특징으로 하는
    박막 증착 방법.
  7. 제1항에 있어서,
    상기 바이어스는,
    직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스인 것을 특징으로 하는
    박막 증착 방법.
  8. 제1항에 있어서,
    상기 증착 사이클은,
    원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행되는 것을 특징으로 하는
    박막 증착 방법.
  9. 기설정된 제1 내지 제4 단위 시간 동안 구조체에 바이어스를 인가한 상태에서 상기 구조체가 로딩된 챔버에 반응 플라즈마를 공급하는 단계 및
    상기 제1 단위 시간 및 상기 제3 단위 시간에서 상기 챔버에 전구체를 공급하는 단계
    로 구성되는 증착 사이클을 포함하고,
    상기 반응 플라즈마를 공급하는 단계는,
    상기 구조체에 인가된 바이어스를 통해 상기 반응 플라즈마로부터 생성되는 전자 및 이온 중 적어도 하나의 거동을 상기 구조체의 방향으로 제어하는 것을 특징으로 하는
    박막 증착 방법.
  10. 제9항에 있어서,
    상기 반응 플라즈마를 공급하는 단계는,
    리모트-플라즈마(Remote-plasma) 장치를 이용하여 상기 반응 플라즈마를 생성하는 것을 특징으로 하는
    박막 증착 방법.
  11. 제9항에 있어서,
    상기 제2 단위 시간 및 상기 제4 단위 시간은,
    상기 챔버에서 상기 반응 플라즈마 및 전구체를 퍼지한 후에, 상기 반응 플라즈마를 공급하는
    박막 증착 방법.
  12. 제9항에 있어서,
    상기 구조체는,
    복수의 돌기를 포함하는 3차원 구조체인 것을 특징으로 하는
    박막 증착 방법.
  13. 제9항에 있어서,
    상기 바이어스는,
    직류(direct current; DC) 형태, 교류(alternating current; AC) 형태, 펄스(pulse) 형태 및 고주파(high frequency) 형태 중 적어도 하나의 형태에 기초한 바이어스인 것을 특징으로 하는
    박막 증착 방법.
  14. 제9항에 있어서,
    상기 증착 사이클은,
    원자층 증착법(Atomic Layer Deposition; ALD)을 통해 수행되는 것을 특징으로 하는
    박막 증착 방법.
KR1020190092298A 2018-08-01 2019-07-30 전자 및 이온 조절을 이용한 박막 증착 방법 KR20200014703A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2019/009588 WO2020027593A1 (ko) 2018-08-01 2019-08-01 전자 및 이온 조절을 이용한 박막 증착 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180089946 2018-08-01
KR20180089946 2018-08-01

Publications (1)

Publication Number Publication Date
KR20200014703A true KR20200014703A (ko) 2020-02-11

Family

ID=69568628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092298A KR20200014703A (ko) 2018-08-01 2019-07-30 전자 및 이온 조절을 이용한 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR20200014703A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080046768A (ko) 2006-11-23 2008-05-28 동의대학교 산학협력단 박막형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080046768A (ko) 2006-11-23 2008-05-28 동의대학교 산학협력단 박막형성방법

Similar Documents

Publication Publication Date Title
TWI804706B (zh) 氧化矽之拓撲選擇性膜形成之方法
KR102588666B1 (ko) 기판 상의 구조물 형성 방법
JP6758839B2 (ja) 基板処理システムにおいてハードマスクとして使用する非晶質炭素およびシリコン膜の金属ドーピング
CN107799390B (zh) 用于半导体图案化应用的高干法蚀刻速率材料
KR102186335B1 (ko) 반응 챔버에서 아웃가싱을 감소시키는 방법 및 시스템
TWI654336B (zh) 具有脈衝式電漿曝露之電漿輔助式原子層沉積
US9320387B2 (en) Sulfur doped carbon hard masks
JP2019029652A (ja) 負バイアスを用いてｐｅａｌｄによって膜を堆積する方法
JP2018061007A (ja) 半導体パターニング用途のためのドープａｌｄ膜
JP2018098304A (ja) ＳｉＣ膜の成膜方法
JP6559430B2 (ja) 被処理体を処理する方法
US20090011145A1 (en) Method of Manufacturing Vanadium Oxide Thin Film
TW201708592A (zh) 在反映空間中在基板上形成氮化矽薄膜的方法
TW201546314A (zh) 用以降低金屬氧化物與金屬氮化物膜中的表面粗糙度之射頻循環清洗
JP2015070270A5 (ko)
JP2015111668A (ja) 先進のパターニングのためのソフトランディング・ナノラミネート
TW201214563A (en) Plasma-activated deposition of conformal films
KR20150056607A (ko) 차등 실리콘 산화물 에칭
KR102414856B1 (ko) 저응력 질소 도핑된 텅스텐 막들의 물리적 기상 증착
JP2015172242A (ja) 原子層堆積窒化ケイ素膜のインシトゥ炭素及び酸化物ドーピング
KR20210150606A (ko) 변조된 원자 층 증착
TWI724198B (zh) 對被處理體進行處理之方法
CN111108581A (zh) 高深宽比沉积
US11443919B2 (en) Film formation via pulsed RF plasma
US10309009B2 (en) Carbon thin-film device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination