WO2020027296A1 - 面発光レーザ装置 - Google Patents

面発光レーザ装置 Download PDF

Info

Publication number
WO2020027296A1
WO2020027296A1 PCT/JP2019/030338 JP2019030338W WO2020027296A1 WO 2020027296 A1 WO2020027296 A1 WO 2020027296A1 JP 2019030338 W JP2019030338 W JP 2019030338W WO 2020027296 A1 WO2020027296 A1 WO 2020027296A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
main surface
light emitting
type
less
Prior art date
Application number
PCT/JP2019/030338
Other languages
English (en)
French (fr)
Inventor
実 村山
匡史 山本
秀起 辻合
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2020534753A priority Critical patent/JP7428648B2/ja
Publication of WO2020027296A1 publication Critical patent/WO2020027296A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Definitions

  • the present invention relates to a surface emitting laser device.
  • Patent Document 1 discloses a surface emitting laser array as an example of a surface emitting laser device.
  • This surface emitting laser array has a semiconductor layer having a main surface and a mesa structure formed by cutting out the semiconductor layer and forming the main surface of the semiconductor layer, and a plurality of semiconductor layers emitting light in a normal direction of the main surface.
  • a light emitting unit discloses a surface emitting laser array as an example of a surface emitting laser device.
  • This surface emitting laser array has a semiconductor layer having a main surface and a mesa structure formed by cutting out the semiconductor layer and forming the main surface of the semiconductor layer, and a plurality of semiconductor layers emitting light in a normal direction of the main surface.
  • a light emitting unit is a light emitting unit.
  • One embodiment of the present invention provides a surface emitting laser device capable of adjusting the temperature distribution of a semiconductor layer and the outputs of a plurality of light emitting units.
  • One embodiment of the present invention is a semiconductor layer having a main surface, each partitioned by a groove formed in the main surface, arranged so as to be unevenly distributed in a peripheral portion of the main surface in plan view,
  • a surface emitting laser device including: a plurality of light emitting units that emit light in a normal direction.
  • the surface emitting laser device it is possible to suppress a temperature rise in the central portion of the semiconductor layer where heat is easily concentrated.
  • the temperature distribution of the semiconductor layer can be adjusted, the outputs of the plurality of light emitting units can be adjusted.
  • One embodiment of the present invention is a semiconductor layer having a main surface, an external terminal formed on the main surface and having a thermal conductivity exceeding the thermal conductivity of the semiconductor layer, and formed on the main surface.
  • a plurality of light-emitting portions each partitioned by a groove, arranged so as to be unevenly distributed around the external terminal in plan view, and emitting light in a direction normal to the main surface, provide.
  • the surface emitting laser device heat generated in the plurality of light emitting units arranged around the external terminal can be efficiently transmitted to the external terminal.
  • the temperature distribution of the semiconductor layer can be adjusted, the outputs of the plurality of light emitting units can be adjusted.
  • FIG. 1 is a plan view showing a surface emitting laser device according to a first embodiment of the present invention.
  • FIG. 2 is an enlarged view of a region II shown in FIG.
  • FIG. 3 is an enlarged view of a region III shown in FIG.
  • FIG. 4 is a sectional view taken along the line IV-IV shown in FIG.
  • FIG. 5 is a sectional view taken along the line VV shown in FIG.
  • FIG. 6 is an enlarged view of the area VI shown in FIG.
  • FIG. 7 is an enlarged view of the region VII shown in FIG.
  • FIG. 8A is a view corresponding to FIG. 6, and is a view for explaining an example of a method of manufacturing the surface emitting laser device shown in FIG.
  • FIG. 8B is a view showing a step after FIG. 8A.
  • FIG. 8A is a view showing a step after FIG. 8A.
  • FIG. 8C is a diagram showing a step after FIG. 8B.
  • FIG. 8D is a diagram showing a step after FIG. 8C.
  • FIG. 8E is a diagram showing a step after FIG. 8D.
  • FIG. 8F is a view showing a step after FIG. 8E.
  • FIG. 8G is a diagram showing a step after FIG. 8F.
  • FIG. 8H is a view showing a step after FIG. 8G.
  • FIG. 8I is a diagram showing a step after FIG. 8H.
  • FIG. 9 is a plan view showing a surface emitting laser device according to a second embodiment of the present invention.
  • FIG. 10 is a plan view showing a surface emitting laser device according to a third embodiment of the present invention.
  • FIG. 9 is a plan view showing a surface emitting laser device according to a second embodiment of the present invention.
  • FIG. 10 is a plan view showing a surface emitting laser device according to a third embodiment of the present invention.
  • FIG. 11 is a plan view showing a surface emitting laser device according to a fourth embodiment of the present invention.
  • FIG. 12 is a plan view showing a surface emitting laser device according to a fifth embodiment of the present invention.
  • FIG. 13 is a plan view showing a surface emitting laser device according to a sixth embodiment of the present invention.
  • FIG. 14 is a sectional view taken along the line XIV-XIV shown in FIG.
  • FIG. 15 is a plan view showing a surface emitting laser device according to a seventh embodiment of the present invention.
  • FIG. 16 is a plan view showing a surface emitting laser device according to an eighth embodiment of the present invention.
  • FIG. 17 is a plan view showing a surface emitting laser device according to a ninth embodiment of the present invention.
  • FIG. 18 is a plan view illustrating a surface emitting laser device according to a tenth embodiment of the present invention, and is a plan view illustrating a first embodiment of a first main surface electrode layer.
  • FIG. 19 is an enlarged view of the area XIX shown in FIG.
  • FIG. 20 is a sectional view taken along line XX-XX shown in FIG.
  • FIG. 21 is a sectional view taken along the line XXI-XXI shown in FIG.
  • FIG. 22 is a sectional view taken along the line XXII-XII shown in FIG.
  • FIG. 23 is an enlarged view of a region XXIII shown in FIG.
  • FIG. 24 is an enlarged view of a region XXIV shown in FIG.
  • FIG. 20 is a sectional view taken along line XX-XX shown in FIG.
  • FIG. 21 is a sectional view taken along the line XXI-XXI shown in FIG.
  • FIG. 22 is a
  • FIG. 25A is a corresponding view of FIG. 19 and is an enlarged view showing a second embodiment of the first main surface electrode layer.
  • FIG. 25B is a corresponding view of FIG. 19 and is an enlarged view showing a third embodiment of the first main surface electrode layer.
  • FIG. 25C is a corresponding view of FIG. 19 and is an enlarged view showing a fourth embodiment of the first principal surface electrode layer.
  • FIG. 25D is a correspondence diagram of FIG. 19 and is an enlarged view showing a fifth embodiment of the first principal surface electrode layer.
  • FIG. 25E is a corresponding view of FIG. 19 and is an enlarged view showing a sixth embodiment of the first principal surface electrode layer.
  • FIG. 25F is a corresponding view of FIG.
  • FIG. 25G is a corresponding view of FIG. 19 and is an enlarged view showing an eighth embodiment of the first principal surface electrode layer.
  • FIG. 25H is a view corresponding to FIG. 19 and is an enlarged view showing a ninth embodiment of the first main surface electrode layer.
  • FIG. 25I is a diagram corresponding to FIG. 19 and is an enlarged view showing a tenth embodiment of the first principal surface electrode layer.
  • FIG. 25J is a correspondence view of FIG. 19 and is an enlarged view showing an eleventh embodiment of the first main surface electrode layer.
  • FIG. 25K is a corresponding view of FIG. 23 and is an enlarged view showing a twelfth embodiment of the first main surface electrode layer.
  • FIG. 25L is an enlarged view showing a thirteenth embodiment of the first main surface electrode layer, corresponding to FIG. 23.
  • FIG. 26A is a view corresponding to FIG. 22 for explaining an example of a method of manufacturing the surface emitting laser device shown in FIG. 18.
  • FIG. 26B is a diagram showing a step after FIG. 26A.
  • FIG. 26C is a diagram showing a step after FIG. 26B.
  • FIG. 26D is a diagram showing a step after FIG. 26C.
  • FIG. 26E is a diagram showing a step after FIG. 26D.
  • FIG. 26F is a diagram showing a step after FIG. 26E.
  • FIG. 26G is a diagram showing a step after FIG. 26F.
  • FIG. 26H is a diagram showing a step after FIG. 26G.
  • FIG. 26A is a view corresponding to FIG. 22 for explaining an example of a method of manufacturing the surface emitting laser device shown in FIG. 18.
  • FIG. 26B is a diagram
  • FIG. 26I is a view showing a step subsequent to FIG. 26H.
  • FIG. 26J is a view showing a step after FIG. 26I.
  • FIG. 26K is a view showing a step after FIG. 26J.
  • FIG. 26L is a diagram showing a step after FIG. 26K.
  • FIG. 26M is a diagram showing a step after FIG. 26L.
  • FIG. 27 is a sectional view corresponding to FIG. 22 and showing a surface emitting laser device according to an eleventh embodiment of the present invention.
  • FIG. 28A is a view corresponding to FIG. 27, illustrating an example of a method of manufacturing the surface emitting laser device shown in FIG. 27.
  • FIG. 28B is a diagram showing a step after FIG. 28A.
  • FIG. 28C is a diagram showing a step after FIG. 28B.
  • FIG. 28D is a diagram showing a step after FIG. 28C.
  • FIG. 29 is a plan view showing a surface emitting laser device according to a twelfth embodiment of the present invention.
  • FIG. 30 is a plan view showing a surface emitting laser device according to a thirteenth embodiment of the present invention.
  • FIG. 31 is a plan view showing a surface emitting laser device according to a fourteenth embodiment of the present invention.
  • FIG. 32 is a plan view showing a surface emitting laser device according to a fifteenth embodiment of the present invention.
  • FIG. 33 is an enlarged view of a region XXXIII shown in FIG. FIG.
  • FIG. 34 is a plan view showing a surface emitting laser device according to a sixteenth embodiment of the present invention, and is a plan view showing a first embodiment of the first principal surface electrode layer.
  • FIG. 35 is an enlarged view of the area XXXV shown in FIG.
  • FIG. 36 is a corresponding view of FIG. 35 and is an enlarged view showing a second embodiment of the first main surface electrode layer.
  • FIG. 37 is a plan view showing a surface emitting laser device according to a seventeenth embodiment of the present invention.
  • FIG. 38 is an enlarged view of a region XXXVIII shown in FIG.
  • FIG. 39 is a plan view showing a surface emitting laser device according to an eighteenth embodiment of the present invention.
  • FIG. 35 is an enlarged view of the area XXXV shown in FIG.
  • FIG. 36 is a corresponding view of FIG. 35 and is an enlarged view showing a second embodiment of the first main surface electrode layer.
  • FIG. 37 is a plan view
  • FIG. 40 is an enlarged view of the area XL shown in FIG.
  • FIG. 41 is a plan view showing a surface emitting laser device according to a nineteenth embodiment of the present invention.
  • FIG. 42 is an enlarged view of the area XLII shown in FIG.
  • FIG. 43 is a sectional view taken along the line XLIII-XLIII shown in FIG.
  • FIG. 44 is a sectional view taken along the line XLIV-XLIV shown in FIG.
  • FIG. 45 is an enlarged view of the area XLV shown in FIG.
  • FIG. 46 is an enlarged view of the area XLVI shown in FIG.
  • FIG. 47 is an enlarged view of the area XLVII shown in FIG.
  • FIG. 48 is an enlarged view of a region XLVIII shown in FIG.
  • FIG. 49A is a view corresponding to FIG. 45, for explaining an example of a method of manufacturing the surface emitting laser device shown in FIG. 41.
  • FIG. 49B is a view showing a step after FIG. 49A.
  • FIG. 49C is a diagram showing a step after FIG. 49B.
  • FIG. 49D is a view showing a step after that in FIG. 49C.
  • FIG. 49E is a diagram showing a step after FIG. 49D.
  • FIG. 49F is a view showing a step after FIG. 49E.
  • FIG. 49G is a diagram showing a step after FIG. 49F.
  • FIG. 49H is a view showing a step after FIG. 49G.
  • FIG. 49I is a view showing a step after FIG. 49H.
  • FIG. 50 is a cross-sectional view showing a first modification of the trench according to the first to ninth embodiments.
  • FIG. 51 is a plan view showing a second modification of the trench according to the first to ninth embodiments.
  • FIG. 52 is a sectional view showing a first modification of the trench according to the tenth to eighteenth embodiments.
  • FIG. 53 is a plan view showing a second modification of the trench according to the tenth to eighteenth embodiments.
  • FIG. 54 is a sectional view showing a first modification of the trench according to the nineteenth embodiment.
  • FIG. 55 is a plan view showing a second modification of the trench according to the nineteenth embodiment.
  • FIG. 1 is a plan view showing a surface emitting laser device 1 according to the first embodiment of the present invention.
  • FIG. 2 is an enlarged view of a region II shown in FIG.
  • FIG. 3 is an enlarged view of a region III shown in FIG.
  • FIG. 4 is a sectional view taken along the line IV-IV shown in FIG.
  • FIG. 5 is a sectional view taken along the line VV shown in FIG.
  • FIG. 6 is an enlarged view of the area VI shown in FIG.
  • FIG. 7 is an enlarged view of the region VII shown in FIG.
  • surface emitting laser device 1 is a semiconductor laser device called VCSEL (Vertical Cavity Surface Emitting Laser).
  • the surface emitting laser device 1 includes a rectangular parallelepiped chip body 2.
  • the chip body 2 includes a first main surface 3 on one side, a second main surface 4 on the other side, and side surfaces 5A, 5B, 5C, 5D connecting the first main surface 3 and the second main surface 4.
  • the first main surface 3 and the second main surface 4 are formed in a quadrangular shape (in this embodiment, a rectangular shape) in plan view (hereinafter, simply referred to as “plan view”) when viewed from the normal direction Z thereof. .
  • the side surfaces 5A to 5D include a first side surface 5A, a second side surface 5B, a third side surface 5C, and a fourth side surface 5D.
  • the first side face 5A and the third side face 5C extend along the first direction X and face a second direction Y intersecting with the first direction X. More specifically, the second direction Y is orthogonal to the first direction X.
  • the first side face 5A and the third side face 5C form a long side of the chip body 2.
  • the second side surface 5B and the fourth side surface 5D extend along the second direction Y, and face the first direction X.
  • the second side face 5B and the fourth side face 5D form short sides of the chip body 2.
  • the side surfaces 5A to 5D extend in a plane along the normal direction Z.
  • the width W1 of the first side surface 5A (the third side surface 5C) in plan view may be 200 ⁇ m or more and 2000 ⁇ m or less.
  • the width W1 is 200 ⁇ m to 400 ⁇ m, 400 ⁇ m to 600 ⁇ m, 600 ⁇ m to 800 ⁇ m, 800 ⁇ m to 1000 ⁇ m, 1000 ⁇ m to 1200 ⁇ m, 1200 ⁇ m to 1400 ⁇ m, 1400 ⁇ m to 1600 ⁇ m, 1600 ⁇ m to 1800 ⁇ m, or 1800 ⁇ m to 2000 ⁇ m It may be.
  • the width W1 may be 500 ⁇ m ⁇ 5 ⁇ m.
  • the width W2 of the second side surface 5B (fourth side surface 5D) in plan view may be 200 ⁇ m or more and 1000 ⁇ m or less.
  • the width W2 may be 200 ⁇ m to 300 ⁇ m, 300 ⁇ m to 400 ⁇ m, 400 ⁇ m to 500 ⁇ m, 500 ⁇ m to 600 ⁇ m, 600 ⁇ m to 700 ⁇ m, 700 ⁇ m to 800 ⁇ m, 800 ⁇ m to 900 ⁇ m, or 900 ⁇ m to 1000 ⁇ m.
  • the width W2 may be 340 ⁇ m ⁇ 5 ⁇ m.
  • surface emitting laser device 1 includes a light emitting unit 6 (semiconductor light emitting layer) formed on first main surface 3 and emitting laser light in normal direction Z.
  • the plurality of light emitting units 6 are formed at intervals in the first direction X and the second direction Y in plan view.
  • the plurality of light emitting units 6 may be arranged regularly or irregularly.
  • the plurality of light emitting units 6 are preferably arranged in a staggered, matrix, or radial (concentric) shape in plan view.
  • the plurality of light-emitting units 6 are arranged in a staggered manner with an interval therebetween in plan view. That is, the plurality of light emitting units 6 are arranged in a manner in which one light emitting unit 6 is located at each of three vertexes of a triangle (an equilateral triangle in this embodiment) in a plan view. More specifically, the plurality of light emitting units 6 are arranged in such a manner that one light emitting unit 6 is located at each of the six vertices of a hexagon (a regular hexagon in this embodiment) in plan view.
  • the plurality of light-emitting portions 6 are each such that one light-emitting portion 6 is located at each of six apexes of a hexagon (a regular hexagon in this embodiment) in plan view, and one at the center of the hexagon. They are arranged in such a manner that the light emitting units 6 are located.
  • the plurality of light emitting portions 6 are each formed in a circular shape in plan view.
  • the planar shape of the light emitting section 6 is arbitrary.
  • the light emitting unit 6 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, a hexagonal shape, or an elliptical shape in a plan view.
  • the plurality of light emitting units 6 are partitioned by the trenches 7 (grooves).
  • the trench 7 is formed by digging the first main surface 3 toward the second main surface 4.
  • the trench 7 is formed in an annular shape (in this embodiment, an annular shape) surrounding the light emitting unit 6 in plan view. Specific structures of the light emitting section 6 and the trench 7 will be described later.
  • the shortest distance L1 between two adjacent light emitting units 6 may be not less than 10 ⁇ m and not more than 150 ⁇ m.
  • the shortest distance L1 is a distance between two light emitting units 6 that are closest to each other.
  • the shortest distance L1 may be 10 ⁇ m to 25 ⁇ m, 25 ⁇ m to 50 ⁇ m, 50 ⁇ m to 75 ⁇ m, 75 ⁇ m to 100 ⁇ m, 100 ⁇ m to 125 ⁇ m, or 125 ⁇ m to 150 ⁇ m.
  • the first furthest distance L2 of the plurality of light emitting units 6 is set according to the width W1 of the first side surface 5A (third side surface 5C).
  • the first furthest distance L2 is a distance between the two farthest light emitting units 6 located at both ends in the first direction X.
  • the first longest distance L2 may be 200 ⁇ m or more and 2000 ⁇ m or less.
  • the first longest distance L2 is 200 ⁇ m or more and 400 ⁇ m or less, 400 ⁇ m or more and 600 ⁇ m or less, 600 ⁇ m or more and 800 ⁇ m or less, 800 ⁇ m or more and 1000 ⁇ m or less, 1000 ⁇ m or more and 1200 ⁇ m or less, 1200 ⁇ m or more and 1400 ⁇ m or less, 1400 ⁇ m or more and 1600 ⁇ m or less or 1600 ⁇ m or more and 1800 ⁇ m or It may be 1800 ⁇ m or more and 2000 ⁇ m or less.
  • the second farthest distance L3 of the plurality of light emitting units 6 is set according to the width W2 of the second side surface 5B (fourth side surface 5D).
  • the second furthest distance L3 is a distance between the two farthest light emitting units 6 located at both ends in the second direction Y.
  • the second longest distance L3 may be 200 ⁇ m or more and 1000 ⁇ m or less.
  • the second longest distance L3 is 200 ⁇ m to 300 ⁇ m, 300 ⁇ m to 400 ⁇ m, 400 ⁇ m to 500 ⁇ m, 500 ⁇ m to 600 ⁇ m, 600 ⁇ m to 700 ⁇ m, 700 ⁇ m to 800 ⁇ m, 800 ⁇ m to 900 ⁇ m, or 900 ⁇ m to 1000 ⁇ m. There may be.
  • the plurality of light emitting portions 6 are unevenly distributed on the peripheral portion of the first main surface 3 in a plan view. More specifically, the surface emitting laser device 1 includes a sparse region 15 and a dense region 16 in which the arrangement densities of the plurality of light emitting units 6 are different from each other.
  • the sparse region 15 is a region where the plurality of light emitting units 6 are sparsely arranged on the first main surface 3.
  • the dense region 16 is a region in which the plurality of light emitting units 6 are arranged more densely than the sparse region 15.
  • the sparse region 15 is formed at the center of the first main surface 3 in plan view.
  • the dense region 16 is formed at a peripheral portion of the first main surface 3 in a plan view.
  • the dense region 16 includes a first dense region 17 and a second dense region 18 in this embodiment.
  • the first dense region 17 is formed at a peripheral portion on one end side (the second side surface 5B side) of the first main surface 3 with respect to the sparse region 15 in the first direction X.
  • the second dense region 18 is formed at the peripheral edge on the other end side (the fourth side surface 5D side) of the first main surface 3 with respect to the sparse region 15 in the first direction X.
  • the second dense region 18 faces the first dense region 17 with the sparse region 15 interposed therebetween.
  • One dense region 16 surrounding the sparse region 15 may be formed.
  • one dense region 16 is formed in an annular shape surrounding the sparse region 15.
  • One of the first dense region 17 and the second dense region 18 may be changed to the sparse region 15.
  • the number P1 of the plurality of light emitting units 6 per unit area in the dense region 16 exceeds the number P2 of the plurality of light emitting units 6 per unit area in the sparse region 15.
  • the ratio P1 / P2 of the number P2 per unit area to the number P1 per unit area may be more than 1.0 and not more than 4.0.
  • the ratio P1 / P2 is more than 1.0 and 1.5 or less, 1.5 or more and 2.0 or less, 2.0 or more and 2.5 or less, 2.5 or more and 3.0 or less, 3.0 or more and 3.0 or more. It may be 5 or less, or 3.5 or more and 4.0 or less.
  • the first shortest distance LA1 between the two light emitting units 6 in the dense region 16 is smaller than the second shortest distance LB1 between the two light emitting units 6 in the sparse region 15.
  • the ratio LA1 / LB1 of the second shortest distance LB1 to the first shortest distance LA1 may be 0.1 or more and less than 1.0.
  • the ratio LA1 / LB1 is 0.1 or more and 0.2 or less, 0.2 or more and 0.3 or less, 0.3 or more and 0.4 or less, 0.4 or more and 0.5 or less, 0.5 or more and 0.6 or less. , 0.6 to 0.7, 0.7 to 0.8, 0.8 to 0.9, or 0.9 to less than 1.0.
  • the first shortest distance LA1 may be not less than 50 ⁇ m and not more than 150 ⁇ m.
  • the first shortest distance LA1 may be 50 ⁇ m or more and 75 ⁇ m or less, 75 ⁇ m or more and 100 ⁇ m or less, 100 ⁇ m or more and 125 ⁇ m or less, or 125 ⁇ m or more and 150 ⁇ m or less.
  • the second shortest distance LB1 may be not less than 10 ⁇ m and not more than 100 ⁇ m.
  • the second shortest distance LB1 may be 10 ⁇ m or more and 25 ⁇ m or less, 25 ⁇ m or more and 50 ⁇ m or less, 50 ⁇ m or more and 75 ⁇ m or less, or 75 ⁇ m or more and 100 ⁇ m or less.
  • the plurality of light emitting units 6 in the sparse region 15 are arranged in a zigzag pattern in plan view.
  • the plurality of light emitting units 6 in the dense region 16 are arranged in a staggered manner in plan view.
  • the plurality of light emitting units 6 in the sparse region 15 may be arranged in a staggered manner, while the plurality of light emitting units 6 in the dense region 16 may be arranged in a matrix or radially (concentrically).
  • the plurality of light emitting units 6 in the sparse region 15 may be arranged in a matrix or radially (concentrically), while the plurality of light emitting units 6 in the dense region 16 may be arranged in a staggered manner.
  • the plurality of light emitting units 6 are unevenly distributed on the periphery of the first main surface 3. Thereby, the temperature rise of the chip main body 2 starting from the center of the chip main body 2 can be suppressed. As a result, the bias of the temperature distribution of the chip body 2 can be suppressed, and at the same time, the temperature distribution can be adjusted, so that the outputs of the plurality of light emitting units 6 can be adjusted.
  • the sparse region 15 is formed in the region where the temperature rise rate is high in the chip body 2, and the dense region 16 is formed in the region where the temperature rise rate is low in the chip body 2.
  • the region with a high temperature rise rate is the central portion of the chip body 2 in this embodiment.
  • the region where the temperature rise rate is low is the peripheral edge of the chip body 2 in this embodiment.
  • surface emitting laser device 1 includes an insulating layer 8 formed on first main surface 3.
  • the insulating layer 8 collectively covers the plurality of light emitting units 6.
  • the insulating layer 8 enters each trench 7 from above the first main surface 3.
  • the insulating layer 8 covers the light emitting section 6 in each trench 7.
  • the insulating layer 8 is formed at an interval inward from the side surfaces 5A to 5D, and exposes the peripheral portion of the first main surface 3.
  • the periphery of the insulating layer 8 defines a dicing street DS between the side surfaces 5A to 5D.
  • Dicing street DS extends in a belt shape along the peripheral portion (side surfaces 5A to 5D) of first main surface 3.
  • the dicing street DS is formed in an annular shape (a square annular shape in this embodiment) surrounding the insulating layer 8 in a plan view.
  • the width WD of the dicing street DS may be 1 ⁇ m or more and 25 ⁇ m or less.
  • the width WD may be 1 ⁇ m or more and 5 ⁇ m or less, 5 ⁇ m or more and 10 ⁇ m or less, 10 ⁇ m or more and 15 ⁇ m or less, 15 ⁇ m or more and 20 ⁇ m or less, or 20 ⁇ m or more and 25 ⁇ m or less.
  • the width WD is a width in a direction perpendicular to the direction in which the dicing street DS extends in a plan view.
  • the insulating layer 8 does not need to be physically cut. Thereby, cracks in the chip body 2, the insulating layer 8, and the like due to the cutting of the insulating layer 8 can be suppressed. Further, the cutting time can be shortened at the same time as the wear of the dicing blade and the like can be suppressed.
  • the surface emitting laser device 1 includes a first main surface electrode layer 9 formed on the first main surface 3 and electrically connected to the light emitting unit 6. More specifically, the first main surface electrode layer 9 is formed on the insulating layer 8. The first main surface electrode layer 9 covers the plurality of light emitting units 6 at a time. The first main surface electrode layer 9 enters each trench 7 from above the insulating layer 8. The first main surface electrode layer 9 is electrically connected to each light emitting unit 6 in each trench 7.
  • the first main surface electrode layer 9 is formed at an interval inward from the side surfaces 5A to 5D, and exposes the peripheral portion of the first main surface 3.
  • the first main surface electrode layer 9 is further formed at an interval inward from the periphery of the insulating layer 8 to expose the periphery of the insulating layer 8. According to such a structure, it is not necessary to physically cut the first main surface electrode layer 9. Thereby, cracks in the chip body 2 and the first main surface electrode layer 9 due to the cutting of the first main surface electrode layer 9 can be suppressed. Further, the cutting time can be shortened at the same time as the wear of the dicing blade and the like can be suppressed.
  • the surface emitting laser device 1 includes an external terminal 11 formed on the first main surface electrode layer 9.
  • the external terminals 11 are indicated by hatching.
  • Conductive wires such as bonding wires are externally connected to the external terminals 11.
  • the external terminal 11 is arranged on a peripheral portion of the first main surface electrode layer 9.
  • the external terminal 11 is arranged in a region along the first side surface 5A at the periphery of the first main surface electrode layer 9. Thereby, the conducting wire can be prevented from crossing over the light emitting unit 6, so that light can be appropriately extracted from the first main surface 3.
  • chip body 2 includes substrate 20 and semiconductor laminated structure 21 (semiconductor layer) laminated on substrate 20.
  • the first main surface 3 is formed by the semiconductor multilayer structure 21.
  • the second main surface 4 is formed by the substrate 20.
  • the side surfaces 5A to 5D are formed by the substrate 20 and the semiconductor multilayer structure 21.
  • Substrate 20 includes a compound semiconductor material. More specifically, the substrate 20 includes a single crystal of a compound semiconductor material that forms a tetragonal crystal.
  • the compound semiconductor material may be a III-V semiconductor material.
  • the substrate 20 is made of a GaAs single crystal containing an n-type impurity.
  • the n-type impurity concentration of the substrate 20 may be 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the n-type impurity of the substrate 20 may be silicon.
  • the substrate 20 includes a first substrate main surface 22 on one side and a second substrate main surface 23 on the other side.
  • the second substrate main surface 23 forms the second main surface 4.
  • the first substrate main surface 22 faces the (100) plane of the GaAs single crystal.
  • the first substrate main surface 22 has an off angle inclined at an angle of 0 ° or more and 5 ° or less with respect to the (100) plane of the GaAs single crystal. When the off angle is 0 °, the first substrate main surface 22 is formed by the (100) plane of GaAs single crystal.
  • the off angle is typically set to 2 ° (more specifically, a range of 2 ° ⁇ 0.2 °).
  • the thickness TS of the substrate 20 may be not less than 50 ⁇ m and not more than 300 ⁇ m.
  • the thickness TS may be 50 ⁇ m or more and 100 ⁇ m or less, 100 ⁇ m or more and 150 ⁇ m or less, 150 ⁇ m or more and 200 ⁇ m, 200 ⁇ m or more and 250 ⁇ m or less, or 250 ⁇ m or more and 300 ⁇ m or less.
  • the semiconductor laminated structure 21 is formed by crystal-growing a compound semiconductor (more specifically, a III-V semiconductor) on the first substrate main surface 22.
  • the semiconductor laminated structure 21 has a laminated structure including a plurality of compound semiconductor layers having the same crystal plane as the first substrate main surface 22.
  • the semiconductor multilayer structure 21 includes an n-type semiconductor layer 24, an active layer 25, and a p-type semiconductor layer 26 stacked in this order from the first substrate main surface 22 side.
  • the n-type semiconductor layer 24, the active layer 25 and the p-type semiconductor layer 26 form a double hetero structure.
  • the n-type semiconductor layer 24 supplies electrons to the active layer 25.
  • the p-type semiconductor layer 26 supplies holes to the active layer 25.
  • the active layer 25 generates light by recombination of electrons and holes.
  • infrared light may be generated.
  • the active layer 25 may generate light having an emission wavelength in a range from 800 nm to 1000 nm.
  • the emission wavelength of the active layer 25 may be 900 nm or more and 950 nm or less.
  • the n-type semiconductor layer 24 includes an n-type buffer layer 27, an n-type light reflection layer 28, and an n-type cladding layer 29 which are stacked in this order from the first substrate main surface 22 side.
  • the n-type buffer layer 27 includes n-type GaAs.
  • the n-type impurity concentration of the n-type buffer layer 27 may be not less than 1 ⁇ 10 17 cm ⁇ 3 and not more than 5 ⁇ 10 18 cm ⁇ 3 .
  • the n-type impurity of the n-type buffer layer 27 may be silicon.
  • the thickness of the n-type buffer layer 27 may be 0.05 ⁇ m or more and 0.2 ⁇ m or less.
  • the thickness of the n-type buffer layer 27 may be 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.15 ⁇ m or less, or 0.15 ⁇ m or more and 0.2 ⁇ m or less.
  • the n-type light reflection layer 28 includes an n-type DBR (Distributed Bragg Reflector) layer.
  • the n-type DBR layer has a refractive index that changes periodically along the normal direction Z, and resonates and reflects a specific wavelength component.
  • the specific wavelength component is a wavelength component of light generated in the active layer 25.
  • the n-type light reflection layer 28 has a laminated structure in which a plurality of Al composition layers including an Al (aluminum) composition are laminated.
  • the plurality of Al composition layers have different refractive indexes from each other.
  • the n-type light reflection layer 28 includes an n-type high Al composition layer 30 having an Al composition ⁇ and an n-type low Al composition layer 31 having an Al composition ⁇ ( ⁇ ⁇ ) less than the Al composition ⁇ . It has a laminated structure alternately laminated at an arbitrary period.
  • the refractive index of the n-type low Al composition layer 31 is larger than the refractive index of the n-type high Al composition layer 30.
  • the n-type high Al composition layers 30 and the n-type low Al composition layers 31 may be alternately stacked at a period of 1 to 60.
  • the lamination cycle of the n-type high Al composition layer 30 and the n-type low Al composition layer 31 is 1 or more and 10 or less, 10 or more and 20 or less, 20 or more and 30 or less, 30 or more and 40 or less, 40 or more and 50 or less, or 50 or more and 60 or less. It may be as follows.
  • the n-type high Al composition layer 30 may include n-type Al ⁇ Ga (1- ⁇ ) As.
  • the n-type impurity concentration of the n-type high Al composition layer 30 may be not less than 1 ⁇ 10 17 cm ⁇ 3 and not more than 5 ⁇ 10 18 cm ⁇ 3 .
  • the n-type impurity of the n-type high Al composition layer 30 may be silicon.
  • Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • Al composition ⁇ is 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, 0.65 or more and 0.7 or less, 0.7 or more and 0.75 or less, It may be 0.75 or more and 0.8 or less, 0.8 or more and 0.85 or less, 0.85 or more and 0.9 or less, or 0.9 or more and 0.95 or less.
  • the n-type low Al composition layer 31 may include n-type Al ⁇ Ga (1- ⁇ ) As.
  • the n-type impurity concentration of the n-type low Al composition layer 31 may be not less than 1 ⁇ 10 17 cm ⁇ 3 and not more than 5 ⁇ 10 18 cm ⁇ 3 .
  • the n-type impurity of the n-type low Al composition layer 31 may be silicon.
  • Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • Al composition ⁇ may be 0.05 or more and 0.1 or less, 0.1 or more and 0.15 or less, 0.15 or more and 0.2 or less, or 0.2 or more and 0.25 or less.
  • the thickness of the n-type high Al composition layer 30 may be ⁇ / (4 ⁇ n1) ⁇ .
  • the thickness of the n-type low Al composition layer 31 may be ⁇ / (4 ⁇ n2) ⁇ .
  • ⁇ is the wavelength of light generated in the active layer 25.
  • n1 is the refractive index of the n-type high Al composition layer 30.
  • n2 is the refractive index of the n-type low Al composition layer 31.
  • the thickness of the n-type high Al composition layer 30 may be not less than 500 ° and not more than 900 °.
  • the thickness of the n-type high Al composition layer 30 may be from 500 to 600, 600 to 700, 700 to 800, or 800 to 900.
  • the thickness of the ⁇ n-type low Al composition layer 31 may be 400 ° or more and 800 ° or less.
  • the thickness of the n-type low Al composition layer 31 may be 400 to 500, 500 to 600, 600 to 700, or 700 to 800.
  • the thickness of the n-type low Al composition layer 31 may be equal to or less than the thickness of the n-type high Al composition layer 30.
  • the thickness of the n-type low Al composition layer 31 may be less than the thickness of the n-type high Al composition layer 30.
  • the n-type cladding layer 29 includes n-type Al ⁇ Ga (1- ⁇ ) As.
  • the n-type impurity concentration of the n-type cladding layer 29 may be not less than 1 ⁇ 10 17 cm ⁇ 3 and not more than 5 ⁇ 10 18 cm ⁇ 3 .
  • the n-type impurity of the n-type cladding layer 29 may be silicon.
  • the n-type cladding layer 29 may be non-doped (undoped).
  • the Al composition ⁇ of the n-type cladding layer 29 may exceed the Al composition ⁇ of the n-type low Al composition layer 31 and less than the Al composition ⁇ of the n-type high Al composition layer 30 ( ⁇ ⁇ ⁇ ). .
  • Al composition ⁇ of n-type cladding layer 29 may be 0.2 or more and 0.7 or less.
  • Al composition ⁇ is 0.2 to 0.25, 0.25 to 0.3, 0.3 to 0.35, 0.35 to 0.4, 0.4 to 0.45, 0.45 or more and 0.5 or less, 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, or 0.65 or more and 0.7 or less Good.
  • the thickness of the n-type cladding layer 29 may be 0.05 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness of the n-type cladding layer 29 is 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.2 ⁇ m or less, 0.2 ⁇ m or more and 0.3 ⁇ m or less, 0.3 ⁇ m or more and 0.4 ⁇ m or less. It may be 4 ⁇ m or more and 0.5 ⁇ m or less.
  • the active layer 25 may have a quantum well (QW) structure including a quantum well layer and a barrier layer.
  • QW quantum well
  • the active layer 25 has a MQW (Multi Quantum Well) structure in which quantum well layers and barrier layers are alternately stacked at an arbitrary period.
  • the quantum well layers and the barrier layers may be alternately stacked at a period of 1 to 50.
  • the stacking period of the quantum well layer and the barrier layer may be 1 or more and 10 or less, 10 or more and 20 or less, 20 or more and 30 or less, 30 or more and 40 or less, or 40 or more and 50 or less.
  • the quantum well layer may contain GaAs.
  • the quantum well layer may be undoped.
  • the thickness of the quantum well layer may be not less than 10 ° and not more than 200 °.
  • the thickness of the quantum well layer may be between 10 ° and 50 °, between 50 ° and 100 °, between 100 ° and 150 °, or between 150 ° and 200 °.
  • the barrier layer has a band gap larger than the band gap of the quantum well layer.
  • the barrier layer may include Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.15 or more and 0.5 or less.
  • Al composition ⁇ is 0.15 or more and 0.2 or less, 0.2 or more and 0.25 or less, 0.25 or more and 0.3 or less, 0.3 or more and 0.35 or less, 0.35 or more and 0.4 or less, It may be 0.4 or more and 0.45 or less, or 0.45 or more and 0.5 or less.
  • the thickness of the barrier layer may be 10 ° or more and 200 ° or less.
  • the thickness of the barrier layer may be between 10 ° and 50 °, between 50 ° and 100 °, between 100 ° and 150 °, or between 150 ° and 200 °.
  • the total thickness TA of the active layer 25 may be not less than 200 ° and not more than 1600 °.
  • the total thickness TA may be 200 to 400, 400 to 600, 600 to 800, 800 to 1000, 1000 to 1200, 1200 to 1400, or 1400 to 1600.
  • the lowermost layer and the uppermost layer of the active layer 25 may be formed by barrier layers, respectively.
  • the thickness of the two barrier layers forming the lowermost layer and the uppermost layer of the active layer 25 may exceed the thickness of one or more barrier layers forming the intermediate layer in the active layer 25.
  • the p-type semiconductor layer 26 includes a p-type cladding layer 32, a p-type light reflection layer 33, and a p-type contact layer 34 that are stacked in this order from the active layer 25 side.
  • the p-type cladding layer 32 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type cladding layer 32 may be not less than 1 ⁇ 10 17 cm ⁇ 3 and not more than 5 ⁇ 10 18 cm ⁇ 3 .
  • the p-type impurity of the p-type cladding layer 32 may be carbon.
  • Al composition ⁇ may be 0.2 or more and 0.7 or less.
  • Al composition ⁇ is 0.2 to 0.25, 0.25 to 0.3, 0.3 to 0.35, 0.35 to 0.4, 0.4 to 0.45, It may be 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, or 0.65 or more and 0.7 or less.
  • the thickness of the p-type cladding layer 32 may be 0.05 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness of the p-type cladding layer 32 is 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.2 ⁇ m or less, 0.2 ⁇ m or more and 0.3 ⁇ m or less, 0.3 ⁇ m or more and 0.4 ⁇ m or less, or 0.1 ⁇ m or less. It may be 4 ⁇ m or more and 0.5 ⁇ m or less.
  • the p-type light reflection layer 33 includes a p-type DBR (Distributed Bragg Reflector) layer.
  • the p-type DBR layer has a refractive index that changes periodically in the normal direction Z, and reflects a specific wavelength component resonantly.
  • the specific wavelength component is a wavelength component of light generated in the active layer 25.
  • the p-type light reflection layer 33 has a laminated structure in which a plurality of Al composition layers including an Al (aluminum) composition are laminated.
  • the plurality of Al composition layers have different refractive indexes from each other.
  • the p-type light reflection layer 33 includes a p-type high Al composition layer 35 having an Al composition ⁇ and a p-type low Al composition layer 36 having an Al composition ⁇ ( ⁇ ⁇ ) less than the Al composition ⁇ . It has a laminated structure alternately laminated at an arbitrary period.
  • the refractive index of the p-type low Al composition layer 36 is larger than the refractive index of the p-type high Al composition layer 35.
  • the p-type high Al composition layer 35 and the p-type low Al composition layer 36 may be alternately stacked at a period of 1 to 60.
  • the lamination cycle of the p-type high Al composition layer 35 and the p-type low Al composition layer 36 is 1 or more and 10 or less, 10 or more and 20 or less, 20 or more and 30 or less, 30 or more and 40 or less, 40 or more and 50 or less, or 50 or more and 60 or less. It may be as follows.
  • p-type high-Al-composition layer 35 may include a p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type high Al composition layer 35 may be not less than 1 ⁇ 10 18 cm ⁇ 3 and not more than 1 ⁇ 10 19 cm ⁇ 3 .
  • the p-type impurity of the p-type high Al composition layer 35 may be carbon.
  • the ⁇ Al composition ⁇ may exceed the Al composition ⁇ of the p-type cladding layer 32 ( ⁇ ⁇ ).
  • Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • Al composition ⁇ is 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, 0.65 or more and 0.7 or less, 0.7 or more and 0.75 or less, It may be 0.75 or more and 0.8 or less, 0.8 or more and 0.85 or less, 0.85 or more and 0.9 or less, or 0.9 or more and 0.95 or less.
  • the p-type low Al composition layer 36 may include p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type low Al composition layer 36 may be not less than 1 ⁇ 10 18 cm ⁇ 3 and not more than 1 ⁇ 10 19 cm ⁇ 3 .
  • the p-type impurity of the p-type low Al composition layer 36 may be carbon.
  • the Al composition ⁇ may be less than the Al composition ⁇ of the p-type cladding layer 32 ( ⁇ ⁇ ⁇ ).
  • Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • the Al composition ⁇ may be 0.05 or more and 0.1 or less, 0.1 or more and 0.15 or less, 0.15 or more and 0.2 or less, or 0.2 or more and 0.25 or less.
  • the thickness of the p-type high Al composition layer 35 may be ⁇ / (4 ⁇ n3) ⁇ .
  • the thickness of the p-type low Al composition layer 36 may be ⁇ / (4 ⁇ n4) ⁇ .
  • ⁇ is the wavelength of light generated in the active layer 25.
  • n3 is the refractive index of the p-type high Al composition layer 35.
  • n4 is the refractive index of the p-type low Al composition layer 36.
  • the thickness of the p-type high Al composition layer 35 may be not less than 500 ° and not more than 900 °.
  • the thickness of the p-type high Al composition layer 35 may be 500 to 600, 600 to 700, 700 to 800, or 800 to 900.
  • the thickness of the ⁇ p-type low Al composition layer 36 may be 400 ° or more and 800 ° or less.
  • the thickness of the p-type low Al composition layer 36 may be 400 to 500, 500 to 600, 600 to 700, or 700 to 800.
  • the thickness of the p-type low Al composition layer 36 may be equal to or less than the thickness of the p-type high Al composition layer 35.
  • the thickness of the p-type low Al composition layer 36 may be less than the thickness of the p-type high Al composition layer 35.
  • the p-type contact layer 34 forms the first main surface 3 of the chip body 2.
  • the p-type contact layer 34 includes p-type GaAs. It is preferable that the p-type impurity concentration of the p-type contact layer 34 exceeds the p-type impurity concentration of the p-type light reflection layer 33.
  • the p-type impurity concentration of the p-type contact layer 34 may be not less than 1 ⁇ 10 19 cm ⁇ 3 and not more than 1 ⁇ 10 20 cm ⁇ 3 .
  • the p-type impurity of the p-type contact layer 34 may be carbon.
  • the thickness of the p-type contact layer 34 may be 0.02 ⁇ m or more and 0.2 ⁇ m or less.
  • the thickness of the p-type contact layer 34 is 0.02 ⁇ m or more and 0.05 ⁇ m or less, 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.15 ⁇ m or less, or 0.15 ⁇ m or more and 0.2 ⁇ m or less. Is also good.
  • each light emitting unit 6 has a plate-shaped mesa structure 41 partitioned by the trench 7.
  • the trench 7 is formed on the main surface of the semiconductor multilayer structure 21 (the first main surface 3 of the chip body 2).
  • the trench 7 penetrates the p-type contact layer 34, the p-type light reflection layer 33, and the active layer 25 to expose the n-type semiconductor layer 24.
  • the trench 7 penetrates the n-type cladding layer 29 in the n-type semiconductor layer 24 to expose the n-type light reflecting layer 28.
  • trench 7 is formed in an annular shape surrounding the light emitting portion 6 in plan view.
  • trench 7 is formed in a tapered shape in which an opening area on first main surface 3 side is larger than an opening area on the bottom wall side in cross-sectional view.
  • the trench 7 has an inner peripheral wall 42, an outer peripheral wall 43, and a bottom wall 44 connecting the inner peripheral wall 42 and the outer peripheral wall 43.
  • the inner peripheral wall 42 and the outer peripheral wall 43 expose a part of the n-type semiconductor layer 24 and the p-type semiconductor layer 26.
  • a part of the n-type semiconductor layer 24 is a part of the n-type light reflection layer 28 and the n-type cladding layer 29.
  • the bottom wall 44 exposes the n-type light reflection layer 28.
  • the inner peripheral wall 42 partitions the mesa structure 41 (the light emitting unit 6). That is, in this embodiment, the inner peripheral wall 42 is formed in a circular shape in plan view.
  • the planar shape of the inner peripheral wall 42 is arbitrary, and is adjusted according to the planar shape of the mesa structure 41 (the light emitting unit 6).
  • the inner peripheral wall 42 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in plan view.
  • the outer peripheral wall 43 surrounds the inner peripheral wall 42 (the light emitting unit 6) at a distance from the inner peripheral wall 42.
  • the outer peripheral wall 43 is formed in a circular shape in plan view.
  • the planar shape of the outer peripheral wall 43 is arbitrary.
  • the outer peripheral wall 43 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape in a plan view, or an elliptical shape.
  • the bottom wall 44 may be formed parallel to the first main surface 3.
  • the bottom wall 44 is formed in an annular shape (in this embodiment, an annular shape) surrounding the light emitting unit 6 (mesa structure 41) in plan view.
  • the planar shape of the bottom wall 44 may be a polygonal ring such as a triangular ring, a square ring or a hexagonal ring, or an elliptical ring depending on the planar shape of the inner peripheral wall 42 and the planar shape of the outer peripheral wall 43.
  • Each mesa structure 41 includes a top 45, a base 46, and a side wall 47 connecting the top 45 and the base 46.
  • the top 45 extends parallel to the first main surface 3.
  • the top 45 is formed by a part of the first main surface 3 in this embodiment. That is, the top 45 is formed by the p-type semiconductor layer 26.
  • the top 45 is more specifically formed by the p-type contact layer 34.
  • the top 45 is defined by the inner peripheral wall 42 of the trench 7.
  • the top 45 is formed in a circular shape in plan view.
  • the planar shape of the top 45 is arbitrary.
  • the top portion 45 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in plan view according to the planar shape of the inner peripheral wall 42.
  • the width WM of the top 45 may be 10 ⁇ m or more and 40 ⁇ m or less.
  • the width WM may be 10 ⁇ m to 15 ⁇ m, 15 ⁇ m to 20 ⁇ m, 20 ⁇ m to 25 ⁇ m, 25 ⁇ m to 30 ⁇ m, 30 ⁇ m to 35 ⁇ m, or 35 ⁇ m to 40 ⁇ m.
  • the base 46 is formed by the n-type semiconductor layer 24. In this embodiment, the base 46 is formed by the n-type light reflection layer 28. The base 46 is defined by the inner peripheral wall 42 of the trench 7. The base 46 is a connecting part that connects the bottom wall 44 of the trench 7 and the side wall 47 of the mesa structure 41.
  • the base 46 is formed in a circular shape in plan view.
  • the planar shape of the base 46 is arbitrary.
  • the base portion 46 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, a hexagonal shape, or an elliptical shape in plan view according to the planar shape of the top portion 45.
  • the plane area of the base 46 exceeds the plane area of the top 45.
  • each mesa structure 41 is formed in a frustum shape.
  • each mesa structure 41 is formed in a truncated cone shape.
  • Each mesa structure 41 is formed in a truncated pyramid shape such as a truncated triangular pyramid shape, a truncated pyramid shape, or a truncated hexagonal pyramid shape, or an elliptical truncated pyramid shape according to the planar shape of the top 45 and the base 46. Is also good.
  • the angle ⁇ M (absolute value) formed between the side wall 47 and the top 45 may be 90 ° or more and 170 ° or less.
  • the angle ⁇ M is an angle formed by a line connecting the peripheral point of the top 45 and the peripheral point of the base 46 with respect to the top 45 in the mesa structure 41 in a sectional view.
  • the angle ⁇ M is from 90 ° to 100 °, from 100 ° to 110 °, from 110 ° to 120 °, from 120 ° to 130 °, from 130 ° to 140 °, from 140 ° to 150 °, from 150 ° to 160. ° or less, or 160 ° or more and 170 ° or less.
  • the thickness TM of the mesa structure 41 may be 1 ⁇ m or more and 10 ⁇ m or less.
  • the thickness TM may be 1 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 6 ⁇ m or less, 6 ⁇ m or more and 8 ⁇ m or less, or 8 ⁇ m or more and 10 ⁇ m or less.
  • the thickness TM is a distance along the normal direction Z between the top 45 and the base 46.
  • surface emitting laser device 1 includes a current confinement layer 51 interposed in an arbitrary region between top portion 45 and active layer 25 in p-type semiconductor layer 26 according to each mesa structure 41. Including.
  • the current confinement layer 51 constricts the current supplied to the active layer 25.
  • the current confinement layer 51 is interposed between the active layer 25 and the p-type light reflection layer 33.
  • the current confinement layer 51 is interposed in a region between the p-type cladding layer 32 and the p-type light reflection layer 33.
  • the current confinement layer 51 is exposed from the side wall 47 of the mesa structure 41.
  • the current confinement layer 51 may be interposed inside the p-type cladding layer 32.
  • the current confinement layer 51 may be interposed in a region between a plurality of (for example, two) p-type cladding layers 32. That is, another p-type cladding layer 32 may be formed in a region between the current confinement layer 51 and the p-type light reflection layer 33.
  • the structure of another p-type cladding layer 32 is the same as that of the p-type cladding layer 32 formed in the region between the active layer 25 and the current confinement layer 51, and a detailed description thereof will be omitted.
  • the thickness TC of the current confinement layer 51 may be 0.01 ⁇ m or more and 0.1 ⁇ m or less.
  • the thickness TC is 0.01 ⁇ m to 0.02 ⁇ m, 0.02 ⁇ m to 0.04 ⁇ m, 0.04 ⁇ m to 0.06 ⁇ m, 0.06 ⁇ m to 0.08 ⁇ m, or 0.08 ⁇ m to 0.1 ⁇ m It may be as follows.
  • the current confinement layer 51 includes a p-type current passage layer 52 and a current confinement insulating layer 53.
  • the p-type current passing layer 52 is formed in an inner region of the mesa structure 41. More specifically, the p-type current passing layer 52 is formed at the center of the mesa structure 41 in plan view. In this embodiment, the p-type current passing layer 52 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type current passing layer 52 may be not less than 1 ⁇ 10 18 cm ⁇ 3 and not more than 1 ⁇ 10 20 cm ⁇ 3 .
  • the p-type impurity of the p-type current passage layer 52 may be carbon.
  • Al composition ⁇ exceeds Al composition ⁇ of p-type cladding layer 32 ( ⁇ ⁇ ).
  • the Al composition ⁇ exceeds the Al composition ⁇ of the p-type high Al composition layer 35 of the p-type light reflection layer 33 ( ⁇ ⁇ ).
  • Al composition ⁇ may be 0.9 or more and 1.0 or less.
  • Al composition ⁇ may be 0.9 or more and 0.95 or less, or 0.95 or more and 1.0 or less.
  • Al composition ⁇ may be less than 1.0.
  • the maximum width TP of the p-type current passage layer 52 in plan view may be 1 ⁇ m or more and 15 ⁇ m or less.
  • the maximum width TP may be 1 ⁇ m to 3 ⁇ m, 3 ⁇ m to 5 ⁇ m, 5 ⁇ m to 7 ⁇ m, 7 ⁇ m to 9 ⁇ m, 9 ⁇ m to 11 ⁇ m, 11 ⁇ m to 13 ⁇ m, or 13 ⁇ m to 15 ⁇ m.
  • the current confinement insulating layer 53 is formed on the side wall 47 side of the mesa structure 41 with respect to the p-type current passage layer 52.
  • the current confinement insulating layer 53 is formed in an annular shape (in this embodiment, an annular shape) surrounding the p-type current passing layer 52 in plan view.
  • the current confinement insulating layer 53 is formed of an Al oxide layer containing Al (aluminum). More specifically, the current confinement insulating layer 53 is formed by oxidizing a part of the p-type current passing layer 52 from the side wall 47 side of the mesa structure 41. That is, the current confinement insulating layer 53 contains Ga (gallium) and As (arsenic) in the Al oxide.
  • Each mesa structure 41 narrows the current supplied from the external terminal 11 to the semiconductor multilayer structure 21. Therefore, a current having a relatively high current density flows through the n-type semiconductor layer 24, the active layer 25, and the p-type semiconductor layer 26 inside the mesa structure 41. Thereby, the luminous efficiency of the light generated in the active layer 25 is increased.
  • the current density of the mesa structure 41 is inversely proportional to the size of the mesa structure 41. In other words, as the size of the mesa structure 41 is smaller, the current confinement effect increases, and the current density of the mesa structure 41 increases. On the other hand, as the size of the mesa structure 41 increases, the current confinement effect decreases, so that the current density of the mesa structure 41 decreases.
  • each mesa structure 41 further flows into the p-type current passing layer 52 bypassing the current constriction insulating layer 53. Thereby, the density of the current supplied to the active layer 25 via the p-type current passing layer 52 is increased.
  • a region of the active layer 25 facing the p-type current passing layer 52 in the normal direction Z is a light emitting region 54.
  • each active layer 25 The light generated in each active layer 25 is amplified by resonance while reciprocating between the n-type light reflection layer 28 and the p-type light reflection layer 33 in the mesa structure 41 along the normal direction Z.
  • the amplified light is extracted from the top 45 of each mesa structure 41 as laser light.
  • a layer corresponding to the current confinement layer 51 is also formed in the semiconductor multilayer structure 21 outside the mesa structure 41 exposed from the outer peripheral wall 43 of the trench 7.
  • the layer corresponding to the current confinement layer 51 outside the mesa structure 41 has substantially the same structure as the current confinement layer 51 inside the mesa structure 41 except that the current confinement function does not occur.
  • the description of the current confinement layer 51 is applied mutatis mutandis except that the current confinement function is not generated.
  • the layers corresponding to the current confinement layer 51 outside the mesa structure 41 are denoted by the same reference numerals as those of the current confinement layer 51, and description thereof is omitted.
  • surface emitting laser device 1 includes a sidewall insulating layer 80 formed on a surface portion of sidewall 47 of each mesa structure 41.
  • the side wall insulating layer 80 is exposed from the side wall 47.
  • the sidewall insulating layer 80 extends along the sidewall 47 in a region between the top 45 and the base 46. That is, the side wall 47 of each mesa structure 41 includes a portion formed by the side wall insulating layer 80.
  • the side wall insulating layer 80 faces the current confinement insulating layer 53 in plan view.
  • the sidewall insulating layer 80 exposes the p-type current passage layer 52 in plan view. More specifically, the sidewall insulating layer 80 faces a region between one end and the other end of the current confinement insulating layer 53 in the tangential direction of the top 45.
  • the tangential direction is a direction parallel to the top 45 of the mesa structure 41, and includes the first direction X and the second direction Y.
  • the sidewall insulating layer 80 includes a first portion 81 and a second portion 82 having different lengths along a tangential direction in a cross-sectional view.
  • the first portion 81 of the side wall insulating layer 80 extends tangentially from the side wall 47 of the mesa structure 41 toward the inner region.
  • the first portion 81 has an outer end exposed from the side wall 47 of the mesa structure 41 and an inner end located inside the mesa structure 41.
  • the second portion 82 of the side wall insulating layer 80 extends tangentially from the side wall 47 of the mesa structure 41 toward the inner region.
  • the second portion 82 has an outer end exposed from the side wall 47 of the mesa structure 41 and an inner end located inside the mesa structure 41.
  • the inner end of the second portion 82 is located closer to the side wall 47 of the mesa structure 41 than the inner end of the first portion 81.
  • the first portion 81 has a first length LP1 in the tangential direction.
  • the second portion 82 has a second length LP2 in the tangential direction.
  • the second length LP2 is less than the first length LP1 (LP2 ⁇ LP1).
  • the first length LP1 may be 0.5 ⁇ m or more and 5.0 ⁇ m or less.
  • the first length LP1 is 0.5 ⁇ m or more and 1.0 ⁇ m or less, 1.0 ⁇ m or more and 2.0 ⁇ m or less, 2.0 ⁇ m or more and 3.0 ⁇ m or less, 3.0 ⁇ m or more and 4.0 ⁇ m or less, or 4.0 ⁇ m or more and 5 ⁇ m or less. 0.0 ⁇ m or less.
  • the second length LP2 may be more than 0 ⁇ m and 1.0 ⁇ m or less.
  • the second length LP2 is more than 0 ⁇ m and 0.02 ⁇ m or less, 0.02 ⁇ m or more and 0.04 ⁇ m or less, 0.04 ⁇ m or more and 0.06 ⁇ m or less, 0.06 ⁇ m or more and 0.08 ⁇ m or less, or 0.08 ⁇ m or more and 1 ⁇ m or less. It may be as follows.
  • the second length LP2 may be 0 ⁇ m. That is, the side wall insulating layer 80 that does not have some or all of the plurality of second portions 82 may be formed.
  • the first portion 81 and the second portion 82 are alternately formed along the normal direction Z.
  • the side wall insulating layer 80 is formed in a comb shape in a cross-sectional view.
  • Sidewall insulating layer 80 includes a region formed in n-type semiconductor layer 24 and a region formed in p-type semiconductor layer 26.
  • the n-type high Al composition layer 30 of the n-type light reflection layer 28 includes a first exposed portion 83 exposed from the side wall 47 of the mesa structure 41.
  • the n-type low Al composition layer 31 of the n-type light reflection layer 28 includes a second exposed portion 84 exposed from the side wall 47 of the mesa structure 41.
  • the n-type cladding layer 29 includes a third exposed portion 85 exposed from the side wall 47 of the mesa structure 41.
  • the first exposed portion 83 of the n-type high Al composition layer 30 includes a first Al oxide layer 86.
  • the first Al oxide layer 86 includes the oxide of the first exposed portion 83.
  • the first Al oxide layer 86 extends in a tangential direction.
  • the first Al oxide layer 86 is formed in an annular shape (annular shape in this embodiment) surrounding the inner region of the n-type high Al composition layer 30.
  • the second exposed portion 84 of the n-type low Al composition layer 31 includes a second Al oxide layer 87.
  • the second Al oxide layer 87 includes the oxide of the second exposed portion 84.
  • the second Al oxide layer 87 extends in a tangential direction.
  • the second Al oxide layer 87 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the n-type low Al composition layer 31.
  • the third exposed portion 85 of the n-type clad layer 29 includes a third Al oxide layer 88.
  • the third Al oxide layer 88 includes the oxide of the third exposed portion 85.
  • the third Al oxide layer 88 extends in a tangential direction.
  • the third Al oxide layer 88 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the n-type clad layer 29.
  • the length of the first Al oxide layer 86 exceeds the length of the second Al oxide layer 87 and the length of the third Al oxide layer 88. This is because the Al composition ⁇ of the n-type high Al composition layer 30 exceeds the Al composition ⁇ of the n-type low Al composition layer 31 and the Al composition ⁇ of the n-type cladding layer 29 ( ⁇ ⁇ ⁇ ). ).
  • the length of the third Al oxide layer 88 exceeds the length of the second Al oxide layer 87. This is because the Al composition ⁇ of the n-type cladding layer 29 exceeds the Al composition ⁇ of the n-type low Al composition layer 31 ( ⁇ ⁇ ).
  • the first Al oxide layers 86 and the second Al oxide layers 87 are alternately formed along the normal direction Z.
  • the first Al oxide layer 86 forms the first portion 81 of the side wall insulating layer 80.
  • the second Al oxide layer 87 forms the second portion 82 of the sidewall insulating layer 80.
  • the third Al oxide layer 88 forms the second portion 82 of the sidewall insulating layer 80.
  • a region located in the n-type semiconductor layer 24 in the sidewall insulating layer 80 is formed by the first Al oxide layer 86, the second Al oxide layer 87, and the third Al oxide layer 88.
  • the p-type high Al composition layer 35 of the p-type light reflection layer 33 includes a first exposed portion 93 exposed from the side wall 47 of the mesa structure 41.
  • the p-type low Al composition layer 36 of the p-type light reflection layer 33 includes a second exposed portion 94 exposed from the side wall 47 of the mesa structure 41.
  • the p-type cladding layer 32 includes a third exposed portion 95 exposed from the side wall 47 of the mesa structure 41.
  • the first exposed portion 93 of the p-type high Al composition layer 35 includes a first Al oxide layer 96.
  • the first Al oxide layer 96 includes an oxide of the first exposed portion 93.
  • the first Al oxide layer 96 extends in a tangential direction.
  • the first Al oxide layer 96 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the p-type high Al composition layer 35.
  • the second exposed portion 94 of the p-type low Al composition layer 36 includes a second Al oxide layer 97.
  • the second Al oxide layer 97 includes the oxide of the second exposed portion 94.
  • the second Al oxide layer 97 extends in a tangential direction.
  • the second Al oxide layer 97 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the p-type low Al composition layer 36.
  • the third exposed portion 95 of the p-type cladding layer 32 includes a third Al oxide layer 98.
  • Third Al oxide layer 98 includes an oxide of third exposed portion 95.
  • the third Al oxide layer 98 extends in a tangential direction.
  • the third Al oxide layer 98 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the p-type cladding layer 32.
  • the length of the first Al oxide layer 96 exceeds the length of the second Al oxide layer 97 and the length of the third Al oxide layer 98. This is because the Al composition ⁇ of the p-type high Al composition layer 35 exceeds the Al composition ⁇ of the p-type low Al composition layer 36 and the Al composition ⁇ of the p-type cladding layer 32 ( ⁇ ⁇ ). ⁇ ).
  • the length of the third Al oxide layer 98 exceeds the length of the second Al oxide layer 97. This is because the Al composition ⁇ of the p-type cladding layer 32 exceeds the Al composition ⁇ of the p-type low Al composition layer 36 ( ⁇ ⁇ ).
  • the first Al oxide layers 96 and the second Al oxide layers 97 are alternately formed along the normal direction Z.
  • the first Al oxide layer 96 forms the first portion 81 of the sidewall insulating layer 80.
  • the second Al oxide layer 97 forms the second portion 82 of the sidewall insulating layer 80.
  • the third Al oxide layer 98 forms the second portion 82 of the sidewall insulating layer 80.
  • a region located in the p-type semiconductor layer 26 in the sidewall insulating layer 80 is formed by the first Al oxide layer 96, the second Al oxide layer 97, and the third Al oxide layer 98.
  • the side wall insulating layer 80 (the first Al oxide layer 86, the second Al oxide layer 87, the first Al oxide layer 96, and the second Al oxide layer 97) is a region exposed from the outer peripheral wall 43 of the trench 7 in the semiconductor multilayer structure 21. Is also formed.
  • the sidewall insulating layer 80 formed on the outer peripheral wall 43 of the trench 7 has substantially the same structure as the sidewall insulating layer 80 formed on the inner peripheral wall 42 of the trench 7 (the sidewall 47 of the mesa structure 41).
  • the description of the side wall insulating layer 80 formed on the inner peripheral wall 42 of the trench 7 applies mutatis mutandis. Omitted.
  • insulating layer 8 is formed on the main surface (first main surface 3) of semiconductor multilayer structure 21.
  • the insulating layer 8 includes an insulating material which is transparent to the emission wavelength ⁇ of the active layer 25 or an insulating material having a light transmitting property.
  • the insulating layer 8 includes at least one of a silicon nitride (SiN) layer and a silicon oxide (SiO 2 ) layer.
  • the insulating layer 8 may have a single-layer structure including a silicon nitride layer or a silicon oxide layer.
  • the insulating layer 8 may have a stacked structure including a silicon nitride layer and a silicon oxide layer stacked in any order from the first main surface 3 side.
  • the insulating layer 8 has a single-layer structure made of a silicon nitride layer.
  • the insulating layer 8 enters the trench 7 from above the first main surface 3 and covers the mesa structure 41.
  • the insulating layer 8 includes a main surface covering portion 101, an inner wall covering portion 102, and a top covering portion 103.
  • the main surface covering portion 101 covers the first main surface 3.
  • the inner wall covering portion 102 covers the inner wall (the inner peripheral wall 42, the outer peripheral wall 43, and the bottom wall 44) of the trench 7.
  • the top covering portion 103 covers the top 45 of the mesa structure 41.
  • the inner wall covering portion 102 extends in a film shape along the inner wall of the trench 7, and defines a recess space in the trench 7. That is, the inner wall covering portion 102 covers the side wall 47 of the mesa structure 41. The portion of the inner wall covering portion 102 covering the side wall 47 of the mesa structure 41 is in contact with the side wall insulating layer 80.
  • the top cover 103 has a contact hole 104 for selectively exposing the top 45 of the mesa structure 41. More specifically, the contact hole 104 exposes the p-type contact layer 34.
  • the contact hole 104 is formed in an annular shape (annular in this embodiment) in plan view.
  • top covering portion 103 has a relief portion 103 a in a region located inward of contact hole 104.
  • the relief portion 103a is surrounded by the contact hole 104.
  • the relief 103a includes a recess 105, a first protrusion 106, and a second protrusion 107.
  • the recess 105 is recessed toward the top 45 of the mesa structure 41.
  • the recess 105 is formed in an annular shape (in this embodiment, an annular shape) in plan view.
  • the first protrusion 106 is defined by the recess 105.
  • the first protrusion 106 is surrounded by the recess 105 and is divided into an island shape or a dot shape.
  • the first protrusion 106 is formed in a circular shape in plan view.
  • the first protrusion 106 faces the light emitting region 54 of the active layer 25 in the normal direction Z.
  • the first protrusion 106 faces the p-type current passing layer 52 in the normal direction Z.
  • the second protrusion 107 is formed due to the recess 105. More specifically, the second protrusion 107 is partitioned into a region between the recess 105 and the contact hole 104.
  • the second projecting portion 107 is divided into an annular shape (in this embodiment, an annular shape) by the recess portion 105 and the contact hole 104.
  • the recess 105 has a first side wall 108 that divides the first protrusion 106, a second side wall 109 that divides the second protrusion 107, and a bottom wall 110 that connects the first side wall 108 and the second side wall 109. are doing.
  • the first side wall 108 has an inclined surface that is inclined downward from the main surface of the top covering portion 103 toward the bottom wall 110.
  • the second side wall 109 has an inclined surface that is inclined downward from the main surface of the top covering portion 103 toward the bottom wall 110.
  • the recess portion 105 is formed in a tapered shape in which the opening width on the bottom wall 110 side is smaller than the opening width on the opening side in cross-sectional view.
  • the thickness of the first protrusion 106 is set to (n + 1) ⁇ / 2.
  • the thickness of the second protrusion 107 is set to (n + 1) ⁇ / 2.
  • the thickness of the recess 105 is set to (2n + 1) ⁇ / 4.
  • n is an integer.
  • ⁇ is the wavelength of light generated in the active layer 25.
  • the laser light emitted from the top 45 is refracted by the first side wall 108 and the second side wall 109 according to Snell's law, and is focused on the first protrusion 106 side. Thereby, the directivity of the laser light is enhanced as compared with the case where the first side wall 108 and the second side wall 109 are vertical surfaces extending in the normal direction Z.
  • first main surface electrode layer 9 is formed in a film shape along insulating layer 8.
  • the first main surface electrode layer 9 selectively covers each mesa structure 41 so that a recess space is defined in each trench 7.
  • the first main surface electrode layer 9 enters the contact hole 104 from above the top 45 of the mesa structure 41.
  • the first main surface electrode layer 9 is electrically connected to the p-type contact layer 34 in the contact hole 104.
  • the portion of the first main surface electrode layer 9 that covers the top 45 of the mesa structure 41 includes a relief opening 111 that exposes the top cover 103 of the insulating layer 8.
  • the relief opening 111 exposes the relief portion 103a of the insulating layer 8. More specifically, the relief opening 111 exposes a part of the second protrusion 107, the recess 105, and the first protrusion 106.
  • the relief opening 111 is formed in a circular shape in plan view.
  • the planar shape of the relief opening 111 is arbitrary.
  • the relief opening 111 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape in plan view, or an elliptical shape.
  • the relief opening 111 faces the p-type current passage layer 52 in the normal direction Z.
  • the relief opening 111 faces the light emitting region 54 of the active layer 25 in the normal direction Z.
  • the opening width WO of the relief opening 111 may be not less than 5 ⁇ m and not more than 20 ⁇ m.
  • the opening width WO may be 5 ⁇ m or more and 10 ⁇ m or less, 10 ⁇ m or more and 15 ⁇ m or less, or 15 ⁇ m or more and 20 ⁇ m or less.
  • the thickness TE1 of the first main surface electrode layer 9 may be not less than 0.05 ⁇ m and not more than 0.5 ⁇ m.
  • the thickness TE1 is 0.05 ⁇ m to 0.1 ⁇ m, 0.1 ⁇ m to 0.2 ⁇ m, 0.2 ⁇ m to 0.3 ⁇ m, 0.3 ⁇ m to 0.4 ⁇ m, or 0.4 ⁇ m to 0.5 ⁇ m It may be as follows.
  • the first main surface electrode layer 9 has a laminated structure in which a plurality of electrode films are laminated. More specifically, the first main surface electrode layer 9 includes a first electrode film 112 and a second electrode film 113 stacked in this order from the insulating layer 8 side.
  • the first electrode film 112 may include titanium.
  • the second electrode film 113 may include gold.
  • external terminal 11 is formed on first main surface electrode layer 9.
  • the external terminals 11 have a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 21.
  • the external terminal 11 has a thickness TE2 (TE1 ⁇ TE2) equal to or greater than the thickness TE1 of the first main surface electrode layer 9. More specifically, the thickness TE2 exceeds the thickness TE1 (TE1 ⁇ TE2).
  • the external terminal 11 may include gold.
  • the thickness TE2 may be 1.0 ⁇ m or more and 5.0 ⁇ m or less.
  • the thickness TE2 may be 1.0 ⁇ m or more and 2.0 ⁇ m or less, 2.0 ⁇ m or more and 3.0 ⁇ m or less, 3.0 ⁇ m or more and 4.0 ⁇ m or less, or 4.0 ⁇ m or more and 5.0 ⁇ m or less.
  • surface emitting laser device 1 includes second main surface electrode layer 115 formed on second main surface 4 of chip body 2 (second main surface 23 of substrate 20). including.
  • the second main surface electrode layer 115 covers the entire area of the second main surface 23 of the substrate.
  • the second main surface electrode layer 115 forms an ohmic contact with the second substrate main surface 23.
  • the second main surface electrode layer 115 has a laminated structure in which a plurality of electrode films are laminated. More specifically, the second main surface electrode layer 115 includes a first electrode film 116, a second electrode film 117, and a third electrode film 118 laminated in this order from the second substrate main surface 23 side.
  • the first electrode film 116 may include a gold germanium alloy.
  • the second electrode film 117 may include nickel.
  • the third electrode film 118 may include gold.
  • the plurality of light emitting units 6 are unevenly distributed in the peripheral portion of the first main surface 3 of the chip body 2 (semiconductor laminated structure 21). Thereby, the temperature rise of the chip main body 2 starting from the center of the chip main body 2 can be suppressed. As a result, the temperature distribution of the chip body 2 can be adjusted, so that the outputs of the plurality of light emitting units 6 can be adjusted.
  • the sparse region 15 is formed in the region where the temperature rise rate is high in the chip body 2, and the dense region 16 is formed in the region where the temperature rise rate is low in the chip body 2.
  • the region with a high temperature rise rate is the central portion of the chip body 2 in this embodiment.
  • the region where the temperature rise rate is low is the peripheral edge of the chip body 2 in this embodiment.
  • the bias of the temperature distribution between the central part and the peripheral part of the chip body 2 can be suppressed.
  • the arrangement of the light emitting units 6 and the number of the light emitting units 6 per unit area can be adjusted for each of the sparse region 15 and the dense region 16. Therefore, the temperature distribution of the chip body 2 and the outputs of the plurality of light emitting units 6 can be appropriately adjusted.
  • FIG. 8A to 8I are views corresponding to FIG. 6 and are views for explaining an example of a method of manufacturing the surface emitting laser device 1 shown in FIG.
  • n-type buffer layer 27 is formed on first substrate main surface 22 of substrate 20.
  • the n-type buffer layer 27 includes n-type GaAs.
  • the n-type buffer layer 27 is formed by an epitaxial growth method.
  • the n-type light reflection layer 28 is formed on the n-type buffer layer 27.
  • the n-type light reflection layer 28 is formed by alternately stacking the n-type high Al composition layers 30 and the n-type low Al composition layers 31 at an arbitrary period.
  • the n-type high Al composition layer 30 contains n-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • the n-type low Al composition layer 31 contains n-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • the n-type high Al composition layer 30 and the n-type low Al composition layer 31 are formed by an epitaxial growth method.
  • the n-type cladding layer 29 includes n-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ of n-type cladding layer 29 may be 0.2 or more and 0.7 or less.
  • the n-type cladding layer 29 is formed by an epitaxial growth method.
  • active layer 25 is formed on n-type cladding layer 29.
  • the active layer 25 is formed by alternately stacking quantum well layers and barrier layers at an arbitrary period.
  • the quantum well layer contains GaAs.
  • the barrier layer contains Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.15 or more and 0.5 or less.
  • the quantum well layer and the barrier layer are formed by an epitaxial growth method.
  • p-type cladding layer 32 is formed on active layer 25.
  • the p-type cladding layer 32 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.2 or more and 0.7 or less.
  • the p-type cladding layer 32 is formed by an epitaxial growth method.
  • a p-type base layer 122 serving as a base of the p-type current passage layer 52 and the current confinement insulating layer 53 is formed on the p-type cladding layer 32.
  • the p-type base layer 122 contains p-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.9 or more and 1.0 or less.
  • the p-type base layer 122 is formed by an epitaxial growth method.
  • the p-type light reflection layer 33 is formed on the p-type base layer 122.
  • the p-type light reflection layer 33 is formed by alternately stacking a p-type high Al composition layer 35 and a p-type low Al composition layer 36 at an arbitrary period.
  • p-type high-Al-composition layer 35 includes a p-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • the p-type low Al composition layer 36 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • the p-type high Al composition layer 35 and the p-type low Al composition layer 36 are formed by an epitaxial growth method.
  • the p-type contact layer 34 is formed on the p-type light reflection layer 33.
  • the p-type contact layer 34 includes p-type GaAs.
  • the p-type contact layer 34 is formed by an epitaxial growth method.
  • a semiconductor multilayer structure 21 including the n-type semiconductor layer 24, the active layer 25, and the p-type semiconductor layer 26 stacked in this order from the first substrate main surface 22 side is formed.
  • mask 123 having a predetermined pattern is formed on semiconductor multilayer structure 21.
  • the mask 123 has a plurality of openings 124.
  • the plurality of openings 124 respectively expose regions where the trenches 7 are to be formed.
  • unnecessary portions of the semiconductor multilayer structure 21 are removed by an etching method via the mask 123. Unnecessary portions of the semiconductor multilayer structure 21 may be removed by a wet etching method or a dry etching method. In this step, unnecessary portions of the p-type contact layer 34, the p-type light reflection layer 33, the p-type base layer 122, the p-type cladding layer 32, the active layer 25, the n-type cladding layer 29, and the n-type light reflection layer 28 are removed. Each is removed.
  • a plurality of trenches 7 are formed in the semiconductor multilayer structure 21.
  • the plurality of trenches 7 penetrate the p-type contact layer 34, the p-type light reflection layer 33, the p-type cladding layer 32, the active layer 25, and the n-type cladding layer 29, and expose a part of the n-type light reflection layer 28. ing.
  • a plurality of mesa structures 41 are formed in the semiconductor laminated structure 21. After that, the mask 123 is removed.
  • the n-type high Al composition layer 30 has an etching selectivity different from that of the n-type low Al composition layer 31. Therefore, by appropriately selecting the etching solution and the etching time, the n-type high Al composition layer 30 can be removed while the n-type low Al composition layer 31 remains. Further, by appropriately selecting the etching solution and the etching time, the n-type low Al composition layer 31 can be removed while the n-type high Al composition layer 30 remains.
  • the n-type cladding layer 29 has an etching selectivity different from the etching selectivity of the n-type high Al composition layer 30 and the n-type low Al composition layer 31. Therefore, by appropriately selecting the etching solution and the etching time, the n-type cladding layer 29 can be removed while the n-type high Al composition layer 30 and the n-type low Al composition layer 31 remain.
  • the p-type high Al composition layer 35 has an etching selectivity different from that of the p-type low Al composition layer 36. Therefore, by appropriately selecting the etchant and the etching time, the p-type high Al composition layer 35 can be removed while the p-type low Al composition layer 36 remains. Further, by appropriately selecting an etching solution, the p-type low Al composition layer 36 can be removed while the p-type high Al composition layer 35 remains.
  • the p-type cladding layer 32 has an etching selectivity different from that of the p-type high Al composition layer 35 and the p-type low Al composition layer 36. Therefore, by appropriately selecting the etchant and the etching time, the p-type cladding layer 32 can be removed while the p-type high Al composition layer 35 and the p-type low Al composition layer 36 remain.
  • sidewall insulating layer 80 is formed in trench 7.
  • the side wall insulating layer 80 is formed by an oxidation treatment method for the semiconductor multilayer structure 21.
  • the oxidation treatment method may be a thermal oxidation treatment method.
  • a portion of the p-type light reflection layer 33 exposed from the trench 7 is oxidized. Further, a portion of the p-type base layer 122 exposed from the trench 7 is oxidized. Further, a portion of the p-type cladding layer 32 exposed from the trench 7 is oxidized. Further, a portion of the n-type cladding layer 29 exposed from the trench 7 is oxidized. Further, a portion of the n-type light reflection layer 28 exposed from the trench 7 is oxidized.
  • the oxidation proceeds greatly from the side wall 47 of the mesa structure 41 toward the inner region of the mesa structure 41.
  • an oxidized portion of the p-type base layer 122 is formed as the current confinement insulating layer 53.
  • the non-oxidized portion of the p-type base layer 122 is formed as the p-type current passing layer 52.
  • insulating layer 8 is formed on semiconductor multilayer structure 21.
  • an insulating layer 8 made of a silicon nitride layer is formed.
  • the insulating layer 8 may include a silicon oxide layer instead of or in addition to the silicon nitride layer.
  • the insulating layer 8 may be formed by a CVD method.
  • mask 125 having a predetermined pattern is formed on semiconductor multilayer structure 21.
  • the mask 125 has a plurality of openings 126 for exposing regions of the insulating layer 8 where the recesses 105 are to be formed.
  • unnecessary portions of the insulating layer 8 are removed by an etching method (for example, a dry etching method) through the mask 125.
  • a recess 105 is formed in the insulating layer 8. After that, the mask 125 is removed.
  • a mask 127 having a predetermined pattern is formed on semiconductor multilayer structure 21.
  • the mask 127 has a plurality of openings 128 for exposing regions of the insulating layer 8 where the contact holes 104 are to be formed.
  • unnecessary portions of the insulating layer 8 are removed by an etching method (for example, a wet etching method) through the mask 127. Thereby, a contact hole 104 is formed in the insulating layer 8. Thereafter, the mask 127 is removed.
  • first main surface electrode layer 9 is formed on semiconductor multilayer structure 21.
  • the first main surface electrode layer 9 includes a first electrode film 112 and a second electrode film 113.
  • the first electrode film 112 may include titanium.
  • the second electrode film 113 may include gold.
  • the first electrode film 112 and the second electrode film 113 may be formed by a vapor deposition method or a sputtering method, respectively.
  • a relief opening 111 is formed in the first main surface electrode layer 9.
  • the relief opening 111 is formed by selectively removing a portion covering the top 45 of the mesa structure 41 in the first main surface electrode layer 9. Unnecessary portions of the first main surface electrode layer 9 may be removed by an etching method via a mask (not shown). Thereby, a relief opening 111 for selectively exposing the top covering portion 103 of the insulating layer 8 is formed in the first main surface electrode layer 9.
  • the external terminals 11 are formed on the first main surface electrode layer 9.
  • the external terminal 11 may include gold.
  • the external terminals 11 may be formed by a plating method.
  • a second main surface electrode layer 115 is formed on the second substrate main surface 23.
  • the second main surface electrode layer 115 includes a first electrode film 116, a second electrode film 117, and a third electrode film 118.
  • the first electrode film 116 may include a gold germanium alloy.
  • the second electrode film 117 may include nickel.
  • the third electrode film 118 may include gold.
  • the first electrode film 116, the second electrode film 117, and the third electrode film 118 may be formed by an evaporation method or a sputtering method, respectively.
  • the second main surface electrode layer 115 may be formed prior to the step of forming the first main surface electrode layer 9. Through the steps including the above, the surface emitting laser device 1 is manufactured.
  • FIG. 9 is a plan view showing a surface emitting laser device 131 according to the second embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • the plurality of light emitting portions 6 are unevenly distributed on the peripheral portion of first main surface 3 in plan view. More specifically, the plurality of light-emitting portions 6 are arranged in such a manner that the shortest distance L1 gradually decreases from the central portion of the first main surface 3 toward the peripheral portion. The shortest distance L1 gradually decreases from the central portion of the first main surface 3 toward one end (the second side 5B) and the other end (the fourth side 5D) of the first main surface 3. . That is, in this embodiment, the plurality of light emitting units 6 may be arranged in such a manner that the shortest distance L1 along the first direction X gradually decreases from the center of the first main surface 3 toward the peripheral edge.
  • the sparse region 15 in which the plurality of light emitting units 6 are sparsely arranged is formed in the center of the first main surface 3.
  • a dense area 16 (first dense area 17 and second dense area 18) in which a plurality of light emitting units 6 are densely arranged is formed on the peripheral edge of the first main surface 3.
  • the plurality of light emitting units 6 may be arranged in such a manner that the shortest distance L1 along the first direction X and the second direction Y gradually decreases from the center of the first main surface 3 toward the peripheral edge.
  • the sparse region 15 may be surrounded by one dense region 16 formed along the periphery of the first main surface 3.
  • the same effects as those described for the surface emitting laser device 1 can be obtained.
  • FIG. 10 is a plan view showing a surface emitting laser device 141 according to the third embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 141 does not include sparse region 15 and dense region 16.
  • the plurality of light emitting units 6 are unevenly distributed around the external terminals 11 having a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 21 in a plan view.
  • the surface emitting laser device 141 more specifically includes a sparse region 142 and a dense region 143 formed on the first main surface 3.
  • the sparse region 142 is a region where the plurality of light emitting units 6 are sparsely arranged on the first main surface 3, and is formed outside the periphery of the external terminal 11 in a plan view.
  • the dense region 143 is a region in which the plurality of light emitting units 6 are densely arranged with respect to the sparse region 142, and is formed around the external terminal 11 in a plan view.
  • the description of the plurality of light emitting units 6 formed in the sparse region 15 according to the first embodiment applies mutatis mutandis to the description of the plurality of light emitting units 6 formed in the sparse region 142.
  • the description of the plurality of light emitting units 6 formed in the dense region 16 according to the first embodiment applies mutatis mutandis to the description of the plurality of light emitting units 6 formed in the dense region 143.
  • the surface emitting laser device 141 As described above, according to the surface emitting laser device 141, the plurality of light emitting units 6 that are unevenly distributed around the external terminal 11 are formed. Thereby, heat generated in the plurality of light emitting units 6 arranged around the external terminal 11 can be efficiently transmitted to the external terminal 11. As a result, the temperature distribution of the chip body 2 (semiconductor laminated structure 21) can be adjusted, so that the outputs of the plurality of light emitting units 6 can be adjusted.
  • the sparse region 142 is formed in the region where the temperature rise rate is high in the chip body 2, and the dense region 143 is formed in the region where the temperature rise rate is low in the chip body 2.
  • the region with a high temperature rise rate is the central portion of the chip body 2 in this embodiment.
  • the region having a low temperature rise rate is a region around the external terminal 11 in the chip body 2.
  • the bias of the temperature distribution can be suppressed in the area around the external terminal 11 and the other area in the chip body 2.
  • the arrangement of the light emitting units 6 and the number of the light emitting units 6 per unit area can be adjusted for each of the sparse region 142 and the dense region 143. Therefore, the temperature distribution of the chip body 2 and the outputs of the plurality of light emitting units 6 can be appropriately adjusted.
  • FIG. 11 is a plan view showing a surface emitting laser device 151 according to a fourth embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 151 in this embodiment includes a plurality of light emitting units 6 unevenly distributed on the periphery of first main surface 3 in plan view.
  • the surface emitting laser device 151 includes a sparse region 15 and a dense region 16.
  • the surface emitting laser device 151 further includes a plurality of light emitting units 6 unevenly distributed around the external terminal 11 having a higher thermal conductivity than the semiconductor laminate structure 21. That is, in this embodiment, the dense region 16 includes the third dense region 152 formed around the external terminal 11 in addition to the first dense region 17 and the second dense region 18.
  • the third dense area 152 is an area in which the plurality of light emitting units 6 are densely arranged with respect to the sparse area 15.
  • the description of the plurality of light emitting portions 6 formed in the first dense region 17 and the second dense region 18 applies mutatis mutandis to the description of the plurality of light emitting portions 6 formed in the third dense region 152.
  • the same effects as those described for the surface emitting laser device 1 can be obtained. Further, according to the surface emitting laser device 151, a plurality of light emitting units 6 which are unevenly distributed around the external terminal 11 are formed. Thereby, heat generated in the plurality of light emitting units 6 arranged around the external terminal 11 can be efficiently transmitted to the external terminal 11. As a result, the temperature distribution of the chip body 2 (semiconductor laminated structure 21) can be adjusted, so that the outputs of the plurality of light emitting units 6 can be adjusted.
  • the sparse region 15 is formed in the region of the chip body 2 where the temperature rise rate is high, and the dense region 16 is formed in the region of the chip body 2 where the temperature rise rate is low.
  • the region with a high temperature rise rate is the central portion of the chip body 2 in this embodiment.
  • the region where the rate of temperature rise is low is the peripheral portion of the chip body 2 and the region around the external terminal 11 in the chip body 2.
  • the arrangement of the light emitting units 6 and the number of the light emitting units 6 per unit area can be adjusted for each of the sparse region 15 and the dense region 16. Therefore, the temperature distribution of the chip body 2 and the outputs of the plurality of light emitting units 6 can be appropriately adjusted.
  • the dense region 16 includes the first dense region 17 and the second dense region 18 has been described.
  • one of the first dense region 17 and the second dense region 18 may be the sparse region 15.
  • FIG. 12 is a plan view showing a surface emitting laser device 161 according to the fifth embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 161 includes external terminal 11 formed in a region on one end side (second side surface 5B side) of first main surface 3 in first direction X.
  • the external terminal 11 is formed in a rectangular shape extending in the second direction Y in plan view.
  • the surface emitting laser device 161 includes the sparse region 15 and the dense region 16.
  • the dense region 16 includes a first dense region 17 formed at a peripheral portion on one end side (the second side surface 5B side) of the first main surface 3 in the first direction X.
  • the plurality of light emitting units 6 related to the first dense region 17 are unevenly distributed around the external terminal 11.
  • the same effects as those described for the surface emitting laser device 1 can be obtained. Further, according to the surface emitting laser device 161, a plurality of light emitting portions 6 which are unevenly distributed around the external terminal 11 are formed. More specifically, the surface emitting laser device 161 includes a first dense region 17 that is unevenly distributed around the external terminal 11 formed on one end side of the first main surface 3 in the first direction X.
  • the sparse region 15 is formed in the region where the temperature rise rate is high in the chip body 2, and the dense region 16 is formed in the region where the temperature rise rate is low in the chip body 2.
  • the region with a high temperature rise rate is the central portion of the chip body 2 in this embodiment.
  • the region where the rate of temperature rise is low is the peripheral portion of the chip body 2 and the region around the external terminal 11 in the chip body 2.
  • the arrangement of the light emitting units 6 and the number of the light emitting units 6 per unit area can be adjusted for each of the sparse region 15 and the dense region 16. Therefore, the temperature distribution of the chip body 2 and the outputs of the plurality of light emitting units 6 can be appropriately adjusted.
  • the dense region 16 includes the first dense region 17 and the second dense region 18 has been described.
  • the second dense area 18 may be the sparse area 15.
  • FIG. 13 is a plan view showing a surface emitting laser device 171 according to the sixth embodiment of the present invention.
  • FIG. 14 is a sectional view taken along the line XIV-XIV shown in FIG.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • the surface emitting laser device 171 does not include the sparse region 15 and the dense region 16. That is, the plurality of light emitting units 6 are arranged at the same shortest distance L1 in plan view. In this embodiment, the plurality of light emitting units 6 are arranged in a zigzag pattern in plan view.
  • the surface emitting laser device 171 includes an electrode layer 172 formed on the first main surface 3. More specifically, electrode layer 172 is formed on first main surface electrode layer 9. The electrode layer 172 is unevenly distributed at the center of the first main surface 3 in plan view. In this embodiment, the electrode layer 172 exposes the peripheral portion of the first main surface 3 in plan view and covers the central portion of the first main surface 3.
  • the electrode layer 172 includes a plurality of openings 173 that respectively expose the plurality of light emitting units 6. Accordingly, light from the plurality of light emitting units 6 is extracted from the plurality of openings 173.
  • the electrode layer 172 is formed in a circular shape in plan view.
  • the planar shape of the electrode layer 172 is arbitrary.
  • the electrode layer 172 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape in plan view, or an elliptical shape.
  • the electrode layer 172 has a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 21.
  • the electrode layer 172 has a thickness TE3 (TE1 ⁇ TE3) equal to or greater than the thickness TE1 of the first main surface electrode layer 9. More specifically, the thickness TE3 exceeds the thickness TE1 (TE1 ⁇ TE3).
  • the electrode layer 172 may be formed of the same material as the external terminal 11. That is, the electrode layer 172 may include gold. According to such a structure, the electrode layer 172 can be formed using the process of forming the external terminals 11.
  • the electrode layer 172 which is unevenly distributed in the center of the first main surface 3 is formed. More specifically, the electrode layer 172 exposes the peripheral portion of the first main surface 3 in plan view and covers the central portion of the first main surface 3.
  • the electrode layer 172 has a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 21.
  • a region having a high temperature rise rate in the chip body 2 is covered by the electrode layer 172, and a region having a low temperature rise rate in the chip body 2 is exposed from the electrode layer 172.
  • the region with a high temperature rise rate is the central portion of the chip body 2 in this embodiment.
  • the region where the temperature rise rate is low is the peripheral edge of the chip body 2 in this embodiment.
  • the bias of the temperature distribution in the chip body 2 can be suppressed.
  • the structure of the surface emitting laser device 171 may be combined with the surface emitting laser devices 1, 131, 141, 151 and 161 according to the first to fifth embodiments. That is, the electrode layer 172 may be formed in the surface emitting laser devices 1, 131, 141, 151, and 161.
  • FIG. 15 is a plan view showing a surface emitting laser device 181 according to the seventh embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 181 does not include sparse region 15 and dense region 16. That is, the plurality of light emitting units 6 are arranged at the same shortest distance L1 in plan view. In this embodiment, the plurality of light emitting units 6 are arranged in a zigzag pattern in plan view.
  • the surface emitting laser device 181 includes a plurality of electrode layers 182 formed on the first main surface 3.
  • the plurality of electrode layers 182 are formed on the first main surface electrode layer 9.
  • the plurality of electrode layers 182 are unevenly distributed in the center of the first main surface 3 in plan view.
  • the surface emitting laser device 181 includes a dense region 183 and a sparse region 184 in which the arrangement densities of the plurality of electrode layers 182 are different from each other.
  • the dense region 183 is a region where the plurality of electrode layers 182 are densely arranged.
  • the sparse region 184 is a region in which the plurality of electrode layers 182 are sparsely arranged with respect to the dense region 183.
  • the dense region 183 is formed at the center of the first main surface 3 in plan view.
  • the sparse region 184 is formed at the periphery of the first main surface 3 in plan view.
  • the sparse region 184 includes a first sparse region 185 and a second sparse region 186 in this embodiment.
  • the first sparse region 185 is formed at the peripheral edge of one end side (the second side surface 5B side) of the first main surface 3 with respect to the dense region 183 in the first direction X.
  • the second sparse region 186 is formed in the first direction X at the peripheral edge on the other end side (the fourth side surface 5D side) of the first main surface 3 with respect to the sparse region 15.
  • the second sparse region 186 faces the first sparse region 185 with the sparse region 15 interposed therebetween.
  • One sparse region 184 surrounding the dense region 183 may be formed.
  • one sparse region 184 is formed in an annular shape surrounding the dense region 183.
  • One of the first sparse region 185 and the second sparse region 186 may be changed to the dense region 183.
  • the plurality of electrode layers 182 include a plurality of first electrode layers 187 formed in the dense region 183 and a plurality of second electrode layers 188 formed in the sparse region 184.
  • the plurality of first electrode layers 187 are formed around the plurality of light emitting units 6 in the dense region 183.
  • the plurality of first electrode layers 187 are arranged so as to surround one light emitting unit 6 with six first electrode layers 187.
  • the six first electrode layers 187 are arranged at equal intervals around one light emitting unit 6.
  • the plurality of first electrode layers 187 expose the first main surface electrode layer 9 from a region therebetween.
  • Each first electrode layer 187 is formed in a region between the three closest trenches 7.
  • each first electrode layer 187 is formed in a triangular shape in plan view. More specifically, each first electrode layer 187 is formed in a triangular shape in which three vertices are cut out by three trenches 7 that are closest in plan view.
  • Each first electrode layer 187 may be formed at an interval from trench 7.
  • Each of the first electrode layers 187 may have one or more sides that bulge in a convex curve shape in plan view.
  • Each first electrode layer 187 may have one or a plurality of sides that are concavely curved in a plan view.
  • the planar shape of each first electrode layer 187 is arbitrary.
  • Each first electrode layer 187 may be formed in a polygonal shape such as a square shape or a hexagonal shape in plan view, or in a circular shape or an elliptical shape.
  • Each first electrode layer 187 has a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 21.
  • Each first electrode layer 187 has a thickness TE4 (TE1 ⁇ TE4) equal to or greater than the thickness TE1 of the first main surface electrode layer 9. More specifically, the thickness TE4 exceeds the thickness TE1 (TE1 ⁇ TE4).
  • Each first electrode layer 187 may be formed of the same material as the external terminals 11. That is, each first electrode layer 187 may include gold. According to such a structure, each first electrode layer 187 can be formed by using the process of forming the external terminals 11.
  • the plurality of second electrode layers 188 are formed in the sparse region 184 at an arrangement density lower than the arrangement density of the first electrode layers 187. That is, the number of the second electrode layers 188 for one light emitting unit 6 is less than the number of the first electrode layers 187 for one light emitting unit 6. In this embodiment, the plane area of each second electrode layer 188 is equal to the plane area of each first electrode layer 187.
  • the plurality of second electrode layers 188 are formed around the plurality of light emitting units 6 in the sparse region 184.
  • the plurality of second electrode layers 188 are arranged so as to surround one light emitting portion 6 with less than six (three in this embodiment) second electrode layers 188.
  • the three second electrode layers 188 are arranged at equal intervals around one light emitting unit 6.
  • the plurality of adjacent second electrode layers 188 expose the first main surface electrode layer 9 from a region between them.
  • Each second electrode layer 188 is formed in a region between the three closest trenches 7.
  • each second electrode layer 188 is formed in a triangular shape in plan view. More specifically, each second electrode layer 188 is formed in a triangular shape in which three vertices are cut out by three trenches 7 that are closest in plan view.
  • Each second electrode layer 188 may be formed at an interval from the trench 7.
  • Each second electrode layer 188 may have one or a plurality of sides that bulge in a convex curve shape in a plan view.
  • Each of the second electrode layers 188 may have one or more sides that are concavely concave in plan view.
  • the planar shape of each second electrode layer 188 is arbitrary.
  • Each of the second electrode layers 188 may be formed in a polygonal shape such as a square shape or a hexagonal shape in plan view, or in a circular shape or an elliptical shape, instead of a triangular shape.
  • Each second electrode layer 188 has a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 21.
  • Each second electrode layer 188 has a thickness TE5 (TE1 ⁇ TE5) equal to or greater than the thickness TE1 of the first main surface electrode layer 9. More specifically, the thickness TE5 exceeds the thickness TE1 (TE1 ⁇ TE5).
  • Each second electrode layer 188 may be formed of the same material as the external terminal 11. That is, each second electrode layer 188 may include gold. According to such a structure, each second electrode layer 188 can be formed by utilizing the process of forming the external terminals 11.
  • a plurality of electrode layers 182 which are unevenly distributed in the center of the first main surface 3 of the chip body 2 are formed.
  • the plurality of electrode layers 182 have a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 21.
  • the dense region 183 and the sparse region 184 in which the arrangement densities of the plurality of electrode layers 182 are different from each other are formed.
  • the dense region 183 is a region where the plurality of electrode layers 182 are densely arranged.
  • the sparse region 184 is a region in which the plurality of electrode layers 182 are sparsely arranged with respect to the dense region 183.
  • the dense region 183 is formed at the center of the first main surface 3 in plan view.
  • the sparse region 184 is formed at the periphery of the first main surface 3 in plan view. That is, according to the surface emitting laser device 181, the dense region 183 is formed in the region of the chip body 2 where the temperature rise rate is high, and the sparse region 184 is formed in the region of the chip body 2 where the temperature rise ratio is low.
  • the region with a high temperature rise rate is the central portion of the chip body 2 in this embodiment.
  • the region where the temperature rise rate is low is the peripheral edge of the chip body 2 in this embodiment.
  • the bias of the temperature distribution in the chip body 2 can be suppressed.
  • the output reduction and the output variation of the plurality of light emitting units 6 can be suppressed.
  • the arrangement and the number per unit area of the plurality of electrode layers 182 (the first electrode layer 187 and the second electrode layer 188) can be adjusted for each of the dense region 183 and the sparse region 184. Therefore, the temperature distribution of the chip body 2 and the outputs of the plurality of light emitting units 6 can be appropriately adjusted.
  • the structure of the surface emitting laser device 181 may be combined with the surface emitting laser devices 1, 131, 141, 151, 161, and 171 according to the first to sixth embodiments. That is, a plurality of electrode layers 182 may be formed in the surface emitting laser devices 1, 131, 141, 151, 161, and 171.
  • FIG. 16 is a plan view showing a surface emitting laser device 191 according to the eighth embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 191 does not include sparse region 15 and dense region 16. That is, the plurality of light emitting units 6 are arranged at the same shortest distance L1 in plan view. In this embodiment, the plurality of light emitting units 6 are arranged in a zigzag pattern in plan view.
  • the surface emitting laser device 191 includes a plurality of electrode layers 192 formed on the first main surface 3. More specifically, the plurality of electrode layers 192 are formed on the first main surface electrode layer 9. The plurality of electrode layers 192 are unevenly distributed in the center of the first main surface 3 in plan view.
  • the surface emitting laser device 191 includes a dense region 193 and a sparse region 194 in which the occupation densities of the plurality of electrode layers 192 with respect to the first main surface 3 are different from each other.
  • the dense region 193 is a region where a plurality of electrode layers 192 are densely arranged.
  • the sparse region 194 is a region where the plurality of electrode layers 192 are sparsely arranged with respect to the dense region 193 on the first main surface 3.
  • the dense region 193 is formed at the center of the first main surface 3 in plan view.
  • the sparse region 194 is formed at the periphery of the first main surface 3 in a plan view.
  • the sparse region 194 includes a first sparse region 195 and a second sparse region 196 in this embodiment.
  • the first sparse region 195 is formed at the peripheral edge of one end side (the second side surface 5B side) of the first main surface 3 with respect to the dense region 193 in the first direction X.
  • the second sparse region 196 is formed at the peripheral edge on the other end side (the fourth side surface 5D side) of the first main surface 3 with respect to the dense region 193 in the first direction X.
  • the second sparse region 196 is opposed to the first sparse region 195 with the first sparse region 195 interposed therebetween.
  • One sparse region 194 surrounding the dense region 193 may be formed.
  • one sparse region 194 is formed in an annular shape surrounding the dense region 193.
  • One of the first sparse region 195 and the second sparse region 196 may be changed to the dense region 193.
  • the plurality of electrode layers 192 include a plurality of first electrode layers 197 formed in the dense region 193 and a plurality of second electrode layers 198 formed in the sparse region 194.
  • the plurality of first electrode layers 197 are formed around the plurality of light emitting units 6 in the dense region 193.
  • the plurality of first electrode layers 197 are arranged so as to surround one light emitting unit 6 with six first electrode layers 197.
  • the six first electrode layers 197 are arranged at equal intervals around one light emitting unit 6.
  • the plurality of adjacent first electrode layers 197 expose the first main surface electrode layer 9 from a region between them.
  • Each first electrode layer 197 is formed in a region between the three closest trenches 7.
  • each first electrode layer 197 is formed in a triangular shape in plan view. More specifically, each first electrode layer 197 is formed in a triangular shape in which three vertices are cut out by three trenches 7 which are closest in plan view.
  • Each first electrode layer 197 may be formed at an interval from the trench 7.
  • Each of the first electrode layers 197 may have one or a plurality of sides that bulge in a convex curve in plan view.
  • Each of the first electrode layers 197 may have one or more sides that are concavely curved in plan view.
  • the planar shape of each first electrode layer 197 is arbitrary.
  • Each first electrode layer 197 may be formed in a polygonal shape such as a square shape or a hexagonal shape in plan view, or in a circular shape or an elliptical shape.
  • Each first electrode layer 197 has a higher thermal conductivity than that of the semiconductor multilayer structure 21.
  • Each first electrode layer 197 has a thickness TE4 (TE1 ⁇ TE4) equal to or greater than the thickness TE1 of the first main surface electrode layer 9. More specifically, the thickness TE4 exceeds the thickness TE1 (TE1 ⁇ TE4).
  • Each first electrode layer 197 may be formed of the same material as the external terminals 11. That is, each first electrode layer 197 may include gold. According to such a structure, each first electrode layer 197 can be formed by utilizing the process of forming the external terminals 11.
  • the plurality of second electrode layers 198 are formed so that the occupation density of the first main surface 3 in the sparse region 194 is less than the occupation density of the plurality of first electrode layers 197 in the first main surface 3.
  • the plane area of each second electrode layer 198 is smaller than the plane area of each first electrode layer 197.
  • the plurality of second electrode layers 198 are formed around the plurality of light emitting units 6 in the sparse region 194.
  • the plurality of second electrode layers 198 are arranged so as to surround one light emitting unit 6 with six second electrode layers 198.
  • the six second electrode layers 198 are arranged at equal intervals around one light emitting unit 6.
  • the plurality of adjacent second electrode layers 198 expose the first main surface electrode layer 9 from a region between them.
  • Each second electrode layer 198 is formed in a region between the three closest trenches 7. Each second electrode layer 198 is formed at an interval from the trench 7. Each second electrode layer 198 is formed in a shape different from each first electrode layer 197 in plan view. In this embodiment, each second electrode layer 198 is formed in a polygonal shape in plan view.
  • Each second electrode layer 198 may have one or more sides that bulge in a convex curve shape in plan view. Each of the second electrode layers 198 may have one or more sides that are concavely curved in plan view.
  • the planar shape of each second electrode layer 198 is arbitrary.
  • Each second electrode layer 198 may be formed in a polygonal shape such as a square shape or a hexagonal shape in plan view, or in a circular shape or an elliptical shape, instead of a triangular shape.
  • Each second electrode layer 198 has a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 21.
  • Each second electrode layer 198 has a thickness TE5 (TE1 ⁇ TE5) equal to or greater than the thickness TE1 of the first main surface electrode layer 9. More specifically, the thickness TE5 exceeds the thickness TE1 (TE1 ⁇ TE5).
  • Each second electrode layer 198 may be formed of the same material as the external terminals 11. That is, each second electrode layer 198 may include gold. According to such a structure, each second electrode layer 198 can be formed by utilizing the process of forming the external terminals 11.
  • a plurality of electrode layers 192 which are unevenly distributed in the center of the first main surface 3 of the chip body 2 are formed.
  • the plurality of electrode layers 192 have a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 21.
  • the dense region 193 and the sparse region 194 in which the occupation densities of the plurality of electrode layers 192 with respect to the first main surface 3 are different from each other are formed.
  • the dense region 193 is a region where a plurality of electrode layers 192 are densely arranged.
  • the sparse region 194 is a region in which the plurality of electrode layers 192 are sparsely arranged with respect to the dense region 193.
  • the dense region 193 is formed at the center of the first main surface 3 in plan view.
  • the sparse region 194 is formed at the periphery of the first main surface 3 in a plan view. That is, according to the surface emitting laser device 191, the dense region 193 is formed in the region where the temperature rise rate is high in the chip body 2, and the sparse region 194 is formed in the region where the temperature rise rate is low in the chip body 2.
  • the region with a high temperature rise rate is the central portion of the chip body 2 in this embodiment.
  • the region where the temperature rise rate is low is the peripheral edge of the chip body 2 in this embodiment.
  • the bias of the temperature distribution in the chip body 2 can be suppressed.
  • the plane area of the plurality of electrode layers 192 (the first electrode layer 197 and the second electrode layer 198) can be adjusted for each of the dense region 183 and the sparse region 184. Therefore, the temperature distribution of the chip body 2 and the outputs of the plurality of light emitting units 6 can be appropriately adjusted.
  • the structure of the surface emitting laser device 191 may be combined with the surface emitting laser devices 1, 131, 141, 151, 161, 171 and 181 according to the first to seventh embodiments. That is, a plurality of electrode layers 192 may be formed in the surface emitting laser devices 1, 131, 141, 151, 161, 171, and 181.
  • FIG. 17 is a plan view showing a surface emitting laser device 201 according to the ninth embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 201 does not include sparse region 15 and dense region 16. That is, the plurality of light emitting units 6 are arranged at the same or different shortest distances L1 in plan view. In this embodiment, the plurality of light emitting units 6 are arranged in a zigzag pattern in plan view.
  • the plurality of light emitting units 6 include a plurality of first light emitting units 202 and a plurality of second light emitting units 203 in this embodiment.
  • Each first light emitting unit 202 has a first size.
  • Each second light emitting unit 203 has a second size different from the first size.
  • the second size of each second light emitting unit 203 is smaller than the first size of each first light emitting unit 202.
  • Each second light emitting unit 203 has a plane area smaller than the plane area of each first light emitting unit 202.
  • each second light emitting unit 203 is smaller than the plane area of the mesa structure 41 forming each first light emitting unit 202. Further, the current density of each second light emitting unit 203 exceeds the current density of each first light emitting unit 202. The designed output of each second light emitting unit 203 exceeds the designed output of each first light emitting unit 202.
  • the plurality of first light emitting units 202 are unevenly distributed in the center of the first main surface 3 in plan view.
  • the plurality of second light emitting units 203 are unevenly distributed in the peripheral portion of the first main surface 3 in plan view.
  • the surface emitting laser device 201 includes a low current density region 204 and a high current density region 205.
  • the low current density region 204 includes a plurality of first light emitting units 202.
  • the high current density region 205 includes a plurality of second light emitting units 203.
  • the low current density region 204 is formed at the center of the first main surface 3 in plan view.
  • the high current density region 205 is formed at the periphery of the first main surface 3 in a plan view.
  • the high current density region 205 includes a first high current density region 206 and a second high current density region 207.
  • the first high current density region 206 is formed at the peripheral edge of one end side (the second side surface 5B side) of the first main surface 3 with respect to the low current density region 204 in the first direction X.
  • the second high-current-density region 207 is formed at the peripheral edge on the other end side (the fourth side surface 5D side) of the first main surface 3 with respect to the low-current-density region 204 in the first direction X.
  • the second high current density region 207 faces the first high current density region 206 with the low current density region 204 interposed therebetween.
  • One high current density region 205 surrounding the low current density region 204 may be formed.
  • one high current density region 205 is formed in an annular shape surrounding the low current density region 204.
  • One of the first high current density region 206 and the second high current density region 207 may be changed to the low current density region 204.
  • the plurality of light emitting units 6 include the plurality of first light emitting units 202 and the plurality of second light emitting units 203 having different sizes from each other.
  • Each first light emitting unit 202 has a first size.
  • Each second light emitting section 203 has a second size.
  • the second size of each second light emitting unit 203 is smaller than the first size of each first light emitting unit 202. More specifically, each second light-emitting unit 203 has a plane area smaller than the plane area of each first light-emitting unit 202.
  • each first light emitting unit 202 is smaller than the amount of heat generated by each second light emitting unit 203. Thereby, since the temperature distribution of the chip body 2 can be adjusted, the outputs of the plurality of light emitting units 6 can be adjusted. In particular, according to the surface emitting laser device 201, the plurality of first light emitting units 202 having a relatively large size are unevenly distributed in the center of the first main surface 3. Thereby, the temperature rise of the chip main body 2 starting from the center of the chip main body 2 can be suppressed.
  • the low current density region 204 is formed in the region of the chip body 2 where the temperature rise rate is high
  • the first high current density region 206 is formed in the region of the chip body 2 where the temperature rise rate is low. Is formed.
  • the region with a high temperature rise rate is the central portion of the chip body 2 in this embodiment.
  • the region where the temperature rise rate is low is the peripheral edge of the chip body 2 in this embodiment.
  • the bias of the temperature distribution between the central part and the peripheral part of the chip body 2 can be suppressed.
  • the central portion and the peripheral portion of the chip body 2 that is, between the low current density region 204 and the high current density region 205
  • the arrangement of the light emitting units 6 and the number of the light emitting units 6 per unit area can be adjusted for each of the low current density region 204 and the high current density region 205. Therefore, the temperature distribution of the chip body 2 and the outputs of the plurality of light emitting units 6 can be appropriately adjusted.
  • the structure of the surface emitting laser device 201 may be combined with the surface emitting laser devices 1, 131, 141, 151, 161, 171, 181, and 191 according to the first to eighth embodiments. In other words, even if a plurality of light emitting units 6 including a plurality of first light emitting units 202 and a plurality of second light emitting units 203 are formed in the surface emitting laser devices 1, 131, 141, 151, 161, 171, 181, and 191. Good.
  • FIG. 18 is a plan view showing the surface emitting laser device 301 according to the tenth embodiment of the present invention, and is a plan view showing a first embodiment of the first main surface electrode layer 309.
  • FIG. 19 is an enlarged view of the area XXXVIII shown in FIG.
  • FIG. 20 is a sectional view taken along line XX-XX shown in FIG.
  • FIG. 21 is a sectional view taken along the line XXI-XXI shown in FIG.
  • FIG. 22 is a sectional view taken along the line XXII-XXII shown in FIG.
  • FIG. 23 is an enlarged view of a region XXIII shown in FIG.
  • FIG. 24 is an enlarged view of a region XXIV shown in FIG.
  • the surface emitting laser device 301 is a semiconductor laser device called VCSEL (Vertical Cavity Surface Emitting Laser).
  • the surface emitting laser device 301 includes a chip body 302 having a rectangular parallelepiped shape.
  • the chip body 302 includes a first main surface 303 on one side, a second main surface 304 on the other side, and side surfaces 305A, 305B, 305C, and 305D connecting the first main surface 303 and the second main surface 304.
  • the first main surface 303 and the second main surface 304 are formed in a quadrangular shape (a rectangular shape in this embodiment) in a plan view (hereinafter, simply referred to as “plan view”) when viewed from the normal direction Z thereof. .
  • the side surfaces 305A to 305D more specifically include a first side surface 305A, a second side surface 305B, a third side surface 305C, and a fourth side surface 305D.
  • the first side surface 305A and the third side surface 305C extend along the first direction X, and face a second direction Y intersecting with the first direction X. More specifically, the second direction Y is orthogonal to the first direction X.
  • the first side surface 305A and the third side surface 305C form a long side of the chip body 302.
  • the second side surface 305B and the fourth side surface 305D extend along the second direction Y and face the first direction X.
  • the second side surface 305B and the fourth side surface 305D form short sides of the chip body 302.
  • the side surfaces 305A to 305D extend in a plane along the normal direction Z.
  • the width W1 of the first side surface 305A (the third side surface 305C) in plan view may be 200 ⁇ m or more and 2000 ⁇ m or less.
  • the width W1 is 200 ⁇ m to 400 ⁇ m, 400 ⁇ m to 600 ⁇ m, 600 ⁇ m to 800 ⁇ m, 800 ⁇ m to 1000 ⁇ m, 1000 ⁇ m to 1200 ⁇ m, 1200 ⁇ m to 1400 ⁇ m, 1400 ⁇ m to 1600 ⁇ m, 1600 ⁇ m to 1800 ⁇ m, or 1800 ⁇ m to 2000 ⁇ m It may be.
  • the width W1 may be 500 ⁇ m ⁇ 5 ⁇ m.
  • the width W2 of the second side surface 305B (the fourth side surface 305D) in plan view may be 200 ⁇ m or more and 1000 ⁇ m or less.
  • the width W2 may be 200 ⁇ m to 300 ⁇ m, 300 ⁇ m to 400 ⁇ m, 400 ⁇ m to 500 ⁇ m, 500 ⁇ m to 600 ⁇ m, 600 ⁇ m to 700 ⁇ m, 700 ⁇ m to 800 ⁇ m, 800 ⁇ m to 900 ⁇ m, or 900 ⁇ m to 1000 ⁇ m.
  • the width W2 may be 340 ⁇ m ⁇ 5 ⁇ m.
  • the surface emitting laser device 301 includes a light emitting unit 306 (semiconductor light emitting layer) formed on the first main surface 303 and emitting laser light in the normal direction Z.
  • the plurality of light emitting units 306 are formed at intervals in the first direction X and the second direction Y in plan view.
  • the plurality of light emitting units 306 may be arranged regularly or irregularly.
  • the plurality of light emitting units 306 are preferably arranged in a staggered, matrix, or radial (concentric) shape in plan view.
  • the plurality of light emitting units 306 are arranged in a staggered manner with a space therebetween in plan view. That is, the plurality of light emitting units 306 are arranged in such a manner that one light emitting unit 306 is located at each of three vertexes of a triangle (an equilateral triangle in this embodiment) in plan view. More specifically, the plurality of light emitting units 306 are arranged such that one light emitting unit 306 is located at each of the six vertices of a hexagon (a regular hexagon in this embodiment) in plan view.
  • the plurality of light-emitting portions 306 each have one light-emitting portion 306 located at each of the six vertices of a hexagon (a regular hexagon in this embodiment) in plan view, and one light-emitting portion at the center of the hexagon.
  • the light emitting units 306 are arranged in a position.
  • the plurality of light emitting units 306 are each formed in a circular shape in plan view.
  • the planar shape of the light emitting unit 306 is arbitrary.
  • the light emitting unit 306 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in plan view.
  • the plurality of light emitting units 306 are each partitioned by the trench 307 (groove).
  • the trench 307 is formed by digging the first main surface 303 toward the second main surface 304.
  • the trench 307 is formed in an annular shape (annular shape in this embodiment) surrounding the light emitting unit 306 in plan view. Specific structures of the light emitting unit 306 and the trench 307 will be described later.
  • the shortest distance L1 between two adjacent light emitting units 306 may be not less than 10 ⁇ m and not more than 150 ⁇ m.
  • the shortest distance L1 is a distance between the two closest light emitting units 306.
  • the shortest distance L1 may be 10 ⁇ m to 25 ⁇ m, 25 ⁇ m to 50 ⁇ m, 50 ⁇ m to 75 ⁇ m, 75 ⁇ m to 100 ⁇ m, 100 ⁇ m to 125 ⁇ m, or 125 ⁇ m to 150 ⁇ m.
  • the first farthest distance L2 of the plurality of light emitting units 306 is set according to the width W1 of the first side surface 305A (third side surface 305C).
  • the first furthest distance L2 is a distance between the two farthest light emitting units 306 located at both ends in the first direction X.
  • the first longest distance L2 may be 200 ⁇ m or more and 2000 ⁇ m or less.
  • the first longest distance L2 is 200 ⁇ m or more and 400 ⁇ m or less, 400 ⁇ m or more and 600 ⁇ m or less, 600 ⁇ m or more and 800 ⁇ m or less, 800 ⁇ m or more and 1000 ⁇ m or less, 1000 ⁇ m or more and 1200 ⁇ m or less, 1200 ⁇ m or more and 1400 ⁇ m or less, 1400 ⁇ m or more and 1600 ⁇ m or less or 1600 ⁇ m or more and 1800 ⁇ m or It may be 1800 ⁇ m or more and 2000 ⁇ m or less.
  • the second farthest distance L3 of the plurality of light emitting units 306 is set according to the width W2 of the second side surface 305B (the fourth side surface 305D).
  • the second furthest distance L3 is a distance between the two farthest light emitting units 306 located at both ends in the second direction Y.
  • the second longest distance L3 may be 200 ⁇ m or more and 1000 ⁇ m or less.
  • the second longest distance L3 is 200 ⁇ m to 300 ⁇ m, 300 ⁇ m to 400 ⁇ m, 400 ⁇ m to 500 ⁇ m, 500 ⁇ m to 600 ⁇ m, 600 ⁇ m to 700 ⁇ m, 700 ⁇ m to 800 ⁇ m, 800 ⁇ m to 900 ⁇ m, or 900 ⁇ m to 1000 ⁇ m. There may be.
  • the surface emitting laser device 301 includes an insulating layer 308 formed on the first main surface 303.
  • the insulating layer 308 is indicated by hatching.
  • the insulating layer 308 covers the plurality of light emitting units 306 collectively.
  • the insulating layer 308 enters each trench 307 from above the first main surface 303.
  • the insulating layer 308 covers the light emitting unit 306 in each trench 307.
  • the insulating layer 308 is formed at an interval inward from the side surfaces 305A to 305D, and exposes a peripheral portion of the first main surface 303.
  • the periphery of the insulating layer 308 partitions the dicing street DS with the side surfaces 305A to 305D.
  • Dicing street DS extends in a belt shape along the peripheral portion (side surfaces 305A to 305D) of first main surface 303.
  • Dicing street DS is formed in an annular shape (square annular shape in this embodiment) surrounding insulating layer 308 in plan view.
  • the width WD of the dicing street DS may be 1 ⁇ m or more and 25 ⁇ m or less.
  • the width WD may be 1 ⁇ m or more and 5 ⁇ m or less, 5 ⁇ m or more and 10 ⁇ m or less, 10 ⁇ m or more and 15 ⁇ m or less, 15 ⁇ m or more and 20 ⁇ m or less, or 20 ⁇ m or more and 25 ⁇ m or less.
  • the width WD is a width in a direction perpendicular to the direction in which the dicing street DS extends in a plan view.
  • the insulating layer 308 does not need to be physically cut. Accordingly, cracks in the chip body 302, the insulating layer 308, and the like due to the cutting of the insulating layer 308 can be suppressed. Further, the cutting time can be shortened at the same time as the wear of the dicing blade and the like can be suppressed.
  • the surface emitting laser device 301 includes a first main surface electrode layer 309 formed on the first main surface 303 and electrically connected to the light emitting unit 306. More specifically, the first principal surface electrode layer 309 is formed on the insulating layer 308. The first main surface electrode layer 309 covers the plurality of light emitting units 306 collectively. The first main surface electrode layer 309 enters each trench 307 from above the insulating layer 308. The first main surface electrode layer 309 is electrically connected to each light emitting unit 306 in each trench 307.
  • the first main surface electrode layer 309 is formed at an interval inward from the side surfaces 305A to 305D, and exposes the peripheral portion of the first main surface 303.
  • the first main surface electrode layer 309 is further formed at a distance inward from the periphery of the insulating layer 308 to expose the periphery of the insulating layer 308. According to such a structure, the first main surface electrode layer 309 does not need to be physically cut. Thereby, cracks in the chip main body 302, the first main surface electrode layer 309, and the like due to the cutting of the first main surface electrode layer 309 can be suppressed. Further, the cutting time can be shortened at the same time as the wear of the dicing blade and the like can be suppressed.
  • the surface emitting laser device 301 includes an external terminal 311 formed on the first main surface electrode layer 309.
  • the external terminals 311 are indicated by hatching.
  • a conducting wire such as a bonding wire is externally connected to the external terminal 311.
  • the external terminal 311 is arranged on the periphery of the first main surface electrode layer 309. Accordingly, it is possible to prevent the conducting wire from crossing over the light emitting unit 306, so that light can be appropriately extracted from the first main surface 303.
  • the external terminal 311 is disposed at a corner of the chip body 302 (a corner connecting the first side 305A and the second side 305B). More specifically, the external terminal 311 is arranged in a region along the corner of the chip body 302 at the peripheral portion of the first main surface electrode layer 309. The external terminal 311 faces the first side surface 305A in the second direction Y, and faces the second side surface 305B in the first direction X. The external terminal 311 may be formed in a region along only one of the side surfaces 305A to 305D (for example, the first side surface 305A).
  • the thickness TE of the external terminal 311 may be 0.5 ⁇ m or more and 5.0 ⁇ m or less.
  • the thickness TE is 0.5 ⁇ m or more and 1.0 ⁇ m or less, 1.0 ⁇ m or more and 2.0 ⁇ m or less, 2.0 ⁇ m or more and 3.0 ⁇ m or less, 3.0 ⁇ m or more and 4.0 ⁇ m or less, or 4.0 ⁇ m or more and 5.0 ⁇ m. It may be as follows.
  • the surface emitting laser device 301 further includes a wiring 312 formed on the first main surface electrode layer 309 and connected to the external terminal 311.
  • the wiring 312 extends in a strip shape along the periphery of the first main surface electrode layer 309.
  • the wiring 312 is formed in an annular shape in plan view, and surrounds all the light emitting units 306 collectively.
  • the electric signal input to the external terminal 311 is transmitted to the first main surface electrode layer 309 via the wiring 312 at the same time as being transmitted to the first main surface electrode layer 309.
  • the electric signal transmitted to the first main surface electrode layer 309 is transmitted to the plurality of light emitting units 306. Accordingly, variation in the current supplied to the plurality of light emitting units 306 is suppressed.
  • first main surface electrode layer 309 includes outer electrode layer 313 and a plurality of inner electrode layers 314.
  • the outer electrode layer 313 is a portion formed in a region outside the trench 307 in the first main surface electrode layer 309.
  • the inner electrode layer 314 is a portion formed in the trench 307 in the first main surface electrode layer 309.
  • the external terminal 311 is formed on the outer electrode layer 313.
  • the outer electrode layer 313 has a thickness Tout that exceeds the thickness Tin of the inner electrode layer 314 (Tin ⁇ Tout).
  • the outer electrode layer 313 is formed on the insulating layer 308 so as to expose the plurality of trenches 307.
  • the outer electrode layer 313 partitions the periphery of the first main surface electrode layer 309.
  • the outer electrode layer 313 includes a thick film portion 315 and a thin film portion 316. 18 and 19, the thick film portion 315 is indicated by hatching.
  • the thick film portion 315 has a thickness TL exceeding the thickness Tin of the inner electrode layer 314 (Tin ⁇ TL).
  • the thin film portion 316 has a thickness TT less than the thickness TL of the thick film portion 315 (TT ⁇ TL).
  • the ratio TL / TT of the thickness TL of the thick film portion 315 to the thickness TT of the thin film portion 316 may be more than 1 and 50 or less.
  • the ratio TL / TT is more than 1 and 5 or less, 5 or more and 10 or less, 10 or more and 15 or less, 15 or more and 20 or less, 20 or more and 25 or less, 25 or more and 30 or less, 30 or more and 35 or less, 35 or more and 40 or less, 40 or more It may be 45 or less, or 45 or more and 50 or less.
  • the ratio TL / TT is preferably 5 or more and 20 or less.
  • the thickness TL of the thick film portion 315 may be 0.5 ⁇ m or more and 5 ⁇ m or less.
  • the thickness TL is 0.5 ⁇ m or more and 1.0 ⁇ m or less, 1.0 ⁇ m or more and 2.0 ⁇ m or less, 2.0 ⁇ m or more and 3.0 ⁇ m or less, 3.0 ⁇ m or more and 4.0 ⁇ m or less, or 4.0 ⁇ m or more and 5.0 ⁇ m or less. It may be as follows.
  • the thickness TT of the thin film portion 316 may be 0.05 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness TT is 0.05 ⁇ m to 0.1 ⁇ m, 0.1 ⁇ m to 0.2 ⁇ m, 0.2 ⁇ m to 0.3 ⁇ m, 0.3 ⁇ m to 0.4 ⁇ m, or 0.4 ⁇ m to 0.5 ⁇ m It may be as follows.
  • the outer electrode layer 313 includes a plurality of thick film portions 315 formed at intervals from each other. Further, the outer electrode layer 313 includes a plurality of thin film portions 316 formed in a region between the adjacent plurality of thick film portions 315. The outer electrode layer 313 includes a portion where a plurality of thick film portions 315 and a plurality of thin film portions 316 are alternately formed.
  • One, two, three, four, five or six or more thick film portions 315 may be formed around each light emitting portion 306.
  • a plurality of (more specifically, six) thick film portions 315 are formed around each light emitting portion 306 with a space therebetween.
  • the plurality of thick film portions 315 surround each light emitting unit 306 from a plurality of directions (six directions in this embodiment). Focusing on one light emitting unit 306, it is preferable that the plurality of thick film units 315 are arranged in line symmetry and / or point symmetry with respect to the one light emitting unit 306 in plan view.
  • the plurality of thick film portions 315 are arranged around each light emitting unit 306 in a manner to be point-symmetric with respect to the center of one light emitting unit 306 in plan view.
  • the plurality of thick film portions 315 are arranged around each light emitting unit 306 in a line-symmetric manner with respect to a light emitting unit line LL (see a two-dot chain line in FIG. 19) passing through the center of the light emitting unit 306 in plan view.
  • the light emitting unit line LL is a line connecting the central portions of the two light emitting units 306 closest to each other in a plan view.
  • the plurality of thick film portions 315 are arranged at equal intervals around each light emitting portion 306.
  • the plurality of thick film portions 315 expose the light emitting portion lines LL in plan view.
  • Each thick film part 315 is formed in a triangular area defined by the light emitting part line LL.
  • Each thick film portion 315 is arranged in a region sandwiched between three trenches 307 that are closest to each other.
  • Each thick film portion 315 has a flat upper surface.
  • Each thick film portion 315 may be formed in a polygonal shape in plan view.
  • Each thick film portion 315 is formed in a triangular shape in plan view.
  • each thick film portion 315 is formed in a triangular shape in which three apexes are cut out by three trenches 307 closest to each other.
  • Each thick film portion 315 may include a side that bulges in a convex curve shape in plan view.
  • Each thick film portion 315 may include a side that is concavely curved in plan view.
  • each thick film portion 315 may bulge in a convex curved shape in plan view.
  • the side of one thick film portion 315 facing the other thick film portion 315 expands in a convex curved shape toward the other thick film portion 315. May be out.
  • the side of the other thick film portion 315 facing the one thick film portion 315 may bulge convexly toward the one thick film portion 315.
  • the side not facing the trench 307 among the plurality of sides of each thick film portion 315 may be formed in a straight line.
  • the side facing the trench 307 may be concavely concave in plan view.
  • the side facing the trench 307 among the plurality of sides of each thick film portion 315 may be concavely concave along the inner wall of the trench 307.
  • the side facing the trench 307 may be formed in a straight line.
  • each light emitting unit 306 is surrounded by a pattern in which a plurality (six in this embodiment) of thick film portions 315 and a plurality of (six in this embodiment) thin film portions 316 are alternately arranged.
  • the plurality of thin film portions 316 are located on the light emitting portion line LL.
  • Each thin film portion 316 is formed in a band shape extending along the light emitting portion line LL.
  • Each thin film portion 316 may have a portion that is constricted along the sides of the two closest thick film portions 315 in plan view.
  • each thin film portion 316 may extend with a uniform width in plan view.
  • Each thin film portion 316 has a flat upper surface.
  • Each thin film portion 316 has an area SS equal to or less than the area SL of each thick film portion 315 in plan view (SS ⁇ SL). More specifically, the area SS is smaller than the area SL (SS ⁇ SL).
  • the arrangement of the plurality of thick film portions 315 and the plurality of thin film portions 316 may be interchanged. That is, the plurality of thick film portions 315 may be located on the light emitting unit line LL.
  • the plurality of inner electrode layers 314 are formed in the trench 307 so as to expose part of the inner wall of the corresponding trench 307.
  • Each inner electrode layer 314 covers a corresponding light emitting portion 306 in a corresponding trench 307.
  • Each inner electrode layer 314 is electrically connected to a corresponding light emitting portion 306 and an outer electrode layer 313 in a corresponding trench 307.
  • Each inner electrode layer 314 defines an exposed portion 317 that exposes a part of the inner wall of each trench 307 in each trench 307. More specifically, each inner electrode layer 314 exposes the insulating layer 308 from the exposed portion 317.
  • Each inner electrode layer 314 has a plane area equal to or smaller than the plane area of the exposed part 317.
  • the plane area of each inner electrode layer 314 is preferably smaller than the plane area of the exposed part 317. That is, the plane area of each inner electrode layer 314 is equal to or less than ⁇ of the plane area of each trench 307, and the plane area of each exposed portion 317 is equal to or greater than ⁇ of the area of each trench 307. Further, it is preferable that the plane area of each inner electrode layer 314 is less than 1/2 of the plane area of each trench 307, and the area of each exposed portion 317 exceeds 1/2 of the area of each trench 307.
  • Each inner electrode layer 314 may be continuous with the thick film portion 315. Each inner electrode layer 314 may be continuous with the thin film portion 316. Each inner electrode layer 314 may be continuous with the thick film portion 315 and the thin film portion 316. Each inner electrode layer 314 is connected to one thick film portion 315 and two thin film portions 316 in this embodiment.
  • Each inner electrode layer 314 extends in a band shape in a region between the corresponding light emitting portion 306 and outer electrode layer 313 in plan view.
  • Each inner electrode layer 314 has one end 314a and the other end 314b.
  • One end 314 a of each inner electrode layer 314 is connected to the outer electrode layer 313.
  • the other end 314b of each inner electrode layer 314 is located above and connected to the corresponding light emitting unit 306.
  • Each inner electrode layer 314 extends linearly (strip-like) in a region between one end 314a and the other end 314b.
  • each inner electrode layer 314 is formed in a tapered shape in which the width decreases from one end 314a to the other end 314b in plan view.
  • the width of each inner electrode layer 314 is a width in a direction orthogonal to the direction in which each inner electrode layer 314 extends.
  • Each inner electrode layer 314 may be formed in a linear shape (band shape) extending with a uniform width from one end 314a to the other end 314b in plan view.
  • Each inner electrode layer 314 may be formed in a tapered shape in which the width increases from one end 314a to the other end 314b in plan view.
  • the plurality of inner electrode layers 314 each extend in a common direction. More specifically, each inner electrode layer 314 extends from the corresponding light emitting unit 306 toward the first side surface 305A.
  • the first side surface 305A is a side surface along the external terminal 311 among the side surfaces 305A to 305D.
  • the first main surface electrode layer 309 includes the outer electrode layer 313 having a thickness Tout that exceeds the thickness Tin of the inner electrode layer 314.
  • the external force can be received by the outer electrode layer 313.
  • the external force applied to the first main surface 303 of the chip main body 302 includes a force applied when connecting a conductor to the external terminal 311, a force applied when handling the chip main body 302, and expansion and contraction of the first main surface electrode layer 309.
  • the resulting stress (for example, thermal stress) is exemplified.
  • the outer electrode layer 313 includes a thick film portion 315 and a thin film portion 316.
  • the stress for example, thermal stress
  • the stress applied from the outer electrode layer 313 to the light emitting unit 306 can be appropriately reduced.
  • the plurality of thick film portions 315 are arranged at equal intervals around one light emitting portion 306. Further, it is preferable that the plurality of thick film portions 315 are arranged line-symmetrically and / or point-symmetrically with respect to the center of one light-emitting portion 306. Further, it is preferable that the plurality of thick film portions 315 are respectively formed in the same planar shape. These structures are effective in suppressing undesired stress concentration on the light emitting unit 306.
  • the inner electrode layer 314 has a thickness Tin smaller than the thickness Tout of the outer electrode layer 313.
  • the stress applied to the light emitting unit 306 from the inner electrode layer 314 can be reduced.
  • the deterioration of the light emitting unit 306 due to the stress can be effectively suppressed.
  • the stress applied to the light emitting unit 306 can be appropriately reduced.
  • the plurality of inner electrode layers 314 extend in a common direction in a region between the corresponding light emitting unit 306 and the outer electrode layer 313. According to such a structure, the direction of the stress (for example, thermal stress) applied to each light emitting unit 306 due to the expansion and contraction of each inner electrode layer 314 can be limited to a certain direction. Thereby, since the variation in the stress on each light emitting unit 306 can be suppressed, it is possible to suppress the undesired concentration of stress on each light emitting unit 306.
  • the stress for example, thermal stress
  • the plurality of inner electrode layers 314 extend from the corresponding light emitting unit 306 toward the first side surface 305A along the external terminal 311. According to such a structure, it is possible to suppress a current from flowing in a current path connecting each light emitting unit 306 and the external terminal 311. Therefore, it is possible to suppress an increase in resistance value while suppressing undesired stress concentration on each light emitting unit 306.
  • chip main body 302 includes substrate 320 and semiconductor laminated structure 321 (semiconductor layer) laminated on substrate 320.
  • the first main surface 303 is formed by the semiconductor multilayer structure 321.
  • the second main surface 304 is formed by the substrate 320.
  • the side surfaces 305A to 305D are formed by the substrate 320 and the semiconductor multilayer structure 321.
  • Substrate 320 includes a compound semiconductor material. More specifically, the substrate 320 includes a single crystal of a compound semiconductor material that forms a tetragonal crystal.
  • the compound semiconductor material may be a III-V semiconductor material.
  • the substrate 320 is made of a GaAs single crystal containing an n-type impurity.
  • the n-type impurity concentration of the substrate 320 may be from 1 ⁇ 10 17 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the n-type impurity of the substrate 320 may be silicon.
  • the substrate 320 includes a first substrate main surface 322 on one side and a second substrate main surface 323 on the other side.
  • the second main surface 323 forms the second main surface 304.
  • the first substrate main surface 322 faces the (100) plane of the GaAs single crystal.
  • the first substrate main surface 322 has an off angle inclined at an angle of 0 ° or more and 5 ° or less with respect to the (100) plane of the GaAs single crystal. When the off angle is 0 °, the first substrate main surface 322 is formed by the (100) plane of GaAs single crystal.
  • the off angle is typically set to 2 ° (more specifically, a range of 2 ° ⁇ 0.2 °).
  • the thickness TS of the substrate 320 may be not less than 50 ⁇ m and not more than 300 ⁇ m.
  • the thickness TS may be 50 ⁇ m or more and 100 ⁇ m or less, 100 ⁇ m or more and 150 ⁇ m or less, 150 ⁇ m or more and 200 ⁇ m, 200 ⁇ m or more and 250 ⁇ m or less, or 250 ⁇ m or more and 300 ⁇ m or less.
  • the semiconductor multilayer structure 321 is formed by growing a compound semiconductor (more specifically, a III-V semiconductor) on the first substrate main surface 322.
  • the semiconductor multilayer structure 321 has a multilayer structure including a plurality of compound semiconductor layers having the same crystal plane as the first substrate main surface 322.
  • the semiconductor multilayer structure 321 includes an n-type semiconductor layer 324, an active layer 325, and a p-type semiconductor layer 326 stacked in this order from the first substrate main surface 322 side.
  • the n-type semiconductor layer 324, the active layer 325, and the p-type semiconductor layer 326 form a double hetero structure.
  • the n-type semiconductor layer 324 supplies electrons to the active layer 325.
  • the p-type semiconductor layer 326 supplies holes to the active layer 325.
  • the active layer 325 generates light by recombination of electrons and holes.
  • ⁇ ⁇ Infrared light may be generated in the active layer 325.
  • the active layer 325 may generate light having an emission wavelength in the range from 800 nm to 1000 nm.
  • the emission wavelength of the active layer 325 may be 900 nm or more and 950 nm or less.
  • the n-type semiconductor layer 324 includes an n-type buffer layer 327, an n-type light reflection layer 328, and an n-type cladding layer 329 stacked in this order from the first substrate main surface 322 side.
  • the n-type buffer layer 327 includes n-type GaAs.
  • the n-type impurity concentration of the n-type buffer layer 327 may be 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the n-type impurity of the n-type buffer layer 327 may be silicon.
  • the thickness of the n-type buffer layer 327 may be 0.05 ⁇ m or more and 0.2 ⁇ m or less.
  • the thickness of the n-type buffer layer 327 may be 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.15 ⁇ m or less, or 0.15 ⁇ m or more and 0.2 ⁇ m or less.
  • the n-type light reflection layer 328 includes an n-type DBR (Distributed Bragg Reflector) layer.
  • the n-type DBR layer has a refractive index that changes periodically along the normal direction Z, and resonates and reflects a specific wavelength component.
  • the specific wavelength component is a wavelength component of light generated in the active layer 325.
  • the n-type light reflection layer 328 has a laminated structure in which a plurality of Al composition layers including an Al (aluminum) composition are laminated.
  • the plurality of Al composition layers have different refractive indexes from each other.
  • the n-type light reflection layer 328 includes an n-type high Al composition layer 330 having an Al composition ⁇ , and an n-type low Al composition layer 331 having an Al composition ⁇ ( ⁇ ⁇ ) less than the Al composition ⁇ . It has a laminated structure alternately laminated at an arbitrary period.
  • the refractive index of the n-type low Al composition layer 331 is larger than the refractive index of the n-type high Al composition layer 330.
  • the n-type high Al composition layers 330 and the n-type low Al composition layers 331 may be alternately stacked at a period of 1 to 60.
  • the lamination cycle of the n-type high Al composition layer 330 and the n-type low Al composition layer 331 is 1 or more and 10 or less, 10 or more and 20 or less, 20 or more and 30 or less, 30 or more and 40 or less, 40 or more and 50 or less, or 50 or more and 60 or less. It may be as follows.
  • the n-type high Al composition layer 330 may include n-type Al ⁇ Ga (1- ⁇ ) As.
  • the n-type impurity concentration of the n-type high Al composition layer 330 may be not less than 1 ⁇ 10 17 cm ⁇ 3 and not more than 5 ⁇ 10 18 cm ⁇ 3 .
  • the n-type impurity of the n-type high Al composition layer 330 may be silicon.
  • Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • Al composition ⁇ is 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, 0.65 or more and 0.7 or less, 0.7 or more and 0.75 or less, It may be 0.75 or more and 0.8 or less, 0.8 or more and 0.85 or less, 0.85 or more and 0.9 or less, or 0.9 or more and 0.95 or less.
  • the n-type low Al composition layer 331 may include n-type Al ⁇ Ga (1- ⁇ ) As.
  • the n-type impurity concentration of the n-type low Al composition layer 331 may be 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the n-type impurity of the n-type low Al composition layer 331 may be silicon.
  • Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • Al composition ⁇ may be 0.05 or more and 0.1 or less, 0.1 or more and 0.15 or less, 0.15 or more and 0.2 or less, or 0.2 or more and 0.25 or less.
  • the thickness of the n-type high Al composition layer 330 may be ⁇ / (4 ⁇ n1) ⁇ .
  • the thickness of the n-type low Al composition layer 331 may be ⁇ / (4 ⁇ n2) ⁇ .
  • ⁇ is the wavelength of light generated in the active layer 325.
  • n1 is the refractive index of the n-type high Al composition layer 330.
  • n2 is the refractive index of the n-type low Al composition layer 331.
  • the thickness of the ⁇ n-type high Al composition layer 330 may be not less than 500 ° and not more than 900 °.
  • the thickness of the n-type high Al composition layer 330 may be 500 to 600, 600 to 700, 700 to 800, or 800 to 900.
  • the thickness of the ⁇ n-type low Al composition layer 331 may be not less than 400 and not more than 800.
  • the thickness of the n-type low Al composition layer 331 may be 400 to 500, 500 to 600, 600 to 700, or 700 to 800.
  • the thickness of the n-type low Al composition layer 331 may be equal to or less than the thickness of the n-type high Al composition layer 330.
  • the thickness of the n-type low Al composition layer 331 may be less than the thickness of the n-type high Al composition layer 330.
  • the n-type cladding layer 329 includes n-type Al ⁇ Ga (1- ⁇ ) As.
  • the n-type impurity concentration of the n-type cladding layer 329 may be 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the n-type impurity of the n-type cladding layer 329 may be silicon.
  • the n-type cladding layer 329 may be undoped (undoped).
  • the Al composition ⁇ of the n-type cladding layer 329 may exceed the Al composition ⁇ of the n-type low Al composition layer 331 and be less than the Al composition ⁇ of the n-type high Al composition layer 330 ( ⁇ ⁇ ⁇ ). .
  • Al composition ⁇ of n-type cladding layer 329 may be 0.2 or more and 0.7 or less.
  • Al composition ⁇ is 0.2 to 0.25, 0.25 to 0.3, 0.3 to 0.35, 0.35 to 0.4, 0.4 to 0.45, 0.45 or more and 0.5 or less, 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, or 0.65 or more and 0.7 or less Good.
  • the thickness of the n-type cladding layer 329 may be 0.05 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness of the n-type cladding layer 329 is 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.2 ⁇ m or less, 0.2 ⁇ m or more and 0.3 ⁇ m or less, 0.3 ⁇ m or more and 0.4 ⁇ m or less, or 0. It may be 4 ⁇ m or more and 0.5 ⁇ m or less.
  • the active layer 325 may have a quantum well structure (QW) including a quantum well layer and a barrier layer.
  • QW quantum well structure
  • the active layer 325 has an MQW (Multi Quantum Well) structure in which quantum well layers and barrier layers are alternately stacked at an arbitrary period.
  • the quantum well layers and the barrier layers may be alternately stacked at a period of 1 to 50.
  • the stacking period of the quantum well layer and the barrier layer may be 1 or more and 10 or less, 10 or more and 20 or less, 20 or more and 30 or less, 30 or more and 40 or less, or 40 or more and 50 or less.
  • the quantum well layer may contain GaAs.
  • the quantum well layer may be undoped.
  • the thickness of the quantum well layer may be not less than 10 ° and not more than 200 °.
  • the thickness of the quantum well layer may be between 10 ° and 50 °, between 50 ° and 100 °, between 100 ° and 150 °, or between 150 ° and 200 °.
  • the barrier layer has a band gap larger than the band gap of the quantum well layer.
  • the barrier layer may include Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.15 or more and 0.5 or less.
  • Al composition ⁇ is 0.15 or more and 0.2 or less, 0.2 or more and 0.25 or less, 0.25 or more and 0.3 or less, 0.3 or more and 0.35 or less, 0.35 or more and 0.4 or less, It may be 0.4 or more and 0.45 or less, or 0.45 or more and 0.5 or less.
  • the thickness of the barrier layer may be 10 ° or more and 200 ° or less.
  • the thickness of the barrier layer may be between 10 ° and 50 °, between 50 ° and 100 °, between 100 ° and 150 °, or between 150 ° and 200 °.
  • the total thickness TA of the active layer 325 may be not less than 200 ° and not more than 1600 °.
  • the total thickness TA may be 200 to 400, 400 to 600, 600 to 800, 800 to 1000, 1000 to 1200, 1200 to 1400, or 1400 to 1600.
  • the lowermost layer and the uppermost layer of the active layer 325 may be respectively formed by barrier layers.
  • the thickness of the two barrier layers forming the lowermost and uppermost layers of the active layer 325 may exceed the thickness of one or more barrier layers forming the intermediate layer in the active layer 325.
  • the p-type semiconductor layer 326 includes a p-type cladding layer 332, a p-type light reflection layer 333, and a p-type contact layer 334 that are stacked in this order from the active layer 325 side.
  • the p-type cladding layer 332 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type cladding layer 332 may be from 1 ⁇ 10 17 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the p-type impurity of the p-type cladding layer 332 may be carbon.
  • Al composition ⁇ may be 0.2 or more and 0.7 or less.
  • Al composition ⁇ is 0.2 to 0.25, 0.25 to 0.3, 0.3 to 0.35, 0.35 to 0.4, 0.4 to 0.45, It may be 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, or 0.65 or more and 0.7 or less.
  • the thickness of the p-type cladding layer 332 may be 0.05 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness of the p-type cladding layer 332 is 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.2 ⁇ m or less, 0.2 ⁇ m or more and 0.3 ⁇ m or less, 0.3 ⁇ m or more and 0.4 ⁇ m or less, or 0.1 ⁇ m or less. It may be 4 ⁇ m or more and 0.5 ⁇ m or less.
  • the p-type light reflecting layer 333 includes a p-type DBR (Distributed Bragg Reflector) layer.
  • the p-type DBR layer has a refractive index that changes periodically in the normal direction Z, and reflects a specific wavelength component resonantly.
  • the specific wavelength component is a wavelength component of light generated in the active layer 325.
  • the p-type light reflection layer 333 has a laminated structure in which a plurality of Al composition layers including an Al (aluminum) composition are laminated.
  • the plurality of Al composition layers have different refractive indexes from each other.
  • the p-type light reflection layer 333 includes a p-type high Al composition layer 335 having an Al composition ⁇ and a p-type low Al composition layer 336 having an Al composition ⁇ ( ⁇ ⁇ ) less than the Al composition ⁇ . It has a laminated structure alternately laminated at an arbitrary period.
  • the refractive index of the p-type low Al composition layer 336 is larger than the refractive index of the p-type high Al composition layer 335.
  • the p-type high Al composition layer 335 and the p-type low Al composition layer 336 may be alternately stacked at a period of 1 to 60.
  • the lamination cycle of the p-type high Al composition layer 335 and the p-type low Al composition layer 336 is 1 or more and 10 or less, 10 or more and 20 or less, 20 or more and 30 or less, 30 or more and 40 or less, 40 or more and 50 or less, or 50 or more and 60 or less. It may be as follows.
  • p-type high-Al-composition layer 335 may include a p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type high Al composition layer 335 may be 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the p-type impurity of the p-type high Al composition layer 335 may be carbon.
  • the ⁇ Al composition ⁇ may exceed the Al composition ⁇ of the p-type cladding layer 332 ( ⁇ ⁇ ).
  • Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • Al composition ⁇ is 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, 0.65 or more and 0.7 or less, 0.7 or more and 0.75 or less, It may be 0.75 or more and 0.8 or less, 0.8 or more and 0.85 or less, 0.85 or more and 0.9 or less, or 0.9 or more and 0.95 or less.
  • the p-type low Al composition layer 336 may include p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type low Al composition layer 336 may be 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the p-type impurity of the p-type low Al composition layer 336 may be carbon.
  • the Al composition ⁇ may be less than the Al composition ⁇ of the p-type cladding layer 332 ( ⁇ ⁇ ⁇ ).
  • Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • the Al composition ⁇ may be 0.05 or more and 0.1 or less, 0.1 or more and 0.15 or less, 0.15 or more and 0.2 or less, or 0.2 or more and 0.25 or less.
  • the thickness of the p-type high Al composition layer 335 may be ⁇ / (4 ⁇ n3) ⁇ .
  • the thickness of the p-type low Al composition layer 336 may be ⁇ / (4 ⁇ n4) ⁇ .
  • ⁇ is the wavelength of light generated in the active layer 325.
  • n3 is the refractive index of the p-type high Al composition layer 335.
  • n4 is the refractive index of the p-type low Al composition layer 336.
  • the thickness of the p-type high Al composition layer 335 may be not less than 500 ° and not more than 900 °.
  • the thickness of the p-type high Al composition layer 335 may be 500 to 600, 600 to 700, 700 to 800, or 800 to 900.
  • the thickness of the ⁇ p-type low Al composition layer 336 may be 400 ° or more and 800 ° or less.
  • the thickness of the p-type low Al composition layer 336 may be 400 to 500, 500 to 600, 600 to 700, or 700 to 800.
  • the thickness of the p-type low Al composition layer 336 may be equal to or less than the thickness of the p-type high Al composition layer 335.
  • the thickness of the p-type low Al composition layer 336 may be less than the thickness of the p-type high Al composition layer 335.
  • the p-type contact layer 334 forms the first main surface 303 of the chip body 302.
  • the p-type contact layer 334 includes p-type GaAs. It is preferable that the p-type impurity concentration of the p-type contact layer 334 exceeds the p-type impurity concentration of the p-type light reflection layer 333.
  • the p-type impurity concentration of the p-type contact layer 334 may be from 1 ⁇ 10 19 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 .
  • the p-type impurity of the p-type contact layer 334 may be carbon.
  • the thickness of the p-type contact layer 334 may be not less than 0.02 ⁇ m and not more than 0.2 ⁇ m.
  • the thickness of the p-type contact layer 334 is 0.02 ⁇ m or more and 0.05 ⁇ m or less, 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.15 ⁇ m or less, or 0.15 ⁇ m or more and 0.2 ⁇ m or less. Is also good.
  • Each light emitting unit 306 has a plate-shaped mesa structure 341 partitioned by a trench 307.
  • the trench 307 is formed on the main surface of the semiconductor multilayer structure 321 (the first main surface 303 of the chip body 302).
  • the trench 307 penetrates the p-type contact layer 334, the p-type light reflection layer 333, and the active layer 325, exposing the n-type semiconductor layer 324.
  • the trench 307 penetrates the n-type cladding layer 329 in the n-type semiconductor layer 324 to expose the n-type light reflecting layer 328.
  • the trench 307 is formed in a ring shape surrounding the light emitting unit 306 in plan view.
  • the trench 307 is formed in a tapered shape (a tapered shape) in which the opening area on the first main surface 303 side is larger than the opening area on the bottom wall side in cross-sectional view.
  • the trench 307 has an inner peripheral wall 342, an outer peripheral wall 343, and a bottom wall 344 connecting the inner peripheral wall 342 and the outer peripheral wall 343.
  • the inner peripheral wall 342 and the outer peripheral wall 343 expose a part of the n-type semiconductor layer 324 and the p-type semiconductor layer 326.
  • a part of the n-type semiconductor layer 324 is a part of the n-type light reflection layer 328 and the n-type cladding layer 329.
  • the bottom wall 344 exposes the n-type light reflection layer 328.
  • the inner peripheral wall 342 partitions the mesa structure 341 (the light emitting unit 306). That is, in this embodiment, the inner peripheral wall 342 is formed in a circular shape in plan view.
  • the planar shape of the inner peripheral wall 342 is arbitrary, and is adjusted according to the planar shape of the mesa structure 341 (the light emitting unit 306).
  • the inner peripheral wall 342 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in plan view.
  • the outer peripheral wall 343 surrounds the inner peripheral wall 342 (the light emitting unit 306) at a distance from the inner peripheral wall 342.
  • the outer peripheral wall 343 is formed in a circular shape in plan view.
  • the planar shape of the outer peripheral wall 343 is arbitrary.
  • the outer peripheral wall 343 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in plan view.
  • the bottom wall 344 may be formed parallel to the first main surface 303.
  • the bottom wall 344 is formed in an annular shape (in this embodiment, an annular shape) surrounding the light emitting unit 306 (mesa structure 341) in plan view.
  • the planar shape of the bottom wall 344 may be a polygonal annular shape such as a triangular annular shape, a square annular shape, or a hexagonal annular shape, or an elliptical annular shape, depending on the planar shape of the inner peripheral wall 342 and the planar shape of the outer peripheral wall 343.
  • Each mesa structure 341 includes a top 345, a base 346, and sidewalls 347 connecting the top 345 and the base 346.
  • the top 345 extends parallel to the first main surface 303.
  • the top 345 is formed by a part of the first main surface 303 in this embodiment. That is, the top 345 is formed by the p-type semiconductor layer 326.
  • the top 345 is more specifically formed by the p-type contact layer 334.
  • the top 345 is defined by the inner peripheral wall 342 of the trench 307.
  • the top 345 is formed in a circular shape in plan view.
  • the planar shape of the top 345 is arbitrary.
  • the top portion 345 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, a hexagonal shape, or an elliptical shape in a plan view according to the planar shape of the inner peripheral wall 342.
  • the width WM of the top 345 may be 10 ⁇ m or more and 40 ⁇ m or less.
  • the width WM may be 10 ⁇ m to 15 ⁇ m, 15 ⁇ m to 20 ⁇ m, 20 ⁇ m to 25 ⁇ m, 25 ⁇ m to 30 ⁇ m, 30 ⁇ m to 35 ⁇ m, or 35 ⁇ m to 40 ⁇ m.
  • the base 346 is formed by the n-type semiconductor layer 324.
  • the base 346 is formed by the n-type light reflection layer 328 in this embodiment.
  • the base 346 is defined by the inner peripheral wall 342 of the trench 307.
  • the base 346 is a connecting portion that connects the bottom wall 344 of the trench 307 and the side wall 347 of the mesa structure 341.
  • the base 346 is formed in a circular shape in plan view.
  • the planar shape of the base 346 is arbitrary.
  • the base portion 346 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, a hexagonal shape, or an elliptical shape in plan view according to the planar shape of the top portion 345.
  • the plane area of the base 346 exceeds the plane area of the top 345.
  • each mesa structure 341 is formed in a frustum shape.
  • each mesa structure 341 is formed in a truncated cone shape.
  • Each mesa structure 341 is formed in a polygonal truncated pyramid shape such as a triangular truncated pyramid shape, a quadrangular truncated pyramid shape, or a hexagonal pyramid shape, or an elliptical truncated pyramid shape according to the planar shape of the top 345 and the base 346. Is also good.
  • the angle ⁇ M (absolute value) formed between the side wall 347 and the top 345 may be 90 ° or more and 170 ° or less.
  • the angle ⁇ M is an angle formed by a line connecting the peripheral point of the top 345 and the peripheral point of the base 346 with the top 345 in the mesa structure 341 in a sectional view.
  • the angle ⁇ M is from 90 ° to 100 °, from 100 ° to 110 °, from 110 ° to 120 °, from 120 ° to 130 °, from 130 ° to 140 °, from 140 ° to 150 °, from 150 ° to 160. ° or less, or 160 ° or more and 170 ° or less.
  • the thickness TM of the mesa structure 341 may be 1 ⁇ m or more and 10 ⁇ m or less.
  • the thickness TM may be 1 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 6 ⁇ m or less, 6 ⁇ m or more and 8 ⁇ m or less, or 8 ⁇ m or more and 10 ⁇ m or less.
  • the thickness TM is the distance along the normal direction Z between the top 345 and the base 346.
  • surface emitting laser device 301 includes a current confinement layer 351 interposed in an arbitrary region between top 345 and active layer 325 in p-type semiconductor layer 326 according to each mesa structure 341. Including.
  • the current narrowing layer 351 narrows the current supplied to the active layer 325.
  • the current confinement layer 351 is preferably provided in a region between the active layer 325 and the p-type light reflection layer 333. In this embodiment, the current confinement layer 351 is interposed in a region between the p-type cladding layer 332 and the p-type light reflection layer 333. The current confinement layer 351 is exposed from the side wall 347 of the mesa structure 341.
  • the current confinement layer 351 may be interposed inside the p-type cladding layer 332.
  • the current confinement layer 351 may be interposed in a region between a plurality (for example, two) of the p-type cladding layers 332. That is, another p-type cladding layer 332 may be formed in a region between the current confinement layer 351 and the p-type light reflection layer 333.
  • the structure of another p-type cladding layer 332 is the same as that of the p-type cladding layer 332 formed in the region between the active layer 325 and the current confinement layer 351, and a detailed description thereof will be omitted.
  • the thickness TC of the current confinement layer 351 may be 0.01 ⁇ m or more and 0.1 ⁇ m or less.
  • the thickness TC is 0.01 ⁇ m to 0.02 ⁇ m, 0.02 ⁇ m to 0.04 ⁇ m, 0.04 ⁇ m to 0.06 ⁇ m, 0.06 ⁇ m to 0.08 ⁇ m, or 0.08 ⁇ m to 0.1 ⁇ m It may be as follows.
  • the current confinement layer 351 includes a p-type current passage layer 352 and a current confinement insulating layer 353.
  • the p-type current passage layer 352 is formed in an inner region of the mesa structure 341. More specifically, the p-type current passage layer 352 is formed at the center of the mesa structure 341 in plan view.
  • the p-type current passing layer 352 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type current passing layer 352 may be not less than 1 ⁇ 10 18 cm ⁇ 3 and not more than 1 ⁇ 10 20 cm ⁇ 3 .
  • the p-type impurity of the p-type current passage layer 352 may be carbon.
  • Al composition ⁇ exceeds Al composition ⁇ of p-type cladding layer 332 ( ⁇ ⁇ ).
  • the Al composition ⁇ exceeds the Al composition ⁇ of the p-type high Al composition layer 335 of the p-type light reflection layer 333 ( ⁇ ⁇ ).
  • Al composition ⁇ may be 0.9 or more and 1.0 or less.
  • Al composition ⁇ may be 0.9 or more and 0.95 or less, or 0.95 or more and 1.0 or less.
  • Al composition ⁇ may be less than 1.0.
  • the maximum width TP of the p-type current passage layer 352 in plan view may be 1 ⁇ m or more and 15 ⁇ m or less.
  • the maximum width TP may be 1 ⁇ m to 3 ⁇ m, 3 ⁇ m to 5 ⁇ m, 5 ⁇ m to 7 ⁇ m, 7 ⁇ m to 9 ⁇ m, 9 ⁇ m to 11 ⁇ m, 11 ⁇ m to 13 ⁇ m, or 13 ⁇ m to 15 ⁇ m.
  • the current confinement insulating layer 353 is formed on the side wall 347 side of the mesa structure 341 with respect to the p-type current passing layer 352.
  • the current confinement insulating layer 353 is formed in an annular shape (annular shape in this embodiment) surrounding the p-type current passing layer 352 in plan view.
  • the current confinement insulating layer 353 is formed of an Al oxide layer containing Al (aluminum). More specifically, the current confinement insulating layer 353 is formed by oxidizing a part of the p-type current passing layer 352 from the side wall 347 side of the mesa structure 341. That is, the current confinement insulating layer 353 includes Ga (gallium) and As (arsenic) in the Al oxide.
  • Each mesa structure 341 narrows the current supplied from the external terminal 311 to the semiconductor multilayer structure 321. Therefore, a current having a relatively high current density flows through the n-type semiconductor layer 324, the active layer 325, and the p-type semiconductor layer 326 inside the mesa structure 341. Thereby, the luminous efficiency of the light generated in the active layer 325 is increased.
  • the current density of the mesa structure 341 is inversely proportional to the size of the mesa structure 341. In other words, as the size of the mesa structure 341 is smaller, the current confinement effect increases, so that the current density of the mesa structure 341 increases. On the other hand, as the size of the mesa structure 341 increases, the current confinement effect decreases, so that the current density of the mesa structure 341 decreases.
  • each mesa structure 341 further flows into the p-type current passing layer 352 bypassing the current confinement insulating layer 353.
  • the density of the current supplied to active layer 325 via p-type current passing layer 352 is increased.
  • a region of the active layer 325 facing the p-type current passing layer 352 in the normal direction Z is a light emitting region 354.
  • each active layer 325 Light generated in each active layer 325 is amplified by resonance while reciprocating between the n-type light reflection layer 328 and the p-type light reflection layer 333 in the mesa structure 341 along the normal direction Z.
  • the amplified light is extracted from the top 345 of each mesa structure 341 as laser light.
  • a layer corresponding to the current confinement layer 351 is also formed on the semiconductor multilayer structure 321 outside the mesa structure 341 exposed from the outer peripheral wall 343 of the trench 307.
  • the layer corresponding to the current confinement layer 351 outside the mesa structure 341 has substantially the same structure as the current confinement layer 351 in the mesa structure 341 except that the current confinement function does not occur.
  • the description of the current confinement layer 351 applies mutatis mutandis, except that the current confinement function is not generated.
  • the layers corresponding to the current confinement layer 351 outside the mesa structure 341 are denoted by the same reference numerals as those of the current confinement layer 351, and description thereof is omitted.
  • surface emitting laser device 301 includes a sidewall insulating layer 380 formed on a surface layer of sidewall 347 of each mesa structure 341.
  • the side wall insulating layer 380 is exposed from the side wall 347.
  • Sidewall insulating layer 380 extends along sidewall 347 in the region between top 345 and base 346. That is, the side wall 347 of each mesa structure 341 includes a portion formed by the side wall insulating layer 380.
  • the side wall insulating layer 380 faces the current confinement insulating layer 353 in plan view.
  • the side wall insulating layer 380 exposes the p-type current passage layer 352 in plan view. More specifically, the sidewall insulating layer 380 faces a region between one end and the other end of the current confinement insulating layer 353 in the tangential direction of the top 345.
  • the tangential direction is a direction parallel to the top 345 of the mesa structure 341 and includes the first direction X and the second direction Y.
  • the sidewall insulating layer 380 includes a first portion 381 and a second portion 382 whose tangential lengths are different from each other in a cross-sectional view.
  • the first portion 381 of the side wall insulating layer 380 extends tangentially from the side wall 347 of the mesa structure 341 toward the inner region.
  • the first portion 381 has an outer end exposed from the side wall 347 of the mesa structure 341 and an inner end located inside the mesa structure 341.
  • the second portion 382 of the sidewall insulating layer 380 extends tangentially from the sidewall 347 of the mesa structure 341 toward the inner region.
  • the second portion 382 has an outer end exposed from the side wall 347 of the mesa structure 341 and an inner end located inside the mesa structure 341.
  • the inner end of the second portion 382 is located closer to the side wall 347 of the mesa structure 341 than the inner end of the first portion 381.
  • the first portion 381 has a first length LP1 in the tangential direction.
  • the second portion 382 has a second length LP2 in the tangential direction.
  • the second length LP2 is less than the first length LP1 (LP2 ⁇ LP1).
  • the first length LP1 may be 0.5 ⁇ m or more and 5.0 ⁇ m or less.
  • the first length LP1 is 0.5 ⁇ m or more and 1.0 ⁇ m or less, 1.0 ⁇ m or more and 2.0 ⁇ m or less, 2.0 ⁇ m or more and 3.0 ⁇ m or less, 3.0 ⁇ m or more and 4.0 ⁇ m or less, or 4.0 ⁇ m or more and 5 ⁇ m or less. 0.0 ⁇ m or less.
  • the second length LP2 may be more than 0 ⁇ m and 1.0 ⁇ m or less.
  • the second length LP2 is more than 0 ⁇ m and 0.02 ⁇ m or less, 0.02 ⁇ m or more and 0.04 ⁇ m or less, 0.04 ⁇ m or more and 0.06 ⁇ m or less, 0.06 ⁇ m or more and 0.08 ⁇ m or less, or 0.08 ⁇ m or more and 1 ⁇ m or less. It may be as follows.
  • the second length LP2 may be 0 ⁇ m. That is, the sidewall insulating layer 380 which does not have a part or the whole of the plurality of second portions 382 may be formed.
  • the first portion 381 and the second portion 382 are formed alternately along the normal direction Z.
  • the side wall insulating layer 380 is formed in a comb shape in a cross-sectional view.
  • Sidewall insulating layer 380 includes a region formed in n-type semiconductor layer 324 and a region formed in p-type semiconductor layer 326.
  • the n-type high Al composition layer 330 of the n-type light reflection layer 328 includes a first exposed portion 383 exposed from the side wall 347 of the mesa structure 341.
  • the n-type low Al composition layer 331 of the n-type light reflection layer 328 includes a second exposed portion 384 exposed from the side wall 347 of the mesa structure 341.
  • the n-type cladding layer 329 includes a third exposed portion 385 exposed from the side wall 347 of the mesa structure 341.
  • the first exposed portion 383 of the n-type high Al composition layer 330 includes a first Al oxide layer 386.
  • the first Al oxide layer 386 includes an oxide of the first exposed portion 383.
  • the first Al oxide layer 386 extends in a tangential direction.
  • the first Al oxide layer 386 is formed in an annular shape (annular shape in this embodiment) surrounding the inner region of the n-type high Al composition layer 330.
  • the second exposed portion 384 of the n-type low Al composition layer 331 includes a second Al oxide layer 387.
  • the second Al oxide layer 387 includes an oxide of the second exposed portion 384.
  • the second Al oxide layer 387 extends in a tangential direction.
  • the second Al oxide layer 387 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the n-type low Al composition layer 331.
  • the third exposed portion 385 of the n-type clad layer 329 includes a third Al oxide layer 388.
  • the third Al oxide layer 388 includes an oxide of the third exposed portion 385.
  • Third Al oxide layer 388 extends in a tangential direction.
  • the third Al oxide layer 388 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the n-type clad layer 329.
  • the length of the first Al oxide layer 386 exceeds the length of the second Al oxide layer 387 and the length of the third Al oxide layer 388. This is because the Al composition ⁇ of the n-type high Al composition layer 330 exceeds the Al composition ⁇ of the n-type low Al composition layer 331 and the Al composition ⁇ of the n-type cladding layer 329 ( ⁇ ⁇ ⁇ ). ).
  • the length of the third Al oxide layer 388 exceeds the length of the second Al oxide layer 387. This is because the Al composition ⁇ of the n-type cladding layer 329 exceeds the Al composition ⁇ of the n-type low Al composition layer 331 ( ⁇ ⁇ ).
  • the first Al oxide layers 386 and the second Al oxide layers 387 are formed alternately along the normal direction Z.
  • the first Al oxide layer 386 forms a first portion 381 of the sidewall insulating layer 380.
  • the second Al oxide layer 387 forms the second portion 382 of the sidewall insulating layer 380.
  • Third Al oxide layer 388 forms second portion 382 of sidewall insulating layer 380.
  • a region located in the n-type semiconductor layer 324 in the sidewall insulating layer 380 is formed by the first Al oxide layer 386, the second Al oxide layer 387, and the third Al oxide layer 388.
  • the p-type high Al composition layer 335 of the p-type light reflection layer 333 includes a first exposed portion 393 exposed from the side wall 347 of the mesa structure 341.
  • the p-type low Al composition layer 336 of the p-type light reflection layer 333 includes a second exposed portion 394 exposed from the side wall 347 of the mesa structure 341.
  • the p-type cladding layer 332 includes a third exposed portion 395 exposed from the side wall 347 of the mesa structure 341.
  • the first exposed portion 393 of the p-type high Al composition layer 335 includes a first Al oxide layer 396.
  • the first Al oxide layer 396 includes an oxide of the first exposed portion 393.
  • the first Al oxide layer 396 extends in a tangential direction.
  • the first Al oxide layer 396 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the p-type high Al composition layer 335.
  • the second exposed portion 394 of the p-type low Al composition layer 336 includes a second Al oxide layer 397.
  • the second Al oxide layer 397 includes an oxide of the second exposed portion 394.
  • the second Al oxide layer 397 extends in a tangential direction.
  • the second Al oxide layer 397 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the p-type low Al composition layer 336.
  • the third exposed portion 395 of the p-type cladding layer 332 includes a third Al oxide layer 398.
  • the third Al oxide layer 398 contains the oxide of the third exposed portion 395.
  • Third Al oxide layer 398 extends in a tangential direction.
  • the third Al oxide layer 398 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the p-type cladding layer 332.
  • the length of the first Al oxide layer 396 exceeds the length of the second Al oxide layer 397 and the length of the third Al oxide layer 398. This is because the Al composition ⁇ of the p-type high Al composition layer 335 exceeds the Al composition ⁇ of the p-type low Al composition layer 336 and the Al composition ⁇ of the p-type cladding layer 332 ( ⁇ ⁇ ). ⁇ ).
  • the length of the third Al oxide layer 398 exceeds the length of the second Al oxide layer 397. This is because the Al composition ⁇ of the p-type cladding layer 332 exceeds the Al composition ⁇ of the p-type low Al composition layer 336 ( ⁇ ⁇ ).
  • the first Al oxide layers 396 and the second Al oxide layers 397 are alternately formed along the normal direction Z.
  • the first Al oxide layer 396 forms the first portion 381 of the sidewall insulating layer 380.
  • the second Al oxide layer 397 forms the second portion 382 of the sidewall insulating layer 380.
  • the third Al oxide layer 398 forms the second portion 382 of the sidewall insulating layer 380.
  • a region located in the p-type semiconductor layer 326 in the sidewall insulating layer 380 is formed by the first Al oxide layer 396, the second Al oxide layer 397, and the third Al oxide layer 398.
  • the sidewall insulating layer 380 (the first Al oxide layer 386, the second Al oxide layer 387, the first Al oxide layer 396, and the second Al oxide layer 397) is a region exposed from the outer peripheral wall 343 of the trench 307 in the semiconductor multilayer structure 321. Is also formed.
  • the sidewall insulating layer 380 formed on the outer peripheral wall 343 of the trench 307 has substantially the same structure as the sidewall insulating layer 380 formed on the inner peripheral wall 342 of the trench 307 (the sidewall 347 of the mesa structure 341).
  • the description of the sidewall insulating layer 380 formed on the inner peripheral wall 342 of the trench 307 (the sidewall 347 of the mesa structure 341) is applied mutatis mutandis. Omitted.
  • insulating layer 308 is formed on the main surface (first main surface 303) of semiconductor multilayer structure 321.
  • the insulating layer 308 includes an insulating material transparent or transparent to the emission wavelength ⁇ of the active layer 325.
  • the insulating layer 308 includes at least one of a silicon nitride (SiN) layer and a silicon oxide (SiO 2 ) layer.
  • the insulating layer 308 may have a single-layer structure including a silicon nitride layer or a silicon oxide layer.
  • the insulating layer 308 may have a stacked structure including a silicon nitride layer and a silicon oxide layer stacked in any order from the first main surface 303 side.
  • the insulating layer 308 has a single-layer structure including a silicon nitride layer.
  • the insulating layer 308 enters the trench 307 from above the first main surface 303 and covers the mesa structure 341.
  • the insulating layer 308 includes a main surface covering portion 401, an inner wall covering portion 402, and a top covering portion 403.
  • the main surface covering portion 401 covers the first main surface 303.
  • the inner wall covering portion 402 covers the inner wall (the inner peripheral wall 342, the outer peripheral wall 343, and the bottom wall 344) of the trench 307.
  • the top covering section 403 covers the top 345 of the mesa structure 341.
  • the inner wall covering portion 402 extends in a film shape along the inner wall of the trench 307, and defines a recess space in the trench 307. That is, the inner wall covering portion 402 covers the side wall 347 of the mesa structure 341. The portion of the inner wall covering portion 402 covering the side wall 347 of the mesa structure 341 is in contact with the side wall insulating layer 380.
  • the top covering portion 403 has a contact hole 404 for selectively exposing the top 345 of the mesa structure 341. More specifically, the contact hole 404 exposes the p-type contact layer 334.
  • the contact hole 404 is formed in an annular shape (annular in this embodiment) in plan view.
  • top covering portion 403 has a relief portion 403a in a region located inside contact hole 404.
  • the relief portion 403a is surrounded by the contact hole 404.
  • the relief portion 403a includes a recess 405, a first protrusion 406, and a second protrusion 407.
  • the recess 405 is recessed toward the top 345 of the mesa structure 341.
  • the recess 405 is formed in an annular shape (annular in this embodiment) in plan view.
  • the first protrusion 406 is defined by the recess 405.
  • the first protrusion 406 is surrounded by the recess 405 and is divided into an island shape or a dot shape.
  • the first protrusion 406 is formed in a circular shape in plan view.
  • the first protrusion 406 faces the light emitting region 354 of the active layer 325 in the normal direction Z.
  • the first protrusion 406 faces the p-type current passage layer 352 in the normal direction Z.
  • the second protrusion 407 is formed due to the recess 405. More specifically, the second protrusion 407 is partitioned into a region between the recess 405 and the contact hole 404.
  • the second protruding portion 407 is divided into an annular shape (in this embodiment, an annular shape) by the recess portion 405 and the contact hole 404.
  • the recess 405 has a first side wall 408 that divides the first protrusion 406, a second side wall 409 that divides the second protrusion 407, and a bottom wall 410 that connects the first side wall 408 and the second side wall 409. are doing.
  • the first side wall 408 has an inclined surface that is inclined downward from the main surface of the top covering portion 403 toward the bottom wall 410.
  • the second side wall 409 has an inclined surface inclined downward from the main surface of the top covering portion 403 toward the bottom wall 410.
  • the recess 405 is formed in a tapered shape such that the opening width on the bottom wall 410 side is smaller than the opening width on the opening side in cross-sectional view.
  • the thickness of the first protrusion 406 is set to (n + 1) ⁇ / 2.
  • the thickness of the second protrusion 407 is set to (n + 1) ⁇ / 2.
  • the thickness of the recess 405 is set to (2n + 1) ⁇ / 4.
  • n is an integer.
  • ⁇ is the wavelength of light generated in the active layer 325.
  • the laser beam emitted from the top 345 is refracted by the first side wall 408 and the second side wall 409 according to Snell's law, and is converged on the first protrusion 406 side. Thereby, the directivity of the laser light is enhanced as compared with the case where the first side wall 408 and the second side wall 409 are vertical surfaces extending in the normal direction Z.
  • first main surface electrode layer 309 is formed in a film shape along insulating layer 308.
  • the outer electrode layer 313 of the first main surface electrode layer 309 extends in a film shape along the main surface coating portion 401 of the insulating layer 308.
  • Each thick film portion 315 of the outer electrode layer 313 includes a tapered portion whose width decreases in a direction away from the first main surface 303 in a sectional view.
  • Each inner electrode layer 314 of the first main surface electrode layer 309 extends in a film form from the outer electrode layer 313 along the insulating layer 308 (the inner wall covering portion 402), and defines a recess space in the corresponding trench 307. .
  • Each inner electrode layer 314 extends from the base 346 of the corresponding light emitting portion 306 (mesa structure 341) to the top 345 via the side wall 347, and covers the top 345.
  • each inner electrode layer 314 covers the top 345 of each light emitting unit 306.
  • the other end 314b enters the contact hole 404 from above the insulating layer 308 (top covering portion 403).
  • each inner electrode layer 314 is electrically connected to the p-type contact layer 334 in the contact hole 404.
  • each inner electrode layer 314 includes a relief opening 411 that exposes the top cover 403 of the insulating layer 308.
  • the relief opening 411 exposes the relief portion 403a of the insulating layer 308. More specifically, the relief opening 411 exposes a part of the second protrusion 407, the recess 405, and the first protrusion 406.
  • the relief opening 411 is formed in a circular shape in plan view.
  • the planar shape of the relief opening 411 is arbitrary.
  • the relief opening 411 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape in plan view, or an elliptical shape.
  • the relief opening 411 faces the p-type current passage layer 352 in the normal direction Z.
  • the relief opening 411 faces the light emitting region 354 of the active layer 325 in the normal direction Z.
  • the opening width WO of the relief opening 411 may be 5 ⁇ m or more and 20 ⁇ m or less.
  • the opening width WO may be 5 ⁇ m or more and 10 ⁇ m or less, 10 ⁇ m or more and 15 ⁇ m or less, or 15 ⁇ m or more and 20 ⁇ m or less.
  • the first main surface electrode layer 309 has a laminated structure in which a plurality of electrode films are laminated. More specifically, the first main surface electrode layer 309 includes a first electrode film 412, a second electrode film 413, and a third electrode film 414 stacked in this order from the insulating layer 308 side.
  • the first electrode film 412 and the second electrode film 413 form a base electrode film for the third electrode film 414.
  • the first electrode film 412 may include titanium.
  • the second electrode film 413 may include gold.
  • the third electrode film 414 may include gold.
  • the thickness of the third electrode film 414 is equal to or greater than the thickness of the first electrode film 412. More specifically, the thickness of the third electrode film 414 exceeds the thickness of the first electrode film 412. The thickness of the third electrode film 414 is equal to or greater than the thickness of the second electrode film 413. More specifically, the thickness of the third electrode film 414 exceeds the thickness of the second electrode film 413.
  • the outer electrode layer 313 includes a first electrode film 412, a second electrode film 413, and a third electrode film 414. More specifically, the thick film portion 315 of the outer electrode layer 313 includes a first electrode film 412, a second electrode film 413, and a third electrode film 414. The third electrode film 414 forms a tapered portion of the thick film portion 315.
  • the thin film portion 316 of the outer electrode layer 313 includes a first electrode film 412 and a second electrode film 413.
  • the inner electrode layer 314 includes a first electrode film 412 and a second electrode film 413.
  • external terminal 311 is formed on thin film portion 316 of outer electrode layer 313.
  • the external terminal 311 is an electrode film formed through a process common to the third electrode film 414. Therefore, the external terminal 311 has the same thickness as the third electrode film 414. Further, the external terminal 311 includes the same conductive material as the third electrode film 414 (that is, gold).
  • wiring 312 is formed on thin film portion 316 of outer electrode layer 313.
  • the wiring 312 is an electrode film formed through a process common to the third electrode film 414. Therefore, the wiring 312 has the same thickness as the third electrode film 414.
  • the wiring 312 includes the same conductive material as the third electrode film 414 (that is, gold).
  • surface emitting laser device 301 includes a second main surface electrode layer 415 formed on second main surface 304 of chip body 302 (second main surface 323 of substrate 320). including.
  • the second main surface electrode layer 415 covers the entire area of the second main surface 323 of the substrate.
  • the second main surface electrode layer 415 forms an ohmic contact with the second substrate main surface 323.
  • the second main surface electrode layer 415 has a laminated structure in which a plurality of electrode films are laminated. More specifically, the second main surface electrode layer 415 includes a first electrode film 416, a second electrode film 417, and a third electrode film 418 laminated in this order from the second substrate main surface 323 side.
  • the first electrode film 416 may include a gold germanium alloy.
  • the second electrode film 417 may include nickel.
  • the third electrode film 418 may include gold.
  • the first main surface electrode layer 309 includes the outer electrode layer 313 having a thickness Tout exceeding the thickness Tin of the inner electrode layer 314.
  • the external force can be received by the outer electrode layer 313.
  • the stress on the light emitting unit 306 can be reduced, so that the deterioration of the light emitting unit 306 due to the stress can be suppressed.
  • the outer electrode layer 313 includes a thick film portion 315 and a thin film portion 316.
  • the stress for example, thermal stress
  • the stress applied from the outer electrode layer 313 to the light emitting unit 306 can be appropriately reduced.
  • the inner electrode layer 314 has a thickness Tin smaller than the thickness Tout of the outer electrode layer 313.
  • the stress applied to the light emitting unit 306 from the inner electrode layer 314 can be reduced.
  • the deterioration of the light emitting unit 306 due to the stress can be effectively suppressed.
  • the stress applied to the light emitting unit 306 can be appropriately reduced.
  • the plurality of inner electrode layers 314 extend in a common direction in a region between the corresponding light emitting unit 306 and the outer electrode layer 313. According to such a structure, the direction of the stress (for example, thermal stress) applied to each light emitting unit 306 due to the expansion and contraction of each inner electrode layer 314 can be limited to a certain direction. Thereby, since the variation in the stress on each light emitting unit 306 can be suppressed, it is possible to suppress the undesired concentration of stress on each light emitting unit 306.
  • the stress for example, thermal stress
  • the plurality of inner electrode layers 314 extend from the corresponding light emitting unit 306 toward the first side surface 305A along the external terminal 311. According to such a structure, it is possible to suppress a current from flowing in a current path connecting each light emitting unit 306 and the external terminal 311. Therefore, it is possible to suppress an increase in resistance value while suppressing undesired stress concentration on each light emitting unit 306.
  • the first main surface electrode layer 309 can take various forms shown in FIGS. 25A to 25L.
  • the first main surface electrode layer 309 according to the second to thirteenth embodiments shown in FIGS. 25A to 25L can be obtained by changing the layout of various masks used in the process of forming the first main surface electrode layer 309. .
  • FIG. 25A is a corresponding view of FIG. 19 and is an enlarged view showing a second embodiment of the first principal surface electrode layer 309.
  • a plurality of inner electrode layers 314 may extend from light emitting unit 306 toward second side surface 305B in a region between corresponding light emitting unit 306 and outer electrode layer 313.
  • the second side surface 305B is a side surface along the external terminal 311 among the side surfaces 305A to 305D of the chip main body 302.
  • FIG. 25B is a correspondence view of FIG. 19 and is an enlarged view showing a third embodiment of the first principal surface electrode layer 309.
  • the structures described in FIGS. 18 to 24 are denoted by the same reference numerals, and description thereof will be omitted.
  • a plurality of inner electrode layers 314 may extend from light emitting unit 306 toward external terminals 311 in a region between corresponding light emitting unit 306 and outer electrode layer 313.
  • FIG. 25C is a view corresponding to FIG. 19 and is an enlarged view showing a fourth embodiment of the first principal surface electrode layer 309.
  • a plurality of sides of each thick film portion 315 may be concavely concave in plan view.
  • the side not facing the trench 307 may be concavely concave in plan view.
  • Each thin film portion 316 may have a convexly curved portion that bulges along the sides of the two thick film portions 315 that are closest to each other in plan view.
  • FIG. 25D is a view corresponding to FIG. 19 and is an enlarged view showing a fifth embodiment of the first principal surface electrode layer 309.
  • the structures described in FIGS. 18 to 24 are denoted by the same reference numerals, and description thereof will be omitted.
  • the plurality of thick film portions 315 may each be formed in a triangular shape in plan view.
  • the plurality of thick film portions 315 may be formed in such a manner that three vertexes face three light emitting portions 306 that are closest to each other.
  • the plurality of thick film portions 315 may be formed so as to face the three light emitting portions 306 whose three sides are closest to each other.
  • FIG. 25E is a corresponding view of FIG. 19 and is an enlarged view showing a sixth embodiment of the first main surface electrode layer 309.
  • the structures described in FIGS. 18 to 24 are denoted by the same reference numerals, and description thereof will be omitted.
  • the plurality of thick film portions 315 may each be formed in a square shape in plan view.
  • the plurality of thick film portions 315 may each be formed in a square shape in plan view.
  • FIG. 25F is a corresponding view of FIG. 19 and is an enlarged view showing a seventh embodiment of the first main surface electrode layer 309.
  • the structures described in FIGS. 18 to 24 are denoted by the same reference numerals, and description thereof will be omitted.
  • the plurality of thick film portions 315 may each be formed in a square shape in plan view.
  • the plurality of thick film portions 315 may each be formed in a rectangular shape in plan view.
  • Each thick film portion 315 may be formed in a rectangular shape extending in a direction intersecting the closest direction in a region between the two closest light emitting portions 306.
  • the closest direction is a direction in which the two closest light emitting units 306 face each other.
  • FIG. 25G is a view corresponding to FIG. 19 and is an enlarged view showing an eighth embodiment of the first main surface electrode layer 309.
  • the structures described in FIGS. 18 to 24 are denoted by the same reference numerals, and description thereof will be omitted.
  • the plurality of thick film portions 315 may each be formed in a hexagonal shape in plan view.
  • FIG. 25H is an enlarged view showing a ninth embodiment of the first main surface electrode layer 309, corresponding to FIG.
  • the structures described in FIGS. 18 to 24 are denoted by the same reference numerals, and description thereof will be omitted.
  • the plurality of thick film portions 315 may each be formed in a circular shape in plan view.
  • the plurality of thick film portions 315 may each be formed in an elliptical shape in plan view.
  • FIG. 25I is a corresponding view of FIG. 23 and is an enlarged view showing a tenth embodiment of the first main surface electrode layer 309.
  • first main surface electrode layer 309 includes one thick film portion 315 and a plurality of thin film portions 316.
  • Thick film portion 315 includes a plurality of annular portions 419 surrounding a plurality of trenches 307 in a one-to-one correspondence in plan view.
  • the plurality of annular portions 419 are each formed in an annular shape surrounding one trench 307 in plan view.
  • Each annular portion 419 is formed at an interval from each trench 307.
  • the plurality of annular portions 419 are integrally formed on the outer electrode layer 313.
  • one porous thick film portion 315 that exposes the plurality of trenches 307 one by one in a plan view is formed.
  • the plurality of thin film portions 316 are formed in regions between the corresponding trenches 307 and thick film portions 315, respectively.
  • Each thin film portion 316 is formed in an annular shape surrounding the corresponding trench 307 in plan view.
  • the plurality of annular portions 419 may be formed at intervals. In this case, a plurality of annular thick film portions 315 are formed in plan view.
  • the annular portion 419 may surround the plurality (two or more) of the trenches 307.
  • the thin film portion 316 may be formed in a region between the plurality of trenches 307 and the annular portion 419 surrounding the plurality of trenches 307.
  • FIG. 25J is a correspondence view of FIG. 23, and is an enlarged view showing an eleventh embodiment of the first main surface electrode layer 309.
  • first main surface electrode layer 309 includes one thick film portion 315 and a plurality of thin film portions 316.
  • Thick film portion 315 includes a plurality of annular portions 420 surrounding a plurality of trenches 307 in a one-to-one correspondence in plan view.
  • the plurality of annular portions 420 are each formed in a hexagonal annular shape surrounding one trench 307 in plan view.
  • Each annular portion 420 is formed at an interval from each trench 307.
  • the plurality of annular portions 420 are integrally formed on the outer electrode layer 313. Thereby, one honeycomb-shaped thick film portion 315 that exposes the plurality of trenches 307 one by one in a plan view is formed.
  • the plurality of thin film portions 316 are formed in regions between the corresponding trenches 307 and thick film portions 315, respectively.
  • Each thin film portion 316 is formed in a ring shape surrounding the corresponding trench 307 in plan view.
  • each thin film portion 316 is defined by the periphery of the trench 307.
  • the inner peripheral edge of each thin film portion 316 is formed in a shape (a circular shape in this embodiment) corresponding to the peripheral edge of the trench 307 in a plan view.
  • the outer peripheral edge of each thin film portion 316 is partitioned by the annular portion 420.
  • the outer peripheral edge of each thin film portion 316 is formed in a hexagonal shape in plan view.
  • the plurality of annular portions 420 may be formed at intervals from each other. In this case, a plurality of thick film portions 315 having a hexagonal ring shape in plan view are formed.
  • the annular portion 420 may surround the plurality (two or more) of the trenches 307.
  • the thin film portion 316 may be formed in a region between the plurality of trenches 307 and the annular portion 420 surrounding the plurality of trenches 307.
  • FIG. 25K is a corresponding view of FIG. 23, and is an enlarged view showing a twelfth embodiment of the first main surface electrode layer 309.
  • the structures described in FIGS. 18 to 24 are denoted by the same reference numerals, and description thereof will be omitted.
  • at least one or all of the plurality of thick film portions 315 may have an overlap portion 421 overlapping the inner wall (outer peripheral wall 343) of trench 307.
  • the laminated film including the first electrode film 412 and the second electrode film 413 of the thick film portion 315 may cover the outer peripheral wall 343 of the trench 307. Further, a stacked film including the first electrode film 412, the second electrode film 413, and the third electrode film 414 of the thick film portion 315 may cover the outer peripheral wall 343 of the trench 307.
  • FIG. 25L is a correspondence view of FIG. 23, and is an enlarged view showing a thirteenth embodiment of the first main surface electrode layer 309.
  • the structures described in FIGS. 18 to 24 are denoted by the same reference numerals, and description thereof will be omitted.
  • a stacked film including first electrode film 412 and second electrode film 413 may be formed at an interval from trench 307.
  • the third electrode film 414 may cover the side wall of the stacked film including the first electrode film 412 and the second electrode film 413.
  • the third electrode film 414 may cover the inner wall of the trench 307, or may be formed at an interval from the trench 307.
  • the surface emitting laser device 301 including at least two of the first main surface electrode layers 309 according to the above-described first to thirteenth embodiments may be formed.
  • the features of the first main surface electrode layer 309 according to the first to thirteenth embodiments can be combined in any mode and any mode between them. That is, the first main surface electrode layer 309 having a form in which at least two of the characteristics of the first main surface electrode layer 309 according to the first to thirteenth embodiments are combined may be adopted.
  • 26A to 26M are views corresponding to FIG. 22, and are views for explaining an example of a method of manufacturing the surface emitting laser device 301 shown in FIG.
  • n-type buffer layer 327 is formed on first substrate main surface 322 of substrate 320.
  • the n-type buffer layer 327 includes n-type GaAs.
  • the n-type buffer layer 327 is formed by an epitaxial growth method.
  • n-type light reflection layer 328 is formed on n-type buffer layer 327.
  • the n-type light reflection layer 328 is formed by alternately stacking the n-type high Al composition layers 330 and the n-type low Al composition layers 331 at an arbitrary cycle.
  • the n-type high Al composition layer 330 contains n-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • the n-type low Al composition layer 331 contains n-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • the n-type high Al composition layer 330 and the n-type low Al composition layer 331 are formed by an epitaxial growth method.
  • an n-type cladding layer 329 is formed on the n-type light reflection layer 328.
  • the n-type cladding layer 329 contains n-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ of n-type cladding layer 329 may be 0.2 or more and 0.7 or less.
  • the n-type cladding layer 329 is formed by an epitaxial growth method.
  • active layer 325 is formed on n-type cladding layer 329.
  • the active layer 325 is formed by alternately stacking quantum well layers and barrier layers at an arbitrary period.
  • the quantum well layer contains GaAs.
  • the barrier layer contains Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.15 or more and 0.5 or less.
  • the quantum well layer and the barrier layer are formed by an epitaxial growth method.
  • a p-type cladding layer 332 is formed on active layer 325.
  • the p-type cladding layer 332 includes p-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.2 or more and 0.7 or less.
  • the p-type cladding layer 332 is formed by an epitaxial growth method.
  • a p-type base layer 422 serving as a base of the p-type current passage layer 352 and the current confinement insulating layer 353 is formed on the p-type cladding layer 332.
  • the p-type base layer 422 includes p-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.9 or more and 1.0 or less.
  • the p-type base layer 422 is formed by an epitaxial growth method.
  • the p-type light reflection layer 333 is formed on the p-type base layer 422.
  • the p-type light reflection layer 333 is formed by alternately stacking the p-type high Al composition layers 335 and the p-type low Al composition layers 336 at an arbitrary cycle.
  • p-type high-Al-composition layer 335 comprises a p-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • the p-type low Al composition layer 336 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • the p-type high Al composition layer 335 and the p-type low Al composition layer 336 are formed by an epitaxial growth method.
  • a p-type contact layer 334 is formed on the p-type light reflection layer 333.
  • the p-type contact layer 334 includes p-type GaAs.
  • the p-type contact layer 334 is formed by an epitaxial growth method.
  • a semiconductor multilayer structure 321 including the n-type semiconductor layer 324, the active layer 325, and the p-type semiconductor layer 326 stacked in this order from the first substrate main surface 322 side is formed.
  • a mask 423 having a predetermined pattern is formed on semiconductor multilayer structure 321.
  • the mask 423 has a plurality of openings 424.
  • the plurality of openings 424 respectively expose regions where the trenches 307 are to be formed.
  • unnecessary portions of the semiconductor multilayer structure 321 are removed by an etching method via the mask 423. Unnecessary portions of the semiconductor multilayer structure 321 may be removed by a wet etching method or a dry etching method. In this step, unnecessary portions of the p-type contact layer 334, the p-type light reflection layer 333, the p-type base layer 422, the p-type cladding layer 332, the active layer 325, the n-type cladding layer 329, and the n-type light reflection layer 328 are removed. Each is removed.
  • a plurality of trenches 307 are formed in the semiconductor multilayer structure 321.
  • the plurality of trenches 307 penetrate the p-type contact layer 334, the p-type light reflection layer 333, the p-type cladding layer 332, the active layer 325, and the n-type cladding layer 329 to expose a part of the n-type light reflection layer 328.
  • a plurality of mesa structures 341 are formed in the semiconductor multilayer structure 321. After that, the mask 423 is removed.
  • the n-type high Al composition layer 330 has an etching selectivity different from that of the n-type low Al composition layer 331. Therefore, by appropriately selecting the etchant and the etching time, the n-type high Al composition layer 330 can be removed while the n-type low Al composition layer 331 remains. Further, by appropriately selecting the etching solution and the etching time, the n-type low Al composition layer 331 can be removed while the n-type high Al composition layer 330 remains.
  • the n-type cladding layer 329 has an etching selectivity different from that of the n-type high Al composition layer 330 and the n-type low Al composition layer 331. Therefore, by appropriately selecting the etchant and the etching time, the n-type cladding layer 329 can be removed while the n-type high Al composition layer 330 and the n-type low Al composition layer 331 remain.
  • the p-type high Al composition layer 335 has an etching selectivity different from that of the p-type low Al composition layer 336. Therefore, by appropriately selecting the etchant and the etching time, the p-type high Al composition layer 335 can be removed while the p-type low Al composition layer 336 remains. In addition, by appropriately selecting an etching solution, the p-type low Al composition layer 336 can be removed while the p-type high Al composition layer 335 remains.
  • the p-type cladding layer 332 has an etching selectivity different from the etching selectivity of the p-type high Al composition layer 335 and the p-type low Al composition layer 336. Therefore, by appropriately selecting the etching solution and the etching time, the p-type cladding layer 332 can be removed while the p-type high Al composition layer 335 and the p-type low Al composition layer 336 remain.
  • sidewall insulating layer 380 is formed in trench 307.
  • the sidewall insulating layer 380 is formed by an oxidation treatment method on the semiconductor multilayer structure 321.
  • the oxidation treatment method may be a thermal oxidation treatment method.
  • a portion of the p-type light reflecting layer 333 exposed from the trench 307 is oxidized. Further, a portion of the p-type base layer 422 exposed from the trench 307 is oxidized. Further, a portion of the p-type cladding layer 332 exposed from the trench 307 is oxidized. Further, a portion of the n-type cladding layer 329 exposed from the trench 307 is oxidized. In addition, a portion of the n-type light reflection layer 328 exposed from the trench 307 is oxidized.
  • oxidation proceeds greatly from the side wall 347 of the mesa structure 341 toward the inner region of the mesa structure 341.
  • an oxidized portion of the p-type base layer 422 is formed as the current confinement insulating layer 353.
  • the non-oxidized portion of the p-type base layer 422 is formed as the p-type current passing layer 352.
  • insulating layer 308 is formed on semiconductor multilayer structure 321.
  • an insulating layer 308 made of a silicon nitride layer is formed.
  • the insulating layer 308 may include a silicon oxide layer instead of or in addition to the silicon nitride layer.
  • the insulating layer 308 may be formed by a CVD method.
  • a mask 425 having a predetermined pattern is formed on semiconductor multilayer structure 321.
  • the mask 425 has a plurality of openings 426 that expose regions of the insulating layer 308 where the recesses 405 are to be formed.
  • an unnecessary portion of the insulating layer 308 is removed by an etching method (for example, a dry etching method) through the mask 425.
  • a recess 405 is formed in the insulating layer 308. After that, the mask 425 is removed.
  • mask 427 having a predetermined pattern is formed on semiconductor multilayer structure 321.
  • the mask 427 has a plurality of openings 428 for exposing regions of the insulating layer 308 where the contact holes 404 are to be formed.
  • an unnecessary portion of the insulating layer 308 is removed by an etching method (for example, a wet etching method) through the mask 427.
  • a contact hole 404 is formed in the insulating layer 308. After that, the mask 427 is removed.
  • a laminated film 429 including a first electrode film 412 and a second electrode film 413 serving as a base of the first main surface electrode layer 309 is formed on the semiconductor laminated structure 321.
  • the first electrode film 412 may include titanium.
  • the second electrode film 413 may include gold.
  • the first electrode film 412 and the second electrode film 413 may be formed by a vapor deposition method or a sputtering method, respectively.
  • mask 430 having a predetermined pattern is formed on laminated film 429.
  • the mask 430 has an opening 431 that covers a region where the outer electrode layer 313 and the plurality of inner electrode layers 314 are to be formed in the laminated film 429 and exposes other regions.
  • etching method for example, a wet etching method
  • an outer electrode layer 313 and a plurality of inner electrode layers 314 are formed.
  • a relief opening 411 for selectively exposing the top covering portion 403 of the insulating layer 308 is formed in the first main surface electrode layer 309.
  • the mask 430 is removed.
  • third electrode film 414 is formed on laminated film 429.
  • the third electrode film 414 may include gold.
  • the third electrode film 414 is formed by a lift-off method.
  • a mask 432 having a predetermined pattern is formed on the stacked film 429.
  • the mask 432 has a plurality of openings 433 for exposing regions where the external terminals 311, the wirings 312, and the thick film portions 315 are to be formed in the stacked film 429.
  • a third electrode film 414 is formed on the semiconductor multilayer structure 321.
  • the third electrode film 414 may be formed by an evaporation method. In this step, the third electrode film 414 is formed over the mask 432 and over portions of the stacked film 429 exposed from the plurality of openings 433.
  • mask 432 is removed.
  • a portion of the third electrode film 414 formed on the mask 432 is removed simultaneously with the mask 432.
  • portions in the plurality of openings 433 in the third electrode film 414 remain.
  • the external terminals 311 and the wirings 312 are formed.
  • a thick film portion 315 including the first electrode film 412, the second electrode film 413, and the third electrode film 414 is formed.
  • a thin film portion 316 including the first electrode film 412 and the second electrode film 413 is formed.
  • the second main surface electrode layer 415 is formed on the second main surface 323 of the substrate 320.
  • the second main surface electrode layer 415 includes a first electrode film 416, a second electrode film 417, and a third electrode film 418.
  • the first electrode film 416 may include a gold germanium alloy.
  • the second electrode film 417 may include nickel.
  • the third electrode film 418 may include gold.
  • the first electrode film 416, the second electrode film 417, and the third electrode film 418 may be formed by a vapor deposition method or a sputtering method, respectively.
  • the second main surface electrode layer 415 may be formed prior to the step of forming the first main surface electrode layer 309. Through the steps including the above, the surface emitting laser device 301 is manufactured.
  • FIG. 27 is a sectional view corresponding to FIG. 22 and showing a surface emitting laser device 441 according to the eleventh embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • Each thick film portion 315 of the surface emitting laser device 301 includes a tapered portion whose width decreases in a direction away from the first main surface 303 of the chip body 302 in a cross-sectional view.
  • each thick film portion 315 of surface emitting laser device 441 has a tapered portion whose width increases in a direction away from first main surface 303 of chip body 302 in a sectional view.
  • each thick film portion 315 is formed by the third electrode film 414.
  • the tapered portion of each thick film portion 315 may overlap the first main surface 303 in plan view.
  • the tapered portion of each thick film portion 315 may overlap the trench 307 (outer peripheral wall 343) in plan view.
  • 28A to 28D are views corresponding to FIG. 27 and are views for explaining an example of a method of manufacturing the surface emitting laser device 441 shown in FIG.
  • mask 442 having a predetermined pattern is formed on laminated film 429.
  • the mask 442 has a plurality of openings 443 that expose regions of the laminated film 429 where the external terminals 311, the wiring 312, and the thick film portion 315 are to be formed.
  • third electrode film 414 is formed on a portion of laminated film 429 exposed from a plurality of openings 433.
  • the third electrode film 414 may be formed by a gold plating method.
  • the gold plating method may be an electrolytic gold plating method or an electroless gold plating method.
  • a thick film portion 315 including the first electrode film 412, the second electrode film 413, and the third electrode film 414 is formed.
  • a thin film portion 316 including the first electrode film 412 and the second electrode film 413 is formed.
  • a second main surface electrode layer 415 is formed on the second substrate main surface 323.
  • the second main surface electrode layer 415 may be formed prior to the step of forming the first main surface electrode layer 309. Through the steps including the above, the surface emitting laser device 441 is manufactured.
  • the surface emitting laser device 441 can provide the same effects as those described for the surface emitting laser device 301.
  • FIG. 29 is a plan view showing a surface emitting laser device 451 according to a twelfth embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 451 includes a second external terminal 452 in addition to external terminal 311.
  • a conductive wire such as a bonding wire is externally connected to the second external terminal 452.
  • the second external terminal 452 is formed at the periphery of the first main surface electrode layer 309 at a distance from the external terminal 311. Accordingly, it is possible to prevent the conducting wire from crossing over the light emitting unit 306, so that light can be appropriately extracted from the first main surface 303.
  • the second external terminal 452 is disposed at a corner of the chip body 302 (a corner connecting the first side surface 305A and the fourth side surface 305D). More specifically, the second external terminal 452 is arranged in a region along the corner of the chip main body 302 at the periphery of the first main surface electrode layer 309. Thus, the second external terminal 452 faces the external terminal 311 along the first side surface 305A. The second external terminal 452 faces the first side surface 305A in the second direction Y and faces the fourth side surface 305D in the first direction X.
  • the wiring 312 extends in a strip shape along the periphery of the first main surface electrode layer 309, and is connected to the external terminal 311 and the second external terminal 452. That is, the second external terminal 452 is fixed to the same potential as the external terminal 311 via the wiring 312.
  • the wiring 312 is formed in an annular shape in plan view, and surrounds all the light emitting units 306 collectively.
  • the surface emitting laser device 451 can provide the same effects as those described for the surface emitting laser device 301.
  • the surface emitting laser device 451 can be manufactured only by changing the layout of various masks used in the manufacturing process of the surface emitting laser device 301.
  • FIG. 30 is a plan view showing a surface emitting laser device 461 according to the thirteenth embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 461 includes a second external terminal 462 in addition to external terminal 311.
  • a conductive wire such as a bonding wire is externally connected to the second external terminal 462.
  • the second external terminal 462 is formed at the periphery of the first main surface electrode layer 309 at an interval from the external terminal 311. Accordingly, it is possible to prevent the conducting wire from crossing over the light emitting unit 306, so that light can be appropriately extracted from the first main surface 303.
  • the second external terminal 462 is disposed at a corner of the chip body 302 (a corner connecting the third side surface 305C and the fourth side surface 305D). More specifically, the second external terminal 462 is disposed in a region along the corner of the chip body 302 at the peripheral edge of the first main surface electrode layer 309. Thus, the second external terminal 462 faces the external terminal 311 in the diagonal direction of the chip main body 302. In addition, the second external terminal 452 faces the third side surface 305C in the second direction Y, and faces the fourth side surface 305D in the first direction X.
  • the wiring 312 extends in a band along the periphery of the first main surface electrode layer 309, and is connected to the external terminal 311 and the second external terminal 462. That is, the second external terminal 462 is fixed to the same potential as the external terminal 311 via the wiring 312.
  • the wiring 312 is formed in an annular shape in plan view, and surrounds all the light emitting units 306 collectively.
  • the surface emitting laser device 461 can also provide the same effects as those described for the surface emitting laser device 301.
  • the surface emitting laser device 461 can be manufactured only by changing the layout of various masks used in the manufacturing process of the surface emitting laser device 301.
  • FIG. 31 is a plan view showing a surface emitting laser device 471 according to a fourteenth embodiment of the present invention.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 471 includes external terminal 311 formed in a region on one end side (second side 305B side) of first main surface 303 in first direction X.
  • the external terminal 311 is formed in a rectangular shape extending along the second direction Y in plan view. More specifically, the external terminal 311 extends from a corner connecting the first side 305A and the second side 305B to a corner connecting the second side 305B and the third side 305C.
  • the wiring 312 extends in a strip shape along the periphery of the first main surface electrode layer 309 and is connected to the external terminal 311. That is, the wiring 312 is formed in an annular shape integrally with the external terminal 311 in a plan view, and collectively surrounds all the light emitting units 306 together with the external terminal 311.
  • the surface emitting laser device 471 can also provide the same effects as those described for the surface emitting laser device 301.
  • the surface emitting laser device 471 can be manufactured only by changing the layout of various masks used in the manufacturing process of the surface emitting laser device 301.
  • FIG. 32 is a plan view showing a surface emitting laser device 481 according to the fifteenth embodiment of the present invention.
  • FIG. 33 is an enlarged view of a region XXXIII shown in FIG.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 481 includes an external terminal 311 formed in a region on one end side (second side surface 305B side) of first main surface 303 in first direction X.
  • the external terminal 311 is formed in a rectangular shape extending along the second direction Y in plan view. More specifically, the external terminal 311 extends from a corner connecting the first side 305A and the second side 305B to a corner connecting the second side 305B and the third side 305C.
  • the wiring 312 extends in a strip shape along the periphery of the first main surface electrode layer 309 and is connected to the external terminal 311. That is, the wiring 312 is formed in an annular shape integrally with the external terminal 311 in a plan view, and collectively surrounds all the light emitting units 306 together with the external terminal 311.
  • each inner electrode layer 314 extends in a common direction in a region between the corresponding light emitting portion 306 and the outer electrode layer 313.
  • each inner electrode layer 314 extends from the light emitting unit 306 toward the second side surface 305B. That is, each inner electrode layer 314 extends toward the external terminal 311.
  • the surface emitting laser device 481 can also provide the same effects as those described for the surface emitting laser device 301.
  • the surface emitting laser device 481 can be manufactured only by changing the layout of various masks used in the manufacturing process of the surface emitting laser device 301.
  • FIG. 34 is a plan view showing a surface emitting laser device 491 according to a sixteenth embodiment of the present invention, and is a plan view showing a first embodiment of the first main surface electrode layer 309.
  • FIG. 35 is an enlarged view of the area XXXV shown in FIG.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • the surface emitting laser device 301 includes a plurality of light emitting units 306 partitioned by a plurality of trenches 307 in a one-to-one correspondence.
  • surface emitting laser device 491 includes a plurality of light emitting units 306 which are collectively partitioned by one trench 307.
  • the surface emitting laser device 491 includes a plurality (eight in this embodiment) of light emitting unit groups 492 formed on the first main surface 303.
  • the plurality of light emitting unit groups 492 each include a plurality of light emitting units 306 arranged in a line along the first direction X and are formed at intervals in the second direction Y.
  • Each light emitting unit group 492 is defined by one strip-shaped trench 307 extending along the first direction X of the chip body 302. Each light emitting unit group 492 need not necessarily be partitioned by one trench 307. Each light emitting unit group 492 may be partitioned by two or more trenches 307.
  • the outer electrode layer 313 includes a plurality of thick film portions 315 in this embodiment.
  • the plurality of thick film portions 315 are formed in the outer electrode layer 313 in the second direction Y in regions on both ends of each trench 307. That is, the plurality of thick film portions 315 are formed in the outer electrode layer 313 in the region on the first side surface 305A side and the region on the third side surface 305C side of each trench 307, respectively.
  • the plurality of thick film portions 315 are formed at intervals in the first direction X (trench 307) in a region between two adjacent trenches 307.
  • the arrangement of the plurality of thick film portions 315 is arbitrary.
  • the plurality of thick film portions 315 face the light emitting portions 306 formed in the trench 307 on one side (the first side 305A side) in a region between two adjacent trenches 307.
  • the plurality of thin film portions 316 face the light emitting portion 306 formed in the trench 307 on the other side (the third side surface 305C side) in a region between two adjacent trenches 307.
  • the plurality of inner electrode layers 314 extend in a common direction in a region between the corresponding light emitting portion 306 and the outer electrode layer 313.
  • each inner electrode layer 314 extends from the corresponding light emitting unit 306 toward the first side surface 305A.
  • the first side surface 305A is a side surface along the external terminal 311 among the side surfaces 305A to 305D.
  • Each inner electrode layer 314 is connected to each thin film portion 316 in this embodiment.
  • the arrangement of the plurality of thick film portions 315 and the plurality of thin film portions 316 may be exchanged.
  • the plurality of thick film portions 315 may face the light emitting portion 306 formed in the trench 307 on the other side (the third side surface 305C side) in a region between two adjacent trenches 307.
  • the plurality of thin film portions 316 may be opposed to the light emitting portion 306 formed in the trench 307 on one side (the first side 305A side) in a region between two adjacent trenches 307.
  • each inner electrode layer 314 may be connected to each thick film portion 315.
  • FIG. 36 is a view corresponding to FIG. 35 and is an enlarged view showing a second embodiment of the first main surface electrode layer 309.
  • FIG. 36 structures corresponding to the structures described in FIGS. 34 and 35 are denoted by the same reference numerals, and description thereof is omitted.
  • each thick film portion 315 may be formed in a band shape extending in the first direction X (trench 307) in a plan view in a region between two adjacent trenches 307. Each thick film portion 315 may be formed at an interval from each trench 307.
  • Two thin film portions 316 may be formed in a region between two adjacent trenches 307.
  • the two thin film portions 316 sandwich the thick film portion 315 in a region between two adjacent trenches 307.
  • the thin film portion 316 on one side (the first side surface 305A side) is formed in a band shape extending along the first direction X (the trench 307) in plan view.
  • the thin film portion 316 on the other side (the third side surface 305C side) is formed in a band shape extending along the first direction X (trench 307) in plan view.
  • the surface emitting laser device 491 can also provide the same effects as those described for the surface emitting laser device 301.
  • the surface emitting laser device 491 can be manufactured only by changing the layout of various masks used in the manufacturing process of the surface emitting laser device 301.
  • FIG. 37 is a plan view showing a surface emitting laser device 501 according to a seventeenth embodiment of the present invention.
  • FIG. 38 is an enlarged view of a region XXXVIII shown in FIG.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • surface-emitting laser device 501 includes a plurality of inner electrode layers 314 covering the entire inner wall of corresponding trench 307, respectively.
  • the other structure of the surface emitting laser device 501 is the same as the structure of the surface emitting laser device 301.
  • the same effects as those described for the surface emitting laser device 301 can be obtained except for the effect of the inner electrode layer 314.
  • the surface emitting laser device 501 can be manufactured only by changing the layout of various masks used in the manufacturing process of the surface emitting laser device 301.
  • FIG. 39 is a plan view showing a surface emitting laser device 511 according to the eighteenth embodiment of the present invention.
  • FIG. 40 is an enlarged view of the area XL shown in FIG.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • surface emitting laser device 511 includes an outer electrode layer 313 having no thick film portion 315. That is, the first main surface electrode layer 309 is formed of the thin film portion 316.
  • the thin film portion 316 includes a first electrode film 412 and a second electrode film 413.
  • the other structure of the surface emitting laser device 511 is the same as the structure of the surface emitting laser device 301.
  • the same effects as the effects described for the surface emitting laser device 301 can be obtained except for the effect of the thick film portion 315.
  • the surface emitting laser device 511 can be manufactured only by changing the layout of various masks used in the manufacturing process of the surface emitting laser device 301.
  • FIG. 41 is a plan view showing a surface emitting laser device 601 according to a nineteenth embodiment of the present invention.
  • FIG. 42 is an enlarged view of the area XLII shown in FIG.
  • FIG. 43 is a sectional view taken along the line XLIII-XLIII shown in FIG.
  • FIG. 44 is a sectional view taken along the line XLIV-XLIV shown in FIG.
  • FIG. 45 is an enlarged view of the area XLV shown in FIG.
  • FIG. 46 is an enlarged view of the area XLVI shown in FIG.
  • FIG. 47 is an enlarged view of the area XLVII shown in FIG.
  • FIG. 48 is an enlarged view of a region XLVIII shown in FIG.
  • surface emitting laser device 601 is a semiconductor laser device called VCSEL (Vertical Cavity Surface Emitting Laser).
  • the surface emitting laser device 601 includes a rectangular parallelepiped chip body 602.
  • the chip main body 602 includes a first main surface 603 on one side, a second main surface 604 on the other side, and side surfaces 605A, 605B, 605C, and 605D connecting the first main surface 603 and the second main surface 604.
  • the first main surface 603 and the second main surface 604 are formed in a quadrangular shape (a rectangular shape in this embodiment) in a plan view (hereinafter, simply referred to as “plan view”) when viewed from the normal direction Z thereof. .
  • the side surfaces 605A to 605D include a first side surface 605A, a second side surface 605B, a third side surface 605C, and a fourth side surface 605D.
  • the first side surface 605A and the third side surface 605C extend along the first direction X, and face the second direction Y intersecting with the first direction X. More specifically, the second direction Y is orthogonal to the first direction X.
  • the first side surface 605A and the third side surface 605C form a long side of the chip body 602.
  • the second side surface 605B and the fourth side surface 605D extend along the second direction Y and face the first direction X.
  • the second side surface 605B and the fourth side surface 605D form short sides of the chip body 602.
  • the side surfaces 605A to 605D extend in a plane along the normal direction Z.
  • the width W1 of the first side surface 605A (third side surface 605C) in plan view may be 200 ⁇ m or more and 2000 ⁇ m or less.
  • the width W1 is 200 ⁇ m to 400 ⁇ m, 400 ⁇ m to 600 ⁇ m, 600 ⁇ m to 800 ⁇ m, 800 ⁇ m to 1000 ⁇ m, 1000 ⁇ m to 1200 ⁇ m, 1200 ⁇ m to 1400 ⁇ m, 1400 ⁇ m to 1600 ⁇ m, 1600 ⁇ m to 1800 ⁇ m, or 1800 ⁇ m to 2000 ⁇ m It may be.
  • the width W1 may be 500 ⁇ m ⁇ 5 ⁇ m.
  • the width W2 of the second side surface 605B (fourth side surface 605D) in plan view may be 200 ⁇ m or more and 1000 ⁇ m or less.
  • the width W2 may be 200 ⁇ m to 300 ⁇ m, 300 ⁇ m to 400 ⁇ m, 400 ⁇ m to 500 ⁇ m, 500 ⁇ m to 600 ⁇ m, 600 ⁇ m to 700 ⁇ m, 700 ⁇ m to 800 ⁇ m, 800 ⁇ m to 900 ⁇ m, or 900 ⁇ m to 1000 ⁇ m.
  • the width W2 may be 340 ⁇ m ⁇ 5 ⁇ m.
  • surface emitting laser device 601 includes a light emitting unit 606 (semiconductor light emitting layer) formed on first main surface 603 and emitting laser light in normal direction Z.
  • the plurality of light emitting units 606 are formed at intervals in the first direction X and the second direction Y in plan view.
  • the plurality of light emitting units 606 may be arranged regularly or irregularly.
  • the plurality of light emitting units 606 are preferably arranged in a staggered, matrix, or radial (concentric) shape in plan view.
  • the plurality of light emitting units 606 are arranged in a staggered manner at intervals from each other in plan view. That is, the plurality of light emitting units 606 are arranged in such a manner that one light emitting unit 606 is located at each of three vertexes of a triangle (an equilateral triangle in this embodiment) in a plan view. More specifically, the plurality of light emitting units 606 are arranged in such a manner that one light emitting unit 606 is located at each of the six vertices of a hexagon (a regular hexagon in this embodiment) in plan view.
  • the plurality of light-emitting portions 606 each have one light-emitting portion 606 located at each of six vertices of a hexagon (a regular hexagon in this embodiment) in plan view, and one light-emitting portion 606 at a central portion of the hexagon.
  • the light emitting units 606 are arranged in such a manner as to be located.
  • the plurality of light emitting units 606 are each formed in a circular shape in plan view.
  • the planar shape of the light emitting unit 606 is arbitrary.
  • the light emitting unit 606 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape in a plan view, or an elliptical shape.
  • the plurality of light emitting units 606 are partitioned by the trenches 607 (grooves).
  • the trench 607 is formed by digging the first main surface 603 toward the second main surface 604.
  • the trench 607 is formed in an annular shape (annular shape in this embodiment) surrounding the light emitting portion 606 in plan view. Specific structures of the light emitting unit 606 and the trench 607 will be described later.
  • the shortest distance L1 between two adjacent light emitting units 606 may be 10 ⁇ m or more and 150 ⁇ m or less.
  • the shortest distance L1 is a distance between the two closest light emitting units 606.
  • the shortest distance L1 may be 10 ⁇ m to 25 ⁇ m, 25 ⁇ m to 50 ⁇ m, 50 ⁇ m to 75 ⁇ m, 75 ⁇ m to 100 ⁇ m, 100 ⁇ m to 125 ⁇ m, or 125 ⁇ m to 150 ⁇ m.
  • the first farthest distance L2 of the plurality of light emitting units 606 is set according to the width W1 of the first side surface 605A (third side surface 605C).
  • the first furthest distance L2 is a distance between the two farthest light emitting units 606 located at both ends in the first direction X.
  • the first longest distance L2 may be 200 ⁇ m or more and 2000 ⁇ m or less.
  • the first longest distance L2 is 200 ⁇ m or more and 400 ⁇ m or less, 400 ⁇ m or more and 600 ⁇ m or less, 600 ⁇ m or more and 800 ⁇ m or less, 800 ⁇ m or more and 1000 ⁇ m or less, 1000 ⁇ m or more and 1200 ⁇ m or less, 1200 ⁇ m or more and 1400 ⁇ m or less, 1400 ⁇ m or more and 1600 ⁇ m or less or 1600 ⁇ m or more and 1800 ⁇ m or It may be 1800 ⁇ m or more and 2000 ⁇ m or less.
  • the second longest distance L3 of the plurality of light emitting units 606 is set according to the width W2 of the second side surface 605B (the fourth side surface 605D).
  • the second furthest distance L3 is a distance between the two farthest light emitting units 606 located at both ends in the second direction Y.
  • the second longest distance L3 may be 200 ⁇ m or more and 1000 ⁇ m or less.
  • the second longest distance L3 is 200 ⁇ m to 300 ⁇ m, 300 ⁇ m to 400 ⁇ m, 400 ⁇ m to 500 ⁇ m, 500 ⁇ m to 600 ⁇ m, 600 ⁇ m to 700 ⁇ m, 700 ⁇ m to 800 ⁇ m, 800 ⁇ m to 900 ⁇ m, or 900 ⁇ m to 1000 ⁇ m. There may be.
  • surface emitting laser device 601 includes an insulating layer 608 formed on first main surface 603.
  • the insulating layer 608 covers the plurality of light emitting units 606 collectively.
  • the insulating layer 608 enters each trench 607 from above the first main surface 603.
  • the insulating layer 608 covers the light emitting portion 606 in each trench 607.
  • the insulating layer 608 is formed at an interval inward from the side surfaces 605A to 605D, and exposes the peripheral portion of the first main surface 603.
  • the periphery of the insulating layer 608 partitions the dicing street DS with the side surfaces 605A to 605D.
  • Dicing street DS extends in a belt shape along the peripheral portion (side surfaces 605A to 605D) of first main surface 603.
  • the dicing street DS is formed in an annular shape (a square annular shape in this embodiment) surrounding the insulating layer 608 in plan view.
  • the width WD of the dicing street DS may be 1 ⁇ m or more and 25 ⁇ m or less.
  • the width WD may be 1 ⁇ m or more and 5 ⁇ m or less, 5 ⁇ m or more and 10 ⁇ m or less, 10 ⁇ m or more and 15 ⁇ m or less, 15 ⁇ m or more and 20 ⁇ m or less, or 20 ⁇ m or more and 25 ⁇ m or less.
  • the width WD is a width in a direction perpendicular to the direction in which the dicing street DS extends in a plan view.
  • the width WD of the dicing street DS may be 1 ⁇ m or more and 25 ⁇ m or less.
  • the width WD may be 1 ⁇ m or more and 5 ⁇ m or less, 5 ⁇ m or more and 10 ⁇ m or less, 10 ⁇ m or more and 15 ⁇ m or less, 15 ⁇ m or more and 20 ⁇ m or less, or 20 ⁇ m or more and 25 ⁇ m or less.
  • the width WD is a width in a direction perpendicular to the direction in which the dicing street DS extends in a plan view.
  • the surface emitting laser device 601 includes a first main surface electrode layer 609 formed on the first main surface 603 and electrically connected to the light emitting unit 606. More specifically, the first main surface electrode layer 609 is formed on the insulating layer 608. The first main surface electrode layer 609 collectively covers the plurality of light emitting units 606. The first main surface electrode layer 609 enters each trench 607 from above the insulating layer 608. The first main surface electrode layer 609 is electrically connected to each light emitting unit 606 in each trench 607.
  • the first main surface electrode layer 609 is formed at an interval inward from the side surfaces 605A to 605D, and exposes the peripheral portion of the first main surface 603.
  • the first main surface electrode layer 609 is further formed at an interval inward from the periphery of the insulating layer 608 to expose the periphery of the insulating layer 608. According to such a structure, the first main surface electrode layer 609 does not need to be physically cut. Thus, cracks in the chip main body 602, the first main surface electrode layer 609, and the like due to the cutting of the first main surface electrode layer 609 can be suppressed. Further, the cutting time can be shortened at the same time as the wear of the dicing blade and the like can be suppressed.
  • the surface emitting laser device 601 includes an external terminal 611 formed on the first main surface electrode layer 609.
  • the external terminals 611 are indicated by hatching.
  • a conductive wire such as a bonding wire is externally connected to the external terminal 611.
  • the external terminal 611 is arranged on the periphery of the first main surface electrode layer 609. In this embodiment, the external terminal 611 is arranged in a region along the first side surface 605A at the periphery of the first main surface electrode layer 609. This can prevent the conducting wire from crossing over the light emitting unit 606, so that light can be appropriately extracted from the first main surface 603.
  • chip main body 602 includes a substrate 620 and a semiconductor laminated structure 621 (semiconductor layer) laminated on substrate 620.
  • the first main surface 603 is formed by the semiconductor multilayer structure 621.
  • the second main surface 604 is formed by the substrate 620.
  • the side surfaces 605A to 605D are formed by the substrate 620 and the semiconductor multilayer structure 621.
  • the substrate 620 includes a compound semiconductor material. More specifically, the substrate 620 includes a single crystal of a compound semiconductor material that forms a tetragonal crystal.
  • the compound semiconductor material may be a III-V semiconductor material.
  • substrate 620 is made of a GaAs single crystal containing an n-type impurity.
  • the n-type impurity concentration of the substrate 620 may be from 1 ⁇ 10 17 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the n-type impurity of the substrate 620 may be silicon.
  • the substrate 620 includes a first substrate main surface 622 on one side and a second substrate main surface 623 on the other side.
  • the second main surface 623 forms a second main surface 604.
  • the first substrate main surface 622 faces the (100) plane of the GaAs single crystal.
  • the first substrate main surface 622 has an off angle inclined at an angle of 0 ° or more and 5 ° or less with respect to the (100) plane of the GaAs single crystal. When the off angle is 0 °, first substrate main surface 622 is formed by the (100) plane of GaAs single crystal.
  • the off angle is typically set to 2 ° (more specifically, a range of 2 ° ⁇ 0.2 °).
  • the thickness TS of the substrate 620 may be not less than 50 ⁇ m and not more than 300 ⁇ m.
  • the thickness TS may be 50 ⁇ m or more and 100 ⁇ m or less, 100 ⁇ m or more and 150 ⁇ m or less, 150 ⁇ m or more and 200 ⁇ m, 200 ⁇ m or more and 250 ⁇ m or less, or 250 ⁇ m or more and 300 ⁇ m or less.
  • the semiconductor stacked structure 621 is formed by growing a compound semiconductor (more specifically, a III-V semiconductor) on the first substrate main surface 622.
  • the semiconductor stacked structure 621 has a stacked structure including a plurality of compound semiconductor layers having the same crystal plane as the first substrate main surface 622.
  • the semiconductor multilayer structure 621 includes an n-type semiconductor layer 624, an active layer 625, and a p-type semiconductor layer 626 stacked in this order from the first substrate main surface 622 side.
  • the n-type semiconductor layer 624, the active layer 625, and the p-type semiconductor layer 626 form a double hetero structure.
  • the n-type semiconductor layer 624 supplies electrons to the active layer 625.
  • the p-type semiconductor layer 626 supplies holes to the active layer 625.
  • the active layer 625 generates light by recombination of electrons and holes.
  • infrared light may be generated.
  • the active layer 625 may generate light having an emission wavelength in the range from 800 nm to 1000 nm.
  • the emission wavelength of the active layer 625 may be 900 nm or more and 950 nm or less.
  • the n-type semiconductor layer 624 includes an n-type buffer layer 627, an n-type light reflection layer 628, and an n-type cladding layer 629 stacked in this order from the first substrate main surface 622 side.
  • the n-type buffer layer 627 includes n-type GaAs.
  • the n-type impurity concentration of the n-type buffer layer 627 may be 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the n-type impurity of the n-type buffer layer 627 may be silicon.
  • the thickness of the n-type buffer layer 627 may be 0.05 ⁇ m or more and 0.2 ⁇ m or less.
  • the thickness of the n-type buffer layer 627 may be 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.15 ⁇ m or less, or 0.15 ⁇ m or more and 0.2 ⁇ m or less.
  • the n-type light reflection layer 628 includes an n-type DBR (Distributed Bragg Reflector) layer.
  • the n-type DBR layer has a refractive index that changes periodically along the normal direction Z, and resonates and reflects a specific wavelength component.
  • the specific wavelength component is a wavelength component of light generated in the active layer 625.
  • the n-type light reflection layer 628 has a laminated structure in which a plurality of Al composition layers including an Al (aluminum) composition are laminated.
  • the plurality of Al composition layers have different refractive indexes from each other.
  • the n-type light reflecting layer 628 includes an n-type high Al composition layer 630 having an Al composition ⁇ and an n-type low Al composition layer 631 having an Al composition ⁇ ( ⁇ ⁇ ) less than the Al composition ⁇ . It has a laminated structure alternately laminated at an arbitrary period.
  • the refractive index of the n-type low Al composition layer 631 is larger than the refractive index of the n-type high Al composition layer 630.
  • the n-type high Al composition layer 630 and the n-type low Al composition layer 631 may be alternately stacked at a period of 1 to 60.
  • the lamination cycle of the n-type high Al composition layer 630 and the n-type low Al composition layer 631 is 1 or more and 10 or less, 10 or more and 20 or less, 20 or more and 30 or less, 30 or more and 40 or less, 40 or more and 50 or less, or 50 or more and 60 or less. It may be as follows.
  • the n-type high Al composition layer 630 may include n-type Al ⁇ Ga (1- ⁇ ) As.
  • the n-type impurity concentration of the n-type high Al composition layer 630 may be 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the n-type impurity of the n-type high Al composition layer 630 may be silicon.
  • Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • Al composition ⁇ is 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, 0.65 or more and 0.7 or less, 0.7 or more and 0.75 or less, It may be 0.75 or more and 0.8 or less, 0.8 or more and 0.85 or less, 0.85 or more and 0.9 or less, or 0.9 or more and 0.95 or less.
  • the n-type low Al composition layer 631 may include n-type Al ⁇ Ga (1- ⁇ ) As.
  • the n-type impurity concentration of the n-type low Al composition layer 631 may be 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the n-type impurity of the n-type low Al composition layer 631 may be silicon.
  • Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • Al composition ⁇ may be 0.05 or more and 0.1 or less, 0.1 or more and 0.15 or less, 0.15 or more and 0.2 or less, or 0.2 or more and 0.25 or less.
  • the thickness of the n-type high Al composition layer 630 may be ⁇ / (4 ⁇ n1) ⁇ .
  • the thickness of the n-type low Al composition layer 631 may be ⁇ / (4 ⁇ n2) ⁇ .
  • ⁇ is the wavelength of light generated in the active layer 625.
  • n1 is the refractive index of the n-type high Al composition layer 630.
  • n2 is the refractive index of the n-type low Al composition layer 631.
  • the thickness of the ⁇ n-type high Al composition layer 630 may be not less than 500 ° and not more than 900 °.
  • the thickness of the n-type high Al composition layer 630 may be 500 to 600, 600 to 700, 700 to 800, or 800 to 900.
  • the thickness of the ⁇ n-type low Al composition layer 631 may be not less than 400 and not more than 800 ⁇ .
  • the thickness of the n-type low Al composition layer 631 may be 400 to 500, 500 to 600, 600 to 700, or 700 to 800.
  • the thickness of the n-type low Al composition layer 631 may be equal to or less than the thickness of the n-type high Al composition layer 630.
  • the thickness of the n-type low Al composition layer 631 may be less than the thickness of the n-type high Al composition layer 630.
  • the n-type cladding layer 629 includes n-type Al ⁇ Ga (1- ⁇ ) As.
  • the n-type impurity concentration of the n-type cladding layer 629 may be 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the n-type impurity of the n-type cladding layer 629 may be silicon.
  • the n-type cladding layer 629 may be undoped (undoped).
  • the Al composition ⁇ of the n-type cladding layer 629 may exceed the Al composition ⁇ of the n-type low Al composition layer 631 and be less than the Al composition ⁇ of the n-type high Al composition layer 630 ( ⁇ ⁇ ⁇ ). .
  • Al composition ⁇ of n-type cladding layer 629 may be 0.2 or more and 0.7 or less.
  • Al composition ⁇ is 0.2 to 0.25, 0.25 to 0.3, 0.3 to 0.35, 0.35 to 0.4, 0.4 to 0.45, 0.45 or more and 0.5 or less, 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, or 0.65 or more and 0.7 or less Good.
  • the thickness of the n-type cladding layer 629 may be 0.05 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness of the n-type cladding layer 629 is 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.2 ⁇ m or less, 0.2 ⁇ m or more and 0.3 ⁇ m or less, 0.3 ⁇ m or more and 0.4 ⁇ m or less, or 0.1 ⁇ m or less. It may be 4 ⁇ m or more and 0.5 ⁇ m or less.
  • the active layer 625 may have a quantum well structure (QW) including a quantum well layer and a barrier layer.
  • QW quantum well structure
  • the active layer 625 has an MQW (Multi Quantum Well) structure in which quantum well layers and barrier layers are alternately stacked at an arbitrary period.
  • the quantum well layers and the barrier layers may be alternately stacked at a period of 1 to 50.
  • the stacking period of the quantum well layer and the barrier layer may be 1 or more and 10 or less, 10 or more and 20 or less, 20 or more and 30 or less, 30 or more and 40 or less, or 40 or more and 50 or less.
  • the quantum well layer may contain GaAs.
  • the quantum well layer may be undoped.
  • the thickness of the quantum well layer may be not less than 10 ° and not more than 200 °.
  • the thickness of the quantum well layer may be between 10 ° and 50 °, between 50 ° and 100 °, between 100 ° and 150 °, or between 150 ° and 200 °.
  • the barrier layer has a band gap larger than the band gap of the quantum well layer.
  • the barrier layer may include Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.15 or more and 0.5 or less.
  • Al composition ⁇ is 0.15 or more and 0.2 or less, 0.2 or more and 0.25 or less, 0.25 or more and 0.3 or less, 0.3 or more and 0.35 or less, 0.35 or more and 0.4 or less, It may be 0.4 or more and 0.45 or less, or 0.45 or more and 0.5 or less.
  • the thickness of the barrier layer may be 10 ° or more and 200 ° or less.
  • the thickness of the barrier layer may be between 10 ° and 50 °, between 50 ° and 100 °, between 100 ° and 150 °, or between 150 ° and 200 °.
  • the total thickness TA of the active layer 625 may be not less than 200 and not more than 1600.
  • the total thickness TA may be 200 to 400, 400 to 600, 600 to 800, 800 to 1000, 1000 to 1200, 1200 to 1400, or 1400 to 1600.
  • the lowermost layer and the uppermost layer of the active layer 625 may be formed by barrier layers, respectively.
  • the thickness of the two barrier layers forming the lowermost and uppermost layers of the active layer 625 may exceed the thickness of one or more barrier layers forming the intermediate layer in the active layer 625.
  • the p-type semiconductor layer 626 includes a p-type cladding layer 632, a p-type light reflection layer 633, and a p-type contact layer 634 stacked in this order from the active layer 625 side.
  • the p-type cladding layer 632 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type cladding layer 632 may be 1 ⁇ 10 17 cm ⁇ 3 or more and 5 ⁇ 10 18 cm ⁇ 3 or less.
  • the p-type impurity of the p-type cladding layer 632 may be carbon.
  • Al composition ⁇ may be 0.2 or more and 0.7 or less.
  • Al composition ⁇ is 0.2 to 0.25, 0.25 to 0.3, 0.3 to 0.35, 0.35 to 0.4, 0.4 to 0.45, It may be 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, or 0.65 or more and 0.7 or less.
  • the thickness of the p-type cladding layer 632 may be 0.05 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness of the p-type cladding layer 632 is 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.2 ⁇ m or less, 0.2 ⁇ m or more and 0.3 ⁇ m or less, 0.3 ⁇ m or more and 0.4 ⁇ m or less, or 0.1 ⁇ m or less. It may be 4 ⁇ m or more and 0.5 ⁇ m or less.
  • the p-type light reflection layer 633 includes a p-type DBR (Distributed Bragg Reflector) layer.
  • the p-type DBR layer has a refractive index that changes periodically in the normal direction Z, and reflects a specific wavelength component resonantly.
  • the specific wavelength component is a wavelength component of light generated in the active layer 625.
  • the p-type light reflection layer 633 has a laminated structure in which a plurality of Al composition layers including an Al (aluminum) composition are laminated.
  • the plurality of Al composition layers have different refractive indexes from each other.
  • the p-type light reflecting layer 633 includes a p-type high Al composition layer 635 having an Al composition ⁇ and a p-type low Al composition layer 636 having an Al composition ⁇ ( ⁇ ⁇ ) less than the Al composition ⁇ . It has a laminated structure alternately laminated at an arbitrary period.
  • the refractive index of the p-type low Al composition layer 636 is larger than the refractive index of the p-type high Al composition layer 635.
  • the p-type high Al composition layer 635 and the p-type low Al composition layer 636 may be alternately stacked at a period of 1 to 60.
  • the lamination cycle of the p-type high Al composition layer 635 and the p-type low Al composition layer 636 is 1 or more and 10 or less, 10 or more and 20 or less, 20 or more and 30 or less, 30 or more and 40 or less, 40 or more and 50 or less, or 50 or more and 60 or less. It may be as follows.
  • p-type high-Al-composition layer 635 may include a p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type high Al composition layer 635 may be not less than 1 ⁇ 10 18 cm ⁇ 3 and not more than 1 ⁇ 10 19 cm ⁇ 3 .
  • the p-type impurity of the p-type high Al composition layer 635 may be carbon.
  • the ⁇ Al composition ⁇ may exceed the Al composition ⁇ of the p-type cladding layer 632 ( ⁇ ⁇ ).
  • Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • Al composition ⁇ is 0.5 or more and 0.55 or less, 0.55 or more and 0.6 or less, 0.6 or more and 0.65 or less, 0.65 or more and 0.7 or less, 0.7 or more and 0.75 or less, It may be 0.75 or more and 0.8 or less, 0.8 or more and 0.85 or less, 0.85 or more and 0.9 or less, or 0.9 or more and 0.95 or less.
  • the p-type low Al composition layer 636 may include p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type low Al composition layer 636 may be 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the p-type impurity of the p-type low Al composition layer 636 may be carbon.
  • the Al composition ⁇ may be less than the Al composition ⁇ of the p-type cladding layer 632 ( ⁇ ⁇ ⁇ ).
  • Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • the Al composition ⁇ may be 0.05 or more and 0.1 or less, 0.1 or more and 0.15 or less, 0.15 or more and 0.2 or less, or 0.2 or more and 0.25 or less.
  • the thickness of the p-type high Al composition layer 635 may be ⁇ / (4 ⁇ n3) ⁇ .
  • the thickness of the p-type low Al composition layer 636 may be ⁇ / (4 ⁇ n4) ⁇ .
  • ⁇ is the wavelength of light generated in the active layer 625.
  • n3 is the refractive index of the p-type high Al composition layer 635.
  • n4 is the refractive index of the p-type low Al composition layer 636.
  • the thickness of the p-type high Al composition layer 635 may be not less than 500 and not more than 900.
  • the thickness of the p-type high Al composition layer 635 may be 500 to 600, 600 to 700, 700 to 800, or 800 to 900.
  • the thickness of the p-type low-Al composition layer 636 may be not less than 400 and not more than 800.
  • the thickness of the p-type low Al composition layer 636 may be 400 to 500, 500 to 600, 600 to 700, or 700 to 800.
  • the thickness of the p-type low Al composition layer 636 may be equal to or less than the thickness of the p-type high Al composition layer 635.
  • the thickness of the p-type low Al composition layer 636 may be less than the thickness of the p-type high Al composition layer 635.
  • the p-type contact layer 634 forms the first main surface 603 of the chip main body 602.
  • the p-type contact layer 634 includes p-type GaAs. It is preferable that the p-type impurity concentration of the p-type contact layer 634 exceeds the p-type impurity concentration of the p-type light reflection layer 633.
  • the p-type impurity concentration of the p-type contact layer 634 may be 1 ⁇ 10 19 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the p-type impurity of the p-type contact layer 634 may be carbon.
  • the thickness of the p-type contact layer 634 may be not less than 0.02 ⁇ m and not more than 0.2 ⁇ m.
  • the thickness of the p-type contact layer 634 is 0.02 ⁇ m or more and 0.05 ⁇ m or less, 0.05 ⁇ m or more and 0.1 ⁇ m or less, 0.1 ⁇ m or more and 0.15 ⁇ m or less, or 0.15 ⁇ m or more and 0.2 ⁇ m or less. Is also good.
  • a plurality of light emitting units 606 are formed in semiconductor laminated structure 621.
  • Each light emitting unit 606 has a plate-shaped mesa structure 641 partitioned by a trench 607.
  • the trench 607 is formed on the main surface of the semiconductor multilayer structure 621 (the first main surface 603 of the chip body 602).
  • the trench 607 penetrates through the p-type contact layer 634, the p-type light reflection layer 633, and the active layer 625 to expose the n-type semiconductor layer 624.
  • the trench 607 penetrates the n-type cladding layer 629 in the n-type semiconductor layer 624 to expose the n-type light reflecting layer 628.
  • the trench 607 is formed in a ring shape surrounding the light emitting unit 606 in plan view.
  • the trench 607 is formed in a tapered shape (a tapered shape) in which the opening area on the first main surface 603 side is larger than the opening area on the bottom wall side in cross-sectional view.
  • the trench 607 has an inner peripheral wall 642, an outer peripheral wall 643, and a bottom wall 644 connecting the inner peripheral wall 642 and the outer peripheral wall 643.
  • the inner peripheral wall 642 and the outer peripheral wall 643 expose a part of the n-type semiconductor layer 624 and the p-type semiconductor layer 626.
  • a part of the n-type semiconductor layer 624 is a part of the n-type light reflection layer 628 and the n-type cladding layer 629.
  • the bottom wall 644 exposes the n-type light reflection layer 628.
  • the inner peripheral wall 642 partitions the mesa structure 641 (light emitting unit 606). That is, in this embodiment, the inner peripheral wall 642 is formed in a circular shape in plan view.
  • the planar shape of the inner peripheral wall 642 is arbitrary, and is adjusted according to the planar shape of the mesa structure 641 (light emitting portion 606).
  • the inner peripheral wall 642 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in plan view.
  • the outer peripheral wall 643 surrounds the inner peripheral wall 642 (the light emitting unit 606) at a distance from the inner peripheral wall 642.
  • the outer peripheral wall 643 is formed in a circular shape in plan view.
  • the planar shape of the outer peripheral wall 643 is arbitrary.
  • the outer peripheral wall 643 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape, or an elliptical shape in plan view.
  • Bottom wall 644 may be formed parallel to first main surface 603.
  • the bottom wall 644 is formed in an annular shape (annular shape in this embodiment) surrounding the light emitting unit 606 (mesa structure 641) in plan view.
  • the planar shape of the bottom wall 644 may be formed in a polygonal ring such as a triangular ring, a quadrangular ring, or a hexagonal ring, or an elliptical ring according to the planar shape of the inner peripheral wall 642 and the planar shape of the outer peripheral wall 643.
  • Each mesa structure 641 includes a top 645, a base 646, and sidewalls 647 connecting the top 645 and the base 646.
  • Top 645 extends parallel to first main surface 603.
  • the top 645 is formed by a part of the first main surface 603 in this embodiment. That is, the top 645 is formed by the p-type semiconductor layer 626. More specifically, the top 645 is formed by the p-type contact layer 634.
  • the top 645 is defined by the inner peripheral wall 642 of the trench 607.
  • the top 645 is formed in a circular shape in plan view.
  • the planar shape of the top 645 is arbitrary.
  • the top portion 645 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, a hexagonal shape, or an elliptical shape in plan view according to the planar shape of the inner peripheral wall 642.
  • the width WM of the top 645 may be 10 ⁇ m or more and 40 ⁇ m or less.
  • the width WM may be 10 ⁇ m to 15 ⁇ m, 15 ⁇ m to 20 ⁇ m, 20 ⁇ m to 25 ⁇ m, 25 ⁇ m to 30 ⁇ m, 30 ⁇ m to 35 ⁇ m, or 35 ⁇ m to 40 ⁇ m.
  • the base 646 is formed by the n-type semiconductor layer 624.
  • the base 646 is formed by the n-type light reflecting layer 628 in this embodiment.
  • the base 646 is defined by the inner peripheral wall 642 of the trench 607.
  • the base 646 is a connection part that connects the bottom wall 644 of the trench 607 and the side wall 647 of the mesa structure 641.
  • the base 646 is formed in a circular shape in plan view.
  • the planar shape of the base 646 is arbitrary.
  • the base portion 646 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, a hexagonal shape, or an elliptical shape in plan view according to the planar shape of the top portion 645.
  • the plane area of the base 646 exceeds the plane area of the top 645.
  • each mesa structure 641 is formed in a frustum shape.
  • each mesa structure 641 is formed in a truncated cone shape.
  • Each mesa structure 641 is formed in a truncated pyramid shape such as a truncated triangular pyramid shape, a truncated pyramid shape, or a truncated hexagonal pyramid shape, or an elliptical truncated pyramid shape according to the planar shape of the top 645 and the base 646. Is also good.
  • the angle ⁇ M (absolute value) formed between the side wall 647 and the top 645 may be 90 ° or more and 170 ° or less.
  • the angle ⁇ M is an angle formed by a line connecting the peripheral point of the top 645 and the peripheral point of the base 646 with the top 645 in the mesa structure 641 in a sectional view.
  • the angle ⁇ M is from 90 ° to 100 °, from 100 ° to 110 °, from 110 ° to 120 °, from 120 ° to 130 °, from 130 ° to 140 °, from 140 ° to 150 °, from 150 ° to 160. ° or less, or 160 ° or more and 170 ° or less.
  • the thickness TM of the mesa structure 641 may be 1 ⁇ m or more and 10 ⁇ m or less.
  • the thickness TM may be 1 ⁇ m or more and 2 ⁇ m or less, 2 ⁇ m or more and 4 ⁇ m or less, 4 ⁇ m or more and 6 ⁇ m or less, 6 ⁇ m or more and 8 ⁇ m or less, or 8 ⁇ m or more and 10 ⁇ m or less.
  • the thickness TM is a distance along the normal direction Z between the top 645 and the base 646.
  • surface emitting laser device 601 includes a current confinement layer 651 interposed in an arbitrary region between top 645 and active layer 625 in p-type semiconductor layer 626 of each mesa structure 641. Including.
  • the current confinement layer 651 constricts the current supplied to the active layer 625.
  • the current confinement layer 651 be interposed between the active layer 625 and the p-type light reflection layer 633.
  • the current confinement layer 651 is interposed in a region between the p-type cladding layer 632 and the p-type light reflection layer 633.
  • the current confinement layer 651 is exposed from the side wall 647 of the mesa structure 641.
  • the current confinement layer 651 may be interposed inside the p-type cladding layer 632.
  • the current confinement layer 651 may be interposed in a region between a plurality (for example, two) of the p-type cladding layers 632. That is, another p-type cladding layer 632 may be formed in a region between the current confinement layer 651 and the p-type light reflection layer 633.
  • the structure of another p-type cladding layer 632 is the same as that of the p-type cladding layer 632 formed in the region between the active layer 625 and the current confinement layer 651, and a detailed description thereof will be omitted.
  • the thickness TC of the current confinement layer 651 may be 0.01 ⁇ m or more and 0.1 ⁇ m or less.
  • the thickness TC is 0.01 ⁇ m to 0.02 ⁇ m, 0.02 ⁇ m to 0.04 ⁇ m, 0.04 ⁇ m to 0.06 ⁇ m, 0.06 ⁇ m to 0.08 ⁇ m, or 0.08 ⁇ m to 0.1 ⁇ m It may be as follows.
  • the current confinement layer 651 includes a p-type current passage layer 652 and a current confinement insulating layer 653.
  • the p-type current passing layer 652 is formed in a region inside the mesa structure 641. More specifically, the p-type current passing layer 652 is formed at the center of the mesa structure 641 in plan view.
  • the p-type current passing layer 652 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • the p-type impurity concentration of the p-type current passing layer 652 may be not less than 1 ⁇ 10 18 cm ⁇ 3 and not more than 1 ⁇ 10 20 cm ⁇ 3 .
  • the p-type impurity of the p-type current passing layer 652 may be carbon.
  • Al composition ⁇ exceeds Al composition ⁇ of p-type cladding layer 632 ( ⁇ ⁇ ).
  • the Al composition ⁇ exceeds the Al composition ⁇ of the p-type high Al composition layer 635 of the p-type light reflection layer 633 ( ⁇ ⁇ ).
  • Al composition ⁇ may be 0.9 or more and 1.0 or less.
  • Al composition ⁇ may be 0.9 or more and 0.95 or less, or 0.95 or more and 1.0 or less.
  • Al composition ⁇ may be less than 1.0.
  • the maximum width TP of the p-type current passage layer 652 in a plan view may be 1 ⁇ m or more and 15 ⁇ m or less.
  • the maximum width TP may be 1 ⁇ m to 3 ⁇ m, 3 ⁇ m to 5 ⁇ m, 5 ⁇ m to 7 ⁇ m, 7 ⁇ m to 9 ⁇ m, 9 ⁇ m to 11 ⁇ m, 11 ⁇ m to 13 ⁇ m, or 13 ⁇ m to 15 ⁇ m.
  • the current confinement insulating layer 653 is formed on the side of the side wall 647 of the mesa structure 641 with respect to the p-type current passing layer 652.
  • the current confinement insulating layer 653 is formed in an annular shape (annular shape in this embodiment) surrounding the p-type current passing layer 652 in plan view.
  • the current confinement insulating layer 653 is formed of an Al oxide layer containing Al (aluminum). More specifically, the current confinement insulating layer 653 is formed by oxidizing a part of the p-type current passage layer 652 from the side wall 647 side of the mesa structure 641. That is, the current confinement insulating layer 653 contains Ga (gallium) and As (arsenic) in the Al oxide.
  • Each mesa structure 641 narrows a current supplied from the external terminal 611 to the semiconductor multilayer structure 621. Therefore, a current having a relatively high current density flows through n-type semiconductor layer 624, active layer 625 and p-type semiconductor layer 626 inside mesa structure 641. Thereby, the luminous efficiency of light generated in the active layer 625 is increased.
  • the current density of the mesa structure 641 is inversely proportional to the size of the mesa structure 641. That is, as the size of the mesa structure 641 is smaller, the current confinement effect increases, so that the current density of the mesa structure 641 increases. On the other hand, as the size of the mesa structure 641 is larger, the current confinement effect is reduced, so that the current density of the mesa structure 641 is reduced.
  • each mesa structure 641 further flows into the p-type current passage layer 652 bypassing the current confinement insulating layer 653.
  • the density of the current supplied to active layer 625 via p-type current passing layer 652 is increased.
  • a region of the active layer 625 facing the p-type current passing layer 652 in the normal direction Z is a light emitting region 654.
  • each active layer 625 Light generated in each active layer 625 is amplified by resonance while reciprocating between the n-type light reflection layer 628 and the p-type light reflection layer 633 in the mesa structure 641 along the normal direction Z.
  • the amplified light is extracted from the top 645 of each mesa structure 641 as laser light.
  • a layer corresponding to the current confinement layer 651 is also formed on the semiconductor laminated structure 621 outside the mesa structure 641 exposed from the outer peripheral wall 643 of the trench 607.
  • the layer corresponding to the current confinement layer 651 outside the mesa structure 641 has substantially the same structure as the current confinement layer 651 in the mesa structure 641 except that the current confinement function does not occur.
  • the description of the current confinement layer 651 is applied mutatis mutandis, except that the function of the current confinement does not occur.
  • the layers corresponding to the current confinement layer 651 outside the mesa structure 641 are denoted by the same reference numerals as those of the current confinement layer 651, and description thereof is omitted.
  • each mesa structure 641 includes an uneven structure (Uneven structure) 661.
  • the concavo-convex structure 661 includes a concavo-convex protuberance in the tangential direction of the top 645.
  • the tangential direction is a direction parallel to the top 645 of the mesa structure 641, and includes the first direction X and the second direction Y.
  • the unevenness of the uneven structure 661 is formed continuously along the normal direction Z of the top 645.
  • the uneven structure 661 includes a base region 662 on the base 646 side of the mesa structure 641 and a top region 663 on the top 645 side of the mesa structure 641.
  • the base side region 662 is formed in an exposed portion of the n-type semiconductor layer 624.
  • the top side region 663 is formed in an exposed portion of the p-type semiconductor layer 626.
  • the surface area SP of the p-type semiconductor layer 626 exposed from the side wall 647 is preferably equal to or larger than the surface area SN of the n-type semiconductor layer 624 exposed from the side wall 647 (SN ⁇ SP). More preferably, the surface area SP exceeds the surface area SN (SN ⁇ SP). That is, the surface area ST of the top region 663 is preferably equal to or larger than the surface area SB of the base region 662 (SB ⁇ ST). More preferably, the surface area ST exceeds the surface area SB (SB ⁇ ST).
  • the base side region 662 is defined by an exposed portion of the n-type light reflection layer 628 exposed from the side wall 647 of the mesa structure 641.
  • the exposed portion of the n-type cladding layer 629 exposed from the side wall 647 of the mesa structure 641 also defines a part of the base region 662.
  • the top side region 663 is defined by an exposed portion of the p-type light reflecting layer 633 exposed from the side wall 647 of the mesa structure 641.
  • the exposed portion of the p-type contact layer 634 exposed from the side wall 647 of the mesa structure 641 also defines a part of the top region 663.
  • the exposed portion of the current confinement layer 651 (current confinement insulating layer 653) exposed from the side wall 647 of the mesa structure 641 also defines a part of the top region 663.
  • the base side region 662 includes a plurality of recesses 664 and a plurality of protrusions 665.
  • the base side region 662 includes a portion in which a plurality of recesses 664 and a plurality of protrusions 665 are alternately formed from the top 645 side to the base 646 side.
  • the top region 663 includes a plurality of recesses 664 and a plurality of protrusions 665, similarly to the base region 662.
  • the top region 663 includes a portion in which a plurality of recesses 664 and a plurality of protrusions 665 are alternately formed from the top 645 side to the base 646 side.
  • the recess 664 is a portion that is recessed toward the inside of the mesa structure 641 with respect to the protrusion 665 in the tangential direction of the top 645. That is, the protruding portion 665 is a portion protruding toward the outside of the mesa structure 641 with respect to the recessed portion 664 in the tangential direction of the top portion 645.
  • Each recess 664 is defined as a region between a plurality of protrusions 665 adjacent in the normal direction Z. More specifically, each recess 664 is formed in an inner region of the mesa structure 641 with respect to the apexes of two protrusions 665 adjacent in the normal direction Z.
  • each of the recesses 664 is positioned more inward of the mesa structure 641 than the protrusion line LP. Including the part to be.
  • the protruding portion line LP is indicated by a two-dot chain line. The entirety of each recess 664 may be located inside the mesa structure 641 with respect to the protrusion line LP.
  • the one or more recesses 664 may have a curved surface that is concave toward the inside of the mesa structure 641.
  • the one or more recesses 664 may have an inclined surface inclined at an angle ⁇ RC different from or equal to the angle ⁇ M of the mesa structure 641.
  • 46 and 47 show, as an example, a plurality of recesses 664 having a concave curved surface and one recess 664 having an inclined surface.
  • the angle ⁇ RC (absolute value) of the recess 664 may be 60 ° or more and 170 ° or less.
  • the angle ⁇ RC is an angle formed by the inclined surface of the recess 664 with respect to the top 645 in the mesa structure 641 with reference to the top 645 of the mesa structure 641.
  • the angle ⁇ RC is from 60 ° to 70 °, from 70 ° to 80 °, from 80 ° to 90 °, from 90 ° to 100 °, from 100 ° to 110 °, from 110 ° to 120 °, from 120 ° to 130. ° or less, 130 ° or more and 140 ° or less, 140 ° or more and 150 ° or less, 150 ° or more and 160 ° or less, or 160 ° or more and 170 ° or less.
  • Each recess 664 is linearly formed on the side wall 647 along a direction parallel to the top 645.
  • each recess 664 is formed in an annular shape (in this embodiment, an annular shape) surrounding the mesa structure 641 on the side wall 647.
  • the plurality of recesses 664 are formed at intervals in a direction away from the top 645 following the inclination of the side wall 647 in plan view.
  • the plurality of recesses 664 are formed radially (concentrically) with the top 645 as a reference.
  • Each recess 664 may be formed in a polygonal ring such as a triangular ring, a square ring, or a hexagonal ring, or an elliptical ring according to the planar shape of the mesa structure 641.
  • the pitch between two recessed portions 664 adjacent in the normal direction Z may be not less than 500 ° and not more than 900 °.
  • the pitch between two adjacent recesses 664 may be between 500 ° and 600 °, between 600 ° and 700 °, between 700 ° and 800 °, or between 800 ° and 900 °.
  • the one or more protrusions 665 may have a curved surface protruding outward from the mesa structure 641.
  • One or more protrusions 665 may have an inclined surface inclined at an angle ⁇ PR different from or equal to angle ⁇ M of mesa structure 641.
  • One or more protrusions 665 may have an inclined surface inclined at an angle ⁇ PR different from or equal to angle ⁇ RC of recess 664.
  • 46 and 47 show, as an example, a plurality of protrusions 665 having a convex curved surface and one protrusion 665 having an inclined surface.
  • the angle ⁇ PR (absolute value) of the protrusion 665 may be not less than 60 ° and not more than 170 °.
  • the angle ⁇ PR is an angle formed by the inclined surface of the protrusion 665 with respect to the top 645 in the mesa structure 641 with reference to the top 645 of the mesa structure 641.
  • the angle ⁇ PR is from 60 ° to 70 °, from 70 ° to 80 °, from 80 ° to 90 °, from 90 ° to 100 °, from 100 ° to 110 °, from 110 ° to 120 °, from 120 ° to 130 °. ° or less, 130 ° or more and 140 ° or less, 140 ° or more and 150 ° or less, 150 ° or more and 160 ° or less, or 160 ° or more and 170 ° or less.
  • Each protruding portion 665 is formed in a line shape on the side wall 647 along a direction parallel to the top portion 645.
  • each protrusion 665 is formed in an annular shape (in this embodiment, an annular shape) surrounding the mesa structure 641 on the side wall 647.
  • the plurality of protrusions 665 are formed at intervals in a direction away from the top 645 according to the inclination of the side wall 647 in a plan view.
  • the plurality of protrusions 665 are formed radially (concentrically) with the top 645 as a reference.
  • Each protruding portion 665 may be formed in a polygonal ring such as a triangular ring, a quadrangular ring or a hexagonal ring, or an elliptical ring according to the planar shape of the mesa structure 641.
  • the pitch between two protrusions 665 adjacent in the normal direction Z may be not less than 500 ° and not more than 900 °.
  • the pitch between two adjacent protrusions 665 may be 500 ° or more and 600 ° or less, 600 ° or more and 700 ° or less, 700 ° or more and 800 ° or less, or 800 ° or more and 900 ° or less.
  • surface emitting laser device 601 includes a sidewall insulating layer 680 formed on the surface layer of sidewall 647 of each mesa structure 641.
  • the side wall insulating layer 680 is exposed from the side wall 647.
  • the sidewall insulating layer 680 extends along the sidewall 647 in the region between the top 645 and the base 646. That is, the side wall 647 of each mesa structure 641 includes a portion formed by the side wall insulating layer 680.
  • the sidewall insulating layer 680 faces the current confinement insulating layer 653 in plan view.
  • the sidewall insulating layer 680 exposes the p-type current passage layer 652 in a plan view. More specifically, the sidewall insulating layer 680 faces a region between one end and the other end of the current confinement insulating layer 653 in the tangential direction of the top 645.
  • the sidewall insulating layer 680 partitions the uneven structure 661 of the sidewall 647. More specifically, sidewall insulating layer 680 includes a first portion 681 and a second portion 682 whose tangential lengths are different from each other in cross-sectional view.
  • the first portion 681 of the sidewall insulating layer 680 extends tangentially from the sidewall 647 of the mesa structure 641 toward the inner region.
  • the first portion 681 has an outer end exposed from the side wall 647 of the mesa structure 641 and an inner end located inside the mesa structure 641.
  • the second portion 682 of the side wall insulating layer 680 extends tangentially from the side wall 647 of the mesa structure 641 toward the inner region.
  • the second portion 682 has an outer end exposed from the side wall 647 of the mesa structure 641 and an inner end located inside the mesa structure 641.
  • the inner end of the second portion 682 is located closer to the side wall 647 of the mesa structure 641 than the inner end of the first portion 681.
  • the first portion 681 has a first length LP1 in the tangential direction.
  • the second portion 682 has a second length LP2 in the tangential direction.
  • the second length LP2 is less than the first length LP1 (LP2 ⁇ LP1).
  • the first length LP1 may be 0.5 ⁇ m or more and 5.0 ⁇ m or less.
  • the first length LP1 is 0.5 ⁇ m or more and 1.0 ⁇ m or less, 1.0 ⁇ m or more and 2.0 ⁇ m or less, 2.0 ⁇ m or more and 3.0 ⁇ m or less, 3.0 ⁇ m or more and 4.0 ⁇ m or less, or 4.0 ⁇ m or more and 5 ⁇ m or less. 0.0 ⁇ m or less.
  • the second length LP2 may be more than 0 ⁇ m and 1.0 ⁇ m or less.
  • the second length LP2 is more than 0 ⁇ m and 0.02 ⁇ m or less, 0.02 ⁇ m or more and 0.04 ⁇ m or less, 0.04 ⁇ m or more and 0.06 ⁇ m or less, 0.06 ⁇ m or more and 0.08 ⁇ m or less, or 0.08 ⁇ m or more and 1 ⁇ m or less. It may be as follows.
  • the second length LP2 may be 0 ⁇ m. That is, the sidewall insulating layer 680 which does not have a part or the whole of the plurality of second portions 682 may be formed.
  • the first portion 681 and the second portion 682 are formed alternately along the normal direction Z. Thereby, the side wall insulating layer 680 is formed in a comb shape in a sectional view.
  • the uneven structure 661 is defined by the first portion 681 and the second portion 682 of the sidewall insulating layer 680. More specifically, each recess 664 of the concavo-convex structure 661 is partitioned by the first portion 681. Further, each protruding portion 665 of the uneven structure 661 is partitioned by the second portion 682.
  • the base side region 662 of the uneven structure 661 is partitioned by the n-type semiconductor layer 624.
  • the top side region 663 of the uneven structure 661 is partitioned by the p-type semiconductor layer 626.
  • the n-type high Al composition layer 630 of the n-type light reflection layer 628 includes a first exposed portion 683 exposed from the side wall 647 of the mesa structure 641.
  • the n-type low Al composition layer 631 of the n-type light reflection layer 628 includes a second exposed portion 684 exposed from the side wall 647 of the mesa structure 641.
  • the n-type cladding layer 629 includes a third exposed portion 685 exposed from the side wall 647 of the mesa structure 641.
  • the first exposed portion 683 of the n-type high Al composition layer 630 includes the first Al oxide layer 686.
  • the first Al oxide layer 686 includes an oxide of the first exposed portion 683.
  • the first Al oxide layer 686 extends in a tangential direction.
  • the first Al oxide layer 686 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the n-type high Al composition layer 630.
  • the second exposed portion 684 of the n-type low Al composition layer 631 includes a second Al oxide layer 687.
  • the second Al oxide layer 687 includes an oxide of the second exposed portion 684.
  • the second Al oxide layer 687 extends in a tangential direction.
  • the second Al oxide layer 687 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the n-type low Al composition layer 631.
  • the third exposed portion 685 of the n-type cladding layer 629 includes a third Al oxide layer 688.
  • the third Al oxide layer 688 includes an oxide of the third exposed portion 685.
  • the third Al oxide layer 688 extends in a tangential direction.
  • the third Al oxide layer 688 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the n-type cladding layer 629.
  • the length of the first Al oxide layer 686 exceeds the length of the second Al oxide layer 687 and the length of the third Al oxide layer 688. This is because the Al composition ⁇ of the n-type high Al composition layer 630 exceeds the Al composition ⁇ of the n-type low Al composition layer 631 and the Al composition ⁇ of the n-type cladding layer 629 ( ⁇ ⁇ ⁇ ). ).
  • the length of the third Al oxide layer 688 exceeds the length of the second Al oxide layer 687. This is because the Al composition ⁇ of the n-type cladding layer 629 exceeds the Al composition ⁇ of the n-type low Al composition layer 631 ( ⁇ ⁇ ).
  • the first Al oxide layers 686 and the second Al oxide layers 687 are alternately formed along the normal direction Z.
  • the first Al oxide layer 686 forms a first portion 681 of the sidewall insulating layer 680.
  • the second Al oxide layer 687 forms the second portion 682 of the sidewall insulating layer 680.
  • the third Al oxide layer 688 forms the second portion 682 of the sidewall insulating layer 680.
  • a region of the sidewall insulating layer 680 located at the n-type semiconductor layer 624 is formed by the first Al oxide layer 686, the second Al oxide layer 687, and the third Al oxide layer 688.
  • the p-type high Al composition layer 635 of the p-type light reflection layer 633 includes a first exposed portion 693 exposed from the side wall 647 of the mesa structure 641.
  • the p-type low Al composition layer 636 of the p-type light reflection layer 633 includes a second exposed portion 694 exposed from the side wall 647 of the mesa structure 641.
  • the p-type cladding layer 632 includes a third exposed portion 695 exposed from the side wall 647 of the mesa structure 641.
  • the first exposed portion 693 of the p-type high Al composition layer 635 includes a first Al oxide layer 696.
  • the first Al oxide layer 696 includes an oxide of the first exposed portion 693.
  • the first Al oxide layer 696 extends in a tangential direction.
  • the first Al oxide layer 696 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the p-type high Al composition layer 635.
  • the second exposed portion 694 of the p-type low Al composition layer 636 includes a second Al oxide layer 697.
  • the second Al oxide layer 697 includes an oxide of the second exposed portion 694.
  • the second Al oxide layer 697 extends in a tangential direction.
  • the second Al oxide layer 697 is formed in a ring shape (annular shape in this embodiment) surrounding the inner region of the p-type low Al composition layer 636.
  • the third exposed portion 695 of the p-type cladding layer 632 includes a third Al oxide layer 698.
  • Third Al oxide layer 698 includes an oxide of third exposed portion 695.
  • the third Al oxide layer 698 extends in a tangential direction.
  • the third Al oxide layer 698 is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner region of the p-type cladding layer 632.
  • the length of the first Al oxide layer 696 exceeds the length of the second Al oxide layer 697 and the length of the third Al oxide layer 698. This is because the Al composition ⁇ of the p-type high Al composition layer 635 exceeds the Al composition ⁇ of the p-type low Al composition layer 636 and the Al composition ⁇ of the p-type cladding layer 632 ( ⁇ ⁇ ). ⁇ ).
  • the length of the third Al oxide layer 698 exceeds the length of the second Al oxide layer 697. This is because the Al composition ⁇ of the p-type cladding layer 632 exceeds the Al composition ⁇ of the p-type low Al composition layer 636 ( ⁇ ⁇ ).
  • the first Al oxide layers 696 and the second Al oxide layers 697 are alternately formed along the normal direction Z.
  • the first Al oxide layer 696 forms the first portion 681 of the sidewall insulating layer 680.
  • the second Al oxide layer 697 forms the second portion 682 of the sidewall insulating layer 680.
  • the third Al oxide layer 698 forms the second portion 682 of the sidewall insulating layer 680.
  • a region located in the p-type semiconductor layer 626 in the sidewall insulating layer 680 is formed by the first Al oxide layer 696, the second Al oxide layer 697, and the third Al oxide layer 698.
  • the base side region 662 of the concave-convex structure 661 is partitioned by the exposed portion of the n-type semiconductor layer 624 exposed from the side wall 647 of the mesa structure 641. More specifically, the base side region 662 includes a first exposed portion 683 of the n-type high Al composition layer 630, a second exposed portion 684 of the n-type low Al composition layer 631, and a third exposed portion 684 of the n-type cladding layer 629. It is partitioned by the exposed part 685.
  • the base-side region 662 includes the first Al oxide layer 686 of the n-type high Al composition layer 630, the second Al oxide layer 687 of the n-type low Al composition layer 631, and the n-type cladding layer 629. It is partitioned by the third Al oxide layer 688.
  • the top side region 663 of the concave-convex structure 661 is defined by the exposed portion of the p-type semiconductor layer 626 exposed from the side wall 647 of the mesa structure 641. More specifically, the top region 663 is formed by a first exposed portion 693 of the p-type high Al composition layer 635, a second exposed portion 694 of the p-type low Al composition layer 636, and a third portion of the p-type cladding layer 632. It is partitioned by the exposed part 695.
  • the top side region 663 includes the first Al oxide layer 696 of the p-type high Al composition layer 635, the second Al oxide layer 697 of the p-type low Al composition layer 636, and the p-type cladding layer 632. It is partitioned by the third Al oxide layer 698.
  • the uneven structure 661 and the sidewall insulating layer 680 are also formed on the outer peripheral wall 643 of the trench 607. I have.
  • the uneven structure 661 and the side wall insulating layer 680 formed on the outer peripheral wall 643 of the trench 607 are substantially the same as the uneven structure 661 and the side wall insulating layer 680 formed on the side wall 647 of the mesa structure 641 (the inner circumferential wall 642 of the trench 607). It has a structure.
  • the description of the uneven structure 661 and the side wall insulating layer 680 formed on the outer peripheral wall 643 of the trench 607 is given. The description is omitted as it is applied mutatis mutandis.
  • insulating layer 608 is formed on the main surface (first main surface 603) of semiconductor multilayer structure 621.
  • the insulating layer 608 includes an insulating material transparent or transparent to the emission wavelength ⁇ of the active layer 625.
  • the insulating layer 608 includes at least one of a silicon nitride (SiN) layer and a silicon oxide (SiO 2 ) layer.
  • the insulating layer 608 may have a single-layer structure including a silicon nitride layer or a silicon oxide layer.
  • the insulating layer 608 may have a stacked structure including a silicon nitride layer and a silicon oxide layer stacked in any order from the first main surface 603 side.
  • the insulating layer 608 has a single-layer structure including a silicon nitride layer.
  • the insulating layer 608 enters the trench 607 from above the first main surface 603 and covers the mesa structure 641.
  • the insulating layer 608 covers the side wall 647 and the top 645 of the mesa structure 641 by filling the uneven structure 661.
  • the insulating layer 608 includes a main surface covering portion 701, an inner wall covering portion 702, and a top covering portion 703.
  • the main surface covering portion 701 covers the first main surface 603.
  • the inner wall covering portion 702 covers the inner wall (the inner peripheral wall 642, the outer peripheral wall 643, and the bottom wall 644) of the trench 607.
  • the top covering portion 703 covers the top 645 of the mesa structure 641.
  • the inner wall covering portion 702 extends in a film shape along the inner wall of the trench 607, and defines a recess space in the trench 607. That is, the inner wall covering portion 702 covers the side wall 647 of the mesa structure 641. The inner wall covering portion 702 is in contact with the side wall insulating layer 680 on the side wall 647 of the mesa structure 641.
  • the inner wall covering portion 702 covers the side wall 647 of the mesa structure 641 by filling the uneven structure 661. More specifically, the inner wall covering portion 702 fills the uneven structure 661 and fills the first exposed portion 683 (first Al oxide layer 686) of the n-type high Al composition layer 630 and the second exposed portion 683 of the n-type low Al composition layer 631. The exposed portion 684 (second Al oxide layer 687) and the third exposed portion 685 (third Al oxide layer 688) of the n-type cladding layer 629 are covered.
  • the inner wall covering portion 702 fills the uneven structure 661 to form a first exposed portion 693 (first Al oxide layer 696) of the p-type high Al composition layer 635 and a second exposed portion 694 of the p-type low Al composition layer 636. (The second Al oxide layer 697) and the third exposed portion 695 (the third Al oxide layer 698) of the p-type cladding layer 632.
  • the inner wall covering portion 702 includes a buried portion 702a that has entered the recess 664 of the uneven structure 661 on the side wall 647 of the mesa structure 641.
  • the buried portion 702a is in contact with the side wall insulating layer 680 in the uneven structure 661.
  • the buried portion 702a forms an anchor structure engaged with the uneven structure 661 of the side wall 647.
  • connection area and adhesion of the insulating layer 608 to the inner peripheral wall 642 of the trench 607 are increased by the uneven structure 661. Accordingly, peeling of the insulating layer 608 starting from the inner peripheral wall 642 of the trench 607 is suppressed, so that the mesa structure 641 (light emitting portion 606) can be appropriately protected by the insulating layer 608.
  • a sidewall insulating layer 680 is formed on the surface of the sidewall 647 of the mesa structure 641. Therefore, the insulating property of the mesa structure 641 against the outside (for example, the first main surface electrode layer 609) is enhanced by the stacked structure of the insulating layer 608 and the sidewall insulating layer 680. Therefore, the current confinement effect of the mesa structure 641 can be appropriately maintained.
  • the inner wall covering portion 702 covers the side wall 647 of the mesa structure 641 by filling the uneven structure 661 on the outer peripheral wall 643 of the trench 607 similarly to the portion covering the inner peripheral wall 642 of the trench 607. are doing.
  • the inner wall covering portion 702 fills the uneven structure 661 on the outer peripheral wall 643 of the trench 607, and forms the first exposed portion 683 (first Al oxide layer 686) of the n-type high Al composition layer 630 and the n-type low Al composition layer 631.
  • the second exposed portion 684 (second Al oxide layer 687) and the third exposed portion 685 (third Al oxide layer 688) of the n-type cladding layer 629 are covered.
  • the inner wall covering portion 702 fills the uneven structure 661 in the outer peripheral wall 643 of the trench 607, and the first exposed portion 693 (first Al oxide layer 696) of the p-type high Al composition layer 635 and the p-type low Al composition layer 636, and the third exposed portion 695 (third Al oxide layer 698) of the p-type cladding layer 632.
  • the inner wall covering portion 702 includes a buried portion 702a that has entered the recessed portion 664 of the uneven structure 661 on the outer peripheral wall 643 of the trench 607.
  • the buried portion 702a is in contact with the side wall insulating layer 680 in the uneven structure 661.
  • the buried portion 702a forms an anchor structure that meshes with the uneven structure 661 of the side wall 647 on the outer peripheral wall 643 of the trench 607.
  • connection area and adhesion of the insulating layer 608 to the outer peripheral wall 643 of the trench 607 are increased by the uneven structure 661. Accordingly, the peeling of the insulating layer 608 starting from the outer peripheral wall 643 of the trench 607 is suppressed, so that the mesa structure 641 (the light emitting portion 606) can be appropriately protected.
  • a sidewall insulating layer 680 is formed on the surface layer of the outer peripheral wall 643 of the trench 607. Therefore, the insulating property of outer peripheral wall 643 of trench 607 against the outside (for example, first main surface electrode layer 609) is enhanced by the laminated structure of insulating layer 608 and sidewall insulating layer 680. Therefore, formation of a leak current path on the outer peripheral wall 643 of the trench 607 can be appropriately suppressed.
  • top covering portion 703 has contact hole 704 for selectively exposing top 645 of mesa structure 641. More specifically, the contact hole 704 exposes the p-type contact layer 634.
  • the contact hole 704 is formed in an annular shape (annular in this embodiment) in plan view.
  • the top covering portion 703 has a relief portion 703a in a region located inside the contact hole 704.
  • the relief portion 703a is surrounded by the contact hole 704.
  • the relief portion 703a includes a recess 705, a first protrusion 706, and a second protrusion 707.
  • the recess 705 is recessed toward the top 645 of the mesa structure 641.
  • the recess 705 is formed in an annular shape (in this embodiment, an annular shape) in plan view.
  • the first protrusion 706 is defined by the recess 705.
  • the first protrusion 706 is surrounded by the recess 705 and is divided into an island shape or a dot shape.
  • the first protrusion 706 is formed in a circular shape in plan view.
  • the first protrusion 706 faces the light emitting region 654 of the active layer 625 in the normal direction Z.
  • the first protrusion 706 faces the p-type current passage layer 652 in the normal direction Z.
  • the second projection 707 is formed due to the recess 705. More specifically, the second protrusion 707 is partitioned into a region between the recess 705 and the contact hole 704.
  • the second projecting portion 707 is divided into an annular shape (in this embodiment, an annular shape) by the recess portion 705 and the contact hole 704.
  • the recess 705 has a first side wall 708 that divides the first protrusion 706, a second side wall 709 that divides the second protrusion 707, and a bottom wall 710 that connects the first side wall 708 and the second side wall 709. are doing.
  • the first side wall 708 has an inclined surface that is inclined downward from the main surface of the top covering portion 703 toward the bottom wall 710.
  • the second side wall 709 has an inclined surface inclined downward from the main surface of the top covering portion 703 toward the bottom wall 710.
  • the recess 705 is formed in a tapered shape in which the opening width on the bottom wall 710 side is smaller than the opening width on the opening side in cross-sectional view.
  • the thickness of the first protrusion 706 is set to (n + 1) ⁇ / 2.
  • the thickness of the second protrusion 707 is set to (n + 1) ⁇ / 2.
  • the thickness of the recess 705 is set to (2n + 1) ⁇ / 4.
  • n is an integer.
  • ⁇ is the wavelength of light generated in the active layer 625.
  • the laser beam emitted from the top 645 is refracted by the first side wall 708 and the second side wall 709 according to Snell's law, and is converged on the first protrusion 706 side. Thereby, the directivity of the laser light is enhanced as compared with the case where the first side wall 708 and the second side wall 709 are vertical surfaces extending in the normal direction Z.
  • first main surface electrode layer 609 is formed in a film shape along insulating layer 608, and defines a recess space in each trench 607.
  • the first main surface electrode layer 609 enters the contact hole 704 from above the top 645 of the mesa structure 641.
  • First main surface electrode layer 609 is electrically connected to p-type contact layer 634 in contact hole 704.
  • the first main surface electrode layer 609 faces the concavo-convex structure 661 with the insulating layer 608 interposed therebetween. More specifically, the first main surface electrode layer 609 faces the base side region 662 and the top side region 663 of the uneven structure 661 with the insulating layer 608 interposed therebetween.
  • the portion of the first main surface electrode layer 609 that covers the top 645 of the mesa structure 641 includes a relief opening 711 that exposes the top cover 703 of the insulating layer 608.
  • the relief opening 711 exposes the relief portion 703a of the insulating layer 608. More specifically, the relief opening 711 exposes a part of the second protrusion 707, the recess 705, and the first protrusion 706.
  • the relief opening 711 is formed in a circular shape in plan view.
  • the planar shape of the relief opening 711 is arbitrary.
  • the relief opening 711 may be formed in a polygonal shape such as a triangular shape, a quadrangular shape, or a hexagonal shape in plan view, or an elliptical shape.
  • the relief opening 711 faces the p-type current passage layer 652 in the normal direction Z.
  • the relief opening 711 faces the light emitting region 654 of the active layer 625 in the normal direction Z.
  • the opening width WO of the relief opening 711 may be 5 ⁇ m or more and 20 ⁇ m or less.
  • the opening width WO may be 5 ⁇ m or more and 10 ⁇ m or less, 10 ⁇ m or more and 15 ⁇ m or less, or 15 ⁇ m or more and 20 ⁇ m or less.
  • the thickness TE1 of the first main surface electrode layer 609 may be 0.05 ⁇ m or more and 0.5 ⁇ m or less.
  • the thickness TE1 is 0.05 ⁇ m to 0.1 ⁇ m, 0.1 ⁇ m to 0.2 ⁇ m, 0.2 ⁇ m to 0.3 ⁇ m, 0.3 ⁇ m to 0.4 ⁇ m, or 0.4 ⁇ m to 0.5 ⁇ m It may be as follows.
  • the first main surface electrode layer 609 has a laminated structure in which a plurality of electrode films are laminated. More specifically, the first main surface electrode layer 609 includes a first electrode film 712 and a second electrode film 713 stacked in this order from the insulating layer 608 side.
  • the first electrode film 712 may include titanium.
  • the second electrode film 713 may include gold.
  • external terminal 611 is formed on first main surface electrode layer 609.
  • the external terminal 611 has a higher thermal conductivity than the thermal conductivity of the semiconductor multilayer structure 621.
  • the external terminal 611 has a thickness TE2 (TE1 ⁇ TE2) equal to or larger than the thickness TE1 of the first main surface electrode layer 609. More specifically, the thickness TE2 exceeds the thickness TE1 (TE1 ⁇ TE2).
  • the external terminal 611 may include gold.
  • the thickness TE2 may be 1.0 ⁇ m or more and 5.0 ⁇ m or less.
  • the thickness TE2 may be 1.0 ⁇ m or more and 2.0 ⁇ m or less, 2.0 ⁇ m or more and 3.0 ⁇ m or less, 3.0 ⁇ m or more and 4.0 ⁇ m or less, or 4.0 ⁇ m or more and 5.0 ⁇ m or less.
  • surface emitting laser device 601 includes a second main surface electrode layer 715 formed on second main surface 604 of chip main body 602 (second main surface 623 of substrate 620). including.
  • the second main surface electrode layer 715 covers the entire area of the second substrate main surface 623.
  • the second main surface electrode layer 715 forms an ohmic contact with the second substrate main surface 623.
  • the second main surface electrode layer 715 has a stacked structure in which a plurality of electrode films are stacked. More specifically, the second main surface electrode layer 715 includes a first electrode film 716, a second electrode film 717, and a third electrode film 718 stacked in this order from the second substrate main surface 623 side.
  • the first electrode film 716 may include a gold germanium alloy.
  • the second electrode film 717 may contain nickel.
  • the third electrode film 718 may include gold.
  • the uneven structure 661 is formed on the side wall 647 of the mesa structure 641. Accordingly, the adhesion of the insulating layer 608 to the side wall 647 of the mesa structure 641 can be improved by increasing the connection area. As a result, peeling of the insulating layer 608 starting from the side wall 647 of the mesa structure 641 can be suppressed, so that the mesa structure 641 (light emitting portion 606) can be appropriately protected by the insulating layer 608.
  • the first main surface electrode layer 609 is formed on the insulating layer 608.
  • stress may be generated in the insulating layer 608 due to the stress generated in the first main surface electrode layer 609.
  • the adhesion of the insulating layer 608 to the mesa structure 641 is increased, so that separation of the insulating layer 608 due to the stress of the first main surface electrode layer 609 can be suppressed.
  • the uneven structure 661 includes the base side region 662 and the top side region 663. Accordingly, even when the first main surface electrode layer 609 covering the top 645 and the base 646 of the mesa structure 641 is formed across the side wall 647 of the mesa structure 641, the first main surface electrode layer 609 is formed. Peeling of the insulating layer 608 due to stress can be appropriately suppressed. Therefore, the insulation of the mesa structure 641 with respect to the first main surface electrode layer 609 can be appropriately improved.
  • the sidewall insulating layer 680 is formed on the surface layer of the sidewall 647 of the mesa structure 641.
  • the side wall insulating layer 680 partitions the uneven structure 661 on the side wall 647 of the mesa structure 641.
  • the insulating layer 608 covers the sidewall insulating layer 680 so as to fill the uneven structure 661. Accordingly, the insulating property of the mesa structure 641 with respect to the first main surface electrode layer 609 can be increased by the stacked structure of the insulating layer 608 and the sidewall insulating layer 680. Therefore, the current confinement effect of the mesa structure 641 can be appropriately maintained.
  • 49A to 49I are views corresponding to FIG. 45 and are views for explaining an example of a method of manufacturing the surface emitting laser device 601 shown in FIG. 41.
  • n-type buffer layer 627 is formed on first substrate main surface 622 of substrate 620.
  • the n-type buffer layer 627 includes n-type GaAs.
  • the n-type buffer layer 627 is formed by an epitaxial growth method.
  • the n-type light reflection layer 628 is formed on the n-type buffer layer 627.
  • the n-type light reflecting layer 628 is formed by alternately stacking the n-type high Al composition layers 630 and the n-type low Al composition layers 631 at an arbitrary period.
  • the n-type high Al composition layer 630 includes n-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • the n-type low Al composition layer 631 contains n-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • the n-type high Al composition layer 630 and the n-type low Al composition layer 631 are formed by an epitaxial growth method.
  • an n-type cladding layer 629 is formed on the n-type light reflecting layer 628.
  • the n-type cladding layer 629 contains n-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ of n-type cladding layer 629 may be 0.2 or more and 0.7 or less.
  • the n-type cladding layer 629 is formed by an epitaxial growth method.
  • active layer 625 is formed on n-type cladding layer 629.
  • the active layer 625 is formed by alternately stacking quantum well layers and barrier layers at an arbitrary period.
  • the quantum well layer contains GaAs.
  • the barrier layer contains Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.15 or more and 0.5 or less.
  • the quantum well layer and the barrier layer are formed by an epitaxial growth method.
  • p-type cladding layer 632 is formed on active layer 625.
  • the p-type cladding layer 632 includes p-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.2 or more and 0.7 or less.
  • the p-type cladding layer 632 is formed by an epitaxial growth method.
  • a p-type base layer 722 serving as a base of the p-type current passing layer 652 and the current confinement insulating layer 653 is formed on the p-type cladding layer 632.
  • the p-type base layer 722 includes p-type Al ⁇ Ga (1- ⁇ ) As. Al composition ⁇ may be 0.9 or more and 1.0 or less.
  • the p-type base layer 722 is formed by an epitaxial growth method.
  • the p-type light reflection layer 633 is formed on the p-type base layer 722.
  • the p-type light reflection layer 633 is formed by alternately stacking the p-type high Al composition layers 635 and the p-type low Al composition layers 636 at an arbitrary period.
  • p-type high-Al-composition layer 635 comprises a p-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.5 or more and 0.95 or less.
  • the p-type low Al composition layer 636 includes p-type Al ⁇ Ga (1- ⁇ ) As.
  • Al composition ⁇ may be 0.05 or more and 0.25 or less.
  • the p-type high Al composition layer 635 and the p-type low Al composition layer 636 are formed by an epitaxial growth method.
  • a p-type contact layer 634 is formed on the p-type light reflection layer 633.
  • the p-type contact layer 634 includes p-type GaAs.
  • the p-type contact layer 634 is formed by an epitaxial growth method.
  • a semiconductor stacked structure 621 including the n-type semiconductor layer 624, the active layer 625, and the p-type semiconductor layer 626 stacked in this order from the first substrate main surface 622 side is formed.
  • a mask 723 having a predetermined pattern is formed on semiconductor multilayer structure 621.
  • the mask 723 has a plurality of openings 724.
  • the plurality of openings 724 respectively expose regions where the trenches 607 are to be formed.
  • unnecessary portions of the semiconductor multilayer structure 621 are removed by an etching method via the mask 723. Unnecessary portions of the semiconductor multilayer structure 621 may be removed by a wet etching method or a dry etching method. In this step, unnecessary portions of the p-type contact layer 634, the p-type light reflection layer 633, the p-type base layer 722, the p-type cladding layer 632, the active layer 625, the n-type cladding layer 629, and the n-type light reflection layer 628 are removed. Each is removed.
  • a plurality of trenches 607 are formed in the semiconductor multilayer structure 621.
  • the plurality of trenches 607 penetrate the p-type contact layer 634, the p-type light reflection layer 633, the p-type cladding layer 632, the active layer 625, and the n-type cladding layer 629 to expose a part of the n-type light reflection layer 628. ing.
  • a plurality of mesa structures 641 are formed in the semiconductor multilayer structure 621. After that, the mask 723 is removed.
  • the n-type high Al composition layer 630 has an etching selectivity different from that of the n-type low Al composition layer 631. Therefore, by appropriately selecting the etchant and the etching time, the n-type high Al composition layer 630 can be removed while the n-type low Al composition layer 631 remains. In addition, by appropriately selecting the etchant and the etching time, the n-type low Al composition layer 631 can be removed while the n-type high Al composition layer 630 remains.
  • the n-type cladding layer 629 has an etching selectivity different from that of the n-type high Al composition layer 630 and the n-type low Al composition layer 631. Therefore, by appropriately selecting the etchant and the etching time, the n-type cladding layer 629 can be removed while the n-type high Al composition layer 630 and the n-type low Al composition layer 631 remain.
  • the p-type high Al composition layer 635 has an etching selectivity different from that of the p-type low Al composition layer 636. Therefore, by appropriately selecting the etchant and the etching time, the p-type high Al composition layer 635 can be removed while the p-type low Al composition layer 636 remains. Further, by appropriately selecting an etching solution, the p-type low Al composition layer 636 can be removed while the p-type high Al composition layer 635 remains.
  • the p-type cladding layer 632 has an etching selectivity different from that of the p-type high Al composition layer 635 and the p-type low Al composition layer 636. Therefore, by appropriately selecting the etching solution and the etching time, the p-type cladding layer 632 can be removed while the p-type high Al composition layer 635 and the p-type low Al composition layer 636 remain.
  • the unevenness structure 661 can be formed on the side wall 647 of the mesa structure 641 by adjusting the processing conditions of the etching method.
  • the mask 723 is removed.
  • sidewall insulating layer 680 is formed in trench 607.
  • the sidewall insulating layer 680 is formed by an oxidation treatment method on the semiconductor stacked structure 621.
  • the oxidation treatment method may be a thermal oxidation treatment method.
  • a portion of the p-type light reflecting layer 633 exposed from the trench 607 is oxidized. Further, a portion of the p-type base layer 722 exposed from the trench 607 is oxidized. Further, a portion of the p-type cladding layer 632 exposed from the trench 607 is oxidized. Further, a portion of the n-type cladding layer 629 exposed from the trench 607 is oxidized. In addition, a portion of the n-type light reflection layer 628 exposed from the trench 607 is oxidized. Thus, the uneven structure 661 is partitioned by the sidewall insulating layer 680.
  • oxidation proceeds greatly from the side wall 647 of the mesa structure 641 toward the inner region of the mesa structure 641.
  • an oxidized portion of the p-type base layer 722 is formed as the current confinement insulating layer 653.
  • the non-oxidized portion of the p-type base layer 722 is formed as a p-type current passing layer 652.
  • an insulating layer 608 is formed on the semiconductor multilayer structure 621.
  • an insulating layer 608 made of a silicon nitride layer is formed.
  • the insulating layer 608 may include a silicon oxide layer instead of or in addition to the silicon nitride layer.
  • the insulating layer 608 may be formed by a CVD method.
  • a mask 725 having a predetermined pattern is formed on semiconductor multilayer structure 621.
  • the mask 725 has a plurality of openings 726 that expose regions of the insulating layer 608 where the recesses 705 are to be formed.
  • an unnecessary portion of the insulating layer 608 is removed by an etching method (for example, a dry etching method) through the mask 725.
  • a recess 705 is formed in the insulating layer 608. After that, the mask 725 is removed.
  • a mask 727 having a predetermined pattern is formed on semiconductor multilayer structure 621.
  • the mask 727 has a plurality of openings 728 that expose regions of the insulating layer 608 where the contact holes 704 are to be formed.
  • an unnecessary portion of the insulating layer 608 is removed by an etching method (for example, a wet etching method) through the mask 727.
  • a contact hole 704 is formed in the insulating layer 608. After that, the mask 727 is removed.
  • first main surface electrode layer 609 is formed on semiconductor multilayer structure 621.
  • the first main surface electrode layer 609 includes a first electrode film 712 and a second electrode film 713.
  • the first electrode film 712 may include titanium.
  • the second electrode film 713 may include gold.
  • the first electrode film 712 and the second electrode film 713 may be formed by an evaporation method or a sputtering method, respectively.
  • a relief opening 711 is formed in the first main surface electrode layer 609.
  • the relief opening 711 is formed by selectively removing a portion of the first main surface electrode layer 609 covering the top 645 of the mesa structure 641. Unnecessary portions of the first main surface electrode layer 609 may be removed by an etching method via a mask (not shown). Thus, a relief opening 711 for selectively exposing the top covering portion 703 of the insulating layer 608 is formed in the first main surface electrode layer 609.
  • the external terminals 611 are formed on the first main surface electrode layer 609.
  • the external terminal 611 may include gold.
  • the external terminals 611 may be formed by a plating method.
  • a second main surface electrode layer 715 is formed on the second substrate main surface 623.
  • the second main surface electrode layer 715 includes a first electrode film 716, a second electrode film 717, and a third electrode film 718.
  • the first electrode film 716 may include a gold germanium alloy.
  • the second electrode film 717 may contain nickel.
  • the third electrode film 718 may include gold.
  • the first electrode film 716, the second electrode film 717, and the third electrode film 718 may be formed by a vapor deposition method or a sputtering method, respectively.
  • the second main surface electrode layer 715 may be formed prior to the step of forming the first main surface electrode layer 609. Through the steps including the above, the surface emitting laser device 601 is manufactured.
  • the present invention can be implemented in other forms.
  • the columnar mesa structure 41 may be formed. That is, the mesa structure 41 having the flat area of the top 45 and the flat area of the base 46 equal to each other and having the side wall 47 extending along the normal direction Z between the top 45 and the base 46 may be formed.
  • the mesa structure 41 may be formed in a polygonal column shape such as a triangular column shape, a quadrangular column shape, or a hexagonal column shape, or a columnar shape or an elliptical column shape.
  • FIG. 50 is a sectional view showing a first modification of the trench 7 according to the first to ninth embodiments.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • bottom wall 44 of trench 7 may be formed in a convex curve toward second main surface 4 of chip body 2.
  • the bottom wall 44 of the trench 7 may expose the n-type light reflection layer 28.
  • the bottom wall 44 of the trench 7 may expose a laminated film including the n-type high Al composition layer 30 and the n-type low Al composition layer 31.
  • the base 46 of the mesa structure 41 is formed by a connection portion connecting the inner peripheral wall 42 of the trench 7 (the side wall 47 of the mesa structure 41) and the bottom wall 44 of the trench 7.
  • the deepest portion of the bottom wall 44 of the trench 7 may be located below the base 46 of the mesa structure 41. That is, the deepest portion of the bottom wall 44 may be formed on the second main surface 4 side with respect to the base 46.
  • FIG. 51 is a plan view showing a second modification of the trench 7 according to the first to ninth embodiments.
  • the structures corresponding to the structures described for the surface emitting laser device 1 are denoted by the same reference numerals, and description thereof is omitted.
  • the planar shape of the inner peripheral wall 42 of the trench 7 and the planar shape of the outer peripheral wall 43 of the trench 7 do not have to match. While the inner peripheral wall 42 of the trench 7 is formed in a circular shape, the outer peripheral wall 43 of the trench 7 may be formed in a polygonal shape (for example, a hexagonal shape). Of course, the inner peripheral wall 42 of the trench 7 may be formed in a polygonal shape (for example, a hexagonal shape), while the outer peripheral wall 43 of the trench 7 may be formed in a circular shape.
  • the first main surface electrode layer 309 according to the first to thirteenth embodiments may be adopted in the tenth to eighteenth embodiments, respectively. Further, the first main surface electrode layer 309 simultaneously including at least two of the first main surface electrode layers 309 according to the first to thirteenth embodiments may be adopted in the tenth to eighteenth embodiments. In addition, the first main surface electrode layer 309 having a form in which at least two of the characteristics of the first main surface electrode layer 309 according to the first to thirteenth embodiments are combined is the tenth to eighteenth embodiments. May be adopted.
  • the columnar mesa structure 341 may be formed. That is, the mesa structure 341 having the flat area of the top 345 and the flat area of the base 346 equal to each other, and having the side wall 347 extending along the normal direction Z between the top 345 and the base 346 may be formed.
  • the mesa structure 341 may be formed in a polygonal column shape such as a triangular column shape, a quadrangular column shape, or a hexagonal column shape, or a column shape or an elliptical column shape.
  • FIG. 52 is a sectional view showing a first modification of the trench 307 according to the tenth to eighteenth embodiments.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • bottom wall 344 of trench 307 may be formed in a convex curve toward second main surface 304 of chip body 302.
  • the bottom wall 344 of the trench 307 may expose the n-type light reflecting layer 328.
  • the bottom wall 344 of the trench 307 may expose a stacked film including the n-type high Al composition layer 330 and the n-type low Al composition layer 331.
  • the base 346 of the mesa structure 341 is formed by a connection portion connecting the inner peripheral wall 342 of the trench 307 (side wall 347 of the mesa structure 341) and the bottom wall 344 of the trench 307.
  • the deepest portion of the bottom wall 344 of the trench 307 may be located lower than the base 346 of the mesa structure 341. That is, the deepest portion of the bottom wall 344 may be formed on the second main surface 304 side with respect to the base 346.
  • FIG. 53 is a plan view showing a second modification of the trench 307 according to the tenth to eighteenth embodiments.
  • the structures corresponding to the structures described for the surface emitting laser device 301 are denoted by the same reference numerals, and description thereof is omitted.
  • the planar shape of inner peripheral wall 342 of trench 307 and the planar shape of outer peripheral wall 343 of trench 307 do not have to match.
  • the inner peripheral wall 342 of the trench 307 may be formed in a circular shape, while the outer peripheral wall 343 of the trench 307 may be formed in a polygonal shape (for example, a hexagonal shape).
  • the inner peripheral wall 342 of the trench 307 may be formed in a polygonal shape (for example, a hexagonal shape), while the outer peripheral wall 343 of the trench 307 may be formed in a circular shape.
  • the columnar mesa structure 641 may be formed. That is, a mesa structure 641 may be formed in which the plane area of the top 645 and the plane area of the base 646 are formed to be equal, and the side wall 647 extends along the normal direction Z between the top 645 and the base 646.
  • the mesa structure 641 may be formed in a polygonal column shape such as a triangular column shape, a quadrangular column shape, or a hexagonal column shape, or a column shape or an elliptical column shape.
  • FIG. 54 is a sectional view showing a first modification of the trench 607 according to the nineteenth embodiment.
  • the structures corresponding to the structures described for the surface emitting laser device 601 are denoted by the same reference numerals, and description thereof is omitted.
  • bottom wall 644 of trench 607 may be formed in a convex curve toward second main surface 604 of chip body 602.
  • the bottom wall 644 of the trench 607 may expose the n-type light reflecting layer 628.
  • the bottom wall 644 of the trench 607 may expose a stacked film including the n-type high Al composition layer 630 and the n-type low Al composition layer 631.
  • the base 646 of the mesa structure 641 is formed by a connecting portion connecting the inner peripheral wall 642 of the trench 607 (side wall 647 of the mesa structure 641) and the bottom wall 644 of the trench 607.
  • the deepest portion of the bottom wall 644 of the trench 607 may be located lower than the base 646 of the mesa structure 641. That is, the deepest portion of the bottom wall 644 may be formed on the second main surface 604 side with respect to the base 646.
  • FIG. 55 is a plan view showing a second modification of the trench 607 according to the nineteenth embodiment.
  • the structures corresponding to the structures described for the surface emitting laser device 601 are denoted by the same reference numerals, and description thereof is omitted.
  • the planar shape of inner peripheral wall 642 of trench 607 and the planar shape of outer peripheral wall 643 of trench 607 may not be identical. While the inner peripheral wall 642 of the trench 607 may be formed in a circular shape, the outer peripheral wall 643 of the trench 607 may be formed in a polygonal shape (for example, a hexagonal shape). Of course, the inner peripheral wall 642 of the trench 607 may be formed in a polygonal shape (for example, a hexagonal shape), while the outer peripheral wall 643 of the trench 607 may be formed in a circular shape.
  • the p-type portion may be formed to be n-type
  • the n-type portion may be formed to be p-type
  • the first to ninth embodiments can be combined in any mode and any mode between them. That is, a surface emitting laser device in which the features shown in the first to ninth embodiments are combined in an arbitrary mode and an arbitrary mode may be adopted.
  • the tenth to eighteenth embodiments can be combined in any mode and any mode between them. That is, a surface-emitting laser device in which the features shown in the tenth to eighteenth embodiments are combined in any mode and in any mode may be adopted.
  • a semiconductor layer having a main surface, a plurality of light-emitting portions each partitioned by a groove formed in the main surface, and emitting light in a direction normal to the main surface, and a central portion of the main surface. And an electrode layer formed on the main surface so as to expose a plurality of the light emitting portions.
  • this surface emitting laser device heat generated in a plurality of light emitting units arranged at the center of the main surface can be efficiently transmitted to the electrode layer.
  • a temperature increase in the central portion of the semiconductor layer where heat is likely to be concentrated can be suppressed. Therefore, since the temperature distribution of the semiconductor layer can be adjusted, the outputs of the plurality of light emitting units can be adjusted.
  • the surface emitting laser device according to A1, further including a plurality of the electrode layers formed on the main surface so as to be unevenly distributed in a central portion of the main surface so as to expose a plurality of the light emitting units.
  • the plurality of electrode layers are arranged such that the occupation density of the plurality of electrode layers at the peripheral portion of the main surface is less than the occupation density of the plurality of electrode layers at the center of the main surface. , A4.
  • A12 The surface emitting laser device according to any one of A1 to A11, wherein the plurality of light emitting units are arranged in a staggered, matrix, or radial shape in plan view.
  • a semiconductor layer having a main surface, a first light-emitting portion partitioned into a first size by a groove formed in the main surface, and emitting light in a direction normal to the main surface; And a second light-emitting portion that is partitioned into a second size smaller than the first size by the groove formed in the first surface and emits light in a direction normal to the main surface.
  • the temperature distribution of the semiconductor layer can be adjusted by the second light emitting unit having a smaller heating value than the first light emitting unit. Therefore, the outputs of the plurality of light emitting units can be adjusted.
  • A20 The surface emitting laser device according to any one of A14 to A19, including a plurality of the first light emitting units arranged in a staggered, matrix, or radial shape in plan view.
  • the surface emitting laser device according to any one of A14 to A20, including a plurality of the second light emitting units arranged in a staggered, matrix, or radial shape in plan view.
  • the surface-emitting laser device according to any one of A14 to A21, including the first light-emitting portion formed in a triangular, quadrangular, hexagonal, circular, or elliptical shape in plan view.
  • A23 The surface-emitting laser device according to any one of A14 to A22, including the second light-emitting portion formed in a triangular, quadrangular, hexagonal, circular, or elliptical shape in plan view.
  • the surface emitting laser device has a problem of deterioration of the light emitting unit due to stress.
  • Examples of the stress on the light emitting unit include a stress caused by an external force applied to the semiconductor layer, a stress caused by expansion and contraction of an electrode layer covering the light emitting unit, and the like.
  • the following [B1] to [B20] and [C1] to [C33] provide a surface emitting laser device capable of suppressing the deterioration of the light emitting portion due to stress (see also FIGS. 18 to 40 and the like).
  • a surface emitting laser device comprising:
  • the surface emitting laser device when an external force is applied to the main surface side of the semiconductor layer, the external force can be received by the outer electrode layer. Thereby, the stress on the light emitting unit can be reduced.
  • the inner electrode layer since the inner electrode layer has a relatively small thickness, the stress applied to the light emitting portion from the inner electrode layer can be reduced. As a result, it is possible to suppress the deterioration of the light emitting unit due to the stress.
  • the outer electrode layer has a thick film portion having a thickness exceeding the thickness of the inner electrode layer, and a thin film portion having a thickness less than the thickness of the thick film portion.
  • a surface emitting laser device according to claim 1.
  • the outer electrode layer has a plurality of thick film portions having a thickness exceeding the thickness of the inner electrode layer, and a thin film portion having a thickness less than the thickness of each of the thick film portions.
  • [B9] further comprising an insulating layer formed on the main surface and selectively covering the light emitting unit, wherein the inner electrode layer is formed on the insulating layer, and the outer electrode layer comprises: The surface emitting laser device according to any one of B1 to B8, which is formed on the insulating layer.
  • the semiconductor layer includes a first semiconductor layer of a first conductivity type, an active layer formed on the first semiconductor layer, and a second semiconductor layer of a second conductivity type formed on the active layer.
  • a semiconductor layer having a main surface, a light emitting portion partitioned by a groove formed in the main surface and emitting light in a direction normal to the main surface, and covering the main surface outside the groove
  • Surface emitting laser device including.
  • the stress applied to the light emitting portion from the inner electrode layer can be reduced. Therefore, the deterioration of the light emitting unit due to the stress can be suppressed.
  • the external terminal is disposed at a peripheral portion of the main surface, and the inner electrode layer extends from the light emitting portion toward a peripheral portion along the external terminal of the peripheral portion of the main surface.
  • the surface emitting laser device according to B15 is disposed at a peripheral portion of the main surface, and the inner electrode layer extends from the light emitting portion toward a peripheral portion along the external terminal of the peripheral portion of the main surface.
  • the external terminal is disposed at a corner of the main surface, and the inner electrode layer is provided at one of two peripheral portions forming a corner of the main surface from the light emitting portion.
  • the surface emitting laser device according to B15 which extends toward the surface emitting laser device.
  • [B19] further comprising an insulating layer formed on the main surface and selectively covering the light emitting unit, wherein the outer electrode layer is formed on the insulating layer, and the inner electrode layer is The surface emitting laser device according to any one of B11 to B18, which is formed on the insulating layer.
  • the semiconductor layer includes a first semiconductor layer of a first conductivity type, an active layer formed on the first semiconductor layer, and a second semiconductor layer of a second conductivity type formed on the active layer.
  • the surface emitting laser device when an external force is applied to the main surface side of the semiconductor layer, the external force can be received by the outer electrode layer. Thereby, the stress on the plurality of light emitting units can be reduced.
  • the plurality of inner electrode layers have a relatively small thickness, stress applied to the plurality of light emitting units from the plurality of inner electrode layers can be reduced. As a result, deterioration of the plurality of light emitting units due to the stress can be suppressed.
  • the outer electrode layer has a thick film portion having a thickness exceeding the thickness of each of the inner electrode layers, and a thin film portion having a thickness less than the thickness of the thick film portion;
  • the outer electrode layer has a plurality of thick film portions having a thickness exceeding the thickness of each of the inner electrode layers, and a thin film portion having a thickness less than the thickness of each of the thick film portions.
  • each of the inner electrode layers has an area equal to or less than an area of an exposed portion of each of the grooves.
  • each of the inner electrode layers is formed on the insulating layer, and the outer electrode layer is The surface emitting laser device according to any one of C1 to C11, which is formed on the insulating layer.
  • the semiconductor layer includes a first semiconductor layer of a first conductivity type, an active layer formed on the first semiconductor layer, and a second semiconductor layer of a second conductivity type formed on the active layer.
  • the surface emitting laser device according to any one of C1 to C12, including a semiconductor layer, wherein the groove is formed on the main surface so as to penetrate the second semiconductor layer and the active layer.
  • each of the light emitting units is formed in a triangular shape, a square shape, a hexagonal shape, a circular shape, or an elliptical shape in plan view.
  • each of the light-emitting portions includes a top portion, a base portion, and a side portion connecting the top portion and the base portion and inclined downward from the top portion toward the base portion.
  • Surface emitting laser device
  • a surface-emitting laser device comprising:
  • the stress applied to the plurality of light emitting units from the plurality of inner electrode layers can be reduced. As a result, deterioration of the plurality of light emitting units due to the stress can be suppressed.
  • each of the inner electrode layers has an area equal to or less than an area of an exposed portion of each of the grooves.
  • each of the inner electrode layers has an area equal to or less than half the area of the exposed portion of each of the grooves.
  • each of the inner electrode layers has one end connected to the outer electrode layer and the other end connected to the light emitting unit. Light emitting laser device.
  • the external terminals are disposed on a peripheral portion of the main surface, and each of the inner electrode layers extends from each of the light emitting portions toward the peripheral portion on which the external terminals are disposed.
  • a surface emitting laser device according to claim 1.
  • the external terminal is disposed at a corner of the semiconductor layer, and each of the inner electrode layers is one of two peripheral portions forming a corner of the main surface from the light emitting portion.
  • [C28] further comprising an insulating layer formed on the main surface and selectively covering the light emitting unit, wherein the outer electrode layer is formed on the insulating layer, and each of the inner electrode layers is The surface emitting laser device according to any one of C18 to C27, which is formed on the insulating layer.
  • the semiconductor layer is a first semiconductor layer of a first conductivity type, an active layer formed on the first semiconductor layer, and a second semiconductor layer of a second conductivity type formed on the active layer.
  • the surface emitting laser device according to any one of C18 to C28, further comprising a semiconductor layer, wherein the groove is formed on the main surface so as to penetrate the second semiconductor layer and the active layer.
  • each of the light emitting units is formed in a triangular shape, a square shape, a hexagonal shape, a circular shape, or an elliptical shape in plan view.
  • Each of the light-emitting sections according to any one of C18 to C31 including a top, a base, and a side connecting the top and the base and sloped downward from the top toward the base.
  • Surface emitting laser device
  • the surface emitting laser device has a mesa structure, and covers a semiconductor light emitting layer that emits light in a direction normal to the top of the mesa structure and a side wall of the mesa structure. An insulating layer.
  • the following [D1] to [D21] and [E1] to [E25] provide a surface emitting laser device capable of appropriately protecting a semiconductor light emitting layer with an insulating layer (see also FIGS. 41 to 49 and the like).
  • a semiconductor light emitting layer having a mesa structure including a top portion, a base portion, and a sidewall connecting the top portion and the base portion and having irregularities (unevenness), and emitting light in a normal direction of the top portion;
  • a surface-emitting laser device comprising: an insulating layer that fills the irregularities and covers the side wall of the semiconductor light-emitting layer.
  • the adhesion of the insulating layer to the side wall of the mesa structure can be increased. Thereby, the peeling of the insulating layer from the side wall of the mesa structure can be suppressed, so that the semiconductor light emitting layer can be appropriately protected by the insulating layer.
  • the unevenness includes a plurality of protrusions protruding in a direction perpendicular to the normal direction, and a plurality of recesses recessed inward of the semiconductor light emitting layer with respect to the plurality of protrusions.
  • the surface emitting laser device according to D1 comprising:
  • the semiconductor light emitting layer includes a first conductive type first semiconductor layer, an active layer, and a second conductive type second semiconductor layer stacked in this order from the base side to the top side. And the surface emitting laser device according to any one of D1 to D4.
  • the irregularities are a base-side region formed on the first semiconductor layer on the base side of the semiconductor light-emitting layer, and a top formed on the second semiconductor layer on the top side of the semiconductor light-emitting layer.
  • the insulator has a first portion that forms the protrusion of the unevenness, and a second portion that forms the recess of the unevenness and has a length equal to or less than the length of the first portion in the tangential direction of the top.
  • the surface emitting laser device according to D9 including a portion.
  • the semiconductor light emitting layer includes a first layer having a first aluminum composition, and a second layer having a second aluminum composition less than the first aluminum composition, which are alternately stacked to partition a part of the unevenness.
  • the first layer includes a first aluminum oxide layer that defines a part of the unevenness in the exposed part of the side wall, and the second layer includes a part of the unevenness in the exposed part of the side wall.
  • An inner peripheral wall having irregularities, an outer peripheral wall surrounding the inner peripheral wall, and a groove including a bottom wall connecting the inner peripheral wall and the outer peripheral wall are partitioned into a plateau shape having a top, and a normal direction of the top is defined.
  • a surface emitting laser device comprising: a semiconductor layer including a semiconductor light emitting layer that emits light; and an insulating layer that fills the irregularities and covers the inner peripheral wall.
  • the adhesion of the insulating layer to the inner peripheral wall of the groove can be increased. Thereby, the separation of the insulating layer starting from the inner peripheral wall of the groove can be suppressed, so that the semiconductor light emitting layer can be appropriately protected by the insulating layer.
  • An inner peripheral wall, an outer peripheral wall having projections and depressions, surrounding the inner peripheral wall, and a groove including a bottom wall connecting the inner peripheral wall and the outer peripheral wall are partitioned into a plateau shape having a top, and the method of the top is defined.
  • a surface emitting laser device including: a semiconductor layer including a semiconductor light emitting layer that emits light in a linear direction; and an insulating layer that fills the irregularities and covers the outer peripheral wall.
  • the adhesion of the insulating layer to the outer peripheral wall of the groove can be increased. Thereby, the peeling of the insulating layer starting from the outer peripheral wall of the groove can be suppressed, so that the semiconductor light emitting layer can be appropriately protected by the insulating layer.
  • a mesa structure including a top, a base, and a side wall having irregularities connecting the top and the base, a first semiconductor layer of a first conductivity type forming the base in the mesa, A second semiconductor layer of a second conductivity type forming the top in the mesa structure; an active layer interposed between the first semiconductor layer and the second semiconductor layer in the mesa structure; A surface-emitting laser device, comprising: an insulating layer covering the side wall of the mesa structure.
  • the adhesion of the insulating layer to the side wall of the mesa structure can be increased. Thereby, the peeling of the insulating layer from the side wall of the mesa structure can be suppressed, so that the mesa structure can be appropriately protected.
  • the unevenness includes a plurality of protrusions protruding in a tangential direction of the top and a plurality of recesses recessed inward of the mesa structure with respect to the plurality of protrusions;
  • the unevenness includes any one of E1 to E5, including a base side region formed in the first semiconductor layer on the base side and a top side region formed in the second semiconductor layer on the top side.
  • the surface emitting laser device according to any one of the above.
  • the insulator has a first portion forming the projections of the unevenness, and a recess forming the unevenness, and has a length not more than the length of the first portion of the insulator with respect to the tangential direction of the top portion.
  • the first semiconductor layer may include a first light-reflective layer of a first conductivity type
  • the second semiconductor layer may include a second light-reflection layer of a second conductivity type.
  • the second light reflection layer has a laminated structure in which a first layer having a first aluminum composition and a second layer having a second aluminum composition less than the first aluminum composition are alternately laminated.
  • the first layer includes a first aluminum oxide layer that defines a part of the unevenness in the exposed part of the side wall
  • the second layer includes a part of the unevenness in the exposed part of the side wall.
  • the surface-emitting laser device according to E14 including a second aluminum oxide layer for partitioning, wherein the insulating layer covers the first aluminum oxide layer and the second aluminum oxide layer by filling the irregularities. .
  • E18 The surface emitting laser device according to any one of E1 to E17, further including a current constriction insulating layer interposed between the top portion and the active layer in the mesa structure.
  • a first light reflection layer of a first conductivity type, an active layer formed on the first light reflection layer, and a second light reflection layer of a second conductivity type formed on the active layer A semiconductor layer having a main surface, an inner peripheral wall having irregularities, an outer peripheral wall surrounding the inner peripheral wall, and a bottom wall connecting the inner peripheral wall and the outer peripheral wall, the second light reflection layer and the A groove formed on the main surface so as to penetrate an active layer, a semiconductor light emitting layer having a mesa structure defined by the inner peripheral wall of the groove, and covering the inner peripheral wall of the groove by filling the irregularities
  • a surface emitting laser device including: an insulating layer.
  • the adhesion of the insulating layer to the inner peripheral wall of the groove can be increased. Thereby, the separation of the insulating layer starting from the inner peripheral wall of the groove can be suppressed, so that the mesa structure can be appropriately protected.
  • the second light reflection layer includes a semiconductor layer having a main surface, an inner peripheral wall, an outer peripheral wall having irregularities and surrounding the inner peripheral wall, and a bottom wall connecting the inner peripheral wall and the outer peripheral wall. And a groove formed on the main surface so as to penetrate the active layer, a semiconductor light emitting layer having a mesa structure defined by the inner peripheral wall of the groove, and an insulating layer for filling the irregularities and covering the outer peripheral wall. And a layer.
  • the adhesion of the insulating layer to the outer peripheral wall of the groove can be increased. Thereby, the separation of the insulating layer starting from the outer peripheral wall of the groove can be suppressed, so that the mesa structure can be appropriately protected.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

面発光レーザ装置は、主面を有する半導体層と、前記主面に形成された溝によってそれぞれ区画され、平面視において前記主面の周縁部に偏在するように配列され、前記主面の法線方向に向けて光を放出する複数の発光部と、を含む。

Description

面発光レーザ装置
　本発明は、面発光レーザ装置に関する。
　特許文献１は、面発光レーザ装置の一例としての面発光レーザアレイを開示している。この面発光レーザアレイは、主面を有する半導体層と、半導体層を切り欠いて半導体層の主面に形成されたメサ構造をそれぞれ有し、主面の法線方向に光を放出する複数の発光部と、を含む。
特開２００７－７３５８５号公報
　特許文献１に記載の面発光レーザ装置では、複数の発光部を均等な行列状の配列で遍在させるという制限が課されている。このような構造では、半導体層の温度分布および複数の発光部の出力を調整できない。
　本発明の一実施形態は、半導体層の温度分布および複数の発光部の出力を調整できる面発光レーザ装置を提供する。
　本発明の一実施形態は、主面を有する半導体層と、前記主面に形成された溝によってそれぞれ区画され、平面視において前記主面の周縁部に偏在するように配列され、前記主面の法線方向に向けて光を放出する複数の発光部と、を含む、面発光レーザ装置を提供する。
　この面発光レーザ装置によれば、熱が集中しやすい半導体層の中央部の温度上昇を抑制できる。これにより、半導体層の温度分布を調整できるから、複数の発光部の出力を調整できる。
　本発明の一実施形態は、主面を有する半導体層と、前記主面の上に形成され、前記半導体層の熱伝導率を超える熱伝導率を有する外部端子と、前記主面に形成された溝によってそれぞれ区画され、平面視において前記外部端子の周囲に偏在するように配列され、前記主面の法線方向に向けて光を放出する複数の発光部と、を含む、面発光レーザ装置を提供する。
　この面発光レーザ装置によれば、外部端子の周囲に配列された複数の発光部で生じた熱を外部端子に効率的に伝達させることができる。これにより、半導体層の温度分布を調整できるから、複数の発光部の出力を調整できる。
　本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、本発明の第１実施形態に係る面発光レーザ装置を示す平面図である。 図２は、図１に示す領域IIの拡大図である。 図３は、図１に示す領域IIIの拡大図である。 図４は、図１に示すIV-IV線に沿う断面図である。 図５は、図１に示すV-V線に沿う断面図である。 図６は、図４に示す領域VIの拡大図である。 図７は、図６に示す領域VIIの拡大図である。 図８Ａは、図６の対応図であって、図１に示す面発光レーザ装置の製造方法の一例を説明するための図である。 図８Ｂは、図８Ａの後の工程を示す図である。 図８Ｃは、図８Ｂの後の工程を示す図である。 図８Ｄは、図８Ｃの後の工程を示す図である。 図８Ｅは、図８Ｄの後の工程を示す図である。 図８Ｆは、図８Ｅの後の工程を示す図である。 図８Ｇは、図８Ｆの後の工程を示す図である。 図８Ｈは、図８Ｇの後の工程を示す図である。 図８Ｉは、図８Ｈの後の工程を示す図である。 図９、本発明の第２実施形態に係る面発光レーザ装置を示す平面図である。 図１０は、本発明の第３実施形態に係る面発光レーザ装置を示す平面図である。 図１１は、本発明の第４実施形態に係る面発光レーザ装置を示す平面図である。 図１２は、本発明の第５実施形態に係る面発光レーザ装置を示す平面図である。 図１３は、本発明の第６実施形態に係る面発光レーザ装置を示す平面図である。 図１４は、図１３に示すXIV-XIV線に沿う断面図である。 図１５は、本発明の第７実施形態に係る面発光レーザ装置を示す平面図である。 図１６は、本発明の第８実施形態に係る面発光レーザ装置を示す平面図である。 図１７は、本発明の第９実施形態に係る面発光レーザ装置を示す平面図である。 図１８は、本発明の第１０実施形態に係る面発光レーザ装置を示す平面図であって、第１主面電極層の第１形態例を示す平面図である。 図１９は、図１８に示す領域XIXの拡大図である。 図２０は、図１８に示すXX-XX線に沿う断面図である。 図２１は、図１８に示すXXI-XXI線に沿う断面図である。 図２２は、図１８に示すXXII-XXII線に沿う断面図である。 図２３は、図２２に示す領域XXIIIの拡大図である。 図２４は、図２３に示す領域XXIVの拡大図である。 図２５Ａは、図１９の対応図であって、第１主面電極層の第２形態例を示す拡大図である。 図２５Ｂは、図１９の対応図であって、第１主面電極層の第３形態例を示す拡大図である。 図２５Ｃは、図１９の対応図であって、第１主面電極層の第４形態例を示す拡大図である。 図２５Ｄは、図１９の対応図であって、第１主面電極層の第５形態例を示す拡大図である。 図２５Ｅは、図１９の対応図であって、第１主面電極層の第６形態例を示す拡大図である。 図２５Ｆは、図１９の対応図であって、第１主面電極層の第７形態例を示す拡大図である。 図２５Ｇは、図１９の対応図であって、第１主面電極層の第８形態例を示す拡大図である。 図２５Ｈは、図１９の対応図であって、第１主面電極層の第９形態例を示す拡大図である。 図２５Ｉは、図１９の対応図であって、第１主面電極層の第１０形態例を示す拡大図である。 図２５Ｊは、図１９の対応図であって、第１主面電極層の第１１形態例を示す拡大図である。 図２５Ｋは、図２３の対応図であって、第１主面電極層の第１２形態例を示す拡大図である。 図２５Ｌは、図２３の対応図であって、第１主面電極層の第１３形態例を示す拡大図である。 図２６Ａは、図２２の対応図であって、図１８に示す面発光レーザ装置の製造方法の一例を説明するための図である。 図２６Ｂは、図２６Ａの後の工程を示す図である。 図２６Ｃは、図２６Ｂの後の工程を示す図である。 図２６Ｄは、図２６Ｃの後の工程を示す図である。 図２６Ｅは、図２６Ｄの後の工程を示す図である。 図２６Ｆは、図２６Ｅの後の工程を示す図である。 図２６Ｇは、図２６Ｆの後の工程を示す図である。 図２６Ｈは、図２６Ｇの後の工程を示す図である。 図２６Ｉは、図２６Ｈの後の工程を示す図である。 図２６Ｊは、図２６Ｉの後の工程を示す図である。 図２６Ｋは、図２６Ｊの後の工程を示す図である。 図２６Ｌは、図２６Ｋの後の工程を示す図である。 図２６Ｍは、図２６Ｌの後の工程を示す図である。 図２７は、図２２の対応図であって、本発明の第１１実施形態に係る面発光レーザ装置を示す断面図である。 図２８Ａは、図２７の対応図であって、図２７に示す面発光レーザ装置の製造方法の一例を説明するための図である。 図２８Ｂは、図２８Ａの後の工程を示す図である。 図２８Ｃは、図２８Ｂの後の工程を示す図である。 図２８Ｄは、図２８Ｃの後の工程を示す図である。 図２９は、本発明の第１２実施形態に係る面発光レーザ装置を示す平面図である。 図３０は、本発明の第１３実施形態に係る面発光レーザ装置を示す平面図である。 図３１は、本発明の第１４実施形態に係る面発光レーザ装置を示す平面図である。 図３２は、本発明の第１５実施形態に係る面発光レーザ装置を示す平面図である。 図３３は、図３２に示す領域XXXIIIの拡大図である。 図３４は、本発明の第１６実施形態に係る面発光レーザ装置を示す平面図であって、第１主面電極層の第１形態例を示す平面図である。 図３５は、図３４に示す領域XXXVの拡大図である。 図３６は、図３５の対応図であって、第１主面電極層の第２形態例を示す拡大図である。 図３７は、本発明の第１７実施形態に係る面発光レーザ装置を示す平面図である。 図３８は、図３７に示す領域XXXVIIIの拡大図である。 図３９は、本発明の第１８実施形態に係る面発光レーザ装置を示す平面図である。 図４０は、図３９に示す領域XLの拡大図である。 図４１は、本発明の第１９実施形態に係る面発光レーザ装置を示す平面図である。 図４２は、図４１に示す領域XLIIの拡大図である。 図４３は、図４１に示すXLIII-XLIII線に沿う断面図である。 図４４は、図４１に示すXLIV-XLIV線に沿う断面図である。 図４５は、図４３に示す領域XLVの拡大図である。 図４６は、図４５に示す領域XLVIの拡大図である。 図４７は、図４５に示す領域XLVIIの拡大図である。 図４８は、図４５に示す領域XLVIIIの拡大図である。 図４９Ａは、図４５の対応図であって、図４１に示す面発光レーザ装置の製造方法の一例を説明するための図である。 図４９Ｂは、図４９Ａの後の工程を示す図である。 図４９Ｃは、図４９Ｂの後の工程を示す図である。 図４９Ｄは、図４９Ｃの後の工程を示す図である。 図４９Ｅは、図４９Ｄの後の工程を示す図である。 図４９Ｆは、図４９Ｅの後の工程を示す図である。 図４９Ｇは、図４９Ｆの後の工程を示す図である。 図４９Ｈは、図４９Ｇの後の工程を示す図である。 図４９Ｉは、図４９Ｈの後の工程を示す図である。 図５０は、第１～第９実施形態に係るトレンチの第１変形例を示す断面図である。 図５１は、第１～第９実施形態に係るトレンチの第２変形例を示す平面図である。 図５２は、第１０～第１８実施形態に係るトレンチの第１変形例を示す断面図である。 図５３は、第１０～第１８実施形態に係るトレンチの第２変形例を示す平面図である。 図５４は、第１９実施形態に係るトレンチの第１変形例を示す断面図である。 図５５は、第１９実施形態に係るトレンチの第２変形例を示す平面図である。
　図１は、本発明の第１実施形態に係る面発光レーザ装置１を示す平面図である。図２は、図１に示す領域IIの拡大図である。図３は、図１に示す領域IIIの拡大図である。図４は、図１に示すIV-IV線に沿う断面図である。図５は、図１に示すV-V線に沿う断面図である。図６は、図４に示す領域VIの拡大図である。図７は、図６に示す領域VIIの拡大図である。
　図１～図７を参照して、面発光レーザ装置１は、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）と称される半導体レーザ装置である。面発光レーザ装置１は、直方体形状のチップ本体２を含む。
　チップ本体２は、一方側の第１主面３、他方側の第２主面４、ならびに、第１主面３および第２主面４を接続する側面５Ａ，５Ｂ，５Ｃ，５Ｄを含む。第１主面３および第２主面４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状（この形態では長方形状）に形成されている。
　側面５Ａ～５Ｄは、より具体的には、第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃおよび第４側面５Ｄを含む。第１側面５Ａおよび第３側面５Ｃは、第１方向Ｘに沿って延び、第１方向Ｘに交差する第２方向Ｙに対向している。第２方向Ｙは、より具体的には、第１方向Ｘに直交している。第１側面５Ａおよび第３側面５Ｃは、チップ本体２の長辺を形成している。第２側面５Ｂおよび第４側面５Ｄは、第２方向Ｙに沿って延び、第１方向Ｘに対向している。第２側面５Ｂおよび第４側面５Ｄは、チップ本体２の短辺を形成している。側面５Ａ～５Ｄは、法線方向Ｚに沿って平面的に延びている。
　平面視において第１側面５Ａ（第３側面５Ｃ）の幅Ｗ１は、２００μｍ以上２０００μｍ以下であってもよい。幅Ｗ１は、２００μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、８００μｍ以上１０００μｍ以下、１０００μｍ以上１２００μｍ以下、１２００μｍ以上１４００μｍ以下、１４００μｍ以上１６００μｍ以下、１６００μｍ以上１８００μｍ以下、または、１８００μｍ以上２０００μｍ以下であってもよい。幅Ｗ１は、５００μｍ±５μｍであってもよい。
　平面視において第２側面５Ｂ（第４側面５Ｄ）の幅Ｗ２は、２００μｍ以上１０００μｍ以下であってもよい。幅Ｗ２は、２００μｍ以上３００μｍ以下、３００μｍ以上４００μｍ以下、４００μｍ以上５００μｍ以下、５００μｍ以上６００μｍ以下、６００μｍ以上７００μｍ以下、７００μｍ以上８００μｍ以下、８００μｍ以上９００μｍ以下、または、９００μｍ以上１０００μｍ以下であってもよい。幅Ｗ２は、３４０μｍ±５μｍであってもよい。
　図１～図３を参照して、面発光レーザ装置１は、第１主面３に形成され、法線方向Ｚに向けてレーザ光を放出する発光部６（半導体発光層）を含む。この形態では、複数の発光部６が、平面視において第１方向Ｘおよび第２方向Ｙに間隔を空けて形成されている。複数の発光部６は、規則的に配列されていてもよいし、不規則に配列されていてもよい。複数の発光部６は、平面視において千鳥状、行列状または放射状（同心円状）に配列されていることが好ましい。
　複数の発光部６は、この形態では、平面視において互いに間隔を空けて千鳥状に配列されている。つまり、複数の発光部６は、平面視において三角形（この形態では正三角形）の３つの頂点に１つの発光部６がそれぞれ位置する態様で配列されている。複数の発光部６は、より具体的に、平面視において六角形（この形態では正六角形）の６つの頂点に１つの発光部６がそれぞれ位置する態様で配列されている。
　複数の発光部６は、さらに具体的には、平面視において六角形（この形態では正六角形）の６つの頂点に１つの発光部６がそれぞれ位置し、かつ、六角形の中央部に１つの発光部６が位置する態様で配列されている。
　複数の発光部６は、この形態では、平面視において円形状にそれぞれ形成されている。発光部６の平面形状は任意である。発光部６は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　複数の発光部６は、トレンチ７（溝）によってそれぞれ区画されている。トレンチ７は、第１主面３を第２主面４に向けて掘り下げることによって形成されている。トレンチ７は、平面視において発光部６を取り囲む環状（この形態では円環状）に形成されている。発光部６およびトレンチ７の具体的な構造は、後述される。
　隣り合う２つの発光部６の最短距離Ｌ１は、１０μｍ以上１５０μｍ以下であってもよい。最短距離Ｌ１は、最近接する２つの発光部６の間の距離である。最短距離Ｌ１は、１０μｍ以上２５μｍ以下、２５μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、７５μｍ以上１００μｍ以下、１００μｍ以上１２５μｍ以下、または、１２５μｍ以上１５０μｍ以下であってもよい。
　複数の発光部６の第１最遠距離Ｌ２は、第１側面５Ａ（第３側面５Ｃ）の幅Ｗ１に応じて設定される。第１最遠距離Ｌ２は、第１方向Ｘの両端部に位置する最も離れた２つの発光部６の間の距離である。
　第１最遠距離Ｌ２は、２００μｍ以上２０００μｍ以下であってもよい。第１最遠距離Ｌ２は、２００μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、８００μｍ以上１０００μｍ以下、１０００μｍ以上１２００μｍ以下、１２００μｍ以上１４００μｍ以下、１４００μｍ以上１６００μｍ以下、１６００μｍ以上１８００μｍ以下、または、１８００μｍ以上２０００μｍ以下であってもよい。
　複数の発光部６の第２最遠距離Ｌ３は、第２側面５Ｂ（第４側面５Ｄ）の幅Ｗ２に応じて設定される。第２最遠距離Ｌ３は、第２方向Ｙの両端部に位置する最も離れた２つの発光部６の間の距離である。
　第２最遠距離Ｌ３は、２００μｍ以上１０００μｍ以下であってもよい。第２最遠距離Ｌ３は、２００μｍ以上３００μｍ以下、３００μｍ以上４００μｍ以下、４００μｍ以上５００μｍ以下、５００μｍ以上６００μｍ以下、６００μｍ以上７００μｍ以下、７００μｍ以上８００μｍ以下、８００μｍ以上９００μｍ以下、または、９００μｍ以上１０００μｍ以下であってもよい。
　複数の発光部６は、この形態では、平面視において第１主面３の周縁部に偏在している。面発光レーザ装置１は、より具体的には、複数の発光部６の配列密度が互いに異なる疎領域１５および密領域１６を含む。疎領域１５は、第１主面３において複数の発光部６が疎に配列された領域である。密領域１６は、複数の発光部６が疎領域１５に比べて密に配列された領域である。
　疎領域１５は、平面視において第１主面３の中央部に形成されている。密領域１６は、平面視において第１主面３の周縁部に形成されている。密領域１６は、この形態では、第１密領域１７および第２密領域１８を含む。第１密領域１７は、第１方向Ｘに関して、疎領域１５に対して第１主面３の一端部側（第２側面５Ｂ側）の周縁部に形成されている。第２密領域１８は、第１方向Ｘに関して、疎領域１５に対して第１主面３の他端部側（第４側面５Ｄ側）の周縁部に形成されている。第２密領域１８は、疎領域１５を挟んで第１密領域１７に対向している。
　疎領域１５を取り囲む１つの密領域１６が形成されてもよい。この場合、１つの密領域１６は、疎領域１５を取り囲む環状に形成される。第１密領域１７および第２密領域１８のいずれか一方が、疎領域１５に変更されてもよい。
　密領域１６における単位面積当たりの複数の発光部６の個数Ｐ１は、疎領域１５における単位面積当たりの複数の発光部６の個数Ｐ２を超えている。単位面積当たりの個数Ｐ１に対する単位面積当たりの個数Ｐ２の比Ｐ１／Ｐ２は、１．０を超えて４．０以下であってもよい。比Ｐ１／Ｐ２は、１．０を超えて１．５以下、１．５以上２．０以下、２．０以上２．５以下、２．５以上３．０以下、３．０以上３．５以下、または、３．５以上４．０以下であってもよい。
　密領域１６における２つの発光部６の第１最短距離ＬＡ１は、疎領域１５における２つの発光部６の第２最短距離ＬＢ１未満である。第１最短距離ＬＡ１に対する第２最短距離ＬＢ１の比ＬＡ１／ＬＢ１は、０．１以上１．０未満であってもよい。比ＬＡ１／ＬＢ１は、０．１以上０．２以下、０．２以上０．３以下、０．３以上０．４以下、０．４以上０．５以下、０．５以上０．６以下、０．６以上０．７以下、０．７以上０．８以下、０．８以上０．９以下、または、０．９以上１．０未満であってもよい。
　第１最短距離ＬＡ１は、５０μｍ以上１５０μｍ以下であってもよい。第１最短距離ＬＡ１は、５０μｍ以上７５μｍ以下、７５μｍ以上１００μｍ以下、１００μｍ以上１２５μｍ以下、または、１２５μｍ以上１５０μｍ以下であってもよい。第２最短距離ＬＢ１は、１０μｍ以上１００μｍ以下であってもよい。第２最短距離ＬＢ１は、１０μｍ以上２５μｍ以下、２５μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。
　疎領域１５における複数の発光部６は、平面視において千鳥状に配列されている。また、密領域１６における複数の発光部６は、平面視において千鳥状に配列されている。疎領域１５における複数の発光部６が千鳥状に配列されている一方で、密領域１６における複数の発光部６が行列状または放射状（同心円状）に配列されていてもよい。また、疎領域１５における複数の発光部６が行列状または放射状（同心円状）に配列されている一方で、密領域１６における複数の発光部６が千鳥状に配列されていてもよい。
　複数の発光部６が均等な配列で第１主面３に遍在するチップ本体２では、複数の発光部６で生じた熱がチップ本体２の中央部に集中する。そのため、チップ本体２には、周縁部から中央部に向けて温度が漸増する温度分布が形成される。その結果、チップ本体２の温度分布に起因して、複数の発光部６の出力がばらつく。
　これに対して、面発光レーザ装置１によれば、第１主面３の周縁部に複数の発光部６が偏在している。これにより、チップ本体２の中央部を起点とするチップ本体２の温度上昇を抑制できる。その結果、チップ本体２の温度分布の偏りを抑制できると同時に、当該温度分布を調整できるから、複数の発光部６の出力を調整できる。
　また、面発光レーザ装置１によれば、チップ本体２において温度上昇率の高い領域に疎領域１５が形成され、チップ本体２において温度上昇率の低い領域に密領域１６が形成されている。温度上昇率の高い領域は、この形態では、チップ本体２の中央部である。温度上昇率の低い領域は、この形態では、チップ本体２の周縁部である。
　これにより、チップ本体２の中央部および周縁部の間において温度分布の偏りを抑制できる。その結果、チップ本体２の中央部および周縁部の間（つまり、疎領域１５および密領域１６の間）において複数の発光部６の出力ばらつきを抑制できる。
　図１～図７を参照して、面発光レーザ装置１は、第１主面３の上に形成された絶縁層８を含む。絶縁層８は、複数の発光部６を一括して被覆している。絶縁層８は、第１主面３の上から各トレンチ７に入り込んでいる。絶縁層８は、各トレンチ７内において発光部６を被覆している。
　絶縁層８は、側面５Ａ～５Ｄから内方に間隔を空けて形成され、第１主面３の周縁部を露出させている。絶縁層８の周縁は、側面５Ａ～５Ｄとの間でダイシングストリートＤＳを区画している。ダイシングストリートＤＳは、第１主面３の周縁部（側面５Ａ～５Ｄ）に沿って帯状に延びている。ダイシングストリートＤＳは、平面視において絶縁層８を取り囲む環状（この形態では四角環状）に形成されている。
　ダイシングストリートＤＳの幅ＷＤは、１μｍ以上２５μｍ以下であってもよい。幅ＷＤは、１μｍ以上５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、または、２０μｍ以上２５μｍ以下であってもよい。幅ＷＤは、平面視においてダイシングストリートＤＳが延びる方向に直交する方向の幅である。
　ダイシングストリートＤＳによれば、絶縁層８を物理的に切断しなくて済む。これにより、絶縁層８の切断に起因するチップ本体２や絶縁層８等のクラックを抑制できる。また、ダイシングブレード等の摩耗を抑制できると同時に切断時間を短縮できる。
　面発光レーザ装置１は、第１主面３の上に形成され、発光部６に電気的に接続された第１主面電極層９を含む。第１主面電極層９は、より具体的には、絶縁層８の上に形成されている。第１主面電極層９は、複数の発光部６を一括して被覆している。第１主面電極層９は、絶縁層８の上から各トレンチ７に入り込んでいる。第１主面電極層９は、各トレンチ７内において各発光部６に電気的に接続されている。
　第１主面電極層９は、側面５Ａ～５Ｄから内方に間隔を空けて形成され、第１主面３の周縁部を露出させている。第１主面電極層９は、さらに、絶縁層８の周縁から内方に間隔を空けて形成され、絶縁層８の周縁部を露出させている。このような構造によれば、第１主面電極層９を物理的に切断しなくて済む。これにより、第１主面電極層９の切断に起因するチップ本体２や第１主面電極層９等のクラックを抑制できる。また、ダイシングブレード等の摩耗を抑制できると同時に切断時間を短縮できる。
　面発光レーザ装置１は、第１主面電極層９の上に形成された外部端子１１を含む。図１では、外部端子１１がハッチングによって示されている。外部端子１１には、ボンディングワイヤ等の導線が外部接続される。外部端子１１は、第１主面電極層９の周縁部に配置されている。外部端子１１は、この形態では、第１主面電極層９の周縁部において第１側面５Ａに沿う領域に配置されている。これにより、導線が発光部６の上を横切ることを防止できるから、第１主面３から光を適切に取り出すことができる。
　図４～図７を参照して、チップ本体２は、基板２０、および、基板２０の上に積層された半導体積層構造２１（半導体層）を含む。第１主面３は、半導体積層構造２１によって形成されている。第２主面４は、基板２０によって形成されている。側面５Ａ～５Ｄは、基板２０および半導体積層構造２１によって形成されている。
　基板２０は、化合物半導体材料を含む。基板２０は、より具体的には、正方晶を形成する化合物半導体材料の単結晶を含む。化合物半導体材料は、III-V族半導体材料であってもよい。基板２０は、この形態では、ｎ型不純物を含むＧａＡｓ単結晶からなる。基板２０のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。基板２０のｎ型不純物は、シリコンであってもよい。
　基板２０は、一方側の第１基板主面２２および他方側の第２基板主面２３を含む。第２基板主面２３は、第２主面４を形成している。第１基板主面２２は、ＧａＡｓ単結晶の（１００）面に面している。第１基板主面２２は、ＧａＡｓ単結晶の（１００）面に対して０°以上５°以下の角度で傾斜したオフ角を有している。オフ角が０°の場合、第１基板主面２２はＧａＡｓ単結晶の（１００）面によって形成される。オフ角は、典型的には２°（より具体的には２°±０．２°の範囲）に設定される。
　基板２０の厚さＴＳは、５０μｍ以上３００μｍ以下であってもよい。厚さＴＳは、５０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ、２００μｍ以上２５０μｍ以下、または、２５０μｍ以上３００μｍ以下であってもよい。
　半導体積層構造２１は、第１基板主面２２の上に化合物半導体（より具体的には、III-V族半導体）を結晶成長させることにより形成されている。半導体積層構造２１は、第１基板主面２２と同じ結晶面を有する複数の化合物半導体層を含む積層構造を有している。
　半導体積層構造２１は、より具体的には、第１基板主面２２側からこの順に積層されたｎ型半導体層２４、活性層２５およびｐ型半導体層２６を含む。ｎ型半導体層２４、活性層２５およびｐ型半導体層２６は、ダブルヘテロ構造を形成している。ｎ型半導体層２４は、活性層２５に電子を供給する。ｐ型半導体層２６は、活性層２５に正孔を供給する。活性層２５は、電子および正孔の再結合によって光を生成する。
　活性層２５において赤外光が生成されてもよい。活性層２５は、８００ｎｍ以上１０００ｎｍ以下の範囲に発光波長を有する光を生成してもよい。活性層２５の発光波長は、９００ｎｍ以上９５０ｎｍ以下であってもよい。
　ｎ型半導体層２４は、第１基板主面２２側からこの順に積層されたｎ型バッファ層２７、ｎ型光反射層２８およびｎ型クラッド層２９を含む。ｎ型バッファ層２７は、この形態では、ｎ型のＧａＡｓを含む。ｎ型バッファ層２７のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型バッファ層２７のｎ型不純物は、シリコンであってもよい。
　ｎ型バッファ層２７の厚さは、０．０５μｍ以上０．２μｍ以下であってもよい。ｎ型バッファ層２７の厚さは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．１５μｍ以下、または、０．１５μｍ以上０．２μｍ以下であってもよい。
　ｎ型光反射層２８は、この形態では、ｎ型ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射）層を含む。ｎ型ＤＢＲ層は、法線方向Ｚに沿って周期的に変化する屈折率を有し、特定の波長成分を共振反射させる。特定の波長成分は、活性層２５で生成された光の波長成分である。
　ｎ型光反射層２８は、Ａｌ（アルミニウム）組成を含む複数のＡｌ組成層が積層された積層構造を有している。複数のＡｌ組成層は、互いに異なる屈折率をそれぞれ有している。ｎ型光反射層２８は、この形態では、Ａｌ組成αを有するｎ型高Ａｌ組成層３０、および、Ａｌ組成α未満のＡｌ組成β（β＜α）を有するｎ型低Ａｌ組成層３１が任意の周期で交互に積層された積層構造を有している。ｎ型低Ａｌ組成層３１の屈折率は、ｎ型高Ａｌ組成層３０の屈折率よりも大きい。
　ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１は、１以上６０以下の周期で交互に積層されていてもよい。ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１の積層周期は、１以上１０以下、１０以上２０以下、２０以上３０以下、３０以上４０以下、４０以上５０以下、または、５０以上６０以下であってもよい。
　ｎ型高Ａｌ組成層３０は、ｎ型のＡｌαＧａ（１－α）Ａｓを含んでいてもよい。ｎ型高Ａｌ組成層３０のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型高Ａｌ組成層３０のｎ型不純物は、シリコンであってもよい。
　Ａｌ組成αは、０．５以上０．９５以下であってもよい。Ａｌ組成αは、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、０．６５以上０．７以下、０．７以上０．７５以下、０．７５以上０．８以下、０．８以上０．８５以下、０．８５以上０．９以下、または、０．９以上０．９５以下であってもよい。
　ｎ型低Ａｌ組成層３１は、ｎ型のＡｌβＧａ（１－β）Ａｓを含んでいてもよい。ｎ型低Ａｌ組成層３１のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型低Ａｌ組成層３１のｎ型不純物は、シリコンであってもよい。
　Ａｌ組成βは、０．０５以上０．２５以下であってもよい。Ａｌ組成βは、０．０５以上０．１以下、０．１以上０．１５以下、０．１５以上０．２以下、または、０．２以上０．２５以下であってもよい。
　ｎ型高Ａｌ組成層３０の厚さは、λ／（４×ｎ１）Åであってもよい。ｎ型低Ａｌ組成層３１の厚さは、λ／（４×ｎ２）Åであってもよい。λは、活性層２５で生成される光の波長である。ｎ１は、ｎ型高Ａｌ組成層３０の屈折率である。ｎ２は、ｎ型低Ａｌ組成層３１の屈折率である。
　ｎ型高Ａｌ組成層３０の厚さは、５００Å以上９００Å以下であってもよい。ｎ型高Ａｌ組成層３０の厚さは、５００Å以上６００Å以下、６００Å以上７００Å以下、７００Å以上８００Å以下、または、８００Å以上９００Å以下であってもよい。
　ｎ型低Ａｌ組成層３１の厚さは、４００Å以上８００Å以下であってもよい。ｎ型低Ａｌ組成層３１の厚さは、４００Å以上５００Å以下、５００Å以上６００Å以下、６００Å以上７００Å以下、または、７００Å以上８００Å以下であってもよい。ｎ型低Ａｌ組成層３１の厚さは、ｎ型高Ａｌ組成層３０の厚さ以下であってもよい。ｎ型低Ａｌ組成層３１の厚さは、ｎ型高Ａｌ組成層３０の厚さ未満であってもよい。
　ｎ型クラッド層２９は、この形態では、ｎ型のＡｌγＧａ（１－γ）Ａｓを含む。ｎ型クラッド層２９のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型クラッド層２９のｎ型不純物は、シリコンであってもよい。ｎ型クラッド層２９は、不純物無添加（アンドープ）であってもよい。
　ｎ型クラッド層２９のＡｌ組成γは、ｎ型低Ａｌ組成層３１のＡｌ組成βを超えて、ｎ型高Ａｌ組成層３０のＡｌ組成α未満（β＜γ＜α）であってもよい。ｎ型クラッド層２９のＡｌ組成γは、０．２以上０．７以下であってもよい。
　Ａｌ組成γは、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、０．３５以上０．４以下、０．４以上０．４５以下、０．４５以上０．５以下、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、または、０．６５以上０．７以下であってもよい。
　ｎ型クラッド層２９の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。ｎ型クラッド層２９の厚さは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．３μｍ以下、０．３μｍ以上０．４μｍ以下、または、０．４μｍ以上０．５μｍ以下であってもよい。
　活性層２５は、量子井戸層および障壁層を含むＱＷ（Quantum Well：量子井戸構造）を有していてもよい。活性層２５は、この形態では、量子井戸層および障壁層が任意の周期で交互に積層されたＭＱＷ（Multi Quantum Well：多重量子井戸）構造を有している。量子井戸層および障壁層は、１以上５０以下の周期で交互に積層されていてもよい。量子井戸層および障壁層の積層周期は、１以上１０以下、１０以上２０以下、２０以上３０以下、３０以上４０以下、または、４０以上５０以下であってもよい。
　量子井戸層は、ＧａＡｓを含んでいてもよい。量子井戸層は、不純物無添加であってもよい。量子井戸層の厚さは、１０Å以上２００Å以下であってもよい。量子井戸層の厚さは、１０Å以上５０Å以下、５０Å以上１００Å以下、１００Å以上１５０Å以下、または、１５０Å以上２００Å以下であってもよい。
　障壁層は、量子井戸層のバンドギャップよりも大きいバンドギャップを有している。障壁層は、ＡｌδＧａ（１－δ）Ａｓを含んでいてもよい。Ａｌ組成δは、０．１５以上０．５以下であってもよい。Ａｌ組成δは、０．１５以上０．２以下、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、０．３５以上０．４以下、０．４以上０．４５以下、または、０．４５以上０．５以下であってもよい。
　障壁層の厚さは、１０Å以上２００Å以下であってもよい。障壁層の厚さは、１０Å以上５０Å以下、５０Å以上１００Å以下、１００Å以上１５０Å以下、または、１５０Å以上２００Å以下であってもよい。
　活性層２５の総厚さＴＡは２００Å以上１６００Å以下であってもよい。総厚さＴＡは、２００Å以上４００Å以下、４００Å以上６００Å以下、６００Å以上８００Å以下、８００Å以上１０００Å以下、１０００Å以上１２００Å以下、１２００Å以上１４００Å以下、または、１４００Å以上１６００Å以下であってもよい。
　活性層２５の最下層および最上層は、障壁層によってそれぞれ形成されていてもよい。活性層２５の最下層および最上層を形成する２つ障壁層の厚さは、活性層２５において中間層を形成する１つまたは複数の障壁層の厚さを超えていてもよい。
　ｐ型半導体層２６は、活性層２５側からこの順に積層されたｐ型クラッド層３２、ｐ型光反射層３３およびｐ型コンタクト層３４を含む。ｐ型クラッド層３２は、この形態では、ｐ型のＡｌεＧａ（１－ε）Ａｓを含む。ｐ型クラッド層３２のｐ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｐ型クラッド層３２のｐ型不純物は、炭素であってもよい。
　Ａｌ組成εは、０．２以上０．７以下であってもよい。Ａｌ組成εは、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、０．３５以上０．４以下、０．４以上０．４５以下、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、または、０．６５以上０．７以下であってもよい。
　ｐ型クラッド層３２の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。ｐ型クラッド層３２の厚さは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．３μｍ以下、０．３μｍ以上０．４μｍ以下、または、０．４μｍ以上０．５μｍ以下であってもよい。
　ｐ型光反射層３３は、この形態では、ｐ型ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射）層を含む。ｐ型ＤＢＲ層は、法線方向Ｚに周期的に変化する屈折率を有し、特定の波長成分を共振反射させる。特定の波長成分は、活性層２５で生成された光の波長成分である。
　ｐ型光反射層３３は、Ａｌ（アルミニウム）組成を含む複数のＡｌ組成層が積層された積層構造を有している。複数のＡｌ組成層は、互いに異なる屈折率をそれぞれ有している。ｐ型光反射層３３は、この形態では、Ａｌ組成ζを有するｐ型高Ａｌ組成層３５、および、Ａｌ組成ζ未満のＡｌ組成η（η＜ζ）を有するｐ型低Ａｌ組成層３６が任意の周期で交互に積層された積層構造を有している。ｐ型低Ａｌ組成層３６の屈折率は、ｐ型高Ａｌ組成層３５の屈折率よりも大きい。
　ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６は、１以上６０以下の周期で交互に積層されていてもよい。ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６の積層周期は、１以上１０以下、１０以上２０以下、２０以上３０以下、３０以上４０以下、４０以上５０以下、または、５０以上６０以下であってもよい。
　ｐ型高Ａｌ組成層３５は、ｐ型のＡｌζＧａ（１－ζ）Ａｓを含んでいてもよい。ｐ型高Ａｌ組成層３５のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下であってもよい。ｐ型高Ａｌ組成層３５のｐ型不純物は、炭素であってもよい。
　Ａｌ組成ζは、ｐ型クラッド層３２のＡｌ組成εを超えていてもよい（ε＜ζ）。Ａｌ組成ζは、０．５以上０．９５以下であってもよい。Ａｌ組成ζは、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、０．６５以上０．７以下、０．７以上０．７５以下、０．７５以上０．８以下、０．８以上０．８５以下、０．８５以上０．９以下、または、０．９以上０．９５以下であってもよい。
　ｐ型低Ａｌ組成層３６は、ｐ型のＡｌηＧａ（１－η）Ａｓを含んでいてもよい。ｐ型低Ａｌ組成層３６のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下であってもよい。ｐ型低Ａｌ組成層３６のｐ型不純物は、炭素であってもよい。
　Ａｌ組成ηは、ｐ型クラッド層３２のＡｌ組成ε未満（η＜ε＜ζ）であってもよい。Ａｌ組成ηは、０．０５以上０．２５以下であってもよい。Ａｌ組成ηは、０．０５以上０．１以下、０．１以上０．１５以下、０．１５以上０．２以下、または、０．２以上０．２５以下であってもよい。
　ｐ型高Ａｌ組成層３５の厚さは、λ／（４×ｎ３）Åであってもよい。ｐ型低Ａｌ組成層３６の厚さは、λ／（４×ｎ４）Åであってもよい。λは、活性層２５で生成される光の波長である。ｎ３は、ｐ型高Ａｌ組成層３５の屈折率である。ｎ４は、ｐ型低Ａｌ組成層３６の屈折率である。
　ｐ型高Ａｌ組成層３５の厚さは、５００Å以上９００Å以下であってもよい。ｐ型高Ａｌ組成層３５の厚さは、５００Å以上６００Å以下、６００Å以上７００Å以下、７００Å以上８００Å以下、または、８００Å以上９００Å以下であってもよい。
　ｐ型低Ａｌ組成層３６の厚さは、４００Å以上８００Å以下であってもよい。ｐ型低Ａｌ組成層３６の厚さは、４００Å以上５００Å以下、５００Å以上６００Å以下、６００Å以上７００Å以下、または、７００Å以上８００Å以下であってもよい。ｐ型低Ａｌ組成層３６の厚さは、ｐ型高Ａｌ組成層３５の厚さ以下であってもよい。ｐ型低Ａｌ組成層３６の厚さは、ｐ型高Ａｌ組成層３５の厚さ未満であってもよい。
　ｐ型コンタクト層３４は、チップ本体２の第１主面３を形成している。ｐ型コンタクト層３４は、この形態では、ｐ型のＧａＡｓを含む。ｐ型コンタクト層３４のｐ型不純物濃度は、ｐ型光反射層３３のｐ型不純物濃度を超えていることが好ましい。ｐ型コンタクト層３４のｐ型不純物濃度は、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下であってもよい。ｐ型コンタクト層３４のｐ型不純物は、炭素であってもよい。
　ｐ型コンタクト層３４の厚さは、０．０２μｍ以上０．２μｍ以下であってもよい。ｐ型コンタクト層３４の厚さは、０．０２μｍ以上０．０５μｍ以下、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．１５μｍ以下、または、０．１５μｍ以上０．２μｍ以下であってもよい。
　図４および図５を参照して、複数の発光部６は、半導体積層構造２１に形成されている。各発光部６は、トレンチ７によって区画された台地状のメサ構造４１を有している。トレンチ７は、半導体積層構造２１の主面（チップ本体２の第１主面３）に形成されている。トレンチ７は、ｐ型コンタクト層３４、ｐ型光反射層３３および活性層２５を貫通し、ｎ型半導体層２４を露出させている。トレンチ７は、ｎ型半導体層２４においてｎ型クラッド層２９を貫通し、ｎ型光反射層２８を露出させている。
　トレンチ７は、平面視において発光部６を取り囲む環状に形成されている。トレンチ７は、この形態では、断面視において第１主面３側の開口面積が底壁側の開口面積よりも大きい先細り形状（テーパ形状）に形成されている。
　トレンチ７は、内周壁４２、外周壁４３、ならびに、内周壁４２および外周壁４３を接続する底壁４４を有している。内周壁４２および外周壁４３は、ｎ型半導体層２４の一部およびｐ型半導体層２６を露出させている。ｎ型半導体層２４の一部は、ｎ型光反射層２８の一部およびｎ型クラッド層２９である。底壁４４は、ｎ型光反射層２８を露出させている。
　内周壁４２は、メサ構造４１（発光部６）を区画している。つまり、内周壁４２は、この形態では、平面視において円形状に形成されている。内周壁４２の平面形状は任意であり、メサ構造４１（発光部６）の平面形状に応じて調整される。内周壁４２は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　外周壁４３は、内周壁４２から間隔を空けて内周壁４２（発光部６）を取り囲んでいる。外周壁４３は、この形態では、平面視において円形状に形成されている。外周壁４３の平面形状は任意である。外周壁４３は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　底壁４４は、第１主面３に対して平行に形成されていてもよい。底壁４４は、平面視において発光部６（メサ構造４１）を取り囲む環状（この形態では円環状）に形成されている。底壁４４の平面形状は、内周壁４２の平面形状および外周壁４３の平面形状に応じて、三角環状、四角環状もしくは六角環状等の多角環状、または、楕円環状に形成されていてもよい。
　各メサ構造４１は、頂部４５、基部４６、ならびに、頂部４５および基部４６を接続する側壁４７を含む。頂部４５は、第１主面３に対して平行に延びている。頂部４５は、この形態では、第１主面３の一部によって形成されている。つまり、頂部４５は、ｐ型半導体層２６によって形成されている。頂部４５は、より具体的には、ｐ型コンタクト層３４によって形成されている。
　頂部４５は、トレンチ７の内周壁４２によって区画されている。頂部４５は、平面視において円形状に形成されている。頂部４５の平面形状は任意である。頂部４５は、内周壁４２の平面形状に応じて、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　頂部４５の幅ＷＭは、１０μｍ以上４０μｍ以下であってもよい。幅ＷＭは、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、２５μｍ以上３０μｍ以下、３０μｍ以上３５μｍ以下、または、３５μｍ以上４０μｍ以下であってもよい。
　基部４６は、ｎ型半導体層２４によって形成されている。基部４６は、この形態では、ｎ型光反射層２８によって形成されている。基部４６は、トレンチ７の内周壁４２によって区画されている。基部４６は、トレンチ７の底壁４４およびメサ構造４１の側壁４７を接続する接続部である。
　基部４６は、平面視において円形状に形成されている。基部４６の平面形状は任意である。基部４６は、頂部４５の平面形状に応じて、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。基部４６の平面積は、頂部４５の平面積を超えている。
　側壁４７は、トレンチ７の内周壁４２によって形成されている。側壁４７は、頂部４５から基部４６に向けて下り傾斜している。これにより、各メサ構造４１は、錐台形状に形成されている。各メサ構造４１は、この形態では、円錐台形状に形成されている。各メサ構造４１は、頂部４５および基部４６の平面形状に応じて、三角錐台形状、四角錐台形状もしくは六角錐台形状等の多角錐台形状、または、楕円錐台形状に形成されていてもよい。
　側壁４７が頂部４５との間で成す角度θＭ（絶対値）は、９０°以上１７０°以下であってもよい。角度θＭは、断面視において頂部４５の周縁点および基部４６の周縁点を結ぶラインが、メサ構造４１内において頂部４５との間で成す角度である。
　角度θＭは、９０°以上１００°以下、１００°以上１１０°以下、１１０°以上１２０°以下、１２０°以上１３０°以下、１３０°以上１４０°以下、１４０°以上１５０°以下、１５０°以上１６０°以下、または、１６０°以上１７０°以下であってもよい。
　メサ構造４１の厚さＴＭは、１μｍ以上１０μｍ以下であってもよい。厚さＴＭは、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。厚さＴＭは、頂部４５および基部４６の間の法線方向Ｚに沿う距離である。
　図４～図６を参照して、面発光レーザ装置１は、各メサ構造４１に係るｐ型半導体層２６において頂部４５および活性層２５の間の任意の領域に介在された電流狭窄層５１を含む。電流狭窄層５１は、活性層２５に供給される電流を狭窄する。
　電流狭窄層５１は、活性層２５およびｐ型光反射層３３の間の領域に介在されていることが好ましい。電流狭窄層５１は、この形態では、ｐ型クラッド層３２およびｐ型光反射層３３の間の領域に介在されている。電流狭窄層５１は、メサ構造４１の側壁４７から露出している。
　電流狭窄層５１は、ｐ型クラッド層３２の内部に介在されていてもよい。この場合、電流狭窄層５１は、複数（たとえば２つ）のｐ型クラッド層３２の間の領域に介在されていてもよい。つまり、電流狭窄層５１およびｐ型光反射層３３の間の領域に別のｐ型クラッド層３２が形成されていてもよい。別のｐ型クラッド層３２の構造は、活性層２５および電流狭窄層５１の間の領域に形成されたｐ型クラッド層３２と同様であるので、具体的に説明は省略する。
　電流狭窄層５１の厚さＴＣは、０．０１μｍ以上０．１μｍ以下であってもよい。厚さＴＣは、０．０１μｍ以上０．０２μｍ以下、０．０２μｍ以上０．０４μｍ以下、０．０４μｍ以上０．０６μｍ以下、０．０６μｍ以上０．０８μｍ以下、または、０．０８μｍ以上０．１μｍ以下であってもよい。
　電流狭窄層５１は、ｐ型電流通過層５２および電流狭窄絶縁層５３を含む。ｐ型電流通過層５２は、メサ構造４１の内方領域に形成されている。ｐ型電流通過層５２は、より具体的には、平面視においてメサ構造４１の中央部に形成されている。ｐ型電流通過層５２は、この形態では、ｐ型のＡｌσＧａ（１－σ）Ａｓを含む。ｐ型電流通過層５２のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下であってもよい。ｐ型電流通過層５２のｐ型不純物は、炭素であってもよい。
　Ａｌ組成σは、ｐ型クラッド層３２のＡｌ組成εを超えている（ε＜σ）。Ａｌ組成σは、ｐ型光反射層３３のｐ型高Ａｌ組成層３５のＡｌ組成ζを超えている（ζ＜σ）。Ａｌ組成σは、０．９以上１．０以下であってもよい。Ａｌ組成σは、０．９以上０．９５以下、または、０．９５以上１．０以下であってもよい。Ａｌ組成σは、１．０未満であってもよい。
　平面視におけるｐ型電流通過層５２の最大幅ＴＰは、１μｍ以上１５μｍ以下であってもよい。最大幅ＴＰは、１μｍ以上３μｍ以下、３μｍ以上５μｍ以下、５μｍ以上７μｍ以下、７μｍ以上９μｍ以下、９μｍ以上１１μｍ以下、１１μｍ以上１３μｍ以下、または、１３μｍ以上１５μｍ以下であってもよい。
　電流狭窄絶縁層５３は、ｐ型電流通過層５２に対してメサ構造４１の側壁４７側に形成されている。電流狭窄絶縁層５３は、平面視においてｐ型電流通過層５２を取り囲む環状（この形態では円環状）に形成されている。
　電流狭窄絶縁層５３は、Ａｌ（アルミニウム）を含むＡｌ酸化物層によって形成されている。電流狭窄絶縁層５３は、より具体的には、ｐ型電流通過層５２の一部をメサ構造４１の側壁４７側から酸化させることによって形成されている。つまり、電流狭窄絶縁層５３は、Ａｌ酸化物中にＧａ（ガリウム）およびＡｓ（砒素）を含む。
　各メサ構造４１は、外部端子１１から半導体積層構造２１に供給される電流を狭窄する。したがって、メサ構造４１の内部においてｎ型半導体層２４、活性層２５およびｐ型半導体層２６には比較的高い電流密度を有する電流が流れる。これにより、活性層２５において生成される光の発光効率が高められている。
　メサ構造４１の電流密度は、メサ構造４１のサイズに反比例する。つまり、メサ構造４１のサイズが小さい程、電流狭窄効果が高まるので、メサ構造４１の電流密度は増加する。一方、メサ構造４１のサイズが大きい程、電流狭窄効果が低減するので、メサ構造４１の電流密度は減少する。
　各メサ構造４１の内部を流れる電流は、さらに、電流狭窄絶縁層５３を迂回してｐ型電流通過層５２に流れ込む。これにより、ｐ型電流通過層５２を介して活性層２５に供給される電流の密度が高められる。活性層２５において法線方向Ｚにｐ型電流通過層５２に対向する領域が、発光領域５４となる。
　各活性層２５において生成された光は、メサ構造４１内においてｎ型光反射層２８およびｐ型光反射層３３の間を法線方向Ｚに沿って往復しながら、共振によって増幅される。増幅された光は、各メサ構造４１の頂部４５からレーザ光として取り出される。
　トレンチ７の外周壁４３から露出するメサ構造４１外の半導体積層構造２１にも電流狭窄層５１に対応した層が形成されている。メサ構造４１外の電流狭窄層５１に対応した層は、電流狭窄の機能を生じさせない点を除いて、メサ構造４１内の電流狭窄層５１と略同様の構造を有している。
　メサ構造４１外の電流狭窄層５１に対応した層については、電流狭窄の機能を生じさせない点を除いて、電流狭窄層５１の説明が準用される。メサ構造４１外の電流狭窄層５１に対応した層については、電流狭窄層５１と同一符号を付して説明を省略する。
　図６を参照して、面発光レーザ装置１は、各メサ構造４１の側壁４７の表層部に形成された側壁絶縁層８０を含む。側壁絶縁層８０は、側壁４７から露出している。側壁絶縁層８０は、頂部４５および基部４６の間の領域を側壁４７に沿って延びている。つまり、各メサ構造４１の側壁４７は、側壁絶縁層８０によって形成された部分を含む。
　側壁絶縁層８０は、平面視において電流狭窄絶縁層５３に対向している。側壁絶縁層８０は、平面視においてｐ型電流通過層５２を露出させている。側壁絶縁層８０は、より具体的には、頂部４５の接線方向に関して、電流狭窄絶縁層５３の一端部および他端部の間の領域に対向している。接線方向は、メサ構造４１の頂部４５に平行な方向であり、第１方向Ｘおよび第２方向Ｙを含む。
　側壁絶縁層８０は、断面視において接線方向に沿う長さが互いに異なる第１部分８１および第２部分８２を含む。側壁絶縁層８０の第１部分８１は、メサ構造４１の側壁４７から内方領域に向かって接線方向に延びている。第１部分８１は、メサ構造４１の側壁４７から露出する外端部、および、メサ構造４１内に位置する内端部を有している。
　側壁絶縁層８０の第２部分８２は、メサ構造４１の側壁４７から内方領域に向かって接線方向に延びている。第２部分８２は、メサ構造４１の側壁４７から露出する外端部、および、メサ構造４１内に位置する内端部を有している。第２部分８２の内端部は、第１部分８１の内端部よりもメサ構造４１の側壁４７側に位置している。
　第１部分８１は、接線方向に関して、第１長さＬＰ１を有している。第２部分８２は、接線方向に関して、第２長さＬＰ２を有している。第２長さＬＰ２は、第１長さＬＰ１未満（ＬＰ２＜ＬＰ１）である。
　第１長さＬＰ１は、０．５μｍ以上５．０μｍ以下であってもよい。第１長さＬＰ１は、０．５μｍ以上１．０μｍ以下、１．０μｍ以上２．０μｍ以下、２．０μｍ以上３．０μｍ以下、３．０μｍ以上４．０μｍ以下、または、４．０μｍ以上５．０μｍ以下であってもよい。
　第２長さＬＰ２は、０μｍを超えて１．０μｍ以下であってもよい。第２長さＬＰ２は、０μｍを超えて０．０２μｍ以下、０．０２μｍ以上０．０４μｍ以下、０．０４μｍ以上０．０６μｍ以下、０．０６μｍ以上０．０８μｍ以下、または、０．０８μｍ以上１μｍ以下であってもよい。第２長さＬＰ２は、０μｍであってもよい。つまり、複数の第２部分８２の一部または全部を有さない側壁絶縁層８０が形成されていてもよい。
　第１部分８１および第２部分８２は、法線方向Ｚに沿って交互に形成されている。これにより、側壁絶縁層８０は、断面視において櫛歯形状に形成されている。側壁絶縁層８０は、ｎ型半導体層２４に形成された領域、および、ｐ型半導体層２６に形成された領域を含む。
　ｎ型半導体層２４においてｎ型光反射層２８のｎ型高Ａｌ組成層３０は、メサ構造４１の側壁４７から露出する第１露出部８３を含む。また、ｎ型光反射層２８のｎ型低Ａｌ組成層３１は、メサ構造４１の側壁４７から露出する第２露出部８４を含む。また、ｎ型クラッド層２９は、メサ構造４１の側壁４７から露出する第３露出部８５を含む。
　ｎ型高Ａｌ組成層３０の第１露出部８３は、第１Ａｌ酸化物層８６を含む。第１Ａｌ酸化物層８６は、第１露出部８３の酸化物を含む。第１Ａｌ酸化物層８６は、接線方向に沿って延びている。第１Ａｌ酸化物層８６は、ｎ型高Ａｌ組成層３０の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｎ型低Ａｌ組成層３１の第２露出部８４は、第２Ａｌ酸化物層８７を含む。第２Ａｌ酸化物層８７は、第２露出部８４の酸化物を含む。第２Ａｌ酸化物層８７は、接線方向に沿って延びている。第２Ａｌ酸化物層８７は、ｎ型低Ａｌ組成層３１の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｎ型クラッド層２９の第３露出部８５は、第３Ａｌ酸化物層８８を含む。第３Ａｌ酸化物層８８は、第３露出部８５の酸化物を含む。第３Ａｌ酸化物層８８は、接線方向に沿って延びている。第３Ａｌ酸化物層８８は、ｎ型クラッド層２９の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　接線方向に関して、第１Ａｌ酸化物層８６の長さは、第２Ａｌ酸化物層８７の長さ、および、第３Ａｌ酸化物層８８の長さを超えている。これは、ｎ型高Ａｌ組成層３０のＡｌ組成αが、ｎ型低Ａｌ組成層３１のＡｌ組成βおよびｎ型クラッド層２９のＡｌ組成γを超えているためである（β＜γ＜α）。
　接線方向に関して、第３Ａｌ酸化物層８８の長さは、第２Ａｌ酸化物層８７の長さを超えている。これは、ｎ型クラッド層２９のＡｌ組成γが、ｎ型低Ａｌ組成層３１のＡｌ組成βを超えているためである（β＜γ）。
　第１Ａｌ酸化物層８６および第２Ａｌ酸化物層８７は、法線方向Ｚに沿って交互に形成されている。第１Ａｌ酸化物層８６は、側壁絶縁層８０の第１部分８１を形成している。第２Ａｌ酸化物層８７は、側壁絶縁層８０の第２部分８２を形成している。第３Ａｌ酸化物層８８は、側壁絶縁層８０の第２部分８２を形成している。側壁絶縁層８０においてｎ型半導体層２４に位置する領域は、第１Ａｌ酸化物層８６、第２Ａｌ酸化物層８７および第３Ａｌ酸化物層８８によって形成されている。
　ｐ型半導体層２６においてｐ型光反射層３３のｐ型高Ａｌ組成層３５は、メサ構造４１の側壁４７から露出する第１露出部９３を含む。また、ｐ型光反射層３３のｐ型低Ａｌ組成層３６は、メサ構造４１の側壁４７から露出する第２露出部９４を含む。また、ｐ型クラッド層３２は、メサ構造４１の側壁４７から露出する第３露出部９５を含む。
　ｐ型高Ａｌ組成層３５の第１露出部９３は、第１Ａｌ酸化物層９６を含む。第１Ａｌ酸化物層９６は、第１露出部９３の酸化物を含む。第１Ａｌ酸化物層９６は、接線方向に沿って延びている。第１Ａｌ酸化物層９６は、ｐ型高Ａｌ組成層３５の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｐ型低Ａｌ組成層３６の第２露出部９４は、第２Ａｌ酸化物層９７を含む。第２Ａｌ酸化物層９７は、第２露出部９４の酸化物を含む。第２Ａｌ酸化物層９７は、接線方向に沿って延びている。第２Ａｌ酸化物層９７は、ｐ型低Ａｌ組成層３６の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｐ型クラッド層３２の第３露出部９５は、第３Ａｌ酸化物層９８を含む。第３Ａｌ酸化物層９８は、第３露出部９５の酸化物を含む。第３Ａｌ酸化物層９８は、接線方向に沿って延びている。第３Ａｌ酸化物層９８は、ｐ型クラッド層３２の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　接線方向に関して、第１Ａｌ酸化物層９６の長さは、第２Ａｌ酸化物層９７の長さ、および、第３Ａｌ酸化物層９８の長さを超えている。これは、ｐ型高Ａｌ組成層３５のＡｌ組成ζが、ｐ型低Ａｌ組成層３６のＡｌ組成η、および、ｐ型クラッド層３２のＡｌ組成εを超えているためである（η＜ε＜ζ）。
　接線方向に関して、第３Ａｌ酸化物層９８の長さは、第２Ａｌ酸化物層９７の長さを超えている。これは、ｐ型クラッド層３２のＡｌ組成εが、ｐ型低Ａｌ組成層３６のＡｌ組成ηを超えているためである（η＜ε）。
　第１Ａｌ酸化物層９６および第２Ａｌ酸化物層９７は、法線方向Ｚに沿って交互に形成されている。第１Ａｌ酸化物層９６は、側壁絶縁層８０の第１部分８１を形成している。第２Ａｌ酸化物層９７は、側壁絶縁層８０の第２部分８２を形成している。第３Ａｌ酸化物層９８は、側壁絶縁層８０の第２部分８２を形成している。側壁絶縁層８０においてｐ型半導体層２６に位置する領域は、第１Ａｌ酸化物層９６、第２Ａｌ酸化物層９７および第３Ａｌ酸化物層９８によって形成されている。
　側壁絶縁層８０（第１Ａｌ酸化物層８６、第２Ａｌ酸化物層８７、第１Ａｌ酸化物層９６および第２Ａｌ酸化物層９７）は、半導体積層構造２１においてトレンチ７の外周壁４３から露出する領域にも形成されている。トレンチ７の外周壁４３に形成された側壁絶縁層８０は、トレンチ７の内周壁４２（メサ構造４１の側壁４７）に形成された側壁絶縁層８０と略同様の構造を有している。トレンチ７の外周壁４３に形成された側壁絶縁層８０については、トレンチ７の内周壁４２（メサ構造４１の側壁４７）に形成された側壁絶縁層８０の説明が準用されるものとして、説明を省略する。
　図４～図７を参照して、絶縁層８は、半導体積層構造２１の主面（第１主面３）の上に形成されている。絶縁層８は、活性層２５の発光波長λに対して透明な絶縁材料または透光性を有する絶縁材料を含む。絶縁層８は、窒化シリコン（ＳｉＮ）層および酸化シリコン（ＳｉＯ２）層のうちの少なくとも１つを含む。
　絶縁層８は、窒化シリコン層または酸化シリコン層からなる単層構造を有していてもよい。絶縁層８は、第１主面３側から任意の順序で積層された窒化シリコン層および酸化シリコン層を含む積層構造を有していてもよい。絶縁層８は、この形態では、窒化シリコン層からなる単層構造を有している。
　絶縁層８は、第１主面３の上からトレンチ７に入り込み、メサ構造４１を被覆している。絶縁層８は、主面被覆部１０１、内壁被覆部１０２および頂部被覆部１０３を含む。主面被覆部１０１は、第１主面３を被覆している。内壁被覆部１０２は、トレンチ７の内壁（内周壁４２、外周壁４３および底壁４４）を被覆している。頂部被覆部１０３は、メサ構造４１の頂部４５を被覆している。
　内壁被覆部１０２は、より具体的には、トレンチ７の内壁に沿って膜状に延び、トレンチ７内においてリセス空間を区画している。つまり、内壁被覆部１０２は、メサ構造４１の側壁４７を被覆している。内壁被覆部１０２においてメサ構造４１の側壁４７を被覆する部分は、側壁絶縁層８０に接している。
　頂部被覆部１０３は、メサ構造４１の頂部４５を選択的に露出させるコンタクト孔１０４を有している。コンタクト孔１０４は、より具体的には、ｐ型コンタクト層３４を露出させている。コンタクト孔１０４は、平面視において環状（この形態では円環状）に形成されている。
　図７を参照して、頂部被覆部１０３は、コンタクト孔１０４よりも内方に位置する領域にレリーフ部１０３ａを有している。レリーフ部１０３ａは、この形態では、コンタクト孔１０４によって取り囲まれている。レリーフ部１０３ａは、リセス部１０５、第１突出部１０６および第２突出部１０７を含む。リセス部１０５は、メサ構造４１の頂部４５側に向けて窪んでいる。リセス部１０５は、平面視において環状（この形態では円環状）に形成されている。
　第１突出部１０６は、リセス部１０５によって区画されている。第１突出部１０６は、リセス部１０５によって取り囲まれ、島状または点状に区画されている。第１突出部１０６は、この形態では、平面視において円形状に形成されている。第１突出部１０６は、法線方向Ｚに活性層２５の発光領域５４に対向している。第１突出部１０６は、法線方向Ｚにｐ型電流通過層５２に対向している。
　第２突出部１０７は、リセス部１０５に起因して形成されている。第２突出部１０７は、より具体的には、リセス部１０５およびコンタクト孔１０４の間の領域に区画されている。第２突出部１０７は、リセス部１０５およびコンタクト孔１０４によって環状（この形態では円環状）に区画されている。
　リセス部１０５は、第１突出部１０６を区画する第１側壁１０８、第２突出部１０７を区画する第２側壁１０９、ならびに、第１側壁１０８および第２側壁１０９を接続する底壁１１０を有している。第１側壁１０８は、頂部被覆部１０３の主面から底壁１１０に向けて下り傾斜した傾斜面を有している。第２側壁１０９は、頂部被覆部１０３の主面から底壁１１０に向けて下り傾斜した傾斜面を有している。リセス部１０５は、断面視において底壁１１０側の開口幅が開口側の開口幅よりも小さいテーパ形状に形成されている。
　第１突出部１０６の厚さは、（ｎ＋１）λ／２に設定される。第２突出部１０７の厚さは、（ｎ＋１）λ／２に設定される。リセス部１０５の厚さは、（２ｎ＋１）λ／４に設定される。ｎは、整数である。λは、活性層２５で生成される光の波長である。
　頂部４５から放出されたレーザ光は、スネルの法則によって、第１側壁１０８および第２側壁１０９によって屈折させられ、第１突出部１０６側に集光される。これにより、第１側壁１０８および第２側壁１０９が法線方向Ｚに延びる垂直面である場合に比べて、レーザ光の指向性が高められる。
　図４～図７を参照して、第１主面電極層９は、絶縁層８に沿って膜状に形成されている。第１主面電極層９は、各トレンチ７内においてリセス空間が区画されるように各メサ構造４１を選択的に被覆している。第１主面電極層９は、メサ構造４１の頂部４５の上からコンタクト孔１０４に入り込んでいる。第１主面電極層９は、コンタクト孔１０４内においてｐ型コンタクト層３４に電気的に接続されている。
　第１主面電極層９においてメサ構造４１の頂部４５を被覆する部分は、絶縁層８の頂部被覆部１０３を露出させるレリーフ開口１１１を含む。レリーフ開口１１１は、絶縁層８のレリーフ部１０３ａを露出させている。レリーフ開口１１１は、より具体的には、第２突出部１０７の一部、リセス部１０５および第１突出部１０６を露出させている。
　レリーフ開口１１１は、この形態では、平面視において円形状に形成されている。レリーフ開口１１１の平面形状は任意である。レリーフ開口１１１は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。レリーフ開口１１１は、法線方向Ｚにｐ型電流通過層５２に対向している。レリーフ開口１１１は、法線方向Ｚに活性層２５の発光領域５４に対向している。
　レリーフ開口１１１の開口幅ＷＯは、５μｍ以上２０μｍ以下であってもよい。開口幅ＷＯは、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、または、１５μｍ以上２０μｍ以下であってもよい。
　第１主面電極層９の厚さＴＥ１は、０．０５μｍ以上０．５μｍ以下であってもよい。厚さＴＥ１は、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．３μｍ以下、０．３μｍ以上０．４μｍ以下、または、０．４μｍ以上０．５μｍ以下であってもよい。
　第１主面電極層９は、この形態では、複数の電極膜が積層された積層構造を有している。第１主面電極層９は、より具体的には、絶縁層８側からこの順に積層された第１電極膜１１２および第２電極膜１１３を含む。第１電極膜１１２は、チタンを含んでいてもよい。第２電極膜１１３は、金を含んでいてもよい。
　図５を参照して、外部端子１１は、第１主面電極層９の上に形成されている。外部端子１１は、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有している。外部端子１１は、第１主面電極層９の厚さＴＥ１以上の厚さＴＥ２（ＴＥ１≦ＴＥ２）を有している。厚さＴＥ２は、より具体的には、厚さＴＥ１を超えている（ＴＥ１＜ＴＥ２）。外部端子１１は、金を含んでいてもよい。
　厚さＴＥ２は、１．０μｍ以上５．０μｍ以下であってもよい。厚さＴＥ２は、１．０μｍ以上２．０μｍ以下、２．０μｍ以上３．０μｍ以下、３．０μｍ以上４．０μｍ以下、または、４．０μｍ以上５．０μｍ以下であってもよい。
　図４および図５を参照して、面発光レーザ装置１は、チップ本体２の第２主面４（基板２０の第２基板主面２３）の上に形成された第２主面電極層１１５を含む。第２主面電極層１１５は、第２基板主面２３の全域を被覆している。第２主面電極層１１５は、第２基板主面２３との間でオーミック接触を形成している。
　第２主面電極層１１５は、この形態では、複数の電極膜が積層された積層構造を有している。第２主面電極層１１５は、より具体的には、第２基板主面２３側からこの順に積層された第１電極膜１１６、第２電極膜１１７および第３電極膜１１８を含む。第１電極膜１１６は、金ゲルマニウム合金を含んでいてもよい。第２電極膜１１７は、ニッケルを含んでいてもよい。第３電極膜１１８は、金を含んでいてもよい。
　以上、面発光レーザ装置１によれば、チップ本体２（半導体積層構造２１）の第１主面３の周縁部に複数の発光部６が偏在している。これにより、チップ本体２の中央部を起点とするチップ本体２の温度上昇を抑制できる。その結果、チップ本体２の温度分布を調整できるから、複数の発光部６の出力を調整できる。
　また、面発光レーザ装置１によれば、チップ本体２において温度上昇率の高い領域に疎領域１５が形成され、チップ本体２において温度上昇率の低い領域に密領域１６が形成されている。温度上昇率の高い領域は、この形態では、チップ本体２の中央部である。温度上昇率の低い領域は、この形態では、チップ本体２の周縁部である。
　これにより、チップ本体２の中央部および周縁部の間において温度分布の偏りを抑制できる。その結果、チップ本体２の中央部および周縁部の間（つまり、疎領域１５および密領域１６の間）において複数の発光部６の出力低下や出力ばらつきを抑制できる。また、面発光レーザ装置１によれば、発光部６の配列や単位面積当たりの発光部６の個数を疎領域１５および密領域１６ごとに調整できる。よって、チップ本体２の温度分布や複数の発光部６の出力を適切に調整できる。
　図８Ａ～図８Ｉは、図６の対応図であって、図１に示す面発光レーザ装置１の製造方法の一例を説明するための図である。
　図８Ａを参照して、まず、基板２０が用意される。次に、ｎ型バッファ層２７が、基板２０の第１基板主面２２の上に形成される。ｎ型バッファ層２７は、ｎ型のＧａＡｓを含む。ｎ型バッファ層２７は、エピタキシャル成長法によって形成される。
　次に、ｎ型光反射層２８が、ｎ型バッファ層２７の上に形成される。ｎ型光反射層２８は、ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１を任意の周期で交互に積層させることにより形成される。
　ｎ型高Ａｌ組成層３０は、ｎ型のＡｌαＧａ（１－α）Ａｓを含む。Ａｌ組成αは、０．５以上０．９５以下であってもよい。ｎ型低Ａｌ組成層３１は、ｎ型のＡｌβＧａ（１－β）Ａｓを含む。Ａｌ組成βは、０．０５以上０．２５以下であってもよい。ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１は、エピタキシャル成長法によって形成される。
　次に、ｎ型クラッド層２９が、ｎ型光反射層２８の上に形成される。ｎ型クラッド層２９は、ｎ型のＡｌγＧａ（１－γ）Ａｓを含む。ｎ型クラッド層２９のＡｌ組成γは、０．２以上０．７以下であってもよい。ｎ型クラッド層２９は、エピタキシャル成長法によって形成される。
　次に、図８Ｂを参照して、活性層２５が、ｎ型クラッド層２９の上に形成される。活性層２５は、量子井戸層および障壁層を任意の周期で交互に積層させることにより形成される。量子井戸層は、ＧａＡｓを含む。障壁層は、ＡｌδＧａ（１－δ）Ａｓを含む。Ａｌ組成δは、０．１５以上０．５以下であってもよい。量子井戸層および障壁層は、エピタキシャル成長法によって形成される。
　次に、図８Ｃを参照して、ｐ型クラッド層３２が、活性層２５の上に形成される。ｐ型クラッド層３２は、ｐ型のＡｌεＧａ（１－ε）Ａｓを含む。Ａｌ組成εは、０．２以上０．７以下であってもよい。ｐ型クラッド層３２は、エピタキシャル成長法によって形成される。
　次に、ｐ型電流通過層５２および電流狭窄絶縁層５３のベースとなるｐ型ベース層１２２が、ｐ型クラッド層３２の上に形成される。ｐ型ベース層１２２は、ｐ型のＡｌσＧａ（１－σ）Ａｓを含む。Ａｌ組成σは、０．９以上１．０以下であってもよい。ｐ型ベース層１２２は、エピタキシャル成長法によって形成される。
　次に、ｐ型光反射層３３が、ｐ型ベース層１２２の上に形成される。ｐ型光反射層３３は、ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６を任意の周期で交互に積層させることにより形成される。
　ｐ型高Ａｌ組成層３５は、ｐ型のＡｌζＧａ（１－ζ）Ａｓを含む。Ａｌ組成ζは、０．５以上０．９５以下であってもよい。ｐ型低Ａｌ組成層３６は、ｐ型のＡｌηＧａ（１－η）Ａｓを含む。Ａｌ組成ηは、０．０５以上０．２５以下であってもよい。ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６は、エピタキシャル成長法によって形成される。
　次に、ｐ型コンタクト層３４が、ｐ型光反射層３３の上に形成される。ｐ型コンタクト層３４は、ｐ型のＧａＡｓを含む。ｐ型コンタクト層３４は、エピタキシャル成長法によって形成される。これにより、第１基板主面２２側からこの順に積層されたｎ型半導体層２４、活性層２５およびｐ型半導体層２６を含む半導体積層構造２１が形成される。
　次に、図８Ｄを参照して、所定パターンを有するマスク１２３が、半導体積層構造２１の上に形成される。マスク１２３は、複数の開口１２４を有している。複数の開口１２４は、トレンチ７を形成すべき領域をそれぞれ露出させている。
　次に、半導体積層構造２１の不要な部分が、マスク１２３を介するエッチング法によって除去される。半導体積層構造２１の不要な部分は、ウエットエッチング法またはドライエッチング法によって除去されてもよい。この工程では、ｐ型コンタクト層３４、ｐ型光反射層３３、ｐ型ベース層１２２、ｐ型クラッド層３２、活性層２５、ｎ型クラッド層２９およびｎ型光反射層２８の不要な部分がそれぞれ除去される。
　これにより、複数のトレンチ７が半導体積層構造２１に形成される。複数のトレンチ７は、ｐ型コンタクト層３４、ｐ型光反射層３３、ｐ型クラッド層３２、活性層２５およびｎ型クラッド層２９を貫通し、ｎ型光反射層２８の一部を露出させている。また、これにより、半導体積層構造２１に複数のメサ構造４１が形成される。その後、マスク１２３は除去される。
　ｎ型高Ａｌ組成層３０は、ｎ型低Ａｌ組成層３１のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｎ型低Ａｌ組成層３１を残存させながら、ｎ型高Ａｌ組成層３０を除去できる。また、エッチング液およびエッチング時間を適切に選択することにより、ｎ型高Ａｌ組成層３０を残存させながら、ｎ型低Ａｌ組成層３１を除去できる。
　また、ｎ型クラッド層２９は、ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１を残存させながら、ｎ型クラッド層２９を除去できる。
　また、ｐ型高Ａｌ組成層３５は、ｐ型低Ａｌ組成層３６のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｐ型低Ａｌ組成層３６を残存させながら、ｐ型高Ａｌ組成層３５を除去できる。また、エッチング液を適切に選択することにより、ｐ型高Ａｌ組成層３５を残存させながら、ｐ型低Ａｌ組成層３６を除去できる。
　また、ｐ型クラッド層３２は、ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｐ型高Ａｌ組成層３５およびｐ型低Ａｌ組成層３６を残存させながら、ｐ型クラッド層３２を除去できる。
　次に、図８Ｅを参照して、側壁絶縁層８０が、トレンチ７に形成される。側壁絶縁層８０は、半導体積層構造２１に対する酸化処理法によって形成される。酸化処理法は、熱酸化処理法であってもよい。
　この工程では、ｐ型光反射層３３においてトレンチ７から露出する部分が酸化される。また、ｐ型ベース層１２２においてトレンチ７から露出する部分が酸化される。また、ｐ型クラッド層３２においてトレンチ７から露出する部分が酸化される。また、ｎ型クラッド層２９においてトレンチ７から露出する部分が酸化される。また、ｎ型光反射層２８においてトレンチ７から露出する部分が酸化される。
　比較的高いＡｌ組成ζを有するｐ型ベース層１２２では、メサ構造４１の側壁４７からメサ構造４１の内方領域に向けて酸化が大きく進行する。これにより、ｐ型ベース層１２２の酸化部が電流狭窄絶縁層５３として形成される。また、ｐ型ベース層１２２の非酸化部がｐ型電流通過層５２として形成される。
　次に、図８Ｆを参照して、絶縁層８が、半導体積層構造２１の上に形成される。この工程では、窒化シリコン層からなる絶縁層８が形成される。絶縁層８は、窒化シリコン層に代えてまたはこれに加えて、酸化シリコン層を含んでいてもよい。絶縁層８は、ＣＶＤ法によって形成されてもよい。
　次に、図８Ｇを参照して、所定パターンを有するマスク１２５が、半導体積層構造２１の上に形成される。マスク１２５は、絶縁層８においてリセス部１０５を形成すべき領域をそれぞれ露出させる複数の開口１２６を有している。次に、絶縁層８の不要な部分が、マスク１２５を介するエッチング法（たとえばドライエッチング法）によって除去される。これにより、絶縁層８にリセス部１０５が形成される。その後、マスク１２５は除去される。
　次に、図８Ｈを参照して、所定パターンを有するマスク１２７が、半導体積層構造２１の上に形成される。マスク１２７は、絶縁層８においてコンタクト孔１０４を形成すべき領域をそれぞれ露出させる複数の開口１２８を有している。次に、絶縁層８の不要な部分が、マスク１２７を介するエッチング法（たとえばウエットエッチング法）によって除去される。これにより、コンタクト孔１０４が、絶縁層８に形成される。その後、マスク１２７は除去される。
　次に、図８Ｉを参照して、第１主面電極層９が、半導体積層構造２１の上に形成される。第１主面電極層９は、第１電極膜１１２および第２電極膜１１３を含む。第１電極膜１１２は、チタンを含んでいてもよい。第２電極膜１１３は、金を含んでいてもよい。第１電極膜１１２および第２電極膜１１３は、蒸着法またはスパッタ法によってそれぞれ形成されてもよい。
　次に、レリーフ開口１１１が、第１主面電極層９に形成される。レリーフ開口１１１は、第１主面電極層９においてメサ構造４１の頂部４５を被覆する部分を選択的に除去することによって形成される。第１主面電極層９の不要な部分は、マスク（図示せず）を介するエッチング法によって除去されてもよい。これにより、第１主面電極層９に、絶縁層８の頂部被覆部１０３を選択的に露出させるレリーフ開口１１１が形成される。
　次に、外部端子１１が、第１主面電極層９の上に形成される。外部端子１１は、金を含んでいてもよい。外部端子１１は、めっき法によって形成されてもよい。また、第２主面電極層１１５が、第２基板主面２３の上に形成される。第２主面電極層１１５は、第１電極膜１１６、第２電極膜１１７および第３電極膜１１８を含む。
　第１電極膜１１６は、金ゲルマニウム合金を含んでいてもよい。第２電極膜１１７は、ニッケルを含んでいてもよい。第３電極膜１１８は、金を含んでいてもよい。第１電極膜１１６、第２電極膜１１７および第３電極膜１１８は、蒸着法またはスパッタ法によってそれぞれ形成されてもよい。第２主面電極層１１５は、第１主面電極層９の形成工程に先立って形成されてもよい。以上を含む工程を経て、面発光レーザ装置１が製造される。
　図９は、本発明の第２実施形態に係る面発光レーザ装置１３１を示す平面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図９を参照して、複数の発光部６は、平面視において第１主面３の周縁部に偏在している。複数の発光部６は、より具体的には、第１主面３の中央部から周縁部に向けて最短距離Ｌ１が漸減する態様で配列されている。最短距離Ｌ１は、第１主面３の中央部から、第１主面３の一端部側（第２側面５Ｂ側）および他端部側（第４側面５Ｄ側）に向けて漸減している。つまり、複数の発光部６は、この形態では、第１方向Ｘに沿う最短距離Ｌ１が、第１主面３の中央部から周縁部に向けて漸減する態様で配列されていてもよい。
　これにより、複数の発光部６が疎に配列された疎領域１５が、第１主面３の中央部に形成されている。また、複数の発光部６が密に配列された密領域１６（第１密領域１７および第２密領域１８）が、第１主面３の周縁部に形成されている。
　複数の発光部６は、第１方向Ｘおよび第２方向Ｙに沿う最短距離Ｌ１が、第１主面３の中央部から周縁部に向けて漸減する態様で配列されていてもよい。この場合、疎領域１５は、第１主面３の周縁部に沿って形成された１つの密領域１６によって取り囲まれていてもよい。
　以上、面発光レーザ装置１３１によれば、面発光レーザ装置１に対して述べた効果と同様の効果を奏することができる。
　図１０は、本発明の第３実施形態に係る面発光レーザ装置１４１を示す平面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図１０を参照して、面発光レーザ装置１４１は、疎領域１５および密領域１６を備えていない。複数の発光部６は、この形態では、平面視において半導体積層構造２１の熱伝導率よりも高い熱伝導率を有する外部端子１１の周囲に偏在している。
　面発光レーザ装置１４１は、より具体的には、第１主面３に形成された疎領域１４２および密領域１４３を含む。疎領域１４２は、第１主面３において複数の発光部６が疎に配列された領域であり、平面視において外部端子１１の周囲外の領域に形成されている。密領域１４３は、複数の発光部６が疎領域１４２に対して密に配列された領域であり、平面視において外部端子１１の周囲に形成されている。
　疎領域１４２に形成された複数の発光部６の説明は、第１実施形態に係る疎領域１５に形成された複数の発光部６の説明が準用される。密領域１４３に形成された複数の発光部６の説明は、第１実施形態に係る密領域１６に形成された複数の発光部６の説明が準用される。
　以上、面発光レーザ装置１４１によれば、外部端子１１の周囲に偏在する複数の発光部６が形成されている。これにより、外部端子１１の周囲に配列された複数の発光部６で生じた熱を外部端子１１に効率的に伝達させることができる。その結果、チップ本体２（半導体積層構造２１）の温度分布を調整できるから、複数の発光部６の出力を調整できる。
　また、面発光レーザ装置１４１によれば、チップ本体２において温度上昇率の高い領域に疎領域１４２が形成され、チップ本体２において温度上昇率の低い領域に密領域１４３が形成されている。温度上昇率の高い領域は、この形態では、チップ本体２の中央部である。温度上昇率の低い領域は、この形態では、チップ本体２において外部端子１１の周囲の領域である。
　これにより、チップ本体２において外部端子１１の周囲の領域およびそれ以外の領域において温度分布の偏りを抑制できる。その結果、疎領域１４２および密領域１４３の間において複数の発光部６の出力低下や出力ばらつきを抑制できる。また、面発光レーザ装置１４１によれば、発光部６の配列や単位面積当たりの発光部６の個数を疎領域１４２および密領域１４３ごとに調整できる。よって、チップ本体２の温度分布や複数の発光部６の出力を適切に調整できる。
　図１１は、本発明の第４実施形態に係る面発光レーザ装置１５１を示す平面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図１１を参照して、面発光レーザ装置１５１は、この形態では、平面視において第１主面３の周縁部に偏在する複数の発光部６を含む。面発光レーザ装置１５１は、この形態では、疎領域１５および密領域１６を含む。面発光レーザ装置１５１は、さらに、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有する外部端子１１の周囲に偏在する複数の発光部６を含む。つまり、密領域１６は、この形態では、第１密領域１７および第２密領域１８に加えて、外部端子１１の周囲に形成された第３密領域１５２を含む。
　第３密領域１５２は、複数の発光部６が疎領域１５に対して密に配列された領域である。第３密領域１５２に形成された複数の発光部６の説明は、第１密領域１７および第２密領域１８に形成された複数の発光部６の説明が準用される。
　以上、面発光レーザ装置１５１によれば、面発光レーザ装置１に対して述べた効果と同様の効果を奏することができる。また、面発光レーザ装置１５１によれば、外部端子１１の周囲に偏在する複数の発光部６が形成されている。これにより、外部端子１１の周囲に配列された複数の発光部６で生じた熱を外部端子１１に効率的に伝達させることができる。その結果、チップ本体２（半導体積層構造２１）の温度分布を調整できるから、複数の発光部６の出力を調整できる。
　また、面発光レーザ装置１５１によれば、チップ本体２において温度上昇率の高い領域に疎領域１５が形成され、チップ本体２において温度上昇率の低い領域に密領域１６が形成されている。温度上昇率の高い領域は、この形態では、チップ本体２の中央部である。温度上昇率の低い領域は、この形態では、チップ本体２の周縁部およびチップ本体２において外部端子１１の周囲の領域である。これにより、チップ本体２における温度分布の偏りを抑制できる。その結果、疎領域１５および密領域１６の間において複数の発光部６の出力低下や出力ばらつきを抑制できる。
　また、面発光レーザ装置１５１によれば、発光部６の配列や単位面積当たりの発光部６の個数を疎領域１５および密領域１６ごとに調整できる。よって、チップ本体２の温度分布や複数の発光部６の出力を適切に調整できる。
　面発光レーザ装置１５１では、密領域１６が第１密領域１７および第２密領域１８を含む例について説明した。しかし、第１密領域１７および第２密領域１８のいずれか一方が疎領域１５とされてもよい。
　図１２は、本発明の第５実施形態に係る面発光レーザ装置１６１を示す平面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図１２を参照して、面発光レーザ装置１６１は、第１方向Ｘに関して第１主面３の一端部側（第２側面５Ｂ側）の領域に形成された外部端子１１を含む。外部端子１１は、この形態では、平面視において第２方向Ｙに沿って延びる長方形状に形成されている。
　面発光レーザ装置１６１は、疎領域１５および密領域１６を含む。密領域１６は、第１方向Ｘに関して第１主面３の一端部側（第２側面５Ｂ側）の周縁部に形成された第１密領域１７を含む。第１密領域１７に係る複数の発光部６は、外部端子１１の周囲に偏在している。
　以上、面発光レーザ装置１６１によれば、面発光レーザ装置１に対して述べた効果と同様の効果を奏することができる。また、面発光レーザ装置１６１によれば、外部端子１１の周囲に偏在する複数の発光部６が形成されている。面発光レーザ装置１６１は、より具体的には、第１方向Ｘに関して第１主面３の一端部側に形成された外部端子１１の周囲に偏在する第１密領域１７を含む。
　これにより、外部端子１１の周囲に配列された複数の発光部６で生じた熱を外部端子１１に効率的に伝達させることができる。その結果、チップ本体２（半導体積層構造２１）の温度分布を調整できるから、複数の発光部６の出力を調整できる。
　また、面発光レーザ装置１６１によれば、チップ本体２において温度上昇率の高い領域に疎領域１５が形成され、チップ本体２において温度上昇率の低い領域に密領域１６が形成されている。温度上昇率の高い領域は、この形態では、チップ本体２の中央部である。温度上昇率の低い領域は、この形態では、チップ本体２の周縁部およびチップ本体２において外部端子１１の周囲の領域である。これにより、チップ本体２における温度分布の偏りを抑制できる。その結果、疎領域１５および密領域１６の間において複数の発光部６の出力低下や出力ばらつきを抑制できる。
　また、面発光レーザ装置１６１によれば、発光部６の配列や単位面積当たりの発光部６の個数を疎領域１５および密領域１６ごとに調整できる。よって、チップ本体２の温度分布や複数の発光部６の出力を適切に調整できる。面発光レーザ装置１６１では、密領域１６が第１密領域１７および第２密領域１８を含む例について説明した。しかし、第２密領域１８が疎領域１５とされてもよい。
　図１３は、本発明の第６実施形態に係る面発光レーザ装置１７１を示す平面図である。図１４は、図１３に示すXIV-XIV線に沿う断面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図１３および図１４を参照して、面発光レーザ装置１７１は、疎領域１５および密領域１６を備えていない。つまり、複数の発光部６は、平面視において等しい最短距離Ｌ１で配列されている。複数の発光部６は、この形態では、平面視において千鳥状に配列されている。
　面発光レーザ装置１７１は、第１主面３の上に形成された電極層１７２を含む。電極層１７２は、より具体的には、第１主面電極層９の上に形成されている。電極層１７２は、平面視において第１主面３の中央部に偏在している。電極層１７２は、この形態では、平面視において第１主面３の周縁部を露出させ、第１主面３の中央部を被覆している。電極層１７２は、複数の発光部６をそれぞれ露出させる複数の開口１７３を含む。これにより、複数の発光部６からの光が、複数の開口１７３から取り出される。
　電極層１７２は、平面視において円形状に形成されている。電極層１７２の平面形状は任意である。電極層１７２は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　電極層１７２は、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有している。電極層１７２は、第１主面電極層９の厚さＴＥ１以上の厚さＴＥ３（ＴＥ１≦ＴＥ３）を有している。厚さＴＥ３は、より具体的には、厚さＴＥ１を超えている（ＴＥ１＜ＴＥ３）。
　厚さＴＥ３は、厚さＴＥ２と等しくてもよい（ＴＥ２＝ＴＥ３）。電極層１７２は、外部端子１１と同一の材料によって形成されていてもよい。つまり、電極層１７２は、金を含んでいてもよい。このような構造によれば、外部端子１１の形成工程を利用して電極層１７２を形成できる。
　以上、面発光レーザ装置１７１によれば、第１主面３の中央部に偏在する電極層１７２が形成されている。電極層１７２は、より具体的には、平面視において第１主面３の周縁部を露出させ、第１主面３の中央部を被覆している。電極層１７２は、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有している。
　これにより、第１主面３の中央部に配列された複数の発光部６で生じた熱を電極層１７２に効率的に伝達させることができる。その結果、チップ本体２の中央部を起点とするチップ本体２の温度上昇を抑制できる。よって、チップ本体２（半導体積層構造２１）の温度分布を調整できるから、複数の発光部６の出力を調整できる。
　また、面発光レーザ装置１７１によれば、チップ本体２において温度上昇率の高い領域が電極層１７２によって被覆され、チップ本体２において温度上昇率の低い領域が電極層１７２から露出している。温度上昇率の高い領域は、この形態では、チップ本体２の中央部である。温度上昇率の低い領域は、この形態では、チップ本体２の周縁部である。
　これにより、チップ本体２における温度分布の偏りを抑制できる。その結果、電極層１７２によって被覆された領域、および、電極層１７２から露出する領域の間において複数の発光部６の出力低下や出力ばらつきを抑制できる。
　面発光レーザ装置１７１の構造は、第１～第５実施形態に係る面発光レーザ装置１，１３１，１４１，１５１，１６１に組み合わされてもよい。つまり、面発光レーザ装置１，１３１，１４１，１５１，１６１において電極層１７２が形成されていてもよい。
　図１５は、本発明の第７実施形態に係る面発光レーザ装置１８１を示す平面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図１５を参照して、面発光レーザ装置１８１は、疎領域１５および密領域１６を備えていない。つまり、複数の発光部６は、平面視において等しい最短距離Ｌ１で配列されている。複数の発光部６は、この形態では、平面視において千鳥状に配列されている。
　面発光レーザ装置１８１は、第１主面３の上に形成された複数の電極層１８２を含む。複数の電極層１８２は、第１主面電極層９の上に形成されている。複数の電極層１８２は、平面視において第１主面３の中央部に偏在している。
　面発光レーザ装置１８１は、より具体的には、複数の電極層１８２の配列密度が互いに異なる密領域１８３および疎領域１８４を含む。密領域１８３は、複数の電極層１８２が密に配列された領域である。疎領域１８４は、複数の電極層１８２が密領域１８３に対して疎に配列された領域である。
　密領域１８３は、平面視において第１主面３の中央部に形成されている。疎領域１８４は、平面視において第１主面３の周縁部に形成されている。疎領域１８４は、この形態では、第１疎領域１８５および第２疎領域１８６を含む。第１疎領域１８５は、第１方向Ｘに関して、密領域１８３に対して第１主面３の一端部側（第２側面５Ｂ側）の周縁部に形成されている。第２疎領域１８６は、第１方向Ｘに関して、疎領域１５に対して第１主面３の他端部側（第４側面５Ｄ側）の周縁部に形成されている。第２疎領域１８６は、疎領域１５を挟んで第１疎領域１８５に対向している。
　密領域１８３を取り囲む１つの疎領域１８４が形成されてもよい。この場合、１つの疎領域１８４は、密領域１８３を取り囲む環状に形成される。第１疎領域１８５および第２疎領域１８６のいずれか一方が、密領域１８３に変更されてもよい。
　複数の電極層１８２は、密領域１８３に形成された複数の第１電極層１８７、および、疎領域１８４に形成された複数の第２電極層１８８を含む。
　複数の第１電極層１８７は、密領域１８３において複数の発光部６の周囲に形成されている。複数の第１電極層１８７は、この形態では、１つの発光部６を６つの第１電極層１８７で取り囲む態様で配列されている。６つの第１電極層１８７は、１つの発光部６の周囲に等間隔に配列されている。複数の第１電極層１８７は、それらの間の領域から第１主面電極層９を露出させている。
　各第１電極層１８７は、最近接する３つのトレンチ７の間の領域に形成されている。各第１電極層１８７は、この形態では、平面視において三角形状に形成されている。各第１電極層１８７は、より具体的には、平面視において最近接する３つのトレンチ７によって３つの頂点が切り欠かれた三角形状に形成されている。
　各第１電極層１８７は、トレンチ７から間隔を空けて形成されていてもよい。各第１電極層１８７は、平面視において凸湾曲状に膨出した１つまたは複数の辺を有していてもよい。各第１電極層１８７は、平面視において凹湾曲状に窪んだ１つまたは複数の辺を有していてもよい。各第１電極層１８７の平面形状は任意である。各第１電極層１８７は、平面視において四角形状もしくは六角形状等の多角形状、または、円形状もしくは楕円形状に形成されていてもよい。
　各第１電極層１８７は、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有している。各第１電極層１８７は、第１主面電極層９の厚さＴＥ１以上の厚さＴＥ４（ＴＥ１≦ＴＥ４）を有している。厚さＴＥ４は、より具体的には、厚さＴＥ１を超えている（ＴＥ１＜ＴＥ４）。
　厚さＴＥ４は、外部端子１１の厚さＴＥ２と等しくてもよい（ＴＥ２＝ＴＥ４）。各第１電極層１８７は、外部端子１１と同一の材料によって形成されていてもよい。つまり、各第１電極層１８７は、金を含んでいてもよい。このような構造によれば、外部端子１１の形成工程を利用して各第１電極層１８７を形成できる。
　複数の第２電極層１８８は、疎領域１８４において第１電極層１８７の配列密度未満の配列密度で形成されている。つまり、１つの発光部６に対する第２電極層１８８の個数は、１つの発光部６に対する第１電極層１８７の個数未満である。各第２電極層１８８の平面積は、この形態では、各第１電極層１８７の平面積と等しい。
　複数の第２電極層１８８は、疎領域１８４において複数の発光部６の周囲に形成されている。複数の第２電極層１８８は、この形態では、１つの発光部６の周囲を６つ未満（この形態では３つ）の第２電極層１８８で取り囲む態様で配列されている。３つの第２電極層１８８は、１つの発光部６の周囲に等間隔に配列されている。隣り合う複数の第２電極層１８８は、それらの間の領域から第１主面電極層９を露出させている。
　各第２電極層１８８は、最近接する３つのトレンチ７の間の領域に形成されている。各第２電極層１８８は、この形態では、平面視において三角形状に形成されている。各第２電極層１８８は、より具体的には、平面視において最近接する３つのトレンチ７によって３つの頂点が切り欠かれた三角形状に形成されている。
　各第２電極層１８８は、トレンチ７から間隔を空けて形成されていてもよい。各第２電極層１８８は、平面視において凸湾曲状に膨出した１つまたは複数の辺を有していてもよい。各第２電極層１８８は、平面視において凹湾曲状に窪んだ１つまたは複数の辺を有していてもよい。各第２電極層１８８の平面形状は任意である。各第２電極層１８８は、三角形状に代えて、平面視において四角形状もしくは六角形状等の多角形状、または、円形状もしくは楕円形状に形成されていてもよい。
　各第２電極層１８８は、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有している。各第２電極層１８８は、第１主面電極層９の厚さＴＥ１以上の厚さＴＥ５（ＴＥ１≦ＴＥ５）を有している。厚さＴＥ５は、より具体的には、厚さＴＥ１を超えている（ＴＥ１＜ＴＥ５）。
　厚さＴＥ５は、外部端子１１の厚さＴＥ２と等しくてもよい（ＴＥ２＝ＴＥ５）。各第２電極層１８８は、外部端子１１と同一の材料によって形成されていてもよい。つまり、各第２電極層１８８は、金を含んでいてもよい。このような構造によれば、外部端子１１の形成工程を利用して各第２電極層１８８を形成できる。
　以上、面発光レーザ装置１８１によれば、チップ本体２の第１主面３の中央部に偏在する複数の電極層１８２が形成されている。複数の電極層１８２は、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有している。
　これにより、第１主面３の中央部に配列された複数の発光部６で生じた熱を複数の電極層１８２に効率的に伝達させることができる。その結果、チップ本体２の中央部を起点とするチップ本体２の温度上昇を抑制できる。よって、チップ本体２（半導体積層構造２１）の温度分布を調整できるから、複数の発光部６の出力を調整できる。
　また、面発光レーザ装置１８１によれば、複数の電極層１８２の配列密度が互いに異なる密領域１８３および疎領域１８４が形成されている。密領域１８３は、複数の電極層１８２が密に配列された領域である。疎領域１８４は、複数の電極層１８２が密領域１８３に対して疎に配列された領域である。
　密領域１８３は、平面視において第１主面３の中央部に形成されている。疎領域１８４は、平面視において第１主面３の周縁部に形成されている。つまり、面発光レーザ装置１８１によれば、チップ本体２において温度上昇率の高い領域に密領域１８３が形成され、チップ本体２において温度上昇率の低い領域に疎領域１８４が形成されている。温度上昇率の高い領域は、この形態では、チップ本体２の中央部である。温度上昇率の低い領域は、この形態では、チップ本体２の周縁部である。
　これにより、チップ本体２における温度分布の偏りを抑制できる。その結果、密領域１８３および疎領域１８４の間において複数の発光部６の出力低下や出力ばらつきを抑制できる。
　また、面発光レーザ装置１８１によれば、複数の電極層１８２（第１電極層１８７および第２電極層１８８）の配列や単位面積当たりの個数を密領域１８３および疎領域１８４ごとに調整できる。よって、チップ本体２の温度分布や複数の発光部６の出力を適切に調整できる。
　面発光レーザ装置１８１の構造は、第１～第６実施形態に係る面発光レーザ装置１，１３１，１４１，１５１，１６１，１７１に組み合わされてもよい。つまり、面発光レーザ装置１，１３１，１４１，１５１，１６１，１７１において複数の電極層１８２が形成されていてもよい。
　図１６は、本発明の第８実施形態に係る面発光レーザ装置１９１を示す平面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図１６を参照して、面発光レーザ装置１９１は、疎領域１５および密領域１６を備えていない。つまり、複数の発光部６は、平面視において等しい最短距離Ｌ１で配列されている。複数の発光部６は、この形態では、平面視において千鳥状に配列されている。
　面発光レーザ装置１９１は、第１主面３の上に形成された複数の電極層１９２を含む。複数の電極層１９２は、より具体的には、第１主面電極層９の上に形成されている。複数の電極層１９２は、平面視において第１主面３の中央部に偏在している。
　面発光レーザ装置１９１は、第１主面３に対する複数の電極層１９２の占有密度が互いに異なる密領域１９３および疎領域１９４を含む。密領域１９３は、複数の電極層１９２が密に配列された領域である。疎領域１９４は、第１主面３において複数の電極層１９２が密領域１９３に対して疎に配列された領域である。
　密領域１９３は、平面視において第１主面３の中央部に形成されている。疎領域１９４は、平面視において第１主面３の周縁部に形成されている。疎領域１９４は、この形態では、第１疎領域１９５および第２疎領域１９６を含む。第１疎領域１９５は、第１方向Ｘに関して、密領域１９３に対して第１主面３の一端部側（第２側面５Ｂ側）の周縁部に形成されている。第２疎領域１９６は、第１方向Ｘに関して、密領域１９３に対して第１主面３の他端部側（第４側面５Ｄ側）の周縁部に形成されている。第２疎領域１９６は、第１疎領域１９５を挟んで第１疎領域１９５に対向している。
　密領域１９３を取り囲む１つの疎領域１９４が形成されてもよい。この場合、１つの疎領域１９４は、密領域１９３を取り囲む環状に形成される。第１疎領域１９５および第２疎領域１９６のいずれか一方が、密領域１９３に変更されてもよい。
　複数の電極層１９２は、密領域１９３に形成された複数の第１電極層１９７、および、疎領域１９４に形成された複数の第２電極層１９８を含む。
　複数の第１電極層１９７は、密領域１９３において複数の発光部６の周囲に形成されている。複数の第１電極層１９７は、この形態では、１つの発光部６を６つの第１電極層１９７で取り囲む態様で配列されている。６つの第１電極層１９７は、１つの発光部６の周囲に等間隔に配列されている。隣り合う複数の第１電極層１９７は、それらの間の領域から第１主面電極層９を露出させている。
　各第１電極層１９７は、最近接する３つのトレンチ７の間の領域に形成されている。各第１電極層１９７は、この形態では、平面視において三角形状に形成されている。各第１電極層１９７は、より具体的には、平面視において最近接する３つのトレンチ７によって３つの頂点が切り欠かれた三角形状に形成されている。
　各第１電極層１９７は、トレンチ７から間隔を空けて形成されていてもよい。各第１電極層１９７は、平面視において凸湾曲状に膨出した１つまたは複数の辺を有していてもよい。各第１電極層１９７は、平面視において凹湾曲状に窪んだ１つまたは複数の辺を有していてもよい。各第１電極層１９７の平面形状は任意である。各第１電極層１９７は、平面視において四角形状もしくは六角形状等の多角形状、または、円形状もしくは楕円形状に形成されていてもよい。
　各第１電極層１９７は、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有している。各第１電極層１９７は、第１主面電極層９の厚さＴＥ１以上の厚さＴＥ４（ＴＥ１≦ＴＥ４）を有している。厚さＴＥ４は、より具体的には、厚さＴＥ１を超えている（ＴＥ１＜ＴＥ４）。
　厚さＴＥ４は、外部端子１１の厚さＴＥ２と等しくてもよい（ＴＥ２＝ＴＥ４）。各第１電極層１９７は、外部端子１１と同一の材料によって形成されていてもよい。つまり、各第１電極層１９７は、金を含んでいてもよい。このような構造によれば、外部端子１１の形成工程を利用して各第１電極層１９７を形成できる。
　複数の第２電極層１９８は、疎領域１９４において、第１主面３に対する占有密度が第１主面３に対する複数の第１電極層１９７の占有密度未満になるように形成されている。各第２電極層１９８の平面積は、各第１電極層１９７の平面積未満である。
　複数の第２電極層１９８は、疎領域１９４において複数の発光部６の周囲に形成されている。複数の第２電極層１９８は、この形態では、１つの発光部６の周囲を６つの第２電極層１９８で取り囲む態様で配列されている。６つの第２電極層１９８は、１つの発光部６の周囲に等間隔に配列されている。隣り合う複数の第２電極層１９８は、それらの間の領域から第１主面電極層９を露出させている。
　各第２電極層１９８は、最近接する３つのトレンチ７の間の領域に形成されている。各第２電極層１９８は、トレンチ７から間隔を空けて形成されている。各第２電極層１９８は、平面視において各第１電極層１９７とは異なる形状に形成されている。各第２電極層１９８は、この形態では、平面視において多角形状に形成されている。
　各第２電極層１９８は、平面視において凸湾曲状に膨出した１つまたは複数の辺を有していてもよい。各第２電極層１９８は、平面視において凹湾曲状に窪んだ１つまたは複数の辺を有していてもよい。各第２電極層１９８の平面形状は任意である。各第２電極層１９８は、三角形状に代えて、平面視において四角形状もしくは六角形状等の多角形状、または、円形状もしくは楕円形状に形成されていてもよい。
　各第２電極層１９８は、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有している。各第２電極層１９８は、第１主面電極層９の厚さＴＥ１以上の厚さＴＥ５（ＴＥ１≦ＴＥ５）を有している。厚さＴＥ５は、より具体的には、厚さＴＥ１を超えている（ＴＥ１＜ＴＥ５）。
　厚さＴＥ５は、外部端子１１の厚さＴＥ２と等しくてもよい（ＴＥ２＝ＴＥ５）。各第２電極層１９８は、外部端子１１と同一の材料によって形成されていてもよい。つまり、各第２電極層１９８は、金を含んでいてもよい。このような構造によれば、外部端子１１の形成工程を利用して各第２電極層１９８を形成できる。
　以上、面発光レーザ装置１９１によれば、チップ本体２の第１主面３の中央部に偏在する複数の電極層１９２が形成されている。複数の電極層１９２は、半導体積層構造２１の熱伝導率よりも高い熱伝導率を有している。
　これにより、第１主面３の中央部に配列された複数の発光部６で生じた熱を複数の電極層１９２に伝達させることができる。その結果、チップ本体２の中央部を起点とするチップ本体２の温度上昇を抑制できる。よって、チップ本体２（半導体積層構造２１）の温度分布を調整できるから、複数の発光部６の出力を調整できる。
　また、面発光レーザ装置１９１によれば、第１主面３に対する複数の電極層１９２の占有密度が互いに異なる密領域１９３および疎領域１９４が形成されている。密領域１９３は、複数の電極層１９２が密に配列された領域である。疎領域１９４は、複数の電極層１９２が密領域１９３に対して疎に配列された領域である。
　密領域１９３は、平面視において第１主面３の中央部に形成されている。疎領域１９４は、平面視において第１主面３の周縁部に形成されている。つまり、面発光レーザ装置１９１によれば、チップ本体２において温度上昇率の高い領域に密領域１９３が形成され、チップ本体２において温度上昇率の低い領域に疎領域１９４が形成されている。温度上昇率の高い領域は、この形態では、チップ本体２の中央部である。温度上昇率の低い領域は、この形態では、チップ本体２の周縁部である。
　これにより、チップ本体２における温度分布の偏りを抑制できる。その結果、密領域１９３および疎領域１９４の間において複数の発光部６の出力低下や出力ばらつきを抑制できる。
　また、面発光レーザ装置１９１によれば、複数の電極層１９２（第１電極層１９７および第２電極層１９８）の平面積を密領域１８３および疎領域１８４ごとに調整できる。よって、チップ本体２の温度分布や複数の発光部６の出力を適切に調整できる。
　面発光レーザ装置１９１の構造は、第１～第７実施形態に係る面発光レーザ装置１，１３１，１４１，１５１，１６１，１７１，１８１に組み合わされてもよい。つまり、面発光レーザ装置１，１３１，１４１，１５１，１６１，１７１，１８１において複数の電極層１９２が形成されていてもよい。
　図１７は、本発明の第９実施形態に係る面発光レーザ装置２０１を示す平面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図１７を参照して、面発光レーザ装置２０１は、疎領域１５および密領域１６を備えていない。つまり、複数の発光部６は、平面視において互いに等しいまたは互いに異なる最短距離Ｌ１で配列されている。複数の発光部６は、この形態では、平面視において千鳥状に配列されている。
　複数の発光部６は、この形態では、複数の第１発光部２０２および複数の第２発光部２０３を含む。各第１発光部２０２は、第１サイズを有している。各第２発光部２０３は、第１サイズとは異なる第２サイズを有している。各第２発光部２０３の第２サイズは、各第１発光部２０２の第１サイズ未満である。各第２発光部２０３は、各第１発光部２０２の平面積未満の平面積を有している。
　つまり、各第２発光部２０３を形成するメサ構造４１の平面積は、各第１発光部２０２を形成するメサ構造４１の平面積未満である。また、各第２発光部２０３の電流密度は、各第１発光部２０２の電流密度を超えている。また、各第２発光部２０３の設計上の出力は、各第１発光部２０２の設計上の出力を超えている。
　複数の第１発光部２０２は、この形態では、平面視において第１主面３の中央部に偏在している。複数の第２発光部２０３は、この形態では、平面視において第１主面３の周縁部に偏在している。面発光レーザ装置２０１は、より具体的には、低電流密度領域２０４および高電流密度領域２０５を含む。低電流密度領域２０４は、複数の第１発光部２０２を含む。高電流密度領域２０５は、複数の第２発光部２０３を含む。
　低電流密度領域２０４は、平面視において第１主面３の中央部に形成されている。高電流密度領域２０５は、平面視において第１主面３の周縁部に形成されている。高電流密度領域２０５は、この形態では、第１高電流密度領域２０６および第２高電流密度領域２０７を含む。
　第１高電流密度領域２０６は、第１方向Ｘに関して、低電流密度領域２０４に対して第１主面３の一端部側（第２側面５Ｂ側）の周縁部に形成されている。第２高電流密度領域２０７は、第１方向Ｘに関して、低電流密度領域２０４に対して第１主面３の他端部側（第４側面５Ｄ側）の周縁部に形成されている。第２高電流密度領域２０７は、低電流密度領域２０４を挟んで第１高電流密度領域２０６に対向している。
　低電流密度領域２０４を取り囲む１つの高電流密度領域２０５が形成されてもよい。この場合、１つの高電流密度領域２０５は、低電流密度領域２０４を取り囲む環状に形成される。第１高電流密度領域２０６および第２高電流密度領域２０７のいずれか一方が、低電流密度領域２０４に変更されてもよい。
　以上、面発光レーザ装置２０１によれば、複数の発光部６が、互いに異なるサイズを有する複数の第１発光部２０２および複数の第２発光部２０３を含む。各第１発光部２０２は、第１サイズを有している。各第２発光部２０３は、第２サイズを有している。各第２発光部２０３の第２サイズは、各第１発光部２０２の第１サイズ未満である。各第２発光部２０３は、より具体的には、各第１発光部２０２の平面積未満の平面積を有している。
　各第１発光部２０２の発熱量は、各第２発光部２０３の発熱量よりも小さい。これにより、チップ本体２の温度分布を調整できるから、複数の発光部６の出力を調整できる。特に、面発光レーザ装置２０１によれば、比較的大きいサイズを有する複数の第１発光部２０２が、第１主面３の中央部に偏在している。これにより、チップ本体２の中央部を起点とするチップ本体２の温度上昇を抑制できる。
　また、面発光レーザ装置２０１によれば、チップ本体２において温度上昇率の高い領域に低電流密度領域２０４が形成され、チップ本体２において温度上昇率の低い領域に第１高電流密度領域２０６が形成されている。温度上昇率の高い領域は、この形態では、チップ本体２の中央部である。温度上昇率の低い領域は、この形態では、チップ本体２の周縁部である。
　これにより、チップ本体２の中央部および周縁部の間において温度分布の偏りを抑制できる。その結果、チップ本体２の中央部および周縁部の間（つまり、低電流密度領域２０４および高電流密度領域２０５の間）において複数の発光部６の出力低下や出力ばらつきを抑制できる。
　また、面発光レーザ装置２０１によれば、発光部６の配列や単位面積当たりの発光部６の個数を低電流密度領域２０４および高電流密度領域２０５ごとに調整できる。よって、チップ本体２の温度分布や複数の発光部６の出力を適切に調整できる。
　面発光レーザ装置２０１の構造は、第１～第８実施形態に係る面発光レーザ装置１，１３１，１４１，１５１，１６１，１７１，１８１，１９１に組み合わされてもよい。つまり、面発光レーザ装置１，１３１，１４１，１５１，１６１，１７１，１８１，１９１において複数の第１発光部２０２および複数の第２発光部２０３を含む複数の発光部６が形成されていてもよい。
　図１８は、本発明の第１０実施形態に係る面発光レーザ装置３０１を示す平面図であって、第１主面電極層３０９の第１形態例を示す平面図である。図１９は、図１８に示す領域XXXVIIIの拡大図である。図２０は、図１８に示すXX-XX線に沿う断面図である。図２１は、図１８に示すXXI-XXI線に沿う断面図である。図２２は、図１８に示すXXII-XXII線に沿う断面図である。図２３は、図２２に示す領域XXIIIの拡大図である。図２４は、図２２に示す領域XXIVの拡大図である。
　図１８～図２４を参照して、面発光レーザ装置３０１は、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）と称される半導体レーザ装置である。面発光レーザ装置３０１は、直方体形状のチップ本体３０２を含む。
　チップ本体３０２は、一方側の第１主面３０３、他方側の第２主面３０４、ならびに、第１主面３０３および第２主面３０４を接続する側面３０５Ａ，３０５Ｂ，３０５Ｃ，３０５Ｄを含む。第１主面３０３および第２主面３０４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状（この形態では長方形状）に形成されている。
　側面３０５Ａ～３０５Ｄは、より具体的には、第１側面３０５Ａ、第２側面３０５Ｂ、第３側面３０５Ｃおよび第４側面３０５Ｄを含む。第１側面３０５Ａおよび第３側面３０５Ｃは、第１方向Ｘに沿って延び、第１方向Ｘに交差する第２方向Ｙに対向している。第２方向Ｙは、より具体的には、第１方向Ｘに直交している。第１側面３０５Ａおよび第３側面３０５Ｃは、チップ本体３０２の長辺を形成している。第２側面３０５Ｂおよび第４側面３０５Ｄは、第２方向Ｙに沿って延び、第１方向Ｘに対向している。第２側面３０５Ｂおよび第４側面３０５Ｄは、チップ本体３０２の短辺を形成している。側面３０５Ａ～３０５Ｄは、法線方向Ｚに沿って平面的に延びている。
　平面視において第１側面３０５Ａ（第３側面３０５Ｃ）の幅Ｗ１は、２００μｍ以上２０００μｍ以下であってもよい。幅Ｗ１は、２００μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、８００μｍ以上１０００μｍ以下、１０００μｍ以上１２００μｍ以下、１２００μｍ以上１４００μｍ以下、１４００μｍ以上１６００μｍ以下、１６００μｍ以上１８００μｍ以下、または、１８００μｍ以上２０００μｍ以下であってもよい。幅Ｗ１は、５００μｍ±５μｍであってもよい。
　平面視において第２側面３０５Ｂ（第４側面３０５Ｄ）の幅Ｗ２は、２００μｍ以上１０００μｍ以下であってもよい。幅Ｗ２は、２００μｍ以上３００μｍ以下、３００μｍ以上４００μｍ以下、４００μｍ以上５００μｍ以下、５００μｍ以上６００μｍ以下、６００μｍ以上７００μｍ以下、７００μｍ以上８００μｍ以下、８００μｍ以上９００μｍ以下、または、９００μｍ以上１０００μｍ以下であってもよい。幅Ｗ２は、３４０μｍ±５μｍであってもよい。
　面発光レーザ装置３０１は、第１主面３０３に形成され、法線方向Ｚに向けてレーザ光を放出する発光部３０６（半導体発光層）を含む。この形態では、複数の発光部３０６が、平面視において第１方向Ｘおよび第２方向Ｙに間隔を空けて形成されている。複数の発光部３０６は、規則的に配列されていてもよいし、不規則に配列されていてもよい。複数の発光部３０６は、平面視において千鳥状、行列状または放射状（同心円状）に配列されていることが好ましい。
　複数の発光部３０６は、この形態では、平面視において互いに間隔を空けて千鳥状に配列されている。つまり、複数の発光部３０６は、平面視において三角形（この形態では正三角形）の３つの頂点に１つの発光部３０６がそれぞれ位置する態様で配列されている。複数の発光部３０６は、より具体的に、平面視において六角形（この形態では正六角形）の６つの頂点に１つの発光部３０６がそれぞれ位置する態様で配列されている。
　複数の発光部３０６は、さらに具体的には、平面視において六角形（この形態では正六角形）の６つの頂点に１つの発光部３０６がそれぞれ位置し、かつ、六角形の中央部に１つの発光部３０６が位置する態様で配列されている。
　複数の発光部３０６は、この形態では、平面視において円形状にそれぞれ形成されている。発光部３０６の平面形状は任意である。発光部３０６は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　複数の発光部３０６は、トレンチ３０７（溝）によってそれぞれ区画されている。トレンチ３０７は、第１主面３０３を第２主面３０４に向けて掘り下げることによって形成されている。トレンチ３０７は、平面視において発光部３０６を取り囲む環状（この形態では円環状）に形成されている。発光部３０６およびトレンチ３０７の具体的な構造は、後述される。
　隣り合う２つの発光部３０６の最短距離Ｌ１は、１０μｍ以上１５０μｍ以下であってもよい。最短距離Ｌ１は、最近接する２つの発光部３０６の間の距離である。最短距離Ｌ１は、１０μｍ以上２５μｍ以下、２５μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、７５μｍ以上１００μｍ以下、１００μｍ以上１２５μｍ以下、または、１２５μｍ以上１５０μｍ以下であってもよい。
　複数の発光部３０６の第１最遠距離Ｌ２は、第１側面３０５Ａ（第３側面３０５Ｃ）の幅Ｗ１に応じて設定される。第１最遠距離Ｌ２は、第１方向Ｘの両端部に位置する最も離れた２つの発光部３０６の間の距離である。
　第１最遠距離Ｌ２は、２００μｍ以上２０００μｍ以下であってもよい。第１最遠距離Ｌ２は、２００μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、８００μｍ以上１０００μｍ以下、１０００μｍ以上１２００μｍ以下、１２００μｍ以上１４００μｍ以下、１４００μｍ以上１６００μｍ以下、１６００μｍ以上１８００μｍ以下、または、１８００μｍ以上２０００μｍ以下であってもよい。
　複数の発光部３０６の第２最遠距離Ｌ３は、第２側面３０５Ｂ（第４側面３０５Ｄ）の幅Ｗ２に応じて設定される。第２最遠距離Ｌ３は、第２方向Ｙの両端部に位置する最も離れた２つの発光部３０６の間の距離である。
　第２最遠距離Ｌ３は、２００μｍ以上１０００μｍ以下であってもよい。第２最遠距離Ｌ３は、２００μｍ以上３００μｍ以下、３００μｍ以上４００μｍ以下、４００μｍ以上５００μｍ以下、５００μｍ以上６００μｍ以下、６００μｍ以上７００μｍ以下、７００μｍ以上８００μｍ以下、８００μｍ以上９００μｍ以下、または、９００μｍ以上１０００μｍ以下であってもよい。
　面発光レーザ装置３０１は、第１主面３０３の上に形成された絶縁層３０８を含む。図１９では、絶縁層３０８がハッチングによって示されている。絶縁層３０８は、複数の発光部３０６を一括して被覆している。絶縁層３０８は、第１主面３０３の上から各トレンチ３０７に入り込んでいる。絶縁層３０８は、各トレンチ３０７内において発光部３０６を被覆している。
　絶縁層３０８は、側面３０５Ａ～３０５Ｄから内方に間隔を空けて形成され、第１主面３０３の周縁部を露出させている。絶縁層３０８の周縁は、側面３０５Ａ～３０５Ｄとの間でダイシングストリートＤＳを区画している。ダイシングストリートＤＳは、第１主面３０３の周縁部（側面３０５Ａ～３０５Ｄ）に沿って帯状に延びている。ダイシングストリートＤＳは、平面視において絶縁層３０８を取り囲む環状（この形態では四角環状）に形成されている。
　ダイシングストリートＤＳの幅ＷＤは、１μｍ以上２５μｍ以下であってもよい。幅ＷＤは、１μｍ以上５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、または、２０μｍ以上２５μｍ以下であってもよい。幅ＷＤは、平面視においてダイシングストリートＤＳが延びる方向に直交する方向の幅である。
　ダイシングストリートＤＳによれば、絶縁層３０８を物理的に切断しなくて済む。これにより、絶縁層３０８の切断に起因するチップ本体３０２や絶縁層３０８等のクラックを抑制できる。また、ダイシングブレード等の摩耗を抑制できると同時に切断時間を短縮できる。
　面発光レーザ装置３０１は、第１主面３０３の上に形成され、発光部３０６に電気的に接続された第１主面電極層３０９を含む。第１主面電極層３０９は、より具体的には、絶縁層３０８の上に形成されている。第１主面電極層３０９は、複数の発光部３０６を一括して被覆している。第１主面電極層３０９は、絶縁層３０８の上から各トレンチ３０７に入り込んでいる。第１主面電極層３０９は、各トレンチ３０７内において各発光部３０６に電気的に接続されている。
　第１主面電極層３０９は、側面３０５Ａ～３０５Ｄから内方に間隔を空けて形成され、第１主面３０３の周縁部を露出させている。第１主面電極層３０９は、さらに、絶縁層３０８の周縁から内方に間隔を空けて形成され、絶縁層３０８の周縁部を露出させている。このような構造によれば、第１主面電極層３０９を物理的に切断しなくて済む。これにより、第１主面電極層３０９の切断に起因するチップ本体３０２や第１主面電極層３０９等のクラックを抑制できる。また、ダイシングブレード等の摩耗を抑制できると同時に切断時間を短縮できる。
　面発光レーザ装置３０１は、第１主面電極層３０９の上に形成された外部端子３１１を含む。図１８では、外部端子３１１がハッチングによって示されている。外部端子３１１には、ボンディングワイヤ等の導線が外部接続される。外部端子３１１は、第１主面電極層３０９の周縁部に配置されている。これにより、導線が発光部３０６の上を横切ることを防止できるから、第１主面３０３から光を適切に取り出すことができる。
　外部端子３１１は、この形態では、チップ本体３０２の角部（第１側面３０５Ａおよび第２側面３０５Ｂを接続する角部）に配置されている。外部端子３１１は、より具体的には、第１主面電極層３０９の周縁部においてチップ本体３０２の角部に沿う領域に配置されている。外部端子３１１は、第２方向Ｙに第１側面３０５Ａに対向し、第１方向Ｘに第２側面３０５Ｂに対向している。外部端子３１１は、側面３０５Ａ～３０５Ｄのうちの１つ（たとえば第１側面３０５Ａ）だけに沿う領域に形成されていてもよい。
　外部端子３１１の厚さＴＥは、０．５μｍ以上５．０μｍ以下であってもよい。厚さＴＥは、０．５μｍ以上１．０μｍ以下、１．０μｍ以上２．０μｍ以下、２．０μｍ以上３．０μｍ以下、３．０μｍ以上４．０μｍ以下、または、４．０μｍ以上５．０μｍ以下であってもよい。
　面発光レーザ装置３０１は、第１主面電極層３０９の上に形成され、外部端子３１１に接続された配線３１２をさらに含む。配線３１２は、第１主面電極層３０９の周縁に沿って帯状に延びている。配線３１２は、この形態では、平面視において環状に形成され、全ての発光部３０６を一括して取り囲んでいる。
　外部端子３１１に入力された電気信号は、第１主面電極層３０９に伝達されると同時に、配線３１２を介して第１主面電極層３０９に伝達される。第１主面電極層３０９に伝達された電気信号は、複数の発光部３０６に伝達される。これにより、複数の発光部３０６に供給される電流のばらつきが抑制される。
　図１９を参照して、第１主面電極層３０９は、外側電極層３１３および複数の内側電極層３１４を含む。外側電極層３１３は、第１主面電極層３０９においてトレンチ３０７外の領域に形成された部分である。内側電極層３１４は、第１主面電極層３０９においてトレンチ３０７内に形成された部分である。外部端子３１１は、外側電極層３１３の上に形成されている。
　外側電極層３１３は、内側電極層３１４の厚さＴｉｎを超える厚さＴｏｕｔを有している（Ｔｉｎ＜Ｔｏｕｔ）。外側電極層３１３は、複数のトレンチ３０７を露出させるように絶縁層３０８の上に形成されている。外側電極層３１３は、第１主面電極層３０９の周縁を区画している。
　外側電極層３１３は、厚膜部３１５および薄膜部３１６を含む。図１８および図１９では、厚膜部３１５がハッチングによって示されている。厚膜部３１５は、内側電極層３１４の厚さＴｉｎを超える厚さＴＬを有している（Ｔｉｎ＜ＴＬ）。薄膜部３１６は、厚膜部３１５の厚さＴＬ未満の厚さＴＴを有している（ＴＴ＜ＴＬ）。
　法線方向Ｚに関して、薄膜部３１６の上面および厚膜部３１５の上面の間の厚さＴＢは、外部端子３１１の厚さＴＥと等しくてもよい（ＴＢ＝ＴＥ）。薄膜部３１６の厚さＴＴは、内側電極層３１４の厚さＴｉｎと等しくてもよい（ＴＴ＝Ｔｉｎ）。
　薄膜部３１６の厚さＴＴに対する厚膜部３１５の厚さＴＬの比ＴＬ／ＴＴは、１を超えて５０以下であってもよい。比ＴＬ／ＴＴは、１を超えて５以下、５以上１０以下、１０以上１５以下、１５以上２０以下、２０以上２５以下、２５以上３０以下、３０以上３５以下、３５以上４０以下、４０以上４５以下、または、４５以上５０以下であってもよい。比ＴＬ／ＴＴは、５以上２０以下であることが好ましい。
　厚膜部３１５の厚さＴＬは、０．５μｍ以上５μｍ以下であってもよい。厚さＴＬは、０．５μｍ以上１．０μｍ以下、１．０μｍ以上２．０μｍ以下、２．０μｍ以上３．０μｍ以下、３．０μｍ以上４．０μｍ以下、または、４．０μｍ以上５．０μｍ以下であってもよい。
　薄膜部３１６の厚さＴＴは、０．０５μｍ以上０．５μｍ以下であってもよい。厚さＴＴは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．３μｍ以下、０．３μｍ以上０．４μｍ以下、または、０．４μｍ以上０．５μｍ以下であってもよい。
　外側電極層３１３は、この形態では、互いに間隔を空けて形成された複数の厚膜部３１５を含む。また、外側電極層３１３は、隣り合う複数の厚膜部３１５の間の領域に形成された複数の薄膜部３１６を含む。外側電極層３１３は、複数の厚膜部３１５および複数の薄膜部３１６が交互に形成された部分を含む。
　各発光部３０６の周囲には、１個、２個、３個、４個、５個もしくは６個、または、それ以上の厚膜部３１５が形成されていてもよい。この形態では、複数（より具体的には６個）の厚膜部３１５が、各発光部３０６の周囲に間隔を空けて形成されている。
　複数の厚膜部３１５は、この形態では、各発光部３０６を複数の方向（この形態では６方向）から取り囲んでいる。１つの発光部３０６に着目すると、複数の厚膜部３１５は、平面視において当該１つの発光部３０６を基準に線対称および／または点対称に配列されていることが好ましい。
　複数の厚膜部３１５は、この形態では、平面視において１つの発光部３０６の中心を基準に点対称となる態様で各発光部３０６の周囲に配列されている。また、複数の厚膜部３１５は、平面視において発光部３０６の中心を通る発光部ラインＬＬ（図１９の二点鎖線参照）を基準に線対称となる態様で各発光部３０６の周囲に配列されている。発光部ラインＬＬは、平面視において最近接する２つの発光部３０６の中央部を結ぶラインである。
　複数の厚膜部３１５は、この形態では、各発光部３０６の周囲に等間隔に配列されている。複数の厚膜部３１５は、平面視において発光部ラインＬＬを露出させている。各厚膜部３１５は、発光部ラインＬＬによって区画される三角形状の領域内に形成されている。各厚膜部３１５は、最近接する３つのトレンチ３０７に挟まれた領域に配列されている。
　各厚膜部３１５は、平坦な上面を有している。各厚膜部３１５は、平面視において多角形状に形成されていてもよい。各厚膜部３１５は、平面視において三角形状に形成されている。各厚膜部３１５は、この形態では、最近接する３つのトレンチ３０７によって３つの頂点が切り欠かれた三角形状に形成されている。各厚膜部３１５は、平面視において凸湾曲状に膨出した辺を含んでいてもよい。各厚膜部３１５は、平面視において凹湾曲状に窪んだ辺を含んでいてもよい。
　各厚膜部３１５の複数の辺のうちトレンチ３０７に面しない辺は、平面視において凸湾曲状に膨出していていてもよい。最近接する２つの厚膜部３１５について見たとき、一方側の厚膜部３１５において他方側の厚膜部３１５に対向する辺は、当該他方側の厚膜部３１５に向けて凸湾曲状に膨出していてもよい。
　同様に、他方側の厚膜部３１５において一方側の厚膜部３１５に対向する辺は、当該一方側の厚膜部３１５に向けて凸湾曲状に膨出していてもよい。むろん、各厚膜部３１５の複数の辺のうちトレンチ３０７に面しない辺は、直線状に形成されていてもよい。
　各厚膜部３１５の複数の辺のうちトレンチ３０７に面する辺は、平面視において凹湾曲状に窪んでいてもよい。各厚膜部３１５の複数の辺のうちトレンチ３０７に面する辺は、トレンチ３０７の内壁に沿って凹湾曲状に窪んでいてもよい。むろん、各厚膜部３１５の複数の辺のうちトレンチ３０７に面する辺は、直線状に形成されていてもよい。
　複数の薄膜部３１６は、最近接する２つの厚膜部３１５の間の領域に区画されている。これにより、各発光部３０６は、複数（この形態では６個）の厚膜部３１５および複数（この形態では６個）の薄膜部３１６が交互に配列されたパターンによって取り囲まれている。
　複数の薄膜部３１６は、この形態では、発光部ラインＬＬ上に位置している。各薄膜部３１６は、発光部ラインＬＬに沿って延びる帯状に形成されている。各薄膜部３１６は、平面視において最近接する２つの厚膜部３１５の辺に倣って括れた部分を有していてもよい。各厚膜部３１５の複数の辺のうちトレンチ３０７に面しない辺が直線状に形成されている場合、各薄膜部３１６は、平面視において一様な幅で延びていてもよい。
　各薄膜部３１６は、平坦な上面を有している。各薄膜部３１６は、平面視において各厚膜部３１５の面積ＳＬ以下の面積ＳＳを有している（ＳＳ≦ＳＬ）。面積ＳＳは、より具体的には、面積ＳＬ未満である（ＳＳ＜ＳＬ）。
　複数の厚膜部３１５および複数の薄膜部３１６の配列は、入れ換えられてもよい。つまり、複数の厚膜部３１５は、発光部ラインＬＬ上に位置していてもよい。
　一方、複数の内側電極層３１４は、対応するトレンチ３０７の内壁の一部をそれぞれ露出させるように当該トレンチ３０７内に形成されている。各内側電極層３１４は、対応するトレンチ３０７内において対応する発光部３０６を被覆している。各内側電極層３１４は、対応するトレンチ３０７内において、対応する発光部３０６および外側電極層３１３に電気的に接続されている。各内側電極層３１４は、各トレンチ３０７内において当該トレンチ３０７の内壁の一部を露出させる露出部３１７を区画している。各内側電極層３１４は、より具体的には、露出部３１７から絶縁層３０８を露出させている。
　各内側電極層３１４は、露出部３１７の平面積以下の平面積を有している。各内側電極層３１４の平面積は、露出部３１７の平面積未満であることが好ましい。つまり、各内側電極層３１４の平面積は各トレンチ３０７の平面積の１／２以下であり、各露出部３１７の平面積は各トレンチ３０７の面積の１／２以上である。また、各内側電極層３１４の平面積は各トレンチ３０７の平面積の１／２未満であり、各露出部３１７の面積は各トレンチ３０７の面積の１／２を超えることが好ましい。
　各内側電極層３１４は、厚膜部３１５に連なっていてもよい。各内側電極層３１４は、薄膜部３１６に連なっていてもよい。各内側電極層３１４は、厚膜部３１５および薄膜部３１６に連なっていてもよい。各内側電極層３１４は、この形態では、１つの厚膜部３１５および２つの薄膜部３１６に連なっている。
　各内側電極層３１４は、平面視において対応する発光部３０６および外側電極層３１３の間の領域を帯状に延びている。各内側電極層３１４は、一端部３１４ａおよび他端部３１４ｂを有している。各内側電極層３１４の一端部３１４ａは、外側電極層３１３に接続されている。各内側電極層３１４の他端部３１４ｂは、対応する発光部３０６の上に位置し、当該発光部３０６に接続されている。
　各内側電極層３１４は、一端部３１４ａおよび他端部３１４ｂの間の領域を直線状（帯状）に延びている。各内側電極層３１４は、この形態では、平面視において一端部３１４ａから他端部３１４ｂに向けて幅が狭まる先細り形状に形成されている。各内側電極層３１４の幅は、各内側電極層３１４が延びる方向に直交する方向の幅である。
　各内側電極層３１４は、平面視において一端部３１４ａから他端部３１４ｂに向けて一様な幅で延びる直線状（帯状）に形成されていてもよい。各内側電極層３１４は、平面視において一端部３１４ａから他端部３１４ｂに向けて幅が拡がる先太り形状に形成されていてもよい。
　複数の内側電極層３１４は、共通の方向にそれぞれ延びている。各内側電極層３１４は、より具体的には、対応する発光部３０６から第１側面３０５Ａに向けて延びている。第１側面３０５Ａは、側面３０５Ａ～３０５Ｄのうちの外部端子３１１に沿う側面である。
　このように、第１主面電極層３０９は、内側電極層３１４の厚さＴｉｎを超える厚さＴｏｕｔを有する外側電極層３１３を含む。これにより、チップ本体３０２の第１主面３０３側に外力が加えられた場合、当該外力を外側電極層３１３によって受け止めることができる。
　その結果、発光部３０６に対する応力を緩和できるから、応力に起因する発光部３０６の劣化を抑制できる。チップ本体３０２の第１主面３０３に加えられる外力としては、外部端子３１１に導線を接続する際に加えられる力、チップ本体３０２のハンドリング時に加えられる力、第１主面電極層３０９の伸縮に起因する応力（たとえば熱応力）等が例示される。
　また、外側電極層３１３は、厚膜部３１５および薄膜部３１６を含む。これにより、厚膜部３１５だけを含む場合に比べて、外側電極層３１３の伸縮に起因する応力（たとえば熱応力）を低減できる。よって、外側電極層３１３から発光部３０６に加えられる応力を適切に低減できる。
　複数の厚膜部３１５を不規則に配列させた場合、外側電極層３１３に生じる応力も不規則になる。この場合、発光部３０６において不所望な応力集中が引き起こされる可能性がある。したがって、１つの発光部３０６に対して複数の厚膜部３１５が規則的に配列されていることが好ましい。これにより、発光部３０６に対する不所望な応力集中を抑制できる。
　複数の厚膜部３１５は、１つの発光部３０６の周囲に等間隔に配列されていることが好ましい。また、複数の厚膜部３１５は、１つの発光部３０６の中央部に対して線対称および／または点対称に配列されていることが好ましい。また、複数の厚膜部３１５は、等しい平面形状でそれぞれ形成されていることが好ましい。これらの構造は、発光部３０６に対する不所望な応力集中を抑制する上で有効である。
　一方、内側電極層３１４は、外側電極層３１３の厚さＴｏｕｔ未満の厚さＴｉｎを有している。これにより、内側電極層３１４から発光部３０６に加えられる応力を低減できる。その結果、応力に起因する発光部３０６の劣化を効果的に抑制できる。特に、トレンチ３０７の内壁を露出させる内側電極層３１４によれば、発光部３０６に加えられる応力を適切に緩和できる。
　また、複数の内側電極層３１４は、対応する発光部３０６および外側電極層３１３の間の領域において共通の方向にそれぞれ延びている。このような構造によれば、各内側電極層３１４の伸縮に起因して各発光部３０６に加えられる応力（たとえば熱応力）の方向を一定方向に制限できる。これにより、各発光部３０６に対する応力のばらつきを抑制できるから、各発光部３０６に対する不所望な応力集中を抑制できる。
　また、複数の内側電極層３１４は、対応する発光部３０６から外部端子３１１に沿う第１側面３０５Ａに向けて延びている。このような構造によれば、各発光部３０６および外部端子３１１を結ぶ電流経路において電流の回り込みを抑制できる。よって、各発光部３０６に対する不所望な応力集中を抑制しながら、抵抗値の増加を抑制できる。
　図２１～図２３を参照して、チップ本体３０２は、基板３２０、および、基板３２０の上に積層された半導体積層構造３２１（半導体層）を含む。第１主面３０３は、半導体積層構造３２１によって形成されている。第２主面３０４は、基板３２０によって形成されている。側面３０５Ａ～３０５Ｄは、基板３２０および半導体積層構造３２１によって形成されている。
　基板３２０は、化合物半導体材料を含む。基板３２０は、より具体的には、正方晶を形成する化合物半導体材料の単結晶を含む。化合物半導体材料は、III-V族半導体材料であってもよい。基板３２０は、この形態では、ｎ型不純物を含むＧａＡｓ単結晶からなる。基板３２０のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。基板３２０のｎ型不純物は、シリコンであってもよい。
　基板３２０は、一方側の第１基板主面３２２および他方側の第２基板主面３２３を含む。第２基板主面３２３は、第２主面３０４を形成している。第１基板主面３２２は、ＧａＡｓ単結晶の（１００）面に面している。第１基板主面３２２は、ＧａＡｓ単結晶の（１００）面に対して０°以上５°以下の角度で傾斜したオフ角を有している。オフ角が０°の場合、第１基板主面３２２はＧａＡｓ単結晶の（１００）面によって形成される。オフ角は、典型的には２°（より具体的には２°±０．２°の範囲）に設定される。
　基板３２０の厚さＴＳは、５０μｍ以上３００μｍ以下であってもよい。厚さＴＳは、５０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ、２００μｍ以上２５０μｍ以下、または、２５０μｍ以上３００μｍ以下であってもよい。
　半導体積層構造３２１は、第１基板主面３２２の上に化合物半導体（より具体的には、III-V族半導体）を結晶成長させることにより形成されている。半導体積層構造３２１は、第１基板主面３２２と同じ結晶面を有する複数の化合物半導体層を含む積層構造を有している。
　半導体積層構造３２１は、より具体的には、第１基板主面３２２側からこの順に積層されたｎ型半導体層３２４、活性層３２５およびｐ型半導体層３２６を含む。ｎ型半導体層３２４、活性層３２５およびｐ型半導体層３２６は、ダブルヘテロ構造を形成している。ｎ型半導体層３２４は、活性層３２５に電子を供給する。ｐ型半導体層３２６は、活性層３２５に正孔を供給する。活性層３２５は、電子および正孔の再結合によって光を生成する。
　活性層３２５において赤外光が生成されてもよい。活性層３２５は、８００ｎｍ以上１０００ｎｍ以下の範囲に発光波長を有する光を生成してもよい。活性層３２５の発光波長は、９００ｎｍ以上９５０ｎｍ以下であってもよい。
　ｎ型半導体層３２４は、第１基板主面３２２側からこの順に積層されたｎ型バッファ層３２７、ｎ型光反射層３２８およびｎ型クラッド層３２９を含む。ｎ型バッファ層３２７は、この形態では、ｎ型のＧａＡｓを含む。ｎ型バッファ層３２７のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型バッファ層３２７のｎ型不純物は、シリコンであってもよい。
　ｎ型バッファ層３２７の厚さは、０．０５μｍ以上０．２μｍ以下であってもよい。ｎ型バッファ層３２７の厚さは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．１５μｍ以下、または、０．１５μｍ以上０．２μｍ以下であってもよい。
　ｎ型光反射層３２８は、この形態では、ｎ型ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射）層を含む。ｎ型ＤＢＲ層は、法線方向Ｚに沿って周期的に変化する屈折率を有し、特定の波長成分を共振反射させる。特定の波長成分は、活性層３２５で生成された光の波長成分である。
　ｎ型光反射層３２８は、Ａｌ（アルミニウム）組成を含む複数のＡｌ組成層が積層された積層構造を有している。複数のＡｌ組成層は、互いに異なる屈折率をそれぞれ有している。ｎ型光反射層３２８は、この形態では、Ａｌ組成αを有するｎ型高Ａｌ組成層３３０、および、Ａｌ組成α未満のＡｌ組成β（β＜α）を有するｎ型低Ａｌ組成層３３１が任意の周期で交互に積層された積層構造を有している。ｎ型低Ａｌ組成層３３１の屈折率は、ｎ型高Ａｌ組成層３３０の屈折率よりも大きい。
　ｎ型高Ａｌ組成層３３０およびｎ型低Ａｌ組成層３３１は、１以上６０以下の周期で交互に積層されていてもよい。ｎ型高Ａｌ組成層３３０およびｎ型低Ａｌ組成層３３１の積層周期は、１以上１０以下、１０以上２０以下、２０以上３０以下、３０以上４０以下、４０以上５０以下、または、５０以上６０以下であってもよい。
　ｎ型高Ａｌ組成層３３０は、ｎ型のＡｌαＧａ（１－α）Ａｓを含んでいてもよい。ｎ型高Ａｌ組成層３３０のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型高Ａｌ組成層３３０のｎ型不純物は、シリコンであってもよい。
　Ａｌ組成αは、０．５以上０．９５以下であってもよい。Ａｌ組成αは、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、０．６５以上０．７以下、０．７以上０．７５以下、０．７５以上０．８以下、０．８以上０．８５以下、０．８５以上０．９以下、または、０．９以上０．９５以下であってもよい。
　ｎ型低Ａｌ組成層３３１は、ｎ型のＡｌβＧａ（１－β）Ａｓを含んでいてもよい。ｎ型低Ａｌ組成層３３１のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型低Ａｌ組成層３３１のｎ型不純物は、シリコンであってもよい。
　Ａｌ組成βは、０．０５以上０．２５以下であってもよい。Ａｌ組成βは、０．０５以上０．１以下、０．１以上０．１５以下、０．１５以上０．２以下、または、０．２以上０．２５以下であってもよい。
　ｎ型高Ａｌ組成層３３０の厚さは、λ／（４×ｎ１）Åであってもよい。ｎ型低Ａｌ組成層３３１の厚さは、λ／（４×ｎ２）Åであってもよい。λは、活性層３２５で生成される光の波長である。ｎ１は、ｎ型高Ａｌ組成層３３０の屈折率である。ｎ２は、ｎ型低Ａｌ組成層３３１の屈折率である。
　ｎ型高Ａｌ組成層３３０の厚さは、５００Å以上９００Å以下であってもよい。ｎ型高Ａｌ組成層３３０の厚さは、５００Å以上６００Å以下、６００Å以上７００Å以下、７００Å以上８００Å以下、または、８００Å以上９００Å以下であってもよい。
　ｎ型低Ａｌ組成層３３１の厚さは、４００Å以上８００Å以下であってもよい。ｎ型低Ａｌ組成層３３１の厚さは、４００Å以上５００Å以下、５００Å以上６００Å以下、６００Å以上７００Å以下、または、７００Å以上８００Å以下であってもよい。ｎ型低Ａｌ組成層３３１の厚さは、ｎ型高Ａｌ組成層３３０の厚さ以下であってもよい。ｎ型低Ａｌ組成層３３１の厚さは、ｎ型高Ａｌ組成層３３０の厚さ未満であってもよい。
　ｎ型クラッド層３２９は、この形態では、ｎ型のＡｌγＧａ（１－γ）Ａｓを含む。ｎ型クラッド層３２９のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型クラッド層３２９のｎ型不純物は、シリコンであってもよい。ｎ型クラッド層３２９は、不純物無添加（アンドープ）であってもよい。
　ｎ型クラッド層３２９のＡｌ組成γは、ｎ型低Ａｌ組成層３３１のＡｌ組成βを超えて、ｎ型高Ａｌ組成層３３０のＡｌ組成α未満（β＜γ＜α）であってもよい。ｎ型クラッド層３２９のＡｌ組成γは、０．２以上０．７以下であってもよい。
　Ａｌ組成γは、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、０．３５以上０．４以下、０．４以上０．４５以下、０．４５以上０．５以下、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、または、０．６５以上０．７以下であってもよい。
　ｎ型クラッド層３２９の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。ｎ型クラッド層３２９の厚さは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．３μｍ以下、０．３μｍ以上０．４μｍ以下、または、０．４μｍ以上０．５μｍ以下であってもよい。
　活性層３２５は、量子井戸層および障壁層を含むＱＷ（Quantum Well：量子井戸構造）を有していてもよい。活性層３２５は、この形態では、量子井戸層および障壁層が任意の周期で交互に積層されたＭＱＷ（Multi Quantum Well：多重量子井戸）構造を有している。量子井戸層および障壁層は、１以上５０以下の周期で交互に積層されていてもよい。量子井戸層および障壁層の積層周期は、１以上１０以下、１０以上２０以下、２０以上３０以下、３０以上４０以下、または、４０以上５０以下であってもよい。
　量子井戸層は、ＧａＡｓを含んでいてもよい。量子井戸層は、不純物無添加であってもよい。量子井戸層の厚さは、１０Å以上２００Å以下であってもよい。量子井戸層の厚さは、１０Å以上５０Å以下、５０Å以上１００Å以下、１００Å以上１５０Å以下、または、１５０Å以上２００Å以下であってもよい。
　障壁層は、量子井戸層のバンドギャップよりも大きいバンドギャップを有している。障壁層は、ＡｌδＧａ（１－δ）Ａｓを含んでいてもよい。Ａｌ組成δは、０．１５以上０．５以下であってもよい。
　Ａｌ組成δは、０．１５以上０．２以下、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、０．３５以上０．４以下、０．４以上０．４５以下、または、０．４５以上０．５以下であってもよい。
　障壁層の厚さは、１０Å以上２００Å以下であってもよい。障壁層の厚さは、１０Å以上５０Å以下、５０Å以上１００Å以下、１００Å以上１５０Å以下、または、１５０Å以上２００Å以下であってもよい。
　活性層３２５の総厚さＴＡは２００Å以上１６００Å以下であってもよい。総厚さＴＡは、２００Å以上４００Å以下、４００Å以上６００Å以下、６００Å以上８００Å以下、８００Å以上１０００Å以下、１０００Å以上１２００Å以下、１２００Å以上１４００Å以下、または、１４００Å以上１６００Å以下であってもよい。
　活性層３２５の最下層および最上層は、障壁層によってそれぞれ形成されていてもよい。活性層３２５の最下層および最上層を形成する２つ障壁層の厚さは、活性層３２５において中間層を形成する１つまたは複数の障壁層の厚さを超えていてもよい。
　ｐ型半導体層３２６は、活性層３２５側からこの順に積層されたｐ型クラッド層３３２、ｐ型光反射層３３３およびｐ型コンタクト層３３４を含む。ｐ型クラッド層３３２は、この形態では、ｐ型のＡｌεＧａ（１－ε）Ａｓを含む。ｐ型クラッド層３３２のｐ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｐ型クラッド層３３２のｐ型不純物は、炭素であってもよい。
　Ａｌ組成εは、０．２以上０．７以下であってもよい。Ａｌ組成εは、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、０．３５以上０．４以下、０．４以上０．４５以下、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、または、０．６５以上０．７以下であってもよい。
　ｐ型クラッド層３３２の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。ｐ型クラッド層３３２の厚さは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．３μｍ以下、０．３μｍ以上０．４μｍ以下、または、０．４μｍ以上０．５μｍ以下であってもよい。
　ｐ型光反射層３３３は、この形態では、ｐ型ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射）層を含む。ｐ型ＤＢＲ層は、法線方向Ｚに周期的に変化する屈折率を有し、特定の波長成分を共振反射させる。特定の波長成分は、活性層３２５で生成された光の波長成分である。
　ｐ型光反射層３３３は、Ａｌ（アルミニウム）組成を含む複数のＡｌ組成層が積層された積層構造を有している。複数のＡｌ組成層は、互いに異なる屈折率をそれぞれ有している。ｐ型光反射層３３３は、この形態では、Ａｌ組成ζを有するｐ型高Ａｌ組成層３３５、および、Ａｌ組成ζ未満のＡｌ組成η（η＜ζ）を有するｐ型低Ａｌ組成層３３６が任意の周期で交互に積層された積層構造を有している。ｐ型低Ａｌ組成層３３６の屈折率は、ｐ型高Ａｌ組成層３３５の屈折率よりも大きい。
　ｐ型高Ａｌ組成層３３５およびｐ型低Ａｌ組成層３３６は、１以上６０以下の周期で交互に積層されていてもよい。ｐ型高Ａｌ組成層３３５およびｐ型低Ａｌ組成層３３６の積層周期は、１以上１０以下、１０以上２０以下、２０以上３０以下、３０以上４０以下、４０以上５０以下、または、５０以上６０以下であってもよい。
　ｐ型高Ａｌ組成層３３５は、ｐ型のＡｌζＧａ（１－ζ）Ａｓを含んでいてもよい。ｐ型高Ａｌ組成層３３５のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下であってもよい。ｐ型高Ａｌ組成層３３５のｐ型不純物は、炭素であってもよい。
　Ａｌ組成ζは、ｐ型クラッド層３３２のＡｌ組成εを超えていてもよい（ε＜ζ）。Ａｌ組成ζは、０．５以上０．９５以下であってもよい。Ａｌ組成ζは、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、０．６５以上０．７以下、０．７以上０．７５以下、０．７５以上０．８以下、０．８以上０．８５以下、０．８５以上０．９以下、または、０．９以上０．９５以下であってもよい。
　ｐ型低Ａｌ組成層３３６は、ｐ型のＡｌηＧａ（１－η）Ａｓを含んでいてもよい。ｐ型低Ａｌ組成層３３６のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下であってもよい。ｐ型低Ａｌ組成層３３６のｐ型不純物は、炭素であってもよい。
　Ａｌ組成ηは、ｐ型クラッド層３３２のＡｌ組成ε未満（η＜ε＜ζ）であってもよい。Ａｌ組成ηは、０．０５以上０．２５以下であってもよい。Ａｌ組成ηは、０．０５以上０．１以下、０．１以上０．１５以下、０．１５以上０．２以下、または、０．２以上０．２５以下であってもよい。
　ｐ型高Ａｌ組成層３３５の厚さは、λ／（４×ｎ３）Åであってもよい。ｐ型低Ａｌ組成層３３６の厚さは、λ／（４×ｎ４）Åであってもよい。λは、活性層３２５で生成される光の波長である。ｎ３は、ｐ型高Ａｌ組成層３３５の屈折率である。ｎ４は、ｐ型低Ａｌ組成層３３６の屈折率である。
　ｐ型高Ａｌ組成層３３５の厚さは、５００Å以上９００Å以下であってもよい。ｐ型高Ａｌ組成層３３５の厚さは、５００Å以上６００Å以下、６００Å以上７００Å以下、７００Å以上８００Å以下、または、８００Å以上９００Å以下であってもよい。
　ｐ型低Ａｌ組成層３３６の厚さは、４００Å以上８００Å以下であってもよい。ｐ型低Ａｌ組成層３３６の厚さは、４００Å以上５００Å以下、５００Å以上６００Å以下、６００Å以上７００Å以下、または、７００Å以上８００Å以下であってもよい。ｐ型低Ａｌ組成層３３６の厚さは、ｐ型高Ａｌ組成層３３５の厚さ以下であってもよい。ｐ型低Ａｌ組成層３３６の厚さは、ｐ型高Ａｌ組成層３３５の厚さ未満であってもよい。
　ｐ型コンタクト層３３４は、チップ本体３０２の第１主面３０３を形成している。ｐ型コンタクト層３３４は、この形態では、ｐ型のＧａＡｓを含む。ｐ型コンタクト層３３４のｐ型不純物濃度は、ｐ型光反射層３３３のｐ型不純物濃度を超えていることが好ましい。ｐ型コンタクト層３３４のｐ型不純物濃度は、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下であってもよい。ｐ型コンタクト層３３４のｐ型不純物は、炭素であってもよい。
　ｐ型コンタクト層３３４の厚さは、０．０２μｍ以上０．２μｍ以下であってもよい。ｐ型コンタクト層３３４の厚さは、０．０２μｍ以上０．０５μｍ以下、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．１５μｍ以下、または、０．１５μｍ以上０．２μｍ以下であってもよい。
　図２１～図２３を参照して、複数の発光部３０６は、半導体積層構造３２１に形成されている（図１８および図１９も併せて参照）。各発光部３０６は、トレンチ３０７によって区画された台地状のメサ構造３４１を有している。トレンチ３０７は、半導体積層構造３２１の主面（チップ本体３０２の第１主面３０３）に形成されている。トレンチ３０７は、ｐ型コンタクト層３３４、ｐ型光反射層３３３および活性層３２５を貫通し、ｎ型半導体層３２４を露出させている。トレンチ３０７は、ｎ型半導体層３２４においてｎ型クラッド層３２９を貫通し、ｎ型光反射層３２８を露出させている。
　トレンチ３０７は、平面視において発光部３０６を取り囲む環状に形成されている。トレンチ３０７は、この形態では、断面視において第１主面３０３側の開口面積が底壁側の開口面積よりも大きい先細り形状（テーパ形状）に形成されている。
　トレンチ３０７は、内周壁３４２、外周壁３４３、ならびに、内周壁３４２および外周壁３４３を接続する底壁３４４を有している。内周壁３４２および外周壁３４３は、ｎ型半導体層３２４の一部およびｐ型半導体層３２６を露出させている。ｎ型半導体層３２４の一部は、ｎ型光反射層３２８の一部およびｎ型クラッド層３２９である。底壁３４４は、ｎ型光反射層３２８を露出させている。
　内周壁３４２は、メサ構造３４１（発光部３０６）を区画している。つまり、内周壁３４２は、この形態では、平面視において円形状に形成されている。内周壁３４２の平面形状は任意であり、メサ構造３４１（発光部３０６）の平面形状に応じて調整される。内周壁３４２は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　外周壁３４３は、内周壁３４２から間隔を空けて内周壁３４２（発光部３０６）を取り囲んでいる。外周壁３４３は、この形態では、平面視において円形状に形成されている。外周壁３４３の平面形状は任意である。外周壁３４３は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　底壁３４４は、第１主面３０３に対して平行に形成されていてもよい。底壁３４４は、平面視において発光部３０６（メサ構造３４１）を取り囲む環状（この形態では円環状）に形成されている。底壁３４４の平面形状は、内周壁３４２の平面形状および外周壁３４３の平面形状に応じて、三角環状、四角環状もしくは六角環状等の多角環状、または、楕円環状に形成されていてもよい。
　各メサ構造３４１は、頂部３４５、基部３４６、ならびに、頂部３４５および基部３４６を接続する側壁３４７を含む。頂部３４５は、第１主面３０３に対して平行に延びている。頂部３４５は、この形態では、第１主面３０３の一部によって形成されている。つまり、頂部３４５は、ｐ型半導体層３２６によって形成されている。頂部３４５は、より具体的には、ｐ型コンタクト層３３４によって形成されている。
　頂部３４５は、トレンチ３０７の内周壁３４２によって区画されている。頂部３４５は、平面視において円形状に形成されている。頂部３４５の平面形状は任意である。頂部３４５は、内周壁３４２の平面形状に応じて、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　頂部３４５の幅ＷＭは、１０μｍ以上４０μｍ以下であってもよい。幅ＷＭは、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、２５μｍ以上３０μｍ以下、３０μｍ以上３５μｍ以下、または、３５μｍ以上４０μｍ以下であってもよい。
　基部３４６は、ｎ型半導体層３２４によって形成されている。基部３４６は、この形態では、ｎ型光反射層３２８によって形成されている。基部３４６は、トレンチ３０７の内周壁３４２によって区画されている。基部３４６は、トレンチ３０７の底壁３４４およびメサ構造３４１の側壁３４７を接続する接続部である。
　基部３４６は、平面視において円形状に形成されている。基部３４６の平面形状は任意である。基部３４６は、頂部３４５の平面形状に応じて、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。基部３４６の平面積は、頂部３４５の平面積を超えている。
　側壁３４７は、トレンチ３０７の内周壁３４２によって形成されている。側壁３４７は、頂部３４５から基部３４６に向けて下り傾斜している。これにより、各メサ構造３４１は、錐台形状に形成されている。各メサ構造３４１は、この形態では、円錐台形状に形成されている。各メサ構造３４１は、頂部３４５および基部３４６の平面形状に応じて、三角錐台形状、四角錐台形状もしくは六角錐台形状等の多角錐台形状、または、楕円錐台形状に形成されていてもよい。
　側壁３４７が頂部３４５との間で成す角度θＭ（絶対値）は、９０°以上１７０°以下であってもよい。角度θＭは、断面視において頂部３４５の周縁点および基部３４６の周縁点を結ぶラインが、メサ構造３４１内において頂部３４５との間で成す角度である。
　角度θＭは、９０°以上１００°以下、１００°以上１１０°以下、１１０°以上１２０°以下、１２０°以上１３０°以下、１３０°以上１４０°以下、１４０°以上１５０°以下、１５０°以上１６０°以下、または、１６０°以上１７０°以下であってもよい。
　メサ構造３４１の厚さＴＭは、１μｍ以上１０μｍ以下であってもよい。厚さＴＭは、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。厚さＴＭは、頂部３４５および基部３４６の間の法線方向Ｚに沿う距離である。
　図２０～図２３を参照して、面発光レーザ装置３０１は、各メサ構造３４１に係るｐ型半導体層３２６において頂部３４５および活性層３２５の間の任意の領域に介在された電流狭窄層３５１を含む。電流狭窄層３５１は、活性層３２５に供給される電流を狭窄する。
　電流狭窄層３５１は、活性層３２５およびｐ型光反射層３３３の間の領域に介在されていることが好ましい。電流狭窄層３５１は、この形態では、ｐ型クラッド層３３２およびｐ型光反射層３３３の間の領域に介在されている。電流狭窄層３５１は、メサ構造３４１の側壁３４７から露出している。
　電流狭窄層３５１は、ｐ型クラッド層３３２の内部に介在されていてもよい。この場合、電流狭窄層３５１は、複数（たとえば２つ）のｐ型クラッド層３３２の間の領域に介在されていてもよい。つまり、電流狭窄層３５１およびｐ型光反射層３３３の間の領域に別のｐ型クラッド層３３２が形成されていてもよい。別のｐ型クラッド層３３２の構造は、活性層３２５および電流狭窄層３５１の間の領域に形成されたｐ型クラッド層３３２と同様であるので、具体的に説明は省略する。
　電流狭窄層３５１の厚さＴＣは、０．０１μｍ以上０．１μｍ以下であってもよい。厚さＴＣは、０．０１μｍ以上０．０２μｍ以下、０．０２μｍ以上０．０４μｍ以下、０．０４μｍ以上０．０６μｍ以下、０．０６μｍ以上０．０８μｍ以下、または、０．０８μｍ以上０．１μｍ以下であってもよい。
　電流狭窄層３５１は、ｐ型電流通過層３５２および電流狭窄絶縁層３５３を含む。ｐ型電流通過層３５２は、メサ構造３４１の内方領域に形成されている。ｐ型電流通過層３５２は、より具体的には、平面視においてメサ構造３４１の中央部に形成されている。ｐ型電流通過層３５２は、この形態では、ｐ型のＡｌσＧａ（１－σ）Ａｓを含む。ｐ型電流通過層３５２のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下であってもよい。ｐ型電流通過層３５２のｐ型不純物は、炭素であってもよい。
　Ａｌ組成σは、ｐ型クラッド層３３２のＡｌ組成εを超えている（ε＜σ）。Ａｌ組成σは、ｐ型光反射層３３３のｐ型高Ａｌ組成層３３５のＡｌ組成ζを超えている（ζ＜σ）。Ａｌ組成σは、０．９以上１．０以下であってもよい。Ａｌ組成σは、０．９以上０．９５以下、または、０．９５以上１．０以下であってもよい。Ａｌ組成σは、１．０未満であってもよい。
　平面視におけるｐ型電流通過層３５２の最大幅ＴＰは、１μｍ以上１５μｍ以下であってもよい。最大幅ＴＰは、１μｍ以上３μｍ以下、３μｍ以上５μｍ以下、５μｍ以上７μｍ以下、７μｍ以上９μｍ以下、９μｍ以上１１μｍ以下、１１μｍ以上１３μｍ以下、または、１３μｍ以上１５μｍ以下であってもよい。
　電流狭窄絶縁層３５３は、ｐ型電流通過層３５２に対してメサ構造３４１の側壁３４７側に形成されている。電流狭窄絶縁層３５３は、平面視においてｐ型電流通過層３５２を取り囲む環状（この形態では円環状）に形成されている。
　電流狭窄絶縁層３５３は、Ａｌ（アルミニウム）を含むＡｌ酸化物層によって形成されている。電流狭窄絶縁層３５３は、より具体的には、ｐ型電流通過層３５２の一部をメサ構造３４１の側壁３４７側から酸化させることによって形成されている。つまり、電流狭窄絶縁層３５３は、Ａｌ酸化物中にＧａ（ガリウム）およびＡｓ（砒素）を含む。
　各メサ構造３４１は、外部端子３１１から半導体積層構造３２１に供給される電流を狭窄する。したがって、メサ構造３４１の内部においてｎ型半導体層３２４、活性層３２５およびｐ型半導体層３２６には比較的高い電流密度を有する電流が流れる。これにより、活性層３２５において生成される光の発光効率が高められている。
　メサ構造３４１の電流密度は、メサ構造３４１のサイズに反比例する。つまり、メサ構造３４１のサイズが小さい程、電流狭窄効果が高まるので、メサ構造３４１の電流密度は増加する。一方、メサ構造３４１のサイズが大きい程、電流狭窄効果が低減するので、メサ構造３４１の電流密度は減少する。
　各メサ構造３４１の内部を流れる電流は、さらに、電流狭窄絶縁層３５３を迂回してｐ型電流通過層３５２に流れ込む。これにより、ｐ型電流通過層３５２を介して活性層３２５に供給される電流の密度が高められる。活性層３２５において法線方向Ｚにｐ型電流通過層３５２に対向する領域が、発光領域３５４となる。
　各活性層３２５において生成された光は、メサ構造３４１内においてｎ型光反射層３２８およびｐ型光反射層３３３の間を法線方向Ｚに沿って往復しながら、共振によって増幅される。増幅された光は、各メサ構造３４１の頂部３４５からレーザ光として取り出される。
　トレンチ３０７の外周壁３４３から露出するメサ構造３４１外の半導体積層構造３２１にも電流狭窄層３５１に対応した層が形成されている。メサ構造３４１外の電流狭窄層３５１に対応した層は、電流狭窄の機能を生じさせない点を除いて、メサ構造３４１内の電流狭窄層３５１と略同様の構造を有している。
　メサ構造３４１外の電流狭窄層３５１に対応した層については、電流狭窄の機能を生じさせない点を除いて、電流狭窄層３５１の説明が準用される。メサ構造３４１外の電流狭窄層３５１に対応した層については、電流狭窄層３５１と同一符号を付して説明を省略する。
　図２３を参照して、面発光レーザ装置３０１は、各メサ構造３４１の側壁３４７の表層部に形成された側壁絶縁層３８０を含む。側壁絶縁層３８０は、側壁３４７から露出している。側壁絶縁層３８０は、頂部３４５および基部３４６の間の領域を側壁３４７に沿って延びている。つまり、各メサ構造３４１の側壁３４７は、側壁絶縁層３８０によって形成された部分を含む。
　側壁絶縁層３８０は、平面視において電流狭窄絶縁層３５３に対向している。側壁絶縁層３８０は、平面視においてｐ型電流通過層３５２を露出させている。側壁絶縁層３８０は、より具体的には、頂部３４５の接線方向に関して、電流狭窄絶縁層３５３の一端部および他端部の間の領域に対向している。接線方向は、メサ構造３４１の頂部３４５に平行な方向であり、第１方向Ｘおよび第２方向Ｙを含む。
　側壁絶縁層３８０は、断面視において接線方向の長さが互いに異なる第１部分３８１および第２部分３８２を含む。側壁絶縁層３８０の第１部分３８１は、メサ構造３４１の側壁３４７から内方領域に向かって接線方向に延びている。第１部分３８１は、メサ構造３４１の側壁３４７から露出する外端部、および、メサ構造３４１内に位置する内端部を有している。
　側壁絶縁層３８０の第２部分３８２は、メサ構造３４１の側壁３４７から内方領域に向かって接線方向に延びている。第２部分３８２は、メサ構造３４１の側壁３４７から露出する外端部、および、メサ構造３４１内に位置する内端部を有している。第２部分３８２の内端部は、第１部分３８１の内端部よりもメサ構造３４１の側壁３４７側に位置している。
　第１部分３８１は、接線方向に関して、第１長さＬＰ１を有している。第２部分３８２は、接線方向に関して、第２長さＬＰ２を有している。第２長さＬＰ２は、第１長さＬＰ１未満（ＬＰ２＜ＬＰ１）である。
　第１長さＬＰ１は、０．５μｍ以上５．０μｍ以下であってもよい。第１長さＬＰ１は、０．５μｍ以上１．０μｍ以下、１．０μｍ以上２．０μｍ以下、２．０μｍ以上３．０μｍ以下、３．０μｍ以上４．０μｍ以下、または、４．０μｍ以上５．０μｍ以下であってもよい。
　第２長さＬＰ２は、０μｍを超えて１．０μｍ以下であってもよい。第２長さＬＰ２は、０μｍを超えて０．０２μｍ以下、０．０２μｍ以上０．０４μｍ以下、０．０４μｍ以上０．０６μｍ以下、０．０６μｍ以上０．０８μｍ以下、または、０．０８μｍ以上１μｍ以下であってもよい。第２長さＬＰ２は、０μｍであってもよい。つまり、複数の第２部分３８２の一部または全部を有さない側壁絶縁層３８０が形成されていてもよい。
　第１部分３８１および第２部分３８２は、法線方向Ｚに沿って交互に形成されている。これにより、側壁絶縁層３８０は、断面視において櫛歯形状に形成されている。側壁絶縁層３８０は、ｎ型半導体層３２４に形成された領域、および、ｐ型半導体層３２６に形成された領域を含む。
　ｎ型半導体層３２４においてｎ型光反射層３２８のｎ型高Ａｌ組成層３３０は、メサ構造３４１の側壁３４７から露出する第１露出部３８３を含む。また、ｎ型光反射層３２８のｎ型低Ａｌ組成層３３１は、メサ構造３４１の側壁３４７から露出する第２露出部３８４を含む。また、ｎ型クラッド層３２９は、メサ構造３４１の側壁３４７から露出する第３露出部３８５を含む。
　ｎ型高Ａｌ組成層３３０の第１露出部３８３は、第１Ａｌ酸化物層３８６を含む。第１Ａｌ酸化物層３８６は、第１露出部３８３の酸化物を含む。第１Ａｌ酸化物層３８６は、接線方向に沿って延びている。第１Ａｌ酸化物層３８６は、ｎ型高Ａｌ組成層３３０の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｎ型低Ａｌ組成層３３１の第２露出部３８４は、第２Ａｌ酸化物層３８７を含む。第２Ａｌ酸化物層３８７は、第２露出部３８４の酸化物を含む。第２Ａｌ酸化物層３８７は、接線方向に沿って延びている。第２Ａｌ酸化物層３８７は、ｎ型低Ａｌ組成層３３１の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｎ型クラッド層３２９の第３露出部３８５は、第３Ａｌ酸化物層３８８を含む。第３Ａｌ酸化物層３８８は、第３露出部３８５の酸化物を含む。第３Ａｌ酸化物層３８８は、接線方向に沿って延びている。第３Ａｌ酸化物層３８８は、ｎ型クラッド層３２９の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　接線方向に関して、第１Ａｌ酸化物層３８６の長さは、第２Ａｌ酸化物層３８７の長さ、および、第３Ａｌ酸化物層３８８の長さを超えている。これは、ｎ型高Ａｌ組成層３３０のＡｌ組成αが、ｎ型低Ａｌ組成層３３１のＡｌ組成βおよびｎ型クラッド層３２９のＡｌ組成γを超えているためである（β＜γ＜α）。
　接線方向に関して、第３Ａｌ酸化物層３８８の長さは、第２Ａｌ酸化物層３８７の長さを超えている。これは、ｎ型クラッド層３２９のＡｌ組成γが、ｎ型低Ａｌ組成層３３１のＡｌ組成βを超えているためである（β＜γ）。
　第１Ａｌ酸化物層３８６および第２Ａｌ酸化物層３８７は、法線方向Ｚに沿って交互に形成されている。第１Ａｌ酸化物層３８６は、側壁絶縁層３８０の第１部分３８１を形成している。第２Ａｌ酸化物層３８７は、側壁絶縁層３８０の第２部分３８２を形成している。第３Ａｌ酸化物層３８８は、側壁絶縁層３８０の第２部分３８２を形成している。側壁絶縁層３８０においてｎ型半導体層３２４に位置する領域は、第１Ａｌ酸化物層３８６、第２Ａｌ酸化物層３８７および第３Ａｌ酸化物層３８８によって形成されている。
　ｐ型半導体層３２６においてｐ型光反射層３３３のｐ型高Ａｌ組成層３３５は、メサ構造３４１の側壁３４７から露出する第１露出部３９３を含む。また、ｐ型光反射層３３３のｐ型低Ａｌ組成層３３６は、メサ構造３４１の側壁３４７から露出する第２露出部３９４を含む。また、ｐ型クラッド層３３２は、メサ構造３４１の側壁３４７から露出する第３露出部３９５を含む。
　ｐ型高Ａｌ組成層３３５の第１露出部３９３は、第１Ａｌ酸化物層３９６を含む。第１Ａｌ酸化物層３９６は、第１露出部３９３の酸化物を含む。第１Ａｌ酸化物層３９６は、接線方向に沿って延びている。第１Ａｌ酸化物層３９６は、ｐ型高Ａｌ組成層３３５の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｐ型低Ａｌ組成層３３６の第２露出部３９４は、第２Ａｌ酸化物層３９７を含む。第２Ａｌ酸化物層３９７は、第２露出部３９４の酸化物を含む。第２Ａｌ酸化物層３９７は、接線方向に沿って延びている。第２Ａｌ酸化物層３９７は、ｐ型低Ａｌ組成層３３６の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｐ型クラッド層３３２の第３露出部３９５は、第３Ａｌ酸化物層３９８を含む。第３Ａｌ酸化物層３９８は、第３露出部３９５の酸化物を含む。第３Ａｌ酸化物層３９８は、接線方向に沿って延びている。第３Ａｌ酸化物層３９８は、ｐ型クラッド層３３２の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　接線方向に関して、第１Ａｌ酸化物層３９６の長さは、第２Ａｌ酸化物層３９７の長さ、および、第３Ａｌ酸化物層３９８の長さを超えている。これは、ｐ型高Ａｌ組成層３３５のＡｌ組成ζが、ｐ型低Ａｌ組成層３３６のＡｌ組成η、および、ｐ型クラッド層３３２のＡｌ組成εを超えているためである（η＜ε＜ζ）。
　接線方向に関して、第３Ａｌ酸化物層３９８の長さは、第２Ａｌ酸化物層３９７の長さを超えている。これは、ｐ型クラッド層３３２のＡｌ組成εが、ｐ型低Ａｌ組成層３３６のＡｌ組成ηを超えているためである（η＜ε）。
　第１Ａｌ酸化物層３９６および第２Ａｌ酸化物層３９７は、法線方向Ｚに沿って交互に形成されている。第１Ａｌ酸化物層３９６は、側壁絶縁層３８０の第１部分３８１を形成している。第２Ａｌ酸化物層３９７は、側壁絶縁層３８０の第２部分３８２を形成している。第３Ａｌ酸化物層３９８は、側壁絶縁層３８０の第２部分３８２を形成している。側壁絶縁層３８０においてｐ型半導体層３２６に位置する領域は、第１Ａｌ酸化物層３９６、第２Ａｌ酸化物層３９７および第３Ａｌ酸化物層３９８によって形成されている。
　側壁絶縁層３８０（第１Ａｌ酸化物層３８６、第２Ａｌ酸化物層３８７、第１Ａｌ酸化物層３９６および第２Ａｌ酸化物層３９７）は、半導体積層構造３２１においてトレンチ３０７の外周壁３４３から露出する領域にも形成されている。トレンチ３０７の外周壁３４３に形成された側壁絶縁層３８０は、トレンチ３０７の内周壁３４２（メサ構造３４１の側壁３４７）に形成された側壁絶縁層３８０と略同様の構造を有している。トレンチ３０７の外周壁３４３に形成された側壁絶縁層３８０については、トレンチ３０７の内周壁３４２（メサ構造３４１の側壁３４７）に形成された側壁絶縁層３８０の説明が準用されるものとして、説明を省略する。
　図２０～図２４を参照して、絶縁層３０８は、半導体積層構造３２１の主面（第１主面３０３）の上に形成されている。絶縁層３０８は、活性層３２５の発光波長λに対して透明な絶縁材料または透光性を有する絶縁材料を含む。絶縁層３０８は、窒化シリコン（ＳｉＮ）層および酸化シリコン（ＳｉＯ２）層のうちの少なくとも１つを含む。
　絶縁層３０８は、窒化シリコン層または酸化シリコン層からなる単層構造を有していてもよい。絶縁層３０８は、第１主面３０３側から任意の順序で積層された窒化シリコン層および酸化シリコン層を含む積層構造を有していてもよい。絶縁層３０８は、この形態では、窒化シリコン層からなる単層構造を有している。
　絶縁層３０８は、第１主面３０３の上からトレンチ３０７に入り込み、メサ構造３４１を被覆している。絶縁層３０８は、主面被覆部４０１、内壁被覆部４０２および頂部被覆部４０３を含む。主面被覆部４０１は、第１主面３０３を被覆している。内壁被覆部４０２は、トレンチ３０７の内壁（内周壁３４２、外周壁３４３および底壁３４４）を被覆している。頂部被覆部４０３は、メサ構造３４１の頂部３４５を被覆している。
　内壁被覆部４０２は、より具体的には、トレンチ３０７の内壁に沿って膜状に延び、トレンチ３０７内においてリセス空間を区画している。つまり、内壁被覆部４０２は、メサ構造３４１の側壁３４７を被覆している。内壁被覆部４０２においてメサ構造３４１の側壁３４７を被覆する部分は、側壁絶縁層３８０に接している。
　頂部被覆部４０３は、メサ構造３４１の頂部３４５を選択的に露出させるコンタクト孔４０４を有している。コンタクト孔４０４は、より具体的には、ｐ型コンタクト層３３４を露出させている。コンタクト孔４０４は、平面視において環状（この形態では円環状）に形成されている。
　図２４を参照して、頂部被覆部４０３は、コンタクト孔４０４よりも内方に位置する領域にレリーフ部４０３ａを有している。レリーフ部４０３ａは、この形態では、コンタクト孔４０４によって取り囲まれている。レリーフ部４０３ａは、リセス部４０５、第１突出部４０６および第２突出部４０７を含む。リセス部４０５は、メサ構造３４１の頂部３４５側に向けて窪んでいる。リセス部４０５は、平面視において環状（この形態では円環状）に形成されている。
　第１突出部４０６は、リセス部４０５によって区画されている。第１突出部４０６は、リセス部４０５によって取り囲まれ、島状または点状に区画されている。第１突出部４０６は、この形態では、平面視において円形状に形成されている。第１突出部４０６は、法線方向Ｚに活性層３２５の発光領域３５４に対向している。第１突出部４０６は、法線方向Ｚにｐ型電流通過層３５２に対向している。
　第２突出部４０７は、リセス部４０５に起因して形成されている。第２突出部４０７は、より具体的には、リセス部４０５およびコンタクト孔４０４の間の領域に区画されている。第２突出部４０７は、リセス部４０５およびコンタクト孔４０４によって環状（この形態では円環状）に区画されている。
　リセス部４０５は、第１突出部４０６を区画する第１側壁４０８、第２突出部４０７を区画する第２側壁４０９、ならびに、第１側壁４０８および第２側壁４０９を接続する底壁４１０を有している。第１側壁４０８は、頂部被覆部４０３の主面から底壁４１０に向けて下り傾斜した傾斜面を有している。第２側壁４０９は、頂部被覆部４０３の主面から底壁４１０に向けて下り傾斜した傾斜面を有している。リセス部４０５は、断面視において底壁４１０側の開口幅が開口側の開口幅よりも小さいテーパ形状に形成されている。
　第１突出部４０６の厚さは、（ｎ＋１）λ／２に設定される。第２突出部４０７の厚さは、（ｎ＋１）λ／２に設定される。リセス部４０５の厚さは、（２ｎ＋１）λ／４に設定される。ｎは、整数である。λは、活性層３２５で生成される光の波長である。
　頂部３４５から放出されたレーザ光は、スネルの法則によって、第１側壁４０８および第２側壁４０９によって屈折させられ、第１突出部４０６側に集光される。これにより、第１側壁４０８および第２側壁４０９が法線方向Ｚに延びる垂直面である場合に比べて、レーザ光の指向性が高められる。
　図２０～図２４を参照して、第１主面電極層３０９は、絶縁層３０８に沿って膜状に形成されている。第１主面電極層３０９の外側電極層３１３は、絶縁層３０８の主面被覆部４０１に沿って膜状に延びている。外側電極層３１３の各厚膜部３１５は、断面視において第１主面３０３から離れる方向に向かって幅が狭まるテーパ部を含む。
　第１主面電極層３０９の各内側電極層３１４は、外側電極層３１３から絶縁層３０８（内壁被覆部４０２）に沿って膜状に延び、対応するトレンチ３０７内においてリセス空間を区画している。各内側電極層３１４は、対応する発光部３０６（メサ構造３４１）の基部３４６から側壁３４７を介して頂部３４５に向けて延び、頂部３４５を被覆している。
　各内側電極層３１４の他端部３１４ｂは、各発光部３０６の頂部３４５を被覆している。他端部３１４ｂは、絶縁層３０８（頂部被覆部４０３）の上からコンタクト孔４０４に入り込んでいる。これにより、各内側電極層３１４は、コンタクト孔４０４内においてｐ型コンタクト層３３４に電気的に接続されている。
　各内側電極層３１４の他端部３１４ｂは、絶縁層３０８の頂部被覆部４０３を露出させるレリーフ開口４１１を含む。レリーフ開口４１１は、絶縁層３０８のレリーフ部４０３ａを露出させている。レリーフ開口４１１は、より具体的には、第２突出部４０７の一部、リセス部４０５および第１突出部４０６を露出させている。
　レリーフ開口４１１は、この形態では、平面視において円形状に形成されている。レリーフ開口４１１の平面形状は任意である。レリーフ開口４１１は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。レリーフ開口４１１は、法線方向Ｚにｐ型電流通過層３５２に対向している。レリーフ開口４１１は、法線方向Ｚに活性層３２５の発光領域３５４に対向している。
　レリーフ開口４１１の開口幅ＷＯは、５μｍ以上２０μｍ以下であってもよい。開口幅ＷＯは、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、または、１５μｍ以上２０μｍ以下であってもよい。
　第１主面電極層３０９は、この形態では、複数の電極膜が積層された積層構造を有している。第１主面電極層３０９は、より具体的には、絶縁層３０８側からこの順に積層された第１電極膜４１２、第２電極膜４１３および第３電極膜４１４を含む。
　第１電極膜４１２および第２電極膜４１３は、第３電極膜４１４に対する下地電極膜を形成している。第１電極膜４１２は、チタンを含んでいてもよい。第２電極膜４１３は、金を含んでいてもよい。第３電極膜４１４は、金を含んでいてもよい。
　第３電極膜４１４の厚さは、第１電極膜４１２の厚さ以上である。第３電極膜４１４の厚さは、より具体的には、第１電極膜４１２の厚さを超えている。第３電極膜４１４の厚さは、第２電極膜４１３の厚さ以上である。第３電極膜４１４の厚さは、より具体的には、第２電極膜４１３の厚さを超えている。
　外側電極層３１３は、第１電極膜４１２、第２電極膜４１３および第３電極膜４１４を含む。より具体的には、外側電極層３１３の厚膜部３１５は、第１電極膜４１２、第２電極膜４１３および第３電極膜４１４を含む。第３電極膜４１４は、厚膜部３１５のテーパ部を形成している。外側電極層３１３の薄膜部３１６は、第１電極膜４１２および第２電極膜４１３を含む。内側電極層３１４は、第１電極膜４１２および第２電極膜４１３を含む。
　図２１を参照して、外部端子３１１は、外側電極層３１３の薄膜部３１６の上に形成されている。外部端子３１１は、第３電極膜４１４と共通の工程を経て形成された電極膜である。したがって、外部端子３１１は、第３電極膜４１４と等しい厚さを有している。また、外部端子３１１は、第３電極膜４１４と同じ導電材料（つまり金）を含む。
　図２０を参照して、配線３１２は、外側電極層３１３の薄膜部３１６の上に形成されている。配線３１２は、第３電極膜４１４と共通の工程を経て形成された電極膜である。したがって、配線３１２は、第３電極膜４１４と等しい厚さを有している。また、配線３１２は、第３電極膜４１４と同じ導電材料（つまり金）を含む。
　図２０～図２２を参照して、面発光レーザ装置３０１は、チップ本体３０２の第２主面３０４（基板３２０の第２基板主面３２３）の上に形成された第２主面電極層４１５を含む。第２主面電極層４１５は、第２基板主面３２３の全域を被覆している。第２主面電極層４１５は、第２基板主面３２３との間でオーミック接触を形成している。
　第２主面電極層４１５は、この形態では、複数の電極膜が積層された積層構造を有している。第２主面電極層４１５は、より具体的には、第２基板主面３２３側からこの順に積層された第１電極膜４１６、第２電極膜４１７および第３電極膜４１８を含む。第１電極膜４１６は、金ゲルマニウム合金を含んでいてもよい。第２電極膜４１７は、ニッケルを含んでいてもよい。第３電極膜４１８は、金を含んでいてもよい。
　以上、面発光レーザ装置３０１によれば、第１主面電極層３０９が内側電極層３１４の厚さＴｉｎを超える厚さＴｏｕｔを有する外側電極層３１３を含む。これにより、チップ本体３０２の第１主面３０３側に外力が加えられた場合、当該外力を外側電極層３１３によって受け止めることができる。その結果、発光部３０６に対する応力を緩和できるから、応力に起因する発光部３０６の劣化を抑制できる。
　また、外側電極層３１３は、厚膜部３１５および薄膜部３１６を含む。これにより、厚膜部３１５だけを含む場合に比べて、外側電極層３１３の伸縮に起因する応力（たとえば熱応力）を低減できる。よって、外側電極層３１３から発光部３０６に加えられる応力を適切に低減できる。
　複数の厚膜部３１５を不規則に配列させた場合、外側電極層３１３に生じる応力も不規則になる。この場合、発光部３０６において不所望な応力集中が引き起こされる可能性がある。したがって、１つの発光部３０６に対して複数の厚膜部３１５が規則的に配列されていることが好ましい。これにより、発光部３０６に対する不所望な応力集中を抑制できる。
　一方、内側電極層３１４は、外側電極層３１３の厚さＴｏｕｔ未満の厚さＴｉｎを有している。これにより、内側電極層３１４から発光部３０６に加えられる応力を低減できる。その結果、応力に起因する発光部３０６の劣化を効果的に抑制できる。特に、トレンチ３０７の内壁を露出させる内側電極層３１４によれば、発光部３０６に加えられる応力を適切に緩和できる。
　また、複数の内側電極層３１４は、対応する発光部３０６および外側電極層３１３の間の領域において共通の方向にそれぞれ延びている。このような構造によれば、各内側電極層３１４の伸縮に起因して各発光部３０６に加えられる応力（たとえば熱応力）の方向を一定方向に制限できる。これにより、各発光部３０６に対する応力のばらつきを抑制できるから、各発光部３０６に対する不所望な応力集中を抑制できる。
　また、複数の内側電極層３１４は、対応する発光部３０６から外部端子３１１に沿う第１側面３０５Ａに向けて延びている。このような構造によれば、各発光部３０６および外部端子３１１を結ぶ電流経路において電流の回り込みを抑制できる。よって、各発光部３０６に対する不所望な応力集中を抑制しながら、抵抗値の増加を抑制できる。
　以下、第１主面電極層３０９の他の形態例について説明する。第１主面電極層３０９は、図２５Ａ～図２５Ｌに示される種々の形態を取り得る。図２５Ａ～図２５Ｌに示される第２～第１３形態例に係る第１主面電極層３０９は、第１主面電極層３０９の形成工程に用いる各種マスクのレイアウト等を変更することによって得られる。
　図２５Ａは、図１９の対応図であって、第１主面電極層３０９の第２形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ａを参照して、複数の内側電極層３１４は、対応する発光部３０６および外側電極層３１３の間の領域において、発光部３０６から第２側面３０５Ｂに向けて延びていてもよい。第２側面３０５Ｂは、チップ本体３０２の側面３０５Ａ～３０５Ｄのうちの外部端子３１１に沿う側面である。
　図２５Ｂは、図１９の対応図であって、第１主面電極層３０９の第３形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｂを参照して、複数の内側電極層３１４は、対応する発光部３０６および外側電極層３１３の間の領域において、発光部３０６から外部端子３１１に向けて延びていてもよい。
　図２５Ｃは、図１９の対応図であって、第１主面電極層３０９の第４形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｃを参照して、各厚膜部３１５の複数の辺は、平面視において凹湾曲状に窪んでいてもよい。各厚膜部３１５の複数の辺のうちトレンチ３０７に面しない辺は、平面視において凹湾曲状に窪んでいてもよい。各薄膜部３１６は、平面視において最近接する２つの厚膜部３１５の辺に倣って膨出した凸湾曲状の部分を有していてもよい。
　図２５Ｄは、図１９の対応図であって、第１主面電極層３０９の第５形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｄを参照して、複数の厚膜部３１５は、平面視において三角形状にそれぞれ形成されていてもよい。複数の厚膜部３１５は、３つの頂点が最近接する３つの発光部３０６に対向する態様でそれぞれ形成されていてもよい。複数の厚膜部３１５は、３つの辺が最近接する３つの発光部３０６に対向する態様でそれぞれ形成されていてもよい。
　図２５Ｅは、図１９の対応図であって、第１主面電極層３０９の第６形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｅを参照して、複数の厚膜部３１５は、平面視において四角形状にそれぞれ形成されていてもよい。複数の厚膜部３１５は、平面視において正方形状にそれぞれ形成されていてもよい。
　図２５Ｆは、図１９の対応図であって、第１主面電極層３０９の第７形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｆを参照して、複数の厚膜部３１５は、平面視において四角形状にそれぞれ形成されていてもよい。複数の厚膜部３１５は、平面視において長方形状にそれぞれ形成されていてもよい。各厚膜部３１５は、最近接する２つの発光部３０６の間の領域において最近接方向に交差する方向に延びる長方形状に形成されていてもよい。最近接方向は、最近接する２つの発光部３０６が互いに対向する方向である。
　図２５Ｇは、図１９の対応図であって、第１主面電極層３０９の第８形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｇを参照して、複数の厚膜部３１５は、平面視において六角形状にそれぞれ形成されていてもよい。
　図２５Ｈは、図２３の対応図であって、第１主面電極層３０９の第９形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｈを参照して、複数の厚膜部３１５は、平面視において円形状にそれぞれ形成されていてもよい。複数の厚膜部３１５は、平面視において楕円形状にそれぞれ形成されていてもよい。
　図２５Ｉは、図２３の対応図であって、第１主面電極層３０９の第１０形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｉを参照して、第１主面電極層３０９は、１つの厚膜部３１５および複数の薄膜部３１６を含む。厚膜部３１５は、平面視において複数のトレンチ３０７を１対１対応の関係で取り囲む複数の環状部４１９を含む。複数の環状部４１９は、平面視において１つのトレンチ３０７を取り囲む円環状にそれぞれ形成されている。
　各環状部４１９は、各トレンチ３０７から間隔を空けて形成されている。複数の環状部４１９は、この形態例では、外側電極層３１３の上において一体的に形成されている。これにより、平面視において複数のトレンチ３０７を１つずつ露出させる多孔状の１つの厚膜部３１５が形成されている。
　複数の薄膜部３１６は、対応するトレンチ３０７および厚膜部３１５の間の領域にそれぞれ形成されている。各薄膜部３１６は、平面視において対応するトレンチ３０７を取り囲む円環状に形成されている。
　複数の環状部４１９は、互いに間隔を空けて形成されていてもよい。この場合、平面視において円環状の複数の厚膜部３１５が形成される。環状部４１９は、複数（２以上）のトレンチ３０７を取り囲んでいてもよい。この場合、複数のトレンチ３０７および当該複数のトレンチ３０７を取り囲む環状部４１９の間の領域に薄膜部３１６が形成されていてもよい。
　図２５Ｊは、図２３の対応図であって、第１主面電極層３０９の第１１形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｊを参照して、第１主面電極層３０９は、１つの厚膜部３１５および複数の薄膜部３１６を含む。厚膜部３１５は、平面視において複数のトレンチ３０７を１対１対応の関係で取り囲む複数の環状部４２０を含む。複数の環状部４２０は、平面視において１つのトレンチ３０７を取り囲む六角環状にそれぞれ形成されている。
　各環状部４２０は、各トレンチ３０７から間隔を空けて形成されている。複数の環状部４２０は、この形態例では、外側電極層３１３の上において一体的に形成されている。これにより、平面視において複数のトレンチ３０７を１つずつ露出させるハニカム状の１つの厚膜部３１５が形成されている。
　複数の薄膜部３１６は、対応するトレンチ３０７および厚膜部３１５の間の領域にそれぞれ形成されている。各薄膜部３１６は、平面視において対応するトレンチ３０７を取り囲む環状に形成されている。
　各薄膜部３１６の内周縁は、トレンチ３０７の周縁によって区画されている。これにより、各薄膜部３１６の内周縁は、平面視においてトレンチ３０７の周縁に応じた形状（この形態例では円形状）に形成されている。一方、各薄膜部３１６の外周縁は、環状部４２０によって区画されている。これにより、各薄膜部３１６の外周縁は、平面視において六角形状に形成されている。
　複数の環状部４２０は、互いに間隔を空けて形成されていてもよい。この場合、平面視において六角環状の複数の厚膜部３１５が形成される。環状部４２０は、複数（２以上）のトレンチ３０７を取り囲んでいてもよい。この場合、複数のトレンチ３０７および当該複数のトレンチ３０７を取り囲む環状部４２０の間の領域に薄膜部３１６が形成されていてもよい。
　図２５Ｋは、図２３の対応図であって、第１主面電極層３０９の第１２形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｋを参照して、複数の厚膜部３１５のうちの少なくとも１つまたは全部は、トレンチ３０７の内壁（外周壁３４３）にオーバラップしたオーバラップ部４２１を有していてもよい。
　この場合、厚膜部３１５の第１電極膜４１２および第２電極膜４１３を含む積層膜がトレンチ３０７の外周壁３４３を被覆していてもよい。また、厚膜部３１５の第１電極膜４１２、第２電極膜４１３および第３電極膜４１４を含む積層膜がトレンチ３０７の外周壁３４３を被覆していてもよい。
　図２５Ｌは、図２３の対応図であって、第１主面電極層３０９の第１３形態例を示す拡大図である。以下では、図１８～図２４において述べた構造については、同一の参照符号を付して説明を省略する。図２５Ｌを参照して、第１電極膜４１２および第２電極膜４１３を含む積層膜は、トレンチ３０７から間隔を空けて形成されていてもよい。第３電極膜４１４は、第１電極膜４１２および第２電極膜４１３を含む積層膜の側壁を被覆していてもよい。第３電極膜４１４は、トレンチ３０７の内壁を被覆していてもよいし、トレンチ３０７から間隔を空けて形成されていてもよい。
　前述の第１～第１３形態例に係る第１主面電極層３０９のうちの少なくとも２種を同時に含む面発光レーザ装置３０１が形成されてもよい。また、第１～第１３形態例に係る第１主面電極層３０９の特徴は、それらの間で任意の態様および任意の形態で組み合わされることができる。つまり、第１～第１３形態例に係る第１主面電極層３０９の特徴のうちの少なくとも２つの特徴が組み合わされた形態を有する第１主面電極層３０９が採用されてもよい。
　図２６Ａ～２６Ｍは、図２２の対応図であって、図１８に示す面発光レーザ装置３０１の製造方法の一例を説明するための図である。
　図２６Ａを参照して、まず、基板３２０が用意される。次に、ｎ型バッファ層３２７が、基板３２０の第１基板主面３２２の上に形成される。ｎ型バッファ層３２７は、ｎ型のＧａＡｓを含む。ｎ型バッファ層３２７は、エピタキシャル成長法によって形成される。
　次に、図２６Ｂを参照して、ｎ型光反射層３２８が、ｎ型バッファ層３２７の上に形成される。ｎ型光反射層３２８は、ｎ型高Ａｌ組成層３３０およびｎ型低Ａｌ組成層３３１を任意の周期で交互に積層させることにより形成される。
　ｎ型高Ａｌ組成層３３０は、ｎ型のＡｌαＧａ（１－α）Ａｓを含む。Ａｌ組成αは、０．５以上０．９５以下であってもよい。ｎ型低Ａｌ組成層３３１は、ｎ型のＡｌβＧａ（１－β）Ａｓを含む。Ａｌ組成βは、０．０５以上０．２５以下であってもよい。ｎ型高Ａｌ組成層３３０およびｎ型低Ａｌ組成層３３１は、エピタキシャル成長法によって形成される。
　次に、ｎ型クラッド層３２９が、ｎ型光反射層３２８の上に形成される。ｎ型クラッド層３２９は、ｎ型のＡｌγＧａ（１－γ）Ａｓを含む。ｎ型クラッド層３２９のＡｌ組成γは、０．２以上０．７以下であってもよい。ｎ型クラッド層３２９は、エピタキシャル成長法によって形成される。
　次に、図２６Ｃを参照して、活性層３２５が、ｎ型クラッド層３２９の上に形成される。活性層３２５は、量子井戸層および障壁層を任意の周期で交互に積層させることにより形成される。量子井戸層は、ＧａＡｓを含む。障壁層は、ＡｌδＧａ（１－δ）Ａｓを含む。Ａｌ組成δは、０．１５以上０．５以下であってもよい。量子井戸層および障壁層は、エピタキシャル成長法によって形成される。
　次に、図２６Ｄを参照して、ｐ型クラッド層３３２が、活性層３２５の上に形成される。ｐ型クラッド層３３２は、ｐ型のＡｌεＧａ（１－ε）Ａｓを含む。Ａｌ組成εは、０．２以上０．７以下であってもよい。ｐ型クラッド層３３２は、エピタキシャル成長法によって形成される。
　次に、ｐ型電流通過層３５２および電流狭窄絶縁層３５３のベースとなるｐ型ベース層４２２が、ｐ型クラッド層３３２の上に形成される。ｐ型ベース層４２２は、ｐ型のＡｌσＧａ（１－σ）Ａｓを含む。Ａｌ組成σは、０．９以上１．０以下であってもよい。ｐ型ベース層４２２は、エピタキシャル成長法によって形成される。
　次に、ｐ型光反射層３３３が、ｐ型ベース層４２２の上に形成される。ｐ型光反射層３３３は、ｐ型高Ａｌ組成層３３５およびｐ型低Ａｌ組成層３３６を任意の周期で交互に積層させることにより形成される。
　ｐ型高Ａｌ組成層３３５は、ｐ型のＡｌζＧａ（１－ζ）Ａｓを含む。Ａｌ組成ζは、０．５以上０．９５以下であってもよい。ｐ型低Ａｌ組成層３３６は、ｐ型のＡｌηＧａ（１－η）Ａｓを含む。Ａｌ組成ηは、０．０５以上０．２５以下であってもよい。ｐ型高Ａｌ組成層３３５およびｐ型低Ａｌ組成層３３６は、エピタキシャル成長法によって形成される。
　次に、ｐ型コンタクト層３３４が、ｐ型光反射層３３３の上に形成される。ｐ型コンタクト層３３４は、ｐ型のＧａＡｓを含む。ｐ型コンタクト層３３４は、エピタキシャル成長法によって形成される。これにより、第１基板主面３２２側からこの順に積層されたｎ型半導体層３２４、活性層３２５およびｐ型半導体層３２６を含む半導体積層構造３２１が形成される。
　次に、図２６Ｅを参照して、所定パターンを有するマスク４２３が、半導体積層構造３２１の上に形成される。マスク４２３は、複数の開口４２４を有している。複数の開口４２４は、トレンチ３０７を形成すべき領域をそれぞれ露出させている。
　次に、半導体積層構造３２１の不要な部分が、マスク４２３を介するエッチング法によって除去される。半導体積層構造３２１の不要な部分は、ウエットエッチング法またはドライエッチング法によって除去されてもよい。この工程では、ｐ型コンタクト層３３４、ｐ型光反射層３３３、ｐ型ベース層４２２、ｐ型クラッド層３３２、活性層３２５、ｎ型クラッド層３２９およびｎ型光反射層３２８の不要な部分がそれぞれ除去される。
　これにより、複数のトレンチ３０７が半導体積層構造３２１に形成される。複数のトレンチ３０７は、ｐ型コンタクト層３３４、ｐ型光反射層３３３、ｐ型クラッド層３３２、活性層３２５およびｎ型クラッド層３２９を貫通し、ｎ型光反射層３２８の一部を露出させている。また、これにより、半導体積層構造３２１に複数のメサ構造３４１が形成される。その後、マスク４２３は除去される。
　ｎ型高Ａｌ組成層３３０は、ｎ型低Ａｌ組成層３３１のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｎ型低Ａｌ組成層３３１を残存させながら、ｎ型高Ａｌ組成層３３０を除去できる。また、エッチング液およびエッチング時間を適切に選択することにより、ｎ型高Ａｌ組成層３３０を残存させながら、ｎ型低Ａｌ組成層３３１を除去できる。
　また、ｎ型クラッド層３２９は、ｎ型高Ａｌ組成層３３０およびｎ型低Ａｌ組成層３３１のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｎ型高Ａｌ組成層３３０およびｎ型低Ａｌ組成層３３１を残存させながら、ｎ型クラッド層３２９を除去できる。
　また、ｐ型高Ａｌ組成層３３５は、ｐ型低Ａｌ組成層３３６のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｐ型低Ａｌ組成層３３６を残存させながら、ｐ型高Ａｌ組成層３３５を除去できる。また、エッチング液を適切に選択することにより、ｐ型高Ａｌ組成層３３５を残存させながら、ｐ型低Ａｌ組成層３３６を除去できる。
　また、ｐ型クラッド層３３２は、ｐ型高Ａｌ組成層３３５およびｐ型低Ａｌ組成層３３６のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｐ型高Ａｌ組成層３３５およびｐ型低Ａｌ組成層３３６を残存させながら、ｐ型クラッド層３３２を除去できる。
　次に、図２６Ｆを参照して、側壁絶縁層３８０が、トレンチ３０７に形成される。側壁絶縁層３８０は、半導体積層構造３２１に対する酸化処理法によって形成される。酸化処理法は、熱酸化処理法であってもよい。
　この工程では、ｐ型光反射層３３３においてトレンチ３０７から露出する部分が酸化される。また、ｐ型ベース層４２２においてトレンチ３０７から露出する部分が酸化される。また、ｐ型クラッド層３３２においてトレンチ３０７から露出する部分が酸化される。また、ｎ型クラッド層３２９においてトレンチ３０７から露出する部分が酸化される。また、ｎ型光反射層３２８においてトレンチ３０７から露出する部分が酸化される。
　比較的高いＡｌ組成ζを有するｐ型ベース層４２２では、メサ構造３４１の側壁３４７からメサ構造３４１の内方領域に向けて酸化が大きく進行する。これにより、ｐ型ベース層４２２の酸化部が電流狭窄絶縁層３５３として形成される。また、ｐ型ベース層４２２の非酸化部がｐ型電流通過層３５２として形成される。
　次に、図２６Ｇを参照して、絶縁層３０８が、半導体積層構造３２１の上に形成される。この工程では、窒化シリコン層からなる絶縁層３０８が形成される。絶縁層３０８は、窒化シリコン層に代えてまたはこれに加えて、酸化シリコン層を含んでいてもよい。絶縁層３０８は、ＣＶＤ法によって形成されてもよい。
　次に、図２６Ｈを参照して、所定パターンを有するマスク４２５が、半導体積層構造３２１の上に形成される。マスク４２５は、絶縁層３０８においてリセス部４０５を形成すべき領域をそれぞれ露出させる複数の開口４２６を有している。次に、絶縁層３０８の不要な部分が、マスク４２５を介するエッチング法（たとえばドライエッチング法）によって除去される。これにより、絶縁層３０８にリセス部４０５が形成される。その後、マスク４２５は除去される。
　次に、図２６Ｉを参照して、所定パターンを有するマスク４２７が、半導体積層構造３２１の上に形成される。マスク４２７は、絶縁層３０８においてコンタクト孔４０４を形成すべき領域をそれぞれ露出させる複数の開口４２８を有している。次に、絶縁層３０８の不要な部分が、マスク４２７を介するエッチング法（たとえばウエットエッチング法）によって除去される。これにより、コンタクト孔４０４が、絶縁層３０８に形成される。その後、マスク４２７は除去される。
　次に、図２６Ｊを参照して、第１主面電極層３０９のベースとなる第１電極膜４１２および第２電極膜４１３を含む積層膜４２９が、半導体積層構造３２１の上に形成される。第１電極膜４１２は、チタンを含んでいてもよい。第２電極膜４１３は、金を含んでいてもよい。第１電極膜４１２および第２電極膜４１３は、蒸着法またはスパッタ法によってそれぞれ形成されてもよい。
　次に、図２６Ｋを参照して、所定パターンを有するマスク４３０が、積層膜４２９の上に形成される。マスク４３０は、積層膜４２９において外側電極層３１３および複数の内側電極層３１４を形成すべき領域を被覆し、それら以外の領域を露出させる開口４３１を有している。
　次に、積層膜４２９の不要な部分が、マスク４３０を介するエッチング法（たとえばウエットエッチング法）によって除去される。これにより、外側電極層３１３および複数の内側電極層３１４が形成される。また、これにより、第１主面電極層３０９に、絶縁層３０８の頂部被覆部４０３を選択的に露出させるレリーフ開口４１１が形成される。その後、マスク４３０は除去される。
　次に、図２６Ｌを参照して、第３電極膜４１４が、積層膜４２９の上に形成される。第３電極膜４１４は、金を含んでいてもよい。第３電極膜４１４は、この工程では、リフトオフ法によって形成される。
　この工程では、まず、所定パターンを有するマスク４３２が、積層膜４２９の上に形成される。マスク４３２は、積層膜４２９において外部端子３１１、配線３１２および厚膜部３１５を形成すべき領域をそれぞれ露出させる複数の開口４３３を有している。次に、第３電極膜４１４が、半導体積層構造３２１の上に形成される。第３電極膜４１４は、蒸着法によって形成されてもよい。この工程では、マスク４３２の上、および、積層膜４２９において複数の開口４３３から露出する部分の上に第３電極膜４１４が形成される。
　次に、図２６Ｍを参照して、マスク４３２が除去される。この工程では、第３電極膜４１４においてマスク４３２の上に形成された部分が、マスク４３２と同時に除去される。一方、第３電極膜４１４において複数の開口４３３内の部分が残存する。これにより、外部端子３１１および配線３１２が形成される。また、第１電極膜４１２、第２電極膜４１３および第３電極膜４１４を含む厚膜部３１５が形成される。また、第１電極膜４１２および第２電極膜４１３を含む薄膜部３１６が形成される。
　次に、第２主面電極層４１５が、基板３２０の第２基板主面３２３の上に形成される。第２主面電極層４１５は、第１電極膜４１６、第２電極膜４１７および第３電極膜４１８を含む。第１電極膜４１６は、金ゲルマニウム合金を含んでいてもよい。第２電極膜４１７は、ニッケルを含んでいてもよい。第３電極膜４１８は、金を含んでいてもよい。
　第１電極膜４１６、第２電極膜４１７および第３電極膜４１８は、蒸着法またはスパッタ法によってそれぞれ形成されてもよい。第２主面電極層４１５は、第１主面電極層３０９の形成工程に先立って形成されてもよい。以上を含む工程を経て、面発光レーザ装置３０１が製造される。
　図２７は、図２２の対応図であって、本発明の第１１実施形態に係る面発光レーザ装置４４１を示す断面図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　面発光レーザ装置３０１に係る各厚膜部３１５は、断面視においてチップ本体３０２の第１主面３０３から離れる方向に向かって幅が狭まるテーパ部を含む。これに対して、図２７を参照して、面発光レーザ装置４４１に係る各厚膜部３１５は、断面視においてチップ本体３０２の第１主面３０３から離れる方向に向かって幅が拡がるテーパ部を含む。
　各厚膜部３１５のテーパ部は、第３電極膜４１４によって形成されている。各厚膜部３１５のテーパ部は、平面視において第１主面３０３に重なっていてもよい。各厚膜部３１５のテーパ部は、平面視においてトレンチ３０７（外周壁３４３）に重なっていてもよい。
　図２８Ａ～図２８Ｄは、図２７の対応図であって、図２７に示す面発光レーザ装置４４１の製造方法の一例を説明するための図である。
　図２８Ａを参照して、前述の図２６Ａ～図２６Ｋの工程を経て積層膜４２９がパターニングされた中間体が用意される。
　次に、図２８Ｂを参照して、所定パターンを有するマスク４４２が、積層膜４２９の上に形成される。マスク４４２は、積層膜４２９において外部端子３１１、配線３１２および厚膜部３１５を形成すべき領域をそれぞれ露出させる複数の開口４４３を有している。
　次に、図２８Ｃを参照して、第３電極膜４１４が、積層膜４２９において複数の開口４３３から露出する部分の上に形成される。第３電極膜４１４は、金めっき法によって形成されてもよい。金めっき法は、電解金めっき法であってもよいし、無電解金めっき法であってもよい。
　次に、図２８Ｄを参照して、マスク４４２が除去される。これにより、外部端子３１１および配線３１２が形成される。また、第１電極膜４１２、第２電極膜４１３および第３電極膜４１４を含む厚膜部３１５が形成される。また、第１電極膜４１２および第２電極膜４１３を含む薄膜部３１６が形成される。その後、第２主面電極層４１５が第２基板主面３２３の上に形成される。第２主面電極層４１５は、第１主面電極層３０９の形成工程に先立って形成されてもよい。以上を含む工程を経て、面発光レーザ装置４４１が製造される。
　以上、面発光レーザ装置４４１によっても面発光レーザ装置３０１に対して述べた効果と同様の効果を奏することができる。
　図２９は、本発明の第１２実施形態に係る面発光レーザ装置４５１を示す平面図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図２９を参照して、面発光レーザ装置４５１は、外部端子３１１に加えて第２外部端子４５２を含む。第２外部端子４５２には、ボンディングワイヤ等の導線が外部接続される。第２外部端子４５２は、外部端子３１１から間隔を空けて第１主面電極層３０９の周縁部において形成されている。これにより、導線が発光部３０６の上を横切ることを防止できるから、第１主面３０３から光を適切に取り出すことができる。
　第２外部端子４５２は、この形態では、チップ本体３０２の角部（第１側面３０５Ａおよび第４側面３０５Ｄを接続する角部）に配置されている。第２外部端子４５２は、より具体的には、第１主面電極層３０９の周縁部においてチップ本体３０２の角部に沿う領域に配置されている。これにより、第２外部端子４５２は、第１側面３０５Ａに沿って外部端子３１１に対向している。また、第２外部端子４５２は、第２方向Ｙに第１側面３０５Ａに対向し、第１方向Ｘに第４側面３０５Ｄに対向している。
　配線３１２は、第１主面電極層３０９の周縁に沿って帯状に延び、外部端子３１１および第２外部端子４５２に接続されている。つまり、第２外部端子４５２は、配線３１２を介して外部端子３１１と同電位に固定される。配線３１２は、この形態では、平面視において環状に形成され、全ての発光部３０６を一括して取り囲んでいる。
　以上、面発光レーザ装置４５１によっても面発光レーザ装置３０１に対して述べた効果と同様の効果を奏することができる。面発光レーザ装置４５１は、面発光レーザ装置３０１の製造工程に使用される各種マスクのレイアウトを変更するだけで製造できる。
　図３０は、本発明の第１３実施形態に係る面発光レーザ装置４６１を示す平面図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図３０を参照して、面発光レーザ装置４６１は、外部端子３１１に加えて第２外部端子４６２を含む。第２外部端子４６２には、ボンディングワイヤ等の導線が外部接続される。第２外部端子４６２は、外部端子３１１から間隔を空けて第１主面電極層３０９の周縁部において形成されている。これにより、導線が発光部３０６の上を横切ることを防止できるから、第１主面３０３から光を適切に取り出すことができる。
　第２外部端子４６２は、この形態では、チップ本体３０２の角部（第３側面３０５Ｃおよび第４側面３０５Ｄを接続する角部）に配置されている。第２外部端子４６２は、より具体的には、第１主面電極層３０９の周縁部においてチップ本体３０２の角部に沿う領域に配置されている。これにより、第２外部端子４６２は、チップ本体３０２の対角方向に外部端子３１１に対向している。また、第２外部端子４５２は、第２方向Ｙに第３側面３０５Ｃに対向し、第１方向Ｘに第４側面３０５Ｄに対向している。
　配線３１２は、第１主面電極層３０９の周縁に沿って帯状に延び、外部端子３１１および第２外部端子４６２に接続されている。つまり、第２外部端子４６２は、配線３１２を介して外部端子３１１と同電位に固定される。配線３１２は、この形態では、平面視において環状に形成され、全ての発光部３０６を一括して取り囲んでいる。
　以上、面発光レーザ装置４６１によっても面発光レーザ装置３０１に対して述べた効果と同様の効果を奏することができる。面発光レーザ装置４６１は、面発光レーザ装置３０１の製造工程に使用される各種マスクのレイアウトを変更するだけで製造できる。
　図３１は、本発明の第１４実施形態に係る面発光レーザ装置４７１を示す平面図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図３１を参照して、面発光レーザ装置４７１は、第１方向Ｘに関して第１主面３０３の一端部側（第２側面３０５Ｂ側）の領域に形成された外部端子３１１を含む。外部端子３１１は、この形態では、平面視において第２方向Ｙに沿って延びる長方形状に形成されている。外部端子３１１は、より具体的には、第１側面３０５Ａおよび第２側面３０５Ｂを接続する角部から、第２側面３０５Ｂおよび第３側面３０５Ｃを接続する角部に向けて延びている。
　配線３１２は、第１主面電極層３０９の周縁に沿って帯状に延び、外部端子３１１に接続されている。つまり、配線３１２は、平面視において外部端子３１１と一体となった環状に形成され、外部端子３１１と共に全ての発光部３０６を一括して取り囲んでいる。
　以上、面発光レーザ装置４７１によっても面発光レーザ装置３０１に対して述べた効果と同様の効果を奏することができる。面発光レーザ装置４７１は、面発光レーザ装置３０１の製造工程に使用される各種マスクのレイアウトを変更するだけで製造できる。
　図３２は、本発明の第１５実施形態に係る面発光レーザ装置４８１を示す平面図である。図３３は、図３２に示す領域XXXIIIの拡大図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図３２および図３３を参照して、面発光レーザ装置４８１は、第１方向Ｘに関して第１主面３０３の一端部側（第２側面３０５Ｂ側）の領域に形成された外部端子３１１を含む。外部端子３１１は、この形態では、平面視において第２方向Ｙに沿って延びる長方形状に形成されている。外部端子３１１は、より具体的には、第１側面３０５Ａおよび第２側面３０５Ｂを接続する角部から、第２側面３０５Ｂおよび第３側面３０５Ｃを接続する角部に向けて延びている。
　配線３１２は、第１主面電極層３０９の周縁に沿って帯状に延び、外部端子３１１に接続されている。つまり、配線３１２は、平面視において外部端子３１１と一体となった環状に形成され、外部端子３１１と共に全ての発光部３０６を一括して取り囲んでいる。
　複数の内側電極層３１４は、対応する発光部３０６および外側電極層３１３の間の領域において共通の方向にそれぞれ延びている。各内側電極層３１４は、この形態では、発光部３０６から第２側面３０５Ｂに向けて延びている。つまり、各内側電極層３１４は、外部端子３１１に向けて延びている。
　以上、面発光レーザ装置４８１によっても面発光レーザ装置３０１に対して述べた効果と同様の効果を奏することができる。面発光レーザ装置４８１は、面発光レーザ装置３０１の製造工程に使用される各種マスクのレイアウトを変更するだけで製造できる。
　図３４は、本発明の第１６実施形態に係る面発光レーザ装置４９１を示す平面図であって、第１主面電極層３０９の第１形態例を示す平面図である。図３５は、図３４に示す領域XXXVの拡大図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　面発光レーザ装置３０１は、１対１対応の関係で複数のトレンチ３０７によって区画された複数の発光部３０６を含む。これに対して、図３４および図３５を参照して、面発光レーザ装置４９１は、１つのトレンチ３０７によって一括して区画された複数の発光部３０６を含む。
　面発光レーザ装置４９１は、より具体的には、第１主面３０３に形成された複数（この形態では８個）の発光部群４９２を含む。複数の発光部群４９２は、第１方向Ｘに沿って一列に間隔を空けて配列された複数の発光部３０６をそれぞれ含み、第２方向Ｙに間隔を空けて形成されている。
　各発光部群４９２は、チップ本体３０２の第１方向Ｘに沿って延びる１つの帯状のトレンチ３０７によって区画されている。各発光部群４９２は、必ずしも１つのトレンチ３０７によって区画されている必要はない。各発光部群４９２は、２つ以上のトレンチ３０７によって区画されていてもよい。
　外側電極層３１３は、この形態では、複数の厚膜部３１５を含む。複数の厚膜部３１５は、第２方向Ｙに関して、外側電極層３１３において各トレンチ３０７の両端部側の領域にそれぞれ形成されている。つまり、複数の厚膜部３１５は、外側電極層３１３において各トレンチ３０７の第１側面３０５Ａ側の領域および第３側面３０５Ｃ側の領域にそれぞれ形成されている。
　複数の厚膜部３１５は、隣り合う２つのトレンチ３０７の間の領域において第１方向Ｘ（トレンチ３０７）に沿って間隔を空けて形成されている。複数の厚膜部３１５の配列形態は任意である。複数の厚膜部３１５は、この形態では、隣り合う２つのトレンチ３０７の間の領域において、一方側（第１側面３０５Ａ側）のトレンチ３０７内に形成された発光部３０６にそれぞれ対向している。つまり、複数の薄膜部３１６は、隣り合う２つのトレンチ３０７の間の領域において、他方側（第３側面３０５Ｃ側）のトレンチ３０７内に形成された発光部３０６に対向している。
　複数の内側電極層３１４は、対応する発光部３０６および外側電極層３１３の間の領域において共通の方向にそれぞれ延びている。各内側電極層３１４は、この形態では、対応する発光部３０６から第１側面３０５Ａに向けて延びている。第１側面３０５Ａは、側面３０５Ａ～３０５Ｄのうちの外部端子３１１に沿う側面である。各内側電極層３１４は、この形態では、各薄膜部３１６に接続されている。
　複数の厚膜部３１５および複数の薄膜部３１６の配列が入れ換えられてもよい。つまり、複数の厚膜部３１５は、隣り合う２つのトレンチ３０７の間の領域において、他方側（第３側面３０５Ｃ側）のトレンチ３０７内に形成された発光部３０６に対向してもよい。また、複数の薄膜部３１６は、隣り合う２つのトレンチ３０７の間の領域において、一方側（第１側面３０５Ａ側）のトレンチ３０７内に形成された発光部３０６に対向してもよい。この場合、各内側電極層３１４は、各厚膜部３１５に接続されてもよい。
　図３６は、図３５の対応図であって、第１主面電極層３０９の第２形態例を示す拡大図である。以下では、図３４および図３５において述べた構造に対応する構造については、同一の参照符号を付して説明を省略する。
　図３６を参照して、各厚膜部３１５は、隣り合う２つのトレンチ３０７の間の領域において、平面視において第１方向Ｘ（トレンチ３０７）に沿って延びる帯状に形成されていてもよい。各厚膜部３１５は、各トレンチ３０７から間隔を空けて形成されていてもよい。
　隣り合う２つのトレンチ３０７の間の領域には、２つの薄膜部３１６が形成されていてもよい。２つの薄膜部３１６は、隣り合う２つのトレンチ３０７の間の領域において厚膜部３１５を挟み込んでいる。一方側（第１側面３０５Ａ側）の薄膜部３１６は、平面視において第１方向Ｘ（トレンチ３０７）に沿って延びる帯状に形成されている。他方側（第３側面３０５Ｃ側）の薄膜部３１６は、平面視において第１方向Ｘ（トレンチ３０７）に沿って延びる帯状に形成されている。
　以上、面発光レーザ装置４９１によっても面発光レーザ装置３０１に対して述べた効果と同様の効果を奏することができる。面発光レーザ装置４９１は、面発光レーザ装置３０１の製造工程に使用される各種マスクのレイアウトを変更するだけで製造できる。
　図３７は、本発明の第１７実施形態に係る面発光レーザ装置５０１を示す平面図である。図３８は、図３７に示す領域XXXVIIIの拡大図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図３７および図３８を参照して、面発光レーザ装置５０１は、対応するトレンチ３０７の内壁の全域をそれぞれ被覆する複数の内側電極層３１４を含む。面発光レーザ装置５０１の他の構造は、面発光レーザ装置３０１の構造と同様である。
　以上、面発光レーザ装置５０１によれば、内側電極層３１４による効果以外については、面発光レーザ装置３０１に対して述べた効果と同様の効果を奏することができる。面発光レーザ装置５０１は、面発光レーザ装置３０１の製造工程に使用される各種マスクのレイアウトを変更するだけで製造できる。
　図３９は、本発明の第１８実施形態に係る面発光レーザ装置５１１を示す平面図である。図４０は、図３９に示す領域XLの拡大図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図３９および図４０を参照して、面発光レーザ装置５１１は、厚膜部３１５を有さない外側電極層３１３を含む。つまり、第１主面電極層３０９は、薄膜部３１６からなる。薄膜部３１６は、第１電極膜４１２および第２電極膜４１３を含む。面発光レーザ装置５１１の他の構造は、面発光レーザ装置３０１の構造と同様である。
　以上、面発光レーザ装置５１１によれば、厚膜部３１５による効果以外については、面発光レーザ装置３０１に対して述べた効果と同様の効果を奏することができる。面発光レーザ装置５１１は、面発光レーザ装置３０１の製造工程に使用される各種マスクのレイアウトを変更するだけで製造できる。
　図４１は、本発明の第１９実施形態に係る面発光レーザ装置６０１を示す平面図である。図４２は、図４１に示す領域XLIIの拡大図である。図４３は、図４１に示すXLIII-XLIII線に沿う断面図である。図４４は、図４１に示すXLIV-XLIV線に沿う断面図である。図４５は、図４３に示す領域XLVの拡大図である。図４６は、図４５に示す領域XLVIの拡大図である。図４７は、図４５に示す領域XLVIIの拡大図である。図４８は、図４５に示す領域XLVIIIの拡大図である。
　図４１～図４８を参照して、面発光レーザ装置６０１は、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）と称される半導体レーザ装置である。面発光レーザ装置６０１は、直方体形状のチップ本体６０２を含む。
　チップ本体６０２は、一方側の第１主面６０３、他方側の第２主面６０４、ならびに、第１主面６０３および第２主面６０４を接続する側面６０５Ａ，６０５Ｂ，６０５Ｃ，６０５Ｄを含む。第１主面６０３および第２主面６０４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状（この形態では長方形状）に形成されている。
　側面６０５Ａ～６０５Ｄは、より具体的には、第１側面６０５Ａ、第２側面６０５Ｂ、第３側面６０５Ｃおよび第４側面６０５Ｄを含む。第１側面６０５Ａおよび第３側面６０５Ｃは、第１方向Ｘに沿って延び、第１方向Ｘに交差する第２方向Ｙに対向している。第２方向Ｙは、より具体的には、第１方向Ｘに直交している。第１側面６０５Ａおよび第３側面６０５Ｃは、チップ本体６０２の長辺を形成している。第２側面６０５Ｂおよび第４側面６０５Ｄは、第２方向Ｙに沿って延び、第１方向Ｘに対向している。第２側面６０５Ｂおよび第４側面６０５Ｄは、チップ本体６０２の短辺を形成している。側面６０５Ａ～６０５Ｄは、法線方向Ｚに沿って平面的に延びている。
　平面視において第１側面６０５Ａ（第３側面６０５Ｃ）の幅Ｗ１は、２００μｍ以上２０００μｍ以下であってもよい。幅Ｗ１は、２００μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、８００μｍ以上１０００μｍ以下、１０００μｍ以上１２００μｍ以下、１２００μｍ以上１４００μｍ以下、１４００μｍ以上１６００μｍ以下、１６００μｍ以上１８００μｍ以下、または、１８００μｍ以上２０００μｍ以下であってもよい。幅Ｗ１は、５００μｍ±５μｍであってもよい。
　平面視において第２側面６０５Ｂ（第４側面６０５Ｄ）の幅Ｗ２は、２００μｍ以上１０００μｍ以下であってもよい。幅Ｗ２は、２００μｍ以上３００μｍ以下、３００μｍ以上４００μｍ以下、４００μｍ以上５００μｍ以下、５００μｍ以上６００μｍ以下、６００μｍ以上７００μｍ以下、７００μｍ以上８００μｍ以下、８００μｍ以上９００μｍ以下、または、９００μｍ以上１０００μｍ以下であってもよい。幅Ｗ２は、３４０μｍ±５μｍであってもよい。
　図４１および図４２を参照して、面発光レーザ装置６０１は、第１主面６０３に形成され、法線方向Ｚに向けてレーザ光を放出する発光部６０６（半導体発光層）を含む。この形態では、複数の発光部６０６が、平面視において第１方向Ｘおよび第２方向Ｙに間隔を空けて形成されている。複数の発光部６０６は、規則的に配列されていてもよいし、不規則に配列されていてもよい。複数の発光部６０６は、平面視において千鳥状、行列状または放射状（同心円状）に配列されていることが好ましい。
　複数の発光部６０６は、この形態では、平面視において互いに間隔を空けて千鳥状に配列されている。つまり、複数の発光部６０６は、平面視において三角形（この形態では正三角形）の３つの頂点に１つの発光部６０６がそれぞれ位置する態様で配列されている。複数の発光部６０６は、より具体的に、平面視において六角形（この形態では正六角形）の６つの頂点に１つの発光部６０６がそれぞれ位置する態様で配列されている。
　複数の発光部６０６は、さらに具体的には、平面視において六角形（この形態では正六角形）の６つの頂点に１つの発光部６０６がそれぞれ位置し、かつ、六角形の中央部に１つの発光部６０６が位置する態様で配列されている。
　複数の発光部６０６は、この形態では、平面視において円形状にそれぞれ形成されている。発光部６０６の平面形状は任意である。発光部６０６は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　複数の発光部６０６は、トレンチ６０７（溝）によってそれぞれ区画されている。トレンチ６０７は、第１主面６０３を第２主面６０４に向けて掘り下げることによって形成されている。トレンチ６０７は、平面視において発光部６０６を取り囲む環状（この形態では円環状）に形成されている。発光部６０６およびトレンチ６０７の具体的な構造は、後述される。
　隣り合う２つの発光部６０６の最短距離Ｌ１は、１０μｍ以上１５０μｍ以下であってもよい。最短距離Ｌ１は、最近接する２つの発光部６０６の間の距離である。最短距離Ｌ１は、１０μｍ以上２５μｍ以下、２５μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、７５μｍ以上１００μｍ以下、１００μｍ以上１２５μｍ以下、または、１２５μｍ以上１５０μｍ以下であってもよい。
　複数の発光部６０６の第１最遠距離Ｌ２は、第１側面６０５Ａ（第３側面６０５Ｃ）の幅Ｗ１に応じて設定される。第１最遠距離Ｌ２は、第１方向Ｘの両端部に位置する最も離れた２つの発光部６０６の間の距離である。
　第１最遠距離Ｌ２は、２００μｍ以上２０００μｍ以下であってもよい。第１最遠距離Ｌ２は、２００μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、８００μｍ以上１０００μｍ以下、１０００μｍ以上１２００μｍ以下、１２００μｍ以上１４００μｍ以下、１４００μｍ以上１６００μｍ以下、１６００μｍ以上１８００μｍ以下、または、１８００μｍ以上２０００μｍ以下であってもよい。
　複数の発光部６０６の第２最遠距離Ｌ３は、第２側面６０５Ｂ（第４側面６０５Ｄ）の幅Ｗ２に応じて設定される。第２最遠距離Ｌ３は、第２方向Ｙの両端部に位置する最も離れた２つの発光部６０６の間の距離である。
　第２最遠距離Ｌ３は、２００μｍ以上１０００μｍ以下であってもよい。第２最遠距離Ｌ３は、２００μｍ以上３００μｍ以下、３００μｍ以上４００μｍ以下、４００μｍ以上５００μｍ以下、５００μｍ以上６００μｍ以下、６００μｍ以上７００μｍ以下、７００μｍ以上８００μｍ以下、８００μｍ以上９００μｍ以下、または、９００μｍ以上１０００μｍ以下であってもよい。
　図４１～図４４を参照して、面発光レーザ装置６０１は、第１主面６０３の上に形成された絶縁層６０８を含む。絶縁層６０８は、複数の発光部６０６を一括して被覆している。絶縁層６０８は、第１主面６０３の上から各トレンチ６０７に入り込んでいる。絶縁層６０８は、各トレンチ６０７内において発光部６０６を被覆している。
　絶縁層６０８は、側面６０５Ａ～６０５Ｄから内方に間隔を空けて形成され、第１主面６０３の周縁部を露出させている。絶縁層６０８の周縁は、側面６０５Ａ～６０５Ｄとの間でダイシングストリートＤＳを区画している。ダイシングストリートＤＳは、第１主面６０３の周縁部（側面６０５Ａ～６０５Ｄ）に沿って帯状に延びている。ダイシングストリートＤＳは、平面視において絶縁層６０８を取り囲む環状（この形態では四角環状）に形成されている。
　ダイシングストリートＤＳの幅ＷＤは、１μｍ以上２５μｍ以下であってもよい。幅ＷＤは、１μｍ以上５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、または、２０μｍ以上２５μｍ以下であってもよい。幅ＷＤは、平面視においてダイシングストリートＤＳが延びる方向に直交する方向の幅である。
　ダイシングストリートＤＳの幅ＷＤは、１μｍ以上２５μｍ以下であってもよい。幅ＷＤは、１μｍ以上５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、または、２０μｍ以上２５μｍ以下であってもよい。幅ＷＤは、平面視においてダイシングストリートＤＳが延びる方向に直交する方向の幅である。
　面発光レーザ装置６０１は、第１主面６０３の上に形成され、発光部６０６に電気的に接続された第１主面電極層６０９を含む。第１主面電極層６０９は、より具体的には、絶縁層６０８の上に形成されている。第１主面電極層６０９は、複数の発光部６０６を一括して被覆している。第１主面電極層６０９は、絶縁層６０８の上から各トレンチ６０７に入り込んでいる。第１主面電極層６０９は、各トレンチ６０７内において各発光部６０６に電気的に接続されている。
　第１主面電極層６０９は、側面６０５Ａ～６０５Ｄから内方に間隔を空けて形成され、第１主面６０３の周縁部を露出させている。第１主面電極層６０９は、さらに、絶縁層６０８の周縁から内方に間隔を空けて形成され、絶縁層６０８の周縁部を露出させている。このような構造によれば、第１主面電極層６０９を物理的に切断しなくて済む。これにより、第１主面電極層６０９の切断に起因するチップ本体６０２や第１主面電極層６０９等のクラックを抑制できる。また、ダイシングブレード等の摩耗を抑制できると同時に切断時間を短縮できる。
　面発光レーザ装置６０１は、第１主面電極層６０９の上に形成された外部端子６１１を含む。図４１では、外部端子６１１がハッチングによって示されている。外部端子６１１には、ボンディングワイヤ等の導線が外部接続される。外部端子６１１は、第１主面電極層６０９の周縁部に配置されている。外部端子６１１は、この形態では、第１主面電極層６０９の周縁部において第１側面６０５Ａに沿う領域に配置されている。これにより、導線が発光部６０６の上を横切ることを防止できるから、第１主面６０３から光を適切に取り出すことができる。
　図４３～図４５を参照して、チップ本体６０２は、基板６２０、および、基板６２０の上に積層された半導体積層構造６２１（半導体層）を含む。第１主面６０３は、半導体積層構造６２１によって形成されている。第２主面６０４は、基板６２０によって形成されている。側面６０５Ａ～６０５Ｄは、基板６２０および半導体積層構造６２１によって形成されている。
　基板６２０は、化合物半導体材料を含む。基板６２０は、より具体的には、正方晶を形成する化合物半導体材料の単結晶を含む。化合物半導体材料は、III-V族半導体材料であってもよい。基板６２０は、この形態では、ｎ型不純物を含むＧａＡｓ単結晶からなる。基板６２０のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。基板６２０のｎ型不純物は、シリコンであってもよい。
　基板６２０は、一方側の第１基板主面６２２および他方側の第２基板主面６２３を含む。第２基板主面６２３は、第２主面６０４を形成している。第１基板主面６２２は、ＧａＡｓ単結晶の（１００）面に面している。第１基板主面６２２は、ＧａＡｓ単結晶の（１００）面に対して０°以上５°以下の角度で傾斜したオフ角を有している。オフ角が０°の場合、第１基板主面６２２はＧａＡｓ単結晶の（１００）面によって形成される。オフ角は、典型的には２°（より具体的には２°±０．２°の範囲）に設定される。
　基板６２０の厚さＴＳは、５０μｍ以上３００μｍ以下であってもよい。厚さＴＳは、５０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ、２００μｍ以上２５０μｍ以下、または、２５０μｍ以上３００μｍ以下であってもよい。
　半導体積層構造６２１は、第１基板主面６２２の上に化合物半導体（より具体的には、III-V族半導体）を結晶成長させることにより形成されている。半導体積層構造６２１は、第１基板主面６２２と同じ結晶面を有する複数の化合物半導体層を含む積層構造を有している。
　半導体積層構造６２１は、より具体的には、第１基板主面６２２側からこの順に積層されたｎ型半導体層６２４、活性層６２５およびｐ型半導体層６２６を含む。ｎ型半導体層６２４、活性層６２５およびｐ型半導体層６２６は、ダブルヘテロ構造を形成している。ｎ型半導体層６２４は、活性層６２５に電子を供給する。ｐ型半導体層６２６は、活性層６２５に正孔を供給する。活性層６２５は、電子および正孔の再結合によって光を生成する。
　活性層６２５において赤外光が生成されてもよい。活性層６２５は、８００ｎｍ以上１０００ｎｍ以下の範囲に発光波長を有する光を生成してもよい。活性層６２５の発光波長は、９００ｎｍ以上９５０ｎｍ以下であってもよい。
　ｎ型半導体層６２４は、第１基板主面６２２側からこの順に積層されたｎ型バッファ層６２７、ｎ型光反射層６２８およびｎ型クラッド層６２９を含む。ｎ型バッファ層６２７は、この形態では、ｎ型のＧａＡｓを含む。ｎ型バッファ層６２７のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型バッファ層６２７のｎ型不純物は、シリコンであってもよい。
　ｎ型バッファ層６２７の厚さは、０．０５μｍ以上０．２μｍ以下であってもよい。ｎ型バッファ層６２７の厚さは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．１５μｍ以下、または、０．１５μｍ以上０．２μｍ以下であってもよい。
　ｎ型光反射層６２８は、この形態では、ｎ型ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射）層を含む。ｎ型ＤＢＲ層は、法線方向Ｚに沿って周期的に変化する屈折率を有し、特定の波長成分を共振反射させる。特定の波長成分は、活性層６２５で生成された光の波長成分である。
　ｎ型光反射層６２８は、Ａｌ（アルミニウム）組成を含む複数のＡｌ組成層が積層された積層構造を有している。複数のＡｌ組成層は、互いに異なる屈折率をそれぞれ有している。ｎ型光反射層６２８は、この形態では、Ａｌ組成αを有するｎ型高Ａｌ組成層６３０、および、Ａｌ組成α未満のＡｌ組成β（β＜α）を有するｎ型低Ａｌ組成層６３１が任意の周期で交互に積層された積層構造を有している。ｎ型低Ａｌ組成層６３１の屈折率は、ｎ型高Ａｌ組成層６３０の屈折率よりも大きい。
　ｎ型高Ａｌ組成層６３０およびｎ型低Ａｌ組成層６３１は、１以上６０以下の周期で交互に積層されていてもよい。ｎ型高Ａｌ組成層６３０およびｎ型低Ａｌ組成層６３１の積層周期は、１以上１０以下、１０以上２０以下、２０以上３０以下、３０以上４０以下、４０以上５０以下、または、５０以上６０以下であってもよい。
　ｎ型高Ａｌ組成層６３０は、ｎ型のＡｌαＧａ（１－α）Ａｓを含んでいてもよい。ｎ型高Ａｌ組成層６３０のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型高Ａｌ組成層６３０のｎ型不純物は、シリコンであってもよい。
　Ａｌ組成αは、０．５以上０．９５以下であってもよい。Ａｌ組成αは、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、０．６５以上０．７以下、０．７以上０．７５以下、０．７５以上０．８以下、０．８以上０．８５以下、０．８５以上０．９以下、または、０．９以上０．９５以下であってもよい。
　ｎ型低Ａｌ組成層６３１は、ｎ型のＡｌβＧａ（１－β）Ａｓを含んでいてもよい。ｎ型低Ａｌ組成層６３１のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型低Ａｌ組成層６３１のｎ型不純物は、シリコンであってもよい。
　Ａｌ組成βは、０．０５以上０．２５以下であってもよい。Ａｌ組成βは、０．０５以上０．１以下、０．１以上０．１５以下、０．１５以上０．２以下、または、０．２以上０．２５以下であってもよい。
　ｎ型高Ａｌ組成層６３０の厚さは、λ／（４×ｎ１）Åであってもよい。ｎ型低Ａｌ組成層６３１の厚さは、λ／（４×ｎ２）Åであってもよい。λは、活性層６２５で生成される光の波長である。ｎ１は、ｎ型高Ａｌ組成層６３０の屈折率である。ｎ２は、ｎ型低Ａｌ組成層６３１の屈折率である。
　ｎ型高Ａｌ組成層６３０の厚さは、５００Å以上９００Å以下であってもよい。ｎ型高Ａｌ組成層６３０の厚さは、５００Å以上６００Å以下、６００Å以上７００Å以下、７００Å以上８００Å以下、または、８００Å以上９００Å以下であってもよい。
　ｎ型低Ａｌ組成層６３１の厚さは、４００Å以上８００Å以下であってもよい。ｎ型低Ａｌ組成層６３１の厚さは、４００Å以上５００Å以下、５００Å以上６００Å以下、６００Å以上７００Å以下、または、７００Å以上８００Å以下であってもよい。ｎ型低Ａｌ組成層６３１の厚さは、ｎ型高Ａｌ組成層６３０の厚さ以下であってもよい。ｎ型低Ａｌ組成層６３１の厚さは、ｎ型高Ａｌ組成層６３０の厚さ未満であってもよい。
　ｎ型クラッド層６２９は、この形態では、ｎ型のＡｌγＧａ（１－γ）Ａｓを含む。ｎ型クラッド層６２９のｎ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｎ型クラッド層６２９のｎ型不純物は、シリコンであってもよい。ｎ型クラッド層６２９は、不純物無添加（アンドープ）であってもよい。
　ｎ型クラッド層６２９のＡｌ組成γは、ｎ型低Ａｌ組成層６３１のＡｌ組成βを超えて、ｎ型高Ａｌ組成層６３０のＡｌ組成α未満（β＜γ＜α）であってもよい。ｎ型クラッド層６２９のＡｌ組成γは、０．２以上０．７以下であってもよい。
　Ａｌ組成γは、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、０．３５以上０．４以下、０．４以上０．４５以下、０．４５以上０．５以下、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、または、０．６５以上０．７以下であってもよい。
　ｎ型クラッド層６２９の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。ｎ型クラッド層６２９の厚さは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．３μｍ以下、０．３μｍ以上０．４μｍ以下、または、０．４μｍ以上０．５μｍ以下であってもよい。
　活性層６２５は、量子井戸層および障壁層を含むＱＷ（Quantum Well：量子井戸構造）を有していてもよい。活性層６２５は、この形態では、量子井戸層および障壁層が任意の周期で交互に積層されたＭＱＷ（Multi Quantum Well：多重量子井戸）構造を有している。量子井戸層および障壁層は、１以上５０以下の周期で交互に積層されていてもよい。量子井戸層および障壁層の積層周期は、１以上１０以下、１０以上２０以下、２０以上３０以下、３０以上４０以下、または、４０以上５０以下であってもよい。
　量子井戸層は、ＧａＡｓを含んでいてもよい。量子井戸層は、不純物無添加であってもよい。量子井戸層の厚さは、１０Å以上２００Å以下であってもよい。量子井戸層の厚さは、１０Å以上５０Å以下、５０Å以上１００Å以下、１００Å以上１５０Å以下、または、１５０Å以上２００Å以下であってもよい。
　障壁層は、量子井戸層のバンドギャップよりも大きいバンドギャップを有している。障壁層は、ＡｌδＧａ（１－δ）Ａｓを含んでいてもよい。Ａｌ組成δは、０．１５以上０．５以下であってもよい。Ａｌ組成δは、０．１５以上０．２以下、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、０．３５以上０．４以下、０．４以上０．４５以下、または、０．４５以上０．５以下であってもよい。
　障壁層の厚さは、１０Å以上２００Å以下であってもよい。障壁層の厚さは、１０Å以上５０Å以下、５０Å以上１００Å以下、１００Å以上１５０Å以下、または、１５０Å以上２００Å以下であってもよい。
　活性層６２５の総厚さＴＡは２００Å以上１６００Å以下であってもよい。総厚さＴＡは、２００Å以上４００Å以下、４００Å以上６００Å以下、６００Å以上８００Å以下、８００Å以上１０００Å以下、１０００Å以上１２００Å以下、１２００Å以上１４００Å以下、または、１４００Å以上１６００Å以下であってもよい。
　活性層６２５の最下層および最上層は、障壁層によってそれぞれ形成されていてもよい。活性層６２５の最下層および最上層を形成する２つ障壁層の厚さは、活性層６２５において中間層を形成する１つまたは複数の障壁層の厚さを超えていてもよい。
　ｐ型半導体層６２６は、活性層６２５側からこの順に積層されたｐ型クラッド層６３２、ｐ型光反射層６３３およびｐ型コンタクト層６３４を含む。ｐ型クラッド層６３２は、この形態では、ｐ型のＡｌεＧａ（１－ε）Ａｓを含む。ｐ型クラッド層６３２のｐ型不純物濃度は、１×１０１７ｃｍ－３以上５×１０１８ｃｍ－３以下であってもよい。ｐ型クラッド層６３２のｐ型不純物は、炭素であってもよい。
　Ａｌ組成εは、０．２以上０．７以下であってもよい。Ａｌ組成εは、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、０．３５以上０．４以下、０．４以上０．４５以下、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、または、０．６５以上０．７以下であってもよい。
　ｐ型クラッド層６３２の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。ｐ型クラッド層６３２の厚さは、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．３μｍ以下、０．３μｍ以上０．４μｍ以下、または、０．４μｍ以上０．５μｍ以下であってもよい。
　ｐ型光反射層６３３は、この形態では、ｐ型ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射）層を含む。ｐ型ＤＢＲ層は、法線方向Ｚに周期的に変化する屈折率を有し、特定の波長成分を共振反射させる。特定の波長成分は、活性層６２５で生成された光の波長成分である。
　ｐ型光反射層６３３は、Ａｌ（アルミニウム）組成を含む複数のＡｌ組成層が積層された積層構造を有している。複数のＡｌ組成層は、互いに異なる屈折率をそれぞれ有している。ｐ型光反射層６３３は、この形態では、Ａｌ組成ζを有するｐ型高Ａｌ組成層６３５、および、Ａｌ組成ζ未満のＡｌ組成η（η＜ζ）を有するｐ型低Ａｌ組成層６３６が任意の周期で交互に積層された積層構造を有している。ｐ型低Ａｌ組成層６３６の屈折率は、ｐ型高Ａｌ組成層６３５の屈折率よりも大きい。
　ｐ型高Ａｌ組成層６３５およびｐ型低Ａｌ組成層６３６は、１以上６０以下の周期で交互に積層されていてもよい。ｐ型高Ａｌ組成層６３５およびｐ型低Ａｌ組成層６３６の積層周期は、１以上１０以下、１０以上２０以下、２０以上３０以下、３０以上４０以下、４０以上５０以下、または、５０以上６０以下であってもよい。
　ｐ型高Ａｌ組成層６３５は、ｐ型のＡｌζＧａ（１－ζ）Ａｓを含んでいてもよい。ｐ型高Ａｌ組成層６３５のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下であってもよい。ｐ型高Ａｌ組成層６３５のｐ型不純物は、炭素であってもよい。
　Ａｌ組成ζは、ｐ型クラッド層６３２のＡｌ組成εを超えていてもよい（ε＜ζ）。Ａｌ組成ζは、０．５以上０．９５以下であってもよい。Ａｌ組成ζは、０．５以上０．５５以下、０．５５以上０．６以下、０．６以上０．６５以下、０．６５以上０．７以下、０．７以上０．７５以下、０．７５以上０．８以下、０．８以上０．８５以下、０．８５以上０．９以下、または、０．９以上０．９５以下であってもよい。
　ｐ型低Ａｌ組成層６３６は、ｐ型のＡｌηＧａ（１－η）Ａｓを含んでいてもよい。ｐ型低Ａｌ組成層６３６のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下であってもよい。ｐ型低Ａｌ組成層６３６のｐ型不純物は、炭素であってもよい。
　Ａｌ組成ηは、ｐ型クラッド層６３２のＡｌ組成ε未満（η＜ε＜ζ）であってもよい。Ａｌ組成ηは、０．０５以上０．２５以下であってもよい。Ａｌ組成ηは、０．０５以上０．１以下、０．１以上０．１５以下、０．１５以上０．２以下、または、０．２以上０．２５以下であってもよい。
　ｐ型高Ａｌ組成層６３５の厚さは、λ／（４×ｎ３）Åであってもよい。ｐ型低Ａｌ組成層６３６の厚さは、λ／（４×ｎ４）Åであってもよい。λは、活性層６２５で生成される光の波長である。ｎ３は、ｐ型高Ａｌ組成層６３５の屈折率である。ｎ４は、ｐ型低Ａｌ組成層６３６の屈折率である。
　ｐ型高Ａｌ組成層６３５の厚さは、５００Å以上９００Å以下であってもよい。ｐ型高Ａｌ組成層６３５の厚さは、５００Å以上６００Å以下、６００Å以上７００Å以下、７００Å以上８００Å以下、または、８００Å以上９００Å以下であってもよい。
　ｐ型低Ａｌ組成層６３６の厚さは、４００Å以上８００Å以下であってもよい。ｐ型低Ａｌ組成層６３６の厚さは、４００Å以上５００Å以下、５００Å以上６００Å以下、６００Å以上７００Å以下、または、７００Å以上８００Å以下であってもよい。ｐ型低Ａｌ組成層６３６の厚さは、ｐ型高Ａｌ組成層６３５の厚さ以下であってもよい。ｐ型低Ａｌ組成層６３６の厚さは、ｐ型高Ａｌ組成層６３５の厚さ未満であってもよい。
　ｐ型コンタクト層６３４は、チップ本体６０２の第１主面６０３を形成している。ｐ型コンタクト層６３４は、この形態では、ｐ型のＧａＡｓを含む。ｐ型コンタクト層６３４のｐ型不純物濃度は、ｐ型光反射層６３３のｐ型不純物濃度を超えていることが好ましい。ｐ型コンタクト層６３４のｐ型不純物濃度は、１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下であってもよい。ｐ型コンタクト層６３４のｐ型不純物は、炭素であってもよい。
　ｐ型コンタクト層６３４の厚さは、０．０２μｍ以上０．２μｍ以下であってもよい。ｐ型コンタクト層６３４の厚さは、０．０２μｍ以上０．０５μｍ以下、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．１５μｍ以下、または、０．１５μｍ以上０．２μｍ以下であってもよい。
　図４３～図４５を参照して、複数の発光部６０６は、半導体積層構造６２１に形成されている。各発光部６０６は、トレンチ６０７によって区画された台地状のメサ構造６４１を有している。トレンチ６０７は、半導体積層構造６２１の主面（チップ本体６０２の第１主面６０３）に形成されている。トレンチ６０７は、ｐ型コンタクト層６３４、ｐ型光反射層６３３および活性層６２５を貫通し、ｎ型半導体層６２４を露出させている。トレンチ６０７は、ｎ型半導体層６２４においてｎ型クラッド層６２９を貫通し、ｎ型光反射層６２８を露出させている。
　トレンチ６０７は、平面視において発光部６０６を取り囲む環状に形成されている。トレンチ６０７は、この形態では、断面視において第１主面６０３側の開口面積が底壁側の開口面積よりも大きい先細り形状（テーパ形状）に形成されている。
　トレンチ６０７は、内周壁６４２、外周壁６４３、ならびに、内周壁６４２および外周壁６４３を接続する底壁６４４を有している。内周壁６４２および外周壁６４３は、ｎ型半導体層６２４の一部およびｐ型半導体層６２６を露出させている。ｎ型半導体層６２４の一部は、ｎ型光反射層６２８の一部およびｎ型クラッド層６２９である。底壁６４４は、ｎ型光反射層６２８を露出させている。
　内周壁６４２は、メサ構造６４１（発光部６０６）を区画している。つまり、内周壁６４２は、この形態では、平面視において円形状に形成されている。内周壁６４２の平面形状は任意であり、メサ構造６４１（発光部６０６）の平面形状に応じて調整される。内周壁６４２は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　外周壁６４３は、内周壁６４２から間隔を空けて内周壁６４２（発光部６０６）を取り囲んでいる。外周壁６４３は、この形態では、平面視において円形状に形成されている。外周壁６４３の平面形状は任意である。外周壁６４３は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　底壁６４４は、第１主面６０３に対して平行に形成されていてもよい。底壁６４４は、平面視において発光部６０６（メサ構造６４１）を取り囲む環状（この形態では円環状）に形成されている。底壁６４４の平面形状は、内周壁６４２の平面形状および外周壁６４３の平面形状に応じて、三角環状、四角環状もしくは六角環状等の多角環状、または、楕円環状に形成されていてもよい。
　各メサ構造６４１は、頂部６４５、基部６４６、ならびに、頂部６４５および基部６４６を接続する側壁６４７を含む。頂部６４５は、第１主面６０３に対して平行に延びている。頂部６４５は、この形態では、第１主面６０３の一部によって形成されている。つまり、頂部６４５は、ｐ型半導体層６２６によって形成されている。頂部６４５は、より具体的には、ｐ型コンタクト層６３４によって形成されている。
　頂部６４５は、トレンチ６０７の内周壁６４２によって区画されている。頂部６４５は、平面視において円形状に形成されている。頂部６４５の平面形状は任意である。頂部６４５は、内周壁６４２の平面形状に応じて、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。
　頂部６４５の幅ＷＭは、１０μｍ以上４０μｍ以下であってもよい。幅ＷＭは、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、２５μｍ以上３０μｍ以下、３０μｍ以上３５μｍ以下、または、３５μｍ以上４０μｍ以下であってもよい。
　基部６４６は、ｎ型半導体層６２４によって形成されている。基部６４６は、この形態では、ｎ型光反射層６２８によって形成されている。基部６４６は、トレンチ６０７の内周壁６４２によって区画されている。基部６４６は、トレンチ６０７の底壁６４４およびメサ構造６４１の側壁６４７を接続する接続部である。
　基部６４６は、平面視において円形状に形成されている。基部６４６の平面形状は任意である。基部６４６は、頂部６４５の平面形状に応じて、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。基部６４６の平面積は、頂部６４５の平面積を超えている。
　側壁６４７は、トレンチ６０７の内周壁６４２によって形成されている。側壁６４７は、頂部６４５から基部６４６に向けて下り傾斜している。これにより、各メサ構造６４１は、錐台形状に形成されている。各メサ構造６４１は、この形態では、円錐台形状に形成されている。各メサ構造６４１は、頂部６４５および基部６４６の平面形状に応じて、三角錐台形状、四角錐台形状もしくは六角錐台形状等の多角錐台形状、または、楕円錐台形状に形成されていてもよい。
　側壁６４７が頂部６４５との間で成す角度θＭ（絶対値）は、９０°以上１７０°以下であってもよい。角度θＭは、断面視において頂部６４５の周縁点および基部６４６の周縁点を結ぶラインが、メサ構造６４１内において頂部６４５との間で成す角度である。
　角度θＭは、９０°以上１００°以下、１００°以上１１０°以下、１１０°以上１２０°以下、１２０°以上１３０°以下、１３０°以上１４０°以下、１４０°以上１５０°以下、１５０°以上１６０°以下、または、１６０°以上１７０°以下であってもよい。
　メサ構造６４１の厚さＴＭは、１μｍ以上１０μｍ以下であってもよい。厚さＴＭは、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。厚さＴＭは、頂部６４５および基部６４６の間の法線方向Ｚに沿う距離である。
　図４３～図４５を参照して、面発光レーザ装置６０１は、各メサ構造６４１に係るｐ型半導体層６２６において頂部６４５および活性層６２５の間の任意の領域に介在された電流狭窄層６５１を含む。電流狭窄層６５１は、活性層６２５に供給される電流を狭窄する。
　電流狭窄層６５１は、活性層６２５およびｐ型光反射層６３３の間の領域に介在されていることが好ましい。電流狭窄層６５１は、この形態では、ｐ型クラッド層６３２およびｐ型光反射層６３３の間の領域に介在されている。電流狭窄層６５１は、メサ構造６４１の側壁６４７から露出している。
　電流狭窄層６５１は、ｐ型クラッド層６３２の内部に介在されていてもよい。この場合、電流狭窄層６５１は、複数（たとえば２つ）のｐ型クラッド層６３２の間の領域に介在されていてもよい。つまり、電流狭窄層６５１およびｐ型光反射層６３３の間の領域に別のｐ型クラッド層６３２が形成されていてもよい。別のｐ型クラッド層６３２の構造は、活性層６２５および電流狭窄層６５１の間の領域に形成されたｐ型クラッド層６３２と同様であるので、具体的に説明は省略する。
　電流狭窄層６５１の厚さＴＣは、０．０１μｍ以上０．１μｍ以下であってもよい。厚さＴＣは、０．０１μｍ以上０．０２μｍ以下、０．０２μｍ以上０．０４μｍ以下、０．０４μｍ以上０．０６μｍ以下、０．０６μｍ以上０．０８μｍ以下、または、０．０８μｍ以上０．１μｍ以下であってもよい。
　電流狭窄層６５１は、ｐ型電流通過層６５２および電流狭窄絶縁層６５３を含む。ｐ型電流通過層６５２は、メサ構造６４１の内方領域に形成されている。ｐ型電流通過層６５２は、より具体的には、平面視においてメサ構造６４１の中央部に形成されている。ｐ型電流通過層６５２は、この形態では、ｐ型のＡｌσＧａ（１－σ）Ａｓを含む。ｐ型電流通過層６５２のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下であってもよい。ｐ型電流通過層６５２のｐ型不純物は、炭素であってもよい。
　Ａｌ組成σは、ｐ型クラッド層６３２のＡｌ組成εを超えている（ε＜σ）。Ａｌ組成σは、ｐ型光反射層６３３のｐ型高Ａｌ組成層６３５のＡｌ組成ζを超えている（ζ＜σ）。Ａｌ組成σは、０．９以上１．０以下であってもよい。Ａｌ組成σは、０．９以上０．９５以下、または、０．９５以上１．０以下であってもよい。Ａｌ組成σは、１．０未満であってもよい。
　平面視におけるｐ型電流通過層６５２の最大幅ＴＰは、１μｍ以上１５μｍ以下であってもよい。最大幅ＴＰは、１μｍ以上３μｍ以下、３μｍ以上５μｍ以下、５μｍ以上７μｍ以下、７μｍ以上９μｍ以下、９μｍ以上１１μｍ以下、１１μｍ以上１３μｍ以下、または、１３μｍ以上１５μｍ以下であってもよい。
　電流狭窄絶縁層６５３は、ｐ型電流通過層６５２に対してメサ構造６４１の側壁６４７側に形成されている。電流狭窄絶縁層６５３は、平面視においてｐ型電流通過層６５２を取り囲む環状（この形態では円環状）に形成されている。
　電流狭窄絶縁層６５３は、Ａｌ（アルミニウム）を含むＡｌ酸化物層によって形成されている。電流狭窄絶縁層６５３は、より具体的には、ｐ型電流通過層６５２の一部をメサ構造６４１の側壁６４７側から酸化させることによって形成されている。つまり、電流狭窄絶縁層６５３は、Ａｌ酸化物中にＧａ（ガリウム）およびＡｓ（砒素）を含む。
　各メサ構造６４１は、外部端子６１１から半導体積層構造６２１に供給される電流を狭窄する。したがって、メサ構造６４１の内部においてｎ型半導体層６２４、活性層６２５およびｐ型半導体層６２６には比較的高い電流密度を有する電流が流れる。これにより、活性層６２５において生成される光の発光効率が高められている。
　メサ構造６４１の電流密度は、メサ構造６４１のサイズに反比例する。つまり、メサ構造６４１のサイズが小さい程、電流狭窄効果が高まるので、メサ構造６４１の電流密度は増加する。一方、メサ構造６４１のサイズが大きい程、電流狭窄効果が低減するので、メサ構造６４１の電流密度は減少する。
　各メサ構造６４１の内部を流れる電流は、さらに、電流狭窄絶縁層６５３を迂回してｐ型電流通過層６５２に流れ込む。これにより、ｐ型電流通過層６５２を介して活性層６２５に供給される電流の密度が高められる。活性層６２５において法線方向Ｚにｐ型電流通過層６５２に対向する領域が、発光領域６５４となる。
　各活性層６２５において生成された光は、メサ構造６４１内においてｎ型光反射層６２８およびｐ型光反射層６３３の間を法線方向Ｚに沿って往復しながら、共振によって増幅される。増幅された光は、各メサ構造６４１の頂部６４５からレーザ光として取り出される。
　トレンチ６０７の外周壁６４３から露出するメサ構造６４１外の半導体積層構造６２１にも電流狭窄層６５１に対応した層が形成されている。メサ構造６４１外の電流狭窄層６５１に対応した層は、電流狭窄の機能を生じさせない点を除いて、メサ構造６４１内の電流狭窄層６５１と略同様の構造を有している。
　メサ構造６４１外の電流狭窄層６５１に対応した層については、電流狭窄の機能を生じさせない点を除いて、電流狭窄層６５１の説明が準用される。メサ構造６４１外の電流狭窄層６５１に対応した層については、電流狭窄層６５１と同一符号を付して説明を省略する。
　図４５～図４７を参照して、各メサ構造６４１の側壁６４７は、凹凸構造（Uneven Structure）６６１を含む。凹凸構造６６１は、頂部６４５の接線方向に隆起した凹凸を含む。接線方向は、メサ構造６４１の頂部６４５に平行な方向であり、第１方向Ｘおよび第２方向Ｙを含む。凹凸構造６６１の凹凸は、頂部６４５の法線方向Ｚに沿って連続的に形成されている。
　凹凸構造６６１は、メサ構造６４１の基部６４６側の基部側領域６６２、および、メサ構造６４１の頂部６４５側の頂部側領域６６３を含む。基部側領域６６２は、ｎ型半導体層６２４の露出部に形成されている。頂部側領域６６３は、ｐ型半導体層６２６の露出部に形成されている。
　側壁６４７から露出するｐ型半導体層６２６の表面積ＳＰは、側壁６４７から露出するｎ型半導体層６２４の表面積ＳＮ以上であることが好ましい（ＳＮ≦ＳＰ）。表面積ＳＰは、表面積ＳＮを超えていることがさらに好ましい（ＳＮ＜ＳＰ）。つまり、頂部側領域６６３の表面積ＳＴは、基部側領域６６２の表面積ＳＢ以上であることが好ましい（ＳＢ≦ＳＴ）。また、表面積ＳＴは、表面積ＳＢを超えていることがさらに好ましい（ＳＢ＜ＳＴ）。
　基部側領域６６２は、メサ構造６４１の側壁６４７から露出するｎ型光反射層６２８の露出部によって区画されている。この形態では、メサ構造６４１の側壁６４７から露出するｎ型クラッド層６２９の露出部も、基部側領域６６２の一部を区画している。
　頂部側領域６６３は、メサ構造６４１の側壁６４７から露出するｐ型光反射層６３３の露出部によって区画されている。この形態では、メサ構造６４１の側壁６４７から露出するｐ型コンタクト層６３４の露出部も、頂部側領域６６３の一部を区画している。また、この形態では、メサ構造６４１の側壁６４７から露出する電流狭窄層６５１（電流狭窄絶縁層６５３）の露出部も、頂部側領域６６３の一部を区画している。
　基部側領域６６２は、複数のリセス部６６４および複数の突出部６６５を含む。基部側領域６６２は、複数のリセス部６６４および複数の突出部６６５が頂部６４５側から基部６４６側に向けて交互に形成された部分を含む。頂部側領域６６３は、基部側領域６６２と同様に、複数のリセス部６６４および複数の突出部６６５を含む。頂部側領域６６３は、複数のリセス部６６４および複数の突出部６６５が頂部６４５側から基部６４６側に向けて交互に形成された部分を含む。
　リセス部６６４は、頂部６４５の接線方向に関して、突出部６６５に対してメサ構造６４１の内側に向けて窪んだ部分である。つまり、突出部６６５は、頂部６４５の接線方向に関して、リセス部６６４に対してメサ構造６４１の外側に向けて突出した部分である。
　各リセス部６６４は、法線方向Ｚに隣り合う複数の突出部６６５の間の領域に区画されている。各リセス部６６４は、より具体的には、法線方向Ｚに隣り合う２つの突出部６６５の頂点に対してメサ構造６４１の内方領域に形成されている。
　各リセス部６６４は、さらに具体的には、法線方向Ｚに隣り合う複数の突出部６６５の頂点を結ぶ突出部ラインＬＰを設定すると、突出部ラインＬＰよりもメサ構造６４１の内方に位置する部分を含む。図４６および図４７では、突出部ラインＬＰが二点鎖線によって示されている。各リセス部６６４の全体が、突出部ラインＬＰよりもメサ構造６４１の内方に位置していてもよい。
　１つまたは複数のリセス部６６４は、メサ構造６４１の内側に向かって窪んだ湾曲面を有していてもよい。１つまたは複数のリセス部６６４は、メサ構造６４１の角度θＭとは異なるまたは等しい角度θＲＣで傾斜した傾斜面を有していてもよい。図４６および図４７では、凹湾曲面を有する複数のリセス部６６４、および、傾斜面を有する１つのリセス部６６４が一例として示されている。
　リセス部６６４が傾斜面を有する場合、リセス部６６４の角度θＲＣ（絶対値）は、６０°以上１７０°以下であってもよい。角度θＲＣは、メサ構造６４１の頂部６４５を基準としたき、メサ構造６４１内においてリセス部６６４の傾斜面が頂部６４５に対して成す角度である。
　角度θＲＣは、６０°以上７０°以下、７０°以上８０°以下、８０°以上９０°以下、９０°以上１００°以下、１００°以上１１０°以下、１１０°以上１２０°以下、１２０°以上１３０°以下、１３０°以上１４０°以下、１４０°以上１５０°以下、１５０°以上１６０°以下、または、１６０°以上１７０°以下であってもよい。
　各リセス部６６４は、頂部６４５に平行な方向に沿って側壁６４７にライン状に形成されている。各リセス部６６４は、この形態では、側壁６４７においてメサ構造６４１を取り囲む環状（この形態では円環状）に形成されている。複数のリセス部６６４は、この形態では、平面視において側壁６４７の傾斜に倣って頂部６４５から離れる方向に間隔を空けて形成されている。これにより、複数のリセス部６６４は、頂部６４５を基準とする放射状（同心円状）に形成されている。各リセス部６６４は、メサ構造６４１の平面形状に応じて、三角環状、四角環状もしくは六角環状等の多角環状、または、楕円環状に形成されていてもよい。
　法線方向Ｚに隣り合う２つのリセス部６６４の間のピッチは、５００Å以上９００Å以下であってもよい。隣り合う２つのリセス部６６４の間のピッチは、５００Å以上６００Å以下、６００Å以上７００Å以下、７００Å以上８００Å以下、または、８００Å以上９００Å以下であってもよい。
　１つまたは複数の突出部６６５は、メサ構造６４１の外側に向かって突出した湾曲面を有していてもよい。１つまたは複数の突出部６６５は、メサ構造６４１の角度θＭとは異なるまたは等しい角度θＰＲで傾斜した傾斜面を有していてもよい。１つまたは複数の突出部６６５は、リセス部６６４の角度θＲＣとは異なるまたは等しい角度θＰＲで傾斜した傾斜面を有していてもよい。図４６および図４７では、凸湾曲面を有する複数の突出部６６５、および、傾斜面を有する１つの突出部６６５が一例として示されている。
　突出部６６５が傾斜面を有する場合、突出部６６５の角度θＰＲ（絶対値）は、６０°以上１７０°以下であってもよい。角度θＰＲは、メサ構造６４１の頂部６４５を基準としたき、突出部６６５の傾斜面がメサ構造６４１内において頂部６４５に対して成す角度である。
　角度θＰＲは、６０°以上７０°以下、７０°以上８０°以下、８０°以上９０°以下、９０°以上１００°以下、１００°以上１１０°以下、１１０°以上１２０°以下、１２０°以上１３０°以下、１３０°以上１４０°以下、１４０°以上１５０°以下、１５０°以上１６０°以下、または、１６０°以上１７０°以下であってもよい。
　各突出部６６５は、頂部６４５に平行な方向に沿って側壁６４７にライン状に形成されている。各突出部６６５は、この形態では、側壁６４７においてメサ構造６４１を取り囲む環状（この形態では円環状）に形成されている。複数の突出部６６５は、この形態では、平面視において側壁６４７の傾斜に倣って頂部６４５から離れる方向に間隔を空けて形成されている。これにより、複数の突出部６６５は、頂部６４５を基準とする放射状（同心円状）に形成されている。各突出部６６５は、メサ構造６４１の平面形状に応じて、三角環状、四角環状もしくは六角環状等の多角環状、または、楕円環状に形成されていてもよい。
　法線方向Ｚに隣り合う２つの突出部６６５の間のピッチは、５００Å以上９００Å以下であってもよい。隣り合う２つの突出部６６５の間のピッチは、５００Å以上６００Å以下、６００Å以上７００Å以下、７００Å以上８００Å以下、または、８００Å以上９００Å以下であってもよい。
　図４５～図４７を参照して、面発光レーザ装置６０１は、各メサ構造６４１の側壁６４７の表層部に形成された側壁絶縁層６８０を含む。側壁絶縁層６８０は、側壁６４７から露出している。側壁絶縁層６８０は、頂部６４５および基部６４６の間の領域を側壁６４７に沿って延びている。つまり、各メサ構造６４１の側壁６４７は、側壁絶縁層６８０によって形成された部分を含む。
　側壁絶縁層６８０は、平面視において電流狭窄絶縁層６５３に対向している。側壁絶縁層６８０は、平面視においてｐ型電流通過層６５２を露出させている。側壁絶縁層６８０は、より具体的には、頂部６４５の接線方向に関して、電流狭窄絶縁層６５３の一端部および他端部の間の領域に対向している。
　側壁絶縁層６８０は、側壁６４７の凹凸構造６６１を区画している。側壁絶縁層６８０は、より具体的には、断面視において接線方向の長さが互いに異なる第１部分６８１および第２部分６８２を含む。側壁絶縁層６８０の第１部分６８１は、メサ構造６４１の側壁６４７から内方領域に向かって接線方向に延びている。第１部分６８１は、メサ構造６４１の側壁６４７から露出する外端部、および、メサ構造６４１内に位置する内端部を有している。
　側壁絶縁層６８０の第２部分６８２は、メサ構造６４１の側壁６４７から内方領域に向かって接線方向に延びている。第２部分６８２は、メサ構造６４１の側壁６４７から露出する外端部、および、メサ構造６４１内に位置する内端部を有している。第２部分６８２の内端部は、第１部分６８１の内端部よりもメサ構造６４１の側壁６４７側に位置している。
　第１部分６８１は、接線方向に関して、第１長さＬＰ１を有している。第２部分６８２は、接線方向に関して、第２長さＬＰ２を有している。第２長さＬＰ２は、第１長さＬＰ１未満（ＬＰ２＜ＬＰ１）である。
　第１長さＬＰ１は、０．５μｍ以上５．０μｍ以下であってもよい。第１長さＬＰ１は、０．５μｍ以上１．０μｍ以下、１．０μｍ以上２．０μｍ以下、２．０μｍ以上３．０μｍ以下、３．０μｍ以上４．０μｍ以下、または、４．０μｍ以上５．０μｍ以下であってもよい。
　第２長さＬＰ２は、０μｍを超えて１．０μｍ以下であってもよい。第２長さＬＰ２は、０μｍを超えて０．０２μｍ以下、０．０２μｍ以上０．０４μｍ以下、０．０４μｍ以上０．０６μｍ以下、０．０６μｍ以上０．０８μｍ以下、または、０．０８μｍ以上１μｍ以下であってもよい。第２長さＬＰ２は、０μｍであってもよい。つまり、複数の第２部分６８２の一部または全部を有さない側壁絶縁層６８０が形成されていてもよい。
　第１部分６８１および第２部分６８２は、法線方向Ｚに沿って交互に形成されている。これにより、側壁絶縁層６８０は、断面視において櫛歯形状に形成されている。
　凹凸構造６６１は、側壁絶縁層６８０の第１部分６８１および第２部分６８２によって区画されている。より具体的には、凹凸構造６６１の各リセス部６６４は、第１部分６８１によって区画されている。また、凹凸構造６６１の各突出部６６５は、第２部分６８２によって区画されている。凹凸構造６６１の基部側領域６６２は、ｎ型半導体層６２４によって区画されている。凹凸構造６６１の頂部側領域６６３は、ｐ型半導体層６２６によって区画されている。
　ｎ型半導体層６２４においてｎ型光反射層６２８のｎ型高Ａｌ組成層６３０は、メサ構造６４１の側壁６４７から露出する第１露出部６８３を含む。また、ｎ型光反射層６２８のｎ型低Ａｌ組成層６３１は、メサ構造６４１の側壁６４７から露出する第２露出部６８４を含む。また、ｎ型クラッド層６２９は、メサ構造６４１の側壁６４７から露出する第３露出部６８５を含む。
　ｎ型高Ａｌ組成層６３０の第１露出部６８３は、第１Ａｌ酸化物層６８６を含む。第１Ａｌ酸化物層６８６は、第１露出部６８３の酸化物を含む。第１Ａｌ酸化物層６８６は、接線方向に沿って延びている。第１Ａｌ酸化物層６８６は、ｎ型高Ａｌ組成層６３０の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｎ型低Ａｌ組成層６３１の第２露出部６８４は、第２Ａｌ酸化物層６８７を含む。第２Ａｌ酸化物層６８７は、第２露出部６８４の酸化物を含む。第２Ａｌ酸化物層６８７は、接線方向に沿って延びている。第２Ａｌ酸化物層６８７は、ｎ型低Ａｌ組成層６３１の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｎ型クラッド層６２９の第３露出部６８５は、第３Ａｌ酸化物層６８８を含む。第３Ａｌ酸化物層６８８は、第３露出部６８５の酸化物を含む。第３Ａｌ酸化物層６８８は、接線方向に沿って延びている。第３Ａｌ酸化物層６８８は、ｎ型クラッド層６２９の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　接線方向に関して、第１Ａｌ酸化物層６８６の長さは、第２Ａｌ酸化物層６８７の長さ、および、第３Ａｌ酸化物層６８８の長さを超えている。これは、ｎ型高Ａｌ組成層６３０のＡｌ組成αが、ｎ型低Ａｌ組成層６３１のＡｌ組成βおよびｎ型クラッド層６２９のＡｌ組成γを超えているためである（β＜γ＜α）。
　接線方向に関して、第３Ａｌ酸化物層６８８の長さは、第２Ａｌ酸化物層６８７の長さを超えている。これは、ｎ型クラッド層６２９のＡｌ組成γが、ｎ型低Ａｌ組成層６３１のＡｌ組成βを超えているためである（β＜γ）。
　第１Ａｌ酸化物層６８６および第２Ａｌ酸化物層６８７は、法線方向Ｚに沿って交互に形成されている。第１Ａｌ酸化物層６８６は、側壁絶縁層６８０の第１部分６８１を形成している。第２Ａｌ酸化物層６８７は、側壁絶縁層６８０の第２部分６８２を形成している。第３Ａｌ酸化物層６８８は、側壁絶縁層６８０の第２部分６８２を形成している。側壁絶縁層６８０においてｎ型半導体層６２４に位置する領域は、第１Ａｌ酸化物層６８６、第２Ａｌ酸化物層６８７および第３Ａｌ酸化物層６８８によって形成されている。
　ｐ型半導体層６２６においてｐ型光反射層６３３のｐ型高Ａｌ組成層６３５は、メサ構造６４１の側壁６４７から露出する第１露出部６９３を含む。また、ｐ型光反射層６３３のｐ型低Ａｌ組成層６３６は、メサ構造６４１の側壁６４７から露出する第２露出部６９４を含む。また、ｐ型クラッド層６３２は、メサ構造６４１の側壁６４７から露出する第３露出部６９５を含む。
　ｐ型高Ａｌ組成層６３５の第１露出部６９３は、第１Ａｌ酸化物層６９６を含む。第１Ａｌ酸化物層６９６は、第１露出部６９３の酸化物を含む。第１Ａｌ酸化物層６９６は、接線方向に沿って延びている。第１Ａｌ酸化物層６９６は、ｐ型高Ａｌ組成層６３５の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｐ型低Ａｌ組成層６３６の第２露出部６９４は、第２Ａｌ酸化物層６９７を含む。第２Ａｌ酸化物層６９７は、第２露出部６９４の酸化物を含む。第２Ａｌ酸化物層６９７は、接線方向に沿って延びている。第２Ａｌ酸化物層６９７は、ｐ型低Ａｌ組成層６３６の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　ｐ型クラッド層６３２の第３露出部６９５は、第３Ａｌ酸化物層６９８を含む。第３Ａｌ酸化物層６９８は、第３露出部６９５の酸化物を含む。第３Ａｌ酸化物層６９８は、接線方向に沿って延びている。第３Ａｌ酸化物層６９８は、ｐ型クラッド層６３２の内方領域を取り囲む環状（この形態では円環状）に形成されている。
　接線方向に関して、第１Ａｌ酸化物層６９６の長さは、第２Ａｌ酸化物層６９７の長さ、および、第３Ａｌ酸化物層６９８の長さを超えている。これは、ｐ型高Ａｌ組成層６３５のＡｌ組成ζが、ｐ型低Ａｌ組成層６３６のＡｌ組成η、および、ｐ型クラッド層６３２のＡｌ組成εを超えているためである（η＜ε＜ζ）。
　接線方向に関して、第３Ａｌ酸化物層６９８の長さは、第２Ａｌ酸化物層６９７の長さを超えている。これは、ｐ型クラッド層６３２のＡｌ組成εが、ｐ型低Ａｌ組成層６３６のＡｌ組成ηを超えているためである（η＜ε）。
　第１Ａｌ酸化物層６９６および第２Ａｌ酸化物層６９７は、法線方向Ｚに沿って交互に形成されている。第１Ａｌ酸化物層６９６は、側壁絶縁層６８０の第１部分６８１を形成している。第２Ａｌ酸化物層６９７は、側壁絶縁層６８０の第２部分６８２を形成している。第３Ａｌ酸化物層６９８は、側壁絶縁層６８０の第２部分６８２を形成している。側壁絶縁層６８０においてｐ型半導体層６２６に位置する領域は、第１Ａｌ酸化物層６９６、第２Ａｌ酸化物層６９７および第３Ａｌ酸化物層６９８によって形成されている。
　このように、凹凸構造６６１の基部側領域６６２は、メサ構造６４１の側壁６４７から露出するｎ型半導体層６２４の露出部によって区画されている。基部側領域６６２は、より具体的には、ｎ型高Ａｌ組成層６３０の第１露出部６８３、ｎ型低Ａｌ組成層６３１の第２露出部６８４、および、ｎ型クラッド層６２９の第３露出部６８５によって区画されている。基部側領域６６２は、さらに具体的には、ｎ型高Ａｌ組成層６３０の第１Ａｌ酸化物層６８６、ｎ型低Ａｌ組成層６３１の第２Ａｌ酸化物層６８７、および、ｎ型クラッド層６２９の第３Ａｌ酸化物層６８８によって区画されている。
　一方、凹凸構造６６１の頂部側領域６６３は、メサ構造６４１の側壁６４７から露出するｐ型半導体層６２６の露出部によって区画されている。頂部側領域６６３は、より具体的には、ｐ型高Ａｌ組成層６３５の第１露出部６９３、ｐ型低Ａｌ組成層６３６の第２露出部６９４、および、ｐ型クラッド層６３２の第３露出部６９５によって区画されている。頂部側領域６６３は、さらに具体的には、ｐ型高Ａｌ組成層６３５の第１Ａｌ酸化物層６９６、ｐ型低Ａｌ組成層６３６の第２Ａｌ酸化物層６９７、および、ｐ型クラッド層６３２の第３Ａｌ酸化物層６９８によって区画されている。
　凹凸構造６６１および側壁絶縁層６８０（第１Ａｌ酸化物層６８６、第２Ａｌ酸化物層６８７、第１Ａｌ酸化物層６９６および第２Ａｌ酸化物層６９７）は、トレンチ６０７の外周壁６４３にも形成されている。トレンチ６０７の外周壁６４３に形成された凹凸構造６６１および側壁絶縁層６８０は、メサ構造６４１の側壁６４７（トレンチ６０７の内周壁６４２）に形成された凹凸構造６６１および側壁絶縁層６８０と略同様の構造を有している。
　トレンチ６０７の外周壁６４３に形成された凹凸構造６６１および側壁絶縁層６８０については、メサ構造６４１の側壁６４７（トレンチ６０７の内周壁６４２）に形成された凹凸構造６６１および側壁絶縁層６８０の説明が準用されるものとして、説明を省略する。
　図４３～図４８を参照して、絶縁層６０８は、半導体積層構造６２１の主面（第１主面６０３）の上に形成されている。絶縁層６０８は、活性層６２５の発光波長λに対して透明な絶縁材料または透光性を有する絶縁材料を含む。絶縁層６０８は、窒化シリコン（ＳｉＮ）層および酸化シリコン（ＳｉＯ２）層のうちの少なくとも１つを含む。
　絶縁層６０８は、窒化シリコン層または酸化シリコン層からなる単層構造を有していてもよい。絶縁層６０８は、第１主面６０３側から任意の順序で積層された窒化シリコン層および酸化シリコン層を含む積層構造を有していてもよい。絶縁層６０８は、この形態では、窒化シリコン層からなる単層構造を有している。
　絶縁層６０８は、第１主面６０３の上からトレンチ６０７に入り込み、メサ構造６４１を被覆している。絶縁層６０８は、凹凸構造６６１を埋めてメサ構造６４１の側壁６４７および頂部６４５を被覆している。絶縁層６０８は、主面被覆部７０１、内壁被覆部７０２および頂部被覆部７０３を含む。主面被覆部７０１は、第１主面６０３を被覆している。内壁被覆部７０２は、トレンチ６０７の内壁（内周壁６４２、外周壁６４３および底壁６４４）を被覆している。頂部被覆部７０３は、メサ構造６４１の頂部６４５を被覆している。
　内壁被覆部７０２は、より具体的には、トレンチ６０７の内壁に沿って膜状に延び、トレンチ６０７内においてリセス空間を区画している。つまり、内壁被覆部７０２は、メサ構造６４１の側壁６４７を被覆している。内壁被覆部７０２は、メサ構造６４１の側壁６４７において側壁絶縁層６８０に接している。
　内壁被覆部７０２は、凹凸構造６６１を埋めてメサ構造６４１の側壁６４７を被覆している。内壁被覆部７０２は、より具体的には、凹凸構造６６１を埋めてｎ型高Ａｌ組成層６３０の第１露出部６８３（第１Ａｌ酸化物層６８６）、ｎ型低Ａｌ組成層６３１の第２露出部６８４（第２Ａｌ酸化物層６８７）、および、ｎ型クラッド層６２９の第３露出部６８５（第３Ａｌ酸化物層６８８）を被覆している。
　また、内壁被覆部７０２は、凹凸構造６６１を埋めて、ｐ型高Ａｌ組成層６３５の第１露出部６９３（第１Ａｌ酸化物層６９６）、ｐ型低Ａｌ組成層６３６の第２露出部６９４（第２Ａｌ酸化物層６９７）、および、ｐ型クラッド層６３２の第３露出部６９５（第３Ａｌ酸化物層６９８）を被覆している。
　内壁被覆部７０２は、メサ構造６４１の側壁６４７において、凹凸構造６６１のリセス部６６４に入り込んだ埋設部７０２ａを含む。埋設部７０２ａは、凹凸構造６６１において側壁絶縁層６８０に接している。埋設部７０２ａは、側壁６４７の凹凸構造６６１に係合したアンカー構造を形成している。
　トレンチ６０７の内周壁６４２に対する絶縁層６０８の接続面積および密着力は、凹凸構造６６１によって増加される。これにより、トレンチ６０７の内周壁６４２を起点とする絶縁層６０８の剥離が抑制されるから、絶縁層６０８によって、メサ構造６４１（発光部６０６）を適切に保護できる。
　また、メサ構造６４１の側壁６４７の表層部には側壁絶縁層６８０が形成されている。したがって、外部（たとえば第１主面電極層６０９）に対するメサ構造６４１の絶縁性は、絶縁層６０８および側壁絶縁層６８０の積層構造によって高められる。よって、メサ構造６４１による電流狭窄効果を適切に保つことができる。
　具体的な図示は省略するが、内壁被覆部７０２は、トレンチ６０７の内周壁６４２を被覆する部分と同様に、トレンチ６０７の外周壁６４３において凹凸構造６６１を埋めてメサ構造６４１の側壁６４７を被覆している。内壁被覆部７０２は、トレンチ６０７の外周壁６４３において凹凸構造６６１を埋めて、ｎ型高Ａｌ組成層６３０の第１露出部６８３（第１Ａｌ酸化物層６８６）、ｎ型低Ａｌ組成層６３１の第２露出部６８４（第２Ａｌ酸化物層６８７）、および、ｎ型クラッド層６２９の第３露出部６８５（第３Ａｌ酸化物層６８８）を被覆している。
　また、内壁被覆部７０２は、トレンチ６０７の外周壁６４３において凹凸構造６６１を埋めて、ｐ型高Ａｌ組成層６３５の第１露出部６９３（第１Ａｌ酸化物層６９６）、ｐ型低Ａｌ組成層６３６の第２露出部６９４（第２Ａｌ酸化物層６９７）、および、ｐ型クラッド層６３２の第３露出部６９５（第３Ａｌ酸化物層６９８）を被覆している。
　内壁被覆部７０２は、トレンチ６０７の外周壁６４３において凹凸構造６６１のリセス部６６４に入り込んだ埋設部７０２ａを含む。埋設部７０２ａは、凹凸構造６６１において側壁絶縁層６８０に接している。埋設部７０２ａは、トレンチ６０７の外周壁６４３において側壁６４７の凹凸構造６６１に噛合うアンカー構造を形成している。
　トレンチ６０７の外周壁６４３に対する絶縁層６０８の接続面積および密着力は、凹凸構造６６１によって増加される。これにより、トレンチ６０７の外周壁６４３を起点とする絶縁層６０８の剥離が抑制されるから、メサ構造６４１（発光部６０６）を適切に保護できる。
　また、トレンチ６０７の外周壁６４３の表層部には側壁絶縁層６８０が形成されている。したがって、外部（たとえば第１主面電極層６０９）に対するトレンチ６０７の外周壁６４３の絶縁性は、絶縁層６０８および側壁絶縁層６８０の積層構造によって高められる。よって、トレンチ６０７の外周壁６４３にリーク電流パスが形成されることを適切に抑制できる。
　図４５および図４８を参照して、頂部被覆部７０３は、メサ構造６４１の頂部６４５を選択的に露出させるコンタクト孔７０４を有している。コンタクト孔７０４は、より具体的には、ｐ型コンタクト層６３４を露出させている。コンタクト孔７０４は、平面視において環状（この形態では円環状）に形成されている。
　頂部被覆部７０３は、コンタクト孔７０４よりも内方に位置する領域にレリーフ部７０３ａを有している。レリーフ部７０３ａは、この形態では、コンタクト孔７０４によって取り囲まれている。レリーフ部７０３ａは、リセス部７０５、第１突出部７０６および第２突出部７０７を含む。リセス部７０５は、メサ構造６４１の頂部６４５側に向けて窪んでいる。リセス部７０５は、平面視において環状（この形態では円環状）に形成されている。
　第１突出部７０６は、リセス部７０５によって区画されている。第１突出部７０６は、リセス部７０５によって取り囲まれ、島状または点状に区画されている。第１突出部７０６は、この形態では、平面視において円形状に形成されている。第１突出部７０６は、法線方向Ｚに活性層６２５の発光領域６５４に対向している。第１突出部７０６は、法線方向Ｚにｐ型電流通過層６５２に対向している。
　第２突出部７０７は、リセス部７０５に起因して形成されている。第２突出部７０７は、より具体的には、リセス部７０５およびコンタクト孔７０４の間の領域に区画されている。第２突出部７０７は、リセス部７０５およびコンタクト孔７０４によって環状（この形態では円環状）に区画されている。
　リセス部７０５は、第１突出部７０６を区画する第１側壁７０８、第２突出部７０７を区画する第２側壁７０９、ならびに、第１側壁７０８および第２側壁７０９を接続する底壁７１０を有している。第１側壁７０８は、頂部被覆部７０３の主面から底壁７１０に向けて下り傾斜した傾斜面を有している。第２側壁７０９は、頂部被覆部７０３の主面から底壁７１０に向けて下り傾斜した傾斜面を有している。リセス部７０５は、断面視において底壁７１０側の開口幅が開口側の開口幅よりも小さいテーパ形状に形成されている。
　第１突出部７０６の厚さは、（ｎ＋１）λ／２に設定される。第２突出部７０７の厚さは、（ｎ＋１）λ／２に設定される。リセス部７０５の厚さは、（２ｎ＋１）λ／４に設定される。ｎは、整数である。λは、活性層６２５で生成される光の波長である。
　頂部６４５から放出されたレーザ光は、スネルの法則によって、第１側壁７０８および第２側壁７０９によって屈折させられ、第１突出部７０６側に集光される。これにより、第１側壁７０８および第２側壁７０９が法線方向Ｚに延びる垂直面である場合に比べて、レーザ光の指向性が高められる。
　図４３～図４５を参照して、第１主面電極層６０９は、絶縁層６０８に沿って膜状に形成され、各トレンチ６０７内においてリセス空間を区画している。第１主面電極層６０９は、メサ構造６４１の頂部６４５の上からコンタクト孔７０４に入り込んでいる。第１主面電極層６０９は、コンタクト孔７０４内においてｐ型コンタクト層６３４に電気的に接続されている。第１主面電極層６０９は、絶縁層６０８を挟んで凹凸構造６６１に対向している。第１主面電極層６０９は、より具体的には、絶縁層６０８を挟んで凹凸構造６６１の基部側領域６６２および頂部側領域６６３に対向している。
　第１主面電極層６０９においてメサ構造６４１の頂部６４５を被覆する部分は、絶縁層６０８の頂部被覆部７０３を露出させるレリーフ開口７１１を含む。レリーフ開口７１１は、絶縁層６０８のレリーフ部７０３ａを露出させている。レリーフ開口７１１は、より具体的には、第２突出部７０７の一部、リセス部７０５および第１突出部７０６を露出させている。
　レリーフ開口７１１は、この形態では、平面視において円形状に形成されている。レリーフ開口７１１の平面形状は任意である。レリーフ開口７１１は、平面視において三角形状、四角形状もしくは六角形状等の多角形状、または、楕円形状に形成されていてもよい。レリーフ開口７１１は、法線方向Ｚにｐ型電流通過層６５２に対向している。レリーフ開口７１１は、法線方向Ｚに活性層６２５の発光領域６５４に対向している。
　レリーフ開口７１１の開口幅ＷＯは、５μｍ以上２０μｍ以下であってもよい。開口幅ＷＯは、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、または、１５μｍ以上２０μｍ以下であってもよい。
　第１主面電極層６０９の厚さＴＥ１は、０．０５μｍ以上０．５μｍ以下であってもよい。厚さＴＥ１は、０．０５μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．３μｍ以下、０．３μｍ以上０．４μｍ以下、または、０．４μｍ以上０．５μｍ以下であってもよい。
　第１主面電極層６０９は、この形態では、複数の電極膜が積層された積層構造を有している。第１主面電極層６０９は、より具体的には、絶縁層６０８側からこの順に積層された第１電極膜７１２および第２電極膜７１３を含む。第１電極膜７１２は、チタンを含んでいてもよい。第２電極膜７１３は、金を含んでいてもよい。
　図４４を参照して、外部端子６１１は、第１主面電極層６０９の上に形成されている。外部端子６１１は、半導体積層構造６２１の熱伝導率よりも高い熱伝導率を有している。外部端子６１１は、第１主面電極層６０９の厚さＴＥ１以上の厚さＴＥ２（ＴＥ１≦ＴＥ２）を有している。厚さＴＥ２は、より具体的には、厚さＴＥ１を超えている（ＴＥ１＜ＴＥ２）。外部端子６１１は、金を含んでいてもよい。
　厚さＴＥ２は、１．０μｍ以上５．０μｍ以下であってもよい。厚さＴＥ２は、１．０μｍ以上２．０μｍ以下、２．０μｍ以上３．０μｍ以下、３．０μｍ以上４．０μｍ以下、または、４．０μｍ以上５．０μｍ以下であってもよい。
　図４３および図４４を参照して、面発光レーザ装置６０１は、チップ本体６０２の第２主面６０４（基板６２０の第２基板主面６２３）の上に形成された第２主面電極層７１５を含む。第２主面電極層７１５は、第２基板主面６２３の全域を被覆している。第２主面電極層７１５は、第２基板主面６２３との間でオーミック接触を形成している。
　第２主面電極層７１５は、この形態では、複数の電極膜が積層された積層構造を有している。第２主面電極層７１５は、より具体的には、第２基板主面６２３側からこの順に積層された第１電極膜７１６、第２電極膜７１７および第３電極膜７１８を含む。第１電極膜７１６は、金ゲルマニウム合金を含んでいてもよい。第２電極膜７１７は、ニッケルを含んでいてもよい。第３電極膜７１８は、金を含んでいてもよい。
　以上、面発光レーザ装置６０１によれば、メサ構造６４１の側壁６４７に凹凸構造６６１が形成されている。これにより、接続面積の増加によって、メサ構造６４１の側壁６４７に対する絶縁層６０８の密着力を向上できる。その結果、メサ構造６４１の側壁６４７を起点とする絶縁層６０８の剥離を抑制できるから、絶縁層６０８によってメサ構造６４１（発光部６０６）を適切に保護できる。
　また、面発光レーザ装置６０１によれば、絶縁層６０８の上に第１主面電極層６０９が形成されている。絶縁層６０８の上に第１主面電極層６０９が形成された構造では、第１主面電極層６０９に生じた応力に起因して、絶縁層６０８に応力が生じる場合がある。この点、面発光レーザ装置６０１では、メサ構造６４１に対する絶縁層６０８の密着力が高められているので、第１主面電極層６０９の応力に起因する絶縁層６０８の剥離を抑制できる。
　特に、面発光レーザ装置６０１では、凹凸構造６６１が基部側領域６６２および頂部側領域６６３を含む。これにより、メサ構造６４１の側壁６４７を横切ってメサ構造６４１の頂部６４５および基部６４６を被覆する第１主面電極層６０９が形成されている場合であっても、第１主面電極層６０９の応力に起因する絶縁層６０８の剥離を適切に抑制できる。よって、第１主面電極層６０９に対するメサ構造６４１の絶縁性を適切に向上できる。
　また、面発光レーザ装置６０１によれば、メサ構造６４１の側壁６４７の表層部に、側壁絶縁層６８０が形成されている。側壁絶縁層６８０は、メサ構造６４１の側壁６４７において凹凸構造６６１を区画している。絶縁層６０８は、凹凸構造６６１を埋めて側壁絶縁層６８０を被覆している。これにより、絶縁層６０８および側壁絶縁層６８０の積層構造によって、第１主面電極層６０９に対するメサ構造６４１の絶縁性を高めることができる。よって、メサ構造６４１による電流狭窄効果を適切に保つことができる。
　図４９Ａ～図４９Ｉは、図４５の対応図であって、図４１に示す面発光レーザ装置６０１の製造方法の一例を説明するための図である。
　図４９Ａを参照して、まず、基板６２０が用意される。次に、ｎ型バッファ層６２７が、基板６２０の第１基板主面６２２の上に形成される。ｎ型バッファ層６２７は、ｎ型のＧａＡｓを含む。ｎ型バッファ層６２７は、エピタキシャル成長法によって形成される。
　次に、ｎ型光反射層６２８が、ｎ型バッファ層６２７の上に形成される。ｎ型光反射層６２８は、ｎ型高Ａｌ組成層６３０およびｎ型低Ａｌ組成層６３１を任意の周期で交互に積層させることにより形成される。
　ｎ型高Ａｌ組成層６３０は、ｎ型のＡｌαＧａ（１－α）Ａｓを含む。Ａｌ組成αは、０．５以上０．９５以下であってもよい。ｎ型低Ａｌ組成層６３１は、ｎ型のＡｌβＧａ（１－β）Ａｓを含む。Ａｌ組成βは、０．０５以上０．２５以下であってもよい。ｎ型高Ａｌ組成層６３０およびｎ型低Ａｌ組成層６３１は、エピタキシャル成長法によって形成される。
　次に、ｎ型クラッド層６２９が、ｎ型光反射層６２８の上に形成される。ｎ型クラッド層６２９は、ｎ型のＡｌγＧａ（１－γ）Ａｓを含む。ｎ型クラッド層６２９のＡｌ組成γは、０．２以上０．７以下であってもよい。ｎ型クラッド層６２９は、エピタキシャル成長法によって形成される。
　次に、図４９Ｂを参照して、活性層６２５が、ｎ型クラッド層６２９の上に形成される。活性層６２５は、量子井戸層および障壁層を任意の周期で交互に積層させることにより形成される。量子井戸層は、ＧａＡｓを含む。障壁層は、ＡｌδＧａ（１－δ）Ａｓを含む。Ａｌ組成δは、０．１５以上０．５以下であってもよい。量子井戸層および障壁層は、エピタキシャル成長法によって形成される。
　次に、図４９Ｃを参照して、活性層６２５の上に、ｐ型クラッド層６３２が、活性層６２５の上に形成される。ｐ型クラッド層６３２は、ｐ型のＡｌεＧａ（１－ε）Ａｓを含む。Ａｌ組成εは、０．２以上０．７以下であってもよい。ｐ型クラッド層６３２は、エピタキシャル成長法によって形成される。
　次に、ｐ型電流通過層６５２および電流狭窄絶縁層６５３のベースとなるｐ型ベース層７２２が、ｐ型クラッド層６３２の上に形成される。ｐ型ベース層７２２は、ｐ型のＡｌσＧａ（１－σ）Ａｓを含む。Ａｌ組成σは、０．９以上１．０以下であってもよい。ｐ型ベース層７２２は、エピタキシャル成長法によって形成される。
　次に、ｐ型光反射層６３３が、ｐ型ベース層７２２の上に形成される。ｐ型光反射層６３３は、ｐ型高Ａｌ組成層６３５およびｐ型低Ａｌ組成層６３６を任意の周期で交互に積層させることにより形成される。
　ｐ型高Ａｌ組成層６３５は、ｐ型のＡｌζＧａ（１－ζ）Ａｓを含む。Ａｌ組成ζは、０．５以上０．９５以下であってもよい。ｐ型低Ａｌ組成層６３６は、ｐ型のＡｌηＧａ（１－η）Ａｓを含む。Ａｌ組成ηは、０．０５以上０．２５以下であってもよい。ｐ型高Ａｌ組成層６３５およびｐ型低Ａｌ組成層６３６は、エピタキシャル成長法によって形成される。
　次に、ｐ型コンタクト層６３４が、ｐ型光反射層６３３の上に形成される。ｐ型コンタクト層６３４は、ｐ型のＧａＡｓを含む。ｐ型コンタクト層６３４は、エピタキシャル成長法によって形成される。これにより、第１基板主面６２２側からこの順に積層されたｎ型半導体層６２４、活性層６２５およびｐ型半導体層６２６を含む半導体積層構造６２１が形成される。
　次に、図４９Ｄを参照して、所定パターンを有するマスク７２３が、半導体積層構造６２１の上に形成される。マスク７２３は、複数の開口７２４を有している。複数の開口７２４は、トレンチ６０７を形成すべき領域をそれぞれ露出させている。
　次に、半導体積層構造６２１の不要な部分が、マスク７２３を介するエッチング法によって除去される。半導体積層構造６２１の不要な部分は、ウエットエッチング法またはドライエッチング法によって除去されてもよい。この工程では、ｐ型コンタクト層６３４、ｐ型光反射層６３３、ｐ型ベース層７２２、ｐ型クラッド層６３２、活性層６２５、ｎ型クラッド層６２９およびｎ型光反射層６２８の不要な部分がそれぞれ除去される。
　これにより、複数のトレンチ６０７が半導体積層構造６２１に形成される。複数のトレンチ６０７は、ｐ型コンタクト層６３４、ｐ型光反射層６３３、ｐ型クラッド層６３２、活性層６２５およびｎ型クラッド層６２９を貫通し、ｎ型光反射層６２８の一部を露出させている。また、これにより、半導体積層構造６２１に複数のメサ構造６４１が形成される。その後、マスク７２３は除去される。
　ｎ型高Ａｌ組成層６３０は、ｎ型低Ａｌ組成層６３１のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｎ型低Ａｌ組成層６３１を残存させながら、ｎ型高Ａｌ組成層６３０を除去できる。また、エッチング液およびエッチング時間を適切に選択することにより、ｎ型高Ａｌ組成層６３０を残存させながら、ｎ型低Ａｌ組成層６３１を除去できる。
　また、ｎ型クラッド層６２９は、ｎ型高Ａｌ組成層６３０およびｎ型低Ａｌ組成層６３１のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｎ型高Ａｌ組成層６３０およびｎ型低Ａｌ組成層６３１を残存させながら、ｎ型クラッド層６２９を除去できる。
　また、ｐ型高Ａｌ組成層６３５は、ｐ型低Ａｌ組成層６３６のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｐ型低Ａｌ組成層６３６を残存させながら、ｐ型高Ａｌ組成層６３５を除去できる。また、エッチング液を適切に選択することにより、ｐ型高Ａｌ組成層６３５を残存させながら、ｐ型低Ａｌ組成層６３６を除去できる。
　また、ｐ型クラッド層６３２は、ｐ型高Ａｌ組成層６３５およびｐ型低Ａｌ組成層６３６のエッチング選択比とは異なるエッチング選択比を有している。したがって、エッチング液およびエッチング時間を適切に選択することにより、ｐ型高Ａｌ組成層６３５およびｐ型低Ａｌ組成層６３６を残存させながら、ｐ型クラッド層６３２を除去できる。
　したがって、この工程では、エッチング法の処理条件を調節することによって、メサ構造６４１の側壁６４７に凹凸構造６６１を形成できる。メサ構造６４１（トレンチ６０７）の形成工程の後、マスク７２３は除去される。
　次に、図４９Ｅを参照して、側壁絶縁層６８０が、トレンチ６０７に形成される。側壁絶縁層６８０は、半導体積層構造６２１に対する酸化処理法によって形成される。酸化処理法は、熱酸化処理法であってもよい。
　この工程では、ｐ型光反射層６３３においてトレンチ６０７から露出する部分が酸化される。また、ｐ型ベース層７２２においてトレンチ６０７から露出する部分が酸化される。また、ｐ型クラッド層６３２においてトレンチ６０７から露出する部分が酸化される。また、ｎ型クラッド層６２９においてトレンチ６０７から露出する部分が酸化される。また、ｎ型光反射層６２８においてトレンチ６０７から露出する部分が酸化される。これにより、凹凸構造６６１が、側壁絶縁層６８０によって区画される。
　比較的高いＡｌ組成ζを有するｐ型ベース層７２２では、メサ構造６４１の側壁６４７からメサ構造６４１の内方領域に向けて酸化が大きく進行する。これにより、ｐ型ベース層７２２の酸化部が電流狭窄絶縁層６５３として形成される。また、ｐ型ベース層７２２の非酸化部がｐ型電流通過層６５２として形成される。
　次に、図４９Ｆを参照して、絶縁層６０８が、半導体積層構造６２１の上に形成される。この工程では、窒化シリコン層からなる絶縁層６０８が形成される。絶縁層６０８は、窒化シリコン層に代えてまたはこれに加えて、酸化シリコン層を含んでいてもよい。絶縁層６０８は、ＣＶＤ法によって形成されてもよい。
　次に、図４９Ｇを参照して、所定パターンを有するマスク７２５が、半導体積層構造６２１の上に形成される。マスク７２５は、絶縁層６０８においてリセス部７０５を形成すべき領域をそれぞれ露出させる複数の開口７２６を有している。次に、絶縁層６０８の不要な部分が、マスク７２５を介するエッチング法（たとえばドライエッチング法）によって除去される。これにより、絶縁層６０８にリセス部７０５が形成される。その後、マスク７２５は除去される。
　次に、図４９Ｈを参照して、所定パターンを有するマスク７２７が、半導体積層構造６２１の上に形成される。マスク７２７は、絶縁層６０８においてコンタクト孔７０４を形成すべき領域をそれぞれ露出させる複数の開口７２８を有している。次に、絶縁層６０８の不要な部分が、マスク７２７を介するエッチング法（たとえばウエットエッチング法）によって除去される。これにより、コンタクト孔７０４が、絶縁層６０８に形成される。その後、マスク７２７は除去される。
　次に、図４９Ｉを参照して、第１主面電極層６０９が、半導体積層構造６２１の上に形成される。第１主面電極層６０９は、第１電極膜７１２および第２電極膜７１３を含む。第１電極膜７１２は、チタンを含んでいてもよい。第２電極膜７１３は、金を含んでいてもよい。第１電極膜７１２および第２電極膜７１３は、蒸着法またはスパッタ法によってそれぞれ形成されてもよい。
　次に、レリーフ開口７１１が、第１主面電極層６０９に形成される。レリーフ開口７１１は、第１主面電極層６０９においてメサ構造６４１の頂部６４５を被覆する部分を選択的に除去することによって形成される。第１主面電極層６０９の不要な部分は、マスク（図示せず）を介するエッチング法によって除去されてもよい。これにより、第１主面電極層６０９に、絶縁層６０８の頂部被覆部７０３を選択的に露出させるレリーフ開口７１１が形成される。
　次に、外部端子６１１が、第１主面電極層６０９の上に形成される。外部端子６１１は、金を含んでいてもよい。外部端子６１１は、めっき法によって形成されてもよい。また、第２主面電極層７１５が、第２基板主面６２３の上に形成される。第２主面電極層７１５は、第１電極膜７１６、第２電極膜７１７および第３電極膜７１８を含む。
　第１電極膜７１６は、金ゲルマニウム合金を含んでいてもよい。第２電極膜７１７は、ニッケルを含んでいてもよい。第３電極膜７１８は、金を含んでいてもよい。第１電極膜７１６、第２電極膜７１７および第３電極膜７１８は、蒸着法またはスパッタ法によってそれぞれ形成されてもよい。第２主面電極層７１５は、第１主面電極層６０９の形成工程に先立って形成されてもよい。以上を含む工程を経て、面発光レーザ装置６０１が製造される。
　本発明はさらに他の形態で実施することもできる。
　前述の第１～第９実施形態において、柱状のメサ構造４１が形成されてもよい。つまり、頂部４５の平面積および基部４６の平面積が等しく形成され、かつ、頂部４５および基部４６の間を法線方向Ｚに沿って延びる側壁４７を有するメサ構造４１が形成されてもよい。この場合、メサ構造４１は、三角柱形状、四角柱形状もしくは六角柱形状等の多角柱形状、または、円柱形状もしくは楕円柱形状に形成されていてもよい。
　前述の第１～第９実施形態において、図５０に示されるトレンチ７が形成されてもよい。図５０は、第１～第９実施形態に係るトレンチ７の第１変形例を示す断面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図５０を参照して、トレンチ７の底壁４４は、チップ本体２の第２主面４に向かう凸湾曲状に形成されていてもよい。トレンチ７の底壁４４は、ｎ型光反射層２８を露出させていてもよい。トレンチ７の底壁４４は、ｎ型高Ａｌ組成層３０およびｎ型低Ａｌ組成層３１を含む積層膜を露出させていてもよい。
　メサ構造４１の基部４６は、トレンチ７の内周壁４２（メサ構造４１の側壁４７）およびトレンチ７の底壁４４を接続する接続部によって形成される。トレンチ７の底壁４４の最深部は、メサ構造４１の基部４６よりも下方側に位置していてもよい。つまり、底壁４４の最深部は、基部４６に対して第２主面４側に形成されていてもよい。
　前述の第１～第９実施形態において、図５１に示されるトレンチ７が形成されてもよい。図５１は、第１～第９実施形態に係るトレンチ７の第２変形例を示す平面図である。以下では、面発光レーザ装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図５１を参照して、トレンチ７の内周壁４２の平面形状およびトレンチ７の外周壁４３の平面形状は、一致していなくてもよい。トレンチ７の内周壁４２が円形状に形成されている一方で、トレンチ７の外周壁４３が多角形状（たとえば六角形状）に形成されていてもよい。むろん、トレンチ７の内周壁４２が多角形状（たとえば六角形状）に形成されている一方で、トレンチ７の外周壁４３が円形状に形成されていてもよい。
　前述の第１０～第１８実施形態において、第１～第１３形態例に係る第１主面電極層３０９は、第１０～第１８実施形態にそれぞれ採用されてもよい。また、第１～第１３形態例に係る第１主面電極層３０９のうちの少なくとも２種を同時に含む第１主面電極層３０９が、第１０～第１８実施形態に採用されてもよい。また、第１～第１３形態例に係る第１主面電極層３０９の特徴のうちの少なくとも２つの特徴が組み合わされた形態を有する第１主面電極層３０９が、第１０～第１８実施形態に採用されてもよい。
　前述の第１０～第１８実施形態において、柱状のメサ構造３４１が形成されてもよい。つまり、頂部３４５の平面積および基部３４６の平面積が等しく形成され、かつ、頂部３４５および基部３４６の間を法線方向Ｚに沿って延びる側壁３４７を有するメサ構造３４１が形成されてもよい。この場合、メサ構造３４１は、三角柱形状、四角柱形状もしくは六角柱形状等の多角柱形状、または、円柱形状もしくは楕円柱形状に形成されていてもよい。
　前述の第１０～第１８実施形態において、図５２に示されるトレンチ３０７が形成されてもよい。図５２は、第１０～第１８実施形態に係るトレンチ３０７の第１変形例を示す断面図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図５２を参照して、トレンチ３０７の底壁３４４は、チップ本体３０２の第２主面３０４に向かう凸湾曲状に形成されていてもよい。トレンチ３０７の底壁３４４は、ｎ型光反射層３２８を露出させていてもよい。トレンチ３０７の底壁３４４は、ｎ型高Ａｌ組成層３３０およびｎ型低Ａｌ組成層３３１を含む積層膜を露出させていてもよい。
　メサ構造３４１の基部３４６は、トレンチ３０７の内周壁３４２（メサ構造３４１の側壁３４７）およびトレンチ３０７の底壁３４４を接続する接続部によって形成される。トレンチ３０７の底壁３４４の最深部は、メサ構造３４１の基部３４６よりも下方側に位置していてもよい。つまり、底壁３４４の最深部は、基部３４６に対して第２主面３０４側に形成されていてもよい。
　前述の第１０～第１８実施形態において、図５３に示されるトレンチ３０７が形成されてもよい。図５３は、第１０～第１８実施形態に係るトレンチ３０７の第２変形例を示す平面図である。以下では、面発光レーザ装置３０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図５３を参照して、トレンチ３０７の内周壁３４２の平面形状およびトレンチ３０７の外周壁３４３の平面形状は、一致していなくてもよい。トレンチ３０７の内周壁３４２が円形状に形成されている一方で、トレンチ３０７の外周壁３４３が多角形状（たとえば六角形状）に形成されていてもよい。むろん、トレンチ３０７の内周壁３４２が多角形状（たとえば六角形状）に形成されている一方で、トレンチ３０７の外周壁３４３が円形状に形成されていてもよい。
　前述の第１９実施形態において、柱状のメサ構造６４１が形成されてもよい。つまり、頂部６４５の平面積および基部６４６の平面積が等しく形成され、かつ、頂部６４５および基部６４６の間を法線方向Ｚに沿って延びる側壁６４７を有するメサ構造６４１が形成されてもよい。この場合、メサ構造６４１は、三角柱形状、四角柱形状もしくは六角柱形状等の多角柱形状、または、円柱形状もしくは楕円柱形状に形成されていてもよい。
　前述の第１９実施形態において、図５４に示されるトレンチ６０７が形成されてもよい。図５４は、第１９実施形態に係るトレンチ６０７の第１変形例を示す断面図である。以下では、面発光レーザ装置６０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図５４を参照して、トレンチ６０７の底壁６４４は、チップ本体６０２の第２主面６０４に向かう凸湾曲状に形成されていてもよい。トレンチ６０７の底壁６４４は、ｎ型光反射層６２８を露出させていてもよい。トレンチ６０７の底壁６４４は、ｎ型高Ａｌ組成層６３０およびｎ型低Ａｌ組成層６３１を含む積層膜を露出させていてもよい。
　メサ構造６４１の基部６４６は、トレンチ６０７の内周壁６４２（メサ構造６４１の側壁６４７）およびトレンチ６０７の底壁６４４を接続する接続部によって形成される。トレンチ６０７の底壁６４４の最深部は、メサ構造６４１の基部６４６よりも下方側に位置していてもよい。つまり、底壁６４４の最深部は、基部６４６に対して第２主面６０４側に形成されていてもよい。
　前述の第１９実施形態において、図５５に示されるトレンチ６０７が形成されてもよい。図５５は、第１９実施形態に係るトレンチ６０７の第２変形例を示す平面図である。以下では、面発光レーザ装置６０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
　図５５を参照して、トレンチ６０７の内周壁６４２の平面形状およびトレンチ６０７の外周壁６４３の平面形状は、一致していなくてもよい。トレンチ６０７の内周壁６４２が円形状に形成されている一方で、トレンチ６０７の外周壁６４３が多角形状（たとえば六角形状）に形成されていてもよい。むろん、トレンチ６０７の内周壁６４２が多角形状（たとえば六角形状）に形成されている一方で、トレンチ６０７の外周壁６４３が円形状に形成されていてもよい。
　前述の各実施形態において各半導体部分の導電型が反転された構造が採用されてもよい。つまり、ｐ型の部分がｎ型に形成され、ｎ型の部分がｐ型に形成されてもよい。
　この明細書は、第１～第９実施形態に示された特徴の如何なる組み合わせ形態をも制限しない。第１～第９実施形態は、それらの間で任意の態様および任意の形態において組み合わせられることができる。つまり、第１～第９実施形態に示された特徴が任意の態様および任意の形態で組み合わされた面発光レーザ装置が採用されてもよい。
　この明細書は、第１０～第１８実施形態に示された特徴の如何なる組み合わせ形態をも制限しない。第１０～第１８実施形態は、それらの間で任意の態様および任意の形態において組み合わせられることができる。つまり、第１０～第１８実施形態に示された特徴が任意の態様および任意の形態で組み合わされた面発光レーザ装置が採用されてもよい。
　この明細書および図面から抽出される特徴の例を以下に示す。
　特許文献（特開２００７－７３５８５号公報）に係る面発光レーザ装置では、複数の発光部を均等な行列状の配列で遍在させるという制限が課されている。このような構造では、半導体層の温度分布および複数の発光部の出力を調整できない。以下の［Ａ１］～［Ａ２３］は、半導体層の温度分布および複数の発光部の出力を調整できる面発光レーザ装置を提供する（図１～図１７等も併せて参照）。
　［Ａ１］主面を有する半導体層と、前記主面に形成された溝によってそれぞれ区画され、前記主面の法線方向に向けて光を放出する複数の発光部と、前記主面の中央部に偏在し、複数の前記発光部を露出させるように前記主面の上に形成された電極層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、主面の中央部に配列された複数の発光部で生じた熱を電極層に効率的に伝達させることができる。これにより、熱が集中しやすい半導体層の中央部の温度上昇を抑制できる。よって、半導体層の温度分布を調整できるから、複数の発光部の出力を調整できる。
　［Ａ２］前記電極層は、平面視において前記主面の周縁部を露出させ、前記主面の中央部を被覆している、Ａ１に記載の面発光レーザ装置。
　［Ａ３］前記主面の中央部に偏在し、複数の前記発光部を露出させるように前記主面の上に形成された複数の前記電極層を含む、Ａ１に記載の面発光レーザ装置。
　［Ａ４］複数の前記電極層は、前記主面の周縁部において疎に配列され、前記主面の中央部において密に配列されている、Ａ３に記載の面発光レーザ装置。
　［Ａ５］複数の前記電極層は、前記主面の周縁部における単位面積当たりの個数が前記主面の中央部における単位面積当たりの個数未満となるように配列されている、Ａ４に記載の面発光レーザ装置。
　［Ａ６］複数の前記電極層は、前記主面の周縁部における複数の前記電極層の占有密度が前記主面の中央部における複数の前記電極層の占有密度未満となるように配列されている、Ａ４に記載の面発光レーザ装置。
　［Ａ７］複数の前記電極層は、１つの前記発光部の周囲を複数の前記電極層で取り囲む態様で配列されている、Ａ３～Ａ６のいずれか一つに記載の面発光レーザ装置。
　［Ａ８］複数の前記電極層は、複数の前記発光部の間の領域に形成されている、Ａ３～Ａ７のいずれか一つに記載の面発光レーザ装置。
　［Ａ９］前記主面の上に形成され、複数の前記発光部を被覆する絶縁層と、前記絶縁層の上に形成され、複数の前記発光部に電気的に接続された主面電極層と、をさらに含み、前記電極層は、前記主面電極層の上に形成されている、Ａ１～Ａ８のいずれか一つに記載の面発光レーザ装置。
　［Ａ１０］前記電極層は、前記主面電極層の厚さを超える厚さを有している、Ａ９に記載の面発光レーザ装置。
　［Ａ１１］複数の前記発光部は、平面視において前記主面の周縁部に偏在するように配列されている、Ａ１～Ａ１０のいずれか一つに記載の面発光レーザ装置。
　［Ａ１２］複数の前記発光部は、平面視において千鳥状、行列状または放射状に配列されている、Ａ１～Ａ１１のいずれか一つに記載の面発光レーザ装置。
　［Ａ１３］複数の前記発光部は、平面視において三角形状、四角形状、六角形状、円形状または楕円形状に形成されている、Ａ１～Ａ１２のいずれか一つに記載の面発光レーザ装置。
　［Ａ１４］主面を有する半導体層と、前記主面に形成された溝によって第１サイズに区画され、前記主面の法線方向に向けて光を放出する第１発光部と、前記主面に形成された溝によって前記第１サイズ未満の第２サイズに区画され、前記主面の法線方向に向けて光を放出する第２発光部と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、第１発光部の発熱量よりも小さい発熱量を有する第２発光部によって半導体層の温度分布を調整できる。よって、複数の発光部の出力を調整できる。
　［Ａ１５］複数の前記第１発光部を含む、Ａ１４に記載の面発光レーザ装置。
　［Ａ１６］複数の前記第２発光部を含む、Ａ１４またはＡ１５に記載の面発光レーザ装置。
　［Ａ１７］平面視において前記主面の中央部に偏在する複数の前記第１発光部を含む、Ａ１４～Ａ１６のいずれか一つに記載の面発光レーザ装置。
　［Ａ１８］平面視において前記主面の中央部に偏在する複数の前記第２発光部を含む、Ａ１４～Ａ１７のいずれか一つに記載の面発光レーザ装置。
　［Ａ１９］複数の前記第１発光部、および、前記第１発光部の個数未満の前記第２発光部を含む、Ａ１４～Ａ１８のいずれか一つに記載の面発光レーザ装置。
　［Ａ２０］平面視において千鳥状、行列状または放射状に配列された複数の前記第１発光部を含む、Ａ１４～Ａ１９のいずれか一つに記載の面発光レーザ装置。
　［Ａ２１］平面視において千鳥状、行列状または放射状に配列された複数の前記第２発光部を含む、Ａ１４～Ａ２０のいずれか一つに記載の面発光レーザ装置。
　［Ａ２２］平面視において三角形状、四角形状、六角形状、円形状または楕円形状に形成された前記第１発光部を含む、Ａ１４～Ａ２１のいずれか一つに記載の面発光レーザ装置。
　［Ａ２３］平面視において三角形状、四角形状、六角形状、円形状または楕円形状に形成された前記第２発光部を含む、Ａ１４～Ａ２２のいずれか一つに記載の面発光レーザ装置。
　特許文献（特開２００７－７３５８５号公報）に係る面発光レーザ装置は、応力に起因する発光部の劣化の問題を有している。発光部に対する応力としては、半導体層に加えられた外力に起因する応力や、発光部を被覆する電極層の伸縮に起因する応力等を例示できる。以下の［Ｂ１］～［Ｂ２０］および［Ｃ１］～［Ｃ３３］は、応力に起因する発光部の劣化を抑制できる面発光レーザ装置を提供する（図１８～図４０等も併せて参照）。
　［Ｂ１］主面を有する半導体層と、前記主面に形成された溝によって区画され、前記主面の法線方向に向けて光を放出する発光部と、前記溝内で前記発光部を被覆し、前記発光部に電気的に接続された内側電極層と、前記溝外で前記主面を被覆し、前記内側電極層に電気的に接続され、前記内側電極層の厚さを超える厚さを有する外側電極層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、半導体層の主面側に外力が加えられた場合、当該外力を外側電極層によって受け止めることができる。これにより、発光部に対する応力を緩和できる。一方、内側電極層は比較的小さい厚さを有しているので、内側電極層から発光部に加えられる応力を緩和できる。その結果、応力に起因する発光部の劣化を抑制できる。
　［Ｂ２］前記外側電極層は、前記内側電極層の厚さを超える厚さを有する厚膜部、および、前記厚膜部の厚さ未満の厚さを有する薄膜部を有している、Ｂ１に記載の面発光レーザ装置。
　［Ｂ３］前記薄膜部は、前記厚膜部の面積以下の面積を有している、Ｂ２に記載の面発光レーザ装置。
　［Ｂ４］前記外側電極層は、前記内側電極層の厚さを超える厚さを有する複数の厚膜部、および、各前記厚膜部の厚さ未満の厚さを有する薄膜部を有している、Ｂ１に記載の面発光レーザ装置。
　［Ｂ５］複数の前記厚膜部は、前記発光部を取り囲むように前記発光部の周囲に間隔を空けて形成されている、Ｂ４に記載の面発光レーザ装置。
　［Ｂ６］前記薄膜部は、各前記厚膜部の面積以下の面積を有している、Ｂ４またはＢ５に記載の面発光レーザ装置。
　［Ｂ７］前記内側電極層は、前記溝の内壁の一部を露出させている、Ｂ１～Ｂ６のいずれか一つに記載の面発光レーザ装置。
　［Ｂ８］前記内側電極層は、前記溝の露出部の面積以下の面積を有している、Ｂ７に記載の面発光レーザ装置。
　［Ｂ９］前記主面の上に形成され、前記発光部を選択的に被覆する絶縁層をさらに含み、前記内側電極層は、前記絶縁層の上に形成されており、前記外側電極層は、前記絶縁層の上に形成されている、Ｂ１～Ｂ８のいずれか一つに記載の面発光レーザ装置。
　［Ｂ１０］前記半導体層は、第１導電型の第１半導体層、前記第１半導体層の上に形成された活性層、および、前記活性層の上に形成された第２導電型の第２半導体層を有し、前記発光部は、前記第２半導体層および前記活性層を貫通するように前記主面に形成された前記溝によって区画されている、Ｂ１～Ｂ９のいずれか一つに記載の面発光レーザ装置。
　［Ｂ１１］主面を有する半導体層と、前記主面に形成された溝によって区画され、前記主面の法線方向に向けて光を放出する発光部と、前記溝外で前記主面を被覆する外側電極層と、前記溝の内壁の一部を露出させるように前記溝内で前記発光部を被覆し、前記発光部および前記外側電極層に電気的に接続された内側電極層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、内側電極層から発光部に加えられる応力を緩和できる。よって、応力に起因する発光部の劣化を抑制できる。
　［Ｂ１２］前記内側電極層は、前記溝の露出部の面積以下の面積を有している、Ｂ１１に記載の面発光レーザ装置。
　［Ｂ１３］前記内側電極層は、直線状に延びている、Ｂ１１またはＢ１２に記載の面発光レーザ装置。
　［Ｂ１４］前記内側電極層は、前記外側電極層に接続された一端部、および、前記発光部に接続された他端部を有している、Ｂ１１～Ｂ１３のいずれか一つに記載の面発光レーザ装置。
　［Ｂ１５］前記外側電極層の上に形成された外部端子をさらに含む、Ｂ１１～Ｂ１４のいずれか一つに記載の面発光レーザ装置。
　［Ｂ１６］前記外部端子は、前記主面の周縁部に配置されており、前記内側電極層は、前記発光部から前記主面の周縁部のうち前記外部端子に沿う周縁部に向けて延びている、Ｂ１５に記載の面発光レーザ装置。
　［Ｂ１７］前記外部端子は、前記主面の角部に配置されており、前記内側電極層は、前記発光部から前記主面の角部を形成する２つの周縁部のうちのいずれか一方に向けて延びている、Ｂ１５に記載の面発光レーザ装置。
　［Ｂ１８］前記内側電極層は、前記発光部から前記外部端子に向けて延びている、Ｂ１５に記載の面発光レーザ装置。
　［Ｂ１９］前記主面の上に形成され、前記発光部を選択的に被覆する絶縁層をさらに含み、前記外側電極層は、前記絶縁層の上に形成されており、前記内側電極層は、前記絶縁層の上に形成されている、Ｂ１１～Ｂ１８のいずれか一つに記載の面発光レーザ装置。
　［Ｂ２０］前記半導体層は、第１導電型の第１半導体層、前記第１半導体層の上に形成された活性層、および、前記活性層の上に形成された第２導電型の第２半導体層を有し、前記溝は、前記第２半導体層および前記活性層を貫通するように前記主面に形成されている、Ｂ１１～Ｂ１９のいずれか一つに記載の面発光レーザ装置。
　［Ｃ１］主面を有する半導体層と、前記主面に形成された溝によってそれぞれ区画され、前記主面の法線方向に向けて光を放出する複数の発光部と、対応する前記溝内において対応する前記発光部にそれぞれ電気的に接続された複数の内側電極層と、前記溝外で前記主面を被覆し、各前記内側電極層に電気的に接続され、各前記内側電極層の厚さを超える厚さを有する外側電極層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、半導体層の主面側に外力が加えられた場合、当該外力を外側電極層によって受け止めることができる。これにより、複数の発光部に対する応力を緩和できる。一方、複数の内側電極層は比較的小さい厚さを有しているので、複数の内側電極層から複数の発光部に加えられる応力を緩和できる。その結果、応力に起因する複数の発光部の劣化を抑制できる。
　［Ｃ２］前記外側電極層は、各前記内側電極層の厚さを超える厚さを有する厚膜部、および、前記厚膜部の厚さ未満の厚さを有する薄膜部を有している、Ｃ１に記載の面発光レーザ装置。
　［Ｃ３］前記薄膜部は、前記厚膜部の面積以下の面積を有している、Ｃ２に記載の面発光レーザ装置。
　［Ｃ４］前記外側電極層は、各前記内側電極層の厚さを超える厚さを有する複数の厚膜部、および、各前記厚膜部の厚さ未満の厚さを有する薄膜部を有している、Ｃ１に記載の面発光レーザ装置。
　［Ｃ５］複数の前記厚膜部は、各前記発光部を取り囲むように各前記発光部の周囲に間隔を空けて形成されている、Ｃ４に記載の面発光レーザ装置。
　［Ｃ６］前記薄膜部は、各前記厚膜部の面積以下の面積を有している、Ｃ４またはＣ５に記載の面発光レーザ装置。
　［Ｃ７］２つ、３つ、４つ、５つまたは６つの前記厚膜部が、各前記発光部の周囲の領域に形成されている、Ｃ４～Ｃ６のいずれか一つに記載の面発光レーザ装置。
　［Ｃ８］各前記厚膜部は、平面視において三角形状、四角形状、五角形状、六角形状、円形状または楕円形状に形成されている、Ｃ４～Ｃ７のいずれか一つに記載の面発光レーザ装置。
　［Ｃ９］各前記厚膜部は、平面視において外側に向かう凸湾曲状の周縁部、または、平面視において内側に向かう凹湾曲状の周縁部を有している、Ｃ４～Ｃ８のいずれか一つに記載の面発光レーザ装置。
　［Ｃ１０］各前記内側電極層は、各前記溝の内壁の一部を露出させている、Ｃ１～Ｃ９のいずれか一つに記載の面発光レーザ装置。
　［Ｃ１１］各前記内側電極層は、各前記溝の露出部の面積以下の面積を有している、Ｃ１０に記載の面発光レーザ装置。
　［Ｃ１２］前記主面の上に形成され、前記発光部を選択的に被覆する絶縁層をさらに含み、各前記内側電極層は、前記絶縁層の上に形成されており、前記外側電極層は、前記絶縁層の上に形成されている、Ｃ１～Ｃ１１のいずれか一つに記載の面発光レーザ装置。
　［Ｃ１３］前記半導体層は、第１導電型の第１半導体層、前記第１半導体層の上に形成された活性層、および、前記活性層の上に形成された第２導電型の第２半導体層を有し、前記溝は、前記第２半導体層および前記活性層を貫通するように前記主面に形成されている、Ｃ１～Ｃ１２のいずれか一つに記載の面発光レーザ装置。
　［Ｃ１４］各前記発光部は、平面視において三角形状、四角形状、六角形状、円形状または楕円形状に形成されている、Ｃ１～Ｃ１３のいずれか一つに記載の面発光レーザ装置。
　［Ｃ１５］複数の前記発光部は、平面視において千鳥状、行列状または放射状に配列されている、Ｃ１～Ｃ１４のいずれか一つに記載の面発光レーザ装置。
　［Ｃ１６］各前記発光部は、頂部、基部、ならびに、前記頂部および前記基部を接続し、前記頂部から前記基部に向けて下り傾斜した側部を含む、Ｃ１～Ｃ１５のいずれか一つに記載の面発光レーザ装置。
　［Ｃ１７］前記溝の外周壁は、平面視において三角形状、四角形状、六角形状、円形状または楕円形状に形成されている、Ｃ１～Ｃ１６のいずれか一つに記載の面発光レーザ装置。
　［Ｃ１８］主面を有する半導体層と、前記主面に形成された溝によってそれぞれ区画され、前記主面の法線方向に向けて光を放出する複数の発光部と、前記溝外で前記主面を被覆する外側電極層と、前記溝の内壁の一部を露出させるように対応する前記溝内にそれぞれ形成され、対応する前記発光部および前記外側電極層にそれぞれ電気的に接続された複数の内側電極層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、複数の内側電極層から複数の発光部に加えられる応力を緩和できる。その結果、応力に起因する複数の発光部の劣化を抑制できる。
　［Ｃ１９］各前記内側電極層は、各前記溝の露出部の面積以下の面積を有している、Ｃ１８に記載の面発光レーザ装置。
　［Ｃ２０］各前記内側電極層は、各前記溝の露出部の面積の２分の１以下の面積を有している、Ｃ１８またはＣ１９に記載の面発光レーザ装置。
　［Ｃ２１］各前記内側電極層は、直線状に延びている、Ｃ１８～Ｃ２０のいずれか一つに記載の面発光レーザ装置。
　［Ｃ２２］各前記内側電極層は、前記外側電極層に接続された一端部、および、前記発光部に接続された他端部を有している、Ｃ１８～Ｃ２１いずれか一つに記載の面発光レーザ装置。
　［Ｃ２３］複数の前記内側電極層は、共通の方向に延びている、Ｃ１８～Ｃ２２のいずれか一つに記載の面発光レーザ装置。
　［Ｃ２４］前記外側電極層の上に形成された外部端子をさらに含む、Ｃ１８～Ｃ２３のいずれか一つに記載の面発光レーザ装置。
　［Ｃ２５］前記外部端子は、前記主面の周縁部に配置されており、各前記内側電極層は、各前記発光部から前記外部端子が配置された前記周縁部に向けて延びている、Ｃ２４に記載の面発光レーザ装置。
　［Ｃ２６］前記外部端子は、前記半導体層の角部に配置されており、各前記内側電極層は、前記発光部から前記主面の角部を形成する２つの周縁部のうちのいずれか一方に向けて延びている、Ｃ２４に記載の面発光レーザ装置。
　［Ｃ２７］各前記内側電極層は、各前記発光部から前記外部端子に向けて延びている、Ｃ２４に記載の面発光レーザ装置。
　［Ｃ２８］前記主面の上に形成され、前記発光部を選択的に被覆する絶縁層をさらに含み、前記外側電極層は、前記絶縁層の上に形成されており、各前記内側電極層は、前記絶縁層の上に形成されている、Ｃ１８～Ｃ２７のいずれか一つに記載の面発光レーザ装置。
　［Ｃ２９］前記半導体層は、第１導電型の第１半導体層、前記第１半導体層の上に形成された活性層、および、前記活性層の上に形成された第２導電型の第２半導体層を有し、前記溝は、前記第２半導体層および前記活性層を貫通するように前記主面に形成されている、Ｃ１８～Ｃ２８のいずれか一つに記載の面発光レーザ装置。
　［Ｃ３０］各前記発光部は、平面視において三角形状、四角形状、六角形状、円形状または楕円形状に形成されている、Ｃ１８～ＣＣ２９のいずれか一つに記載の面発光レーザ装置。
　［Ｃ３１］複数の前記発光部は、平面視において千鳥状、行列状または放射状に配列されている、Ｃ１８～Ｃ３０のいずれか一つに記載の面発光レーザ装置。
　［Ｃ３２］各前記発光部は、頂部、基部、ならびに、前記頂部および前記基部を接続し、前記頂部から前記基部に向けて下り傾斜した側部を含む、Ｃ１８～Ｃ３１のいずれか一つに記載の面発光レーザ装置。
　［Ｃ３３］前記溝の外周壁は、平面視において三角形状、四角形状、六角形状、円形状または楕円形状に形成されている、Ｃ１８～Ｃ３２のいずれか一つに記載の面発光レーザ装置。
　特許文献（特開２００７－７３５８５号公報）に係る面発光レーザ装置は、メサ構造を有し、メサ構造の頂部の法線方向に光を放出する半導体発光層と、メサ構造の側壁を被覆する絶縁層と、を含む。以下の［Ｄ１］～［Ｄ２１］および［Ｅ１］～［Ｅ２５］は、絶縁層によって半導体発光層を適切に保護できる面発光レーザ装置を提供する（図４１～図４９等も併せて参照）。
　［Ｄ１］頂部、基部、ならびに、前記頂部および前記基部を接続し、凹凸（unevenness）を有する側壁を含むメサ構造を有し、前記頂部の法線方向に光を放出する半導体発光層と、前記凹凸を埋めて前記半導体発光層の前記側壁を被覆する絶縁層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、メサ構造の側壁に対する絶縁層の密着力を高めることができる。これにより、メサ構造の側壁を起点とする絶縁層の剥離を抑制できるから、絶縁層によって半導体発光層を適切に保護できる。
　［Ｄ２］前記凹凸は、前記法線方向の直交方向に向けて突出した複数の突出部、および、複数の前記突出部に対して前記半導体発光層の内方に向けて窪んだ複数のリセス部を含む、Ｄ１に記載の面発光レーザ装置。
　［Ｄ３］前記凹凸は、前記法線方向に隣り合う２つの前記突出部の間の領域に区画された前記リセス部を含む、Ｄ２に記載の面発光レーザ装置。
　［Ｄ４］前記凹凸は、複数の前記突出部および複数の前記リセス部が交互に形成された領域を含む、Ｄ２またはＤ３に記載の面発光レーザ装置。
　［Ｄ５］前記半導体発光層は、前記基部側から前記頂部側に向けてこの順に積層された第１導電型の第１半導体層、活性層、および、第２導電型の第２半導体層を含む、Ｄ１～Ｄ４のいずれか一つに記載の面発光レーザ装置。
　［Ｄ６］前記半導体発光層の前記側壁から露出する前記第２半導体層の表面積は、前記半導体発光層の前記側壁から露出する前記第１半導体層の表面積以上である、Ｄ５に記載の面発光レーザ装置。
　［Ｄ７］前記凹凸は、前記半導体発光層の前記基部側において前記第１半導体層に形成された基部側領域、および、前記半導体発光層の前記頂部側において前記第２半導体層に形成された頂部側領域を含む、Ｄ５またはＤ６に記載の面発光レーザ装置。
　［Ｄ８］前記頂部側領域の表面積は、前記基部側領域の表面積以上である、Ｄ７に記載の面発光レーザ装置。
　［Ｄ９］前記側壁の表層部に形成され、前記半導体発光層の前記側壁の露出部において前記凹凸を区画する絶縁体をさらに含み、前記絶縁層は、前記凹凸を埋めて前記絶縁体を被覆している、Ｄ１～Ｄ８のいずれか一つに記載の面発光レーザ装置。
　［Ｄ１０］前記絶縁体は、前記凹凸の凸を形成する第１部分、および、前記凹凸の凹を形成し、前記頂部の接線方向に関して前記第１部分の長さ以下の長さを有する第２部分を含む、Ｄ９に記載の面発光レーザ装置。
　［Ｄ１１］前記絶縁体は、酸化物を含む、Ｄ９またはＤ１０に記載の面発光レーザ装置。
　［Ｄ１２］前記半導体発光層は、アルミニウム組成を有する化合物半導体を含み、前記絶縁体は、アルミニウム酸化物を含む、Ｄ９～Ｄ１１のいずれか一つに記載の面発光レーザ装置。
　［Ｄ１３］前記半導体発光層は、第１アルミニウム組成を有する第１層、および、前記第１アルミニウム組成未満の第２アルミニウム組成を有する第２層が交互に積層され、前記凹凸の一部を区画する積層部を含む、Ｄ１～Ｄ４のいずれか一つに記載の面発光レーザ装置。
　［Ｄ１４］前記第１層は、前記側壁の露出部において前記凹凸の一部を区画する第１アルミニウム酸化物層を含み、前記第２層は、前記側壁の露出部において前記凹凸の一部を区画する第２アルミニウム酸化物層を含み、前記絶縁層は、前記凹凸を埋めて前記第１アルミニウム酸化物層および前記第２アルミニウム酸化物層を被覆している、Ｄ１３に記載の面発光レーザ装置。
　［Ｄ１５］前記第２アルミニウム酸化物層は、前記頂部の接線方向に関して前記第１アルミニウム酸化物層の長さ以下の長さを有している、Ｄ１４に記載の面発光レーザ装置。
　［Ｄ１６］前記半導体発光層内において前記側壁が前記頂部との間で成す角度は、９０°以上１７０°以下である、Ｄ１～Ｄ１５のいずれか一つに記載の面発光レーザ装置。
　［Ｄ１７］凹凸を有する内周壁、前記内周壁を取り囲む外周壁、ならびに、前記内周壁および前記外周壁を接続する底壁を含む溝によって頂部を有する台地状に区画され、前記頂部の法線方向に光を放出する半導体発光層を含む半導体層と、前記凹凸を埋めて前記内周壁を被覆する絶縁層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、溝の内周壁に対する絶縁層の密着力を高めることができる。これにより、溝の内周壁を起点とする絶縁層の剥離を抑制できるから、絶縁層によって半導体発光層を適切に保護できる。
　［Ｄ１８］前記外周壁は、凹凸を有し、前記絶縁層は、前記凹凸を埋めて前記外周壁を被覆している、Ｄ１７に記載の面発光レーザ装置。
　［Ｄ１９］内周壁、凹凸を有し、前記内周壁を取り囲む外周壁、ならびに、前記内周壁および前記外周壁を接続する底壁を含む溝によって頂部を有する台地状に区画され、前記頂部の法線方向に光を放出する半導体発光層を含む半導体層と、前記凹凸を埋めて前記外周壁を被覆する絶縁層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、溝の外周壁に対する絶縁層の密着力を高めることができる。これにより、溝の外周壁を起点とする絶縁層の剥離を抑制できるから、絶縁層によって半導体発光層を適切に保護できる。
　［Ｄ２０］前記底壁は、前記頂部の接線方向に沿って延びている、Ｄ１７～Ｄ１９のいずれか一つに記載の面発光レーザ装置。
　［Ｄ２１］前記底壁は、前記半導体層の厚さ方向に向かって窪んだ湾曲状に形成されている、Ｄ１７～Ｄ１９のいずれか一つに記載の面発光レーザ装置。
　［Ｅ１］頂部、基部、ならびに、前記頂部および前記基部を接続し、凹凸を有する側壁を含むメサ構造と、前記メサ構造内で前記基部を形成する第１導電型の第１半導体層と、前記メサ構造内で前記頂部を形成する第２導電型の第２半導体層と、前記メサ構造内で前記第１半導体層および前記第２半導体層の間に介在する活性層と、前記凹凸を埋めて前記メサ構造の前記側壁を被覆する絶縁層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、メサ構造の側壁に対する絶縁層の密着力を高めることができる。これにより、メサ構造の側壁を起点とする絶縁層の剥離を抑制できるから、メサ構造を適切に保護できる。
　［Ｅ２］前記凹凸は、前記頂部の接線方向に向けて突出した複数の突出部、および、複数の前記突出部に対して前記メサ構造の内方に向けて窪んだ複数のリセス部を含む、Ｅ１に記載の面発光レーザ装置。
　［Ｅ３］前記凹凸は、前記頂部の法線方向に隣り合う２つの前記突出部の間の領域に区画された前記リセス部を含む、Ｅ２に記載の面発光レーザ装置。
　［Ｅ４］前記凹凸は、複数の前記突出部および複数の前記リセス部が交互に形成された領域を含む、Ｅ２またはＥ３に記載の面発光レーザ装置。
　［Ｅ５］前記側壁から露出する前記第２半導体層の表面積は、前記側壁から露出する前記第１半導体層の表面積以上である、Ｅ１～Ｅ４のいずれか一つに記載の面発光レーザ装置。
　［Ｅ６］前記凹凸は、前記基部側において前記第１半導体層に形成された基部側領域、および、前記頂部側において前記第２半導体層に形成された頂部側領域を含む、Ｅ１～Ｅ５のいずれか一つに記載の面発光レーザ装置。
　［Ｅ７］前記頂部側領域の表面積は、前記基部側領域の表面積以上である、Ｅ６に記載の面発光レーザ装置。
　［Ｅ８］前記側壁の表層部に形成され、前記側壁の露出部において前記凹凸を区画する絶縁体をさらに含み、前記絶縁層は、前記凹凸を埋めて前記絶縁体を被覆している、Ｅ１～Ｅ７のいずれか一つに記載の面発光レーザ装置。
　［Ｅ９］前記絶縁体は、前記凹凸の凸を形成する第１部分、および、前記凹凸の凹を形成し、前記頂部の接線方向に関して前記絶縁体の前記第１部分の長さ以下の長さを有する第２部分を含む、Ｅ８に記載の面発光レーザ装置。
　［Ｅ１０］前記絶縁体は、酸化物を含む、Ｅ８またはＥ９に記載の面発光レーザ装置。
　［Ｅ１１］前記絶縁体は、アルミニウム酸化物を含む、Ｅ８～Ｅ１０のいずれか一つに記載の面発光レーザ装置。
　［Ｅ１２］前記第１半導体層は、第１導電型の第１光反射層を含み、前記第２半導体層は、第２導電型の第２光反射層を含む、Ｅ１～Ｅ１１のいずれか一つに記載の面発光レーザ装置。
　［Ｅ１３］前記第２光反射層は、前記側壁から露出し、前記凹凸の一部を区画している、Ｅ１２に記載の面発光レーザ装置。
　［Ｅ１４］前記第２光反射層は、第１アルミニウム組成を有する第１層、および、前記第１アルミニウム組成未満の第２アルミニウム組成を有する第２層が交互に積層された積層構造を有している、Ｅ１２またはＥ１３に記載の面発光レーザ装置。
　［Ｅ１５］前記第１層は、前記側壁の露出部において前記凹凸の一部を区画する第１アルミニウム酸化物層を含み、前記第２層は、前記側壁の露出部において前記凹凸の一部を区画する第２アルミニウム酸化物層を含み、前記絶縁層は、前記凹凸を埋めて前記第１アルミニウム酸化物層および前記第２アルミニウム酸化物層を被覆している、Ｅ１４に記載の面発光レーザ装置。
　［Ｅ１６］前記第２アルミニウム酸化物層は、前記頂部の接線方向に関して前記第１アルミニウム酸化物層の長さ以下の長さを有している、Ｅ１５に記載の面発光レーザ装置。
　［Ｅ１７］前記メサ構造内において前記側壁が前記頂部との間で成す角度は、９０°以上１７０°以下である、Ｅ１～Ｅ１６のいずれか一つに記載の面発光レーザ装置。
　［Ｅ１８］前記メサ構造内で前記頂部および前記活性層の間に介在する電流狭窄絶縁層をさらに含む、Ｅ１～Ｅ１７のいずれか一つに記載の面発光レーザ装置。
　［Ｅ１９］前記電流狭窄絶縁層は、前記凹凸の一部を区画している、Ｅ１８に記載の面発光レーザ装置。
　［Ｅ２０］前記電流狭窄絶縁層は、アルミニウム酸化物を含む、Ｅ１８またはＥ１９に記載の面発光レーザ装置。
　［Ｅ２０］第１導電型の第１光反射層、前記第１光反射層の上に形成された活性層、および、前記活性層の上に形成された第２導電型の第２光反射層を含み、主面を有する半導体層と、凹凸を有する内周壁、前記内周壁を取り囲む外周壁、ならびに、前記内周壁および前記外周壁を接続する底壁を含み、前記第２光反射層および前記活性層を貫通するように前記主面に形成された溝と、前記溝の前記内周壁によって区画されたメサ構造を有する半導体発光層と、前記凹凸を埋めて前記溝の前記内周壁を被覆する絶縁層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、溝の内周壁に対する絶縁層の密着力を高めることができる。これにより、溝の内周壁を起点とする絶縁層の剥離を抑制できるから、メサ構造を適切に保護できる。
　［Ｅ２１］前記外周壁は、凹凸を有し、前記絶縁層は、前記凹凸を埋めて前記外周壁を被覆している、Ｅ２０に記載の面発光レーザ装置。
　［Ｅ２２］第１導電型の第１光反射層、前記第１光反射層の上に形成された活性層、および、前記活性層の上に形成された第２導電型の第２光反射層を含み、主面を有する半導体層と、内周壁、凹凸を有し、前記内周壁を取り囲む外周壁、ならびに、前記内周壁および前記外周壁を接続する底壁を含み、前記第２光反射層および前記活性層を貫通するように前記主面に形成された溝と、前記溝の前記内周壁によって区画されたメサ構造を有する半導体発光層と、前記凹凸を埋めて前記外周壁を被覆する絶縁層と、を含む、面発光レーザ装置。
　この面発光レーザ装置によれば、溝の外周壁に対する絶縁層の密着力を高めることができる。これにより、溝の外周壁を起点とする絶縁層の剥離を抑制できるから、メサ構造を適切に保護できる。
　［Ｅ２３］複数の前記メサ構造を含む、Ｅ２０～Ｅ２２のいずれか一つに記載の面発光レーザ装置。
　［Ｅ２４］前記底壁は、前記主面に対して平行に延びている、Ｅ２０～Ｅ２３のいずれか一つに記載の面発光レーザ装置。
　［Ｅ２５］前記底壁は、前記底壁は、前記半導体層の厚さ方向に向かって窪んだ湾曲状に形成されている、Ｅ２０～Ｅ２３のいずれか一つに記載の面発光レーザ装置。
　この出願は、２０１８年８月２日に日本国特許庁に提出された特願２０１８－１４６１１３号、２０１８年８月２日に日本国特許庁に提出された特願２０１８－１４６１１４号、および、２０１８年８月２日に日本国特許庁に提出された特願２０１８－１４６１１６号に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。
　本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
１　　　面発光レーザ装置
３　　　第１主面
６　　　発光部
７　　　トレンチ
８　　　絶縁層
９　　　第１主面電極層
１１　　外部端子
２１　　半導体積層構造
４１　　メサ構造
１３１　面発光レーザ装置
１４１　面発光レーザ装置
１５１　面発光レーザ装置
１６１　面発光レーザ装置
１７１　面発光レーザ装置
１７２　電極層
１８１　面発光レーザ装置
１８２　電極層
１８６　第１電極層
１８７　第２電極層
１９１　面発光レーザ装置
１９２　電極層
１９７　第１電極層
１９８　第２電極層
２０１　面発光レーザ装置

Claims (20)

  1. 　主面を有する半導体層と、
    　前記主面に形成された溝によってそれぞれ区画され、平面視において前記主面の周縁部に偏在するように配列され、前記主面の法線方向に向けて光を放出する複数の発光部と、を含む、面発光レーザ装置。
  2. 　複数の前記発光部は、前記主面の周縁部において密に配列され、前記主面の中央部において疎に配列されている、請求項１に記載の面発光レーザ装置。
  3. 　複数の前記発光部は、前記主面の周縁部における単位面積当たりの個数が前記主面の中央部における単位面積当たりの個数を超えるように配列されている、請求項１または２に記載の面発光レーザ装置。
  4. 　複数の前記発光部は、前記主面の周縁部に位置する複数の前記発光部の間の距離が前記主面の中央部に位置する複数の前記発光部の間の距離未満となるように配列されている、請求項１～３のいずれか一項に記載の面発光レーザ装置。
  5. 　複数の前記発光部は、複数の前記発光部の間の距離が前記主面の中央部から前記主面の周縁部に向けて漸減する態様で配列されている、請求項１～４のいずれか一項に記載の面発光レーザ装置。
  6. 　複数の前記発光部は、平面視において千鳥状、行列状または放射状に配列されている、請求項１～５のいずれか一項に記載の面発光レーザ装置。
  7. 　複数の前記発光部は、平面視において三角形状、四角形状、六角形状、円形状または楕円形状に形成されている、請求項１～６のいずれか一項に記載の面発光レーザ装置。
  8. 　前記主面の上に形成され、複数の前記発光部を被覆する絶縁層と、
    　前記絶縁層の上に形成され、複数の前記発光部に電気的に接続された主面電極層と、をさらに含む、請求項１～７のいずれか一項に記載の面発光レーザ装置。
  9. 　前記主面電極層の上において複数の前記発光部の間の領域に形成され、前記主面電極層の厚さを超える厚さを有する電極層をさらに含む、請求項８に記載の面発光レーザ装置。
  10. 　主面を有する半導体層と、
    　前記主面の上に形成され、前記半導体層の熱伝導率を超える熱伝導率を有する外部端子と、
    　前記主面に形成された溝によってそれぞれ区画され、平面視において前記外部端子の周囲に偏在するように配列され、前記主面の法線方向に向けて光を放出する複数の発光部と、を含む、面発光レーザ装置。
  11. 　複数の前記発光部は、平面視において前記外部端子の周囲および前記主面の周縁部に偏在している、請求項１０に記載の面発光レーザ装置。
  12. 　前記外部端子は、平面視において前記主面の周縁部の上に形成されており、
    　複数の前記発光部は、平面視において前記主面の周縁部において前記外部端子の周囲に偏在している、請求項１０または１１に記載の面発光レーザ装置。
  13. 　複数の前記発光部は、前記主面の周縁部において密に配列され、前記主面の中央部において疎に配列されている、請求項１０～１２のいずれか一項に記載の面発光レーザ装置。
  14. 　複数の前記発光部は、前記外部端子の周囲における単位面積当たりの個数が前記主面の中央部における単位面積当たりの個数を超えるように配列されている、請求項１０～１３のいずれか一項に記載の面発光レーザ装置。
  15. 　複数の前記発光部は、前記外部端子の周囲に位置する複数の前記発光部の間の距離が前記外部端子の周囲外の領域に位置する複数の前記発光部の間の距離未満となるように配列されている、請求項１０～１４のいずれか一項に記載の面発光レーザ装置。
  16. 　複数の前記発光部は、平面視において千鳥状、行列状または放射状に配列されている、請求項１０～１５のいずれか一項に記載の面発光レーザ装置。
  17. 　複数の前記発光部は、平面視において三角形状、四角形状、六角形状、円形状または楕円形状に形成されている、請求項１０～１６のいずれか一項に記載の面発光レーザ装置。
  18. 　前記主面の上に形成され、複数の前記発光部を被覆する絶縁層と、
    　前記絶縁層の上に形成され、複数の前記発光部に電気的に接続された主面電極層と、をさらに含み、
    　前記外部端子は、前記主面電極層の上に形成されている、請求項１０～１７のいずれか一項に記載の面発光レーザ装置。
  19. 　前記主面電極層の上において複数の前記発光部の間の領域に形成され、前記主面電極層の厚さを超える厚さを有する電極層をさらに含む、請求項１８に記載の面発光レーザ装置。
  20. 　前記外部端子に接続された導線をさらに含む、請求項１０～１９のいずれか一項に記載の面発光レーザ装置。
     
PCT/JP2019/030338 2018-08-02 2019-08-01 面発光レーザ装置 WO2020027296A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020534753A JP7428648B2 (ja) 2018-08-02 2019-08-01 面発光レーザ装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018146113 2018-08-02
JP2018-146114 2018-08-02
JP2018-146113 2018-08-02
JP2018146114 2018-08-02
JP2018-146116 2018-08-02
JP2018146116 2018-08-02

Publications (1)

Publication Number Publication Date
WO2020027296A1 true WO2020027296A1 (ja) 2020-02-06

Family

ID=69232214

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/030338 WO2020027296A1 (ja) 2018-08-02 2019-08-01 面発光レーザ装置

Country Status (2)

Country Link
JP (1) JP7428648B2 (ja)
WO (1) WO2020027296A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200169061A1 (en) * 2017-07-18 2020-05-28 Sony Corporation Light emitting element and light emitting element array
US11374384B2 (en) * 2017-05-31 2022-06-28 Sony Corporation Light-emitting device and method of manufacturing light-emitting device
WO2023153276A1 (ja) * 2022-02-08 2023-08-17 古河電気工業株式会社 半導体素子、半導体素子アレイ、およびウエハ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307189A (ja) * 1999-04-23 2000-11-02 Fuji Xerox Co Ltd 面発光レーザアレイ
JP2005216925A (ja) * 2004-01-27 2005-08-11 Fuji Xerox Co Ltd 面発光型半導体レーザアレイ
JP2007318086A (ja) * 2006-04-28 2007-12-06 Ricoh Co Ltd 面発光レーザアレイ、光走査装置及び画像形成装置
JP2012004442A (ja) * 2010-06-18 2012-01-05 Furukawa Electric Co Ltd:The 面発光レーザアレイ素子
JP2012028412A (ja) * 2010-07-20 2012-02-09 Furukawa Electric Co Ltd:The ２次元面発光レーザアレイ素子、面発光レーザ装置および光源
JP2017098532A (ja) * 2015-11-13 2017-06-01 株式会社リコー 面発光レーザアレイ及びレーザ装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242686A (ja) * 2006-03-06 2007-09-20 Ricoh Co Ltd 面発光レーザアレイおよびそれを備えた画像形成装置
JP5582460B2 (ja) * 2007-07-13 2014-09-03 株式会社リコー 面発光レーザアレイ、光走査装置及び画像形成装置
JP6593770B2 (ja) * 2015-07-07 2019-10-23 株式会社リコー 面発光レーザ、面発光レーザアレイ、レーザ装置、点火装置、及び内燃機関

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307189A (ja) * 1999-04-23 2000-11-02 Fuji Xerox Co Ltd 面発光レーザアレイ
JP2005216925A (ja) * 2004-01-27 2005-08-11 Fuji Xerox Co Ltd 面発光型半導体レーザアレイ
JP2007318086A (ja) * 2006-04-28 2007-12-06 Ricoh Co Ltd 面発光レーザアレイ、光走査装置及び画像形成装置
JP2012004442A (ja) * 2010-06-18 2012-01-05 Furukawa Electric Co Ltd:The 面発光レーザアレイ素子
JP2012028412A (ja) * 2010-07-20 2012-02-09 Furukawa Electric Co Ltd:The ２次元面発光レーザアレイ素子、面発光レーザ装置および光源
JP2017098532A (ja) * 2015-11-13 2017-06-01 株式会社リコー 面発光レーザアレイ及びレーザ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374384B2 (en) * 2017-05-31 2022-06-28 Sony Corporation Light-emitting device and method of manufacturing light-emitting device
US20200169061A1 (en) * 2017-07-18 2020-05-28 Sony Corporation Light emitting element and light emitting element array
US11594859B2 (en) * 2017-07-18 2023-02-28 Sony Corporation Light emitting element and light emitting element array
WO2023153276A1 (ja) * 2022-02-08 2023-08-17 古河電気工業株式会社 半導体素子、半導体素子アレイ、およびウエハ

Also Published As

Publication number Publication date
JPWO2020027296A1 (ja) 2021-08-10
JP7428648B2 (ja) 2024-02-06

Similar Documents

Publication Publication Date Title
US10749075B2 (en) Semiconductor light-emitting device
WO2020027296A1 (ja) 面発光レーザ装置
TWI710144B (zh) 具布拉格反射鏡之發光二極體及其製造方法
US8258534B2 (en) Light emitting device
TW202312613A (zh) 垂直腔面發射雷射器及其製備方法
US11329195B2 (en) Semiconductor light-emitting device
KR20030007061A (ko) 발광 다이오드 어레이
CN110783435A (zh) 半导体发光元件
US20200274027A1 (en) Light emitting diode and manufacturing method thereof
US9735316B2 (en) Method for manufacturing high voltage LED flip chip
WO2022220088A1 (ja) 面発光レーザ装置
JPH06338634A (ja) 半導体発光素子アレイ
JP5404808B2 (ja) 発光素子
JP2021177579A (ja) 発光ダイオード
JP6194418B2 (ja) キャリアを有する発光アセンブリ
JP2020021879A (ja) 面発光レーザ装置
JP4543732B2 (ja) 発光ダイオードアレイ
WO2020226108A1 (ja) 面発光レーザ装置
JPH06188456A (ja) 半導体発光素子及びその製造方法
JPH07131070A (ja) 半導体発光素子及び半導体発光素子アレイ
KR102641965B1 (ko) 고효율 발광 다이오드
WO2024150655A1 (ja) 面発光レーザ装置
KR20240027671A (ko) 고효율 발광 다이오드
JP2002344084A (ja) マルチビーム半導体発光装置及びその作製方法
JP2021064710A (ja) 面発光レーザ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19843754

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020534753

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19843754

Country of ref document: EP

Kind code of ref document: A1