WO2020003419A1 - 定電圧発生回路 - Google Patents

定電圧発生回路 Download PDF

Info

Publication number
WO2020003419A1
WO2020003419A1 PCT/JP2018/024424 JP2018024424W WO2020003419A1 WO 2020003419 A1 WO2020003419 A1 WO 2020003419A1 JP 2018024424 W JP2018024424 W JP 2018024424W WO 2020003419 A1 WO2020003419 A1 WO 2020003419A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
feedback
circuit
constant voltage
resistor
Prior art date
Application number
PCT/JP2018/024424
Other languages
English (en)
French (fr)
Inventor
高宏 日野
Original Assignee
リコー電子デバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リコー電子デバイス株式会社 filed Critical リコー電子デバイス株式会社
Priority to PCT/JP2018/024424 priority Critical patent/WO2020003419A1/ja
Priority to US17/253,725 priority patent/US11314270B2/en
Priority to CN201880095050.9A priority patent/CN112384874B/zh
Priority to JP2020526789A priority patent/JP7084479B2/ja
Publication of WO2020003419A1 publication Critical patent/WO2020003419A1/ja
Priority to US17/704,113 priority patent/US11592855B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
    • G05F1/445—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being transistors in series with the load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/467—Sources with noise compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Definitions

  • the present invention relates to a constant voltage generating circuit including a differential amplifier circuit having a feedback circuit, for example.
  • a constant voltage generating circuit including a differential amplifier circuit having a feedback circuit
  • the impedance of an element connected to an inverting input and a non-inverting input of the differential amplifying circuit when noise is superimposed on a power supply, a ground potential, or an output, the impedance of an element connected to an inverting input and a non-inverting input of the differential amplifying circuit. This causes a difference in the noise amplitude to be propagated between the inverting input and the non-inverting input.
  • phase compensation capacitor used in the feedback circuit of the differential amplifier circuit to ensure the stability of the feedback system, when high-frequency noise components are superimposed on the substrate potential, power supply, or output, noise resistance could be greatly degraded.
  • the object of the present invention is to solve the above problems, even in the case where a high-frequency noise component outside the loop frequency band of the feedback circuit is input in a constant voltage generation circuit including a differential amplifier circuit having a feedback circuit,
  • An object of the present invention is to provide a constant voltage generation circuit that can prevent a DC offset from occurring.
  • the constant voltage generation circuit according to one embodiment of the present invention
  • a feedback circuit having a first resistor, wherein a feedback voltage is generated by dividing an output voltage between an output terminal of a constant voltage generation circuit and a substrate potential by the first resistor and a second resistor.
  • An operational amplifier that includes a feedback circuit and amplifies a voltage difference between a predetermined reference voltage and the feedback voltage to output a control voltage;
  • An output transistor that controls an output voltage based on a control voltage from the operational amplifier,
  • the feedback circuit is further configured to superimpose a high-frequency noise component from the substrate potential.
  • the constant voltage generating circuit of the present invention even when a high frequency noise component outside the loop frequency band of the feedback circuit is input to the constant voltage generating circuit including the differential amplifier circuit having the feedback circuit. , The occurrence of a DC offset can be prevented.
  • FIG. 4 is a circuit diagram illustrating a configuration of a constant voltage generation circuit 1 according to a comparative example.
  • FIG. 2 is a detailed circuit diagram of the constant voltage generation circuit 1 of FIG.
  • FIG. 3 is a small signal equivalent circuit diagram showing noise paths P1 and P2 in the constant voltage generation circuit 1 of FIG.
  • FIG. 4 is a small signal equivalent circuit diagram showing a noise path P2 of a substrate noise voltage Vn in the constant voltage generation circuit 1 of FIG.
  • FIG. 2 is a circuit diagram showing a configuration example of a constant voltage generation circuit 1A according to the first embodiment.
  • FIG. 6 is a small signal equivalent circuit diagram showing noise paths P1 and P2 in the constant voltage generation circuit 1A of FIG. FIG.
  • FIG. 7 is a small signal equivalent circuit diagram showing a noise path P2 of a substrate noise voltage Vn in the constant voltage generation circuit 1A of FIG.
  • FIG. 7 is a small signal equivalent circuit diagram showing a noise path P2 of the substrate noise voltage Vn when the frequency of the substrate noise voltage Vn is a predetermined condition in the constant voltage generation circuit 1A of FIG.
  • FIG. 7 is a circuit diagram of a phase compensation circuit of the constant voltage generation circuit 1A of FIG.
  • FIG. 9 is a circuit diagram illustrating a configuration example of a constant voltage generation circuit 1B according to a second embodiment.
  • FIG. 11 is a small signal equivalent circuit diagram showing noise paths P1 and P2 in the constant voltage generation circuit 1B of FIG. FIG.
  • FIG. 11 is a small signal equivalent circuit diagram showing a noise path P2 of the substrate noise voltage Vn in the constant voltage generation circuit 1B of FIG. 9 is a graph showing experimental results of a radio wave irradiation test for the constant voltage generation circuits of the example and the conventional example, and is a graph showing frequency characteristics of an output voltage Vout.
  • FIG. 1 is a circuit diagram showing a configuration of a constant voltage generating circuit 1 according to a comparative example
  • FIG. 2 is a detailed circuit diagram of the constant voltage generating circuit 1 of FIG.
  • the constant voltage generation circuit 1 has an input terminal T1, a ground terminal T2, and an output terminal T3.
  • the constant voltage generating circuit 1 includes a reference voltage generating circuit 2, an operational amplifier 3 which is a so-called operational amplifier (differential amplifier), a P-channel MOS transistor M11, a feedback circuit 10, and a resistor R12.
  • the feedback circuit 10 is a parallel circuit of a voltage dividing resistor R11 and a capacitor C11.
  • a MOS transistor M11 which is a driver transistor or an output transistor is connected between the input terminal T1 and the output terminal T3, and the ground terminal T2 is grounded.
  • a series circuit of voltage dividing resistors R11 and R12 is connected between the output terminal T3 and the ground terminal T2, and the divided voltage Vfb is used as a feedback voltage from the connection between the resistors R11 and R12 as a non-inverting input terminal of the operational amplifier 3. Is output to The output terminal of the operational amplifier 3 is connected to the gate of the MOS transistor M11, the source of the MOS transistor M11 is connected to the input terminal T1, the drain outputs the output voltage Vout, and is connected to the output terminal T3 and one end of the feedback circuit 10. Is done. Further, a capacitor C11 which is a phase compensation capacitance is connected between the feedback voltage Vfb and the output voltage Vout.
  • the reference voltage generation circuit 2 generates a predetermined reference voltage Vref based on the voltage between the input terminal T1 and the ground terminal T2, and outputs it to the inverting input terminal of the operational amplifier 3.
  • the source of the MOS transistor M17 is connected to the ground terminal T2, and the gate and drain of the MOS transistor M17 are connected.
  • the drain of the MOS transistor M18 is connected to the input terminal T1, and the source and gate of the MOS transistor M18 are connected to the gate and source of the MOS transistor M17.
  • the voltage at the connection point between the gate and the source of the MOS transistor M17 is output to the non-inverting input terminal of the operational amplifier as the reference voltage Vref.
  • the reference voltage Vref is input to the gate of the MOS transistor M13 forming the inverting input terminal of the operational amplifier 3, and the divided voltage Vfb is input to the gate of the MOS transistor M14 forming the non-inverting input terminal of the operational amplifier 3.
  • the MOS transistors M13 and M14 form a differential pair, and the MOS transistors M15 and M16 form a current mirror circuit and constitute a load for the differential pair.
  • each source is connected to the input terminal T1 to be input, each gate is connected to each other, and a connection portion of the gate is connected to the drain of the MOS transistor M16.
  • the drain of the MOS transistor M16 is connected to the drain of the MOS transistor M14, the drain of the MOS transistor M15 is connected to the drain of the MOS transistor M13, and each drain constitutes an output terminal of the operational amplifier 3 and outputs the output voltage Vo1. Output to the gate of driver transistor M11.
  • the sources of the MOS transistors M13 and M14 are connected to each other, connected to the drain of the MOS transistor M12, the bias voltage Vbias1 is applied to the gate of the MOS transistor M12, and the source of the MOS transistor M12 is grounded.
  • the operational amplifier 3 amplifies the voltage difference between the reference voltage Vref and the divided voltage Vfb and outputs the result to the gate of the driver transistor M11. Then, by controlling the output current Iout output from the driver transistor M11, the output voltage Vout is controlled to be a predetermined voltage.
  • FIG. 3 is a small-signal equivalent circuit diagram showing the noise paths P1 and P2 in the constant-voltage generating circuit 1 of FIG.
  • both the input terminal T1 and the output terminal T3 can be regarded as ground.
  • the transistors M17 and M18 constituting the reference voltage generating circuit 2 according to the comparative example of FIG. 2 can be regarded as equivalent circuits of the resistors R17 and R18. The resistance value is smaller than that of R18.
  • Vref Vn ⁇ R18 / (R17 + R18) (1)
  • the noise voltage of Expression (1) propagates to the reference voltage Vref.
  • the resistor R18 is sufficiently larger than the resistor R17 as described above, a signal of the noise voltage Vn propagates to the gate of the MOS transistor M13.
  • the gate of the MOS transistor M14 is a node to which the reference voltage Vref is applied, and is connected between the resistor R12 connected between the substrate potential (ground potential) and the feedback voltage Vfb, and between the output voltage Vout and the feedback voltage Vfb.
  • the output current Iout flows to the output terminal T3 via the resistor R11 and the capacitor C11 which is a phase compensation capacitance.
  • FIG. 4 is a small signal equivalent circuit diagram showing a noise path P2 of the substrate noise voltage Vn in the constant voltage generation circuit 1 of FIG.
  • the feedback voltage Vfb including the noise voltage Vn propagating to the feedback voltage Vfb is represented by the following equation.
  • FIG. 5 is a circuit diagram showing a configuration example of the constant voltage generation circuit 1A according to the first embodiment. 5, the constant voltage generation circuit 1A is different from the constant voltage generation circuit 1 in FIG. 1 in that a feedback circuit 10A is provided instead of the feedback circuit 10.
  • each noise amplitude propagating to an inverting input and a non-inverting input are provided to provide a constant voltage generation circuit that can prevent the occurrence of a DC offset.
  • the feedback circuit 10A by connecting the resistor R13 in series with the capacitor C11 which is a phase compensation capacitance, each noise transmitted to the inverting input and the non-inverting input in a high frequency region outside the loop frequency band. The amplitudes are substantially matched.
  • FIG. 6 is a small signal equivalent circuit diagram showing the noise paths P1 and P2 in the constant voltage generation circuit 1A of FIG. 5, and explains the noise propagation when a high frequency noise voltage Vn (high frequency noise component) is superimposed on the substrate potential. It is a circuit diagram. As shown in FIG. 6, similarly to FIG. 3, the noise voltage Vna of the following equation propagates to the gate (having the reference voltage Vref) of the MOS transistor M13.
  • Vna Vn ⁇ R18 / (R17 + R18)
  • the resistor R18 is sufficiently larger than the resistor R17, the signal of the noise voltage Vn propagates substantially to the gate of the MOS transistor M13.
  • the gate of the MOS transistor M14 has a resistor R12 connected between the substrate potential and the feedback voltage Vfb, a parasitic capacitance C12, and a feedback circuit 10A (the resistor R11 connected between the output voltage Vout and the feedback voltage Vfb). And a capacitor C11 that is a phase compensation capacitor, and a resistor R13 connected in series with the capacitor C11).
  • FIG. 7 shows an equivalent circuit diagram.
  • FIG. 7 is a small signal equivalent circuit diagram showing a noise path P2 of the substrate noise voltage Vn in the constant voltage generation circuit 1A of FIG.
  • the noise voltage Vfb propagating to the feedback voltage Vfb is expressed by the following equation.
  • equation (4) is represented by the following equation.
  • each resistance value of the resistors R11, R12, and R13 is set so as to satisfy the following relationship.
  • equation (6) is represented by the following equation.
  • the substrate noise voltage propagated to the node of the feedback voltage Vfb becomes Vn, and substantially matches the substrate noise Vn propagated to the reference voltage Vref.
  • the fluctuation of the output voltage can be suppressed.
  • FIG. 8 shows a small signal equivalent circuit diagram at this time.
  • FIG. 8 is a small signal equivalent circuit diagram showing the noise path P2 of the substrate noise voltage Vn when the frequency of the substrate noise voltage Vn in the constant voltage generating circuit 1A of FIG.
  • the capacitor C11 which is a phase compensation capacitance, is usually sufficiently larger than the parasitic capacitance C12, so that the following relationship is established.
  • equation (10) is represented by the following equation.
  • FIG. 9 is a circuit diagram of the phase compensation circuit of the constant voltage generation circuit 1A of FIG.
  • the zero point is generated in the following of the angular frequency omega z, an effect of increasing the phase.
  • the angular frequency is outside the operation band of the constant voltage generation circuit 1A, it does not work as phase compensation within the operation band, and functions only for the effect of improving high-frequency noise resistance. That is, the high-frequency noise component that is the substrate noise voltage Vn has a frequency component equal to or higher than the feedback loop frequency of the feedback circuit 10.
  • the phase compensation at this time is determined by the following phase constant before adding the resistor R13.
  • the operation band of the constant voltage generation circuit can be increased.
  • the amplitudes of the respective noises propagated to the inverting input and the non-inverting input can be substantially matched, the occurrence of a DC offset can be prevented, and the malfunction of the IC can be prevented.
  • FIG. 10 is a circuit diagram illustrating a configuration example of the constant voltage generation circuit 1B according to the second embodiment.
  • the constant voltage generation circuit 1B according to the second embodiment is characterized in that a feedback circuit 10B is provided instead of the feedback circuit 10A, as compared with the constant voltage generation circuit 1A of FIGS. .
  • the feedback circuit 10B is configured by connecting a resistor R13 in series with a series circuit of a resistor R11 and a capacitor C11.
  • FIG. 11 is a small signal equivalent circuit diagram showing noise paths P1 and P2 in the constant voltage generation circuit 1B of FIG.
  • FIG. 12 is an equivalent circuit diagram showing a noise path P2 of the substrate noise voltage Vn in the constant voltage generation circuit 1B of FIG.
  • the combined impedance of the resistor R11 and the capacitor C11 is set to Z11.
  • the feedback voltage Vfb is expressed by the following equation.
  • Equation (17) is represented by the following equation.
  • the feedback voltage Vfb becomes equal to the substrate noise Vn propagating to the feedback voltage Vfb, and no DC offset occurs.
  • the constant voltage generation circuit according to the second embodiment configured as described above, by connecting a predetermined resistor in series to the series circuit of the phase compensation capacitor and the resistor in the feedback circuit 10A, In a high-frequency region exceeding the operating band of the voltage generation circuit, the amplitudes of the respective noises propagated to the inverting input and the non-inverting input can be substantially matched, so that the occurrence of a DC offset can be prevented, and the malfunction of the IC can be prevented.
  • FIG. 13 is a graph showing the experimental results of the radio wave irradiation test for the constant voltage generation circuits of the embodiment and the conventional example, showing the frequency characteristics of the output voltage Vout.
  • the conventional example is a constant voltage generating circuit according to a product manufactured by the applicant
  • the embodiment is an R1525 type constant voltage generating circuit manufactured by the applicant.
  • FIG. 13 shows the variation of the constant voltage generation circuit when the frequency of the radio wave is changed from 1 MHz to 1 GHz in the radio wave irradiation test.
  • the output voltage decreases due to the DC offset caused by the superposition of harmonic noise components.
  • the output voltage did not decrease in the constant voltage generation circuit of the embodiment.
  • the comparative example described in Patent Literature 1 is characterized by including a low-pass filter for limiting high-frequency noise components in order to improve high-frequency noise resistance.
  • the constant voltage generation circuit including the differential amplifier circuit having the feedback circuit even when a high-frequency noise component outside the loop frequency band of the feedback circuit is input, the DC offset is reduced.
  • An object of the present invention is to provide a constant voltage generation circuit capable of preventing the generation of the voltage, and does not include a low-pass filter, and has a completely different configuration.
  • the constant voltage generation circuit including the differential amplifier circuit having the feedback circuit, a high-frequency noise component outside the loop frequency band of the feedback circuit is input. Even in this case, occurrence of a DC offset can be prevented.

Abstract

定電圧発生回路（１Ａ，１Ｂ）は、第１の抵抗（Ｒ１１）を有する帰還回路（１０Ａ，１０Ｂ）であって、定電圧発生回路（１Ａ，１Ｂ）の出力端子（Ｔ３）と基板電位との間の出力電圧（Ｖｏｕｔ）を、第１の抵抗（Ｒ１１）と第２の抵抗（Ｒ１２）により分圧してなる帰還電圧（Ｖｆｂ）を発生する帰還回路（１０Ａ，１０Ｂ）を備え、基準電圧（Ｖｒｅｆ）と帰還電圧（Ｖｆｂ）との電圧差を増幅して制御電圧を出力する演算増幅器と、演算増幅器からの制御電圧に基づいて出力電圧（Ｖｏｕｔ）を制御する出力トランジスタ（Ｍ１１）とを備える。帰還回路（１０Ａ，１０Ｂ）はさらに、基板電位からの高周波ノイズ成分を重畳させるように構成される。

Description

定電圧発生回路
　本発明は、例えば帰還回路を有する差動増幅回路を含む定電圧発生回路に関する。
　高周波の電波が集積回路（以下、ＩＣという）に照射されると、当該電波のノイズがＩＣの端子に印加され、誤動作を起こすことが報告される。一般的な帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還システムのループ周波数は数百ｋＨｚであり、高速動作が可能なものでも、数ＭＨｚ程度である。
　前記定電圧発生回路の帰還回路において、ループ周波数帯域外の高周波の交流信号が入力され、当該差動増幅回路の反転入力と非反転入力に伝搬する交流信号の振幅に差が生じた場合、直流オフセット電圧として変換されることが報告される。そのことが、ＩＣの誤動作に繋がっていることが既に知られている。
　しかし、帰還回路を有する差動増幅回路を含む定電圧発生回路において、電源、接地電位、又は出力にノイズが重畳した際に、当該差動増幅回路の反転入力と非反転入力に繋がる素子のインピーダンスの違いから、反転入力と非反転入力に、伝搬するノイズ振幅の差が生じ、結果として、直流オフセットとして現れ動作不具合を起こす問題があった。
　また、特に、帰還システムの安定性を確保するために、差動増幅回路の帰還回路に位相補償容量を用いた場合、基板電位、電源、又は出力に高周波ノイズ成分が重畳した場合、耐ノイズ性を大きく劣化させる可能性があった。
　本発明の目的は以上の問題点を解決し、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる定電圧発生回路を提供することにある。
　本発明の一態様にかかる定電圧発生回路は、
　第１の抵抗を有する帰還回路であって、定電圧発生回路の出力端子と基板電位との間の出力電圧を、前記第１の抵抗と第２の抵抗により分圧してなる帰還電圧を発生する帰還回路を備え、所定の基準電圧と前記帰還電圧との電圧差を増幅して制御電圧を出力する演算増幅器と、
　前記演算増幅器からの制御電圧に基づいて出力電圧を制御する出力トランジスタとを備えた定電圧発生回路において、
　前記帰還回路はさらに、前記基板電位からの高周波ノイズ成分を重畳させるように構成されたことを特徴とする。
　従って、本発明にかかる定電圧発生回路によれば、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる。
比較例に係る定電圧発生回路１の構成を示す回路図である。 図１の定電圧発生回路１の詳細回路図である。 図２の定電圧発生回路１におけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図である。 図３の定電圧発生回路１において基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。 実施形態１に係る定電圧発生回路１Ａの構成例を示す回路図である。 図５の定電圧発生回路１Ａにおけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図である。 図６の定電圧発生回路１Ａにおいて基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。 図６の定電圧発生回路１Ａにおいて基板ノイズ電圧Ｖｎの周波数が所定条件のとき、基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。 図６の定電圧発生回路１Ａの位相補償回路の回路図である。 実施形態２に係る定電圧発生回路１Ｂの構成例を示す回路図である。 図１０の定電圧発生回路１Ｂにおけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図である。 図１０の定電圧発生回路１Ｂにおいて基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。 実施例及び従来例の定電圧発生回路についての電波照射試験の実験結果であって、出力電圧Ｖｏｕｔの周波数特性を示すグラフである。
　以下、比較例及び本発明に係る実施形態について図面を参照して説明する。なお、以下の比較例及び各実施形態において、同様の構成要素については同一の符号を付している。
（比較例）
　まず、比較例の構成及び動作、特に直流オフセットの発生について以下に説明する。
　図１は比較例に係る定電圧発生回路１の構成を示す回路図であり、図２は図１の定電圧発生回路１の詳細回路図である。図１において、定電圧発生回路１は入力端子Ｔ１と、接地端子Ｔ２と、出力端子Ｔ３とを有する。定電圧発生回路１は、基準電圧発生回路２と、いわゆるオペアンプ（差動増幅器）である演算増幅器３と、ＰチャンネルＭＯＳトランジスタＭ１１と、帰還回路１０と、抵抗Ｒ１２とを備えて構成される。ここで、帰還回路１０は、分圧抵抗Ｒ１１とキャパシタＣ１１との並列回路である。
　図１において、入力端子Ｔ１と出力端子Ｔ３との間に、ドライバトランジスタ又は出力トランジスタであるＭＯＳトランジスタＭ１１が接続され、接地端子Ｔ２は接地される。出力端子Ｔ３と接地端子Ｔ２との間に、分圧抵抗Ｒ１１及びＲ１２の直列回路が接続され、抵抗Ｒ１１とＲ１２との接続部から分圧電圧Ｖｆｂが帰還電圧として演算増幅器３の非反転入力端子に出力される。演算増幅器３の出力端子はＭＯＳトランジスタＭ１１のゲートに接続され、ＭＯＳトランジスタＭ１１のソースは入力端子Ｔ１に接続され、そのドレインは出力電圧Ｖｏｕｔを出力し、出力端子Ｔ３及び帰還回路１０の一端に接続される。また、帰還電圧Ｖｆｂと出力電圧Ｖｏｕｔの間に位相補償容量であるキャパシタＣ１１が接続される。
　基準電圧発生回路２は、入力端子Ｔ１及び接地端子Ｔ２間の電圧に基づいて所定の基準電圧Ｖｒｅｆを発生して演算増幅器３の反転入力端子に出力する。
　図２の基準電圧発生回路２において、ＭＯＳトランジスタＭ１７のソースが接地端子Ｔ２に接続され、ＭＯＳトランジスタＭ１７のゲートとドレインが接続される。ＭＯＳトランジスタＭ１８のドレインは入力端子Ｔ１に接続され、ＭＯＳトランジスタＭ１８のソースとゲートはＭＯＳトランジスタＭ１７のゲートとソースに接続される。ここで、ＭＯＳトランジスタＭ１７のゲートとソースの接続点の電圧を基準電圧Ｖｒｅｆとして演算増幅器の非反転入力端子に出力する。
　演算増幅器３の反転入力端子を構成するＭＯＳトランジスタＭ１３のゲートには、基準電圧Ｖｒｅｆが入力され、演算増幅器３の非反転入力端子を構成するＭＯＳトランジスタＭ１４のゲートには分圧電圧Ｖｆｂが入力される。ＭＯＳトランジスタＭ１３及びＭ１４は差動対をなしており、ＭＯＳトランジスタＭ１５及びＭ１６はカレントミラー回路を形成して該差動対の負荷を構成する。
　また、ＭＯＳトランジスタＭ１５及びＭ１６において、各ソースは入力される入力端子Ｔ１にそれぞれ接続され、各ゲートは互いに接続され、当該ゲートの接続部はＭＯＳトランジスタＭ１６のドレインに接続される。また、ＭＯＳトランジスタＭ１６のドレインはＭＯＳトランジスタＭ１４のドレインに接続され、ＭＯＳトランジスタＭ１５のドレインはＭＯＳトランジスタＭ１３のドレインに接続され、当該各ドレインは演算増幅器３の出力端子を構成して出力電圧Ｖｏ１をドライバトランジスタＭ１１のゲートに出力する。
　ＭＯＳトランジスタＭ１３及びＭ１４の各ソースは互いに接続され、ＭＯＳトランジスタＭ１２のドレインに接続され、ＭＯＳトランジスタＭ１２のゲートにはバイアス電圧Ｖｂｉａｓ１が印加され、ＭＯＳトランジスタＭ１２のソースは接地される。
　以上のように構成された定電圧発生回路１において、演算増幅器３は、基準電圧Ｖｒｅｆと分圧電圧Ｖｆｂとの電圧差を増幅してドライバトランジスタＭ１１のゲートに出力する。そして、ドライバトランジスタＭ１１から出力される出力電流Ｉｏｕｔを制御することで、出力電圧Ｖｏｕｔが所定の電圧になるように制御される。
　図３は図２の定電圧発生回路１におけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図であって、基板に高周波のノイズが放射された場合のノイズ伝搬を説明する図である。
　高周波のノイズは交流信号であって、小信号等価回路では、図３に示すように、入力端子Ｔ１及び出力端子Ｔ３ともに接地と見なすことができる。また、図２の比較例にかかる基準電圧発生回路２を構成するトランジスタＭ１７，Ｍ１８は抵抗Ｒ１７とＲ１８の等価回路とみなすことができ、抵抗Ｒ１７は飽和結線したトランジスタのために、一般的に抵抗Ｒ１８に比べ小さい抵抗値となる。
　基板電位に高周波のノイズ電圧Ｖｎが発生した場合、基準電圧Ｖｒｅｆは次式で表される。
Ｖｒｅｆ＝Ｖｎ×Ｒ１８／（Ｒ１７＋Ｒ１８）　　　（１）
　すなわち、基準電圧Ｖｒｅｆには式（１）のノイズ電圧が伝搬する。ここで、抵抗Ｒ１８は上述のように抵抗Ｒ１７より十分大きいために、ＭＯＳトランジスタＭ１３のゲートにはノイズ電圧Ｖｎの信号が伝搬する。
　一方、ＭＯＳトランジスタＭ１４のゲートは基準電圧Ｖｒｅｆが印加されるノードであり、基板電位（接地電位）と帰還電圧Ｖｆｂの間に接続された抵抗Ｒ１２と、出力電圧Ｖｏｕｔと帰還電圧Ｖｆｂの間に接続された抵抗Ｒ１１及び位相補償容量であるキャパシタＣ１１を介して出力端子Ｔ３に出力電流Ｉｏｕｔが流れる。
　図４は図３の定電圧発生回路１において基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。図４において、帰還電圧Ｖｆｂに伝搬するノイズ電圧Ｖｎを含む帰還電圧Ｖｆｂは次式で表される。
Figure JPOXMLDOC01-appb-M000001
 　　　（２）
　式（２）の分母のｊωＣ１１Ｒ１２の項から明らかなように、基板ノイズＶｎの周波数が高周波になるほど、分母の絶対値は大きくなり、帰還電圧Ｖｆｂに伝搬するノイズ振幅は０Ｖになる。このことは、基板で発生したノイズは帰還電圧Ｖｆｂには伝播しないことを示す。これにより、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとにおいて伝搬するノイズ電圧に差が発生し、上記で述べた直流オフセットが発生する。
（実施形態１）
　図５は実施形態１に係る定電圧発生回路１Ａの構成例を示す回路図である。図５において、定電圧発生回路１Ａは、図１の定電圧発生回路１に比較して、帰還回路１０に代えて、帰還回路１０Ａを備えたことが異なる。
　本実施形態は、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還システムのループ周波数帯域外の高周波ノイズ成分が入力された場合、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることで、直流オフセットが発生することを防止できる定電圧発生回路を提供する。本実施形態では、特に、帰還回路１０Ａにおいて、位相補償容量であるキャパシタＣ１１と直列に抵抗Ｒ１３を接続することで、ループ周波数帯域外の高周波領域において、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることを特徴とする。
　図６は図５の定電圧発生回路１Ａにおけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図であり、基板電位に高周波のノイズ電圧Ｖｎ（高周波ノイズ成分）が重畳した場合のノイズ伝搬を説明する回路図である。図６に示すように、図３と同様に、ＭＯＳトランジスタＭ１３のゲート（基準電圧Ｖｒｅｆを有する）には、次式のノイズ電圧Ｖｎａが伝搬する。
Ｖｎａ＝Ｖｎ×Ｒ１８／（Ｒ１７＋Ｒ１８）
　ここで、抵抗Ｒ１８は抵抗Ｒ１７より十分大きいために、ＭＯＳトランジスタＭ１３のゲートにはほぼノイズ電圧Ｖｎの信号が伝搬する。
　一方、ＭＯＳトランジスタＭ１４のゲートには、基板電位と帰還電圧Ｖｆｂの間に接続された抵抗Ｒ１２と、寄生容量Ｃ１２と、帰還回路１０Ａ（出力電圧Ｖｏｕｔと帰還電圧Ｖｆｂの間に接続された抵抗Ｒ１１と、位相補償容量であるキャパシタＣ１１と、キャパシタＣ１１に直列に接続された抵抗Ｒ１３とを備える）を介してＴ３端子に電流が流れる。
　ここで、基板電位へのノイズ電圧Ｖｎの角周波数ωｎが次式を満たす場合、ノイズ電圧Ｖｎの伝搬経路は主に、抵抗Ｒ１２を介して出力端子Ｔ３に流れ、このときのノイズ経路Ｐ２の等価回路図を図７に示す。
Figure JPOXMLDOC01-appb-M000002
 　　　（３）
　すなわち、図７は図６の定電圧発生回路１Ａにおいて基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。
　例えば、抵抗Ｒ１２の抵抗値＝１ＭΩ，キャパシタＣ１２のキャパシタンス＝１００ｆＦと仮定すると、式（３）のノイズ電圧Ｖｎの周波数が１．５９ＭＨｚより低いときが対象になる。このとき、帰還電圧Ｖｆｂに伝搬するノイズ電圧Ｖｆｂは次式で表される。
Figure JPOXMLDOC01-appb-M000003
 　　　（４）
　さらに、基板ノイズ電圧Ｖｎの角周波数の条件が次式である場合について考える。
Figure JPOXMLDOC01-appb-M000004
 　　　（５）
　このとき、式（４）は次式で表される。
Figure JPOXMLDOC01-appb-M000005
 　　　（６）
　次いで、次式の関係を満たすように抵抗Ｒ１１，Ｒ１２，Ｒ１３の各抵抗値を設定する。
Figure JPOXMLDOC01-appb-M000006
 　　　（７）
　このとき、式（６）は次式で表される。
Figure JPOXMLDOC01-appb-M000007
 　　　（８）
　従って、帰還電圧Ｖｆｂは、帰還電圧Ｖｆｂのノードに伝搬する基板ノイズ電圧はＶｎとなり、基準電圧Ｖｒｅｆに伝搬する基板ノイズＶｎと実質的に一致する。この結果、上述した直流オフセットが発生しないので、出力電圧の変動を抑えることができる。
　次いで、基板ノイズＶｎの角周波数が以下の式が成り立つ場合のノイズ経路Ｐ２は主に、寄生容量Ｃ１２を介して電流が流れる端子Ｔ３に流れる。このときの小信号等価回路図を図８に示す。
　図８は図６の定電圧発生回路１Ａにおいて基板ノイズ電圧Ｖｎの周波数が次式の条件のとき、基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。
Figure JPOXMLDOC01-appb-M000008
 　　　（９）
　このとき、帰還電圧Ｖｆｂのノードに伝搬するノイズ電圧Ｖｆｂは次式で表される。
Figure JPOXMLDOC01-appb-M000009
 　　　（１０）
　このときに通常、位相補償容量であるキャパシタＣ１１は、寄生容量Ｃ１２より十分大きいことから、以下の関係が成り立つ。
Ｃ１１≫Ｃ１２　　　（１１）
　さらに、以下の式を満たすパラメータ値Ｒ１１，Ｒ１３，Ｃ１２を設定する
Figure JPOXMLDOC01-appb-M000010
Figure JPOXMLDOC01-appb-M000011
 　　　（１２）
　上記の式（１１）及び（１２）を満たすことで、式（１０）は次式で表される。
Figure JPOXMLDOC01-appb-M000012
 　　　（１３）
　この結果、上記で述べた直流オフセットが発生しない。
　次いで、図５に示すように抵抗Ｒ１３を追加することで従来の帰還ループ回路に影響がないことを示すため、定電圧発生回路の動作帯域への影響について以下に説明する。
　図９は図６の定電圧発生回路１Ａの位相補償回路の回路図である。図９の位相補償回路の構成において、以下の角周波数ωｚにゼロ点が発生し、位相を上昇させる効果がある。
Figure JPOXMLDOC01-appb-M000013
 　　　（１４）
　このとき、
Figure JPOXMLDOC01-appb-M000014
 　　　（１５）
の角周波数が定電圧発生回路１Ａの動作帯域外であれば、動作帯域内の位相補償として働くことは無く、高周波のノイズ耐性を高めるための効果だけに機能するようになる。すなわち、基板ノイズ電圧Ｖｎである高周波ノイズ成分は、帰還回路１０の帰還ループ周波数以上の周波数成分を有する。このときの位相補償としては、抵抗Ｒ１３を付加する前の以下の位相定数で決まることになる。
Figure JPOXMLDOC01-appb-M000015
 　　　（１６）
　以上のように構成された実施形態１に係る定電圧発生回路によれば、帰還回路１０Ａ内の位相補償容量に、所定の抵抗を直列に接続することで、当該定電圧発生回路の動作帯域を超える高周波領域において、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることができるので、直流オフセットの発生を防止し、ＩＣの誤動作を防止できる。
（実施形態２）
　図１０は実施形態２に係る定電圧発生回路１Ｂの構成例を示す回路図である。図１０において、実施形態２に係る定電圧発生回路１Ｂは、図５及び図６の定電圧発生回路１Ａに比較して、帰還回路１０Ａに代えて、帰還回路１０Ｂを備えたことを特徴とする。帰還回路１０Ｂは、抵抗Ｒ１１とキャパシタＣ１１との直列回路に対して直列に、抵抗Ｒ１３を接続して構成される。
　実施の形態１における式（９）の条件が成り立つ場合において、寄生容量Ｃ１２にノイズ電流は流れる。このとき、帰還電圧Ｖｆｂの電位に基板ノイズＶｎを重畳させる方法として当該実施形態２に係る帰還回路１０Ｂの構成を考案した。
　図１１は図１０の定電圧発生回路１Ｂにおけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図である。また、図１２は図１０の定電圧発生回路１Ｂにおいて基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す等価回路図である。図１２において、抵抗Ｒ１１とキャパシタＣ１１の合成インピーダンスをＺ１１とおく。このとき、帰還電圧Ｖｆｂは次式で表される。
Figure JPOXMLDOC01-appb-M000016
 　　　（１７）
　このとき、次式で成立するならば、
Figure JPOXMLDOC01-appb-M000017
 　　　（１８）
式（１７）は次式で表される。
Figure JPOXMLDOC01-appb-M000018
 　　　（１９）
　従って、帰還電圧Ｖｆｂは、帰還電圧Ｖｆｂに伝搬する基板ノイズＶｎと等しくなり、直流オフセットが発生しない。
　以上のように構成された実施形態２に係る定電圧発生回路によれば、帰還回路１０Ａ内の位相補償容量及び抵抗の直列回路に対して、所定の抵抗を直列に接続することで、当該定電圧発生回路の動作帯域を超える高周波領域において、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることができるので、直流オフセットの発生を防止し、ＩＣの誤動作を防止できる。
（実施形態のまとめ）
　以上の実施形態１及び２のまとめとして、帰還電圧Ｖｆｂ＝基板ノイズ電圧Ｖｎとなる条件対応表を表１に示す。
Figure JPOXMLDOC01-appb-T000019
　図１３は実施例及び従来例の定電圧発生回路についての電波照射試験の実験結果であって、出力電圧Ｖｏｕｔの周波数特性を示すグラフである。ここで、従来例は出願人製の製品に係る定電圧発生回路であり、実施例は出願人製のＲ１５２５型定電圧発生回路である。
　図１３では、電波照射試験において、電波の周波数を１ＭＨｚ～１ＧＨｚで変化させた時の、定電圧発生回路の変動を示している。図１３から明らかなように、従来例の定電圧発生回路では、定電圧発生回路の動作帯域である１００ｋＨｚ以上の帯域において、高調波ノイズ成分の重畳により生じる直流オフセットの影響で出力電圧の低下が発生しているが、実施例の定電圧発生回路では、出力電圧の低下が発生していないことがわかる。
（比較例との相違点）
　特許文献１に記載の比較例は、高周波ノイズ耐性を改善するために、高周波ノイズ成分を制限するための低域通過フィルタを備えたことを特徴としている。これに対して、本実施形態では、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる定電圧発生回路を提供することを目的としており、低域通過フィルタを備えておらず、構成が全く異なる。
　以上詳述したように、本発明にかかる定電圧発生回路によれば、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる。
１，１Ａ，１Ｂ　定電圧発生回路
２　基準電圧発生回路
３　演算増幅器
４　負荷
５　定電圧源
６　ノイズ電圧源
１０，１０Ａ，１０Ｂ　帰還回路
Ｃ１１　キャパシタ
Ｍ１１～Ｍ１８　ＭＯＳトランジスタ
Ｒ１１～Ｒ１３　抵抗
Ｔ１　入力端子
Ｔ２　接地端子
Ｔ３　出力端子
Ｚ１１　合成インピーダンス
特開２０１７－０６８４７１号公報

Claims (5)

  1. 　第１の抵抗を有する帰還回路であって、定電圧発生回路の出力端子と基板電位との間の出力電圧を、前記第１の抵抗と第２の抵抗により分圧してなる帰還電圧を発生する帰還回路を備え、所定の基準電圧と前記帰還電圧との電圧差を増幅して制御電圧を出力する演算増幅器と、
    　前記演算増幅器からの制御電圧に基づいて出力電圧を制御する出力トランジスタとを備えた定電圧発生回路において、
    　前記帰還回路はさらに、前記基板電位からの高周波ノイズ成分を重畳させるように構成されたことを特徴とする定電圧発生回路。
  2. 　前記帰還回路は、前記基板電位からの高周波ノイズ成分を重畳させることで、前記演算増幅器の反転入力と非反転入力とに伝搬する各ノイズ振幅を実質的に一致させることを特徴とする請求項１記載の定電圧発生回路。
  3. 　前記帰還回路は、前記第１の抵抗に並列に接続されかつ前記高周波ノイズ成分を通過させる並列回路を備え、
    　前記並列回路は、第３の抵抗とキャパシタとを並列に接続することにより構成されたことを特徴とする請求項１又は２記載の定電圧発生回路。
  4. 　前記帰還回路は、前期第１の抵抗に並列に接続されかつ前記高周波ノイズ成分を通過させるキャパシタを備え、
    　前記帰還回路は、前記出力端子と前記演算増幅器の非反転入力との間に挿入され、
    　前記帰還回路は、前記演算増幅器の非反転入力に接続された一端と、前記第１の抵抗に接続された他端とを有する第４の抵抗をさらに備えたことを特徴とする請求項１又は２記載の定電圧発生回路。
  5. 　前記高周波ノイズ成分は、前記帰還回路の帰還ループ周波数以上の周波数成分を有することを特徴とする請求項１～４のうちのいずれか１つに記載の定電圧発生回路。
PCT/JP2018/024424 2018-06-27 2018-06-27 定電圧発生回路 WO2020003419A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2018/024424 WO2020003419A1 (ja) 2018-06-27 2018-06-27 定電圧発生回路
US17/253,725 US11314270B2 (en) 2018-06-27 2018-06-27 Constant voltage generator circuit provided with operational amplifier including feedback circuit
CN201880095050.9A CN112384874B (zh) 2018-06-27 2018-06-27 恒压发生电路
JP2020526789A JP7084479B2 (ja) 2018-06-27 2018-06-27 定電圧発生回路
US17/704,113 US11592855B2 (en) 2018-06-27 2022-03-25 Constant voltage generator circuit provided with operational amplifier including feedback circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/024424 WO2020003419A1 (ja) 2018-06-27 2018-06-27 定電圧発生回路

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/253,725 A-371-Of-International US11314270B2 (en) 2018-06-27 2018-06-27 Constant voltage generator circuit provided with operational amplifier including feedback circuit
US17/704,113 Continuation US11592855B2 (en) 2018-06-27 2022-03-25 Constant voltage generator circuit provided with operational amplifier including feedback circuit

Publications (1)

Publication Number Publication Date
WO2020003419A1 true WO2020003419A1 (ja) 2020-01-02

Family

ID=68986721

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/024424 WO2020003419A1 (ja) 2018-06-27 2018-06-27 定電圧発生回路

Country Status (4)

Country Link
US (2) US11314270B2 (ja)
JP (1) JP7084479B2 (ja)
CN (1) CN112384874B (ja)
WO (1) WO2020003419A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005316799A (ja) * 2004-04-30 2005-11-10 Nec Electronics Corp ボルテージレギュレータ回路
JP2007011972A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 直流電源電圧安定化回路
JP2007188533A (ja) * 2007-04-16 2007-07-26 Ricoh Co Ltd ボルテージレギュレータ及びボルテージレギュレータの位相補償方法
JP2013045834A (ja) * 2011-08-23 2013-03-04 Toshiba Corp 半導体装置
JP2015146092A (ja) * 2014-02-03 2015-08-13 セイコーエプソン株式会社 シリーズレギュレーター回路、半導体集積回路装置、及び、電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490055A (en) * 1993-03-03 1996-02-06 At&T Corp. Multiloop feedback control apparatus for DC/DC converters with frequency-shaping band pass current control
US5587629A (en) * 1995-08-28 1996-12-24 Philips Electronics North America Corporation Transformerless high-voltage generator circuit
JP3993473B2 (ja) 2002-06-20 2007-10-17 株式会社ルネサステクノロジ 半導体集積回路装置
EP1376294A1 (en) * 2002-06-28 2004-01-02 Motorola, Inc. Low drop-out voltage regulator and method
US7026824B2 (en) * 2003-10-31 2006-04-11 Faraday Technology Corp. Voltage reference generator with negative feedback
CN101183270B (zh) * 2007-11-21 2010-06-02 北京中星微电子有限公司 一种低压差稳压器
JP5864086B2 (ja) * 2010-07-28 2016-02-17 ラピスセミコンダクタ株式会社 差動増幅回路
JP5997620B2 (ja) * 2013-01-28 2016-09-28 株式会社東芝 レギュレータ
CN103399607B (zh) * 2013-07-29 2015-09-02 电子科技大学 集成摆率增强电路的高psr低压差线性稳压器
CN103997206B (zh) * 2014-05-20 2017-04-12 华为技术有限公司 一种开关电源
JP2017068471A (ja) * 2015-09-29 2017-04-06 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP7031369B2 (ja) * 2018-02-28 2022-03-08 セイコーエプソン株式会社 出力回路、発振器及び電子機器
KR102558000B1 (ko) * 2018-03-27 2023-07-20 삼성전자주식회사 밀러 보상 회로를 포함하는 증폭 회로
US20200125126A1 (en) * 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio
US11550349B2 (en) * 2018-10-31 2023-01-10 Rohm Co., Ltd. Linear power supply circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005316799A (ja) * 2004-04-30 2005-11-10 Nec Electronics Corp ボルテージレギュレータ回路
JP2007011972A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 直流電源電圧安定化回路
JP2007188533A (ja) * 2007-04-16 2007-07-26 Ricoh Co Ltd ボルテージレギュレータ及びボルテージレギュレータの位相補償方法
JP2013045834A (ja) * 2011-08-23 2013-03-04 Toshiba Corp 半導体装置
JP2015146092A (ja) * 2014-02-03 2015-08-13 セイコーエプソン株式会社 シリーズレギュレーター回路、半導体集積回路装置、及び、電子機器

Also Published As

Publication number Publication date
US20220214707A1 (en) 2022-07-07
CN112384874B (zh) 2022-08-23
CN112384874A (zh) 2021-02-19
JPWO2020003419A1 (ja) 2021-06-24
JP7084479B2 (ja) 2022-06-14
US11592855B2 (en) 2023-02-28
US11314270B2 (en) 2022-04-26
US20210191442A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
CN106209025B (zh) 具有工艺及温度补偿的环形振荡器
US20090128110A1 (en) Compact Frequency Compensation Circuit And Method For A Switching Regulator Using External Zero
Pandey et al. OTRA based voltage mode third order quadrature oscillator
TWI521323B (zh) Voltage regulator
JPH02262714A (ja) デューティ制御回路装置
US20130082672A1 (en) Capacitor-free low drop-out regulator
CN108334149B (zh) 一种低静态电流高psrr低压差线性稳压器电路
US8063700B2 (en) Amplifier arrangement and method for amplifying a signal
US20170141763A1 (en) Frequency doubler having optimized harmonic suppression characteristics
US20140218094A1 (en) Method and Circuit Arrangement for Converting a Sine Wave Signal into a Square Wave Signal
Sotner et al. On the performance of electronically tunable fractional-order oscillator using grounded resonator concept
JP2016051208A (ja) 基準電流設定回路
CN110224689B (zh) 起振电路
WO2020003419A1 (ja) 定電圧発生回路
JP2006319388A (ja) 自動利得制御回路及びそれを用いた正弦波発振回路
US6424230B1 (en) Loop stabilization technique in a phase locked loop (PLL) with amplitude compensation
US10389373B2 (en) Current source noise cancellation
WO2020250349A1 (ja) 定電圧回路及び電子機器
US10146239B2 (en) Voltage regulator with noise cancellation function
TWI763116B (zh) 振盪訊號產生電路
Buakaew et al. Adjustable quadrature shadow sinusoidal oscillator
US7528672B2 (en) Oscillator arrangement having increased EMI robustness
KR101981382B1 (ko) 저 드롭 아웃 레귤레이터
CN107797595B (zh) 具有消除噪声的电压稳压电路
JP5655408B2 (ja) 集積回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18924122

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020526789

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18924122

Country of ref document: EP

Kind code of ref document: A1