WO2019181489A1 - 固体撮像装置およびその製造方法、並びに電子機器 - Google Patents

固体撮像装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
WO2019181489A1
WO2019181489A1 PCT/JP2019/008734 JP2019008734W WO2019181489A1 WO 2019181489 A1 WO2019181489 A1 WO 2019181489A1 JP 2019008734 W JP2019008734 W JP 2019008734W WO 2019181489 A1 WO2019181489 A1 WO 2019181489A1
Authority
WO
WIPO (PCT)
Prior art keywords
type impurity
impurity region
region
substrate
photoelectric conversion
Prior art date
Application number
PCT/JP2019/008734
Other languages
English (en)
French (fr)
Inventor
信 岩淵
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to KR1020207014212A priority Critical patent/KR102655439B1/ko
Priority to CN201980005924.1A priority patent/CN111386609B/zh
Priority to EP19772127.7A priority patent/EP3770967B1/en
Priority to US16/766,444 priority patent/US11398514B2/en
Publication of WO2019181489A1 publication Critical patent/WO2019181489A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • P-type in a plane direction perpendicular to the light incident surface along the second planar direction PN junction region and the side wall of the pixel separation portion A pure region and a second vertical PN junction region in which an N-type impurity region is joined, and the first conductivity type impurity region of the first vertical PN junction region is the second planar PN junction region
  • the second conductivity type impurity region opposite to the first conductivity type is spaced apart from the first conductivity type in the substrate depth direction by a first distance, and the first conductivity type impurity region of the second vertical PN junction region is The second conductivity type impurity region on the back surface side interface of the substrate is disposed at a second distance in the substrate depth direction.
  • the first photoelectric conversion unit is formed on the surface side opposite to the light incident surface side of the substrate, and is stacked in the substrate depth direction with respect to the first photoelectric conversion unit.
  • a second photoelectric conversion unit is formed, and a pixel separation unit penetrating the substrate is formed at a boundary portion between adjacent pixels.
  • the first photoelectric conversion unit includes a first planar PN junction region in which a P-type impurity region and an N-type impurity region are joined in a plane direction parallel to the light incident surface of the substrate, and a sidewall of the pixel separation unit.
  • FIG. 1 shows a schematic configuration of a solid-state imaging device to which the present technology is applied.
  • the solid-state imaging device 1 in FIG. 1 includes a pixel array unit 3 in which pixels 2 are arranged in a two-dimensional array on a semiconductor substrate 12 using, for example, silicon (Si) as a semiconductor, and peripheral circuit units around it. Configured.
  • the peripheral circuit section includes a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, a control circuit 8, and the like.
  • the pixel 2 includes a photodiode as a photoelectric conversion element and a plurality of pixel transistors.
  • the plurality of pixel transistors include, for example, four MOS transistors that are a transfer transistor, a selection transistor, a reset transistor, and an amplification transistor.
  • the pixel 2 can have a shared pixel structure.
  • This shared pixel structure includes a plurality of photodiodes, a plurality of transfer transistors, a shared floating diffusion (hereinafter referred to as FD), and other shared pixel transistors. Composed. That is, in the shared pixel structure, the photodiodes and the transfer transistors that constitute the plurality of unit pixels are configured by sharing each other pixel transistor.
  • the vertical drive circuit 4 is configured by, for example, a shift register, selects a predetermined pixel drive wiring 10, supplies a pulse for driving the pixel 2 to the selected pixel drive wiring 10, and drives the pixel 2 in units of rows. To do. That is, the vertical drive circuit 4 sequentially scans each pixel 2 of the pixel array unit 3 in the vertical direction in units of rows, and a pixel signal based on the signal charge generated according to the amount of received light in the photoelectric conversion unit of each pixel 2. Are supplied to the column signal processing circuit 5 through the vertical signal line 9.
  • the upper side is the surface side of the semiconductor substrate 12, and a multilayer wiring layer (not shown) composed of a plurality of wiring layers and interlayer insulating films is formed.
  • the lower side in A of FIG. 2 and A in FIG. 3 is the back side of the semiconductor substrate 12, which is a light incident surface on which light is incident, and an on-chip lens, a color filter, and the like (both not shown) are formed.
  • the solid-state imaging device 1 is a backside illumination type CMOS image sensor that photoelectrically converts light incident from the backside of the semiconductor substrate 12.
  • the light incident surface side end of the N-type impurity region 62 formed on the side wall of the pixel separating portion 51 in the surface PD region is in the substrate depth direction with respect to the P-type impurity region 46 constituting the embedded PD. They are separated by a predetermined distance D1.
  • an N-type impurity is formed in a region near the surface side interface of the semiconductor substrate 12.
  • the N-type impurity region 42 and the P-type impurity region 43 are formed by performing the ion implantation and the P-type impurity ion implantation.
  • a multilayer wiring layer on the surface side of the semiconductor substrate 12 is formed, or a trench is formed from the surface side of the semiconductor substrate 12 at the pixel boundary in the shared unit, so that the PD separation RDTI 71 is formed.
  • a resist 122 is formed on the upper surface of the silicon oxide film 121, and only a predetermined region above the STI 64 is opened. Then, the silicon oxide film 121, the STI 64, and the silicon layer 101 below the opening region of the resist 122 are removed by dry etching, and a deep trench 123 is formed.
  • the width of the deep trench 123 is narrower than that of the STI 64, and the depth is a depth that does not reach the P-type impurity region 46 under the etching process variation.
  • the bottom surface of the deep trench 123 is further dug in the depth direction by using, for example, dry etching, the side and bottom surfaces of the deep trench 123 dug deeply, and the semiconductor A protective film 141 is formed on the surface of the substrate 12.
  • the depth of the deep trench 123 is a depth that does not reach the P-type impurity region 52 on the substrate surface side even if the etching process variation is taken into account, and the process of D heat treatment and process total heat treatment in FIG.
  • the N-type impurity is diffused to the P-type impurity region 52 below it, and the effective impurity concentration of the P-type impurity region 52 is set to a depth that does not become lower than a desired concentration.
  • the protective film 141 is removed by wet treatment so that the protective film 141 remains only in the region where the solid phase diffusion is not performed. Specifically, the protective film 141 at a position deeper than the P-type impurity region 46 is removed.
  • FIG. 11A is a cross-sectional view of the pixel 2 according to the second embodiment
  • FIG. 11B is a diagram in which two pixels 2 according to the second embodiment are arranged in the vertical direction and the horizontal direction, respectively. It is a top view equivalent to 4 pixels of x2.
  • 11A corresponds to a cross-sectional view taken along line B-B ′ in FIG. 11B.
  • the impurity concentration of the N-type impurity region 44 ′ is set to be higher in the region near the interface immediately below the transfer transistor 161 than in the deep region below the N-type impurity region 45, and in the N-type impurity region 44 ′.
  • the electric charge generated by photoelectric conversion of incident light is easily transferred by the potential gradient formed in the direction from the vicinity of the N-type impurity region 45 toward the transfer transistor 161.
  • FIG. 12A is a cross-sectional view of the pixel 2 according to the third embodiment
  • FIG. 12B is a diagram in which two pixels 2 according to the third embodiment are arranged in the vertical direction and the horizontal direction, respectively. It is a top view equivalent to 4 pixels of x2.
  • the three-dimensional PN junction region composed of the P-type impurity region 171 and the N-type impurity region 172 is arranged with the N-type impurity region 41 apart.
  • the three-dimensional PN junction region can be formed by ion implantation.
  • FIG. 13 shows a cross-sectional view and a plan view of the pixel 2 according to the fourth embodiment.
  • 13A corresponds to a cross-sectional view taken along line C-C ′ in FIG. 13B.
  • a three-dimensional PN junction region made up of the P-type impurity region 181 and the N-type impurity region 182 is disposed apart via the N-type impurity region 44.
  • the three-dimensional PN junction region can be formed by ion implantation.
  • a comb-teeth shape that is long in the horizontal direction may be used.
  • a comb-teeth shape that is long in the vertical direction may be used.
  • the shape seen in the plan view is not limited to the vertically long shape, but may be an island shape (dot shape). The same applies to the three-dimensional PN junction region of the third embodiment shown in FIG.
  • FIG. 15 shows a cross-sectional view and a plan view of a pixel 2 according to the fifth embodiment.
  • FIG. 15A is a cross-sectional view of the pixel 2 according to the fifth embodiment
  • FIG. 15B is a diagram in which two pixels 2 according to the fifth embodiment are arranged in the vertical direction and the horizontal direction, respectively. It is a top view equivalent to 4 pixels of x2.
  • the planar PN junction region and the vertical PN junction region are formed in the N-type impurity region 44 constituting the embedded PD. Two layers are formed in the substrate depth direction.
  • a first vertical PN junction region composed of the type impurity region 61 and the N type impurity region 63-1 is formed.
  • a second planar PN junction region composed of an N-type impurity region 45-2 and a P-type impurity region 46-2 and a P-type impurity region are disposed in a substantially lower half of the N-type impurity region 44.
  • a second vertical PN junction region composed of 61 and an N-type impurity region 63-2 is formed.
  • the end of the light incident surface side of the N-type impurity region 63-1 constituting the first vertical direction PN junction region is in the substrate depth direction with respect to the P-type impurity region 46-2 below it. They are separated by a predetermined distance D3.
  • the two-stage photoelectric conversion unit of the surface PD and the embedded PD stacked in the substrate depth direction, and the plane direction in the substrate plane direction
  • Equipment used for medical and health care ⁇ Security equipment such as security surveillance cameras and personal authentication cameras ⁇ Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports-Equipment used for sports such as action cameras and wearable cameras for sports applications-Used for agriculture such as cameras for monitoring the condition of fields and crops apparatus
  • the present technology is not limited to application to an image sensor. That is, the present technology is applied to an image capturing unit (photoelectric conversion unit) such as an imaging device such as a digital still camera or a video camera, a portable terminal device having an imaging function, or a copying machine using a solid-state imaging device as an image reading unit.
  • the present invention can be applied to all electronic devices using a solid-state imaging device.
  • the solid-state imaging device may have a form formed as a single chip, or may have a modular form having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together.
  • An imaging apparatus 300 in FIG. 17 includes an optical unit 301 including a lens group, a solid-state imaging apparatus (imaging device) 302 that employs the configuration of the solid-state imaging apparatus 1 in FIG. Processor) circuit 303 is provided.
  • the imaging apparatus 300 also includes a frame memory 304, a display unit 305, a recording unit 306, an operation unit 307, and a power supply unit 308.
  • the DSP circuit 303, the frame memory 304, the display unit 305, the recording unit 306, the operation unit 307, and the power supply unit 308 are connected to each other via a bus line 309.
  • the optical unit 301 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 302.
  • the solid-state imaging device 302 converts the amount of incident light imaged on the imaging surface by the optical unit 301 into an electrical signal in units of pixels and outputs it as a pixel signal.
  • the solid-state image pickup device 302 the solid-state image pickup device 1 in FIG. 1, that is, the two-stage photoelectric conversion portion of the surface PD and the embedded PD stacked in the substrate depth direction, and the charge in the planar PN junction region in the substrate plane direction.
  • a solid-state imaging device including an accumulation region and a charge accumulation region of a vertical PN junction region formed on the side wall of the pixel separation unit 51 is employed.
  • the solid-state imaging device 1 As described above, by using the solid-state imaging device 1 to which any of the above-described embodiments is applied as the solid-state imaging device 302, it is possible to suppress the deterioration of dark current while increasing the saturation charge amount. . Accordingly, even in the imaging apparatus 100 such as a video camera, a digital still camera, or a camera module for a mobile device such as a mobile phone, it is possible to improve the image quality of the captured image.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be applied to an in-vivo information acquisition system for a patient using a capsule endoscope.
  • the capsule endoscope 10100 is swallowed by the patient at the time of examination.
  • the capsule endoscope 10100 has an imaging function and a wireless communication function, and moves inside the organ such as the stomach and the intestine by peristaltic motion or the like until it is spontaneously discharged from the patient.
  • Images (hereinafter also referred to as in-vivo images) are sequentially captured at predetermined intervals, and information about the in-vivo images is sequentially wirelessly transmitted to the external control device 10200 outside the body.
  • the external control device 10200 comprehensively controls the operation of the in-vivo information acquisition system 10001. Further, the external control device 10200 receives information about the in-vivo image transmitted from the capsule endoscope 10100 and, based on the received information about the in-vivo image, displays the in-vivo image on the display device (not shown). The image data for displaying is generated.
  • the power feeding unit 10115 includes a power receiving antenna coil, a power regeneration circuit that regenerates power from a current generated in the antenna coil, a booster circuit, and the like. In the power feeding unit 10115, electric power is generated using a so-called non-contact charging principle.
  • the external control device 10200 performs various image processing on the image signal transmitted from the capsule endoscope 10100, and generates image data for displaying the captured in-vivo image on the display device.
  • image processing for example, development processing (demosaic processing), high image quality processing (band enhancement processing, super-resolution processing, NR (Noise reduction) processing and / or camera shake correction processing, etc.), and / or enlargement processing ( Various signal processing such as electronic zoom processing can be performed.
  • the external control device 10200 controls driving of the display device to display an in-vivo image captured based on the generated image data.
  • the external control device 10200 may cause the generated image data to be recorded on a recording device (not shown) or may be printed out on a printing device (not shown).
  • An optical system and an image sensor are provided inside the camera head 11102, and reflected light (observation light) from the observation target is condensed on the image sensor by the optical system. Observation light is photoelectrically converted by the imaging element, and an electrical signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted to a camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is configured by a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and comprehensively controls operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102 and performs various kinds of image processing for displaying an image based on the image signal, such as development processing (demosaic processing), for example.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 includes a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are connected to each other by a transmission cable 11400 so that they can communicate with each other.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are illustrated.
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of automatic driving that autonomously travels without depending on the operation.
  • the sound image output unit 12052 transmits an output signal of at least one of sound and image to an output device capable of visually or audibly notifying information to a vehicle occupant or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 22 is a diagram illustrating an example of an installation position of the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as a front nose, a side mirror, a rear bumper, a back door, and an upper part of a windshield in the vehicle interior of the vehicle 12100.
  • the imaging unit 12101 provided in the front nose and the imaging unit 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirror mainly acquire an image of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the forward images acquired by the imaging units 12101 and 12105 are mainly used for detecting a preceding vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, the distance to each three-dimensional object in the imaging range 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • cooperative control for the purpose of autonomous driving or the like autonomously traveling without depending on the operation of the driver can be performed.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the solid-state imaging device 1 having the pixels according to the first to fifth embodiments can be applied as the imaging unit 12031.
  • the technique according to the present disclosure to the imaging unit 12031, a captured image that is easier to view can be obtained.
  • the first conductivity type is the N-type
  • the second conductivity type is the P-type
  • the solid-state imaging device using electrons as signal charges has been described.
  • the first conductivity type can be a P-type
  • the second conductivity type can be an N-type
  • each of the above-described semiconductor regions can be composed of semiconductor regions of opposite conductivity types.
  • the present technology is not limited to application to a solid-state imaging device that detects the distribution of the amount of incident light of visible light and captures it as an image.
  • solid-state imaging devices such as fingerprint detection sensors that detect the distribution of other physical quantities, such as pressure and capacitance, and take images as images. is there.
  • Embodiments of the present technology are not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present technology.
  • the said 1st conductivity type impurity region which comprises the said 1st photoelectric conversion part is further provided with the three-dimensional PN junction area
  • the said 1st conductivity type impurity region which comprises the said 2nd photoelectric conversion part is further provided with the three-dimensional PN junction area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本技術は、飽和電荷量を増大させつつ、暗電流の悪化を抑制することができるようにする固体撮像装置（1）およびその製造方法、並びに電子機器（300）に関する。固体撮像装置は、基板の光入射面側とは反対の表面側に形成された第１光電変換部と、第１光電変換部に対して基板深さ方向に積層された第２光電変換部と、隣接画素との境界部に形成された、基板を貫通する画素分離部（51）とを備える。第１光電変換部は、基板の光入射面に平行な平面方向で接合された第１平面方向PN 接合領域（42，43）と、画素分離部の側壁に沿った第１垂直方向PN 接合領域（61，62）とを有し、第２光電変換部は、光入射面に平行な平面方向で接合された第２平面方向PN 接合領域（45，46）と、画素分離部の側壁に沿った第２垂直方向PN 接合領域（61，63）とを有する。本技術は、例えば、固体撮像装置等に適用できる。

Description

固体撮像装置およびその製造方法、並びに電子機器
　本技術は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、飽和電荷量を増大させつつ、暗電流の悪化を抑制することができるようにした固体撮像装置およびその製造方法、並びに電子機器に関する。
　固体撮像素子において、飽和電荷量（Qs）を増大させる種々の提案がなされている。
　例えば、特許文献１では、半導体基板を貫通するトレンチを画素間に形成し、その側壁にP型不純物領域とN型不純物領域を形成して、広いPN接合領域を確保して、飽和電荷量を増大させる構造が提案されている。
特開２０１５－１６２６０３号公報
　しかしながら、特許文献１の構造では、トレンチ側壁のN型不純物領域が、光入射面側である基板裏面の界面に達しており、裏面界面のピニングが弱体化し、暗電流が悪化することが懸念される。
　本技術は、このような状況に鑑みてなされたものであり、飽和電荷量を増大させつつ、暗電流の悪化を抑制することができるようにするものである。
　本技術の第１の側面の固体撮像装置は、基板の光入射面側とは反対の表面側に形成された第1光電変換部と、前記第１光電変換部に対して基板深さ方向に積層された第２光電変換部と、隣接画素との境界部に形成された、前記基板を貫通する画素分離部とを備え、前記第1光電変換部は、P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域とを有し、前記第２光電変換部は、P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域とを有し、前記第1垂直方向PN接合領域の第１導電型の不純物領域は、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離れて配置され、前記第２垂直方向PN接合領域の前記第１導電型の不純物領域は、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離れて配置されている。
　本技術の第２の側面の固体撮像装置の製造方法は、基板の光入射面側とは反対の表面側に第1光電変換部を形成し、前記第１光電変換部に対して基板深さ方向に積層して第２光電変換部を形成し、隣接画素との境界部に、前記基板を貫通する画素分離部を形成し、前記第1光電変換部は、P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域とを有し、前記第２光電変換部は、P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域とを有し、前記第1垂直方向PN接合領域の第１導電型の不純物領域を、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離して形成し、前記第２垂直方向PN接合領域の前記第１導電型の不純物領域を、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離して形成する。
　本技術の第３の側面の電子機器は、基板の光入射面側とは反対の表面側に形成された第1光電変換部と、前記第１光電変換部に対して基板深さ方向に積層された第２光電変換部と、隣接画素との境界部に形成された、前記基板を貫通する画素分離部とを備え、前記第1光電変換部は、P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域とを有し、前記第２光電変換部は、P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域とを有し、前記第1垂直方向PN接合領域の第１導電型の不純物領域は、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離れて配置され、前記第２垂直方向PN接合領域の前記第１導電型の不純物領域は、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離れて配置されている固体撮像装置を備える。
　本技術の第１乃至第３の側面においては、基板の光入射面側とは反対の表面側に第1光電変換部が形成され、前記第１光電変換部に対して基板深さ方向に積層して第２光電変換部が形成され、隣接画素との境界部に、前記基板を貫通する画素分離部が形成される。前記第1光電変換部には、P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域とが設けられ、前記第２光電変換部には、P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域とが設けられる。前記第1垂直方向PN接合領域の第１導電型の不純物領域は、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離して形成され、前記第２垂直方向PN接合領域の前記第１導電型の不純物領域は、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離して形成される。
　固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
　本技術の第１乃至第３の側面によれば、飽和電荷量を増大させつつ、暗電流の悪化を抑制することができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の概略構成を示す図である。 第１実施の形態に係る画素の断面図および平面図である。 第１実施の形態に係る画素の断面図および平面図である。 共有画素トランジスタの配置例を示す図である。 第１実施の形態に係る画素構造の変形例を示す図である。 第１実施の形態に係る画素の製造方法を説明する図である。 第１実施の形態に係る画素の製造方法を説明する図である。 画素境界部の第１の形成方法を説明する図である。 画素境界部の第１の形成方法を説明する図である。 画素境界部の第２の形成方法を説明する図である。 第２実施の形態に係る画素の断面図および平面図である。 第３実施の形態に係る画素の断面図および平面図である。 第４実施の形態に係る画素の断面図および平面図である。 第４実施の形態に係る画素の変形例を示す図である。 第５実施の形態に係る画素の断面図および平面図である。 イメージセンサの使用例を説明する図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の概略構成例
２．画素の第１実施の形態
３．第１実施の形態の製造方法
４．画素の第２実施の形態
５．画素の第３実施の形態
６．画素の第４実施の形態
７．画素の第５実施の形態
８．イメージセンサの使用例
９．電子機器への適用例
１０．体内情報取得システムへの応用例
１１．内視鏡手術システムへの応用例
１２．移動体への応用例
＜１．固体撮像装置の概略構成例＞
　図１は、本技術を適用した固体撮像装置の概略構成を示している。
　図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が２次元アレイ状に配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
　画素２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
　また、画素２は、共有画素構造とすることもできる。この共有画素構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（以下、FDと記述する。）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素構造では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
　制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
　垂直駆動回路４は、例えばシフトレジスタによって構成され、所定の画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給させる。
　カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
　水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
　以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜２．画素の第１実施の形態＞
　以下では、固体撮像装置１の画素２の画素構造について説明する。
　図２および図３は、第１実施の形態に係る画素２の断面図および平面図を示している。
　図２のAおよび図３のAは、１画素相当の画素２の断面図であり、図２のBおよび図３のBは、画素２が縦（垂直）方向および横（水平）方向にそれぞれ２個配列された２×２の４画素相当の平面図である。
　図２のAおよび図３のAにおいて、上側が半導体基板１２の表面側であり、複数の配線層と層間絶縁膜とからなる多層配線層（不図示）が形成されている。一方、図２のAおよび図３のAにおける下側が半導体基板１２の裏面側であり、光が入射される光入射面であって、オンチップレンズやカラーフィルタ等（いずれも不図示）が形成されている。したがって、固体撮像装置１は、半導体基板１２の裏面側から入射された光を光電変換する裏面照射型のCMOSイメージセンサである。
　図２のAは、図２のBにおけるA-A’線における断面図に相当し、図３のAは、図２のBにおけるB-B’線における断面図に相当する。
　また、図２のBの平面図では、画素２の構造を分かり易くするため、部材の一部を省略した平面図であり、図３のBの平面図は、半導体基板１２の表面側からみた上面図に相当する。
　画素２は、図２のAに示されるように、半導体基板１２の光入射面側とは反対の表面側に形成された第1光電変換部である表面PD(フォトダイオード)と、表面PDに対して基板深さ方向に積層された第２光電変換部である埋め込みPDとを備える。表面PDと埋め込みPDを特に区別しない場合には、単にPDと称する。
　表面PDは、N型不純物領域４１と、それよりも不純物濃度が高濃度に設定されたN型不純物領域４２と、P型不純物領域４３とで構成される。N型不純物領域４２の不純物濃度は、例えば、１０11ｃｍ-2程度のN型不純物領域４１に対して、１０12ｃｍ-2程度である。N型不純物領域４２とP型不純物領域４３は、半導体基板１２の光入射面に平行な平面方向のPN接合領域（以下、平面方向PN接合領域と称する。）を形成し、不純物濃度が高濃度のN型不純物領域４２は、光電変換により生成された電荷（電子）が蓄積される電荷蓄積領域となる。
　埋め込みPDは、N型不純物領域４４と、それよりも不純物濃度が高濃度に設定されたN型不純物領域４５と、P型不純物領域４６とで構成される。N型不純物領域４５の不純物濃度は、例えば、１０11ｃｍ-2程度のN型不純物領域４４に対して、１０12ｃｍ-2程度である。N型不純物領域４５とP型不純物領域４６は、半導体基板１２の光入射面に平行な平面方向の平面方向PN接合領域を形成し、不純物濃度が高濃度のN型不純物領域４５は、光電変換により生成された電荷（電子）が蓄積される電荷蓄積領域となる。
　基板表面側界面のN型不純物領域４２の形成領域と異なる領域には、光電変換により得られた電荷を保持する電荷保持部としてのFD４７と、FD４７に電荷を転送する転送トランジスタ（のゲート電極）４８が形成されている。転送トランジスタ４８は、半導体基板１２の上面に形成された平面ゲート電極部４８Tと、埋め込みPDのN型不純物領域４４に到達する深さまで、基板深さ方向に延びた縦ゲート電極部４８Vとを備える縦型トランジスタで構成されている。
　表面PDおよび埋め込みPDの外周部であって、隣接する画素２との境界部には、画素分離部５１またはP型不純物領域５２が形成され、隣りの画素２の表面PDおよび埋め込みPDと分離されている。また、半導体基板１２の光入射面である裏面側界面近傍にもP型不純物領域５２が形成されている。
　画素分離部５１は、半導体基板１２の表面側から形成されたトレンチ内に、ポリシリコン、酸化膜（SiO2）等の材料を埋め込んで形成される。画素分離部５１の基板表面側界面には、STI（Shallow Trench Isolation）６４が形成されている。
　画素分離部５１の側壁には、P型不純物領域６１が形成されている。表面PDと同じ基板深さ領域で、かつ、P型不純物領域６１の外側の面（上面）には、N型不純物領域６２が形成されている。したがって、表面PDと同じ基板深さ領域の画素分離部５１の側壁には、半導体基板１２の光入射面に垂直な平面方向の、P型不純物領域６１とN型不純物領域６２とからなるPN接合領域（以下、垂直方向PN接合領域と称する。）が形成されており、N型不純物領域６２も、光電変換により生成された電荷が蓄積される電荷蓄積領域として機能する。
　表面PDの領域内の画素分離部５１の側壁に形成されたN型不純物領域６２の光入射面側の端部は、埋め込みPDを構成するP型不純物領域４６に対して、基板深さ方向に所定の間隔D1だけ離れて形成されている。
　埋め込みPDと同じ基板深さ領域で、かつ、P型不純物領域６１の外側の面（上面）には、N型不純物領域６３が形成されている。N型不純物領域６２および６３の不純物濃度は、N型不純物領域４２および４５と同様に、N型不純物領域４１および４４よりも高濃度に設定されている。したがって、埋め込みPDと同じ基板深さ領域の画素分離部５１の側壁にも、半導体基板１２の光入射面に垂直な平面方向の、P型不純物領域６１とN型不純物領域６３とからなる垂直方向PN接合領域が形成されており、N型不純物領域６３も、光電変換により生成された電荷が蓄積される電荷蓄積領域として機能する。
　埋め込みPDの領域内の画素分離部５１の側壁に形成されたN型不純物領域６３の光入射面側の端部は、基板裏面側界面近傍のP型不純物領域５２に対して、基板深さ方向に所定の間隔D2だけ離れて形成されている。
　FD４７は、図２のBに示されるように、２×２の４画素に対して、４画素の中央部に配置され、４画素で共有される。各画素２の転送トランジスタ４８は、矩形の画素領域内のFD４７近傍に配置されている。さらに、２×２の４画素の表面PDおよび埋め込みPDの外側（図２のBでは、下側）に、４画素で共有される共有画素トランジスタTr1乃至Tr3が配置されている。共有画素トランジスタTr1乃至Tr3は、例えば、選択トランジスタ、増幅トランジスタ、リセットトランジスタのいずれかである。したがって、この固体撮像装置１は、４画素を共有単位とする共有画素構造である。
　各画素２の表面PDおよび埋め込みPDの外周部であって、隣接する画素２との境界部には、画素分離部５１またはP型不純物領域５２が形成されるが、画素分離部５１は、図２のBに示されるように、共有単位どうしの境界部に形成され、P型不純物領域５２は、共有単位内の画素境界部に形成されている。
　図３のAに示されるように、共有単位内の画素境界部のP型不純物領域５２内には、RDTI（Rear Deep Trench Isolation）７１が形成されている。RDTI７１は、例えば、基板裏面側から形成されたトレンチ内に、酸化膜（SiO2）等の材料を埋め込んで形成される。このRDTI７１により、共有単位内の隣接する埋め込みPDどうしの電気的および光学的な分離能力を高めることができる。
　STI６４は、図３のBに示されるように、画素境界部の基板表面側界面に形成されている。
　第１実施の形態に係る画素２は、以上のように構成される。
　第１実施の形態に係る画素２は、基板深さ方向に積層された表面PDと埋め込みPDの２段の光電変換部を備える。表面PDで生成された電荷を蓄積する電荷蓄積領域として、平面方向の領域に形成されたN型不純物領域４２の他に、表面PD横の画素分離部５１の側壁に、N型不純物領域６２を備える。また、埋め込みPDで生成された電荷を蓄積する電荷蓄積領域として、平面方向の領域に形成されたN型不純物領域４５の他に、埋め込みPD横の画素分離部５１の側壁に、N型不純物領域６３を備える。これにより、多くの電荷を蓄積することができ、１画素当たりの飽和電荷量を増大させることができる。飽和電荷量が同じであるとすれば、画素サイズをより縮小させることができる。
　表面PD横のN型不純物領域６２の光入射面側の端部は、埋め込みPDを構成するP型不純物領域４６に対して、基板深さ方向に所定の間隔D1だけ離れて形成され、埋め込みPD横のN型不純物領域６３の光入射面側の端部は、基板裏面側界面近傍のP型不純物領域５２に対して、基板深さ方向に所定の間隔D2だけ離れて形成されている。これにより、P型不純物領域４６および５２でのピニング弱体化が発生せず、暗電流の悪化を抑制することができる。
　したがって、第１実施の形態に係る画素構造によれば、飽和電荷量を増大させつつ、暗電流の悪化を抑制することができる。
＜共有画素トランジスタの配置例＞
　図４は、画素アレイ部３内の共有画素トランジスタの配置例を示している。
　先に示した図２および図３のBにおいて、１つの共有単位における共有画素トランジスタTr1乃至Tr3の配置例を示したが、図４のAおよびBは、複数の共有単位が配列される際の共有画素トランジスタTr1乃至Tr3の配置例を示している。
　複数の共有画素トランジスタTr1乃至Tr3の配置は、図４のAに示されるように、図２のBに示した配置を、水平方向および垂直方向に順次繰り返した配置としてもよいし、図４のBに示されるように、垂直方向に隣接する画素行どうしの共有画素トランジスタTr1乃至Tr3が、垂直方向に鏡面対称となるように配置してもよい。あるいはまた、複数の共有画素トランジスタTr1乃至Tr3の配置は、図４のAおよびB以外の配置方法でもよい。
＜第１実施の形態の変形例＞
　図５は、第１実施の形態に係る画素構造の変形例を示している。図５において、図２および図３と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略し、異なる部分に着目して説明する。
　図５のAは、第１実施の形態に係る画素２の第１変形例の断面図である。
　図２のAおよびBを参照して説明したように、２×２の４画素のPDの外周部であって、共有単位どうしの境界部には画素分離部５１が形成され、画素分離部５１の材料には、例えば、ポリシリコンまたは酸化膜（SiO2）が用いられる。
　これに対して、図５のAに示される第１変形例では、画素分離部５１が、ポリシリコン８１と酸化膜８２の２層により形成されている。
　また、図２のAおよびBでは、画素分離部５１の側壁に形成されるP型不純物領域６１が、画素分離部５１と同様に半導体基板１２を貫通していたのに対して、図５のAでは、N型不純物領域６３と同じ基板深さとなっている。
　第１変形例は、画素分離部５１の構成と、N型不純物領域６３の基板深さが異なる点以外は、上述した第１実施の形態と同様である。
　図５のBは、第１実施の形態に係る画素２の第２変形例の断面図である。
　図５のBの第２変形例は、第１変形例と同じ変更点に加えて、画素境界部の基板表面側界面に形成されたSTI６４の外周部にもP型不純物領域６１が形成されている点が異なる。
　画素境界部については、図５のAおよびBのような構造も可能である。
＜３．第１実施の形態の製造方法＞
　次に、図６および図７を参照して、第１実施の形態に係る画素２の製造方法について説明する。なお、図６および図７では、図５のBに示した第２変形例の画素構造の製造方法について説明する。
　初めに、図６のAに示されるように、半導体として例えばシリコン（Si）を用いた半導体基板１２の裏面側の界面近傍領域に、ボロン（B）などのP型不純物をイオン注入することにより、P型不純物領域５２が形成される。
　次に、図６のBに示されるように、リン（P）やなどのN型不純物をイオン注入することにより、埋め込みPDのN型不純物領域４４および４５が形成され、さらに、ボロン（B）などのP型不純物をイオン注入することにより、P型不純物領域４６が形成される。N型不純物領域４５は、上述したように、N型不純物領域４４よりも不純物濃度が高く調整される。
　次に、図６のCに示されるように、エピタキシャル成長により、シリコン層１０１が形成された後、図６のDに示されるように、画素境界部に、STI６４が形成される。
　次に、図７のAに示されるように、画素境界部のSTI６４の下層に、ポリシリコン８１と酸化膜８２の２層からなる画素分離部５１や、表面PD横のPN接合領域であるP型不純物領域６１およびN型不純物領域６２、埋め込みPD横のPN接合領域であるP型不純物領域６１およびN型不純物領域６３が形成される。このSTI６４下層の画素境界部の形成方法は、図８乃至図１０を参照して後述する。
　次に、図７のBに示されるように、エピタキシャル成長により形成したシリコン層１０１に対するN型不純物のイオン注入により、表面PDのN型不純物領域４１が形成された後、P型不純物のイオン注入により、STI６４の周囲に、P型不純物領域６１が形成される。
　次に、図７のCに示されるように、縦型の転送トランジスタ４８が形成された後、図７のDに示されるように、半導体基板１２の表面側界面に近傍領域に、N型不純物のイオン注入、および、P型不純物のイオン注入を行うことにより、N型不純物領域４２、および、P型不純物領域４３が形成される。
　さらに、図７のDに示されるように、転送トランジスタ４８近傍の基板表面側界面に、FD４７が、N型不純物のイオン注入により形成される。なお、転送トランジスタ４８のゲート電極側面にサイドウォールを形成する場合には、FD４７を形成する前に、サイドウォールが形成される。
　図７のDの工程の後、半導体基板１２の表面側の多層配線層が形成されたり、共有単位内の画素境界部に、半導体基板１２の表面側からトレンチが形成されて、PD分離用のRDTI７１が形成される。
＜第１の形成方法＞
　次に、図７のAに示した画素境界部のSTI６４の下層に、画素分離部５１やPN接合領域を形成する工程の詳細について説明する。
　初めに、図８および図９を参照して、STI６４の下層に、画素分離部５１およびPN接合領域を有する画素境界部の第１の形成方法について説明する。
　図８のAに示されるように、エピタキシャル成長により形成したシリコン層１０１の上面全体に、LP-TEOS等のシリコン酸化膜１２１が形成される。図８のAは、図６のDに示したSTI６４形成後の状態に、シリコン酸化膜１２１を形成した状態を示している。
　次に、図８のBに示されるように、シリコン酸化膜１２１の上面に、レジスト１２２が成膜され、STI６４上部の所定領域のみ開口される。そして、ドライエッチングにより、レジスト１２２の開口領域より下の、シリコン酸化膜１２１、STI６４、および、シリコン層１０１が除去され、ディープトレンチ１２３が形成される。ディープトレンチ１２３の幅は、STI６４よりも狭く、深さは、エッチングプロセスばらつきを考慮しても、その下のP型不純物領域４６に到達しない深さであり、かつ、後述する図８のDの固相拡散工程において、N型不純物がその下のP型不純物領域４６まで拡散して、P型不純物領域４６の実効不純物濃度が所望の濃度より薄くならない深さに設定される。ディープトレンチ１２３が形成される平面領域は、図２のBに示した画素分離部５１に対応した領域となる。
　次に、図８のCに示されるように、レジスト１２２が除去された後、例えばALD法(Atomic Layer Deposition法)を用いて、リン(P)を含んだシリコン酸化膜（以下、PSG膜と称する。）１２４が、半導体基板１２の表面に堆積される。その結果、半導体基板１２の表面だけでなく、ディープトレンチ１２３の側面と底面にも、PSG膜１２４が形成される。その後、半導体基板１２に対して熱処理（アニール）が施されることにより、PSG膜１２４とシリコン層１０１が接触している領域において、PSG膜１２４のリンが固相拡散され、N型不純物領域６２が形成される。
　次に、図８のDに示されるように、例えば、フッ酸を用いたウエットエッチングを用いて、PSG膜１２４が除去される。ディープトレンチ１２３の側壁のN型不純物領域６２の光入射面側の端部と、P型不純物領域４６との基板深さ方向との間隔が、図２に示した所定の間隔D1に相当する。
　次に、図８のEに示されるように、例えばドライエッチングを用いて、ディープトレンチ１２３の底面が深さ方向にさらに掘り込まれ、深く掘り込まれたディープトレンチ１２３の側面および底面と、半導体基板１２の表面に、PSG膜１２５が再び形成される。ディープトレンチ１２３の深さは、エッチングプロセスばらつきを考慮しても、基板裏面側のP型不純物領域５２に到達しない深さであり、かつ、後述する図９のAの固相拡散工程において、N型不純物がその下のP型不純物領域５２まで拡散して、P型不純物領域５２の実効不純物濃度が所望の濃度より薄くならない深さに設定される。
　次に、図８のFに示されるように、半導体基板１２上面全体にレジスト１３１を塗布して、ディープトレンチ１２３の内部にレジスト１３１を埋め込んだ後、全面ドライエッチングにより、ディープトレンチ１２３の所望の深さまでレジスト１３１が除去される。後退された後のレジスト１３１の深さは、P型不純物領域４６よりも深い位置であり、この後の熱処理やプロセストータル熱処理の工程によって、N型不純物がP型不純物領域４６まで拡散してP型の実効濃度が所望の濃度より薄くならない深さに設定される。
　次に、図９のAに示されるように、図８のFに示した後退後のレジスト１３１で塞がれている部分のPSG膜１２５だけが残るように、ウェット処理により、レジスト１３１より上側のPSG膜１２５が除去された後、レジスト１３１も剥離される。その後、半導体基板１２に対して熱処理（アニール）が施されることにより、PSG膜１２５とN型不純物領域４４が接触している領域において、PSG膜１２５のリンが固相拡散され、N型不純物領域６３が形成される。
　次に、図９のBに示されるように、PSG膜１２５を除去した後、熱処理を追加して行うことにより、N型不純物であるリンが拡散されて、N型不純物領域６２とN型不純物領域６３が横方向に拡がる。
　次に、図９のCに示されるように、例えばALD法(Atomic Layer Deposition法)を用いて、ボロン（B）を含んだシリコン酸化膜（以下、BSG膜と称する。）１３２が、半導体基板１２の表面に堆積される。その結果、半導体基板１２の表面だけでなく、ディープトレンチ１２３の側面と底面にも、BSG膜１３２が形成される。その後、半導体基板１２に対して熱処理（アニール）が施されることにより、図９のDに示されるよう、BSG膜１３２とN型不純物領域またはP型不純物領域が接触している領域において、BSG膜１３２のボロンが固相拡散され、P型不純物領域６１が形成される。
　次に、図９のEに示されるように、BSG膜１３２がウェット処理により剥離された後、ディープトレンチ１２３の底面が、半導体基板１２を貫通するまで、深さ方向にさらに掘り込まれる。
　図９のEにおいて、ディープトレンチ１２３の側壁のN型不純物領域６３の光入射面側の端部と、基板裏面側界面近傍のP型不純物領域５２との基板深さ方向の間隔が、図２に示した所定の間隔D2に相当する。この間隔D2は、図８のDの間隔D1よりも広く設定される。ディープトレンチ１２３は半導体基板１２の表面側からエッチングにより形成するので、より深い基板位置となる間隔D2を形成する方がエッチングのバラツキ量が大きい。この間隔D2を、間隔D1よりも広く設計することで、エッチングのバラツキ量を考慮しても、P型不純物領域５２に接しないように調整することができる。
　次に、図９のFに示されるように、画素分離部５１を構成する酸化膜８２とポリシリコン８１が、その順で形成され、STI６４の所定の深さまでエッチバックされる。
　次に、図９のGに示されるように、画素分離部５１の上部に酸化膜を埋め込み、CMPで平坦化することにより、画素分離部５１がSTI６４で塞がれた状態となる。図９のGは、図７のAの状態に相当する。
　以上の画素境界部の第１の形成方法によれば、ディープトレンチ１２３の側壁のP型不純物領域６１と、N型不純物領域６２および６３を、固相拡散を用いてセルフアラインで形成することができる。N型不純物領域６２および６３の形成では、２回のN型不純物の固相拡散が実行される。１回目の固相拡散は、PSG膜１２４を用いて表面PDの深さ領域で行われ、２回目の固相拡散は、PSG膜１２５を用いて埋め込みPDの深さ領域で行われる。
　第１の形成方法の埋め込みPDの深さ領域で行われる２回目の固相拡散では、PSG膜１２５が、埋め込みPDの深さ領域部分のみ残るように形成されることで、埋め込みPDの深さ領域部分のみで固相拡散が行われる。
＜第２の形成方法＞
　次に、図１０を参照して、STI６４の下層に、画素分離部５１およびPN接合領域を有する画素境界部の第２の形成方法について説明する。
　図１０のAは、第１の形成方法の図８のDと同じ状態である。図１０のAまでの工程は、第１の形成方法の図８のA乃至Dを参照して説明した工程と同様であるので、その説明は省略する。
　図１０のAに示されるように、エピタキシャル成長により形成されたシリコン層１０１に対してディープトレンチ１２３が形成され、N型不純物領域６２が形成される。
　次に、図１０のBに示されるように、例えばドライエッチングを用いて、ディープトレンチ１２３の底面が深さ方向にさらに掘り込まれ、深く掘り込まれたディープトレンチ１２３の側面および底面と、半導体基板１２の表面に、保護膜１４１が形成される。ディープトレンチ１２３の深さは、エッチングプロセスばらつきを考慮しても、基板表面側のP型不純物領域５２に到達しない深さであり、かつ、後述する図１０のDの熱処理やプロセストータル熱処理の工程によって、N型不純物がその下のP型不純物領域５２まで拡散して、P型不純物領域５２の実効不純物濃度が所望の濃度より薄くならない深さに設定される。
　次に、図１０のCに示されるように、固相拡散させない領域のみ保護膜１４１が残るように、ウェット処理により保護膜１４１が除去される。具体的には、P型不純物領域４６よりも深い位置の保護膜１４１が除去される。
　次に、図１０のDに示されるように、深く掘り込まれたディープトレンチ１２３の側面および底面と、半導体基板１２の表面に、PSG膜１４２が形成された後、半導体基板１２に対して熱処理が施されることにより、PSG膜１４２とN型不純物領域４４が接触している領域において、PSG膜１４２のリンが固相拡散され、N型不純物領域６３が形成される。
　次に、図１０のEに示されるように、ウェット処理によりPSG膜１４２と保護膜１４１が除去された後、熱処理を追加して行うことにより、図１０のFに示されるように、N型不純物であるリンが拡散されて、N型不純物領域６２とN型不純物領域６３が横方向に拡がる。
　図１０のFは、第１の形成方法で示した図９のBと同じであり、これ以降の工程は、第１の形成方法と同様であるので、その説明は省略する。
　以上の画素境界部の第２の形成方法においても、ディープトレンチ１２３の側壁のP型不純物領域６１と、N型不純物領域６２および６３を、固相拡散を用いてセルフアラインで形成することができる。N型不純物領域６２および６３の形成では、２回のN型不純物の固相拡散が実行される。１回目の固相拡散は、PSG膜１２４を用いて表面PDの深さ領域で行われ、２回目の固相拡散は、PSG膜１２５を用いて埋め込みPDの深さ領域で行われる。
　第２の形成方法の埋め込みPDの深さ領域で行われる２回目の固相拡散では、PSG膜１２５が、ディープトレンチ１２３の最上部から最底部まで形成されるが、埋め込みPDの深さ領域部分以外は、保護膜１４１で保護されることで、埋め込みPDの深さ領域部分のみで固相拡散が行われる。
＜４．画素の第２実施の形態＞
　図１１は、第２実施の形態に係る画素２の断面図および平面図を示している。
　なお、図１１乃至図１５を参照して説明する第２乃至第５実施の形態においては、第１実施の形態と対応する部分については同一の符号を付すこととして、その説明は適宜省略し、異なる部分に着目して説明する。
　図１１のAは、第２実施の形態に係る画素２の断面図であり、図１１のBは、第２実施の形態に係る画素２が縦方向および横方向にそれぞれ２個配列された２×２の４画素相当の平面図である。
　図１１のAは、図１１のBにおけるB-B’線における断面図に相当する。
　第２実施の形態が第１の実施の形態と異なる点は、図１１のAと図３のAを比較して分かるように、第１の実施の形態における転送トランジスタ４８が、基板深さ方向に延びた縦ゲート電極部４８Vを持たない転送トランジスタ（のゲート電極）１６１に置き換えられた点である。また、埋め込みPDのN型不純物領域４４’が、表面PDのN型不純物領域４１を貫通して、半導体基板１２の界面に接するように、転送トランジスタ１６１の下面まで形成されている。
　N型不純物領域４４’の不純物濃度は、N型不純物領域４５以下の深い領域よりも、転送トランジスタ１６１直下の界面近傍領域の方が高濃度に設定されており、N型不純物領域４４’内において、N型不純物領域４５近傍から転送トランジスタ１６１へ向かう方向に形成された電位勾配によって、入射光の光電変換によって発生した電荷を転送しやすく構成されている。
　第１の実施の形態のように、縦型の転送トランジスタ４８で構成した場合には、埋め込みPDのN型不純物領域４４が、基板表面界面から深い位置にあっても、蓄積された電荷を確実に転送することができる。第２実施の形態のように、縦ゲート電極部４８Vを持たない転送トランジスタ１６１とした場合には、ノイズ、白点の発生を抑えやすく、工程数も削減できる。
＜５．画素の第３実施の形態＞
　図１２は、第３実施の形態に係る画素２の断面図および平面図を示している。
　図１２のAは、第３実施の形態に係る画素２の断面図であり、図１２のBは、第３実施の形態に係る画素２が縦方向および横方向にそれぞれ２個配列された２×２の４画素相当の平面図である。
　図１２のAは、図１２のBにおけるC-C’線における断面図に相当する。
　図１２の第３実施の形態は、表面PDを構成するN型不純物領域４１内に、P型不純物領域１７１とN型不純物領域１７２とからなる３次元的なPN接合領域（以下、３次元PN接合領域と称する。）が、複数、新たに形成されている点が、図２の第１の実施の形態と異なる。３次元PN接合領域は、P型不純物領域とN型不純物領域の接合領域が、平面領域ではなく、直方体の構成面の２面以上の領域で形成されていることを表す。
　図１２の例では、P型不純物領域１７１－１とN型不純物領域１７２－１の３次元PN接合領域、P型不純物領域１７１－２とN型不純物領域１７２－２の３次元PN接合領域、P型不純物領域１７１－３とN型不純物領域１７２－３の３次元PN接合領域の、３つの３次元PN接合領域が形成されているが、３次元PN接合領域の個数は３つに限定されず、１個、２個、または、４個以上でもよい。P型不純物領域１７１とN型不純物領域１７２とからなる３次元PN接合領域は、N型不純物領域４１を介して離れて配置されている。３次元PN接合領域は、イオン注入により形成することができる。
　このように、表面PDを構成するN型不純物領域４１内に、３次元PN接合領域を１つ以上形成することにより、さらに多くの電荷を蓄積することができ、１画素当たりの飽和電荷量を増大させることができる。
＜６．画素の第４実施の形態＞
　図１３は、第４実施の形態に係る画素２の断面図および平面図を示している。
　図１３のAは、第４実施の形態に係る画素２の断面図であり、図１３のBは、第４実施の形態に係る画素２が縦方向および横方向にそれぞれ２個配列された２×２の４画素相当の平面図である。ただし、図１３のBにおいて、PD領域については、表面PDではなく、埋め込みPDの平面図を示している。
　図１３のAは、図１３のBにおけるC-C’線における断面図に相当する。
　図１３の第４実施の形態は、埋め込みPDを構成するN型不純物領域４４内に、P型不純物領域１８１とN型不純物領域１８２とからなる３次元PN接合領域が、複数、新たに形成されている点が、図２の第１の実施の形態と異なる。
　図１３の例では、P型不純物領域１８１－１とN型不純物領域１８２－１の３次元PN接合領域、P型不純物領域１８１－２とN型不純物領域１８２－２の３次元PN接合領域、P型不純物領域１８１－３とN型不純物領域１８２－３の３次元PN接合領域の、３つの３次元PN接合領域が形成されているが、３次元PN接合領域の個数は３つに限定されず、１個、２個、または、４個以上でもよい。P型不純物領域１８１とN型不純物領域１８２とからなる３次元PN接合領域は、N型不純物領域４４を介して離れて配置されている。３次元PN接合領域は、イオン注入により形成することができる。
　このように、埋め込みPDを構成するN型不純物領域４４内に、３次元PN接合領域を１つ以上形成することにより、さらに多くの電荷を蓄積することができ、１画素当たりの飽和電荷量を増大させることができる。
　なお、３次元PN接合領域の個数だけでなく、配置場所についても、図１３の例に限定されない。図１３のBに示したように、横方向に長い櫛歯形状でもよいし、例えば、図１４のBに示されるように、縦方向に長い櫛歯形状でもよい。さらには、平面図で見た形状が、縦長形状に限らず、アイランド形状（ドット形状）でもよい。図１２に示した第３実施の形態の３次元PN接合領域においても同様である。
　また、図１２に示した第３実施の形態と図１３および図１４に示した第４実施の形態の組み合わせも可能である。すなわち、表面PDを構成するN型不純物領域４１内の３次元PN接合領域と、埋め込みPDを構成するN型不純物領域４４内の３次元PN接合領域の両方を備える構造も可能である。
＜７．画素の第５実施の形態＞
　図１５は、第５実施の形態に係る画素２の断面図および平面図を示している。
　図１５のAは、第５実施の形態に係る画素２の断面図であり、図１５のBは、第５実施の形態に係る画素２が縦方向および横方向にそれぞれ２個配列された２×２の４画素相当の平面図である。
　図１５のAは、図１５のBにおけるB-B’線における断面図に相当する。
　図２の第１の実施の形態では、埋め込みPDを構成するN型不純物領域４４内に、N型不純物領域４５とP型不純物領域４６とからなる、半導体基板１２の光入射面に平行な平面方向の平面方向PN接合領域と、画素分離部５１の側壁に形成されたP型不純物領域６１とN型不純物領域６３とからなる、光入射面に垂直な平面方向の垂直方向PN接合領域が、それぞれ１つずつ形成されていた。
　これに対して、図１５の第５実施の形態では、図１５のAに示されるように、埋め込みPDを構成するN型不純物領域４４内に、平面方向PN接合領域と垂直方向PN接合領域が、基板深さ方向に２層形成されている。
　より具体的には、N型不純物領域４４内の略上側半分の領域内に、N型不純物領域４５－１とP型不純物領域４６－１とからなる第１の平面方向PN接合領域と、P型不純物領域６１とN型不純物領域６３－１とからなる第１の垂直方向PN接合領域が形成されている。また、N型不純物領域４４内の略下側半分の領域内に、N型不純物領域４５－２とP型不純物領域４６－２とからなる第２の平面方向PN接合領域と、P型不純物領域６１とN型不純物領域６３－２とからなる第２の垂直方向PN接合領域が形成されている。ここで、第１の垂直方向PN接合領域を構成するN型不純物領域６３－１の光入射面側の端部は、その下層のP型不純物領域４６－２に対して、基板深さ方向に所定の間隔D3だけ離れて形成されている。
　さらに、２層の平面方向PN接合領域と垂直方向PN接合領域に応じて、第１実施の形態の転送トランジスタ４８の縦ゲート電極部４８Vが、縦ゲート電極部４８V’に変更された転送トランジスタ４８’とされている。すなわち、転送トランジスタ４８’は、より下層の電荷蓄積領域である第２の平面方向PN接合領域のN型不純物領域４５－２に到達する深さまで、縦ゲート電極部４８V’が長く（深く）形成されている。平面方向PN接合領域は、イオン注入を２層行うことにより形成することができる。
　なお、図１５の例は、平面方向PN接合領域と垂直方向PN接合領域を２層形成した例であるが、３層以上に形成してもよい。
　このように、埋め込みPDを構成するN型不純物領域４４内に、平面方向PN接合領域と垂直方向PN接合領域を複数層形成することにより、さらに多くの電荷を蓄積することができ、１画素当たりの飽和電荷量を増大させることができる。
　第１乃至第５実施の形態に係る画素２を有する固体撮像装置１によれば、基板深さ方向に積層された表面PDと埋め込みPDの２段の光電変換部と、基板平面方向の平面方向PN接合領域の電荷蓄積領域と、画素分離部５１の側壁に形成された垂直方向PN接合領域の電荷蓄積領域とを備えることで、飽和電荷量を増大させつつ、暗電流の悪化を抑制した固体撮像装置を用いることができる。
＜８．イメージセンサの使用例＞
　図１６は、上述の固体撮像装置１を用いたイメージセンサの使用例を示す図である。
　上述の固体撮像装置１を用いたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜９．電子機器への適用例＞
　本技術は、イメージセンサへの適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
　図１７は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
　図１７の撮像装置３００は、レンズ群などからなる光学部３０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）３０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、および電源部３０８も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７および電源部３０８は、バスライン３０９を介して相互に接続されている。
　光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像装置３０２の撮像面上に結像する。固体撮像装置３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置３０２として、図１の固体撮像装置１、即ち、基板深さ方向に積層された表面PDと埋め込みPDの２段の光電変換部と、基板平面方向の平面方向PN接合領域の電荷蓄積領域と、画素分離部５１の側壁に形成された垂直方向PN接合領域の電荷蓄積領域とを備える固体撮像装置が採用されている。
　表示部３０５は、例えば、LCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像装置３０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６および操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、固体撮像装置３０２として、上述した各実施の形態のいずれかを適用した固体撮像装置１を用いることで、飽和電荷量を増大させつつ、暗電流の悪化を抑制することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置１００においても、撮像画像の高画質化を図ることができる。
＜１０．体内情報取得システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カプセル型内視鏡を用いた患者の体内情報取得システムに適用されてもよい。
　図１８は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
　体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
　カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
　外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
　体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
　カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
　カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
　光源部１０１１１は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
　撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
　画像処理部１０１１３は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
　無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
　給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
　電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図１８では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
　制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
　外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
　また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Ｎｏｉｓｅ　ｒｅｄｕｃｔｉｏｎ）処理及び／若しくは手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
　以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用され得る。具体的には、撮像部１０１１２として、第１乃至第５実施の形態に係る画素を有する固体撮像装置１を適用することができる。撮像部１０１１２に本開示に係る技術を適用することにより、より鮮明な術部画像を得ることができるため、検査の精度が向上する。
＜１１．内視鏡手術システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図１９は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図１９では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１６３に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１６３の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１６３の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１６３の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２０は、図１９に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、撮像部１１４０２として、第１乃至第５実施の形態に係る画素を有する固体撮像装置１を適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、より鮮明な術部画像を得ることができる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜１２．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２２は、撮像部１２０３１の設置位置の例を示す図である。
　図２２では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１として、第１乃至第５実施の形態に係る画素を有する固体撮像装置１を適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができる。また、得られた撮影画像を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
　上述した例では、第１導電型をN型、第２導電型をP型として、電子を信号電荷とした固体撮像装置について説明したが、本技術は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をP型とし、第２導電型をN型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
　また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
　また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
　本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　基板の光入射面側とは反対の表面側に形成された第1光電変換部と、
　前記第１光電変換部に対して基板深さ方向に積層された第２光電変換部と、
　隣接画素との境界部に形成された、前記基板を貫通する画素分離部と
　を備え、
　前記第1光電変換部は、
　　P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、
　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域と
　を有し、
　前記第２光電変換部は、
　　P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、
　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域と
　を有し、
　前記第1垂直方向PN接合領域の第１導電型の不純物領域は、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離れて配置され、
　前記第２垂直方向PN接合領域の前記第１導電型の不純物領域は、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離れて配置されている
　固体撮像装置。
（２）
　前記第１光電変換部および前記第２光電変換部で生成された電荷を保持する電荷保持部と、
　前記電荷を前記電荷保持部へ転送する転送トランジスタと
　をさらに備え、
　前記転送トランジスタは、前記基板の表面側から、前記第２光電変換部に到達するまで基板深さ方向に延びるゲート電極を備える縦型トランジスタで形成されている
　前記（１）に記載の固体撮像装置。
（３）
　前記第１光電変換部および前記第２光電変換部で生成された電荷を保持する電荷保持部と、
　前記電荷を前記電荷保持部へ転送する転送トランジスタと
　をさらに備え、
　前記第２光電変換部を構成する前記第１導電型の不純物領域は、前記基板の表面側界面に接している
　前記（１）に記載の固体撮像装置。
（４）
　前記電荷保持部は、複数の画素で共有され、
　前記画素分離部は、共有単位どうしの前記境界部に形成されている
　前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
　前記第２間隔は、前記第１間隔よりも広く形成されている
　前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
　前記第１光電変換部を構成する前記第１導電型の不純物領域内に、２面以上のPN接合領域からなる３次元PN接合領域をさらに備える
　前記（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
　前記第２光電変換部を構成する前記第１導電型の不純物領域内に、２面以上のPN接合領域からなる３次元PN接合領域をさらに備える
　前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）
　前記第２光電変換部は、前記第２平面方向PN接合領域と前記第２垂直方向PN接合領域それぞれを複数備える
　前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（９）
　複数の前記第２平面方向PN接合領域と前記第２垂直方向PN接合領域を、それぞれ、前記第1光電変換部に近い方から、第３平面方向PN接合領域と第３垂直方向PN接合領域、および、第４平面方向PN接合領域と第４垂直方向PN接合領域とすると、
　前記第４平面方向PN接合領域の前記第２導電型の不純物領域は、前記第３垂直方向PN接合領域の前記第１導電型の不純物領域に対して、基板深さ方向に第３間隔だけ離れて配置されている
　前記（８）に記載の固体撮像装置。
（１０）
　前記画素分離部は、ポリシリコンまたは酸化膜の一方または両方を含む
　前記（１）乃至（９）のいずれかに記載の固体撮像装置。
（１１）
　前記画素分離部は、基板表面側に、STIをさらに含む
　前記（１）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
　基板の光入射面側とは反対の表面側に第1光電変換部を形成し、
　前記第１光電変換部に対して基板深さ方向に積層して第２光電変換部を形成し、
　隣接画素との境界部に、前記基板を貫通する画素分離部を形成し、
　前記第1光電変換部は、
　　P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、
　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域と
　を有し、
　前記第２光電変換部は、
　　P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、
　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域と
　を有し、
　前記第1垂直方向PN接合領域の第１導電型の不純物領域を、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離して形成し、
　前記第２垂直方向PN接合領域の前記第１導電型の不純物領域を、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離して形成する
　固体撮像装置の製造方法。
（１３）
　基板の光入射面側とは反対の表面側に形成された第1光電変換部と、
　前記第１光電変換部に対して基板深さ方向に積層された第２光電変換部と、
　隣接画素との境界部に形成された、前記基板を貫通する画素分離部と
　を備え、
　前記第1光電変換部は、
　　P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、
　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域と
　を有し、
　前記第２光電変換部は、
　　P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、
　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域と
　を有し、
　前記第1垂直方向PN接合領域の第１導電型の不純物領域は、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離れて配置され、
　前記第２垂直方向PN接合領域の前記第１導電型の不純物領域は、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離れて配置されている
　固体撮像装置
　を備える電子機器。
　１　固体撮像装置，　２　画素，　３　画素アレイ部，　１２　半導体基板，　Tr1乃至Tr3　共有画素トランジスタ，　４１，４２　N型不純物領域，　４３　P型不純物領域，　４４，４５　N型不純物領域，　４６　P型不純物領域，　４７　FD，　４８　転送トランジスタ，　５１　画素分離部，　５２　P型不純物領域，　６１　P型不純物領域，　６２，６３　N型不純物領域，　６４　STI，　８１　ポリシリコン，　８２　酸化膜，　１７１　P型不純物領域，　１７２　N型不純物領域，　１８１　P型不純物領域，　１８２　N型不純物領域，　３００　撮像装置，　３０２　固体撮像装置

Claims (13)

  1. 　基板の光入射面側とは反対の表面側に形成された第1光電変換部と、
    　前記第１光電変換部に対して基板深さ方向に積層された第２光電変換部と、
    　隣接画素との境界部に形成された、前記基板を貫通する画素分離部と
    　を備え、
    　前記第1光電変換部は、
    　　P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、
    　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域と
    　を有し、
    　前記第２光電変換部は、
    　　P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、
    　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域と
    　を有し、
    　前記第1垂直方向PN接合領域の第１導電型の不純物領域は、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離れて配置され、
    　前記第２垂直方向PN接合領域の前記第１導電型の不純物領域は、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離れて配置されている
    　固体撮像装置。
  2. 　前記第１光電変換部および前記第２光電変換部で生成された電荷を保持する電荷保持部と、
    　前記電荷を前記電荷保持部へ転送する転送トランジスタと
    　をさらに備え、
    　前記転送トランジスタは、前記基板の表面側から、前記第２光電変換部に到達するまで基板深さ方向に延びるゲート電極を備える縦型トランジスタで形成されている
    　請求項１に記載の固体撮像装置。
  3. 　前記第１光電変換部および前記第２光電変換部で生成された電荷を保持する電荷保持部と、
    　前記電荷を前記電荷保持部へ転送する転送トランジスタと
    　をさらに備え、
    　前記第２光電変換部を構成する前記第１導電型の不純物領域は、前記基板の表面側界面に接している
    　請求項１に記載の固体撮像装置。
  4. 　前記電荷保持部は、複数の画素で共有され、
    　前記画素分離部は、共有単位どうしの前記境界部に形成されている
    　請求項１に記載の固体撮像装置。
  5. 　前記第２間隔は、前記第１間隔よりも広く形成されている
    　請求項１に記載の固体撮像装置。
  6. 　前記第１光電変換部を構成する前記第１導電型の不純物領域内に、２面以上のPN接合領域からなる３次元PN接合領域をさらに備える
    　請求項１に記載の固体撮像装置。
  7. 　前記第２光電変換部を構成する前記第１導電型の不純物領域内に、２面以上のPN接合領域からなる３次元PN接合領域をさらに備える
    　請求項１に記載の固体撮像装置。
  8. 　前記第２光電変換部は、前記第２平面方向PN接合領域と前記第２垂直方向PN接合領域それぞれを複数備える
    　請求項１に記載の固体撮像装置。
  9. 　複数の前記第２平面方向PN接合領域と前記第２垂直方向PN接合領域を、それぞれ、前記第1光電変換部に近い方から、第３平面方向PN接合領域と第３垂直方向PN接合領域、および、第４平面方向PN接合領域と第４垂直方向PN接合領域とすると、
    　前記第４平面方向PN接合領域の前記第２導電型の不純物領域は、前記第３垂直方向PN接合領域の前記第１導電型の不純物領域に対して、基板深さ方向に第３間隔だけ離れて配置されている
    　請求項８に記載の固体撮像装置。
  10. 　前記画素分離部は、ポリシリコンまたは酸化膜の一方または両方を含む
    　請求項１に記載の固体撮像装置。
  11. 　前記画素分離部は、基板表面側に、STIをさらに含む
    　請求項９に記載の固体撮像装置。
  12. 　基板の光入射面側とは反対の表面側に第1光電変換部を形成し、
    　前記第１光電変換部に対して基板深さ方向に積層して第２光電変換部を形成し、
    　隣接画素との境界部に、前記基板を貫通する画素分離部を形成し、
    　前記第1光電変換部は、
    　　P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、
    　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域と
    　を有し、
    　前記第２光電変換部は、
    　　P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、
    　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域と
    　を有し、
    　前記第1垂直方向PN接合領域の第１導電型の不純物領域を、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離して形成し、
    　前記第２垂直方向PN接合領域の前記第１導電型の不純物領域を、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離して形成する
    　固体撮像装置の製造方法。
  13. 　基板の光入射面側とは反対の表面側に形成された第1光電変換部と、
    　前記第１光電変換部に対して基板深さ方向に積層された第２光電変換部と、
    　隣接画素との境界部に形成された、前記基板を貫通する画素分離部と
    　を備え、
    　前記第1光電変換部は、
    　　P型不純物領域とN型不純物領域が前記基板の光入射面に平行な平面方向で接合された第1平面方向PN接合領域と、
    　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第1垂直方向PN接合領域と
    　を有し、
    　前記第２光電変換部は、
    　　P型不純物領域とN型不純物領域が前記光入射面に平行な平面方向で接合された第２平面方向PN接合領域と、
    　　前記画素分離部の側壁に沿って、前記光入射面に垂直な平面方向でP型不純物領域とN型不純物領域が接合された第２垂直方向PN接合領域と
    　を有し、
    　前記第1垂直方向PN接合領域の第１導電型の不純物領域は、前記第２平面方向PN接合領域の前記第１導電型と反対の第２導電型の不純物領域と基板深さ方向に第１間隔だけ離れて配置され、
    　前記第２垂直方向PN接合領域の前記第１導電型の不純物領域は、前記基板の裏面側界面の前記第２導電型の不純物領域と基板深さ方向に第２間隔だけ離れて配置されている
    　固体撮像装置
    　を備える電子機器。
PCT/JP2019/008734 2018-03-20 2019-03-06 固体撮像装置およびその製造方法、並びに電子機器 WO2019181489A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020207014212A KR102655439B1 (ko) 2018-03-20 2019-03-06 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
CN201980005924.1A CN111386609B (zh) 2018-03-20 2019-03-06 固态图像拾取装置、其制造方法和电子设备
EP19772127.7A EP3770967B1 (en) 2018-03-20 2019-03-06 Solid-state image capture device, method of manufacturing same, and electronic apparatus
US16/766,444 US11398514B2 (en) 2018-03-20 2019-03-06 Solid-state image pickup device, manufacturing method therefor, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018052462A JP2019165136A (ja) 2018-03-20 2018-03-20 固体撮像装置およびその製造方法、並びに電子機器
JP2018-052462 2018-03-20

Publications (1)

Publication Number Publication Date
WO2019181489A1 true WO2019181489A1 (ja) 2019-09-26

Family

ID=67987802

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/008734 WO2019181489A1 (ja) 2018-03-20 2019-03-06 固体撮像装置およびその製造方法、並びに電子機器

Country Status (6)

Country Link
US (1) US11398514B2 (ja)
EP (1) EP3770967B1 (ja)
JP (1) JP2019165136A (ja)
KR (1) KR102655439B1 (ja)
CN (1) CN111386609B (ja)
WO (1) WO2019181489A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095285A1 (en) * 2019-11-15 2021-05-20 Sony Semiconductor Solutions Corporation Imaging device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088291A (ja) * 2018-11-29 2020-06-04 キヤノン株式会社 光電変換装置、光電変換システム、移動体
JP2021068788A (ja) 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
US11502117B2 (en) * 2019-11-08 2022-11-15 Samsung Electronics Co., Ltd. Image sensor including conductive connection pattern
WO2021100556A1 (ja) * 2019-11-19 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその製造方法、電子機器
JP7433863B2 (ja) 2019-11-27 2024-02-20 キヤノン株式会社 光電変換装置、撮像システム、および移動体
CN115244919A (zh) * 2020-03-18 2022-10-25 索尼半导体解决方案公司 成像元件和成像装置
WO2021193254A1 (ja) * 2020-03-27 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US11825196B2 (en) * 2020-08-07 2023-11-21 Canon Kabushiki Kaisha Image sensor and image capturing apparatus
JP2023012890A (ja) * 2021-07-14 2023-01-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225560A (ja) * 2013-05-16 2014-12-04 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP2015162603A (ja) 2014-02-27 2015-09-07 株式会社東芝 半導体装置
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
US20180013961A1 (en) * 2016-07-11 2018-01-11 Samsung Electronics Co., Ltd. Image sensor and electronic device including the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP5374941B2 (ja) * 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011159757A (ja) 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011253963A (ja) * 2010-06-02 2011-12-15 Sony Corp 固体撮像素子の製造方法、固体撮像素子、撮像装置
JP2012199489A (ja) * 2011-03-23 2012-10-18 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
TW202306133A (zh) * 2014-11-05 2023-02-01 日商索尼半導體解決方案公司 固體攝像元件及其製造方法以及電子機器
JP2016162917A (ja) 2015-03-03 2016-09-05 ソニー株式会社 固体撮像素子および電子機器
ITUB20153347A1 (it) 2015-09-02 2017-03-02 Stefano Spattini Apparato per la videocomunicazione
JP6911767B2 (ja) * 2016-04-25 2021-07-28 ソニーグループ株式会社 固体撮像素子およびその製造方法、並びに電子機器
US20180294304A1 (en) * 2017-04-05 2018-10-11 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
JP6884647B2 (ja) * 2017-06-19 2021-06-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US11393867B2 (en) * 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US11233085B2 (en) * 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
US11089241B2 (en) * 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225560A (ja) * 2013-05-16 2014-12-04 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP2015162603A (ja) 2014-02-27 2015-09-07 株式会社東芝 半導体装置
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
US20180013961A1 (en) * 2016-07-11 2018-01-11 Samsung Electronics Co., Ltd. Image sensor and electronic device including the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3770967A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095285A1 (en) * 2019-11-15 2021-05-20 Sony Semiconductor Solutions Corporation Imaging device

Also Published As

Publication number Publication date
KR102655439B1 (ko) 2024-04-09
CN111386609B (zh) 2024-05-14
JP2019165136A (ja) 2019-09-26
KR20200134204A (ko) 2020-12-01
EP3770967A4 (en) 2021-05-26
US11398514B2 (en) 2022-07-26
US20210151478A1 (en) 2021-05-20
EP3770967A1 (en) 2021-01-27
CN111386609A (zh) 2020-07-07
EP3770967B1 (en) 2022-09-21

Similar Documents

Publication Publication Date Title
WO2019181489A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP7199371B2 (ja) 固体撮像素子および電子機器
US20240186354A1 (en) Solid-state imaging element and electronic apparatus
US20240128284A1 (en) Solid-State Imaging Device and Solid-State Imaging Apparatus
KR102642051B1 (ko) 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
WO2018074250A1 (ja) 半導体装置、製造方法、および電子機器
US12002825B2 (en) Solid-state imaging device and electronic apparatus with improved sensitivity
JP7187440B2 (ja) 固体撮像素子、電子機器、並びに製造方法
US20230136655A1 (en) Solid-state imaging element and imaging apparatus
US20220246653A1 (en) Solid-state imaging element and solid-state imaging element manufacturing method
WO2019239754A1 (ja) 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
US20210167106A1 (en) Solid-state imaging device and method for manufacturing the same
WO2019188131A1 (ja) 半導体装置および半導体装置の製造方法
JP2023003799A (ja) 固体撮像装置
US20240258357A1 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic equipment
WO2021172176A1 (ja) 固体撮像装置及び電子機器
US20220344390A1 (en) Organic cis image sensor
US20210272995A1 (en) Imaging element and electronic apparatus
WO2019230243A1 (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19772127

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019772127

Country of ref document: EP

Effective date: 20201020