WO2019176715A1 - ウェーハ加工方法 - Google Patents

ウェーハ加工方法 Download PDF

Info

Publication number
WO2019176715A1
WO2019176715A1 PCT/JP2019/009058 JP2019009058W WO2019176715A1 WO 2019176715 A1 WO2019176715 A1 WO 2019176715A1 JP 2019009058 W JP2019009058 W JP 2019009058W WO 2019176715 A1 WO2019176715 A1 WO 2019176715A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
modified region
modified
back surface
regions
Prior art date
Application number
PCT/JP2019/009058
Other languages
English (en)
French (fr)
Inventor
陵佑 片岡
崇 田母神
修平 押田
藤田　隆
Original Assignee
株式会社東京精密
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東京精密 filed Critical 株式会社東京精密
Publication of WO2019176715A1 publication Critical patent/WO2019176715A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F3/00—Severing by means other than cutting; Apparatus therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Definitions

  • the present invention relates to a wafer processing method in which a wafer having a device layer laminated on the surface of a substrate is divided into individual chips along a predetermined division line.
  • wafers in which a device layer (functional layer) composed of a laminate including a low dielectric constant insulator film (low-k film) is formed on the surface of a substrate such as a silicon substrate have been put into practical use.
  • a wafer in which a metal film called a test element group (TEG) for testing the function of a device on a planned division line is put into practical use.
  • the Low-k film and TEG are formed of a material different from that of the substrate, if they are on the planned dividing line of the wafer, an external force is applied to the wafer on which the modified region is formed by the dividing method described above. Even if it is going to be divided, it is difficult to divide into individual chips with good quality. Specifically, since the Low-k film is very fragile, there is a problem that the Low-k film on the chip end face (cut surface) is easily broken, and the quality of the device is deteriorated. Further, since the TEG is formed of a metal film, there is a problem that the TEG is broken not along the planned dividing line, or the TEG is peeled off to cause contamination.
  • the dividing method described in Patent Document 2 has a problem in that the ablation process must be performed before the modified region forming step, resulting in poor productivity.
  • this division method individual chips with good quality can be obtained for a wafer in which a device layer formed on the surface of a substrate includes a laminate such as a low-k film or a TEG without reducing productivity. It is difficult to divide it.
  • the present invention has been made in view of such circumstances, and a wafer containing a laminate such as a low-k film or a TEG is divided into a device layer formed on the surface of a substrate without reducing productivity. It is an object of the present invention to provide a wafer processing method capable of accurately and reliably dividing along a scheduled line.
  • a laser processing method is a wafer processing method in which a wafer having a device layer laminated on the surface of a substrate is divided into individual chips along a predetermined division line, and the wafer processing method is performed inside the substrate of the wafer.
  • a modified region forming process for forming a modified region along the planned division line inside the substrate of the wafer, and a break bar along the planned division line from the back surface of the wafer
  • a break process that breaks the wafer by causing the wafer to bend and cause cracks generated from the modified region to extend into the device layer
  • the modified region forming process includes a plurality of non-removable regions in the thickness direction of the wafer. A plurality of modified regions are formed in the thickness direction of the wafer so that the modified regions exist.
  • the laser processing method includes, in the first aspect, a back surface processing step of processing the back surface of the wafer and thinning the wafer between the modified region forming step and the breaking step.
  • the modified region forming step is such that a plurality of non-modified regions remain inside the substrate of the wafer after the back surface processing step is performed. A plurality of modified regions are formed.
  • the modified region forming step forms one or a plurality of first modified regions at positions close to the device layer among the plurality of modified regions. Then, one or a plurality of second modified regions are formed on the opposite side of the device layer from the first modified region.
  • the laser processing method according to a fifth aspect of the present invention is the laser processing method according to the fourth aspect, wherein the modified region forming step is performed between the first modified region and the second modified region among the plurality of non-modified regions.
  • One non-modified region is present, and a second non-modified region is present on the opposite side of the second modified region to the first modified region.
  • the laser processing method according to a sixth aspect of the present invention is the laser processing method according to the fifth aspect, wherein the modified region forming step is performed so that a crack generated from the first modified region extends to the interface with the device layer of the substrate. 1 A modified region is formed.
  • a device layer formed on the surface of a substrate including a laminated body such as a low-k film or a TEG is accurately and reliably and efficiently along a planned division line without reducing productivity. Can be divided.
  • FIG. 1 is a flowchart showing a flow of a wafer processing method according to the present embodiment.
  • the wafer processing method according to the present embodiment includes a modified region forming step (step S10), a back surface processing step (step S12), a breaking step (step S14), and an expanding step (step S16).
  • This wafer processing method is performed by a wafer processing system including a laser processing apparatus 100, a back surface processing apparatus 200, a breaking apparatus 300, and an expanding apparatus 400, which will be described later.
  • FIG. 2 is a plan view of the wafer 10 to which the wafer processing method according to the present embodiment is applied.
  • FIG. 3 is a partial cross-sectional view of the wafer 10 of FIG.
  • the wafer 10 is partitioned into a plurality of regions by division lines 12 arranged in a lattice pattern, and various devices constituting a semiconductor chip are formed in the partitioned regions.
  • the wafer 10 includes a silicon substrate 14, and a device layer 16 is formed on the surface (front surface) 10 a of the wafer 10 (that is, the surface of the silicon substrate 14). Note that a low-k film is formed on the device layer 16 on the surface 10a side of the wafer 10, and a metal film called a TEG (test element group) for testing the function of the device is formed on the planned dividing line 12. Are partially arranged.
  • the initial thickness T0 of the wafer 10 used in the present embodiment is not particularly limited, but the finished thickness T1 of the wafer 10 is preferably 250 ⁇ m or more, preferably 300 ⁇ m or more.
  • the thickness of the wafer 10 is less than 250 ⁇ m, in the modified region forming process described later, a plurality of modifications in the thickness direction of the wafer 10 are performed so that a plurality of non-modified regions 24 exist in the thickness direction of the wafer 10. This is because it becomes difficult to form the quality region 20 (see FIG. 7).
  • the wafer processing method according to this embodiment is applied to the wafer 10 configured as described above. Hereinafter, each step will be described in detail.
  • step S ⁇ b> 10 a modified region is formed inside the wafer 10. This modified region forming step is performed using a laser processing apparatus 100 shown in FIG.
  • a stage 110 that moves the wafer 10
  • a laser processing unit 120 that performs laser processing on the wafer 10
  • a control device 150 that controls each part of the laser processing apparatus 100, and the like.
  • the stage 110 is configured to be movable in the XYZ ⁇ directions and holds the wafer 10 by suction.
  • the wafer 10 is attached with a back grind tape (hereinafter referred to as BG tape) having an adhesive material on one side. Then, the wafer 10 is placed on the stage 110 so that the back surface 10b, which is the surface opposite to the device surface, faces upward.
  • BG tape back grind tape
  • the three directions XYZ are orthogonal to each other, among which the X direction and the Y direction are horizontal directions, and the Z direction is a vertical direction.
  • the ⁇ direction is a rotation direction with a vertical axis (Z axis) as a rotation axis.
  • the laser processing unit 120 includes a laser light source 122, a spatial light modulator 128, a condenser lens 138, and the like.
  • the laser light source 122 outputs a processing laser beam L for forming a modified region inside the wafer 10 under the control of the control device 150.
  • the light source is a semiconductor laser excitation Nd: YAG laser (Neodymium-doped Yittrium Aluminum Garnet laser), the wavelength is 1135 ⁇ 10 nm, and the laser beam spot cross-sectional area is 3.14 ⁇ 10 ⁇ 8. cm 2 , the oscillation mode is a Q switch pulse, the repetition frequency is 80 to 120 kHz, the pulse width is 180 to 280 ns, and the output is 8 W.
  • the spatial light modulator 128 is of a phase modulation type, and receives the laser light L output from the laser light source 122 and modulates the phase of the laser light L in each of a plurality of pixels arranged two-dimensionally. A pattern (modulation pattern) is presented, and the phase-modulated laser beam L is output.
  • the spatial light modulator 128 for example, a reflective liquid crystal (LCOS: Liquid Crystal on Silicon) spatial light modulator (SLM: Spatial Light Modulator) is used.
  • LCOS Liquid Crystal on Silicon
  • SLM Spatial Light Modulator
  • the operation of the spatial light modulator 128 and the hologram pattern presented by the spatial light modulator 128 are controlled by the control device 150. Since the specific configuration of the spatial light modulator 128 and the hologram pattern presented by the spatial light modulator 128 are already known, detailed description thereof will be omitted here.
  • the condensing lens 138 is an objective lens (infrared objective lens) that condenses the laser light L inside the wafer 10.
  • the numerical aperture (NA: Numerical Aperture) of the condenser lens 138 is, for example, 0.65.
  • the laser processing unit 120 includes a beam expander 124, a ⁇ / 2 wavelength plate 126, a reduction optical system 136, and the like in addition to the above configuration.
  • the beam expander 124 expands the laser light L output from the laser light source 122 to an appropriate beam diameter for the spatial light modulator 128.
  • the ⁇ / 2 wavelength plate 126 adjusts the polarization plane of the laser light incident on the spatial light modulator 128.
  • the reduction optical system 136 is an afocal optical system (bilateral telecentric optical system) having a first lens 136 a and a second lens 136 b, and reduces the laser light L modulated by the spatial light modulator 128 to a condenser lens 138. And project.
  • the laser processing unit 120 has an alignment optical system for performing alignment with the wafer 10 and a distance (working distance) between the wafer 10 and the condenser lens 138 to be constant.
  • An autofocus unit and the like are provided.
  • the control device 150 is realized by a general-purpose computer such as a personal computer or a microcomputer.
  • the control device 150 includes a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), an input / output interface, and the like.
  • various programs such as a control program stored in the ROM are expanded in the RAM, and the programs expanded in the RAM are executed by the CPU, so that each unit in the control device 150 shown in FIG. Functions are realized, and various arithmetic processes and control processes are executed via the input / output interface.
  • FIG. 5 is a block diagram showing the configuration of the control device 150. As shown in FIG. 5, the control device 150 functions as a main control unit 152, a stage control unit 154, a laser control unit 156, and a spatial light modulator control unit 158.
  • the main control unit 152 comprehensively controls each unit constituting the control device 150, that is, the stage control unit 154, the laser control unit 156, and the spatial light modulator control unit 158.
  • Stage control unit 154 outputs a control signal for controlling movement (including rotation) of stage 110 to stage 110.
  • the laser controller 156 is a part that controls the emission of the laser light L, and outputs a control signal for controlling the wavelength, pulse width, intensity, emission timing, repetition frequency, and the like of the laser light L to the laser light source 122.
  • the spatial light modulator control unit 158 outputs a control signal for controlling the operation of the spatial light modulator 128 to the spatial light modulator 128. That is, the spatial light modulator control unit 158 performs control for presenting a predetermined hologram pattern to the spatial light modulator 128.
  • the hologram pattern to be presented to the spatial light modulator 128 is derived in advance based on the formation position of the modified region, the wavelength of the laser light L to be irradiated, the refractive index of the condenser lens 138 and the wafer 10, and the like. It is stored in 150 memory units (not shown).
  • the laser processing apparatus 100 includes a wafer transfer means, an operation plate, a television monitor, an indicator lamp, and the like (not shown).
  • the television monitor displays a wafer image captured by an imaging device (such as a CCD (Charge Coupled Device) camera) (not shown), or displays program contents, various messages, and the like.
  • the indicator lamp displays an operation status such as processing end or emergency stop during the processing of the laser processing apparatus 100.
  • step S10 the modified region forming step (step S10) performed using the laser processing apparatus 100 configured as described above will be described.
  • a back grind tape (BG tape) 18 is attached to the surface 10a of the wafer 10 to be processed.
  • the wafer 10 is placed on the stage 110 of the laser processing apparatus 100 with the back surface 10b of the wafer 10 (that is, the back surface of the silicon substrate 14) 10b facing upward.
  • the wafer 10 is aligned using an alignment optical system (not shown).
  • the stage 110 is moved, and the condensing point P of the laser beam L is set inside the wafer 10 (silicon substrate 14).
  • the initial position of the stage 110 is determined based on the thickness and refractive index of the wafer 10, the numerical aperture of the condenser lens 138, and the like.
  • the laser beam L is emitted from the laser light source 122 of the laser processing unit 120, and the stage 110 is moved so that the laser beam L condensed by the condenser lens 138 scans on the division line 12 of the wafer 10. . That is, the laser beam L is irradiated inside the silicon substrate 14 with the back surface 10b of the wafer 10 as the laser beam incident surface, and the laser beam L is irradiated.
  • the condensing point P is relatively moved along.
  • the laser light L output from the laser light source 122 is expanded in beam diameter by the beam expander 124, reflected by the first mirror 130, and the polarization direction is changed by the ⁇ / 2 wavelength plate 126 so that spatial light modulation is performed. Is incident on the device 128.
  • the laser light L incident on the spatial light modulator 128 is modulated according to a predetermined hologram pattern presented on the spatial light modulator 128.
  • the control device 150 provides the spatial light modulator 128 with a hologram pattern for modulating the laser light L so that aberration correction is performed at the position where the condensing point P of the laser light L is aligned inside the wafer 10. Control to be presented.
  • the laser light L emitted from the spatial light modulator 128 is sequentially reflected by the second mirror 131 and the third mirror 132, passes through the first lens 136 a, and further reflected by the fourth mirror 133 and the fifth mirror 134. Then, the light passes through the second lens 136 b and enters the condenser lens 138.
  • the laser light L emitted from the spatial light modulator 128 is reduced and projected onto the condenser lens 138 by the reduction optical system 136 including the first lens 136a and the second lens 136b.
  • the laser light L incident on the condenser lens 138 is condensed inside the wafer 10 by the condenser lens 138.
  • the condensing point P of the laser beam L incident from the back surface 10b of the wafer 10 is set inside the silicon substrate 14, the laser beam L transmitted through the back surface 10b of the wafer 10, as shown in FIG. Energy concentrates at the condensing point P inside the substrate 14, and the modified region 20 is formed in the vicinity of the condensing point P inside the silicon substrate 14.
  • a crack 22 is generated in the thickness direction of the wafer 10 starting from the modified region 20.
  • the relative movement of the condensing point P of the laser beam L along each division planned line 12 is performed a plurality of times with respect to one division planned line 12. At this time, by changing the position where the condensing point P is matched with the distance from the back surface 10b each time, as shown in FIG. 7, a plurality of modified regions 20 are formed in the thickness direction of the wafer 10 in order from the front surface 10a side. It is formed inside the silicon substrate 14.
  • the modified region forming step in this embodiment will be described in detail.
  • the modified region forming step in the present embodiment as shown in FIG. 7, when the plurality of modified regions 20 are formed in the thickness direction of the wafer 10 on the division line 12, the formation positions of the modified regions 20 are formed. Is set inside the silicon substrate 14 at a position deeper than the finished surface 10 c of the wafer 10. At this time, a plurality of non-modified regions 24 are made to exist in the thickness direction of the wafer 10 on the division line 12.
  • the non-modified region 24 is a region that has not been modified by the laser light L and has no crack 22 (that is, a region in which silicon constituting the silicon substrate 14 is connected).
  • the modified region forming step is performed as follows.
  • the first modified region 20 a is formed inside the silicon substrate 14, and the first crack 22 a is generated from the first modified region 20 a in the thickness direction of the wafer 10.
  • the formation position of the first modified region 20a is formed on the surface 10a side (lower side in FIG. 7) from the neutral surface 10d indicating the intermediate position of the finishing thickness T1 of the silicon substrate 14 constituting the wafer 10. Is preferred.
  • the first crack 22a generated in the thickness direction of the wafer 10 from the first modified region 20a is formed at a position closer to the surface of the silicon substrate 14 (interface with the device layer 16).
  • the first crack 22a preferably reaches the surface of the silicon substrate 14 as shown in FIG.
  • the second modified region 20b is formed at a position deeper than the finished surface 10c on the back surface 10b side of the wafer 10 with respect to the first modified region 20a.
  • the second modified region 20b is formed inside the silicon substrate 14 so that the first non-modified region 24a exists between the first modified region 20a and the second modified region 20b.
  • a second crack 22b is generated in the thickness direction of the wafer 10 from the modified region 20b.
  • the second crack 22b is prevented from reaching the finished surface 10c.
  • the second non-modified region 24b can exist between the second modified region 20b and the finished surface 10c.
  • the first crack 22a and the second crack 22b are not connected, and the first non-modified region 24a exists between the first modified region 20a and the second modified region 20b.
  • a plurality of modified regions are formed so that a plurality of non-modified regions 24 (24a, 24b) are present in the thickness direction of the wafer 10 on the planned dividing line 12. 20 (20a, 20b) is formed for each division-scheduled line 12.
  • a laminated body such as a Low-K film or TEG can be accurately divided in the below-described breaking step. It becomes possible.
  • two modified regions 20 are formed in the thickness direction of the wafer 10 as an example.
  • two modified regions are formed in the thickness direction of the wafer 10 as the first modified region 20a, and two modified regions are formed in the thickness direction of the wafer 10 as the second modified region 20b.
  • a region may be formed. That is, one or more modified regions are formed in the thickness direction of the wafer 10 as the first modified region 20a, and one or more modified regions are formed in the thickness direction of the wafer 10 as the second modified region 20b. May be.
  • the formation pattern of the modified region in the modified region forming step in the present embodiment is not limited to the formation pattern shown in FIG. 7 or FIG.
  • two modified regions 20 may be connected by a crack 22 to form unmodified regions 24 on the front surface 10a side and the back surface 10b side of the wafer 10, respectively.
  • the two modified regions 20 are not connected by the crack 22, and not only on the front surface 10 a side and the back surface 10 b side of the wafer 10 but also on the inner side of the wafer 10. 24 may be formed.
  • an unmodified region 24 may be formed on the surface 10a side and inside of the wafer 10.
  • the case where the laser beam L is condensed at one point inside the wafer 10 (silicon substrate 14) by the condenser lens 138 in the modified region forming step has been described as an example.
  • the condensing point P of the laser light L condensed by the condensing lens 138 may be branched into two or more points.
  • the spatial light modulator control unit 158 controls the hologram pattern to be presented to the spatial light modulator 128 so that the condensing point P of the laser light L condensed by the condensing lens 138 is set to two or more points. It is possible to branch. As a result, a plurality of modified regions 20 can be formed at the same time, so that productivity can be further improved.
  • a back surface processing step (step S12) is performed in which the back surface 10b of the wafer 10 is processed to thin the wafer 10.
  • the back surface processing step is performed using the back surface processing apparatus 200 shown in FIGS. 10 and 11.
  • the wafer 10 having the back grind tape 18 attached to the front surface 10 a is vacuum-sucked on the suction table 202 with the back grind tape 18 facing downward. Then, the back surface 10b of the wafer 10 is brought into contact with the back surface 10b (surface to be ground) of the wafer 10 while rotating the suction table 202 that vacuum-sucks the wafer 10 and rotating the grinding wheel 204. Grind to a predetermined thickness.
  • the back surface 10b of the wafer 10 is further polished, and a work-affected layer (working strain layer) generated on the back surface 10b of the wafer 10 by grinding is removed.
  • a work-affected layer working strain layer
  • the polishing of the back surface 10b of the wafer 10 is performed by bringing the wafer 10 into contact with the back surface 10b of the wafer 10 while rotating the suction table 202 that vacuum-sucks the wafer 10 and rotating the polishing pad 206.
  • the entire back surface 10b of 10 is polished uniformly.
  • CMP chemical mechanical polishing
  • polishing that performs polishing while supplying a slurry (abrasive) to the wafer 10 may be used, or dry polishing that does not use slurry. There may be.
  • the wafer 10 is thinned to a finished thickness T1, as shown in FIG.
  • a plurality of non-modified regions 24 exist in the thickness direction of the wafer 10 on the planned dividing line 12 in the thickness direction of the wafer 10. Since the plurality of modified regions 20 are formed, the wafer 10 is separated along the division line 12 even when the back surface processing (grinding and polishing) of the wafer 10 is performed in the back surface processing step. Can be suppressed.
  • a breaking step (step S14) is performed.
  • the dividing step is performed using a break device 300 shown in FIG.
  • a stage 302 includes a stage 302, a transparent elastic sheet 304, a break bar 306, an elevating device 308, an alignment camera 310, and a control device 312.
  • the stage 302 is formed of a transparent member such as quartz and is configured to be movable in the XYZ ⁇ directions.
  • the wafer 10 is placed on the upper surface (mounting surface) 302a of the stage 302 with the transparent elastic sheet 304 interposed.
  • the three directions XYZ are orthogonal to each other, among which the X direction and the Y direction are horizontal directions, and the Z direction is a vertical direction.
  • the ⁇ direction is a rotation direction with a vertical axis (Z axis) as a rotation axis.
  • the transparent elastic sheet 304 is interposed between the stage 302 and the wafer 10.
  • a material of the transparent elastic sheet 304 a silicone rubber sheet or a urethane rubber sheet having light transmittance and elasticity can be used.
  • the transparent elastic sheet 304 reduces the impact received from the break bar 306 when the wafer 10 is broken (cut) by the break bar 306 (that is, obtains a desired buffering property against the pressure of the break bar 306).
  • the laminated body such as the Low-k film and the TEG formed on the device layer 16 on the surface 10 a side of the wafer 10 is aligned along the planned division line 12. In order to cut, the thickness is sufficient and uniform with respect to the thickness of the wafer 10.
  • the transparent elastic sheet 304 preferably has a thickness of 1 mm or more and 10 mm or less, for example.
  • the break bar 306 is disposed at a predetermined interval at an upper portion of the stage 302, that is, a position facing the wafer 10 placed on the stage 302 via the transparent elastic sheet 304.
  • the break bar 306 is configured by a long plate-like plate member (pressing member) with a sharpened tip (a lower end on the stage 302 side). That is, as shown in FIG. 14, the break bar 306 has a top portion on the tip side formed in a mountain shape in a cross section in the thickness direction.
  • the break bar 306 extends along the direction along the planned division line 12 (X direction in FIG. 14), and is configured to be moved up and down toward the stage 302 by the lifting device 308.
  • the lifting device 308 is configured by a cylinder mechanism or the like.
  • the alignment camera 310 is provided in a lower part of the stage 302, that is, on the opposite side of the stage 302 from the side on which the wafer 10 is placed (the side on which the break bar 306 is disposed).
  • the alignment camera 310 is fixedly disposed at a position facing the break bar 306 with the stage 302 interposed therebetween, and a portion serving as a positioning reference, such as the division line 12 or TEG formed on the wafer 10, is positioned on the stage 302. Take an image from below. Image data captured by the alignment camera 310 is sent to the control device 312.
  • the control device 312 is realized by a general-purpose computer such as a personal computer or a microcomputer.
  • the control device 312 includes a CPU (Central Processing Unit), ROM (Read Only Memory), RAM (Random Access Memory), an input / output interface, and the like.
  • various programs such as a control program stored in the ROM are expanded in the RAM, and the programs expanded in the RAM are executed by the CPU, so that each unit in the control device 312 shown in FIG. Functions are realized, and various arithmetic processes and control processes are executed via the input / output interface.
  • the control device 312 functions as an alignment unit 314 and a control unit 316.
  • the alignment unit 314 detects the position information of the division lines 12 formed on the wafer 10 based on the image data captured by the alignment camera 310.
  • the control unit 316 performs control to move the stage 302 in the X, Y, and ⁇ directions based on the position information of the scheduled division line 12 sent from the alignment unit 314. In addition, the control unit 316 performs control to move the position of the stage 302 in the height direction (Z direction) based on information regarding the finished thickness of the wafer 10 set in a memory unit (not shown) of the control device 312. . Furthermore, the control unit 316 performs control to drive the lifting device 308 to raise and lower the break bar 306.
  • step S14 the breaking process (step S14) performed using the breaking device 300 configured as described above will be described.
  • a dicing tape (DC tape) 30 having an adhesive on one side is attached to the back surface 10b of the wafer 10, and the back grind tape is attached to the front surface 10a of the wafer 10. 18 is peeled off.
  • the dicing tape 30 may be attached after the back grind tape 18 is peeled off.
  • the wafer 10 is placed on the stage 302 via the transparent elastic sheet 304.
  • the wafer 10 is placed with the back surface 10b of the wafer 10 (that is, the surface on which the dicing tape 30 is attached) facing upward.
  • the alignment of the wafer 10 is performed using the alignment camera 310. Specifically, first, the surface 10 a of the wafer 10 is imaged by the alignment camera 310 from below the stage 302 via the stage 302 and the transparent elastic sheet 304. Image data captured by the alignment camera 310 is sent to the alignment unit 314.
  • the alignment unit 314 acquires image data captured by the alignment camera 310. Then, the alignment unit 314 detects position information of the planned division lines 12 formed on the wafer 10 based on the image data captured by the alignment camera 310. The position information of the planned division line 12 detected by the alignment unit 314 is sent to the control unit 316.
  • the control unit 316 moves the stage 302 in the horizontal direction (XY direction) and the rotation direction so that the planned division line 12 is positioned directly below the break bar 306. The position in the ( ⁇ direction) is moved. Further, the control unit 316 moves the position of the stage 302 in the height direction (Z direction) based on the information regarding the finishing thickness of the wafer 10 set in the memory unit (not shown) of the control device 312.
  • the image data captured by the alignment camera 310 in this way is sent to the alignment unit 314, and the control unit 316 finely adjusts the position of the stage 302 based on the position information of the planned division line 12 detected by the alignment unit 314.
  • the wafer 10 is aligned at a predetermined position with respect to the break bar 306.
  • the planned division line 12 is positioned directly below the break bar 306.
  • the image data captured by the alignment camera 310 is displayed on a display device (not shown), and is scheduled to be divided directly under the break bar 306 by human work while viewing the image data (imaging result) displayed on the display device.
  • the stage 302 may be aligned in the X, Y, and ⁇ directions so that the line 12 is positioned. The alignment is performed at least when the wafer 10 is introduced into the breaker 300.
  • the control unit 316 drives the lifting device 308 to lower the break bar 306.
  • the rear surface 10 b (the surface on which the dicing tape 30 is attached) of the wafer 10 placed on the stage 302 via the transparent elastic sheet 304 is broken along the planned dividing line 12.
  • stress is applied to the wafer 10 (silicon substrate 14) in the direction in which the division line 12 is opened.
  • the compressive stress 320 acts on the back surface 10b side of the wafer 10
  • the tensile stress 322 acts on the surface 10a side of the wafer 10 which is the opposite side.
  • the wafer 10 is bent and the device layer 16 on the surface 10 a side of the wafer 10 is folded at the position of the division line 12. That is, a laminated body such as a low-k film or a TEG on the division line 12 of the device layer 16 is broken (cut) together with the silicon substrate 14.
  • the pressing position of the break bar 306 does not necessarily have to be directly below the planned division line 12. If the stress that breaks the wafer 10 (silicon substrate 14) can be applied, the break bar 306 is slightly shifted from the position below the planned division line 12. May be.
  • control unit 316 raises the break bar 306 and retracts the break bar 306 from the wafer 10. Then, the above-described break process is performed along all the division lines 12 formed on the wafer 10.
  • the cut surfaces (side surfaces) of the laminated body such as the Low-k film and the TEG on the division lines 12 meander.
  • the wafer 10 can be cut along the planned dividing line 12 without causing damage to the device.
  • the crack 22 is prevented from extending and being cut in the device layer 16 by the above-described “crack extension suppressing effect” in the back surface processing step, the wafer 10 is moved along the predetermined division line 12 in the breaking step.
  • the break processing it is possible to prevent the peripheral portion from being pulled and the wafer 10 from being cracked along the other scheduled dividing lines 12.
  • the wafer 10 can be accurately and reliably divided into individual chips.
  • step S16 After the break process is performed, the expanding process (step S16) is performed.
  • the expanding process is performed using an expanding apparatus 400 shown in FIG.
  • an expanding ring (not shown) is raised in a state where a ring-shaped frame integrated with the wafer 10 is fixed by a fixing member (not shown) via the dicing tape 30, As shown in FIG. 16, the dicing tape 30 is stretched. Thereby, radial tensile force along the planar direction of the wafer 10 is applied to the dicing tape 30 to which the wafer 10 is attached. At this time, since the laminated body such as the Low-k film and the TEG formed on the device layer 16 on the surface 10a side of the wafer 10 is cut along the planned dividing line 12 by the above-described break process, the quality of the device The interval between the chips can be expanded by the expanding process without lowering.
  • the expanding device is not limited to a method using an expanding ring, and various methods such as a method using an expanding table can be employed.
  • the plurality of non-modified regions 24 exist in the thickness direction of the wafer 10 on the planned dividing line 12 in the thickness direction of the wafer 10.
  • a plurality of modified regions 20 are formed.
  • FIG. 17 is a view showing a cut surface of the wafer 10 showing the first embodiment of the present invention.
  • three modified portions in the thickness direction of the wafer 10 are provided so that unmodified regions (non-modified layers) 24-1 and 24-2 exist at two locations on the inner side and the rear surface 10b side of the wafer 10.
  • Regions (modified layers) 20-1, 20-2, 20-3 are formed. Note that cracks extending from each other are connected between the modified region 20-1 and the modified region 20-2, and there is no non-modified region between them.
  • FIG. 18 is a view showing a cut surface of the wafer 10 showing the second embodiment of the present invention.
  • four modified portions in the thickness direction of the wafer 10 so that unmodified regions (non-modified layers) 24-1 and 24-2 exist at two locations on the inner side and the back surface 10b side of the wafer 10.
  • Regions (modified layers) 20-1, 20-2, 20-3, 20-4 are formed. Note that cracks extending from each other are connected between the modified region 20-1 and the modified region 20-2 and between the modified region 20-3 and the modified region 20-4. There is no unmodified region.
  • FIG. 19 is a view showing a cut surface of the wafer 10 showing the third embodiment of the present invention.
  • FIG. 19 3 in the thickness direction of the wafer 10 so that non-modified regions (non-modified layers) 24-1 and 24-2 exist at two locations on the front surface 10a side and the back surface 10b side of the wafer 10.
  • Two modified regions (modified layers) 20-1, 20-2, 20-3 are formed. Note that cracks extending from each other are connected between the modified regions 20-1, 20-2, and 20-3, and no non-modified region exists between them.
  • FIG. 20 is a view showing a cut surface of the wafer 10 showing a comparative example of the present invention.
  • FIG. 20 shows the second embodiment shown in FIG. 18 in that four modified regions (modified layers) 20-1, 20-2, 20-3, 20-4 are formed in the thickness direction of the wafer 10.
  • the modified regions 20-1, 20-2, 20-3, and the like so that only one non-modified region (non-modified layer) 24-1 exists only inside the wafer 10. 20-4 is formed.
  • this comparative example cracks reach both the back surface 10b side and the front surface 10a side of the wafer 10.
  • the present inventor uses a three-point bending strength tester 500 (manufactured by Shimadzu Corporation: EZ Test / CE) shown in FIG. 21 for these examples (first to third examples) and comparative examples.
  • a measurement experiment was performed to measure the bending strength of the wafer sample 508 corresponding to each of the examples and comparative examples.
  • the distance between the fulcrums 502 and 504 is set to 2 mm, and an indenter 506 (for each wafer sample 508 having a thickness of 10 mm ⁇ (size of one side: 10 mm) and a thickness of 400 ⁇ m)
  • the bending strength was measured by pushing in (corresponding to the break bar 306).
  • the bending strength is measured for each wafer sample 508 in a state in which the device surface is on the lower side (fulcrum 502, 504 side) and a state in which the device surface is on the upper side (indenter 506 side). did.
  • the bending strength was measured at least 5 times under the same conditions, and the average value was taken as the measured value of the bending strength.
  • the state where the device surface is on the lower side corresponds to the case where the wafer 10 is subjected to the break processing using the break device 300. Further, the state in which the device surface is on the upper side corresponds to the case where the wafer 10 is subjected to the back surface processing using the back surface processing apparatus 200.
  • the back surface processing apparatus 200 is used to process the back surface of the wafer 10, as shown in FIG. 13, a tensile stress 26 acts on the back surface 10b side of the wafer 10 and a compressive stress 28 acts on the front surface 10a side. This is because the stress relationship is the same as when a load is applied from the device surface (surface 10a) side.
  • Table 1 shows the measurement results of the bending strength of the wafer sample 508 corresponding to each of the examples and comparative examples, using a three-point bending strength tester 500.
  • the bending strength when the device surface is on the upper side is higher than the bending strength when the device surface is on the lower side.
  • the bending strength when the device surface is on the upper side is lower than the bending strength when the device surface is on the lower side.
  • the bending strength is high when the device surface is set on the upper side, and the device surface is positioned below.
  • the bending strength is lowered, so that the extension of cracks can be effectively suppressed when the back surface processing step is performed.
  • the wafer 10 can be thinned by back surface processing while preventing the wafer 10 from being separated into pieces.
  • quality deterioration due to vibration or the like during transfer of the wafer 10 can be prevented.
  • the wafer 10 when the wafer 10 is subjected to a break process in the break process, the wafer 10 can be divided along the scheduled division line 12 with high accuracy and the quality of the chip can be stably and improved.
  • the thickness of the wafer 10 is set such that a plurality of non-modified regions 24 exist in the thickness direction of the wafer 10 on the division line 12. Since the plurality of modified regions 20 are formed in the direction, it is possible to suppress the wafer 10 from being separated along the division line 12 when the back surface processing of the wafer 10 is performed in the back surface processing step. be able to. Then, by breaking the wafer 10 along the planned dividing line 12, even when a laminated body such as a low-k film or TEG is present on the device layer 16 on the surface 10a side of the wafer 10, the quality of the device is lowered. Therefore, it is possible to divide the wafer 10 into individual chips with high accuracy and reliability along the planned division line 12.
  • the modified region forming step, the back surface processing step, and the breaking step are sequentially performed.
  • the wafer 10 is formed with a predetermined finish thickness by the back surface processing step. After the thinning, the modified region forming step may be performed, and then the breaking step may be performed. When the wafer 10 has a desired thickness (finished thickness), the modified region forming step and the breaking step may be sequentially performed without performing the back surface processing step.
  • DESCRIPTION OF SYMBOLS 10 Wafer, 12 ... Dividing line, 14 ... Silicon substrate, 16 ... Device layer, 18 ... Back grind tape, 20 ... Modified region, 22 ... Crack, 24 ... Unmodified region, 26 ... Tensile stress, 28 ... Compressive stress, 30 ... Dicing tape, 100 ... Laser processing apparatus, 110 ... Stage, 120 ... Laser processing unit, 122 ... Laser light source, 124 ... Beam expander, 126 ... ⁇ / 2 wavelength plate, 128 ... Spatial light modulator, DESCRIPTION OF SYMBOLS 136 ... Reduction optical system, 138 ... Condensing lens, 150 ... Control apparatus, 152 ... Main control part, 154 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

生産性を低下させることなく、基板の表面に形成されたデバイス層にＬｏｗ－ｋ膜やＴＥＧ等の積層体が含まれるウェーハを分割予定ラインに沿って精度よく確実かつ効率的に分割することができるウェーハ加工方法を提供する。ウェーハ１０の基板内部に集光点を合わせてレーザ光Ｌを照射することにより、ウェーハ１０の基板内部に分割予定ラインに沿って改質領域２０を形成する改質領域形成工程と、ウェーハ１０の裏面１０ｂから分割予定ラインに沿ってブレイクバーを押し付けることにより、ウェーハ１０を撓ませて改質領域２０から生じた亀裂をデバイス層に伸展させてウェーハ１０をブレイクするブレイク工程とを備え、改質領域形成工程は、ウェーハ１０の厚さ方向に複数の非改質領域２４を存在させるように、ウェーハ１０の厚さ方向に複数の改質領域２０を形成する。

Description

ウェーハ加工方法
　本発明は、基板の表面にデバイス層が積層されたウェーハを分割予定ラインに沿って個々のチップに分割するウェーハ加工方法に関するものである。
　従来より、シリコンウェーハなどのウェーハの分割方法として、ウェーハに対して透過性を有する波長のレーザ光を用い、分割すべき領域の内部に集光点を合わせてレーザ光を照射するレーザ加工方法が用いられている。このレーザ加工方法を用いた分割方法は、ウェーハに対して透過性を有する波長のレーザ光の集光点をウェーハの内部に合わせてレーザ光を照射し、ウェーハの内部に分割予定ラインに沿って改質領域を形成し、この改質領域が形成されることによって強度が低下した分割予定ラインに沿って外力を加えることにより、ウェーハを分割予定ラインに沿って分割するものである（例えば、特許文献１参照。）。
　ところで、シリコン基板などの基板の表面に低誘電率絶縁体被膜（ｌｏｗ－ｋ膜）を含む積層体からなるデバイス層（機能層）が形成されたウェーハが実用化されている。また、分割予定ライン上にデバイスの機能をテストするためのテストエレメントグループ（ＴＥＧ）と称する金属膜が配設されているウェーハも実用化されている。
　しかし、Ｌｏｗ－ｋ膜やＴＥＧは基板とは異なる材料で形成されるため、これらがウェーハの分割予定ライン上にあると、上述した分割方法によって、改質領域が形成されたウェーハに外力を加えて分割しようとしても、良好な品質で個々のチップに分割することが困難である。具体的には、Ｌｏｗ－ｋ膜は非常に脆いことから、チップ端面（切断面）のＬｏｗ－ｋ膜が崩れやすく、デバイスの品質を低下させてしまう問題がある。また、ＴＥＧは金属膜で形成されているため、分割予定ラインに沿わずに破断したり、ＴＥＧが剥離してコンタミ（contamination）が発生したりする等の問題がある。
　上記問題を解消するため、ウェーハの内部に改質領域を形成する改質領域形成工程に先立って、ウェーハの表面側のデバイス層に対して吸収性を有する波長のレーザ光をウェーハの表面側から分割予定ラインに沿って照射してレーザ加工溝を形成することにより、Ｌｏｗ－ｋ膜やＴＥＧを除去するアブレーション加工を実施するウェーハの分割方法が提案されている（例えば、特許文献２参照。）。
特開２００２－１９２３７０号公報 特開２００７－１７３４７５号公報
　しかしながら、特許文献２に記載された分割方法では、改質領域形成工程の前にアブレーション加工を実施しなければならず、生産性が悪いという問題がある。すなわち、この分割方法では、生産性を低下させることなく、基板の表面に形成されたデバイス層にＬｏｗ－ｋ膜やＴＥＧ等の積層体が含まれるウェーハに対しては良好な品質で個々のチップに分割することは困難である。
　本発明は、このような事情に鑑みてなされたもので、生産性を低下させることなく、基板の表面に形成されたデバイス層にＬｏｗ－ｋ膜やＴＥＧ等の積層体が含まれるウェーハを分割予定ラインに沿って精度よく確実かつ効率的に分割することができるウェーハ加工方法を提供することを目的とする。
　上記目的を達成するために、以下の発明を提供する。
　本発明の第１態様に係るレーザ加工方法は、基板の表面にデバイス層が積層されたウェーハを分割予定ラインに沿って個々のチップに分割するウェーハ加工方法であって、ウェーハの基板内部に集光点を合わせてレーザ光を照射することにより、ウェーハの基板内部に分割予定ラインに沿って改質領域を形成する改質領域形成工程と、ウェーハの裏面から分割予定ラインに沿ってブレイクバーを押し付けることにより、ウェーハを撓ませて改質領域から生じた亀裂をデバイス層に伸展させてウェーハをブレイクするブレイク工程と、を備え、改質領域形成工程は、ウェーハの厚さ方向に複数の非改質領域を存在させるように、ウェーハの厚さ方向に複数の改質領域を形成する。
　本発明の第２態様に係るレーザ加工方法は、第１態様において、改質領域形成工程とブレイク工程との間に、ウェーハの裏面を加工してウェーハを薄化する裏面加工工程を備える。
　本発明の第３態様に係るレーザ加工方法は、第２態様において、改質領域形成工程は、裏面加工工程が行われた後のウェーハの基板内部に複数の非改質領域が残存するように、複数の改質領域を形成する。
　本発明の第４態様に係るレーザ加工方法は、第３態様において、改質領域形成工程は、複数の改質領域のうち、デバイス層に近い位置に１又は複数の第１改質領域を形成し、第１改質領域よりもデバイス層とは反対側に１又は複数の第２改質領域を形成する。
　本発明の第５態様に係るレーザ加工方法は、第４態様において、改質領域形成工程は、複数の非改質領域のうち、第１改質領域と第２改質領域との間に第１非改質領域を存在させ、第２改質領域の第１改質領域とは反対側に第２非改質領域を存在させる。
　本発明の第６態様に係るレーザ加工方法は、第５態様において、改質領域形成工程は、第１改質領域から生じた亀裂が基板のデバイス層との境界面まで伸展するように、第１改質領域を形成する。
　本発明によれば、生産性を低下させることなく、基板の表面に形成されたデバイス層にＬｏｗ－ｋ膜やＴＥＧ等の積層体が含まれるウェーハを分割予定ラインに沿って精度よく確実かつ効率的に分割することができる。
本実施形態に係るウェーハ加工方法の流れを示したフローチャート 本実施形態に係るウェーハ加工方法が適用されるウェーハの平面図 図２のウェーハの一部断面図 レーザ加工装置の概略を示した構成図 レーザ加工装置における制御装置の構成を示したブロック図 改質領域形成工程を説明するための図 改質領域形成工程を説明するための図 改質領域形成工程を説明するための図 改質領域形成工程を説明するための図 裏面加工工程を説明するための図 裏面加工工程を説明するための図 裏面加工工程を説明するための図 裏面加工工程を説明するための図 ブレイク工程を説明するための図 ブレイク工程を説明するための図 エキスパンド工程を説明するための図 本発明の第１実施例を示したウェーハの切断面を示した図 本発明の第２実施例を示したウェーハの切断面を示した図 本発明の第３実施例を示したウェーハの切断面を示した図 本発明の比較例を示したウェーハの切断面を示した図 ３点曲げ抗折強度試験機を示した概略図
　以下、添付図面に従って本発明の実施形態について詳説する。
　図１は、本実施形態に係るウェーハ加工方法の流れを示したフローチャートである。図１に示すように、本実施形態に係るウェーハ加工方法は、改質領域形成工程（ステップＳ１０）と、裏面加工工程（ステップＳ１２）と、ブレイク工程（ステップＳ１４）と、エキスパンド工程（ステップＳ１６）とを備えている。このウェーハ加工方法は、後述のレーザ加工装置１００、裏面加工装置２００、ブレイク装置３００、及びエキスパンド装置４００から構成されるウェーハ加工システムにより実施される。
　まず、各工程について詳細に説明する前に、本実施形態に係るウェーハ加工方法が適用されるウェーハ１０について、図２及び図３を参照して説明する。図２は、本実施形態に係るウェーハ加工方法が適用されるウェーハ１０の平面図である。図３は、図２のウェーハ１０の一部断面図である。
　図２及び図３に示すように、ウェーハ１０は、格子状に配列された分割予定ライン１２によって複数の領域に区画され、この区画された各領域に半導体チップを構成する各種デバイスが形成されている。このウェーハ１０はシリコン基板１４を備えており、ウェーハ１０の表面（おもて面）（すなわち、シリコン基板１４の表面）１０ａにはデバイス層１６が形成されている。なお、ウェーハ１０の表面１０ａ側のデバイス層１６にはＬｏｗ－ｋ膜が形成されており、分割予定ライン１２にはデバイスの機能をテストするためのＴＥＧ（テストエレメントグループ）と称される金属膜が部分的に複数配設されている。なお、本実施形態において用いられるウェーハ１０の初期厚さＴ０としては特に限定されるものではないが、ウェーハ１０の仕上げ厚さＴ１は２５０μｍ以上、好ましくは３００μｍ以上のものが好適である。ウェーハ１０の厚さが２５０μｍ未満となると、後述する改質領域形成工程において、ウェーハ１０の厚さ方向に複数の非改質領域２４を存在させるように、ウェーハ１０の厚さ方向に複数の改質領域２０を形成することが困難となるためである（図７参照）。
　以上のように構成されたウェーハ１０に対して、本実施形態に係るウェーハ加工方法が適用される。以下、各工程について詳細に説明する。
　（改質領域形成工程）
　改質領域形成工程（ステップＳ１０）では、ウェーハ１０の内部に改質領域を形成する。この改質領域形成工程は、図４に示すレーザ加工装置１００を用いて実施される。
　図４に示すレーザ加工装置１００は、ウェーハ１０を移動させるステージ１１０と、ウェーハ１０をレーザ加工するレーザ加工部１２０と、レーザ加工装置１００の各部を制御する制御装置１５０等を含む。
　ステージ１１０は、ＸＹＺθ方向に移動可能に構成され、ウェーハ１０を吸着保持する。ウェーハ１０は、デバイス層１６が形成された表面（デバイス面）１０ａを保護するために、片面に粘着材を有するバックグラインドテープ（以下、ＢＧテープ）が貼り付けられる。そして、ウェーハ１０は、デバイス面とは反対側の面である裏面１０ｂが上向きとなるようにステージ１１０上に載置される。
　なお、図４に示す例では、ＸＹＺの３方向は互いに直交し、このうちＸ方向およびＹ方向は水平方向であり、Ｚ方向は鉛直方向である。またθ方向は、鉛直方向軸（Ｚ軸）を回転軸とする回転方向である。
　レーザ加工部１２０は、レーザ光源１２２、空間光変調器１２８、集光レンズ１３８等を備えている。
　レーザ光源１２２は、制御装置１５０の制御に従って、ウェーハ１０の内部に改質領域を形成するための加工用のレーザ光Ｌを出力する。レーザ光Ｌの条件としては、例えば、光源が半導体レーザ励起Ｎｄ：ＹＡＧレーザ（Neodymium-doped Yittrium Aluminum Garnet laser）、波長が波長：１１３５±１０ｎｍ、レーザ光スポット断面積が３．１４×１０－８ｃｍ２、発振形態がＱスイッチパルス、繰り返し周波数が８０～１２０ｋＨｚ、パルス幅が１８０～２８０ｎｓ、出力が８Ｗである。
　空間光変調器１２８は、位相変調型のものであり、レーザ光源１２２から出力されたレーザ光Ｌを入力し、２次元配列された複数の画素それぞれにおいてレーザ光Ｌの位相を変調する所定のホログラムパターン（変調パターン）を呈示して、その位相変調後のレーザ光Ｌを出力する。
　空間光変調器１２８としては、例えば、反射型液晶（LCOS：Liquid Crystal on Silicon）の空間光変調器（SLM：Spatial Light Modulator）が用いられる。空間光変調器１２８の動作、及び空間光変調器１２８で呈示されるホログラムパターンは、制御装置１５０によって制御される。なお、空間光変調器１２８の具体的な構成や空間光変調器１２８で呈示されるホログラムパターンについては既に公知であるため、ここでは詳細な説明を省略する。
　集光レンズ１３８は、レーザ光Ｌをウェーハ１０の内部に集光させる対物レンズ（赤外対物レンズ）である。この集光レンズ１３８の開口数（ＮＡ：Numerical Aperture）は、例えば０．６５である。
　レーザ加工部１２０は、上記構成の他、ビームエキスパンダ１２４、λ／２波長板１２６、縮小光学系１３６等を備えている。
　ビームエキスパンダ１２４は、レーザ光源１２２から出力されたレーザ光Ｌを空間光変調器１２８のために適切なビーム径に拡大する。λ／２波長板１２６は、空間光変調器１２８へ入射するレーザ光の偏光面を調整する。縮小光学系１３６は、第１レンズ１３６ａ及び第２レンズ１３６ｂを有するアフォーカル光学系（両側テレセントリックな光学系）であり、空間光変調器１２８で変調されたレーザ光Ｌを集光レンズ１３８に縮小して投影する。
　また、図示を省略したが、レーザ加工部１２０には、ウェーハ１０とのアライメントを行うためのアライメント光学系、ウェーハ１０と集光レンズ１３８との間の距離（ワーキングディスタンス）を一定に保つためのオートフォーカスユニット等が備えられている。
　制御装置１５０は、例えばパーソナルコンピュータやマイクロコンピュータなどの汎用のコンピュータによって実現されるものである。
　制御装置１５０は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、及び入出力インターフェース等を備えている。制御装置１５０では、ＲＯＭに記憶されている制御プログラム等の各種プログラムがＲＡＭに展開され、ＲＡＭに展開されたプログラムがＣＰＵによって実行されることにより、図５に示した制御装置１５０内の各部の機能が実現され、入出力インターフェースを介して各種の演算処理や制御処理が実行される。
　図５は、制御装置１５０の構成を示したブロック図である。図５に示すように、制御装置１５０は、主制御部１５２と、ステージ制御部１５４と、レーザ制御部１５６と、空間光変調器制御部１５８として機能する。
　主制御部１５２は、制御装置１５０を構成する各部、すなわち、ステージ制御部１５４、レーザ制御部１５６、及び空間光変調器制御部１５８を統括的に制御する。
　ステージ制御部１５４は、ステージ１１０の移動（回転を含む）を制御する制御信号をステージ１１０に出力する。
　レーザ制御部１５６は、レーザ光Ｌの出射を制御する部分であり、レーザ光Ｌの波長、パルス幅、強度、出射タイミング、及び繰り返し周波数などを制御する制御信号をレーザ光源１２２に出力する。
　空間光変調器制御部１５８は、空間光変調器１２８の動作を制御する制御信号を空間光変調器１２８に出力する。すなわち、この空間光変調器制御部１５８は、所定のホログラムパターンを空間光変調器１２８に呈示させる制御を行う。なお、空間光変調器１２８に呈示させるホログラムパターンは、改質領域の形成位置、照射するレーザ光Ｌの波長、及び集光レンズ１３８やウェーハ１０の屈折率等に基づいて予め導出され、制御装置１５０のメモリ部（不図示）に記憶されている。
　レーザ加工装置１００はこの他に、図示しないウェーハ搬送手段、操作板、テレビモニタ、及び表示灯等から構成されている。
　操作板には、レーザ加工装置１００の各部の動作を操作するスイッチ類や表示装置が取り付けられている。テレビモニタは、図示しない撮像装置（ＣＣＤ（Charge Coupled Device）カメラ等）で撮像したウェーハ画像の表示、又はプログラム内容や各種メッセージ等を表示する。表示灯は、レーザ加工装置１００の加工中、加工終了、非常停止等の稼働状況を表示する。
　次に、以上のように構成されたレーザ加工装置１００を用いて実施する改質領域形成工程（ステップＳ１０）について説明する。
　まず、図６に示すように、加工対象となるウェーハ１０の表面１０ａにバックグラインドテープ（ＢＧテープ）１８を貼り付ける。続いて、ウェーハ１０の裏面（すなわち、シリコン基板１４の裏面）１０ｂを上側にしてウェーハ１０をレーザ加工装置１００のステージ１１０上に載置する。続いて、図示しないアライメント光学系を用いてウェーハ１０のアライメントが行われる。
　次に、ステージ１１０を移動させてウェーハ１０（シリコン基板１４）の内部にレーザ光Ｌの集光点Ｐを合わせる。このステージ１１０の初期位置は、ウェーハ１０の厚さや屈折率、集光レンズ１３８の開口数等に基づいて決定される。
　次に、レーザ加工部１２０のレーザ光源１２２からレーザ光Ｌを出射し、集光レンズ１３８により集光されたレーザ光Ｌがウェーハ１０の分割予定ライン１２上をスキャンするようにステージ１１０を移動させる。すなわち、ウェーハ１０の裏面１０ｂをレーザ光入射面としてシリコン基板１４の内部に集光点Ｐを合わせてレーザ光Ｌを照射し、ステージ１１０の移動によって、格子状に形成された各分割予定ライン１２に沿って集光点Ｐを相対的に移動させる。
　このとき、レーザ光源１２２から出力されたレーザ光Ｌは、ビームエキスパンダ１２４によってビーム径が拡大され、第１ミラー１３０によって反射され、λ／２波長板１２６によって偏光方向が変更されて空間光変調器１２８に入射される。
　空間光変調器１２８に入射されたレーザ光Ｌは、空間光変調器１２８に呈示された所定のホログラムパターンに従って変調される。その際、制御装置１５０は、ウェーハ１０の内部においてレーザ光Ｌの集光点Ｐを合わせる位置で収差補正が行われるように、レーザ光Ｌを変調するためのホログラムパターンを空間光変調器１２８に呈示させる制御を行う。
　空間光変調器１２８から出射されたレーザ光Ｌは、第２ミラー１３１、第３ミラー１３２によって順次反射された後、第１レンズ１３６ａを通過し、さらに第４ミラー１３３、第５ミラー１３４によって反射され、第２レンズ１３６ｂを通過し、集光レンズ１３８に入射される。これにより、空間光変調器１２８から出射されたレーザ光Ｌは、第１レンズ１３６ａ、第２レンズ１３６ｂからなる縮小光学系１３６によって集光レンズ１３８に縮小投影される。そして、集光レンズ１３８に入射されたレーザ光Ｌは、集光レンズ１３８によりウェーハ１０の内部に集光される。
　ウェーハ１０の裏面１０ｂから入射したレーザ光Ｌの集光点Ｐがシリコン基板１４の内部に設定されているので、図６に示すように、ウェーハ１０の裏面１０ｂを透過したレーザ光Ｌは、シリコン基板１４の内部の集光点Ｐでエネルギーが集中し、シリコン基板１４の内部の集光点Ｐの近傍に改質領域２０が形成される。また、改質領域２０が形成されると、改質領域２０を起点としてウェーハ１０の厚さ方向に亀裂２２が発生する。
　このような各分割予定ライン１２に沿ったレーザ光Ｌの集光点Ｐの相対的な移動を１本の分割予定ライン１２に対して複数回行う。このとき、集光点Ｐを合わせる位置を裏面１０ｂからの距離を各回で変えることにより、図７に示すように、表面１０ａ側から順に、ウェーハ１０の厚さ方向に複数の改質領域２０をシリコン基板１４の内部に形成する。
　ここで、本実施形態における改質領域形成工程について詳しく説明する。本実施形態における改質領域形成工程では、図７に示すように、分割予定ライン１２上でウェーハ１０の厚さ方向に複数の改質領域２０を形成する際、各改質領域２０の形成位置はウェーハ１０の仕上げ面１０ｃよりも深い位置におけるシリコン基板１４の内部に設定される。このとき、分割予定ライン１２上でウェーハ１０の厚さ方向に複数の非改質領域２４を存在させるようにする。非改質領域２４とは、レーザ光Ｌによって改質を受けていない部分であって亀裂２２が生じていない領域（すなわち、シリコン基板１４を構成するシリコン同士が繋がっている領域）をいう。具体的には、以下のようにして改質領域形成工程を実施する。
　まず、第１改質領域２０ａをシリコン基板１４の内部に形成し、第１改質領域２０ａからウェーハ１０の厚さ方向に第１亀裂２２ａを生じさせる。第１改質領域２０ａの形成位置は、ウェーハ１０を構成するシリコン基板１４の仕上げ厚さＴ１の中間位置を示す中立面１０ｄよりも表面１０ａ側（図７の下側）に形成されることが好ましい。これにより、第１改質領域２０ａからウェーハ１０の厚さ方向に生じた第１亀裂２２ａがシリコン基板１４の表面（デバイス層１６との境界面）により近い位置に形成される。なお、第１亀裂２２ａは、図７に示すように、シリコン基板１４の表面まで到達していることが好ましい。
　続いて、第１改質領域２０ａに対してウェーハ１０の裏面１０ｂ側であって仕上げ面１０ｃよりも深い位置に第２改質領域２０ｂを形成する。その際、第１改質領域２０ａと第２改質領域２０ｂとの間に第１非改質領域２４ａを存在させるように、第２改質領域２０ｂをシリコン基板１４の内部に形成し、第２改質領域２０ｂからウェーハ１０の厚さ方向に第２亀裂２２ｂを生じさせる。このとき、第２亀裂２２ｂは、仕上げ面１０ｃに到達させないようにする。これにより、第２改質領域２０ｂと仕上げ面１０ｃとの間に第２非改質領域２４ｂを存在させることができる。なお、第１亀裂２２ａと第２亀裂２２ｂとは繋がっておらず、第１改質領域２０ａと第２改質領域２０ｂとの間には第１非改質領域２４ａが存在している。
　このように本実施形態における改質領域形成工程では、分割予定ライン１２上でウェーハ１０の厚さ方向に複数の非改質領域２４（２４ａ、２４ｂ）を存在させるように、複数の改質領域２０（２０ａ、２０ｂ）の形成を各分割予定ライン１２に対してそれぞれ行う。これにより、後述の裏面加工工程が行われるときに亀裂伸展を抑制してウェーハ１０が割れない状態をつくり、後述のブレイク工程においてＬｏｗ－Ｋ膜やＴＥＧ等の積層体を精度よく分割することが可能となる。
　なお、図７では、ウェーハ１０の厚さ方向に２つの改質領域２０（第１改質領域２０ａ及び第２改質領域２０ｂ）を形成する場合を一例に示したが、これに限らず、例えば、図８に示すように、第１改質領域２０ａとしてウェーハ１０の厚さ方向に２つの改質領域を形成し、第２改質領域２０ｂとしてウェーハ１０の厚さ方向に２つの改質領域を形成してもよい。すなわち、第１改質領域２０ａとしてウェーハ１０の厚さ方向に１又は複数の改質領域を形成し、第２改質領域２０ｂとしてウェーハ１０の厚さ方向に１又は複数の改質領域を形成してもよい。
　また、本実施形態における改質領域形成工程の改質領域の形成パターンとしては、図７又は図８に示した形成パターンに限定されるものではない。例えば、図９の９Ａに示すように、２つの改質領域２０を亀裂２２で繋げて、ウェーハ１０の表面１０ａ側及び裏面１０ｂ側にそれぞれ非改質領域２４を形成するようにしてもよい。また、図９の９Ｂに示すように、２つの改質領域２０の間を亀裂２２で繋げずに、ウェーハ１０の表面１０ａ側及び裏面１０ｂ側だけでなくウェーハ１０の内側にも非改質領域２４を形成するようにしてもよい。また、図９の９Ｃに示すように、ウェーハ１０の表面１０ａ側と内側に非改質領域２４を形成するようにしてもよい。
　なお、本実施形態では、改質領域形成工程において、集光レンズ１３８によりレーザ光Ｌをウェーハ１０（シリコン基板１４）の内部の１点に集光させる場合を一例に説明したが、これに限らず、集光レンズ１３８により集光するレーザ光Ｌの集光点Ｐを２つ以上の点に分岐させるようにしてもよい。この場合、空間光変調器制御部１５８が空間光変調器１２８に呈示させるホログラムパターンを制御することによって、集光レンズ１３８により集光するレーザ光Ｌの集光点Ｐを２つ以上の点に分岐させることが可能である。これにより、複数の改質領域２０を同時に形成することができるので、生産性をさらに向上させることが可能となる。
　（裏面加工工程）
　改質領域形成工程が行われた後、ウェーハ１０の裏面１０ｂを加工してウェーハ１０を薄化する裏面加工工程（ステップＳ１２）が行われる。裏面加工工程は、図１０及び図１１に示す裏面加工装置２００を用いて実施される。
　裏面加工工程では、図１０に示すように、表面１０ａにバックグラインドテープ１８が貼り付けられたウェーハ１０を、バックグラインドテープ１８側を下向きにして吸着テーブル２０２上に真空吸着する。そして、ウェーハ１０を真空吸着した吸着テーブル２０２を回転させつつ、研削砥石２０４を回転させながら研削砥石２０４をウェーハ１０の裏面１０ｂ（被研削面）に当接させることにより、ウェーハ１０の裏面１０ｂを所定の厚さまで研削する。
　裏面加工工程ではさらに、ウェーハ１０の裏面１０ｂを研磨し、研削によりウェーハ１０の裏面１０ｂに生じた加工変質層（加工歪層）を除去する。ウェーハ１０の裏面１０ｂに加工変質層が残存していると、被加工物であるウェーハ１０の抗折強度が低下するためである。ウェーハ１０の裏面１０ｂに対する研磨は、図１１に示すように、ウェーハ１０を真空吸着した吸着テーブル２０２を回転させつつ、研磨パッド２０６を回転させながらウェーハ１０の裏面１０ｂに当接させることにより、ウェーハ１０の裏面１０ｂ全体を均一に研磨する。研磨の方式としては、ウェーハ１０に対してスラリー（研磨剤）を供給しながら研磨を行う化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）であってもよいし、スラリーを使用しない研磨であるドライポリッシュであってもよい。
　このように裏面加工工程において、ウェーハ１０の裏面１０ｂに対して研削及び研磨が行われることにより、図１２に示すように、ウェーハ１０は仕上げ厚さＴ１に薄化される。
　ここで、本実施形態では、上述した改質領域形成工程において、分割予定ライン１２上でウェーハ１０の厚さ方向に複数の非改質領域２４を存在させるように、ウェーハ１０の厚さ方向に複数の改質領域２０を形成しているので、裏面加工工程においてウェーハ１０の裏面加工（研削及び研磨）が行われる場合でも、ウェーハ１０が分割予定ライン１２に沿って個片化されてしまうことを抑制することができる。
　また、本実施形態では、裏面加工工程が行われる際、ウェーハ１０の厚さ方向に複数の改質領域２０が形成された分割予定ライン１２においては、図１３に示すように、被研削面となるウェーハ１０の裏面１０ｂ側では、研削熱や研磨熱などの加工熱の影響によりシリコン同士を引き離す方向の引張応力２６が作用し、逆に、その反対側となる表面１０ａ側では圧縮応力２８が作用する。この場合、ウェーハ１０の表面１０ａ側に形成された亀裂２２（すなわち、第１改質領域２０ａから生じた第１亀裂２２ａ）がデバイス層１６に伸展するのを効果的に抑制することができるという「亀裂伸展抑制効果」が生じる。この「亀裂伸展抑制効果」により、後述のブレイク工程が行われる前にデバイス層１６に亀裂２２が伸展してしまうことを防止することが可能となっている。
　（ブレイク工程）
　裏面加工工程が行われた後、ブレイク工程（ステップＳ１４）が実施される。分割工程は、図１４に示すブレイク装置３００を用いて実施される。
　図１４に示すブレイク装置３００は、ステージ３０２と、透明弾性シート３０４と、ブレイクバー３０６と、昇降装置３０８と、アライメントカメラ３１０と、制御装置３１２とを備えている。
　ステージ３０２は、石英などの透明部材で形成されており、ＸＹＺθ方向に移動可能に構成される。ステージ３０２の上面（載置面）３０２ａには、透明弾性シート３０４を介在させた状態でウェーハ１０が載置される。
　なお、図１４に示す例では、ＸＹＺの３方向は互いに直交し、このうちＸ方向およびＹ方向は水平方向であり、Ｚ方向は鉛直方向である。またθ方向は、鉛直方向軸（Ｚ軸）を回転軸とする回転方向である。
　透明弾性シート３０４は、ステージ３０２とウェーハ１０との間に介装されるものである。透明弾性シート３０４の材料としては光透過性及び弾性を有するシリコーンゴムシートやウレタンゴムシート等を用いることができる。なお、透明弾性シート３０４は、ブレイクバー３０６によってウェーハ１０をブレイク（切断）する際に、ブレイクバー３０６から受ける衝撃を緩和しつつ（すなわち、ブレイクバー３０６の圧力に対して所望の緩衝性を得つつ）、シリコン基板１４の内部に形成された亀裂２２を起点として、ウェーハ１０の表面１０ａ側のデバイス層１６に形成されたＬｏｗ－ｋ膜やＴＥＧ等の積層体を分割予定ライン１２に沿って切断するために、ウェーハ１０の厚さに対して十分かつ均一な厚さを有している。透明弾性シート３０４は、例えば１ｍｍ以上１０ｍｍ以下の厚さを有することが好ましい。
　ブレイクバー３０６は、ステージ３０２の上方部分、すなわち、ステージ３０２に透明弾性シート３０４を介して載置されたウェーハ１０に対向する位置に所定の間隔をあけて配置されている。ブレイクバー３０６は、先端（ステージ３０２側となる下端）を尖らせた長尺板状のプレート部材（押圧部材）によって構成されている。すなわち、ブレイクバー３０６は、図１４に示したように、先端側の頂部が厚さ方向の断面において山状に形成されている。また、ブレイクバー３０６は、分割予定ライン１２に沿った方向（図１４のＸ方向）に沿って延設され、昇降装置３０８によってステージ３０２に向かって昇降可能に構成されている。なお、昇降装置３０８は、シリンダ機構などにより構成されるものである。
　アライメントカメラ３１０は、ステージ３０２の下方部分、すなわち、ステージ３０２に対してウェーハ１０が載置される側（ブレイクバー３０６が配置される側）とは反対側に設けられる。このアライメントカメラ３１０は、ステージ３０２を挟んでブレイクバー３０６に対向する位置に固定的に配置されており、ウェーハ１０に形成された分割予定ライン１２あるいはＴＥＧなどの位置決め基準となる部位をステージ３０２の下側から撮像する。アライメントカメラ３１０によって撮像された画像データは制御装置３１２に送られる。
　制御装置３１２は、例えばパーソナルコンピュータやマイクロコンピュータなどの汎用のコンピュータによって実現されるものである。
　制御装置３１２は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、及び入出力インターフェース等を備えている。制御装置３１２では、ＲＯＭに記憶されている制御プログラム等の各種プログラムがＲＡＭに展開され、ＲＡＭに展開されたプログラムがＣＰＵによって実行されることにより、図１４に示した制御装置３１２内の各部の機能が実現され、入出力インターフェースを介して各種の演算処理や制御処理が実行される。本実施形態において、制御装置３１２は、アライメント部３１４と、制御部３１６として機能する。
　アライメント部３１４は、アライメントカメラ３１０が撮像した画像データに基づいて、ウェーハ１０に形成された分割予定ライン１２の位置情報を検出する。
　制御部３１６は、アライメント部３１４から送られる分割予定ライン１２の位置情報に基づいて、ステージ３０２をＸ、Ｙおよびθ方向に移動させる制御を行う。また、制御部３１６は、制御装置３１２のメモリ部（不図示）に設定されたウェーハ１０の仕上げ厚さに関する情報に基づき、ステージ３０２の高さ方向（Ｚ方向）の位置を移動させる制御を行う。さらに制御部３１６は、昇降装置３０８を駆動してブレイクバー３０６を昇降させる制御を行う。
　次に、以上のように構成されたブレイク装置３００を用いて実施するブレイク工程（ステップＳ１４）について説明する。
　まず、上述の裏面加工工程が行われた後、片面に粘着剤を有するダイシングテープ（ＤＣテープ）３０をウェーハ１０の裏面１０ｂに貼り付け、ウェーハ１０の表面１０ａに貼り付けられているバックグラインドテープ１８を剥離する。なお、バックグラインドテープ１８を剥離した後に、ダイシングテープ３０を貼り付けるようにしてもよい。
　次に、図１４に示すように、ステージ３０２上に透明弾性シート３０４を介してウェーハ１０を載置する。このとき、ウェーハ１０の裏面１０ｂ（すなわち、ダイシングテープ３０が貼り付けられた側の面）を上側にしてウェーハ１０を載置する。
　次に、アライメントカメラ３１０を用いてウェーハ１０のアライメントが行われる。具体的には、まず、アライメントカメラ３１０によって、ステージ３０２の下方からステージ３０２及び透明弾性シート３０４を介してウェーハ１０の表面１０ａが撮像される。アライメントカメラ３１０が撮像した画像データは、アライメント部３１４に送られる。
　続いて、アライメント部３１４は、アライメントカメラ３１０が撮像した画像データを取得する。そして、アライメント部３１４は、アライメントカメラ３１０が撮像した画像データに基づいて、ウェーハ１０に形成された分割予定ライン１２の位置情報を検出する。アライメント部３１４が検出した分割予定ライン１２の位置情報は制御部３１６に送られる。
　制御部３１６は、アライメント部３１４から送られる分割予定ライン１２の位置情報に基づいて、ブレイクバー３０６の真下に分割予定ライン１２が位置付けられるように、ステージ３０２の水平方向（ＸＹ方向）及び回転方向（θ方向）の位置を移動させる。また、制御部３１６は、制御装置３１２のメモリ部（不図示）に設定されたウェーハ１０の仕上げ厚さに関する情報に基づいて、ステージ３０２の高さ方向（Ｚ方向）の位置を移動させる。
　このようにしてアライメントカメラ３１０が撮像した画像データはアライメント部３１４へ送られ、アライメント部３１４で検出された分割予定ライン１２の位置情報に基づいて、制御部３１６はステージ３０２の位置を微調整することで、ウェーハ１０がブレイクバー３０６に対して所定の位置にアライメントされる。これにより、ブレイクバー３０６の真下に分割予定ライン１２が位置付けられる。
　なお、アライメントカメラ３１０が撮像した画像データを表示装置（不図示）に表示し、表示装置に映し出された画像データ（撮像結果）を見ながら、人的作業によって、ブレイクバー３０６の真下に分割予定ライン１２が位置付けられるように、ステージ３０２をＸ、Ｙおよびθ方向にアライメントしてもよい。なお、アライメントは、少なくともウェーハ１０をブレイク装置３００に導入したときに行うようにする。
　次に、制御部３１６は、昇降装置３０８を駆動してブレイクバー３０６を下降させる。これにより、図１５に示すように、ステージ３０２上に透明弾性シート３０４を介して載置されたウェーハ１０の裏面１０ｂ（ダイシングテープ３０が貼り付けれた面）が分割予定ライン１２に沿ってブレイクバー３０６で押し付けられて、分割予定ライン１２が開く方向にウェーハ１０（シリコン基板１４）に応力が付与される。具体的には、ウェーハ１０の裏面１０ｂ側では圧縮応力３２０が作用し、その反対側となるウェーハ１０の表面１０ａ側では引張応力３２２が作用する。この応力によって、ウェーハ１０を撓ませてウェーハ１０の表面１０ａ側のデバイス層１６が分割予定ライン１２の位置で折り割られる。すなわち、デバイス層１６の分割予定ライン１２上のＬｏｗ－ｋ膜やＴＥＧ等の積層体がシリコン基板１４と一緒にブレイク（切断）される。なお、ブレイクバー３０６の押圧位置は、必ずしも分割予定ライン１２の真下位置でなくてもよく、ウェーハ１０（シリコン基板１４）を折り割る応力を付与できれば、分割予定ライン１２の真下位置からややずれていてもよい。
　次に、制御部３１６は、ブレイクバー３０６を上昇させ、ブレイクバー３０６をウェーハ１０から退避させる。そして、上述したブレイク工程をウェーハ１０に形成された全ての分割予定ライン１２に沿って実施する。
　このようにウェーハ１０に形成された全ての分割予定ライン１２に沿ってブレイク工程を実施することにより、分割予定ライン１２上のＬｏｗ－ｋ膜やＴＥＧ等の積層体の切断面（側面）が蛇行することなく、また、デバイスの破損を招くことなく分割予定ライン１２に沿ってウェーハ１０を切断することができる。
　また、裏面加工工程において上述した「亀裂伸展抑制効果」によりデバイス層１６に亀裂２２が伸展して切断されることが防止されるので、ブレイク工程において所定の分割予定ライン１２に沿ってウェーハ１０をブレイク加工する際、その周辺部が引っ張られて他の分割予定ライン１２に沿ってウェーハ１０が割れてしまうことも防止することが可能となる。
　したがって、本実施形態のブレイク工程を実施することにより、ウェーハ１０を個々のチップに精度よく確実かつ効率的に分割することができる。
　（エキスパンド工程）
　ブレイク工程が行われた後、エキスパンド工程（ステップＳ１６）が実施される。エキスパンド工程は、図１６に示すエキスパンド装置４００を用いて実施される。
　エキスパンド装置４００を用いたエキスパンド工程では、ダイシングテープ３０を介してウェーハ１０と一体化されたリング状のフレームを固定部材（不図示）で固定した状態で、エキスパンドリング（不図示）を上昇させ、図１６に示すように、ダイシングテープ３０を引き伸ばす。これにより、ウェーハ１０が貼り付けられたダイシングテープ３０に対してウェーハ１０の平面方向に沿う放射状の引張力が加えられる。このとき、ウェーハ１０の表面１０ａ側のデバイス層１６に形成されたＬｏｗ－ｋ膜やＴＥＧ等の積層体は、上述のブレイク工程により分割予定ライン１２に沿って切断されているので、デバイスの品質を低下させることなく、エキスパンド工程によりチップの間隔が広げられる。なお、エキスパンド装置としては、エキスパンドリングを用いた方式に限らず、例えば、エキスパンドテーブルを用いた方式など種々の方式を採用することができる。
　（実施例）
　次に、本発明の実施例について説明する。
　本実施形態では、上述したように、改質領域形成工程において、分割予定ライン１２上でウェーハ１０の厚さ方向に複数の非改質領域２４を存在させるように、ウェーハ１０の厚さ方向に複数の改質領域２０を形成している。
　図１７は、本発明の第１実施例を示したウェーハ１０の切断面を示した図である。図１７では、ウェーハ１０の内側と裏面１０ｂ側の２箇所に非改質領域（非改質層）２４－１、２４－２を存在させるように、ウェーハ１０の厚さ方向に３つの改質領域（改質層）２０－１、２０－２、２０－３を形成したものである。なお、改質領域２０－１と改質領域２０－２との間は互いに伸びた亀裂同士が繋がっており、それらの間には非改質領域は存在していない。
　図１８は、本発明の第２実施例を示したウェーハ１０の切断面を示した図である。図１８では、ウェーハ１０の内側と裏面１０ｂ側の２箇所に非改質領域（非改質層）２４－１、２４－２を存在させるように、ウェーハ１０の厚さ方向に４つの改質領域（改質層）２０－１、２０－２、２０－３、２０－４を形成したものである。なお、改質領域２０－１と改質領域２０－２との間、及び改質領域２０－３と改質領域２０－４との間は互いに伸びた亀裂同士が繋がっており、それらの間には非改質領域は存在していない。
　図１９は、本発明の第３実施例を示したウェーハ１０の切断面を示した図である。図１９では、ウェーハ１０の表面１０ａ側と裏面１０ｂ側との２箇所に非改質領域（非改質層）２４－１、２４－２を存在させるように、ウェーハ１０の厚さ方向に３つの改質領域（改質層）２０－１、２０－２、２０－３を形成したものである。なお、各改質領域２０－１、２０－２、２０－３の間は互いに伸びた亀裂同士が繋がっており、それらの間には非改質領域は存在していない。
　図２０は、本発明の比較例を示したウェーハ１０の切断面を示した図である。図２０では、ウェーハ１０の厚さ方向に４つの改質領域（改質層）２０－１、２０－２、２０－３、２０－４を形成した点では図１８に示した第２実施例と同様であるが、ウェーハ１０の内側のみに１箇所の非改質領域（非改質層）２４－１を存在させるように、各改質領域２０－１、２０－２、２０－３、２０－４を形成したものである。なお、この比較例においては、ウェーハ１０の裏面１０ｂ側及び表面１０ａ側の両方に亀裂が到達している。
　本発明者は、これらの実施例（第１～第３実施例）及び比較例に対し、図２１に示す３点曲げ抗折強度試験機５００（島津製作所製：ＥＺ Ｔｅｓｔ／ＣＥ）を用いて、各実施例及び比較例に相当するウェーハサンプル５０８の抗折強度を測定する測定実験を行った。３点曲げ抗折強度試験機５００では、支点５０２、５０４間の距離を２ｍｍに設定し、１０ｍｍ□（１辺の大きさ１０ｍｍ）、厚さ４００μｍの各ウェーハサンプル５０８に対して、圧子５０６（ブレイクバー３０６に相当）を押し込むことにより抗折強度を測定した。また、抗折強度の測定は、各ウェーハサンプル５０８に対して、デバイス面を下側（支点５０２、５０４側）にした状態と、デバイス面を上側（圧子５０６側）した状態とのそれぞれで測定した。抗折強度の測定は同じ条件で少なくとも５回以上行い、その平均値を抗折強度の測定値とした。
　なお、デバイス面を下側した状態は、ブレイク装置３００を用いてウェーハ１０をブレイク加工する場合に相当する。また、デバイス面を上側にした状態は、裏面加工装置２００を用いてウェーハ１０を裏面加工する場合に相当する。裏面加工装置２００を用いてウェーハ１０を裏面加工する場合は、図１３に示したように、ウェーハ１０の裏面１０ｂ側には引張応力２６が作用し、表面１０ａ側には圧縮応力２８が作用することから、デバイス面（表面１０ａ）側から荷重を加えたときと同様な応力関係となるためである。
　３点曲げ抗折強度試験機５００を用いて、各実施例及び比較例に相当するウェーハサンプル５０８の抗折強度の測定結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　図１７から図１９に示した各実施例によれば、デバイス面を上側にした場合の抗折強度はデバイス面を下側にした場合の抗折強度よりも高くなった。一方、図２０に示した比較例によれば、デバイス面を上側にした場合の抗折強度はデバイス面を下側にした場合の抗折強度よりも低くなった。
　これらの結果から分かるように、本発明が適用される各実施例（第１～第３実施例）によれば、デバイス面を上側にした場合には抗折強度が高く、かつデバイス面を下側にした場合には抗折強度が低くなるので、裏面加工工程が行われる際に亀裂の伸展を効果的に抑制することができる。これにより、ウェーハ１０が個片化されることを防ぎつつ、ウェーハ１０を裏面加工により薄化することができる。また、ウェーハ１０の搬送時の振動等による品質悪化も防ぐことができる。そして、ブレイク工程においてウェーハ１０をブレイク加工する際にウェーハ１０を分割予定ライン１２に沿って精度よく確実に分割することが可能となり、チップの品質を安定かつ向上させることができる。
　（本実施形態の効果）
　本実施形態に係るウェーハ加工方法によれば、改質領域形成工程において、分割予定ライン１２上でウェーハ１０の厚さ方向に複数の非改質領域２４を存在させるように、ウェーハ１０の厚さ方向に複数の改質領域２０を形成しているので、裏面加工工程においてウェーハ１０の裏面加工が行われる際に、ウェーハ１０が分割予定ライン１２に沿って個片化されてしまうことを抑制することができる。そして、ウェーハ１０を分割予定ライン１２に沿ってブレイク加工することにより、ウェーハ１０の表面１０ａ側のデバイス層１６にＬｏｗ－ｋ膜やＴＥＧ等の積層体が存在する場合でも、デバイスの品質を低下させることなく、ウェーハ１０を分割予定ライン１２に沿って精度よく確実かつ効率的に個々のチップに分割することが可能となる。
　また、本実施形態によれば、改質領域形成工程に先立ってアブレーション工程を行うことが不要となるので、従来の分割方法に比べて生産性が高く、装置導入コスト及びランニングコストを減らすことができる。また、カーフロス（kerf loss）を低減することが可能となる。
　なお、上述した本実施形態では、改質領域形成工程と、裏面加工工程と、ブレイク工程とを順次実施しているが、これに限らず、例えば、裏面加工工程によりウェーハ１０を所定の仕上げ厚さに薄化した後に改質領域形成工程を実施し、その後にブレイク工程を実施するようにしてもよい。また、ウェーハ１０が所望の厚さ（仕上げ厚さ）となっている場合には、裏面加工工程を行わずに、改質領域形成工程と、ブレイク工程とを順次実施するようにしてもよい。
　以上、本発明の実施形態について説明したが、本発明は、以上の例には限定されず、本発明の要旨を逸脱しない範囲において、各種の改良や変形を行ってもよいのはもちろんである。
　１０…ウェーハ、１２…分割予定ライン、１４…シリコン基板、１６…デバイス層、１８…バックグラインドテープ、２０…改質領域、２２…亀裂、２４…非改質領域、２６…引張応力、２８…圧縮応力、３０…ダイシングテープ、１００…レーザ加工装置、１１０…ステージ、１２０…レーザ加工部、１２２…レーザ光源、１２４…ビームエキスパンダ、１２６…λ／２波長板、１２８…空間光変調器、１３６…縮小光学系、１３８…集光レンズ、１５０…制御装置、１５２…主制御部、１５４…ステージ制御部、１５６…レーザ制御部、１５８…空間光変調器制御部、２００…裏面加工装置、２０２…吸着テーブル、２０４…研削砥石、２０６…研磨パッド、３００…ブレイク装置、３０２…ステージ、３０４…透明弾性シート、３０６…ブレイクバー、３０８…昇降装置、３１０…アライメントカメラ、３１２…制御装置、３１４…アライメント部、３１６…制御部、３２０…圧縮応力、３２２…引張応力、４００…エキスパンド装置、５００…３点曲げ抗折強度試験機、５０２…支点、５０４…支点、５０６…圧子、５０８…ウェーハサンプル

Claims (6)

  1. 　基板の表面にデバイス層が積層されたウェーハを分割予定ラインに沿って個々のチップに分割するウェーハ加工方法であって、
    　前記ウェーハの基板内部に集光点を合わせてレーザ光を照射することにより、前記ウェーハの基板内部に前記分割予定ラインに沿って改質領域を形成する改質領域形成工程と、
    　前記ウェーハの裏面から前記分割予定ラインに沿ってブレイクバーを押し付けることにより、前記ウェーハを撓ませて前記改質領域から生じた亀裂を前記デバイス層に伸展させて前記ウェーハをブレイクするブレイク工程と、
    　を備え、
    　前記改質領域形成工程は、前記ウェーハの厚さ方向に複数の非改質領域を存在させるように、前記ウェーハの厚さ方向に複数の前記改質領域を形成する、
    　ウェーハ加工方法。
  2. 　前記改質領域形成工程と前記ブレイク工程との間に、前記ウェーハの裏面を加工して前記ウェーハを薄化する裏面加工工程を備える、
    　請求項１に記載のウェーハ加工方法。
  3. 　前記改質領域形成工程は、前記裏面加工工程が行われた後の前記ウェーハの基板内部に複数の前記非改質領域が残存するように、複数の前記改質領域を形成する、
    　請求項２に記載のウェーハ加工方法。
  4. 　前記改質領域形成工程は、複数の前記改質領域のうち、前記デバイス層に近い位置に１又は複数の第１改質領域を形成し、前記第１改質領域よりも前記デバイス層とは反対側に１又は複数の第２改質領域を形成する、
    　請求項３に記載のウェーハ加工方法。
  5. 　前記改質領域形成工程は、複数の前記非改質領域のうち、前記第１改質領域と前記第２改質領域との間に第１非改質領域を存在させ、前記第２改質領域の前記第１改質領域とは反対側に第２非改質領域を存在させる、
    　請求項４に記載のウェーハ加工方法。
  6. 　前記改質領域形成工程は、前記第１改質領域から生じた亀裂が前記基板の前記デバイス層との境界面まで伸展するように、前記第１改質領域を形成する、
    　請求項５に記載のウェーハ加工方法。
PCT/JP2019/009058 2018-03-12 2019-03-07 ウェーハ加工方法 WO2019176715A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-044507 2018-03-12
JP2018044507A JP2019160970A (ja) 2018-03-12 2018-03-12 ウェーハ加工方法

Publications (1)

Publication Number Publication Date
WO2019176715A1 true WO2019176715A1 (ja) 2019-09-19

Family

ID=67906627

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/009058 WO2019176715A1 (ja) 2018-03-12 2019-03-07 ウェーハ加工方法

Country Status (3)

Country Link
JP (1) JP2019160970A (ja)
TW (1) TW201941290A (ja)
WO (1) WO2019176715A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7486973B2 (ja) 2020-02-20 2024-05-20 株式会社ディスコ ウエーハの加工方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112192772A (zh) * 2020-10-26 2021-01-08 中国科学院半导体研究所 超快激光连续裂片装置及方法
JP2022097232A (ja) * 2020-12-18 2022-06-30 株式会社ディスコ レーザー加工装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013056A (ja) * 2005-07-04 2007-01-18 Hamamatsu Photonics Kk 加工対象物切断方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013056A (ja) * 2005-07-04 2007-01-18 Hamamatsu Photonics Kk 加工対象物切断方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7486973B2 (ja) 2020-02-20 2024-05-20 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
JP2019160970A (ja) 2019-09-19
TW201941290A (zh) 2019-10-16

Similar Documents

Publication Publication Date Title
WO2019176715A1 (ja) ウェーハ加工方法
JP6531345B2 (ja) レーザー加工装置及びレーザー加工方法
JP6272145B2 (ja) レーザ加工装置及びレーザ加工方法
WO2015182236A1 (ja) レーザ加工装置及びレーザ加工方法
JP5479924B2 (ja) レーザ加工方法
JP5905274B2 (ja) 半導体デバイスの製造方法
JP5840215B2 (ja) レーザ加工方法及びレーザ加工装置
US20240014079A1 (en) Substrate bonding apparatus and substrate bonding method
US20060079155A1 (en) Wafer grinding method
WO2010090111A1 (ja) 加工対象物切断方法
TW200416954A (en) Semi-conductor cutting method
KR20120112774A (ko) 레이저 가공시스템
JP2010026041A (ja) 表示パネルの製造方法
JP2012199374A (ja) 半導体チップの製造方法
JP6719074B2 (ja) レーザー加工領域の確認装置及び確認方法
JP2006145810A (ja) 自動焦点装置、レーザ加工装置およびレーザ割断装置
JP2017174941A (ja) レーザ加工方法及びレーザ加工装置
JP6628081B2 (ja) レーザー加工装置及びレーザー加工方法
JP2019160971A (ja) ウェーハ加工方法
KR102333514B1 (ko) 레이저 광선의 검사 방법
JP2020004984A (ja) ウェーハ加工方法
TW201713446A (zh) 雷射加工方法及雷射加工裝置
JP2010023055A (ja) 表示パネルの製造方法
JP2022172109A (ja) ウェーハの加工方法
JP6542630B2 (ja) レーザ加工方法及びレーザ加工装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19768302

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19768302

Country of ref document: EP

Kind code of ref document: A1