WO2019171568A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2019171568A1
WO2019171568A1 PCT/JP2018/009174 JP2018009174W WO2019171568A1 WO 2019171568 A1 WO2019171568 A1 WO 2019171568A1 JP 2018009174 W JP2018009174 W JP 2018009174W WO 2019171568 A1 WO2019171568 A1 WO 2019171568A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
phase
command value
converter
current
Prior art date
Application number
PCT/JP2018/009174
Other languages
English (en)
French (fr)
Inventor
遼司 鶴田
鈴木　寛充
岡　利明
利孝 中村
雅史 中村
Original Assignee
三菱電機株式会社
東芝三菱電機産業システム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社, 東芝三菱電機産業システム株式会社 filed Critical 三菱電機株式会社
Priority to US16/971,196 priority Critical patent/US11218079B2/en
Priority to JP2020504613A priority patent/JP6919058B2/ja
Priority to CN201880090970.1A priority patent/CN111869083B/zh
Priority to DE112018007252.5T priority patent/DE112018007252T5/de
Priority to PCT/JP2018/009174 priority patent/WO2019171568A1/ja
Publication of WO2019171568A1 publication Critical patent/WO2019171568A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M5/4585—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only having a rectifier with controlled elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/2173—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a biphase or polyphase circuit arrangement
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/25—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only arranged for operation in series, e.g. for multiplication of voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/66—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal
    • H02M7/68—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters
    • H02M7/72—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/79—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/797—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/0077—Plural converter units whose outputs are connected in series

Definitions

  • the present invention relates to a power conversion device, and more particularly to a power conversion device that converts AC power into DC power.
  • Patent Document 1 As a power conversion device that converts multi-phase AC power into DC power, Japanese Patent Application Laid-Open No. 2014-100064 (Patent Document 1) includes a plurality of phase-shifting transformers and a plurality of diode rectifiers that are separately-excited power converters. A combined structure is disclosed.
  • Patent Document 1 AC power is converted into DC power by a combination of a multiple phase-shifting transformer and a diode rectifier. Therefore, in order to suppress harmonics of AC current, it is necessary to increase the number of pulses of the diode rectifier. is there. Therefore, in order to suppress harmonics, the number of secondary windings of the multiple phase-shifting transformer increases, which may lead to a decrease in reliability due to an increase in the size of the power converter and a complicated transformer winding structure. Concerned.
  • the diode rectifier used in Patent Document 1 is a separately excited converter. For this reason, since the fluctuation of the input AC voltage directly affects the output DC voltage, the DC voltage fluctuation may increase. In addition, when a system fault occurs, there is a concern that the operation continuation performance is lowered because it is difficult to suppress overcurrent by controlling the current path.
  • the present invention has been made in order to solve such problems, and an object of the present invention is to convert an alternating current power into a direct current power, and an insulated power conversion apparatus to which a transformer is applied.
  • an insulated power conversion apparatus to which a transformer is applied.
  • the size is reduced in a configuration using a self-excited converter.
  • the power conversion device performs power conversion between a plurality of AC terminals connected to a multiphase AC power source and the first and second DC terminals.
  • the power conversion device includes a transformer, a plurality of converter cells, and a control circuit.
  • the transformer includes a plurality of primary windings connected in a multiphase manner to a plurality of AC terminals, and a plurality of secondary windings each formed of a single-phase open winding.
  • the plurality of secondary windings are arranged so that a plurality of secondary winding groups having secondary windings for each of the multiphase phases are configured.
  • the plurality of converter cells are arranged corresponding to the plurality of secondary windings, respectively.
  • Each of the plurality of converter cells converts a single-phase AC voltage between a pair of AC nodes connected to a corresponding secondary winding among the plurality of secondary windings into a DC voltage by on / off control of the semiconductor switching element. It is configured to convert and output between a pair of DC nodes.
  • the DC nodes of the plurality of converter cells are connected in series between the first and second DC terminals.
  • the control circuit controls on / off of each semiconductor switching element so as to control the alternating current of the alternating current node of each converter cell and the direct current voltage between the direct current nodes.
  • the power conversion device of the present invention in an insulation type power conversion device to which a transformer is applied, which converts alternating current power into direct current power, in a configuration using a self-excited converter in order to improve operation performance,
  • a transformer in which the secondary winding is a single-phase open winding By applying a transformer in which the secondary winding is a single-phase open winding, the size can be reduced.
  • the breakdown voltage required for the semiconductor switching element of each converter cell can be reduced, so that high speed This makes it easy to employ a semiconductor switching element, and the frequency of the current ripple of the AC power supply can be increased. Therefore, the passive filter for removing the current ripple can be reduced in size. As a result, the power converter is downsized.
  • FIG. 2 is a circuit diagram illustrating an internal configuration example of each converter cell illustrated in FIG. 1.
  • FIG. 2 is a functional block diagram illustrating a control configuration example of each converter cell by the control circuit shown in FIG. 1.
  • FIG. 6 is a functional block diagram illustrating a configuration of a total voltage control unit illustrated in FIG. 5.
  • FIG. 6 is a functional block diagram illustrating a configuration of an interphase voltage balance control unit illustrated in FIG. 5.
  • FIG. 6 is a functional block diagram illustrating a configuration of an in-cell voltage balance control unit illustrated in FIG. 5.
  • FIG. 6 is a functional block diagram illustrating a configuration example of a modulation unit illustrated in FIG. 5.
  • FIG. 13 is an operation waveform diagram of the signal generation unit illustrated in FIG. 12. It is a conceptual wave form diagram for demonstrating the phase difference provided in a carrier wave between secondary winding groups.
  • FIG. 10 is a circuit diagram showing a first configuration example of a converter cell according to the second embodiment. It is a functional block diagram explaining the structural example of the modulation part corresponding to the converter cell shown by FIG.
  • FIG. 12 is a circuit diagram showing a second configuration example of a converter cell according to the second embodiment. It is a functional block diagram explaining the structural example of the modulation
  • FIG. 1 is a circuit diagram showing a main circuit configuration of a power conversion device according to Embodiment 1 of the present invention.
  • power conversion device 10 includes AC terminals 11R, 11S, and 11T, voltage sensors 103 and 104, a transformer 20, a plurality of converter cells 30, and a DC terminal 102P. , 102N.
  • the AC terminals 11R, 11S, and 11T are electrically connected to the R phase, S phase, and T phase of the three-phase AC power source 101.
  • the voltage sensors 103 and 104 detect the line voltages vacRS and vacST of the primary winding.
  • the power converter 10 converts the three-phase AC power from the three-phase AC power source 101 into DC power and outputs the DC power between the DC terminals 102P and 102N.
  • the transformer 20 includes a primary winding group PRW and k (k: a natural number of 2 or more) secondary winding groups SDW. In the configuration example of FIG. 1, two secondary winding groups SDW1 and SDW2 are arranged.
  • the AC terminals 11R, 11S, and 11T correspond to “a plurality of AC terminals”, and the DC terminals 102P (high potential side) and 102N (low potential side) correspond to “first and second DC terminals”.
  • FIG. 2 is a circuit diagram illustrating the winding configuration of the transformer 20.
  • primary winding group PRW has a plurality of primary windings that are three-phase star-connected via neutral point N.
  • the primary winding of each phase is wound around the core 21 and the R phase, S phase, and T phase of the three-phase AC power supply 101 via the AC terminals 11R, 11S, and 11T shown in FIG. Each is connected.
  • the R phase, S phase, and T phase of the three-phase AC power source 101 are supplied with an AC power source voltage having the same frequency and having a phase shifted by 120 ° for each phase.
  • Each of the secondary winding groups SDW1 and SDW2 has secondary windings for three phases wound around the core 21.
  • Each secondary winding is composed of a single-phase open winding. Therefore, in secondary winding group SDW1, terminals R1A and R1B of the R-phase secondary winding, terminals S1A and S1B of the S-phase secondary winding, and terminals T1A and T1B of the T-phase secondary winding are used. Is provided. Similarly, in secondary winding group SDW2, terminals R2A and R2B of the R-phase secondary winding, terminals S2A and S2B of the S-phase secondary winding, and terminals T2A and T2A of the T-phase secondary winding are provided. T2B is provided.
  • Each secondary winding is magnetically coupled to the primary winding of the same phase via the core 21.
  • single-phase AC power having the same phase and the same frequency as the R phase, S phase, or T phase of the three-phase AC power supply 101 is output to each secondary winding.
  • the AC voltage amplitude of each secondary winding is proportional to the amplitude of each phase voltage of the three-phase AC power supply 101 according to the turns ratio of the primary winding and the secondary winding.
  • a plurality of converter cells 30 are arranged corresponding to the secondary windings of transformer 20, respectively, and convert single-phase AC power of the secondary windings to DC power.
  • a circuit configuration that does not perform power regeneration is applied to the converter cell 30.
  • converter cell 30R1 connected to terminals R1A, R1B is arranged in R phase, and in S phase, A converter cell 30S1 connected to the terminals S1A and S1B is arranged, and a converter cell 30T1 connected to the terminals T1A and T1B is arranged in the T phase.
  • converter cell 30R2 connected to terminals R2A, R2B is arranged in R phase
  • S A converter cell 30S2 connected to the terminals S2A and S2B is arranged in the phase
  • a converter cell 30T2 connected to the terminals T2A and T2B is arranged in the T phase.
  • the X phase (X R, S Or, it is expressed as a converter cell 30Xn as arranged in the secondary winding group of T) and the nth (n: 1 ⁇ n ⁇ k).
  • FIG. 3 is a block diagram illustrating input / output for each converter cell 30Xn.
  • each converter cell 30Xn has a pair of AC nodes INA and INB and a pair of DC nodes OPTA and OPTB.
  • AC nodes INA and INB are connected to corresponding secondary windings (single-phase open windings) and input with a single-phase AC voltage.
  • a DC voltage obtained by converting a single-phase AC voltage is output between the DC nodes OPTA and OPTB.
  • the converter cell 30 includes a self-excited converter that converts a single-phase AC voltage into a DC voltage with on / off control of the semiconductor switching element.
  • the DC node OPTA of the converter cell 30 has a DC terminal 102P or It is connected to DC node OPTB of converter cell 30 on the high potential side.
  • the DC node OPTB of the converter cell 30 is connected to the DC node OPTA or the DC terminal 102N of the converter cell 30 on the low potential side.
  • total voltage a DC voltage corresponding to the sum of DC voltages between the DC nodes OPTA and OPTB of the plurality of converter cells 30 (hereinafter also referred to as “total voltage”) is generated between the DC terminals 102P and 102N. .
  • each converter cell 30 is arbitrary, it is preferable to connect so that it may become an order advantageous on the insulation design of a transformer.
  • the order of series connection of the converter cells 30 on the secondary winding side of the transformer 20 is from the high potential side (DC terminal 102P) to the low potential side (DC terminal 102N).
  • 30R1, 30R2, 30S1, 30S2, 30T1, and 30T2 the insulation design between the secondary windings corresponding to the same phase becomes advantageous.
  • single-phase open winding with respect to the primary winding corresponding to multiple phases of AC power supply 101 (for example, three phases of R phase, S phase, and T phase).
  • the transformer 20 having a plurality of secondary windings made of wires ensures insulation between the input and output, that is, between the three-phase AC power supply 101 and the DC terminals 102P and 102N.
  • the power conversion apparatus 10 further includes a control circuit 400, a sensor value communication unit 410, and a drive circuit 420.
  • the sensor value communication unit 410 transmits detection values obtained by the voltage sensors 103 and 104 and the voltage sensor and current sensor arranged in each converter cell 30 to the control circuit 400.
  • the control circuit 400 is configured by a microcomputer, for example.
  • the control circuit 400 uses the sensor detection value transmitted by the sensor value communication unit 410 to generate an on / off control signal for the semiconductor switching element of the converter cell 30 formed of a self-excited converter.
  • the drive circuit 420 turns on and off the semiconductor switching element of each converter cell 30 in accordance with the control signal generated by the control circuit 400.
  • FIG. 4 is a circuit diagram showing an internal configuration example of the converter cell 30 (30Xn).
  • converter cell 30 is a single-phase converter capable of outputting a three-level voltage to each of a pair of AC nodes INA and INB and performing power conversion with single-phase AC and DC.
  • Converter cell 30 includes two legs 30a and 30b connected in parallel between DC nodes OPTA and OPTB, and capacitors CP and CN.
  • the leg 30a includes a semiconductor switching element SWa and diodes D1a to D6a.
  • Capacitors CP and CN are connected in series between DC nodes OPTA and OPTB through neutral point node Nnt.
  • Capacitors CP and CN constitute a series capacitor.
  • the diode D1a is connected between the node N1a and the DC node OPTA with the direction from the node N1a to the DC node OPTA as the forward direction.
  • Diode D2a is connected between node N3a and DC node OPTB with the direction from DC node OPTB to node N3a as the forward direction.
  • the semiconductor switching element SWa is connected between the nodes N3a and N1a, and is turned on / off by the drive circuit 420 in accordance with a control signal from the control circuit 400.
  • the diode D3a is connected between the node N4a and the node N1a with the direction from the node N4a to the node N1a as the forward direction.
  • Diode D4a is connected between nodes N3a and N4a with the direction from node N3a to node N4a as the forward direction.
  • Diode D5a is connected between nodes N2a and N1a with the direction from node N2a to node N1a as the forward direction.
  • Diode D6a is connected between nodes N3a and N2a with the direction from node N3a to node N2a as the forward direction.
  • the leg 30b includes a semiconductor switching element SWb and diodes D1b to D6b.
  • the semiconductor switching element SWb and the diodes D1b to D6b are connected to the DC nodes OUTA and OUTB and the nodes N1b to N4b in the same manner as the semiconductor switching element SWa and the diodes D1a to D6a of the leg 30a.
  • the node N4a of the leg 30a is connected to the AC node INA, and the node N4b of the leg 30b is connected to the AC node INB.
  • Node N2a (leg 30a) and node N2b (leg 30b) are electrically connected to a neutral point node Nnt of the series capacitor.
  • the semiconductor switching elements SWa and SWb can be typically constituted by IGBT (Insulated Gate Bipolar Transistor). If on / off control is possible according to the signal, MOSFET (Metal Oxide Semiconductor Field Effect Transistor), GTO (Gate Turn Off) thyristor, etc. can be used as the semiconductor switching element.
  • the drive circuit 420 drives the voltages of the gates (control electrodes) of the semiconductor switching elements SWa and SWb in accordance with a control signal (specifically, a voltage pulse signal) from the control circuit 400, whereby the semiconductor switching elements SWa, The on / off state of SWb is controlled by the control circuit 400.
  • each converter cell 30 voltage sensors 131 and 132 and a current sensor 133 are arranged.
  • the voltage sensor 131 detects the voltage Vcp (Xn) of the capacitor CP
  • the voltage sensor 132 detects the voltage Vcn (Xn) of the capacitor CN.
  • the current sensor 133 detects an alternating current ic flowing through the alternating current node INA (or INB).
  • the voltage value and the current value detected by the voltage sensors 131 and 132 and the current sensor 133 are transmitted to the control circuit 400 by the sensor value communication unit 410 (FIG. 1).
  • the sensor value communication unit 410 FIG. 1
  • a subscript (Xn) is attached.
  • VIENNA rectifier 4 is based on a circuit generally called a VIENNA rectifier.
  • the basic operation of a single VIENNA rectifier is described in Non-Patent Document 1, for example.
  • the VIENNA rectifier cannot perform power regeneration of the same magnitude as the power handled at the time of power operation due to restrictions on its circuit configuration.
  • there is an advantage that the number of semiconductor switching elements to be used can be reduced as compared with a circuit configuration that enables power regeneration of the same magnitude as the power handled during power operation.
  • the AC voltage between the AC nodes INA and INB is rectified by the diodes D1a to D4a or the diodes D1b to D4b. It can be output between the nodes OPTA and OPTB. That is, the potential of the AC node INA becomes ⁇ Vdc (Xn) / 2 or Vdc (Xn) / 2 depending on the polarity of the current ic.
  • the AC node INA can be set to the same potential as the neutral point node Nnt of the series capacitor.
  • each of the legs 30a and 30b can output voltage of three levels ( ⁇ Vdc (Xn) / 2, 0, Vdc (Xn) / 2) to the AC nodes INA and INB. Therefore, the voltage between the AC nodes INA and INB can be controlled in five stages ( ⁇ Vdc (Xn), ⁇ Vdc (Xn) / 2, 0, Vdc (Xn) / 2, Vdc (Xn)).
  • the converter cell 30 is configured by a self-excited converter using a semiconductor switching element, the operation at the time of a system fault is compared with a configuration using a separately-excited converter. Since the continuous performance becomes high, the reliability is improved. Further, by applying the transformer 20 in which the secondary winding is a single-phase open winding, the transformer can be reduced in size as compared with the multiple phase-shifting transformer as in Patent Document 1. Since the phases are insulated on the secondary side, the converter cells 30 connected to the secondary windings of different phases can be connected in series between the DC terminals 102P and 102N.
  • the number of converter cells 30 connected in series between the DC terminals 102P and 102N is (3 ⁇ k) corresponding to the number of secondary windings.
  • the product of the set DC voltage value of each converter cell 30 and (3 ⁇ k) can be determined to be the set voltage between the DC terminals 102P and 102N.
  • the number of series connection of the converter cells 30 between the DC terminals 102P and 102N increases.
  • the breakdown voltage required for one converter cell 30 can be reduced.
  • it becomes easy to employ a high-speed semiconductor switching element so that the frequency of the current ripple of the AC power supply can be increased, and the passive filter for suppressing the current ripple can be downsized.
  • control of each converter cell 30Xn can be basically arbitrary, but a preferable example of the control will be described below. .
  • FIG. 5 is a functional block diagram illustrating a control configuration example of each converter cell 30 by the control circuit 400. Note that the function of each block described in each of the functional block diagrams including FIG. 5 can be realized by the control circuit 400 by software processing by executing a program and / or hardware processing by a dedicated electronic circuit. Is possible. In the control circuit 400, ON / OFF of the semiconductor switching element of each converter cell 30 is individually controlled. Below, the structure for control of each converter cell 30Xn performed for every fixed control period is demonstrated sequentially.
  • the control circuit 400 includes a voltage control unit 600 and a modulation unit 500. Based on the sensor values (Vcp (Xn), Vcn (Xn), vacRS, vacST, ic (Xn)) transmitted from the sensor value communication unit 410, the voltage controller 600 determines the DC voltage between the DC nodes OPTA and OPTB. While controlling Vdc (Xn) to voltage command value Vdc *, AC voltage command value vc for controlling AC current ic (Xn) so that the power factor of the power supply current on the primary side of transformer 20 is 1. * (Xn) is generated.
  • the modulation unit 500 generates drive control signals (voltage pulse signals) for the semiconductor switching elements SWa and SWb for controlling the AC voltage vac (Xn) according to the AC voltage command value vc * (Xn), and drives the drive circuit 420.
  • vac (Xn) is the voltage of the secondary winding of the transformer 20, and strictly speaking, applied to the voltage generated at both ends of the AC nodes INA and INB and the leakage inductance of the secondary winding of the transformer 20. It shows the sum with the applied voltage.
  • vac (Xn) is obtained by calculating the phase voltage of each phase of the primary winding from the line voltages vacRS, vacST by using a known method and multiplying the turns ratio of the primary winding and the secondary winding. .
  • the voltage control unit 600 includes a total voltage control unit 610, an alternating current control unit 620, an interphase voltage balance control unit 630, an in-cell voltage balance control unit 640, and a third harmonic current superimposing unit 650.
  • the calculation by the voltage controller 600 is executed for each of the three converter cells 30 of R phase, S phase, and T phase connected to the same secondary winding group SDW.
  • FIG. 6 is a functional block diagram illustrating the configuration of the total voltage control unit 610.
  • the total voltage control unit 610 includes an average value calculation unit 612, a deviation calculation unit 613, a proportional integration (PI) control unit 614, a non-interference control unit 615, a coordinate conversion unit 616, Addition units 617 and 618 and a coordinate reverse conversion unit 619 are provided.
  • the DC voltage Vdc (Xn) of each converter cell 30 can be calculated in the control circuit 400 by adding the capacitor voltages Vcp (Xn) and Vcn (Xn).
  • the average value calculation unit 612 calculates the DC voltage average value Vdcav between the R-phase, S-phase, and T-phase converter cells 30 connected to the same secondary winding group SDW. That is, the DC voltage average value Vdcav is calculated for each secondary winding group SDW, and the DC voltage average value Vdcav is common among the converter cells 30 connected to the same secondary winding group SDW.
  • the q-axis current becomes an axis corresponding to active power and the d-axis current becomes an axis corresponding to reactive power.
  • the dq conversion and the dq reverse conversion are performed by the coordinate conversion unit 616 and the coordinate reverse conversion unit 619, respectively.
  • the proportional-integral control unit 614 calculates the q-axis current command value Iq * (n) by PI control calculation so as to minimize the deviation ⁇ Vdc.
  • the non-interference control unit 615 corrects the interference between the q-axis current and the d-axis current due to the inductance component existing in the three-phase AC power supply 101 and the transformer 20 with respect to the q-axis current command value and the d-axis current command value. A non-interacting operation is performed.
  • the non-interference control unit 615 compensates for a deviation between the current command value in the converter cell and the actually flowing current due to the inductance component viewed from the converter cell 30Xn.
  • Kdcp ⁇ Id * (n) is added to the q-axis current command value Iq * (n)
  • Kdcp ⁇ Iq * (n) is added to the d-axis current command value Id * (n). Performed to subtract.
  • Kdcp represents the control gain of non-interference control.
  • Idpos * (n) Id * (n) ⁇ Kdcp ⁇ Iq * (n) (1)
  • Iqpos * (n) Iq * (n) + Kdcp ⁇ Id * (n) (2)
  • the positive phase current command values Idpos * (n) and Iqpos * (n) are obtained by setting the power factor of the power source current on the primary side of the transformer 20 to 1.0, and the DC voltage Vdc ( Xn) corresponds to a current command value for controlling the voltage command value Vdc * (that is, controlling the voltage between the DC terminals 102P and 102N to all voltage command values).
  • interphase voltage balance control for equalizing the DC voltage Vdc (Xn) is further performed among the three converter cells 30 connected to the same secondary winding group SDW.
  • the negative phase current command values ineg * (Rn), ineg * (Sn), ineg * (Tn) (n 1 to k) calculated by the interphase voltage balance control unit 630 shown in FIG. Based on the above, command values for the d-axis current and the q-axis current relating to the reverse phase current are generated.
  • interphase voltage balance control section 630 includes moving average calculation section 631, average value calculation sections 632 to 634, proportional integration (PI) control sections 635 to 637, AC signal generation section 638, A signal generation unit 639.
  • the moving average calculation unit 631 calculates each moving average value of the DC voltages Vdc (Xn) of the three converter cells 30 connected to the same secondary winding group SDW. As a result, the moving average voltages Vdc (Rn) MA, Vdc (Sn) MA, and Vdc (Tn) MA are calculated corresponding to the R-phase, S-phase, and T-phase converter cells, respectively.
  • the average value calculation unit 632 calculates the average values of the S-phase moving average voltage Vdc (Sn) MA and the T-phase moving average voltage Vdc (Tn) MA. Further, the voltage deviation of the average value calculated by the average value calculation unit 632 with respect to the R-phase moving average voltage Vdc (Rn) MA is calculated, and the voltage deviation is input to the proportional integration (PI) control unit 635. .
  • the proportional-integral control unit 635 calculates the amplitude of the R-phase reference negative-phase current command value for setting the voltage deviation to zero.
  • the AC signal generation unit 638 multiplies the amplitude calculated by the proportional-integral control unit 635 with each of the AC signals sigR, sigS, and sigT from the signal generation unit 639, so that the three-phase negative-phase current based on the R phase is obtained. Calculate the command value.
  • the signal generation unit 639 generates AC signals sigR, sigS, and sigT based on the voltage phase ⁇ of the three-phase AC power supply 110.
  • the R-phase reference reverse-phase current is a reverse-phase current whose R-phase component is in phase with the R-phase voltage of the three-phase AC power supply 101.
  • the phase of the S phase is 120 ° ahead of the R phase
  • the phase of the T phase is 120 ° behind the R phase.
  • the reverse phase current command value based on the R phase is equal in phase to the AC power supply voltage (R phase voltage) in the R phase, and the AC power supply voltage (S phase voltage and T phase voltage) in the S phase and T phase. It has a phase difference of 120 °.
  • the reverse phase current command value based on the R phase generates an active power with a power factor of 1.0 (inflow direction) in the R phase, while a power factor of 0.5 (outflow) in each of the S phase and the T phase. Direction). This is equivalent to the active power flowing out from the S and T phases flowing into the R phase.
  • the proportional-integral control unit 635 reverses the R-phase reference. Increase the amplitude of the phase current (+ direction). As a result, the negative phase current flows so that the active power flowing out from the converter cell 30 connected to the S phase and the T phase of the same secondary winding group SDW flows into the converter cell 30 connected to the R phase. Command value can be set. As a result, it is possible to equalize the DC voltage Vdc (Xn) among the three converter cells 30 connected to the R phase, S phase, and T phase of the same secondary winding group SDW.
  • the average value calculation unit 633 and the proportional integration control unit 636 perform the T-phase and R-phase moving average voltages Vdc (Tn) MA and Vdc (Rn) with respect to the S-phase moving average voltage Vdc (Sn) MA.
  • the amplitude of the S-phase reference reverse-phase current command value for setting the voltage deviation of the average value of MA to 0 is calculated.
  • the AC signal generation unit 638 multiplies the amplitude calculated by the proportional integration control unit 636 with each of the AC signals sigR, sigS, and sigT, thereby calculating an S-phase reference reverse phase current command value.
  • T-phase reference negative-phase current command value calculated by the average value calculation unit 634 and the proportional-plus-integral control unit 637 and each of the AC signals sigR, sigS, and sigT.
  • the AC signal generation unit 638 sums the R-phase reference, the S-phase reference, and the T-phase reference negative-phase current command values, thereby obtaining the negative-phase current command values ineg * (Rn) and ineg * for each phase.
  • the coordinate conversion unit 616 converts the three-phase negative phase current command values ineg * (Rn), ineg * (Sn), and ineg * (Tn) obtained by the interphase voltage balance control unit 630.
  • dq conversion using the voltage phase ⁇ of the three-phase AC power supply 101 is executed.
  • the d-axis current command value Idneg * (n) and the q-axis current command value Iqneg * (n) relating to the reverse phase current are obtained.
  • the voltage phase ⁇ is the voltage phase of the three-phase AC power supply 101.
  • PLL Phase Locked Loop
  • the addition unit 617 calculates the d-axis current command value Idc * (n) by adding the d-axis current command values of the normal phase current and the reverse phase current.
  • the adding unit 618 calculates the q-axis current command value Iqc * (n) by adding the q-axis current command values of the normal phase current and the reverse phase current.
  • the coordinate inverse transformation unit 619 performs dq inverse transformation using the voltage phase ⁇ of the three-phase AC power supply 101 on the d-axis current command values Idc * (n) and Iqc * (n) calculated as described above.
  • the current command values ic0 * (Rn), ic0 * (Sn), and ic0 * (Tn) are the R, S, and T phases of the AC power supply 101. It is generated as an alternating voltage, that is, a sine wave current having the same frequency as the primary side of the transformer 20.
  • the three-phase current command values ic0 * (Rn), ic0 * (Sn), and ic0 * (Tn) calculated by the total voltage control unit 610 are input to the AC current control unit 620.
  • the alternating current ic (Xn) of the converter cell 30Xn is controlled according to the current command value ic0 * (Xn).
  • the alternating current control unit 620 controls the alternating current ic (Xn) using the input from the third harmonic current superimposing unit 650 according to the alternating current command value in which the third harmonic is superimposed on the sine wave current. Is possible.
  • FIG. 8 is a functional block diagram illustrating the configuration of the alternating current control unit 620.
  • AC current control unit 620 includes an addition unit 622, a deviation calculation unit 623, a proportional control unit 625, and a subtraction unit 626.
  • the current command values ic0 * (Rn), ic0 * (Sn), and ic0 * (Tn) are all sinusoidal currents obtained by dq inverse transformation using the voltage phase ⁇ of the three-phase AC power supply 101. Therefore, hereinafter, the current command value ic0 * (Xn) is also referred to as a sine wave current command value ic0 * (Xn).
  • the adder 622 has a tertiary set for each secondary winding group SDW from the third harmonic current superimposing unit 650 with respect to the sine wave current command value ic0 * (Xn) serving as a fundamental wave component. Add harmonic current command value ithi * (n).
  • FIG. 9 is a functional block diagram illustrating the configuration of the third harmonic current superimposing unit 650.
  • third harmonic current superimposing unit 650 includes tangent inverse function calculation unit 651, multiplication units 652, 654, 657, tangent function calculation unit 653, coordinate inverse conversion unit 655, and gain multiplication unit. 656.
  • the tangent / inverse function calculation unit 651 calculates a tangent / inverse function of tan ⁇ for each control period.
  • tan ⁇ is expressed by the following equation (3) using the d-axis current command value Idc * (n) and the q-axis current command value Iqc * (n) calculated by the total voltage control unit 610 (FIG. 6). Indicated by
  • the output of the tangent inverse function calculation unit 651 corresponds to a phase shift of the current command value ic0 * (Xn) with respect to the voltage phase of the three-phase AC voltage source 101.
  • the initial phase is three times as large as the third harmonic reference. Is required. Therefore, the multiplication unit 652 multiplies the phase (tan ⁇ 1 ⁇ ) obtained by the tangent inverse function calculation unit 651 by 3.
  • the tangent function calculator 653 outputs a value corresponding to the ratio between the d-axis component and the q-axis component of the third harmonic synchronized with the initial phase of the fundamental wave component from the output of the multiplier 652.
  • the multiplication unit 654 multiplies the q-axis current command value Iqc * (n) by the output value of the tangent function calculation unit 653 to generate the d-axis current command value of the third harmonic.
  • the q-axis current command value of the third harmonic is fixed at the q-axis current command value Iqc * (n) described above.
  • the multiplication unit 654 obtains the value of the d-axis component necessary for derivation of the third harmonic when the q-axis current command value Iqc * (n) is fixed.
  • the coordinate inverse transform unit 655 performs dq inverse transform using 3 ⁇ that is obtained by the multiplication unit 657 and changes at a frequency three times the phase ⁇ of the fundamental wave used in the coordinate transform unit 616 and the coordinate inverse transform unit 619.
  • a third harmonic signal synchronized with the initial phase of the fundamental wave is generated.
  • the third harmonic of the three-phase alternating current is a signal common to each phase.
  • the gain multiplication unit 656 calculates a third harmonic current command value iti * (n) by multiplying the third harmonic signal obtained by the coordinate inverse transformation unit 655 by a predetermined gain Kthi.
  • the gain Kthi is determined in advance to a value that becomes the amplitude of the third harmonic current command value ithi * (n).
  • the gain Kthi is preferably set to a value such that the amplitude of the third harmonic current is 0.1 to 0.3 times the amplitude of the fundamental wave component.
  • adder 622 adds alternating current command value by adding third harmonic current command value ithi * (n) to sinusoidal current command value ic0 * (Xn) of each phase. ic * (Xn) is calculated. As described above, the third harmonic current command value ithi * (n) is common in each secondary winding group SDWn (n: 1 to k).
  • FIG. 10 shows a conceptual waveform diagram for explaining the superposition of the third harmonic on the alternating current command value.
  • the AC current command value ic * (Xn) is distorted by superimposing the third harmonic by adding the third harmonic current command value ithi * (n). Due to this distortion, it is possible to create a period of a certain length in which the current is close to 0 in the vicinity of the zero cross point.
  • the AC current command value ic * (Xn) of the converter cell 30Xn and the AC voltage vac (Xn) are out of phase, the current that actually flows through the converter cell 30 is forced to be zero.
  • the current deviation in the vicinity of the zero cross point can be naturally reduced. For example, as illustrated in FIG. 4, when the configuration of the VIENNA rectifier is applied to the configuration of the converter cell 30, the above effect can be enjoyed, so that current distortion in the converter cell 30 can be reduced.
  • the third harmonic component superimposed on each of the three-phase AC current command values ic * (Rn), ic * (Sn), and ic * (Tn) is because the primary winding is three-phase star-connected. The sum for the three phases is always 0, and the power supply current in the three-phase AC power supply 101 is not affected.
  • the proportional control unit 625 calculates the voltage control value vcm (Xn) by the P control calculation for setting the current deviation ⁇ ic (Xn) to 0.
  • the subtraction unit 626 subtracts the voltage control value vcm (Xn) calculated by the proportional control unit 625 from the AC voltage vac (Xn) to calculate an AC voltage command value vc0 * (Xn).
  • the AC voltage command value vc0 * (Xn) is a voltage control value vcm (Xn) for controlling the AC current ic (Xn) to the AC current command value ic * (Xn) with respect to the AC voltage vac (Xn). It is understood that it is generated to make the modifications used. Thereby, the influence of the impedance component of the transformer 20 is compensated, and the phase of the AC current ic (Xn) is controlled so that each phase voltage of the AC power supply 101 and each phase power supply current are synchronized in the same phase. it can.
  • the amplitude of the alternating current ic (Xn) is controlled to coincide with the amplitude of the alternating current command value ic * (Xn) having an amplitude for controlling the direct current voltage Vdc (Xn) to the voltage command value Vdc *. be able to.
  • the AC voltage command value vc0 * (Xn) calculated by the AC current control unit 620 is further converted by the in-cell voltage balance control unit 640 into the capacitor voltage Vcp (Xn) in the converter cell 30Xn. ) And Vcn (Xn) can be corrected to balance.
  • FIG. 11 is a functional block diagram illustrating the configuration of the in-cell voltage balance control unit 640.
  • the in-cell voltage balance control unit 640 includes a deviation calculation unit 641, a proportional integration control unit 642, and a subtraction unit 643.
  • the proportional-integral control unit 642 calculates the balance correction value Vbr (Xn) by the PI control calculation based on the capacitor voltage difference Vcdf (Xn).
  • Subtraction unit 643 calculates final AC voltage command value vc * (Xn) by subtracting balance correction value Vbr (Xn) from AC voltage command value vc0 * (Xn) from AC current control unit 620. .
  • the AC voltage command value vc0 * (Xn) is a sine wave voltage having an average value of 0, whereas the final AC voltage command value vc * (Xn) corresponds to the balance correction value Vbr (Xn).
  • DC bias components are equivalently added. Due to this DC bias component, a difference can be provided in the charging time of the capacitors CP and CN in the converter cell 30Xn. That is, when Vcdf (Xn)> 0 (Vcp (Xn)> Vcn (Xn)), the balance correction value Vbr (Xn) decreases the charging time of the capacitor CP while increasing the charging time of the capacitor CN.
  • a direct current bias is calculated so as to be added to the alternating voltage command value vc0 * (Xn).
  • final AC voltage command value vc * (Xn) calculated by in-cell voltage balance control unit 640 is sent from voltage control unit 600 to modulation unit 500.
  • the modulation unit 500 controls the on / off of the semiconductor switching element SWa in the converter cell 30Xn by pulse width modulation (PWM) control according to the comparison between the carrier wave and the AC voltage command value.
  • PWM pulse width modulation
  • Xn) and a drive control signal Qb (Xn) for controlling on / off of the semiconductor switching element SWb are generated.
  • FIG. 12 is a functional block diagram illustrating a configuration example of the modulation unit 500.
  • modulation unit 500 includes a division unit 510, a multiplication unit 512, and signal generation units 514a and 514b.
  • Division unit 510 divides AC voltage command value vc * (Xn) by DC voltage Vdc (Xn) to calculate a standardized AC voltage command value vac * (Xn).
  • the maximum value is obtained by division by DC voltage Vdc (Xn). Normalization is performed for voltage comparison with the carrier waves CWA and CWB whose width between the minimum values is 1.
  • the multiplication unit 512 multiplies the AC voltage command value vac * (Xn) standardized by the division unit 510 by “ ⁇ 1”. As a result, an AC voltage command value / vac * (Xn) obtained by inverting the AC voltage command value vac * (Xn) is obtained.
  • the signal generator 514a generates a drive control signal Qa (Xn) according to a voltage comparison between the AC voltage command value vac * (Xn) and the carrier waves CWA and CWB.
  • the signal generation unit 514b generates the drive control signal Qb (Xn) according to the voltage comparison between the AC voltage command value / vac * (Xn) and the carrier waves CWA and CWB.
  • FIG. 13 shows an operation waveform diagram of the signal generation units 514a and 514b.
  • the voltage value of carrier CWA periodically changes in the positive voltage region, that is, in the range of standardized voltage values of 0 to 1.0.
  • the voltage value of the carrier wave CWB changes periodically in the negative voltage region, that is, within the standardized voltage value range of 0 to ⁇ 1.0.
  • the frequencies of the carrier waves CWA and CWB (hereinafter also referred to as “carrier frequency”) correspond to the switching frequency of the semiconductor switching elements SWa and SWb.
  • a triangular wave can be used as each of the carrier waves CWA and CWB.
  • the carrier wave CWA is a triangular wave with an offset of 0.5 and an amplitude of 0.5
  • the carrier wave CWB is a triangular wave with an offset of ⁇ 0.5 and an amplitude of 0.5.
  • the signal generation unit 514a logically outputs the drive control signal Qa (Xn) when the AC voltage command value vac * (Xn) is lower than the voltage of the carrier wave CWA.
  • the drive control signal Qa (Xn) is set to a logic low level. Set to level (hereinafter also simply referred to as “L level”).
  • the drive control signal Qa (Xn) is at the H level.
  • the drive control signal Qa (Xn) is set to the L level.
  • the signal generation unit 514b performs the drive control signal Qb when the AC voltage command value / vac * (Xn) is higher than the voltage of the carrier wave CWB in the region where the AC voltage command value / vac * (Xn) ⁇ 0. While (Xn) is set to the H level, when the AC voltage command value / vac * (Xn) is lower than the voltage of the carrier wave CWB, the drive control signal Qb (Xn) is set to the L level.
  • the drive circuit 420 turns on the semiconductor switching element SWa when the drive control signal Qa (Xn) is at the H level, while the semiconductor switching element when the drive control signal Qa (Xn) is at the L level. SWa is turned off.
  • semiconductor switching element SWb is turned on when drive control signal Qb (Xn) is at the H level, while semiconductor switching element SWb is turned on when drive control signal Qb (Xn) is at the L level. Is turned off.
  • the leg 30a when the semiconductor switching element SWa is turned on, the AC node INA is connected to the neutral point node Nnt of the capacitor series body, and the leg 30a outputs a zero voltage. .
  • the semiconductor switching element SWa when the semiconductor switching element SWa is off, the voltage of the AC node INA is + Vcp (Xn) or ⁇ Vcn (Xn) according to the current polarity.
  • a zero voltage is output to the AC node INB during the ON period of the semiconductor switching element SWb.
  • the semiconductor switching element SWb is OFF, the voltage of the AC node INB is + Vcp (Xn) according to the current polarity.
  • -Vcn (Xn) when the semiconductor switching element SWb is OFF, the voltage of the AC node INB is + Vcp (Xn) according to the current polarity.
  • the voltage between the AC nodes INA and INB is changed according to the AC current command value ic * (Xn).
  • DC voltage Vdc (Xn) and AC current ic (Xn) are controlled according to the command values with on / off control of semiconductor switching elements SWa and SWb. can do.
  • the harmonic component generated in the voltage between the AC nodes INA and INB of one converter cell 30Xn is dominant in the frequency component depending on the carrier frequency. Specifically, the carrier frequency voltage fluctuation occurs in the output from each leg 30a, 30b, and two legs are arranged in each converter cell 30Xn to convert single-phase AC power. Therefore, it is understood that the dominant harmonic component of the voltage between AC nodes INA and INB in converter cell 30Xn is twice the frequency of the carrier.
  • the carrier CWA is provided between the converter cells 30 connected to different secondary winding groups SDW.
  • CWB is preferably provided with a phase difference.
  • FIG. 14 is a conceptual waveform diagram for explaining the phase difference provided in the carrier wave between the secondary winding groups.
  • two carriers CWA and CWB are provided corresponding to the two secondary winding groups SDW1 and SDW2 shown in FIGS. 1 and 2, respectively.
  • the carrier waves CWA1 and CWB1 are used in the modulation unit 500 for controlling the converter cell 30X1 connected to the secondary winding group SDW1.
  • the carrier waves CWA2 and CWB2 are used in the modulation unit 500 for controlling the converter cell 30X2 connected to the secondary winding group SDW2.
  • the carriers CWA1 and CWB1 are in phase, and the carriers CWA2 and CWB2 are in phase.
  • a phase difference of 90 ° ( ⁇ / 2) is provided between the carrier waves CWA1 and CWA2 and between the carrier waves CWB1 and CWB2.
  • the frequency is four times the frequency.
  • the passive filter arrange
  • the phase difference between the carrier waves shown in FIG. 14 can be expanded in correspondence with an arbitrary number k of secondary winding groups SDW having R phase, S phase, and T phase.
  • the calculation of the AC voltage command value vac * (Xn) by the voltage control unit 600 is performed every three converter cells 30 connected to the same secondary winding group SDW, that is, the secondary winding. It is executed for each group SDW. Therefore, the same effect can be obtained by providing k carriers CWA and CWB according to the number k of secondary winding groups SDW and providing a phase difference of ( ⁇ / k) between the k carriers. Is possible.
  • the voltage control unit 600 can be configured by the total voltage control unit 610 and the alternating current control unit 620 as a minimum control function.
  • the arrangement of the coordinate conversion unit 616 and the addition units 617 and 618 is omitted, and the d-axis current command value Idpos * (n) and the q-axis current command value Iqpos * (n ) Is inversely converted by dq to calculate an alternating current command value ic0 * (Xn).
  • the DC voltage Vdc (Xn) is controlled to the voltage command value Vdc *
  • the AC current ic (Xn) is controlled according to the current command value for the power factor 1.0.
  • dq current command values Idc * (n) and Iqc * obtained by adding the negative phase current command values Idneg * (n) and Iqneg * (n).
  • the alternating current command value ic * (Xn) can be calculated by inversely converting (n) by dq.
  • the DC voltage Vdc (Xn) can be balanced between the converter cells 30Xn connected to the same secondary winding group SDW, that is, between the R phase, the S phase, and the T phase.
  • the alternating current ic (Xn) can be controlled according to the alternating current command value ic * (Xn) in which the third harmonic is superimposed.
  • interphase voltage balance control unit 630 As described above, a part or all of the interphase voltage balance control unit 630, the in-cell voltage balance control unit 640, and the third harmonic current superimposing unit 650 are added to the basic configuration by the total voltage control unit 610 and the AC current control unit 620. By doing so, it becomes possible to enhance the control function.
  • a modular multilevel converter (MMC) 70 for a motor driving device is connected to DC terminals 102P and 102N.
  • the MMC 70 converts the DC voltage (total voltage) of the DC terminals 102P and 102N into an AC voltage and supplies the AC voltage to the AC motor 80.
  • the AC motor 80 is a three-phase AC motor, and a three-phase AC voltage is supplied from the MMC 70 to the AC motor 80.
  • any known method can be applied, and a detailed description thereof will be omitted.
  • the combination of the power conversion device 10 according to the present embodiment and the MMC 70 also drives a high-voltage motor in which the total voltage is 3 (kV) or more, that is, the line voltage is 3 (kV) or more. Can respond.
  • a high-voltage motor in which the total voltage is 3 (kV) or more, that is, the line voltage is 3 (kV) or more.
  • Can respond in particular, in an application that does not require power regeneration such as a fan or blower in a high-voltage motor drive, by applying the converter cell 30 to which the configuration of the VIENNA rectifier shown in FIG. 3 is applied, The number of semiconductor switching elements can be reduced, and the power conversion device 10 can be reduced in size.
  • FIG. 2 a modification of the converter cell 30 will be described.
  • FIG. 16 is a circuit diagram showing a first configuration example of the converter cell according to the second embodiment.
  • converter cell 31 according to the first configuration example of the second embodiment includes two legs 31a and 31b connected in parallel between DC nodes OPTA and OPTB, capacitors CP and CN, including.
  • each of the legs 31a and 31b the arrangement of the diodes D5a and D5b and D6a and D6b is omitted as compared with the legs 30a and 30b of the converter cell 30 of FIG. Is done.
  • the semiconductor switching element SWa1 is connected between the nodes N1a and N2a, and the semiconductor switching element SWa2 is connected between the node N2a and the node N3a.
  • the semiconductor switching element SWb1 is connected between the nodes N1b and N2b, and the semiconductor switching element SWb2 is connected between the node N2b and the node N3b.
  • the node N4a is connected to the AC node INA, and the node N4b is connected to the AC node INB. Further, nodes N2a and N2b are electrically connected to neutral point node Nnt of the series capacitor. Further, the voltage sensors 131 and 132 and the current sensor 133 are arranged similarly to the converter cell 30 (FIG. 4).
  • the converter cell 31 operates as a three-level rectifier because the legs 31a and 31b output zero voltage when the semiconductor switching elements SWa1, SWa2, SWb1, and SWb2 are turned on.
  • FIG. 17 is a functional block diagram illustrating the configuration of the modulation unit 501 for controlling the converter cell 31.
  • the modulation unit 500 by replacing the modulation unit 500 with the modulation unit 501 shown in FIG. 17, the AC voltage command value vc * (Xn) from the voltage control unit 600 described in the first embodiment. Accordingly, drive control signals for the semiconductor switching elements SWa1, SWa2, SWb1, and SWb2 of each converter cell 31 can be generated.
  • the modulation unit 501 includes a division unit 510, a multiplication unit 512, and signal generation units 515a and 515b.
  • the division unit 510 and the multiplication unit 512 generate standardized AC voltage command values vac * (Xn) and / vac * (Xn) as in FIG.
  • the signal generation unit 515a generates drive control signals Qa1 (Xn) and Qa2 (Xn) according to a voltage comparison between the AC voltage command value vac * (Xn) and the carrier waves CWA and CWB.
  • the signal generation unit 515b generates drive control signals Qb1 (Xn) and Qb2 (Xn) according to a voltage comparison between the AC voltage command value / vac * (Xn) and the carrier waves CWA and CWB.
  • each of the semiconductor switching elements SWa1, SWa2, SWb1, and SWb2 is turned on when the corresponding drive control signal is at the H level, and is turned off when the corresponding drive control signal is at the L level.
  • the signal generator 515a sets the drive control signal Qa1 (Xn) to the H level in a period in which the AC voltage command value vac * (Xn) is lower than the voltage of the carrier wave CWA, while the AC voltage command value vac * (Xn). ) Is higher than the voltage of the carrier wave CWA, the drive control signal Qa1 (Xn) is set to L level. Therefore, drive control signal Qa1 (Xn) is fixed at the H level during the period of AC voltage command value vac * (Xn) ⁇ 0.
  • the drive control signal Qa2 (Xn) is set to the L level in a period in which the voltage of the carrier wave CWB is higher than the AC voltage command value vac * (Xn), while the voltage of the carrier wave CWB is set to the AC voltage command value vac *. It is set to H level in a period lower than (Xn). Therefore, drive control signal Qa2 (Xn) is fixed at the H level during the period of AC voltage command value vac * (Xn)> 0.
  • the ON period (FIG. 13) of the semiconductor switching element SWa of the converter cell 30 is shared by the semiconductor switching elements SWa1 and SWa2 according to the polarity of the AC voltage command value vac * (Xn).
  • the signal generation unit 515b sets the drive control signal Qb1 (Xn) to the H level in a period in which the AC voltage command value / vac * (Xn) is lower than the voltage of the carrier wave CWA, while the AC voltage command value In a period in which / vac * (Xn) is higher than the voltage of the carrier wave CWA, the drive control signal Qb1 (Xn) is set to the L level.
  • the drive control signal Qb2 (Xn) is set to L level in a period in which the voltage of the carrier wave CWB is higher than the AC voltage command value / vac * (Xn), while the voltage of the carrier wave CWB is set to the AC voltage command value / It is set to H level in a period lower than vac * (Xn).
  • drive control signal Qb1 (Xn) is half of AC voltage command value / vac * (Xn)> 0 in the H level period of drive control signal Qb (Xn) in converter cell 30Xn shown in FIG. It is set to H level in the cycle. Further, drive control signal Qb2 (Xn) is set to H level in a half cycle of AC voltage command value / vac * (Xn) ⁇ 0 in the H level period (FIG. 13) of drive control signal Qb (Xn). .
  • the on-period (FIG. 13) of the semiconductor switching element SWb of the converter cell 30 is also shared by the semiconductor switching elements SWb1 and SWb2 according to the polarity of the AC voltage command value / vac * (Xn). In this manner, in the converter cell 31, the heat generation of the semiconductor switching element can be dispersed, so that the thermal design becomes easy.
  • the converter cell 31 also performs power conversion between a single-phase AC voltage and a DC voltage while outputting three-level voltages to the AC nodes INA and INB by turning on and off the semiconductor switching elements SWa1, SWa2, SWb1, and SWb2. Can be executed. That is, in power conversion device 10 according to the first embodiment, even if each converter cell 30 is replaced with converter cell 31, it is possible to receive the effects described in the first embodiment.
  • FIG. 18 is a circuit diagram showing a second configuration example of the converter cell according to the second embodiment.
  • converter cell 32 according to the second configuration example of the second embodiment has a circuit configuration called three-level NPC (Neutral Point Clamped).
  • Converter cell 32 includes two legs 32a and 32b connected in parallel between DC nodes OPTA and OPTB, and capacitors CP and CN.
  • each of the legs 32a and 32b the arrangement of the diodes and the semiconductor switching elements is interchanged as compared with the legs 31a and 31b of the converter cell 31 of FIG. Specifically, in leg 32a, semiconductor switching element SWa1 is connected between DC node OPTA and node N1a, and semiconductor switching element SWa2 is connected between node N1a and node N4a. Semiconductor switching element SWa3 is connected between nodes N4a and N3a, and semiconductor switching element SWa4 is connected between node N3a and DC node OPTB.
  • diode D7a is connected between the nodes N1a and N2a with the direction from the node N2a to N1a as the forward direction.
  • Diode D8a is connected between nodes N2a and N3a with the direction from node N3a to N2a as the forward direction.
  • the leg 32b includes semiconductor switching elements SWb1 to SWb4 and diodes D7b and D8b.
  • the semiconductor switching elements SWb1 to SWb4 and the diodes D7b and D8b are connected to the DC nodes OUTA and OUTB and the nodes N1b to N4b in the same manner as the semiconductor switching elements SWa1 to SWa4 and the diodes D7a and D8a of the leg 32a.
  • FIG. 19 is a functional block diagram illustrating the configuration of the modulation unit 502 for controlling the converter cell 32.
  • the modulation unit 500 by replacing the modulation unit 500 with the modulation unit 502 shown in FIG. 19, the AC voltage command value vc * (Xn) from the voltage control unit 600 described in the first embodiment. Accordingly, drive control signals for the semiconductor switching elements SWa1 to SWa4 and SWb1 to SWb4 of each converter cell 32 can be generated.
  • the modulation unit 502 includes a division unit 510, a multiplication unit 512, and signal generation units 516a and 516b.
  • the division unit 510 and the multiplication unit 512 generate standardized AC voltage command values vac * (Xn) and / vac * (Xn) as in FIG.
  • the signal generator 516a generates drive control signals Qa1 (Xn) to Qa4 (Xn) according to a voltage comparison between the AC voltage command value vac * (Xn) and the carrier waves CWA and CWB.
  • signal generation unit 516b generates drive control signals Qb1 (Xn) to Qb4 (Xn) according to a voltage comparison between AC voltage command value / vac * (Xn) and carrier waves CWA and CWB.
  • SWb1 to SWb4 is controlled by drive control signals Qa1 (Xn) to Qa4 (Xn), Qb1 (Xn) to Qb4 (Xn), respectively.
  • each of the semiconductor switching elements SWa1 to SWa4, SWb1 to SWb4 is turned on when the corresponding drive control signal is at the H level, and is turned off when the corresponding drive control signal is at the L level.
  • the signal generation unit 516a sets the drive control signal Qa1 (Xn) to the H level and sets the drive control signal Qa3 (Xn) to L during the period in which the AC voltage command value vac * (Xn) is higher than the voltage of the carrier wave CWA. Set to level. On the contrary, during the period in which the AC voltage command value vac * (Xn) is lower than the voltage of the carrier wave CWA, the drive control signal Qa1 (Xn) is set to L level and the drive control signal Qa3 (Xn) is at H level. Set to That is, the semiconductor switching elements SWa1 and SWa3 are turned on and off in a complementary manner.
  • the signal generation unit 516a sets the drive control signal Qa4 (Xn) to the H level and the drive control signal Qa2 (Xn) in a period in which the AC voltage command value vac * (Xn) is lower than the voltage of the carrier wave CWB. Is set to L level. On the contrary, during the period in which the AC voltage command value vac * (Xn) is higher than the voltage of the carrier wave CWB, the drive control signal Qa4 (Xn) is set to L level and the drive control signal Qa2 (Xn) is at H level. Set to That is, the semiconductor switching elements SWa2 and SWa4 are complementarily turned on and off.
  • the signal generation unit 516b sets the drive control signal Qb1 (Xn) to the H level and sets the drive control signal Qb3 (Xn) in a period in which the AC voltage command value / vac * (Xn) is higher than the voltage of the carrier wave CWA. Set to L level. On the contrary, during the period in which the AC voltage command value vac * (Xn) is lower than the voltage of the carrier wave CWA, the drive control signal Qb1 (Xn) is set to L level and the drive control signal Qb3 (Xn) is at H level. Set to That is, the semiconductor switching elements SWb1 and SWb3 are turned on and off in a complementary manner.
  • the signal generation unit 516b sets the drive control signal Qb4 (Xn) to the H level and the drive control signal Qb2 (Xn) in a period in which the AC voltage command value / vac * (Xn) is lower than the voltage of the carrier wave CWB. ) Is set to L level.
  • drive control signal Qb4 (Xn) is set to L level and drive control signal Qb2 (Xn) is H. Set to level. That is, the semiconductor switching elements SWb2 and SWb4 are turned on and off complementarily.
  • the semiconductor switching element SWa3 is turned on corresponding to the on period of the semiconductor switching element SWa1 in the converter cell 31, and the semiconductor switching element SWa2 in the converter cell 31 is turned on.
  • the semiconductor switching element SWa4 is turned on.
  • the semiconductor switching element SWb3 is turned on in correspondence with the on period of the semiconductor switching element SWb1 in the converter cell 31, and the semiconductor switching element SWb2 in the converter cell 31 is turned on.
  • the semiconductor switching element SWb4 is turned on.
  • the converter cell 32 performs power conversion between the single-phase AC voltage and the DC voltage while outputting a three-level voltage to each AC node INA and INB. It is possible to cope with power regeneration, that is, power flow from the DC terminals 102P and 102N to the three-phase AC power source 101.
  • the operation of the converter cell 32 is as follows. Not restricted. For this reason, in the control configuration shown in FIG. 5, it is possible to suppress harmonics of the current flowing through the primary winding of the transformer 20 without arranging the third harmonic current superimposing unit 650.
  • each leg outputs a two-level voltage. Even if the converter cell is replaced with the converter cell 30 in FIG. 1, it is possible to execute power conversion of AC power and DC power between the multiphase AC power supply 101 and the DC terminals 102P and 102N. .
  • the harmonics of the current flowing through the secondary winding can be suppressed by using a converter cell having a leg capable of outputting three levels of voltage, the power in the transformer 20 caused by the harmonics can be suppressed. Loss can also be suppressed. Note that, regardless of the circuit configuration of the converter cell applied to the power converter 10, it is possible to connect the MMC 70 to the DC terminals 102P and 102N as in FIG.
  • the configurations described in the embodiments may be appropriately combined within a range that does not cause inconsistency or contradiction.
  • the points that are planned from the beginning of the application are also described in a confirming manner.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Abstract

電力変換装置（１０）は、変圧器（２０）と、複数の変換器セル（３０）と、各変換器セル内の半導体スイッチング素子のオンオフを制御する制御回路（４００）とを備える。変圧器（２０）は、多相の交流電源（１０１）に対して多相結線された一次巻線群（ＰＲＷ）と、複数の二次巻線群（ＳＤＷ１，ＳＤＷ２）とを有する。各二次巻線群（ＳＤＷ１，ＳＤＷ２）は、単相オープン巻線で構成された各相の二次巻線を有する。各変換器セル（３０）は、各二次巻線と接続される交流ノード間の単相交流電圧を半導体スイッチング素子のオンオフ制御によって直流電圧に変換して一対の直流ノード間に出力する。複数の変換器セル（３０）の直流ノードは、第１及び第２の直流端子（１０２Ｐ，１０２Ｎ）間に直列に接続される。

Description

電力変換装置
　本発明は電力変換装置に関し、より特定的には、交流電力を直流電力に変換する電力変換装置に関する。
　多相の交流電力を直流電力に変換する電力変換装置として、特開２０１４－１０００６４号公報（特許文献１）には、多重移相変圧器と、他励式の電力変換器であるダイオード整流器を複数台組み合わせた構成が開示される。
　特許文献１では、多重移相変圧器とダイオード整流器とを組み合わせた構成によって交流電力を直流電力へ変換するので、交流電流の高調波を抑制するためには、ダイオード整流器のパルス数を増やす必要がある。したがって、高調波抑制のためには、多重移相変圧器の二次巻線数が増加することから、電力変換装置の大型化や変圧器巻線構造の複雑化による信頼性低下を招くことが懸念される。
　また、特許文献１で用いられるダイオード整流器は他励式の変換器である。このため、入力される交流電圧の変動が出力される直流電圧に直接影響を及ぼすので、直流電圧変動が大きくなる虞がある。また、系統事故の発生時には、電流経路の制御による過電流の抑制が困難であるため運転継続性能が低くなることが懸念される。
　一方で、半導体スイッチング素子を用いた自励式の変換器によって交流電力を直流電力へ変換する場合には、直流電圧の変動抑制および系統事故発生時の運転継続性能については向上するものの、高い直流電圧が出力される用途では、半導体スイッチング素子に要求される耐圧が高くなることが懸念される。一般的に、半導体スイッチング素子の高周波化と高耐圧化とはトレードオフの関係にあるため、高耐圧の半導体スイッチング素子を低周波数で使用した場合には、交流電流の高調波の周波数も相対的に低下する。この結果、交流電流の高調波を抑制するための受動フィルタの大型化が懸念される。
　本発明は、このような問題点を解決するためになされたものであって、本発明の目的は、交流電力を直流電力に変換する、変圧器が適用される絶縁型の電力変換装置について、運転継続性能を高めるために自励式の変換器を用いた構成において小型化を図ることである。
　この発明のある局面では、電力変換装置は、多相の交流電源と接続された複数の交流端子と第１と第２の直流端子の間で電力変換を実行する。電力変換装置は、変圧器と、複数の変換器セルと、制御回路とを備える。変圧器は、複数の交流端子に対して多相結線された複数の一次巻線と、各々が単相オープン巻線で構成された複数の二次巻線とを有する。複数の二次巻線は、前記多相の各相分の二次巻線を有する二次巻線群が複数個構成されるように配置される。複数の変換器セルは、複数の二次巻線にそれぞれ対応して配置される。複数の変換器セルの各々は、複数の二次巻線のうちの対応する二次巻線と接続される一対の交流ノード間の単相交流電圧を、半導体スイッチング素子のオンオフ制御によって直流電圧に変換して一対の直流ノード間に出力するように構成される。複数の変換器セルの直流ノードは、第１と第２の直流端子の間に直列に接続される。制御回路は、各変換器セルの交流ノードの交流電流と直流ノード間の直流電圧を制御するように各半導体スイッチング素子のオンオフを制御する。
　本発明の電力変換装置によれば、交流電力を直流電力に変換する、変圧器が適用される絶縁型の電力変換装置について、運転性能を高めるために自励式の変換器を用いた構成において、二次巻線が単相オープン巻線である変圧器を適用することによって小型化を図ることができる。さらに、各相で単相オープン巻線の二次巻線が複数個ずつ配置される構成とすることにより、各変換器セルの半導体スイッチング素子に要求される耐圧を低下することができるため、高速な半導体スイッチング素子の採用が容易となって、交流電源の電流リプルの周波数を高くできるので、当該電流リプルを除去するための受動フィルタを小型化することができる。この結果、電力変換装置の小型化がなされる。
本発明の実施の形態１における電力変換装置の主回路構成を示す回路図である。 図１に示された変圧器の巻線構成を示す回路図である。 図１に示された各変換器セルに対する入出力を説明するブロック図である。 図１に示された各変換器セルの内部構成例を示す回路図である。 図１に示された制御回路による各変換器セルの制御構成例を説明する機能ブロック図である。 図５に示された全電圧制御部の構成を説明する機能ブロック図である。 図５に示された相間電圧バランス制御部の構成を説明する機能ブロック図である。 図５に示された交流電流制御部の構成を説明する機能ブロック図である。 図５に示された三次高調波電流重畳部の構成を説明する機能ブロック図である。 交流電流指令値への三次高調波の重畳を説明する概念的な波形図である。 図５に示されたセル内電圧バランス制御部の構成を説明する機能ブロック図である。 図５に示された変調部の構成例を説明する機能ブロック図である。 図１２に示された信号生成部の動作波形図である。 二次巻線群の間で搬送波に設けられる位相差を説明するための概念的な波形図である。 実施の形態１に従う電力変換装置の直流端子に接続される負荷の構成例を説明するブロック図である。 実施の形態２に従う変換器セルの第１の構成例を示す回路図である。 図１６に示された変換器セルに対応する変調部の構成例を説明する機能ブロック図である。 実施の形態２に従う変換器セルの第２の構成例を示す回路図である。 図１８に示された変換器セルに対応する変調部の構成例を説明する機能ブロック図である。
　以下、本発明の実施の形態について図面を参照しながら詳細に説明する。なお以下では、図中の同一又は相当部分には同一符号を付してその説明は原則的に繰り返さない。
　実施の形態１．
　（回路構成）
　図１は、本発明の実施の形態１における電力変換装置の主回路構成を示す回路図である。
　図１を参照して、実施の形態１に従う電力変換装置１０は、交流端子１１Ｒ，１１Ｓ，１１Ｔと、電圧センサ１０３，１０４と、変圧器２０と、複数の変換器セル３０と、直流端子１０２Ｐ，１０２Ｎとを備える。交流端子１１Ｒ，１１Ｓ，１１Ｔは、三相交流電源１０１のＲ相，Ｓ相，Ｔ相と電気的に接続される。電圧センサ１０３，１０４は、一次巻線の線間電圧ｖａｃＲＳ，ｖａｃＳＴを検出する。
　電力変換装置１０は、三相交流電源１０１からの三相交流電力を直流電力に変換して、直流端子１０２Ｐ、１０２Ｎ間に出力する。変圧器２０は、一次巻線群ＰＲＷ及びｋ個（ｋ：２以上の自然数）の二次巻線群ＳＤＷを有する。図１の構成例では、２個の二次巻線群ＳＤＷ１及びＳＤＷ２が配置される。交流端子１１Ｒ、１１Ｓ及び１１Ｔは「複数の交流端子」に対応し、直流端子１０２Ｐ（高電位側）及び１０２Ｎ（低電位側）は「第１及び第２の直流端子」に対応する。
　図２は、変圧器２０の巻線構成を説明する回路図である。
　図２を参照して、一次巻線群ＰＲＷは、中性点Ｎを経由して三相スター結線された複数の一次巻線を有する。各相の一次巻線は、コア２１に巻回されるとともに、図１に示された交流端子１１Ｒ，１１Ｓ，１１Ｔを経由して、三相交流電源１０１のＲ相，Ｓ相，Ｔ相とそれぞれ接続される。公知のように、三相交流電源１０１のＲ相、Ｓ相及びＴ相からは、同一周波数を有し、相毎に位相が１２０°ずれた交流電源電圧が供給される。
　二次巻線群ＳＤＷ１，ＳＤＷ２の各々は、コア２１に巻回された三相分の二次巻線を有する。各二次巻線は、単相オープン巻線で構成される。したがって、二次巻線群ＳＤＷ１では、Ｒ相の二次巻線の端子Ｒ１Ａ，Ｒ１Ｂ、Ｓ相の二次巻線の端子Ｓ１Ａ，Ｓ１Ｂ、及び、Ｔ相の二次巻線の端子Ｔ１Ａ，Ｔ１Ｂが設けられる。同様に、二次巻線群ＳＤＷ２では、Ｒ相の二次巻線の端子Ｒ２Ａ，Ｒ２Ｂ、Ｓ相の二次巻線の端子Ｓ２Ａ，Ｓ２Ｂ、及び、Ｔ相の二次巻線の端子Ｔ２Ａ，Ｔ２Ｂが設けられる。
　各二次巻線は、同一相の一次巻線とコア２１を経由して磁気結合される。この結果、各二次巻線には、三相交流電源１０１のＲ相、Ｓ相又はＴ相と、同位相かつ同一周波数の単相交流電力が出力される。各二次巻線の交流電圧振幅は、一次巻線及び二次巻線の巻数比に従って、三相交流電源１０１の各相電圧の振幅に比例したものとなる。
　再び図１を参照して、複数の変換器セル３０は、変圧器２０の二次巻線にそれぞれ対応して配置され、当該二次巻線の単相交流電力を直流電力に変換する。なお、後述するように、実施の形態１では、変換器セル３０に電力回生を行わない回路構成が適用される。
　変換器セル３０は、二次巻線毎、すなわち、相（Ｒ，Ｓ，Ｔ）及び二次巻線群（ｋ個）の組み合わせ毎に配置される。したがって、図１の構成例では、３×２＝６個の変換器セル３０が配置される。二次巻線群ＳＤＷ１の二次巻線（Ｒ相，Ｓ相，Ｔ相）に対応して、Ｒ相には端子Ｒ１Ａ，Ｒ１Ｂと接続された変換器セル３０Ｒ１が配置され、Ｓ相には端子Ｓ１Ａ，Ｓ１Ｂと接続された変換器セル３０Ｓ１が配置され、Ｔ相には端子Ｔ１Ａ，Ｔ１Ｂと接続された変換器セル３０Ｔ１が配置される。
　同様に、二次巻線群ＳＤＷ２の二次巻線（Ｒ相，Ｓ相，Ｔ相）に対応して、Ｒ相には端子Ｒ２Ａ，Ｒ２Ｂと接続された変換器セル３０Ｒ２が配置され、Ｓ相には端子Ｓ２Ａ，Ｓ２Ｂと接続された変換器セル３０Ｓ２が配置され、Ｔ相には端子Ｔ２Ａ，Ｔ２Ｂと接続された変換器セル３０Ｔ２が配置される。
　なお、以下では、相（Ｒ，Ｓ，Ｔ）及び二次巻線群（ｋ個）毎に配置される変換器セル３０を包括的に表記する際には、Ｘ相（Ｘ＝Ｒ、Ｓ、又は、Ｔ）及びｎ番目（ｎ：１≦ｎ≦ｋの自然数）の二次巻線群に配置されたものとして、変換器セル３０Ｘｎと表記することとする。
　図３には、各変換器セル３０Ｘｎに対する入出力を説明するブロック図が示される。
　図３を参照して、各変換器セル３０Ｘｎは、一対の交流ノードＩＮＡ及びＩＮＢと、一対の直流ノードＯＰＴＡ及びＯＰＴＢとを有する。
　交流ノードＩＮＡ及びＩＮＢは、対応の二次巻線（単相オープン巻線）と接続されて、単相交流電圧を入力される。直流ノードＯＰＴＡ、ＯＰＴＢ間には、単相交流電圧を変換した直流電圧が出力される。なお、後述するように、変換器セル３０は、半導体スイッチング素子のオンオフ制御を伴って単相交流電圧を直流電圧に変換する、自励式の変換器で構成される。
　図１に示したように、直流端子１０２Ｐ、１０２Ｎ間に変換器セル３０Ｒ１，３０Ｓ１，３０Ｔ１，３０Ｒ２，３０Ｓ２，３０Ｔ２を直列接続するために、変換器セル３０の直流ノードＯＰＴＡは、直流端子１０２Ｐ又は高電位側の変換器セル３０の直流ノードＯＰＴＢと接続される。また、変換器セル３０の直流ノードＯＰＴＢは、低電位側の変換器セル３０の直流ノードＯＰＴＡ又は直流端子１０２Ｎと接続される。この結果、直流端子１０２Ｐ、１０２Ｎ間には、複数個の変換器セル３０の直流ノードＯＰＴＡ，ＯＰＴＢ間の直流電圧の和に相当する直流電圧（以下、「全電圧」とも称する）が発生される。
　なお、各変換器セル３０の直列接続の順序は任意であるが、変圧器の絶縁設計上有利な順番となるように接続することが好ましい。例えば、図１の構成例から、変圧器２０の二次巻線側における変換器セル３０の直列接続の順番について、高電位側（直流端子１０２Ｐ）から低電位側（直流端子１０２Ｎ）に向けて、３０Ｒ１、３０Ｒ２、３０Ｓ１、３０Ｓ２、３０Ｔ１、３０Ｔ２の順序に変形すると、同じ相に対応する二次巻線間の絶縁設計が有利になる。
　このように、実施の形態１に従う電力変換装置１０では、交流電源１０１の多相（例えば、Ｒ相、Ｓ相、Ｔ相の三相）に対応する一次巻線に対して、単相オープン巻線からなる二次巻線を複数有する変圧器２０によって、入出力間、すなわち、三相交流電源１０１と、直流端子１０２Ｐ，１０２Ｎとの間の絶縁が確保される。
　電力変換装置１０は、さらに、制御回路４００と、センサ値通信部４１０と、駆動回路４２０とを備える。センサ値通信部４１０は、電圧センサ１０３，１０４と、各変換器セル３０に配置された電圧センサ及び電流センサとによる検出値を、制御回路４００へ送信する。制御回路４００は、例えば、マイクロコンピュータによって構成される。制御回路４００は、センサ値通信部４１０によって伝送されたセンサ検出値を用いて、自励式の変換器で構成される変換器セル３０の半導体スイッチング素子のオンオフの制御信号を生成する。駆動回路４２０は、制御回路４００が生成した制御信号に従って、各変換器セル３０の半導体スイッチング素子をオンオフする。
　図４は、変換器セル３０（３０Ｘｎ）の内部構成例を示す回路図である。
　図４を参照して、変換器セル３０は、一対の交流ノードＩＮＡ，ＩＮＢそれぞれに３レベル電圧を出力可能な、単相交流及び直流で電力変換を行う単相コンバータである。
　変換器セル３０は、直流ノードＯＰＴＡとＯＰＴＢの間に並列接続された２個のレグ３０ａ及び３０ｂと、キャパシタＣＰ及びＣＮとを含む。レグ３０ａは、半導体スイッチング素子ＳＷａと、ダイオードＤ１ａ～Ｄ６ａを有する。キャパシタＣＰ及びＣＮは、中性点ノードＮｎｔを介して、直流ノードＯＰＴＡとＯＰＴＢの間に直列に接続される。キャパシタＣＰ及びＣＮにより直列体キャパシタが構成される。
　ダイオードＤ１ａは、ノードＮ１ａと直流ノードＯＰＴＡの間に、ノードＮ１ａから直流ノードＯＰＴＡへの方向を順方向として接続される。ダイオードＤ２ａは、ノードＮ３ａと直流ノードＯＰＴＢの間に、直流ノードＯＰＴＢからノードＮ３ａへの方向を順方向として接続される。半導体スイッチング素子ＳＷａは、ノードＮ３ａとＮ１ａの間に接続されて、制御回路４００からの制御信号に従って、駆動回路４２０によってオンオフされる。
　ダイオードＤ３ａは、ノードＮ４ａとノードＮ１ａの間に、ノードＮ４ａからノードＮ１ａへの方向を順方向として接続される。ダイオードＤ４ａは、ノードＮ３ａとノードＮ４ａの間に、ノードＮ３ａからノードＮ４ａへの方向を順方向として接続される。ダイオードＤ５ａは、ノードＮ２ａとノードＮ１ａの間に、ノードＮ２ａからノードＮ１ａへの方向を順方向として接続される。ダイオードＤ６ａは、ノードＮ３ａとノードＮ２ａの間に、ノードＮ３ａからノードＮ２ａへの方向を順方向として接続される。
　レグ３０ｂは、半導体スイッチング素子ＳＷｂと、ダイオードＤ１ｂ～Ｄ６ｂを有する。半導体スイッチング素子ＳＷｂ及びダイオードＤ１ｂ～Ｄ６ｂは、直流ノードＯＵＴＡ，ＯＵＴＢ及びノードＮ１ｂ～Ｎ４ｂに対して、レグ３０ａの半導体スイッチング素子ＳＷａ及びダイオードＤ１ａ～Ｄ６ａと同じ態様で接続される。
　レグ３０ａのノードＮ４ａは交流ノードＩＮＡと接続され、レグ３０ｂのノードＮ４ｂは交流ノードＩＮＢと接続される。ノードＮ２ａ（レグ３０ａ）及びノードＮ２ｂ（レグ３０ｂ）は、直列体キャパシタの中性点ノードＮｎｔと電気的に接続される。
　半導体スイッチング素子ＳＷａ及びＳＷｂは、代表的にはＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）によって構成することができる。信号に応じてオンオフの制御が可能であれば、ＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）やＧＴＯ（Gate　Turn　Off）サイリスタ等を半導体スイッチング素子として用いることも可能である。すなわち、駆動回路４２０が、制御回路４００からの制御信号（具体的には、電圧パルス信号）に従って半導体スイッチング素子ＳＷａ，ＳＷｂのゲート（制御電極）の電圧を駆動することによって、半導体スイッチング素子ＳＷａ，ＳＷｂのオンオフが、制御回路４００によって制御される。
　各変換器セル３０には、電圧センサ１３１，１３２及び電流センサ１３３が配置される。電圧センサ１３１は、キャパシタＣＰの電圧Ｖｃｐ（Ｘｎ）を検出し、電圧センサ１３２は、キャパシタＣＮの電圧Ｖｃｎ（Ｘｎ）を検出する。なお、直流ノードＯＰＴＡとＯＰＴＢの間の直流電圧Ｖｄｃ（Ｘｎ）は、Ｖｄｃ（Ｘｎ）＝Ｖｃｐ（Ｘｎ）＋Ｖｃｎ（Ｘｎ）の演算によって求めることができる。電流センサ１３３は、交流ノードＩＮＡ（又はＩＮＢ）を流れる交流電流ｉｃを検出する。
　変換器セル３０において、電圧センサ１３１，１３２及び電流センサ１３３により検出された上記電圧値及び電流値は、センサ値通信部４１０（図１）によって、制御回路４００へ伝送される。以下では、各電流値及び電圧値を変換器セル３０毎に区別する場合には、添字（Ｘｎ）を付するものとする。
　図４に示された変換器セル３０は、一般的にＶＩＥＮＮＡ整流器と呼ばれる回路を基本としている。ＶＩＥＮＮＡ整流器の単体の基本動作については、例えば、非特許文献１等に記載されている。ＶＩＥＮＮＡ整流器は、その回路構成上の制約から電力力行時に扱う電力と同等の大きさの電力回生を行うことができない。一方で、電力力行時に扱う電力と同等の大きさの電力回生を可能とする回路構成と比較して、使用する半導体スイッチング素子数を削減できるという利点がある。
　図４に示された変換器セル３０では、半導体スイッチング素子ＳＷａ及びＳＷｂのオフ期間には、ダイオードＤ１ａ～Ｄ４ａ又はダイオードＤ１ｂ～Ｄ４ｂによって、交流ノードＩＮＡとＩＮＢの間の交流電圧を整流して直流ノードＯＰＴＡ，ＯＰＴＢ間に出力することができる。つまり、交流ノードＩＮＡの電位は電流ｉｃの極性に応じて、－Ｖｄｃ（Ｘｎ）／２、またはＶｄｃ（Ｘｎ）／２となる。半導体スイッチング素子ＳＷａのオン期間には、交流ノードＩＮＡを直列体キャパシタの中性点ノードＮｎｔと同電位とすることができる。同様に、半導体スイッチング素子ＳＷｂのオン期間には、交流ノードＩＮＢの電圧を中性点ノードＮｎｔと同等とすることができる。このように、レグ３０ａ，３０ｂの各々は、交流ノードＩＮＡ，ＩＮＢに３レベル（－Ｖｄｃ（Ｘｎ）／２，０，Ｖｄｃ（Ｘｎ）／２）の電圧出力が可能である。したがって、交流ノードＩＮＡ，ＩＮＢ間の電圧は、５段階（－Ｖｄｃ（Ｘｎ），－Ｖｄｃ（Ｘｎ）／２，０，Ｖｄｃ（Ｘｎ）／２，Ｖｄｃ（Ｘｎ））に制御できる。ただし、ここでは直列体キャパシタの中性点ノードＮｎｔの電位を０とし、Ｖｄｃ（Ｘｎ）／２＝Ｖｃｐ（Ｘｎ）＝Ｖｃｎ（Ｘｎ）を仮定している。
　電力変換装置１０の構成によれば、変換器セル３０が半導体スイッチング素子を使用した自励式の変換器で構成されるので、他励式の変換器を用いた構成と比較して系統事故時の運転継続性能が高くなるため、信頼性の向上が図られる。また、二次巻線が単相オープン巻線である変圧器２０を適用することによって、特許文献１のような多重移相変圧器と比較して変圧器の小型化が可能となるとともに、二次側で相間が絶縁されるため、異なる相の二次巻線に接続された変換器セル３０同士を直流端子１０２Ｐ，１０２Ｎ間に直列接続することが可能となる。直流端子１０２Ｐ，１０２Ｎ間における変換器セル３０の直列接続数は、二次巻線数に対応して（３×ｋ）個となる。具体的には、各変換器セル３０の設定直流電圧値と、（３×ｋ）との積が、直流端子１０２Ｐ，１０２Ｎ間の設定電圧となるように決めることができる。変圧器２０の二次巻線を単相オープン巻線とすることにより、一般的な三相変圧器と比較すると、必要とされる直列接続数を確保するために必要となる二次巻線数を１／３にすることができる。
　また、各相に対応した単相オープン巻線の二次巻線が複数個ずつ配置される構成とすることにより、直流端子１０２Ｐ，１０２Ｎ間での変換器セル３０の直列接続数が多くなることにより、１台の変換器セル３０で要求される耐圧を低減することができる。この結果、高速な半導体スイッチング素子の採用が容易となることにより、交流電源の電流リプルの周波数を高くすることができるので、当該電流リプルを抑制するための受動フィルタを小型化することができる。
　（各変換器セルの制御）
　電力変換装置１０での三相交流電力と直流電力の間での電力変換制御について各変換器セル３０Ｘｎの制御は基本的には任意とすることができるが、以下に制御の好ましい一例について説明する。
　図５は、制御回路４００による各変換器セル３０の制御構成例を説明する機能ブロック図である。なお、図５を始めとする機能ブロック図の各々に記載された各ブロックの機能は、制御回路４００によって、プログロラムの実行によるソフトウェア処理及び／又は専用の電子回路によるハードウェア処理によって実現することが可能である。制御回路４００において、各変換器セル３０の半導体スイッチング素子のオンオフは個別に制御される。以下では、一定の制御周期毎に実行される、各変換器セル３０Ｘｎの制御のための構成を順次説明する。
　図５を参照して、制御回路４００は、電圧制御部６００及び変調部５００を有する。電圧制御部６００は、センサ値通信部４１０から伝送されたセンサ値（Ｖｃｐ（Ｘｎ），Ｖｃｎ（Ｘｎ），ｖａｃＲＳ，ｖａｃＳＴ，ｉｃ（Ｘｎ））に基づいて、直流ノードＯＰＴＡ，ＯＰＴＢ間の直流電圧Ｖｄｃ（Ｘｎ）を電圧指令値Ｖｄｃ＊に制御するとともに、変圧器２０の一次側での電源電流の力率が１となるように交流電流ｉｃ（Ｘｎ）を制御するための交流電圧指令値ｖｃ＊（Ｘｎ）を生成する。変調部５００は、交流電圧ｖａｃ（Ｘｎ）を交流電圧指令値ｖｃ＊（Ｘｎ）に従って制御するための、半導体スイッチング素子ＳＷａ，ＳＷｂの駆動制御信号（電圧パルス信号）を生成して、駆動回路４２０へ出力する。なお、ｖａｃ（Ｘｎ）は、変圧器２０の二次巻線の電圧であり、厳密には、交流ノードＩＮＡ，ＩＮＢの両端に生じる電圧と、変圧器２０の二次巻線の漏れインダクタンスに印加される電圧との和を示す。例えば、ｖａｃ（Ｘｎ）は、線間電圧ｖａｃＲＳ，ｖａｃＳＴから一次巻線各相の相電圧を公知の方法を用いて演算し、一次巻線と二次巻線の巻数比を掛けることで得られる。
　電圧制御部６００は、全電圧制御部６１０と、交流電流制御部６２０と、相間電圧バランス制御部６３０と、セル内電圧バランス制御部６４０と、三次高調波電流重畳部６５０とを含む。電圧制御部６００による演算は、同一の二次巻線群ＳＤＷに接続された、Ｒ相、Ｓ相及びＴ相の３個の変換器セル３０毎に実行される。
　図６は、全電圧制御部６１０の構成を説明する機能ブロック図である。
　図６を参照して、全電圧制御部６１０は、平均値演算部６１２と、偏差演算部６１３と、比例積分（ＰＩ）制御部６１４と、非干渉制御部６１５と、座標変換部６１６と、加算部６１７，６１８と、座標逆変換部６１９とを有する。各変換器セル３０の直流電圧Ｖｄｃ（Ｘｎ）は、制御回路４００において、キャパシタ電圧Ｖｃｐ（Ｘｎ）及びＶｃｎ（Ｘｎ）の加算によって算出することができる。
　平均値演算部６１２は、同一の二次巻線群ＳＤＷに接続されたＲ相、Ｓ相及びＴ相の変換器セル３０の間での直流電圧平均値Ｖｄｃａｖを算出する。すなわち、二次巻線群ＳＤＷ毎に直流電圧平均値Ｖｄｃａｖが算出され、同一の二次巻線群ＳＤＷに接続された変換器セル３０間では、直流電圧平均値Ｖｄｃａｖは共通である。
　偏差演算部６１３は、平均値演算部６１２によって算出された直流電圧平均値Ｖｄｃａｖの電圧指令値Ｖｄｃ＊に対する偏差ΔＶｄｃを算出する（ΔＶｄｃ＝Ｖｄｃ＊－Ｖｄｃａｖ）。なお、電圧指令値Ｖｄｃ＊は、直流端子１０２Ｐ，１０２Ｎ間の直流電圧指令値である全電圧指令値を変換器セル３０の個数（図１の構成例では、３×２＝６）で除算することによって得られるため、各変換器セル３０に共通である。
　同一の二次巻線群ＳＤＷに接続される変換器セル３０Ｘｎにおける、互いに直交するｄ軸とｑ軸から成るｄｑ座標軸上のｄ軸電流指令値をＩｄ＊（ｎ）、ｑ軸電流指令値をＩｑ＊（ｎ）とする（ｎ＝１～ｋ）。なお、三相交流電源１０１の電圧位相θを用いてｄｑ逆変換を施すと、ｑ軸電流が有効電力、ｄ軸電流が無効電力にそれぞれ相当する軸となる。したがって、無効電流の指令値であるｄ軸電流指令値は、力率を１とするために０に設定される（Ｉｄ＊（ｎ）＝０）。ｄｑ変換、ｄｑ逆変換はそれぞれ座標変換部６１６、座標逆変換部６１９で施される。
　比例積分制御部６１４は、ＰＩ制御演算によって、偏差ΔＶｄｃを最小にするようにｑ軸電流指令値Ｉｑ＊（ｎ）を算出する。非干渉制御部６１５は、ｑ軸電流指令値及びｄ軸電流指令値に対して、三相交流電源１０１及び変圧器２０等に存在するインダクタンス成分によるｑ軸電流及びｄ軸電流の干渉を補正するための非干渉化演算を実行する。
　具体的には、非干渉制御部６１５は、変換器セル３０Ｘｎからみた上記インダクタンス成分による変換器セルでの電流指令値と実際に流れる電流とのずれを補償する。非干渉演算は、ｑ軸電流指令値Ｉｑ＊（ｎ）に対してＫｄｃｐ×Ｉｄ＊（ｎ）を加算し、ｄ軸電流指令値Ｉｄ＊（ｎ）に対してＫｄｃｐ×Ｉｑ＊（ｎ）を減算するように実行される。このような非干渉演算によって、インダクタンス成分を介した、定常的なｑ軸電流及びｄ軸電流の干渉を抑制することが可能となる。なお、Ｋｄｃｐは、非干渉制御の制御ゲインを示す。
　この結果、正相電流に関するｄ軸電流及びｑ軸電流の指令値が、下記の式（１），（２）によって得られる。
　Ｉｄｐｏｓ＊（ｎ）＝Ｉｄ＊（ｎ）－Ｋｄｃｐ×Ｉｑ＊（ｎ）…（１）
　Ｉｑｐｏｓ＊（ｎ）＝Ｉｑ＊（ｎ）＋Ｋｄｃｐ×Ｉｄ＊（ｎ）…（２）
　正相電流指令値Ｉｄｐｏｓ＊（ｎ），Ｉｑｐｏｓ＊（ｎ）は、変圧器２０の一次側での電源電流の力率を１．０とした上で、各変換器セル３０Ｘｎの直流電圧Ｖｄｃ（Ｘｎ）を電圧指令値Ｖｄｃ＊に制御（すなわち、直流端子１０２Ｐ，１０２Ｎ間の電圧を全電圧指令値に制御）するための電流指令値に相当する。
　本実施の形態では、さらに、同一の二次巻線群ＳＤＷに接続された３個の変換器セル３０間で直流電圧Ｖｄｃ（Ｘｎ）を均等化するための相間電圧バランス制御が実行される。相間電圧バランス制御では、図７に示される相間電圧バランス制御部６３０によって算出された逆相電流指令値ｉｎｅｇ＊（Ｒｎ），ｉｎｅｇ＊（Ｓｎ），ｉｎｅｇ＊（Ｔｎ）（ｎ＝１～ｋ）に基づき、逆相電流に関するｄ軸電流及びｑ軸電流の指令値が生成される。
　図７を参照して、相間電圧バランス制御部６３０は、移動平均演算部６３１と、平均値演算部６３２～６３４と、比例積分（ＰＩ）制御部６３５～６３７と、交流信号生成部６３８と、信号生成部６３９とを有する。相間電圧バランス制御部６３０は、同一の二次巻線群ＳＤＷの各相（Ｒ相，Ｓ相，Ｔ相）の逆相電流指令値ｉｎｅｇ＊（Ｒｎ），ｉｎｅｇ＊（Ｓｎ），ｉｎｅｇ＊（Ｔｎ）を算出する（ｎ＝１～ｋ）。
　移動平均演算部６３１は、同一の二次巻線群ＳＤＷと接続された３個の変換器セル３０の直流電圧Ｖｄｃ（Ｘｎ）のそれぞれの移動平均値を算出する。この結果、Ｒ相、Ｓ相及びＴ相の変換器セルにそれぞれ対応して、移動平均電圧Ｖｄｃ（Ｒｎ）ＭＡ、Ｖｄｃ（Ｓｎ）ＭＡ及び、Ｖｄｃ（Ｔｎ）ＭＡが算出される。
　平均値演算部６３２は、Ｓ相の移動平均電圧Ｖｄｃ（Ｓｎ）ＭＡ及びＴ相の移動平均電圧Ｖｄｃ（Ｔｎ）ＭＡの平均値を算出する。さらに、Ｒ相の移動平均電圧Ｖｄｃ（Ｒｎ）ＭＡに対する、平均値演算部６３２によって算出された平均値の電圧偏差が演算されて、当該電圧偏差が比例積分（ＰＩ）制御部６３５に入力される。比例積分制御部６３５は、当該電圧偏差を０にするためのＲ相基準の逆相電流指令値の振幅を演算する。
　交流信号生成部６３８は、比例積分制御部６３５によって算出された振幅を、信号生成部６３９からの交流信号ｓｉｇＲ、ｓｉｇＳ及びｓｉｇＴのそれぞれと乗算することにより、Ｒ相基準の三相の逆相電流指令値を算出する。信号生成部６３９は、三相交流電源１１０の電圧位相θに基づき、交流信号ｓｉｇＲ、ｓｉｇＳ及びｓｉｇＴを生成する。交流信号ｓｉｇＲは、振幅１、かつ、電圧位相θと同位相の正弦波信号である（ｓｉｇＲ＝ｓｉｎθ）。これに対して、交流信号ｓｉｇＳは、振幅１、かつ、ｓｉｇＲよりも位相が１２０度遅れた正弦波信号である（ｓｉｇＳ＝ｓｉｎ（θ－１２０°））。反対に、交流信号ｓｉｇＴは、振幅１、かつ、ｓｉｇＲよりも位相が１２０度進んだ正弦波信号である（ｓｉｇＴ＝ｓｉｎ（θ＋１２０°））
　Ｒ相基準の逆相電流とは、Ｒ相成分が三相交流電源１０１のＲ相電圧と位相が等しい逆相電流のことである。また、Ｓ相がＲ相より位相が１２０°進み、Ｔ相はＲ相よりも位相が１２０°遅れる。このため、Ｒ相基準の逆相電流指令値は、Ｒ相では交流電源電圧（Ｒ相電圧）と位相が等しく、Ｓ相及びＴ相では、交流電源電圧（Ｓ相電圧及びＴ相電圧）と１２０°の位相差を有する。
　したがって、Ｒ相基準の逆相電流指令値は、Ｒ相では力率１．０（流入方向）の有効電力を生じさせる一方で、Ｓ相及びＴ相の各々では、力率０．５（流出方向）の有効電力を生じさせるように作用する。これは、Ｓ相及びＴ相から流出した有効電力が、Ｒ相に流入することと等価である。
　比例積分制御部６３５は、Ｒ相の移動平均電圧Ｖｄｃ（Ｒｎ）ＭＡが、Ｓ相及びＴ相におけるＶｄｃ（Ｓｎ）ＭＡ及びＶｄｃ（Ｔｎ）ＭＡの平均値よりも小さくなると、Ｒ相基準の逆相電流の振幅を増加（＋方向）させる。これにより、同一の二次巻線群ＳＤＷのＳ相及びＴ相に接続された変換器セル３０から流出した有効電力が、Ｒ相に接続された変換器セル３０へ流入するように逆相電流指令値を設定することができる。この結果、同一の二次巻線群ＳＤＷのＲ相、Ｓ相及びＴ相に接続された３個の変換器セル３０の間で直流電圧Ｖｄｃ（Ｘｎ）を均等化することが可能となる。
　Ｓ相においても、平均値演算部６３３及び比例積分制御部６３６によって、Ｓ相の移動平均電圧Ｖｄｃ（Ｓｎ）ＭＡに対する、Ｔ相及びＲ相の移動平均電圧Ｖｄｃ（Ｔｎ）ＭＡ及びＶｄｃ（Ｒｎ）ＭＡの平均値の電圧偏差を０にするためのＳ相基準の逆相電流指令値の振幅が演算される。さらに、交流信号生成部６３８は、比例積分制御部６３６によって算出された振幅を、交流信号ｓｉｇＲ、ｓｉｇＳ及びｓｉｇＴのそれぞれと乗算することにより、Ｓ相基準の逆相電流指令値を算出する。
　同様に、Ｔ相においても、平均値演算部６３４及び比例積分制御部６３７によって算出されたＴ相基準の逆相電流指令値の振幅と、交流信号ｓｉｇＲ、ｓｉｇＳ及びｓｉｇＴのそれぞれとの乗算により、Ｔ相基準の逆相電流指令値が算出される。
　交流信号生成部６３８は、これらのＲ相基準、Ｓ相基準及び、Ｔ相基準の逆相電流指令値をそれぞれ合計することにより、各相の逆相電流指令値ｉｎｅｇ＊（Ｒｎ），ｉｎｅｇ＊（Ｓｎ），ｉｎｅｇ＊（Ｔｎ）を算出する（ｎ＝１～ｋ）。
　再び図６を参照して、座標変換部６１６は、相間電圧バランス制御部６３０によって得られた三相の逆相電流指令値ｉｎｅｇ＊（Ｒｎ），ｉｎｅｇ＊（Ｓｎ），ｉｎｅｇ＊（Ｔｎ）に対して、三相交流電源１０１の電圧位相θを用いたｄｑ変換を実行する。これにより、逆相電流に関するｄ軸電流指令値Ｉｄｎｅｇ＊（ｎ）及びｑ軸電流指令値Ｉｑｎｅｇ＊（ｎ）が得られる。
　なお、電圧位相θは、三相交流電源１０１の電圧位相である。例えば、交流電源１０１の三相交流電圧の検出値を制御回路４００へ入力し、制御回路４００内でＰＬＬ（Phase　Locked　Loop）等により位相同期信号を生成することによって、電圧位相θを有する周期信号を得ることが可能である。
　加算部６１７は、正相電流及び逆相電流のｄ軸電流指令値を加算することによって、ｄ軸電流指令値Ｉｄｃ＊（ｎ）を算出する。同様に、加算部６１８は、正相電流及び逆相電流のｑ軸電流指令値を加算することによって、ｑ軸電流指令値Ｉｑｃ＊（ｎ）を算出する。
　座標逆変換部６１９は、上述のように算出されたｄ軸電流指令値Ｉｄｃ＊（ｎ）及びＩｑｃ＊（ｎ）に対して、三相交流電源１０１の電圧位相θを用いたｄｑ逆変換を施すことによって、同一の二次巻線群ＳＤＷの各相（Ｒ相，Ｓ相，Ｔ相）の電流指令値ｉｃ０＊（Ｒｎ），ｉｃ０＊（Ｓｎ），ｉｃ０＊（Ｔｎ）を算出する（ｎ＝１～ｋ）。上記電圧位相θを基準として三相変換を行うことにより、電流指令値ｉｃ０＊（Ｒｎ），ｉｃ０＊（Ｓｎ），ｉｃ０＊（Ｔｎ）は、交流電源１０１のＲ相、Ｓ相及びＴ相の交流電圧、すなわち、変圧器２０の一次側と同周波数の正弦波電流として生成される。
　図５に示されるように、全電圧制御部６１０によって算出された三相の電流指令値ｉｃ０＊（Ｒｎ），ｉｃ０＊（Ｓｎ），ｉｃ０＊（Ｔｎ）は、交流電流制御部６２０へ入力される。なお、図中に示された電流指令値ｉｃ０＊（Ｘｎ）は、Ｒ相のｉｃ０＊（Ｒｎ）、Ｓ相のｉｃ０＊（Ｓｎ）及び、Ｔ相のｉｃ０＊（Ｔｎ）を包括的に示すものである。電流指令値ｉｃ０＊（Ｘｎ）に従って、変換器セル３０Ｘｎの交流電流ｉｃ（Ｘｎ）は制御される。さらに、交流電流制御部６２０では、三次高調波電流重畳部６５０からの入力を用いて、正弦波電流に対して三次高調波が重畳された交流電流指令値に従って、交流電流ｉｃ（Ｘｎ）を制御することが可能である。
　図８は、交流電流制御部６２０の構成を説明する機能ブロック図である。
　図８を参照して、交流電流制御部６２０は、加算部６２２と、偏差演算部６２３と、比例制御部６２５と、減算部６２６とを有する。なお、電流指令値ｉｃ０＊（Ｒｎ），ｉｃ０＊（Ｓｎ），ｉｃ０＊（Ｔｎ）は、いずれも、三相交流電源１０１の電圧位相θを用いたｄｑ逆変換によって得られた正弦波電流であるので、以下では、電流指令値ｉｃ０＊（Ｘｎ）について、正弦波電流指令値ｉｃ０＊（Ｘｎ）とも称する。
　加算部６２２は、各相において、基本波成分となる正弦波電流指令値ｉｃ０＊（Ｘｎ）に対して、三次高調波電流重畳部６５０からの、二次巻線群ＳＤＷ毎に設定される三次高調波電流指令値ｉｔｈｉ＊（ｎ）を加算する。
　図９は、三次高調波電流重畳部６５０の構成を説明する機能ブロック図である。
　図９を参照して、三次高調波電流重畳部６５０は、正接逆関数演算部６５１と、乗算部６５２，６５４，６５７と、正接関数演算部６５３と、座標逆変換部６５５と、ゲイン乗算部６５６とを有する。
　正接逆関数演算部６５１は、制御周期毎に、ｔａｎφの正接逆関数を演算する。ここで、ｔａｎφは、全電圧制御部６１０（図６）で算出されたｄ軸電流指令値Ｉｄｃ＊（ｎ）及びｑ軸電流指令値Ｉｑｃ＊（ｎ）を用いて、下記の式（３）で示される。
　ｔａｎφ＝Ｉｄｃ＊（ｎ）／Ｉｑｃ＊（ｎ）　　　…（３）
　したがって、正接逆関数演算部６５１の出力は、電流指令値ｉｃ０＊（Ｘｎ）の三相交流電圧源１０１の電圧位相に対する位相のずれに相当する。この電流指令値ｉｃ０＊（Ｘｎ）の三相交流電圧源１０１の電圧位相に対する位相のずれと同じだけ、三次高調波成分の位相をずらす場合、三次高調波基準では３倍の大きさの初期位相が必要となる。このため、乗算部６５２は、正接逆関数演算部６５１で得られた位相（ｔａｎ-1φ）に３を乗算する。正接関数演算部６５３は、乗算部６５２の出力から、基本波成分の初期位相に同期した三次高調波のｄ軸成分とｑ軸成分の比率に相当する値を出力する。
　乗算部６５４は、ｑ軸電流指令値Ｉｑｃ＊（ｎ）を、正接関数演算部６５３の出力値によって乗算して、三次高調波のｄ軸電流指令値を生成する。一方で、三次高調波のｑ軸電流指令値は、上述のｑ軸電流指令値Ｉｑｃ＊（ｎ）で固定される。これにより、乗算部６５４により、ｑ軸電流指令値Ｉｑｃ＊（ｎ）を固定した場合の、三次高調波導出に必要なｄ軸成分の値が得られる。
　座標逆変換部６５５は、乗算部６５７によって得られる、座標変換部６１６及び座標逆変換部６１９で用いた基本波の位相θの３倍の周波数で変化する３θを用いてｄｑ逆変換することによって、基本波の初期位相に同期した、三次高調波信号を生成する。公知のように、三相交流の三次高調波は、各相で共通の信号となる。ゲイン乗算部６５６は、座標逆変換部６５５で得られた三次高調波信号に、予め定められたゲインＫｔｈｉを乗算することによって、三次高調波電流指令値ｉｔｈｉ＊（ｎ）を算出する。
　ゲインＫｔｈｉの絶対値が過大であると、交流電流ｉｃ（Ｘｎ）の振幅が大きくなるため、損失が増大する等の弊害が懸念される。このため、ゲインＫｔｈｉは、三次高調波電流指令値ｉｔｈｉ＊（ｎ）の振幅となるような値に予め定められる。例えば、ゲインＫｔｈｉは、基本波成分の振幅に対して、三次高調波電流の振幅が０．１～０．３倍となるような値とすることが好ましい。
　再び図８を参照して、加算部６２２は、各相の正弦波電流指令値ｉｃ０＊（Ｘｎ）に対して三次高調波電流指令値ｉｔｈｉ＊（ｎ）を加算することによって、交流電流指令値ｉｃ＊（Ｘｎ）を算出する。上述のように、各二次巻線群ＳＤＷｎ（ｎ：１～ｋ）において、三次高調波電流指令値ｉｔｈｉ＊（ｎ）は共通である。
　図１０には、交流電流指令値への三次高調波の重畳を説明する概念的な波形図が示される。
　図１０を参照して、交流電流指令値ｉｃ＊（Ｘｎ）には、三次高調波電流指令値ｉｔｈｉ＊（ｎ）の加算により、三次高調波を重畳した歪みが生じる。この歪みによって、ゼロクロス点近傍において、電流が０に近い一定長の期間を作り出すことができる。この結果、変換器セル３０Ｘｎの交流電流指令値ｉｃ＊（Ｘｎ）と交流電圧ｖａｃ（Ｘｎ）との位相がずれている場合に、変換器セル３０に実際に流れる電流が強制的に０となるような回路構成を適用すると、ゼロクロス点近傍における電流偏差を自然に小さくすることができる。例えば、図４に例示したように、変換器セル３０の構成にＶＩＥＮＮＡ整流器の構成を適用すると、上記効果が享受できるため、変換器セル３０での電流の歪みを低減することができる。
　一方で、三相の交流電流指令値ｉｃ＊（Ｒｎ），ｉｃ＊（Ｓｎ），ｉｃ＊（Ｔｎ）の各々に重畳された三次高調波成分は、一次巻線が三相スター結線されるため、三相分での総和は常に０となり、三相交流電源１０１での電源電流には、影響を与えない。
　再び図８を参照して、偏差演算部６２３は、変換器セル３０Ｘｎについて、交流電流指令値ｉｃ＊（Ｘｎ）と実際の交流電流ｉｃ（Ｘｎ）との電流偏差Δｉｃ（Ｘｎ）を算出する（Δｉｃ（Ｘｎ）＝ｉｃ＊（Ｘｎ）－ｉｃ（Ｘｎ））。
　比例制御部６２５は、電流偏差Δｉｃ（Ｘｎ）を０にするためのＰ制御演算により電圧制御値ｖｃｍ（Ｘｎ）を算出する。減算部６２６は、比例制御部６２５が算出した電圧制御値ｖｃｍ（Ｘｎ）を、交流電圧ｖａｃ（Ｘｎ）から減算して、交流電圧指令値ｖｃ０＊（Ｘｎ）を算出する。
　交流電圧指令値ｖｃ０＊（Ｘｎ）は、交流電圧ｖａｃ（Ｘｎ）に対して、交流電流ｉｃ（Ｘｎ）を交流電流指令値ｉｃ＊（Ｘｎ）に制御するための電圧制御値ｖｃｍ（Ｘｎ）を用いた修正を加えるように生成されることが理解される。これにより、変圧器２０のインピーダンス成分による影響を補償して、交流電源１０１の各相電圧と各相電源電流が同位相で同期するように、交流電流ｉｃ（Ｘｎ）の位相を制御することができる。また、交流電流ｉｃ（Ｘｎ）の振幅を、直流電圧Ｖｄｃ（Ｘｎ）を電圧指令値Ｖｄｃ＊に制御するための振幅を有する交流電流指令値ｉｃ＊（Ｘｎ）の振幅と一致するように制御することができる。
　再び図５を参照して、交流電流制御部６２０によって算出された交流電圧指令値ｖｃ０＊（Ｘｎ）は、さらに、セル内電圧バランス制御部６４０によって、変換器セル３０Ｘｎ内のキャパシタ電圧Ｖｃｐ（Ｘｎ）及びＶｃｎ（Ｘｎ）を均衡させるように補正することが可能である。
　図１１は、セル内電圧バランス制御部６４０の構成を説明する機能ブロック図である。
　図１１を参照して、セル内電圧バランス制御部６４０は、偏差演算部６４１と、比例積分制御部６４２と、減算部６４３とを有する。
　偏差演算部６４１は、変換器セル３０Ｘｎ内のキャパシタ電圧Ｖｃｐ（Ｘｎ）とＶｃｎ（Ｘｎ）の電圧差である、キャパシタ電圧差Ｖｃｄｆ（Ｘｎ）を算出する（Ｖｃｄｆ（Ｘｎ）＝Ｖｃｐ（Ｘｎ）－Ｖｃｎ（Ｘｎ））。
　比例積分制御部６４２は、キャパシタ電圧差Ｖｃｄｆ（Ｘｎ）に基づくＰＩ制御演算によって、バランス補正値Ｖｂｒ（Ｘｎ）を算出する。減算部６４３は、交流電流制御部６２０からの交流電圧指令値ｖｃ０＊（Ｘｎ）からバランス補正値Ｖｂｒ（Ｘｎ）を減算することによって、最終的な交流電圧指令値ｖｃ＊（Ｘｎ）を算出する。
　交流電圧指令値ｖｃ０＊（Ｘｎ）は平均値が０の正弦波電圧であるのに対して、最終的な交流電圧指令値ｖｃ＊（Ｘｎ）には、バランス補正値Ｖｂｒ（Ｘｎ）に相当する直流バイアス成分が等価的に加算されている。この直流バイアス成分によって、変換器セル３０Ｘｎ内では、キャパシタＣＰ及びＣＮの充電時間に差を設けることができる。すなわち、バランス補正値Ｖｂｒ（Ｘｎ）は、Ｖｃｄｆ（Ｘｎ）＞０（Ｖｃｐ（Ｘｎ）＞Ｖｃｎ（Ｘｎ））のときには、キャパシタＣＰの充電時間を減少させる一方でキャパシタＣＮの充電時間を増加させるような直流バイアスが、交流電圧指令値ｖｃ０＊（Ｘｎ）に加えられるように算出される。このような充電時間の差異を設けることにより、キャパシタ電圧Ｖｃｐ（Ｘｎ）とＶｃｎ（Ｘｎ）に生じた電圧差を解消することができる。
　再び図５を参照して、電圧制御部６００から変調部５００へ、セル内電圧バランス制御部６４０によって算出された最終的な交流電圧指令値ｖｃ＊（Ｘｎ）が送出される。変調部５００は、例えば、搬送波と交流電圧指令値との比較に従うパルス幅変調（ＰＷＭ：Pulse　Width　Modulation）制御により、変換器セル３０Ｘｎにおける、半導体スイッチング素子ＳＷａのオンオフを制御する駆動制御信号Ｑａ（Ｘｎ）及び、半導体スイッチング素子ＳＷｂのオンオフを制御する駆動制御信号Ｑｂ（Ｘｎ）を生成する。
　図１２は、変調部５００の構成例を説明する機能ブロック図である。
　図１２を参照して、変調部５００は、除算部５１０と、乗算部５１２と、信号生成部５１４ａ，５１４ｂとを有する。
　除算部５１０は、交流電圧指令値ｖｃ＊（Ｘｎ）を直流電圧Ｖｄｃ（Ｘｎ）で除算して、規格化された交流電圧指令値ｖａｃ＊（Ｘｎ）を算出する。変換器セル３０Ｘｎでは、交流ノードＩＮＡ，ＩＮＢ間に出力可能な電圧範囲が、－Ｖｄｃ（Ｘｎ）～Ｖｄｃ（Ｘｎ）であることに照らして、直流電圧Ｖｄｃ（Ｘｎ）による除算によって、最大値と最小値間の幅が１である搬送波ＣＷＡ及びＣＷＢと電圧比較するための規格化が行われる。
　乗算部５１２は、除算部５１０によって規格化された交流電圧指令値ｖａｃ＊（Ｘｎ）に「－１」を乗算する。これにより、交流電圧指令値ｖａｃ＊（Ｘｎ）を反転した、交流電圧指令値／ｖａｃ＊（Ｘｎ）が得られる。
　信号生成部５１４ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑａ（Ｘｎ）を生成する。同様に、信号生成部５１４ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑｂ（Ｘｎ）を生成する。
　図１３には、信号生成部５１４ａ，５１４ｂの動作波形図が示される。なお、図１３では、説明を分かり易くするために、バランス補正値Ｖｂｒ（Ｘｎ）＝０であり、交流電圧指令値ｖａｃ＊（Ｘｎ），／ｖａｃ＊（Ｘｎ）が正弦波であるときの例が示される。
　図１３を参照して、搬送波ＣＷＡは、正電圧領域、すなわち、規格化された電圧値０～１．０の範囲内で周期的に電圧値が変化する。一方で、搬送波ＣＷＢは、負電圧領域、すなわち、規格化された電圧値０～－１．０の範囲内で周期的に電圧値が変化する。搬送波ＣＷＡ，ＣＷＢの周波数（以下、「キャリア周波数」とも称する）は、半導体スイッチング素子ＳＷａ，ＳＷｂのスイッチング周波数に相当する。
　例えば、搬送波ＣＷＡ及びＣＷＢの各々として、三角波を用いることができる。図１３の例では、搬送波ＣＷＡは、オフセット０．５、かつ、振幅０．５の三角波であり、搬送波ＣＷＢは、オフセット－０．５、かつ、振幅０．５の三角波である。
　信号生成部５１４ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）＞０の領域では、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低いときに、駆動制御信号Ｑａ（Ｘｎ）を論理ハイレベル（以下、単に「Ｈレベル」とも表記する）に設定する一方で、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高いときに、駆動制御信号Ｑａ（Ｘｎ）を論理ローレベル（以下、単に「Ｌレベル」とも表記する）に設定する。
　これに対して、交流電圧指令値ｖａｃ＊（Ｘｎ）＜０の領域では、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも高いときに、駆動制御信号Ｑａ（Ｘｎ）がＨレベルに設定される一方で、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも低いときに、駆動制御信号Ｑａ（Ｘｎ）はＬレベルに設定される。
　同様に、信号生成部５１４ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）＜０の領域では、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも高いときに、駆動制御信号Ｑｂ（Ｘｎ）をＨレベルに設定する一方で、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも低いときに、駆動制御信号Ｑｂ（Ｘｎ）をＬレベルに設定する。
　また、交流電圧指令値／ｖａｃ＊（Ｘｎ）＞０の領域では、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低いときに、駆動制御信号Ｑｂ（Ｘｎ）はＨレベルに設定される。一方で、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高いときに、駆動制御信号Ｑｂ（Ｘｎ）はＬレベルに設定される。
　駆動回路４２０は、変換器セル３０Ｘｎにおいて、駆動制御信号Ｑａ（Ｘｎ）がＨレベルのときに半導体スイッチング素子ＳＷａをオンする一方で、駆動制御信号Ｑａ（Ｘｎ）がＬレベルのときに半導体スイッチング素子ＳＷａをオフする。同様に、変換器セル３０Ｘｎにおいて、駆動制御信号Ｑｂ（Ｘｎ）がＨレベルのときに半導体スイッチング素子ＳＷｂがオンされる一方で、駆動制御信号Ｑｂ（Ｘｎ）がＬレベルのときに半導体スイッチング素子ＳＷｂはオフされる。
　図４に例示された変換器セル３０において、レグ３０ａでは、半導体スイッチング素子ＳＷａのオン時には、交流ノードＩＮＡがキャパシタ直列体の中性点ノードＮｎｔと接続されて、レグ３０ａは零電圧を出力する。一方で、半導体スイッチング素子ＳＷａのオフ時には、電流極性に応じて、交流ノードＩＮＡの電圧は、＋Ｖｃｐ（Ｘｎ）又は－Ｖｃｎ（Ｘｎ）となる。同様に、レグ３０ｂでは、半導体スイッチング素子ＳＷｂのオン期間には零電圧が交流ノードＩＮＢに出力され、半導体スイッチング素子ＳＷｂのオフ時には、電流極性に応じて、交流ノードＩＮＢの電圧は、＋Ｖｃｐ（Ｘｎ）又は－Ｖｃｎ（Ｘｎ）となる。
　したがって、図１３に示されたＰＷＭ制御によって半導体スイッチング素子ＳＷａ，ＳＷｂのオンオフを制御することによって、交流ノードＩＮＡ，ＩＮＢ間の電圧が、交流電流指令値ｉｃ＊（Ｘｎ）に従って交流電流ｉｃ（Ｘｎ）を制御するための交流電圧指令値ｖａｃ＊（Ｘｎ）に従って変化するように制御される。
　この結果、実施の形態１に従う電力変換装置１０の変換器セル３０Ｘｎにおいて、半導体スイッチング素子ＳＷａ，ＳＷｂのオンオフ制御を伴って、直流電圧Ｖｄｃ（Ｘｎ）及び交流電流ｉｃ（Ｘｎ）を指令値に従って制御することができる。
　なお、変調部５００によれば、１台の変換器セル３０Ｘｎの交流ノードＩＮＡ，ＩＮＢ間の電圧に生じる高調波成分は、キャリア周波数に依存した周波数成分が支配的となる。具体的には、各レグ３０ａ，３０ｂからの出力にはキャリア周波数の電圧変動が発生し、かつ、単相交流電力を変換するために各変換器セル３０Ｘｎには２個のレグが配置されるため、変換器セル３０Ｘｎにおける交流ノードＩＮＡ，ＩＮＢ間の電圧の支配的な高調波成分は、キャリアの周波数の２倍の周波数となることが理解される。
　なお、図１及び図２に示すような二次巻線群ＳＤＷが２個（ｋ＝２）の構成においては、異なる二次巻線群ＳＤＷに接続される変換器セル３０間で、搬送波ＣＷＡ，ＣＷＢの間に位相差を設けることが好ましい。
　図１４は、二次巻線群の間で搬送波に設けられる位相差を説明するための概念的な波形図である。
　図１４を参照して、図１及び図２に示された２個の二次巻線群ＳＤＷ１，２にそれぞれ対応して、搬送波ＣＷＡ及びＣＷＢは２個ずつ設けられる。例えば、二次巻線群ＳＤＷ１に接続された変換器セル３０Ｘ１の制御には、搬送波ＣＷＡ１，ＣＷＢ１が、変調部５００で用いられる。一方で、二次巻線群ＳＤＷ２に接続された変換器セル３０Ｘ２の制御には、搬送波ＣＷＡ２，ＣＷＢ２が、変調部５００で用いられる。
　図１３と同様に、搬送波ＣＷＡ１とＣＷＢ１は同位相であり、搬送波ＣＷＡ２とＣＷＢ２は同位相である。一方で、搬送波ＣＷＡ１とＣＷＡ２の間、並びに、搬送波ＣＷＢ１とＣＷＢ２の間には、９０°（π／２）の位相差が設けられている。
　このようにすると、変圧器２０の一次巻線群ＰＲＷの電流において、変換器セル３０Ｘｎの交流ノードＩＮＡ，ＩＮＢ間の電圧の高調波成分に起因する電流リプル同士が打ち消し合うようになる。この結果、変圧器２０の一次巻線に生じる電流リプルの周波数は、上述したキャリア周波数の２倍に、さらに、二次巻線群ＳＤＷの配置個数（ｋ＝２）を掛けた周波数、すなわちキャリア周波数の４倍の周波数となる。
　当該電流リプルを受動フィルタによって抑制する場合には、リプル周波数が高い程、インピーダンスの確保が容易になるため小型の受動フィルタによって抑制することが可能である。このため、上記のような位相差を設けることにより、交流電源１０１の電流リプル抑制のために変圧器２０の一次側に配置される受動フィルタを小型化することができる。
　図１４に示された搬送波間の位相差は、Ｒ相、Ｓ相及びＴ相を有する二次巻線群ＳＤＷの任意の配置個数ｋに対応させて拡張することが可能である。上述のように、電圧制御部６００による交流電圧指令値ｖａｃ＊（Ｘｎ）の演算は、同一の二次巻線群ＳＤＷに接続された３個の変換器セル３０毎、すなわち、二次巻線群ＳＤＷ毎に実行される。したがって、二次巻線群ＳＤＷの配置個数ｋに従って、搬送波ＣＷＡ及びＣＷＢをｋ個ずつ設けるとともに、ｋ個の搬送波間において（π／ｋ）ずつ位相差を設けることで、同様の効果を得ることが可能である。
　なお、図６に示された制御構成のうち、最小限の制御機能として、全電圧制御部６１０及び交流電流制御部６２０によって電圧制御部６００を構成することも可能である。この場合には、図６において、座標変換部６１６及び加算部６１７，６１８の配置を省略して、正相電流のｄ軸電流指令値Ｉｄｐｏｓ＊（ｎ）及びｑ軸電流指令値Ｉｑｐｏｓ＊（ｎ）をｄｑ逆変換することによって交流電流指令値ｉｃ０＊（Ｘｎ）が算出される。さらに、図８では、ｉｔｈｉ＊（ｎ）＝０、すなわち、ｉｃ＊（Ｘｎ）＝ｉｃ０＊（Ｘｎ）として、交流電圧指令値ｖｃ０＊（Ｘｎ）を算出することができる。さらに、図１１において、バランス補正値Ｖｂｒ（Ｘｎ）＝０として、電圧指令値ｖｃ０＊（Ｘｎ）をそのまま交流電圧指令値ｖｃ＊（Ｘｎ）として、変調部５００に入力することができる。これにより、各変換器セル３０Ｘｎについて、直流電圧Ｖｄｃ（Ｘｎ）を電圧指令値Ｖｄｃ＊に制御するとともに、交流電流ｉｃ（Ｘｎ）を力率１．０のための電流指令値に従って制御するための基本的な制御構成が得られる。
　上記基本構成に対して相間電圧バランス制御部６３０を付加することにより、逆相電流指令値Ｉｄｎｅｇ＊（ｎ），Ｉｑｎｅｇ＊（ｎ）が加算されたｄｑ電流指令値Ｉｄｃ＊（ｎ），Ｉｑｃ＊（ｎ）をｄｑ逆変換して交流電流指令値ｉｃ＊（Ｘｎ）を算出することができる。これにより、同一の二次巻線群ＳＤＷに接続された変換器セル３０Ｘｎ間、すなわち、Ｒ相、Ｓ相及びＴ相間で直流電圧Ｖｄｃ（Ｘｎ）の均衡化を図ることができる。
　また、上記基本構成に対して三次高調波電流重畳部６５０を付加することにより、三次高調波を重畳させた交流電流指令値ｉｃ＊（Ｘｎ）に従って交流電流ｉｃ（Ｘｎ）を制御することができる。これにより、変換器セル３０ＸｎにＶＩＥＮＮＡ整流器の構成が適用された場合において、電源電流の歪みを低減することができる。
　さらに、上記基本構成に対してセル内電圧バランス制御部６４０を付加することにより、交流電圧指令値ｖｃ＊（Ｘｎ）に、キャパシタ電圧Ｖｃｐ（Ｘｎ）とＶｃｎ（Ｘｎ）の電圧差を補償するための直流バイアス成分（バランス補正値Ｖｂｒ（Ｘｎ））を反映することができる。これにより、各変換器セル３０Ｘｎにおいて、キャパシタ電圧Ｖｃｐ（Ｘｎ）及びＶｃｎ（Ｘｎ）の均衡化を図ることができる。
　このように、相間電圧バランス制御部６３０、セル内電圧バランス制御部６４０、及び三次高調波電流重畳部６５０の一部又は全部を、全電圧制御部６１０及び交流電流制御部６２０による基本構成に付加することによって、制御機能を高度化することが可能となる。
　次に、図１５を用いて、電力変換装置１０の直流端子１０２Ｐ，１０２Ｎに接続される負荷の構成例を説明する。
　図１５を参照して、直流端子１０２Ｐ，１０２Ｎに対して、モータ駆動装置用のモジュラーマルチレベル変換器（ＭＭＣ：Modular　Multilevel　Converter）７０が接続される。ＭＭＣ７０は、直流端子１０２Ｐ，１０２Ｎの直流電圧（全電圧）を交流電圧に変換して、交流電動機８０に供給する。図１５の例では、交流電動機８０は三相交流電動機であり、ＭＭＣ７０から、交流電動機８０に対して三相交流電圧が供給される。ＭＭＣ７０による電力変換には、公知の任意の手法を適用することが可能であるので詳細な説明は省略する。
　このように、本実施の形態に従う電力変換装置１０とＭＭＣ７０との組み合わせによって、全電圧が３（ｋＶ）以上、すなわち、線間電圧が３（ｋＶ）以上となるような高圧モータの駆動にも対応することができる。特に、高圧モータ駆動において、ファン又はブロアといった電力回生を必要としない用途では、図３に示されたＶＩＥＮＮＡ整流器の構成を適用した変換器セル３０を適用することにより、各変換器セル３０での半導体スイッチング素子の数を低減することができ、電力変換装置１０の小型化を図ることが可能となる。
　実施の形態２．
　実施の形態２では、変換器セル３０の変形例について説明する。
　図１６は、実施の形態２に従う変換器セルの第１の構成例を示す回路図である。
　図１６を参照して、実施の形態２の第１の構成例に従う変換器セル３１は、直流ノードＯＰＴＡとＯＰＴＢの間に並列接続された２個のレグ３１ａ及び３１ｂと、キャパシタＣＰ及びＣＮとを含む。
　レグ３１ａ，３１ｂの各々では、図４の変換器セル３０のレグ３０ａ，３０ｂと比較して、ダイオードＤ５ａ，Ｄ５ｂ及びＤ６ａ，Ｄ６ｂの配置が省略される一方で、半導体スイッチング素子が２個ずつ配置される。具体的には、レグ３１ａにおいて、半導体スイッチング素子ＳＷａ１が、ノードＮ１ａとＮ２ａの間に接続されるとともに、半導体スイッチング素子ＳＷａ２が、ノードＮ２ａとノードＮ３ａの間に接続される。また、レグ３１ｂでは、半導体スイッチング素子ＳＷｂ１が、ノードＮ１ｂとＮ２ｂの間に接続されるとともに、半導体スイッチング素子ＳＷｂ２が、ノードＮ２ｂとノードＮ３ｂの間に接続される。
　変換器セル３０と同様に、ノードＮ４ａは交流ノードＩＮＡと接続され、ノードＮ４ｂは交流ノードＩＮＢと接続される。さらに、ノードＮ２ａ及びＮ２ｂは、直列体キャパシタの中性点ノードＮｎｔと電気的に接続される。また、電圧センサ１３１，１３２及び電流センサ１３３は、変換器セル３０（図４）と同様に配置される。
　変換器セル３１は、変換器セル３０と同様に、半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２のオン時に、レグ３１ａ，３１ｂが零電圧を出力するので、３レベル整流器として動作する。変換器セル３１は、図１の構成において、変換器セル３０に代えて配置することができる。したがって、Ｘ相（Ｘ＝Ｒ、Ｓ、又は、Ｔ）及びｎ番目（ｎ：１≦ｎ≦ｋの自然数）の二次巻線群に対応して、変換器セル３１Ｘｎを配置することができる。
　図１７は、変換器セル３１を制御するための変調部５０１の構成を説明する機能ブロック図である。図５の構成において、変調部５００に代えて、図１７に示された変調部５０１を配置することによって、実施の形態１で説明した電圧制御部６００からの交流電圧指令値ｖｃ＊（Ｘｎ）に従って、各変換器セル３１の半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２の駆動制御信号を生成することができる。
　図１７を参照して、変調部５０１は、除算部５１０と、乗算部５１２と、信号生成部５１５ａ，５１５ｂとを有する。
　除算部５１０及び乗算部５１２により、図１２と同様に、規格化された交流電圧指令値ｖａｃ＊（Ｘｎ）及び／ｖａｃ＊（Ｘｎ）が生成される。信号生成部５１５ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑａ１（Ｘｎ）及びＱａ２（Ｘｎ）を生成する。同様に、信号生成部５１５ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑｂ１（Ｘｎ）及びＱｂ２（Ｘｎ）を生成する。
　変換器セル３１Ｘｎにおいて、半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２のオンオフは、駆動制御信号Ｑａ１（Ｘｎ），Ｑａ２（Ｘｎ），Ｑｂ１（Ｘｎ），Ｑｂ２（Ｘｎ）によってそれぞれ制御される。具体的には、半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２の各々は、対応する駆動制御信号がＨレベルのときにオンする一方で、対応する駆動制御信号がＬレベルのときにオフされる。
　信号生成部５１５ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低い期間において、駆動制御信号Ｑａ１（Ｘｎ）をＨレベルに設定する一方で、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高い期間において、駆動制御信号Ｑａ１（Ｘｎ）をＬレベルに設定する。したがって、交流電圧指令値ｖａｃ＊（Ｘｎ）＜０の期間では、駆動制御信号Ｑａ１（Ｘｎ）はＨレベルに固定される。
　さらに、駆動制御信号Ｑａ２（Ｘｎ）は、搬送波ＣＷＢの電圧が交流電圧指令値ｖａｃ＊（Ｘｎ）よりも高い期間においてＬレベルに設定される一方で、搬送波ＣＷＢの電圧が交流電圧指令値ｖａｃ＊（Ｘｎ）よりも低い期間においてＨレベルに設定される。したがって、交流電圧指令値ｖａｃ＊（Ｘｎ）＞０の期間では、駆動制御信号Ｑａ２（Ｘｎ）はＨレベルに固定される。
　この結果、図１３に示された変換器セル３０Ｘｎにおける半導体スイッチング素子ＳＷａの駆動制御信号Ｑａ（Ｘｎ）のＨレベル期間と比較すると、駆動制御信号Ｑａ（Ｘｎ）のＨレベル期間のオン期間のうち、交流電圧指令値ｖａｃ＊（Ｘｎ）＞０の半周期では駆動制御信号Ｑａ１（Ｘｎ）がＨレベルになる一方で、交流電圧指令値ｖａｃ＊（Ｘｎ）＜０の半周期では駆動制御信号Ｑａ２（Ｘｎ）がＨレベルになる。
　すなわち、変換器セル３０の半導体スイッチング素子ＳＷａのオン期間（図１３）が、交流電圧指令値ｖａｃ＊（Ｘｎ）の極性に応じて、半導体スイッチング素子ＳＷａ１及びＳＷａ２によって分担される。
　同様に、信号生成部５１５ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低い期間において、駆動制御信号Ｑｂ１（Ｘｎ）をＨレベルに設定する一方で、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧より高い期間において、駆動制御信号Ｑｂ１（Ｘｎ）をＬレベルに設定する。また、駆動制御信号Ｑｂ２（Ｘｎ）は、搬送波ＣＷＢの電圧が交流電圧指令値／ｖａｃ＊（Ｘｎ）よりも高い期間においてＬレベルに設定される一方で、搬送波ＣＷＢの電圧が交流電圧指令値／ｖａｃ＊（Ｘｎ）よりも低い期間においてＨレベルに設定される。
　したがって、駆動制御信号Ｑｂ１（Ｘｎ）は、図１３に示された変換器セル３０Ｘｎにおける駆動制御信号Ｑｂ（Ｘｎ）のＨレベル期間のうち、交流電圧指令値／ｖａｃ＊（Ｘｎ）＞０の半周期においてＨレベルに設定される。また、駆動制御信号Ｑｂ２（Ｘｎ）は、駆動制御信号Ｑｂ（Ｘｎ）のＨレベル期間（図１３）のうち交流電圧指令値／ｖａｃ＊（Ｘｎ）＜０の半周期においてＨレベルに設定される。
　したがって、変換器セル３０の半導体スイッチング素子ＳＷｂのオン期間（図１３）についても、交流電圧指令値／ｖａｃ＊（Ｘｎ）の極性に応じて、半導体スイッチング素子ＳＷｂ１及びＳＷｂ２によって分担される。このように、変換器セル３１では、半導体スイッチング素子の発熱を分散することができるので、熱設計が容易となる。
　変換器セル３１によっても、半導体スイッチング素子ＳＷａ１，ＳＷａ２，ＳＷｂ１，ＳＷｂ２のオンオフによって、３レベルの電圧を各交流ノードＩＮＡ，ＩＮＢに出力しながら単相交流電圧と直流電圧の間での電力変換を実行することができる。すなわち、実施の形態１に従う電力変換装置１０において、各変換器セル３０を変換器セル３１で置換しても実施の形態１で説明した効果を享受することが可能である。
　図１８は、実施の形態２に従う変換器セルの第２の構成例を示す回路図である。
　図１８を参照して、実施の形態２の第２の構成例に従う変換器セル３２は、３レベルＮＰＣ（Neutral　Point　Clamped）と呼ばれる回路構成を有する。変換器セル３２は、直流ノードＯＰＴＡとＯＰＴＢの間に並列接続された２個のレグ３２ａ及び３２ｂと、キャパシタＣＰ及びＣＮとを含む。
　レグ３２ａ，３２ｂの各々では、図１６の変換器セル３１のレグ３１ａ，３１ｂと比較して、ダイオード及び半導体スイッチング素子の配置が入れ換えられる。具体的には、レグ３２ａにおいて、半導体スイッチング素子ＳＷａ１が、直流ノードＯＰＴＡとノードＮ１ａの間に接続されるとともに、半導体スイッチング素子ＳＷａ２が、ノードＮ１ａとノードＮ４ａの間に接続される。半導体スイッチング素子ＳＷａ３は、ノードＮ４ａとノードＮ３ａの間に接続され、半導体スイッチング素子ＳＷａ４は、ノードＮ３ａと直流ノードＯＰＴＢの間に接続される。
　さらに、ダイオードＤ７ａが、ノードＮ１ａとＮ２ａの間に、ノードＮ２ａからＮ１ａへの方向を順方向として接続される。ダイオードＤ８ａは、ノードＮ２ａとＮ３ａの間に、ノードＮ３ａからＮ２ａへの方向を順方向として接続される。
　レグ３２ｂは、半導体スイッチング素子ＳＷｂ１～ＳＷｂ４及びダイオードＤ７ｂ，Ｄ８ｂを有する。半導体スイッチング素子ＳＷｂ１～ＳＷｂ４及びダイオードＤ７ｂ，Ｄ８ｂは、直流ノードＯＵＴＡ，ＯＵＴＢ及びノードＮ１ｂ～Ｎ４ｂに対して、レグ３２ａの半導体スイッチング素子ＳＷａ１～ＳＷａ４及びダイオードＤ７ａ，Ｄ８ａと同じ態様で接続される。
　変換器セル３２は、図１の構成において、変換器セル３０に代えて配置することができる。したがって、Ｘ相（Ｘ＝Ｒ、Ｓ、又は、Ｔ）及びｎ番目（ｎ：１≦ｎ≦ｋの自然数）の二次巻線群に対応して、変換器セル３２Ｘｎを配置することができる。
　図１９は、変換器セル３２を制御するための変調部５０２の構成を説明する機能ブロック図である。図５の構成において、変調部５００に代えて、図１９に示された変調部５０２を配置することによって、実施の形態１で説明した電圧制御部６００からの交流電圧指令値ｖｃ＊（Ｘｎ）に従って、各変換器セル３２の半導体スイッチング素子ＳＷａ１～ＳＷａ４，ＳＷｂ１～ＳＷｂ４の駆動制御信号を生成することができる。
　図１９を参照して、変調部５０２は、除算部５１０と、乗算部５１２と、信号生成部５１６ａ，５１６ｂとを有する。
　除算部５１０及び乗算部５１２により、図１２と同様に、規格化された交流電圧指令値ｖａｃ＊（Ｘｎ）及び／ｖａｃ＊（Ｘｎ）が生成される。信号生成部５１６ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑａ１（Ｘｎ）～Ｑａ４（Ｘｎ）を生成する。同様に、信号生成部５１６ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）と搬送波ＣＷＡ，ＣＷＢとの電圧比較に従って、駆動制御信号Ｑｂ１（Ｘｎ）～Ｑｂ４（Ｘｎ）を生成する。
　変換器セル３２Ｘｎにおいて、半導体スイッチング素子ＳＷａ１～ＳＷａ４，ＳＷｂ１～ＳＷｂ４のオンオフは、駆動制御信号Ｑａ１（Ｘｎ）～Ｑａ４（Ｘｎ），Ｑｂ１（Ｘｎ）～Ｑｂ４（Ｘｎ）によってそれぞれ制御される。具体的には、半導体スイッチング素子ＳＷａ１～ＳＷａ４，ＳＷｂ１～ＳＷｂ４の各々は、対応する駆動制御信号がＨレベルのときにオンする一方で、対応する駆動制御信号がＬレベルのときにオフされる。
　信号生成部５１６ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高い期間において、駆動制御信号Ｑａ１（Ｘｎ）をＨレベルに設定するとともに、駆動制御信号Ｑａ３（Ｘｎ）をＬレベルに設定する。反対に、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低い期間には、駆動制御信号Ｑａ１（Ｘｎ）がＬレベルに設定されるとともに、駆動制御信号Ｑａ３（Ｘｎ）はＨレベルに設定される。すなわち、半導体スイッチング素子ＳＷａ１及びＳＷａ３は、相補にオンオフされる。
　さらに、信号生成部５１６ａは、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも低い期間において、駆動制御信号Ｑａ４（Ｘｎ）をＨレベルに設定するとともに、駆動制御信号Ｑａ２（Ｘｎ）をＬレベルに設定する。反対に、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも高い期間には、駆動制御信号Ｑａ４（Ｘｎ）がＬレベルに設定されるとともに、駆動制御信号Ｑａ２（Ｘｎ）はＨレベルに設定される。すなわち、半導体スイッチング素子ＳＷａ２及びＳＷａ４は、相補にオンオフされる。
　信号生成部５１６ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも高い期間において、駆動制御信号Ｑｂ１（Ｘｎ）をＨレベルに設定するとともに、駆動制御信号Ｑｂ３（Ｘｎ）をＬレベルに設定する。反対に、交流電圧指令値ｖａｃ＊（Ｘｎ）が搬送波ＣＷＡの電圧よりも低い期間には、駆動制御信号Ｑｂ１（Ｘｎ）がＬレベルに設定されるとともに、駆動制御信号Ｑｂ３（Ｘｎ）はＨレベルに設定される。すなわち、半導体スイッチング素子ＳＷｂ１及びＳＷｂ３は、相補にオンオフされる。
　さらに、信号生成部５１６ｂは、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも低い期間において、駆動制御信号Ｑｂ４（Ｘｎ）をＨレベルに設定するとともに、駆動制御信号Ｑｂ２（Ｘｎ）をＬレベルに設定する。一方で、交流電圧指令値／ｖａｃ＊（Ｘｎ）が搬送波ＣＷＢの電圧よりも高い期間には、駆動制御信号Ｑｂ４（Ｘｎ）がＬレベルに設定されるとともに、駆動制御信号Ｑｂ２（Ｘｎ）はＨレベルに設定される。すなわち、半導体スイッチング素子ＳＷｂ２及びＳＷｂ４は、相補にオンオフされる。
　この結果、変換器セル３２では、変換器セル３１での半導体スイッチング素子ＳＷａ１のオン期間に対応させて、半導体スイッチング素子ＳＷａ３がオンするとともに、変換器セル３１での半導体スイッチング素子ＳＷａ２のオン期間に対応させて、半導体スイッチング素子ＳＷａ４がオンする。これにより、交流電流ｉｃ（Ｘｎ）の方向がいずれであっても、交流ノードＩＮＡにＶｃｐ（Ｘｎ）、または、－Ｖｃｎ（Ｘｎ）いずれの電圧も出力することができる。ただし、ここでは直列体キャパシタの中性点ノードＮｎｔの電圧を０としている。
　同様に、変換器セル３２では、変換器セル３１での半導体スイッチング素子ＳＷｂ１のオン期間に対応させて、半導体スイッチング素子ＳＷｂ３がオンするとともに、変換器セル３１での半導体スイッチング素子ＳＷｂ２のオン期間に対応させて、半導体スイッチング素子ＳＷｂ４がオンする。これにより、交流電流ｉｃ（Ｘｎ）の方向がいずれであっても、交流ノードＩＮＢに、Ｖｃｐ（Ｘｎ）、または、－Ｖｃｎ（Ｘｎ）いずれの電圧も出力することができる。ただし、ここでは直列体キャパシタの中性点ノードＮｎｔの電圧を０としている。
　この結果、変換器セル３２によっても、変換器セル３１と同様に、３レベルの電圧を各交流ノードＩＮＡ，ＩＮＢに出力しながら単相交流電圧と直流電圧の間での電力変換を実行するとともに、電力回生、すなわち、直流端子１０２Ｐ，１０２Ｎから三相交流電源１０１への電力潮流に対応することができる。
　すなわち、実施の形態１に従う電力変換装置１０において、各変換器セル３０を変換器セル３２で置換しても実施の形態１で説明した効果を享受できるとともに、電力回生、すなわち、直流端子１０２Ｐ，１０２Ｎから三相交流電源１０１への電力潮流にも対応することが可能となる。
　さらに、３レベルＮＰＣの回路構成を有する変換器セル３２では、交流ノードＩＮＡ，ＩＮＢにおいて、力率が１以外である電圧と電流の位相が異なる場合であっても、変換器セル３２の動作は制約を受けない。このため、図５に示された制御構成において、三次高調波電流重畳部６５０を配置しなくても、変圧器２０の一次巻線を流れる電流の高調波を抑制することが可能である。
　なお、実施の形態１及び２では、各レグが３レベルの電圧を出力可能な変換器セルを用いて電力変換装置１０を構成する例を説明したが、各レグが２レベルの電圧を出力する変換器セルによって図１の変換器セル３０に置換する構成としても、多相の交流電源１０１と直流端子１０２Ｐ，１０２Ｎの間で、交流電力及び直流電力の電力変換を実行することが可能である。
　しかしながら、各レグが３レベルの電圧出力が可能な変換器セルを適用することにより、各レグが２レベルの電圧を出力する変換器セルによって構成された単相コンバータ回路と比較して、同一の耐圧を持つ半導体スイッチング素子の使用に対する、直流ノードＯＰＴＡ，ＯＰＴＢ間の直流電圧を高くすることができる。この結果、変換器セル３０～３２に代表される、３レベルの電圧出力が可能なレグを有する変換器セルを用いることによって、同一の全電圧（直流端子１０２Ｐ，１０２Ｎ間の直流電圧）を発生するために必要な、変換器セルの直列接続数を削減することが可能となる。変換器セル数の削減は、変換器セルの交流ノードＩＮＡ，ＩＮＢと接続される変圧器２０の二次巻線数の削減と等価であるため、変圧器２０のさらなる小型化を図ることができる。
　また、３レベルの電圧出力が可能なレグを有する変換器セルを用いることにより、二次巻線に流れる電流の高調波を抑制することができるので、高調波に起因する変圧器２０での電力損失についても抑制することができる。なお、電力変換装置１０に適用される変換器セルの回路構成を問わず、図１５と同様に、直流端子１０２Ｐ，１０２Ｎに対してＭＭＣ７０を接続して用いることが可能である。
　以上で説明した複数の実施の形態について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている点についても、確認的に記載する。
　今回開示された各実施の形態は、適宜組合わせて実施することも予定されている。そして、今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　１０　電力変換装置、１１Ｒ，１１Ｓ，１１Ｔ　交流端子、２０　変圧器、２１　コア、３０，３０Ｒ１，３０Ｒ２，３０Ｓ１，３０Ｓ２，３０Ｔ１，３０Ｔ２，３０Ｘｎ，３１，３１Ｘｎ，３２，３２Ｘｎ　変換器セル、３０ａ，３０ｂ，３１ａ，３１ｂ，３２ａ，３２ｂ　レグ、８０　交流電動機、１０１　交流電源、１０２Ｎ，１０２Ｐ　直流端子、１０３，１０４，１３１，１３２　電圧センサ、１３３　電流センサ、４００　制御回路、４１０　センサ値通信部、４２０　駆動回路、５００～５０２　変調部、５１０　除算部、５１２　乗算部、５１４ａ，５１４ｂ，５１５ａ，５１５ｂ，５１６ａ，５１６ｂ　信号生成部、６００　電圧制御部、６１０　全電圧制御部、６１２，６３２～６３４　平均値演算部、６１３，６２３，６４１　偏差演算部、６１４，６３５，６３６，６３７，６４２　比例積分制御部、６１５　非干渉制御部、６１６　座標変換部、６２０　交流電流制御部、６１７，６１８，６２２　加算部、６１９，６５５　座標逆変換部、６２５　比例制御部、６２６，６４３　減算部、６３０　相間電圧バランス制御部、６３１　移動平均演算部、６３８　交流信号生成部、６３９　信号生成部、６４０　セル内電圧バランス制御部、６５０　三次高調波電流重畳部、６５１　正接逆関数演算部、６５２，６５４，６５７　乗算部、６５３　正接関数演算部、６５６　ゲイン乗算部、ＣＮ，ＣＰ　キャパシタ、ＣＷＡ，ＣＷＡ１，ＣＷＡ２，ＣＷＢ，ＣＷＢ１，ＣＷＢ２　搬送波、Ｄ１ａ～Ｄ８ａ，Ｄ１ｂ～Ｄ８ｂ　ダイオード、ＩＮＡ，ＩＮＢ　交流ノード（変換器セル）、Ｎｎｔ　中性点ノード（直列体キャパシタ）、ＯＰＴＡ，ＯＰＴＢ　直流ノード（変換器セル）、ＰＲＷ　一次巻線群、Ｑａ（Ｘｎ），Ｑａ１（Ｘｎ）～Ｑａ４（Ｘｎ），Ｑｂ（Ｘｎ），Ｑｂ１（Ｘｎ）～Ｑｂ４（Ｘｎ）　駆動制御信号、Ｒ１Ａ，Ｒ１Ｂ，Ｒ２Ａ，Ｒ２Ｂ，Ｓ１Ａ，Ｓ１Ｂ，Ｓ２Ｂ，Ｓ２Ａ，Ｔ１Ａ，Ｔ１Ｂ，Ｔ２Ａ，Ｔ２Ｂ　端子（二次巻線）、ＳＷａ，ＳＷａ１～ＳＷａ４，ＳＷｂ，ＳＷｂ１～ＳＷｂ４　半導体スイッチング素子、ＳＤＷ，ＳＤＷ１，ＳＤＷ２　二次巻線群、Ｖｃｎ（Ｘｎ），Ｖｃｐ（Ｘｎ）　キャパシタ電圧、Ｖｄｃ（Ｘｎ）　直流電圧（変換器セル）、Ｖｄｃ＊　電圧指令値（変換器セル）、ｉｃ＊（Ｘｎ）　交流電流指令値、ｉｃ（Ｘｎ）　交流電流（変換器セル）、ｉｃ０＊（Ｘｎ）　正弦波電流指令値、ｉｔｈｉ＊（ｎ）　三次高調波電流指令値、ｓｉｇＲ，ｓｉｇＳ，ｓｉｇＴ　交流信号、ｖａｃ（Ｘｎ）　交流電圧、ｖａｃＲＳ，ｖａｃＳＴ　線間電圧、ｖｃ＊（Ｘｎ）　交流電圧指令値。

Claims (11)

  1. 　多相の交流電源と接続された複数の交流端子と第１及び第２の直流端子との間で電力変換を実行する電力変換装置であって、
    　前記複数の交流端子に対して多相結線された複数の一次巻線と、各々が単相オープン巻線で構成された複数の二次巻線とを有する変圧器と、
    　前記複数の二次巻線にそれぞれ対応して配置された複数の変換器セルとを備え、
    　前記複数の二次巻線は、前記多相の各相分の二次巻線を有する二次巻線群が複数個構成されるように配置され、
    　前記複数の変換器セルの各々は、
    　前記複数の二次巻線のうちの対応する二次巻線と接続される一対の交流ノード間の単相交流電圧を半導体スイッチング素子のオンオフ制御によって直流電圧に変換して一対の直流ノード間に出力するように構成され、
    　前記複数の変換器セルの前記直流ノードは、前記第１及び第２の直流端子間に直列に接続され、
    　前記電力変換装置は、
    　各前記変換器セルの前記交流ノードの交流電流及び前記直流ノード間の直流電圧を制御するように各前記半導体スイッチング素子のオンオフを制御する制御回路をさらに備える、電力変換装置。
  2. 　前記制御回路は、
    　各前記変換器セルにおいて、前記直流電圧を電圧指令値に制御するための振幅を有する交流電流指令値に従って前記交流電流を制御するための前記交流ノード間の交流電圧指令値を生成する電圧制御部と、
    　搬送波と前記電圧制御部により生成された前記交流電圧指令値との比較に従って前記半導体スイッチング素子のオンオフを制御する信号を生成する変調部とを含み、
    　前記交流電流指令値は、前記交流電源の前記多相のうちの、当該変換器セルが接続された前記二次巻線の相に対応する１相における交流電圧の位相と同期した位相を有するように生成される、請求項１記載の電力変換装置。
  3. 　前記電圧制御部は、
    　前記複数の変換器セルの前記直流電圧の平均値を前記電圧指令値に制御するための振幅と、前記交流電圧と同期した位相とを有する正弦波電流を示す正相電流指令値と、前記複数の変換器セルの前記直流電圧の相間での差を抑制するための振幅及び位相を有する正弦波電流を示す逆相電流指令値との和に従って、前記交流電流指令値を生成する、請求項２記載の電力変換装置。
  4. 　各前記変換器セルは、
    　前記直流ノード間に直列に接続された、容量が同等の複数のキャパシタを有し、
    　前記交流電圧指令値は、さらに、前記複数のキャパシタの電圧を均一化するための直流バイアス成分を加算されて生成される、請求項２又は３に記載の電力変換装置。
  5. 　前記交流電流指令値は、正弦波電流に三次高調波電流を重畳した交流電流として生成される、請求項２記載の電力変換装置。
  6. 　前記交流電流指令値は、前記正相電流指令値及び前記逆相電流指令値の和に従う正弦波電流に三次高調波電流を重畳して生成される、請求項３記載の電力変換装置。
  7. 　前記変調部において、前記搬送波は、同一相の異なる前記二次巻線に接続された前記変換器セルの間で互いに位相がシフトされる、請求項２～６のいずれか１項に記載の電力変換装置。
  8. 　前記第１及び第２の直流端子は、モータ駆動用のモジュラーマルチレベルコンバータとで接続される、請求項１～７のいずれか１項に記載の電力変換装置。
  9. 　前記複数の変換器セルの各々は、３レベル整流器で構成される、請求項１～８のいずれか１項に記載の電力変換装置。
  10. 　前記複数の変換器セルの各々は、ＶＩＥＮＮＡ整流器で構成される、請求項１～８のいずれか１項に記載の電力変換装置。
  11. 　前記複数の変換器セルの各々は、中性点クランプ型３レベル変換器で構成される、請求項１～８のいずれか１項に記載の電力変換装置。
PCT/JP2018/009174 2018-03-09 2018-03-09 電力変換装置 WO2019171568A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/971,196 US11218079B2 (en) 2018-03-09 2018-03-09 Power conversion device
JP2020504613A JP6919058B2 (ja) 2018-03-09 2018-03-09 電力変換装置
CN201880090970.1A CN111869083B (zh) 2018-03-09 2018-03-09 电力变换装置
DE112018007252.5T DE112018007252T5 (de) 2018-03-09 2018-03-09 Leistungsumwandlungsvorrichtung
PCT/JP2018/009174 WO2019171568A1 (ja) 2018-03-09 2018-03-09 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/009174 WO2019171568A1 (ja) 2018-03-09 2018-03-09 電力変換装置

Publications (1)

Publication Number Publication Date
WO2019171568A1 true WO2019171568A1 (ja) 2019-09-12

Family

ID=67846958

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/009174 WO2019171568A1 (ja) 2018-03-09 2018-03-09 電力変換装置

Country Status (5)

Country Link
US (1) US11218079B2 (ja)
JP (1) JP6919058B2 (ja)
CN (1) CN111869083B (ja)
DE (1) DE112018007252T5 (ja)
WO (1) WO2019171568A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019155109A1 (es) * 2018-02-12 2019-08-15 Ingeteam Power Technology, S.A. Sistema de conversión de energía eléctrica, y método asociado
CN112787521B (zh) * 2019-11-08 2022-06-28 台达电子企业管理（上海）有限公司 功率变换装置及供电系统
CN112436765A (zh) * 2021-01-27 2021-03-02 四川大学 基于模块化多电平变换器的双三相开绕组风力发电系统
CN115189588A (zh) * 2022-06-14 2022-10-14 国网江苏省电力有限公司常州供电分公司 电磁感应式蒸汽锅炉供电电路的控制方法及装置
CN115800795A (zh) * 2022-12-05 2023-03-14 华为数字能源技术有限公司 供电装置、三相变压电路及充电桩

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746846A (ja) * 1993-07-30 1995-02-14 Sanyo Denki Co Ltd 三相整流装置
JPH1141931A (ja) * 1997-07-14 1999-02-12 Toshiba Corp 電力変換装置
JP2002165447A (ja) * 2000-11-21 2002-06-07 Densei Lambda Kk チョッパ型スイッチング電源装置
US20100328970A1 (en) * 2008-02-19 2010-12-30 Thales Single-stage high-voltage power supply with high efficiency and low network distortion
JP2012080765A (ja) * 2010-10-04 2012-04-19 Schneider Toshiba Inverter Europe Sas 電力変換装置のコモンモード電流を低減するための制御方法およびシステム
JP2013211970A (ja) * 2012-03-30 2013-10-10 Meidensha Corp ３レベル整流器の制御装置
JP2015012769A (ja) * 2013-07-02 2015-01-19 株式会社日立製作所 電力変換装置および電気・機械エネルギ変換システム
EP2916447A1 (en) * 2014-03-05 2015-09-09 Alstom Technology Ltd Voltage source converter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746847A (ja) 1993-07-30 1995-02-14 Sanyo Denki Co Ltd 三相整流装置
JP3535636B2 (ja) * 1995-10-30 2004-06-07 キヤノン株式会社 電源回路
US6519169B1 (en) 1999-03-29 2003-02-11 Abb Ab Multiphase inverter with series of connected phase legs
CN101138144B (zh) * 2005-04-22 2012-05-16 株式会社大福 无接触供电设备的二次侧受电电路
DE102008007659A1 (de) 2008-02-06 2009-02-19 Siemens Aktiengesellschaft Umrichter
WO2013108376A1 (ja) 2012-01-18 2013-07-25 東芝三菱電機産業システム株式会社 電力変換装置
JP5762329B2 (ja) * 2012-02-07 2015-08-12 三菱電機株式会社 電力変換装置
CN104052305B (zh) * 2013-03-14 2019-01-25 通用电气公司 功率变换系统
RU2594359C2 (ru) * 2013-06-04 2016-08-20 Тосиба Митсубиси-Электрик Индастриал Системс Корпорейшн Устройство преобразования мощности
CN107431357A (zh) * 2015-05-13 2017-12-01 Abb瑞士股份有限公司 混合高压直流换流站及其操作方法
EP3361619B1 (en) * 2017-02-09 2019-10-09 General Electric Technology GmbH Voltage source converter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746846A (ja) * 1993-07-30 1995-02-14 Sanyo Denki Co Ltd 三相整流装置
JPH1141931A (ja) * 1997-07-14 1999-02-12 Toshiba Corp 電力変換装置
JP2002165447A (ja) * 2000-11-21 2002-06-07 Densei Lambda Kk チョッパ型スイッチング電源装置
US20100328970A1 (en) * 2008-02-19 2010-12-30 Thales Single-stage high-voltage power supply with high efficiency and low network distortion
JP2012080765A (ja) * 2010-10-04 2012-04-19 Schneider Toshiba Inverter Europe Sas 電力変換装置のコモンモード電流を低減するための制御方法およびシステム
JP2013211970A (ja) * 2012-03-30 2013-10-10 Meidensha Corp ３レベル整流器の制御装置
JP2015012769A (ja) * 2013-07-02 2015-01-19 株式会社日立製作所 電力変換装置および電気・機械エネルギ変換システム
EP2916447A1 (en) * 2014-03-05 2015-09-09 Alstom Technology Ltd Voltage source converter

Also Published As

Publication number Publication date
JPWO2019171568A1 (ja) 2021-02-18
CN111869083B (zh) 2023-07-07
DE112018007252T5 (de) 2020-12-17
US11218079B2 (en) 2022-01-04
US20210119550A1 (en) 2021-04-22
CN111869083A (zh) 2020-10-30
JP6919058B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
JP6919058B2 (ja) 電力変換装置
US5886888A (en) Voltage source type power converting apparatus
US6594164B2 (en) PWM controlled power conversion device
US6741482B2 (en) Power conversion device
EP2950434A1 (en) Output filter with interphase reactor for paralleled inverters
WO2014196013A1 (ja) 電力変換装置
EP2950440B1 (en) Pulse-width modulation control of paralleled inverters
Tripathi et al. Evaluation and minimization of low-order harmonic torque in low-switching-frequency inverter-fed induction motor drives
CA2285846C (en) Power converting system multiplexed with voltage dividing transformers, the voltage transformers, and controller for the system
JP2010529821A (ja) ３レベル中性点固定変換装置及びその制御方法
RU185666U1 (ru) Многофазная система электродвижения судов
Tran et al. An advanced modulation strategy for three-to-five-phase indirect matrix converters to reduce common-mode voltage with enhanced output performance
GB2578362A (en) Direct current voltage regulation of permanent magnet generator
Foti et al. Asymmetrical hybrid unidirectional T-type rectifier for high-speed gen-set applications
Rahman et al. Performance analysis of a three-to-five phase dual matrix converter based on space vector pulse width modulation
Kaarthik et al. Timing calculations for a general n-level dodecagonal space vector structure using only reference phase voltages
JPS63242171A (ja) 電力変換装置
US5151853A (en) Cycloconverter and the method of controlling the same
Sau et al. Modular transformer-based regenerative-cascaded multicell converter for drives with multilevel voltage operation at both input and output sides
JP6935359B2 (ja) 直列多重電力変換装置
Mavila et al. A virtual vector based DTC scheme with enhanced resolution for dual inverter fed five-phase IM drives
US10778127B2 (en) Direct current voltage regulation of permanent magnet generator
Rajesh et al. A shunt active power filter for 12 pulse converter using source current detection approach
Jin et al. Generator back-electromotive-force shaping for dc output with low ripple voltage
Maiti et al. Three-phase open-end induction motor drive interfaced to higher voltage DC bus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18908695

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020504613

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18908695

Country of ref document: EP

Kind code of ref document: A1