JP3535636B2 - 電源回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、蛍光灯駆動出力を
含む電源回路に関する。

【０００２】

【従来の技術】従来、複写機等の露光用光源には、主と
してハロゲンランプが用いられており、蛍光灯は、大き
な光量を必要としない低速タイプの複写機において使用
されることが多かった。しかし、消費電力の少ないこと
から、より高速なタイプの複写機においても露光用光源
として蛍光灯を採用することが望まれている。

【０００３】一方、装置に搭載される電源の小型化及び
低価格化の要求が益々高まっている中で、蛍光灯、低圧
電源、高圧電源の一体化が一部で進められており、その
一例として、１つの入力巻線に対して、蛍光灯用、低圧
用、高圧用といった複数の出力巻線を持つ複合型トラン
スを用いる複合型電源回路を挙げることができる。

【０００４】複写機に搭載される複合型電源回路のブロ
ック構成を図６に示す。同図において、１は商用ＡＣ電
源ライン、２は整流ブリッジ、３は平滑用コンデンサ、
４は入力巻線駆動用スイッチング素子、５は共振コンデ
ンサで、複合型トランス３７の入力インダクタンス成分
とにより電圧共振を発生させる役割を持つ。６はクラン
プダイオード、７はカレントトランスで、入力巻線駆動
用スイッチング素子４、共振コンデンサ５、クランプダ
イオード６を流れる電流を検出（モニター）するための
ものである。８はドライブトランスで、２次側にある制
御部９からのスイッチング素子駆動信号を１次側に伝達
する。１０は整流ダイオードで、複合型トランス３７の
低圧用フライバック巻線３１の出力を整流する。１１は
平滑コンデンサで、複合型トランス３７の低圧用フライ
バック巻線３１の出力を平滑する。本例では、低圧用フ
ライバック巻線３１の出力は２４Ｖに制御するものと
し、以下、２４ＶＲと称する。

【０００５】１２は２４ＶＲ巻線（低圧用フライバック
巻線３１）出力の平滑コンデンサ１１の電圧を検出する
電圧検出抵抗、１３は整流ダイオードで、複合型トラン
ス３７の低圧用フォワード巻線３２の出力を整流する。
１４は２４ＶＵ巻線出力のスイッチング素子で、複合型
トランス３７の低圧用フォワード巻線３２の平滑出力を
所定の値となるようにオン・オフ動作する。本例では、
低圧用フォワード巻線３２の平滑出力は２４Ｖに制御す
るものとし、以下、２４ＶＵと称する。１５はフライホ
イールダイオード、１６は整流用インダクタンス、１７
は平滑コンデンサ、１８は２４ＶＵ巻線（低圧用フォワ
ード巻線３２）出力のスイッチング素子１４の出力を検
出するための検出抵抗、１９は２４ＶＵ巻線出力の電圧
制御部で、２４ＶＵ巻線出力のスイッチング素子１４の
出力を所定の値となるように２４ＶＵ巻線出力のスイッ
チング素子１４の導通率を制御する。

【０００６】２０はインダクタンスで、複合型トランス
３７の蛍光灯駆動用巻線３３の出力電流を所定の値に安
定化する。２１は蛍光灯、２２は蛍光灯２１内の予熱用
フィラメント、２３，２４は分流用コンデンサで、予熱
用フィラメント２２の予熱電流を所定の値にする。２５
はダイオードブリッジで、蛍光灯２１の両端電圧を直流
制御素子（例えば、トランジスタ）にて制御可能にす
る。２６は蛍光灯用スイッチング素子で、蛍光灯２１の
両端電圧を交流ショート、またはオープンさせる。２７
は複合型トランス３７の高圧用巻線３４の出力を負電圧
に整流するダイオード、２８は平滑コンデンサ、２９は
複合型トランス３７の高圧用巻線３４の出力を正電圧に
整流するダイオードである。

【０００７】３０は平滑コンデンサ、３７は複合型トラ
ンスで、低圧用フライバック巻線３１、低圧用フォワー
ド巻線３２、蛍光灯駆動用巻線３３、高圧用巻線３４，
３５、一次巻線（入力巻線）３６有している。５０は入
力巻線駆動用スイッチング素子４の駆動信号出力部、５
１は一次側駆動電流検出入力部、５２は２４ＶＲ用平滑
コンデンサ１１の平滑電圧検出入力部、６０は２４ＶＵ
巻線出力のスイッチング素子１４の駆動信号出力部、６
１は２４ＶＵ巻線出力のスイッチング素子１４の平滑出
力検出部、６２は入力巻線駆動用スイッチング素子４の
駆動信号入力部である。

【０００８】次に上記構成の電源回路の動作を説明す
る。

【０００９】商用ＡＣ電源ライン１からの電流は、整流
ブリッジ２により整流され且つ平滑用コンデンサ３によ
り平滑された後、複合トランス３７の一次巻線３６の一
端に入る。入力巻線駆動用スイッチング素子４がオンの
間、この入力巻線駆動用スイッチング素子４に流れる電
流は、複合トランス３７の入力インピーダンスに反比例
した傾きで直線的に増加する。但し、蛍光灯駆動用巻線
３３が蛍光灯用スイッチング素子２６により交流ショー
トされている場合、または蛍光灯２１が完全に点灯して
いる場合は、蛍光灯駆動用巻線３３に接続される負荷
は、概略インダクタンス２０となり（一般に蛍光灯の点
灯時、インピーダンスはインダクタンス２０に比べ十分
に低い値となる）、それが巻線の巻数比の二乗に反比例
した値として、複合トランス３７の一次インダクタンス
に並列追加されることとなる。さらに、２４ＶＵ巻線出
力のスイッチング素子１４がオンとなっている期間は、
その巻線電流が巻数比に反比例して一次側である入力巻
線駆動用スイッチング素子４に重畳される。

【００１０】次に入力巻線駆動用スイッチング素子４が
オフすると、その際の電流エネルギーを基に一次側イン
ダクタンスと共振コンデンサ５によるＬＣ共振が発生す
る。共振コンデンサ５の電圧は、概略正弦波となり、増
加してピークをむかえた後、減少する。このとき、クラ
ンプダイオード６によって負側はダイオード順方向電圧
に制限される。制御部９はカレントトランス７により、
この様子をモニターし、負側に電流が振り込むのを検知
した瞬間、入力巻線駆動用スイッチング素子４に対して
再びオン信号を発生する。複合トランス３７の低圧用フ
ライバック巻線３１は、この共振ピーク値側の位相で整
流平滑され、この電圧が制御部９によりモニターされ
る。２次側にある制御部９は、２４Ｖよりも低い場合は
入力巻線駆動用スイッチング素子４のオン幅を増やし、
２４Ｖよりも高い場合は入力巻線駆動用スイッチング素
子４のオン幅を減らす。

【００１１】以上により、入力巻線駆動用スイッチング
素子４に対しては、常に０ボルトでのスイッチング動作
が実現され、また複合トランス３７の低圧用フライバッ
ク巻線３１の整流平滑電圧が２４Ｖに制御される。一
方、他の出力巻線は、複合トランス３７の巻数比に応じ
た出力電圧が出力される。

【００１２】２４ＶＵ巻線出力は、いわゆるフォワード
側の出力を平滑する向きとなっており、一般には、２４
ＶＲに比べて出力電圧を大きく取ることができるが、複
合トランス３７の各巻線のフォワード側電圧はＡＣ入力
電圧の平滑電圧に概略比例するため、出力電圧に対する
要求精度によっては２次側での個別の電圧制御が必要と
なる。２４ＶＵの電圧制御部１９は２４ＶＵ整流電圧を
モニターし、２４ＶＵ巻線出力のスイッチング素子１４
の導通率を変化させ、所定の電圧に制御する。但し、２
４ＶＵの出力電流に対応する一次側駆動分（巻数比に反
比例）が一次側の共振電流に比べて大きい場合、共振コ
ンデンサ５の共振電圧はマイナスまで振り込むことがで
きなくなる。本例では、共振コンデンサ５の共振電圧が
マイナスに振り込むことを検知して、入力巻線駆動用ス
イッチング素子４のオン信号のスタートを行っているた
め、このような状態になると、この同期オン動作ができ
なくなる。そのため、本例では、そのような状態の場合
には、制御部９に予め設定された最大オフ幅が経過後に
強制的にオン信号スタートとなるように動作する。

【００１３】しかし、入力巻線駆動用スイッチング素子
４が電圧を印加された状態でオンされた場合、共振コン
デンサ５の電荷を入力巻線駆動用スイッチング素子４で
直接ショートする形となるため、入力巻線駆動用スイッ
チング素子４に対して大きな負担となると共に、大きな
ノイズ発生源となる。

【００１４】そこで、２４ＶＵの電圧制御部１９を図７
に示すように、入力巻線駆動用スイッチング素子４の駆
動信号を基に三角波を生成し、それと整流平滑電流と目
標値との比較結果を比較し、２４ＶＵ巻線出力のスイッ
チング素子１４のオン／オフ制御を行うように構成し、
２４ＶＵ整流平滑出力の最大定格出力時にも、共振電圧
がマイナスに振り込むまで２４ＶＵ巻線出力のスイッチ
ング素子１４の導通を禁止するようにしていた。

【００１５】図７は、図６における２４ＶＵの電圧制御
部１９の構成を示すブロック図であり、同図において、
１０１は演算増幅器、１０２は２４ＶＵ整流出力を演算
増幅器１０１に入力するためのゲイン調整回路、１０３
は比較基準値設定電圧、１０４は位相及びゲイン補償回
路、１０８はＭＰＷＭ（入力巻線駆動用スイッチング素
子４の駆動信号）に同期した三角波を生成するための同
期回路、１０９は三角波を生成するための三角波生成回
路、１０５は前記三角波と演算増幅器１０１の出力とを
比較するための比較器で、出力形式はオープンコレクタ
方式である。１０６は比較器１０５の出力に対するプル
アップ抵抗、１１０は２４ＶＲ巻線のスイッチング素子
１４に対し論理を合わせ且つ駆動する反転素子である。

【００１６】図８は、タイムチャートで有り、同図の
（ａ）はＭＰＷＭ、（ｂ）は入力巻線駆動用スイッチン
グ素子４のコレクタ電圧、（ｃ）は入力巻線駆動用スイ
ッチング素子４のコレクタ電流（負側は２４ＶＲ用平滑
コンデンサ１１の電流）、（ｄ）は三角波、（ｅ）は２
４ＶＵの電圧制御部１９からの２４ＶＵＳＷ（スイッ
チ）制御信号Ｃ、（ｆ）は、蛍光灯２１の点灯スタート
のタイミングをそれぞれ示す。

【００１７】そして、入力巻線駆動用スイッチング素子
４の駆動信号ＭＰＷＭを基に三角波生成回路１０９によ
り三角波を生成し、それと整流平滑電流と目標値との比
較結果を比較器１０５で比較し、２４ＶＵ巻線出力のス
イッチング素子１４のオン／オフ制御を行うように構成
し、２４ＶＵ整流平滑出力の最大定格出力時にも、共振
電圧がマイナスに振り込むまで２４ＶＵ巻線出力のスイ
ッチング素子１４の導通を禁止するものである。

【００１８】

【発明が解決しようとする課題】しかしながら、上述し
た従来例にあっては、図８の（ｆ）に示すように、蛍光
灯２１の点灯スタート後の不点灯期間（蛍光灯２１の両
端に起動電圧を印加するが、点灯に移行しない期間）
は、蛍光灯駆動用巻線３３の電流が瞬間的に０となるた
め、それまで一次側共振回路において複合トランス３７
のインダクタンスと並列に見えていた蛍光灯安定用イン
ダクタンスが瞬時になくなり、共振周期が大きく変化す
る。そのため、それまでの２４ＶＵ制御における三角波
のスライスレベルでは、図８の（ｅ）に示すように、共
振電圧が０ボルトになる前に２４ＶＵＳＷ信号がオンす
ることとなるため、共振電圧は、その後も０ボルトまで
振り込むことができなくなり、共振コンデンサ５に電圧
を残したまま予め設定された最大オフ時間で入力巻線駆
動用スイッチング素子４がオンしてしまうことになり、
入力巻線駆動用スイッチング素子４の安全動作に影響を
与えると同時に、大きなノイズ発生源をつくってしまう
という問題点があった。

【００１９】本発明は上述した従来の技術の有するこの
ような問題点に鑑みてなされたものであり、その目的と
するところは、複合型トランスの共振駆動動作を確実に
遂行することができ、しかも蛍光灯の異常時である不点
灯動作時に十分な導通禁止効果が得られると共に、蛍光
灯の通常動作時である消灯動作及び点灯動作時に前記導
通禁止による副作用を回避し得る電源回路を提供しよう
とするものである。

【００２０】

【課題を解決するための手段】上記目的を達成するため
に請求項１記載の電源回路は、一端を所定の直流電圧入
力とし且つ他端を所定のオン・オフ動作させる１次巻線
とそのオフ時にエネルギーを取り出すフライバック巻線
とそのオン時エネルギーを取り出すフォワード巻線と全
周期に亘ってエネルギーを取り出す蛍光灯駆動用巻線と
を含む多出力巻線としたトランスと、前記フライバック
巻線の整流出力電圧を検出する第１の検出手段と、前記
第１の検出手段の検出結果により前記１次巻線のオン・
オフ動作の割合を制御し且つ前記フライバック巻線の整
流出力電圧を所定の値に制御する制御手段とを有する電
源回路において、前記フライバック巻線の整流前出力電
圧を検出する第２の検出手段と、前記第２の検出手段の
検出結果が前記所定の電圧以下になるまで前記フォワー
ド巻線出力の導通を禁止する禁止手段とを設けたことを
特徴とするものである。

【００２１】また、上記目的を達成するために請求項２
記載の電源回路は、請求項１記載の電源回路において、
前記フライバック巻線の整流前出力のピーク電圧が第２
の所定の値以下の場合、前記禁止手段の機能を有効とし
且つ前記フライバック巻線の整流前出力のピーク電圧が
前記第２の所定の値以上の場合、前記禁止手段の機能を
無効とするように制御する制御手段を設けたことを特徴
とするものである。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき説明する。

【００２３】（第１の実施の形態）まず、本発明の第１
の実施の形態を図１〜図３に基づき説明する。図１は、
本発明の第１の実施の形態に係る電源回路の構成を示す
ブロック図であり、同図において、上述した従来の図６
と同一部分には、同一符号が付してある。図１において
図６と異なる点は、図６の場合、制御部９の入力巻線駆
動用スイッチング素子４の駆動信号出力部５０から出力
された駆動信号を、２４ＶＵの電圧制御部１９に供給す
るようになっているのに対して、図１の場合は複合型ト
ランス３７の低圧用フライバック巻線３１である２４Ｖ
Ｒ巻線の出力を２４ＶＵの電圧制御部１９に供給し、低
圧用フォワード巻線３２である２４ＶＵ巻線の出力が所
定の値となるまで、導通を禁止するようにしたものであ
る。

【００２４】これを図２及び図３を用いて詳述する。

【００２５】図２は、図１における２４ＶＵの電圧制御
部１９の構成を示すブロック図であり、同図において、
上述した従来の図７と同一部分には、同一符号が付して
ある。図２において図７と異なる点は、図７の構成に２
４ＶＲ巻線出力のゼロクロスタイミング検出回路１０７
を付加したことである。このゼロクロスタイミング検出
回路１０７は、２４ＶＲ巻線出力が０ボルト（Ｖ）にな
るまで比較器１０５の出力を強制的にショートさせるも
のである。

【００２６】図３は、タイムチャートで、同図の（ａ）
はＭＰＷＭ、（ｂ）は入力巻線駆動用スイッチング素子
４のコレクタ電圧、（ｃ）は入力巻線駆動用スイッチン
グ素子４のコレクタ電流（負側は２４ＶＲ用平滑コンデ
ンサ１１の電流）、（ｄ）は三角波、（ｅ）は２４ＶＵ
ＳＷ（スイッチ）制御信号Ａ、（ｆ）は蛍光灯２１の点
灯スタート、（ｇ）はマスク信号Ｂ、（ｈ）は２４ＶＵ
ＳＷ（スイッチ）制御信号Ｃのタイミングをそれぞれ示
す。

【００２７】図３の（ｂ）に示す、一次側である入力巻
線駆動用スイッチング素子４のコレクタ電圧の始めの２
つのフライバック波形までは、同図の（ｆ）に示すよう
に消灯期間であり、２４ＶＵは目標値である２４Ｖに制
御されている。次に、蛍光灯２１の点灯スタート信号が
入力され、蛍光灯駆動用スイッチング素子２６がオフ
し、複合型トランス３７の蛍光灯駆動用巻線３３の電圧
が蛍光灯２１の両端部に印加される。但し、前述したよ
うに蛍光灯２１が点灯状態に移行するまでは、複合型ト
ランス３７の蛍光灯駆動用巻線３３の出力は略開放状態
となるため、共振周期が急増し、フライバック波形の周
期がながくなる。このとき、本第１の実施の形態では、
２４ＶＲ巻線出力が０ボルトになるまで、ゼロクロスタ
イミング検出回路１０７により、比較器１０５の出力が
強制的にショートさせられる。このため、２４ＶＵの電
圧制御部１９の出力はハイ（Ｈｉｇｈ）となり、２４Ｖ
Ｕ巻線出力は導通禁止される。

【００２８】これにより、一次側共振波形は略０ボルト
電圧まで下がったところで、最大オフタイム時間によ
り、入力巻線駆動用スイッチング素子４はオンに転換す
ることとなる。本第１の実施の形態２４ＶＲが０ボルト
になるところまで２４ＶＵ巻線の導通を禁止するように
しているので、蛍光灯２１の不点灯によりフライバック
波形の立ち下がりがなまってしまった場合、一次側共振
電圧としては、ある程度の残電圧がある所で、２４ＶＵ
巻線出力が導通する。このため、完全に共振波形を０ボ
ルトまでもっていくことは、２４ＶＵの負荷電流値によ
っては困難となるが、残電圧自体は、相当量下がったと
ころで入力巻線駆動用スイッチング素子４がオン状態に
移行するため、従来に比べて十分な安全動作及びノイズ
抑制効果が得られる。

【００２９】（第２の実施の形態）次に、本発明の第２
の実施の形態を図４及び図５に基づき説明する。

【００３０】上述した第１の実施の形態では、２４ＶＲ
が０ボルトになるところまで、２４ＶＵ巻線の導通を禁
止するようにしているので、蛍光灯２１の不点灯により
フライバック波形の立ち下がりがなまってしまった場
合、一次側共振電圧としては、ある程度の残電圧がある
ところで、２４ＶＵの巻線出力が導通する。このため、
完全に共振波形を０ボルトまでもっていくことは、２４
ＶＵの負荷電流値によっては困難となる。２４ＶＲに対
するスライスレベルを負側にもってくる、または蓄積時
間の長いトランジスタをゼロクロスタイミング検出回路
１０７に使用する等、何等かの手段で検出ポイントを更
に後ろにもってくることにより、不点灯時も確実に一次
側共振電圧が負側に振り込むようにすることは可能であ
るが、その場合、通常動作時（消灯及び点灯時）におい
ても、２４ＶＵ巻線に対する導通禁止信号が強く影響を
及ぼし、２４ＶＵの出力電圧が定格最大負荷電流時に２
４ボルト（Ｖ）とれない状態となる。２４ＶＵ巻線の巻
数を多くすれば、この問題は解決可能であるが、昇温、
コスト及び構造等、種々の制約によって安易に前記巻数
を多くすることができないのが現実である。

【００３１】第２の実施の形態は、この点に鑑みてなさ
れたもので、２４ＶＲ巻線出力のピーク値を検出し、２
４ＶＲとしての通常出力である２５ボルト（Ｖ）程度
（ダイオード１個分加算）のピーク電圧が得られる場合
は、蛍光灯が不点灯でないと判断し、２４ＶＵ巻線出力
に対する導通禁止回路を無効にするようにしたものであ
る。

【００３２】図４は、本発明のに係る電源回路における
２４ＶＵの電圧制御部１９の構成を示すブロック図であ
り、同図において、上述した第１の実施の形態における
図２と同一部分には、同一符号が付してある。図４にお
いて図２と異なる点は、図２の構成に２４ＶＲ巻線出力
のピーク値検出回路１１１を付加したことである。

【００３３】図５は、タイムチャートで、同図の（ａ）
はＭＰＷＭ、（ｂ）は入力巻線駆動用スイッチング素子
４のコレクタ電圧、（ｃ）は入力巻線駆動用スイッチン
グ素子４のコレクタ電流（負側は２４ＶＲ用平滑コンデ
ンサ１１の電流）、（ｄ）は三角波、（ｅ）は２４ＶＵ
ＳＷ（スイッチ）制御信号Ａ、（ｆ）は蛍光灯２１の点
灯スタート、（ｇ）はマスク信号Ｂ、（ｈ）は２４ＶＵ
ＳＷ（スイッチ）制御信号Ｃのタイミングをそれぞれ示
す。

【００３４】図５において２４ＶＲ巻線出力のピーク値
検出回路１１１は、通常ピーク電圧が得られた場合、出
力トランジスタがオンし、導通禁止回路の出力トランジ
スタのベースをショートし、導通禁止信号をマスクして
しまう。前記出力トランジスタは、ある程度蓄積時間を
持つトランジスタが本第２の実施の形態では選定され、
ピーク電圧によりオンした後、図５の（ｇ）に示すよう
にマスク信号Ｂとして十分な時間オン状態を保持し、そ
の後、次の周期以前にはオフとなる。

【００３５】一方、蛍光灯の不点灯によって２４ＶＲ巻
線のピーク電圧が２２ボルト（Ｖ）程度以下に下がった
場合、図５の（ｇ）に示すようにマスク信号Ｂはオフと
なり、導通禁止信号が有効となり、上述した第１の実施
の形態と同様な作用を行う。

【００３６】本第２の実施の形態においては、通常動作
時（消灯及び点灯時）は２４ＶＵ巻線出力に対する導通
禁止機能は無効とされるため、通常動作時に２４ＶＵが
定格電流を取れるだけの必要最小の巻数の複合型トラン
スの設計と、不点灯動作時には完全な共振動作を保証す
る導通禁止回路の設計を独立して行うことができる。

【００３７】

【発明の効果】以上詳述したように本発明の請求項１の
電源回路によれば、蛍光灯点灯開始信号入力後、蛍光灯
が実際に点灯するまでの不点灯期間、フライバック巻線
の整流前出力電圧が所定の電圧以下になるまで、フォワ
ード巻線出力の導通を禁止することにより、複合型トラ
ンスの共振駆動動作を確実に遂行することができるとい
う効果を奏する。

【００３８】また、本発明の請求項２の電源回路によれ
ば、フライバック巻線の整流前出力電圧のピーク値で通
常動作（消灯及び点灯）と不点灯動作を判別することに
より、蛍光灯の不点灯を光量センサ等を用いるものより
も、高速且つ確実に検出することができ、その検出結果
に基づき、通常動作時にはフォワード巻線出力の導通禁
止機能を無効にすることによって、不点灯動作時に十分
な導通禁止効果が得られ且つ通常動作時に導通禁止回路
による副作用を回避することができるという効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る電源回路の構
成を示すブロック図である。

【図２】同電源回路における２４ＶＵの電圧制御部の構
成を示すブロック図である。

【図３】同電源回路のタイムチャートである。

【図４】本発明の第２の実施の形態に係る電源回路にお
ける２４ＶＵの電圧制御部の構成を示すブロック図であ
る。

【図５】同電源回路のタイムチャートである。

【図６】従来の電源回路の構成を示すブロック図であ
る。

【図７】同従来の電源回路における２４ＶＵの電圧制御
部の構成を示すブロック図である。

【図８】同従来の電源回路のタイムチャートである。

【符号の説明】

９ 制御部（制御手段） １２ 電圧検出抵抗（電圧検出手段） １９ 電圧制御部 ３１ フライバック巻線 ３２ フォワード巻線 ３３ 蛍光灯駆動用巻線 ３６ 一次巻線 ３７ 複合型トランス １０７ ゼロクロスタイミング検出回路 １１１ ピーク値検出回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48 H02M 3/28 H02M 7/537 H05B 41/24

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 一端を所定の直流電圧入力とし且つ他端
   を所定のオン・オフ動作させる１次巻線とそのオフ時に
   エネルギーを取り出すフライバック巻線とそのオン時エ
   ネルギーを取り出すフォワード巻線と全周期に亘ってエ
   ネルギーを取り出す蛍光灯駆動用巻線とを含む多出力巻
   線としたトランスと、前記フライバック巻線の整流出力
   電圧を検出する第１の検出手段と、前記第１の検出手段
   の検出結果により前記１次巻線のオン・オフ動作の割合
   を制御し且つ前記フライバック巻線の整流出力電圧を所
   定の値に制御する制御手段とを有する電源回路におい
   て、 前記フライバック巻線の整流前出力電圧を検出する第２
   の検出手段と、 前記第２の検出手段の検出結果 が前記所定の電圧以下に
   なるまで前記フォワード巻線出力の導通を禁止する禁止
   手段とを設けたことを特徴とする電源回路。
2. 【請求項２】 前記フライバック巻線の整流前出力のピ
   ーク電圧が第２の所定の値以下の場合、前記禁止手段の
   機能を有効とし且つ前記フライバック巻線の整流前出力
   のピーク電圧が前記第２の所定の値以上の場合、前記禁
   止手段の機能を無効とするように制御する制御手段を設
   けたことを特徴とする請求項１記載の電源回路。