WO2019149077A1 - 一种mems器件及其制备方法 - Google Patents

一种mems器件及其制备方法 Download PDF

Info

Publication number
WO2019149077A1
WO2019149077A1 PCT/CN2019/072106 CN2019072106W WO2019149077A1 WO 2019149077 A1 WO2019149077 A1 WO 2019149077A1 CN 2019072106 W CN2019072106 W CN 2019072106W WO 2019149077 A1 WO2019149077 A1 WO 2019149077A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
mems device
poly
substrate
test area
Prior art date
Application number
PCT/CN2019/072106
Other languages
English (en)
French (fr)
Inventor
胡永刚
周国平
夏长奉
Original Assignee
无锡华润上华科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 无锡华润上华科技有限公司 filed Critical 无锡华润上华科技有限公司
Publication of WO2019149077A1 publication Critical patent/WO2019149077A1/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes

Definitions

  • the present invention relates to the field of semiconductors, and in particular to a MEMS (Micro Electro Mechanical Systems) device and a method of fabricating the same.
  • MEMS Micro Electro Mechanical Systems
  • MEMS technology is hailed as a revolutionary high-tech in the 21st century. Its development began in the 1960s. MEMS is the abbreviation of Micro Electro Mechanical System, which is a micro-electro-mechanical system. Microelectromechanical systems (MEMS) is a new multidisciplinary technology developed in recent years that will revolutionize human life in the future.
  • the basic technologies of MEMS mainly include silicon anisotropic etching technology, silicon bonding technology, surface micro-mechanical technology, LIGA technology, etc. These technologies have become an essential core technology for the development and production of MEMS.
  • a MEMS device that can improve the deformation of a MEMS substrate material is provided.
  • a MEMS device comprising:
  • the substrate includes a test area and a non-test area, and at least one hollowed out isolation trench is disposed between the test area and the non-test area, the isolation groove is disposed around the test area;
  • connection structure wherein the test area is connected to the non-test area through the connection structure, and the connection structure is a thin film structure or a cantilever beam structure.
  • connection structure includes at least one or more of an oxide layer, a first POLY layer, a sacrificial layer, and a second POLY layer.
  • connection structure includes, in order from bottom to top, an oxide layer, a first POLY layer, a sacrificial layer, and a second POLY layer.
  • the first POLY layer on the substrate and the second POLY layer above the first POLY layer are disposed above the test area, and the second POLY layer forms a cantilever structure a portion of the sacrificial layer between the second POLY layer and the first POLY layer is removed to form a hollow structure.
  • the material of the oxide layer is silicon oxide.
  • the substrate is a silicon substrate.
  • the planar structure of the isolation trench is one of a circle, a quadrangle, a polygon, or an irregular pattern.
  • the test zone is a load bearing zone of a MEMS device test structure.
  • the test structure is an electrical test structure or a non-electrical test structure.
  • a method of preparing a MEMS device :
  • Etching the substrate from the back surface to form a back cavity and an isolation trench Etching the substrate from the back surface to form a back cavity and an isolation trench, the isolation trench separating the substrate into a test area and a non-test area, the isolation trench is disposed around the test area, and the back cavity is the test
  • the substrate of the region is etched to form.
  • At least one of the plurality of the release holes is capable of conducting sound to the first POLY layer and causing vibration of the first POLY layer.
  • the method further includes:
  • the surface of the formed sacrificial layer is planarized.
  • the flatness of the upper surface formed after the planarization treatment is less than 10 nm.
  • the method before the step of etching the substrate from the back surface to form the back cavity and the isolation trench, the method includes:
  • the via hole is etched on the sacrificial layer to the first POLY layer through the release hole of the second POLY layer.
  • the method includes:
  • the metal layer is photolithographically and etched to form a metal wiring.
  • the metal layer has a thickness of from 1 ⁇ m to 2 ⁇ m.
  • the material of the metal layer comprises one of pure aluminum, aluminum silicon alloy or Ti+TiN+Al-Si.
  • the second POLY layer has a stiffness and tensile stress greater than that of the first POLY layer.
  • the thickness of the sacrificial layer is set to be 2.5 ⁇ m to 3.5 ⁇ m.
  • the depth of the shallow groove is set to be 0.5 ⁇ m to 1 ⁇ m.
  • the above MEMS device and the preparation method thereof are provided with at least one isolation trench which is disposed around the outside of the test area, and the test area passes through and only passes through a specific connection structure and other areas of the base material (ie, the non-test area). Connected.
  • the connection structure does not transmit the force formed by the deformation of the non-test area to the test area, so as to eliminate the influence of the deformation of the non-test area on the test of the above MEMS device, and the test result is more accurate.
  • FIG. 1 is a flow chart of a method of fabricating a MEMS device provided by the present invention
  • FIG. 2 to FIG. 11 are schematic cross-sectional views of the device corresponding to the steps in the method for fabricating the MEMS device provided by the present invention
  • FIG. 12 is a schematic structural view of a MEMS device provided by the present invention.
  • the present invention provides a method for fabricating a MEMS device, comprising the following steps:
  • a silicon oxide layer 503 is formed on the first POLY layer 502 as a supporting sacrificial layer, and a plurality of shallow trenches 602 are formed on the surface of the silicon oxide layer 503 by etching;
  • a substrate which is a semiconductor substrate, which is typically a silicon substrate in a conventional semiconductor process, such as a P-type silicon substrate having a crystal orientation of ⁇ 100>.
  • the above substrate may also use other semiconductor materials as the substrate as long as it has good electrical properties and can function as a mechanical support.
  • the material of the isolation layer may be an insulating material in a conventional semiconductor process, such as silicon oxide.
  • a spacer layer of a silicon oxide material may be formed on a semiconductor substrate by thermal oxidation, low pressure chemical vapor deposition, or plasma enhanced chemical vapor deposition.
  • a silicon substrate is used as a semiconductor substrate, and an oxide layer 501 of silicon oxide material, that is, an isolation layer, is formed on the substrate by thermal oxidation, low pressure chemical vapor deposition, or plasma enhanced chemical vapor deposition.
  • a substrate is provided and an oxide layer 501 is grown using thermal oxidation, the oxide layer 501 being used as a barrier layer.
  • the thickness of the above oxide layer 501 is usually between 2 ⁇ m and 3 ⁇ m.
  • a layer of POLY that is, a first POLY layer 502, which may also be referred to as a first polysilicon layer, is deposited on the oxide layer 501 by chemical vapor deposition.
  • the first POLY layer 502 has a small tensile stress and is relatively soft.
  • the first POLY layer 502 is patterned by a semiconductor process such as photolithography or etching to form the pattern structure shown in FIG.
  • a desired pattern window can be formed on the first POLY layer 502 by a photolithography process in a conventional semiconductor process, and then a desired concave pattern structure can be formed by dry etching or wet etching.
  • a silicon oxide layer 503 is formed on the first POLY layer 502 as a supporting sacrificial layer, and a plurality of shallow trenches 602 are formed on the surface of the silicon oxide layer 503 by etching.
  • a layer of silicon oxide is formed on the first POLY layer 502 as a sacrificial layer, which simultaneously provides a supporting effect.
  • the sacrificial layer may also be other oxide materials.
  • the thickness of the sacrificial layer of the above silicon oxide material is usually in the range of 2.5 ⁇ m to 3.5 ⁇ m.
  • the surface thereof may be planarized.
  • planarization can be performed by chemical mechanical polishing in a conventional semiconductor process or a method of isotropic etchback after homogenization.
  • the sacrificial layer has a flat upper surface.
  • the flatness of the flattened upper surface is less than 10 nm.
  • the sacrificial layer is formed into one or more pits on the surface of the sacrificial layer by a semiconductor process such as photolithography or etching, which may also be referred to as a shallow trench 602.
  • the shallow trenches 602 described above generally do not need to extend through the entire sacrificial layer.
  • a pattern window of shallow trenches 602 is formed on the sacrificial layer using a photolithography process in a conventional semiconductor process, and then a desired shallow trench 602 structure is formed by dry etching or wet etching.
  • the number of the shallow grooves 602 is usually several tens to several hundreds.
  • the depth of the shallow trench 602 is the height of the bump formed by the second POLY layer 504 in a subsequent process.
  • the depth is set to a value ranging from 0.5 ⁇ m to 1 ⁇ m.
  • the planar shape and specific size of the shallow groove 602 can be set as needed, and may be a shape such as a rectangular shape, a square shape, a circular shape, or an elliptical shape.
  • a second POLY layer 504 is formed on the silicon oxide layer 503 and formed into a desired pattern structure and release holes 603 by etching.
  • a layer of POLY that is, a second POLY layer 504, which may also be referred to as a second polysilicon layer, is formed by chemical vapor deposition on the above-described silicon oxide layer 503, that is, a sacrificial layer.
  • the second POLY layer 504 has a large tensile stress and has a large rigidity.
  • the second POLY layer 504 is patterned by a semiconductor process such as photolithography or etching to form a pattern structure as shown in FIG. 8 and a release hole 603 is formed, which serves as a sacrifice to the sacrifice.
  • the layer is subjected to an etching treatment.
  • release hole 603 can also be used as a sound hole through the hole in the actual application of the device, and the sound can pass through the hole to reach the lower first soft layer POL layer 502, causing the vibration of the first POLY layer 502.
  • the release hole 603 is provided with a release hole structure for forming a through hole.
  • the above-mentioned predetermined release hole structure is on one side of the above-mentioned mass, spaced apart from the second POLY layer 504 passing through the remaining portion of the mass, but is not limited to the position in the drawing.
  • the silicon oxide layer 503 is etched through a predetermined release hole structure in the release hole 603 of the second POLY layer 504 to form a via 505 extending to the first POLY layer 502.
  • the silicon oxide layer 503, that is, the sacrificial layer is etched through the release holes 603 of the second POLY layer 504 to form via holes 505 therein.
  • a desired via 505 window is formed on the silicon oxide layer 503 in the release hole 603 of the second POLY layer 504 by a photolithography process in a conventional semiconductor process, and then formed by dry etching or wet etching.
  • the through hole 505 structure, the bottom of the through hole 505 is exposed with a wiring pattern.
  • the wiring pattern can also be obtained by the same etching process.
  • the position for etching the through hole is determined by the position of the preset release hole structure, but is not limited to the position in the figure.
  • a metal layer 506 is grown on the second POLY layer 504 by a sputtering process or an evaporation process, and the metal layer 506 is subjected to an image etching process to pattern the metal layer 506. And used for wiring.
  • a metal layer 506 is formed over the second POLY layer 504 and patterned to form leads and/or bonding regions.
  • a metal layer 506 is deposited on the second POLY layer 504, and may have a thickness of 1 ⁇ m to 2 ⁇ m, and the material of the metal layer 506 may be pure aluminum (Al) or aluminum silicon, usually by a sputtering process or an evaporation process in a conventional semiconductor process. Alloy (Al-1% Si) or Ti+TiN+Al-Si. The above Al-1%Si and Al-Si are all aluminum-silicon alloys, and the Al-1%Si alloy is used for integrated circuit package bonding. Thereafter, the metal layer 506 is patterned by photolithography and etching to form one or more leads or bonding regions.
  • the substrate is etched from the back side to form a back cavity 507 and an isolation trench 201.
  • the isolation trench 201 separates the substrate into a test area 301 and a non-test area 101. It should be noted that the isolation trench 201 is disposed around the test area 301, and the back cavity 507 is formed by etching the substrate of the test area 301.
  • a partial region of the sacrificial layer composed of silicon oxide is etched by dry chemical etching or wet chemical etching to form a cavity.
  • a part of the sacrificial layer 503 between the mass and the first POLY layer 502 may be corroded by HF acid vapor fumigation, so that the mass is released, and the movable mass is obtained.
  • the released mass will at least partially enter the cavity in the sacrificial layer 503 as it moves.
  • the mass located within the shallow trench 602 is exposed and the bottom forms a bump.
  • the bump can reduce the contact area between the mass and the first POLY layer 502. Even if contact occurs by the bump, since the elastic restoring force of the first POLY layer is much larger than the surface adsorption force of the bump, adhesion does not occur.
  • the MEMS device formed in the present invention is as shown in FIG.
  • the MEMS device includes a substrate, the substrate includes a test area 301 and a non-test area 101, and a hollowed-out isolation trench 201 is disposed between the test area 301 and the non-test area 101.
  • the isolation trench 201 is disposed around the test area 301;
  • the connection structure 401 is connected to the non-test area 101 through the connection structure 401.
  • the connection structure 401 is specifically a silicon cantilever structure.
  • the cantilever structure includes the oxide layer 501, the first POLY layer 502, the sacrificial layer 503, and the second POLY layer 504 described above.
  • the present invention provides a MEMS device for eliminating the influence of a substrate material on a MEMS product characteristic parameter test result.
  • the MEMS device includes a substrate, the substrate includes a test area 301 and a non-test area 101, and a hollowed-out isolation trench 201 is disposed between the test area 301 and the non-test area 101.
  • the isolation trench 201 is disposed around the test area 301;
  • the connection structure 401 is connected to the non-test area 101 through the connection structure 401.
  • the connection structure 401 is a thin film structure or a silicon cantilever structure.
  • the test area 301 is a load bearing area of the MEMS product test structure, and the test structure of the MEMS product may include an electrical test structure, and may also include a non-electrical test structure.
  • the MEMS device is provided with an isolation trench 201, which is disposed around the outside of the test area 301, and the test area 301 is connected to other areas of the base material (ie, the non-test area 101) through only a specific connection structure 401.
  • the connection structure 401 does not transmit the force formed by the deformation of the non-test area 101 to the test area 301, so as to eliminate the influence of the deformation of the non-test area 101 on the test of the above MEMS device, and make the test result more accurate.
  • the isolation trench 201 can be a complete annular structure or a plurality of isolation rings.
  • the planar structure of the isolation trench 201 may be various shapes such as a circle, a quadrangle, a polygon, an irregular pattern, and the like.
  • At least one isolation trench 201 is disposed between the test area 301 and the non-test area 101.
  • connection structure 401 includes at least one or more of the oxide layer 501 and the first POLY layer 502, the sacrificial layer, and the second POLY layer 504.
  • connection structure 401 may be an oxide layer 501 combined with any one or more of the first POLY layer 502, the sacrificial layer, and the second POLY layer 504;
  • connection structure 401 is a silicon cantilever structure, and includes an oxide layer 501, a first POLY layer 502, a sacrificial layer, and a second POLY layer 504 in order from the bottom to the top; wherein at least the oxide layer 501 is included.
  • connection structure 401 may be an oxide layer 501 combined with any one or more of the first POLY layer 502, the sacrificial layer, and the second POLY layer 504.
  • the test area 301 is provided with a first POLY layer 502 on the substrate and a second POLY layer 504 above the first POLY layer 502.
  • the second POLY layer 504 forms a cantilever structure.
  • the sacrificial layer between the second POLY layer 504 and the first POLY layer 502 is removed to form a hollow structure.
  • the invention provides a MEMS device capable of eliminating the influence of the substrate material on the test result of the characteristic parameter of the MEMS product, and making the characteristic parameter test of the MEMS product more convenient and accurate.
  • the MEMS device comprises an isolation trench 201.
  • the isolation trench 201 is located around the domain of the test area 301.
  • the specific structure is a trench structure formed by the isolation ring in combination with the product production process.
  • the test zone 301 is only connected to other areas of the substrate material by a particular connection structure 401.
  • the condition of the produced wafer can be quickly judged, and the quality problems of the product can be timely. reaction. It can improve the quality control ability of the product, reduce the scrapping of the wafer caused by the untimely monitoring, and finally achieve the beneficial effect of reducing the production cost.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

一种MEMS器件及其制备方法，MEMS器件包括：基底，基底包括测试区(301)与非测试区(101)，测试区(301)与非测试区(101)之间设有挖空的隔离槽(201)，隔离槽(201)环绕测试区(301)设置；连接结构(401)，测试区(301)通过连接结构(401)与非测试区(101)相连接，连接结构(401)为薄膜结构或硅悬臂梁结构。

Description

一种MEMS器件及其制备方法
相关申请的交叉引用
本申请要求于2018年01月31日提交中国专利局、申请号为201810096459.4、申请名称为“一种MEMS器件及其制备方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本发明涉及半导体领域，特别是涉及一种MEMS(Micro Electro Mechanical Systems，微机电系统)器件及其制备方法。
背景技术
MEMS技术被誉为21世纪带有革命性的高新技术，其发展始于20世纪60年代，MEMS是英文Micro Electro Mechanical System的缩写，即微电子机械系统。微电子机械系统(MEMS)是近年来发展起来的一种新型多学科交叉的技术，该技术将对未来人类生活产生革命性的影响。MEMS的基础技术主要包括硅各向异性刻蚀技术、硅键合技术、表面微机械技术、LIGA技术等，这些技术已成为研制生产MEMS必不可少的核心技术。
由于MEMS器件所使用的基底材料在生产制造过程中会发生形变，这些形变施加一定的力在MEMS产品上，并且这种力的影响很难在测试过程中消除，这就会影响MEMS产品微机械结构的力学和形貌等特性测试的准确性。实际中，为了会消除这种影响，会在划片之后测试。但这会增加测试周期，并且使测试系统更复杂，不利于MEMS产品的质量控制。
申请内容
根据本申请的各种实施例，提供一种可以改善MEMS基底材料形变的MEMS器件。
此外，还提供一种MEMS器件的制备方法。
一种MEMS器件，所述MEMS器件包括：
基底，所述基底包括测试区与非测试区，所述测试区与非测试区之间设有至少一层挖空的隔离槽，所述隔离槽环绕所述测试区设置；
连接结构，所述测试区通过所述连接结构与所述非测试区相连接，所述连接结构为薄膜结构或悬臂梁结构。
在其中一个实施例中，所述连接结构至少包括氧化层、第一POLY层、牺牲层与第二POLY层中的一层或多层。
在其中一个实施例中，所述连接结构从下到上依次包括：氧化层、第一POLY层、牺牲层及第二POLY层。
在其中一个实施例中，所述测试区上方设有基底上的所述第一POLY层、和所述第一POLY层上方的所述第二POLY层，所述第二POLY层形成悬臂梁结构，所述第二POLY层和所述第一POLY层之间的部分牺牲层被去除，形成镂空结构。
在其中一个实施例中，所述氧化层的材料为氧化硅。
在其中一个实施例中，所述基底为硅衬底。
在其中一个实施例中，所述隔离槽的平面结构为圆形、四边形、多边形或不规则图形中的一种。
在其中一个实施例中，所述测试区为MEMS器件测试结构的承载区。
在其中一个实施例中，所述测试结构为电学测试结构或非电学测试结构。
一种MEMS器件的制备方法：
提供基底且在所述基底上生成氧化层；
在所述氧化层上形成第一POLY层并进行图案化处理；
在所述第一POLY层上形成牺牲层，并通过光刻和刻蚀在所述牺牲层表面形成若干浅槽；
在所述牺牲层上形成第二POLY层并进行图案化处理，用作对所述牺牲层进行腐蚀处理；
从背面刻蚀所述基底形成背腔及隔离槽，所述隔离槽将所述基底分隔为测试区与非测试区，所述隔离槽环绕所述测试区设置，所述背腔为所述测试区的基底被刻蚀形成。
在其中一个实施例中，多个所述释放孔中存在至少一个释放孔能将声音传导至所述第一POLY层、并引起所述第一POLY层的振动。
在其中一个实施例中，所述在所述第一POLY层上形成牺牲层的步骤之后，还包括：
对形成的牺牲层的表面进行平坦化处理。
在其中一个实施例中，所述平坦化处理后形成的上表面的平整度小于10nm。
在其中一个实施例中，在所述从背面刻蚀所述基底形成背腔及隔离槽步骤之前，包括：
通过第二POLY层的释放孔在牺牲层上刻蚀通孔至第一POLY层。
在其中一个实施例中，在所述通过第二POLY层的释放孔在牺牲层上刻蚀通孔至第一POLY层之后，包括：
在所述第二POLY层上生长一层金属层；
对所述金属层进行光刻和刻蚀处理，形成金属连线。
在其中一个实施例中，所述金属层的厚度为1μm-2μm。
在其中一个实施例中，所述金属层的材料包括纯铝、铝硅合金或Ti+TiN+Al-Si中的一种。
在其中一个实施例中，所述第二POLY层的刚性和张应力大于所述第一POLY层的。
在其中一个实施例中，所述牺牲层的厚度设置为2.5μm-3.5μm。
在其中一个实施例中，所述浅槽的深度设置为0.5μm-1μm。
上述MEMS器件及其制备方法，设有至少一层的隔离槽，该隔离槽环绕设置于测试区外边，其测试区通过且仅通过特定的连接结构与基底材料的其他区域(即非测试区)相连接。采用上述结构，该连接结构不会将非测试区形变形成的力传递到测试区，以消除非测试区的形变对上述MEMS器件测试时的影响，使测试结果更准确。
附图说明
为了更清楚地说明本申请实施例或示例性技术中的技术方案，下面将对实施例或示例性技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本发明提供的MEMS器件的制备方法的流程图；
图2-图11为本发明提供的MEMS器件的制备方法中各步骤所对应的器 件剖面示意图；
图12为本发明提供的MEMS器件的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的可选的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于发明的技术领域的技术人员通常理解的含义相同。本文中在发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参见图1，本发明提供一种MEMS器件的制备方法，包括以下步骤：
S100，提供基底且在基底上生成氧化层501；
S200，在氧化层501上形成第一POLY层502并通过图案化处理形成所需的图形结构；
S300，在第一POLY层502上形成氧化硅层503作为有支撑作用的牺牲层，并通过刻蚀在氧化硅层503表面形成若干浅槽602；
S400，在氧化硅层503上形成第二POLY层504并通过图案化处理形成所需的图形结构和释放孔603；
S500，从背面刻蚀基底以形成背腔507及隔离槽201，所述隔离槽201将所述基底分隔为测试区301与非测试区101。
请参见图2-图11，以制造麦克风产品为例，对上述MEMS器件的制备 方法进行详细说明。
S100，提供基底且在基底上生成氧化层501。
参考图2，提供基底，上述基底为半导体衬底，其通常是常规半导体工艺中的硅衬底，例如可以是晶向为<100>的P型硅衬底。
可选地，上述基底还可以使用其他半导体材料作为衬底，只要具有良好的电气性能且能够起到机械支撑的作用即可。
隔离层的材料可以是常规半导体工艺中的绝缘材料，例如氧化硅。例如，可以使用热氧化、低压化学气相淀积或者等离子增强型化学气相淀积等方法在半导体衬底上形成氧化硅材质的隔离层。
在一个实施例中，以硅基底作半导体衬底，并使用热氧化、低压化学气相淀积或者等离子增强型化学气相淀积等方法在基底上形成氧化硅材质的氧化层501，即隔离层。
在一个实施例中，提供基底并使用热氧化的方法生长一层氧化层501，上述氧化层501用作隔离层。上述氧化层501的厚度通常在2μm-3μm之间。
S200，在氧化层501上形成第一POLY层502并通过刻蚀形成所需的图形结构。
参考图3，在上述氧化层501上通过化学气相淀积的方式淀积一层POLY，即第一POLY层502，也可称为第一多晶硅层。第一POLY层502具较小的张应力，且较为柔软。
在一个实施例中，在上述第一POLY层502通过光刻、腐蚀等半导体工艺对其进行图形化处理，形成图4所示图形结构。
具体地，可以采用常规半导体工艺中的光刻工艺在第一POLY层502上形成所需的图形窗口，然后通过干法刻蚀或湿法刻蚀等方法形成所需的凹状 图形结构。
S300，在第一POLY层502上形成氧化硅层503作为有支撑作用的牺牲层，并通过刻蚀在氧化硅层503表面形成若干浅槽602。
参考图5，在第一POLY层502上形成一层氧化硅用作牺牲层，该牺牲层同时提供支撑作用。
在一个实施例中，通过低压化学气相淀积的方法形成氧化硅材质的牺牲层，该牺牲层同时提供支撑层的作用。
可选地，上述牺牲层还可以是其他氧化物材质。
具体地，上述氧化硅材质的牺牲层厚度通常在2.5μm-3.5μm的范围内。
在一个实施例中，在形成上述牺牲层后，可以对其表面进行平坦化。
具体地，可以通过常规半导体工艺中的化学机械抛光或者匀胶后再各向同性回刻的方法进行平坦化。进行平坦化之后，牺牲层具有平坦的上表面。通常情况下，平坦化后的上表面的平整度小于10nm。
参考图6，对上述牺牲层通过光刻、腐蚀等半导体工艺在该牺牲层表面上形成一个或多个凹坑，也可称为浅槽602。上述浅槽602通常情况下无需贯穿整个牺牲层。
在一个实施例中，采用常规半导体工艺中的光刻工艺在上述牺牲层上形成浅槽602的图形窗口，然后通过干法刻蚀或湿法刻蚀等方法形成所需浅槽602结构。
进一步地，上述浅槽602的个数通常为几十到几百个。
在一个具体的实施例中，上述浅槽602的深度，即后续工艺中第二POLY层504所形成突点的高度。其深度所设置的数值范围在0.5μm-1μm之间。该浅槽602的平面形状及具体尺寸均可通过实际需要进行设定，可以是长方 形、正方形、圆形或者椭圆形等形状。
S400，在氧化硅层503上形成第二POLY层504并通过刻蚀形成所需的图形结构和释放孔603。
参考图7，在上述氧化硅层503即牺牲层上通过化学气相淀积方式形成一层POLY，即第二POLY层504，也可称为第二多晶硅层。第二POLY层504具较大的张应力，且具有较大的刚性。
在一个实施例中，在上述第二POLY层504通过光刻、腐蚀等半导体工艺对其进行图形化处理，形成图8所示图形结构并形成释放孔603，该释放孔603用作对所述牺牲层进行腐蚀处理。
进一步地，上述释放孔603在器件实际应用中，也可用作声孔，声音可通过该孔到达下层较软的第一POLY层502，引起第一POLY层502的振动。
具体地，可以采用常规半导体工艺中的光刻工艺在第二POLY层504上形成所需的图形窗口，然后通过干法刻蚀或湿法刻蚀等方法形成所需的凹状图形结构及释放孔603。
在一个实施例中，在形成释放孔603的同时，第二POLY层504上形成若干质量块，且上述质量块底部均有凸点凹陷设置于浅槽602中。
如图7所示，上述释放孔603中预设有一个用于形成通孔的释放孔结构。上述预设的释放孔结构处于上述质量块的一侧，与质量块通过其余部分的第二POLY层504相隔，但不限于图中位置。
在一个实施例中，参考图9，通过第二POLY层504的释放孔603中预设的一释放孔结构对氧化硅层503进行刻蚀，形成延伸至第一POLY层502的通孔505。
具体地，通过第二POLY层504的释放孔603对氧化硅层503即牺牲层 进行刻蚀，以在其中形成通孔505。通过常规半导体工艺中的光刻工艺在第二POLY层504的释放孔603在氧化硅层503上形成所需的通孔505窗口，然后通过干法刻蚀或湿法刻蚀等方法形成所需的通孔505结构，通孔505的底部露出布线图形。该布线图形也可由相同的刻蚀工艺所获得。
可选地，上述用于刻蚀通孔位置由上述预设的释放孔结构的位置决定，但不限于图中位置。
在一个实施例中，参考图10，在上述第二POLY层504上通过溅射工艺或蒸发工艺生长一层金属层506，对该金属层506进行图像刻蚀处理，以使金属层506图形化并作连线用。
在一个具体的实施例中，在第二POLY层504上形成金属层506，并图形化以形成引线和/或键合区。通常采用常规半导体工艺中的溅射工艺或蒸发工艺，在第二POLY层504上沉积金属层506，其厚度可以是1μm-2μm，上述金属层506的材料可以是纯铝(Al)、铝硅合金(Al-1％Si)或者Ti+TiN+Al-Si。上述Al-1％Si及Al-Si均为铝硅合金，Al-1％Si合金用于集成电路封装键合。之后，对金属层506通过光刻及腐蚀对其进行图形化，从而形成一个或多个引线或者键合区。
S500，从背面刻蚀基底以形成背腔507及隔离槽201，所述隔离槽201将所述基底分隔为测试区301与非测试区101。
参考图10-图11，在一个实施例中，从背面刻蚀上述基底形成背腔507及隔离槽201，隔离槽201将上述基底分隔为测试区301与非测试区101。需要注意的是，隔离槽201环绕测试区301设置，上述背腔507为测试区301的基底被刻蚀形成。
在一个实施例中，上述背腔507通过等离子刻蚀工艺对基底背面部分区 域进行腐蚀，同时对隔离区内的基底进行腐蚀以形成隔离区。
在一个实施例中，如图11所示，将氧化硅所构成的牺牲层的部分区域通过干法化学腐蚀或湿法化学腐蚀进行腐蚀并形成空腔。对于氧化硅材质的牺牲层503，可以采用HF酸气相熏蒸的方式，将质量块与第一POLY层502之间的牺牲层503的一部分腐蚀移除，使得质量块被释放，得到可运动的质量块。释放后的质量块在运动时，至少部分会进入牺牲层503中的空腔。
在一个实施例中，在牺牲层503被部分或全部移除后，位于浅槽602内的质量块暴露出来，且底部形成凸点。该凸点可以减少质量块与第一POLY层502之间的接触面积。通过该凸点即使发生接触，由于上述第一POLY层的弹性恢复力远大于上述凸点的表面吸附力，因此并不会发生粘连。
至此，本发明中形成的MEMS器件如图11所示。该MEMS器件包括：基底，上述基底包括测试区301与非测试区101，测试区301与非测试区101之间设有挖空的隔离槽201，该隔离槽201环绕所述测试区301设置；连接结构401，上述测试区301通过连接结构401与非测试区101相连接，上述连接结构401具体为硅悬臂梁结构。该悬臂梁结构包括上述的氧化层501、第一POLY层502、牺牲层503、及第二POLY层504。
请参见图12，本发明提供一种MEMS器件，用于消除基底材料对MEMS产品特性参数测试结果的影响。该MEMS器件包括：基底，上述基底包括测试区301与非测试区101，测试区301与非测试区101之间设有挖空的隔离槽201，该隔离槽201环绕所述测试区301设置；连接结构401，上述测试区301通过连接结构401与非测试区101相连接，上述连接结构401为薄膜结构或硅悬臂梁结构。测试区301是MEMS产品测试结构的承载区，MEMS产品的测试结构可以包括电学测试结构，也可以包括非电学测试结构。
上述MEMS器件，设有隔离槽201，该隔离槽201环绕设置于测试区301外边，其测试区301通过且仅通过特定的连接结构401与基底材料的其他区域(即非测试区101)相连接。采用上述结构，该连接结构401不会将非测试区101形变形成的力传递到测试区301，以消除非测试区101的形变对上述MEMS器件测试时的影响，使测试结果更准确。隔离槽201可以是一个完整的环状结构，也可以由几段隔离环组成。隔离槽201的平面结构可以是圆形、四边形、多边形、不规则图形等各种形状。
基底用作半导体衬底，通常使用热氧化、低压化学气相淀积或者等离子增强型化学气相淀积等方法在基底上形成氧化硅材质的氧化层501，也称隔离层。
在一个实施例中，上述测试区301与非测试区101之间至少设有一层隔离槽201。
在一个实施例中，上述连接结构401至少包括氧化层501及第一POLY层502、牺牲层及第二POLY层504中的一层或多层。
进一步地，连接结构401可以为氧化层501与第一POLY层502、牺牲层及第二POLY层504中任意的一层或多层相组合；
在一个实施例中，上述连接结构401为硅悬臂梁结构，从下到上依次包括：氧化层501、第一POLY层502、牺牲层及第二POLY层504；其中，至少包括氧化层501及第一POLY层502、牺牲层及第二POLY层504中的一层或多层。
进一步地，连接结构401可以为氧化层501与第一POLY层502、牺牲层及第二POLY层504中任意的一层或多层相组合。
在一个实施例中，上述测试区301的上方设有基底上的第一POLY层502、 以及第一POLY层502上方的第二POLY层504，上述第二POLY层504形成悬臂梁结构。
进一步地，第二POLY层504和第一POLY层502之间的牺牲层被去除形成镂空结构。
本发明提供了一种MEMS器件，该MEMS器件能够消除基底材料对MEMS产品特性参数测试结果的影响，使MEMS产品的特性参数测试更方便、准确。本MEMS器件包含一个隔离槽201，该隔离槽201在测试区301域的四周，具体结构为结合产品生产工艺将隔离环所做成的槽状结构。测试区301只通过特定的连接结构401与基底材料的其他区域相连接。采用上述结构，能够消除基底材料其他区域的形变对测试结构的影响，使测试结果更加准确。进而使得圆片生产出来之后，无需做任何技术处理就可以安排测试，对于监控需要大批量生产的工厂来讲，可以迅速判断所生产的圆片的情况，能针对产品出现的质量问题做出及时反应。可以提高产品的质量控制能力，减少由监控不及时导致的圆片报废，最终达到降低生产成本的有益效果。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (20)

  1. 一种MEMS器件，包括：
    基底，所述基底包括测试区与非测试区，所述测试区与所述非测试区之间设有至少一层挖空的隔离槽，所述隔离槽环绕所述测试区设置；
    连接结构，所述测试区通过所述连接结构与所述非测试区相连接，所述连接结构为薄膜结构或悬臂梁结构。
  2. 根据权利要求1所述的MEMS器件，其中，所述连接结构至少包括氧化层、第一POLY层、牺牲层与第二POLY层中的一层或多层。
  3. 根据权利要求2所述的MEMS器件，其中，所述连接结构从下到上依次包括：氧化层、第一POLY层、牺牲层及第二POLY层。
  4. 根据权利要求3所述的MEMS器件，其中，所述测试区上方设有基底上的所述第一POLY层、和所述第一POLY层上方的所述第二POLY层，所述第二POLY层形成悬臂梁结构，所述第二POLY层和所述第一POLY层之间的部分牺牲层被去除，形成镂空结构。
  5. 根据权利要求2所述的MEMS器件，其中，所述氧化层的材料为氧化硅。
  6. 根据权利要求1所述的MEMS器件，其中，所述基底为硅衬底。
  7. 根据权利要求所述的MEMS器件，其中，所述隔离槽的平面结构为圆形、四边形、多边形或不规则图形中的一种。
  8. 根据权利要求1所述的MEMS器件，其中，所述测试区为MEMS器件测试结构的承载区。
  9. 根据权利要求8所述的MEMS器件，其中，所述测试结构为电学测试结构或非电学测试结构。
  10. 一种MEMS器件的制备方法，包括：
    提供基底且在所述基底上生成氧化层；
    在所述氧化层上形成第一POLY层并进行图案化处理；
    在所述第一POLY层上形成牺牲层，并通过光刻和刻蚀在所述牺牲层表面形成若干浅槽；
    在所述牺牲层上形成第二POLY层并进行图案化处理，形成多个释放孔；
    从背面刻蚀所述基底形成背腔及隔离槽，所述隔离槽将所述基底分隔为测试区与非测试区，所述隔离槽环绕所述测试区设置，所述背腔为所述测试区的基底被刻蚀形成。
  11. 根据权利要求10所述的MEMS器件制备方法，其中，多个所述释放孔中存在至少一个释放孔能将声音传导至所述第一POLY层、并引起所述第一POLY层的振动。
  12. 根据权利要求10所述的MEMS器件制备方法，其中，所述在所述第一POLY层上形成牺牲层的步骤之后，还包括：
    对形成的牺牲层的表面进行平坦化处理。
  13. 根据权利要求12所述的MEMS器件制备方法，其中，所述平坦化处理后形成的上表面的平整度小于10nm。
  14. 根据权利要求10所述的MEMS器件制备方法，其中，在所述从背面刻蚀所述基底形成背腔及隔离槽步骤之前，包括：
    通过第二POLY层的释放孔在牺牲层上刻蚀通孔至第一POLY层。
  15. 根据权利要求14所述的MEMS器件制备方法，其中，在所述通过第二POLY层的释放孔在牺牲层上刻蚀通孔至第一POLY层之后，包括：
    在所述第二POLY层上生长一层金属层；
    对所述金属层进行光刻和刻蚀处理，形成金属连线。
  16. 根据权利要求15所述的MEMS器件制备方法，其中，所述金属层的厚度为1μm-2μm。
  17. 根据权利要求15所述的MEMS器件制备方法，其中，所述金属层的材料包括纯铝、铝硅合金或Ti+TiN+Al-Si中的一种。
  18. 根据权利要求10所述的MEMS器件制备方法，其中，所述第二POLY层的刚性和张应力大于所述第一POLY层的。
  19. 根据权利要求10所述的MEMS器件制备方法，其中，所述牺牲层的厚度设置为2.5μm-3.5μm。
  20. 根据权利要求10所述的MEMS器件制备方法，其中，所述浅槽的深度设置为0.5μm-1μm。
PCT/CN2019/072106 2018-01-31 2019-01-17 一种mems器件及其制备方法 WO2019149077A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810096459.4A CN110092345B (zh) 2018-01-31 2018-01-31 一种mems器件及其制备方法
CN201810096459.4 2018-01-31

Publications (1)

Publication Number Publication Date
WO2019149077A1 true WO2019149077A1 (zh) 2019-08-08

Family

ID=67442055

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/072106 WO2019149077A1 (zh) 2018-01-31 2019-01-17 一种mems器件及其制备方法

Country Status (2)

Country Link
CN (1) CN110092345B (zh)
WO (1) WO2019149077A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693577A (zh) * 2020-06-05 2020-09-22 西安电子科技大学 基于空气隔热层的mems微热板及其制作方法
CN112744782A (zh) * 2020-12-30 2021-05-04 江西铭德半导体科技有限公司 一种微悬臂梁的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111224637A (zh) * 2020-01-21 2020-06-02 武汉大学 一种带有新型释放结构的谐振器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102616729A (zh) * 2012-04-04 2012-08-01 西北工业大学 一种基于soi硅片的窄沟道隔离槽刻蚀至氧化层的检测结构及检测方法
CN103832967A (zh) * 2014-03-10 2014-06-04 上海先进半导体制造股份有限公司 Mems传感器的加工方法
WO2017003692A1 (en) * 2015-06-29 2017-01-05 Continental Automotive Systems, Inc. Pressure sensor device with a mems piezoresistive element attached to an in-circuit ceramic board
CN205907026U (zh) * 2015-12-24 2017-01-25 意法半导体股份有限公司 Mems压电器件、能量采集系统以及便携式或移动型电子装置
CN106744644A (zh) * 2016-10-11 2017-05-31 中国科学院地质与地球物理研究所 一种mems传感器低应力封装管壳及封装系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102238463B (zh) * 2010-04-30 2014-09-03 比亚迪股份有限公司 一种将硅麦克风器件与集成电路单片集成的方法及芯片
JP5973792B2 (ja) * 2012-05-31 2016-08-23 新日本無線株式会社 Ｍｅｍｓ素子の製造方法
CN104602173A (zh) * 2013-10-30 2015-05-06 北京卓锐微技术有限公司 一种硅电容麦克风及其制备方法
DE102014210912A1 (de) * 2014-06-06 2015-12-17 Robert Bosch Gmbh Interposer für die Montage eines vertikal hybrid integrierten Bauteils auf einem Bauteilträger
CN204090150U (zh) * 2014-08-11 2015-01-07 苏州敏芯微电子技术有限公司 电容式微硅麦克风
KR101610129B1 (ko) * 2014-11-26 2016-04-20 현대자동차 주식회사 마이크로폰 및 그 제조방법
US10131538B2 (en) * 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102616729A (zh) * 2012-04-04 2012-08-01 西北工业大学 一种基于soi硅片的窄沟道隔离槽刻蚀至氧化层的检测结构及检测方法
CN103832967A (zh) * 2014-03-10 2014-06-04 上海先进半导体制造股份有限公司 Mems传感器的加工方法
WO2017003692A1 (en) * 2015-06-29 2017-01-05 Continental Automotive Systems, Inc. Pressure sensor device with a mems piezoresistive element attached to an in-circuit ceramic board
CN205907026U (zh) * 2015-12-24 2017-01-25 意法半导体股份有限公司 Mems压电器件、能量采集系统以及便携式或移动型电子装置
CN106744644A (zh) * 2016-10-11 2017-05-31 中国科学院地质与地球物理研究所 一种mems传感器低应力封装管壳及封装系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693577A (zh) * 2020-06-05 2020-09-22 西安电子科技大学 基于空气隔热层的mems微热板及其制作方法
CN111693577B (zh) * 2020-06-05 2021-04-27 西安电子科技大学 基于空气隔热层的mems微热板及其制作方法
CN112744782A (zh) * 2020-12-30 2021-05-04 江西铭德半导体科技有限公司 一种微悬臂梁的制备方法
CN112744782B (zh) * 2020-12-30 2024-01-30 江西德瑞光电技术有限责任公司 一种微悬臂梁的制备方法

Also Published As

Publication number Publication date
CN110092345A (zh) 2019-08-06
CN110092345B (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
WO2019149077A1 (zh) 一种mems器件及其制备方法
KR101455454B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
US9458009B2 (en) Semiconductor devices and methods of forming thereof
US6428713B1 (en) MEMS sensor structure and microfabrication process therefor
Bagolini et al. Polyimide sacrificial layer and novel materials for post-processing surface micromachining
JP5602761B2 (ja) 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法
EP2973657B1 (en) Surface roughening to reduce adhesion in an integrated mems device
US6472244B1 (en) Manufacturing method and integrated microstructures of semiconductor material and integrated piezoresistive pressure sensor having a diaphragm of polycrystalline semiconductor material
WO2020224513A1 (zh) 微机电系统器件制备方法
JP2006205352A (ja) Ｍｅｍｓ構造体の製造方法
JP6108793B2 (ja) 少なくとも１つの複数の厚さを有する活性部を備える構造を形成するための方法
JPH09512955A (ja) 高い垂直アスペクト比の薄膜構造体
JP4431502B2 (ja) エピタキシによって半導体デバイスを形成する方法
US10112827B2 (en) Process for producing an electromechanical device
Fang et al. CMOS MEMS: A key technology towards the “More than Moore” era
US11365119B2 (en) Device having a membrane and method of manufacture
JP2013111745A (ja) 異なる厚さの領域を有する少なくとも１つの活性部を備える構造を製造する方法
Brault et al. MEMS packaging process by film transfer using an anti-adhesive layer
Kim et al. A high-aspect-ratio comb actuator using UV-LIGA surface micromachining and (110) silicon bulk micromachining
Li et al. Bulk micromachining
KR100817813B1 (ko) 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법
JP2007069343A (ja) マススプリング系の製造方法、マススプリング系、加速度系および慣性計測装置
TWI606007B (zh) 採用複合基材的微機電元件以及其製作方法
JP2000022168A (ja) 半導体加速度センサ及びその製造方法
US10775253B2 (en) Method for producing a micromechanical component with an exposed pressure sensor device and micromechanical component

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19748183

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19748183

Country of ref document: EP

Kind code of ref document: A1