WO2019043890A1 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
WO2019043890A1
WO2019043890A1 PCT/JP2017/031461 JP2017031461W WO2019043890A1 WO 2019043890 A1 WO2019043890 A1 WO 2019043890A1 JP 2017031461 W JP2017031461 W JP 2017031461W WO 2019043890 A1 WO2019043890 A1 WO 2019043890A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
abrasive
semiconductor wafer
concentration
final
Prior art date
Application number
PCT/JP2017/031461
Other languages
English (en)
French (fr)
Inventor
竜一 谷本
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Priority to CN201780094467.9A priority Critical patent/CN111316399B/zh
Priority to JP2019538862A priority patent/JPWO2019043890A1/ja
Priority to PCT/JP2017/031461 priority patent/WO2019043890A1/ja
Priority to TW107128136A priority patent/TWI755559B/zh
Publication of WO2019043890A1 publication Critical patent/WO2019043890A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Definitions

  • the present invention relates to a method of manufacturing a semiconductor wafer.
  • the manufacturing process of a semiconductor wafer includes a multistage polishing process which is usually performed using an abrasive containing abrasive grains (eg, paragraph 0008 of Japanese Patent No. 3637594 and See examples).
  • the multistage polishing process performed using an abrasive containing abrasive grains is usually introduced onto the wafer surface by the rough polishing process performed to improve the flatness of the wafer surface and to remove the processing strain layer, and the rough polishing process Include one or more stages of finish polishing steps performed to remove surface defects (abrasion-induced defects).
  • the defects caused by polishing can not be sufficiently removed in the finish polishing process, or if defects caused by the polishing are newly introduced in the finish polishing process, the height of the device manufactured from the semiconductor wafer shipped as a product is high. It interferes with integration.
  • the demand for the improvement of the surface quality of semiconductor wafers is increasing, so it is more strongly demanded to reduce defects caused by polishing of semiconductor wafers than ever before.
  • One aspect of the present invention is a method of manufacturing a semiconductor wafer including a multi-stage polishing process performed using a polishing agent containing abrasive grains, which is a semiconductor wafer capable of producing a semiconductor wafer with reduced defects caused by polishing.
  • a polishing agent containing abrasive grains which is a semiconductor wafer capable of producing a semiconductor wafer with reduced defects caused by polishing.
  • One aspect of the present invention is A method of manufacturing a semiconductor wafer Including a multistage polishing process including three or more polishing processes performed using an abrasive containing abrasive grains,
  • the concentration of abrasive particles used in the final polishing process of the multistage polishing process, and the abrasive particles of the polishing agent used in the one-step pre-polishing process performed one stage before the final polishing process
  • the concentration and the abrasive concentration of the abrasive used in the two-step pre-polishing step which is performed two steps before the final polishing step are represented by the following relational expression 1: (Relational equation 1) Abrasive grain concentration of abrasives used in two-step pre-polishing process> Abrasive grain concentration of abrasives used in one-step pre-polishing process> Abrasive grain concentration of abrasives used in final polishing step
  • the abrasive concentration of the abrasive is a concentration based on mass.
  • the “association degree” of the abrasive grains contained in the abrasive is the average particle size of the abrasive grains contained in the abrasive, which is determined by the BET (Brunauer-Emmett-Teller) method (hereinafter Calculated according to the following equation from the BET particle size ”) and the average particle size of the abrasive grains (hereinafter referred to as" DLS particle size ”) determined by the dynamic light scattering (DLS) method Value.
  • Degree of association DLS particle size / BET particle size
  • the measurement of the DLS particle size can be performed by a known method such as the method described in Journal of Chemical Physics, Vol. 57, No. 11 (Dec., 1972), page 4814.
  • the concentration of abrasive grains is 0.3 It can be carried out using an aqueous slurry containing% by weight of base.
  • This aqueous slurry can be, for example, an aqueous slurry with an ammonia concentration of 0.1% by mass, and the solvent is preferably water.
  • the abrasive concentration of the abrasive used in the final polishing step can be in the range of 0.06 to 0.40 wt.
  • the abrasive concentration of the abrasive used in the one-step pre-polishing step can be in the range of 0.30 to 0.70 mass% (provided that relation 1 is satisfied).
  • the abrasive concentration of the abrasive used in the two-step pre-polishing step can range from 1.00 to 5.00 wt% (provided that relationship 1 is satisfied).
  • the semiconductor wafer can be a silicon wafer.
  • a semiconductor wafer in which defects caused by polishing are reduced by the method for producing a semiconductor wafer including a multi-step polishing process performed using a polishing agent containing abrasive grains.
  • FIG. 1 is a flow chart showing a general manufacturing process of a semiconductor wafer.
  • One aspect of the present invention is a method for manufacturing a semiconductor wafer, which is a multistage polishing process including three or more stages of polishing processes performed using an abrasive containing abrasive grains (hereinafter, also simply referred to as “multistage polishing process”) And the abrasive concentration of the polishing agent used in the final polishing step of the multi-stage polishing step, and the one-step pre-polishing step performed one stage before the final polishing step.
  • the abrasive concentration of the abrasive and the abrasive concentration of the abrasive used in the two-stage pre-polishing process performed two stages before the final polishing process satisfy the following relational expression 1 and in the one-stage pre-polishing process
  • the present invention relates to a method for producing a semiconductor wafer in which the average particle size of the abrasive contained in the abrasive used is determined by the dynamic light scattering method and is 65 nm or more and the association degree is more than 1.50.
  • the symbol “>” in the relational expression 1 means that the abrasive concentration described on the left of the symbol is higher than the abrasive concentration described on the right of the same symbol.
  • the polishing process defect introduced in a certain stage of polishing process is It can not be sufficiently removed in the polishing process after the process.
  • the abrasive grains in the polishing agent are agglomerated in the polishing process of a certain stage, adhere to the surface of the semiconductor wafer, and are adhered to the surface of the semiconductor wafer. Occurrence of surface defects such as scratch may be mentioned.
  • the higher the concentration of abrasive particles in the polishing agent the higher the polishing ability tends to be.
  • the lower the concentration of abrasive particles the less the agglomeration of the abrasive particles in the polishing agent tends to occur.
  • the larger the DLS particle size and the larger the value of the degree of association the higher the polishing ability tends to be.
  • the dynamic light of the abrasive grains contained in the polishing agent used in the first-step polishing step before the concentration of the various polishing agents used in the multi-step polishing step satisfies the above Equation 1
  • the average particle size (DLS particle size) determined by the scattering method is 65 nm or more and the association degree is more than 1.50
  • polishing-induced defects introduced up to the previous step can be sufficiently removed.
  • generation of surface defects caused by aggregation of abrasive grains in the polishing agent can be suppressed, and these contribute to the reduction of defects caused by the polishing of the semiconductor wafer after the multistage polishing process, the inventor I guess.
  • the above is only an assumption and does not limit the present invention.
  • the semiconductor wafer manufacturing method includes a multistage polishing process including three or more polishing processes performed using an abrasive containing abrasive grains.
  • the semiconductor wafer subjected to the multistage polishing process can be various semiconductor wafers such as a silicon wafer (single crystal silicon wafer).
  • the conductivity type of the semiconductor wafer may be p-type or n-type.
  • the semiconductor wafer can be a wafer of various diameters such as 200 mm, 300 mm, and 450 mm.
  • the thickness is, for example, 600 to 1000 ⁇ m, but is not particularly limited.
  • FIG. 1 is a flow chart showing a general manufacturing process of a semiconductor wafer.
  • the manufacturing process of the embodiment shown in FIG. 1 includes a slicing process (for example, a process of cutting a wafer from a single crystal silicon ingot) 11, a chamfering process 12, a lapping process 13, an etching process 14, a multistage polishing process 15, and a final cleaning process 16. It is. The details of the multistage polishing process will be described later.
  • the semiconductor wafer to be subjected to the multistage polishing process can be a semiconductor wafer subjected to a slicing process, a chamfering process, a lapping process and an etching process as in the manufacturing process shown in FIG. 1 in one aspect.
  • Known techniques can be applied to various processes performed for manufacturing a semiconductor wafer, such as a slicing process, a chamfering process, a lapping process, and an etching process.
  • the multistage polishing process included in the method for manufacturing a semiconductor wafer includes three or more stages of polishing processes performed using an abrasive containing abrasive grains.
  • the polishing process performed in the multistage polishing process may be, for example, three stages, and may be four or more stages.
  • the polishing process performed in the multistage polishing process is three stages.
  • the details of the final polishing step, the one-step pre-polishing step performed one step before the final polishing step, and the two-step pre-polishing step performed two steps before the final polishing step I will mention later.
  • the polishing process performed before the two-stage pre-polishing process performed two stages before the final polishing process is not particularly limited, and a known technique may be applied. Can. Further, in one aspect, after the final polishing step of the multi-stage polishing step, a polishing step using a polishing agent not containing abrasive grains (abrasive grain-less polishing agent) may be performed or may not be performed.
  • a polishing step using a polishing agent not containing abrasive grains abrasive grain-less polishing agent
  • One mode of polishing performed in various polishing processes such as final polishing process, one-stage pre-grinding process, two-stage pre-grinding process and the like is single-side polishing in which only one surface of a semiconductor wafer is polished, and the other one is semiconductor This is double-sided polishing in which the front and back surfaces of the wafer are simultaneously polished.
  • surface the front surface and the back surface of the semiconductor wafer to be polished by double-side polishing will also be collectively referred to as "surface”.
  • a predetermined amount of polishing agent is supplied between a polishing pad (for example, a urethane-based polishing pad or the like) attached to a surface plate of a polishing apparatus and a semiconductor wafer surface, It can be performed by relatively moving (eg, rotating).
  • the polishing apparatus a polishing apparatus having a known configuration such as a commercially available polishing apparatus can be used without any limitation.
  • the polishing apparatus can be an apparatus having a platen having a polishing pad attached to the surface thereof, a supply means of an abrasive, and a moving means (for example, a rotating means) of a semiconductor wafer.
  • a polishing apparatus a single-side polishing apparatus polishing only the front surface of a wafer attached to a carrier plate with wax or the like, or both surfaces simultaneously polishing the front and back surfaces of a wafer held by a carrier having round holes for holding a wafer
  • Various polishing devices such as a polishing device can be used.
  • the surface plate a plate made of metal such as iron and stainless steel or ceramic having good flatness is preferable. The size of the platen can be appropriately selected according to the size of the semiconductor wafer.
  • a semiconductor wafer In a polishing process performed using a polishing agent containing abrasive grains, a semiconductor wafer usually contacts the abrasive grains while moving relative to the polishing pad on the polishing pad supplied with the polishing agent in a polishing apparatus.
  • the moving speed of the wafer (for example, the number of rotation of the wafer and / or the platen) can be appropriately selected according to the mechanism of the apparatus, the material of the abrasive grains, the diameter and material of the semiconductor wafer, and the like.
  • the semiconductor wafer is usually pressurized toward the platen.
  • the pressure at the time of pressurization can be suitably selected according to the kind and size of abrasive grain.
  • the supply amount of the abrasive can also be appropriately selected according to the size of the platen.
  • the polishing agent used in each polishing process included in the multi-stage polishing process preferably contains at least abrasive grains, and preferably further contains a solvent, and more preferably a slurry in which the abrasive grains are dispersed in the solvent.
  • abrasive grains various abrasive grains generally used for polishing semiconductor wafers can be used, and for example, colloidal silica, silica, alumina, ceria, titania, zirconia, silicon nitride, silicon carbide, manganese oxide and diamond alone can be used. Or a mixture of two or more. From the viewpoint of suppressing the aggregation of the abrasive grains in the abrasive, it is preferable to use abrasive grains having high dispersibility, and from this point colloidal silica is preferable.
  • the solvent can be appropriately selected depending on the material of the semiconductor wafer to be polished, the type of abrasive particles to be used, etc.
  • a basic aqueous solution can be used.
  • the basic aqueous solution include aqueous solutions of alkali metal hydroxides such as KOH and NaOH, aqueous solutions of alkaline earth metal hydroxides, aqueous ammonia and the like.
  • the amount of the solvent used is not particularly limited, and may be, for example, 2 to 200 times by mass of the abrasive amount, and preferably 5 to 50 times by mass.
  • the abrasive can also contain, if necessary, one or more additives such as a pH adjuster in any amount.
  • the pH of the polishing agent can be adjusted by the above-described base concentration of the basic aqueous solution, or can be adjusted by the addition of a pH adjuster.
  • a pH adjuster for example, hydrogen carbonate, organic acid and the like can be used.
  • the pH of the polishing agent can be appropriately selected in accordance with the material of the semiconductor wafer to be polished, the type of abrasive particles to be used, and the like.
  • the pH of the abrasive can be the pH of the basic region.
  • the two-step front polishing process is a polishing process performed two stages before the final process (final polishing process) in a multistage polishing process including three or more polishing processes performed using an abrasive containing abrasive grains.
  • This two-step pre-polishing process can be preferably performed as a polishing process (so-called rough polishing process) mainly for the purpose of improving the flatness of the wafer and removing the processing strain layer.
  • the abrasive concentration of the abrasive used in the next polishing step which is the next polishing step, is lower than that of the abrasive used in the second polishing step. It is thought that this contributing to the suppression of the aggregation of the abrasive grains in the polishing agent in the first-step polishing step leads to the suppression of the generation of defects due to polishing.
  • the abrasive concentration of the polishing agent used in the two-step pre-polishing step is preferably 1.00 mass% or more, and 1.50 mass% or more. More preferably, it is more preferably 2.00% by mass or more. Further, from the viewpoint of suppressing the aggregation of the abrasive grains, the abrasive concentration of the polishing agent used in the two-step pre-polishing step is preferably 5.00% by mass or less, and is 4.00% by mass or less Is more preferred.
  • the polishing removal by the two-step front polishing process can be, for example, about 5 to 12 ⁇ m on one side of the wafer. However, it is not limited to this range, and may be determined according to the thickness of the wafer.
  • the DLS particle size is preferably 50 nm or more, and 60 nm or more from the viewpoint of enhancing the removal efficiency of the processing strain layer. Is more preferred.
  • the DLS particle diameter of the abrasive grains contained in the polishing agent used in the two-step pre-polishing step is 90 nm or less Is more preferably 85 nm or less, and still more preferably 80 nm or less.
  • Degree of association value determined by DLS particle size / BET particle size.
  • the BET particle size is a value calculated from the specific surface area of primary particles measured by the BET method, assuming that the shape of the particles is spherical (true sphere).
  • the DLS particle size can also be referred to as the in-liquid particle size, and is correlated with the state of particles actually present in the abrasive (for example, the state of secondary particles if present as secondary particles). There is. Therefore, it is considered that the closer the value of the degree of association is to 1, the more abrasive grains present in the near spherical shape are contained in the abrasive.
  • the abrasive contains a large number of abrasive grains having a shape (non-spherical) which deviates from a sphere as higher-order particles higher than secondary particles. It is considered to mean.
  • the degree of association of the abrasive grains contained in the abrasive used in the two-step pre-polishing step is preferably 1.00 or more, and more preferably 1.00 or more, from the viewpoint of the removal efficiency of the working strain layer. Preferably, it is 1.10 or more.
  • the degree of association of the abrasive grains contained in the polishing agent used in the two-stage front polishing process is 2.00 or less Is preferable, and 1.95 or less is more preferable.
  • one or more cleaning steps may or may not be performed by a known method.
  • the pre-stage polishing process is a multi-stage polishing process including three or more stages of polishing processes performed using a polishing agent containing abrasive grains, and is a polishing process performed one stage before the final process (final polishing process).
  • This one-step pre-polishing step can preferably be performed to remove the surface roughness, distortion, clouding, etc. of the wafer produced in the two-step pre-polishing step.
  • the abrasive concentration of the abrasive used in the one-step pre-polishing step is lower than the abrasive concentration of the abrasive used in the two-step pre-polishing step, which is the one-preceding polishing step.
  • the abrasive concentration of the abrasive used in the one-step pre-polishing step is higher than the abrasive concentration of the abrasive used in the final polishing step, which is the next polishing step. It is thought that this contributes to enhancing the removal efficiency of the surface roughness, distortion, clouding and the like of the wafer produced in the two-step pre-polishing step.
  • the abrasive concentration of the polishing agent used in the one-step pre-polishing step is 0.30 mass% or more from the viewpoint of enhancing the removal efficiency of the wafer surface roughness, distortion, clouding, etc. generated in the two-step pre-polishing step. It is preferable that it is 0.50 mass% or more. Further, from the viewpoint of further suppressing the aggregation of the abrasive grains, the abrasive concentration of the polishing agent used in the one-step preceding polishing step is preferably 0.80 mass% or less, and 0.70 mass. It is more preferable that the content is less than%. Further, the polishing removal by the one-step advance polishing process can be, for example, about 0.1 to 0.7 ⁇ m on one side of the wafer. However, it is not limited to this range, and may be determined according to the thickness of the wafer.
  • the average particle diameter (DLS particle diameter) determined by the dynamic light scattering method is 65 nm or more, and the association degree is 1.50. It is super.
  • the use of an abrasive in which the DLS particle size and association degree of the abrasive grains are in the above ranges respectively contributes to enhancing the removal efficiency of the surface roughness, distortion, clouding, etc. of the wafer generated in the two-step pre-polishing step. Conceivable.
  • the DLS particle size of the abrasive grains contained in the polishing agent used in the one-step preceding polishing step is 65 nm, preferably 66 nm or more, and more preferably 67 nm or more.
  • the abrasive grains contained in the abrasive used in the polishing step before one step from the viewpoint of suppressing the aggregation due to sedimentation are preferably 100 nm or less, more preferably 90 nm or less, still more preferably 80 nm or less, and still more preferably 70 nm or less.
  • the degree of association of the abrasive grains contained in the polishing agent used in the one-step advance polishing process is more than 1.50, preferably 1.60 or more, and more preferably 1.70 or more. More preferably, it is 1.80 or more.
  • the degree of association of the abrasive grains contained in the abrasive used in the first-step polishing step is, for example, preferably 2.10 or less, and more preferably 2.05 or less.
  • one or more cleaning steps may or may not be performed by a known method.
  • the final polishing process is performed as a final polishing process in a multistage polishing process including three or more polishing processes performed using a polishing process including abrasive grains.
  • This final polishing step can preferably be carried out to remove surface roughness, distortion, clouding and the like that could not be removed by the previous one-step polishing step.
  • the abrasive concentration of the abrasive used in this final polishing step is lower than the abrasive concentration of the abrasive used in the one-step pre-polishing step. It is thought that this contributes to suppressing the generation of defects due to polishing in the final polishing step.
  • the abrasive concentration of the polishing agent used in the final polishing step is preferably 0.40 mass% or less, 0.30 mass% It is more preferable that Further, from the viewpoint of enhancing the removal efficiency of surface roughness, distortion, clouding and the like in the final polishing step, the abrasive concentration of the polishing agent used in the final polishing step is preferably 0.06 mass% or more, 0 It is more preferable that it is .08 mass% or more. Further, the polishing removal in the final polishing step can be, for example, about 0.01 to 0.1 ⁇ m on one side of the wafer. However, the present invention is not limited to this range, and the final polishing step may be performed such that the surface quality required for the product wafer can be obtained by sufficiently removing the surface roughness, distortion, clouding and the like.
  • the particle size of the abrasive grains contained in the polishing agent used in the final polishing step is that the DLS particle size is 30 nm or more from the viewpoint of enhancing the removal efficiency of surface roughness, distortion, clouding and the like in the final polishing step.
  • the thickness is preferably 40 nm or more, more preferably 50 nm or more.
  • the DLS particle diameter of the abrasive grains contained in the polishing agent used in the final polishing step is preferably 110 nm or less, and 100 nm or less Is more preferably 90 nm or less, and still more preferably 80 nm or less.
  • the degree of association of the abrasive grains contained in the polishing agent used in the final polishing step is preferably 1.00 or more from the viewpoint of removal efficiency of surface roughness, distortion, clouding and the like in the final polishing step. More preferably, it is more than 1.00, and more preferably 1.10 or more. Further, from the viewpoint of further suppressing the occurrence of defects caused by polishing in the final polishing step, the association degree of the abrasive grains contained in the polishing agent used in the final polishing step is preferably 2.20 or less. It is more preferable that it is 2.10 or less.
  • the semiconductor wafer after the final polishing step of the multistage polishing step described above can be subjected to the final cleaning step as the next step, or can be subjected to the final cleaning step after being subjected to one or more additional steps.
  • An example of the one or more further steps may include a polishing step performed using an abrasive free abrasive (abrasive-less abrasive).
  • abrasive-less abrasive abrasive free abrasive
  • abrasive containing no abrasive may include abrasive particles which are inevitably mixed in, but the abrasive as a component of the abrasive is active when preparing the abrasive. Abrasives not added to
  • the final cleaning step can be performed by a cleaning method known as a method for cleaning a semiconductor wafer.
  • a washing method for example, a known washing method such as washing with pure water, washing with an organic solvent, RCA washing, SC-1 washing and the like can be performed.
  • the washing process may be performed in one stage, or two or more multistage washing processes may be performed.
  • the method of manufacturing a semiconductor wafer described above it is possible to provide a semiconductor wafer in which defects caused by polishing are reduced. Further, according to one aspect of the method of manufacturing a semiconductor wafer, it is also possible to further suppress the occurrence of polishing-induced defects that are even smaller than in the past.
  • the semiconductor wafer having reduced polishing-induced defects can be evaluated by the number of light points (LPD; Light Point Defect) detected by a laser surface inspection apparatus.
  • LPD Light Point Defect
  • a semiconductor surface with a diameter of 300 nm is a laser surface inspection device that is a laser surface inspection device on the surface subjected to polishing in a multistage polishing process. It is possible to provide a semiconductor wafer in which the number of LPDs whose detection size is 19 nm or more measured by SP5 manufactured is 30 or less.
  • Examples 1 to 13, Comparative Examples 1 to 7 A single crystal silicon ingot having a diameter of 300 mm was sliced, chamfered, lapped and etched to obtain a silicon wafer to be polished having a thickness of about 785 ⁇ m.
  • a multi-step polishing process including a three-step polishing process using a polishing agent containing abrasive grains was performed on a silicon wafer to be polished under the following conditions. In each polishing process, in a polishing apparatus equipped with a platen, an abrasive is supplied between the polishing pad attached to the platen and the surface of the silicon wafer, and the wafer is platen while rotating the platen or wafer. It was done by pressing toward.
  • DLS Particle Size of Abrasive Grains A sample solution for DLS particle size measurement was prepared using the colloidal silica solution used to prepare each of the above-mentioned abrasives.
  • the sample solution was prepared as a basic aqueous slurry (silica concentration: 0.3 mass%, ammonia concentration: 0.1 mass%) obtained by diluting a colloidal silica solution with a 28 mass% aqueous ammonia solution and pure water.
  • DLS particle size was measured by ELS-Z2 manufactured by Otsuka Electronics Co., Ltd., while maintaining the dispersibility of silica in the sample solution.
  • Comparative Examples 1 to 3 and Comparative Example 6 the abrasive concentration of the polishing agent did not satisfy the relational expression 1.
  • the DLS particle size of the abrasive of the polishing agent used in the one-step pre-polishing step was less than 65 nm.
  • the degree of association of the abrasive grains of the abrasive used in the one-step pre-polishing step was 1.50 or less. From the comparison of the number of LPD shown in Table 1, compared to these comparative examples, in Examples 1 to 13, polishing-induced defects are generated in the semiconductor wafer after the multi-stage polishing process performed using the abrasive containing abrasive grains. Can be confirmed.
  • One aspect of the present invention is useful in the field of various semiconductor wafers and devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

半導体ウェーハの製造方法であって、砥粒を含む研磨剤を用いて行われる３段階以上の研磨工程を含む多段研磨工程を含み、上記多段研磨工程において、この多段研磨工程の最終研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の１段階前に行われる１段階前研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の２段階前に行われる２段階前研磨工程において使用される研磨剤の砥粒濃度とが下記関係式１を満たし、且つ１段階前研磨工程において使用される研磨剤に含まれる砥粒の動的光散乱法により求められる平均粒径は６５ｎｍ以上であり且つ会合度は１．５０超である半導体ウェーハの製造方法が提供される。 （関係式１） ２段階前研磨工程において使用される研磨剤の砥粒濃度＞１段階前研磨工程において使用される研磨剤の砥粒濃度＞最終研磨工程において使用される研磨剤の砥粒濃度

Description

半導体ウェーハの製造方法
　本発明は、半導体ウェーハの製造方法に関する。
　半導体ウェーハ（以下、単に「ウェーハ」とも記載する。）の製造工程には、通常、砥粒を含む研磨剤を用いて行われる多段研磨工程が含まれる（例えば日本特許第３６３７５９４号の段落０００８および実施例参照）。
　砥粒を含む研磨剤を用いて行われる多段研磨工程は、通常、ウェーハ表面の平坦度の向上や加工歪層を除去するために行われる粗研磨工程と、粗研磨工程によりウェーハ表面に導入された表面欠陥（研磨起因欠陥）を除去するために行われる１段階または２段階以上の仕上げ研磨工程を含む。しかし、仕上げ研磨工程において研磨起因欠陥を十分に除去することができないと、または仕上げ研磨工程において新たに研磨起因欠陥が導入されてしまうと、製品として出荷された半導体ウェーハから製造されるデバイスの高集積化の妨げとなってしまう。特に近年、デバイスの更なる高集積化の進行に伴い半導体ウェーハの表面品質向上に対する要求は高まっているため、半導体ウェーハの研磨起因欠陥を低減することが、従来よりも一層強く望まれている。
　本発明の一態様は、砥粒を含む研磨剤を用いて行われる多段研磨工程を含む半導体ウェーハの製造方法であって、研磨起因欠陥が低減された半導体ウェーハを製造することが可能な半導体ウェーハの製造方法を提供する。
　本発明の一態様は、
　半導体ウェーハの製造方法であって、
　砥粒を含む研磨剤を用いて行われる３段階以上の研磨工程を含む多段研磨工程を含み、
　上記多段研磨工程において、この多段研磨工程の最終研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の１段階前に行われる１段階前研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の２段階前に行われる２段階前研磨工程において使用される研磨剤の砥粒濃度とが、下記関係式１：
（関係式１）
　２段階前研磨工程において使用される研磨剤の砥粒濃度＞１段階前研磨工程において使用される研磨剤の砥粒濃度＞最終研磨工程において使用される研磨剤の砥粒濃度
を満たし、且つ
　１段階前研磨工程において使用される研磨剤に含まれる砥粒の動的光散乱法により求められる平均粒径は６５ｎｍ以上であり且つ会合度は１．５０超である、半導体ウェーハの製造方法、
　に関する。
　本発明および本明細書において、研磨剤の砥粒濃度は、質量基準の濃度である。
　本発明および本明細書において、研磨剤に含まれる砥粒の「会合度」とは、研磨剤に含まれる砥粒のＢＥＴ（Ｂｒｕｎａｕｅｒ－Ｅｍｍｅｔｔ－Ｔｅｌｌｅｒ）法により求められる平均粒径（以下、「ＢＥＴ粒径」と記載する。）と、動的光散乱（ＤＬＳ；Ｄｙｎａｍｉｃ　Ｌｉｇｈｔ　Ｓｃａｔｔｅｒｉｎｇ）法により求められる砥粒の平均粒径（以下、「ＤＬＳ粒径」と記載する）から、下記式により算出される値である。　
　　会合度＝ＤＬＳ粒径／ＢＥＴ粒径
　ＢＥＴ法による平均粒径の測定方法および動的光散乱法による平均粒径の測定方法については、公知技術を適用できる。例えば、ＤＬＳ粒径の測定は、Ｊｏｕｒｎａｌ ｏｆ Ｃｈｅｍｉｃａｌ Ｐｈｙｓｉｃｓ 第５７巻１１号（１９７２年１２月）第４８１４頁に説明された方法等の公知の方法により行うことができ、例えば砥粒濃度０．３質量％の塩基を含む水性スラリーを用いて行うことができる。この水性スラリーは、例えばアンモニア濃度０．１質量％の水性スラリーであることができ、溶媒は水であることが好ましい。
　一態様では、最終研磨工程において使用される研磨剤の砥粒濃度は、０．０６～０．４０質量％の範囲である（但し関係式１を満たす）ことができる。
　一態様では、１段階前研磨工程において使用される研磨剤の砥粒濃度は、０．３０～０．７０質量％の範囲である（但し関係式１を満たす）ことができる。
　一態様では、２段階前研磨工程において使用される研磨剤の砥粒濃度は、１．００～５．００質量％の範囲である（但し関係式１を満たす）ことができる。
　一態様では、上記半導体ウェーハは、シリコンウェーハであることができる。
　本発明の一態様によれば、砥粒を含む研磨剤を用いて行われる多段研磨工程を含む半導体ウェーハの製造方法により、研磨起因欠陥が低減された半導体ウェーハを提供することが可能になる。
図１は、半導体ウェーハの一般的な製造工程を示すフロー図である。
　本発明の一態様は、半導体ウェーハの製造方法であって、砥粒を含む研磨剤を用いて行われる３段階以上の研磨工程を含む多段研磨工程（以下、単に「多段研磨工程」とも記載する。）を含み、上記多段研磨工程において、この多段研磨工程の最終研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の１段階前に行われる１段階前研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の２段階前に行われる２段階前研磨工程において使用される研磨剤の砥粒濃度とが、下記関係式１を満たし、且つ１段階前研磨工程において使用される研磨剤に含まれる砥粒の動的光散乱法により求められる平均粒径は６５ｎｍ以上であり且つ会合度は１．５０超である、半導体ウェーハの製造方法に関する。関係式１中の符号「＞」は、符号の左側に記載されている砥粒濃度が、同符号の右側に記載されている砥粒濃度より高濃度であることを意味する。
（関係式１）
２段階前研磨工程において使用される研磨剤の砥粒濃度＞１段階前研磨工程において使用される研磨剤の砥粒濃度＞最終研磨工程において使用される研磨剤の砥粒濃度　
　砥粒を含む研磨剤を用いる多段研磨工程が行われた半導体ウェーハの表面に研磨起因欠陥が存在してしまう理由の１つとしては、ある段階の研磨工程で導入された研磨加工欠陥を、次工程以降の研磨工程で十分に除去できなかったことが挙げられる。また、上記理由の１つとしては、ある段階の研磨工程で研磨剤中の砥粒が凝集して半導体ウェーハ表面に付着し、付着した状態で当該段階または次工程以降の研磨が行われることでスクラッチ等の表面欠陥が発生することが挙げられる。この点に関し、研磨剤中の砥粒濃度が高いほど研磨能は高まる傾向があり、他方で、砥粒濃度が低いほど研磨剤中の砥粒の凝集は起こり難くなる傾向がある。また、砥粒のＤＬＳ粒径および会合度に関しては、ＤＬＳ粒径が大きいほど、また会合度の値が大きいほど、研磨能は高まる傾向がある。
　上記半導体ウェーハの製造方法においては、多段研磨工程において使用される各種研磨剤の濃度が上記関係式１を満たし、且つ１段階前研磨工程において使用される研磨剤に含まれる砥粒の動的光散乱法により求められる平均粒径（ＤＬＳ粒径）が６５ｎｍ以上であり且つ会合度が１．５０超であることにより、前工程までで導入された研磨起因欠陥を十分に除去することができ、且つ研磨剤中の砥粒の凝集に起因する表面欠陥の発生を抑制できると考えられ、これらのことが多段研磨工程後の半導体ウェーハの研磨起因欠陥を低減することに寄与すると、本発明者は推察している。
　ただし以上は推察に過ぎず、本発明を何ら限定するものではない。
　以下、上記半導体ウェーハの製造方法について、更に詳細に説明する。
［多段研磨工程に付される半導体ウェーハ］
　上記半導体ウェーハの製造方法は、砥粒を含む研磨剤を用いて行われる３段階以上の研磨工程を含む多段研磨工程を含む。多段研磨工程に付される半導体ウェーハは、シリコンウェーハ（単結晶シリコンウェーハ）等の各種半導体ウェーハであることができる。半導体ウェーハの導電型はｐ型であってもｎ型であってもよい。また、半導体ウェーハは、２００ｍｍ、３００ｍｍ、４５０ｍｍ等の各種口径のウェーハであることができる。その厚さは、例えば６００～１０００μｍであるが、特に限定されるものではない。
　図１は、半導体ウェーハの一般的な製造工程を示すフロー図である。ただし図１に示すフロー図は一例であって、本発明を何ら限定するものではない。図１に示す態様の製造工程は、スライス工程（例えば単結晶シリコンインゴットからのウェーハの切り出し工程）１１、面取り工程１２、ラッピング工程１３、エッチング工程１４、多段研磨工程１５および最終洗浄工程１６を含んでいる。多段研磨工程について、詳細は後述する。多段研磨工程に付される半導体ウェーハは、一態様では、図１に示す製造工程のように、スライス工程、面取り工程、ラッピング工程およびエッチング工程を経た半導体ウェーハであることができる。なおスライス工程、面取り工程、ラッピング工程およびエッチング工程等の半導体ウェーハの製造のために行われる各種工程については、いずれも公知技術を適用することができる。
［多段研磨工程］
　上記半導体ウェーハの製造方法に含まれる多段研磨工程は、砥粒を含む研磨剤を用いて行われる３段階以上の研磨工程を含む。多段研磨工程において行われる研磨工程は、例えば３段階であることができ、４段階以上であることもできる。好ましくは、多段研磨工程において行われる研磨工程は３段階である。３段階以上の研磨工程の中で、最終研磨工程と、最終研磨工程の１段階前に行われる１段階前研磨工程と、最終研磨工程の２段階前に行われる２段階前研磨工程の詳細は後述する。多段研磨工程が４段階以上の研磨工程を含む場合、最終研磨工程の２段階前に行われる２段階前研磨工程より前に行われる研磨工程については、特に限定されず、公知技術を適用することができる。また、一態様では、多段研磨工程の最終研磨工程の後に、砥粒を含まない研磨剤（砥粒レス研磨剤）を用いる研磨工程を行うこともできるし、行わなくてもよい。
　最終研磨工程、１段階前研磨工程、２段階前研磨工程等の各種研磨工程において行われる研磨の一態様は、半導体ウェーハの一方の表面のみを研磨する片面研磨であり、他の一態様は半導体ウェーハの表面と裏面を同時に研磨する両面研磨である。以下では、両面研磨により研磨される半導体ウェーハの表面と裏面も総称して「表面」という。研磨処理は、例えば、研磨装置の定盤に貼り付けられた研磨パッド（例えばウレタン系のポリッシングパッド等）と半導体ウェーハ表面との間に研磨剤を所定量供給し、半導体ウェーハを研磨パッドに対して相対的に移動（例えば回転）させることによって行うことができる。
　研磨装置としては、市販の研磨装置等の公知の構成の研磨装置を何ら制限なく用いることができる。例えば、研磨装置は、その表面に研磨パッドを貼り付けた定盤、研磨剤の供給手段および半導体ウェーハの移動手段（例えば回転手段）を有する装置であることができる。また、研磨装置としては、キャリアプレートにワックス等で貼り付けたウェーハの表面のみを研磨する片面研磨装置、または、ウェーハ保持用丸穴を有するキャリアに保持したウェーハの表面と裏面を同時に研磨する両面研磨装置等の各種研磨装置を用いることができる。定盤としては、鉄、ステンレス等の金属またはセラミックスから製造された平坦性が良好なものが好適である。定盤のサイズは半導体ウェーハのサイズに応じて適宜選択することができる。　
　砥粒を含む研磨剤を用いて行われる研磨工程では、半導体ウェーハは、通常、研磨装置において研磨剤が供給された研磨パッド上で研磨パッドに対して相対的に移動しながら砥粒と接触する。ここでのウェーハ移動速度（例えばウェーハおよび／または定盤の回転数）は、装置機構、砥粒の材質、半導体ウェーハの口径や材質等に応じて適宜選択することができる。また、半導体ウェーハは、通常、定盤に向かって加圧される。加圧時の圧力は、研磨砥粒の種類およびサイズに応じて適宜選択することができる。研磨剤の供給量も、定盤のサイズに応じて適宜選択することができる。
　多段研磨工程に含まれる各研磨工程において使用される研磨剤は、少なくとも砥粒を含み、溶媒を更に含むことが好ましく、砥粒を溶媒に分散させたスラリーであることがより好ましい。
　砥粒としては、一般に半導体ウェーハの研磨に使用される各種砥粒を用いることができ、例えば、コロイダルシリカ、シリカ、アルミナ、セリア、チタニア、ジルコニア、窒化珪素、炭化珪素、酸化マンガンおよびダイアモンドを単独で、または２種以上を混合して用いることができる。研磨剤における砥粒の凝集を抑制する観点からは、分散性の高い砥粒を用いることが好ましく、この点からはコロイダルシリカが好ましい。
　溶媒は、研磨対象である半導体ウェーハの材質、使用する砥粒の種類等に応じて適宜選択することができ、例えば塩基性水溶液等を用いることができる。塩基性水溶液としては、ＫＯＨ、ＮａＯＨ等のアルカリ金属水酸化物の水溶液、アルカリ土類金属水酸化物の水溶液、アンモニア水等を挙げることができる。溶媒の使用量は特に限定されるものではなく、例えば砥粒量の２～２００質量倍であることができ、５～５０質量倍であることが好ましい。
　また、研磨剤は、砥粒および溶媒に加えて、必要に応じて、ｐＨ調整剤等の添加剤を１種以上、任意の量で含むこともできる。研磨剤のｐＨは、上記の塩基性水溶液の塩基濃度によって調整することができ、または、ｐＨ調整剤の添加によっても調整することができる。ｐＨ調整剤としては、例えば、炭酸水素塩、有機酸等を用いることができる。研磨剤のｐＨは、研磨対象である半導体ウェーハの材質、使用する砥粒の種類等に応じて適宜選択することができる。一例として、研磨剤のｐＨは、塩基性領域のｐＨであることができる。
　次に、砥粒を含む研磨剤を用いて行われる各種研磨工程の詳細について説明する。
＜２段階前研磨工程＞
　２段階前研磨工程は、砥粒を含む研磨剤を用いて行われる３段階以上の研磨工程を含む多段研磨工程において、最終工程（最終研磨工程）の２段階前に行われる研磨工程である。この２段階前研磨工程は、好ましくは、主にウェーハの平坦度向上および加工歪層の除去を目的とする研磨工程（いわゆる粗研磨工程）として行うことができる。この２段階前研磨工程において使用される研磨剤の砥粒濃度と比べて、次の研磨工程である１段階前研磨工程において使用される研磨剤の砥粒濃度は低い。このことが１段階前研磨工程における研磨剤中の砥粒の凝集の抑制に寄与することが、結果的に研磨起因欠陥の発生を抑制することにつながると考えられる。
　２段階前研磨工程では、それ以前の工程で半導体ウェーハに導入された加工歪を含む層（加工歪層）を除去することが好ましい。加工歪層の除去効率を高める観点からは、２段階前研磨工程で用いられる研磨剤の砥粒濃度は、１．００質量％以上であることが好ましく、１．５０質量％以上であることがより好ましく、２．００質量％以上であることが更に好ましい。また、砥粒の凝集を抑制する観点からは、２段階前研磨工程で用いられる研磨剤の砥粒濃度は、５．００質量％以下であることが好ましく、４．００質量％以下であることがより好ましい。また、２段階前研磨工程による研磨取り代は、例えばウェーハ片面で５～１２μｍ程度とすることができる。ただしこの範囲に限定されるものではなく、ウェーハの厚み等に応じて決定すればよい。
　２段階前研磨工程で用いられる研磨剤に含まれる砥粒の粒子サイズについては、加工歪層の除去効率を高める観点からは、ＤＬＳ粒径が５０ｎｍ以上であることが好ましく、６０ｎｍ以上であることがより好ましい。一方、２段階前研磨工程で加工歪層が形成されてしまうことを抑制する観点からは、２段階前研磨工程で用いられる研磨剤に含まれる砥粒のＤＬＳ粒径は、９０ｎｍ以下であることが好ましく、８５ｎｍ以下であることがより好ましく、８０ｎｍ以下であることが更に好ましい。また、先に記載した会合度は、　
　会合度＝ＤＬＳ粒径／ＢＥＴ粒径
により求められる値である。ＢＥＴ粒径は、公知の通り、ＢＥＴ法により測定される一次粒子の比表面積から、粒子の形状を球状（真球）と見なして算出される値である。これに対し、ＤＬＳ粒径は、液中粒径ということもでき、研磨剤中に実際に存在している粒子の状態（例えば二次粒子として存在するなら二次粒子の状態）と相関している。したがって、会合度の値が１に近いほど、研磨剤中に球状に近い形状の状態で存在している砥粒がより多く含まれていることを意味していると考えられる。また、会合度の値が１より大きくなるほど、研磨剤中には二次粒子以上の高次粒子として球状から外れた形状（非球状）で存在している砥粒が多く含まれていることを意味していると考えられる。２段階前研磨工程で用いられる研磨剤に含まれる砥粒の会合度は、加工歪層の除去効率の観点からは、１．００以上であることが好ましく、１．００超であることがより好ましく、１．１０以上であることがより好ましい。また、２段階前研磨工程で加工歪層が形成されてしまうことを抑制する観点からは、２段階前研磨工程で用いられる研磨剤に含まれる砥粒の会合度は、２．００以下であることが好ましく、１．９５以下であることがより好ましい。
　以上説明した２段階前研磨工程と１段階前研磨工程との間に、公知の方法によって１段階以上の洗浄工程を行ってもよく、行わなくてもよい。
＜１段階前研磨工程＞
　１段階前研磨工程は、砥粒を含む研磨剤を用いて行われる３段階以上の研磨工程を含む多段研磨工程において、最終工程（最終研磨工程）の１段階前に行われる研磨工程である。この１段階前研磨工程は、好ましくは、２段階前研磨工程で生じたウェーハの表面粗さ、歪み、くもり等を除去するために行うことができる。この１段階前研磨工程において使用される研磨剤の砥粒濃度は、１段階前の研磨工程である２段階前研磨工程において使用される研磨剤の砥粒濃度より低い。このことが、１段階前研磨工程において凝集した砥粒が半導体ウェーハ表面に付着して表面欠陥が発生することを抑制することに寄与すると考えられる。また、１段階前研磨工程において使用される研磨剤の砥粒濃度は、次の研磨工程である最終研磨工程において使用される研磨剤の砥粒濃度より高い。このことが、２段階前研磨工程で生じたウェーハの表面粗さ、歪み、くもり等の除去効率を高めることに寄与すると考えられる。２段階前研磨工程で生じたウェーハの表面粗さ、歪み、くもり等の除去効率を高める観点からは、１段階前研磨工程において使用される研磨剤の砥粒濃度は、０．３０質量％以上であることが好ましく、０．５０質量％以上であることがより好ましい。また、砥粒の粒子の凝集をより一層抑制する観点からは、１段階前研磨工程において使用される研磨剤の砥粒濃度は、０．８０質量％以下であることが好ましく、０．７０質量％以下であることがより好ましい。また、１段階前研磨工程による研磨取り代は、例えばウェーハ片面で０．１～０．７μｍ程度とすることができる。ただしこの範囲に限定されるものではなく、ウェーハの厚み等に応じて決定すればよい。
　１段階前研磨工程で用いられる研磨剤に含まれる砥粒の粒子サイズについては、動的光散乱法により求められる平均粒径（ＤＬＳ粒径）が６５ｎｍ以上であり、且つ会合度が１．５０超である。砥粒のＤＬＳ粒径および会合度がそれぞれ上記範囲である研磨剤を使用することも、２段階前研磨工程で生じたウェーハの表面粗さ、歪み、くもり等の除去効率を高めることに寄与すると考えられる。このことが、次の研磨工程である最終研磨工程において、砥粒濃度がより低い研磨剤を使用しても（即ち研磨能が低い研磨剤を使用しても）、最終的に研磨起因欠陥が低減された半導体ウェーハを提供することを可能にすることに寄与すると推察される。１段階前研磨工程で用いられる研磨剤に含まれる砥粒のＤＬＳ粒径は６５ｎｍであり、６６ｎｍ以上であることが好ましく、６７ｎｍ以上であることがより好ましい。また、砥粒は粒子サイズが大きくなるほど重くなり研磨剤中で沈降し易くなる傾向があるため、沈降による凝集を抑制する観点からは、１段階前研磨工程で用いられる研磨剤に含まれる砥粒のＤＬＳ粒径は、１００ｎｍ以下であることが好ましく、９０ｎｍ以下であることがより好ましく、８０ｎｍ以下であることが更に好ましく、７０ｎｍ以下であることが一層好ましい。一方、１段階前研磨工程で用いられる研磨剤に含まれる砥粒の会合度は、１．５０超であり、１．６０以上であることが好ましく、１．７０以上であることがより好ましく、１．８０以上であることが更に好ましい。また、１段階前研磨工程で用いられる研磨剤に含まれる砥粒の会合度は、例えば２．１０以下であることが好ましく、２．０５以下であることがより好ましい。
　以上説明した１段階前研磨工程と最終研磨工程との間に、公知の方法によって１段階以上の洗浄工程を行ってもよく、行わなくてもよい。
＜最終研磨工程＞
　最終研磨工程は、砥粒を含む研磨工程を用いて行われる３段階以上の研磨工程を含む多段研磨工程において、最終の研磨工程として行われる。この最終研磨工程は、好ましくは、１段階前研磨工程までで除去できなかった表面粗さ、歪み、くもり等を除去するために行うことができる。この最終研磨工程において使用される研磨剤の砥粒濃度は、１段階前研磨工程において使用される研磨剤の砥粒濃度より低い。このことが、最終研磨工程で研磨起因欠陥が発生することを抑制することに寄与すると考えられる。最終研磨工程における研磨起因欠陥の発生をより一層抑制する観点からは、最終研磨工程において使用される研磨剤の砥粒濃度は、０．４０質量％以下であることが好ましく、０．３０質量％以下であることがより好ましい。また、最終研磨工程における表面粗さ、歪み、くもり等の除去効率を高める観点からは、最終研磨工程において使用される研磨剤の砥粒濃度は０．０６質量％以上であることが好ましく、０．０８質量％以上であることがより好ましい。また、最終研磨工程による研磨取り代は、例えばウェーハ片面で０．０１～０．１μｍ程度とすることができる。ただしこの範囲に限定されるものではなく、最終研磨工程は、表面粗さ、歪み、くもり等を十分除去することにより製品ウェーハに求められる表面品質が得られるように行えばよい。
　最終研磨工程で用いられる研磨剤に含まれる砥粒の粒子サイズについては、最終研磨工程における表面粗さ、歪み、くもり等の除去効率を高める観点からは、ＤＬＳ粒径が３０ｎｍ以上であることが好ましく、４０ｎｍ以上であることがより好ましく、５０ｎｍ以上であることがより好ましい。また、最終研磨工程で研磨起因欠陥が発生することをより一層抑制する観点からは、最終研磨工程で用いられる研磨剤に含まれる砥粒のＤＬＳ粒径が１１０ｎｍ以下であることが好ましく、１００ｎｍ以下であることがより好ましく、９０ｎｍ以下であることが更に好ましく、８０ｎｍ以下であることが一層好ましい。一方、最終研磨工程で用いられる研磨剤に含まれる砥粒の会合度は、最終研磨工程における表面粗さ、歪み、くもり等の除去効率の観点からは、１．００以上であることが好ましく、１．００超であることがより好ましく、１．１０以上であることがより好ましい。また、最終研磨工程で研磨起因欠陥が発生することをより一層抑制する観点からは、最終研磨工程で用いられる研磨剤に含まれる砥粒の会合度は、２．２０以下であることが好ましく、２．１０以下であることがより好ましい。
　以上説明した多段研磨工程の最終研磨工程後の半導体ウェーハは、次工程として、最終洗浄工程に付すことができ、または１つ以上の更なる工程に付した後に最終洗浄工程に付すこともできる。１つ以上の更なる工程の一例としては、砥粒を含まない研磨剤（砥粒レス研磨剤）を用いて行われる研磨工程を挙げることができる。かかる研磨工程については、公知技術を適用できる。なお本発明および本明細書において、「砥粒を含まない研磨剤」とは、不可避的に混入した砥粒を含む可能性はあるものの、研磨剤の調製時に研磨剤成分として砥粒が積極的に添加されていない研磨剤をいう。
　最終洗浄工程は、半導体ウェーハの洗浄方法として公知の洗浄方法によって行うことができる。そのような洗浄方法としては、例えば、純水による洗浄、有機溶媒による洗浄、ＲＣＡ洗浄、ＳＣ－１洗浄等の公知の洗浄方法によって行うことができる。洗浄工程は１段階であってもよく、２段階以上の多段洗浄工程を行ってもよい。
　以上説明した上記半導体ウェーハの製造方法によれば、研磨起因欠陥が低減された半導体ウェーハを提供することができる。また、上記半導体ウェーハの製造方法の一態様によれば、従来より更に微小な研磨起因欠陥の発生を抑制することも可能となる。研磨起因欠陥が低減された半導体ウェーハであることは、レーザー表面検査装置で検出される輝点（ＬＰＤ；Ｌｉｇｈｔ　Ｐｏｉｎｔ　Ｄｅｆｅｃｔ）の個数によって評価することができる。例えば、本発明の一態様にかかる半導体ウェーハの製造方法によれば、一態様では、例えば直径３００ｎｍの半導体ウェーハとして、多段研磨工程による研磨が行われた表面においてレーザー表面検査装置であるＫＬＡ　Ｔｅｎｃｏｒ社製ＳＰ５により測定される検出サイズが１９ｎｍ以上のＬＰＤの個数が３０個以下の半導体ウェーハを提供することができる。
　以下、本発明を実施例により説明する。但し、本発明は実施例に示す態様に限定されるものではない。
［実施例１～１３、比較例１～７］
　直径３００ｍｍの単結晶シリコンインゴットをスライスし、面取り、ラッピング、およびエッチングを行い、厚さ約７８５μｍの研磨対象のシリコンウェーハを得た。
　研磨対象のシリコンウェーハに対して、以下の条件で、砥粒を含む研磨剤を使用する３段階の研磨工程を含む多段研磨工程を実施した。各研磨工程は、定盤を備えた研磨装置において、定盤に取り付けられた研磨パッドとシリコンウェーハ表面との間に研磨剤を供給して、定盤またはウェーハを回転させながら、ウェーハを定盤に向かって加圧して行った。各研磨剤としては、市販のコロイダルシリカ溶液を純水で希釈したものを使用した。各研磨工程の間にはＲＣＡ洗浄を実施し、最終研磨工程後のウェーハに対して最終洗浄工程としてＲＣＡ洗浄を行った。
（１）２段階前研磨工程（両面研磨）
　研磨剤種類：砥粒含有水酸化カリウム水溶液（水性スラリー）
　研磨剤ｐＨ：１１．０
　砥粒：コロイダルシリカ（表１参照）
　研磨取り代：ウェーハ両面で１０μｍ
（２）１段階前研磨工程（片面研磨）
　研磨剤種類：研磨砥粒含有水酸化カリウム水溶液（水性スラリー）
　研磨剤ｐＨ：１０．５
　研磨砥粒：コロイダルシリカ（表１参照）
　研磨取り代：ウェーハ片面で０．５μｍ
（３）最終研磨工程（片面研磨）
　研磨剤種類：研磨砥粒含有水酸化カリウム水溶液（水性スラリー）
　研磨剤ｐＨ：１０．２
　研磨砥粒：コロイダルシリカ（表１参照）
　研磨取り代：ウェーハ片面で０．１μｍ
［評価方法］
（１）砥粒のＤＬＳ粒径
　上記の各研磨剤の調製に使用したコロイダルシリカ溶液を用いてＤＬＳ粒径測定用試料液を調製した。試料液は、コロイダルシリカ溶液を２８質量％アンモニア水溶液および純水により希釈した塩基性の水性スラリー（シリカ濃度０．３質量％、アンモニア濃度０．１質量％）として調製した。この試料液を用いて試料液中のシリカの分散性を保った状態で大塚電子社製ＥＬＳ－Ｚ２によりＤＬＳ粒径を測定した。
（２）砥粒の会合度
　上記の各研磨剤の調製に使用した市販の研磨剤十分乾燥させて砥粒試料を得た。得られた砥粒試料について、比表面積測定装置（島津製作所社製マイクロメリティック）によりＢＥＴ法で求められる比表面積Ｓ（ｍ２／ｇ）を用いて下記式によってＢＥＴ粒径を算出した。
　ＢＥＴ粒径（ｎｍ）＝２７２７／Ｓ
上記で求められたＢＥＴ粒径と上記ＤＬＳ粒径から会合度を算出した。
（３）ＬＰＤ個数の測定
　ＫＬＡ　Ｔｅｎｃｏｒ社製のＳＰ５をＤＷＯ（Ｄａｒｋ　Ｆｉｅｌｄ　Ｗｉｄｅ　Ｏｂｌｉｑｕｅ）モードで使用して、最終洗浄工程後のウェーハ表面に存在するＬＰＤを検出し、検出サイズが１９ｎｍ以上のＬＰＤの個数を測定した。測定されたＬＰＤの個数が３０個以下であれば、研磨起因欠陥が少なく、近年望まれているデバイスの高集積化に十分対応し得る高い表面品質を有する半導体ウェーハであると判断することができる。
Figure JPOXMLDOC01-appb-T000001
　比較例１～３および比較例６では、研磨剤の砥粒濃度が、関係式１を満たさなかった。
　比較例４および比較例５では、１段階前研磨工程で用いられた研磨剤の砥粒のＤＬＳ粒径が６５ｎｍを下回っていた。
　比較例７では、１段階前研磨工程で用いられた研磨剤の砥粒の会合度が１．５０以下であった。
　表１に示すＬＰＤ個数の対比から、これら比較例と比べて、実施例１～１３では、砥粒を含む研磨剤を用いて行われる多段研磨工程後の半導体ウェーハに研磨起因欠陥が発生することを抑制可能であったことが確認できる。
　本発明の一態様は、各種半導体ウェーハおよびデバイスの技術分野において有用である。

Claims (5)

  1. 半導体ウェーハの製造方法であって、
    砥粒を含む研磨剤を用いて行われる３段階以上の研磨工程を含む多段研磨工程を含み、
    前記多段研磨工程において、該多段研磨工程の最終研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の１段階前に行われる１段階前研磨工程において使用される研磨剤の砥粒濃度と、最終研磨工程の２段階前に行われる２段階前研磨工程において使用される研磨剤の砥粒濃度とが、下記関係式１：
    （関係式１）
    ２段階前研磨工程において使用される研磨剤の砥粒濃度＞１段階前研磨工程において使用される研磨剤の砥粒濃度＞最終研磨工程において使用される研磨剤の砥粒濃度
    を満たし、且つ
    １段階前研磨工程において使用される研磨剤に含まれる砥粒の動的光散乱法により求められる平均粒径は６５ｎｍ以上であり且つ会合度は１．５０超である、半導体ウェーハの製造方法。
  2. 最終研磨工程において使用される研磨剤の砥粒濃度は、前記関係式１を満たし、且つ０．０６～０．４０質量％の範囲である、請求項１に記載の半導体ウェーハの製造方法。
  3. １段階前研磨工程において使用される研磨剤の砥粒濃度は、前記関係式１を満たし、且つ０．３０～０．７０質量％の範囲である、請求項１または２に記載の半導体ウェーハの製造方法。
  4. ２段階前研磨工程において使用される研磨剤の砥粒濃度は、前記関係式１を満たし、且つ１．００～５．００質量％の範囲である、請求項１～３のいずれか１項に記載の半導体ウェーハの製造方法。
  5. 前記半導体ウェーハはシリコンウェーハである、請求項１～４のいずれか１項に記載の半導体ウェーハの製造方法。
PCT/JP2017/031461 2017-08-31 2017-08-31 半導体ウェーハの製造方法 WO2019043890A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780094467.9A CN111316399B (zh) 2017-08-31 2017-08-31 半导体晶片的制造方法
JP2019538862A JPWO2019043890A1 (ja) 2017-08-31 2017-08-31 半導体ウェーハの製造方法
PCT/JP2017/031461 WO2019043890A1 (ja) 2017-08-31 2017-08-31 半導体ウェーハの製造方法
TW107128136A TWI755559B (zh) 2017-08-31 2018-08-13 半導體晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/031461 WO2019043890A1 (ja) 2017-08-31 2017-08-31 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2019043890A1 true WO2019043890A1 (ja) 2019-03-07

Family

ID=65525117

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/031461 WO2019043890A1 (ja) 2017-08-31 2017-08-31 半導体ウェーハの製造方法

Country Status (4)

Country Link
JP (1) JPWO2019043890A1 (ja)
CN (1) CN111316399B (ja)
TW (1) TWI755559B (ja)
WO (1) WO2019043890A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209758A1 (ja) * 2021-03-30 2022-10-06 株式会社フジミインコーポレーテッド 研磨方法、研磨用組成物セット
WO2022254841A1 (ja) * 2021-06-01 2022-12-08 信越半導体株式会社 両面研磨方法及び両面研磨シリコンウェーハ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116740A (zh) * 2023-08-02 2023-11-24 山东有研半导体材料有限公司 一种大尺寸晶圆边缘的加工工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185674A (ja) * 2014-03-24 2015-10-22 株式会社フジミインコーポレーテッド 研磨方法およびそれに用いられる研磨用組成物

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339594A (ja) * 2005-06-06 2006-12-14 Seimi Chem Co Ltd 半導体用研磨剤
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
JP6234957B2 (ja) * 2015-04-20 2017-11-22 信越半導体株式会社 エピタキシャルウェーハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015185674A (ja) * 2014-03-24 2015-10-22 株式会社フジミインコーポレーテッド 研磨方法およびそれに用いられる研磨用組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209758A1 (ja) * 2021-03-30 2022-10-06 株式会社フジミインコーポレーテッド 研磨方法、研磨用組成物セット
WO2022254841A1 (ja) * 2021-06-01 2022-12-08 信越半導体株式会社 両面研磨方法及び両面研磨シリコンウェーハ
JP7494799B2 (ja) 2021-06-01 2024-06-04 信越半導体株式会社 両面研磨方法

Also Published As

Publication number Publication date
CN111316399B (zh) 2023-12-26
CN111316399A (zh) 2020-06-19
TW201921472A (zh) 2019-06-01
JPWO2019043890A1 (ja) 2020-08-06
TWI755559B (zh) 2022-02-21

Similar Documents

Publication Publication Date Title
EP2365042B1 (en) Polishing composition and polishing method using the same
JP5493956B2 (ja) 半導体ウェーハの製造方法
JP4759298B2 (ja) 単結晶表面用の研磨剤及び研磨方法
TWI567811B (zh) 拋光半導體晶圓兩面的方法
JP6206360B2 (ja) シリコンウェーハの研磨方法
JP2005264057A (ja) 研磨用砥粒、研磨剤、研磨液、研磨液の製造方法、研磨方法及び半導体素子の製造方法
JP2008532329A (ja) シリコンウエハの表面品質を改善する研磨用スラリー組成物、及びそれを用いたシリコンウエハの研磨方法
JP2007103463A (ja) ポリシングスラリー、ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶の表面処理方法およびＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶基板
JP2008235481A (ja) 半導体ウエハ研磨用組成物、その製造方法、及び研磨加工方法
TWI747827B (zh) 研磨組成物及其製造方法以及研磨方法
TWI646180B (zh) 用於硏磨藍寶石表面之化學機械硏磨組成物及其使用方法
KR20130114635A (ko) 연마제 및 연마 방법
JP5369506B2 (ja) 合成石英ガラス基板用研磨剤
TWI755559B (zh) 半導體晶圓的製造方法
CN114231182A (zh) 一种易解理氧化镓晶片化学机械抛光工艺、抛光液及其制备方法
JP6947827B2 (ja) 化学的機械的平坦化スラリーおよびその形成方法
WO2019207926A1 (ja) 合成石英ガラス基板用の研磨剤及びその製造方法、並びに合成石英ガラス基板の研磨方法
WO2020195149A1 (ja) ケイ素－ケイ素結合を有する材料を含む研磨対象物の研磨方法
KR102492236B1 (ko) 연마장치 및 웨이퍼의 연마방법
JP6285775B2 (ja) 研磨用金属担持金属酸化物粒子および研磨剤
JP6724127B2 (ja) 研磨組成物及びその製造方法並びに研磨方法
JP2004335664A (ja) 研磨用組成物、その調製方法及びそれを用いたウェーハの研磨方法
TW201802203A (zh) 磁碟基板之製造方法
KR100447540B1 (ko) 실리콘 웨이퍼의 연마용 슬러리
JP5407188B2 (ja) 合成石英ガラス基板用研磨剤

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17923132

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019538862

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17923132

Country of ref document: EP

Kind code of ref document: A1