WO2019039029A1 - 撮像素子、積層型撮像素子及び固体撮像装置 - Google Patents

撮像素子、積層型撮像素子及び固体撮像装置 Download PDF

Info

Publication number
WO2019039029A1
WO2019039029A1 PCT/JP2018/020743 JP2018020743W WO2019039029A1 WO 2019039029 A1 WO2019039029 A1 WO 2019039029A1 JP 2018020743 W JP2018020743 W JP 2018020743W WO 2019039029 A1 WO2019039029 A1 WO 2019039029A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
photoelectric conversion
imaging device
charge storage
layer
Prior art date
Application number
PCT/JP2018/020743
Other languages
English (en)
French (fr)
Inventor
友亮 佐藤
史彦 古閑
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US16/639,269 priority Critical patent/US11490044B2/en
Priority to CN201880053572.2A priority patent/CN111095559B/zh
Publication of WO2019039029A1 publication Critical patent/WO2019039029A1/ja
Priority to US17/900,222 priority patent/US11750952B2/en
Priority to US18/357,060 priority patent/US20230388681A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/11—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths for generating image signals from visible and infrared light wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present disclosure relates to an imaging device, a stacked imaging device, and a solid-state imaging device.
  • An imaging device using an organic semiconductor material for the photoelectric conversion layer can photoelectrically convert a specific color (wavelength band). And since it has such a feature, when it uses as an image sensor in a solid-state image sensor, a sub pixel consists of combination of an on-chip color filter layer (OCCF) and an image sensor, and a two-dimensional array of sub pixels is carried out. It is possible to obtain a structure (stacked image pickup device) in which sub-pixels are stacked, which is impossible in the conventional solid-state image pickup device (see, for example, JP-A-2011-138927). In addition, there is an advantage that false color does not occur because demosaicing is not required.
  • OCCF on-chip color filter layer
  • first type imaging device an imaging device provided with a photoelectric conversion unit provided on or above a semiconductor substrate
  • second type photoelectric conversion unit a photoelectric conversion unit constituting the first type imaging device Is referred to as “the first type of photoelectric conversion unit” for convenience
  • the imaging device provided in the semiconductor substrate is referred to as “the second type of imaging device” for The conversion unit may be called a “second type photoelectric conversion unit” for convenience.
  • FIG. 66 shows a configuration example of a conventional stacked imaging device (stacked solid imaging device).
  • a third imaging element 343 which is an imaging element of the second type and a third photoelectric conversion portion 343A which is a second type of photoelectric conversion portion constituting the second imaging element 341.
  • the second photoelectric conversion unit 341A is formed by being stacked.
  • a first photoelectric conversion unit 310A which is a first type of photoelectric conversion unit, is disposed above the semiconductor substrate 370 (specifically, above the second imaging element 341).
  • the first photoelectric conversion unit 310A includes a first electrode 321, a photoelectric conversion layer 323 made of an organic material, and a second electrode 322, and constitutes a first imaging device 310 which is a first type of imaging device.
  • a first imaging device 310 which is a first type of imaging device.
  • blue light and red light are photoelectrically converted due to the difference in absorption coefficient.
  • green light is photoelectrically converted.
  • each of the vertical transistors transfers by the gate portion 345 illustrates a) a transfer transistor (illustrating the gate portion 346) to the second floating diffusion region (floating diffusion) FD 2 and the third floating diffusion layer FD 3, further external readout circuit (FIG. (Not shown).
  • a transfer transistor illustrating the gate portion 346 to the second floating diffusion region (floating diffusion) FD 2 and the third floating diffusion layer FD 3, further external readout circuit (FIG. (Not shown).
  • the first photoelectric conversion unit 310A is also connected to the gate portion 352 of the amplification transistor that converts the amount of charge into a voltage via the contact hole portion 361 and the wiring layer 362.
  • the first floating diffusion layer FD 1 constitutes a part of the reset transistor (illustrating the gate portion 351).
  • Reference numeral 371 is an element isolation region
  • reference numeral 372 is an oxide film formed on the surface of the semiconductor substrate 370
  • reference numerals 376, 381 are interlayer insulating layers
  • reference numeral 383 is an insulating layer
  • reference Numeral 314 is an on-chip micro lens.
  • the second floating diffusion layer FD It is transferred to the second and third floating diffusion layer FD 3. Therefore, the second photoelectric conversion unit 341A and the third photoelectric conversion unit 343A can be completely depleted.
  • charges generated by photoelectric conversion in the first photoelectric conversion unit 310A is directly stored in the first floating diffusion layer FD 1. Therefore, it is difficult to fully deplete the first photoelectric conversion unit 310A. Then, as a result of the above, the kTC noise becomes large, the random noise is aggravated, and there is a possibility that the imaging image quality is lowered.
  • an object of the present disclosure is an imaging device in which a photoelectric conversion unit is disposed on or above a semiconductor substrate, and includes an imaging device having a configuration and a structure capable of suppressing a decrease in imaging quality, and the imaging device It is an object of the present invention to provide a stacked imaging device, a solid-state imaging device including the imaging device or the stacked imaging device.
  • An imaging device of the present disclosure for achieving the above object has a photoelectric conversion part in which a first electrode, a photoelectric conversion layer and a second electrode are laminated, The photoelectric conversion unit is further A charge storage electrode having a facing region facing the first electrode through the insulating layer; A transfer control electrode (charge transfer electrode) facing the first electrode and the charge storage electrode through the insulating layer, Equipped with The photoelectric conversion layer is disposed at least above the charge storage electrode via the insulating layer.
  • a stacked imaging device of the present disclosure for achieving the above object has at least one imaging device of the present disclosure described above.
  • a solid-state imaging device for achieving the above object includes a plurality of imaging elements of the present disclosure, or alternatively, a stacked type including at least one imaging element of the present disclosure. A plurality of imaging elements are provided.
  • a solid-state imaging device for achieving the above object includes a plurality of imaging element blocks including a plurality of imaging elements of the present disclosure, and a plurality of imaging element blocks.
  • the first electrode is shared.
  • a plurality of imaging element blocks including a plurality of stacked imaging elements are provided, and each stacked imaging element includes at least one imaging element according to the present disclosure described above, and a plurality of imaging element blocks are configured.
  • the first electrode is shared in the imaging device of
  • the imaging device of the present disclosure the imaging device of the present disclosure forming the stacked imaging device of the present disclosure, the imaging device of the present disclosure forming the solid-state imaging device according to the first to second aspects of the disclosure
  • the image pickup device is generically referred to hereinafter as “the image pickup device of the present disclosure and the like”
  • the charge storage electrode since the charge storage electrode is provided, the photoelectric conversion portion is irradiated with light and photoelectric conversion is performed. When photoelectric conversion is performed in a part, charges can be stored in the photoelectric conversion layer. Therefore, at the start of exposure, the charge storage portion can be fully depleted and the charge can be erased.
  • the transfer control electrode is further provided.
  • the transfer control electrode When transferring the charge stored in the photoelectric conversion layer to the first electrode, high controllability can be achieved, and the arrangement of the transfer control electrode does not reduce the area of the charge storage electrode. It is possible to suppress the occurrence of problems such as a decrease in saturation charge amount in the photoelectric conversion layer and a decrease in sensitivity.
  • the effects described in the present specification are merely examples and are not limited, and may have additional effects.
  • FIG. 1 is a schematic partial cross-sectional view of an imaging device and a stacked imaging device of Example 1 along arrow AA in FIG. 3 of FIG.
  • FIG. 2 is a schematic partial cross-sectional view of the imaging device and the stacked imaging device of Example 1 taken along arrows BB in FIG. 3 of FIG.
  • FIG. 3 is a schematic layout view of a first electrode, an electrode for charge storage and an electrode for transfer control, which constitute the imaging device of the first embodiment, and a transistor which constitutes the control unit.
  • FIG. 4 is a schematic layout view of a first electrode, an electrode for charge storage, and an electrode for transfer control which constitute the imaging device of the first embodiment.
  • FIGS. 5A, 5B, and 5C are schematic layout diagrams showing modifications of the first electrode, the charge storage electrode, and the transfer control electrode that constitute a modification of the imaging device of the first embodiment.
  • FIGS. 6A and 6B are images of Example 1 and Example 9 for explaining the respective portions of FIGS. 9, 10, 11 (Example 1), and FIGS. 35, 36 (Example 9). It is an equivalent circuit schematic of an element.
  • FIG. 7 is an equivalent circuit diagram of the imaging device of the first embodiment.
  • FIG. 8 is an equivalent circuit diagram of the imaging device of the first embodiment.
  • FIG. 9 is a diagram schematically showing the state of the potential at each portion at the time of operation of the image pickup device of the first embodiment.
  • FIG. 10 is a diagram schematically showing the state of the potential at each portion during another operation of the image pickup device of the first embodiment.
  • FIG. 11 is a diagram schematically showing the state of the potential at each portion at the time of still another operation of the imaging device of the first embodiment.
  • FIG. 12 is an equivalent circuit diagram of a modification of the imaging device of the first embodiment.
  • FIG. 13 is a schematic layout view of a first electrode, a charge storage electrode, a transfer control electrode, and a transistor forming the control unit, which constitute a modification of the imaging device of the first embodiment shown in FIG.
  • FIGS. 14A and 14B are schematic layout diagrams of a first electrode, an electrode for charge storage, and an electrode for transfer control which constitute an imaging device of Example 2.
  • FIGS. FIG. 16 is a schematic layout view of a first electrode, an electrode for charge storage, and an electrode for transfer control which constitute an image pickup element of the third embodiment.
  • FIG. 17 is a schematic layout view of a first electrode, an electrode for charge storage, and an electrode for transfer control in an imaging device constituting a solid-state imaging device according to a fourth embodiment.
  • FIG. 18 is a schematic layout view of a first electrode, a charge storage electrode, and a transfer control electrode in an imaging device constituting a modification of the solid-state imaging device according to the fourth embodiment.
  • FIG. 19 is a schematic layout view of a first electrode, a charge storage electrode, and a transfer control electrode in an imaging device constituting another modification of the solid-state imaging device according to the fourth embodiment.
  • FIG. 20 is a schematic layout view of a first electrode, a charge storage electrode, and a transfer control electrode in an imaging device constituting still another modification of the solid-state imaging device according to the fourth embodiment.
  • FIG. 21 is a schematic layout view of a first electrode, a charge storage electrode, and a transfer control electrode in an imaging device constituting still another modified example of the solid-state imaging device according to the fourth embodiment.
  • FIG. 20 is a schematic layout view of a first electrode, a charge storage electrode, and a transfer control electrode in an imaging device constituting still another modified example of the solid-state imaging device according to the fourth embodiment.
  • FIG. 22 is a schematic layout view of a first electrode, a charge storage electrode, and a transfer control electrode in an imaging device constituting still another modified example of the solid-state imaging device according to the fourth embodiment.
  • FIGS. 23A, 23B, and 23C are charts showing an example of readout driving in the imaging element block of the fourth embodiment.
  • FIG. 24 is a schematic layout view of a first electrode, an electrode for charge storage, an electrode for transfer control, and an on-chip micro lens in an imaging device constituting a solid-state imaging device according to a fifth embodiment.
  • FIG. 25 is a schematic partial cross-sectional view of the image pickup device of Example 6.
  • FIG. 26 is a schematic partial cross-sectional view of the imaging device of Example 7.
  • FIG. 27 is a schematic partial cross-sectional view of a modification of the imaging device of the seventh embodiment.
  • FIG. 28 is a schematic partial cross-sectional view of another modified example of the imaging device of the seventh embodiment.
  • FIG. 29 is a schematic partial cross-sectional view of still another modified example of the imaging device of the seventh embodiment.
  • FIG. 30 is a schematic partial cross-sectional view of a part of the imaging device of Example 8.
  • FIG. 31 is a schematic partial cross-sectional view of the imaging device of Example 9.
  • FIG. 32 is an equivalent circuit diagram of the image pickup element of the ninth embodiment.
  • FIG. 33 is an equivalent circuit diagram of the image pickup device of Example 9.
  • FIG. 34 is a schematic layout diagram of a first electrode and a charge storage electrode that constitute an imaging device of Example 9, and a transistor that constitutes a control unit.
  • FIG. 35 is a diagram schematically showing the state of potential at each portion at the time of operation of the image pickup device of Example 9.
  • FIG. 36 is a diagram schematically showing the state of potential at each portion during another operation (during transfer) of the imaging device of the ninth embodiment.
  • FIG. 37 is a schematic layout view of a first electrode and a charge storage electrode that constitute a modification of the imaging device of the ninth embodiment.
  • FIG. 38 is a schematic partial cross-sectional view of the imaging device of Example 10.
  • FIG. 39 is a schematic partial cross-sectional view in which a portion where the charge storage electrode, the photoelectric conversion layer, and the second electrode in the imaging device of Example 10 are stacked is enlarged.
  • FIG. 40 is a schematic layout view of first electrodes and charge storage electrodes that constitute a modification of the imaging device of Example 10, and transistors that constitute a control unit.
  • FIG. 41 is a schematic partial cross-sectional view in which a portion where the charge storage electrode, the photoelectric conversion layer, and the second electrode in the imaging device of Example 11 are stacked is enlarged.
  • FIG. 42 is a schematic partial cross-sectional view of the imaging device of Example 12.
  • FIG. 43 is a schematic partial cross-sectional view of the imaging device of the thirteenth embodiment and the fourteenth embodiment.
  • FIG. 44A and 44B are schematic plan views of charge storage electrode segments in the fourteenth embodiment.
  • 45A and 45B are schematic plan views of charge storage electrode segments in the fourteenth embodiment.
  • FIG. 46 is a schematic layout diagram of a first electrode and an electrode for charge storage, which constitute an imaging device of Example 14, and a transistor which constitutes a control unit.
  • FIG. 47 is a schematic layout view of a first electrode and a charge storage electrode that constitute a modified example of the imaging device of Example 14.
  • FIG. 48 is a schematic partial cross-sectional view of the imaging device of the fifteenth embodiment and the fourteenth embodiment.
  • 49A and 49B are schematic plan views of charge storage electrode segments in the fifteenth embodiment.
  • FIG. 50 is a schematic partial cross-sectional view of another modified example of the imaging device of the first embodiment.
  • FIG. 51 is a schematic partial cross-sectional view of still another modified example of the imaging device of the first embodiment.
  • 52A, 52B and 52C are enlarged schematic partial cross-sectional views of a portion of the first electrode and the like of still another modified example of the imaging device of Example 1.
  • FIG. 53 is an enlarged schematic partial cross-sectional view of a portion of a charge discharging electrode and the like of another modified example of the imaging device of Example 8.
  • FIG. 54 is a schematic partial cross-sectional view of still another modified example of the imaging device of the first embodiment.
  • FIG. 55 is a schematic partial cross-sectional view of still another modified example of the imaging device of the first embodiment.
  • FIG. 56 is a schematic partial cross-sectional view of still another modified example of the imaging device of the first embodiment.
  • FIG. 57 is a schematic partial cross-sectional view of another modified example of the imaging device of the first embodiment.
  • FIG. 58 is a schematic partial cross-sectional view of still another modified example of the imaging device of the first embodiment.
  • FIG. 59 is a schematic partial cross-sectional view of still another modified example of the imaging device of the first embodiment.
  • FIG. 60 is a schematic partial cross-sectional view in which a portion on which the charge storage electrode, the photoelectric conversion layer, and the second electrode are stacked in the modification of the imaging device of Example 10 is enlarged.
  • FIG. 61 is a schematic partial cross-sectional view in which a portion on which the charge storage electrode, the photoelectric conversion layer, and the second electrode are stacked in the modification of the imaging device of Example 11 is enlarged.
  • FIGS. 62 is a schematic partial cross-sectional view of still another modified example of the imaging device and the stacked imaging device of Example 1.
  • FIGS. 63A and 63B are schematic layout diagrams of a first electrode, a charge storage electrode, and a transfer control electrode which constitute still another modified example of the imaging device and the stacked imaging device of Example 1.
  • FIGS. FIG. 64 is a conceptual diagram of the solid-state imaging device of the first embodiment.
  • FIG. 65 is a conceptual diagram of an example in which an electronic device (camera) is used as a solid-state imaging device configured with the imaging device and the like of the present disclosure.
  • FIG. 66 is a conceptual view of a conventional stacked-type imaging device (stacked-type solid-state imaging device).
  • Example 1 an imaging device of the present disclosure, a stacked imaging device of the present disclosure, a solid-state imaging device according to a first aspect of the present disclosure
  • Example 2 Modification of Example 1
  • Example 3 another variation of Example 1
  • Fourth Embodiment solid-state imaging device according to the second aspect of the present disclosure
  • Example 5 Modification of Example 4
  • Embodiment 6 (Modification of Embodiments 1 to 4) 8. Seventh Embodiment (Modification of the First to Sixth Embodiments) 9.
  • Embodiment 8 (Modifications of Embodiments 1 to 7, Imaging Device Having Charge Discharge Electrode) 10.
  • Example 9 (Modifications of Examples 1 to 8, an imaging device provided with a plurality of charge storage electrode segments) 11.
  • Tenth embodiment (imaging device of the first configuration and the sixth configuration) 12.
  • Example 11 (imaging element of the second and sixth configurations of the present disclosure) 13.
  • Example 12 (image pickup device of the third configuration) 14.
  • Example 13 imagingg device of the fourth configuration) 15.
  • Example 14 image pickup device of the fifth configuration
  • Example 15 image pickup device of the sixth configuration 17.
  • the plurality of imaging elements are arranged in a two-dimensional matrix, and the imaging element block can be configured to be composed of 2 ⁇ 2 imaging elements.
  • the plurality of imaging devices may be arranged in a two-dimensional matrix, and the imaging device block may be configured to include two imaging devices adjacent in a diagonal direction.
  • the plurality of imaging devices may be arranged in a two-dimensional matrix, and the imaging device block may be configured to include two imaging devices adjacent in the imaging horizontal direction.
  • an electrode for transfer control in each imaging element Can surround the charge storage electrode in a frame shape, and the transfer control electrode can be shared between adjacent imaging elements.
  • the photoelectric conversion layer may be disposed above at least the charge storage electrode and the transfer control electrode via the insulating layer.
  • the planar shape of the charge storage electrode includes four corner portions of a first corner portion, a second corner portion, a third corner portion and a fourth corner portion
  • the first corner portion may correspond to the opposite region, in which case the first corner portion may be rounded or may be the first corner portion.
  • the second corner, the third corner and the fourth corner may be similarly configured to be rounded, or alternatively, the corner may be chamfered (these It is the composition in which the part is notched, and it can be considered as including the composition in which the chamfered part is rounded.
  • the transfer control electrode is composed of two transfer control electrode segments, and the two sides of the charge storage electrode located across the opposing region and the two transfer control electrode segments are The first and second sides of the charge storage electrode located on opposite sides of the opposite region may be used as the first side and the second side.
  • the distance LL 1 between the end of the transfer control electrode segment and the first electrode along the first side is 0. 0.
  • the distance LL 2 between the end and the first electrode of the electrode segments for the transfer control along the second sides 0.02 ⁇ L 2 to 0.
  • the configuration can be 5 ⁇ L 2 .
  • the transfer control electrode may be configured to surround the charge storage electrode in a frame shape.
  • the two sides of the charge storage electrode located on opposite sides of the opposite region are the first side and the second side, the length of the first side is L 1 , and the length of the second side is L
  • the distance LL 1 ′ between the end of the portion of the transfer control electrode along the first side and the first electrode is 0.02 ⁇ L 1 to 0.5 ⁇ L 1
  • the distance LL 2 ′ between the end of the portion of the transfer control electrode along the second side and the first electrode may be 0.02 ⁇ L 2 to 0.5 ⁇ L 2.
  • the planar shape of the charge storage electrode is rectangular, The opposite region is located facing one side of the charge storage electrode,
  • the transfer control electrode is composed of two transfer control electrode segments,
  • the first transfer control electrode segment is adjacent to the opposite region, and is opposed to the charge storage electrode / first region facing the one side of the charge storage electrode and the first electrode via the insulating layer.
  • the second transfer control electrode segment is adjacent to the opposing region, and is opposed to the charge storage electrode / second region facing the one side of the charge storage electrode and the first electrode via the insulating layer. It can be done.
  • a control unit provided on the semiconductor substrate and having a drive circuit
  • the first electrode, the charge storage electrode, and the transfer control electrode are connected to a drive circuit
  • the driving circuit In the charge accumulation period, the driving circuit, the potential V 11 is applied to the first electrode, the potential V 12 is applied to the charge storage electrode, the potential V 13 is applied to the transfer control electrode, charges in the photoelectric conversion layer Accumulated
  • the driving circuit In the charge transfer period, the driving circuit, the potential V 21 is applied to the first electrode, the potential V 22 is applied to the charge storage electrode, the potential V 23 or V 13 is applied to the transfer control electrode, a photoelectric conversion layer
  • the charge stored in the control unit may be read out to the control unit via the first electrode.
  • V 12 > V 13 and V 22 ⁇ V 23 ⁇ V 21 (preferably, V 22 ⁇ V 23 ⁇ V 21 )
  • V 12 > V 13 and V 22 ⁇ V 13 ⁇ V 21 (preferably, V 22 ⁇ V 13 ⁇ V 21 )
  • V 12 ⁇ V 13 and V 22 V V 23 V V 21 (preferably V 22 > V 23 > V 21 )
  • V 12 ⁇ V 13 and V 22 V V 13 V 21 (preferably V 22 > V 13 > V 21 ) It is.
  • V 12 V 11
  • V 11 V 12
  • the semiconductor substrate is further provided,
  • the photoelectric conversion unit may be disposed above the semiconductor substrate.
  • the first electrode, the charge storage electrode, the transfer control electrode, and the second electrode are connected to a drive circuit described later.
  • the second electrode positioned on the light incident side may be shared by a plurality of imaging devices. That is, the second electrode can be a so-called solid electrode.
  • the photoelectric conversion layer may be shared by a plurality of imaging devices, that is, one photoelectric conversion layer may be formed in a plurality of imaging devices, or may be provided for each imaging device. Good.
  • the first electrode extends in the opening provided in the insulating layer and is connected to the photoelectric conversion layer It can be done.
  • the photoelectric conversion layer may extend in the opening provided in the insulating layer and be connected to the first electrode, in which case, The edge of the top surface of the first electrode is covered with an insulating layer, The first electrode is exposed at the bottom of the opening,
  • the side surface of the opening is The side surface of the opening having a slope extending from the first surface to the second surface may be positioned on the charge storage electrode side.
  • the imaging device and the like are connected to the photoelectric conversion layer and separated from the first electrode, the charge storage electrode, and the transfer control electrode.
  • the charge discharging electrode may be further provided.
  • the imaging device and the like of the present disclosure of such a form are conveniently referred to as “the imaging device and the like of the present disclosure including a charge discharging electrode”.
  • the charge discharging electrode is disposed so as to surround the first electrode, the charge storage electrode, and the transfer control electrode depending on the case (that is, in a frame shape).
  • the charge discharging electrode can be shared (commonized) in a plurality of imaging elements. And in these cases
  • the photoelectric conversion layer extends in the second opening provided in the insulating layer, and is connected to the charge discharging electrode.
  • the edge of the top surface of the charge discharging electrode is covered with an insulating layer, The charge discharging electrode is exposed at the bottom of the second opening,
  • the side surface of the second opening is And a slope that extends from the third surface to the second surface.
  • the imaging device of the present disclosure provided with a charge discharging electrode, And a control unit provided on the semiconductor substrate and having a drive circuit
  • the first electrode, the charge storage electrode, the transfer control electrode, and the charge discharge electrode are connected to a drive circuit
  • the driving circuit In the charge accumulation period, the driving circuit, the potential V 11 is applied to the first electrode, the potential V 12 is applied to the charge storage electrode, the potential V 14 is applied to the charge discharging electrodes, electric charges accumulated in the photoelectric conversion layer
  • the driving circuit the potential V 21 is applied to the first electrode, the potential V 22 is applied to the charge storage electrode, the potential V 24 is applied to the charge discharging electrode, which is accumulated in the photoelectric conversion layer
  • the charge may be read out to the control unit through the first electrode.
  • V 14 > V 11 and V 24 ⁇ V 21 If the potential of the first electrode is lower than the potential of the second electrode, V 14 ⁇ V 11 and V 24
  • the charge storage electrode can be configured as a plurality of charge storage electrode segments.
  • the imaging device and the like of the present disclosure of such a form are conveniently referred to as “the imaging device and the like of the present disclosure including a plurality of charge storage electrode segments”.
  • the number of charge storage electrode segments may be two or more.
  • the imaging device of the present disclosure and the like provided with a plurality of charge storage electrode segments
  • the potential of the first electrode is higher than the potential of the second electrode, it is applied to the charge storage electrode segment (first photoelectric conversion portion segment) located closest to the first electrode in the charge transfer period
  • the potential is higher than the potential applied to the charge storage electrode segment (Nth photoelectric conversion unit segment) positioned farthest to the first electrode
  • the potential of the first electrode is lower than the potential of the second electrode, it is applied to the charge storage electrode segment (first photoelectric conversion unit segment) located closest to the first electrode in the charge transfer period
  • the potential may be lower than the potential applied to the charge storage electrode segment (Nth photoelectric conversion unit segment) located farthest from the first electrode.
  • the semiconductor substrate is provided with at least a floating diffusion layer and an amplification transistor that constitute a control unit,
  • the first electrode can be connected to the floating diffusion layer and the gate of the amplification transistor.
  • the semiconductor substrate is further provided with a reset transistor and a selection transistor that constitute a control unit,
  • the floating diffusion layer is connected to one of the source / drain regions of the reset transistor,
  • One source / drain region of the amplification transistor can be connected to one source / drain region of the selection transistor, and the other source / drain region of the selection transistor can be connected to the signal line.
  • the size of the charge storage electrode may be larger than that of the first electrode.
  • the area of the charge storage electrode is S 1 ′ and the area of the first electrode is S 1 , there is no limitation. 4 ⁇ S 1 ′ / S 1 It is preferable to satisfy
  • imaging devices of the first to sixth configurations described below can be mentioned. That is, in the imaging device of the first to sixth configurations in the imaging device and the like of the present disclosure including the various preferable embodiments described above,
  • the photoelectric conversion unit is composed of N (where N ⁇ 2) photoelectric conversion unit segments
  • the photoelectric conversion layer is composed of N photoelectric conversion layer segments
  • the insulating layer is composed of N insulating layer segments
  • the charge storage electrode is configured of N charge storage electrode segments
  • N) photoelectric conversion unit segment includes the nth charge storage electrode segment, the nth insulating layer segment, and the nth photoelectric conversion layer It consists of segments and The larger the value of n, the farther the photoelectric conversion unit segment is located from the first electrode.
  • the thickness of the insulating layer segment gradually changes from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment.
  • the thickness of the photoelectric conversion layer segment gradually changes from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment.
  • the thickness of the portion of the photoelectric conversion layer may be changed, and the thickness of the portion of the insulating layer may be constant, and the thickness of the photoelectric conversion layer segment may be changed.
  • the thickness of the portion of the photoelectric conversion layer may be changed by changing the thickness of the portion of the insulating layer while keeping the thickness of the portion constant, or the thickness of the portion of the photoelectric conversion layer may be changed.
  • the thickness of the portion may be changed to change the thickness of the photoelectric conversion layer segment. Furthermore, in the imaging device of the third configuration, the materials constituting the insulating layer segment are different between adjacent photoelectric conversion unit segments. Further, in the imaging device of the fourth configuration, the materials forming the charge storage electrode segment are different between adjacent photoelectric conversion unit segments. Furthermore, in the imaging device of the fifth configuration, the area of the charge storage electrode segment gradually decreases from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment. The area may be smaller continuously or smaller stepwise.
  • the stacking direction of the charge storage electrode, the insulating layer and the photoelectric conversion layer is the Z direction from the first electrode
  • the cross-sectional area of the stacked portion when the stacked portion in which the charge storage electrode, the insulating layer, and the photoelectric conversion layer are stacked is cut in the YZ virtual plane depends on the distance from the first electrode To change.
  • the change in cross-sectional area may be a continuous change or a stepwise change.
  • the N photoelectric conversion layer segments are continuously provided, and the N insulating layer segments are continuously provided, and the N charge storage electrodes are provided. Segments are also provided continuously.
  • the N photoelectric conversion layer segments are provided continuously.
  • the N insulating layer segments are continuously provided, while in the imaging device of the third configuration, the N insulating layer segments are photoelectric conversion unit segments It is provided corresponding to each of.
  • N charge storage electrode segments are provided corresponding to each of the photoelectric conversion unit segments. There is.
  • the same potential is applied to all of the charge storage electrode segments.
  • different potentials may be applied to each of the N charge storage electrode segments.
  • the thickness of the insulating layer segment is defined, or alternatively, the thickness of the photoelectric conversion layer segment is defined, or
  • the material forming the insulating layer segment is different, or the material forming the charge storage electrode segment is different, or the area of the charge storage electrode segment is defined, or alternatively, the cross sectional area of the laminated portion is defined Therefore, a kind of charge transfer gradient is formed, and it becomes possible to transfer the charge generated by photoelectric conversion to the first electrode more easily and surely. As a result, it is possible to prevent the generation of an afterimage and the generation of a transfer residue.
  • X direction is defined as follows. That is, a pixel region in which a plurality of imaging devices or stacked imaging devices are arranged is configured from pixels arranged regularly in a two-dimensional array, that is, in the X direction and the Y direction.
  • the planar shape of the pixel is rectangular, the direction in which the side closest to the first electrode extends is taken as the Y direction, and the direction orthogonal to the Y direction is taken as the X direction.
  • the planar shape of the pixel is an arbitrary shape, the entire direction including the line segment and the curve closest to the first electrode is taken as a Y direction, and the direction orthogonal to the Y direction is taken as an X direction.
  • the thickness of the insulating layer segment gradually changes from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment, but the insulating layer segment Preferably, the thickness of is gradually increased, thereby forming a kind of charge transfer gradient.
  • the nth photoelectric conversion segment has more electric charge than the (n + 1) th photoelectric conversion segment It is possible to store, to apply a strong electric field, and to reliably prevent the flow of charge from the first photoelectric conversion unit segment to the first electrode.
  • is established, the flow of charge from the first photoelectric conversion unit segment to the first electrode, The flow of charge to the n-th photoelectric conversion unit segment can be reliably ensured.
  • the thickness of the photoelectric conversion layer segment gradually changes from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment, but the photoelectric conversion is performed.
  • the thickness of the layer segments is preferably gradually increased, which forms a kind of charge transfer gradient. Then, in the charge accumulation period, when V 12 ⁇ ⁇ ⁇ V 11 , an electric field stronger than the (n + 1) th photoelectric conversion segment is added to the nth photoelectric conversion segment and the first photoelectric The flow of charge from the converter segment to the first electrode can be reliably prevented.
  • the materials constituting the insulating layer segment are different, thereby forming a kind of charge transfer gradient, but the first photoelectric conversion unit It is preferable that the value of the relative dielectric constant of the material forming the insulating layer segment gradually decreases from the segment to the Nth photoelectric conversion unit segment. Then, by adopting such a configuration, when the state of V 12 VV 11 is established in the charge accumulation period, the n th photoelectric conversion segment is more than the (n + 1) th photoelectric conversion segment Can also store many charges.
  • the materials constituting the charge storage electrode segments are different, thereby forming a kind of charge transfer gradient, but the first photoelectric It is preferable that the value of the work function of the material forming the insulating layer segment gradually increases from the conversion segment to the Nth photoelectric conversion segment.
  • the area of the charge storage electrode segment gradually decreases from the first photoelectric conversion unit segment to the N-th photoelectric conversion unit segment, whereby Since a kind of charge transfer gradient is formed, in the charge accumulation period, when V 12 ⁇ V 11 , the n th photoelectric conversion segment is better than the (n + 1) th photoelectric conversion segment Many charges can be accumulated. In the charge transfer period, when V 22 ⁇ V 21 , the flow of charge from the first photoelectric conversion unit segment to the first electrode, the (n + 1) th photoelectric conversion unit segment to the nth The flow of charge to the photoelectric conversion unit segment can be reliably ensured.
  • the cross-sectional area of the stacked portion changes depending on the distance from the first electrode, thereby forming a kind of charge transfer gradient. Specifically, if the thickness of the cross section of the stacked portion is made constant and the width of the cross section of the stacked portion is narrowed as the distance from the first electrode is increased, as described in the fifth configuration of the imaging device, In the charge accumulation period, in the state of V 12 ⁇ V 11 , the region closer to the first electrode can accumulate more charge than the region farther from the first electrode. Therefore, in the charge transfer period, when V 22 ⁇ V 21 , the flow of charge from the region near the first electrode to the first electrode and the flow of charge from the far region to the near region are reliably ensured. Can.
  • the width of the cross section of the stacked portion is made constant and the thickness of the cross section of the stacked portion, specifically, the thickness of the insulating layer segment is gradually increased, in the imaging device of the first configuration
  • the charge accumulation period when V 12 VV 11 , a region closer to the first electrode can store more charge than a region far from the first electrode, and a strong electric field
  • the flow of charge from the region close to the first electrode to the first electrode can be reliably prevented.
  • the charge transfer period when V 22 ⁇ V 21 , the flow of charge from the region near the first electrode to the first electrode and the flow of charge from the far region to the near region are reliably ensured.
  • the thickness of the photoelectric conversion layer segment is gradually increased, as in the case of the imaging device of the second configuration, if the state of V 12 VV 11 is obtained in the charge accumulation period, A stronger electric field is applied to the area closer to the one electrode than to the far area, and the flow of charges from the area close to the first electrode to the first electrode can be reliably prevented. Then, in the charge transfer period, when V 22 ⁇ V 21 , the flow of charge from the region near the first electrode to the first electrode and the flow of charge from the far region to the near region are reliably ensured. Can.
  • An imaging element block is composed of a plurality of imaging elements, It can be set as the solid-state imaging device by which the 1st electrode is shared among a plurality of image sensors which constitute an image sensor block.
  • the solid-state imaging device having such a configuration is conveniently referred to as “first configuration solid-state imaging device”.
  • An imaging element block is composed of a plurality of imaging elements or stacked imaging elements
  • a solid-state imaging device in which the first electrode is shared by a plurality of imaging elements or stacked imaging elements constituting the imaging element block can be obtained.
  • the solid-state imaging device having such a configuration is conveniently referred to as a “solid-state imaging device having a second configuration”.
  • the configuration and structure in the pixel region in which the plurality of imaging elements are arranged can be simplified and miniaturized. .
  • one floating diffusion layer is provided for a plurality of imaging elements (one imaging element block).
  • the plurality of imaging elements provided for one floating diffusion layer may be composed of a plurality of imaging elements of the first type described later, or at least one imaging element of the first type, 1 Or it may be comprised from two or more 2nd type imaging devices mentioned later. Then, by appropriately controlling the timing of the charge transfer period, a plurality of imaging devices can share one floating diffusion layer.
  • the plurality of imaging elements are operated in conjunction with each other, and are connected as an imaging element block to a drive circuit described later. That is, a plurality of imaging elements constituting an imaging element block are connected to one drive circuit.
  • control of the charge storage electrode is performed for each imaging element.
  • a plurality of imaging devices can share one contact hole portion. According to the arrangement relationship between the first electrode shared by the plurality of imaging elements and the charge storage electrode of each imaging element, the first electrode is disposed adjacent to the opposing region of the charge storage electrode of each imaging element. There is.
  • light is incident from the second electrode side, and a light shielding layer is formed on the light incident side from the second electrode. It can be in the form. Alternatively, light may be incident from the side of the second electrode, and light may not be incident on the first electrode (in some cases, the first electrode and the transfer control electrode). In this case, a light shielding layer is formed on the light incident side from the second electrode and above the first electrode (in some cases, the first electrode and the transfer control electrode).
  • the on-chip micro lens is provided above the charge storage electrode and the second electrode, and light incident on the on-chip micro lens is collected on the charge storage electrode. Can be configured.
  • the light shielding layer may be disposed above the surface on the light incident side of the second electrode, or may be disposed on the surface on the light incident side of the second electrode. In some cases, a light shielding layer may be formed on the second electrode.
  • a material which comprises a light shielding layer chromium (Cr), copper (Cu), aluminum (Al), tungsten (W), resin (for example, polyimide resin) which does not permeate light can be illustrated.
  • a photoelectric conversion layer or a photoelectric conversion portion that absorbs blue light (for convenience, “first type of blue light photoelectric conversion layer” or An imaging device having sensitivity to blue light (referred to as “first type blue light imaging device” for convenience), green light (light of 495 nm to 570 nm) provided with one type of blue light photoelectric conversion unit)
  • Sensitivity to green light provided with a photoelectric conversion layer or photoelectric conversion portion (referred to as the “first type of green light photoelectric conversion layer” or “the first type of green light photoelectric conversion portion” for convenience) that absorbs
  • An imaging device (referred to as “first type of green light imaging device for convenience”)
  • a photoelectric conversion layer or photoelectric conversion portion for convenience, “first type of red light” that absorbs red light (light of 620 nm to 750 nm)
  • first type red light imaging device for convenience, “first type red light imaging device” having sensitivity to
  • a conventional imaging device not provided with a charge storage electrode, and an imaging device having sensitivity to blue light is referred to as “second-type imaging device for blue light” for convenience, and has sensitivity to green light.
  • the imaging device is referred to as "the second type of imaging device for green light”
  • the imaging device having sensitivity to red light is referred to as the “second type of imaging device for red light” for convenience.
  • the photoelectric conversion layer or the photoelectric conversion unit constituting the blue light imaging device is referred to as “second type blue light photoelectric conversion layer” or “second type blue light photoelectric conversion unit”, and the second type
  • the photoelectric conversion layer or the photoelectric conversion unit that constitutes the green light imaging element is referred to as “second type green light photoelectric conversion layer” or “second type green light photoelectric conversion unit”.
  • Photoelectric conversion that constitutes a type of red light imaging device The layers or the photoelectric conversion unit, for convenience, referred to as "red light photoelectric conversion layer of the second type” or “red light photoelectric conversion unit of the second type.”
  • the stacked imaging device of the present disclosure has at least one imaging device (photoelectric conversion device) of the present disclosure, but specifically, for example, [A] A first type of blue light photoelectric conversion unit, a first type of green light photoelectric conversion unit, and a first type of red light photoelectric conversion unit are vertically stacked, A configuration in which the first type imaging device for blue light, the imaging device for green light of the first type, and the control unit of the imaging device for red light of the first type are provided on a semiconductor substrate, structure [B] first Type photoelectric conversion units for blue light and photoelectric conversion units for green light of the first type are vertically stacked, Below the first type of photoelectric conversion units of these two layers, a second type of red light photoelectric conversion unit is disposed, A configuration in which each of a control unit of a first type of blue light imaging device, a first type of green light imaging device, and a control unit of a second type of red light imaging device is provided on a semiconductor substrate, structure [C] first The second type of blue light photoelectric conversion unit and the
  • the arrangement order of the photoelectric conversion parts of these imaging devices in the vertical direction is the order of the blue light photoelectric conversion parts, the green light photoelectric conversion parts, and the red light photoelectric conversion parts from the light incident direction, or green from the light incident direction It is preferable that the photoelectric conversion part for light, the photoelectric conversion part for blue light, and the photoelectric conversion part for red light be in order. This is because light of a shorter wavelength is more efficiently absorbed on the incident surface side. Since red is the longest wavelength among the three colors, it is preferable to position the red light photoelectric conversion portion in the lowermost layer when viewed from the light incident surface.
  • a stacked structure of these imaging elements constitutes one pixel.
  • the first type near infrared light photoelectric conversion unit (or infrared light photoelectric conversion unit) may be provided.
  • the photoelectric conversion layer of the first type infrared light photoelectric conversion unit is made of, for example, an organic material, is the lowermost layer of the laminated structure of the first type imaging device, and is an image of the second type It is preferable to arrange it above the element.
  • the second type near infrared light photoelectric conversion unit (or the infrared light photoelectric conversion unit) may be provided below the first type photoelectric conversion unit.
  • the first electrode is formed on the interlayer insulating layer provided on the semiconductor substrate.
  • the imaging device formed on the semiconductor substrate can be of the back side illumination type or of the front side illumination type.
  • the photoelectric conversion layer may be (1) Composed of a p-type organic semiconductor. (2) Composed of an n-type organic semiconductor. (3) It is comprised from the laminated structure of a p-type organic-semiconductor layer / n-type organic-semiconductor layer. It is comprised from the laminated structure of the mixed layer (bulk hetero structure) / n-type organic-semiconductor layer of p-type organic-semiconductor layer / p-type organic semiconductor and n-type organic semiconductor.
  • fullerenes and fullerene derivatives for example, fullerene (higher order fullerenes) such as C60, C70 and C74, endohedral fullerenes, etc.) or fullerene derivatives (eg, fullerene fluoride, PCBM fullerene compound, fullerene multimer, etc. ), (Deep) organic semiconductors whose HOMO and LUMO are larger than p-type organic semiconductors, and transparent inorganic metal oxides can be mentioned.
  • fullerene (higher order fullerenes) such as C60, C70 and C74, endohedral fullerenes, etc.
  • fullerene derivatives eg, fullerene fluoride, PCBM fullerene compound, fullerene multimer, etc.
  • (Deep) organic semiconductors whose HOMO and LUMO are larger than p-type organic semiconductors, and transparent inorganic metal oxides can be mentioned.
  • heterocyclic compounds containing nitrogen atom, oxygen atom, and sulfur atom such as pyridine derivatives, pyrazine derivatives, pyrimidine derivatives, triazine derivatives, quinoline derivatives, quinoxaline derivatives, isoquinoline derivatives, acridine Derivative, phenazine derivative, phenanthroline derivative, tetrazole derivative, pyrazole derivative, imidazole derivative, thiazole derivative, oxazole derivative, imidazole derivative, imidazole derivative, benzoimidazole derivative, benzotriazole derivative, benzoxazole derivative, benzoxazole derivative, carbazole derivative, benzofuran derivative, dibenzofuran derivative , Subporphyrazine derivative, polyphenylene vinylene derivative, polybenzothiadiazole derivative, polyfluorene derivative Organic molecules having such a part of the molecular skeleton, can be mentioned organic metal complex or sub phthalo
  • a halogen atom As a group contained in a fullerene derivative, etc., a halogen atom; a linear, branched or cyclic alkyl group or phenyl group; a group having a linear or fused aromatic compound; a group having a halide; a partial fluoroalkyl group; Fluoroalkyl group; silyl alkyl group; silyl alkoxy group; aryl silyl group; aryl sulfanyl group; alkyl sulfanyl group; aryl sulfonyl group; alkyl sulfonyl group; aryl sulfide group: alkyl sulfide group; amino group; Hydroxy group; alkoxy group; acylamino group; acyloxy group; carbonyl group; carboxyl group; carboxy group; carboalkoxy group; carboalkoxy group; acyl group; sulfonyl group;
  • the thickness of the photoelectric conversion layer (sometimes called “organic photoelectric conversion layer”) made of an organic material is not limited, and for example, 1 ⁇ 10 ⁇ 8 m to 5 ⁇ 10 ⁇ 7 m , Preferably 2.5 ⁇ 10 ⁇ 8 m to 3 ⁇ 10 ⁇ 7 m, more preferably 2.5 ⁇ 10 ⁇ 8 m to 2 ⁇ 10 ⁇ 7 m, more preferably 1 ⁇ 10 ⁇ 7 m to 1. 8 ⁇ 10 ⁇ 7 m can be exemplified.
  • organic semiconductors are often classified as p-type and n-type, p-type means that they can easily transport holes, and n-type means that they can easily transport electrons, and inorganic It is not limited to the interpretation that it has a hole or an electron as a majority carrier of thermal excitation like a semiconductor.
  • the organic photoelectric conversion layer for photoelectrically converting green light for example, rhodamine dyes, melacyanine dyes, quinacridone derivatives, subphthalocyanine dyes (subphthalocyanine derivatives) and the like can be mentioned, and blue
  • a material which comprises the organic photoelectric converting layer which photoelectrically converts light a coumaric-acid pigment
  • a red light is photoelectrically converted
  • dye and a sub phthalocyanine type pigment can be mentioned, for example.
  • crystalline silicon amorphous silicon, microcrystalline silicon, crystalline selenium, amorphous selenium, and CIGS (CuInGaSe), CIS (CuInSe 2 ), CuInS 2 which is a chalcopyrite-based compound.
  • Compound semiconductors such as CdSe, CdS, In 2 Se 3 , In 2 S 3 , Bi 2 Se 3 , Bi 2 S 3 , ZnSe, ZnS, PbSe, PbS and the like can be mentioned.
  • quantum dots made of these materials for the photoelectric conversion layer.
  • the photoelectric conversion layer can have a stacked structure of the lower layer semiconductor layer and the upper layer photoelectric conversion layer.
  • the material constituting the upper photoelectric conversion layer may be appropriately selected from the various materials constituting the above-mentioned photoelectric conversion layer.
  • a material forming the lower semiconductor layer a material having a large band gap value (for example, a band gap value of 3.0 eV or more) and higher mobility than the material forming the photoelectric conversion layer is used. Is preferred.
  • IWO indium-tungsten oxide
  • IWZO indium-tungsten oxide
  • IWZO indium-tungsten oxide
  • IWZO indium-tungsten oxide
  • IWZO indium-tungsten oxide
  • IWZO indium-tin-zinc oxide
  • ZTO zinc-tin oxide
  • Semiconductor semiconductor materials transition metal dichalcogenides; silicon carbide; diamonds; graphene; carbon nanotubes; organic semiconductor materials such as condensed polycyclic hydrocarbon compounds and condensed heterocyclic compounds.
  • the charge to be stored is an electron
  • a material having an ionization potential larger than the ionization potential of the material constituting the photoelectric conversion layer may be mentioned as the material constituting the lower semiconductor layer
  • the impurity concentration in the material forming the lower semiconductor layer is preferably 1 ⁇ 10 18 cm ⁇ 3 or less.
  • the lower semiconductor layer may have a single layer structure or a multilayer structure. Further, the material forming the lower semiconductor layer located above the charge storage electrode may be different from the material forming the lower semiconductor layer located above the first electrode.
  • a single-panel color solid-state imaging device can be configured by the solid-state imaging device according to the first and second aspects of the present disclosure.
  • the solid-state imaging devices according to the first and second aspects of the present disclosure provided with a stacked imaging element are different from the solid-state imaging device provided with an imaging element of Bayer arrangement (that is, using a color filter layer) Blue, green, and red), and imaging elements having sensitivity to light of a plurality of wavelengths in the same pixel in the incident direction of light are stacked to form one pixel.
  • the sensitivity can be improved and the pixel density per unit volume can be improved.
  • the film thickness of the organic photoelectric conversion layer can be made thinner than that of the conventional Si-based photoelectric conversion layer, and light leakage from adjacent pixels, incident angle of light The restriction is relaxed.
  • the second embodiment according to the present disclosure provided with a stacked imaging device.
  • the generation of false color can be suppressed. Since the organic photoelectric conversion layer itself also functions as a color filter layer, color separation is possible without providing a color filter layer.
  • the solid-state imaging device provided with a color filter layer
  • a demand for spectral characteristics of blue, green and red can be obtained. It can be relaxed and has high mass productivity.
  • an array of imaging elements in such a solid-state imaging device other Bayer arrangement, an interline arrangement, G stripe RB checkered arrangement, G stripe RB completely checkered arrangement, a checkered complementary color arrangement, a stripe arrangement, diagonal stripe arrangement, primary color difference array,
  • the field color difference sequential arrangement, the frame color difference sequential arrangement, the MOS type arrangement, the improved MOS type arrangement, the frame interleaving arrangement, and the field interleaving arrangement can be mentioned.
  • one pixel (or sub-pixel) is configured by one imaging element.
  • a filter layer which transmits not only red, green and blue but also specific wavelengths such as cyan, magenta and yellow depending on the case may be mentioned.
  • the color filter layer is not only composed of an organic material-based color filter layer using an organic compound such as a pigment or a dye, but is also a photonic crystal or wavelength selection element applying plasmons
  • a color filter layer having a conductor lattice structure provided with a conductive layer, for example, can be formed of a thin film made of an inorganic material such as amorphous silicon (see JP-A-2008-177191).
  • a pixel region in which a plurality of imaging devices and the like of the present disclosure are arranged is configured by pixels regularly arranged in a two-dimensional array.
  • the pixel area is usually an effective pixel area that actually receives light, amplifies signal charges generated by photoelectric conversion, and reads out to a drive circuit, and a black reference pixel for outputting an optical black that is a reference of the black level A region (also called an optical black pixel region (OPB)).
  • the black reference pixel area is usually arranged at the outer periphery of the effective pixel area.
  • the imaging device and the like of the present disclosure including the various preferred embodiments and configurations described above, light is irradiated, photoelectric conversion occurs in the photoelectric conversion layer, and carriers are separated from holes. And let the electrode from which a hole is taken out be an anode, and let the electrode from which an electron is taken out be a cathode.
  • the first electrode may constitute an anode and the second electrode may constitute a cathode, and conversely, the first electrode may constitute a cathode and the second electrode may constitute an anode.
  • the first electrode, the charge storage electrode, the transfer control electrode, the charge discharge electrode, and the second electrode can be made of a transparent conductive material.
  • the first electrode, the charge storage electrode, the transfer control electrode, and the charge discharge electrode may be collectively referred to as “first electrode or the like”.
  • the second electrode may be made of a transparent conductive material
  • the first electrode may be made of a metal material.
  • the second electrode located on the light incident side is made of a transparent conductive material, and the first electrode etc.
  • An electrode made of a transparent conductive material may be called a "transparent electrode".
  • the band gap energy of the transparent conductive material is desirably 2.5 eV or more, preferably 3.1 eV or more.
  • a conductive metal oxide can be mentioned as a transparent conductive material which constitutes a transparent electrode.
  • a transparent electrode having a base layer of gallium oxide, titanium oxide, niobium oxide, nickel oxide or the like can be mentioned.
  • the thickness of the transparent electrode may be 2 ⁇ 10 -8 m to 2 ⁇ 10 -7 m, preferably 3 ⁇ 10 -8 m to 1 ⁇ 10 -7 m.
  • the charge discharging electrode is also preferably made of a transparent conductive material from the viewpoint of simplification of the manufacturing process.
  • gold (Au) silver (Ag), chromium (Cr), nickel (Ni), palladium (Pd), platinum (Pt), iron (Fe), iridium (Ir) And germanium (Ge), osmium (Os), rhenium (Re), and tellurium (Te).
  • Alkali metals eg Li, Na, K etc.
  • alkaline earth metals eg Mg, Ca etc.
  • Alkali metals eg Li, Na, K etc.
  • alkaline earth metals eg Mg, Ca etc.
  • platinum Pt
  • gold Au
  • palladium Pd
  • chromium Cr
  • nickel Ni
  • aluminum Al
  • silver Ag
  • tantalum Ta
  • a metal such as tungsten (W), copper (Cu), titanium (Ti), indium (In), tin (Sn), iron (Fe), cobalt (Co), molybdenum (Mo), or such metals Alloys containing elements, conductive particles consisting of these metals, conductive particles of alloys containing these metals, polysilicon containing impurities, carbon-based materials, oxide semiconductor materials, carbon nano tubes, graphene etc.
  • a conductive material can be mentioned, and it can also be set as the laminated structure of the layer containing these elements.
  • organic materials such as poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid [PEDOT / PSS] can also be mentioned as materials constituting the anode and the cathode.
  • these conductive materials may be mixed with a binder (polymer) to be cured as a paste or ink, and used as an electrode.
  • a dry method or a wet method can be used as a film formation method of the first electrode or the like and the second electrode (anode or cathode).
  • a dry method physical vapor deposition (PVD) and chemical vapor deposition (CVD) can be mentioned.
  • PVD method vacuum evaporation method using resistance heating or high frequency heating
  • EB (electron beam) evaporation method various sputtering methods (magnetron sputtering method, RF-DC coupled bias sputtering method, ECR Sputtering method, facing target sputtering method, high frequency sputtering method), ion plating method, laser ablation method, molecular beam epitaxy method, laser transfer method
  • various sputtering methods magnettron sputtering method, RF-DC coupled bias sputtering method, ECR Sputtering method, facing target sputtering method, high frequency sputtering method
  • ion plating method laser ablation method
  • molecular beam epitaxy method laser transfer method
  • CVD method plasma CVD method, thermal CVD method, organic metal (MO) CVD method and photo CVD method can be mentioned.
  • electrolytic plating method electroless plating method
  • spin coating method inkjet method
  • spray method stamp method
  • micro contact printing method flexographic printing method
  • offset printing method gravure printing method
  • dip method dip method
  • the patterning method include shadow mask, laser transfer, chemical etching such as photolithography, and physical etching using ultraviolet light, laser, and the like.
  • planarization techniques for the first electrode and the like and the second electrode a laser planarization method, a reflow method, a CMP (Chemical Mechanical Polishing) method, or the like can be used.
  • Silicon oxide-based materials silicon nitride (SiN Y ); inorganic oxides such as aluminum oxide (Al 2 O 3 ), etc .; and inorganic insulating materials exemplified by high dielectric insulating materials such as aluminum oxide materials; Methyl methacrylate (PMMA); polyvinyl phenol (PVP); polyvinyl alcohol (PVA); polyimide; polycarbonate (PC); polyethylene terephthalate (PET); polystyrene; N-2 (aminoethyl) 3-aminopropyl trimethoxysilane (AEAPTMS) Silanol derivatives (silane coupling agents) such as 3-mercaptopropyltrimethoxysilane (MPTMS) and octadecyltrichlorosilane (OTS); novolac type phenol resin; fluorocarbon resin; octadecanethiol, dodecylisocyanate, etc.
  • Organic insulating material exemplified by straight-chain hydrocarbons having functional group capable of bonding with the control electrode on the end (organic polymer) can also be used a combination thereof.
  • Silicon oxide-based materials such as silicon oxide (SiO x ), BPSG, PSG, BSG, AsSG, PbSG, silicon oxynitride (SiON), SOG (spin on glass), low dielectric constant insulating materials (for example, polyarylethers, cyclopar) Fluorocarbon polymers and benzocyclobutene, cyclic fluorine resin, polytetrafluoroethylene, fluorinated aryl ether, fluorinated polyimide, amorphous carbon, organic SOG) can be exemplified.
  • the insulating layer can have a single-layer structure or a structure in which a plurality of layers (eg, a two-layer stacked structure) is stacked.
  • the insulating layer / lower layer is formed at least on the charge storage electrode and in the region between the charge storage electrode and the transfer control electrode and the first electrode, and the insulating layer / lower layer is planarized. Leaving the insulating layer / lower layer in the region between at least the charge storage electrode, the first electrode and the transfer control electrode, and leaving the remaining insulating layer / lower layer, charge storage electrode and transfer control electrode. It is sufficient to form the insulating layer and the upper layer, whereby the planarization of the insulating layer can be surely achieved. Materials for forming various interlayer insulating layers and insulating material films may be appropriately selected from these materials.
  • the configuration and structure of the floating diffusion layer, amplification transistor, reset transistor and selection transistor constituting the control unit can be the same as those of the conventional floating diffusion layer, amplification transistor, reset transistor and selection transistor .
  • the drive circuit may also be of known construction.
  • the first electrode is connected to the floating diffusion layer and the gate of the amplification transistor, but a contact hole may be formed to connect the first electrode to the floating diffusion layer and the gate of the amplification transistor.
  • a contact hole portion polysilicon doped with impurities, refractory metal such as tungsten, Ti, Pt, Pd, Cu, TiW, TiN, TiNW, WSi 2 , MoSi 2 or metal silicide, or the like
  • refractory metal such as tungsten, Ti, Pt, Pd, Cu, TiW, TiN, TiNW, WSi 2 , MoSi 2 or metal silicide, or the like
  • a layered structure of layers of material eg, Ti / TiN / W
  • a first carrier blocking layer may be provided between the organic photoelectric conversion layer and the first electrode, or a second carrier blocking layer may be provided between the organic photoelectric conversion layer and the second electrode.
  • a first charge injection layer may be provided between the first carrier blocking layer and the first electrode, or a second charge injection layer may be provided between the second carrier blocking layer and the second electrode.
  • an alkali metal such as lithium (Li), sodium (Na), potassium (K) and a fluoride or oxide thereof
  • an alkaline earth such as magnesium (Mg) or calcium (Ca) And metals and their fluorides and oxides.
  • Examples of film formation methods of various organic layers include a dry film formation method and a wet film formation method.
  • Dry deposition methods include resistance heating or high frequency heating, vacuum evaporation using electron beam heating, flash evaporation, plasma evaporation, EB evaporation, various sputtering methods (bipolar sputtering, direct current sputtering, direct current magnetron sputtering) Method, RF sputtering method, magnetron sputtering method, RF-DC coupled bias sputtering method, ECR sputtering method, facing target sputtering method, RF sputtering method, ion beam sputtering method), DC (Direct Current) method, RF method, multiple cathode Method, activation reaction method, electric field evaporation method, various ion plating methods such as high frequency ion plating method and reactive ion plating method, laser ablation method, molecular beam epitaxy method, laser transfer method, molecular
  • CVD method plasma CVD method, thermal CVD method, MOCVD method, photo CVD method can be mentioned.
  • a wet method specifically, a spin coating method, an immersion method, a casting method, a micro contact printing method, a drop casting method, a screen printing method, an inkjet printing method, an offset printing method, a gravure printing method, a flexographic printing method, etc.
  • Various printing methods Stamp method; Spray method; Air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater
  • Various coating methods such as a method, a spray coater method, a slit orifice coater method, and a calendar coater method can be exemplified.
  • nonpolar or low polar organic solvents such as toluene, chloroform, hexane and ethanol can be exemplified as the solvent.
  • the patterning method include shadow mask, laser transfer, chemical etching such as photolithography, and physical etching using ultraviolet light, laser, and the like.
  • planarization techniques of various organic layers laser planarization, reflow, or the like can be used.
  • the imaging device or the solid-state imaging device may be provided with an on-chip micro lens or a light shielding layer as needed, and a drive circuit or wiring for driving the imaging device is provided. . If necessary, a shutter for controlling the incidence of light on the imaging device may be provided, or an optical cut filter may be provided according to the purpose of the solid-state imaging device.
  • one on-chip micro lens is disposed above one imaging element or the like.
  • an imaging element block may be configured of two imaging elements and the like, and one on-chip micro lens may be disposed above the imaging element block.
  • connection portions For example, in the case of stacking a solid-state imaging device with a readout integrated circuit (ROIC), a driving substrate on which the readout integrated circuit and a connection portion made of copper (Cu) are formed, and an imaging device on which the connection portion is formed , superimposed so that the connection portion are in contact with each other, by joining the connecting portions, it can be laminated, it is also possible to join the connection portions by using a solder bump or the like.
  • ROIC readout integrated circuit
  • Cu copper
  • the driving method for driving the solid-state imaging device In all the imaging devices, the charge in the first electrode is discharged out of the system while accumulating the charge in the photoelectric conversion layer all at once. In all the imaging devices, the charges accumulated in the photoelectric conversion layer are simultaneously transferred to the first electrode, and after the transfer is completed, the charges transferred to the first electrode are sequentially read out in each of the imaging devices. It can be set as the drive method of the solid-state imaging device which repeats each process.
  • each imaging element does not have light incident from the second electrode side incident on the first electrode (in some cases, the first electrode and the transfer control electrode)
  • the charge in the first electrode is discharged out of the system while accumulating charges in the photoelectric conversion layer all at once, so that the first electrode can be reset simultaneously in all the imaging devices. be able to.
  • the charges accumulated in the photoelectric conversion layer are transferred to the first electrode all at once, and after the transfer is completed, the charges transferred to the first electrode are read out sequentially in each imaging device. Therefore, the so-called global shutter function can be easily realized.
  • the imaging device of the present disclosure examples include a CCD device, a CMOS image sensor, a contact image sensor (CIS), and a signal amplification type image sensor of a CMD (Charge Modulation Device) type.
  • the solid-state imaging device having the first configuration to the second configuration for example, a digital still camera or video camera, a camcorder, a surveillance camera, a vehicle mounting camera, A camera for smartphones, a user interface camera for games, and a camera for biometrics can be configured.
  • Example 1 relates to an imaging device of the present disclosure, a stacked imaging device of the present disclosure, and a solid-state imaging device according to a first aspect of the present disclosure.
  • FIGS. 1 and 2 show schematic partial cross-sectional views of the imaging device and the stacked imaging device (hereinafter sometimes simply referred to as “imaging device”) of Example 1, and the first electrode and the charge storage electrode
  • imaging device the stacked imaging device
  • FIG. 3 A schematic layout of the transfer control electrode and the transistor constituting the control unit is shown in FIG. 3, and a schematic layout of the first electrode, the charge storage electrode and the transfer control electrode is shown in FIG. 1 is a schematic partial cross-sectional view along the arrow AA in FIG. 3, and FIG. 2 is a schematic partial cross-sectional view along the arrow B-B in FIG.
  • FIG. 30 FIG. 31, FIG. 31, FIG. 53, FIG. 57, and FIG.
  • 5A, 5B and 5C are schematic plan views of a first electrode, a charge storage electrode, a transfer control electrode, etc., which constitute a modification of the imaging device of Example 1.
  • the equivalent circuit diagrams of the imaging device are shown in FIG. 7 and FIG. 8, and the state of the potential at each part at the time of operation of the imaging device of Example 1 is schematically shown in FIG. 9, FIG. 10 and FIG.
  • FIG. 6A shows an equivalent circuit diagram of the image pickup device of Example 1 for explaining each part of FIG. 9, FIG. 10, and FIG. 11, and FIG. 64 shows a conceptual diagram of the solid-state image pickup device of Example 1.
  • the imaging device of Example 1 includes a photoelectric conversion unit formed by stacking the first electrode 21, the photoelectric conversion layer 23, and the second electrode 22, and the photoelectric conversion unit further includes: A charge storage electrode 24 having a facing region facing the first electrode 21 via the insulating layer 82; A transfer control electrode (charge transfer electrode) 25 facing the first electrode 21 and the charge storage electrode 24 through the insulating layer 82, Equipped with The photoelectric conversion layer 23 is disposed above at least the charge storage electrode 24 via the insulating layer 82 (specifically, above at least the charge storage electrode 24 and the transfer control electrode 25). The light is incident from the second electrode side.
  • the layered imaging element of the first embodiment has at least one imaging element of the first embodiment.
  • the solid-state imaging device according to the first embodiment includes a plurality of imaging devices according to the first embodiment, or alternatively, a plurality of stacked imaging devices including at least one imaging device according to the first embodiment. . Then, from the solid-state imaging device according to the first embodiment, for example, a digital still camera, a video camera, a camcorder, a surveillance camera, a vehicle mounted camera (vehicle mounted camera), a smartphone camera, a game user interface camera, a biometrics camera Etc. are configured.
  • the planar shape of the charge storage electrode 24 is a rectangle having four corner portions of a first corner portion 24a, a second corner portion 24b, a third corner portion 24c, and a fourth corner portion 24d, and the first corner portion 24a It corresponds to the opposite area.
  • two sides of the charge storage electrode 24 sandwiching each corner are orthogonal to each other.
  • the first corner portion 24a is rounded, or alternatively, the first corner portion 24a is chamfered (the first corner portion 24a is notched). ing).
  • FIG. 5C a part of the transfer control electrode 25 opposed to the charge storage electrode 24 protrudes as compared with FIG. 5B.
  • FIGS. 4, 5A, 5B and 5C show the first electrode 21, the charge storage electrode 24 and the transfer control electrode 25 in FIG. 3 taken out and redrawn.
  • the transfer control electrode 25 is composed of two transfer control electrode segments 25SG 1 and 25SG 2, and the two sides 24S 1 and 24S 2 of the charge storage electrode 24 located on both sides of the facing region 24 a, The two transfer control electrode segments 25SG 1 and 25SG 2 are disposed adjacent to each other with the insulating layer 82 interposed therebetween.
  • the distance LL 1 between the end of the transfer control electrode segment 25SG 1 along the first side 24S 1 and the first electrode 21 is 0.02 ⁇ L 1 to 0.5 ⁇ L 1 (specifically, 0.2 ⁇ L 1 )
  • the distance between the end of the transfer control electrode segment 25SG 2 and the first electrode 21 along the second side 24S 2 LL 2 is 0.02 ⁇ L 2 to 0.5 ⁇ L 2 (specifically, 0.2 ⁇ L 2 ).
  • the transfer control electrode (charge transfer electrode) 25 is connected to the pixel drive circuit forming the drive circuit via the connection hole 68B, the pad portion 68A and the wiring V OT provided in the interlayer insulating layer 81. There is.
  • the imaging device of Example 1 further includes a semiconductor substrate (more specifically, a silicon semiconductor layer) 70, and the photoelectric conversion unit is disposed above the semiconductor substrate 70.
  • the semiconductor device further includes a control unit provided on the semiconductor substrate 70 and having a drive circuit to which the first electrode 21 and the second electrode 22 are connected.
  • the light incident surface of the semiconductor substrate 70 is upward, and the opposite side of the semiconductor substrate 70 is downward.
  • a wiring layer 62 composed of a plurality of wirings is provided below the semiconductor substrate 70.
  • the semiconductor substrate 70, the control unit at least the floating diffusion layer FD 1 and the amplifying transistor TR1 # 038 constituting is provided a first electrode 21 is connected to the gate of the floating diffusion layer FD 1 and the amplifying transistor TR1 # 038 ing.
  • the semiconductor substrate 70 is further provided with a reset transistor TR1 rst and a selection transistor TR1 sel that constitute a control unit.
  • Floating diffusion layer FD 1 is connected to one source / drain region of the reset transistor TR1 rst, one of the source / drain region of the amplifying transistor TR1 # 038 is provided for one source / drain region of the select transistor TR1 sel is connected, the other source / drain region of the select transistor TR1 sel is connected to a signal line VSL 1.
  • the amplification transistor TR1 amp , the reset transistor TR1 rst, and the selection transistor TR1 sel constitute a drive circuit.
  • the imaging device of Example 1 is a backside illumination type imaging device, and is a first type having sensitivity to green light provided with a first type of green light photoelectric conversion layer that absorbs green light.
  • the green light imaging element of the first embodiment (hereinafter referred to as “first imaging element")
  • the second type of blue light photoelectric conversion layer absorbing blue light and the second type of blue light sensitive
  • a second type of conventional type having sensitivity to red light including a conventional blue light imaging element (hereinafter referred to as “second imaging element”), and a second type of red light photoelectric conversion layer that absorbs red light. It has a structure in which three imaging elements of a red light imaging element (hereinafter, referred to as “third imaging element”) are stacked.
  • the red light imaging element (third imaging element) and the blue light imaging element (second imaging element) are provided in the semiconductor substrate 70, and the second imaging element is more than the third imaging element.
  • the green light imaging device (first imaging device) is provided above the blue light imaging device (second imaging device).
  • One pixel is configured by the stacked structure of the first imaging device, the second imaging device, and the third imaging device. No color filter layer is provided.
  • the first electrode 21, the charge storage electrode 24 and the transfer control electrode 25 are formed on the interlayer insulating layer 81 separately from each other.
  • the interlayer insulating layer 81, the charge storage electrode 24 and the transfer control electrode 25 are covered with an insulating layer 82.
  • the photoelectric conversion layer 23 is formed on the insulating layer 82, and the second electrode 22 is formed on the photoelectric conversion layer 23.
  • An insulating layer 83 is formed on the entire surface including the second electrode 22, and an on-chip micro lens 14 is provided on the insulating layer 83. No color filter layer is provided.
  • the first electrode 21, the charge storage electrode 24, the transfer control electrode 25 and the second electrode 22 are made of, for example, a transparent electrode made of ITO (work function: about 4.4 eV).
  • the photoelectric conversion layer 23 is composed of a layer containing a known organic photoelectric conversion material (for example, an organic material such as a rhodamine dye, a melacyanine dye, or quinacridone) having sensitivity to at least green light.
  • the interlayer insulating layer 81 and the insulating layers 82 and 83 are made of a known insulating material (for example, SiO 2 or SiN).
  • the photoelectric conversion layer 23 and the first electrode 21 are connected by a connection portion 67 provided in the insulating layer 82. In the connection portion 67, the photoelectric conversion layer 23 extends. That is, the photoelectric conversion layer 23 extends in the opening 85 provided in the insulating layer 82 and is connected to the first electrode 21.
  • the charge storage electrode 24 and the transfer control electrode 25 are connected to a drive circuit.
  • the charge storage electrode 24 is connected to the vertical drive circuit 112 forming the drive circuit via the connection hole 66, the pad portion 64, and the wiring VOA provided in the interlayer insulating layer 81.
  • the transfer control electrode 25 is connected to the vertical drive circuit 112 constituting the drive circuit via the connection hole 68B provided in the interlayer insulating layer 81, the pad portion 68A and the wiring V OT .
  • the size of the charge storage electrode 24 is larger than that of the first electrode 21.
  • An element isolation region 71 is formed on the side of the first surface (front surface) 70A of the semiconductor substrate 70, and an oxide film 72 is formed on the first surface 70A of the semiconductor substrate 70. Furthermore, on the first surface side of the semiconductor substrate 70, a reset transistor TR1 rst , an amplification transistor TR1 amp, and a selection transistor TR1 sel constituting a control unit of the first imaging device are provided, and further, a first floating diffusion layer An FD 1 is provided.
  • the reset transistor TR1 rst is composed of a gate portion 51, a channel formation region 51A, and source / drain regions 51B and 51C.
  • the gate portion 51 of the reset transistor TR1 rst is connected to the reset line RST 1, one of the source / drain regions 51C of the reset transistor TR1 rst also serves as the first floating diffusion layer FD 1, the other of the source / drain Region 51 B is connected to power supply V DD .
  • the first electrode 21 includes a connection hole 65 provided in the interlayer insulating layer 81, a pad 63, a contact hole 61 formed in the semiconductor substrate 70 and the interlayer insulating layer 76, and a wiring layer formed in the interlayer insulating layer 76. It is connected to one source / drain region 51C (first floating diffusion layer FD 1 ) of the reset transistor TR1 rst via 62.
  • the amplification transistor TR1 amp is composed of a gate portion 52, a channel formation region 52A, and source / drain regions 52B and 52C.
  • the gate portion 52 is connected to the first electrode 21 and one of the source / drain regions 51C (first floating diffusion layer FD 1 ) of the reset transistor TR1 rst via the wiring layer 62. Further, one source / drain region 52B is connected to the power supply V DD .
  • the selection transistor TR1 sel is configured of a gate portion 53, a channel formation region 53A, and source / drain regions 53B and 53C.
  • the gate portion 53 is connected to the select line SEL 1.
  • one source / drain region 53B shares a region with the other source / drain region 52C that constitutes amplification transistor TR1 amp
  • the other source / drain region 53C is a signal line (data output line) VSL. It is connected to 1 (117).
  • the second imaging element includes an n-type semiconductor region 41 provided in the semiconductor substrate 70 as a photoelectric conversion layer.
  • Transfer transistor TR2 trs gate portion 45 made of vertical transistor extends to the n-type semiconductor region 41, and is connected to the transfer gate line TG 2. Further, a region 45C of the semiconductor substrate 70 in the vicinity of the transfer transistor TR2 trs gate portion 45 of the second floating diffusion layer FD 2 is provided. n-type charge accumulated in the semiconductor region 41 is read out to the second floating diffusion layer FD 2 through the transfer channel to be formed along the gate portion 45.
  • a reset transistor TR2 rst In the second imaging device, a reset transistor TR2 rst , an amplification transistor TR2 amp and a selection transistor TR2 sel , which constitute a control unit of the second imaging device, are further provided on the first surface side of the semiconductor substrate There is.
  • the reset transistor TR2 rst is composed of a gate portion, a channel formation region, and a source / drain region.
  • the gate of the reset transistor TR2 rst is connected to the reset line RST 2, one source / drain region of the reset transistor TR2 rst is connected to the power supply V DD, the other source / drain region, the second floating diffusion layer It doubles as FD 2 .
  • the amplification transistor TR2 amp includes a gate portion, a channel formation region, and a source / drain region.
  • the gate portion is connected to the other source / drain region (second floating diffusion layer FD 2 ) of the reset transistor TR2 rst .
  • one source / drain region is connected to the power supply V DD .
  • the selection transistor TR2 sel is configured of a gate portion, a channel formation region, and a source / drain region.
  • the gate portion is connected to the select line SEL 2.
  • one source / drain region shares a region with the other source / drain region constituting amplification transistor TR2 amp , and the other source / drain region is connected to signal line (data output line) VSL 2 It is done.
  • the third imaging device includes an n-type semiconductor region 43 provided in the semiconductor substrate 70 as a photoelectric conversion layer.
  • the gate portion 46 of the transfer transistor TR3 trs is connected to the transfer gate line TG 3. Further, a region 46C of the semiconductor substrate 70 in the vicinity of the transfer transistor TR3 trs of the gate portion 46, third floating diffusion layer FD 3 is provided. n-type charge accumulated in the semiconductor region 43 is read out to the third floating diffusion layer FD 3 via the transfer channel 46A which is formed along the gate portion 46.
  • a reset transistor TR3 rst On the first surface side of the semiconductor substrate 70, a reset transistor TR3 rst , an amplification transistor TR3 amp, and a selection transistor TR3 sel , which constitute a control unit of the third imaging device, are further provided. There is.
  • the reset transistor TR3 rst is composed of a gate portion, a channel formation region, and a source / drain region.
  • the gate of the reset transistor TR3 rst is connected to the reset line RST 3
  • one of the source / drain regions of the reset transistor TR3 rst is connected to the power supply V DD, the other source / drain region, the third floating diffusion layer It doubles as FD 3 .
  • the amplification transistor TR3 amp is configured of a gate portion, a channel formation region, and a source / drain region.
  • the gate portion is connected to the other source / drain region (third floating diffusion layer FD 3 ) of the reset transistor TR3 rst .
  • one source / drain region is connected to the power supply V DD .
  • the select transistor TR3 sel is configured of a gate portion, a channel formation region, and a source / drain region.
  • the gate portion is connected to the select line SEL 3. Further, one source / drain region shares the other source / drain region and the region constituting the amplifying transistor TR3 # 038, the other source / drain region, the signal lines (data output lines) connected to the VSL 3 It is done.
  • the reset lines RST 1 , RST 2 and RST 3 , the selection lines SEL 1 , SEL 2 and SEL 3 , and the transfer gate lines TG 2 and TG 3 are connected to the vertical drive circuit 112 constituting a drive circuit, and signal lines (data output).
  • the lines VSL 1 , VSL 2 and VSL 3 are connected to a column signal processing circuit 113 which constitutes a drive circuit.
  • a p + layer 44 is provided between the n-type semiconductor region 43 and the surface 70A of the semiconductor substrate 70 to suppress the generation of dark current.
  • a p + layer 42 is formed between the n-type semiconductor region 41 and the n-type semiconductor region 43, and a part of the side surface of the n-type semiconductor region 43 is surrounded by the p + layer 42. .
  • the p + layer 73 is formed on the side of the back surface 70 B of the semiconductor substrate 70, and the HfO 2 film 74 and the insulation are formed on the portion from the p + layer 73 to the contact hole 61 inside the semiconductor substrate 70.
  • a material film 75 is formed.
  • wiring is formed in a plurality of layers, but illustration is omitted.
  • the HfO 2 film 74 is a film having a negative fixed charge, and by providing such a film, the generation of dark current can be suppressed.
  • the operation of the stacked imaging element (first imaging element) of the first embodiment will be described.
  • the value of the potential of the potential and the point P D is applied to the charge storage electrode 24 are different.
  • the potential of the first electrode 21 was set higher than the potential of the second electrode 22. That is, for example, with the first electrode 21 at a positive potential and the second electrode 22 at a negative potential, electrons generated by photoelectric conversion in the photoelectric conversion layer 23 are read out to the floating diffusion layer. The same applies to the other embodiments.
  • FIG. 35 and FIG. 36 in FIG. 9, FIG. 10, FIG. 11 and Example 9 are as follows.
  • Example 1 the charge accumulation period, the driving circuit, the potential V 11 is applied to the first electrode 21, the potential V 12 is applied to the charge storage electrode 24, the potential V to the transfer control electrode 25 13 , the charge is accumulated in the photoelectric conversion layer 23,
  • the driving circuit the potential V 21 is applied to the first electrode 21, the potential V 22 is applied to the charge storage electrode 24, the potential V 23 or V 13 is applied to the transfer control electrode 25, The charge accumulated in the photoelectric conversion layer 23 can be read out to the control unit via the first electrode 21.
  • V 12 > V 13 and V 22 ⁇ V 23 ⁇ V 21 (preferably, V 22 ⁇ V 23 ⁇ V 21 )
  • V 12 > V 13 and V 22 ⁇ V 13 ⁇ V 21 (preferably, V 22 ⁇ V 13 ⁇ V 21 )
  • the potential V 11 is applied to the first electrode 21, the potential V 12 is applied to the charge storage electrode 24, the potential V 13 is applied to the transfer control electrode 25 Be done.
  • Photoelectric conversion occurs in the photoelectric conversion layer 23 by the light incident on the photoelectric conversion layer 23. Holes generated by photoelectric conversion are sent from the second electrode 22 to the drive circuit via the wiring VOU .
  • the potential of the first electrode 21 is higher than the potential of the second electrode 22, that is, for example, when a positive potential is applied to the first electrode 21 and a negative potential is applied to the second electrode 22. Therefore, V 12 > V 13 (for example, V 12 VV 11 > V 13 or V 11 > V 12 > V 13 ).
  • a reset operation is performed later in the charge accumulation period. Accordingly, the first potential of the floating diffusion layer FD 1 is reset, the potential of the first floating diffusion layer FD 1 becomes the power supply potential V DD.
  • the charge is read out. That is, in the charge transfer period, the driving circuit, the potential V 21 is applied to the first electrode 21, the potential V 22 is applied to the charge storage electrode 24, the potential V 23 or the potential V 13 to the transfer control electrode 25 Applied.
  • V 22 ⁇ V 23 ⁇ V 21 preferably V 22 ⁇ V 23 ⁇ V 21 (see FIGS. 9 and 10).
  • V 22 ⁇ V 13 ⁇ V 21 preferably V 22 ⁇ V 13 ⁇ V 21 (see FIG. 11). That is, the potential of the transfer control electrode 25 is fixed over the charge accumulation period, the reset operation and the charge transfer period, and the potential applied to the charge storage electrode 24 is increased or decreased during the charge accumulation period and the charge transfer period.
  • Amplifying transistor TR1 # 038 after the electrons are read out to the first floating diffusion layer FD 1 the operation of the selection transistors TR1 sel, is the same as the operation of the conventional of these transistors. Further, for example, a series of operations such as charge accumulation, reset operation, and charge transfer of the second imaging element and the third imaging element are similar to a series of operations such as conventional charge accumulation, reset operation, and charge transfer.
  • the first floating reset noise of the diffusion layer FD 1 as in the prior art, can be removed correlated double sampling (CDS, Correlated Double Sampling) by treatment.
  • Example 1 since the charge storage electrode is disposed to be separated from the first electrode and disposed to face the photoelectric conversion layer through the insulating layer, When light is irradiated to the photoelectric conversion layer and photoelectric conversion is performed in the photoelectric conversion layer, a type of capacitor is formed by the photoelectric conversion layer, the insulating layer, and the charge storage electrode, and charges can be stored in the photoelectric conversion layer. Therefore, at the start of exposure, the charge storage portion can be fully depleted and the charge can be erased. As a result, it is possible to suppress the occurrence of the phenomenon that the kTC noise becomes large, the random noise is deteriorated, and the imaging image quality is lowered. Further, since all the pixels can be reset simultaneously, a so-called global shutter function can be realized.
  • the transfer control electrode is further provided.
  • the transfer control electrode is disposed adjacent to the charge storage electrode and the first electrode via the insulating layer, and is disposed opposite to the photoelectric conversion layer via the insulating layer.
  • FIG. 64 shows a conceptual diagram of the solid-state imaging device of the first embodiment.
  • the solid-state imaging device 100 includes an imaging area 111 in which the stacked imaging elements 101 are arranged in a two-dimensional array, a vertical drive circuit 112 as a drive circuit (peripheral circuit), and a column signal processing circuit 113. It comprises a horizontal drive circuit 114, an output circuit 115, a drive control circuit 116 and the like.
  • These circuits can be configured from known circuits, and can be configured using other circuit configurations (for example, various circuits used in a conventional CCD imaging device or CMOS imaging device) it is needless to say.
  • the display of the reference number “101” in the stacked imaging device 101 is only one line.
  • the drive control circuit 116 generates, based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock, a clock signal and a control signal which become the reference of the operations of the vertical drive circuit 112, the column signal processing circuit 113 and the horizontal drive circuit 114 . Then, the generated clock signal and control signal are input to the vertical drive circuit 112, the column signal processing circuit 113, and the horizontal drive circuit 114.
  • the vertical drive circuit 112 is formed of, for example, a shift register, and sequentially scans the stacked imaging elements 101 in the imaging area 111 in the vertical direction sequentially in units of rows. Then, a pixel signal (image signal) based on the current (signal) generated according to the amount of light received in each stacked imaging device 101 is sent to the column signal processing circuit 113 via the signal line (data output line) 117 and VSL.
  • the column signal processing circuit 113 is disposed, for example, for each column of the stacked imaging device 101, and the image signal output from the stacked imaging device 101 for one row is a black reference pixel (not shown) for each imaging device.
  • the signal processing from the noise removal and the signal amplification is performed by the signals from the periphery of the effective pixel area.
  • a horizontal selection switch (not shown) is provided connected to the horizontal signal line 118.
  • Horizontal drive circuit 114 includes, for example, a shift register, by sequentially outputting horizontal scanning pulses sequentially selects each of the column signal processing circuit 113, the signal from each of the column signal processing circuit 113 to the horizontal signal line 118 Output.
  • the output circuit 115 performs signal processing on the signals sequentially supplied from each of the column signal processing circuits 113 via the horizontal signal line 118 and outputs the processed signal.
  • FIG. 12 An equivalent circuit diagram of a modification of the imaging device of the first embodiment is shown in FIG. 12, and a schematic layout diagram of transistors constituting the first electrode, the charge storage electrode, the transfer control electrode and the control unit is shown in FIG.
  • the other source / drain region 51B of the reset transistor TR1 rst may be grounded instead of being connected to the power supply V DD .
  • the imaging device of Example 1 can be manufactured, for example, by the following method. That is, first, an SOI substrate is prepared. Then, a first silicon layer is formed on the surface of the SOI substrate by an epitaxial growth method, and ap + layer 73 and an n-type semiconductor region 41 are formed in the first silicon layer. Then, a second silicon layer is formed on the first silicon layer by an epitaxial growth method, and an element isolation region 71, an oxide film 72, ap + layer 42, an n type semiconductor region 43, ap + layer are formed on the second silicon layer. Form 44.
  • the interlayer insulating layer 76 and the support are supported.
  • the substrate (not shown).
  • the SOI substrate is removed to expose the first silicon layer.
  • the surface of the second silicon layer corresponds to the surface 70A of the semiconductor substrate 70
  • the surface of the first silicon layer corresponds to the back surface 70B of the semiconductor substrate 70.
  • the first silicon layer and the second silicon layer are collectively expressed as a semiconductor substrate 70.
  • an opening for forming the contact hole 61 is formed on the side of the back surface 70 B of the semiconductor substrate 70, and the HfO 2 film 74, the insulating material film 75 and the contact hole 61 are formed.
  • 64, 68A, interlayer insulating layer 81, connection holes 65, 66, 68B, first electrode 21, charge storage electrode 24, transfer control electrode 25, and insulating layer 82 are formed.
  • the connection portion 67 is opened, and the photoelectric conversion layer 23, the second electrode 22, the insulating layer 83, and the on-chip micro lens 14 are formed.
  • the imaging device of the first embodiment can be obtained.
  • the insulating layer 82 can also be configured as a two-layer structure of an insulating layer / lower layer and an insulating layer / upper layer. That is, at least in the region on the charge storage electrode 24, in the region between the charge storage electrode 24 and the first electrode 21, and in the region between the transfer control electrode 25 and the first electrode 21, the insulating layer The lower layer is formed (more specifically, the insulating layer and lower layer are formed on the interlayer insulating layer 81 including the charge storage electrode 24), and the insulating layer and lower layer are planarized, and then the insulating layer and lower layer are formed. An insulating layer and an upper layer may be formed on the charge storage electrode 24 and the transfer control electrode 25. With this, planarization of the insulating layer 82 can be surely achieved. Then, the connection portion 67 may be opened in the insulating layer 82 thus obtained.
  • the second embodiment is a modification of the first embodiment.
  • a schematic plan view of the first electrode, the charge storage electrode, and the transfer control electrode constituting the imaging device of Example 2 is shown in FIGS. 14A and 14B, the transfer control electrode 25 is a charge storage electrode. 24 is surrounded like a frame.
  • the two sides of the charge storage electrode 24 positioned across the facing region 24a and the first side 24S 1 and the second side 24S 2, the length of the first side 24S 1 L 1, the second side 24S 2 when the length was L 2, the 'distance LL 1 between the end portion of the first electrode 21' the transfer control electrode 25 1 along the first side 24S 1, 0.02 ⁇ L 1 to 0.5 ⁇ L 1 (specifically, 0.2 ⁇ L 1 ), and the end portion of the portion of the transfer control electrode 25 2 ′ along the second side 24S 2 and the first electrode 21
  • the distance LL 2 ′ between is approximately 0.02 ⁇ L 2 to 0.5 ⁇ L 2 (specifically, 0.2 ⁇ L 2 ).
  • the first electrode 21, the charge storage electrode 24 and the transfer control electrode 25 are hatched in order to clearly show the first electrode 21, the charge storage electrode 24 and the transfer control electrode 25.
  • the transfer control electrode 25 is shared by a plurality of imaging elements.
  • the potential of the transfer control electrode 25 is kept constant (V 13 ) over the charge accumulation period, the reset operation and the charge transfer period. That is, after the completion of the reset operation, the electrical-charge reading is performed, the driving circuit, the potential V 21 is applied to the first electrode 21, the potential V 22 is applied to the charge storage electrode 24, the transfer control electrode 25 potential V 13 is applied.
  • V 22 ⁇ V 13 ⁇ V 21 preferably V 22 ⁇ V 13 ⁇ V 21 (see FIG. 11).
  • the configuration and the structure of the imaging device of the second embodiment can be the same as the configurations and the structures of the imaging device and the solid-state imaging device described in the first embodiment except the above-described points, and thus the detailed description will be omitted. Needless to say, the modification of the first embodiment shown in FIGS. 5A and 5B can be applied to the second embodiment.
  • the third embodiment is also a modification of the first embodiment.
  • FIG. 15A, FIG. 15B, or FIG. 16 as a schematic plan view of the first electrode, the charge storage electrode, and the transfer control electrode constituting the imaging device of the third embodiment, in the imaging device of the third embodiment,
  • the planar shape of the charge storage electrode 24 is rectangular.
  • the facing region 24a is positioned facing the side 24S 3 of the charge storage electrode 24, the transfer control electrode 25, two transfer control electrode segments 25SG 1, and a 25SG 2.
  • the first transfer control electrode segment 25SG 1 is adjacent to the opposing region 24a, one side 24S 3 to the charge storage electrode, the first region 24AR 1 facing the charge storage electrode 24, and the first electrode 21
  • the second transfer control electrode segments 25SG 2 is adjacent to the opposing region 24a, the charge storage side charge storage electrode and the second region facing the electrode 24 24AR 2 and the first electrode 21 face each other via the insulating layer 82.
  • the transfer control electrode segments 25SG 1 and 25SG 2 are located between the charge storage electrode 24 and the first electrode 21. Further, in the example shown in FIG. 15B, the transfer control electrode segments 25SG 1 and 25SG 2 face the charge storage electrode / first region 24AR 1 , the charge storage electrode / second region 24AR 2 , and the first It faces the electrode 21. Furthermore, in the example shown in FIG. 15A, the transfer control electrode segments 25SG 1 and 25SG 2 are located between the charge storage electrode 24 and the first electrode 21. Further, in the example shown in FIG. 15B, the transfer control electrode segments 25SG 1 and 25SG 2 face the charge storage electrode / first region 24AR 1 , the charge storage electrode / second region 24AR 2 , and the first It faces the electrode 21. Furthermore, in the example shown in FIG.
  • the opposing region 24a protrudes toward the one side 24S 3 of the charge storage electrode 24 to the first electrode 21, the transfer control electrode segment 25SG 1, 25SG 2 is charge storage It faces the opposing area 24 a which is a projecting portion of the electrode 24 and faces the charge storage electrode / first area 24 AR 1 and the charge storage electrode / second area 24 AR 2 and faces the first electrode 21. ing.
  • the configuration and the structure of the imaging device of the third embodiment can be the same as the configurations and the structures of the imaging device and the solid-state imaging device described in the first embodiment except the above points, and thus the detailed description will be omitted.
  • Example 4 relates to a solid-state imaging device according to a second aspect of the present disclosure.
  • the imaging device and the stacked imaging device that constitute the solid-state imaging device of the fourth embodiment have the same configuration and structure as the imaging devices and the stacked imaging device described in the first to third embodiments. That is, the solid-state imaging device according to the fourth embodiment includes a plurality of imaging element blocks including a plurality of imaging elements described in the first to third embodiments, and in the plurality of imaging elements constituting the imaging element block, The first electrode 21 is shared.
  • the solid-state imaging device is configured of the imaging device described in the first embodiment, and in the example shown in FIG. 18 or FIGS. 20 and 22 described later, the solid-state imaging device is It comprises the imaging device described in the second embodiment. That is, the transfer control electrode 25 surrounds the charge storage electrode 24 in a frame shape, and the transfer control electrode 25 is shared by the adjacent imaging elements.
  • the plurality of imaging elements are arranged in a two-dimensional matrix, and the imaging element block is composed of 2 ⁇ 2 imaging elements. Further, in the examples shown in FIG. 19, FIG.
  • the plurality of imaging elements are arranged in a two-dimensional matrix, and the imaging element block consists of two imaging elements adjacent in the diagonal direction.
  • the imaging element block is shown surrounded by a dotted line.
  • the suffixes attached to the first electrode 21, the charge storage electrode 24, and the transfer control electrode 25 are used to distinguish the first electrode 21, the charge storage electrode 24, and the transfer control electrode 25.
  • one on-chip micro lens (not shown) is disposed above one imaging element. Note that, in FIG. 17, FIG. 18, FIG. 19, FIG. 20, FIG. 21 and FIG. 22, in order to clearly show the transfer control electrode 25, the transfer control electrode 25 is hatched.
  • one floating diffusion layer is provided for each imaging element block. Then, by appropriately controlling the timing of the charge transfer period, it becomes possible to share a single floating diffusion layer with a plurality of imaging elements that constitute an imaging element block. Further, a plurality of imaging elements constituting an imaging element block share one contact hole portion.
  • FIGS. 17 and 18 four imaging elements (in FIG. 17 and FIG. 18, the charge storage electrodes 24m, 1 , 24m, 2 , 24m, 3 , 24m, 4 are shown)
  • one imaging element block is configured, and one first electrode 21 m , one contact hole portion, and one floating diffusion layer are shared by these four imaging elements.
  • m is a positive integer.
  • one image sensor block is formed by two image sensors (in FIG. 19 and FIG. 20, charge storage electrodes 24m, n + 1 , 24m + 1, n are shown). These two imaging elements share one first electrode 21 m, n , one contact hole, and one floating diffusion layer.
  • m is a positive integer and n is an odd number.
  • one imaging element block is formed by two imaging elements (in FIG. 21 and FIG. 22, charge storage electrodes 24m, n + 1 , 24m + 1, n are shown). These two imaging elements share one first electrode 21 m, n , one contact hole, and one floating diffusion layer.
  • m is an odd number and n is a positive integer.
  • the solid-state imaging device according to the fourth embodiment is substantially described in the first to third embodiments except that the first electrode 21 is shared by the plurality of imaging devices constituting the imaging device block. It has the same configuration and structure as those of the solid-state imaging device.
  • V a the potential of the first electrode 21 11 and higher than the potential of the second electrode 22
  • a reset operation is performed later in the charge accumulation period. As a result, the potential of the first floating diffusion layer is reset, and the potential of the first floating diffusion layer becomes the potential V DD of the power supply.
  • the potential of the transfer control electrode 25 is constant (V 13 ) during the charge accumulation period, the reset operation and the charge transfer period.
  • FIG. 23A shows an example of readout driving in the image pickup element block according to the fourth embodiment, but [Step-A] Auto-zero signal input to comparator [Step-B] Reset operation of one shared floating diffusion layer [Step-C] Transfer of charge to the P phase readout and the first electrode 21 11 in the imaging element corresponding to the charge storage electrode 24 12 Step -D] Transfer of charge to the D phase readout and the first electrode 21 11 in the imaging element corresponding to the charge storage electrode 24 12 Step -E] Reset operation of one shared floating diffusion layer [Step-F] Auto-zero signal input to comparator [Step-G] Transfer of charge to the P phase readout and the first electrode 21 11 in the imaging element corresponding to the charge storage electrode 24 21 Step -H] The flow of transfer of charge to the D phase readout and the first electrode 21 11 in the imaging element corresponding to the charge storage electrode 24 21, two image pickup elements corresponding to the charge storage electrode 24 12 and the charge storage electrode 24 21 Read out the signal from.
  • a signal from the P phase readout and the difference between the D-phase readout in Step -D] are, imaging elements corresponding to the charge storage electrode 24 12 at Step -C]
  • the difference between the D-phase readout in step -H] and P phase readout at step -G] is a signal from the image pickup elements corresponding to the charge storage electrode 24 21.
  • [Step-E] may be omitted (see FIG. 23B). Further, the operation of [Step-F] may be omitted, and in this case, [Step-G] can be further omitted (see FIG. 23C), and the P-phase readout and [Step-C] are performed.
  • the difference between the D-phase readout in step -D] is a signal from the image sensor corresponding to the charge storage electrode 24 12, and the D-phase readout in step -H] and D-phase readout at step -D] difference, a signal from the image sensor corresponding to the charge storage electrode 24 21.
  • the configuration and structure in the pixel region in which the plurality of imaging elements are arranged are simplified. It can be miniaturized.
  • the plurality of imaging elements provided for one floating diffusion layer may be composed of a plurality of imaging elements of the first type, or at least one imaging element of the first type, and one or more And the second type imaging device.
  • the fifth embodiment is a modification of the fourth embodiment.
  • an imaging element block is configured of two imaging elements adjacent in the imaging horizontal direction. It is done. Then, one on-chip micro lens 14 (shown by a broken line) is disposed above the imaging element block.
  • the transfer control electrode 25 is hatched to clearly show the transfer control electrode 25.
  • the photoelectric conversion layer corresponding to the charge storage electrodes 24 1 constituting the imaging element blocks, drawings has a high sensitivity to incident light from upper right.
  • the photoelectric conversion layer corresponding to the charge storage electrode 24 2 constituting the imaging element blocks, drawings has a high sensitivity to incident light from the upper left.
  • Example 6 is a modification of Examples 1 to 5.
  • the imaging device of the sixth embodiment a schematic partial cross-sectional view of which is shown in FIG. 25, is a front-illuminated imaging device, and includes green light photoelectric conversion layers of the first type that absorbs green light. Sensitivity to blue light comprising the green light imaging elements (first imaging elements) of the first type of the first type having sensitivity and the second type blue light photoelectric conversion layer absorbing blue light
  • Sensitivity to blue light comprising the green light imaging elements (first imaging elements) of the first type of the first type having sensitivity and the second type blue light photoelectric conversion layer absorbing blue light
  • a second type of conventional red light sensitive to red light comprising the second type of conventional blue light imaging device (second image pickup device), and the second type of red light photoelectric conversion layer absorbing red light
  • It has a structure in which three imaging elements such as a light imaging element (third imaging element) are stacked.
  • the red light imaging element (third imaging element) and the blue light imaging element (second imaging element) are provided in the semiconductor substrate 70, and the second imaging element is more than the third imaging element. Located on the light entrance side.
  • the green light imaging device (first imaging device) is provided above the blue light imaging device (second imaging device).
  • various transistors constituting the control unit are provided on the surface 70 A side of the semiconductor substrate 70. These transistors can have substantially the same configuration and structure as the transistors described in the first embodiment. Further, although the second imaging element and the third imaging element are provided on the semiconductor substrate 70, these imaging elements are substantially the same as the second imaging element and the third imaging element described in the first embodiment. Configuration and structure.
  • An interlayer insulating layer 81 is formed above the surface 70 A of the semiconductor substrate 70, and photoelectric conversion is provided above the interlayer insulating layer 81 with charge storage electrodes constituting the imaging device of Examples 1 to 5.
  • a portion (a first electrode 21, a photoelectric conversion layer 23, a second electrode 22, a charge storage electrode 24, a transfer control electrode 25 or the like) is provided.
  • the configuration and the structure of the imaging device of the sixth embodiment can be the same as the configurations and the structures of the imaging devices of the first to fifth embodiments except for the point of surface irradiation type, and thus the details The description is omitted.
  • the seventh embodiment is a modification of the first to sixth embodiments.
  • the imaging device of Example 7 whose schematic partial cross-sectional view is shown in FIG. 26 is a backside illumination type imaging device, and the first imaging device of Examples 1 to 5 of the first type, and the second It has a structure in which two imaging elements of the second imaging element of the type are stacked.
  • a modification of the imaging device of the seventh embodiment a partial cross-sectional view of which is schematically shown in FIG. 27, is a front-illuminated imaging device, which is the first imaging device of the first to fifth embodiments. And it has the structure where two imaging elements of the 2nd imaging element of the 2nd type were laminated.
  • the first imaging device absorbs primary color light
  • the second imaging device absorbs complementary color light.
  • the first imaging device absorbs white light
  • the second imaging device absorbs infrared light.
  • a configuration in which two photoelectric conversion units provided with the charge storage electrode of the first type of the first to fifth embodiments are laminated ie, photoelectric conversion unit provided with the charge storage electrode
  • the control unit of three photoelectric conversion units may be provided on the semiconductor substrate.
  • the eighth embodiment is a modification of the first to seventh embodiments, and relates to the imaging device and the like of the present disclosure provided with a charge discharging electrode.
  • a schematic partial cross-sectional view of a portion of the imaging device of Example 8 is shown in FIG.
  • the imaging device of the eighth embodiment further includes a charge discharging electrode 26 connected to the photoelectric conversion layer 23 through the connection portion 69 and spaced apart from the first electrode 21 and the charge storage electrode 24.
  • the charge discharging electrode 26 may be disposed to surround the first electrode 21, the charge storage electrode 24, and the transfer control electrode 25 (that is, in a frame shape).
  • the charge discharging electrode 26 is connected to a pixel drive circuit that constitutes a drive circuit.
  • the photoelectric conversion layer 23 extends. That is, the photoelectric conversion layer 23 extends in the second opening 86 provided in the insulating layer 82, and is connected to the charge discharging electrode 26.
  • the charge discharging electrode 26 is shared (commonized) in a plurality of imaging elements.
  • Example 8 the charge accumulation period, the driving circuit, the potential V 11 is applied to the first electrode 21, the potential V 12 is applied to the charge storage electrode 24, the potential V to the transfer control electrode 25 13 is applied, the potential V 14 is applied to the charge discharging electrode 26, and charge is accumulated in the photoelectric conversion layer 23.
  • Photoelectric conversion occurs in the photoelectric conversion layer 23 by the light incident on the photoelectric conversion layer 23. Holes generated by photoelectric conversion are sent from the second electrode 22 to the drive circuit via the wiring VOU .
  • the potential of the first electrode 21 is higher than the potential of the second electrode 22, that is, for example, when a positive potential is applied to the first electrode 21 and a negative potential is applied to the second electrode 22.
  • V 14 > V 11 (for example, V 12 > V 14 > V 11 ).
  • the potential V 13 is applied to the transfer control electrode 25.
  • the electrons generated by photoelectric conversion are attracted to the charge storage electrode 24, stay in the region of the photoelectric conversion layer 23 facing the charge storage electrode 24, and reliably move toward the first electrode 21. It can be prevented.
  • electrons attracted by the charge storage electrode 24 are not sufficient, or electrons that can not be stored in the photoelectric conversion layer 23 (so-called overflowed electrons) are sent out to the drive circuit via the charge discharge electrode 26. Ru.
  • a reset operation is performed later in the charge accumulation period. Accordingly, the first potential of the floating diffusion layer FD 1 is reset, the potential of the first floating diffusion layer FD 1 becomes the power supply potential V DD.
  • the charge is read out. That is, in the charge transfer period, the driving circuit, the potential V 21 is applied to the first electrode 21, the potential V 22 is applied to the charge storage electrode 24, the potential V 13 or the potential V 23 to the transfer control electrode 25 As a result, a potential V 24 is applied to the charge discharging electrode 26.
  • V 24 ⁇ V 21 for example, V 24 ⁇ V 22 ⁇ V 21 .
  • Amplifying transistor TR1 # 038 after the electrons are read out to the first floating diffusion layer FD 1 the operation of the selection transistors TR1 sel, is the same as the operation of the conventional of these transistors. Further, for example, a series of operations such as charge accumulation, reset operation, and charge transfer of the second imaging element and the third imaging element are similar to a series of operations such as conventional charge accumulation, reset operation, and charge transfer.
  • so-called overflowed electrons are sent to the drive circuit via the charge discharging electrode 26, so that it is possible to suppress the leakage of the adjacent pixel into the charge storage portion, and the occurrence of blooming can be achieved. It can be suppressed. And thereby, the imaging performance of an imaging device can be improved.
  • the charge discharging electrode 26 may be omitted, and the overflowed electrons may be discharged via the first electrode 21 by controlling the potential of the first electrode 21.
  • the ninth embodiment is a modification of the first to eighth embodiments, and relates to an imaging device and the like provided with a plurality of charge storage electrode segments according to the present disclosure.
  • FIG. 31 is a schematic partial cross-sectional view of a part of the imaging device of Example 9, and FIGS. 32 and 33 are equivalent circuit diagrams of the imaging device of Example 9, and charge storage of the imaging device of Example 9.
  • a schematic layout view of the first electrode and the charge storage electrode that constitute the photoelectric conversion unit including the formic electrodes, and the transistors that constitute the control unit is shown in FIG.
  • the state of the potential at the point is schematically shown in FIG. 35 and FIG.
  • FIG. 6B the equivalent circuit schematic of the image pick-up element of Example 9 for demonstrating each part of FIG. 35, FIG. 36 is shown to FIG. 6B.
  • the specific description of the transfer control electrode 25 is omitted. Further, in FIG. 36B, FIG. 32 and FIG. 33, the transfer control electrode 25 is omitted.
  • the charge storage electrode 24 is composed of a plurality of charge storage electrode segments 24A, 24B, 24C.
  • the number of charge storage electrode segments may be two or more, and in Example 9, “3” was set.
  • the potential of the first electrode 21 is higher than the potential of the second electrode 22, that is, for example, a positive potential is applied to the first electrode 21, and the second electrode A negative potential is applied to 22.
  • the potential applied to the charge storage electrode segment 24A positioned closest to the first electrode 21 is applied to the charge storage electrode segment 24C positioned farthest to the first electrode 21. Higher than the potential.
  • the potential of the charge storage electrode segment 24C ⁇ the potential of the charge storage electrode segment 24B ⁇ the potential of the charge storage electrode segment 24A. the electrons that had stopped, all at once, read out to the first floating diffusion layer FD 1.
  • the potential of the charge storage electrode segment 24C, the potential of the charge storage electrode segment 24B, and the potential of the charge storage electrode segment 24A are gradually changed in the charge transfer period (ie, By stopping the charge storage electrode segment 24C in the area of the photoelectric conversion layer 23 facing the charge storage electrode segment 24B.
  • the electrons are then moved to the region of the photoelectric conversion layer 23 facing the charge storage electrode segment 24A, and then the electrons are transferred to the region of the photoelectric conversion layer 23 facing the charge storage electrode segment 24A. electrons had stopped in the area of use electrode segments 24A opposite to the photoelectric conversion layer 23, the first floating diffusion layer FD 1 instantly read.
  • a schematic layout diagram of the first electrode and charge storage electrode constituting the modification of the image pickup device of the ninth embodiment and the transistors constituting the control unit is the other source of the reset transistor TR1 rst.
  • the / drain region 51B may be grounded instead of being connected to the power supply V DD .
  • the tenth embodiment is a modification of the first to ninth embodiments, and relates to an imaging device having a first configuration and a sixth configuration.
  • FIG. 38 A schematic partial cross-sectional view of the imaging device of Example 10 is shown in FIG. 38, and a schematic partial cross-sectional view in which a portion where the charge storage electrode, the photoelectric conversion layer, and the second electrode are stacked is enlarged is shown in FIG. Shown in.
  • the equivalent circuit diagram of the imaging device of Example 10 is the same as the equivalent circuit diagram of the imaging device of Example 1 described with reference to FIGS. 7 and 8 and includes the charge storage electrode of the imaging device of Example 10.
  • the schematic layout of the first electrode and the charge storage electrode that constitute the photoelectric conversion unit, and the transistor that constitutes the control unit is the same as the imaging device of the first embodiment described in FIG. 3, FIG. 4, FIG. 5A or FIG. It is similar.
  • the operation of the imaging device (first imaging device) of the tenth embodiment is substantially the same as the operation of the imaging device of the first embodiment.
  • the photoelectric conversion unit is composed of N (where N ⁇ 2) photoelectric conversion unit segments (specifically, three photoelectric conversion unit segments 10 ′ 1 , 10 ′ 2 , 10 ′ 3 ),
  • the photoelectric conversion layer 23 is composed of N photoelectric conversion layer segments (specifically, three photoelectric conversion layer segments 23 ′ 1 , 23 ′ 2 , 23 ′ 3 ),
  • the insulating layer 82 is composed of N insulating layer segments (specifically, three insulating layer segments 82 ′ 1 , 82 ′ 2 , 82 ′ 3 ),
  • the charge storage electrode 24 includes N charge storage electrode segments (specifically, in the respective embodiments, three charge storage electrode segments 24 ′ 1 and 24 ′).
  • the thickness of the portion of the photoelectric conversion layer may be changed, and the thickness of the portion of the insulating layer may be constant, and the thickness of the photoelectric conversion layer segment may be changed.
  • the thickness of the portion of the photoelectric conversion layer may be changed by changing the thickness of the portion of the insulating layer while keeping the thickness of the portion constant, or the thickness of the portion of the photoelectric conversion layer may be changed.
  • the thickness of the portion may be changed to change the thickness of the photoelectric conversion layer segment.
  • the imaging device of Embodiment 10 or the imaging devices of Embodiments 11 and 14 described later may be It has a photoelectric conversion part in which the first electrode 21, the photoelectric conversion layer 23, and the second electrode 22 are laminated
  • the photoelectric conversion unit further includes a charge storage electrode 24 disposed to be separated from the first electrode 21 and disposed to face the photoelectric conversion layer 23 via the insulating layer 82, Assuming that the stacking direction of the charge storage electrode 24, the insulating layer 82, and the photoelectric conversion layer 23 is the Z direction, and the direction away from the first electrode 21 is the X direction, the charge storage electrode 24, the insulating layer 82, and the photoelectric
  • the cross-sectional area of the stacked portion when the stacked portion where the conversion layer 23 is stacked is cut changes depending on the distance from the first electrode.
  • the thickness of the insulating layer segment gradually change doing. Specifically, the thickness of the insulating layer segment gradually increases.
  • the width of the cross section of the stacked portion is constant, and the thickness of the cross section of the stacked portion, specifically, the thickness of the insulating layer segment is the first electrode 21 Gradually thicker depending on the distance from the.
  • the thickness of the insulating layer segment is increased stepwise.
  • the thickness of the insulating layer segment 82 ' n in the n-th photoelectric conversion unit segment 10' n is constant.
  • the thickness of the insulating layer segment 82 ′ n in the n th photoelectric conversion unit segment 10 ′ n is “1”
  • the insulating layer segment in the (n + 1) th photoelectric conversion unit segment 10 ′ (n + 1) As thickness of 82 ' (n + 1) , although 2-10 can be illustrated, it does not limit to such a value.
  • the thicknesses of the charge storage electrode segments 24 ′ 1 , 24 ′ 2 and 24 ′ 3 are gradually reduced to obtain the thicknesses of the insulating layer segments 82 ′ 1 , 82 ′ 2 and 82 ′ 3 . Is gradually thickened.
  • the thickness of the photoelectric conversion layer segments 23 ′ 1 , 23 ′ 2 and 23 ′ 3 is constant.
  • the potential V 11 is applied to the first electrode 21, the potential V 12 is applied to the charge storage electrode 24.
  • Photoelectric conversion occurs in the photoelectric conversion layer 23 by the light incident on the photoelectric conversion layer 23. Holes generated by photoelectric conversion are sent from the second electrode 22 to the drive circuit via the wiring VOU .
  • V 12 V V 11 since the potential of the first electrode 21 is higher than the potential of the second electrode 22, that is, for example, when a positive potential is applied to the first electrode 21 and a negative potential is applied to the second electrode 22. Therefore, V 12 V V 11 , preferably V 12 > V 11 .
  • the thickness of the insulating layer segment gradually increases in thickness. Therefore, when the state of V 12 VV 11 is established in the charge accumulation period, the n th The photoelectric conversion unit segment 10 ' n can store more electric charges than the (n + 1) th photoelectric conversion unit segment 10' (n + 1) , and a strong electric field is added. the flow of charge from the photoelectric conversion unit segments 10 '1 to the first electrode 21 can be reliably prevented.
  • a reset operation is performed later in the charge accumulation period. Accordingly, the first potential of the floating diffusion layer FD 1 is reset, the potential of the first floating diffusion layer FD 1 becomes the power supply potential V DD.
  • the charge is read out. That is, in the charge transfer period, the potential V 21 is applied to the first electrode 21 from the drive circuit, and the potential V 22 is applied to the charge storage electrode 24. Here, it is assumed that V 21 > V 22 . Thus, electrons are stopped in the region of the photoelectric conversion layer 23 opposed to the charge storage electrode 24, first electrode 21, furthermore, it is read into the first floating diffusion layer FD 1. That is, the charge stored in the photoelectric conversion layer 23 is read out to the control unit.
  • the thickness of the insulating layer segment gradually changes from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment, or Since the cross-sectional area of the stacked portion when the stacked portion where the charge storage electrode, the insulating layer, and the photoelectric conversion layer are stacked in the YZ virtual plane is cut changes depending on the distance from the first electrode, A transfer gradient is formed, and charges generated by photoelectric conversion can be transferred more easily and reliably.
  • the imaging device of the tenth embodiment can be manufactured substantially in the same manner as the imaging device of the first embodiment, so detailed description will be omitted.
  • the entire surface, the insulating layer segment 82 'of the insulating layer for forming a 3 is formed, by patterning the insulating layer, by performing a planarization treatment, the insulating layer segment 82' can be obtained 3.
  • the charge storage electrode 24 'by forming a conductive material layer for forming a 2, and patterning the conductive material layer, the photoelectric conversion unit segments 10' 1, 10 '2 and the first electrode 21 by leaving the conductive material layer in the region for forming a can be obtained part and the charge storage electrode 24 '2 of the first electrode 21.
  • the entire surface, the charge storage electrode 24 'by forming a conductive material layer for forming a 1, by patterning the conductive material layer, the photoelectric conversion unit segment 10' to form the first and the first electrode 21 By leaving the conductive material layer in the region, the first electrode 21 and the charge storage electrode 24 ' 1 can be obtained.
  • an insulating layer is formed over the entire surface, and planarization treatment is performed, whereby the insulating layer segment 82 ′ 1 (insulating layer 82) can be obtained.
  • the photoelectric conversion layer 23 is formed on the insulating layer 82.
  • the photoelectric conversion unit segments 10 ' 1 , 10' 2 and 10 ' 3 can be obtained.
  • FIG. 40 which is a schematic layout diagram of the first electrode and the charge storage electrode constituting the modification of the image pickup device of the tenth embodiment and the transistors constituting the control unit, the other source of the reset transistor TR1 rst
  • the / drain region 51B may be grounded instead of being connected to the power supply V DD .
  • the imaging device of Example 11 relates to an imaging device of the second and sixth configurations of the present disclosure.
  • FIG. 41 a schematic partial cross-sectional view in which a portion where the charge storage electrode, the photoelectric conversion layer, and the second electrode are stacked is enlarged. over the photoelectric conversion unit segments 10 to '1 N-th photoelectric conversion unit segments 10' N, the thickness of the photoelectric conversion layer segments, progressively changing.
  • the width of the cross section of the stacked portion is constant, and the thickness of the cross section of the stacked portion, specifically, the thickness of the photoelectric conversion layer segment, the first electrode 21 depending on the distance from 21 gradually thicker. More specifically, the thickness of the photoelectric conversion layer segment is gradually increased.
  • the thickness of the photoelectric conversion layer segment is increased stepwise.
  • the thickness of the photoelectric conversion layer segment 23 ' n in the n-th photoelectric conversion unit segment 10' n is constant.
  • the photoelectric conversion in the (n + 1) th photoelectric conversion unit segment 10 ′ (n + 1) As thickness of layer segment 23 (n + 1) , although 2-10 can be illustrated, it does not limit to such a value.
  • Example 11 by gradually reducing the thickness of the charge storage electrode segments 24 ′ 1 , 24 ′ 2 , 24 ′ 3 , the photoelectric conversion layer segments 23 ′ 1 , 23 ′ 2 , 23 ′ 3 are obtained.
  • Insulating layer segments 82 '1, 82' 2, 82 'thickness of 3 is constant.
  • the thickness of the photoelectric conversion layer segment may be changed by changing the thickness of the photoelectric conversion layer while keeping the thickness of the portion of the insulating layer constant.
  • the n-th photoelectric conversion unit segment 10 'towards the n is, the (n + 1) th photoelectric conversion unit segment 10' (n + 1) joined by a strong electric field than the charge to the first photoelectric conversion unit segments 10 '1 from the first electrode 21
  • the flow can be reliably prevented.
  • the charge transfer period when V 22 ⁇ V 21 , charge flow from the first photoelectric conversion unit segment 10 ′ 1 to the first electrode 21, the (n + 1) th photoelectric conversion unit segment 10.
  • the flow of charge from ' (n + 1) to the n-th photoelectric conversion unit segment 10' n can be reliably ensured.
  • the thickness of the photoelectric conversion layer segment gradually changes from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment. Therefore, or alternatively, the cross-sectional area of the stacked portion when the stacked portion where the charge storage electrode, the insulating layer, and the photoelectric conversion layer are stacked in the YZ virtual plane is cut changes depending on the distance from the first electrode Therefore, a kind of charge transfer gradient is formed, and it becomes possible to transfer charges generated by photoelectric conversion more easily and reliably.
  • the charge storage electrode 24 ′ 3 is formed on the interlayer insulating layer 81. forming a conductive material layer for forming a patterned conductive material layer, the photoelectric conversion unit segments 10 '1, 10' 2, 10 '3 and the conductive material layer in the region for forming the first electrode 21 by leaving, it is possible to obtain some and a charge storage electrode 24 '3 of the first electrode 21.
  • the charge storage electrode 24 'by forming a conductive material layer for forming a 2, and patterning the conductive material layer, the photoelectric conversion unit segments 10' 1, 10 '2 and the first electrode 21 by leaving the conductive material layer to be formed region can be obtained part of the first electrode 21 and the charge storage electrode 24 '2.
  • the insulating layer 82 is formed conformally on the entire surface.
  • the photoelectric conversion layer 23 is formed on the insulating layer 82, and the photoelectric conversion layer 23 is subjected to planarization treatment.
  • the photoelectric conversion unit segments 10 ' 1 , 10' 2 and 10 ' 3 can be obtained.
  • the twelfth embodiment relates to the imaging device of the third configuration.
  • a schematic partial cross-sectional view of the image pickup device of Example 12 is shown in FIG.
  • the materials constituting the insulating layer segment are different between adjacent photoelectric conversion unit segments.
  • 'to 1 N-th photoelectric conversion unit segment 10' 1st photoelectric conversion unit segments 10 over the N the value of the dielectric constant of the material constituting the insulating layer segments, gradually, and reduced .
  • the same potential may be applied to all of the N charge storage electrode segments, or different potentials may be applied to each of the N charge storage electrode segments. .
  • the charge storage electrode segments 24 ' 1 , 24' 2 and 24 ' 3 which are spaced apart from each other and the pad portions 64 1 , 64 2 and 64 3 are provided in the same manner as described in the thirteenth embodiment It may be connected to the vertical drive circuit 112 which constitutes the drive circuit.
  • the thirteenth embodiment relates to the imaging device of the fourth configuration.
  • a schematic partial cross-sectional view of the imaging device of Example 13 is shown in FIG.
  • materials constituting charge storage electrode segments are different between adjacent photoelectric conversion unit segments.
  • 'to 1 N-th photoelectric conversion unit segment 10' 1st photoelectric conversion unit segments 10 over the N the value of the work function of the material constituting the insulating layer segments, gradually, is larger.
  • the same potential may be applied to all of N charge storage electrode segments, or different potentials may be applied to each of N charge storage electrode segments .
  • the charge storage electrode segments 24 ′ 1 , 24 ′ 2 , 24 ′ 3 are connected to the vertical drive circuit 112 constituting the drive circuit via the pad portions 64 1 , 64 2 , 64 3 . .
  • the imaging device of Example 14 relates to an imaging device of the fifth configuration.
  • 44A, 44B, 45A and 45B schematically show plan views of the charge storage electrode segment in Example 14, and constitute a photoelectric conversion portion provided with the charge storage electrode of the imaging device of Example 14.
  • a schematic layout view of the first electrode, the charge storage electrode, and the transistor forming the control unit is shown in FIG.
  • a schematic partial cross-sectional view of the image pickup device of Example 14 is the same as that shown in FIG. 43 or FIG.
  • the same potential may be applied to all of the N charge storage electrode segments, or different potentials may be applied to each of the N charge storage electrode segments.
  • the charge storage electrode segments 24 ' 1 , 24' 2 and 24 ' 3 which are spaced apart from one another are arranged on the pad portions 64 1 , 64 2 and 64, respectively. 3 may be connected to the vertical drive circuit 112 that constitutes the drive circuit.
  • the charge storage electrode 24 is composed of a plurality of charge storage electrode segments 24 ′ 1 , 24 ′ 2 , 24 ′ 3 .
  • the number of charge storage electrode segments may be two or more, and is set to “3” in Example 14.
  • the potential applied to the charge storage electrode segment 24 ′ 1 located closest to the first electrode 21 during the charge transfer period is the farthest point to the first electrode 21. higher than the potential applied to the charge storage electrode segments 24 '3 positioned.
  • the charge storage electrode segments 24 'third potential ⁇ the charge storage electrode segments 24' second potential ⁇ the charge storage electrode segments 24 'first potential the area of the photoelectric conversion layer 23 the electron which has been stopped at, all at once, can be read into the first floating diffusion layer FD 1.
  • charge storage electrode segments 24' charge storage electrode segments 24 potential of 2 with possible to gradually change the potential of the charge storage electrode segments 24 '1 (i.e., by changing stepwise or sloped)
  • the photoelectric conversion layer 'electrons had stopped in the region of 3 opposed to the photoelectric conversion layer 23
  • charge storage electrode segments 24' charge storage electrode segments 24 faces the 2 move to 23 region of, then the area of the charge storage electrode segments 24 '2 opposite to the electrons had stopped in the area of the photoelectric conversion layer 23
  • charge storage electrode segments 24' 1 opposite to the photoelectric conversion layer 23 is moved, then the electrons are stopped in the region of the charge storage electrode segments 24 '1 opposite to the photoelectric conversion layer 23, out reliably read into the first floating diffusion layer FD 1 It is possible.
  • a schematic layout diagram of the first electrode and charge storage electrode constituting the modification of the imaging device of the fourteenth embodiment and the transistors constituting the control unit is the other source of the reset transistor TR3 rst.
  • the / drain region 51B may be grounded instead of being connected to the power supply V DD .
  • the fifteenth embodiment relates to the imaging device of the sixth configuration.
  • a schematic partial cross-sectional view of the imaging device of Example 15 is shown in FIG. 49A and 49B show schematic plan views of the charge storage electrode segment in the fifteenth embodiment.
  • the imaging device of Example 15 includes a photoelectric conversion unit in which the first electrode 21, the photoelectric conversion layer 23, and the second electrode 22 are stacked, and the photoelectric conversion unit is further separated from the first electrode 21.
  • the charge storage electrode 24 (24 ′ ′ 1 , 24 ′ ′ 2 , 24 ′ ′ 3 ) is disposed and disposed opposite to the photoelectric conversion layer 23 with the insulating layer 82 in between.
  • the stacking direction of the electrode 24 (24 ′ ′ 1 , 24 ′ ′ 2 , 24 ′ ′ 3 ), the insulating layer 82, and the photoelectric conversion layer 23 is the Z direction, and the direction away from the first electrode 21 is the X direction
  • the cross-sectional area of the stacked portion when the stacked portion in which the storage electrode 24 (24 ′ ′ 1 , 24 ′ ′ 2 , 24 ′ ′ 3 ), the insulating layer 82, and the photoelectric conversion layer 23 are stacked is cut is the distance from the first electrode 21 It changes depending on the distance.
  • the thickness of the cross section of the stacked portion is constant, and the width of the cross section of the stacked portion becomes narrower as the distance from the first electrode 21 increases.
  • the width may be narrowed continuously (see FIG. 49A) or may be narrowed stepwise (see FIG. 49B).
  • the charge storage electrodes 24 (24 ′ ′ 1 , 24 ′ ′ 2 , 24 ′ ′ 3 ), the insulating layer 82, and the photoelectric conversion layer 23 are stacked in the YZ virtual plane. Since the cross-sectional area of the stacked portion when the stacked portion is cut changes depending on the distance from the first electrode, a kind of charge transfer gradient is formed, and the charge generated by photoelectric conversion is made easier and easier. It becomes possible to transfer reliably.
  • the present disclosure has been described above based on the preferred embodiments, the present disclosure is not limited to these embodiments.
  • the stacked imaging device and imaging device described in the embodiments, the structure and configuration of the solid-state imaging device, the manufacturing conditions, the manufacturing method, and the materials used are examples and can be appropriately changed.
  • the imaging devices of the respective embodiments can be combined as appropriate.
  • the imaging device of Example 10 the imaging device of Example 11, the imaging device of Example 12, the imaging device of Example 13 and the imaging device of Example 14 can be arbitrarily combined, and the imaging of Example 10
  • the elements, the imaging device of Embodiment 11, the imaging device of Embodiment 12, the imaging device of Embodiment 13 and the imaging device of Embodiment 15 can be arbitrarily combined.
  • the notch portion of the first corner portion 24a is for charge storage. It can also be shaped so as to be recessed toward the center of the electrode 24.
  • the floating diffusion layers FD 1 , FD 2 , FD 3 , 51C, 45C, and 46C can be shared.
  • the first electrode 21 extends in the opening 85A provided in the insulating layer 82 and is connected to the photoelectric conversion layer 23 It is also possible to have a configuration.
  • FIG. 51 for example, a modified example of the imaging device described in Example 1 is shown, and as shown in FIG. 52A, an enlarged schematic partial cross-sectional view of a portion of the first electrode etc.
  • the edge of the top surface of the electrode 21 is covered with the insulating layer 82, and the first electrode 21 is exposed at the bottom of the opening 85B, and the surface of the insulating layer 82 in contact with the top surface of the first electrode 21 is When the surface of the insulating layer 82 in contact with the first surface 82a and the portion of the photoelectric conversion layer 23 facing the charge storage electrode 24 is the second surface 82b, the side surface of the opening 85B is the second surface from the first surface 82a.
  • the side surface of the opening 85B has a slope that extends towards 82b.
  • the side surface of the opening 85B is rotationally symmetric about the axis line of the opening 85B, but as shown in FIG. 52B, from the first surface 82a to the second surface 82b
  • the opening 85C may be provided such that the side surface of the opening 85C having the spreading slope is located on the charge storage electrode 24 side. This makes it difficult for the charge to move from the portion of the photoelectric conversion layer 23 opposite to the charge storage electrode 24 with the opening 85C interposed therebetween.
  • the side surface of the opening 85B has an inclination that spreads from the first surface 82a to the second surface 82b, but the edge of the side surface of the opening 85B in the second surface 82b is as shown in FIG. 52A, It may be located outside the edge of the first electrode 21 or may be located inside the edge of the first electrode 21 as shown in FIG. 52C.
  • openings 85B and 85C are provided with a slope to the opening side of the etching mask by reflowing the etching mask made of a resist material formed when forming the opening in the insulating layer based on the etching method.
  • the insulating layer 82 can be formed by etching using the etching mask.
  • the photoelectric conversion layer 23 extends in the second opening 86A provided in the insulating layer 82, and the charge discharging electrode 26 The edge of the top surface of the charge discharging electrode 26 is covered with the insulating layer 82, and the charge discharging electrode 26 is exposed at the bottom of the second opening 86A.
  • the second opening 86A The side surface of the may have a slope extending from the third surface 82c to the second surface 82b.
  • light is incident from the second electrode 22 side, and the light shielding layer 15 is incident on the light incident side from the second electrode 22 May also be formed.
  • various wirings provided on the light incident side of the photoelectric conversion layer can also function as a light shielding layer.
  • the light shielding layer 15 is formed above the second electrode 22, that is, on the light incident side from the second electrode 22 and above the first electrode 21.
  • the light shielding layer 15 may be disposed on the surface of the second electrode 22 on the light incident side. In some cases, as shown in FIG. 56, the light shielding layer 15 may be formed on the second electrode 22.
  • light may be incident from the second electrode 22 side, and light may not be incident to the first electrode 21.
  • the light shielding layer 15 is formed on the light incident side of the second electrode 22 and above the first electrode 21.
  • an on-chip micro lens 14 is provided above the charge storage electrode 24 and the second electrode 22, and light incident on the on-chip micro lens 14 is It is possible to have a structure in which the light is collected on the charge storage electrode 24 and does not reach the first electrode 21.
  • the transfer control electrode 25 when the transfer control electrode 25 is provided, light may not be incident on the first electrode 21 and the transfer control electrode 25.
  • the light shielding layer 15 may be formed above the first electrode 21 and the transfer control electrode 25.
  • the light incident on the on-chip micro lens 14 may not reach the first electrode 21 or the first electrode 21 and the transfer control electrode 25.
  • the portion of the photoelectric conversion layer 23 located above the first electrode 21 does not contribute to photoelectric conversion, so All pixels can be reset more reliably and simultaneously, and the global shutter function can be realized more easily. That is, in a method of driving a solid-state imaging device including a plurality of imaging devices having these configurations and structures, In all the imaging elements, the charge in the first electrode 21 is discharged out of the system while accumulating the charge in the photoelectric conversion layer 23 all at once. The charges accumulated in the photoelectric conversion layer 23 are simultaneously transferred to the first electrode 21 in all the imaging devices, and the charges transferred to the first electrode 21 are sequentially read out in each imaging device after the transfer is completed. Repeat each step.
  • each imaging element has a structure in which light incident from the second electrode side does not enter the first electrode, and photoelectric conversion is simultaneously performed on all the imaging elements. Since the charge in the first electrode is discharged out of the system while the charge is stored in the conversion layer, the reset of the first electrode can be reliably performed simultaneously in all the imaging elements. Thereafter, in all the imaging devices, the charges accumulated in the photoelectric conversion layer are transferred to the first electrode all at once, and after the transfer is completed, the charges transferred to the first electrode are read out sequentially in each imaging device. Therefore, the so-called global shutter function can be easily realized.
  • a plurality of transfer control electrodes may be provided from the position closest to the first electrode 21 toward the charge storage electrode 24.
  • 59 shows an example in which two transfer control electrodes 25 ′ and 25 ′ ′ are provided, and an on-chip micro lens 14 is provided above the charge storage electrode 24 and the second electrode 22. The light incident on the on-chip micro lens 14 is condensed on the charge storage electrode 24 and does not reach the first electrode 21 and the transfer control electrodes 25 ′ and 25 ′ ′. it can.
  • the thickness of the charge storage electrode segments 24 ′ 1 , 24 ′ 2 and 24 ′ 3 is gradually reduced to make the insulating layer segments 82 ′ 1 and 82.
  • the thickness of ' 2 , 82' 3 is gradually increased.
  • FIG. 60 a schematic partial cross-sectional view in which a portion where the charge storage electrode, the photoelectric conversion layer, and the second electrode are stacked in the modification of the tenth embodiment is shown. '1, 24' 2, 24 '3 thickness is constant, the insulating layer segment 82' 1, 82 '2, 82' may be gradually increasing the thickness of 3.
  • the thickness of the photoelectric conversion layer segments 23 ′ 1 , 23 ′ 2 and 23 ′ 3 is constant.
  • Example 11 shown in FIG. 41 by gradually reducing the thickness of the charge storage electrode segments 24 ′ 1 , 24 ′ 2 and 24 ′ 3 , the photoelectric conversion layer segments 23 ′ 1 and 23 are obtained. The thickness of ' 2 , 23' 3 is gradually increased.
  • FIG. 61 a schematic partial cross-sectional view in which a portion where the charge storage electrode, the photoelectric conversion layer, and the second electrode are stacked in the modification of Example 11 is shown.
  • the photoelectric conversion layer segments 23 ′ 1 , 23 ′ may be gradually increased.
  • the photoelectric conversion layer is not limited to the configuration from one layer.
  • the photoelectric conversion layer 23 includes, for example, the lower semiconductor layer 23B made of IGZO and the photoelectric conversion device described in the first embodiment.
  • a laminated structure of the upper photoelectric conversion layer 23A made of the material forming the conversion layer 23 can also be used.
  • the transfer control electrode 25 is disposed between the charge storage electrode 24 and the first electrode 21, and in the charge transfer period, the drive circuit the potential V 21 is applied, the potential V 22 is applied to the charge storage electrode, the potential V 13 is applied to the transfer control electrode, the charges accumulated in the photoelectric conversion layer controller via the first electrode It can be configured to be read out.
  • V 12 > V 13 and V 22 ⁇ V 13 ⁇ V 21 (preferably, V 22 ⁇ V 13 ⁇ V 21 )
  • V 12 ⁇ V 13 and V 22 V V 13 V 21 preferably V 22 > V 13 > V 21
  • the potential of the transfer control electrode 25 is fixed over the charge accumulation period, the reset operation and the charge transfer period, and the potential applied to the charge storage electrode 24 is increased or decreased during the charge accumulation period and the charge transfer period. It is also good.
  • V 12 V 11
  • V 11 V 12
  • the present invention is applied to a CMOS type solid-state imaging device in which unit pixels for detecting signal charges according to incident light quantity as physical quantities are arranged in a matrix.
  • the present invention is not limited to the application to an imaging device, and can also be applied to a CCD solid-state imaging device. In the latter case, signal charges are transferred in the vertical direction by the vertical transfer register of the CCD type structure, transferred in the horizontal direction by the horizontal transfer register, and amplified to output a pixel signal (image signal).
  • the present invention is not limited to a general solid-state imaging device of a column system in which pixels are formed in a two-dimensional matrix and a column signal processing circuit is arranged for each pixel column. Furthermore, in some cases, it may be omitted select transistor.
  • the imaging device of the present disclosure is not limited to application to the solid-state imaging device that captures an image by detecting the distribution of the incident amount of visible light, infrared rays or X-rays, or the distribution of the incident amount of grains such as
  • the present invention is also applicable to a solid-state imaging device that captures an image. Further, in a broad sense, it is applicable to a solid-state imaging device (physical quantity distribution detecting devices) in general fingerprint detection sensor or the like for capturing an image by detecting the distribution of pressure, electrostatic capacity and the like, other physical quantities.
  • the solid-state imaging device may be formed as one chip, or may be a modular form having an imaging function in which an imaging region and a drive circuit or an optical system are packaged together.
  • the present invention is not limited to application to the solid-state imaging device, it is also applicable to an imaging device.
  • the imaging apparatus refers a camera system such as a digital still camera or a video camera, an electronic device having an imaging function such as a cellular phone. Module-like form mounted on an electronic device, i.e., there is a case where the camera module and an imaging device.
  • FIG. Electronic device 200 An example in which a solid-state imaging device 201 configured of the imaging element of the present disclosure is used for an electronic device (camera) 200 is shown as a conceptual diagram in FIG.
  • Electronic device 200 the solid-state imaging device 201, an optical lens 210, shutter device 211, drive circuit 212 and, has a signal processing circuit 213.
  • the optical lens 210 focuses image light (incident light) from a subject on the imaging surface of the solid-state imaging device 201.
  • signal charges are accumulated in the solid-state imaging device 201 for a certain period.
  • the shutter device 211 controls a light irradiation period and a light shielding period to the solid-state imaging device 201.
  • the drive circuit 212 supplies a drive signal for controlling the transfer operation of the solid-state imaging device 201 and the shutter operation of the shutter device 211.
  • the signal transfer of the solid-state imaging device 201 is performed by the drive signal (timing signal) supplied from the drive circuit 212.
  • the signal processing circuit 213 performs various signal processing.
  • the video signal subjected to the signal processing is stored in a storage medium such as a memory or output to a monitor.
  • the electronic device 200 it is possible to achieve an improvement in refining and transfer efficiency of pixel size in the solid-state imaging device 201, it is possible to obtain an electronic device 200 which improve the pixel characteristic is achieved.
  • the electronic device 200 can be applied to solid-state imaging device 201 is not limited to a camera, a digital still camera, can be applied to an image pickup apparatus such as a camera module for a mobile device such as cellular phones.
  • imaging element It has a photoelectric conversion part in which a first electrode, a photoelectric conversion layer and a second electrode are laminated, The photoelectric conversion unit is further A charge storage electrode having a facing region facing the first electrode through the insulating layer; A transfer control electrode facing the first electrode and the charge storage electrode through the insulating layer, Equipped with An imaging device in which the photoelectric conversion layer is disposed at least above the charge storage electrode via the insulating layer.
  • imaging device according to [A01], wherein the photoelectric conversion layer is disposed above at least the charge storage electrode and the transfer control electrode via the insulating layer.
  • the planar shape of the charge storage electrode is a rectangle having four corner portions of a first corner portion, a second corner portion, a third corner portion, and a fourth corner portion,
  • the transfer control electrode is composed of two transfer control electrode segments, The two sides of the charge storage electrode located on opposite sides of the opposing region and the two transfer control electrode segments are arranged adjacent to each other via the insulating layer [A01] to [A05]
  • the imaging element as described in a term.
  • the planar shape of the charge storage electrode is rectangular, The opposite region is located facing one side of the charge storage electrode,
  • the transfer control electrode is composed of two transfer control electrode segments,
  • the first transfer control electrode segment is adjacent to the opposite region, and is opposed to the charge storage electrode / first region facing the one side of the charge storage electrode and the first electrode via the insulating layer.
  • the second transfer control electrode segment is adjacent to the opposing region, and faces the charge storage electrode / second region facing the one side of the charge storage electrode, and the first electrode via the insulating layer [FIG. A01] or the imaging element as described in [A02].
  • a control unit provided on a semiconductor substrate and having a drive circuit is further provided, The first electrode, the charge storage electrode, and the transfer control electrode are connected to a drive circuit, In the charge accumulation period, the driving circuit, the potential V 11 is applied to the first electrode, the potential V 12 is applied to the charge storage electrode, the potential V 13 is applied to the transfer control electrode, charges in the photoelectric conversion layer Accumulated, In the charge transfer period, the driving circuit, the potential V 21 is applied to the first electrode, the potential V 22 is applied to the charge storage electrode, the potential V 23 or V 13 is applied to the transfer control electrode, a photoelectric conversion layer
  • the image sensor according to any one of [A01] to [A09], in which the charge accumulated in the pixel is read out to the control unit via the first electrode.
  • [A12] The imaging device according to any one of [A01] to [A11], wherein the insulating layer has a laminated structure of insulating layer / lower layer and insulating layer / upper layer.
  • the semiconductor substrate is further provided, The imaging device according to any one of [A01] to [A12], wherein the photoelectric conversion unit is disposed above the semiconductor substrate.
  • [A14] The imaging device according to any one of [A01] to [A13], wherein the first electrode extends in an opening provided in the insulating layer and is connected to the photoelectric conversion layer.
  • [A15] The imaging device according to any one of [A01] to [A14], in which the photoelectric conversion layer extends in the opening provided in the insulating layer and is connected to the first electrode.
  • the top edge of the first electrode is covered with an insulating layer, The first electrode is exposed at the bottom of the opening, When the surface of the insulating layer in contact with the top surface of the first electrode is the first surface, and the surface of the insulating layer in contact with the portion of the photoelectric conversion layer facing the charge storage electrode is the second surface, the side surface of the opening is The imaging element according to [A15], having an inclination that spreads from one side to the second side. [A17] The imaging device according to [A16], wherein the side surface of the opening having a slope extending from the first surface to the second surface is located on the charge storage electrode side.
  • a charge discharging electrode connected to the photoelectric conversion layer and spaced apart from the first electrode, the charge storage electrode, and the transfer control electrode Image sensor.
  • the photoelectric conversion layer extends in the second opening provided in the insulating layer, and is connected to the charge discharging electrode, The edge of the top surface of the charge discharging electrode is covered with an insulating layer, The charge discharging electrode is exposed at the bottom of the second opening,
  • the side surface of the second opening is The image pickup element according to [A18] or [A19], having a slope which spreads from the third surface to the second surface.
  • Electrode segment for charge storage >> The imaging element according to any one of [A01] to [A21], wherein the charge storage electrode is composed of a plurality of charge storage electrode segments.
  • the potential applied to the charge storage electrode segment located closest to the first electrode in the charge transfer period is the voltage applied to the first electrode Higher than the potential applied to the charge storage electrode segment located farthest away, If the potential of the first electrode is lower than the potential of the second electrode, the potential applied to the charge storage electrode segment located closest to the first electrode during the charge transfer period is the location farthest to the first electrode.
  • the imaging device according to [A22], wherein the potential is lower than the potential applied to the charge storage electrode segment located in [A24] The semiconductor substrate is provided with at least a floating diffusion layer and an amplification transistor that constitute a control unit, The imaging element according to any one of [A01] to [A23], wherein the first electrode is connected to the floating diffusion layer and the gate of the amplification transistor.
  • the semiconductor substrate is further provided with a reset transistor and a selection transistor that constitute a control unit,
  • the floating diffusion layer is connected to one of the source / drain regions of the reset transistor,
  • One of the source / drain regions of the amplification transistor is connected to one of the source / drain regions of the selection transistor, and the other source / drain region of the selection transistor is connected to the signal line [A24] element.
  • [A26] The image pickup element according to any one of [A01] to [A25], wherein the size of the charge storage electrode is larger than that of the first electrode.
  • the imaging device according to any one of [A01] to [A26], wherein light is incident from the second electrode side, and a light shielding layer is formed on the light incident side from the second electrode.
  • [A28] The imaging device according to any one of [A01] to [A26], in which light is incident from the second electrode side and light is not incident on the first electrode.
  • [A29] The imaging device according to [A28], wherein a light shielding layer is formed on the light incident side from the second electrode and above the first electrode.
  • An on-chip micro lens is provided above the charge storage electrode and the second electrode, The image pickup device according to [A28], wherein light incident on the on-chip micro lens is condensed on the charge storage electrode.
  • the photoelectric conversion unit is composed of N (where N ⁇ 2) photoelectric conversion unit segments
  • the photoelectric conversion layer is composed of N photoelectric conversion layer segments
  • the insulating layer is composed of N insulating layer segments
  • N) photoelectric conversion unit segment includes the nth charge storage electrode segment, the nth insulating layer segment, and the nth photoelectric conversion layer It consists of segments and The larger the value of n, the farther the photoelectric conversion unit segment is from the first electrode, The imaging according to any one of [A01] to [A30] in which the thickness of the insulating layer segment gradually changes from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment element.
  • the photoelectric conversion unit is composed of N (where N ⁇ 2) photoelectric conversion unit segments
  • the photoelectric conversion layer is composed of N photoelectric conversion layer segments
  • the insulating layer is composed of N insulating layer segments
  • N) photoelectric conversion unit segment includes the nth charge storage electrode segment, the nth insulating layer segment, and the nth photoelectric conversion layer It consists of segments and The larger the value of n, the farther the photoelectric conversion unit segment is from the first electrode, The thickness of the photoelectric conversion layer segment gradually changes from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment according to any one of [A01] to [A30]. Image sensor.
  • the photoelectric conversion unit is composed of N (where N ⁇ 2) photoelectric conversion unit segments
  • the photoelectric conversion layer is composed of N photoelectric conversion layer segments
  • the insulating layer is composed of N insulating layer segments
  • N) photoelectric conversion unit segment includes the nth charge storage electrode segment, the nth insulating layer segment, and the nth photoelectric conversion layer It consists of segments and The larger the value of n, the farther the photoelectric conversion unit segment is from the first electrode,
  • the imaging device according to any one of [A01] to [A30], in which adjacent insulating photoelectric conversion unit segments have different materials constituting an insulating layer segment.
  • the photoelectric conversion unit is composed of N (where N ⁇ 2) photoelectric conversion unit segments,
  • the photoelectric conversion layer is composed of N photoelectric conversion layer segments,
  • the insulating layer is composed of N insulating layer segments,
  • N) photoelectric conversion unit segment includes the nth charge storage electrode segment, the nth insulating layer segment, and the nth photoelectric conversion layer It consists of segments and The larger the value of n, the farther the photoelectric conversion unit segment is from the first electrode,
  • the imaging device according to any one of [A01] to [A30], in which adjacent charge storage electrode segments are made of different materials in adjacent photoelectric conversion unit segments.
  • the photoelectric conversion unit is composed of N (where N ⁇ 2) photoelectric conversion unit segments
  • the photoelectric conversion layer is composed of N photoelectric conversion layer segments
  • the insulating layer is composed of N insulating layer segments
  • N) photoelectric conversion unit segment includes the nth charge storage electrode segment, the nth insulating layer segment, and the nth photoelectric conversion layer It consists of segments and The larger the value of n, the farther the photoelectric conversion unit segment is from the first electrode, The area of the charge storage electrode segment gradually decreases from the first photoelectric conversion unit segment to the Nth photoelectric conversion unit segment according to any one of [A01] to [A30]. Image sensor.
  • [A36] Imaging device: Sixth configuration >> Assuming that the stacking direction of the charge storage electrode, the insulating layer, and the photoelectric conversion layer is the Z direction and the direction away from the first electrode is the X direction, the charge storage electrode, the insulating layer, and the photoelectric conversion layer are stacked on the YZ virtual plane.
  • ⁇ stacked imaging device >> A stacked imaging device having at least one imaging device according to any one of [A01] to [A36].
  • ⁇ solid-state imaging device first aspect >> A solid-state imaging device comprising a plurality of imaging elements, Each image sensor is It has a photoelectric conversion part in which a first electrode, a photoelectric conversion layer and a second electrode are laminated, The photoelectric conversion unit is further A charge storage electrode having a facing region facing the first electrode through the insulating layer; A transfer control electrode facing the first electrode and the charge storage electrode through the insulating layer, Equipped with The solid-state imaging device in which the photoelectric conversion layer is disposed above at least the charge storage electrode via an insulating layer.
  • ⁇ solid-state imaging device first aspect >> A solid-state imaging device comprising a plurality of imaging elements according to any one of [A01] to [A36].
  • ⁇ solid-state imaging device first aspect >> A solid-state imaging device comprising a plurality of stacked imaging elements each having at least one imaging element according to any one of [A01] to [A36].
  • a solid-state imaging device comprising a plurality of imaging element blocks each comprising a plurality of stacked imaging elements, Each stacked imaging device has at least one imaging device according to any one of [A01] to [A36], A solid-state imaging device in which a first electrode is shared among a plurality of imaging elements constituting an imaging element block.
  • the plurality of imaging elements are arranged in a two-dimensional matrix, The solid-state imaging device according to [C04] or [C05], wherein the imaging element block includes 2 ⁇ 2 imaging elements.
  • the plurality of imaging devices are arranged in a two-dimensional matrix, The solid-state imaging device according to [C04] or [C05], wherein the imaging element block includes two imaging elements adjacent in a diagonal direction.
  • the transfer control electrode surrounds the charge storage electrode in a frame shape, The solid-state imaging device according to any one of [C01] to [C07], in which transfer control electrodes are shared in adjacent imaging elements.
  • An imaging element block is composed of two imaging elements, The solid-state imaging device according to [C04] or [C05], wherein one on-chip micro lens is disposed above the imaging element block.
  • Driving method of solid-state imaging device >> A driving method of a solid-state imaging device comprising a plurality of imaging elements according to any one of [A01] to [A36], In all the imaging devices, the charge in the first electrode is discharged out of the system while accumulating the charge in the photoelectric conversion layer all at once.
  • the charges accumulated in the photoelectric conversion layer are simultaneously transferred to the first electrode, and after the transfer is completed, the charges transferred to the first electrode are sequentially read out in each of the imaging devices.
  • a driving method of a solid-state imaging device which repeats each process.
  • Selection Source / drain region of transistor TR1 sel 61: contact hole, 62: wiring layer, 63, 64, 68A: pad, 65, 68B: connection hole, 66, 67, 69 ⁇ ⁇ ⁇ Connection part, 70 ... semiconductor substrate, 70A ... first surface (front surface) of semiconductor substrate, 70B ... second surface (back surface) of semiconductor substrate, 71 ... isolation region , 72: oxide film, 74: HfO 2 film, 75: insulating material film, 76, 81: interlayer insulating layer, 82: insulating layer, 82 ′ 1 , 82 ′ 2 , 82 '3 ...
  • insulating layer segment 82a first surface of insulating layer 82b: second surface of insulating layer 82c: third surface of insulating layer 83: insulating layer 85, 85A, 85B, 85C Opening 86, 86A: second opening 100: solid-state imaging device 101: stacked type imaging device 111: imaging area 112: vertical drive circuit 113: Column signal processing circuit 114: horizontal drive circuit 115: output circuit 116: drive control circuit 117: signal line (data output line) 118: horizontal signal line 200 ⁇ electronic apparatus (camera), 201 ... solid-state imaging device, 210 ... optical lens, 211 ... shutter unit, 212 ... driving circuit, 213 ...
  • TR 1 trs , TR2 trs , TR3 trs Transfer transistor, TR1 rst , TR2 rst , TR3 rst: Reset transistor, TR1 amp , TR2 amp , TR3 amp: Amplification transistor, TR1 sel , TR3 sel , TR3 sel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

撮像素子は、第１電極２１、光電変換層及び第２電極が積層されて成る光電変換部を備えており、光電変換部は、更に、絶縁層８２を介して第１電極２１と対向する対向領域２４ａを有する電荷蓄積用電極２４、並びに、絶縁層８２を介して第１電極２１及び電荷蓄積用電極２４と対向する転送制御用電極２５を備えており、光電変換層は、絶縁層８２を介して少なくとも電荷蓄積用電極２４の上方に配置されている。

Description

撮像素子、積層型撮像素子及び固体撮像装置
　本開示は、撮像素子、積層型撮像素子及び固体撮像装置に関する。
　光電変換層に有機半導体材料を用いる撮像素子は、特定の色（波長帯）を光電変換することが可能である。そして、このような特徴を有するが故に、固体撮像装置における撮像素子として用いる場合、オンチップ・カラーフィルタ層（ＯＣＣＦ）と撮像素子との組合せから副画素が成り、副画素が２次元配列されている、従来の固体撮像装置では不可能な、副画素を積層した構造（積層型撮像素子）を得ることが可能である（例えば、特開２０１１－１３８９２７号公報参照）。また、デモザイク処理を必要としないことから、偽色が発生しないといった利点がある。以下の説明において、半導体基板の上あるいは上方に設けられた光電変換部を備えた撮像素子を、便宜上、『第１タイプの撮像素子』と呼び、第１タイプの撮像素子を構成する光電変換部を、便宜上、『第１タイプの光電変換部』と呼び、半導体基板内に設けられた撮像素子を、便宜上、『第２タイプの撮像素子』と呼び、第２タイプの撮像素子を構成する光電変換部を、便宜上、『第２タイプの光電変換部』と呼ぶ場合がある。
　図６６に従来の積層型撮像素子（積層型固体撮像装置）の構成例を示す。図６６に示す例では、半導体基板３７０内に、第２タイプの撮像素子である第３撮像素子３４３及び第２撮像素子３４１を構成する第２タイプの光電変換部である第３光電変換部３４３Ａ及び第２光電変換部３４１Ａが積層され、形成されている。また、半導体基板３７０の上方（具体的には、第２撮像素子３４１の上方）には、第１タイプの光電変換部である第１光電変換部３１０Ａが配置されている。ここで、第１光電変換部３１０Ａは、第１電極３２１、有機材料から成る光電変換層３２３、第２電極３２２を備えており、第１タイプの撮像素子である第１撮像素子３１０を構成する。第２光電変換部３４１Ａ及び第３光電変換部３４３Ａにおいては、吸収係数の違いにより、それぞれ、例えば、青色光及び赤色光が光電変換される。また、第１光電変換部３１０Ａにおいては、例えば、緑色光が光電変換される。
　第２光電変換部３４１Ａ及び第３光電変換部３４３Ａにおいて光電変換によって生成した電荷は、これらの第２光電変換部３４１Ａ及び第３光電変換部３４３Ａに一旦蓄積された後、それぞれ、縦型トランジスタ（ゲート部３４５を図示する）と転送トランジスタ（ゲート部３４６を図示する）によって第２浮遊拡散層（Floating Diffusion）ＦＤ2及び第３浮遊拡散層ＦＤ3に転送され、更に、外部の読み出し回路（図示せず）に出力される。これらのトランジスタ及び浮遊拡散層ＦＤ2，ＦＤ3も半導体基板３７０に形成されている。
　第１光電変換部３１０Ａにおいて光電変換によって生成した電荷は、コンタクトホール部３６１、配線層３６２を介して、半導体基板３７０に形成された第１浮遊拡散層ＦＤ1に蓄積される。また、第１光電変換部３１０Ａは、コンタクトホール部３６１、配線層３６２を介して、電荷量を電圧に変換する増幅トランジスタのゲート部３５２にも接続されている。そして、第１浮遊拡散層ＦＤ1は、リセット・トランジスタ（ゲート部３５１を図示する）の一部を構成している。参照番号３７１は素子分離領域であり、参照番号３７２は半導体基板３７０の表面に形成された酸化膜であり、参照番号３７６，３８１は層間絶縁層であり、参照番号３８３は絶縁層であり、参照番号３１４はオンチップ・マイクロ・レンズである。
特開２０１１－１３８９２７号公報参照
　ところで、第２光電変換部３４１Ａ及び第３光電変換部３４３Ａにおいて光電変換によって生成した電荷は、第２光電変換部３４１Ａ及び第３光電変換部３４３Ａに一旦蓄積された後、第２浮遊拡散層ＦＤ2及び第３浮遊拡散層ＦＤ3に転送される。それ故、第２光電変換部３４１Ａ及び第３光電変換部３４３Ａを完全空乏化することができる。しかしながら、第１光電変換部３１０Ａにおいて光電変換によって生成した電荷は、直接、第１浮遊拡散層ＦＤ1に蓄積される。それ故、第１光電変換部３１０Ａを完全空乏化することは困難である。そして、以上の結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらす虞がある。
　従って、本開示の目的は、半導体基板の上あるいは上方に光電変換部が配置された撮像素子であって、撮像画質の低下を抑制し得る構成、構造の撮像素子、係る撮像素子から構成された積層型撮像素子、係る撮像素子あるいは積層型撮像素子を備えた固体撮像装置を提供することにある。
　上記の目的を達成するための本開示の撮像素子は、
　第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
　光電変換部は、更に、
　絶縁層を介して第１電極と対向する対向領域を有する電荷蓄積用電極、並びに、
　絶縁層を介して第１電極及び電荷蓄積用電極と対向する転送制御用電極（電荷転送電極）、
を備えており、
　光電変換層は、絶縁層を介して少なくとも電荷蓄積用電極の上方に配置されている。
　上記の目的を達成するための本開示の積層型撮像素子は、上記の本開示の撮像素子を少なくとも１つ有する。
　上記の目的を達成するための本開示の第１の態様に係る固体撮像装置は、本開示の撮像素子を、複数、備えており、あるいは又、本開示の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、備えている。
　上記の目的を達成するための本開示の第２の態様に係る固体撮像装置は、本開示の撮像素子の複数から成る撮像素子ブロックを、複数、備えており、撮像素子ブロックを構成する複数の撮像素子において、第１電極は共有されている。あるいは又、複数の積層型撮像素子から成る撮像素子ブロックを、複数、備えており、各積層型撮像素子は、上記の本開示の撮像素子を少なくとも１つ有し、撮像素子ブロックを構成する複数の撮像素子において、第１電極は共有されている。
　本開示の撮像素子、本開示の積層型撮像素子を構成する本開示の撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の撮像素子（これらの撮像素子を総称して、以下、『本開示の撮像素子等』と呼ぶ場合がある）にあっては、電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。しかも、電荷蓄積用電極及び第１電極に絶縁層を介して隣接して配置され、且つ、光電変換層に絶縁層を介して対向して配置された転送制御用電極を更に備えているので、光電変換層に蓄積された電荷を第１電極へ転送するとき、高い制御性を達成することができるし、転送制御用電極の配設が電荷蓄積用電極の面積を減少させることがないので、光電変換層における飽和電荷量が減少したり、感度が低下するといった問題の発生を抑制することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。
図１は、図３の図３の矢印Ａ－Ａに沿った実施例１の撮像素子、積層型撮像素子の模式的な一部断面図である。 図２は、図３の図３の矢印Ｂ－Ｂに沿った実施例１の撮像素子、積層型撮像素子の模式的な一部断面図である。 図３は、実施例１の撮像素子を構成する第１電極、電荷蓄積用電極及び転送制御用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図４は、実施例１の撮像素子を構成する第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図５Ａ、図５Ｂ及び図５Ｃは、実施例１の撮像素子の変形例を構成する第１電極、電荷蓄積用電極及び転送制御用電極の変形例を示す模式的な配置図である。 図６Ａ及び図６Ｂは、図９、図１０、図１１（実施例１）、及び、図３５、図３６（実施例９）の各部位を説明するための実施例１及び実施例９の撮像素子の等価回路図である。 図７は、実施例１の撮像素子の等価回路図である。 図８は、実施例１の撮像素子の等価回路図である。 図９は、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図１０は、実施例１の撮像素子の別の動作時の各部位における電位の状態を模式的に示す図である。 図１１は、実施例１の撮像素子の更に別の動作時の各部位における電位の状態を模式的に示す図である。 図１２は、実施例１の撮像素子の変形例の等価回路図である。 図１３は、図１２に示した実施例１の撮像素子の変形例を構成する第１電極、電荷蓄積用電極及び転送制御用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図１４Ａ及び図１４Ｂは、実施例２の撮像素子を構成する第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図１５Ａ及び図１５Ｂは、実施例３の撮像素子を構成する第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図１６は、実施例３の撮像素子を構成する第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図１７は、実施例４の固体撮像装置を構成する撮像素子における第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図１８は、実施例４の固体撮像装置の変形例を構成する撮像素子における第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図１９は、実施例４の固体撮像装置別の変形例を構成する撮像素子における第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図２０は、実施例４の固体撮像装置の更に別の変形例を構成する撮像素子における第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図２１は、実施例４の固体撮像装置の更に別の変形例を構成する撮像素子における第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図２２は、実施例４の固体撮像装置の更に別の変形例を構成する撮像素子における第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図２３Ａ、図２３Ｂ及び図２３Ｃは、実施例４の撮像素子ブロックにおける読み出し駆動例を示すチャートである。 図２４は、実施例５の固体撮像装置を構成する撮像素子における第１電極、電荷蓄積用電極、転送制御用電極及びオンチップ・マイクロ・レンズの模式的な配置図である。 図２５は、実施例６の撮像素子の模式的な一部断面図である。 図２６は、実施例７の撮像素子の模式的な一部断面図である。 図２７は、実施例７の撮像素子の変形例の模式的な一部断面図である。 図２８は、実施例７の撮像素子の別の変形例の模式的な一部断面図である。 図２９は、実施例７の撮像素子の更に別の変形例の模式的な一部断面図である。 図３０は、実施例８の撮像素子の一部分の模式的な一部断面図である。 図３１は、実施例９の撮像素子の模式的な一部断面図である。 図３２は、実施例９の撮像素子の等価回路図である。 図３３は、実施例９の撮像素子の等価回路図である。 図３４は、実施例９の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図３５は、実施例９の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図３６は、実施例９の撮像素子の別の動作時（転送時）の各部位における電位の状態を模式的に示す図である。 図３７は、実施例９の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図３８は、実施例１０の撮像素子の模式的な一部断面図である。 図３９は、実施例１０の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図４０は、実施例１０の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図４１は、実施例１１の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図４２は、実施例１２の撮像素子の模式的な一部断面図である。 図４３は、実施例１３及び実施例１４の撮像素子の模式的な一部断面図である。 図４４Ａ及び図４４Ｂは、実施例１４における電荷蓄積用電極セグメントの模式的な平面図である。 図４５Ａ及び図４５Ｂは、実施例１４における電荷蓄積用電極セグメントの模式的な平面図である。 図４６は、実施例１４の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図４７は、実施例１４の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図４８は、実施例１５及び実施例１４の撮像素子の模式的な一部断面図である。 図４９Ａ及び図４９Ｂは、実施例１５における電荷蓄積用電極セグメントの模式的な平面図である。 図５０は、実施例１の撮像素子の別の変形例の模式的な一部断面図である。 図５１は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図５２Ａ、図５２Ｂ及び図５２Ｃは、実施例１の撮像素子の更に別の変形例の第１電極の部分等の拡大された模式的な一部断面図である。 図５３は、実施例８の撮像素子の別の変形例の電荷排出電極の部分等の拡大された模式的な一部断面図である。 図５４は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図５５は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図５６は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図５７は、実施例１の撮像素子の別の変形例の模式的な一部断面図である。 図５８は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図５９は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図６０は、実施例１０の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図６１は、実施例１１の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図６２は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図６３Ａ及び図６３Ｂは、実施例１の撮像素子、積層型撮像素子の更に別の変形例を構成する第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図である。 図６４は、実施例１の固体撮像装置の概念図である。 図６５は、本開示の撮像素子等から構成された固体撮像装置を電子機器（カメラ）を用いた例の概念図である。 図６６は、従来の積層型撮像素子（積層型固体撮像装置）の概念図である。
　以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の撮像素子、本開示の積層型撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置、全般に関する説明
２．実施例１（本開示の撮像素子、本開示の積層型撮像素子、本開示の第１の態様に係る固体撮像装置）
３．実施例２（実施例１の変形）
４．実施例３（実施例１の別の変形）
５．実施例４（本開示の第２の態様に係る固体撮像装置）
６．実施例５（実施例４の変形）
７．実施例６（実施例１～実施例４の変形）
８．実施例７（実施例１～実施例６の変形）
９．実施例８（実施例１～実施例７の変形、電荷排出電極を備えた撮像素子）
１０．実施例９（実施例１～実施例８の変形、複数の電荷蓄積用電極セグメントを備えた撮像素子）
１１．実施例１０（第１構成及び第６構成の撮像素子）
１２．実施例１１（本開示の第２構成及び第６構成の撮像素子）
１３．実施例１２（第３構成の撮像素子）
１４．実施例１３（第４構成の撮像素子）
１５．実施例１４（第５構成の撮像素子）
１６．実施例１５（第６構成の撮像素子）
１７．その他
〈本開示の撮像素子、本開示の積層型撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置〉
　本開示の第２の態様に係る固体撮像装置において、複数の撮像素子は２次元マトリクス状に配列されており、撮像素子ブロックは２×２個の撮像素子から成る形態とすることができる。あるいは又、複数の撮像素子は２次元マトリクス状に配列されており、撮像素子ブロックは斜め方向に隣接した２個の撮像素子から成る形態とすることができる。あるいは又、複数の撮像素子は２次元マトリクス状に配列されており、撮像素子ブロックは、撮像水平方向に隣接した２個の撮像素子から成る形態とすることができる。更には、これらの好ましい形態を含む本開示の第２の態様に係る固体撮像装置、あるいは、本開示の第１の態様に係る固体撮像装置にあっては、各撮像素子において、転送制御用電極は電荷蓄積用電極を額縁状に取り囲んでおり、隣接する撮像素子において転送制御用電極は共有されている形態とすることができる。
　また、本開示の撮像素子等において、光電変換層は、絶縁層を介して少なくとも電荷蓄積用電極及び転送制御用電極の上方に配置されている形態とすることができる。
　そして、上記の好ましい形態を含む本開示の撮像素子等において、電荷蓄積用電極の平面形状は、第１コーナー部、第２コーナー部、第３コーナー部及び第４コーナー部の４つのコーナー部を有する矩形であり、第１コーナー部が対向領域に該当する構成とすることができ、この場合、第１コーナー部は丸みを帯びている構成とすることができるし、あるいは又、第１コーナー部は面取りされている構成（第１コーナー部が切り欠かれている構成）とすることができる。尚、第２コーナー部、第３コーナー部及び第４コーナー部も、同様に、丸みを帯びている構成とすることができるし、あるいは又、これらのコーナー部は面取りされている構成（これらの部が切り欠かれている構成であり、面取りされている部分が丸みを帯びている構成を含む）とすることができる。そして、これらの場合、転送制御用電極は２つの転送制御用電極セグメントから構成されており、対向領域を挟んで位置する電荷蓄積用電極の２つの辺と、２つの転送制御用電極セグメントとは、絶縁層を介して隣接して配置されている構成とすることができ、更には、対向領域を挟んで位置する電荷蓄積用電極の２つの辺を第１辺及び第２辺とし、第１辺の長さをＬ1、第２辺の長さをＬ2としたとき、第１辺に沿った転送制御用電極セグメントの端部と第１電極との間の距離ＬＬ1は、０．０２×Ｌ1乃至０．５×Ｌ1であり、第２辺に沿った転送制御用電極セグメントの端部と第１電極との間の距離ＬＬ2は、０．０２×Ｌ2乃至０．５×Ｌ2である構成とすることができる。
　あるいは又、上記の好ましい形態を含む本開示の撮像素子等において、転送制御用電極は、電荷蓄積用電極を額縁状に取り囲んでいる構成とすることができる。尚、この場合にも、対向領域を挟んで位置する電荷蓄積用電極の２つの辺を第１辺及び第２辺とし、第１辺の長さをＬ1、第２辺の長さをＬ2としたとき、第１辺に沿った転送制御用電極の部分の端部と第１電極との間の距離ＬＬ1’は、０．０２×Ｌ1乃至０．５×Ｌ1であり、第２辺に沿った転送制御用電極の部分の端部と第１電極との間の距離ＬＬ2’は、０．０２×Ｌ2乃至０．５×Ｌ2である構成とすることができる。
　あるいは又、上記の好ましい形態を含む本開示の撮像素子等において、
　電荷蓄積用電極の平面形状は矩形であり、
　対向領域は、電荷蓄積用電極の一辺に面して位置し、
　転送制御用電極は、２つの転送制御用電極セグメントから構成されており、
　第１転送制御用電極セグメントは、対向領域に隣接し、電荷蓄積用電極の一辺に面した電荷蓄積用電極・第１領域、及び、第１電極と、絶縁層を介して対向しており、
　第２転送制御用電極セグメントは、対向領域に隣接し、電荷蓄積用電極の一辺に面した電荷蓄積用電極・第２領域、及び、第１電極と、絶縁層を介して対向している構成とすることができる。
　更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等にあっては、
　半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
　第１電極、電荷蓄積用電極及び転送制御用電極は、駆動回路に接続されており、
　電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、転送制御用電極に電位Ｖ13が印加され、光電変換層に電荷が蓄積され、
　電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、転送制御用電極に電位Ｖ23又はＶ13が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ23≦Ｖ21（好ましくは、Ｖ22＜Ｖ23＜Ｖ21）
又は、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ13≦Ｖ21（好ましくは、Ｖ22＜Ｖ13＜Ｖ21）
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ12＜Ｖ13、且つ、Ｖ22≧Ｖ23≧Ｖ21（好ましくは、Ｖ22＞Ｖ23＞Ｖ21）
又は、
Ｖ12＜Ｖ13、且つ、Ｖ22≧Ｖ13≧Ｖ21（好ましくは、Ｖ22＞Ｖ13＞Ｖ21）
である。尚、第１電極の電位が第２電極の電位よりも高い場合、Ｖ12≧Ｖ11（好ましくは、Ｖ12＝Ｖ11）とすることが望ましく、第２電極の電位が第１電極の電位よりも高い場合、Ｖ11≦Ｖ12（好ましくは、Ｖ11＝Ｖ12）とすることが望ましい。
　更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等にあっては、
　半導体基板を更に備えており、
　光電変換部は、半導体基板の上方に配置されている形態とすることができる。尚、第１電極、電荷蓄積用電極、転送制御用電極及び第２電極は、後述する駆動回路に接続されている。
　光入射側に位置する第２電極は、複数の撮像素子において共通化されていてもよい。即ち、第２電極を所謂ベタ電極とすることができる。光電変換層は、複数の撮像素子において共通化されていてもよいし、即ち、複数の撮像素子において１層の光電変換層が形成されていてもよいし、撮像素子毎に設けられていてもよい。
　更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第１電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている形態とすることができる。あるいは又、光電変換層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている形態とすることができ、この場合、
　第１電極の頂面の縁部は絶縁層で覆われており、
　開口部の底面には第１電極が露出しており、
　第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する形態とすることができ、更には、第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する形態とすることができる。尚、光電変換層と第１電極との間に他の層が形成されている形態（例えば、光電変換層と第１電極との間に電荷蓄積に適した材料層が形成されている形態）を包含する。
　更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等にあっては、光電変換層に接続され、第１電極、電荷蓄積用電極及び転送制御用電極と離間して配置された電荷排出電極を更に備えている形態とすることができる。このような形態の本開示の撮像素子等を、便宜上、『電荷排出電極を備えた本開示の撮像素子等』と呼ぶ。そして、電荷排出電極を備えた本開示の撮像素子等において、電荷排出電極は、場合によっては、第１電極、電荷蓄積用電極及び転送制御用電極を取り囲むように（即ち、額縁状に）配置されている形態とすることができる。電荷排出電極は、複数の撮像素子において共有化（共通化）することができる。そして、これらの場合、
　光電変換層は、絶縁層に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
　電荷排出電極の頂面の縁部は絶縁層で覆われており、
　第２開口部の底面には電荷排出電極が露出しており、
　電荷排出電極の頂面と接する絶縁層の面を第３面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する形態とすることができる。
　更には、電荷排出電極を備えた本開示の撮像素子等にあっては、
　半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
　第１電極、電荷蓄積用電極、転送制御用電極及び電荷排出電極は、駆動回路に接続されており、
　電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、電荷排出電極に電位Ｖ14が印加され、光電変換層に電荷が蓄積され、
　電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、電荷排出電極に電位Ｖ24が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ14＞Ｖ11、且つ、Ｖ24＜Ｖ21
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ14＜Ｖ11、且つ、Ｖ24＞Ｖ21
である。
　更には、本開示の撮像素子等における以上に説明した各種の好ましい形態、構成において、電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている形態とすることができる。このような形態の本開示の撮像素子等を、便宜上、『複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等』と呼ぶ。電荷蓄積用電極セグメントの数は、２以上であればよい。そして、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等にあっては、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加える場合、
　第１電極の電位が第２電極の電位よりも高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも高く、
　第１電極の電位が第２電極の電位よりも低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも低い形態とすることができる。
　以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、
　半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
　第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている構成とすることができる。そして、この場合、更には、
　半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
　浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
　増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている構成とすることができる。
　更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、電荷蓄積用電極の大きさは第１電極よりも大きい形態とすることができる。電荷蓄積用電極の面積をＳ1’、第１電極の面積をＳ1としたとき、限定するものではないが、
４≦Ｓ1’／Ｓ1
を満足することが好ましい。
　あるいは又、以上に説明した各種の好ましい形態を含む本開示の撮像素子等の変形例として、以下に説明する第１構成～第６構成の撮像素子を挙げることができる。即ち、以上に説明した各種の好ましい形態を含む本開示の撮像素子等における第１構成～第６構成の撮像素子において、
　光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
　光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
　絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
　第１構成～第３構成の撮像素子にあっては、電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
　第４構成～第５構成の撮像素子にあっては、電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
　第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
　ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置する。
　そして、第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している。また、第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している。尚、光電変換層セグメントにおいて、光電変換層の部分の厚さを変化させ、絶縁層の部分の厚さを一定として、光電変換層セグメントの厚さを変化させてもよいし、光電変換層の部分の厚さを一定とし、絶縁層の部分の厚さを変化させて、光電変換層セグメントの厚さを変化させてもよいし、光電変換層の部分の厚さを変化させ、絶縁層の部分の厚さを変化させて、光電変換層セグメントの厚さを変化させてもよい。更には、第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。また、第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。更には、第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。面積は、連続的に小さくなっていてもよいし、階段状に小さくなっていてもよい。
　あるいは又、以上に説明した各種の好ましい形態を含む本開示の撮像素子等における第６構成の撮像素子において、電荷蓄積用電極と絶縁層と光電変換層の積層方向をＺ方向、第１電極から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する。断面積の変化は、連続的な変化であってもよいし、階段状の変化であってもよい。
　第１構成～第２構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられており、Ｎ個の絶縁層セグメントも連続して設けられており、Ｎ個の電荷蓄積用電極セグメントも連続して設けられている。第３構成～第５構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられている。また、第４構成、第５構成の撮像素子において、Ｎ個の絶縁層セグメントは連続して設けられている一方、第３構成の撮像素子において、Ｎ個の絶縁層セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。更には、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。そして第１構成～第６構成の撮像素子にあっては、電荷蓄積用電極セグメントの全てに同じ電位が加えられる。あるいは又、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。
　第１構成～第６構成の撮像素子から成る本開示の撮像素子等にあっては、絶縁層セグメントの厚さが規定され、あるいは又、光電変換層セグメントの厚さが規定され、あるいは又、絶縁層セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントの面積が規定され、あるいは又、積層部分の断面積が規定されているので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に、第１電極へ転送することが可能となる。そして、その結果、残像の発生や転送残しの発生を防止することができる。
　第１構成～第５構成の撮像素子にあっては、ｎの値が大きい光電変換部セグメントほど第１電極から離れて位置するが、第１電極から離れて位置するか否かは、Ｘ方向を基準として判断する。また、第６構成の撮像素子にあっては、第１電極から離れる方向をＸ方向としているが、『Ｘ方向』を以下のとおり、定義する。即ち、撮像素子あるいは積層型撮像素子が複数配列された画素領域は、２次元アレイ状に、即ち、Ｘ方向及びＹ方向に規則的に複数配列された画素から構成される。画素の平面形状を矩形とした場合、第１電極に最も近い辺が延びる方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。あるいは又、画素の平面形状を任意の形状とした場合、第１電極に最も近い線分や曲線が含まれる全体的な方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。
　以下、第１構成～第６構成の撮像素子に関して、第１電極の電位が第２電極の電位よりも高い場合についての説明を行う。
　第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているが、絶縁層セグメントの厚さは、漸次、厚くなっていることが好ましく、これによって、一種の電荷転送勾配が形成される。そして、電荷蓄積期間において、｜Ｖ12｜≧｜Ｖ11｜といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。また、電荷転送期間において、｜Ｖ22｜＜｜Ｖ21｜といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
　第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているが、光電変換層セグメントの厚さは、漸次、厚くなっていることが好ましく、これによって、一種の電荷転送勾配が形成される。そして、電荷蓄積期間においてＶ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。また、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
　第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の比誘電率の値が、漸次、小さくなることが好ましい。そして、このような構成を採用することで、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。また、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
　第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の仕事関数の値が、漸次、大きくなることが好ましい。そして、このような構成を採用することで、電圧の正負に依存すること無く、信号電荷転送に有利な電位勾配を形成することができる。
　第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっており、これによって、一種の電荷転送勾配が形成されるので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。また、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
　第６構成の撮像素子において、積層部分の断面積は第１電極からの距離に依存して変化し、これによって、一種の電荷転送勾配が形成される。具体的には、積層部分の断面の厚さを一定とし、積層部分の断面の幅を第１電極から離れるほど狭くする構成を採用すれば、第５構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも多くの電荷を蓄積することができる。従って、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。一方、積層部分の断面の幅を一定とし、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さを、漸次、厚くする構成を採用すれば、第１構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。また、光電変換層セグメントの厚さを、漸次、厚くする構成を採用すれば、第２構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。
　以上に説明した第１構成～第６構成の撮像素子の２種類あるいはそれ以上を、所望に応じて、適宜、組み合わせることができる。
　本開示の第２の態様に係る固体撮像装置の変形例として、
　第１構成～第６構成の撮像素子を、複数、有しており、
　複数の撮像素子から撮像素子ブロックが構成されており、
　撮像素子ブロックを構成する複数の撮像素子において第１電極が共有されている固体撮像装置とすることができる。このような構成の固体撮像装置を、便宜上、『第１構成の固体撮像装置』と呼ぶ。あるいは又、本開示の第２の態様に係る固体撮像装置の変形例として、
　第１構成～第６構成の撮像素子、あるいは又、第１構成～第６構成の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、有しており、
　複数の撮像素子あるいは積層型撮像素子から撮像素子ブロックが構成されており、
　撮像素子ブロックを構成する複数の撮像素子あるいは積層型撮像素子において第１電極が共有されている固体撮像装置とすることができる。このような構成の固体撮像装置を、便宜上、『第２構成の固体撮像装置』と呼ぶ。そして、このように撮像素子ブロックを構成する複数の撮像素子において第１電極が共有化されているので、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。
　本開示の第２の態様に係る固体撮像装置にあっては、複数の撮像素子（１つの撮像素子ブロック）に対して１つの浮遊拡散層が設けられる。ここで、１つの浮遊拡散層に対して設けられる複数の撮像素子は、後述する第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の後述する第２タイプの撮像素子とから構成されていてもよい。そして、電荷転送期間のタイミングを適切に制御することで、複数の撮像素子が１つの浮遊拡散層を共有することが可能となる。複数の撮像素子は連係して動作させられ、後述する駆動回路には撮像素子ブロックとして接続されている。即ち、撮像素子ブロックを構成する複数の撮像素子が１つの駆動回路に接続されている。但し、電荷蓄積用電極の制御は、撮像素子毎に行われる。また、複数の撮像素子が１つのコンタクトホール部を共有することが可能である。複数の撮像素子で共有された第１電極と、各撮像素子の電荷蓄積用電極との配置関係は、第１電極が、各撮像素子の電荷蓄積用電極の対向領域に隣接して配置されている。
　更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている形態とすることができる。あるいは又、第２電極側から光が入射し、第１電極（場合によっては、第１電極及び転送制御用電極）には光が入射しない形態とすることができる。そして、この場合、第２電極よりの光入射側であって、第１電極（場合によっては、第１電極及び転送制御用電極）の上方には遮光層が形成されている構成とすることができるし、あるいは又、電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される構成とすることができる。ここで、遮光層は、第２電極の光入射側の面よりも上方に配設されてもよいし、第２電極の光入射側の面の上に配設されてもよい。場合によっては、第２電極に遮光層が形成されていてもよい。遮光層を構成する材料として、クロム（Ｃｒ）や銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、光を通さない樹脂（例えば、ポリイミド樹脂）を例示することができる。
　本開示の撮像素子等として、具体的には、青色光（４２５ｎｍ乃至４９５ｎｍの光）を吸収する光電変換層あるいは光電変換部（便宜上、『第１タイプの青色光用光電変換層』あるいは『第１タイプの青色光用光電変換部』と呼ぶ）を備えた青色光に感度を有する撮像素子（便宜上、『第１タイプの青色光用撮像素子』と呼ぶ）、緑色光（４９５ｎｍ乃至５７０ｎｍの光）を吸収する光電変換層あるいは光電変換部（便宜上、『第１タイプの緑色光用光電変換層』あるいは『第１タイプの緑色光用光電変換部』と呼ぶ）を備えた緑色光に感度を有する撮像素子（便宜上、『第１タイプの緑色光用撮像素子』と呼ぶ）、赤色光（６２０ｎｍ乃至７５０ｎｍの光）を吸収する光電変換層あるいは光電変換部（便宜上、『第１タイプの赤色光用光電変換層』あるいは『第１タイプの赤色光用光電変換部』と呼ぶ）を備えた赤色光に感度を有する撮像素子（便宜上、『第１タイプの赤色光用撮像素子』と呼ぶ）を挙げることができる。また、電荷蓄積用電極を備えていない従来の撮像素子であって、青色光に感度を有する撮像素子を、便宜上、『第２タイプの青色光用撮像素子』と呼び、緑色光に感度を有する撮像素子を、便宜上、『第２タイプの緑色光用撮像素子』と呼び、赤色光に感度を有する撮像素子を、便宜上、『第２タイプの赤色光用撮像素子』と呼び、第２タイプの青色光用撮像素子を構成する光電変換層あるいは光電変換部を、便宜上、『第２タイプの青色光用光電変換層』あるいは『第２タイプの青色光用光電変換部』と呼び、第２タイプの緑色光用撮像素子を構成する光電変換層あるいは光電変換部を、便宜上、『第２タイプの緑色光用光電変換層』あるいは『第２タイプの緑色光用光電変換部』と呼び、第２タイプの赤色光用撮像素子を構成する光電変換層あるいは光電変換部を、便宜上、『第２タイプの赤色光用光電変換層』あるいは『第２タイプの赤色光用光電変換部』と呼ぶ。
　本開示の積層型撮像素子は、少なくとも本開示の撮像素子（光電変換素子）を１つ有するが、具体的には、例えば、
［Ａ］第１タイプの青色光用光電変換部、第１タイプの緑色光用光電変換部及び第１タイプの赤色光用光電変換部が、垂直方向に積層され、
　第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第１タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｂ］第１タイプの青色光用光電変換部及び第１タイプの緑色光用光電変換部が、垂直方向に積層され、
　これらの２層の第１タイプの光電変換部の下方に、第２タイプの赤色光用光電変換部が配置され、
　第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｃ］第１タイプの緑色光用光電変換部の下方に、第２タイプの青色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
　第１タイプの緑色光用撮像素子、第２タイプの青色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｄ］第１タイプの青色光用光電変換部の下方に、第２タイプの緑色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
　第１タイプの青色光用撮像素子、第２タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
を挙げることができる。これらの撮像素子の光電変換部の垂直方向における配置順は、光入射方向から青色光用光電変換部、緑色光用光電変換部、赤色光用光電変換部の順、あるいは、光入射方向から緑色光用光電変換部、青色光用光電変換部、赤色光用光電変換部の順であることが好ましい。これは、より短い波長の光がより入射表面側において効率良く吸収されるからである。赤色は３色の中では最も長い波長であるので、光入射面から見て赤色光用光電変換部を最下層に位置させることが好ましい。これらの撮像素子の積層構造によって、１つの画素が構成される。また、第１タイプの近赤外光用光電変換部（あるいは、赤外光用光電変換部）を備えていてもよい。ここで、第１タイプの赤外光用光電変換部の光電変換層は、例えば、有機系材料から構成され、第１タイプの撮像素子の積層構造の最下層であって、第２タイプの撮像素子よりも上に配置することが好ましい。あるいは又、第１タイプの光電変換部の下方に、第２タイプの近赤外光用光電変換部（あるいは、赤外光用光電変換部）を備えていてもよい。
　第１タイプの撮像素子にあっては、例えば、第１電極が、半導体基板の上に設けられた層間絶縁層上に形成されている。半導体基板に形成された撮像素子は、裏面照射型とすることもできるし、表面照射型とすることもできる。
　光電変換層を有機系材料から構成する場合、光電変換層を、
（１）ｐ型有機半導体から構成する。
（２）ｎ型有機半導体から構成する。
（３）ｐ型有機半導体層／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。ｎ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。
（４）ｐ型有機半導体とｎ型有機半導体の混合（バルクヘテロ構造）から構成する。
の４態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。
　ｐ型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。ｎ型有機半導体として、フラーレン及びフラーレン誘導体〈例えば、Ｃ６０や、Ｃ７０，Ｃ７４等のフラーレン（高次フラーレン）、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭフラーレン化合物、フラーレン多量体等）〉、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンゾイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンゾオキサゾール誘導体、ベンゾオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。フラーレン誘導体に含まれる基等として、ハロゲン原子；直鎖、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。有機系材料から構成された光電変換層（『有機光電変換層』と呼ぶ場合がある）の厚さは、限定するものではないが、例えば、１×１０-8ｍ乃至５×１０-7ｍ、好ましくは２．５×１０-8ｍ乃至３×１０-7ｍ、より好ましくは２．５×１０-8ｍ乃至２×１０-7ｍ、一層好ましくは１×１０-7ｍ乃至１．８×１０-7ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。
　あるいは又、緑色光を光電変換する有機光電変換層を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を挙げることができるし、青色光を光電変換する有機光電変換層を構成する材料として、例えば、クマリン酸色素、トリス－８－ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができるし、赤色光を光電変換する有機光電変換層を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）を挙げることができる。
　あるいは又、光電変換層を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ2）、ＣｕＩｎＳ2、ＣｕＡｌＳ2、ＣｕＡｌＳｅ2、ＣｕＧａＳ2、ＣｕＧａＳｅ2、ＡｇＡｌＳ2、ＡｇＡｌＳｅ2、ＡｇＩｎＳ2、ＡｇＩｎＳｅ2、あるいは又、ＩＩＩ－Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ2Ｓｅ3、Ｉｎ2Ｓ3、Ｂｉ2Ｓｅ3、Ｂｉ2Ｓ3、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。加えて、これらの材料から成る量子ドットを光電変換層に使用することも可能である。
　あるいは又、光電変換層を、下層半導体層と、上層光電変換層の積層構造とすることができる。このように下層半導体層を設けることで、電荷蓄積時の再結合を防止することができ、光電変換層に蓄積した電荷の第１電極への転送効率を増加させることができるし、暗電流の生成を抑制することができる。上層光電変換層を構成する材料は、上記の光電変換層を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層を構成する材料として、バンドギャップの値が大きく（例えば、３．０ｅＶ以上のバンドギャップの値）、しかも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましい。具体的には、ＩＧＺＯ、酸化インジウムにタングステン（Ｗ）を添加した材料であるインジウム－タングステン酸化物（ＩＷＯ）、酸化インジウムにタングステン（Ｗ）及び亜鉛（Ｚｎ）を添加した材料であるインジウム－タングステン－亜鉛酸化物（ＩＷＺＯ）、酸化インジウムに錫(Ｓｎ)及び亜鉛（Ｚｎ）を添加した材料であるインジウム－スズ－亜鉛酸化物（ＩＴＺＯ）、又は、亜鉛－スズ酸化物（ＺＴＯ）等の酸化物半導体材料；遷移金属ダイカルコゲナイド；シリコンカーバイド；ダイヤモンド；グラフェン；カーボンナノチューブ；縮合多環炭化水素化合物や縮合複素環化合物等の有機半導体材料を挙げることができる。あるいは又、下層半導体層を構成する材料として、蓄積すべき電荷が電子である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも大きなイオン化ポテンシャルを有する材料を挙げることができるし、蓄積すべき電荷が正孔である場合、光電変換層を構成する材料の電子親和力よりも小さな電子親和力を有する材料を挙げることができる。あるいは又、下層半導体層を構成する材料における不純物濃度は１×１０18ｃｍ-3以下であることが好ましい。下層半導体層は、単層構成であってもよいし、多層構成であってもよい。また、電荷蓄積用電極の上方に位置する下層半導体層を構成する材料と、第１電極の上方に位置する下層半導体層を構成する材料とを、異ならせてもよい。
　本開示の第１の態様～第２の態様に係る固体撮像装置によって、単板式カラー固体撮像装置を構成することができる。
　積層型撮像素子を備えた本開示の第１の態様～第２の態様に係る固体撮像装置にあっては、ベイヤ配列の撮像素子を備えた固体撮像装置と異なり（即ち、カラーフィルタ層を用いて青色、緑色、赤色の分光を行うのではなく）、同一画素内で光の入射方向において、複数種の波長の光に対して感度を有する撮像素子を積層して１つの画素を構成するので、感度の向上及び単位体積当たりの画素密度の向上を図ることができる。また、有機系材料は吸収係数が高いため、有機光電変換層の膜厚を従来のＳｉ系光電変換層と比較して薄くすることができ、隣接画素からの光漏れや、光の入射角の制限が緩和される。更には、従来のＳｉ系撮像素子では３色の画素間で補間処理を行って色信号を作成するために偽色が生じるが、積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置にあっては、偽色の発生が抑えられる。有機光電変換層それ自体がカラーフィルタ層としても機能するので、カラーフィルタ層を配設しなくとも色分離が可能である。
　一方、カラーフィルタ層を備えた本開示の第１の態様～第２の態様に係る固体撮像装置にあっては、カラーフィルタ層を用いることで、青色、緑色、赤色の分光特性への要求を緩和することができるし、また、高い量産性を有する。このような固体撮像装置における撮像素子の配列として、ベイヤ配列の他、インターライン配列、ＧストライプＲＢ市松配列、ＧストライプＲＢ完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、ＭＯＳ型配列、改良ＭＯＳ型配列、フレームインターリーブ配列、フィールドインターリーブ配列を挙げることができる。ここで、１つの撮像素子によって１つの画素（あるいは副画素）が構成される。
　カラーフィルタ層（波長選択手段）として、赤色、緑色、青色だけでなく、場合によっては、シアン色、マゼンダ色、黄色等の特定波長を透過させるフィルタ層を挙げることができる。カラーフィルタ層を、顔料や染料等の有機化合物を用いた有機材料系のカラーフィルタ層から構成するだけでなく、フォトニック結晶や、プラズモンを応用した波長選択素子（導体薄膜に格子状の穴構造を設けた導体格子構造を有するカラーフィルタ層。例えば、特開２００８－１７７１９１号公報参照）、アモルファスシリコン等の無機材料から成る薄膜から構成することもできる。
　本開示の撮像素子等が複数配列された画素領域は、２次元アレイ状に規則的に複数配列された画素から構成される。画素領域は、通常、実際に光を受光し光電変換によって生成された信号電荷を増幅して駆動回路に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（光学的黒画素領域（ＯＰＢ）とも呼ばれる）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に配置されている。
　以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、光が照射され、光電変換層で光電変換が生じ、正孔（ホール）と電子がキャリア分離される。そして、正孔が取り出される電極を陽極、電子が取り出される電極を陰極とする。第１電極が陽極を構成し、第２電極が陰極を構成する形態もあるし、逆に、第１電極が陰極を構成し、第２電極が陽極を構成する形態もある。
　積層型撮像素子を構成する場合、第１電極、電荷蓄積用電極、転送制御用電極、電荷排出電極及び第２電極は透明導電材料から成る構成とすることができる。第１電極、電荷蓄積用電極、転送制御用電極及び電荷排出電極を総称して、『第１電極等』と呼ぶ場合がある。あるいは又、本開示の撮像素子等が、例えばベイヤ配列のように平面に配される場合には、第２電極は透明導電材料から成り、第１電極等は金属材料から成る構成とすることができ、この場合、具体的には、光入射側に位置する第２電極は透明導電材料から成り、第１電極等は、例えば、Ａｌ－Ｎｄ（アルミニウム及びネオジウムの合金）又はＡＳＣ（アルミニウム、サマリウム及び銅の合金）から成る構成とすることができる。透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、透明導電材料のバンドギャップエネルギーは、２．５ｅＶ以上、好ましくは３．１ｅＶ以上であることが望ましい。透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム－錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ2Ｏ3、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム－亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム－ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ，Ｉｎ－ＧａＺｎＯ4）、酸化亜鉛にドーパントとしてインジウムと錫を添加したインジウム－錫－亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム－亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム－亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ2）、酸化チタンにドーパントとしてニオブを添加したニオブ－チタン酸化物(ＴＮＯ)、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ2Ｏ4構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、２×１０-8ｍ乃至２×１０-7ｍ、好ましくは３×１０-8ｍ乃至１×１０-7ｍを挙げることができる。第１電極が透明性を要求される場合、製造プロセスの簡素化といった観点から、電荷排出電極も透明導電材料から構成することが好ましい。
　あるいは又、透明性が不要である場合、正孔を取り出す電極としての機能を有する陽極を構成する導電材料として、高仕事関数（例えば、φ＝４．５ｅＶ～５．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、鉄（Ｆｅ）、イリジウム（Ｉｒ）、ゲルマニウム（Ｇｅ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、テルル（Ｔｅ）を例示することができる。一方、電子を取り出す電極としての機能を有する陰極を構成する導電材料として、低仕事関数（例えば、φ＝３．５ｅＶ～４．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、アルカリ金属（例えばＬｉ、Ｎａ、Ｋ等）及びそのフッ化物又は酸化物、アルカリ土類金属（例えばＭｇ、Ｃａ等）及びそのフッ化物又は酸化物、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、タリウム（Ｔｌ）、ナトリウム－カリウム合金、アルミニウム－リチウム合金、マグネシウム－銀合金、インジウム、イッテリビウム等の希土類金属、あるいは、これらの合金を挙げることができる。あるいは又、陽極や陰極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体材料、カーボン・ナノ・チューブ、グラフェン等の導電性材料を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、陽極や陰極を構成する材料として、ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。また、これらの導電性材料をバインダー（高分子）に混合してペースト又はインクとしたものを硬化させ、電極として用いてもよい。
　第１電極等や第２電極（陽極や陰極）の成膜方法として、乾式法あるいは湿式法を用いることが可能である。乾式法として、物理的気相成長法（ＰＶＤ法）及び化学的気相成長法（ＣＶＤ法）を挙げることができる。ＰＶＤ法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザアブレーション法、分子線エピタキシー法、レーザ転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、電解メッキ法や無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を挙げることができる。パターニング法として、シャドーマスク、レーザ転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザ等による物理的エッチング等を挙げることができる。第１電極等や第２電極の平坦化技術として、レーザ平坦化法、リフロー法、ＣＭＰ（Chemical Mechanical Polishing）法等を用いることができる。
　絶縁層を構成する材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）等の金属酸化物高誘電絶縁材料に例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ－２（アミノエチル）３－アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３－メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；ノボラック型フェノール樹脂；フッ素系樹脂；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。酸化ケイ素系材料として、酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率絶縁材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。絶縁層は、単層構成とすることもできるし、複数層（例えば、２層の積層構造）が積層された構成とすることもできる。後者の場合、少なくとも電荷蓄積用電極の上、及び、電荷蓄積用電極と転送制御用電極と第１電極との間の領域に、絶縁層・下層を形成し、絶縁層・下層に平坦化処理を施すことで少なくとも電荷蓄積用電極と第１電極と転送制御用電極との間の領域に絶縁層・下層を残し、残された絶縁層・下層、電荷蓄積用電極及び転送制御用電極の上に絶縁層・上層を形成すればよく、これによって、絶縁層の平坦化を確実に達成することができる。各種層間絶縁層や絶縁材料膜を構成する材料も、これらの材料から適宜選択すればよい。
　制御部を構成する浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造は、従来の浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造と同様とすることができる。駆動回路も周知の構成、構造とすることができる。
　第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されているが、第１電極と浮遊拡散層及び増幅トランジスタのゲート部との接続のためにコンタクトホール部を形成すればよい。コンタクトホール部を構成する材料として、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮ、ＴｉＮＷ、ＷＳｉ2、ＭｏＳｉ2等の高融点金属や金属シリサイド、これらの材料から成る層の積層構造（例えば、Ｔｉ／ＴｉＮ／Ｗ）を例示することができる。
　有機光電変換層と第１電極との間に、第１キャリアブロッキング層を設けてもよいし、有機光電変換層と第２電極との間に、第２キャリアブロッキング層を設けてもよい。また、第１キャリアブロッキング層と第１電極との間に第１電荷注入層を設けてもよいし、第２キャリアブロッキング層と第２電極との間に第２電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。
　各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱、電子ビーム加熱を用いた真空蒸着法、フラッシュ蒸着法、プラズマ蒸着法、ＥＢ蒸着法、各種スパッタリング法（２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法、イオンビームスパッタリング法）、ＤＣ（Direct Current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法や反応性イオンプレーティング法等の各種イオンプレーティング法、レーザアブレーション法、分子線エピタキシー法、レーザ転写法、分子線エピタキシー法（ＭＢＥ法）を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、具体的には、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を例示することができる。塗布法においては、溶媒として、トルエン、クロロホルム、ヘキサン、エタノールといった無極性又は極性の低い有機溶媒を例示することができる。パターニング法として、シャドーマスク、レーザ転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザ等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザ平坦化法、リフロー法等を用いることができる。
　撮像素子あるいは固体撮像装置には、前述したとおり、必要に応じて、オンチップ・マイクロ・レンズや遮光層を設けてもよいし、撮像素子を駆動するための駆動回路や配線が設けられている。必要に応じて、撮像素子への光の入射を制御するためのシャッターを配設してもよいし、固体撮像装置の目的に応じて光学カットフィルタを具備してもよい。
　また、本開示の第１の態様～第２の態様に係る固体撮像装置にあっては、１つの撮像素子等の上方に１つのオンチップ・マイクロ・レンズが配設されている形態とすることができるし、あるいは又、２つの撮像素子等から撮像素子ブロックが構成されており、撮像素子ブロックの上方に１つのオンチップ・マイクロ・レンズが配設されている形態とすることができる。
　例えば、固体撮像装置を読出し用集積回路（ＲＯＩＣ）と積層する場合、読出し用集積回路及び銅（Ｃｕ）から成る接続部が形成された駆動用基板と、接続部が形成された撮像素子とを、接続部同士が接するように重ね合わせ、接続部同士を接合することで、積層することができるし、接続部同士をハンダバンプ等を用いて接合することもできる。
　また、本開示の第１の態様～第２の態様に係る固体撮像装置を駆動するための駆動方法にあっては、
　全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出し、その後、
　全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法とすることができる。
　このような固体撮像装置の駆動方法にあっては、各撮像素子は、第２電極側から入射した光が第１電極（場合によっては、第１電極及び転送制御用電極）には入射しない構造を有し、全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出するので、全撮像素子において同時に第１電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。
　本開示の撮像素子として、ＣＣＤ素子、ＣＭＯＳイメージセンサー、ＣＩＳ（Contact Image Sensor）、ＣＭＤ（Charge Modulation Device）型の信号増幅型イメージセンサーを挙げることができる。本開示の第１の態様～第２の態様に係る固体撮像装置、第１構成～第２構成の固体撮像装置から、例えば、デジタルスチルカメラやビデオカメラ、カムコーダ、監視カメラ、車両搭載用カメラ、スマートホン用カメラ、ゲーム用のユーザーインターフェースカメラ、生体認証用カメラを構成することができる。
　実施例１は、本開示の撮像素子及び本開示の積層型撮像素子並びに本開示の第１の態様に係る固体撮像装置に関する。
　実施例１の撮像素子、積層型撮像素子（以下、単に「撮像素子」と呼ぶ場合がある）の模式的な一部断面図を図１及び図２に示し、第１電極、電荷蓄積用電極及び転送制御用電極並びに制御部を構成するトランジスタの模式的な配置図を図３に示し、第１電極、電荷蓄積用電極及び転送制御用電極の模式的な配置図を図４に示す。尚、図１は、図３の矢印Ａ－Ａに沿った模式的な一部断面図であり、図２は、図３の矢印Ｂ－Ｂに沿った模式的な一部断面図である。但し、図２、後述する図３０、図３１、図５３、図５７、図５９においては、層間絶縁層８１より下方に位置する各種の撮像素子構成要素を、図面を簡素化するために、便宜上、纏めて、参照番号１３で示す。また、実施例１の撮像素子の変形例を構成する第１電極、電荷蓄積用電極及び転送制御用電極等の模式的な平面図を図５Ａ、図５Ｂ及び図５Ｃに示し、実施例１の撮像素子の等価回路図を図７及び図８に示し、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に図９、図１０及び図１１に示す。また、図９、図１０、図１１の各部位を説明するための実施例１の撮像素子の等価回路図を図６Ａに示し、実施例１の固体撮像装置の概念図を図６４に示す。
　実施例１の撮像素子は、第１電極２１、光電変換層２３及び第２電極２２が積層されて成る光電変換部を備えており、光電変換部は、更に、
　絶縁層８２を介して第１電極２１と対向する対向領域を有する電荷蓄積用電極２４、並びに、
　絶縁層８２を介して第１電極２１及び電荷蓄積用電極２４と対向する転送制御用電極（電荷転送電極）２５、
を備えており、
　光電変換層２３は、絶縁層８２を介して少なくとも電荷蓄積用電極２４の上方に（具体的には、少なくとも電荷蓄積用電極２４及び転送制御用電極２５の上方に）、配置されている。尚、光は第２電極側から入射する。
　実施例１の積層型撮像素子は、実施例１の撮像素子を少なくとも１つ有する。また、実施例１の固体撮像装置は、実施例１の撮像素子を、複数、備えており、あるいは又、実施例１の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、備えている。そして、実施例１の固体撮像装置から、例えば、デジタルスチルカメラやビデオカメラ、カムコーダ、監視カメラ、車両搭載用カメラ（車載カメラ）、スマートホン用カメラ、ゲーム用のユーザーインターフェースカメラ、生体認証用カメラ等が構成されている。
　電荷蓄積用電極２４の平面形状は、第１コーナー部２４ａ、第２コーナー部２４ｂ、第３コーナー部２４ｃ及び第４コーナー部２４ｄの４つのコーナー部を有する矩形であり、第１コーナー部２４ａが対向領域に該当する。図３及び図４に示す例では、各コーナー部を挟む電荷蓄積用電極２４の２つの辺は直交している。一方、図５Ａ、図５Ｂ及び図５Ｃに示す例では、第１コーナー部２４ａは丸みを帯びており、あるいは又、第１コーナー部２４ａは面取りされている（第１コーナー部２４ａは切り欠かれている）。また、第１コーナー部２４ａの面取りされている部分、第１電極２１及び転送制御用電極２５のコーナー部も丸みを帯びている。第１電極２１の平面形状を円形とすることもできる。尚、図５Ｃは、図５Ｂに比べて、電荷蓄積用電極２４と対向する転送制御用電極２５の一部分が突出している。図４、図５Ａ、図５Ｂ及び図５Ｃは、図３における第１電極２１、電荷蓄積用電極２４及び転送制御用電極２５を取り出して再描したものである。
　そして、転送制御用電極２５は２つの転送制御用電極セグメント２５ＳＧ1，２５ＳＧ2から構成されており、対向領域２４ａを挟んで位置する電荷蓄積用電極２４の２つの辺２４Ｓ1，２４Ｓ2と、２つの転送制御用電極セグメント２５ＳＧ1，２５ＳＧ2とは、絶縁層８２を介して隣接して配置されている。更には、対向領域２４ａを挟んで位置する電荷蓄積用電極２４の２つの辺を第１辺２４Ｓ1及び第２辺２４Ｓ2とし、第１辺２４Ｓ1の長さをＬ1、第２辺２４Ｓ2の長さをＬ2としたとき、第１辺２４Ｓ1に沿った転送制御用電極セグメント２５ＳＧ1の端部と第１電極２１との間の距離ＬＬ1は、０．０２×Ｌ1乃至０．５×Ｌ1（具体的には、０．２×Ｌ1）であり、第２辺２４Ｓ2に沿った転送制御用電極セグメント２５ＳＧ2の端部と第１電極２１との間の距離ＬＬ2は、０．０２×Ｌ2乃至０．５×Ｌ2（具体的には、０．２×Ｌ2）である。また、転送制御用電極（電荷転送電極）２５は、層間絶縁層８１内に設けられた接続孔６８Ｂ、パッド部６８Ａ及び配線ＶOTを介して、駆動回路を構成する画素駆動回路に接続されている。
　実施例１の撮像素子は、半導体基板（より具体的には、シリコン半導体層）７０を更に備えており、光電変換部は、半導体基板７０の上方に配置されている。また、半導体基板７０に設けられ、第１電極２１及び第２電極２２が接続された駆動回路を有する制御部を更に備えている。ここで、半導体基板７０における光入射面を上方とし、半導体基板７０の反対側を下方とする。半導体基板７０の下方には複数の配線から成る配線層６２が設けられている。
　半導体基板７０には、制御部を構成する少なくとも浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampが設けられており、第１電極２１は、浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampのゲート部に接続されている。半導体基板７０には、更に、制御部を構成するリセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selが設けられている。浮遊拡散層ＦＤ1は、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域に接続されており、増幅トランジスタＴＲ１ampの一方のソース／ドレイン領域は、選択トランジスタＴＲ１selの一方のソース／ドレイン領域に接続されており、選択トランジスタＴＲ１selの他方のソース／ドレイン領域は信号線ＶＳＬ1に接続されている。これらの増幅トランジスタＴＲ１amp、リセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selは、駆動回路を構成する。
　具体的には、実施例１の撮像素子は、裏面照射型の撮像素子であり、緑色光を吸収する第１タイプの緑色光用光電変換層を備えた緑色光に感度を有する第１タイプの実施例１の緑色光用撮像素子（以下、『第１撮像素子』と呼ぶ）、青色光を吸収する第２タイプの青色光用光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（以下、『第２撮像素子』と呼ぶ）、赤色光を吸収する第２タイプの赤色光用光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（以下、『第３撮像素子』と呼ぶ）の３つの撮像素子が積層された構造を有する。ここで、赤色光用撮像素子（第３撮像素子）及び青色光用撮像素子（第２撮像素子）は半導体基板７０内に設けられており、第２撮像素子の方が第３撮像素子よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）は、青色光用撮像素子（第２撮像素子）の上方に設けられている。第１撮像素子、第２撮像素子及び第３撮像素子の積層構造によって、１画素が構成される。カラーフィルタ層は設けられていない。
　第１撮像素子にあっては、層間絶縁層８１上に、第１電極２１、電荷蓄積用電極２４及び転送制御用電極２５が、離間して形成されている。層間絶縁層８１、電荷蓄積用電極２４及び転送制御用電極２５は、絶縁層８２によって覆われている。絶縁層８２上には光電変換層２３が形成され、光電変換層２３上には第２電極２２が形成されている。第２電極２２を含む全面には、絶縁層８３が形成されており、絶縁層８３上にオンチップ・マイクロ・レンズ１４が設けられている。カラーフィルタ層は設けられていない。第１電極２１、電荷蓄積用電極２４、転送制御用電極２５及び第２電極２２は、例えば、ＩＴＯ（仕事関数：約４．４ｅＶ）から成る透明電極から構成されている。光電変換層２３は、少なくとも緑色光に感度を有する周知の有機光電変換材料（例えば、ローダミン系色素、メラシアニン系色素、キナクリドン等の有機系材料）を含む層から構成されている。層間絶縁層８１や絶縁層８２，８３は、周知の絶縁材料（例えば、ＳｉＯ2やＳｉＮ）から構成されている。光電変換層２３と第１電極２１とは、絶縁層８２に設けられた接続部６７によって接続されている。接続部６７内には、光電変換層２３が延在している。即ち、光電変換層２３は、絶縁層８２に設けられた開口部８５内を延在し、第１電極２１と接続されている。
　電荷蓄積用電極２４及び転送制御用電極２５（転送制御用電極セグメント２５ＳＧ1，２５ＳＧ2）は駆動回路に接続されている。具体的には、電荷蓄積用電極２４は、層間絶縁層８１内に設けられた接続孔６６、パッド部６４及び配線ＶOAを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。また、転送制御用電極２５は、層間絶縁層８１内に設けられた接続孔６８Ｂ、パッド部６８Ａ及び配線ＶOTを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。
　電荷蓄積用電極２４の大きさは第１電極２１よりも大きい。電荷蓄積用電極２４の面積をＳ1’、第１電極２１の面積をＳ1としたとき、限定するものではないが、
４≦Ｓ1’／Ｓ1
を満足することが好ましく、実施例１にあっては、限定するものではないが、例えば、
Ｓ1’／Ｓ1＝８
とした。尚、後述する実施例９～実施例１３にあっては、３つの光電変換部セグメント１０’1，１０’2，１０’3）の大きさを同じ大きさとし、平面形状も同じとした。
　半導体基板７０の第１面（おもて面）７０Ａの側には素子分離領域７１が形成され、また、半導体基板７０の第１面７０Ａには酸化膜７２が形成されている。更には、半導体基板７０の第１面側には、第１撮像素子の制御部を構成するリセット・トランジスタＴＲ１rst、増幅トランジスタＴＲ１amp及び選択トランジスタＴＲ１selが設けられ、更に、第１浮遊拡散層ＦＤ1が設けられている。
　リセット・トランジスタＴＲ１rstは、ゲート部５１、チャネル形成領域５１Ａ、及び、ソース／ドレイン領域５１Ｂ，５１Ｃから構成されている。リセット・トランジスタＴＲ１rstのゲート部５１はリセット線ＲＳＴ1に接続され、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃは、第１浮遊拡散層ＦＤ1を兼ねており、他方のソース／ドレイン領域５１Ｂは、電源ＶDDに接続されている。
　第１電極２１は、層間絶縁層８１内に設けられた接続孔６５、パッド部６３、半導体基板７０及び層間絶縁層７６に形成されたコンタクトホール部６１、層間絶縁層７６に形成された配線層６２を介して、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。
　増幅トランジスタＴＲ１ampは、ゲート部５２、チャネル形成領域５２Ａ、及び、ソース／ドレイン領域５２Ｂ，５２Ｃから構成されている。ゲート部５２は配線層６２を介して、第１電極２１及びリセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。また、一方のソース／ドレイン領域５２Ｂは、電源ＶDDに接続されている。
　選択トランジスタＴＲ１selは、ゲート部５３、チャネル形成領域５３Ａ、及び、ソース／ドレイン領域５３Ｂ，５３Ｃから構成されている。ゲート部５３は、選択線ＳＥＬ1に接続されている。また、一方のソース／ドレイン領域５３Ｂは、増幅トランジスタＴＲ１ampを構成する他方のソース／ドレイン領域５２Ｃと領域を共有しており、他方のソース／ドレイン領域５３Ｃは、信号線（データ出力線）ＶＳＬ1（１１７）に接続されている。
　第２撮像素子は、半導体基板７０に設けられたｎ型半導体領域４１を光電変換層として備えている。縦型トランジスタから成る転送トランジスタＴＲ２trsのゲート部４５が、ｎ型半導体領域４１まで延びており、且つ、転送ゲート線ＴＧ2に接続されている。また、転送トランジスタＴＲ２trsのゲート部４５の近傍の半導体基板７０の領域４５Ｃには、第２浮遊拡散層ＦＤ2が設けられている。ｎ型半導体領域４１に蓄積された電荷は、ゲート部４５に沿って形成される転送チャネルを介して第２浮遊拡散層ＦＤ2に読み出される。
　第２撮像素子にあっては、更に、半導体基板７０の第１面側に、第２撮像素子の制御部を構成するリセット・トランジスタＴＲ２rst、増幅トランジスタＴＲ２amp及び選択トランジスタＴＲ２selが設けられている。
　リセット・トランジスタＴＲ２rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ２rstのゲート部はリセット線ＲＳＴ2に接続され、リセット・トランジスタＴＲ２rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第２浮遊拡散層ＦＤ2を兼ねている。
　増幅トランジスタＴＲ２ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ２rstの他方のソース／ドレイン領域（第２浮遊拡散層ＦＤ2）に接続されている。また、一方のソース／ドレイン領域は、電源ＶDDに接続されている。
　選択トランジスタＴＲ２selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ2に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ２ampを構成する他方のソース／ドレイン領域と領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ2に接続されている。
　第３撮像素子は、半導体基板７０に設けられたｎ型半導体領域４３を光電変換層として備えている。転送トランジスタＴＲ３trsのゲート部４６は転送ゲート線ＴＧ3に接続されている。また、転送トランジスタＴＲ３trsのゲート部４６の近傍の半導体基板７０の領域４６Ｃには、第３浮遊拡散層ＦＤ3が設けられている。ｎ型半導体領域４３に蓄積された電荷は、ゲート部４６に沿って形成される転送チャネル４６Ａを介して第３浮遊拡散層ＦＤ3に読み出される。
　第３撮像素子にあっては、更に、半導体基板７０の第１面側に、第３撮像素子の制御部を構成するリセット・トランジスタＴＲ３rst、増幅トランジスタＴＲ３amp及び選択トランジスタＴＲ３selが設けられている。
　リセット・トランジスタＴＲ３rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ３rstのゲート部はリセット線ＲＳＴ3に接続され、リセット・トランジスタＴＲ３rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第３浮遊拡散層ＦＤ3を兼ねている。
　増幅トランジスタＴＲ３ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ３rstの他方のソース／ドレイン領域（第３浮遊拡散層ＦＤ3）に接続されている。また、一方のソース／ドレイン領域は、電源ＶDDに接続されている。
　選択トランジスタＴＲ３selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ3に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ３ampを構成する他方のソース／ドレイン領域と領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ3に接続されている。
　リセット線ＲＳＴ1，ＲＳＴ2，ＲＳＴ3、選択線ＳＥＬ1，ＳＥＬ2，ＳＥＬ3、転送ゲート線ＴＧ2，ＴＧ3は、駆動回路を構成する垂直駆動回路１１２に接続され、信号線（データ出力線）ＶＳＬ1，ＶＳＬ2，ＶＳＬ3は、駆動回路を構成するカラム信号処理回路１１３に接続されている。
　ｎ型半導体領域４３と半導体基板７０の表面７０Ａとの間にはｐ+層４４が設けられており、暗電流発生を抑制している。ｎ型半導体領域４１とｎ型半導体領域４３との間には、ｐ+層４２が形成されており、更には、ｎ型半導体領域４３の側面の一部はｐ+層４２によって囲まれている。半導体基板７０の裏面７０Ｂの側には、ｐ+層７３が形成されており、ｐ+層７３から半導体基板７０の内部のコンタクトホール部６１を形成すべき部分には、ＨｆＯ2膜７４及び絶縁材料膜７５が形成されている。層間絶縁層７６には、複数の層に亙り配線が形成されているが、図示は省略した。
　ＨｆＯ2膜７４は、負の固定電荷を有する膜であり、このような膜を設けることによって、暗電流の発生を抑制することができる。ＨｆＯ2膜の代わりに、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、酸化チタン（ＴｉＯ2）膜、酸化ランタン（Ｌａ2Ｏ3）膜、酸化プラセオジム（Ｐｒ2Ｏ3）膜、酸化セリウム（ＣｅＯ2）膜、酸化ネオジム（Ｎｄ2Ｏ3）膜、酸化プロメチウム（Ｐｍ2Ｏ3）膜、酸化サマリウム（Ｓｍ2Ｏ3）膜、酸化ユウロピウム（Ｅｕ2Ｏ3）膜、酸化ガドリニウム（（Ｇｄ2Ｏ3）膜、酸化テルビウム（Ｔｂ2Ｏ3）膜、酸化ジスプロシウム（Ｄｙ2Ｏ3）膜、酸化ホルミウム（Ｈｏ2Ｏ3）膜、酸化ツリウム（Ｔｍ2Ｏ3）膜、酸化イッテルビウム（Ｙｂ2Ｏ3）膜、酸化ルテチウム（Ｌｕ2Ｏ3）膜、酸化イットリウム（Ｙ2Ｏ3）膜、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜、酸窒化アルミニウム膜を用いることもできる。これらの膜の成膜方法として、例えば、ＣＶＤ法、ＰＶＤ法、ＡＬＤ法が挙げることができる。
　以下、図９、図１０及び図１１を参照して、実施例１の積層型撮像素子（第１撮像素子）の動作を説明する。尚、図９と図１０と図１１とでは、特に、電荷蓄積用電極２４に印加される電位及び点ＰDにおける電位の値が相違している。ここで、第１電極２１の電位を第２電極２２の電位よりも高くした。即ち、例えば、第１電極２１を正の電位とし、第２電極２２を負の電位とし、光電変換層２３において光電変換によって生成した電子が浮遊拡散層に読み出される。他の実施例においても同様とする。
　図９、図１０、図１１、実施例９における図３５、図３６中で使用している符号は、以下のとおりである。
ＰA ・・・・・電荷蓄積用電極２４あるいは転送制御用電極（電荷転送電極）２５と第１電極２１の中間に位置する領域と対向した光電変換層２３の点ＰAにおける電位
ＰB ・・・・・電荷蓄積用電極２４と対向した光電変換層２３の領域の点ＰBにおける電位
ＰC1 ・・・・・電荷蓄積用電極セグメント２４Ａと対向した光電変換層２３の領域の点ＰC1における電位
ＰC2 ・・・・・電荷蓄積用電極セグメント２４Ｂと対向した光電変換層２３の領域の点ＰC2における電位
ＰC3 ・・・・・電荷蓄積用電極セグメント２４Ｃと対向した光電変換層２３の領域の点ＰC3における電位
ＰD ・・・・・転送制御用電極（電荷転送電極）２５と対向した光電変換層２３の領域の点ＰDにおける電位
ＦＤ・・・・・第１浮遊拡散層ＦＤ1における電位
ＶOA・・・・・電荷蓄積用電極２４における電位
ＶOA-A・・・・電荷蓄積用電極セグメント２４Ａにおける電位
ＶOA-B・・・・電荷蓄積用電極セグメント２４Ｂにおける電位
ＶOA-C・・・・電荷蓄積用電極セグメント２４Ｃにおける電位
ＶOT ・・・・・転送制御用電極（電荷転送電極）２５における電位
ＲＳＴ・・・・リセット・トランジスタＴＲ１rstのゲート部５１における電位
ＶDD・・・・・電源の電位
ＶＳＬ1 ・・・信号線（データ出力線）ＶＳＬ1
ＴＲ１rst ・・リセット・トランジスタＴＲ１rst
ＴＲ１amp ・・増幅トランジスタＴＲ１amp
ＴＲ１sel ・・選択トランジスタＴＲ１sel
　実施例１にあっては、電荷蓄積期間において、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ12が印加され、転送制御用電極２５に電位Ｖ13が印加され、光電変換層２３に電荷が蓄積され、
　電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ21が印加され、電荷蓄積用電極２４に電位Ｖ22が印加され、転送制御用電極２５に電位Ｖ23又はＶ13が印加され、光電変換層２３に蓄積された電荷が第１電極２１を介して制御部に読み出される構成とすることができる。但し、第１電極２１の電位が第２電極２２の電位よりも高いので、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ23≦Ｖ21（好ましくは、Ｖ22＜Ｖ23＜Ｖ21）
又は、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ13≦Ｖ21（好ましくは、Ｖ22＜Ｖ13＜Ｖ21）
である。尚、第１電極の電位が第２電極の電位よりも高い場合、Ｖ12≧Ｖ11（好ましくは、Ｖ12＝Ｖ11）とすることが望ましく、第２電極の電位が第１電極の電位よりも高い場合、Ｖ11≦Ｖ12（好ましくは、Ｖ11＝Ｖ12）とすることが望ましい。
　具体的には、電荷蓄積期間において、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ12が印加され、転送制御用電極２５に電位Ｖ13が印加される。光電変換層２３に入射された光によって光電変換層２３において光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、Ｖ12＞Ｖ13（例えばＶ12≧Ｖ11＞Ｖ13、又は、Ｖ11＞Ｖ12＞Ｖ13）とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まる。即ち、光電変換層２３に電荷が蓄積される。しかも、Ｖ12＞Ｖ13であるが故に、光電変換層２３の内部に生成した電子が、第１電極２１に向かって移動することを確実に防止することができる。光電変換の時間経過に伴い、電荷蓄積用電極２４と対向した光電変換層２３の領域における電位は、より負側の値となる。
　電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
　リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ21が印加され、電荷蓄積用電極２４に電位Ｖ22が印加され、転送制御用電極２５に電位Ｖ23又は電位Ｖ13が印加される。ここで、Ｖ22≦Ｖ23≦Ｖ21、好ましくは、Ｖ22＜Ｖ23＜Ｖ21（図９及び図１０参照）とする。あるいは又、Ｖ22≦Ｖ13≦Ｖ21、好ましくは、Ｖ22＜Ｖ13＜Ｖ21（図１１参照）とする。即ち、電荷蓄積期間、リセット動作中及び電荷転送期間に亙り転送制御用電極２５の電位を固定し、電荷蓄積期間及び電荷転送期間において電荷蓄積用電極２４に印加する電位を上下させる形態を採用してもよい。そして、これによって、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと確実に読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
　以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
　第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。また、第１浮遊拡散層ＦＤ1のリセットノイズは、従来と同様に、相関２重サンプリング（ＣＤＳ，Correlated Double Sampling）処理によって除去することができる。
　以上のとおり、実施例１にあっては、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換層に光が照射され、光電変換層において光電変換されるとき、光電変換層と絶縁層と電荷蓄積用電極とによって一種のキャパシタが形成され、光電変換層に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。また、全画素を一斉にリセットすることができるので、所謂グローバルシャッター機能を実現することができる。
　しかも、電荷蓄積用電極及び第１電極に絶縁層を介して隣接して配置され、且つ、光電変換層に絶縁層を介して対向して配置された転送制御用電極を更に備えているので、光電変換層に蓄積された電荷を第１電極へ転送するとき、高い制御性を達成することができる。しかも、転送制御用電極の配設が電荷蓄積用電極の面積を減少させる必要がないので、光電変換層における飽和電荷量が減少したり、感度が低下するといった問題の発生を抑制することができる。
　図６４に、実施例１の固体撮像装置の概念図を示す。実施例１の固体撮像装置１００は、積層型撮像素子１０１が２次元アレイ状に配列された撮像領域１１１、並びに、その駆動回路（周辺回路）としての垂直駆動回路１１２、カラム信号処理回路１１３、水平駆動回路１１４、出力回路１１５及び駆動制御回路１１６等から構成されている。これらの回路は周知の回路から構成することができるし、また、他の回路構成（例えば、従来のＣＣＤ撮像装置やＣＭＯＳ撮像装置にて用いられる各種の回路）を用いて構成することができることは云うまでもない。図６４において、積層型撮像素子１０１における参照番号「１０１」の表示は、１行のみとした。
　駆動制御回路１１６は、垂直同期信号、水平同期信号及びマスター・クロックに基づいて、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４の動作の基準となるクロック信号や制御信号を生成する。そして、生成されたクロック信号や制御信号は、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４に入力される。
　垂直駆動回路１１２は、例えば、シフトレジスタによって構成され、撮像領域１１１の各積層型撮像素子１０１を行単位で順次垂直方向に選択走査する。そして、各積層型撮像素子１０１における受光量に応じて生成した電流（信号）に基づく画素信号（画像信号）は、信号線（データ出力線）１１７，ＶＳＬを介してカラム信号処理回路１１３に送られる。
　カラム信号処理回路１１３は、例えば、積層型撮像素子１０１の列毎に配置されており、１行分の積層型撮像素子１０１から出力される画像信号を撮像素子毎に黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅の信号処理を行う。カラム信号処理回路１１３の出力段には、水平選択スイッチ（図示せず）が水平信号線１１８との間に接続されて設けられる。
　水平駆動回路１１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１１３の各々を順次選択し、カラム信号処理回路１１３の各々から信号を水平信号線１１８に出力する。
　出力回路１１５は、カラム信号処理回路１１３の各々から水平信号線１１８を介して順次供給される信号に対して、信号処理を行って出力する。
　実施例１の撮像素子の変形例の等価回路図を図１２に示し、第１電極、電荷蓄積用電極及び転送制御用電極並びに制御部を構成するトランジスタの模式的な配置図を図１３に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
　実施例１の撮像素子は、例えば、以下の方法で作製することができる。即ち、先ず、ＳＯＩ基板を準備する。そして、ＳＯＩ基板の表面に第１シリコン層をエピタキシャル成長法に基づき形成し、この第１シリコン層に、ｐ+層７３、ｎ型半導体領域４１を形成する。次いで、第１シリコン層上に第２シリコン層をエピタキシャル成長法に基づき形成し、この第２シリコン層に、素子分離領域７１、酸化膜７２、ｐ+層４２、ｎ型半導体領域４３、ｐ+層４４を形成する。また、第２シリコン層に、撮像素子の制御部を構成する各種トランジスタ等を形成し、更にその上に、配線層６２や層間絶縁層７６、各種配線を形成した後、層間絶縁層７６と支持基板（図示せず）とを貼り合わせる。その後、ＳＯＩ基板を除去して第１シリコン層を露出させる。第２シリコン層の表面が半導体基板７０の表面７０Ａに該当し、第１シリコン層の表面が半導体基板７０の裏面７０Ｂに該当する。また、第１シリコン層と第２シリコン層を纏めて半導体基板７０と表現している。次いで、半導体基板７０の裏面７０Ｂの側に、コンタクトホール部６１を形成するための開口部を形成し、ＨｆＯ2膜７４、絶縁材料膜７５及びコンタクトホール部６１を形成し、更に、パッド部６３，６４，６８Ａ、層間絶縁層８１、接続孔６５，６６，６８Ｂ、第１電極２１、電荷蓄積用電極２４、転送制御用電極２５、絶縁層８２を形成する。次に、接続部６７を開口し、光電変換層２３、第２電極２２、絶縁層８３及びオンチップ・マイクロ・レンズ１４を形成する。以上によって、実施例１の撮像素子を得ることができる。
　また、図示は省略するが、絶縁層８２を、絶縁層・下層と絶縁層・上層の２層構成とすることもできる。即ち、少なくとも、電荷蓄積用電極２４の上、電荷蓄積用電極２４と第１電極２１との間の領域、及び、転送制御用電極２５と第１電極２１との間の領域に、絶縁層・下層を形成し（より具体的には、電荷蓄積用電極２４を含む層間絶縁層８１上に絶縁層・下層を形成し）、絶縁層・下層に平坦化処理を施した後、絶縁層・下層、電荷蓄積用電極２４及び転送制御用電極２５の上に絶縁層・上層を形成すればよく、これによって、絶縁層８２の平坦化を確実に達成することができる。そして、こうして得られた絶縁層８２に接続部６７を開口すればよい。
　実施例２は、実施例１の変形である。実施例２の撮像素子を構成する第１電極、電荷蓄積用電極及び転送制御用電極の模式的な平面図を図１４Ａ及び図１４Ｂに示すように、転送制御用電極２５は、電荷蓄積用電極２４を額縁状に取り囲んでいる。そして、対向領域２４ａを挟んで位置する電荷蓄積用電極２４の２つの辺を第１辺２４Ｓ1及び第２辺２４Ｓ2とし、第１辺２４Ｓ1の長さをＬ1、第２辺２４Ｓ2の長さをＬ2としたとき、第１辺２４Ｓ1に沿った転送制御用電極２５1’の部分の端部と第１電極２１との間の距離ＬＬ1’は、０．０２×Ｌ1乃至０．５×Ｌ1（具体的には、０．２×Ｌ1）であり、第２辺２４Ｓ2に沿った転送制御用電極２５2’の部分の端部と第１電極２１との間の距離ＬＬ2’は、０．０２×Ｌ2乃至０．５×Ｌ2（具体的には、０．２×Ｌ2）である。尚、図１４Ｂにおいて、第１電極２１、電荷蓄積用電極２４及び転送制御用電極２５を明示するために、第１電極２１、電荷蓄積用電極２４及び転送制御用電極２５に斜線を付した。
　実施例２にあっては、図１４Ｂに示すように、複数の撮像素子において、転送制御用電極２５は共有されている。そして、転送制御用電極２５の電位は、電荷蓄積期間、リセット動作中及び電荷転送期間に亙り一定（Ｖ13）とされる。即ち、リセット動作の完了後、電荷の読み出しを行うが、駆動回路から、第１電極２１に電位Ｖ21が印加され、電荷蓄積用電極２４に電位Ｖ22が印加され、転送制御用電極２５に電位Ｖ13が印加される。ここで、Ｖ22≦Ｖ13≦Ｖ21、好ましくは、Ｖ22＜Ｖ13＜Ｖ21（図１１参照）とする。これによって、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと確実に読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
　以上の点を除き、実施例２の撮像素子の構成、構造は、実施例１において説明した撮像素子、固体撮像装置の構成、構造と同様とすることができるので、詳細な説明は省略する。尚、図５Ａ及び図５Ｂに示した実施例１の変形例を実施例２に適用することが出来ることは云うまでもない。
　実施例３も実施例１の変形である。実施例３の撮像素子を構成する第１電極、電荷蓄積用電極及び転送制御用電極の模式的な平面図を図１５Ａ、図１５Ｂあるいは図１６に示すように、実施例３の撮像素子において、電荷蓄積用電極２４の平面形状は矩形である。そして、対向領域２４ａは、電荷蓄積用電極２４の一辺２４Ｓ3に面して位置し、転送制御用電極２５は、２つの転送制御用電極セグメント２５ＳＧ1，２５ＳＧ2から構成されている。ここで、第１転送制御用電極セグメント２５ＳＧ1は、対向領域２４ａに隣接し、電荷蓄積用電極２４の一辺２４Ｓ3に面した電荷蓄積用電極・第１領域２４ＡＲ1、及び、第１電極２１と、絶縁層８２を介して対向しており、第２転送制御用電極セグメント２５ＳＧ2は、対向領域２４ａに隣接し、電荷蓄積用電極２４の一辺に面した電荷蓄積用電極・第２領域２４ＡＲ2、及び、第１電極２１と、絶縁層８２を介して対向している。
　尚、図１５Ａに示す例では、転送制御用電極セグメント２５ＳＧ1，２５ＳＧ2は、電荷蓄積用電極２４と第１電極２１との間に位置する。また、図１５Ｂに示す例では、転送制御用電極セグメント２５ＳＧ1，２５ＳＧ2は、電荷蓄積用電極・第１領域２４ＡＲ1、電荷蓄積用電極・第２領域２４ＡＲ2と面し、且つ、第１電極２１と面している。更には、図１６に示す例では、対向領域２４ａは電荷蓄積用電極２４の一辺２４Ｓ3から第１電極２１に向かって突出しており、転送制御用電極セグメント２５ＳＧ1，２５ＳＧ2は、電荷蓄積用電極２４の突出部である対向領域２４ａと面し、且つ、電荷蓄積用電極・第１領域２４ＡＲ1、電荷蓄積用電極・第２領域２４ＡＲ2と面し、且つ、第１電極２１と面している。
　以上の点を除き、実施例３の撮像素子の構成、構造は、実施例１において説明した撮像素子、固体撮像装置の構成、構造と同様とすることができるので、詳細な説明は省略する。
　実施例４は、本開示の第２の態様に係る固体撮像装置に関する。実施例４の固体撮像装置を構成する撮像素子、積層型撮像素子は、実施例１～実施例３において説明した撮像素子、積層型撮像素子と同じ構成、構造を有する。即ち、実施例４の固体撮像装置は、実施例１～実施例３において説明した撮像素子の複数から成る撮像素子ブロックを、複数、備えており、撮像素子ブロックを構成する複数の撮像素子において、第１電極２１は共有されている。
　尚、第１電極２１、電荷蓄積用電極２４及び転送制御用電極２５の模式的な配置図を図１７、図１８、図１９、図２０、図２１及び図２２に示すが、図１７あるいは後述する図１９、図２１に示す例では、固体撮像装置は、実施例１において説明した撮像素子から構成されており、図１８あるいは後述する図２０、図２２に示す例では、固体撮像装置は、実施例２において説明した撮像素子から構成されている。即ち、転送制御用電極２５は電荷蓄積用電極２４を額縁状に取り囲んでおり、隣接する撮像素子において、転送制御用電極２５は共有されている。そして、図１７及び図１８に示す例では、複数の撮像素子は２次元マトリクス状に配列されており、撮像素子ブロックは２×２個の撮像素子から成る。また、図１９、図２０、図２１及び図２２に示す例では、複数の撮像素子は２次元マトリクス状に配列されており、撮像素子ブロックは斜め方向に隣接した２個の撮像素子から成る。尚、図１７及び図１８においては、撮像素子ブロックを点線で囲んで示している。第１電極２１、電荷蓄積用電極２４、転送制御用電極２５に付した添え字は、第１電極２１、電荷蓄積用電極２４、転送制御用電極２５を区別するためのものである。また、１つの撮像素子の上方に１つのオンチップ・マイクロ・レンズ（図示せず）が配設されている。尚、図１７、図１８、図１９、図２０、図２１及び図２２において、転送制御用電極２５を明示するために、転送制御用電極２５に斜線を付した。
　ここで、実施例４にあっては、撮像素子ブロック毎に１つの浮遊拡散層が設けられる。そして、電荷転送期間のタイミングを適切に制御することで、撮像素子ブロックを構成する複数の撮像素子が１つの浮遊拡散層を共有することが可能となる。また、撮像素子ブロックを構成する複数の撮像素子が１つのコンタクトホール部を共有している。
　即ち、図１７及び図１８に示す例では、４つの撮像素子（図１７及び図１８では、電荷蓄積用電極２４m,1，２４m,2，２４m,3，２４m,4を示す）によって１つの撮像素子ブロックが構成されており、これらの４つの撮像素子に１つの第１電極２１m、１つのコンタクトホール部、１つの浮遊拡散層が共有されている。ここで、ｍは正の整数である。
　また、図１９及び図２０に示す例では、２つの撮像素子（図１９及び図２０では、電荷蓄積用電極２４m,n+1，２４m+1,nを示す）によって１つの撮像素子ブロックが構成されており、これらの２つの撮像素子に１つの第１電極２１m,n、１つのコンタクトホール部、１つの浮遊拡散層が共有されている。ここで、ｍは正の整数であり、ｎは奇数である。
　また、図２１及び図２２に示す例では、２つの撮像素子（図２１及び図２２では、電荷蓄積用電極２４m,n+1，２４m+1,nを示す）によって１つの撮像素子ブロックが構成されており、これらの２つの撮像素子に１つの第１電極２１m,n、１つのコンタクトホール部、１つの浮遊拡散層が共有されている。ここで、ｍは奇数であり、ｎは正の整数である。
　このように、撮像素子ブロックを構成する複数の撮像素子において第１電極２１が共有されている点を除き、実施例４の固体撮像装置は、実質的に、実施例１～実施例３において説明した固体撮像装置と同様の構成、構造を有する。
　以下、例えば、図２０に示した第１電極２１11及び２個の２つの電荷蓄積用電極２４12，２４21によって構成される撮像素子ブロックの動作を説明する。
　電荷蓄積期間においては、駆動回路から、第１電極２１11に電位Ｖa（＝Ｖ11）が印加され、電荷蓄積用電極２４12，２４21に電位Ｖ13が印加され、図示しない第２電極２２に電位Ｖ12が印加される。光電変換層２３に入射された光によって光電変換層２３において光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１11の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１11に正の電位が印加され、第２電極２２に負の電位Ｖa’（＝Ｖ12）が印加されるとしたので、Ｖa’＞13とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４12，２４21に引き付けられ、電荷蓄積用電極２４12，２４21と対向した光電変換層２３の領域に止まる。即ち、光電変換層２３に電荷が蓄積される。Ｖa’＞13であるが故に、光電変換層２３の内部に生成した電子が、第１電極２１11に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極２４12，２４21と対向した光電変換層２３の領域における電位は、より負側の値となる。
　電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層の電位がリセットされ、第１浮遊拡散層の電位は電源の電位ＶDDとなる。
　リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１11に電位Ｖb（＝Ｖ12）が印加され、電荷蓄積用電極２４12に電位ｖ12-bが印加され、電荷蓄積用電極２４21に電位ｖ21-bが印加され、図示しない第２電極２２に電位Ｖb’（＝Ｖ22）が印加される。ここで、ｖ12-b（＝Ｖ13）＜Ｖb＜ｖ21-bとする。転送制御用電極２５の電位は、電荷蓄積期間、リセット動作中及び電荷転送期間に亙り一定（Ｖ13）とされる。これによって、電荷蓄積用電極２４12と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１11、更には、第１浮遊拡散層へと読み出される。即ち、電荷蓄積用電極２４12に対向した光電変換層２３の領域に蓄積された電荷が制御部に読み出される。読み出しが完了したならば、ｖ21-b（＝Ｖ13）≦ｖ12-b＜Ｖbとする。尚、ｖ21-b（＝Ｖ13）＜Ｖb＜ｖ12-bとしてもよい。これによって、電荷蓄積用電極２４21と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１11、更には、第１浮遊拡散層へと読み出される。尚、電荷蓄積用電極２４12に対向した光電変換層２３の領域に蓄積された電荷の制御部への読み出しが完了したならば、第１浮遊拡散層の電位をリセットしてもよい。
　図２３Ａに、実施例４の撮像素子ブロックにおける読み出し駆動例を示すが、
［ステップ－Ａ］
　コンパレータへのオートゼロ信号入力
［ステップ－Ｂ］
　共有された１つの浮遊拡散層のリセット動作
［ステップ－Ｃ］
　電荷蓄積用電極２４12に対応した撮像素子におけるＰ相読み出し及び第１電極２１11への電荷の移動
［ステップ－Ｄ］
　電荷蓄積用電極２４12に対応した撮像素子におけるＤ相読み出し及び第１電極２１11への電荷の移動
［ステップ－Ｅ］
　共有された１つの浮遊拡散層のリセット動作
［ステップ－Ｆ］
　コンパレータへのオートゼロ信号入力
［ステップ－Ｇ］
　電荷蓄積用電極２４21に対応した撮像素子におけるＰ相読み出し及び第１電極２１11への電荷の移動
［ステップ－Ｈ］
　電荷蓄積用電極２４21に対応した撮像素子におけるＤ相読み出し及び第１電極２１11への電荷の移動
という流れで、電荷蓄積用電極２４12及び電荷蓄積用電極２４21に対応した２つの撮像素子からの信号を読み出す。相関２重サンプリング（ＣＤＳ）処理に基づき、［ステップ－Ｃ］におけるＰ相読み出しと［ステップ－Ｄ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４12に対応した撮像素子からの信号であり、［ステップ－Ｇ］におけるＰ相読み出しと［ステップ－Ｈ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４21に対応した撮像素子からの信号である。
　尚、［ステップ－Ｅ］の動作を省略してもよい（図２３Ｂ参照）。また、［ステップ－Ｆ］の動作を省略してもよく、この場合、更には、［ステップ－Ｇ］を省略することができ（図２３Ｃ参照）、［ステップ－Ｃ］におけるＰ相読み出しと［ステップ－Ｄ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４12に対応した撮像素子からの信号であり、［ステップ－Ｄ］におけるＤ相読み出しと［ステップ－Ｈ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４21に対応した撮像素子からの信号となる。
　実施例４の固体撮像装置にあっては、撮像素子ブロックを構成する複数の撮像素子において第１電極が共有されているので、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。尚、１つの浮遊拡散層に対して設けられる複数の撮像素子は、第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の第２タイプの撮像素子とから構成されていてもよい。
　実施例５は、実施例４の変形である。第１電極２１及び電荷蓄積用電極２４の配置状態を模式的に図２４に示す実施例５の固体撮像装置にあっては、撮像水平方向に隣接した２個の撮像素子から撮像素子ブロックが構成されている。そして、撮像素子ブロックの上方に１つのオンチップ・マイクロ・レンズ１４（破線で図示する）が配設されている。尚、図２４において、転送制御用電極２５を明示するために、転送制御用電極２５に斜線を付した。
　例えば、撮像素子ブロックを構成する電荷蓄積用電極２４1に対応する光電変換層は、図面、右斜め上からの入射光に対して高い感度を有する。また、撮像素子ブロックを構成する電荷蓄積用電極２４2に対応する光電変換層は、図面、左斜め上からの入射光に対して高い感度を有する。従って、例えば、電荷蓄積用電極２４1を有する撮像素子と電荷蓄積用電極２４2を有する撮像素子と組み合わせることで、像面位相差信号の取得が可能となる。また、電荷蓄積用電極２４1を有する撮像素子からの信号と電荷蓄積用電極２４2を有する撮像素子からの信号を加算すれば、これらの撮像素子との組合せによって、１つの撮像素子を構成することができる。
　実施例６は、実施例１～実施例５の変形である。図２５に模式的な一部断面図を示す実施例６の撮像素子は、表面照射型の撮像素子であり、緑色光を吸収する第１タイプの緑色光用光電変換層を備えた緑色光に感度を有する第１タイプの実施例１～実施例５の緑色光用撮像素子（第１撮像素子）、青色光を吸収する第２タイプの青色光用光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（第２撮像素子）、赤色光を吸収する第２タイプの赤色光用光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（第３撮像素子）の３つの撮像素子が積層された構造を有する。ここで、赤色光用撮像素子（第３撮像素子）及び青色光用撮像素子（第２撮像素子）は半導体基板７０内に設けられており、第２撮像素子の方が第３撮像素子よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）は、青色光用撮像素子（第２撮像素子）の上方に設けられている。
　半導体基板７０の表面７０Ａ側には、実施例１と同様に制御部を構成する各種トランジスタが設けられている。これらのトランジスタは、実質的に実施例１において説明したトランジスタと同様の構成、構造とすることができる。また、半導体基板７０には、第２撮像素子、第３撮像素子が設けられているが、これらの撮像素子も、実質的に実施例１において説明した第２撮像素子、第３撮像素子と同様の構成、構造とすることができる。
　半導体基板７０の表面７０Ａの上方には層間絶縁層８１が形成されており、層間絶縁層８１の上方に、実施例１～実施例５の撮像素子を構成する電荷蓄積用電極を備えた光電変換部（第１電極２１、光電変換層２３、第２電極２２、電荷蓄積用電極２４及び転送制御用電極２５等）が設けられている。
　このように、表面照射型である点を除き、実施例６の撮像素子の構成、構造は、実施例１～実施例５の撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
　実施例７は、実施例１～実施例６の変形である。
　図２６に模式的な一部断面図を示す実施例７の撮像素子は、裏面照射型の撮像素子であり、第１タイプの実施例１～実施例５の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。また、図２７に模式的な一部断面図を示す実施例７の撮像素子の変形例は表面照射型の撮像素子であり、第１タイプの実施例１～実施例５の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。ここで、第１撮像素子は原色の光を吸収し、第２撮像素子は補色の光を吸収する。あるいは又、第１撮像素子は白色光を吸収し、第２撮像素子は赤外線を吸収する。
　図２８に模式的な一部断面図を示す実施例７の撮像素子の変形例は、裏面照射型の撮像素子であり、第１タイプの実施例１～実施例５の第１撮像素子から構成されている。また、図２９に模式的な一部断面図を示す実施例７の撮像素子の変形例は、表面照射型の撮像素子であり、第１タイプの実施例１～実施例５の第１撮像素子から構成されている。ここで、第１撮像素子は、赤色光を吸収する撮像素子、緑色光を吸収する撮像素子、及び、青色光を吸収する撮像素子の３種類の撮像素子から構成されている。複数のこれらの撮像素子の配置として、ベイヤ配列を挙げることができる。各撮像素子の光入射側には、必要に応じて、青色、緑色、赤色の分光を行うためのカラーフィルタ層が配設されている。
　第１タイプの実施例１～実施例５の電荷蓄積用電極を備えた光電変換部を１つ、設ける代わりに、２つ、積層する形態（即ち、電荷蓄積用電極を備えた光電変換部を２つ、積層し、半導体基板に２つの光電変換部の制御部を設ける形態）、あるいは又、３つ、積層する形態（即ち、電荷蓄積用電極を備えた光電変換部を３つ、積層し、半導体基板に３つの光電変換部の制御部を設ける形態）とすることもできる。第１タイプの撮像素子と第２タイプの撮像素子の積層構造例を、以下の表に例示する。
Figure JPOXMLDOC01-appb-I000001
　実施例８は、実施例１～実施例７の変形であり、電荷排出電極を備えた本開示の撮像素子等に関する。実施例８の撮像素子の一部分の模式的な一部断面図を図３０に示す。
　実施例８の撮像素子にあっては、接続部６９を介して光電変換層２３に接続され、第１電極２１及び電荷蓄積用電極２４と離間して配置された電荷排出電極２６を更に備えている。電荷排出電極２６は、場合によっては、第１電極２１、電荷蓄積用電極２４及び転送制御用電極２５を取り囲むように（即ち、額縁状に）配置されていてもよい。電荷排出電極２６は、駆動回路を構成する画素駆動回路に接続されている。接続部６９内には、光電変換層２３が延在している。即ち、光電変換層２３は、絶縁層８２に設けられた第２開口部８６内を延在し、電荷排出電極２６と接続されている。電荷排出電極２６は、複数の撮像素子において共有化（共通化）されている。
　実施例８にあっては、電荷蓄積期間において、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ12が印加され、転送制御用電極２５に電位Ｖ13が印加され、電荷排出電極２６に電位Ｖ14が印加され、光電変換層２３に電荷が蓄積される。光電変換層２３に入射された光によって光電変換層２３において光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、Ｖ14＞Ｖ11（例えば、Ｖ12＞Ｖ14＞Ｖ11）とする。しかも、転送制御用電極２５には電位Ｖ13が印加されている。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まり、第１電極２１に向かって移動することを確実に防止することができる。但し、電荷蓄積用電極２４による引き付けが充分ではなく、あるいは又、光電変換層２３に蓄積しきれなかった電子（所謂オーバーフローした電子）は、電荷排出電極２６を経由して、駆動回路に送出される。
　電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
　リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ21が印加され、電荷蓄積用電極２４に電位Ｖ22が印加され、転送制御用電極２５に電位Ｖ13あるいは電位Ｖ23が印加され、電荷排出電極２６に電位Ｖ24が印加される。ここで、Ｖ24＜Ｖ21（例えば、Ｖ24＜Ｖ22＜Ｖ21）とする。これによって、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと確実に読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
　以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
　第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。
　実施例８にあっては、所謂オーバーフローした電子は電荷排出電極２６を経由して駆動回路に送出されるので、隣接画素の電荷蓄積部への漏れ込みを抑制することができ、ブルーミングの発生を抑えることができる。そして、これにより、撮像素子の撮像性能を向上させることができる。場合によっては、電荷排出電極２６を省略し、第１電極２１の電位の制御を行うことで、オーバーフローした電子を第１電極２１を経由して排出してもよい。
　実施例９は、実施例１～実施例８の変形であり、本開示の複数の電荷蓄積用電極セグメントを備えた撮像素子等に関する。
　実施例９の撮像素子の一部分の模式的な一部断面図を図３１に示し、実施例９の撮像素子の等価回路図を図３２及び図３３に示し、実施例９の撮像素子の電荷蓄積用電極を備えた光電変換部を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図３４に示し、実施例９の撮像素子の動作時の各部位における電位の状態を模式的に図３５、図３６に示す。また、図３５、図３６の各部位を説明するための実施例９の撮像素子の等価回路図を図６Ｂに示す。尚、実施例９～実施例１５にあっては、転送制御用電極２５に関する具体的な説明は省略する。また、図３６Ｂ、図３２及び図３３においては転送制御用電極２５の図示を省略した。
　実施例９において、電荷蓄積用電極２４は、複数の電荷蓄積用電極セグメント２４Ａ，２４Ｂ，２４Ｃから構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例９においては「３」とした。そして、実施例９の撮像素子にあっては、第１電極２１の電位が第２電極２２の電位よりも高いので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加される。そして、電荷転送期間において、第１電極２１に最も近い所に位置する電荷蓄積用電極セグメント２４Ａに印加される電位は、第１電極２１に最も遠い所に位置する電荷蓄積用電極セグメント２４Ｃに印加される電位よりも高い。このように、電荷蓄積用電極２４に電位勾配を付与することで、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと一層確実に読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
　図３５に示す例では、電荷転送期間において、電荷蓄積用電極セグメント２４Ｃの電位＜電荷蓄積用電極セグメント２４Ｂの電位＜電荷蓄積用電極セグメント２４Ａの電位とすることで、光電変換層２３の領域に止まっていた電子を、一斉に、第１浮遊拡散層ＦＤ1へと読み出す。一方、図３６に示す例では、電荷転送期間において、電荷蓄積用電極セグメント２４Ｃの電位、電荷蓄積用電極セグメント２４Ｂの電位、電荷蓄積用電極セグメント２４Ａの電位を段々と変化させることで（即ち、階段状あるいはスロープ状に変化させることで）、電荷蓄積用電極セグメント２４Ｃと対向する光電変換層２３の領域に止まっていた電子を、電荷蓄積用電極セグメント２４Ｂと対向する光電変換層２３の領域に移動させ、次いで、電荷蓄積用電極セグメント２４Ｂと対向する光電変換層２３の領域に止まっていた電子を、電荷蓄積用電極セグメント２４Ａと対向する光電変換層２３の領域に移動させ、次いで、電荷蓄積用電極セグメント２４Ａと対向する光電変換層２３の領域に止まっていた電子を、第１浮遊拡散層ＦＤ1へと確実に読み出す。
　実施例９の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図３７に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
　実施例１０は、実施例１～実施例９の変形であり、第１構成及び第６構成の撮像素子に関する。
　実施例１０の撮像素子の模式的な一部断面図を図３８に示し、電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図３９に示す。実施例１０の撮像素子の等価回路図は、図７及び図８において説明した実施例１の撮像素子の等価回路図と同様であるし、実施例１０の撮像素子の電荷蓄積用電極を備えた光電変換部を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図は、図３、図４、図５Ａあるいは図５Ｂにおいて説明した実施例１の撮像素子と同様である。更には、実施例１０の撮像素子（第１撮像素子）の動作は、実質的に、実施例１の撮像素子の動作と同様である。
　ここで、実施例１０の撮像素子あるいは後述する実施例１１～実施例１５の撮像素子において、
　光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメント（具体的には、３つの光電変換部セグメント１０’1，１０’2，１０’3）から構成されており、
　光電変換層２３は、Ｎ個の光電変換層セグメント（具体的には、３つの光電変換層セグメント２３’1，２３’2，２３’3）から構成されており、
　絶縁層８２は、Ｎ個の絶縁層セグメント（具体的には、３つの絶縁層セグメント８２’1，８２’2，８２’3）から構成されており、
　実施例１０～実施例１２において、電荷蓄積用電極２４は、Ｎ個の電荷蓄積用電極セグメント（具体的には、各実施例にあっては、３つの電荷蓄積用電極セグメント２４’1，２４’2，２４’3）から構成されており、
　実施例１３～実施例１４において、場合によっては、実施例１２において、電荷蓄積用電極２４は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメント（具体的には、３つの電荷蓄積用電極セグメント２４’1，２４’2，２４’3）から構成されており、
　第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメント１０’nは、第ｎ番目の電荷蓄積用電極セグメント２４’n、第ｎ番目の絶縁層セグメント８２’n及び第ｎ番目の光電変換層セグメント２３’nから構成されており、
　ｎの値が大きい光電変換部セグメントほど、第１電極２１から離れて位置する。
　尚、光電変換層セグメントにおいて、光電変換層の部分の厚さを変化させ、絶縁層の部分の厚さを一定として、光電変換層セグメントの厚さを変化させてもよいし、光電変換層の部分の厚さを一定とし、絶縁層の部分の厚さを変化させて、光電変換層セグメントの厚さを変化させてもよいし、光電変換層の部分の厚さを変化させ、絶縁層の部分の厚さを変化させて、光電変換層セグメントの厚さを変化させてもよい。
　あるいは又、実施例１０の撮像素子あるいは後述する実施例１１、実施例１４の撮像素子は、
　第１電極２１、光電変換層２３及び第２電極２２が積層されて成る光電変換部を備えており、
　光電変換部は、更に、第１電極２１と離間して配置され、且つ、絶縁層８２を介して光電変換層２３と対向して配置された電荷蓄積用電極２４を備えており、
　電荷蓄積用電極２４と絶縁層８２と光電変換層２３の積層方向をＺ方向、第１電極２１から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極２４と絶縁層８２と光電変換層２３が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する。
　更に、実施例１０の撮像素子にあっては、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、絶縁層セグメントの厚さが、漸次、変化している。具体的には、絶縁層セグメントの厚さは、漸次、厚くなっている。あるいは又、実施例１０の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さは、第１電極２１からの距離に依存して、漸次、厚くなっている。尚、絶縁層セグメントの厚さは、階段状に厚くなっている。第ｎ番目の光電変換部セグメント１０’n内における絶縁層セグメント８２’nの厚さは一定とした。第ｎ番目の光電変換部セグメント１０’nにおける絶縁層セグメント８２’nの厚さを「１」としたとき、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)における絶縁層セグメント８２’(n+1)の厚さとして、２乃至１０を例示することができるが、このような値に限定するものではない。実施例１０にあっては、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを漸次薄くすることで、絶縁層セグメント８２’1，８２’2，８２’3の厚さを漸次厚くしている。光電変換層セグメント２３’1，２３’2，２３’3の厚さは一定である。
　以下、実施例１０の撮像素子の動作を説明する。
　電荷蓄積期間においては、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ12が印加される。光電変換層２３に入射された光によって光電変換層２３において光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、Ｖ12≧Ｖ11、好ましくは、Ｖ12＞Ｖ11とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まる。即ち、光電変換層２３に電荷が蓄積される。Ｖ12＞Ｖ11であるが故に、光電変換層２３の内部に生成した電子が、第１電極２１に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極２４と対向した光電変換層２３の領域における電位は、より負側の値となる。
　実施例１０の撮像素子にあっては、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用しているので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメント１０’nの方が、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１番目の光電変換部セグメント１０’1から第１電極２１への電荷の流れを確実に防止することができる。
　電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
　リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ21が印加され、電荷蓄積用電極２４に電位Ｖ22が印加される。ここで、Ｖ21＞Ｖ22とする。これによって、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
　より具体的には、電荷転送期間において、Ｖ21＞Ｖ22といった状態になると、第１番目の光電変換部セグメント１０’1から第１電極２１への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)から第ｎ番目の光電変換部セグメント１０’nへの電荷の流れを、確実に確保することができる。
　以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
　実施例１０の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているので、あるいは又、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
　実施例１０の撮像素子は、実質的に、実施例１の撮像素子と同様の方法で作製することができるので、詳細な説明は省略する。
　尚、実施例１０の撮像素子にあっては、第１電極２１、電荷蓄積用電極２４及び絶縁層８２の形成において、先ず、層間絶縁層８１上に、電荷蓄積用電極２４’3を形成するための導電材料層を成膜し、導電材料層をパターニングして光電変換部セグメント１０’1，１０’2，１０’3及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４’3を得ることができる。次に、全面に、絶縁層セグメント８２’3を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント８２’3を得ることができる。次に、全面に、電荷蓄積用電極２４’2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1，１０’2及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４’2を得ることができる。次に、全面に絶縁層セグメント８２’2を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント８２’2を得ることができる。次に、全面に、電荷蓄積用電極２４’1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１及び電荷蓄積用電極２４’1を得ることができる。次に、全面に絶縁層を成膜し、平坦化処理を行うことで、絶縁層セグメント８２’1（絶縁層８２）を得ることができる。そして、絶縁層８２上に光電変換層２３を形成する。こうして、光電変換部セグメント１０’1，１０’2，１０’3を得ることができる。
　実施例１０の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図４０に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
　実施例１１の撮像素子は、本開示の第２構成及び第６構成の撮像素子に関する。電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図４１に示すように、実施例１１の撮像素子にあっては、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、光電変換層セグメントの厚さが、漸次、変化している。あるいは又、実施例１１の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、光電変換層セグメントの厚さを、第１電極２１からの距離に依存して漸次、厚くする。より具体的には、光電変換層セグメントの厚さは、漸次、厚くなっている。尚、光電変換層セグメントの厚さは、階段状に厚くなっている。第ｎ番目の光電変換部セグメント１０’n内における光電変換層セグメント２３’nの厚さは一定とした。第ｎ番目の光電変換部セグメント１０’nにおける光電変換層セグメント２３’nの厚さを「１」としたとき、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)における光電変換層セグメント２３(n+1)の厚さとして、２乃至１０を例示することができるが、このような値に限定するものではない。実施例１１にあっては、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを漸次薄くすることで、光電変換層セグメント２３’1，２３’2，２３’3の厚さを漸次厚くしている。絶縁層セグメント８２’1，８２’2，８２’3の厚さは一定である。また光電変換層セグメントにおいて、例えば、絶縁層の部分の厚さを一定として、光電変換層の部分の厚さを変化させることで、光電変換層セグメントの厚さを変化させればよい。
　実施例１１の撮像素子にあっては、光電変換層セグメントの厚さが、漸次、厚くなるので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメント１０’nの方が、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)よりも強い電界が加わり、第１番目の光電変換部セグメント１０’1から第１電極２１への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメント１０’1から第１電極２１への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)から第ｎ番目の光電変換部セグメント１０’nへの電荷の流れを、確実に確保することができる。
　このように、実施例１１の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているので、あるいは又、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
　実施例１１の撮像素子にあっては、第１電極２１、電荷蓄積用電極２４、絶縁層８２及び光電変換層２３の形成において、先ず、層間絶縁層８１上に、電荷蓄積用電極２４’3を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1，１０’2，１０’3及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４’3を得ることができる。次いで、全面に、電荷蓄積用電極２４’2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1，１０’2及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４’2を得ることができる。次いで、全面に、電荷蓄積用電極２４’1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１及び電荷蓄積用電極２４’1を得ることができる。次に、全面に絶縁層８２をコンフォーマルに成膜する。そして、絶縁層８２の上に光電変換層２３を形成し、光電変換層２３に平坦化処理を施す。こうして、光電変換部セグメント１０’1，１０’2，１０’3を得ることができる。
　実施例１２は、第３構成の撮像素子に関する。実施例１２の撮像素子の模式的な一部断面図を図４２に示す。実施例１２の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。ここで、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、絶縁層セグメントを構成する材料の比誘電率の値を、漸次、小さくしている。実施例１２の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、実施例１３において説明すると同様に、相互に離間されて配置された電荷蓄積用電極セグメント２４’1，２４’2，２４’3を、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続すればよい。
　そして、このような構成を採用することで、一種の電荷転送勾配が形成され、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
　実施例１３は、第４構成の撮像素子に関する。実施例１３の撮像素子の模式的な一部断面図を図４３に示す。実施例１３の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。ここで、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、絶縁層セグメントを構成する材料の仕事関数の値を、漸次、大きくしている。実施例１３の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、電荷蓄積用電極セグメント２４’1，２４’2，２４’3は、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続されている。
　実施例１４の撮像素子は、第５構成の撮像素子に関する。実施例１４における電荷蓄積用電極セグメントの模式的な平面図を図４４Ａ、図４４Ｂ、図４５Ａ及び図４５Ｂに示し、実施例１４の撮像素子の電荷蓄積用電極を備えた光電変換部を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図４６に示す。実施例１４の撮像素子の模式的な一部断面図は、図４３あるいは図４８に示すと同様である。実施例１４の撮像素子にあっては、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。実施例１４の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。具体的には、実施例１３において説明したと同様に、相互に離間されて配置された電荷蓄積用電極セグメント２４’1，２４’2，２４’3を、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続すればよい。
　実施例１４において、電荷蓄積用電極２４は、複数の電荷蓄積用電極セグメント２４’1，２４’2，２４’3から構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例１４においては「３」とした。そして、実施例１４の撮像素子にあっては、第１電極２１の電位が第２電極２２の電位よりも高いので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるので、電荷転送期間において、第１電極２１に最も近い所に位置する電荷蓄積用電極セグメント２４’1に印加される電位は、第１電極２１に最も遠い所に位置する電荷蓄積用電極セグメント２４’3に印加される電位よりも高い。このように、電荷蓄積用電極２４に電位勾配を付与することで、電荷蓄積用電極２４と対向した光電変換層２３の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと一層確実に読み出される。即ち、光電変換層２３に蓄積された電荷が制御部に読み出される。
　そして、電荷転送期間において、電荷蓄積用電極セグメント２４’3の電位＜電荷蓄積用電極セグメント２４’2の電位＜電荷蓄積用電極セグメント２４’1の電位とすることで、光電変換層２３の領域に止まっていた電子を、一斉に、第１浮遊拡散層ＦＤ1へと読み出すことができる。あるいは又、電荷転送期間において、電荷蓄積用電極セグメント２４’3の電位、電荷蓄積用電極セグメント２４’2の電位、電荷蓄積用電極セグメント２４’1の電位を段々と変化させることで（即ち、階段状あるいはスロープ状に変化させることで）、電荷蓄積用電極セグメント２４’3と対向する光電変換層２３の領域に止まっていた電子を、電荷蓄積用電極セグメント２４’2と対向する光電変換層２３の領域に移動させ、次いで、電荷蓄積用電極セグメント２４’2と対向する光電変換層２３の領域に止まっていた電子を、電荷蓄積用電極セグメント２４’1と対向する光電変換層２３の領域に移動させ、次いで、電荷蓄積用電極セグメント２４’1と対向する光電変換層２３の領域に止まっていた電子を、第１浮遊拡散層ＦＤ1へと確実に読み出すことができる。
　実施例１４の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図４７に示すように、リセット・トランジスタＴＲ３rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
　実施例１４の撮像素子にあっても、このような構成を採用することで、一種の電荷転送勾配が形成される。即ち、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっているので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
　実施例１５は、第６構成の撮像素子に関する。実施例１５の撮像素子の模式的な一部断面図を、図４８に示す。また、実施例１５における電荷蓄積用電極セグメントの模式的な平面図を図４９Ａ及び図４９Ｂに示す。実施例１５の撮像素子は、第１電極２１、光電変換層２３及び第２電極２２が積層されて成る光電変換部を備えており、光電変換部は、更に、第１電極２１と離間して配置され、且つ、絶縁層８２を介して光電変換層２３と対向して配置された電荷蓄積用電極２４（２４”1，２４”2，２４”3）を備えている。そして、電荷蓄積用電極２４（２４”1，２４”2，２４”3）と絶縁層８２と光電変換層２３の積層方向をＺ方向、第１電極２１から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極２４（２４”1，２４”2，２４”3）と絶縁層８２と光電変換層２３が積層された積層部分を切断したときの積層部分の断面積は、第１電極２１からの距離に依存して変化する。
　具体的には、実施例１５の撮像素子にあっては、積層部分の断面の厚さは一定であり、積層部分の断面の幅は、第１電極２１から離れるほど狭くなっている。尚、幅は、連続的に狭くなっていてもよいし（図４９Ａ参照）、階段状に狭くなっていてもよい（図４９Ｂ参照）。
　このように、実施例１５の撮像素子にあっては、ＹＺ仮想平面で電荷蓄積用電極２４（２４”1，２４”2，２４”3）と絶縁層８２と光電変換層２３が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
　以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例にて説明した積層型撮像素子や撮像素子、固体撮像装置の構造や構成、製造条件、製造方法、使用した材料は例示であり、適宜変更することができる。各実施例の撮像素子を、適宜、組み合わせることができる。例えば、実施例１０の撮像素子と実施例１１の撮像素子と実施例１２の撮像素子と実施例１３の撮像素子と実施例１４の撮像素子を任意に組み合わせることができるし、実施例１０の撮像素子と実施例１１の撮像素子と実施例１２の撮像素子と実施例１３の撮像素子と実施例１５の撮像素子を任意に組み合わせることができる。
　図５Ｂに示した例（第１コーナー部２４ａが面取りされている例）の変形例として、図６３Ａに模式的な平面図を示すように、第１コーナー部２４ａの切欠き部が電荷蓄積用電極２４の中央に向かって凹んでいる形状とすることもできる。
　場合によっては、浮遊拡散層ＦＤ1，ＦＤ2，ＦＤ3，５１Ｃ，４５Ｃ，４６Ｃを共有化することもできる。
　図５０に、例えば、実施例１において説明した撮像素子の変形例を示すように、第１電極２１は、絶縁層８２に設けられた開口部８５Ａ内を延在し、光電変換層２３と接続されている構成とすることもできる。
　あるいは又、図５１に、例えば、実施例１において説明した撮像素子の変形例を示し、図５２Ａに第１電極の部分等の拡大された模式的な一部断面図を示すように、第１電極２１の頂面の縁部は絶縁層８２で覆われており、開口部８５Ｂの底面には第１電極２１が露出しており、第１電極２１の頂面と接する絶縁層８２の面を第１面８２ａ、電荷蓄積用電極２４と対向する光電変換層２３の部分と接する絶縁層８２の面を第２面８２ｂとしたとき、開口部８５Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する。このように、開口部８５Ｂの側面に傾斜を付けることで、光電変換層２３から第１電極２１への電荷の移動がより滑らかとなる。尚、図５２Ａに示した例では、開口部８５Ｂの軸線を中心として、開口部８５Ｂの側面は回転対称であるが、図５２Ｂに示すように、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する開口部８５Ｃの側面が電荷蓄積用電極２４側に位置するように、開口部８５Ｃを設けてもよい。これによって、開口部８５Ｃを挟んで電荷蓄積用電極２４とは反対側の光電変換層２３の部分からの電荷の移動が行われ難くなる。また、開口部８５Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有するが、第２面８２ｂにおける開口部８５Ｂの側面の縁部は、図５２Ａに示したように、第１電極２１の縁部よりも外側に位置してもよいし、図５２Ｃに示すように、第１電極２１の縁部よりも内側に位置してもよい。前者の構成を採用することで、電荷の転送が一層容易になるし、後者の構成を採用することで、開口部の形成時の形状バラツキを小さくすることができる。
　これらの開口部８５Ｂ，８５Ｃは、絶縁層に開口部をエッチング法に基づき形成するときに形成するレジスト材料から成るエッチング用マスクをリフローすることで、エッチング用マスクの開口側面に傾斜を付け、このエッチング用マスクを用いて絶縁層８２をエッチングすることで、形成することができる。
　あるいは又、実施例８において説明した電荷排出電極２６に関して、図５３に示すように、光電変換層２３は、絶縁層８２に設けられた第２開口部８６Ａ内を延在し、電荷排出電極２６と接続されており、電荷排出電極２６の頂面の縁部は絶縁層８２で覆われており、第２開口部８６Ａの底面には電荷排出電極２６が露出しており、電荷排出電極２６の頂面と接する絶縁層８２の面を第３面８２ｃ、電荷蓄積用電極２４と対向する光電変換層２３の部分と接する絶縁層８２の面を第２面８２ｂとしたとき、第２開口部８６Ａの側面は、第３面８２ｃから第２面８２ｂに向かって広がる傾斜を有する形態とすることができる。
　また、図５４に、例えば、実施例１において説明した撮像素子の変形例を示すように、第２電極２２の側から光が入射し、第２電極２２よりの光入射側には遮光層１５が形成されている構成とすることもできる。尚、光電変換層よりも光入射側に設けられた各種配線を遮光層として機能させることもできる。
　尚、図５４に示した例では、遮光層１５は、第２電極２２の上方に形成されているが、即ち、第２電極２２よりの光入射側であって、第１電極２１の上方に遮光層１５が形成されているが、図５５に示すように、第２電極２２の光入射側の面の上に配設されてもよい。また、場合によっては、図５６に示すように、第２電極２２に遮光層１５が形成されていてもよい。
　あるいは又、第２電極２２側から光が入射し、第１電極２１には光が入射しない構造とすることもできる。具体的には、図５４に示したように、第２電極２２よりの光入射側であって、第１電極２１の上方には遮光層１５が形成されている。あるいは又、図５８に示すように、電荷蓄積用電極２４及び第２電極２２の上方にはオンチップ・マイクロ・レンズ１４が設けられており、オンチップ・マイクロ・レンズ１４に入射する光は、電荷蓄積用電極２４に集光され、第１電極２１には到達しない構造とすることもできる。尚、実施例１において説明したように、転送制御用電極２５が設けられている場合、第１電極２１及び転送制御用電極２５には光が入射しない形態とすることができ、具体的には、図５７に図示するように、第１電極２１及び転送制御用電極２５の上方には遮光層１５が形成されている構造とすることもできる。あるいは又、オンチップ・マイクロ・レンズ１４に入射する光は、第１電極２１あるいは第１電極２１及び転送制御用電極２５には到達しない構造とすることもできる。
　これらの構成、構造を採用することで、あるいは又、電荷蓄積用電極２４の上方に位置する光電変換層２３の部分のみに光が入射するように遮光層１５を設け、あるいは又、オンチップ・マイクロ・レンズ１４を設計することで、第１電極２１の上方（あるいは、第１電極２１及び転送制御用電極２５の上方）に位置する光電変換層２３の部分は光電変換に寄与しなくなるので、全画素をより確実に一斉にリセットすることができ、グローバルシャッター機能を一層容易に実現することができる。即ち、これらの構成、構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法にあっては、
　全ての撮像素子において、一斉に、光電変換層２３に電荷を蓄積しながら、第１電極２１における電荷を系外に排出し、その後、
　全ての撮像素子において、一斉に、光電変換層２３に蓄積された電荷を第１電極２１に転送し、転送完了後、順次、各撮像素子において第１電極２１に転送された電荷を読み出す、
各工程を繰り返す。
　このような固体撮像装置の駆動方法にあっては、各撮像素子は、第２電極側から入射した光が第１電極には入射しない構造を有し、全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出するので、全撮像素子において同時に第１電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。
　また、実施例１の変形例として、図５９に示すように、第１電極２１に最も近い位置から電荷蓄積用電極２４に向けて、複数の転送制御用電極を設けてもよい。尚、図５９には、２つの転送制御用電極２５’，２５”を設けた例を示した。そして、電荷蓄積用電極２４及び第２電極２２上方にはオンチップ・マイクロ・レンズ１４が設けられており、オンチップ・マイクロ・レンズ１４に入射する光は、電荷蓄積用電極２４に集光され、第１電極２１及び転送制御用電極２５’，２５”には到達しない構造とすることもできる。
　図３８及び図３９に示した実施例１０にあっては、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを漸次薄くすることで、絶縁層セグメント８２’1，８２’2，８２’3の厚さを漸次厚くしている。一方、実施例１０の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図６０に示すように、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを一定とし、絶縁層セグメント８２’1，８２’2，８２’3の厚さを漸次厚くしてもよい。尚、光電変換層セグメント２３’1，２３’2，２３’3の厚さは一定である。
　また、図４１に示した実施例１１にあっては、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを漸次薄くすることで、光電変換層セグメント２３’1，２３’2，２３’3の厚さを漸次厚くしている。一方、実施例１１の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図６１に示すように、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを一定とし、絶縁層セグメント８２’1，８２’2，８２’3の厚さを漸次薄くすることで、光電変換層セグメント２３’1，２３’2，２３’3の厚さを漸次厚くしてもよい。
　光電変換層は１層からの構成に限定されない。例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を図６２に示すように、光電変換層２３を、例えば、ＩＧＺＯから成る下層半導体層２３Ｂと、実施例１において説明した光電変換層２３を構成する材料から成る上層光電変換層２３Ａの積層構造とすることもできる。このように下層半導体層２３Ｂを設けることで、電荷蓄積時の再結合を防止することができ、光電変換層２３に蓄積した電荷の第１電極２１への転送効率を増加させることができるし、暗電流の生成を抑制することができる。
　以上に説明した各種の変形例は、実施例２～実施例１５に対しても適用することができることは云うまでもない。
　また、図６３Ｂに模式的な平面図を示すように、電荷蓄積用電極２４と第１電極２１との間に転送制御用電極２５を配置し、電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、転送制御用電極に電位Ｖ13が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される構成とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ13≦Ｖ21（好ましくは、Ｖ22＜Ｖ13＜Ｖ21）
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ12＜Ｖ13、且つ、Ｖ22≧Ｖ13≧Ｖ21（好ましくは、Ｖ22＞Ｖ13＞Ｖ21）
である。即ち、電荷蓄積期間、リセット動作及び電荷転送期間に亙り転送制御用電極２５の電位を固定し、電荷蓄積期間及び電荷転送期間において電荷蓄積用電極２４に印加する電位を上下させる形態を採用してもよい。尚、第１電極の電位が第２電極の電位よりも高い場合、Ｖ12≧Ｖ11（好ましくは、Ｖ12＝Ｖ11）とすることが望ましく、第２電極の電位が第１電極の電位よりも高い場合、Ｖ11≦Ｖ12（好ましくは、Ｖ11＝Ｖ12）とすることが望ましい。
　実施例にあっては、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されて成るＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明したが、ＣＭＯＳ型固体撮像装置への適用に限られるものではなく、ＣＣＤ型固体撮像装置に適用することもできる。後者の場合、信号電荷は、ＣＣＤ型構造の垂直転送レジスタによって垂直方向に転送され、水平転送レジスタによって水平方向に転送され、増幅されることにより画素信号（画像信号）が出力される。また、画素が２次元マトリクス状に形成され、画素列毎にカラム信号処理回路を配置して成るカラム方式の固体撮像装置全般に限定するものでもない。更には、場合によっては、選択トランジスタを省略することもできる。
　更には、本開示の撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義には、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
　更には、撮像領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、選択画素から画素単位で画素信号を読み出すＸ－Ｙアドレス型の固体撮像装置に対しても適用可能である。固体撮像装置はワンチップとして形成された形態であってもよいし、撮像領域と、駆動回路又は光学系とを纏めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
　また、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器を指す。電子機器に搭載されるモジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
　本開示の撮像素子から構成された固体撮像装置２０１を電子機器（カメラ）２００に用いた例を、図６５に概念図として示す。電子機器２００は、固体撮像装置２０１、光学レンズ２１０、シャッタ装置２１１、駆動回路２１２、及び、信号処理回路２１３を有する。光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置２０１の撮像面上に結像させる。これにより固体撮像装置２０１内に、一定期間、信号電荷が蓄積される。シャッタ装置２１１は、固体撮像装置２０１への光照射期間及び遮光期間を制御する。駆動回路２１２は、固体撮像装置２０１の転送動作等及びシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置２０１の信号転送を行う。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、あるいは、モニタに出力される。このような電子機器２００では、固体撮像装置２０１における画素サイズの微細化及び転送効率の向上を達成することができるので、画素特性の向上が図られた電子機器２００を得ることができる。固体撮像装置２０１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用可能である。
　尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《撮像素子》
　第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
　光電変換部は、更に、
　絶縁層を介して第１電極と対向する対向領域を有する電荷蓄積用電極、並びに、
　絶縁層を介して第１電極及び電荷蓄積用電極と対向する転送制御用電極、
を備えており、
　光電変換層は、絶縁層を介して少なくとも電荷蓄積用電極の上方に配置されている撮像素子。
［Ａ０２］光電変換層は、絶縁層を介して少なくとも電荷蓄積用電極及び転送制御用電極の上方に配置されている［Ａ０１］に記載の撮像素子。
［Ａ０３］電荷蓄積用電極の平面形状は、第１コーナー部、第２コーナー部、第３コーナー部及び第４コーナー部の４つのコーナー部を有する矩形であり、
　第１コーナー部が、対向領域に該当する［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ０４］第１コーナー部は丸みを帯びている［Ａ０３］に記載の撮像素子。
［Ａ０５］第１コーナー部は面取りされている［Ａ０３］に記載の撮像素子。
［Ａ０６］転送制御用電極は、２つの転送制御用電極セグメントから構成されており、
　対向領域を挟んで位置する電荷蓄積用電極の２つの辺と、２つの転送制御用電極セグメントとは、絶縁層を介して隣接して配置されている［Ａ０１］乃至［Ａ０５］のいずれか１項に記載の撮像素子。
［Ａ０７］対向領域を挟んで位置する電荷蓄積用電極の２つの辺を第１辺及び第２辺とし、第１辺の長さをＬ1、第２辺の長さをＬ2としたとき、第１辺に沿った転送制御用電極セグメントの端部と第１電極との間の距離は、０．０２×Ｌ1乃至０．５×Ｌ1であり、第２辺に沿った転送制御用電極セグメントの端部と第１電極との間の距離は、０．０２×Ｌ2乃至０．５×Ｌ2である［Ａ０６］に記載の撮像素子。
［Ａ０８］　転送制御用電極は、電荷蓄積用電極を額縁状に取り囲んでいる［Ａ０１］乃至［Ａ０５］のいずれか１項に記載の撮像素子。
［Ａ０９］電荷蓄積用電極の平面形状は矩形であり、
　対向領域は、電荷蓄積用電極の一辺に面して位置し、
　転送制御用電極は、２つの転送制御用電極セグメントから構成されており、
　第１転送制御用電極セグメントは、対向領域に隣接し、電荷蓄積用電極の一辺に面した電荷蓄積用電極・第１領域、及び、第１電極と、絶縁層を介して対向しており、
　第２転送制御用電極セグメントは、対向領域に隣接し、電荷蓄積用電極の一辺に面した電荷蓄積用電極・第２領域、及び、第１電極と、絶縁層を介して対向している［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ１０］半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
　第１電極、電荷蓄積用電極及び転送制御用電極は、駆動回路に接続されており、
　電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、転送制御用電極に電位Ｖ13が印加され、光電変換層に電荷が蓄積され、
　電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、転送制御用電極に電位Ｖ23又はＶ13が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される［Ａ０１］乃至［Ａ０９］のいずれか１項に記載の撮像素子。
但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ23≦Ｖ21
又は、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ13≦Ｖ21
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ12＜Ｖ13、且つ、Ｖ22≧Ｖ23≧Ｖ21
又は、
Ｖ12＜Ｖ13、且つ、Ｖ22≧Ｖ13≧Ｖ21
である。
［Ａ１１］光電変換層は、電荷蓄積用電極側から、下層半導体層と上層光電変換層との積層構造を有する［Ａ０１］乃至［Ａ１０］のいずれか１項に記載の撮像素子。
［Ａ１２］絶縁層は、絶縁層・下層及び絶縁層・上層の積層構造を有する［Ａ０１］乃至［Ａ１１］のいずれか１項に記載の撮像素子。
［Ａ１３］半導体基板を更に備えており、
　光電変換部は、半導体基板の上方に配置されている［Ａ０１］乃至［Ａ１２］のいずれか１項に記載の撮像素子。
［Ａ１４］第１電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている［Ａ０１］乃至［Ａ１３］のいずれか１項に記載の撮像素子。
［Ａ１５］光電変換層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている［Ａ０１］乃至［Ａ１４］のいずれか１項に記載の撮像素子。
［Ａ１６］第１電極の頂面の縁部は絶縁層で覆われており、
　開口部の底面には第１電極が露出しており、
　第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する［Ａ１５］に記載の撮像素子。
［Ａ１７］第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する［Ａ１６］に記載の撮像素子。
［Ａ１８］《電荷排出電極》
　光電変換層に接続され、第１電極、電荷蓄積用電極及び転送制御用電極と離間して配置された電荷排出電極を更に備えている［Ａ０１］乃至［Ａ１７］のいずれか１項に記載の撮像素子。
［Ａ１９］電荷排出電極は、第１電極、電荷蓄積用電極及び転送制御用電極を取り囲むように配置されている［Ａ１８］に記載の撮像素子。
［Ａ２０］光電変換層は、絶縁層に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
　電荷排出電極の頂面の縁部は絶縁層で覆われており、
　第２開口部の底面には電荷排出電極が露出しており、
　電荷排出電極の頂面と接する絶縁層の面を第３面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する［Ａ１８］又は［Ａ１９］に記載の撮像素子。
［Ａ２１］《第１電極、電荷蓄積用電極及び電荷排出電極の電位の制御》
　半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
　第１電極、電荷蓄積用電極、電荷排出電極及び転送制御用電極は、駆動回路に接続されており、
　電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、電荷排出電極に電位Ｖ14が印加され、光電変換層に電荷が蓄積され、
　電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、電荷排出電極に電位Ｖ24が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される［Ａ１８］乃至［Ａ２０］のいずれか１項に記載の撮像素子。
但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ14＞Ｖ11、且つ、Ｖ24＜Ｖ21
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ14＜Ｖ11、且つ、Ｖ24＞Ｖ21
である。
［Ａ２２］《電荷蓄積用電極セグメント》
　電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている［Ａ０１］乃至［Ａ２１］のいずれか１項に記載の撮像素子。
［Ａ２３］第１電極の電位が第２電極の電位よりも高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも高く、
　第１電極の電位が第２電極の電位よりも低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも低い［Ａ２２］に記載の撮像素子。
［Ａ２４］半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
　第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている［Ａ０１］乃至［Ａ２３］のいずれか１項に記載の撮像素子。
［Ａ２５］半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
　浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
　増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている［Ａ２４］に記載の撮像素子。
［Ａ２６］電荷蓄積用電極の大きさは第１電極よりも大きい［Ａ０１］乃至［Ａ２５］のいずれか１項に記載の撮像素子。
［Ａ２７］第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている［Ａ０１］乃至［Ａ２６］のいずれか１項に記載の撮像素子。
［Ａ２８］第２電極側から光が入射し、第１電極には光が入射しない［Ａ０１］乃至［Ａ２６］のいずれか１項に記載の撮像素子。
［Ａ２９］第２電極よりの光入射側であって、第１電極の上方には遮光層が形成されている［Ａ２８］に記載の撮像素子。
［Ａ３０］電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、
　オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される［Ａ２８］に記載の撮像素子。
［Ａ３１］《撮像素子：第１構成》
　光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
　光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
　絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
　電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
　第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
　ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
　第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ａ３２］《撮像素子：第２構成》
　光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
　光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
　絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
　電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
　第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
　ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
　第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ａ３３］《撮像素子：第３構成》
　光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
　光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
　絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
　電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
　第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
　ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
　隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ａ３４］《撮像素子：第４構成》
　光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
　光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
　絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
　電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
　第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
　ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
　隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ａ３５］《撮像素子：第５構成》
　光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
　光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
　絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
　電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
　第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
　ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
　第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ａ３６］《撮像素子：第６構成》
　電荷蓄積用電極と絶縁層と光電変換層の積層方向をＺ方向、第１電極から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ｂ０１］《積層型撮像素子》
［Ａ０１］乃至［Ａ３６］のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子。
［Ｃ０１］《固体撮像装置：第１の態様》
　撮像素子を、複数、備えた固体撮像装置であって、
　各撮像素子は、
　第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
　光電変換部は、更に、
　絶縁層を介して第１電極と対向する対向領域を有する電荷蓄積用電極、並びに、
　絶縁層を介して第１電極及び電荷蓄積用電極と対向する転送制御用電極、
を備えており、
　光電変換層は、絶縁層を介して少なくとも電荷蓄積用電極の上方に配置されている固体撮像装置。
［Ｃ０２］《固体撮像装置：第１の態様》
　［Ａ０１］乃至［Ａ３６］のいずれか１項に記載の撮像素子を、複数、備えた固体撮像装置。
［Ｃ０３］《固体撮像装置：第１の態様》
　［Ａ０１］乃至［Ａ３６］のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、備えた固体撮像装置。
［Ｃ０４］《固体撮像装置：第２の態様》
　［Ａ０１］乃至［Ａ３６］のいずれか１項に記載の撮像素子の複数から成る撮像素子ブロックを、複数、備えた固体撮像装置であって、
　撮像素子ブロックを構成する複数の撮像素子において、第１電極は共有されている固体撮像装置。
［Ｃ０５］《固体撮像装置：第２の態様》
　複数の積層型撮像素子から成る撮像素子ブロックを、複数、備えた固体撮像装置であって、
　各積層型撮像素子は、［Ａ０１］乃至［Ａ３６］のいずれか１項に記載の撮像素子を少なくとも１つ有し、
　撮像素子ブロックを構成する複数の撮像素子において、第１電極は共有されている固体撮像装置。
［Ｃ０６］複数の撮像素子は、２次元マトリクス状に配列されており、
　撮像素子ブロックは、２×２個の撮像素子から成る［Ｃ０４］又は［Ｃ０５］に記載の固体撮像装置。
［Ｃ０７］複数の撮像素子は、２次元マトリクス状に配列されており、
　撮像素子ブロックは、斜め方向に隣接した２個の撮像素子から成る［Ｃ０４］又は［Ｃ０５］に記載の固体撮像装置。
［Ｃ０８］各撮像素子において、転送制御用電極は電荷蓄積用電極を額縁状に取り囲んでおり、
　隣接する撮像素子において、転送制御用電極は共有されている［Ｃ０１］乃至［Ｃ０７］のいずれか１項に記載の固体撮像装置。
［Ｃ０９］１つの撮像素子の上方に１つのオンチップ・マイクロ・レンズが配設されている［Ｃ０１］乃至［Ｃ０８］のいずれか１項に記載の固体撮像装置。
［Ｃ１０］２つの撮像素子から撮像素子ブロックが構成されており、
　撮像素子ブロックの上方に１つのオンチップ・マイクロ・レンズが配設されている［Ｃ０４］又は［Ｃ０５］に記載の固体撮像装置。
［Ｃ１１］複数の撮像素子に対して１つの浮遊拡散層が設けられている［Ｃ０４］乃至［Ｃ１０］のいずれか１項に記載の固体撮像装置。
［Ｄ０１］《固体撮像装置の駆動方法》
　［Ａ０１］乃至［Ａ３６］のいずれか１項に記載の撮像素子を、複数、備えた固体撮像装置の駆動方法であって、
　全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出し、その後、
　全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法。
１０’1，１０’2，１０’3・・・光電変換部セグメント、１３・・・層間絶縁層より下方に位置する各種の撮像素子構成要素、１４・・・オンチップ・マイクロ・レンズ（ＯＣＬ）、１５・・・遮光層、２１・・・第１電極、２２・・・第２電極、２３・・・光電変換層、２３Ａ・・・上層光電変換層、２３Ｂ・・・下層半導体層、２３’1，２３’2，２３’3・・・光電変換層セグメント、２４，２４”1，２４”2，２４”3・・・電荷蓄積用電極、２４Ａ，２４Ｂ，２４Ｃ，２４’1，２４’2，２４’3・・・電荷蓄積用電極セグメント、２４ａ，２４ｂ，２４ｃ，２４ｄ・・・電荷蓄積用電極のコーナー部、２４ａ・・・対向領域、２４Ｓ1，２４Ｓ2，２４Ｓ3・・・電荷蓄積用電極の辺、２４ＡＲ1・・・電荷蓄積用電極・第１領域、２４ＡＲ2・・・電荷蓄積用電極・第２領域、２５，２５’，２５”・・・転送制御用電極（電荷転送電極）、２５ＳＧ1，２５ＳＧ2・・・転送制御用電極セグメント、２６・・・電荷排出電極、３１，３３，４１，４３・・・ｎ型半導体領域、３２，３４，４２，４４，７３・・・ｐ+層、３５，３６，４５，４６・・・転送トランジスタのゲート部、３５Ｃ，３６Ｃ・・・半導体基板の領域、３６Ａ・・・転送チャネル、５１・・・リセット・トランジスタＴＲ１rstのゲート部、５１Ａ・・・リセット・トランジスタＴＲ１rstのチャネル形成領域、５１Ｂ，５１Ｃ・・・リセット・トランジスタＴＲ１rstのソース／ドレイン領域、５２・・・増幅トランジスタＴＲ１ampのゲート部、５２Ａ・・・増幅トランジスタＴＲ１ampのチャネル形成領域、５２Ｂ，５２Ｃ・・・増幅トランジスタＴＲ１ampのソース／ドレイン領域、５３・・・選択トランジスタＴＲ１selのゲート部、５３Ａ・・・選択トランジスタＴＲ１selのチャネル形成領域、５３Ｂ，５３Ｃ・・・選択トランジスタＴＲ１selのソース／ドレイン領域、６１・・・コンタクトホール部、６２・・・配線層、６３，６４，６８Ａ・・・パッド部、６５，６８Ｂ・・・接続孔、６６，６７，６９・・・接続部、７０・・・半導体基板、７０Ａ・・・半導体基板の第１面（おもて面）、７０Ｂ・・・半導体基板の第２面（裏面）、７１・・・素子分離領域、７２・・・酸化膜、７４・・・ＨｆＯ2膜、７５・・・絶縁材料膜、７６，８１・・・層間絶縁層、８２・・・絶縁層、８２’1，８２’2，８２’3・・・絶縁層セグメント、８２ａ・・・絶縁層の第１面、８２ｂ・・・絶縁層の第２面、８２ｃ・・・絶縁層の第３面、８３・・・絶縁層、８５，８５Ａ，８５Ｂ，８５Ｃ・・・開口部、８６，８６Ａ・・・第２開口部、１００・・・固体撮像装置、１０１・・・積層型撮像素子、１１１・・・撮像領域、１１２・・・垂直駆動回路、１１３・・・カラム信号処理回路、１１４・・・水平駆動回路、１１５・・・出力回路、１１６・・・駆動制御回路、１１７・・・信号線（データ出力線）、１１８・・・水平信号線、２００・・・電子機器（カメラ）、２０１・・・固体撮像装置、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路、ＦＤ1，ＦＤ2，ＦＤ3，４５Ｃ，４６Ｃ・・・浮遊拡散層、ＴＲ１trs，ＴＲ２trs，ＴＲ３trs・・・転送トランジスタ、ＴＲ１rst，ＴＲ２rst，ＴＲ３rst・・・リセット・トランジスタ、ＴＲ１amp，ＴＲ２amp，ＴＲ３amp・・・増幅トランジスタ、ＴＲ１sel，ＴＲ３sel，ＴＲ３sel・・・選択トランジスタ、ＶDD・・・電源、ＴＧ1，ＴＧ2，ＴＧ3・・・転送ゲート線、ＲＳＴ1，ＲＳＴ2，ＲＳＴ3・・・リセット線、ＳＥＬ1，ＳＥＬ2，ＳＥＬ3・・・選択線、ＶＳＬ，ＶＳＬ1，ＶＳＬ2，ＶＳＬ3・・・信号線（データ出力線）、ＶOA，ＶOT，ＶOU・・・配線

Claims (19)

  1. 　第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
    　光電変換部は、更に、
    　絶縁層を介して第１電極と対向する対向領域を有する電荷蓄積用電極、並びに、
    　絶縁層を介して第１電極及び電荷蓄積用電極と対向する転送制御用電極、
    を備えており、
    　光電変換層は、絶縁層を介して少なくとも電荷蓄積用電極の上方に配置されている撮像素子。
  2. 　光電変換層は、絶縁層を介して少なくとも電荷蓄積用電極及び転送制御用電極の上方に配置されている請求項１に記載の撮像素子。
  3. 　電荷蓄積用電極の平面形状は、第１コーナー部、第２コーナー部、第３コーナー部及び第４コーナー部の４つのコーナー部を有する矩形であり、
    　第１コーナー部が、対向領域に該当する請求項１に記載の撮像素子。
  4. 　第１コーナー部は丸みを帯びている請求項３に記載の撮像素子。
  5. 　第１コーナー部は面取りされている請求項３に記載の撮像素子。
  6. 　転送制御用電極は、２つの転送制御用電極セグメントから構成されており、
    　対向領域を挟んで位置する電荷蓄積用電極の２つの辺と、２つの転送制御用電極セグメントとは、絶縁層を介して隣接して配置されている請求項１に記載の撮像素子。
  7. 　対向領域を挟んで位置する電荷蓄積用電極の２つの辺を第１辺及び第２辺とし、第１辺の長さをＬ1、第２辺の長さをＬ2としたとき、第１辺に沿った転送制御用電極セグメントの端部と第１電極との間の距離は、０．０２×Ｌ1乃至０．５×Ｌ1であり、第２辺に沿った転送制御用電極セグメントの端部と第１電極との間の距離は、０．０２×Ｌ2乃至０．５×Ｌ2である請求項６に記載の撮像素子。
  8. 　転送制御用電極は、電荷蓄積用電極を額縁状に取り囲んでいる請求項１に記載の撮像素子。
  9. 　電荷蓄積用電極の平面形状は矩形であり、
    　対向領域は、電荷蓄積用電極の一辺に面して位置し、
    　転送制御用電極は、２つの転送制御用電極セグメントから構成されており、
    　第１転送制御用電極セグメントは、対向領域に隣接し、電荷蓄積用電極の一辺に面した電荷蓄積用電極・第１領域、及び、第１電極と、絶縁層を介して対向しており、
    　第２転送制御用電極セグメントは、対向領域に隣接し、電荷蓄積用電極の一辺に面した電荷蓄積用電極・第２領域、及び、第１電極と、絶縁層を介して対向している請求項１に記載の撮像素子。
  10. 　半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
    　第１電極、電荷蓄積用電極及び転送制御用電極は、駆動回路に接続されており、
    　電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、転送制御用電極に電位Ｖ13が印加され、光電変換層に電荷が蓄積され、
    　電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、転送制御用電極に電位Ｖ23又はＶ13が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される請求項１に記載の撮像素子。
    但し、第１電極の電位が第２電極の電位よりも高い場合、
    Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ23≦Ｖ21
    又は、
    Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ13≦Ｖ21
    であり、第１電極の電位が第２電極の電位よりも低い場合、
    Ｖ12＜Ｖ13、且つ、Ｖ22≧Ｖ23≧Ｖ21
    又は、
    Ｖ12＜Ｖ13、且つ、Ｖ22≧Ｖ13≧Ｖ21
    である。
  11. 　請求項１乃至請求項１０のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子。
  12. 　撮像素子を、複数、備えた固体撮像装置であって、
    　各撮像素子は、
    　第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
    　光電変換部は、更に、
    　絶縁層を介して第１電極と対向する対向領域を有する電荷蓄積用電極、並びに、
    　絶縁層を介して第１電極及び電荷蓄積用電極と対向する転送制御用電極、
    を備えており、
    　光電変換層は、絶縁層を介して少なくとも電荷蓄積用電極の上方に配置されている固体撮像装置。
  13. 　請求項１乃至請求項１０のいずれか１項に記載の撮像素子から成る撮像素子を、複数、備えた固体撮像装置。
  14. 　請求項１乃至請求項１０のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、備えた固体撮像装置。
  15. 　請求項１乃至請求項１０のいずれか１項に記載の撮像素子の複数から成る撮像素子ブロックを、複数、備えた固体撮像装置であって、
    　撮像素子ブロックを構成する複数の撮像素子において、第１電極は共有されている固体撮像装置。
  16. 　複数の積層型撮像素子から成る撮像素子ブロックを、複数、備えた固体撮像装置であって、
    　各積層型撮像素子は、請求項１乃至請求項１０のいずれか１項に記載の撮像素子を少なくとも１つ有し、
    　撮像素子ブロックを構成する複数の撮像素子において、第１電極は共有されている固体撮像装置。
  17. 　複数の撮像素子は、２次元マトリクス状に配列されており、
    　撮像素子ブロックは、２×２個の撮像素子から成る請求項１５又は請求項１６に記載の固体撮像装置。
  18. 　複数の撮像素子は、２次元マトリクス状に配列されており、
    　撮像素子ブロックは、斜め方向に隣接した２個の撮像素子から成る請求項１５又は請求項１６に記載の固体撮像装置。
  19. 　各撮像素子において、転送制御用電極は電荷蓄積用電極を額縁状に取り囲んでおり、
    　隣接する撮像素子において、転送制御用電極は共有されている請求項１２乃至請求項１６のいずれか１項に記載の固体撮像装置。
PCT/JP2018/020743 2017-08-25 2018-05-30 撮像素子、積層型撮像素子及び固体撮像装置 WO2019039029A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/639,269 US11490044B2 (en) 2017-08-25 2018-05-30 Imaging element, stacked-type imaging element, and solid-state imaging apparatus
CN201880053572.2A CN111095559B (zh) 2017-08-25 2018-05-30 摄像元件、堆叠型摄像元件和固态摄像装置
US17/900,222 US11750952B2 (en) 2017-08-25 2022-08-31 Imaging element, stacked-type imaging element, and solid-state imaging apparatus
US18/357,060 US20230388681A1 (en) 2017-08-25 2023-07-21 Imaging element, stacked-type imaging element, and solid-state imaging apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017162541A JP2019041018A (ja) 2017-08-25 2017-08-25 撮像素子、積層型撮像素子及び固体撮像装置
JP2017-162541 2017-08-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/639,269 A-371-Of-International US11490044B2 (en) 2017-08-25 2018-05-30 Imaging element, stacked-type imaging element, and solid-state imaging apparatus
US17/900,222 Continuation US11750952B2 (en) 2017-08-25 2022-08-31 Imaging element, stacked-type imaging element, and solid-state imaging apparatus

Publications (1)

Publication Number Publication Date
WO2019039029A1 true WO2019039029A1 (ja) 2019-02-28

Family

ID=65438579

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/020743 WO2019039029A1 (ja) 2017-08-25 2018-05-30 撮像素子、積層型撮像素子及び固体撮像装置

Country Status (4)

Country Link
US (3) US11490044B2 (ja)
JP (1) JP2019041018A (ja)
CN (1) CN111095559B (ja)
WO (1) WO2019039029A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248618A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019041018A (ja) * 2017-08-25 2019-03-14 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
WO2020241165A1 (ja) * 2019-05-24 2020-12-03 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料
US20220302197A1 (en) * 2019-09-17 2022-09-22 Sony Semiconductor Solutions Corporation Imaging element and imaging device
CN114616672A (zh) * 2019-11-20 2022-06-10 索尼半导体解决方案公司 固态成像器件和电子装置
TW202143462A (zh) * 2019-12-26 2021-11-16 日商索尼半導體解決方案公司 攝像裝置及電子機器
JP2023176046A (ja) * 2020-10-19 2023-12-13 ソニーセミコンダクタソリューションズ株式会社 センサ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160037098A1 (en) * 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Image Sensors Including Semiconductor Channel Patterns
JP2016058559A (ja) * 2014-09-10 2016-04-21 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2017055085A (ja) * 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置
JP2017108101A (ja) * 2015-12-04 2017-06-15 キヤノン株式会社 撮像装置、および、撮像システム
JP2017157816A (ja) * 2016-03-01 2017-09-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5509846B2 (ja) 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP6108172B2 (ja) * 2013-09-02 2017-04-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US10141354B2 (en) * 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
JP6562250B2 (ja) * 2015-06-08 2019-08-21 パナソニックＩｐマネジメント株式会社 撮像装置および撮像モジュール
DE102016122658B4 (de) 2015-12-04 2021-07-15 Canon Kabushiki Kaisha Abbildungsvorrichtung und Abbildungssystem
JP6808316B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム
TWI756207B (zh) 2016-03-01 2022-03-01 日商新力股份有限公司 成像元件、堆疊型成像元件、固態成像裝置及用於固態成像裝置之驅動方法
EP3214656B1 (en) * 2016-03-04 2019-01-09 Nokia Technologies Oy A quantum dot photodetector apparatus and associated methods
JP2019041018A (ja) * 2017-08-25 2019-03-14 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160037098A1 (en) * 2014-07-31 2016-02-04 Samsung Electronics Co., Ltd. Image Sensors Including Semiconductor Channel Patterns
JP2016058559A (ja) * 2014-09-10 2016-04-21 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2017055085A (ja) * 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置
JP2017108101A (ja) * 2015-12-04 2017-06-15 キヤノン株式会社 撮像装置、および、撮像システム
JP2017157816A (ja) * 2016-03-01 2017-09-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248618A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
JP2019041018A (ja) 2019-03-14
CN111095559B (zh) 2024-02-13
US20200244911A1 (en) 2020-07-30
CN111095559A (zh) 2020-05-01
US20230388681A1 (en) 2023-11-30
US20230007206A1 (en) 2023-01-05
US11750952B2 (en) 2023-09-05
US11490044B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
JP6926450B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP2017157816A (ja) 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
US11101303B2 (en) Imaging element, laminated imaging element, and solid-state imaging device
JP7132210B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
US11430833B2 (en) Imaging element, laminated imaging element, and solid-state imaging device
JP7099073B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
WO2019039029A1 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
US20200295219A1 (en) Imaging element, laminated imaging element, and solid-state imaging device
JP6992851B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JP7392767B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
WO2018189999A1 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
WO2019044103A1 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP2023063537A (ja) 撮像素子、積層型撮像素子及び固体撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18847516

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18847516

Country of ref document: EP

Kind code of ref document: A1