JP7132210B2 - 撮像素子、積層型撮像素子及び固体撮像装置 - Google Patents

撮像素子、積層型撮像素子及び固体撮像装置 Download PDF

Info

Publication number
JP7132210B2
JP7132210B2 JP2019513648A JP2019513648A JP7132210B2 JP 7132210 B2 JP7132210 B2 JP 7132210B2 JP 2019513648 A JP2019513648 A JP 2019513648A JP 2019513648 A JP2019513648 A JP 2019513648A JP 7132210 B2 JP7132210 B2 JP 7132210B2
Authority
JP
Japan
Prior art keywords
electrode
photoelectric conversion
oxide semiconductor
semiconductor material
inorganic oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019513648A
Other languages
English (en)
Other versions
JPWO2018194051A1 (ja
Inventor
俊貴 森脇
有希央 兼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Semiconductor Solutions Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Semiconductor Solutions Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Semiconductor Solutions Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2018194051A1 publication Critical patent/JPWO2018194051A1/ja
Application granted granted Critical
Publication of JP7132210B2 publication Critical patent/JP7132210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

本開示は、撮像素子、積層型撮像素子及び固体撮像装置に関する。
イメージセンサー等を構成する撮像素子として、近年、積層型撮像素子が着目されている。積層型撮像素子においては、光電変換層（受光層）が２つの電極で挟み込まれた構造を有する。そして、積層型撮像素子にあっては、光電変換に基づき光電変換層において発生した信号電荷を、蓄積し、転送する構造が必要とされる。従来の構造では、信号電荷がＦＤ（Floating Drain）電極に蓄積及び転送される構造が必要とされ、信号電荷が遅延しないように高速な転送が必要とされる。
このような課題を解決するための撮像素子（光電変換素子）が、例えば、特開２０１６－６３１６５号公報に開示されている。この撮像素子は、
第１の絶縁層上に形成された蓄積電極、
蓄積電極上に形成された第２の絶縁層、
蓄積電極及び第２の絶縁層を覆うように形成された半導体層、
半導体層に接するように形成され、蓄積電極から離れるように形成された捕集電極、
半導体層上に形成された光電変換層、及び、
光電変換層上に形成された上部電極、
を備えている。
光電変換層に有機半導体材料を用いる撮像素子は、特定の色（波長帯）を光電変換することが可能である。そして、このような特徴を有するが故に、固体撮像装置における撮像素子として用いる場合、オンチップ・カラーフィルタ層（ＯＣＣＦ）と撮像素子との組合せから副画素が成り、副画素が２次元配列されている、従来の固体撮像装置では不可能な、副画素を積層した構造（積層型撮像素子）を得ることが可能である（例えば、特開２０１１－１３８９２７号公報参照）。また、デモザイク処理を必要としないことから、偽色が発生しないといった利点がある。以下の説明において、半導体基板の上あるいは上方に設けられた光電変換部を備えた撮像素子を、便宜上、『第１タイプの撮像素子』と呼び、第１タイプの撮像素子を構成する光電変換部を、便宜上、『第１タイプの光電変換部』と呼び、半導体基板内に設けられた撮像素子を、便宜上、『第２タイプの撮像素子』と呼び、第２タイプの撮像素子を構成する光電変換部を、便宜上、『第２タイプの光電変換部』と呼ぶ場合がある。
図８１に従来の積層型撮像素子（積層型固体撮像装置）の構成例を示す。図８１に示す例では、半導体基板３７０内に、第２タイプの撮像素子である第３撮像素子３４３及び第２撮像素子３４１を構成する第２タイプの光電変換部である第３光電変換部３４３Ａ及び第２光電変換部３４１Ａが積層され、形成されている。また、半導体基板３７０の上方（具体的には、第２撮像素子３４１の上方）には、第１タイプの光電変換部である第１光電変換部３１０Ａが配置されている。ここで、第１光電変換部３１０Ａは、第１電極３２１、有機材料から成る光電変換層３２３、第２電極３２２を備えており、第１タイプの撮像素子である第１撮像素子３１０を構成する。第２光電変換部３４１Ａ及び第３光電変換部３４３Ａにおいては、吸収係数の違いにより、それぞれ、例えば、青色光及び赤色光が光電変換される。また、第１光電変換部３１０Ａにおいては、例えば、緑色光が光電変換される。
第２光電変換部３４１Ａ及び第３光電変換部３４３Ａにおいて光電変換によって生成した電荷は、これらの第２光電変換部３４１Ａ及び第３光電変換部３４３Ａに一旦蓄積された後、それぞれ、縦型トランジスタ（ゲート部３４５を図示する）と転送トランジスタ（ゲート部３４６を図示する）によって第２浮遊拡散層（Floating Diffusion）ＦＤ2及び第３浮遊拡散層ＦＤ3に転送され、更に、外部の読み出し回路（図示せず）に出力される。これらのトランジスタ及び浮遊拡散層ＦＤ2，ＦＤ3も半導体基板３７０に形成されている。
第１光電変換部３１０Ａにおいて光電変換によって生成した電荷は、コンタクトホール部３６１、配線層３６２を介して、半導体基板３７０に形成された第１浮遊拡散層ＦＤ1に蓄積される。また、第１光電変換部３１０Ａは、コンタクトホール部３６１、配線層３６２を介して、電荷量を電圧に変換する増幅トランジスタのゲート部３５２にも接続されている。そして、第１浮遊拡散層ＦＤ1は、リセット・トランジスタ（ゲート部３５１を図示する）の一部を構成している。参照番号３７１は素子分離領域であり、参照番号３７２は半導体基板３７０の表面に形成された酸化膜であり、参照番号３７６，３８１は層間絶縁層であり、参照番号３８３は絶縁層であり、参照番号３１４はオンチップ・マイクロ・レンズである。
特開２０１６－６３１６５号公報 特開２０１１－１３８９２７号公報
しかしながら、上記の特開２０１６－６３１６５号公報に開示された技術では、蓄積電極とその上に形成された第２の絶縁層とを同じ長さで形成されなければならないといった制約や、捕集電極との間隔等が細かく規定されており、作製工程が複雑になり、製造歩留りの低下を引き起こしかねない。更には、半導体層を構成する材料に関して幾つか言及されているものの、より具体的な材料の組成及び構成については言及されていない。また、半導体層の移動度と蓄積電荷との相関式に関して言及されている。しかしながら、発生した電荷の転送に重要である、半導体層の移動度に関する事項、半導体層と半導体層に隣接する光電変換層の部分との間のエネルギー準位の関係に関する事項といった、電荷の転送改善に関する事項に関して何ら言及されていない。
従って、本開示の目的は、簡素な構成、構造であるにも拘わらず、光電変換層に蓄積された電荷の転送特性に優れた撮像素子、積層型撮像素子及び固体撮像装置を提供することにある。
上記の目的を達成するための本開示の第１の態様、第２の態様及び第３の態様に係る撮像素子は、
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
第１電極と光電変換層との間には、無機酸化物半導体材料層が形成されている。そして、本開示の第１の態様に係る撮像素子において、無機酸化物半導体材料層は、インジウム、タングステン、スズ及び亜鉛から成る群から選択された少なくとも２種類の元素から構成されている。また、本開示の第２の態様に係る撮像素子において、無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ1、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2は、以下の式を満足する。尚、以下の式の値は、０あるいは負の値を取り得る。
Ｅ1－Ｅ2＜０．２ｅＶ
更には、本開示の第３の態様に係る撮像素子において、無機酸化物半導体材料層を構成する材料の移動度は１０ｃｍ2／Ｖ・ｓ以上である。
上記の目的を達成するための本開示の積層型撮像素子は、上記の本開示の第１の態様～第３の態様に係る撮像素子を少なくとも１つ有する。
上記の目的を達成するための本開示の第１の態様に係る固体撮像装置は、上記の本開示の第１の態様～第３の態様に係る撮像素子を、複数、備えている。また、上記の目的を達成するための本開示の第２の態様に係る固体撮像装置は、上記の本開示の積層型撮像素子を、複数、備えている。
尚、以下の説明において、本開示の第１の態様に係る撮像素子、本開示の積層型撮像素子を構成する本開示の第１の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第１の態様に係る撮像素子を総称して、『本開示の第１の態様に係る撮像素子等』と呼ぶ場合がある。また、本開示の第２の態様に係る撮像素子、本開示の積層型撮像素子を構成する本開示の第２の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第２の態様に係る撮像素子を総称して、『本開示の第２の態様に係る撮像素子等』と呼ぶ場合がある。更には、本開示の第３の態様に係る撮像素子、本開示の積層型撮像素子を構成する本開示の第３の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第３の態様に係る撮像素子を総称して、『本開示の第３の態様に係る撮像素子等』と呼ぶ場合がある。
本開示の第１の態様に係る撮像素子等にあっては、無機酸化物半導体材料層を構成する材料が規定されているので、また、本開示の第２の態様に係る撮像素子等にあっては、無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ1と無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2との間に所定の関係が規定されているので、更には、本開示の第３の態様に係る撮像素子等にあっては、無機酸化物半導体材料層を構成する材料の移動度が規定されているので、簡素な構成、構造であるにも拘わらず、光電変換層に蓄積された電荷の転送特性に優れた撮像素子を提供することができる。しかも、本開示の第１の態様～第３の態様に係る撮像素子等においては、無機酸化物半導体材料層と光電変換層の２層構造とされているが故に、電荷蓄積時の再結合を防止することができ、光電変換層に蓄積した電荷の第１電極への転送効率を増加させることができるし、暗電流の生成を抑制することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。
図１は、実施例１の撮像素子の模式的な一部断面図である。 図２は、実施例１の撮像素子の等価回路図である。 図３は、実施例１の撮像素子の等価回路図である。 図４は、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図５は、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図６Ａ、図６Ｂ及び図６Ｃは、図５（実施例１）、図２０及び図２１（実施例４）並びに図３２及び図３３（実施例６）の各部位を説明するための実施例１、実施例４及び実施例６の撮像素子の等価回路図である。 図７は、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図８は、実施例１の撮像素子を構成する第１電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図である。 図９は、実施例１の撮像素子の変形例の等価回路図である。 図１０は、図９に示した実施例１の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図１１は、実施例２の撮像素子の模式的な一部断面図である。 図１２は、実施例３の撮像素子の模式的な一部断面図である。 図１３は、実施例３の撮像素子の変形例の模式的な一部断面図である。 図１４は、実施例３の撮像素子の別の変形例の模式的な一部断面図である。 図１５は、実施例３の撮像素子の更に別の変形例の模式的な一部断面図である。 図１６は、実施例４の撮像素子の一部分の模式的な一部断面図である。 図１７は、実施例４の撮像素子の等価回路図である。 図１８は、実施例４の撮像素子の等価回路図である。 図１９は、実施例４の撮像素子を構成する第１電極、転送制御用電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図２０は、実施例４の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図２１は、実施例４の撮像素子の別の動作時の各部位における電位の状態を模式的に示す図である。 図２２は、実施例４の撮像素子を構成する第１電極、転送制御用電極及び電荷蓄積用電極の模式的な配置図である。 図２３は、実施例４の撮像素子を構成する第１電極、転送制御用電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図である。 図２４は、実施例４の撮像素子の変形例を構成する第１電極、転送制御用電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図２５は、実施例５の撮像素子の一部分の模式的な一部断面図である。 図２６は、実施例５の撮像素子を構成する第１電極、電荷蓄積用電極及び電荷排出電極の模式的な配置図である。 図２７は、実施例５の撮像素子を構成する第１電極、電荷蓄積用電極、電荷排出電極、第２電極及びコンタクトホール部の模式的な透視斜視図である。 図２８は、実施例６の撮像素子の模式的な一部断面図である。 図２９は、実施例６の撮像素子の等価回路図である。 図３０は、実施例６の撮像素子の等価回路図である。 図３１は、実施例６の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図３２は、実施例６の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図３３は、実施例６の撮像素子の別の動作時（転送時）の各部位における電位の状態を模式的に示す図である。 図３４は、実施例６の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図３５は、実施例６の撮像素子を構成する第１電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図である。 図３６は、実施例６の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図３７は、実施例７の撮像素子の模式的な一部断面図である。 図３８は、実施例７の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図３９は、実施例７の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図４０は、実施例８の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図４１は、実施例９の撮像素子の模式的な一部断面図である。 図４２は、実施例１０及び実施例１１の撮像素子の模式的な一部断面図である。 図４３Ａ及び図４３Ｂは、実施例１１における電荷蓄積用電極セグメントの模式的な平面図である。 図４４Ａ及び図４４Ｂは、実施例１１における電荷蓄積用電極セグメントの模式的な平面図である。 図４５は、実施例１１の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図４６は、実施例１１の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図４７は、実施例１２及び実施例１１の撮像素子の模式的な一部断面図である。 図４８Ａ及び図４８Ｂは、実施例１２における電荷蓄積用電極セグメントの模式的な平面図である。 図４９は、実施例１３の固体撮像装置における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５０は、実施例１３の固体撮像装置の第１変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５１は、実施例１３の固体撮像装置の第２変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５２は、実施例１３の固体撮像装置の第３変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５３は、実施例１３の固体撮像装置の第４変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５４は、実施例１３の固体撮像装置の第５変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５５は、実施例１３の固体撮像装置の第６変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５６は、実施例１３の固体撮像装置の第７変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５７は、実施例１３の固体撮像装置の第８変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５８は、実施例１３の固体撮像装置の第９変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図５９Ａ、図５９Ｂ及び図５９Ｃは、実施例１３の撮像素子ブロックにおける読み出し駆動例を示すチャートである。 図６０は、実施例１４の固体撮像装置における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図６１は、実施例１４の固体撮像装置の変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図６２は、実施例１４の固体撮像装置の変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図６３は、実施例１４の固体撮像装置の変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図６４は、実施例１の撮像素子の別の変形例の模式的な一部断面図である。 図６５は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図６６Ａ、図６６Ｂ及び図６６Ｃは、実施例１の撮像素子の更に別の変形例の第１電極の部分等の拡大された模式的な一部断面図である。 図６７は、実施例５の撮像素子の別の変形例の電荷排出電極の部分等の拡大された模式的な一部断面図である。 図６８は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図６９は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図７０は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図７１は、実施例４の撮像素子の別の変形例の模式的な一部断面図である。 図７２は、実施例１の撮像素子の更に別の変形例の模式的な一部断面図である。 図７３は、実施例４の撮像素子の更に別の変形例の模式的な一部断面図である。 図７４は、実施例７の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図７５は、実施例８の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図７６は、実施例１の撮像素子における転送特性の評価結果を示すグラフである。 図７７は、実施例１の撮像素子において、光電変換層のＬＵＭＯ値Ｅ1と無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2が転送特性に与える影響を評価した結果を示すグラフである。 図７８Ａ及び図７８Ｂは、それぞれ、実施例１において、評価用試料及び比較用試料における暗電流特性及び外部量子効率の評価結果を示すグラフである。 図７９は、実施例１の固体撮像装置の概念図である。 図８０は、本開示の撮像素子等から構成された固体撮像装置を電子機器（カメラ）を用いた例の概念図である。 図８１は、従来の積層型撮像素子（積層型固体撮像装置）の概念図である。
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の第１の態様～第３の態様に係る撮像素子、本開示の積層型撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置、全般に関する説明
２．実施例１（本開示の第１の態様～第３の態様に係る撮像素子、本開示の積層型撮像素子、本開示の第２の態様に係る固体撮像装置）
３．実施例２（実施例１の変形）
４．実施例３（実施例１～実施例２の変形、本開示の第１の態様に係る固体撮像装置）
５．実施例４（実施例１～実施例３の変形、転送制御用電極を備えた撮像素子）
６．実施例５（実施例１～実施例４の変形、電荷排出電極を備えた撮像素子）
７．実施例６（実施例１～実施例５の変形、複数の電荷蓄積用電極セグメントを備えた撮像素子）
８．実施例７（第１構成及び第６構成の撮像素子）
９．実施例８（本開示の第２構成及び第６構成の撮像素子）
１０．実施例９（第３構成の撮像素子）
１１．実施例１０（第４構成の撮像素子）
１２．実施例１１（第５構成の撮像素子）
１３．実施例１２（第６構成の撮像素子）
１４．実施例１３（第１構成～第２構成の固体撮像装置）
１５．実施例１４（実施例１３の変形）
１６．その他
〈本開示の第１の態様～第３の態様に係る撮像素子、本開示の積層型撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置、全般に関する説明〉
本開示の第２の態様に係る撮像素子等において、無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ1、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2は、以下の式を満足する形態とすることができる。
Ｅ1－Ｅ2＜０．１ｅＶ
更には、上記の好ましい形態を含む本開示の第２の態様に係る撮像素子等において、無機酸化物半導体材料層を構成する材料の移動度は１０ｃｍ2／Ｖ・ｓ以上である形態とすることができる。
図８１に示した従来の撮像素子において、第２光電変換部３４１Ａ及び第３光電変換部３４３Ａにおいて光電変換によって生成した電荷は、第２光電変換部３４１Ａ及び第３光電変換部３４３Ａに一旦蓄積された後、第２浮遊拡散層ＦＤ2及び第３浮遊拡散層ＦＤ3に転送される。それ故、第２光電変換部３４１Ａ及び第３光電変換部３４３Ａを完全空乏化することができる。しかしながら、第１光電変換部３１０Ａにおいて光電変換によって生成した電荷は、直接、第１浮遊拡散層ＦＤ1に蓄積される。それ故、第１光電変換部３１０Ａを完全空乏化することは困難である。そして、以上の結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらす虞がある。
本開示の第１の態様に係る撮像素子等、上記の好ましい形態を含む本開示の第２の態様に係る撮像素子等、あるいは、本開示の第３の態様に係る撮像素子等において、光電変換部は、更に、絶縁層、及び、第１電極と離間して配置され、且つ、絶縁層を介して無機酸化物半導体材料層と対向して配置された電荷蓄積用電極を備えている形態とすることができる。
このように、第１電極と離間して配置され、且つ、絶縁層を介して無機酸化物半導体材料層と対向して配置された電荷蓄積用電極を備えることで、光電変換部に光が照射され、光電変換部において光電変換されるとき、無機酸化物半導体材料層（場合によっては、無機酸化物半導体材料層及び光電変換層）に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。尚、以下の説明において、無機酸化物半導体材料層、あるいは、無機酸化物半導体材料層及び光電変換層を、総称して、『無機酸化物半導体材料層等』と呼ぶ場合がある。
更には、上記の好ましい形態を含む本開示の第１の態様に係る撮像素子等、上記の好ましい形態を含む本開示の第２の態様に係る撮像素子等、あるいは、上記の好ましい形態を含む本開示の第３の態様に係る撮像素子等において、無機酸化物半導体材料層はガリウム原子を含まない構成とすることができる。
あるいは又、上記の好ましい形態を含む本開示の第１の態様に係る撮像素子等、上記の好ましい形態を含む本開示の第２の態様に係る撮像素子等、あるいは、上記の好ましい形態を含む本開示の第３の態様に係る撮像素子等において、無機酸化物半導体材料層は、酸化インジウムにタングステン（Ｗ）を添加した材料であるインジウム－タングステン酸化物（ＩＷＯ）、酸化インジウムにタングステン（Ｗ）及び亜鉛（Ｚｎ）を添加した材料であるインジウム－タングステン－亜鉛酸化物（ＩＷＺＯ）、酸化インジウムに錫(Ｓｎ)及び亜鉛（Ｚｎ）を添加した材料であるインジウム－スズ－亜鉛酸化物（ＩＴＺＯ）、又は、亜鉛－スズ酸化物（ＺＴＯ）から成る構成とすることができる。尚、無機酸化物半導体材料層を亜鉛－スズ酸化物（ＺＴＯ）から構成する場合、ＺＴＯ膜の形成時、ＺＴＯ膜に対してアニール処理を行うと、微量ではあるがＺｎＯが析出する場合があるが、このような場合にあっても、無機酸化物半導体材料層は亜鉛－スズ酸化物（ＺＴＯ）から構成されているとする。具体的には、無機酸化物半導体材料層は、Ｉｎ－Ｗ酸化物から成り、又は、Ｉｎ－Ｓｎ酸化物、Ｉｎ－Ｚｎ酸化物、又は、Ｗ－Ｓｎ酸化物、又は、Ｗ－Ｚｎ酸化物、又は、Ｓｎ－Ｚｎ酸化物、又は、Ｉｎ－Ｗ－Ｓｎ酸化物、又は、Ｉｎ－Ｗ－Ｚｎ酸化物、又は、Ｉｎ－Ｓｎ－Ｚｎ酸化物、又は、Ｉｎ－Ｗ－Ｓｎ－Ｚｎ酸化物から成る。ＩＷＯにあっては、インジウム酸化物とタングステン酸化物の合計質量を１００質量％としたとき、タングステン酸化物の質量割合は１０質量％乃至３０質量％であることが好ましい。更には、ＩＷＺＯにあっては、インジウム酸化物とタングステン酸化物とＺｎ酸化物の合計質量を１００質量％としたとき、タングステン酸化物の質量割合は２質量％乃至１５質量％、Ｚｎ酸化物の質量割合は１質量％乃至３質量％であることが好ましい。また、ＩＴＺＯにあっては、インジウム酸化物とＺｎ酸化物とＳｎ酸化物の合計質量を１００質量％としたとき、タングステン酸化物の質量割合は３質量％乃至１０質量％、錫酸化物の質量割合は１０質量％乃至１７質量％であることが好ましい。但し、これらの値に限定するものではない。
無機酸化物半導体材料層は、単層構成であってもよいし、多層構成であってもよい。また、電荷蓄積用電極の上方に位置する無機酸化物半導体材料層を構成する材料と、第１電極の上方に位置する無機酸化物半導体材料層を構成する材料とを、異ならせてもよい。
無機酸化物半導体材料層は、例えば、スパッタリング法に基づき成膜することができる。具体的には、スパッタリング装置として、平行平板スパッタリング装置あるいはＤＣマグネトロンスパッタリング装置を用い、プロセスガスとしてアルゴン（Ａｒ）ガスを使用し、ＩｎＺｎＯ焼結体やＩｎＷＯ焼結体、ＺＴＯ焼結体等の所望の焼結体をターゲットとして用いたスパッタリング法を例示することができる。
尚、無機酸化物半導体材料層をスパッタリング法に基づき形成する際の酸素ガス導入量（酸素ガス分圧）を制御することによって、無機酸化物半導体材料層のエネルギー準位を制御することができる。具体的には、スパッタリング法に基づき形成する際の
酸素ガス分圧〈＝（Ｏ2ガス圧力）／（ＡｒガスとＯ2ガスの圧力合計）〉
を、０．００５乃至０．０２とすることが好ましい。更には、本開示の撮像素子等にあっては、無機酸化物半導体材料層における酸素の含有率が化学量論組成の酸素含有率よりも少ない形態とすることができる。ここで、酸素の含有率に基づいて無機酸化物半導体材料層のエネルギー準位を制御することができ、酸素の含有率が化学量論組成の酸素含有率よりも少なくなる程、即ち、酸素欠損が多くなる程、エネルギー準位を深くすることが可能となる。
あるいは又、上記の好ましい形態を含む本開示の第１の態様に係る撮像素子等、上記の好ましい形態を含む本開示の第２の態様に係る撮像素子等、あるいは、上記の好ましい形態を含む本開示の第３の態様に係る撮像素子等において、無機酸化物半導体材料層は、インジウム－タングステン－亜鉛酸化物（ＩＷＺＯ）から成る構成とすることができる。
あるいは又、上記の好ましい形態を含む本開示の第１の態様に係る撮像素子等、上記の好ましい形態を含む本開示の第２の態様に係る撮像素子等、あるいは、上記の好ましい形態を含む本開示の第３の態様に係る撮像素子等において、無機酸化物半導体材料層は、インジウム－タングステン酸化物（ＩＷＯ）から成る構成とすることができる。
以上に説明した各種の好ましい形態、構成を含む本開示の第１の態様に係る撮像素子等において、無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ1、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2は、
Ｅ1－Ｅ2＜０．２ｅＶ
好ましくは、
Ｅ1－Ｅ2＜０．１ｅＶ
を満足することが望ましい。
ここで、「無機酸化物半導体材料層の近傍に位置する光電変換層の部分」とは、無機酸化物半導体材料層と光電変換層との界面を基準として、光電変換層の厚さの１０％以内に相当する領域（即ち、光電変換層の厚さの０％乃至１０％に亙る領域）に位置する光電変換層の部分を指す。本開示の第２の態様に係る撮像素子においても同様である。無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ1は、無機酸化物半導体材料層の近傍に位置する光電変換層の部分における平均値であり、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2は、無機酸化物半導体材料層における平均値である。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の第１の態様に係る撮像素子等において、無機酸化物半導体材料層を構成する材料の移動度は１０ｃｍ2／Ｖ・ｓ以上であることが好ましい。
更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様～第３の態様に係る撮像素子等において、無機酸化物半導体材料層は非晶質である（例えば、局所的に結晶構造を持たない非晶質である）形態とすることができる。無機酸化物半導体材料層が非晶質であるか否かは、Ｘ線回折分析に基づき決定することができる。
更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様～第３の態様に係る撮像素子等において、無機酸化物半導体材料層の厚さは、１×１０-8ｍ乃至１．５×１０-7ｍ、好ましくは、２×１０-8ｍ乃至１．０×１０-7ｍ、より好ましくは、３×１０-8ｍ乃至１．０×１０-7ｍである形態とすることができる。
更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様～第３の態様に係る撮像素子等において、
第２電極から光が入射し、
光電変換層と無機酸化物半導体材料層との界面における無機酸化物半導体材料層の表面粗さＲａは１．５ｎｍ以下であり、無機酸化物半導体材料層の二乗平均平方根粗さＲｑの値は２．５ｎｍ以下である形態とすることができる。表面粗さＲａ，Ｒｑは、ＪＩＳ Ｂ０６０１：２０１３の規定に基づく。このような光電変換層と無機酸化物半導体材料層との界面における無機酸化物半導体材料層の平滑性は無機酸化物半導体材料層における表面散乱反射を抑制し、光電変換における明電流特性の向上を図ることができる。電荷蓄積用電極の表面粗さＲａは１．５ｎｍ以下であり、電荷蓄積用電極の二乗平均平方根粗さＲｑの値は２．５ｎｍ以下である形態とすることができる。
以上に説明した好ましい形態、構成を含む本開示の第１の態様～第３の態様に係る撮像素子等を、便宜上、以下、『本開示の撮像素子等』と呼ぶ場合があるし、以上に説明した好ましい形態、構成を含む本開示の第１の態様～第３の態様に係る撮像素子等であって、電荷蓄積用電極を備えた撮像素子を、便宜上、以下、『本開示の電荷蓄積用電極を備えた撮像素子等』と呼ぶ場合がある。
本開示の電荷蓄積用電極を備えた撮像素子等にあっては、無機酸化物半導体材料層の、波長４００ｎｍ乃至６６０ｎｍの光に対する光透過率は６５％以上であることが好ましい。また、電荷蓄積用電極の、波長４００ｎｍ乃至６６０ｎｍの光に対する光透過率も６５％以上であることが好ましい。電荷蓄積用電極のシート抵抗値は３×１０Ω／□乃至１×１０3Ω／□であることが好ましい。
本開示の電荷蓄積用電極を備えた撮像素子等にあっては、
半導体基板を更に備えており、
光電変換部は、半導体基板の上方に配置されている形態とすることができる。尚、第１電極、電荷蓄積用電極及び第２電極は、後述する駆動回路に接続されている。
光入射側に位置する第２電極は、複数の撮像素子において共通化されていてもよい。即ち、第２電極を所謂ベタ電極とすることができる。光電変換層は、複数の撮像素子において共通化されていてもよいし、即ち、複数の撮像素子において１層の光電変換層が形成されていてもよいし、撮像素子毎に設けられていてもよい。無機酸化物半導体材料層は、撮像素子毎に設けられていることが好ましいが、場合によっては、複数の撮像素子等において共通化されていてもよい。即ち、例えば、後述する電荷移動制御電極を撮像素子等と撮像素子等との間に設けることで、複数の撮像素子等において１層の無機酸化物半導体材料層が形成されていてもよい。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の電荷蓄積用電極を備えた撮像素子等において、第１電極は、絶縁層に設けられた開口部内を延在し、無機酸化物半導体材料層と接続されている形態とすることができる。あるいは又、無機酸化物半導体材料層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている形態とすることができ、この場合、
第１電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第１電極が露出しており、
第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する無機酸化物半導体材料層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する形態とすることができ、更には、第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する形態とすることができる。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の電荷蓄積用電極を備えた撮像素子等において、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、無機酸化物半導体材料層（あるいは、無機酸化物半導体材料層及び光電変換層）に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、無機酸化物半導体材料層（あるいは、無機酸化物半導体材料層及び光電変換層）に蓄積された電荷が第１電極を経由して制御部に読み出される構成とすることができる。但し、第１電極の電位は第２電極の電位よりも高く、
Ｖ12≧Ｖ11、且つ、Ｖ22＜Ｖ21
である。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の電荷蓄積用電極を備えた撮像素子等にあっては、第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して無機酸化物半導体材料層と対向して配置された転送制御用電極（電荷転送電極）を更に備えている形態とすることができる。このような形態の本開示の電荷蓄積用電極を備えた撮像素子等を、便宜上、『本開示の転送制御用電極を備えた撮像素子等』と呼ぶ。
そして、本開示の転送制御用電極を備えた撮像素子等にあっては、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び転送制御用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、転送制御用電極に電位Ｖ13が印加され、無機酸化物半導体材料層（あるいは、無機酸化物半導体材料層及び光電変換層）に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、転送制御用電極に電位Ｖ23が印加され、無機酸化物半導体材料層（あるいは、無機酸化物半導体材料層及び光電変換層）に蓄積された電荷が第１電極を介して制御部に読み出される構成とすることができる。但し、第１電極の電位は第２電極の電位よりも高く、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ23≦Ｖ21
である。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の電荷蓄積用電極を備えた撮像素子等にあっては、無機酸化物半導体材料層に接続され、第１電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている形態とすることができる。このような形態の本開示の電荷蓄積用電極を備えた撮像素子等を、便宜上、『本開示の電荷排出電極を備えた撮像素子等』と呼ぶ。そして、本開示の電荷排出電極を備えた撮像素子等において、電荷排出電極は、第１電極及び電荷蓄積用電極を取り囲むように（即ち、額縁状に）配置されている形態とすることができる。電荷排出電極は、複数の撮像素子において共有化（共通化）することができる。そして、この場合、
無機酸化物半導体材料層は、絶縁層に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
電荷排出電極の頂面の縁部は絶縁層で覆われており、
第２開口部の底面には電荷排出電極が露出しており、
電荷排出電極の頂面と接する絶縁層の面を第３面、電荷蓄積用電極と対向する無機酸化物半導体材料層の部分と接する絶縁層の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する形態とすることができる。
更には、本開示の電荷排出電極を備えた撮像素子等にあっては、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、電荷排出電極に電位Ｖ14が印加され、無機酸化物半導体材料層（あるいは、無機酸化物半導体材料層及び光電変換層）に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、電荷排出電極に電位Ｖ24が印加され、無機酸化物半導体材料層（あるいは、無機酸化物半導体材料層及び光電変換層）に蓄積された電荷が第１電極を介して制御部に読み出される構成とすることができる。但し、第１電極の電位は第２電極の電位よりも高く、
Ｖ14＞Ｖ11、且つ、Ｖ24＜Ｖ21
である。
更には、本開示の電荷蓄積用電極を備えた撮像素子等における以上に説明した各種の好ましい形態、構成において、電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている形態とすることができる。このような形態の本開示の電荷蓄積用電極を備えた撮像素子等を、便宜上、『本開示の複数の電荷蓄積用電極セグメントを備えた撮像素子等』と呼ぶ。電荷蓄積用電極セグメントの数は、２以上であればよい。そして、本開示の複数の電荷蓄積用電極セグメントを備えた撮像素子等にあっては、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加える場合、
第１電極の電位が第２電極の電位よりも高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも高く、
第１電極の電位が第２電極の電位よりも低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも低い形態とすることができる。
以上に説明した各種の好ましい形態、構成を含む本開示の電荷蓄積用電極を備えた撮像素子等において、
半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている構成とすることができる。そして、この場合、更には、
半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている構成とすることができる。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の電荷蓄積用電極を備えた撮像素子等において、電荷蓄積用電極の大きさは第１電極よりも大きい形態とすることができる。電荷蓄積用電極の面積をＳ1’、第１電極の面積をＳ1としたとき、限定するものではないが、
４≦Ｓ1’／Ｓ1
を満足することが好ましい。
あるいは又、以上に説明した各種の好ましい形態を含む本開示の撮像素子等の変形例として、以下に説明する第１構成～第６構成の撮像素子を挙げることができる。即ち、以上に説明した各種の好ましい形態を含む本開示の撮像素子等における第１構成～第６構成の撮像素子において、
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
無機酸化物半導体材料層及び光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
第１構成～第３構成の撮像素子にあっては、電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第４構成～第５構成の撮像素子にあっては、電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置する。ここで、『光電変換層セグメント』とは、光電変換層と無機酸化物半導体材料層とが積層されて成るセグメントを指す。
そして、第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している。また、第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している。尚、光電変換層セグメントにおいて、光電変換層の部分の厚さを変化させ、無機酸化物半導体材料層の部分の厚さを一定として、光電変換層セグメントの厚さを変化させてもよいし、光電変換層の部分の厚さを一定とし、無機酸化物半導体材料層の部分の厚さを変化させて、光電変換層セグメントの厚さを変化させてもよいし、光電変換層の部分の厚さを変化させ、無機酸化物半導体材料層の部分の厚さを変化させて、光電変換層セグメントの厚さを変化させてもよい。更には、第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。また、第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。更には、第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。面積は、連続的に小さくなっていてもよいし、階段状に小さくなっていてもよい。
あるいは又、以上に説明した各種の好ましい形態を含む本開示の撮像素子等における第６構成の撮像素子において、電荷蓄積用電極と絶縁層と無機酸化物半導体材料層と光電変換層の積層方向をＺ方向、第１電極から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と無機酸化物半導体材料層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する。断面積の変化は、連続的な変化であってもよいし、階段状の変化であってもよい。
第１構成～第２構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられており、Ｎ個の絶縁層セグメントも連続して設けられており、Ｎ個の電荷蓄積用電極セグメントも連続して設けられている。第３構成～第５構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられている。また、第４構成、第５構成の撮像素子において、Ｎ個の絶縁層セグメントは連続して設けられている一方、第３構成の撮像素子において、Ｎ個の絶縁層セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。更には、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。そして第１構成～第６構成の撮像素子にあっては、電荷蓄積用電極セグメントの全てに同じ電位が加えられる。あるいは又、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。
第１構成～第６構成の撮像素子から成る本開示の撮像素子等にあっては、絶縁層セグメントの厚さが規定され、あるいは又、光電変換層セグメントの厚さが規定され、あるいは又、絶縁層セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントの面積が規定され、あるいは又、積層部分の断面積が規定されているので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に、第１電極へ転送することが可能となる。そして、その結果、残像の発生や転送残しの発生を防止することができる。
第１構成～第５構成の撮像素子にあっては、ｎの値が大きい光電変換部セグメントほど第１電極から離れて位置するが、第１電極から離れて位置するか否かは、Ｘ方向を基準として判断する。また、第６構成の撮像素子にあっては、第１電極から離れる方向をＸ方向としているが、『Ｘ方向』を以下のとおり、定義する。即ち、撮像素子あるいは積層型撮像素子が複数配列された画素領域は、２次元アレイ状に、即ち、Ｘ方向及びＹ方向に規則的に複数配列された画素から構成される。画素の平面形状を矩形とした場合、第１電極に最も近い辺が延びる方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。あるいは又、画素の平面形状を任意の形状とした場合、第１電極に最も近い線分や曲線が含まれる全体的な方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。
以下、第１構成～第６構成の撮像素子に関して、第１電極の電位が第２電極の電位よりも高い場合についての説明を行う。
第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているが、絶縁層セグメントの厚さは、漸次、厚くなっていることが好ましく、これによって、一種の電荷転送勾配が形成される。そして、電荷蓄積期間において、｜Ｖ12｜≧｜Ｖ11｜といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。また、電荷転送期間において、｜Ｖ22｜＜｜Ｖ21｜といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているが、光電変換層セグメントの厚さは、漸次、厚くなっていることが好ましく、これによって、一種の電荷転送勾配が形成される。そして、電荷蓄積期間においてＶ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。また、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の比誘電率の値が、漸次、小さくなることが好ましい。そして、このような構成を採用することで、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。また、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の仕事関数の値が、漸次、大きくなることが好ましい。そして、このような構成を採用することで、電圧の正負に依存すること無く、信号電荷転送に有利な電位勾配を形成することができる。
第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっており、これによって、一種の電荷転送勾配が形成されるので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。また、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第６構成の撮像素子において、積層部分の断面積は第１電極からの距離に依存して変化し、これによって、一種の電荷転送勾配が形成される。具体的には、積層部分の断面の厚さを一定とし、積層部分の断面の幅を第１電極から離れるほど狭くする構成を採用すれば、第５構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも多くの電荷を蓄積することができる。従って、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。一方、積層部分の断面の幅を一定とし、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さを、漸次、厚くする構成を採用すれば、第１構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。また、光電変換層セグメントの厚さを、漸次、厚くする構成を採用すれば、第２構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。
本開示の第１の態様～第２の態様に係る固体撮像装置の変形例として、
第１構成～第６構成の撮像素子を、複数、有しており、
複数の撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の撮像素子において第１電極が共有されている固体撮像装置とすることができる。このような構成の固体撮像装置を、便宜上、『第１構成の固体撮像装置』と呼ぶ。あるいは又、本開示の第１の態様～第２の態様に係る固体撮像装置の変形例として、
第１構成～第６構成の撮像素子、あるいは又、第１構成～第６構成の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、有しており、
複数の撮像素子あるいは積層型撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の撮像素子あるいは積層型撮像素子において第１電極が共有されている固体撮像装置とすることができる。このような構成の固体撮像装置を、便宜上、『第２構成の固体撮像装置』と呼ぶ。そして、このように撮像素子ブロックを構成する複数の撮像素子において第１電極を共有化すれば、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。
第１構成～第２構成の固体撮像装置にあっては、複数の撮像素子（１つの撮像素子ブロック）に対して１つの浮遊拡散層が設けられる。ここで、１つの浮遊拡散層に対して設けられる複数の撮像素子は、後述する第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の後述する第２タイプの撮像素子とから構成されていてもよい。そして、電荷転送期間のタイミングを適切に制御することで、複数の撮像素子が１つの浮遊拡散層を共有することが可能となる。複数の撮像素子は連係して動作させられ、後述する駆動回路には撮像素子ブロックとして接続されている。即ち、撮像素子ブロックを構成する複数の撮像素子が１つの駆動回路に接続されている。但し、電荷蓄積用電極の制御は、撮像素子毎に行われる。また、複数の撮像素子が１つのコンタクトホール部を共有することが可能である。複数の撮像素子で共有された第１電極と、各撮像素子の電荷蓄積用電極の配置関係は、第１電極が、各撮像素子の電荷蓄積用電極に隣接して配置されている場合もある。あるいは又、第１電極が、複数の撮像素子の一部の電荷蓄積用電極に隣接して配置されており、複数の撮像素子の残りの電荷蓄積用電極とは隣接して配置されてはいない場合もあり、この場合には、複数の撮像素子の残りから第１電極への電荷の移動は、複数の撮像素子の一部を経由した移動となる。撮像素子を構成する電荷蓄積用電極と撮像素子を構成する電荷蓄積用電極との間の距離（便宜上、『距離Ａ』と呼ぶ）は、第１電極に隣接した撮像素子における第１電極と電荷蓄積用電極との間の距離（便宜上、『距離Ｂ』と呼ぶ）よりも長いことが、各撮像素子から第１電極への電荷の移動を確実なものとするために好ましい。また、第１電極から離れて位置する撮像素子ほど、距離Ａの値を大きくすることが好ましい。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている形態とすることができる。あるいは又、第２電極側から光が入射し、第１電極（場合によっては、第１電極及び転送制御用電極）には光が入射しない形態とすることができる。そして、この場合、第２電極よりの光入射側であって、第１電極（場合によっては、第１電極及び転送制御用電極）の上方には遮光層が形成されている構成とすることができるし、あるいは又、電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される構成とすることができる。ここで、遮光層は、第２電極の光入射側の面よりも上方に配設されてもよいし、第２電極の光入射側の面の上に配設されてもよい。場合によっては、第２電極に遮光層が形成されていてもよい。遮光層を構成する材料として、クロム（Ｃｒ）や銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、光を通さない樹脂（例えば、ポリイミド樹脂）を例示することができる。
本開示の撮像素子等として、具体的には、青色光（４２５ｎｍ乃至４９５ｎｍの光）を吸収する光電変換層あるいは光電変換部（便宜上、『第１タイプの青色光用光電変換層』あるいは『第１タイプの青色光用光電変換部』と呼ぶ）を備えた青色光に感度を有する撮像素子（便宜上、『第１タイプの青色光用撮像素子』と呼ぶ）、緑色光（４９５ｎｍ乃至５７０ｎｍの光）を吸収する光電変換層あるいは光電変換部（便宜上、『第１タイプの緑色光用光電変換層』あるいは『第１タイプの緑色光用光電変換部』と呼ぶ）を備えた緑色光に感度を有する撮像素子（便宜上、『第１タイプの緑色光用撮像素子』と呼ぶ）、赤色光（６２０ｎｍ乃至７５０ｎｍの光）を吸収する光電変換層あるいは光電変換部（便宜上、『第１タイプの赤色光用光電変換層』あるいは『第１タイプの赤色光用光電変換部』と呼ぶ）を備えた赤色光に感度を有する撮像素子（便宜上、『第１タイプの赤色光用撮像素子』と呼ぶ）を挙げることができる。また、電荷蓄積用電極を備えていない従来の撮像素子であって、青色光に感度を有する撮像素子を、便宜上、『第２タイプの青色光用撮像素子』と呼び、緑色光に感度を有する撮像素子を、便宜上、『第２タイプの緑色光用撮像素子』と呼び、赤色光に感度を有する撮像素子を、便宜上、『第２タイプの赤色光用撮像素子』と呼び、第２タイプの青色光用撮像素子を構成する光電変換層あるいは光電変換部を、便宜上、『第２タイプの青色光用光電変換層』あるいは『第２タイプの青色光用光電変換部』と呼び、第２タイプの緑色光用撮像素子を構成する光電変換層あるいは光電変換部を、便宜上、『第２タイプの緑色光用光電変換層』あるいは『第２タイプの緑色光用光電変換部』と呼び、第２タイプの赤色光用撮像素子を構成する光電変換層あるいは光電変換部を、便宜上、『第２タイプの赤色光用光電変換層』あるいは『第２タイプの赤色光用光電変換部』と呼ぶ。
電荷蓄積用電極を備えた積層型撮像素子は、具体的には、例えば、
［Ａ］第１タイプの青色光用光電変換部、第１タイプの緑色光用光電変換部及び第１タイプの赤色光用光電変換部が、垂直方向に積層され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第１タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｂ］第１タイプの青色光用光電変換部及び第１タイプの緑色光用光電変換部が、垂直方向に積層され、
これらの２層の第１タイプの光電変換部の下方に、第２タイプの赤色光用光電変換部が配置され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｃ］第１タイプの緑色光用光電変換部の下方に、第２タイプの青色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
第１タイプの緑色光用撮像素子、第２タイプの青色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｄ］第１タイプの青色光用光電変換部の下方に、第２タイプの緑色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
第１タイプの青色光用撮像素子、第２タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
を挙げることができる。これらの撮像素子の光電変換部の垂直方向における配置順は、光入射方向から青色光用光電変換部、緑色光用光電変換部、赤色光用光電変換部の順、あるいは、光入射方向から緑色光用光電変換部、青色光用光電変換部、赤色光用光電変換部の順であることが好ましい。これは、より短い波長の光がより入射表面側において効率良く吸収されるからである。赤色は３色の中では最も長い波長であるので、光入射面から見て赤色光用光電変換部を最下層に位置させることが好ましい。これらの撮像素子の積層構造によって、１つの画素が構成される。また、第１タイプの近赤外光用光電変換部（あるいは、赤外光用光電変換部）を備えていてもよい。ここで、第１タイプの赤外光用光電変換部の光電変換層は、例えば、有機系材料から構成され、第１タイプの撮像素子の積層構造の最下層であって、第２タイプの撮像素子よりも上に配置することが好ましい。あるいは又、第１タイプの光電変換部の下方に、第２タイプの近赤外光用光電変換部（あるいは、赤外光用光電変換部）を備えていてもよい。
第１タイプの撮像素子にあっては、例えば、第１電極が、半導体基板の上に設けられた層間絶縁層上に形成されている。半導体基板に形成された撮像素子は、裏面照射型とすることもできるし、表面照射型とすることもできる。
光電変換層を有機系材料から構成する場合、光電変換層を、
（１）ｐ型有機半導体から構成する。
（２）ｎ型有機半導体から構成する。
（３）ｐ型有機半導体層／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。ｎ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。
（４）ｐ型有機半導体とｎ型有機半導体の混合（バルクヘテロ構造）から構成する。
の４態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。
ｐ型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。ｎ型有機半導体として、フラーレン及びフラーレン誘導体〈例えば、Ｃ６０や、Ｃ７０，Ｃ７４等のフラーレン（高次フラーレン）、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭフラーレン化合物、フラーレン多量体等）〉、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンゾイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンゾオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。フラーレン誘導体に含まれる基等として、ハロゲン原子；直鎖、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。有機系材料から構成された光電変換層（『有機光電変換層』と呼ぶ場合がある）の厚さは、限定するものではないが、例えば、１×１０-8ｍ乃至５×１０-7ｍ、好ましくは２．５×１０-8ｍ乃至３×１０-7ｍ、より好ましくは２．５×１０-8ｍ乃至２×１０-7ｍ、一層好ましくは１×１０-7ｍ乃至１．８×１０-7ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。
あるいは又、緑色光を光電変換する有機光電変換層を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を挙げることができるし、青色光を光電変換する有機光電変換層を構成する材料として、例えば、クマリン酸色素、トリス－８－ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができるし、赤色光を光電変換する有機光電変換層を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）を挙げることができる。
あるいは又、光電変換層を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ2）、ＣｕＩｎＳ2、ＣｕＡｌＳ2、ＣｕＡｌＳｅ2、ＣｕＧａＳ2、ＣｕＧａＳｅ2、ＡｇＡｌＳ2、ＡｇＡｌＳｅ2、ＡｇＩｎＳ2、ＡｇＩｎＳｅ2、あるいは又、ＩＩＩ－Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ2Ｓｅ3、Ｉｎ2Ｓ3、Ｂｉ2Ｓｅ3、Ｂｉ2Ｓ3、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。加えて、これらの材料から成る量子ドットを光電変換層に使用することも可能である。
本開示の第１の態様～第２の態様に係る固体撮像装置、第１構成～第２構成の固体撮像装置によって、単板式カラー固体撮像装置を構成することができる。
積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置にあっては、ベイヤ配列の撮像素子を備えた固体撮像装置と異なり（即ち、カラーフィルタ層を用いて青色、緑色、赤色の分光を行うのではなく）、同一画素内で光の入射方向において、複数種の波長の光に対して感度を有する撮像素子を積層して１つの画素を構成するので、感度の向上及び単位体積当たりの画素密度の向上を図ることができる。また、有機系材料は吸収係数が高いため、有機光電変換層の膜厚を従来のＳｉ系光電変換層と比較して薄くすることができ、隣接画素からの光漏れや、光の入射角の制限が緩和される。更には、従来のＳｉ系撮像素子では３色の画素間で補間処理を行って色信号を作成するために偽色が生じるが、積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置にあっては、偽色の発生が抑えられる。有機光電変換層それ自体がカラーフィルタ層としても機能するので、カラーフィルタ層を配設しなくとも色分離が可能である。
一方、本開示の第１の態様に係る固体撮像装置にあっては、カラーフィルタ層を用いることで、青色、緑色、赤色の分光特性への要求を緩和することができるし、また、高い量産性を有する。本開示の第１の態様に係る固体撮像装置における撮像素子の配列として、ベイヤ配列の他、インターライン配列、ＧストライプＲＢ市松配列、ＧストライプＲＢ完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、ＭＯＳ型配列、改良ＭＯＳ型配列、フレームインターリーブ配列、フィールドインターリーブ配列を挙げることができる。ここで、１つの撮像素子によって１つの画素（あるいは副画素）が構成される。
カラーフィルタ層（波長選択手段）として、赤色、緑色、青色だけでなく、場合によっては、シアン色、マゼンダ色、黄色等の特定波長を透過させるフィルタ層を挙げることができる。カラーフィルタ層を、顔料や染料等の有機化合物を用いた有機材料系のカラーフィルタ層から構成するだけでなく、フォトニック結晶や、プラズモンを応用した波長選択素子（導体薄膜に格子状の穴構造を設けた導体格子構造を有するカラーフィルタ層。例えば、特開２００８－１７７１９１号公報参照）、アモルファスシリコン等の無機材料から成る薄膜から構成することもできる。
本開示の撮像素子等が複数配列された画素領域は、２次元アレイ状に規則的に複数配列された画素から構成される。画素領域は、通常、実際に光を受光し光電変換によって生成された信号電荷を増幅して駆動回路に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（光学的黒画素領域（ＯＰＢ）とも呼ばれる）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に配置されている。
以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、光が照射され、光電変換層で光電変換が生じ、正孔（ホール）と電子がキャリア分離される。そして、正孔が取り出される電極を陽極、電子が取り出される電極を陰極とする。第１電極が陰極を構成し、第２電極が陽極を構成する。
第１電極、電荷蓄積用電極、転送制御用電極、電荷排出電極及び第２電極は透明導電材料から成る構成とすることができる。第１電極、電荷蓄積用電極、転送制御用電極及び電荷排出電極を総称して、『第１電極等』と呼ぶ場合がある。あるいは又、本開示の撮像素子等が、例えばベイヤ配列のように平面に配される場合には、第２電極は透明導電材料から成り、第１電極等は金属材料から成る構成とすることができ、この場合、具体的には、光入射側に位置する第２電極は透明導電材料から成り、第１電極等は、例えば、Ａｌ－Ｎｄ（アルミニウム及びネオジウムの合金）又はＡＳＣ（アルミニウム、サマリウム及び銅の合金）から成る構成とすることができる。透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、ここで、透明導電材料のバンドギャップエネルギーは、２．５ｅＶ以上、好ましくは３．１ｅＶ以上であることが望ましい。透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム－錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ2Ｏ3、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム－亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム－ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ，Ｉｎ－ＧａＺｎＯ4）、酸化亜鉛にドーパントとしてインジウムと錫を添加したインジウム－錫－亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム－亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム－亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ2）、酸化チタンにドーパントとしてニオブを添加したニオブ－チタン酸化物(ＴＮＯ)、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ2Ｏ4構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、２×１０-8ｍ乃至２×１０-7ｍ、好ましくは３×１０-8ｍ乃至１×１０-7ｍを挙げることができる。第１電極が透明性を要求される場合、製造プロセスの簡素化といった観点から、電荷排出電極も透明導電材料から構成することが好ましい。
あるいは又、透明性が不要である場合、電子を取り出す電極としての機能を有する陰極を構成する導電材料として、低仕事関数（例えば、φ＝３．５ｅＶ～４．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、アルカリ金属（例えばＬｉ、Ｎａ、Ｋ等）及びそのフッ化物又は酸化物、アルカリ土類金属（例えばＭｇ、Ｃａ等）及びそのフッ化物又は酸化物、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、タリウム（Ｔｌ）、ナトリウム－カリウム合金、アルミニウム－リチウム合金、マグネシウム－銀合金、インジウム、イッテリビウム等の希土類金属、あるいは、これらの合金を挙げることができる。あるいは又、陰極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体材料、カーボン・ナノ・チューブ、グラフェン等の導電性材料を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、陰極を構成する材料として、ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。また、これらの導電性材料をバインダー（高分子）に混合してペースト又はインクとしたものを硬化させ、電極として用いてもよい。
第１電極等や第２電極（陰極や陽極）の成膜方法として、乾式法あるいは湿式法を用いることが可能である。乾式法として、物理的気相成長法（ＰＶＤ法）及び化学的気相成長法（ＣＶＤ法）を挙げることができる。ＰＶＤ法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザアブレーション法、分子線エピタキシー法、レーザ転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、電解メッキ法や無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を挙げることができる。パターニング法として、シャドーマスク、レーザ転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザ等による物理的エッチング等を挙げることができる。第１電極等や第２電極の平坦化技術として、レーザ平坦化法、リフロー法、ＣＭＰ（Chemical Mechanical Polishing）法等を用いることができる。
絶縁層を構成する材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）等の金属酸化物高誘電絶縁材料に例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ－２（アミノエチル）３－アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３－メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；ノボラック型フェノール樹脂；フッ素系樹脂；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。酸化ケイ素系材料として、酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率絶縁材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。絶縁層は、単層構成とすることもできるし、複数層（例えば、２層）が積層された構成とすることもできる。後者の場合、少なくとも電荷蓄積用電極の上、及び、電荷蓄積用電極と第１電極との間の領域に、絶縁層・下層を形成し、絶縁層・下層に平坦化処理を施すことで少なくとも電荷蓄積用電極と第１電極との間の領域に絶縁層・下層を残し、残された絶縁層・下層及び電荷蓄積用電極の上に絶縁層・上層を形成すればよく、これによって、絶縁層の平坦化を確実に達成することができる。各種層間絶縁層や絶縁材料膜を構成する材料も、これらの材料から適宜選択すればよい。
制御部を構成する浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造は、従来の浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造と同様とすることができる。駆動回路も周知の構成、構造とすることができる。
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されているが、第１電極と浮遊拡散層及び増幅トランジスタのゲート部との接続のためにコンタクトホール部を形成すればよい。コンタクトホール部を構成する材料として、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮ、ＴｉＮＷ、ＷＳｉ2、ＭｏＳｉ2等の高融点金属や金属シリサイド、これらの材料から成る層の積層構造（例えば、Ｔｉ／ＴｉＮ／Ｗ）を例示することができる。
無機酸化物半導体材料層と第１電極との間に、第１キャリアブロッキング層を設けてもよいし、有機光電変換層と第２電極との間に、第２キャリアブロッキング層を設けてもよい。また、第１キャリアブロッキング層と第１電極との間に第１電荷注入層を設けてもよいし、第２キャリアブロッキング層と第２電極との間に第２電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。
各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱、電子ビーム加熱を用いた真空蒸着法、フラッシュ蒸着法、プラズマ蒸着法、ＥＢ蒸着法、各種スパッタリング法（２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法、イオンビームスパッタリング法）、ＤＣ（Direct Current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法や反応性イオンプレーティング法等の各種イオンプレーティング法、レーザアブレーション法、分子線エピタキシー法、レーザ転写法、分子線エピタキシー法（ＭＢＥ法）を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、具体的には、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を例示することができる。塗布法においては、溶媒として、トルエン、クロロホルム、ヘキサン、エタノールといった無極性又は極性の低い有機溶媒を例示することができる。パターニング法として、シャドーマスク、レーザ転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザ等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザ平坦化法、リフロー法等を用いることができる。
以上に説明した第１構成～第６構成の撮像素子の２種類あるいはそれ以上を、所望に応じて、適宜、組み合わせることができる。
撮像素子あるいは固体撮像装置には、前述したとおり、必要に応じて、オンチップ・マイクロ・レンズや遮光層を設けてもよいし、撮像素子を駆動するための駆動回路や配線が設けられている。必要に応じて、撮像素子への光の入射を制御するためのシャッターを配設してもよいし、固体撮像装置の目的に応じて光学カットフィルタを具備してもよい。
また、第１構成～第２構成の固体撮像装置にあっては、１つの本開示の撮像素子等の上方に１つのオンチップ・マイクロ・レンズが配設されている形態とすることができるし、あるいは又、２つの本開示の撮像素子等から撮像素子ブロックが構成されており、撮像素子ブロックの上方に１つのオンチップ・マイクロ・レンズが配設されている形態とすることができる。
例えば、固体撮像装置を読出し用集積回路（ＲＯＩＣ）と積層する場合、読出し用集積回路及び銅（Ｃｕ）から成る接続部が形成された駆動用基板と、接続部が形成された撮像素子とを、接続部同士が接するように重ね合わせ、接続部同士を接合することで、積層することができるし、接続部同士をハンダバンプ等を用いて接合することもできる。
また、本開示の第１の態様～第２の態様に係る固体撮像装置を駆動するための駆動方法にあっては、
全ての撮像素子において、一斉に、無機酸化物半導体材料層（あるいは、無機酸化物半導体材料層及び光電変換層）に電荷を蓄積しながら、第１電極における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、無機酸化物半導体材料層（あるいは、無機酸化物半導体材料層及び光電変換層）に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法とすることができる。
このような固体撮像装置の駆動方法にあっては、各撮像素子は、第２電極側から入射した光が第１電極には入射しない構造を有し、全ての撮像素子において、一斉に、無機酸化物半導体材料層等に電荷を蓄積しながら、第１電極における電荷を系外に排出するので、全撮像素子において同時に第１電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、無機酸化物半導体材料層等に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。
本開示の撮像素子として、ＣＣＤ素子、ＣＭＯＳイメージセンサー、ＣＩＳ（Contact Image Sensor）、ＣＭＤ（Charge Modulation Device）型の信号増幅型イメージセンサーを挙げることができる。本開示の第１の態様～第２の態様に係る固体撮像装置、第１構成～第２構成の固体撮像装置から、例えば、デジタルスチルカメラやビデオカメラ、カムコーダ、監視カメラ、車両搭載用カメラ、スマートホン用カメラ、ゲーム用のユーザーインターフェースカメラ、生体認証用カメラを構成することができる。
実施例１は、本開示の第１の態様～第３の態様に係る撮像素子、本開示の積層型撮像素子及び本開示の第２の態様に係る固体撮像装置に関する。実施例１の撮像素子及び積層型撮像素子（以下、単に「撮像素子」と呼ぶ）の模式的な一部断面図を図１に示し、実施例１の撮像素子の等価回路図を図２及び図３に示し、実施例１の撮像素子の光電変換部を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図４に示し、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に図５に示し、実施例１の撮像素子の各部位を説明するための等価回路図を図６Ａに示す。また、実施例１の撮像素子の光電変換部を構成する第１電極及び電荷蓄積用電極の模式的な配置図を図７に示し、第１電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図を図８に示す。更には、実施例１の固体撮像装置の概念図を図７９に示す。
実施例１の撮像素子は、第１電極２１、光電変換層２３Ａ及び第２電極２２が積層されて成る光電変換部を備えており、第１電極２１と光電変換層２３Ａとの間には、無機酸化物半導体材料層２３Ｂが形成されている。そして、無機酸化物半導体材料層２３Ｂは、インジウム、タングステン、スズ及び亜鉛から成る群から選択された少なくとも２種類の元素から構成されている。あるいは又、無機酸化物半導体材料層２３Ｂの近傍に位置する光電変換層２３Ａの部分を構成する材料のＬＵＭＯ値Ｅ1、及び、無機酸化物半導体材料層２３Ｂを構成する材料のＬＵＭＯ値Ｅ2は、以下の式（Ａ）を、好ましくは、以下の式（Ｂ）を満足する。
Ｅ1－Ｅ2＜０．２ｅＶ （Ａ）
Ｅ1－Ｅ2＜０．１ｅＶ （Ｂ）
あるいは又、無機酸化物半導体材料層２３Ｂを構成する材料の移動度は１０ｃｍ2／Ｖ・ｓ以上である。
本開示の第１の態様に係る撮像素子に対応する実施例１の撮像素子にあっても、上記の式（Ａ）を、好ましくは、上記の式（Ｂ）を満足する。また、本開示の第１の態様～第２の態様に係る撮像素子に対応する実施例１の撮像素子にあっても、無機酸化物半導体材料層２３Ｂを構成する材料の移動度は１０ｃｍ2／Ｖ・ｓ以上である。
そして、実施例１の撮像素子において、光電変換部は、更に、絶縁層８２、及び、第１電極２１と離間して配置され、且つ、絶縁層８２を介して無機酸化物半導体材料層２３Ｂと対向して配置された電荷蓄積用電極２４を備えている。尚、光は第２電極２２から入射する。
実施例１の積層型撮像素子は、実施例１の撮像素子を少なくとも１つ有する。また、実施例１の固体撮像装置は、実施例１の積層型撮像素子を、複数、備えている。そして、実施例１の固体撮像装置から、例えば、デジタルスチルカメラやビデオカメラ、カムコーダ、監視カメラ、車両搭載用カメラ（車載カメラ）、スマートホン用カメラ、ゲーム用のユーザーインターフェースカメラ、生体認証用カメラ等が構成されている。
以下、先ず、実施例１の撮像素子の諸特性の説明を行い、次いで、実施例１の撮像素子及び固体撮像装置の詳細な説明を行う。
スパッタリング法に基づき無機酸化物半導体材料層２３Ｂを形成する際の酸素ガス導入量（酸素ガス分圧）を制御することで、無機酸化物半導体材料層２３Ｂのエネルギー準位を制御することができる。酸素ガス分圧を、０．００５（０．５％）乃至０．０２（２％）とすることが好ましい。
無機酸化物半導体材料層２３Ｂの膜厚を５０ｎｍとし、無機酸化物半導体材料層２３ＢをＩＷＯから構成したとき、酸素ガス分圧と、逆光電子分光法から求めたエネルギー準位との関係を求めた結果を、以下の表１に示すが、実施例１の撮像素子にあっては、無機酸化物半導体材料層２３Ｂをスパッタリング法に基づき形成する際の酸素ガス導入量（酸素ガス分圧）を制御することで、無機酸化物半導体材料層２３Ｂのエネルギー準位を制御することができる。尚、無機酸化物半導体材料層２３Ｂにおいて、酸素の含有率は化学量論組成の酸素含有率よりも少ない。
〈表１〉
酸素ガス分圧 エネルギー準位
０．５％ ４．３ｅＶ
２．０％ ４．５ｅＶ
次に、光電変換層２３Ａ及び無機酸化物半導体材料層２３Ｂに関して、無機酸化物半導体材料層２３Ｂのエネルギー準位、光電変換層２３Ａと無機酸化物半導体材料層２３Ｂとのエネルギー準位差分（Ｅ1－Ｅ2）、及び、無機酸化物半導体材料層２３Ｂを構成する材料の移動度について調べた。表２に示すように、条件を３つに分けた。ここで、無機酸化物半導体材料層２３Ｂの近傍に位置する光電変換層２３Ａの部分を構成する材料のＬＵＭＯ値Ｅ1を４．５ｅＶとした。第１条件にあっては、エネルギー準位差分（Ｅ1－Ｅ2）が、０．２ｅＶ、存在する。第２条件にあっては、第１条件に比べてエネルギー準位差分（Ｅ1－Ｅ2）が改善されている。第３条件にあっては、第２条件に比べて、更に移動度が向上している。これらの３条件での転送特性を、図１に示した構造の撮像素子を基に、デバイスシミュレーションにて評価した。
尚、第１条件にあっては、無機酸化物半導体材料層２３Ｂを構成する材料としてＩＧＺＯを用い、第２条件にあっては、無機酸化物半導体材料層２３Ｂを構成する材料としてＺＴＯ又はＩＴＺＯを用い、第３条件にあっては、無機酸化物半導体材料層２３Ｂを構成する材料としてＩＷＺＯ又はＩＷＯを用いた。また、無機酸化物半導体材料層２３Ｂの膜厚を５０ｎｍとした。更には、光電変換層２３Ａは、キナクリドンから成り、厚さを０．１μｍとした。
〈表２〉
第１条件 第２条件 第３条件
無機酸化物半導体材料層 ４．３ｅＶ ４．５ｅＶ ４．５ｅＶ
エネルギー準位差分（Ｅ1－Ｅ2） ０．２ｅＶ ０ｅＶ ０Ｖ
移動度 （単位：ｃｍ2／Ｖ・ｓ） ９ １０ ３０
転送特性の評価結果を図７６に示す。電荷蓄積用電極２４の上方に電子が引き付けられている状態における相対的な電子の量を、図７６においては、１×１０0としている。また、電荷蓄積用電極２４の上方に引き付けられていた電子が全て第１電極２１に転送された状態における相対的な電子の量を、図７６においては、１×１０-4としている。電荷蓄積用電極２４の上方に引き付けられていた電子が全て第１電極２１に転送される迄の時間（『転送時間』と呼ぶ）を、図７６の横軸としている。図７６において、「Ａ」は第１条件における転送特性の評価結果を示し、「Ｂ」は第２条件における転送特性の評価結果を示し、「Ｃ」は第３条件における転送特性の評価結果を示す。転送時間は、第１条件よりも第２条件、第２条件よりも第３条件の方が短縮されている。
撮像素子に求められる転送電荷残りの無い特性を満足するためには、相対的な電子の量が１×１０-4となるときの転送時間として１×１０-7秒が妥当である。この転送時間を満足するには、第２条件が優れており、第３条件が一層優れている。即ち、無機酸化物半導体材料層２３Ｂは、インジウム、タングステン、スズ及び亜鉛から成る群から選択された少なくとも２種類の元素から構成されており、また、無機酸化物半導体材料層２３Ｂの近傍に位置する光電変換層２３Ａの部分を構成する材料のＬＵＭＯ値Ｅ1、及び、無機酸化物半導体材料層２３Ｂを構成する材料のＬＵＭＯ値Ｅ2は、
Ｅ1－Ｅ2＜０．２ｅＶ
好ましくは、
Ｅ1－Ｅ2＜０．１ｅＶ
を満足し、更には、無機酸化物半導体材料層２３Ｂを構成する材料の移動度は１０ｃｍ2／Ｖ・ｓ以上である。
図７７に、光電変換層２３ＡのＬＵＭＯ値Ｅ1を４．５ｅＶとし、無機酸化物半導体材料層２３Ｂを構成する材料のＬＵＭＯ値Ｅ2を４．４ｅＶ（図７７の「Ｃ」参照）、４．５ｅＶ（図７７の「Ｂ」参照）、４．６ｅＶ（図７７の「Ａ」参照）、４．７ｅＶ（図７７の「Ａ」参照）としたときの転送特性を評価した結果を示す。尚、４．６ｅＶと４．７ｅＶのデータは重なっている。ＬＵＭＯ値Ｅ2が高くなるに従い、より優れた転送特性結果が示されており、このことは、無機酸化物半導体材料層２３ＢのＬＵＭＯ値Ｅ2が光電変換層２３ＡのＬＵＭＯ値Ｅ1よりも大きくなるように形成することが、転送特性の一層の向上に対して一層好ましい因子であるという結果を示すものである。
また、図７８Ａ及び図７８Ｂに、無機酸化物半導体材料層２３ＢをＺＴＯから構成し、光電変換層２３Ａにおいて光電変換が発生したときの６０゜Ｃにおける暗電流特性（Ｊdk）、及び、室温下（２５゜Ｃ）における外部量子効率特性（ＥＱＥ）の評価結果を示す。
評価用試料は、基板上にＩＴＯから成る第１電極が形成され、第１電極上に無機酸化物半導体材料層、光電変換層、ＭｏＯxから成るバッファ層、第２電極が、順次、積層された構造を有する。ここで、無機酸化物半導体材料層の厚さを２０ｎｍ及び１００ｎｍとした。また、比較用試料は、基板上にＩＴＯから成る第１電極が形成され、第１電極上に光電変換層、ＭｏＯxから成るバッファ層、第２電極が、順次、積層された構造を有する。即ち、比較用試料には、無機酸化物半導体材料層が形成されていない。暗電流特性（Ｊdk）に関して、評価用試料は、比較用試料（図７８Ａの「Ｃ」を参照）と同等の性能を有することが判った。尚、無機酸化物半導体材料層の厚さを１００ｎｍとしたときのデータについては、図７８Ａ及び図７８Ｂの「Ａ」を参照。また、無機酸化物半導体材料層の厚さを２０ｎｍとしたときのデータについては、図７８Ａ及び図７８Ｂの「Ｂ」を参照。図７８Ａにおいて、２種類の評価用試料の暗電流特性のグラフ（「Ａ」及び「Ｂ」のデータ）は殆ど重なっている。また、正バイアスとして１ボルトを印加したとき、外部量子効率特性（ＥＱＥ）に関して、比較用試料（図７８Ｂの「Ｃ」を参照）が８０％であったのに対して、評価用試料はそれよりも高い値を示した。以上のとおり、無機酸化物半導体材料層が形成されている場合、無機酸化物半導体材料層が形成されていない場合の特性と、同等、あるいは、それ以上に優れた特性を示すことが確認できた。
また、より具体的には、無機酸化物半導体材料層２３Ｂはガリウム原子を含まない構成であるし、無機酸化物半導体材料層２３Ｂは、ＩＷＯ、ＩＷＺＯ、ＩＴＺＯ又はＺＴＯから成る。ここで、Ｘ線回折結果から、無機酸化物半導体材料層２３Ｂは非晶質である（例えば、局所的に結晶構造を持たない非晶質である）ことが判った。更には、光電変換層２３Ａと無機酸化物半導体材料層２３Ｂとの界面における無機酸化物半導体材料層２３Ｂの表面粗さＲａは１．５ｎｍ以下であり、無機酸化物半導体材料層の二乗平均平方根粗さＲｑの値は２．５ｎｍ以下である。具体的には、
Ｒａ＝０．８ｎｍ
Ｒｑ＝２．１ｎｍ
であった。また、電荷蓄積用電極２４の表面粗さＲａは１．５ｎｍ以下であり、電荷蓄積用電極２４の二乗平均平方根粗さＲｑの値は２．５ｎｍ以下である。具体的には、
Ｒａ＝０．７ｎｍ
Ｒｑ＝２．３ｎｍ
であった。更には、無機酸化物半導体材料層２３Ｂの、波長４００ｎｍ乃至６６０ｎｍの光に対する光透過率は６５％以上（具体的には、８０％）であり、電荷蓄積用電極２４の、波長４００ｎｍ乃至６６０ｎｍの光に対する光透過率も６５％以上（具体的には、７５％）である。電荷蓄積用電極２４のシート抵抗値は３×１０Ω／□乃至１×１０3Ω／□（具体的には８４Ω／□）である。
以下、実施例１の撮像素子、固体撮像装置の詳細な説明を行う。
実施例１の撮像素子は、半導体基板（より具体的には、シリコン半導体層）７０を更に備えており、光電変換部は、半導体基板７０の上方に配置されている。また、半導体基板７０に設けられ、第１電極２１及び第２電極２２が接続された駆動回路を有する制御部を更に備えている。ここで、半導体基板７０における光入射面を上方とし、半導体基板７０の反対側を下方とする。半導体基板７０の下方には複数の配線から成る配線層６２が設けられている。
半導体基板７０には、制御部を構成する少なくとも浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampが設けられており、第１電極２１は、浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampのゲート部に接続されている。半導体基板７０には、更に、制御部を構成するリセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selが設けられている。浮遊拡散層ＦＤ1は、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域に接続されており、増幅トランジスタＴＲ１ampの一方のソース／ドレイン領域は、選択トランジスタＴＲ１selの一方のソース／ドレイン領域に接続されており、選択トランジスタＴＲ１selの他方のソース／ドレイン領域は信号線ＶＳＬ1に接続されている。これらの増幅トランジスタＴＲ１amp、リセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selは、駆動回路を構成する。
具体的には、実施例１の撮像素子は、裏面照射型の撮像素子であり、緑色光を吸収する第１タイプの緑色光用光電変換層を備えた緑色光に感度を有する第１タイプの実施例１の緑色光用撮像素子（以下、『第１撮像素子』と呼ぶ）、青色光を吸収する第２タイプの青色光用光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（以下、『第２撮像素子』と呼ぶ）、赤色光を吸収する第２タイプの赤色光用光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（以下、『第３撮像素子』と呼ぶ）の３つの撮像素子が積層された構造を有する。ここで、赤色光用撮像素子（第３撮像素子）及び青色光用撮像素子（第２撮像素子）は半導体基板７０内に設けられており、第２撮像素子の方が第３撮像素子よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）は、青色光用撮像素子（第２撮像素子）の上方に設けられている。第１撮像素子、第２撮像素子及び第３撮像素子の積層構造によって、１画素が構成される。カラーフィルタ層は設けられていない。
第１撮像素子にあっては、層間絶縁層８１上に、第１電極２１及び電荷蓄積用電極２４が、離間して形成されている。層間絶縁層８１及び電荷蓄積用電極２４は、絶縁層８２によって覆われている。絶縁層８２上には無機酸化物半導体材料層２３Ｂ及び光電変換層２３Ａが形成され、光電変換層２３Ａ上には第２電極２２が形成されている。第２電極２２を含む全面には、絶縁層８３が形成されており、絶縁層８３上にオンチップ・マイクロ・レンズ１４が設けられている。カラーフィルタ層は設けられていない。第１電極２１、電荷蓄積用電極２４及び第２電極２２は、例えば、ＩＴＯ（仕事関数：約４．４ｅＶ）から成る透明電極から構成されている。無機酸化物半導体材料層２３Ｂは、例えば、ＩＷＺＯやＩＷＯ、ＺＴＯ、ＩＴＺＯから成る。光電変換層２３Ａは、少なくとも緑色光に感度を有する周知の有機光電変換材料（例えば、ローダミン系色素、メラシアニン系色素、キナクリドン等の有機系材料）を含む層から構成されている。層間絶縁層８１や絶縁層８２，８３は、周知の絶縁材料（例えば、ＳｉＯ2やＳｉＮ）から構成されている。無機酸化物半導体材料層２３Ｂと第１電極２１とは、絶縁層８２に設けられた接続部６７によって接続されている。接続部６７内には、無機酸化物半導体材料層２３Ｂが延在している。即ち、無機酸化物半導体材料層２３Ｂは、絶縁層８２に設けられた開口部８５内を延在し、第１電極２１と接続されている。
電荷蓄積用電極２４は駆動回路に接続されている。具体的には、電荷蓄積用電極２４は、層間絶縁層８１内に設けられた接続孔６６、パッド部６４及び配線ＶOAを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。
電荷蓄積用電極２４の大きさは第１電極２１よりも大きい。電荷蓄積用電極２４の面積をＳ1’、第１電極２１の面積をＳ1としたとき、限定するものではないが、
４≦Ｓ1’／Ｓ1
を満足することが好ましく、実施例１にあっては、限定するものではないが、例えば、
Ｓ1’／Ｓ1＝８
とした。尚、後述する実施例７～実施例１０にあっては、３つの光電変換部セグメント１０’1，１０’2，１０’3）の大きさを同じ大きさとし、平面形状も同じとした。
半導体基板７０の第１面（おもて面）７０Ａの側には素子分離領域７１が形成され、また、半導体基板７０の第１面７０Ａには酸化膜７２が形成されている。更には、半導体基板７０の第１面側には、第１撮像素子の制御部を構成するリセット・トランジスタＴＲ１rst、増幅トランジスタＴＲ１amp及び選択トランジスタＴＲ１selが設けられ、更に、第１浮遊拡散層ＦＤ1が設けられている。
リセット・トランジスタＴＲ１rstは、ゲート部５１、チャネル形成領域５１Ａ、及び、ソース／ドレイン領域５１Ｂ，５１Ｃから構成されている。リセット・トランジスタＴＲ１rstのゲート部５１はリセット線ＲＳＴ1に接続され、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃは、第１浮遊拡散層ＦＤ1を兼ねており、他方のソース／ドレイン領域５１Ｂは、電源ＶDDに接続されている。
第１電極２１は、層間絶縁層８１内に設けられた接続孔６５、パッド部６３、半導体基板７０及び層間絶縁層７６に形成されたコンタクトホール部６１、層間絶縁層７６に形成された配線層６２を介して、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。
増幅トランジスタＴＲ１ampは、ゲート部５２、チャネル形成領域５２Ａ、及び、ソース／ドレイン領域５２Ｂ，５２Ｃから構成されている。ゲート部５２は配線層６２を介して、第１電極２１及びリセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。また、一方のソース／ドレイン領域５２Ｂは、電源ＶDDに接続されている。
選択トランジスタＴＲ１selは、ゲート部５３、チャネル形成領域５３Ａ、及び、ソース／ドレイン領域５３Ｂ，５３Ｃから構成されている。ゲート部５３は、選択線ＳＥＬ1に接続されている。また、一方のソース／ドレイン領域５３Ｂは、増幅トランジスタＴＲ１ampを構成する他方のソース／ドレイン領域５２Ｃと領域を共有しており、他方のソース／ドレイン領域５３Ｃは、信号線（データ出力線）ＶＳＬ1（１１７）に接続されている。
第２撮像素子は、半導体基板７０に設けられたｎ型半導体領域４１を光電変換層として備えている。縦型トランジスタから成る転送トランジスタＴＲ２trsのゲート部４５が、ｎ型半導体領域４１まで延びており、且つ、転送ゲート線ＴＧ2に接続されている。また、転送トランジスタＴＲ２trsのゲート部４５の近傍の半導体基板７０の領域４５Ｃには、第２浮遊拡散層ＦＤ2が設けられている。ｎ型半導体領域４１に蓄積された電荷は、ゲート部４５に沿って形成される転送チャネルを介して第２浮遊拡散層ＦＤ2に読み出される。
第２撮像素子にあっては、更に、半導体基板７０の第１面側に、第２撮像素子の制御部を構成するリセット・トランジスタＴＲ２rst、増幅トランジスタＴＲ２amp及び選択トランジスタＴＲ２selが設けられている。
リセット・トランジスタＴＲ２rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ２rstのゲート部はリセット線ＲＳＴ2に接続され、リセット・トランジスタＴＲ２rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第２浮遊拡散層ＦＤ2を兼ねている。
増幅トランジスタＴＲ２ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ２rstの他方のソース／ドレイン領域（第２浮遊拡散層ＦＤ2）に接続されている。また、一方のソース／ドレイン領域は、電源ＶDDに接続されている。
選択トランジスタＴＲ２selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ2に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ２ampを構成する他方のソース／ドレイン領域と領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ2に接続されている。
第３撮像素子は、半導体基板７０に設けられたｎ型半導体領域４３を光電変換層として備えている。転送トランジスタＴＲ３trsのゲート部４６は転送ゲート線ＴＧ3に接続されている。また、転送トランジスタＴＲ３trsのゲート部４６の近傍の半導体基板７０の領域４６Ｃには、第３浮遊拡散層ＦＤ3が設けられている。ｎ型半導体領域４３に蓄積された電荷は、ゲート部４６に沿って形成される転送チャネル４６Ａを介して第３浮遊拡散層ＦＤ3に読み出される。
第３撮像素子にあっては、更に、半導体基板７０の第１面側に、第３撮像素子の制御部を構成するリセット・トランジスタＴＲ３rst、増幅トランジスタＴＲ３amp及び選択トランジスタＴＲ３selが設けられている。
リセット・トランジスタＴＲ３rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ３rstのゲート部はリセット線ＲＳＴ3に接続され、リセット・トランジスタＴＲ３rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第３浮遊拡散層ＦＤ3を兼ねている。
増幅トランジスタＴＲ３ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ３rstの他方のソース／ドレイン領域（第３浮遊拡散層ＦＤ3）に接続されている。また、一方のソース／ドレイン領域は、電源ＶDDに接続されている。
選択トランジスタＴＲ３selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ3に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ３ampを構成する他方のソース／ドレイン領域と領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ3に接続されている。
リセット線ＲＳＴ1，ＲＳＴ2，ＲＳＴ3、選択線ＳＥＬ1，ＳＥＬ2，ＳＥＬ3、転送ゲート線ＴＧ2，ＴＧ3は、駆動回路を構成する垂直駆動回路１１２に接続され、信号線（データ出力線）ＶＳＬ1，ＶＳＬ2，ＶＳＬ3は、駆動回路を構成するカラム信号処理回路１１３に接続されている。
ｎ型半導体領域４３と半導体基板７０の表面７０Ａとの間にはｐ+層４４が設けられており、暗電流発生を抑制している。ｎ型半導体領域４１とｎ型半導体領域４３との間には、ｐ+層４２が形成されており、更には、ｎ型半導体領域４３の側面の一部はｐ+層４２によって囲まれている。半導体基板７０の裏面７０Ｂの側には、ｐ+層７３が形成されており、ｐ+層７３から半導体基板７０の内部のコンタクトホール部６１を形成すべき部分には、ＨｆＯ2膜７４及び絶縁材料膜７５が形成されている。層間絶縁層７６には、複数の層に亙り配線が形成されているが、図示は省略した。
ＨｆＯ2膜７４は、負の固定電荷を有する膜であり、このような膜を設けることによって、暗電流の発生を抑制することができる。ＨｆＯ2膜の代わりに、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、酸化チタン（ＴｉＯ2）膜、酸化ランタン（Ｌａ2Ｏ3）膜、酸化プラセオジム（Ｐｒ2Ｏ3）膜、酸化セリウム（ＣｅＯ2）膜、酸化ネオジム（Ｎｄ2Ｏ3）膜、酸化プロメチウム（Ｐｍ2Ｏ3）膜、酸化サマリウム（Ｓｍ2Ｏ3）膜、酸化ユウロピウム（Ｅｕ2Ｏ3）膜、酸化ガドリニウム（（Ｇｄ2Ｏ3）膜、酸化テルビウム（Ｔｂ2Ｏ3）膜、酸化ジスプロシウム（Ｄｙ2Ｏ3）膜、酸化ホルミウム（Ｈｏ2Ｏ3）膜、酸化ツリウム（Ｔｍ2Ｏ3）膜、酸化イッテルビウム（Ｙｂ2Ｏ3）膜、酸化ルテチウム（Ｌｕ2Ｏ3）膜、酸化イットリウム（Ｙ2Ｏ3）膜、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜、酸窒化アルミニウム膜を用いることもできる。これらの膜の成膜方法として、例えば、ＣＶＤ法、ＰＶＤ法、ＡＬＤ法が挙げることができる。
以下、図５及び図６Ａを参照して、実施例１の電荷蓄積用電極を備えた積層型撮像素子（第１撮像素子）の動作を説明する。ここで、第１電極２１の電位を第２電極２２の電位よりも高くした。即ち、例えば、第１電極２１を正の電位とし、第２電極２２を負の電位とし、光電変換層２３Ａにおいて光電変換によって生成した電子が浮遊拡散層に読み出される。他の実施例においても同様とする。
図５、後述する実施例４における図２０、図２１、実施例６における図３２、図３３中で使用している符号は、以下のとおりである。
ＰA ・・・・・電荷蓄積用電極２４あるいは転送制御用電極（電荷転送電極）２５と第１電極２１の中間に位置する領域と対向した無機酸化物半導体材料層２３Ｂの点ＰAにおける電位
ＰB ・・・・・電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂの領域の点ＰBにおける電位
ＰC1 ・・・・・電荷蓄積用電極セグメント２４Ａと対向した無機酸化物半導体材料層２３Ｂの領域の点ＰC1における電位
ＰC2 ・・・・・電荷蓄積用電極セグメント２４Ｂと対向した無機酸化物半導体材料層２３Ｂの領域の点ＰC2における電位
ＰC3 ・・・・・電荷蓄積用電極セグメント２４Ｃと対向した無機酸化物半導体材料層２３Ｂの領域の点ＰC3における電位
ＰD ・・・・・転送制御用電極（電荷転送電極）２５と対向した無機酸化物半導体材料層２３Ｂの領域の点ＰDにおける電位
ＦＤ・・・・・第１浮遊拡散層ＦＤ1における電位
ＶOA・・・・・電荷蓄積用電極２４における電位
ＶOA-A・・・・電荷蓄積用電極セグメント２４Ａにおける電位
ＶOA-B・・・・電荷蓄積用電極セグメント２４Ｂにおける電位
ＶOA-C・・・・電荷蓄積用電極セグメント２４Ｃにおける電位
ＶOT ・・・・・転送制御用電極（電荷転送電極）２５における電位
ＲＳＴ・・・・リセット・トランジスタＴＲ１rstのゲート部５１における電位
ＶDD・・・・・電源の電位
ＶＳＬ1 ・・・信号線（データ出力線）ＶＳＬ1
ＴＲ１rst ・・リセット・トランジスタＴＲ１rst
ＴＲ１amp ・・増幅トランジスタＴＲ１amp
ＴＲ１sel ・・選択トランジスタＴＲ１sel
電荷蓄積期間においては、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ12が印加される。光電変換層２３Ａに入射された光によって光電変換層２３Ａにおいて光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、Ｖ12≧Ｖ11、好ましくは、Ｖ12＞Ｖ11とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂあるいは無機酸化物半導体材料層２３Ｂ及び光電変換層２３Ａ（以下、これらを総称して、『無機酸化物半導体材料層２３Ｂ等』と呼ぶ）の領域に止まる。即ち、無機酸化物半導体材料層２３Ｂ等に電荷が蓄積される。Ｖ12＞Ｖ11であるが故に、光電変換層２３Ａの内部に生成した電子が、第１電極２１に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域における電位は、より負側の値となる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ21が印加され、電荷蓄積用電極２４に電位Ｖ22が印加される。ここで、Ｖ22＜Ｖ21とする。これによって、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと読み出される。即ち、無機酸化物半導体材料層２３Ｂ等に蓄積された電荷が制御部に読み出される。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。また、第１浮遊拡散層ＦＤ1のリセットノイズは、従来と同様に、相関２重サンプリング（ＣＤＳ，Correlated Double Sampling）処理によって除去することができる。
以上のとおり、実施例１にあっては、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換層に光が照射され、光電変換層において光電変換されるとき、無機酸化物半導体材料層等と絶縁層と電荷蓄積用電極とによって一種のキャパシタが形成され、無機酸化物半導体材料層等に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。また、全画素を一斉にリセットすることができるので、所謂グローバルシャッター機能を実現することができる。
図７９に、実施例１の固体撮像装置の概念図を示す。実施例１の固体撮像装置１００は、積層型撮像素子１０１が２次元アレイ状に配列された撮像領域１１１、並びに、その駆動回路（周辺回路）としての垂直駆動回路１１２、カラム信号処理回路１１３、水平駆動回路１１４、出力回路１１５及び駆動制御回路１１６等から構成されている。これらの回路は周知の回路から構成することができるし、また、他の回路構成（例えば、従来のＣＣＤ撮像装置やＣＭＯＳ撮像装置にて用いられる各種の回路）を用いて構成することができることは云うまでもない。図７９において、積層型撮像素子１０１における参照番号「１０１」の表示は、１行のみとした。
駆動制御回路１１６は、垂直同期信号、水平同期信号及びマスター・クロックに基づいて、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４の動作の基準となるクロック信号や制御信号を生成する。そして、生成されたクロック信号や制御信号は、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４に入力される。
垂直駆動回路１１２は、例えば、シフトレジスタによって構成され、撮像領域１１１の各積層型撮像素子１０１を行単位で順次垂直方向に選択走査する。そして、各積層型撮像素子１０１における受光量に応じて生成した電流（信号）に基づく画素信号（画像信号）は、信号線（データ出力線）１１７，ＶＳＬを介してカラム信号処理回路１１３に送られる。
カラム信号処理回路１１３は、例えば、積層型撮像素子１０１の列毎に配置されており、１行分の積層型撮像素子１０１から出力される画像信号を撮像素子毎に黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅の信号処理を行う。カラム信号処理回路１１３の出力段には、水平選択スイッチ（図示せず）が水平信号線１１８との間に接続されて設けられる。
水平駆動回路１１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１１３の各々を順次選択し、カラム信号処理回路１１３の各々から信号を水平信号線１１８に出力する。
出力回路１１５は、カラム信号処理回路１１３の各々から水平信号線１１８を介して順次供給される信号に対して、信号処理を行って出力する。
実施例１の撮像素子の変形例の等価回路図を図９に示し、第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図１０に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例１の撮像素子は、例えば、以下の方法で作製することができる。即ち、先ず、ＳＯＩ基板を準備する。そして、ＳＯＩ基板の表面に第１シリコン層をエピタキシャル成長法に基づき形成し、この第１シリコン層に、ｐ+層７３、ｎ型半導体領域４１を形成する。次いで、第１シリコン層上に第２シリコン層をエピタキシャル成長法に基づき形成し、この第２シリコン層に、素子分離領域７１、酸化膜７２、ｐ+層４２、ｎ型半導体領域４３、ｐ+層４４を形成する。また、第２シリコン層に、撮像素子の制御部を構成する各種トランジスタ等を形成し、更にその上に、配線層６２や層間絶縁層７６、各種配線を形成した後、層間絶縁層７６と支持基板（図示せず）とを貼り合わせる。その後、ＳＯＩ基板を除去して第１シリコン層を露出させる。第２シリコン層の表面が半導体基板７０の表面７０Ａに該当し、第１シリコン層の表面が半導体基板７０の裏面７０Ｂに該当する。また、第１シリコン層と第２シリコン層を纏めて半導体基板７０と表現している。次いで、半導体基板７０の裏面７０Ｂの側に、コンタクトホール部６１を形成するための開口部を形成し、ＨｆＯ2膜７４、絶縁材料膜７５及びコンタクトホール部６１を形成し、更に、パッド部６３，６４、層間絶縁層８１、接続孔６５，６６、第１電極２１、電荷蓄積用電極２４、絶縁層８２を形成する。次に、接続部６７を開口し、無機酸化物半導体材料層２３Ｂ、光電変換層２３Ａ、第２電極２２、絶縁層８３及びオンチップ・マイクロ・レンズ１４を形成する。以上によって、実施例１の撮像素子を得ることができる。
また、図示は省略するが、絶縁層８２を、絶縁層・下層と絶縁層・上層の２層構成とすることもできる。即ち、少なくとも、電荷蓄積用電極２４の上、及び、電荷蓄積用電極２４と第１電極２１との間の領域に、絶縁層・下層を形成し（より具体的には、電荷蓄積用電極２４を含む層間絶縁層８１上に絶縁層・下層を形成し）、絶縁層・下層に平坦化処理を施した後、絶縁層・下層及び電荷蓄積用電極２４の上に絶縁層・上層を形成すればよく、これによって、絶縁層８２の平坦化を確実に達成することができる。そして、こうして得られた絶縁層８２に接続部６７を開口すればよい。
実施例２は、実施例１の変形である。図１１に模式的な一部断面図を示す実施例２の撮像素子は、表面照射型の撮像素子であり、緑色光を吸収する第１タイプの緑色光用光電変換層を備えた緑色光に感度を有する第１タイプの実施例１の緑色光用撮像素子（第１撮像素子）、青色光を吸収する第２タイプの青色光用光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（第２撮像素子）、赤色光を吸収する第２タイプの赤色光用光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（第３撮像素子）の３つの撮像素子が積層された構造を有する。ここで、赤色光用撮像素子（第３撮像素子）及び青色光用撮像素子（第２撮像素子）は半導体基板７０内に設けられており、第２撮像素子の方が第３撮像素子よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）は、青色光用撮像素子（第２撮像素子）の上方に設けられている。
半導体基板７０の表面７０Ａ側には、実施例１と同様に制御部を構成する各種トランジスタが設けられている。これらのトランジスタは、実質的に実施例１において説明したトランジスタと同様の構成、構造とすることができる。また、半導体基板７０には、第２撮像素子、第３撮像素子が設けられているが、これらの撮像素子も、実質的に実施例１において説明した第２撮像素子、第３撮像素子と同様の構成、構造とすることができる。
半導体基板７０の表面７０Ａの上方には層間絶縁層８１が形成されており、層間絶縁層８１の上方に、実施例１の撮像素子を構成する電荷蓄積用電極を備えた光電変換部（第１電極２１、無機酸化物半導体材料層２３Ｂ、光電変換層２３Ａ及び第２電極２２、並びに、電荷蓄積用電極２４等）が設けられている。
このように、表面照射型である点を除き、実施例２の撮像素子の構成、構造は、実施例１の撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例３は、実施例１及び実施例２の変形である。
図１２に模式的な一部断面図を示す実施例３の撮像素子は、裏面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。また、図１３に模式的な一部断面図を示す実施例３の撮像素子の変形例は、表面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。ここで、第１撮像素子は原色の光を吸収し、第２撮像素子は補色の光を吸収する。あるいは又、第１撮像素子は白色光を吸収し、第２撮像素子は赤外線を吸収する。
図１４に模式的な一部断面図を示す実施例３の撮像素子の変形例は、裏面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子から構成されている。また、図１５に模式的な一部断面図を示す実施例３の撮像素子の変形例は、表面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子から構成されている。ここで、第１撮像素子は、赤色光を吸収する撮像素子、緑色光を吸収する撮像素子、青色光を吸収する撮像素子の３種類の撮像素子から構成されている。更には、これらの撮像素子の複数から、本開示の第１の態様に係る固体撮像装置が構成される。複数のこれらの撮像素子の配置として、ベイヤ配列を挙げることができる。各撮像素子の光入射側には、必要に応じて、青色、緑色、赤色の分光を行うためのカラーフィルタ層が配設されている。
第１タイプの実施例１の電荷蓄積用電極を備えた光電変換部を１つ、設ける代わりに、２つ、積層する形態（即ち、電荷蓄積用電極を備えた光電変換部を２つ、積層し、半導体基板に２つの光電変換部の制御部を設ける形態）、あるいは又、３つ、積層する形態（即ち、電荷蓄積用電極を備えた光電変換部を３つ、積層し、半導体基板に３つの光電変換部の制御部を設ける形態）とすることもできる。第１タイプの撮像素子と第２タイプの撮像素子の積層構造例を、以下の表に例示する。
Figure 0007132210000001
実施例４は、実施例１～実施例３の変形であり、本開示の転送制御用電極（電荷転送電極）を備えた撮像素子等に関する。実施例４の撮像素子の一部分の模式的な一部断面図を図１６に示し、実施例４の撮像素子の等価回路図を図１７及び図１８に示し、実施例４の撮像素子の光電変換部を構成する第１電極、転送制御用電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図１９に示し、実施例４の撮像素子の動作時の各部位における電位の状態を模式的に図２０及び図２１に示し、実施例４の撮像素子の各部位を説明するための等価回路図を図６Ｂに示す。また、実施例４の撮像素子の光電変換部を構成する第１電極、転送制御用電極及び電荷蓄積用電極の模式的な配置図を図２２に示し、第１電極、転送制御用電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図を図２３に示す。
実施例４の撮像素子にあっては、第１電極２１と電荷蓄積用電極２４との間に、第１電極２１及び電荷蓄積用電極２４と離間して配置され、且つ、絶縁層８２を介して無機酸化物半導体材料層２３Ｂと対向して配置された転送制御用電極（電荷転送電極）２５を更に備えている。転送制御用電極２５は、層間絶縁層８１内に設けられた接続孔６８Ｂ、パッド部６８Ａ及び配線ＶOTを介して、駆動回路を構成する画素駆動回路に接続されている。尚、層間絶縁層８１より下方に位置する各種の撮像素子構成要素を、図面を簡素化するために、便宜上、纏めて、参照番号１３で示す。
以下、図２０、図２１を参照して、実施例４の撮像素子（第１撮像素子）の動作を説明する。尚、図２０と図２１とでは、特に、電荷蓄積用電極２４に印加される電位及び点ＰDにおける電位の値が相違している。
電荷蓄積期間において、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ12が印加され、転送制御用電極２５に電位Ｖ13が印加される。光電変換層２３Ａに入射された光によって光電変換層２３Ａにおいて光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、Ｖ12＞Ｖ13（例えば、Ｖ12＞Ｖ11＞Ｖ13、又は、Ｖ11＞Ｖ12＞Ｖ13）とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まる。即ち、無機酸化物半導体材料層２３Ｂ等に電荷が蓄積される。Ｖ12＞Ｖ13であるが故に、光電変換層２３Ａの内部に生成した電子が、第１電極２１に向かって移動することを確実に防止することができる。光電変換の時間経過に伴い、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域における電位は、より負側の値となる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ21が印加され、電荷蓄積用電極２４に電位Ｖ22が印加され、転送制御用電極２５に電位Ｖ23が印加される。ここで、Ｖ22≦Ｖ23≦Ｖ21（好ましくは、Ｖ22＜Ｖ23＜Ｖ21）とする。転送制御用電極２５に電位Ｖ13が印加される場合にあっては、Ｖ22≦Ｖ13≦Ｖ21（好ましくは、Ｖ22＜Ｖ13＜Ｖ21）とすればよい。これによって、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと確実に読み出される。即ち、無機酸化物半導体材料層２３Ｂ等に蓄積された電荷が制御部に読み出される。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。
実施例４の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図２４に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例５は、実施例１～実施例４の変形であり、本開示の電荷排出電極を備えた撮像素子等に関する。実施例５の撮像素子の一部分の模式的な一部断面図を図２５に示し、実施例５の撮像素子の電荷蓄積用電極を備えた光電変換部を構成する第１電極、電荷蓄積用電極及び電荷排出電極の模式的な配置図を図２６に示し、第１電極、電荷蓄積用電極、電荷排出電極、第２電極及びコンタクトホール部の模式的な透視斜視図を図２７に示す。
実施例５の撮像素子にあっては、接続部６９を介して無機酸化物半導体材料層２３Ｂに接続され、第１電極２１及び電荷蓄積用電極２４と離間して配置された電荷排出電極２６を更に備えている。ここで、電荷排出電極２６は、第１電極２１及び電荷蓄積用電極２４を取り囲むように（即ち、額縁状に）配置されている。電荷排出電極２６は、駆動回路を構成する画素駆動回路に接続されている。接続部６９内には、無機酸化物半導体材料層２３Ｂが延在している。即ち、無機酸化物半導体材料層２３Ｂは、絶縁層８２に設けられた第２開口部８６内を延在し、電荷排出電極２６と接続されている。電荷排出電極２６は、複数の撮像素子において共有化（共通化）されている。
実施例５にあっては、電荷蓄積期間において、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ12が印加され、電荷排出電極２６に電位Ｖ14が印加され、無機酸化物半導体材料層２３Ｂ等に電荷が蓄積される。光電変換層２３Ａに入射された光によって光電変換層２３Ａにおいて光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、Ｖ14＞Ｖ11（例えば、Ｖ12＞Ｖ14＞Ｖ11）とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まり、第１電極２１に向かって移動することを確実に防止することができる。但し、電荷蓄積用電極２４による引き付けが充分ではなく、あるいは又、無機酸化物半導体材料層２３Ｂ等に蓄積しきれなかった電子（所謂オーバーフローした電子）は、電荷排出電極２６を経由して、駆動回路に送出される。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ21が印加され、電荷蓄積用電極２４に電位Ｖ22が印加され、電荷排出電極２６に電位Ｖ24が印加される。ここで、Ｖ24＜Ｖ21（例えば、Ｖ24＜Ｖ22＜Ｖ21）とする。これによって、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと確実に読み出される。即ち、無機酸化物半導体材料層２３Ｂ等に蓄積された電荷が制御部に読み出される。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。
実施例５にあっては、所謂オーバーフローした電子は電荷排出電極２６を経由して駆動回路に送出されるので、隣接画素の電荷蓄積部への漏れ込みを抑制することができ、ブルーミングの発生を抑えることができる。そして、これにより、撮像素子の撮像性能を向上させることができる。
実施例６は、実施例１～実施例５の変形であり、本開示の複数の電荷蓄積用電極セグメントを備えた撮像素子等に関する。
実施例６の撮像素子の一部分の模式的な一部断面図を図２８に示し、実施例６の撮像素子の等価回路図を図２９及び図３０に示し、実施例６の撮像素子の電荷蓄積用電極を備えた光電変換部を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図３１に示し、実施例６の撮像素子の動作時の各部位における電位の状態を模式的に図３２、図３３に示し、実施例６の撮像素子の各部位を説明するための等価回路図を図６Ｃに示す。また、実施例６の撮像素子の電荷蓄積用電極を備えた光電変換部を構成する第１電極及び電荷蓄積用電極の模式的な配置図を図３４に示し、第１電極、電荷蓄積用電極、第２電極及びコンタクトホール部の模式的な透視斜視図を図３５に示す。
実施例６において、電荷蓄積用電極２４は、複数の電荷蓄積用電極セグメント２４Ａ，２４Ｂ，２４Ｃから構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例６においては「３」とした。そして、実施例６の撮像素子にあっては、第１電極２１の電位が第２電極２２の電位よりも高いので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加される。そして、電荷転送期間において、第１電極２１に最も近い所に位置する電荷蓄積用電極セグメント２４Ａに印加される電位は、第１電極２１に最も遠い所に位置する電荷蓄積用電極セグメント２４Ｃに印加される電位よりも高い。このように、電荷蓄積用電極２４に電位勾配を付与することで、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと一層確実に読み出される。即ち、無機酸化物半導体材料層２３Ｂ等に蓄積された電荷が制御部に読み出される。
図３２に示す例では、電荷転送期間において、電荷蓄積用電極セグメント２４Ｃの電位＜電荷蓄積用電極セグメント２４Ｂの電位＜電荷蓄積用電極セグメント２４Ａの電位とすることで、無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子を、一斉に、第１浮遊拡散層ＦＤ1へと読み出す。一方、図３３に示す例では、電荷転送期間において、電荷蓄積用電極セグメント２４Ｃの電位、電荷蓄積用電極セグメント２４Ｂの電位、電荷蓄積用電極セグメント２４Ａの電位を段々と変化させることで（即ち、階段状あるいはスロープ状に変化させることで）、電荷蓄積用電極セグメント２４Ｃと対向する無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子を、電荷蓄積用電極セグメント２４Ｂと対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させ、次いで、電荷蓄積用電極セグメント２４Ｂと対向する無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子を、電荷蓄積用電極セグメント２４Ａと対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させ、次いで、電荷蓄積用電極セグメント２４Ａと対向する無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子を、第１浮遊拡散層ＦＤ1へと確実に読み出す。
実施例６の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図３６に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例７は、実施例１～実施例６の変形であり、第１構成及び第６構成の撮像素子に関する。
実施例７の撮像素子の模式的な一部断面図を図３７に示し、電荷蓄積用電極、無機酸化物半導体材料層、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図３８に示す。実施例７の撮像素子の等価回路図は、図２及び図３において説明した実施例１の撮像素子の等価回路図と同様であるし、実施例７の撮像素子の電荷蓄積用電極を備えた光電変換部を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図は、図４において説明した実施例１の撮像素子と同様である。更には、実施例７の撮像素子（第１撮像素子）の動作は、実質的に、実施例１の撮像素子の動作と同様である。
ここで、実施例７の撮像素子あるいは後述する実施例８～実施例１２の撮像素子において、
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメント（具体的には、３つの光電変換部セグメント１０’1，１０’2，１０’3）から構成されており、
無機酸化物半導体材料層２３Ｂ及び光電変換層２３Ａは、Ｎ個の光電変換層セグメント（具体的には、３つの光電変換層セグメント２３’1，２３’2，２３’3）から構成されており、
絶縁層８２は、Ｎ個の絶縁層セグメント（具体的には、３つの絶縁層セグメント８２’1，８２’2，８２’3）から構成されており、
実施例７～実施例９において、電荷蓄積用電極２４は、Ｎ個の電荷蓄積用電極セグメント（具体的には、各実施例にあっては、３つの電荷蓄積用電極セグメント２４’1，２４’2，２４’3）から構成されており、
実施例１０～実施例１１において、場合によっては、実施例９において、電荷蓄積用電極２４は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメント（具体的には、３つの電荷蓄積用電極セグメント２４’1，２４’2，２４’3）から構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメント１０’nは、第ｎ番目の電荷蓄積用電極セグメント２４’n、第ｎ番目の絶縁層セグメント８２’n及び第ｎ番目の光電変換層セグメント２３’nから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極２１から離れて位置する。ここで、光電変換層セグメント２３’1，２３’2，２３’3は、光電変換層と無機酸化物半導体材料層とが積層されて成るセグメントを指し、図面では、図面の簡素化のため、１層で表現している。以下においても同様である。
尚、光電変換層セグメントにおいて、光電変換層の部分の厚さを変化させ、無機酸化物半導体材料層の部分の厚さを一定として、光電変換層セグメントの厚さを変化させてもよいし、光電変換層の部分の厚さを一定とし、無機酸化物半導体材料層の部分の厚さを変化させて、光電変換層セグメントの厚さを変化させてもよいし、光電変換層の部分の厚さを変化させ、無機酸化物半導体材料層の部分の厚さを変化させて、光電変換層セグメントの厚さを変化させてもよい。
あるいは又、実施例７の撮像素子あるいは後述する実施例８、実施例１１の撮像素子は、
第１電極２１、無機酸化物半導体材料層２３Ｂ、光電変換層２３Ａ及び第２電極２２が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極２１と離間して配置され、且つ、絶縁層８２を介して無機酸化物半導体材料層２３Ｂと対向して配置された電荷蓄積用電極２４を備えており、
電荷蓄積用電極２４と絶縁層８２と無機酸化物半導体材料層２３Ｂと光電変換層２３Ａの積層方向をＺ方向、第１電極２１から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極２４と絶縁層８２と無機酸化物半導体材料層２３Ｂと光電変換層２３Ａが積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する。
更に、実施例７の撮像素子にあっては、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、絶縁層セグメントの厚さが、漸次、変化している。具体的には、絶縁層セグメントの厚さは、漸次、厚くなっている。あるいは又、実施例７の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さは、第１電極２１からの距離に依存して、漸次、厚くなっている。尚、絶縁層セグメントの厚さは、階段状に厚くなっている。第ｎ番目の光電変換部セグメント１０’n内における絶縁層セグメント８２’nの厚さは一定とした。第ｎ番目の光電変換部セグメント１０’nにおける絶縁層セグメント８２’nの厚さを「１」としたとき、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)における絶縁層セグメント８２’(n+1)の厚さとして、２乃至１０を例示することができるが、このような値に限定するものではない。実施例７にあっては、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを漸次薄くすることで、絶縁層セグメント８２’1，８２’2，８２’3の厚さを漸次厚くしている。光電変換層セグメント２３’1，２３’2，２３’3の厚さは一定である。
以下、実施例７の撮像素子の動作を説明する。
電荷蓄積期間においては、駆動回路から、第１電極２１に電位Ｖ11が印加され、電荷蓄積用電極２４に電位Ｖ12が印加される。光電変換層２３Ａに入射された光によって光電変換層２３Ａにおいて光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、Ｖ12≧Ｖ11、好ましくは、Ｖ12＞Ｖ11とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４に引き付けられ、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まる。即ち、無機酸化物半導体材料層２３Ｂ等に電荷が蓄積される。Ｖ12＞Ｖ11であるが故に、光電変換層２３Ａの内部に生成した電子が、第１電極２１に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域における電位は、より負側の値となる。
実施例７の撮像素子にあっては、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用しているので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメント１０’nの方が、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１番目の光電変換部セグメント１０’1から第１電極２１への電荷の流れを確実に防止することができる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１に電位Ｖ21が印加され、電荷蓄積用電極２４に電位Ｖ22が印加される。ここで、Ｖ21＞Ｖ22とする。これによって、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと読み出される。即ち、無機酸化物半導体材料層２３Ｂ等に蓄積された電荷が制御部に読み出される。
より具体的には、電荷転送期間において、Ｖ21＞Ｖ22といった状態になると、第１番目の光電変換部セグメント１０’1から第１電極２１への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)から第ｎ番目の光電変換部セグメント１０’nへの電荷の流れを、確実に確保することができる。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
実施例７の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているので、あるいは又、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と無機酸化物半導体材料層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
実施例７の撮像素子は、実質的に、実施例１の撮像素子と同様の方法で作製することができるので、詳細な説明は省略する。
尚、実施例７の撮像素子にあっては、第１電極２１、電荷蓄積用電極２４及び絶縁層８２の形成において、先ず、層間絶縁層８１上に、電荷蓄積用電極２４’3を形成するための導電材料層を成膜し、導電材料層をパターニングして光電変換部セグメント１０’1，１０’2，１０’3及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４’3を得ることができる。次に、全面に、絶縁層セグメント８２’3を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント８２’3を得ることができる。次に、全面に、電荷蓄積用電極２４’2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1，１０’2及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４’2を得ることができる。次に、全面に絶縁層セグメント８２’2を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント８２’2を得ることができる。次に、全面に、電荷蓄積用電極２４’1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１及び電荷蓄積用電極２４’1を得ることができる。次に、全面に絶縁層を成膜し、平坦化処理を行うことで、絶縁層セグメント８２’1（絶縁層８２）を得ることができる。そして、絶縁層８２上に無機酸化物半導体材料層２３Ｂ、光電変換層２３Ａを形成する。こうして、光電変換部セグメント１０’1，１０’2，１０’3を得ることができる。
実施例７の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図３９に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例８の撮像素子は、本開示の第２構成及び第６構成の撮像素子に関する。電荷蓄積用電極、無機酸化物半導体材料層、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図４０に示すように、実施例８の撮像素子にあっては、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、光電変換層セグメントの厚さが、漸次、変化している。あるいは又、実施例８の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、光電変換層セグメントの厚さを、第１電極２１からの距離に依存して漸次、厚くする。より具体的には、光電変換層セグメントの厚さは、漸次、厚くなっている。尚、光電変換層セグメントの厚さは、階段状に厚くなっている。第ｎ番目の光電変換部セグメント１０’n内における光電変換層セグメント２３’nの厚さは一定とした。第ｎ番目の光電変換部セグメント１０’nにおける光電変換層セグメント２３’nの厚さを「１」としたとき、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)における光電変換層セグメント２３(n+1)の厚さとして、２乃至１０を例示することができるが、このような値に限定するものではない。実施例８にあっては、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを漸次薄くすることで、光電変換層セグメント２３’1，２３’2，２３’3の厚さを漸次厚くしている。絶縁層セグメント８２’1，８２’2，８２’3の厚さは一定である。また光電変換層セグメントにおいて、例えば、無機酸化物半導体材料層の部分の厚さを一定として、光電変換層の部分の厚さを変化させることで、光電変換層セグメントの厚さを変化させればよい。
実施例８の撮像素子にあっては、光電変換層セグメントの厚さが、漸次、厚くなるので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメント１０’nの方が、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)よりも強い電界が加わり、第１番目の光電変換部セグメント１０’1から第１電極２１への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメント１０’1から第１電極２１への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメント１０’(n+1)から第ｎ番目の光電変換部セグメント１０’nへの電荷の流れを、確実に確保することができる。
このように、実施例８の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているので、あるいは又、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と無機酸化物半導体材料層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
実施例８の撮像素子にあっては、第１電極２１、電荷蓄積用電極２４、絶縁層８２、無機酸化物半導体材料層２３Ｂ及び光電変換層２３Ａの形成において、先ず、層間絶縁層８１上に、電荷蓄積用電極２４’3を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1，１０’2，１０’3及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４’3を得ることができる。次いで、全面に、電荷蓄積用電極２４’2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1，１０’2及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１の一部及び電荷蓄積用電極２４’2を得ることができる。次いで、全面に、電荷蓄積用電極２４’1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０’1及び第１電極２１を形成すべき領域に導電材料層を残すことで、第１電極２１及び電荷蓄積用電極２４’1を得ることができる。次に、全面に絶縁層８２をコンフォーマルに成膜する。そして、絶縁層８２の上に無機酸化物半導体材料層２３Ｂ及び光電変換層２３Ａを形成し、光電変換層２３Ａに平坦化処理を施す。こうして、光電変換部セグメント１０’1，１０’2，１０’3を得ることができる。
実施例９は、第３構成の撮像素子に関する。実施例９の撮像素子の模式的な一部断面図を図４１に示す。実施例９の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。ここで、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、絶縁層セグメントを構成する材料の比誘電率の値を、漸次、小さくしている。実施例９の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、実施例１０において説明すると同様に、相互に離間されて配置された電荷蓄積用電極セグメント２４’1，２４’2，２４’3を、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続すればよい。
そして、このような構成を採用することで、一種の電荷転送勾配が形成され、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
実施例１０は、第４構成の撮像素子に関する。実施例１０の撮像素子の模式的な一部断面図を図４２に示す。実施例１０の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。ここで、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、絶縁層セグメントを構成する材料の仕事関数の値を、漸次、大きくしている。実施例１０の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、電荷蓄積用電極セグメント２４’1，２４’2，２４’3は、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続されている。
実施例１１の撮像素子は、第５構成の撮像素子に関する。実施例１１における電荷蓄積用電極セグメントの模式的な平面図を図４３Ａ、図４３Ｂ、図４４Ａ及び図４４Ｂに示し、実施例１１の撮像素子の電荷蓄積用電極を備えた光電変換部を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図４５に示す。実施例１１の撮像素子の模式的な一部断面図は、図４２あるいは図４７に示すと同様である。実施例１１の撮像素子にあっては、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。実施例１１の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。具体的には、実施例１０において説明したと同様に、相互に離間されて配置された電荷蓄積用電極セグメント２４’1，２４’2，２４’3を、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続すればよい。
実施例１１において、電荷蓄積用電極２４は、複数の電荷蓄積用電極セグメント２４’1，２４’2，２４’3から構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例１１においては「３」とした。そして、実施例１１の撮像素子にあっては、第１電極２１の電位が第２電極２２の電位よりも高いので、即ち、例えば、第１電極２１に正の電位が印加され、第２電極２２に負の電位が印加されるので、電荷転送期間において、第１電極２１に最も近い所に位置する電荷蓄積用電極セグメント２４’1に印加される電位は、第１電極２１に最も遠い所に位置する電荷蓄積用電極セグメント２４’3に印加される電位よりも高い。このように、電荷蓄積用電極２４に電位勾配を付与することで、電荷蓄積用電極２４と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子は、第１電極２１、更には、第１浮遊拡散層ＦＤ1へと一層確実に読み出される。即ち、無機酸化物半導体材料層２３Ｂ等に蓄積された電荷が制御部に読み出される。
そして、電荷転送期間において、電荷蓄積用電極セグメント２４’3の電位＜電荷蓄積用電極セグメント２４’2の電位＜電荷蓄積用電極セグメント２４’1の電位とすることで、無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子を、一斉に、第１浮遊拡散層ＦＤ1へと読み出すことができる。あるいは又、電荷転送期間において、電荷蓄積用電極セグメント２４’3の電位、電荷蓄積用電極セグメント２４’2の電位、電荷蓄積用電極セグメント２４’1の電位を段々と変化させることで（即ち、階段状あるいはスロープ状に変化させることで）、電荷蓄積用電極セグメント２４’3と対向する無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子を、電荷蓄積用電極セグメント２４’2と対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させ、次いで、電荷蓄積用電極セグメント２４’2と対向する無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子を、電荷蓄積用電極セグメント２４’1と対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させ、次いで、電荷蓄積用電極セグメント２４’1と対向する無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子を、第１浮遊拡散層ＦＤ1へと確実に読み出すことができる。
実施例１１の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図４６に示すように、リセット・トランジスタＴＲ３rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例１１の撮像素子にあっても、このような構成を採用することで、一種の電荷転送勾配が形成される。即ち、第１番目の光電変換部セグメント１０’1から第Ｎ番目の光電変換部セグメント１０’Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっているので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
実施例１２は、第６構成の撮像素子に関する。実施例１２の撮像素子の模式的な一部断面図を、図４７に示す。また、実施例１２における電荷蓄積用電極セグメントの模式的な平面図を図４８Ａ及び図４８Ｂに示す。実施例１２の撮像素子は、第１電極２１、無機酸化物半導体材料層２３Ｂ、光電変換層２３Ａ及び第２電極２２が積層されて成る光電変換部を備えており、光電変換部は、更に、第１電極２１と離間して配置され、且つ、絶縁層８２を介して無機酸化物半導体材料層２３Ｂと対向して配置された電荷蓄積用電極２４（２４”1，２４”2，２４”3）を備えている。そして、電荷蓄積用電極２４（２４”1，２４”2，２４”3）と絶縁層８２と無機酸化物半導体材料層２３Ｂと光電変換層２３Ａの積層方向をＺ方向、第１電極２１から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極２４（２４”1，２４”2，２４”3）と絶縁層８２と無機酸化物半導体材料層２３Ｂと光電変換層２３Ａが積層された積層部分を切断したときの積層部分の断面積は、第１電極２１からの距離に依存して変化する。
具体的には、実施例１２の撮像素子にあっては、積層部分の断面の厚さは一定であり、積層部分の断面の幅は、第１電極２１から離れるほど狭くなっている。尚、幅は、連続的に狭くなっていてもよいし（図４８Ａ参照）、階段状に狭くなっていてもよい（図４８Ｂ参照）。
このように、実施例１２の撮像素子にあっては、ＹＺ仮想平面で電荷蓄積用電極２４（２４”1，２４”2，２４”3）と絶縁層８２と光電変換層２３Ａが積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
実施例１３は、第１構成及び第２構成の固体撮像装置に関する。
実施例１３の固体撮像装置は、
第１電極２１、無機酸化物半導体材料層２３Ｂ、光電変換層２３Ａ及び第２電極２２が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極２１と離間して配置され、且つ、絶縁層８２を介して無機酸化物半導体材料層２３Ｂと対向して配置された電荷蓄積用電極２４を備えた撮像素子を、複数、有しており、
複数の撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の撮像素子において第１電極２１が共有されている。
あるいは又、実施例１３の固体撮像装置は、実施例１～実施例１２において説明した撮像素子を、複数、備えている。
実施例１３にあっては、複数の撮像素子に対して１つの浮遊拡散層が設けられる。そして、電荷転送期間のタイミングを適切に制御することで、複数の撮像素子が１つの浮遊拡散層を共有することが可能となる。そして、この場合、複数の撮像素子が１つのコンタクトホール部を共有することが可能である。
尚、撮像素子ブロックを構成する複数の撮像素子において第１電極２１が共有されている点を除き、実施例１３の固体撮像装置は、実質的に、実施例１～実施例１２において説明した固体撮像装置と同様の構成、構造を有する。
実施例１３の固体撮像装置における第１電極２１及び電荷蓄積用電極２４の配置状態を、模式的に図４９（実施例１３）、図５０（実施例１３の第１変形例）、図５１（実施例１３の第２変形例）、図５２（実施例１３の第３変形例）及び図５３（実施例１３の第４変形例）に示す。図４９、図５０、図５３及び図５４には、１６個の撮像素子を図示しており、図５１及び図５２には、１２個の撮像素子を図示している。そして、２個の撮像素子から撮像素子ブロックが構成されている。撮像素子ブロックを点線で囲んで示している。第１電極２１、電荷蓄積用電極２４に付した添え字は、第１電極２１、電荷蓄積用電極２４を区別するためのものである。以下の説明においても同様である。また、１つの撮像素子の上方に１つのオンチップ・マイクロ・レンズ（図４９～図５８には図示せず）が配設されている。そして、１つの撮像素子ブロックにおいては、第１電極２１を挟んで、２つの電荷蓄積用電極２４が配置されている（図４９、図５０参照）。あるいは又、並置された２つの電荷蓄積用電極２４に対向して１つの第１電極２１が配置されている（図５３、図５４参照）。即ち、第１電極は、各撮像素子の電荷蓄積用電極に隣接して配置されている。あるいは又、第１電極が、複数の撮像素子の一部の電荷蓄積用電極に隣接して配置されており、複数の撮像素子の残りの電荷蓄積用電極とは隣接して配置されてはおらず（図５１、図５２参照）、この場合には、複数の撮像素子の残りから第１電極への電荷の移動は、複数の撮像素子の一部を経由した移動となる。撮像素子を構成する電荷蓄積用電極と撮像素子を構成する電荷蓄積用電極との間の距離Ａは、第１電極に隣接した撮像素子における第１電極と電荷蓄積用電極との間の距離Ｂよりも長いことが、各撮像素子から第１電極への電荷の移動を確実なものとするために好ましい。また、第１電極から離れて位置する撮像素子ほど、距離Ａの値を大きくすることが好ましい。また、図５０、図５２及び図５４に示す例では、撮像素子ブロックを構成する複数の撮像素子の間には電荷移動制御電極２７が配設されている。電荷移動制御電極２７を配設することで、電荷移動制御電極２７を挟んで位置する撮像素子ブロックにおける電荷の移動を確実に抑制することができる。尚、電荷移動制御電極２７に印加される電位をＶ17としたとき、Ｖ12＞Ｖ17とすればよい。
電荷移動制御電極２７は、第１電極側に、第１電極２１あるいは電荷蓄積用電極２４と同じレベルに形成されていてもよいし、異なるレベル（具体的には、第１電極２１あるいは電荷蓄積用電極２４よりも下方のレベル）に形成されていてもよい。前者の場合、電荷移動制御電極２７と光電変換層との間の距離を短くできるので、ポテンシャルを制御し易い。一方、後者の場合、電荷移動制御電極２７と電荷蓄積用電極２４との間の距離を短くすることができるため、微細化に有利である。
以下、第１電極２１2及び２個の２つの電荷蓄積用電極２４21，２４22によって構成される撮像素子ブロックの動作を説明する。
電荷蓄積期間においては、駆動回路から、第１電極２１2に電位Ｖaが印加され、電荷蓄積用電極２４21，２４22に電位ＶAが印加される。光電変換層２３Ａに入射された光によって光電変換層２３Ａにおいて光電変換が生じる。光電変換によって生成した正孔は、第２電極２２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極２１2の電位を第２電極２２の電位よりも高くしたので、即ち、例えば、第１電極２１2に正の電位が印加され、第２電極２２に負の電位が印加されるとしたので、ＶA≧Ｖa、好ましくは、ＶA＞Ｖaとする。これによって、光電変換によって生成した電子は、電荷蓄積用電極２４21，２４22に引き付けられ、電荷蓄積用電極２４21，２４22と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まる。即ち、無機酸化物半導体材料層２３Ｂ等に電荷が蓄積される。ＶA≧Ｖaであるが故に、光電変換層２３Ａの内部に生成した電子が、第１電極２１2に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極２４21，２４22と対向した無機酸化物半導体材料層２３Ｂ等の領域における電位は、より負側の値となる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層の電位がリセットされ、第１浮遊拡散層の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極２１2に電位Ｖbが印加され、電荷蓄積用電極２４21に電位Ｖ21-Bが印加され、電荷蓄積用電極２４22に電位Ｖ22-Bが印加される。ここで、Ｖ21-B＜Ｖb＜Ｖ22-Bとする。これによって、電荷蓄積用電極２４21と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子は、第１電極２１2、更には、第１浮遊拡散層へと読み出される。即ち、電荷蓄積用電極２４21に対向した無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷が制御部に読み出される。読み出しが完了したならば、Ｖ22-B≦Ｖ21-B＜Ｖbとする。尚、図５３、図５４に示した例にあっては、Ｖ22-B＜Ｖb＜Ｖ21-Bとしてもよい。これによって、電荷蓄積用電極２４22と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子は、第１電極２１2、更には、第１浮遊拡散層へと読み出される。また、図５１、図５２に示した例にあっては、電荷蓄積用電極２４22と対向した無機酸化物半導体材料層２３Ｂ等の領域に止まっていた電子を、電荷蓄積用電極２４22が隣接している第１電極２１3を経由して、第１浮遊拡散層へと読み出してもよい。このように、電荷蓄積用電極２４22に対向した無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷が制御部に読み出される。尚、電荷蓄積用電極２４21に対向した無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷の制御部への読み出しが完了したならば、第１浮遊拡散層の電位をリセットしてもよい。
図５９Ａに、実施例１３の撮像素子ブロックにおける読み出し駆動例を示すが、
［ステップ－Ａ］
コンパレータへのオートゼロ信号入力
［ステップ－Ｂ］
共有された１つの浮遊拡散層のリセット動作
［ステップ－Ｃ］
電荷蓄積用電極２４21に対応した撮像素子におけるＰ相読み出し及び第１電極２１2への電荷の移動
［ステップ－Ｄ］
電荷蓄積用電極２４21に対応した撮像素子におけるＤ相読み出し及び第１電極２１2への電荷の移動
［ステップ－Ｅ］
共有された１つの浮遊拡散層のリセット動作
［ステップ－Ｆ］
コンパレータへのオートゼロ信号入力
［ステップ－Ｇ］
電荷蓄積用電極２４22に対応した撮像素子におけるＰ相読み出し及び第１電極２１2への電荷の移動
［ステップ－Ｈ］
電荷蓄積用電極２４22に対応した撮像素子におけるＤ相読み出し及び第１電極２１2への電荷の移動
という流れで、電荷蓄積用電極２４21及び電荷蓄積用電極２４22に対応した２つの撮像素子からの信号を読み出す。相関２重サンプリング（ＣＤＳ）処理に基づき、［ステップ－Ｃ］におけるＰ相読み出しと［ステップ－Ｄ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４21に対応した撮像素子からの信号であり、［ステップ－Ｇ］におけるＰ相読み出しと［ステップ－Ｈ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４22に対応した撮像素子からの信号である。
尚、［ステップ－Ｅ］の動作を省略してもよい（図５９Ｂ参照）。また、［ステップ－Ｆ］の動作を省略してもよく、この場合、更には、［ステップ－Ｇ］を省略することができ（図５９Ｃ参照）、［ステップ－Ｃ］におけるＰ相読み出しと［ステップ－Ｄ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４21に対応した撮像素子からの信号であり、［ステップ－Ｄ］におけるＤ相読み出しと［ステップ－Ｈ］におけるＤ相読み出しとの差分が、電荷蓄積用電極２４22に対応した撮像素子からの信号となる。
第１電極２１及び電荷蓄積用電極２４の配置状態を模式的に図５５（実施例１３の第６変形例）及び図５６（実施例１３の第７変形例）に示す変形例では、４個の撮像素子から撮像素子ブロックが構成されている。これらの固体撮像装置の動作は、実質的に、図４９～図５４に示す固体撮像装置の動作と同様とすることができる。
第１電極２１及び電荷蓄積用電極２４の配置状態を模式的に図５７及び図５８に示す第８変形例及び第９変形例では、１６個の撮像素子から撮像素子ブロックが構成されている。図５７及び図５８に示すように、電荷蓄積用電極２４11と電荷蓄積用電極２４12との間、電荷蓄積用電極２４12と電荷蓄積用電極２４13との間、電荷蓄積用電極２４13と電荷蓄積用電極２４14との間には、電荷移動制御電極２７Ａ1，２７Ａ2，２７Ａ3が配設されている。また、図５８に示すように、電荷蓄積用電極２４21，２４31，２４41と電荷蓄積用電極２４22，２４32，２４42との間、電荷蓄積用電極２４22，２４32，２４42と電荷蓄積用電極２４23，２４33，２４43との間、電荷蓄積用電極２４23，２４33，２４43と電荷蓄積用電極２４24，２４34，２４44との間には、電荷移動制御電極２７Ｂ1，２７Ｂ2，２７Ｂ3が配設されている。更には、撮像素子ブロックと撮像素子ブロックとの間には、電荷移動制御電極２７Ｃが配設されている。そして、これらの固体撮像装置においては、１６個の電荷蓄積用電極２４を制御することで、無機酸化物半導体材料層２３Ｂに蓄積された電荷を第１電極２１から読み出すことができる。
［ステップ－１０］
具体的には、先ず、電荷蓄積用電極２４11に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を第１電極２１から読み出す。次に、電荷蓄積用電極２４12に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を、電荷蓄積用電極２４11に対向する無機酸化物半導体材料層２３Ｂ等の領域を経由して、第１電極２１から読み出す。次に、電荷蓄積用電極２４13に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を、電荷蓄積用電極２４12及び電荷蓄積用電極２４11に対向する無機酸化物半導体材料層２３Ｂ等の領域を経由して、第１電極２１から読み出す。
［ステップ－２０］
その後、電荷蓄積用電極２４21に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４11に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４22に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４12に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４23に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４13に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４24に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４14に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。
［ステップ－２１］
電荷蓄積用電極２４31に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４21に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４32に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４22に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４33に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４23に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４34に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４24に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。
［ステップ－２２］
電荷蓄積用電極２４41に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４31に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４42に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４32に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４43に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４33に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４44に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４34に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。
［ステップ－３０］
そして、［ステップ－１０］を再び実行することで、電荷蓄積用電極２４21に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷、電荷蓄積用電極２４22に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷、電荷蓄積用電極２４23に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷、及び、電荷蓄積用電極２４24に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を、第１電極２１を経由して読み出すことができる。
［ステップ－４０］
その後、電荷蓄積用電極２４21に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４11に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４22に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４12に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４23に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４13に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４24に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４14に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。
［ステップ－４１］
電荷蓄積用電極２４31に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４21に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４32に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４22に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４33に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４23に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４34に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４24に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。
［ステップ－５０］
そして、［ステップ－１０］を再び実行することで、電荷蓄積用電極２４31に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷、電荷蓄積用電極２４32に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷、電荷蓄積用電極２４33に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷、及び、電荷蓄積用電極２４34に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を、第１電極２１を経由して読み出すことができる。
［ステップ－６０］
その後、電荷蓄積用電極２４21に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４11に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４22に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４12に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４23に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４13に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。電荷蓄積用電極２４24に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を電荷蓄積用電極２４14に対向する無機酸化物半導体材料層２３Ｂ等の領域に移動させる。
［ステップ－７０］
そして、［ステップ－１０］を再び実行することで、電荷蓄積用電極２４41に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷、電荷蓄積用電極２４42に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷、電荷蓄積用電極２４43に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷、及び、電荷蓄積用電極２４44に対向する無機酸化物半導体材料層２３Ｂ等の領域に蓄積された電荷を、第１電極２１を経由して読み出すことができる。
実施例１３の固体撮像装置にあっては、撮像素子ブロックを構成する複数の撮像素子において第１電極が共有されているので、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。尚、１つの浮遊拡散層に対して設けられる複数の撮像素子は、第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の第２タイプの撮像素子とから構成されていてもよい。
実施例１４は、実施例１３の変形である。第１電極２１及び電荷蓄積用電極２４の配置状態を模式的に図６０、図６１、図６２及び図６３に示す実施例１４の固体撮像装置にあっては、２個の撮像素子から撮像素子ブロックが構成されている。そして、撮像素子ブロックの上方に１つのオンチップ・マイクロ・レンズ１４が配設されている。尚、図６１及び図６３に示した例では、撮像素子ブロックを構成する複数の撮像素子の間に電荷移動制御電極２７が配設されている。
例えば、撮像素子ブロックを構成する電荷蓄積用電極２４11，２４21，２４31，２４41に対応する光電変換層は、図面、右斜め上からの入射光に対して高い感度を有する。また、撮像素子ブロックを構成する電荷蓄積用電極２４12，２４22，２４32，２４42に対応する光電変換層は、図面、左斜め上からの入射光に対して高い感度を有する。従って、例えば、電荷蓄積用電極２４11を有する撮像素子と電荷蓄積用電極２４12を有する撮像素子と組み合わせることで、像面位相差信号の取得が可能となる。また、電荷蓄積用電極２４11を有する撮像素子からの信号と電荷蓄積用電極２４12を有する撮像素子からの信号を加算すれば、これらの撮像素子との組合せによって、１つの撮像素子を構成することができる。図６０に示した例では、電荷蓄積用電極２４11と電荷蓄積用電極２４12との間に第１電極２１1を配置しているが、図６２に示した例のように、並置された２つの電荷蓄積用電極２４11，２４12に対向して１つの第１電極２１1を配置することで、感度の一層の向上を図ることができる。
以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例にて説明した積層型撮像素子や撮像素子、固体撮像装置の構造や構成、製造条件、製造方法、使用した材料は例示であり、適宜変更することができる。各実施例の撮像素子を、適宜、組み合わせることができる。例えば、実施例７の撮像素子と実施例８の撮像素子と実施例９の撮像素子と実施例１０の撮像素子と実施例１１の撮像素子を任意に組み合わせることができるし、実施例７の撮像素子と実施例８の撮像素子と実施例９の撮像素子と実施例１０の撮像素子と実施例１２の撮像素子を任意に組み合わせることができる。
場合によっては、浮遊拡散層ＦＤ1，ＦＤ2，ＦＤ3，５１Ｃ，４５Ｃ，４６Ｃを共有化することもできる。
図６４に、例えば、実施例１において説明した撮像素子の変形例を示すように、第１電極２１は、絶縁層８２に設けられた開口部８５Ａ内を延在し、無機酸化物半導体材料層２３Ｂと接続されている構成とすることもできる。
あるいは又、図６５に、例えば、実施例１において説明した撮像素子の変形例を示し、図６６Ａに第１電極の部分等の拡大された模式的な一部断面図を示すように、第１電極２１の頂面の縁部は絶縁層８２で覆われており、開口部８５Ｂの底面には第１電極２１が露出しており、第１電極２１の頂面と接する絶縁層８２の面を第１面８２ａ、電荷蓄積用電極２４と対向する無機酸化物半導体材料層２３Ｂの部分と接する絶縁層８２の面を第２面８２ｂとしたとき、開口部８５Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する。このように、開口部８５Ｂの側面に傾斜を付けることで、無機酸化物半導体材料層２３Ｂから第１電極２１への電荷の移動がより滑らかとなる。尚、図６６Ａに示した例では、開口部８５Ｂの軸線を中心として、開口部８５Ｂの側面は回転対称であるが、図６６Ｂに示すように、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する開口部８５Ｃの側面が電荷蓄積用電極２４側に位置するように、開口部８５Ｃを設けてもよい。これによって、開口部８５Ｃを挟んで電荷蓄積用電極２４とは反対側の無機酸化物半導体材料層２３Ｂの部分からの電荷の移動が行われ難くなる。また、開口部８５Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有するが、第２面８２ｂにおける開口部８５Ｂの側面の縁部は、図６６Ａに示したように、第１電極２１の縁部よりも外側に位置してもよいし、図６６Ｃに示すように、第１電極２１の縁部よりも内側に位置してもよい。前者の構成を採用することで、電荷の転送が一層容易になるし、後者の構成を採用することで、開口部の形成時の形状バラツキを小さくすることができる。
これらの開口部８５Ｂ，８５Ｃは、絶縁層に開口部をエッチング法に基づき形成するときに形成するレジスト材料から成るエッチング用マスクをリフローすることで、エッチング用マスクの開口側面に傾斜を付け、このエッチング用マスクを用いて絶縁層８２をエッチングすることで、形成することができる。
あるいは又、実施例５において説明した電荷排出電極２６に関して、図６７に示すように、無機酸化物半導体材料層２３Ｂは、絶縁層８２に設けられた第２開口部８６Ａ内を延在し、電荷排出電極２６と接続されており、電荷排出電極２６の頂面の縁部は絶縁層８２で覆われており、第２開口部８６Ａの底面には電荷排出電極２６が露出しており、電荷排出電極２６の頂面と接する絶縁層８２の面を第３面８２ｃ、電荷蓄積用電極２４と対向する無機酸化物半導体材料層２３Ｂの部分と接する絶縁層８２の面を第２面８２ｂとしたとき、第２開口部８６Ａの側面は、第３面８２ｃから第２面８２ｂに向かって広がる傾斜を有する形態とすることができる。
また、図６８に、例えば、実施例１において説明した撮像素子の変形例を示すように、第２電極２２の側から光が入射し、第２電極２２よりの光入射側には遮光層１５が形成されている構成とすることもできる。尚、光電変換層よりも光入射側に設けられた各種配線を遮光層として機能させることもできる。
尚、図６８に示した例では、遮光層１５は、第２電極２２の上方に形成されているが、即ち、第２電極２２よりの光入射側であって、第１電極２１の上方に遮光層１５が形成されているが、図６９に示すように、第２電極２２の光入射側の面の上に配設されてもよい。また、場合によっては、図７０に示すように、第２電極２２に遮光層１５が形成されていてもよい。
あるいは又、第２電極２２側から光が入射し、第１電極２１には光が入射しない構造とすることもできる。具体的には、図６８に示したように、第２電極２２よりの光入射側であって、第１電極２１の上方には遮光層１５が形成されている。あるいは又、図７２に示すように、電荷蓄積用電極２４及び第２電極２２の上方にはオンチップ・マイクロ・レンズ１４が設けられており、オンチップ・マイクロ・レンズ１４に入射する光は、電荷蓄積用電極２４に集光され、第１電極２１には到達しない構造とすることもできる。尚、実施例４において説明したように、転送制御用電極２５が設けられている場合、第１電極２１及び転送制御用電極２５には光が入射しない形態とすることができ、具体的には、図７１に図示するように、第１電極２１及び転送制御用電極２５の上方には遮光層１５が形成されている構造とすることもできる。あるいは又、オンチップ・マイクロ・レンズ１４に入射する光は、第１電極２１あるいは第１電極２１及び転送制御用電極２５には到達しない構造とすることもできる。
これらの構成、構造を採用することで、あるいは又、電荷蓄積用電極２４の上方に位置する光電変換層２３Ａの部分のみに光が入射するように遮光層１５を設け、あるいは又、オンチップ・マイクロ・レンズ１４を設計することで、第１電極２１の上方（あるいは、第１電極２１及び転送制御用電極２５の上方）に位置する光電変換層２３Ａの部分は光電変換に寄与しなくなるので、全画素をより確実に一斉にリセットすることができ、グローバルシャッター機能を一層容易に実現することができる。即ち、これらの構成、構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法にあっては、
全ての撮像素子において、一斉に、無機酸化物半導体材料層２３Ｂ等に電荷を蓄積しながら、第１電極２１における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、無機酸化物半導体材料層２３Ｂ等に蓄積された電荷を第１電極２１に転送し、転送完了後、順次、各撮像素子において第１電極２１に転送された電荷を読み出す、
各工程を繰り返す。
このような固体撮像装置の駆動方法にあっては、各撮像素子は、第２電極側から入射した光が第１電極には入射しない構造を有し、全ての撮像素子において、一斉に、無機酸化物半導体材料層等に電荷を蓄積しながら、第１電極における電荷を系外に排出するので、全撮像素子において同時に第１電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、無機酸化物半導体材料層等に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。
また、実施例４の変形例として、図７３に示すように、第１電極２１に最も近い位置から電荷蓄積用電極２４に向けて、複数の転送制御用電極を設けてもよい。尚、図７３には、２つの転送制御用電極２５Ａ，２５Ｂを設けた例を示した。そして、電荷蓄積用電極２４及び第２電極２２上方にはオンチップ・マイクロ・レンズ１４が設けられており、オンチップ・マイクロ・レンズ１４に入射する光は、電荷蓄積用電極２４に集光され、第１電極２１及び転送制御用電極２５Ａ，２５Ｂには到達しない構造とすることもできる。
図３７及び図３８に示した実施例７にあっては、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを漸次薄くすることで、絶縁層セグメント８２’1，８２’2，８２’3の厚さを漸次厚くしている。一方、実施例７の変形例における電荷蓄積用電極、無機酸化物半導体材料層、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図７４に示すように、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを一定とし、絶縁層セグメント８２’1，８２’2，８２’3の厚さを漸次厚くしてもよい。尚、光電変換層セグメント２３’1，２３’2，２３’3の厚さは一定である。
また、図４０に示した実施例８にあっては、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを漸次薄くすることで、光電変換層セグメント２３’1，２３’2，２３’3の厚さを漸次厚くしている。一方、実施例８の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図７５に示すように、電荷蓄積用電極セグメント２４’1，２４’2，２４’3の厚さを一定とし、絶縁層セグメント８２’1，８２’2，８２’3の厚さを漸次薄くすることで、光電変換層セグメント２３’1，２３’2，２３’3の厚さを漸次厚くしてもよい。
以上に説明した各種の変形例は、実施例２～実施例１４に対しても適用することができることは云うまでもない。
実施例にあっては、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されて成るＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明したが、ＣＭＯＳ型固体撮像装置への適用に限られるものではなく、ＣＣＤ型固体撮像装置に適用することもできる。後者の場合、信号電荷は、ＣＣＤ型構造の垂直転送レジスタによって垂直方向に転送され、水平転送レジスタによって水平方向に転送され、増幅されることにより画素信号（画像信号）が出力される。また、画素が２次元マトリクス状に形成され、画素列毎にカラム信号処理回路を配置して成るカラム方式の固体撮像装置全般に限定するものでもない。更には、場合によっては、選択トランジスタを省略することもできる。
更には、本開示の撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義には、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
更には、撮像領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、選択画素から画素単位で画素信号を読み出すＸ－Ｙアドレス型の固体撮像装置に対しても適用可能である。固体撮像装置はワンチップとして形成された形態であってもよいし、撮像領域と、駆動回路又は光学系とを纏めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
また、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器を指す。電子機器に搭載されるモジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
本開示の撮像素子から構成された固体撮像装置２０１を電子機器（カメラ）２００に用いた例を、図８０に概念図として示す。電子機器２００は、固体撮像装置２０１、光学レンズ２１０、シャッタ装置２１１、駆動回路２１２、及び、信号処理回路２１３を有する。光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置２０１の撮像面上に結像させる。これにより固体撮像装置２０１内に、一定期間、信号電荷が蓄積される。シャッタ装置２１１は、固体撮像装置２０１への光照射期間及び遮光期間を制御する。駆動回路２１２は、固体撮像装置２０１の転送動作等及びシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置２０１の信号転送を行う。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、あるいは、モニタに出力される。このような電子機器２００では、固体撮像装置２０１における画素サイズの微細化及び転送効率の向上を達成することができるので、画素特性の向上が図られた電子機器２００を得ることができる。固体撮像装置２０１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用可能である。
尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《撮像素子：第１の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
第１電極と光電変換層との間には、無機酸化物半導体材料層が形成されており、
無機酸化物半導体材料層は、インジウム、タングステン、スズ及び亜鉛から成る群から選択された少なくとも２種類の元素から構成されている撮像素子。
［Ａ０２］光電変換部は、更に、絶縁層、及び、第１電極と離間して配置され、且つ、絶縁層を介して無機酸化物半導体材料層と対向して配置された電荷蓄積用電極を備えている［Ａ０１］に記載の撮像素子。
［Ａ０３］無機酸化物半導体材料層はガリウム原子を含まない［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ０４］無機酸化物半導体材料層は、インジウム－タングステン酸化物（ＩＷＯ）、インジウム－タングステン－亜鉛酸化物（ＩＷＺＯ）、インジウム－スズ－亜鉛酸化物（ＩＴＺＯ）、又は、亜鉛－スズ酸化物（ＺＴＯ）から成る［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ０５］無機酸化物半導体材料層は、インジウム－タングステン－亜鉛酸化物（ＩＷＺＯ）から成る［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ０６］無機酸化物半導体材料層は、インジウム－タングステン酸化物（ＩＷＯ）から成る［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ０７］無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ1、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2は、以下の式を満足する［Ａ０１］乃至［Ａ０６］のいずれか１項に記載の撮像素子。
Ｅ1－Ｅ2＜０．２ｅＶ
［Ａ０８］無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ1、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2は、以下の式を満足する［Ａ０７］に記載の撮像素子。
Ｅ1－Ｅ2＜０．１ｅＶ
［Ａ０９］無機酸化物半導体材料層を構成する材料の移動度は１０ｃｍ2／Ｖ・ｓ以上である［Ａ０１］乃至［Ａ０８］のいずれか１項に記載の撮像素子。
［Ａ１０］《撮像素子：第２の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
第１電極と光電変換層との間には、無機酸化物半導体材料層が形成されており、
無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ1、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2は、以下の式を満足する撮像素子。
Ｅ1－Ｅ2＜０．２ｅＶ
［Ａ１１］無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ1、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ2は、以下の式を満足する［Ａ１０］に記載の撮像素子。
Ｅ1－Ｅ2＜０．１ｅＶ
［Ａ１２］無機酸化物半導体材料層を構成する材料の移動度は１０ｃｍ2／Ｖ・ｓ以上である［Ａ１０］又は［Ａ１１］に記載の撮像素子。
［Ａ１３］《撮像素子：第３の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
第１電極と光電変換層との間には、無機酸化物半導体材料層が形成されており、
無機酸化物半導体材料層を構成する材料の移動度は１０ｃｍ2／Ｖ・ｓ以上である撮像素子。
［Ａ１４］無機酸化物半導体材料層は非晶質である［Ａ０１］乃至［Ａ１３］のいずれか１項に記載の撮像素子。
［Ａ１５］無機酸化物半導体材料層の厚さは、１×１０-8ｍ乃至１．５×１０-7ｍである［Ａ０１］乃至［Ａ１４］のいずれか１項に記載の撮像素子。
［Ａ１６］第２電極から光が入射し、
光電変換層と無機酸化物半導体材料層との界面における無機酸化物半導体材料層の表面粗さＲａは１．５ｎｍ以下であり、無機酸化物半導体材料層の二乗平均平方根粗さＲｑの値は２．５ｎｍ以下である［Ａ０１］乃至［Ａ１５］のいずれか１項に記載の撮像素子。
［Ｂ０１］光電変換部は、更に、絶縁層、及び、第１電極と離間して配置され、且つ、絶縁層を介して無機酸化物半導体材料層と対向して配置された電荷蓄積用電極を備えている［Ａ０１］乃至［Ａ１６］のいずれか１項に記載の撮像素子。
［Ｂ０２］半導体基板を更に備えており、
光電変換部は、半導体基板の上方に配置されている［Ｂ０１］に記載の撮像素子。
［Ｂ０３］第１電極は、絶縁層に設けられた開口部内を延在し、無機酸化物半導体材料層と接続されている［Ｂ０１］又は［Ｂ０２］に記載の撮像素子。
［Ｂ０４］無機酸化物半導体材料層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている［Ｂ０１］又は［Ｂ０２］に記載の撮像素子。
［Ｂ０５］第１電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第１電極が露出しており、
第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する無機酸化物半導体材料層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する［Ｂ０４］に記載の撮像素子。
［Ｂ０６］第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する［Ｂ０５］に記載の撮像素子。
［Ｂ０７］《第１電極及び電荷蓄積用電極の電位の制御》
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、無機酸化物半導体材料層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、無機酸化物半導体材料層に蓄積された電荷が第１電極を経由して制御部に読み出される［Ｂ０１］乃至［Ｂ０６］］のいずれか１項に記載の撮像素子。
但し、第１電極の電位は第２電極の電位よりも高く、
Ｖ12≧Ｖ11、且つ、Ｖ22＜Ｖ21
である。
［Ｂ０８］《転送制御用電極》
第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して無機酸化物半導体材料層と対向して配置された転送制御用電極を更に備えている［Ｂ０１］乃至［Ｂ０６］のいずれか１項に記載の撮像素子。
［Ｂ０９］《第１電極、電荷蓄積用電極及び転送制御用電極の電位の制御》
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び転送制御用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、転送制御用電極に電位Ｖ13が印加され、無機酸化物半導体材料層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、転送制御用電極に電位Ｖ23が印加され、無機酸化物半導体材料層に蓄積された電荷が第１電極を介して制御部に読み出される［Ｂ０８］に記載の撮像素子。
但し、第１電極の電位は第２電極の電位よりも高く、
Ｖ12＞Ｖ13、且つ、Ｖ22≦Ｖ23≦Ｖ21
である。
［Ｂ１０］《電荷排出電極》
無機酸化物半導体材料層に接続され、第１電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている［Ｂ０１］乃至［Ｂ０９］のいずれか１項に記載の撮像素子。
［Ｂ１１］電荷排出電極は、第１電極及び電荷蓄積用電極を取り囲むように配置されている［Ｂ１０］に記載の撮像素子。
［Ｂ１２］無機酸化物半導体材料層は、絶縁層に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
電荷排出電極の頂面の縁部は絶縁層で覆われており、
第２開口部の底面には電荷排出電極が露出しており、
電荷排出電極の頂面と接する絶縁層の面を第３面、電荷蓄積用電極と対向する無機酸化物半導体材料層の部分と接する絶縁層の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する［Ｂ１０］又は［Ｂ１１］に記載の撮像素子。
［Ｂ１３］《第１電極、電荷蓄積用電極及び電荷排出電極の電位の制御》
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、電荷排出電極に電位Ｖ14が印加され、無機酸化物半導体材料層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、電荷排出電極に電位Ｖ24が印加され、無機酸化物半導体材料層に蓄積された電荷が第１電極を介して制御部に読み出される［Ｂ１０］乃至［Ｂ１２］のいずれか１項に記載の撮像素子。
但し、第１電極の電位は第２電極の電位よりも高く、
Ｖ14＞Ｖ11、且つ、Ｖ24＜Ｖ21
である。
［Ｂ１４］《電荷蓄積用電極セグメント》
電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている［Ｂ０１］乃至［Ｂ１３］のいずれか１項に記載の撮像素子。
［Ｂ１５］第１電極の電位が第２電極の電位よりも高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも高く、
第１電極の電位が第２電極の電位よりも低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも低い［Ｂ１４］に記載の撮像素子。
［Ｂ１６］半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている［Ｂ０１］乃至［Ｂ１５］のいずれか１項に記載の撮像素子。
［Ｂ１７］半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている［Ｂ１６］に記載の撮像素子。
［Ｂ１８］電荷蓄積用電極の大きさは第１電極よりも大きい［Ｂ０１］乃至［Ｂ１７］のいずれか１項に記載の撮像素子。
［Ｂ１９］第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている［Ｂ０１］乃至［Ｂ１８］のいずれか１項に記載の撮像素子。
［Ｂ２０］第２電極側から光が入射し、第１電極には光が入射しない［Ｂ０１］乃至［Ｂ１８］のいずれか１項に記載の撮像素子。
［Ｂ２１］第２電極よりの光入射側であって、第１電極の上方には遮光層が形成されている［Ｂ２０］に記載の撮像素子。
［Ｂ２２］電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、
オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される［Ｂ２０］に記載の撮像素子。
［Ｂ２３］《撮像素子：第１構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
無機酸化物半導体材料層及び光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している［Ｂ０１］乃至［Ｂ２２］のいずれか１項に記載の撮像素子。
［Ｂ２４］《撮像素子：第２構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
無機酸化物半導体材料層及び光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している［Ｂ０１］乃至［Ｂ２２］のいずれか１項に記載の撮像素子。
［Ｂ２５］《撮像素子：第３構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
無機酸化物半導体材料層及び光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる［Ｂ０１］乃至［Ｂ２２］のいずれか１項に記載の撮像素子。
［Ｂ２６］《撮像素子：第４構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
無機酸化物半導体材料層及び光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる［Ｂ０１］乃至［Ｂ２２］のいずれか１項に記載の撮像素子。
［Ｂ２７］《撮像素子：第５構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
無機酸化物半導体材料層及び光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている［Ｂ０１］乃至［Ｂ２２］のいずれか１項に記載の撮像素子。
［Ｂ２８］《撮像素子：第６構成》
電荷蓄積用電極と絶縁層と無機酸化物半導体材料層と光電変換層の積層方向をＺ方向、第１電極から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と無機酸化物半導体材料層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する［Ｂ０１］乃至［Ｂ２２］のいずれか１項に記載の撮像素子。
［Ｃ０１］《積層型撮像素子》
［Ａ０１］乃至［Ｂ２８］のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子。
［Ｄ０１］《固体撮像装置：第１の態様》
［Ａ０１］乃至［Ｂ２８］のいずれか１項に記載の撮像素子を、複数、備えた固体撮像装置。
［Ｄ０２］《固体撮像装置：第２の態様》
［Ｃ０１］に記載の積層型撮像素子を、複数、備えた固体撮像装置。
［Ｅ０１］《固体撮像装置：第１構成》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、［Ａ０１］乃至［Ｂ２８］のいずれか１項に記載の撮像素子を、複数、有しており、
複数の撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の撮像素子において第１電極が共有されている固体撮像装置。
［Ｅ０２］《固体撮像装置：第２構成》
［Ａ０１］乃至［Ｂ２８］のいずれか１項に記載の撮像素子を、複数、有しており、
複数の撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の撮像素子において第１電極が共有されている固体撮像装置。
［Ｅ０３］１つの撮像素子の上方に１つのオンチップ・マイクロ・レンズが配設されている［Ｅ０１］又は［Ｅ０２］に記載の固体撮像装置。
［Ｅ０４］２つの撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックの上方に１つのオンチップ・マイクロ・レンズが配設されている［Ｅ０１］又は［Ｅ０２］に記載の固体撮像装置。
［Ｅ０５］複数の撮像素子に対して１つの浮遊拡散層が設けられている［Ｅ０１］乃至［Ｅ０４］のいずれか１項に記載の固体撮像装置。
［Ｅ０６］第１電極は、各撮像素子の電荷蓄積用電極に隣接して配置されている［Ｅ０１］乃至［Ｅ０５］のいずれか１項に記載の固体撮像装置。
［Ｅ０７］第１電極が、複数の撮像素子の一部の電荷蓄積用電極に隣接して配置されており、複数の撮像素子の残りの電荷蓄積用電極とは隣接して配置されてはいない［Ｅ０１］乃至［Ｅ０６］のいずれか１項に記載の固体撮像装置。
［Ｅ０８］撮像素子を構成する電荷蓄積用電極と撮像素子を構成する電荷蓄積用電極との間の距離は、第１電極に隣接した撮像素子における第１電極と電荷蓄積用電極との間の距離よりも長い［Ｅ０７］に記載の固体撮像装置。
［Ｆ０１］《固体撮像装置の駆動方法》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
第２電極側から光が入射し、第１電極には光が入射しない構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法であって、
全ての撮像素子において、一斉に、無機酸化物半導体材料層に電荷を蓄積しながら、第１電極における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、無機酸化物半導体材料層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法。
１０’1，１０’2，１０’3・・・光電変換部セグメント、１３・・・層間絶縁層より下方に位置する各種の撮像素子構成要素、１４・・・オンチップ・マイクロ・レンズ（ＯＣＬ）、１５・・・遮光層、２１・・・第１電極、２２・・・第２電極、２３Ａ・・・光電変換層、２３Ｂ・・・無機酸化物半導体材料層、２３’1，２３’2，２３’3・・・光電変換層セグメント、２４，２４”1，２４”2，２４”3・・・電荷蓄積用電極、２４Ａ，２４Ｂ，２４Ｃ，２４’1，２４’2，２４’3・・・電荷蓄積用電極セグメント、２５，２５Ａ，２５Ｂ・・・転送制御用電極（電荷転送電極）、２６・・・電荷排出電極、２７，２７Ａ1，２７Ａ2，２７Ａ3，２７Ｂ1，２７Ｂ2，２７Ｂ3，２７Ｃ・・・電荷移動制御電極、４１，４３・・・ｎ型半導体領域、４２，４４，７３・・・ｐ+層、４５，４６・・・転送トランジスタのゲート部、５１・・・リセット・トランジスタＴＲ１rstのゲート部、５１Ａ・・・リセット・トランジスタＴＲ１rstのチャネル形成領域、５１Ｂ，５１Ｃ・・・リセット・トランジスタＴＲ１rstのソース／ドレイン領域、５２・・・増幅トランジスタＴＲ１ampのゲート部、５２Ａ・・・増幅トランジスタＴＲ１ampのチャネル形成領域、５２Ｂ，５２Ｃ・・・増幅トランジスタＴＲ１ampのソース／ドレイン領域、５３・・・選択トランジスタＴＲ１selのゲート部、５３Ａ・・・選択トランジスタＴＲ１selのチャネル形成領域、５３Ｂ，５３Ｃ・・・選択トランジスタＴＲ１selのソース／ドレイン領域、６１・・・コンタクトホール部、６２・・・配線層、６３，６４，６８Ａ・・・パッド部、６５，６８Ｂ・・・接続孔、６６，６７，６９・・・接続部、７０・・・半導体基板、７０Ａ・・・半導体基板の第１面（おもて面）、７０Ｂ・・・半導体基板の第２面（裏面）、７１・・・素子分離領域、７２・・・酸化膜、７４・・・ＨｆＯ2膜、７５・・・絶縁材料膜、７６，８１・・・層間絶縁層、８２・・・絶縁層、８２’1，８２’2，８２’3・・・絶縁層セグメント、８２ａ・・・絶縁層の第１面、８２ｂ・・・絶縁層の第２面、８２ｃ・・・絶縁層の第３面、８３・・・絶縁層、８５，８５Ａ，８５Ｂ，８５Ｃ・・・開口部、８６，８６Ａ・・・第２開口部、１００・・・固体撮像装置、１０１・・・積層型撮像素子、１１１・・・撮像領域、１１２・・・垂直駆動回路、１１３・・・カラム信号処理回路、１１４・・・水平駆動回路、１１５・・・出力回路、１１６・・・駆動制御回路、１１７・・・信号線（データ出力線）、１１８・・・水平信号線、２００・・・電子機器（カメラ）、２０１・・・固体撮像装置、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路、ＦＤ1，ＦＤ2，ＦＤ3，４５Ｃ，４６Ｃ・・・浮遊拡散層、ＴＲ１trs，ＴＲ２trs，ＴＲ３trs・・・転送トランジスタ、ＴＲ１rst，ＴＲ２rst，ＴＲ３rst・・・リセット・トランジスタ、ＴＲ１amp，ＴＲ２amp，ＴＲ３amp・・・増幅トランジスタ、ＴＲ１sel，ＴＲ３sel，ＴＲ３sel・・・選択トランジスタ、ＶDD・・・電源、ＴＧ1，ＴＧ2，ＴＧ3・・・転送ゲート線、ＲＳＴ1，ＲＳＴ2，ＲＳＴ3・・・リセット線、ＳＥＬ1，ＳＥＬ2，ＳＥＬ3・・・選択線、ＶＳＬ，ＶＳＬ1，ＶＳＬ2，ＶＳＬ3・・・信号線（データ出力線）、ＶOA，ＶOT，ＶOU・・・配線

Claims (18)

  1. 第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
    第１電極と光電変換層との間には、無機酸化物半導体材料層が形成されており、
    無機酸化物半導体材料層は、インジウム、タングステン、スズ及び亜鉛から成る群から選択された少なくとも２種類の元素から構成されており、
    光電変換部は、更に、絶縁層、及び、第１電極と離間して配置され、且つ、絶縁層を介して無機酸化物半導体材料層と対向して配置された電荷蓄積用電極を備えている撮像素子。
  2. 無機酸化物半導体材料層はガリウム原子を含まない請求項１に記載の撮像素子。
  3. 無機酸化物半導体材料層は、インジウム－タングステン酸化物（ＩＷＯ）、インジウム－タングステン－亜鉛酸化物（ＩＷＺＯ）、インジウム－スズ－亜鉛酸化物（ＩＴＺＯ）、又は、亜鉛－スズ酸化物（ＺＴＯ）から成る請求項１に記載の撮像素子。
  4. 無機酸化物半導体材料層は、インジウム－タングステン－亜鉛酸化物（ＩＷＺＯ）から成る請求項１に記載の撮像素子。
  5. 無機酸化物半導体材料層は、インジウム－タングステン酸化物（ＩＷＯ）から成る請求項１に記載の撮像素子。
  6. 無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ１、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ２は、以下の式を満足する請求項１に記載の撮像素子。
    Ｅ１－Ｅ２＜０．２ｅＶ
  7. 無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ１、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ２は、以下の式を満足する請求項６に記載の撮像素子。
    Ｅ１－Ｅ２＜０．１ｅＶ
  8. 無機酸化物半導体材料層を構成する材料の移動度は１０ｃｍ２／Ｖ・ｓ以上である請求項１に記載の撮像素子。
  9. 第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
    第１電極と光電変換層との間には、無機酸化物半導体材料層が形成されており、
    光電変換部は、更に、絶縁層、及び、第１電極と離間して配置され、且つ、絶縁層を介して無機酸化物半導体材料層と対向して配置された電荷蓄積用電極を備えており、
    無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ１、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ２は、以下の式を満足する撮像素子。
    Ｅ１－Ｅ２＜０．２ｅＶ
  10. 無機酸化物半導体材料層の近傍に位置する光電変換層の部分を構成する材料のＬＵＭＯ値Ｅ１、及び、無機酸化物半導体材料層を構成する材料のＬＵＭＯ値Ｅ２は、以下の式を満足する請求項９に記載の撮像素子。
    Ｅ１－Ｅ２＜０．１ｅＶ
  11. 無機酸化物半導体材料層を構成する材料の移動度は１０ｃｍ２／Ｖ・ｓ以上である請求項９に記載の撮像素子。
  12. 第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
    第１電極と光電変換層との間には、無機酸化物半導体材料層が形成されており、
    無機酸化物半導体材料層を構成する材料の移動度は１０ｃｍ２／Ｖ・ｓ以上であり、
    光電変換部は、更に、絶縁層、及び、第１電極と離間して配置され、且つ、絶縁層を介して無機酸化物半導体材料層と対向して配置された電荷蓄積用電極を備えている撮像素子。
  13. 無機酸化物半導体材料層は非晶質である請求項１に記載の撮像素子。
  14. 無機酸化物半導体材料層の厚さは、１×１０－８ｍ乃至１．５×１０－７ｍである請求項１に記載の撮像素子。
  15. 第２電極から光が入射し、
    光電変換層と無機酸化物半導体材料層との界面における無機酸化物半導体材料層の表面の粗さＲａは１．５ｎｍ以下であり、無機酸化物半導体材料層の二乗平均平方根粗さＲｑの値は２．５ｎｍ以下である請求項１に記載の撮像素子。
  16. 請求項１乃至請求項１５のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子。
  17. 請求項１乃至請求項１５のいずれか１項に記載の撮像素子を、複数、備えた固体撮像素子。
  18. 請求項１６に記載の積層型撮像素子を、複数、備えた固体撮像装置。
JP2019513648A 2017-04-21 2018-04-17 撮像素子、積層型撮像素子及び固体撮像装置 Active JP7132210B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017084495 2017-04-21
JP2017084495 2017-04-21
JP2017157157 2017-08-16
JP2017157157 2017-08-16
PCT/JP2018/015838 WO2018194051A1 (ja) 2017-04-21 2018-04-17 撮像素子、積層型撮像素子及び固体撮像装置

Publications (2)

Publication Number Publication Date
JPWO2018194051A1 JPWO2018194051A1 (ja) 2020-02-27
JP7132210B2 true JP7132210B2 (ja) 2022-09-06

Family

ID=63856133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019513648A Active JP7132210B2 (ja) 2017-04-21 2018-04-17 撮像素子、積層型撮像素子及び固体撮像装置

Country Status (7)

Country Link
US (1) US11276726B2 (ja)
JP (1) JP7132210B2 (ja)
KR (2) KR20230149866A (ja)
CN (2) CN117410298A (ja)
DE (1) DE112018002114T5 (ja)
TW (1) TWI770159B (ja)
WO (1) WO2018194051A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7173044B2 (ja) 2017-12-05 2022-11-16 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
KR102653048B1 (ko) * 2018-04-20 2024-04-01 소니그룹주식회사 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
JP2019212900A (ja) * 2018-05-31 2019-12-12 パナソニックＩｐマネジメント株式会社 撮像装置
EP3951902A4 (en) * 2019-04-05 2022-10-19 Sony Group Corporation IMAGING ELEMENT, LAMINATED IMAGING ELEMENT, SEMICONDUCTOR IMAGING ELEMENT AND METHOD OF MAKING IMAGING ELEMENT
WO2020241165A1 (ja) * 2019-05-24 2020-12-03 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料
JPWO2020241169A1 (ja) * 2019-05-24 2020-12-03
EP3996138A4 (en) * 2019-07-02 2022-09-14 Sony Group Corporation IMAGING ELEMENT, MULTILAYER IMAGING ELEMENT AND SOLID STATE IMAGING DEVICE
CN114556574A (zh) * 2019-11-20 2022-05-27 索尼半导体解决方案公司 固态成像装置和固态成像装置的制造方法
EP4131380A4 (en) * 2020-03-31 2023-10-04 Sony Group Corporation IMAGING ELEMENT AND IMAGING DEVICE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272528A (ja) 2008-05-09 2009-11-19 Fujifilm Corp 光電変換素子，光電変換素子の製造方法及び固体撮像素子
JP2010103457A (ja) 2008-03-07 2010-05-06 Fujifilm Corp 光電変換素子及び撮像素子
JP2012019235A (ja) 2006-08-14 2012-01-26 Fujifilm Corp 固体撮像素子
JP2017054939A (ja) 2015-09-10 2017-03-16 株式会社東芝 有機光電変換素子、及び固体撮像素子
WO2017061174A1 (ja) 2015-10-09 2017-04-13 ソニー株式会社 光電変換素子および撮像素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291782B2 (en) * 2002-06-22 2007-11-06 Nanosolar, Inc. Optoelectronic device and fabrication method
JP5022573B2 (ja) * 2005-06-02 2012-09-12 富士フイルム株式会社 光電変換素子、及び撮像素子、並びに、これらに電場を印加する方法
JP2008177191A (ja) 2007-01-16 2008-07-31 Matsushita Electric Ind Co Ltd 固体撮像装置およびそれを用いたカメラ
JP5509846B2 (ja) 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5938028B2 (ja) * 2013-03-27 2016-06-22 富士フイルム株式会社 光電変換素子およびその使用方法、光センサ、撮像素子
JP2016063165A (ja) 2014-09-19 2016-04-25 株式会社東芝 撮像素子及び固体撮像装置
US10236461B2 (en) * 2016-05-20 2019-03-19 Samsung Electronics Co., Ltd. Organic photoelectronic device and image sensor
JP2018046039A (ja) 2016-09-12 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
CN110301052B (zh) * 2017-02-07 2023-12-12 佳能株式会社 光电转换元件、和使用其的光学区域传感器、图像拾取元件和图像拾取设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019235A (ja) 2006-08-14 2012-01-26 Fujifilm Corp 固体撮像素子
JP2010103457A (ja) 2008-03-07 2010-05-06 Fujifilm Corp 光電変換素子及び撮像素子
JP2009272528A (ja) 2008-05-09 2009-11-19 Fujifilm Corp 光電変換素子，光電変換素子の製造方法及び固体撮像素子
JP2017054939A (ja) 2015-09-10 2017-03-16 株式会社東芝 有機光電変換素子、及び固体撮像素子
WO2017061174A1 (ja) 2015-10-09 2017-04-13 ソニー株式会社 光電変換素子および撮像素子
US20180294315A1 (en) 2015-10-09 2018-10-11 Sony Corporation Photoelectric conversion device and imaging device

Also Published As

Publication number Publication date
KR20200019113A (ko) 2020-02-21
TWI770159B (zh) 2022-07-11
DE112018002114T5 (de) 2020-01-02
US11276726B2 (en) 2022-03-15
CN110520998B (zh) 2023-10-27
US20200119078A1 (en) 2020-04-16
TW201843823A (zh) 2018-12-16
KR20230149866A (ko) 2023-10-27
WO2018194051A1 (ja) 2018-10-25
CN110520998A (zh) 2019-11-29
CN117410298A (zh) 2024-01-16
JPWO2018194051A1 (ja) 2020-02-27
KR102595958B1 (ko) 2023-10-31

Similar Documents

Publication Publication Date Title
JP6926450B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP7132210B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP7090087B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
US11430833B2 (en) Imaging element, laminated imaging element, and solid-state imaging device
JP7099073B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
US20200295219A1 (en) Imaging element, laminated imaging element, and solid-state imaging device
JP7164532B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP7392767B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP2019041018A (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP2023063537A (ja) 撮像素子、積層型撮像素子及び固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210308

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R150 Certificate of patent or registration of utility model

Ref document number: 7132210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150