WO2019026657A1 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
WO2019026657A1
WO2019026657A1 PCT/JP2018/027417 JP2018027417W WO2019026657A1 WO 2019026657 A1 WO2019026657 A1 WO 2019026657A1 JP 2018027417 W JP2018027417 W JP 2018027417W WO 2019026657 A1 WO2019026657 A1 WO 2019026657A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
parallel
conductors
line
interlayer connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/027417
Other languages
English (en)
French (fr)
Inventor
邦明 用水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201890000292.0U priority Critical patent/CN210124037U/zh
Priority to JP2018557946A priority patent/JP6465264B1/ja
Publication of WO2019026657A1 publication Critical patent/WO2019026657A1/ja
Priority to US16/297,765 priority patent/US10709014B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Definitions

  • the present invention relates to a multilayer substrate, and more particularly to a multilayer substrate provided with transmission lines.
  • Differential lines are often used when the frequency band of the signal to be transmitted is high or when high speed data transmission is required.
  • the line conductors formed in different layers are connected via vias.
  • Patent Document 1 discloses a multilayer substrate provided with a differential line for high frequency signal transmission.
  • the multilayer substrate shown in Patent Document 1 is formed by connecting two signal lines (line conductors) respectively formed in two dielectric layers to each other through vias.
  • the characteristic impedance of the differential line is set equal to the input / output impedance of the circuit connected to this differential line. Generally, the impedance is determined in accordance with a predetermined standard.
  • the line width and interline distance of the differential line are designed to be thin and narrow within a range where the conductor loss does not exceed the allowable value Be done.
  • connection portion via formation portion
  • the distance between mutually adjacent vias tends to be relatively wide, which may cause unnecessary radiation from the adjacent vias, and the unnecessary radiation may adversely affect other circuits adjacent to the vias.
  • the predetermined characteristic impedance can be determined by reducing both the line width and the line distance of the line conductor extending in the surface direction of the multilayer substrate, the via portion does not have the predetermined impedance due to the above-mentioned limitation. In this case, signal reflection occurs at the via portion. That is, distortion or insertion loss of the signal waveform becomes a problem.
  • an object of the present invention is to provide a multilayer substrate in which the problem of unnecessary radiation and impedance mismatching at the connection portion connecting the line portions is eliminated.
  • a multilayer substrate comprises: a stacked body in which a plurality of base materials are stacked; and a differential line formed in the stacked body and having a first line conductor and a second line conductor,
  • the differential line includes a plurality of line portions formed in different layers, which extend in a surface direction of the base material, and a connection portion connecting the plurality of line portions.
  • the connection portion includes a first parallel conductor including a plurality of parallel conductors, and a plurality of first interlayer connection conductors connecting the first parallel conductors in parallel and connecting to the first line conductor.
  • a second parallel conductor composed of a plurality of parallel conductors, and a plurality of second interlayer connection conductors connected in parallel to the second line conductor and connected in parallel to the second parallel conductors; When viewed in the stacking direction of the base, the first parallel conductor and the second parallel conductor intersect with each other, It is characterized by being a structure.
  • a capacitive component is generated between the first parallel conductor and the second parallel conductor.
  • the capacitance component generated between the first interlayer connection conductor and the second interlayer connection conductor is also increased as compared with the simple two via structure.
  • the plurality of first interlayer connection conductors and the plurality of second interlayer connection conductors are viewed along the lamination direction of the base material, and the axis in the extension direction of the first line conductor and the second line conductor It is preferable that they are in line symmetry relationship with each other. With this structure, the symmetry between the first parallel conductor and the second parallel conductor and the symmetry between the first interlayer connection conductor and the second interlayer connection conductor can be secured, and the balance of the differential line can be easily maintained.
  • the plurality of first parallel conductors and the plurality of second parallel conductors are arranged in the stacking direction in the first layer as the first parallel conductor, the second layer as the second parallel conductor, and as the third layer.
  • the first parallel conductor, the second parallel conductor is formed in the fourth layer, the interlayer distance between the first layer and the second layer or the interlayer distance between the third layer and the fourth layer is The distance between the second layer and the third layer is preferably smaller than the distance between the second layer and the third layer.
  • At least two pairs of one first parallel conductor and one second parallel conductor which cross at a narrow interlayer distance can be formed, and therefore, between the first parallel conductor and the second parallel conductor
  • the capacity component is effectively increased.
  • the cross sectional shapes of the first interlayer connection conductor and the second interlayer connection conductor are preferably shapes in which the first interlayer connection conductor and the second interlayer connection conductor face each other at straight sides. . This structure effectively increases the capacitance generated between the first interlayer connection conductor and the second interlayer connection conductor.
  • the cross-sectional shapes of the first interlayer connection conductor and the second interlayer connection conductor are square.
  • a notch is formed on the outer periphery other than the side where the first interlayer connection conductor and the second interlayer connection conductor face each other Shape. This makes it possible to increase the inductance components of the first interlayer connection conductor and the second interlayer connection conductor without reducing the capacitance component between the first interlayer connection conductor and the second interlayer connection conductor.
  • connection portion connecting the line portions unnecessary radiation at the connection portion connecting the line portions is suppressed.
  • a multilayer substrate in which impedance mismatch at the connection portion is suppressed can be obtained.
  • FIG. 1 is an exploded perspective view of a multilayer substrate 101 according to the first embodiment.
  • FIG. 2 is a perspective view of the multilayer substrate 101.
  • FIG. 3A is a longitudinal sectional view taken along line X1-X1 in FIG.
  • FIG. 3B is a longitudinal sectional view taken along line X2-X2 in FIG.
  • FIG. 4 is a cross-sectional view of the layer of the substrate S3 in FIG.
  • FIG. 5 is an exploded perspective view of the multilayer substrate 102 according to the second embodiment.
  • FIG. 6 is an exploded perspective view of the multilayer substrate 103 according to the third embodiment.
  • FIG. 7 is a cross-sectional view of a multilayer substrate according to the fourth embodiment.
  • FIG. 8 is a cross-sectional view of another multilayer substrate according to the fourth embodiment.
  • FIG. 9 is a cross-sectional view of still another multilayer substrate according to the fourth embodiment.
  • FIG. 1 is an exploded perspective view of a multilayer substrate 101 according to the first embodiment.
  • FIG. 2 is a perspective view of the multilayer substrate 101.
  • the multilayer substrate 101 includes a laminate 10 in which base materials S1, S2, S3, S4, and S5 are stacked.
  • a differential line is configured in the laminate 10.
  • the differential line extends in the surface direction of the base materials S1, S2, S3, S4 and S5, and includes line portions LP1 and LP2 formed in different layers, and a connection portion CP connecting the line portions LP1 and LP2 with each other. And.
  • the first line portion LP1 is composed of a pair of first line conductors L11 and second line conductors L21
  • the second line portion LP2 is a pair of first line conductors L12 and second line conductors L22. It consists of
  • connection portion CP connects the first parallel running conductors P11 and P12 running parallel to one another and the plurality of first interlayer connecting conductors V111 and V112 connecting the first parallel running conductors in parallel and connecting to the first line conductors L11 and L12. V113, V114, V122, V123, and V124. Further, the connection portion CP connects the second parallel running conductors P21 and P22 which run in parallel and the plurality of second interlayer connecting conductors V211, which connect the second parallel running conductors in parallel and which are connected to the second line conductors L21 and L22. V212, V213, V221, V222, V223, and V224.
  • the first parallel running conductors P11 and P12 and the second parallel running conductors P21 and P22 intersect.
  • FIG. 3A is a longitudinal sectional view taken along the line X1-X1 in FIG.
  • one of the differential lines is configured by the first line conductors L11 and L12, the first parallel conductors P11 and P12, and the first interlayer connection conductors V111, V112, V113, V114, V122, V123, and V124. It is done.
  • FIG. 3B is a longitudinal sectional view taken along line X2-X2 in FIG.
  • the other line of the differential line is configured by the second line conductors L21 and L22, the second parallel conductors P21 and P22, and the second interlayer connection conductors V211, V212, V213, V221, V222, V223, and V224. It is done.
  • a capacitive component is generated between the first parallel running conductors P11 and P12 and the second parallel running conductors P21 and P22.
  • the total facing area between the first interlayer connection conductors V111, V112, V113, V114, V122, V123, and V24 and the second interlayer connection conductors V211, V212, V213, V221, V222, V223, V224 is large, A relatively large capacity results. By these actions, unnecessary radiation and impedance mismatch at the connection portion CP are suppressed.
  • the thicknesses of the substrates S1, S2, S3 and S4 are respectively represented by d1, d2, d3 and d4, they have a relationship of (d1 + d4) ⁇ (d2 + d3). That is, the distance between the parallel conductors P11 and P21 and the distance between the parallel conductors P12 and P22 are smaller than the distance between the parallel conductors P11 and P22. Therefore, a relatively large capacitance occurs between the first parallel conductor P11 and the second parallel conductor P21, which have a short interlayer distance, and similarly, the first parallel conductor P12 and the second parallel conductor P22, which have a short interlayer distance. There is a relatively large capacity between them.
  • FIG. 4 is a cross-sectional view of the layer of the substrate S3 in FIG.
  • the first interlayer connection conductors V113 and V123 and the second interlayer connection conductors V213 and V223 appear.
  • a capacitance C11 indicates a capacitance generated between the first interlayer connection conductor V111, V112, V113, V114 and the second interlayer connection conductor V211, V212, V213.
  • a capacitance C12 indicates a capacitance generated between the first interlayer connection conductors V111, V112, V113, and V114 and the second interlayer connection conductors V221, V222, V223, and V224.
  • a capacitance C21 indicates a capacitance generated between the first interlayer connection conductor V122, V123, V124 and the second interlayer connection conductor V211, V212, V213.
  • a capacitance C22 represents a capacitance generated between the first interlayer connection conductor V122, V123, V124 and the second interlayer connection conductor V221, V222, V223, V224.
  • the SA-SA line in FIGS. 4 and 2 is the extension direction of the first line portion LP1 and the second line portion LP2.
  • the first interlayer connection conductors V111, V112, V113, V114, V122, V123, V124 and the second interlayer connection conductors V211, V212, V213, V221, V222, V222, V223, V224 are viewed in the stacking direction of the base material. It is in line symmetry with respect to the axis in the extension direction (X-axis direction) of the first line portion LP1 and the second line portion LP2.
  • the first parallel running conductors P11 and P12 and the second parallel running conductors P21 and P22 have a 90 ° rotational symmetry centering on the intersection position as viewed in the stacking direction of the base materials. Therefore, the capacitances C11, C12, C21, C22 (capacitance generated between the first line conductor and the second line conductor at the connection portion) shown in FIG. 4 become maximum. Thereby, the unnecessary radiation is effectively suppressed.
  • the first line conductors L11 and L12 and the second line conductors L21 and L22 have a structure in which the positions thereof are interchanged at the connection portion CP, that is, a structure in which the differential lines are twisted. It is less susceptible to external noise and unwanted radiation to the outside is also suppressed.
  • the cross-sectional shape of the interlayer connection conductor is square, but may be rectangular. Also, it may be circular. However, as shown in detail in a later embodiment, in order to increase the capacity component generated between the first interlayer connection conductor and the second interlayer connection conductor, the cross-sectional shape of the interlayer connection conductor should be square. Is preferred.
  • connection portion CP a multilayer substrate in which the number of layers of the base material constituting the connection portion CP is larger than that in the example of the first embodiment is shown.
  • FIG. 5 is an exploded perspective view of the multilayer substrate 102 according to the second embodiment.
  • the multilayer substrate 102 includes a laminate in which the substrates S1 to S10 are laminated.
  • a differential line is configured in this laminated body.
  • the differential line extends in the surface direction of the base materials S1 to S10, and has line portions LP1 and LP2 formed in different layers, and a connection portion CP connecting the line portions LP1 and LP2 to each other.
  • the first line portion LP1 is composed of a pair of first line conductors L11 and second line conductors L21
  • the second line portion LP2 is a pair of first line conductors L12 and second line conductors L22. It consists of
  • connection portion CP connects the first parallel conductors P11, P12, P13, P14 which run in parallel, and a plurality of first interlayer connection conductors which connect the first parallel conductors in parallel and which are connected to the first line conductors L11, L12. And. Further, the connection portion CP connects the second parallel conductors P21, P22, P23, P24 which run in parallel, and a plurality of second interlayers which connect the second parallel conductors in parallel and which are connected to the second line conductors L21, L22. And a connecting conductor.
  • the conductor patterns formed on the substrates S1 to S4 are the same as those shown in FIG.
  • the conductor patterns formed on the substrates S2 to S4 and the conductor patterns formed on the substrates S7 to S9 are the same. In this manner, many crossing points of the parallel conductors are arranged in the stacking direction to increase the number of crossing points.
  • one of the differential lines is constituted by the first line conductors L11 and L12, the first parallel conductors P11, P12, P13 and P14, and the first interlayer connection conductor. Further, the other of the differential lines is constituted by the second line conductors L21 and L22, the second parallel conductors P21, P22, P23 and P24 and the second interlayer connection conductor.
  • the capacitance component generated between the first parallel conductors P11, P12, P13, and P14 and the second parallel conductors P21, P22, P23, and P24 can be increased. Also, the capacitance component generated between the first interlayer connection conductor and the second interlayer connection conductor can be increased.
  • a multilayer substrate is shown in which the number of crossing points of the parallel conductors is increased without increasing the number of layers of the base material constituting the connection portion CP.
  • FIG. 6 is an exploded perspective view of the multilayer substrate 103 according to the third embodiment.
  • the multilayer substrate 103 includes a laminate in which the substrates S1 to S5 are laminated.
  • a differential line is configured in this laminated body.
  • the differential line extends in the surface direction of the substrates S1 to S5, and includes line portions LP1 and LP2 formed in different layers, and a connection portion CP connecting the line portions LP1 and LP2 to each other.
  • the configuration of the connection portion CP is different from that of the multilayer substrate 101 shown in FIG.
  • connection portion CP of the present embodiment connects the first parallel conductors P111, P112, P121, and P122 in parallel and the plurality of first interlayer connections connecting the first parallel conductors to the first line conductors L11 and L12. And a conductor.
  • the connection portion CP includes second parallel running conductors P211, P212, P221, and P222, and a plurality of second interlayer connection conductors connecting the second parallel running conductors in parallel and connecting to the second line conductors L21 and L22. Have.
  • the first parallel running conductors P111 and P112 are formed on the base material S2, and the second parallel running conductors P211 and P212 are formed on the base material S1, and they cross each other when viewed in the stacking direction of the base materials. Further, the first parallel running conductors P121 and P122 are formed on the base material S5, and the second parallel running conductors P221 and P222 are formed on the base material S4, and they cross each other as viewed in the lamination direction of the base materials. Do.
  • the number of crossing points of the parallel running conductors can be increased without increasing the number of layers of the base material constituting the connection portion CP. .
  • the capacitance component generated between the first parallel conductors P111, P112, P121, and P122 and the second parallel conductors P211, P212, P221, and P222 can be increased. Also, the capacitance component generated between the first interlayer connection conductor and the second interlayer connection conductor can be increased.
  • the fourth embodiment shows an example in which the cross-sectional shape of the interlayer connection conductor is different from that shown in the first embodiment.
  • FIG. 9 is a cross-sectional view of the layer of the substrate S3 in FIG.
  • each of the first interlayer connection conductors V113 and V123 and the second interlayer connection conductors V213 and V223 has an L-shaped cross-sectional shape.
  • each of the first interlayer connecting conductors V113 and V123 and the second interlayer connecting conductors V213 and V223 has a right-angled triangular cross-sectional shape.
  • first interlayer connection conductor V113 and the second interlayer connection conductors V213 and V223 are opposed to each other at the linear side SS.
  • first interlayer connection conductor V123 and the second interlayer connection conductors V213 and V223 face each other at the straight side SS.
  • Such a structure can effectively increase the capacitance generated between the first interlayer connection conductor and the second interlayer connection conductor.
  • the sectional shapes of the first interlayer connecting conductors V113 and V123 and the second interlayer connecting conductors V213 and V223 are the same as those of the first interlayer connecting conductors V113 and V123 and the second interlayer connecting conductors V113 and V123.
  • a notch CO is formed on the outer periphery other than the side where the interlayer connection conductors V213 and V223 face each other.
  • FIG. 7 and FIG. 8 show the cross section of the base material S3
  • the cross sectional shapes of the first interlayer connecting conductor and the second interlayer connecting conductor are the same for other layers.
  • each of the first interlayer connecting conductors V113 and V133 and the second interlayer connecting conductors V213 and V233 has an L-shaped cross-sectional shape. Further, each of the first interlayer connection conductor V123 and the second interlayer connection conductor V223 has a U-shaped cross-sectional shape.
  • the first interlayer connection conductor V113 and the second interlayer connection conductors V213 and V223 are opposed to each other at the straight side SS.
  • the first interlayer connection conductor V123 and the second interlayer connection conductors V213, V223, and V233 face each other at the straight side SS.
  • the first interlayer connection conductor V133 and the second interlayer connection conductors V223 and V233 face each other at the straight side SS.
  • Such a structure can effectively increase the capacitance generated between the first interlayer connection conductor and the second interlayer connection conductor.
  • the sectional shapes of the first interlayer connection conductors V113, V123, V133 and the second interlayer connection conductors V213, V223 are the same as the first interlayer connection conductors V113, V123 and the second interlayer connection conductor.
  • a notch CO is provided at the rear of the side opposite to V213, V223, and V233.
  • the cross section in base material S3 was shown in FIG. 9, the cross-sectional shape of a 1st interlayer connection conductor and a 2nd interlayer connection conductor is the same also about another layer. This makes it possible to increase the inductance components of the first interlayer connection conductor and the second interlayer connection conductor without reducing the capacitance component between the first interlayer connection conductor and the second interlayer connection conductor.
  • connection portion CP is viewed in the stacking direction of the base material, and the formation positions of the first interlayer connection conductor and the second interlayer connection conductor are in the form of a square grid, It may be in the form of a diagonal grid. Further, the lengths of the first parallel running conductors P11 and P12 and the second parallel running conductors P21 and P22 may be different.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

多層基板（１０１）は、複数の基材（Ｓ１～Ｓ５）の積層体に形成された、第１線路導体（Ｌ１１，Ｌ１２）および第２線路導体（Ｌ２１，Ｌ２２）を有する差動線路を備える。差動線路は、線路部（ＬＰ１，ＬＰ２）と、線路部（ＬＰ１，ＬＰ２）を接続する接続部（ＣＰ）と、を有する。接続部（ＣＰ）は、並走する複数の第１並走導体（Ｐ１１，Ｐ１２）と、これら第１並走導体（Ｐ１１，Ｐ１２）を並列接続するとともに第１線路導体（Ｌ１１）に接続する複数の第１層間接続導体と、並走する複数の第２並走導体（Ｐ２１，Ｐ２２）と、これら第２並走導体（Ｐ２１，Ｐ２２）を並列接続するとともに第２線路導体（Ｌ２１，Ｌ２２）に接続する複数の第２層間接続導体とを有する。基材（Ｓ１～Ｓ５）の積層方向に視て、第１並走導体（Ｐ１１，Ｐ１２）と第２並走導体（Ｐ２１，Ｐ２２）とは交差する。

Description

多層基板
　本発明は、多層基板に関し、特に伝送線路を備える多層基板に関する。
　伝送すべき信号の周波数帯域が高い場合、または高速データ伝送が要求される場合に、差動線路が用いられることが多い。このような差動線路を多層基板に構成する場合、異なる層に形成された線路導体はビアを介して接続される。
　高周波信号伝送用の差動線路を備える多層基板は例えば特許文献１に開示されている。この特許文献１に示される多層基板は、二つの誘電体層にそれぞれ形成された二つの信号ライン（線路導体）を、それぞれビアを介して層間接続したものである。
特開２００５－２７７０２８号公報
　差動線路の特性インピーダンスは、この差動線路に接続される回路の入出力インピーダンスに等しく定められている。一般には所定の規格に従ったインピーダンスに定められる。
　また、多層基板における差動線路の占有面積をなるべく抑えて、装置を小型化するために、差動線路の線幅および線間距離は、導体損失が許容値を超えない範囲で細く、狭く設計される。
　ところが、多層基板の面方向に延伸する線路導体については、線幅および線間距離を細く狭く設計することは比較的容易であるが、線路部同士を接続する接続部（ビア形成部）に関しては製造プロセス上、ビア径の縮小化、ビア間距離の狭幅化は困難である。
　そのため、互いに隣接するビアの間隔は相対的に広くなる傾向にあり、そのことで、隣接するビアから不要輻射が生じ、この不要輻射が、ビアに隣接する他の回路に対するノイズとして悪影響を及ぼす虞がある。また、多層基板の面方向に延伸する線路導体の線幅および線間距離を共に小さくすることで所定の特性インピーダンスに定めることができるが、ビア部分については、上述の制限によって所定のインピーダンスにならない場合、ビア部分で信号の反射が生じる。つまり、信号波形の歪みや挿入損失が問題となる。
　そこで、本発明の目的は、線路部同士を接続する接続部における不要輻射およびインピーダンス不整合の問題を解消した多層基板を提供することにある。
（１）本発明の多層基板は、複数の基材が積層された積層体と、当該積層体に形成され、第１線路導体および第２線路導体を有する差動線路と、を備え、
　前記差動線路は、前記基材の面方向に延伸する、異なる層に形成された複数の線路部と、前記複数の線路部同士を接続する接続部と、を有し、
　前記接続部は、並走する複数の導体で構成される第１並走導体と、これら第１並走導体を並列接続するとともに前記第１線路導体に接続する複数の第１層間接続導体と、並走する複数の導体で構成される第２並走導体と、これら第２並走導体を並列接続するとともに前記第２線路導体に接続する複数の第２層間接続導体とを有し、
　前記基材の積層方向に視て、前記第１並走導体と前記第２並走導体とは交差する、
　構造であることを特徴とする。
　上記構造により、第１並走導体と第２並走導体との間に容量成分が発生する。また、第１層間接続導体と第２層間接続導体との間に生じる容量成分も、単純な２本のビアによる構造に比べて増大する。これらの作用で、接続部における不要輻射およびインピーダンス不整合が抑制される。
（２）前記複数の第１層間接続導体と前記複数の第２層間接続導体とは、前記基材の積層方向に視て、前記第１線路導体および前記第２線路導体の延伸方向の軸に対して線対称の関係にあることが好ましい。この構造より、第１並走導体と第２並走導体との対称性、第１層間接続導体と第２層間接続導体との対称性が確保され、差動線路の平衡性が保たれ易い。
（３）前記複数の第１並走導体および前記複数の第２並走導体は、積層方向順に、第１層に第１並走導体、第２層に第２並走導体、第３層に第１並走導体、第４層に第２並走導体がそれぞれ形成されていて、前記第１層と前記第２層との層間距離または前記第３層と前記第４層との層間距離は、前記第２層と前記第３層との層間距離より小さいことが好ましい。
　上記構造により、狭い層間距離で交差する一つの第１並走導体と一つの第２並走導体との組が少なくとも二組できるので、第１並走導体と第２並走導体との間の容量成分が効果的に大きくなる。
（４）前記第１層間接続導体および前記第２層間接続導体の横断面形状は、前記第１層間接続導体と前記第２層間接続導体とが直線状の辺で対向する形状であることが好ましい。この構造により、第１層間接続導体と第２層間接続導体との間に生じる容量が効果的に大きくなる。
（５）例えば、前記第１層間接続導体および前記第２層間接続導体の断面形状は四角形である。このことにより、第１層間接続導体および第２層間接続導体のインダクタンス成分を大きくすることなく、第１層間接続導体と第２層間接続導体との間のキャパシタンス成分が効果的に大きくできる。
（６）例えば、前記第１層間接続導体および前記第２層間接続導体の断面形状は、前記第１層間接続導体と前記第２層間接続導体とが対向する辺以外の外周に切欠きが形成された形状である。このことにより、第１層間接続導体と第２層間接続導体との間のキャパシタンス成分を低減することなく、第１層間接続導体および第２層間接続導体のインダクタンス成分を大きくできる。
　本発明によれば、線路部同士を接続する接続部における不要輻射が抑制される。また、接続部におけるインピーダンス不整合が抑制された多層基板が得られる。
図１は第１の実施形態に係る多層基板１０１の分解斜視図である。 図２は多層基板１０１の斜視図である。 図３（Ａ）は図２におけるＸ１－Ｘ１ラインでの縦断面図である。図３（Ｂ）は図２におけるＸ２－Ｘ２ラインでの縦断面図である。 図４は図１における基材Ｓ３の層での横断面図である。 図５は第２の実施形態に係る多層基板１０２の分解斜視図である。 図６は第３の実施形態に係る多層基板１０３の分解斜視図である。 図７は第４の実施形態に係る多層基板の横断面図である。 図８は第４の実施形態に係る別の多層基板の横断面図である。 図９は第４の実施形態に係る更に別の多層基板の横断面図である。
　以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１実施形態》
　図１は第１の実施形態に係る多層基板１０１の分解斜視図である。図２は多層基板１０１の斜視図である。
　多層基板１０１は、基材Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５が積層された積層体１０を備える。この積層体１０に差動線路が構成されている。差動線路は、基材Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５の面方向に延伸し、異なる層に形成された線路部ＬＰ１，ＬＰ２と、この線路部ＬＰ１，ＬＰ２同士を接続する接続部ＣＰと、を有する。
　第１線路部ＬＰ１は、対をなす第１線路導体Ｌ１１と第２線路導体Ｌ２１とで構成されていて、第２線路部ＬＰ２は、対をなす第１線路導体Ｌ１２と第２線路導体Ｌ２２とで構成されている。
　接続部ＣＰは、並走する第１並走導体Ｐ１１，Ｐ１２と、これら第１並走導体を並列接続するとともに第１線路導体Ｌ１１，Ｌ１２に接続する複数の第１層間接続導体Ｖ１１１，Ｖ１１２，Ｖ１１３，Ｖ１１４，Ｖ１２２，Ｖ１２３，Ｖ１２４とを有する。また、接続部ＣＰは、並走する第２並走導体Ｐ２１，Ｐ２２と、これら第２並走導体を並列接続するとともに第２線路導体Ｌ２１，Ｌ２２に接続する複数の第２層間接続導体Ｖ２１１，Ｖ２１２，Ｖ２１３，Ｖ２２１，Ｖ２２２，Ｖ２２３，Ｖ２２４とを有する。
　基材Ｓ１～Ｓ５の積層方向に視て、第１並走導体Ｐ１１，Ｐ１２と第２並走導体Ｐ２１，Ｐ２２とは交差する。
　図３（Ａ）は、図２におけるＸ１－Ｘ１ラインでの縦断面図である。このように、第１線路導体Ｌ１１，Ｌ１２、第１並走導体Ｐ１１，Ｐ１２および第１層間接続導体Ｖ１１１，Ｖ１１２，Ｖ１１３，Ｖ１１４，Ｖ１２２，Ｖ１２３，Ｖ１２４によって、差動線路の一方の線路が構成されている。
　図３（Ｂ）は、図２におけるＸ２－Ｘ２ラインでの縦断面図である。このように、第２線路導体Ｌ２１，Ｌ２２、第２並走導体Ｐ２１，Ｐ２２および第２層間接続導体Ｖ２１１，Ｖ２１２，Ｖ２１３，Ｖ２２１，Ｖ２２２，Ｖ２２３，Ｖ２２４によって、差動線路の他方の線路が構成されている。
　以上に示した構造により、第１並走導体Ｐ１１，Ｐ１２と第２並走導体Ｐ２１，Ｐ２２との間に容量成分が発生する。また、第１層間接続導体Ｖ１１１，Ｖ１１２，Ｖ１１３，Ｖ１１４，Ｖ１２２，Ｖ１２３，Ｖ１２４と第２層間接続導体Ｖ２１１，Ｖ２１２，Ｖ２１３，Ｖ２２１，Ｖ２２２，Ｖ２２３，Ｖ２２４との総対向面積が大きいので、その間に比較的大きな容量が生じる。これらの作用で、接続部ＣＰにおける不要輻射およびインピーダンス不整合が抑制される。
　特に、この例では、基材Ｓ１，Ｓ２，Ｓ３，Ｓ４の厚みをそれぞれｄ１，ｄ２，ｄ３，ｄ４で表すと、（ｄ１＋ｄ４）＜（ｄ２＋ｄ３）の関係にある。つまり、並走導体Ｐ１１―Ｐ２１間の間隔、並走導体Ｐ１２―Ｐ２２間の間隔を並走導体Ｐ１１－Ｐ２２の間隔より狭くしている。したがって、層間距離が短い第１並走導体Ｐ１１と第２並走導体Ｐ２１との間に比較的大きな容量が生じ、同様に、層間距離が短い第１並走導体Ｐ１２と第２並走導体Ｐ２２との間に比較的大きな容量が生じる。
　図４は、図１における基材Ｓ３の層での横断面図である。この図４では、第１層間接続導体Ｖ１１３，Ｖ１２３と第２層間接続導体Ｖ２１３，Ｖ２２３が表れている。図４において、容量Ｃ１１は、第１層間接続導体Ｖ１１１，Ｖ１１２，Ｖ１１３，Ｖ１１４と第２層間接続導体Ｖ２１１，Ｖ２１２，Ｖ２１３との間に生じる容量を示している。また、容量Ｃ１２は、第１層間接続導体Ｖ１１１，Ｖ１１２，Ｖ１１３，Ｖ１１４と第２層間接続導体Ｖ２２１，Ｖ２２２，Ｖ２２３，Ｖ２２４との間に生じる容量を示している。また、容量Ｃ２１は、第１層間接続導体Ｖ１２２，Ｖ１２３，Ｖ１２４と第２層間接続導体Ｖ２１１，Ｖ２１２，Ｖ２１３との間に生じる容量を示している。また、容量Ｃ２２は、第１層間接続導体Ｖ１２２，Ｖ１２３，Ｖ１２４と第２層間接続導体Ｖ２２１，Ｖ２２２，Ｖ２２３、Ｖ２２４との間に生じる容量を示している。
　図４および図２におけるＳＡ－ＳＡラインは、第１線路部ＬＰ１および第２線路部ＬＰ２の延伸方向である。第１層間接続導体Ｖ１１１，Ｖ１１２，Ｖ１１３，Ｖ１１４，Ｖ１２２，Ｖ１２３，Ｖ１２４と第２層間接続導体Ｖ２１１，Ｖ２１２，Ｖ２１３，Ｖ２２１，Ｖ２２２，Ｖ２２３，Ｖ２２４とは、基材の積層方向に視て、第１線路部ＬＰ１および第２線路部ＬＰ２の延伸方向（Ｘ軸方向）の軸に対して線対称の関係にある。
　この構造より、第１並走導体Ｐ１１，Ｐ１２と第２並走導体Ｐ２１，Ｐ２２との対称性、第１層間接続導体Ｖ１１１，Ｖ１１２，Ｖ１１３，Ｖ１１４，Ｖ１２２，Ｖ１２３，Ｖ１２４と第２層間接続導体Ｖ２１１，Ｖ２１２，Ｖ２１３，Ｖ２２１，Ｖ２２２，Ｖ２２３，Ｖ２２４との対称性が確保され、差動線路の平衡性が保たれ易い。
　また、本実施形態では、第１並走導体Ｐ１１，Ｐ１２と第２並走導体Ｐ２１，Ｐ２２とは、基材の積層方向に視て、交差位置を中心とする９０°回転対称である。そのため、図４に示した容量Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２（接続部における第１線路導体と第２線路導体との間に生じる容量）は最大となる。これにより、不要輻射が効果的に抑制される。
　なお、本実施形態の多層基板は、第１線路導体Ｌ１１，Ｌ１２と第２線路導体Ｌ２１，Ｌ２２は接続部ＣＰにおいて、位置が互いに入れ替わる構造、すなわち差動線路がツイストする構造であるので、単なる外部からのノイズの影響を受けにくく、また外部への不要輻射も抑制される。
　なお、図４に示した例では、層間接続導体の横断面形状が正方形であったが、長方形であってもよい。また、円形であってもよい。但し、後の実施形態で詳細に示すように、第１層間接続導体と第２層間接続導体との間に生じる容量成分を大きくするためには、層間接続導体の横断面形状が四角形であることが好ましい。
《第２の実施形態》
　第２の実施形態では、接続部ＣＰを構成する基材の層数が第１の実施形態の例より多い多層基板について示す。
　図５は第２の実施形態に係る多層基板１０２の分解斜視図である。この多層基板１０２は、基材Ｓ１～Ｓ１０が積層された積層体を備える。この積層体に差動線路が構成されている。差動線路は、基材Ｓ１～Ｓ１０の面方向に延伸し、異なる層に形成された線路部ＬＰ１，ＬＰ２と、この線路部ＬＰ１，ＬＰ２同士を接続する接続部ＣＰと、を有する。
　第１線路部ＬＰ１は、対をなす第１線路導体Ｌ１１と第２線路導体Ｌ２１とで構成されていて、第２線路部ＬＰ２は、対をなす第１線路導体Ｌ１２と第２線路導体Ｌ２２とで構成されている。
　接続部ＣＰは、並走する第１並走導体Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４と、これら第１並走導体を並列接続するとともに第１線路導体Ｌ１１，Ｌ１２に接続する複数の第１層間接続導体とを有する。また、接続部ＣＰは、並走する第２並走導体Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４と、これら第２並走導体を並列接続するとともに第２線路導体Ｌ２１，Ｌ２２に接続する複数の第２層間接続導体とを有する。
　基材Ｓ１～Ｓ４に形成されている導体パターンは図１に示したものと同じである。また、基材Ｓ２～Ｓ４に形成されている導体パターンと基材Ｓ７～Ｓ９に形成されている導体パターンは同じである。このようにして、並走導体の交差箇所を積層方向に多く配置して、交差箇所の数を増加させている。
　このように、第１線路導体Ｌ１１，Ｌ１２、第１並走導体Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４および第１層間接続導体によって、差動線路の一方の線路が構成されている。また、第２線路導体Ｌ２１，Ｌ２２、第２並走導体Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４および第２層間接続導体によって、差動線路の他方の線路が構成されている。
　本実施形態によれば、第１並走導体Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４と第２並走導体Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４との間に生じる容量成分を大きくできる。また、第１層間接続導体と第２層間接続導体との間に生じる容量成分についても大きくできる。
　なお、接続部ＣＰにおいて、第１線路導体Ｌ１１，Ｌ１２と第２線路導体Ｌ２１，Ｌ２２の位置が互いに入れ替わる構造を積層方向で複数回繰り返すことで、差動線路が積層方向で複数回ツイストする構造としてもよい。
《第３の実施形態》
　第３の実施形態では、接続部ＣＰを構成する基材の層数を増加することなく、並走導体の交差箇所の数を増加させた多層基板について示す。
　図６は第３の実施形態に係る多層基板１０３の分解斜視図である。この多層基板１０３は、基材Ｓ１～Ｓ５が積層された積層体を備える。この積層体に差動線路が構成されている。差動線路は、基材Ｓ１～Ｓ５の面方向に延伸し、異なる層に形成された線路部ＬＰ１，ＬＰ２と、この線路部ＬＰ１，ＬＰ２同士を接続する接続部ＣＰと、を有する。図１に示した多層基板１０１とは、接続部ＣＰの構成が異なる。
　本実施形態の接続部ＣＰは、第１並走導体Ｐ１１１，Ｐ１１２，Ｐ１２１，Ｐ１２２と、これら第１並走導体を並列接続するとともに第１線路導体Ｌ１１，Ｌ１２に接続する複数の第１層間接続導体とを有する。また、接続部ＣＰは、第２並走導体Ｐ２１１，Ｐ２１２，Ｐ２２１，Ｐ２２２と、これら第２並走導体を並列接続するとともに第２線路導体Ｌ２１，Ｌ２２に接続する複数の第２層間接続導体とを有する。
　基材Ｓ２には第１並走導体Ｐ１１１，Ｐ１１２が形成されていて、基材Ｓ１には第２並走導体Ｐ２１１，Ｐ２１２が形成されていて、基材の積層方向に視てそれぞれ交差する。また、基材Ｓ５には第１並走導体Ｐ１２１，Ｐ１２２が形成されていて、基材Ｓ４には第２並走導体Ｐ２２１，Ｐ２２２が形成されていて、基材の積層方向に視てそれぞれ交差する。
　このように、一つの層に複数の並走導体を形成することにより、接続部ＣＰを構成する基材の層数を増加することなく、並走導体の交差箇所の数を多くすることができる。
　本実施形態によれば、第１並走導体Ｐ１１１，Ｐ１１２，Ｐ１２１，Ｐ１２２と第２並走導体Ｐ２１１，Ｐ２１２，Ｐ２２１，Ｐ２２２との間に生じる容量成分を大きくできる。また、第１層間接続導体と第２層間接続導体との間に生じる容量成分についても大きくできる。
《第４の実施形態》
　第４の実施形態では、層間接続導体の横断面形状が第１の実施形態で示したものとは異なる例を示す。
　図７、図８、図９は、第４の実施形態に係るそれぞれ異なる多層基板の横断面図である。
　第４の実施形態の多層基板の分解斜視図は図１に示したものと同じである。図７、図８は、いずれも図１における基材Ｓ３の層での横断面図である。図９は、図６における基材Ｓ３の層での断面図である。
　図７に示す例では、第１層間接続導体Ｖ１１３，Ｖ１２３、第２層間接続導体Ｖ２１３，Ｖ２２３はいずれも横断面形状がＬ字型である。図８に示す例では、第１層間接続導体Ｖ１１３，Ｖ１２３、第２層間接続導体Ｖ２１３，Ｖ２２３はいずれも横断面形状が直角三角形型である。
　図７、図８に示すいずれの例でも、第１層間接続導体Ｖ１１３と第２層間接続導体Ｖ２１３，Ｖ２２３とは直線状の辺ＳＳでそれぞれ対向する。同様に、第１層間接続導体Ｖ１２３と第２層間接続導体Ｖ２１３，Ｖ２２３とは直線状の辺ＳＳでそれぞれ対向する。
　図７、図８においては基材Ｓ３における横断面を示したが、他の層についても、第１層間接続導体、第２層間接続導体の横断面形状は同じである。
　このような構造により、第１層間接続導体と第２層間接続導体との間に生じる容量を効果的に大きくできる。
　また、図７、図８に示したいずれの多層基板においても、第１層間接続導体Ｖ１１３，Ｖ１２３および第２層間接続導体Ｖ２１３，Ｖ２２３の断面形状は、第１層間接続導体Ｖ１１３，Ｖ１２３と第２層間接続導体Ｖ２１３，Ｖ２２３とが対向する辺以外の外周に切欠きＣＯが形成された形状を有している。図７、図８においては、基材Ｓ３における横断面を示したが、他の層についても、第１層間接続導体、第２層間接続導体の横断面形状は同じである。このように、層間接続導体の横断面の外周が非円形であることにより（外周が円形より長いことにより）、第１層間接続導体と第２層間接続導体との間のキャパシタンス成分を低減することなく、第１層間接続導体および第２層間接続導体のインダクタンス成分を大きくできる。
　図９に示す例では、第１層間接続導体Ｖ１１３，Ｖ１３３、第２層間接続導体Ｖ２１３，Ｖ２３３はいずれも横断面形状がＬ字型である。また、第１層間接続導体Ｖ１２３、第２層間接続導体Ｖ２２３はいずれも横断面形状がＵ字型である。第１層間接続導体Ｖ１１３と第２層間接続導体Ｖ２１３，Ｖ２２３とは直線状の辺ＳＳでそれぞれ対向する。第１層間接続導体Ｖ１２３と第２層間接続導体Ｖ２１３，Ｖ２２３，Ｖ２３３とは直線状の辺ＳＳでそれぞれ対向する。そして、第１層間接続導体Ｖ１３３と第２層間接続導体Ｖ２２３，Ｖ２３３とは直線状の辺ＳＳでそれぞれ対向する。
　このような構造により、第１層間接続導体と第２層間接続導体との間に生じる容量を効果的に大きくできる。
　また、図９に示した多層基板においても、第１層間接続導体Ｖ１１３，Ｖ１２３，Ｖ１３３および第２層間接続導体Ｖ２１３，Ｖ２２３の断面形状は、第１層間接続導体Ｖ１１３，Ｖ１２３と第２層間接続導体Ｖ２１３，Ｖ２２３，Ｖ２３３とが対向する辺の後部に切欠きＣＯを有している。図９においては、基材Ｓ３における横断面を示したが、他の層についても、第１層間接続導体、第２層間接続導体の横断面形状は同じである。このことにより、第１層間接続導体と第２層間接続導体との間のキャパシタンス成分を低減することなく、第１層間接続導体および第２層間接続導体のインダクタンス成分を大きくできる。
　なお、以上に示した幾つかの実施形態では、接続部ＣＰを基材の積層方向に視て、第１層間接続導体および第２層間接続導体の形成位置が、正方格子状であったが、斜方格子状であってもよい。また、第１並走導体Ｐ１１，Ｐ１２と第２並走導体Ｐ２１，Ｐ２２との長さが異なっていてもよい。
　最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２…容量
ＣＯ…切欠き
ＣＰ…接続部
Ｌ１１，Ｌ１２…第１線路導体
Ｌ２１…第２線路導体
Ｌ２１，Ｌ２２…第２線路導体
ＬＰ１…第１線路部
ＬＰ２…第２線路部
Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４…第１並走導体
Ｐ１１１，Ｐ１１２，Ｐ１２１，Ｐ１２２…第１並走導体
Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４…第２並走導体
Ｐ２１１，Ｐ２１２，Ｐ２２１，Ｐ２２２…第２並走導体
Ｓ１～Ｓ１０…基材
ＳＳ…辺
Ｖ１１１，Ｖ１１２，Ｖ１１３，Ｖ１１４，Ｖ１２２，Ｖ１２３，Ｖ１２４，Ｖ１３３…第１層間接続導体
Ｖ２１１，Ｖ２１２，Ｖ２１３，Ｖ２２１，Ｖ２２２，Ｖ２２３，Ｖ２２４，Ｖ２３３…第２層間接続導体
１０…積層体
１０１，１０２，１０３…多層基板

Claims (6)

  1. 　複数の基材が積層された積層体と、当該積層体に形成され、第１線路導体および第２線路導体を有する差動線路と、を備えた多層基板であって、
    　前記差動線路は、前記基材の面方向に延伸する、異なる層に形成された複数の線路部と、前記複数の線路部同士を接続する接続部と、を有し、
    　前記接続部は、並走する複数の導体で構成される第１並走導体と、これら第１並走導体を並列接続するとともに前記第１線路導体に接続する複数の第１層間接続導体と、並走する複数の導体で構成される第２並走導体と、これら第２並走導体を並列接続するとともに前記第２線路導体に接続する複数の第２層間接続導体とを有し、
    　前記基材の積層方向に視て、前記第１並走導体と前記第２並走導体とは交差する、
    　多層基板。
  2. 　前記複数の第１層間接続導体と前記複数の第２層間接続導体とは、前記基材の積層方向に視て、前記第１線路導体および前記第２線路導体の延伸方向の軸に対して線対称の関係にある、請求項１に記載の多層基板。
  3. 　前記複数の第１並走導体および前記複数の第２並走導体は、積層方向順に、第１層に第１並走導体、第２層に第２並走導体、第３層に第１並走導体、第４層に第２並走導体がそれぞれ形成されていて、前記第１層と前記第２層との層間距離または前記第３層と前記第４層との層間距離は、前記第２層と前記第３層との層間距離より小さい、請求項１または２に記載の多層基板。
  4. 　前記第１層間接続導体および前記第２層間接続導体の横断面形状は、前記第１層間接続導体と前記第２層間接続導体とが直線状の辺で対向する形状である、請求項１から３のいずれかに記載の多層基板。
  5. 　前記第１層間接続導体および前記第２層間接続導体の断面形状は四角形である、請求項４に記載の多層基板。
  6. 　前記第１層間接続導体および前記第２層間接続導体の断面形状は、前記第１層間接続導体と前記第２層間接続導体とが対向する辺以外の外周に切欠きが形成された形状である、請求項４に記載の多層基板。
PCT/JP2018/027417 2017-08-01 2018-07-23 多層基板 Ceased WO2019026657A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201890000292.0U CN210124037U (zh) 2017-08-01 2018-07-23 多层基板
JP2018557946A JP6465264B1 (ja) 2017-08-01 2018-07-23 多層基板
US16/297,765 US10709014B2 (en) 2017-08-01 2019-03-11 Multilayer substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-148822 2017-08-01
JP2017148822 2017-08-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/297,765 Continuation US10709014B2 (en) 2017-08-01 2019-03-11 Multilayer substrate

Publications (1)

Publication Number Publication Date
WO2019026657A1 true WO2019026657A1 (ja) 2019-02-07

Family

ID=65232598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/027417 Ceased WO2019026657A1 (ja) 2017-08-01 2018-07-23 多層基板

Country Status (4)

Country Link
US (1) US10709014B2 (ja)
JP (1) JP6465264B1 (ja)
CN (1) CN210124037U (ja)
WO (1) WO2019026657A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007530A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 回路基板
JP2007287750A (ja) * 2006-04-12 2007-11-01 Canon Inc 多層プリント配線板
JP2010093018A (ja) * 2008-10-07 2010-04-22 Panasonic Corp 配線基板
JP2013097845A (ja) * 2011-11-02 2013-05-20 Nhk Spring Co Ltd ヘッド・サスペンションの配線構造及び製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277028A (ja) 2004-03-24 2005-10-06 Mitsubishi Electric Corp 高速伝送用基板構造
TWI248330B (en) * 2005-01-14 2006-01-21 Ind Tech Res Inst High frequency and wide band impedance matching via
US7830221B2 (en) * 2008-01-25 2010-11-09 Micron Technology, Inc. Coupling cancellation scheme
JP5216147B2 (ja) * 2011-03-08 2013-06-19 日本オクラロ株式会社 差動伝送回路、光送受信モジュール、及び情報処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007530A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 回路基板
JP2007287750A (ja) * 2006-04-12 2007-11-01 Canon Inc 多層プリント配線板
JP2010093018A (ja) * 2008-10-07 2010-04-22 Panasonic Corp 配線基板
JP2013097845A (ja) * 2011-11-02 2013-05-20 Nhk Spring Co Ltd ヘッド・サスペンションの配線構造及び製造方法

Also Published As

Publication number Publication date
US10709014B2 (en) 2020-07-07
JP6465264B1 (ja) 2019-02-06
US20190208623A1 (en) 2019-07-04
CN210124037U (zh) 2020-03-03
JPWO2019026657A1 (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
US7859364B2 (en) Layered low-pass filter
US7982557B2 (en) Layered low-pass filter capable of producing a plurality of attenuation poles
JP5652542B2 (ja) 方向性結合器
US7755449B2 (en) Printed circuit board having impedance-matched strip transmission line
JP5660087B2 (ja) バラントランス
CN102971905B (zh) 电子元器件
JP2016157917A (ja) コモンモードノイズフィルタ
JP2005166702A (ja) バラン
KR101968585B1 (ko) 차동 및 공통 모드 겸용 필터
JP6418135B2 (ja) 電子部品
US7999634B2 (en) Layered low-pass filter having a conducting portion that connects a grounding conductor layer to a grounding terminal
JP2007089133A (ja) コモンモードフィルタ
JP4622003B2 (ja) 積層型バルントランス
US12355417B2 (en) Filter
WO2018051798A1 (ja) コモンモードノイズフィルタ
JP6418134B2 (ja) 電子部品
US10340575B2 (en) Directional coupler
WO2019026657A1 (ja) 多層基板
US8681474B2 (en) Electrical circuit arrangement with concentrated elements in multi-layer substrates
JP2012231279A (ja) フィルタ回路
JP2008167157A (ja) ハイパスフィルタ
CN205792477U (zh) 具有宽频抑制能力的低通滤波器
WO2019150787A1 (ja) フィルタモジュールおよび高周波モジュール
JP7053535B2 (ja) 電子部品
KR102521168B1 (ko) 멀티플렉서

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018557946

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18841714

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18841714

Country of ref document: EP

Kind code of ref document: A1