WO2019024917A1 - 一种半导体器件及实现自身静电放电保护的高压器件 - Google Patents

一种半导体器件及实现自身静电放电保护的高压器件 Download PDF

Info

Publication number
WO2019024917A1
WO2019024917A1 PCT/CN2018/098511 CN2018098511W WO2019024917A1 WO 2019024917 A1 WO2019024917 A1 WO 2019024917A1 CN 2018098511 W CN2018098511 W CN 2018098511W WO 2019024917 A1 WO2019024917 A1 WO 2019024917A1
Authority
WO
WIPO (PCT)
Prior art keywords
well
region
ion implantation
high voltage
implantation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/098511
Other languages
English (en)
French (fr)
Inventor
汪广羊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to US16/644,462 priority Critical patent/US20200266188A1/en
Publication of WO2019024917A1 publication Critical patent/WO2019024917A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Definitions

  • FIG. 1 is a schematic diagram of a conventional high voltage device for realizing self-electrostatic discharge protection
  • first well a first well, a second well and a third well formed in the semiconductor substrate, the third well being located between the first well and the second well, the first well and the second well having a conductivity type, the third well has a second conductivity type, and the first conductivity type and the second conductivity type are opposite conductivity types;

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种实现自身静电放电保护的高压器件，包括：半导体衬底；形成于半导体衬底中的第一N-阱(201)、P-阱(202)和第二N-阱(209)；形成于第一N-阱(201)中的第一N+离子注入区(203)和第一隔离区(207)；形成于P-阱(202)中的第二N+离子注入区(204)和紧贴第二N+离子注入区(204)的P+离子注入区(205)；形成于第二N-阱(209)中的第三N+离子注入区(208)；形成于半导体衬底中的第二隔离区(210)，所述第二隔离区(210)覆盖部分第二N-阱(209)和部分P-阱(202)，其中，第二N+离子注入区(203)、P+离子注入区(205)和第三N+离子注入区(208)构成NPN型BJT，通过所述BJT实现所述静电放电保护。

Description

一种半导体器件及实现自身静电放电保护的高压器件 技术领域
本发明涉及半导体制造领域，具体而言涉及一种半导体器件及实现自身静电放电(ESD)保护的高压(HV)器件。
背景技术
静电放电是在我们生活中普遍存在的自然现象，但静电放电时在短时间内产生的大电流，会对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。例如，对于发生在人体上的静电放电现象，通常发生在几百个纳秒内，最大的电流峰值可能达到几个安培，其它模式静电放电发生的时间更短，电流也更大。如此大的电流在短时间内通过集成电路，产生的功耗会严重超过其所能承受的最大值，从而对集成电路产生严重的物理损伤并导致其最终失效。
为了解决该问题，在实际应用中主要从环境和电路本身两方面来解决。环境方面，主要是减少静电的产生和及时消除静电，例如，应用不易产生静电的材料、增加环境湿度、操作人员和设备接地等。电路方面，主要是增加集成电路本身的静电放电耐受能力，例如增加额外的静电保护器件或者电路来保护集成电路内部电路不被静电放电损害。
发明内容
根据本申请的各种实施例，提供一种实现自身静电放电保护的高压器件，包括：半导体衬底；形成于所述半导体衬底中的第一N-阱、P-阱和第二N-阱；形成于所述第一N-阱中的第一N+离子注入区和第一隔离区；形成于所述P-阱中的第二N+离子注入区和紧贴所述第二N+离子注入区的P+离子注入区；形成于所述第二N-阱中的第三N+离子注入区；形成于所述半导体衬底中的第二隔离区，所述第二隔离区覆盖部分所述第二N-阱和部分所述P-阱，其中，所述第二N+离子注入区、所述P+离子注入区和所述第三N+离子注入区构成NPN型BJT，通过所述BJT实现所述静电放电保护。
本申请的一个或多个实施例的细节在下面的附图和描述中提出。本申请 的其它特征、目的和优点将从说明书、附图以及权利要求书变得明显。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1为一种传统的高压器件实现自身静电放电保护的示意图；
图2为根据本申请示例性实施例的高压器件实现自身静电放电保护的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本申请能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本申请的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在... 之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
一种传统的高压器件100如图1所示，在半导体衬底中形成有N-阱101和P-阱102，P-阱102的深度小于N-阱101的深度，在N-阱101中形成有作为高压器件100的漏极的第一N+离子注入区103，在P-阱102中形成有作为高压器件100的源极的第二N+离子注入区104，在P-阱102中还形成有紧贴第二N+离子注入区104的P+离子注入区105，在N-阱101中还形成有隔离区107，高压器件100的栅极106覆盖部分P-阱102、部分N-阱101和部分隔离区107。
由于工作电压大、占用芯片的面积大，传统的高压器件100都是依靠自身的电路结构实现静电放电保护。如图1所示，当高压器件100内部产生静电放电时，由静电放电引发的电流从作为高压器件100的漏极的第一N+离子注入区103经由N-阱101和P-阱102流向P+离子注入区105和作为高压器件100的源极的第二N+离子注入区104，完成对自身的静电放电保护。
然而，为了优化MOS管线性区的线性电阻(R dson)等参数，传统的高压器件100很难实现很好的静电放电保护。为此，本申请提出一种实现自身静电放电保护的高压器件，利用衬底底部BJT实现所述静电放电保护，可以把自身的静电放电保护能力和R dson等参数的优化分开，从而降低高压器件开发难度，最终降低成本。
为了彻底理解本申请，将在下列的描述中提出详细的结构及/或步骤，以便阐释本申请提出的技术方案。本申请的较佳实施例详细描述如下，然而除 了这些详细描述外，本申请还可以具有其他实施方式。
本申请提出一种半导体器件，包括：
半导体衬底；
形成于所述半导体衬底中的第一阱，第二阱及第三阱，所述第三阱位于所述第一阱和第二阱之间，所述第一阱和第二阱具有第一导电类型，所述第三阱具有第二导电类型，所述第一导电类型和第二导电类型为相反的导电类型；
漏极区，形成于所述第一阱中，具有第一导电类型；
源极区，形成于所述第三阱中，具有第一导电类型；
第一掺杂区，形成于所述第二阱中，具有第一导电类型；及
第二掺杂区，形成于所述第三阱中，具有第二导电类型；所述源极区、第二掺杂区及所述第一掺杂区构成双极结型晶体管。
本申请提出的实现自身静电放电保护的高压器件200如图2所示，在半导体衬底中形成有第一N-阱201、P-阱202和第二N-阱209，P-阱202的深度小于第一N-阱201的深度，第一N-阱201和第二N-阱209的深度相同，第一N-阱201和第二N-阱209之间的间距为a，通过调整a的大小来实现不同电压的静电放电保护，调整a的大小时保证P-阱202的下方形成有部分第二N-阱209。
在第一N-阱201中形成有作为高压器件200的漏极的第一N+离子注入区203，在P-阱202中形成有作为高压器件200的源极的第二N+离子注入区204，在P-阱202中还形成有紧贴第二N+离子注入区204的P+离子注入区205，在第二N-阱209中形成有第三N+离子注入区208，在第一N-阱201中还形成有第一隔离区207，高压器件200的栅极206覆盖部分P-阱202、部分第一N-阱201和部分第一隔离区207，在半导体衬底中还形成有第二隔离区210，第二隔离区210覆盖部分第二N-阱209和部分P-阱202。
第二N+离子注入区204、P+离子注入区205和第三N+离子注入区208构成NPN型BJT，其中第二N+离子注入区204作为BJT的集电极，P+离子注入区205作为BJT的基极，第三N+离子注入区208作为BJT的发射极。
如图2所示，当高压器件200内部产生静电放电时，由静电放电引发的电流从作为高压器件200的漏极的第一N+离子注入区203经由第一N-阱201和第二N-阱209流向第三N+离子注入区208，完成对高压器件200的静电放电保护。高压器件200的主要耐压区在作为漏极的第一N+离子注入区203， 因此，通过调整第一N-阱201和第二N-阱209之间的间距a的大小先触发BJT，使静电放电引发的电流从作为高压器件200的漏极的第一N+离子注入区203经由第一N-阱201和第二N-阱209流向第三N+离子注入区208，而不是经由第一N-阱201和P-阱202流向P+离子注入区205和作为高压器件200的源极的第二N+离子注入区204。
本申请通过衬底底部BJT可以实现对高压器件200的很强的静电放电保护能力，从而将传统高压器件的静电放电自保护单独分离出来，降低了高压器件的开发难度，在相同静电放电保护能力下，可以更加节省面积，提高产品的市场竞争力。
作为示例，高压器件200的栅极206包括自下而上依次层叠的栅极介电层和栅极材料层，在栅极206的两侧形成有侧壁结构。
作为示例，栅极介电层包括氧化物层，例如二氧化硅(SiO 2)层。栅极材料层包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO 2)层；金属硅化物层包括硅化钛(TiSi)层。栅极介电层和栅极材料层的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
作为示例，第一N-阱201和第二N-阱209同时形成，第一隔离区207和第二隔离区210同时形成，第一N+离子注入区203、第二N+离子注入区204和第三N+离子注入区208同时形成。在形成第一N-阱201和第二N-阱209之后，形成P-阱202。
本申请已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本申请限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本申请并不局限于上述实施例，根据本申请的教导还可以做出更多种的变型和修改，这些变型和修改均落在本申请所要求保护的范围以内。本申请的保护范围由附属的权利要求书及其等效范围所界定。

Claims (20)

  1. 一种实现自身静电放电保护的高压器件，包括：
    半导体衬底；
    形成于所述半导体衬底中的第一N-阱、P-阱和第二N-阱；
    形成于所述第一N-阱中的第一N+离子注入区和第一隔离区；
    形成于所述P-阱中的第二N+离子注入区和紧贴所述第二N+离子注入区的P+离子注入区；
    形成于所述第二N-阱中的第三N+离子注入区；及
    形成于所述半导体衬底中的第二隔离区，所述第二隔离区覆盖部分所述第二N-阱和部分所述P-阱，其中，所述第二N+离子注入区、所述P+离子注入区和所述第三N+离子注入区构成NPN型BJT，通过所述BJT实现所述静电放电保护。
  2. 根据权利要求1所述的高压器件，其中，所述第二N+离子注入区作为所述BJT的集电极，所述P+离子注入区作为所述BJT的基极，所述第三N+离子注入区作为所述BJT的发射极。
  3. 根据权利要求1所述的高压器件，其中，所述第一N-阱和所述第二N-阱同时形成且深度相同。
  4. 根据权利要求1所述的高压器件，其中，通过调整所述第一N-阱和所述第二N-阱之间的间距的大小来实现不同电压的静电放电保护。
  5. 根据权利要求4所述的高压器件，其中，调整所述间距的大小时保证所述P-阱的下方形成有部分所述第二N-阱。
  6. 根据权利要求1所述的高压器件，其中，所述P-阱的深度小于所述第一N-阱的深度。
  7. 根据权利要求1所述的高压器件，其中，所述第一N+离子注入区作为所述高压器件的漏极，所述第二N+离子注入区作为所述高压器件的源极。
  8. 根据权利要求1所述的高压器件，其中，静电放电引发的电流从所述第一N+离子注入区经由所述第一N-阱和所述第二N-阱流向所述第三N+离子注入区。
  9. 根据权利要求8所述的高压器件，其中，通过调整所述第一N-阱和所述第二N-阱之间的间距的大小先触发所述BJT，完成对所述高压器件的静 电放电保护。
  10. 根据权利要求1-9中任一项所述的高压器件，其中，还包括形成在所述半导体衬底上的栅极，所述栅极覆盖部分所述P-阱、部分所述第一N-阱和部分所述第一隔离区。
  11. 一种半导体器件，包括：
    半导体衬底；
    形成于所述半导体衬底中的第一阱，第二阱及第三阱，所述第三阱位于所述第一阱和第二阱之间，所述第一阱和第二阱具有第一导电类型，所述第三阱具有第二导电类型，所述第一导电类型和第二导电类型为相反的导电类型；
    漏极区，形成于所述第一阱中，具有第一导电类型；
    源极区，形成于所述第三阱中，具有第一导电类型；
    第一掺杂区，形成于所述第二阱中，具有第一导电类型；及
    第二掺杂区，形成于所述第三阱中，具有第二导电类型；所述源极区、第二掺杂区及所述第一掺杂区构成双极结型晶体管。
  12. 根据权利要求11所述的半导体器件，其中，所述第二掺杂区位于所述源极区和所述第一掺杂区之间。
  13. 根据权利要求11所述的半导体器件，其中，所述第一导电类型为N型，所述第二导电类型为P型。
  14. 根据权利要求13所述的半导体器件，其中，所述第一阱是第一N-阱、所述第二阱是第二N-阱，所述第三阱是P-阱，所述漏极区是第一N+离子注入区，所述源极区是第二N+离子注入区，所述第一掺杂区是第三N+离子注入区，所述第二掺杂区是P+离子注入区；所述第二N+离子注入区作为所述BJT的集电极，所述P+离子注入区作为所述BJT的基极，所述第三N+离子注入区作为所述BJT的发射极。
  15. 根据权利要求11所述的半导体器件，其中，还包括形成于所述漏极区和源极区之间的第一隔离区。
  16. 根据权利要求11所述的半导体器件，其中，还包括形成于所述第一掺杂区和第二掺杂区之间的第二隔离区。
  17. 根据权利要求11所述的半导体器件，其中，所述第二阱的一部分位于所述第三阱的下方。
  18. 根据权利要求15所述的半导体器件，其中，还包括形成在所述半导 体衬底上的栅极，所述栅极覆盖部分所述第三阱、部分所述第一阱和部分所述第一隔离区。
  19. 根据权利要求11所述的半导体器件，其中，所述第三阱的深度小于所述第一阱的深度。
  20. 根据权利要求11所述的半导体器件，其中，静电放电引发的电流从所述漏极区经由所述第一阱和所述第二阱流向所述第一掺杂区。
PCT/CN2018/098511 2017-08-03 2018-08-03 一种半导体器件及实现自身静电放电保护的高压器件 Ceased WO2019024917A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/644,462 US20200266188A1 (en) 2017-08-03 2018-08-03 Semiconductor device, and high voltage device with self-electrostatic discharge protection

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710656774.3 2017-08-03
CN201710656774.3A CN109390330B (zh) 2017-08-03 2017-08-03 一种实现自身静电放电保护的高压器件

Publications (1)

Publication Number Publication Date
WO2019024917A1 true WO2019024917A1 (zh) 2019-02-07

Family

ID=65232290

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/098511 Ceased WO2019024917A1 (zh) 2017-08-03 2018-08-03 一种半导体器件及实现自身静电放电保护的高压器件

Country Status (3)

Country Link
US (1) US20200266188A1 (zh)
CN (1) CN109390330B (zh)
WO (1) WO2019024917A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12349448B2 (en) * 2021-12-03 2025-07-01 Richtek Technology Corporation Integration manufacturing method of depletion high voltage NMOS device and depletion low voltage NMOS device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402358A (zh) * 2001-08-22 2003-03-12 联华电子股份有限公司 高基底触发效应的静电放电保护元件结构及其应用电路
US20070194380A1 (en) * 2000-05-15 2007-08-23 Mototsugu Okushima Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction
CN102110686A (zh) * 2010-12-17 2011-06-29 无锡华润上华半导体有限公司 一种基于scr的集成电路静电保护器件
CN103855152A (zh) * 2012-12-07 2014-06-11 旺宏电子股份有限公司 用于高电压静电放电防护的双向双极型结晶体管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444510B1 (en) * 2001-12-03 2002-09-03 Nano Silicon Pte. Ltd. Low triggering N MOS transistor for ESD protection working under fully silicided process without silicide blocks
TWI455274B (zh) * 2011-11-09 2014-10-01 威盛電子股份有限公司 靜電放電保護裝置
US9418981B2 (en) * 2014-11-04 2016-08-16 Macronix International Co., Ltd. High-voltage electrostatic discharge device incorporating a metal-on-semiconductor and bipolar junction structure
CN104465653B (zh) * 2014-12-31 2017-06-06 上海华虹宏力半导体制造有限公司 高压静电保护结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194380A1 (en) * 2000-05-15 2007-08-23 Mototsugu Okushima Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction
CN1402358A (zh) * 2001-08-22 2003-03-12 联华电子股份有限公司 高基底触发效应的静电放电保护元件结构及其应用电路
CN102110686A (zh) * 2010-12-17 2011-06-29 无锡华润上华半导体有限公司 一种基于scr的集成电路静电保护器件
CN103855152A (zh) * 2012-12-07 2014-06-11 旺宏电子股份有限公司 用于高电压静电放电防护的双向双极型结晶体管

Also Published As

Publication number Publication date
CN109390330A (zh) 2019-02-26
CN109390330B (zh) 2020-10-09
US20200266188A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US10373946B2 (en) Diode-triggered Schottky silicon-controlled rectifier for Fin-FET electrostatic discharge control
TWI536535B (zh) 靜電放電防護裝置及靜電放電防護方法
TWI601240B (zh) 用於高電壓（ｈｖ）靜電放電（ｅｓｄ）保護之ｒｃ堆疊ｍｏｓｆｅｔ電路
CN106328644B (zh) 一种半导体器件和电子装置
CN103633087B (zh) 一种具有esd保护功能的强抗闩锁可控ligbt器件
CN107978635A (zh) 一种半导体器件及其制造方法和电子装置
TWI455275B (zh) 靜電放電防護裝置
CN107256891B (zh) 具有q1和q4控制的双向开关
TWI624942B (zh) 高壓半導體裝置
CN107680956B (zh) 静电放电esd保护器件以及保护电路的方法
CN114335163B (zh) 具有垂直浮空场板的ldmos晶体管及其制备方法
TWI295101B (en) Low voltage triggering silicon controlled rectifier and circuit thereof
TWI449150B (zh) 靜電放電保護元件結構
CN109273532B (zh) 应用于高压电路防静电保护的无回滞效应硅控整流器
TW200929522A (en) Semiconductor device
CN109390330B (zh) 一种实现自身静电放电保护的高压器件
CN105489503A (zh) 半导体结构及其形成方法、静电保护电路
CN103872039A (zh) 静电放电保护电路及其制作方法
CN108735732B (zh) Ldmos静电保护器件
CN117673074B (zh) 静电防护器件及静电防护电路
CN110797336B (zh) 静电保护电路、静电保护器件及其形成方法
CN115148786B (zh) 一种ggnmos器件
CN103972225A (zh) 具有静电放电防护功效的晶体管结构
TW201505157A (zh) 半導體裝置及其製造方法
TWI255495B (en) High voltage device structure

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18841054

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18841054

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 07.08.2020)

122 Ep: pct application non-entry in european phase

Ref document number: 18841054

Country of ref document: EP

Kind code of ref document: A1