WO2019007624A1 - Toleranzausgleichselement für schaltbilder - Google Patents

Toleranzausgleichselement für schaltbilder Download PDF

Info

Publication number
WO2019007624A1
WO2019007624A1 PCT/EP2018/064983 EP2018064983W WO2019007624A1 WO 2019007624 A1 WO2019007624 A1 WO 2019007624A1 EP 2018064983 W EP2018064983 W EP 2018064983W WO 2019007624 A1 WO2019007624 A1 WO 2019007624A1
Authority
WO
WIPO (PCT)
Prior art keywords
tolerance compensation
compensation element
gap
circuit board
pcb
Prior art date
Application number
PCT/EP2018/064983
Other languages
English (en)
French (fr)
Inventor
Rüdiger Knofe
Bernd Müller
Jörg Strogies
Klaus Wilke
Rene Blank
Martin Franke
Peter Frühauf
Stefan Nerreter
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to CN201880045267.9A priority Critical patent/CN110870391A/zh
Priority to US16/627,529 priority patent/US20200122450A1/en
Priority to EP18734092.2A priority patent/EP3622786A1/de
Publication of WO2019007624A1 publication Critical patent/WO2019007624A1/de
Priority to US18/167,379 priority patent/US20230189450A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0069—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having connector relating features for connecting the connector pins with the PCB or for mounting the connector body with the housing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P10/00—Technologies related to metal processing
    • Y02P10/25—Process efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Toleranzausgleichselement für Schaltbilder Die Erfindung betrifft ein Toleranzausgleichselement für Schaltbilder mit einem DCB (Direct Copper Bonded)- Substrat (1) und einer PCB (Printed Circuit Board)-Leiterplatte (2) sowie ein Schaltbild mit diesem Toleranzausgleichselement. Die Erfindung zeichnet sich dadurch aus, dass ein Toleranzausgleichselement zwischen DCB-Substrat (1) und PCB-Leiterplatte (2) in einem Spalt A (3) für die Kontaktierung von Bauelementen (5) auf dem DCB-Substrat (1) mittels Additive Manufacturing gezielt eingestellt ist und spaltschließend ausgebildet ist.

Description

Beschreibung
Toleranzausgleichselement für Schaltbilder Die Erfindung betrifft ein Toleranzausgleichselement für
Schaltbilder mit einem DCB (Direct Copper Bonded) - Substrat und einer PCB (Printed Circuit Board) -Leiterplatte sowie ein Schaltbild mit diesem Toleranzausgleichselement. Für die beidseitige Kontaktierung von Halbleiterbauelementen (bare Dies) in der Leistungselektronik in PCB (Leiterplat¬ ten) -Kavitäten muss die Tiefe dieser Kavität ziemlich genau auf die Bauhöhe der Halbleiterbauelemente angepasst sein. Durch die Fertigungstoleranzen bei der PCB-Herstellung, ins- besondere beim Fräsen der Kavität sowie bei den ausgewählten Materialeigenschaften der verwendeten Glasfaser-Harz-Verbund¬ werkstoffe, werden die benötigten engen Toleranzen nicht im¬ mer zuverlässig erreicht. Zusätzlich besteht die Notwendigkeit, verschiedene Halblei¬ terbauelemente zu verarbeiten, welche aus unterschiedlichen Quellen stammen können. Dabei sind die Bauhöhen nicht immer beinflussbar, so dass sich daraus das technische Problem ergibt, dass sehr unterschiedliche Bauhöhen, d.h. Differenzen > 100 pm, ausgeglichen werden müssen, um eine sichere Kontak- tierung zu gewährleisten. Die daraus resultierenden deutli¬ chen Schlussmaße sind durch das Ausgleichsvermögen von Sin¬ ter- oder konventionellen Weich-Lötverbindungen nicht zuver¬ lässig zu schließen. Ein entsprechend dimensionierter Lotauf- trag würde bei einem gering dimensionierten Spalt zu einem seitlichen Herausquillen von Lot führen, wodurch die Hoch- spannungs-Isolationseigenschaften deutlich verschlechtert werden. Entsprechend würde bei einem erheblich größer dimen¬ sionierten Spalt Lot fehlen, so dass die thermischen und ggf. auch elektrischen Leitfähigkeiten beeinträchtigt würden. Derzeitig muss die Bauhöhe jeder Kavität der dreidimensiona¬ len Chipstruktur angepasst werden. Dabei ist die PCB- Beschaffung problematisch, da die Variantenvielfalt steigt. Es ist bisher nicht möglich, durch eine Skalierung eine Kos- tensenkung zu erreichen. Es kommt hinzu, dass der Prozentsatz an technisch einwandfreien Endprodukten in der Fertigung durch die Prozesstoleranzen, welche durch die Fräsung der Ka¬ vität hervorgerufen werden, sinkt. Eine andere Lösung aus dem bisherigen Stand der Technik be¬ steht in einer 100%igen individuellen Vermessung der Füge¬ partner mit einem anschließend individuell dimensionierten Lotauftrag. Dieses Verfahren kombiniert zwei zusätzliche Pro¬ zesse, die Vermessung und der individuelle Lotauftrag, mit allen negativen Folgen für die Kosten und die Durchlaufzei¬ ten .
Demgemäß besteht die Aufgabe der vorliegenden Erfindung darin ein Toleranzausgleichselement für Schaltbilder, insbesondere elektronische, sowie ein Schaltbild zu schaffen, welche auf einfache Weise individuell hergestellt werden können.
Diese Aufgabe wird erfindungsgemäß durch ein Toleranzaus¬ gleichselement, insbesondere für elektronische Schaltbilder mit den Merkmalen des Patentanspruchs 1 sowie durch ein
Schaltbild mit den Merkmalen des Patentanspruchs 10 gelöst. Vorteilhafte Aus- und Weiterbildungen, welche einzeln oder in Kombination miteinander eingesetzt werden können, sind der Gegenstand der abhängigen Ansprüche.
Erfindungsgemäß wird diese Aufgabe durch ein Toleranzaus¬ gleichselement für Schaltbilder, insbesondere elektronische, mit einem DCB (Direct Copper Bonded) - Substrat und einer PCB (Printed Circuit Board) -Leiterplatte gelöst. Die Erfindung zeichnet sich dabei dadurch aus, dass ein Toleranzausgleichs¬ element zwischen DCB-Substrat und PCB-Leiterplatte in einem Spalt A für die Kontaktierung von Bauelementen auf dem DCB- Substrat mittels Additive Manufacturing gezielt eingestellt ist und spaltschließend ausgebildet ist. Um die Spaltmaße für eine zuverlässige Kontaktierung des elektrischen Bauelements, insbesondere des Halbleiterelements sowohl auf der Ober- als auch auf der Unterseite in einem eng tolerierten Bereich zu gewährleisten, wird ein Spalt A zwi¬ schen der PCB-Leiterplatte und dem DCB-Substrat im Herstell- ungsprozess der PCB - Leiterplatte zunächst mit Untermaß her¬ gestellt, so dass ein definierter Abstand zwischen DCB- Substrat (Direct Copper Bond) und PCB (Printed Circuit Board) - Leiterplatte vorliegt. Der Kern der Erfindung besteht darin, dass dieser Abstand im Spalt A mittels eines Toleranzausgleichselements, insbesonde¬ re einer AM-Layer, über ein Additive Manufacturing - Verfah¬ ren definiert eingestellt und geschlossen wird. Dabei ist vorgesehen, dass das Toleranzausgleichselement, also die AM- Layer, entweder auf die PCB-Leiterplatte oder das DCB- Substrat, vorzugsweise in Pulverform aufgetragen wird und insbesondere über einen Laserstrahl punktuell verschmolzen wird. Es ist von Vorteil, wenn das Toleranzausgleichselement aus einem für konventionelle Lotwerkstoffe benetzbaren Werk- Stoff bzw. aus einer Legierung hergestellt ist, damit dieses Toleranzausgleichselement im folgenden Lötprozess stoff¬ schlüssig angebunden werden kann. Der Abstand zwischen DCB- Substrat und PCB-Leiterplatte kann direkt im implementierten Fertigungsprozess bestimmt und über einen geschlossenen Re- gelkreis werkstückspezifisch für die jeweilige Paarung aus DCB-Substrat und PCB-Leiterplatte eingestellt werden. Eine Fortführung des erfindungsgemäßen Konzepts kann darin bestehen, dass das DCB-Substrat eine Kupfer - Aluminium - Kupfer - Anordnung (Dielektrikum) aufweist.
Eine spezielle Ausgestaltung dieses erfindungsgemäßen Kon¬ zepts kann darin bestehen, dass das DCB-Substrat eine Kupfer - Keramik - Kupfer - Anordnung aufweist.
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Kon¬ zepts kann darin bestehen, dass das Toleranzausgleichselement in Spalt A entweder auf die PCB-Leiterplatte oder das DCB- Substrat aufgetragen ist und punktuell verschmolzen ist.
Eine Fortführung des erfindungsgemäßen Konzepts kann darin bestehen, dass das Toleranzausgleichselement mittels Laser¬ strahl im Spalt A zu verschmelzen ist.
Eine spezielle Ausgestaltung dieses erfindungsgemäßen Kon¬ zepts kann darin bestehen, dass ein elektrisch zu kontaktie rendes Bauelement ein Halbleiterbauelement ist.
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Kon¬ zepts kann darin bestehen, dass der Spalt A zwischen PCB- Leiterplatte und DCB-Substrat im Herstellungsprozess der PCB- Leiterplatte mit Untermaß hergestellt ist, so dass ein ge¬ zielter Abstand zwischen DCB-Substrat und PCB-Leiterplatte ausgebildet ist.
Eine Fortführung des erfindungsgemäßen Konzepts kann darin bestehen, dass die Spaltmaße zur elektrischen Kontaktierung des Halbleiterelements sowohl für einen Spalt B auf der Ober¬ seite als auch in einem Spalt C auf der Unterseite des Halb¬ leiterbauelements in einen eng tolerierten Bereich ausgebil¬ det sind. Eine spezielle Ausgestaltung dieses erfindungsgemäßen Kon¬ zepts kann darin bestehen, dass das Toleranzausgleichselement aus einem für Lotwerkstoffe benetzbaren Werkstoff bzw. aus einer Legierung ausgebildet ist.
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Kon¬ zepts kann darin bestehen, dass der Abstand im Spalt A direkt im Fertigungsprozess zu bestimmen ist und über einen ge- schlossenen Regelkreis Werkstoffspezifisch für die jeweilige Paarung aus DCB-Substrat und PCB-Leiterplatte eingestellt ist .
Die Aufgabe wird außerdem durch ein erfindungsgemäßes Schalt- bild mit einem Toleranzausgleichselement mit den oben be¬ schriebenen Eigenschaften gelöst.
Das erfindungsgemäße Toleranzausgleichselement ist zwischen einem DCB ( (Direct Copper Bonded) - Substrat und einer PCB (Printed Circuit Board) -Leiterplatte angeordnet. Die PCB- Leiterplatte bildet über dem DCB-Substrat eine Kavität aus, in welche ein Bauelement, insbesondere ein Halbleiterbauele¬ ment positioniert werden kann. Für den Fall, dass das elek¬ tronische Bauelement ein Halbleiterbauelement ist, ist das DCB-Substrat dreischichtig in der Zusammensetzung Kupfer -
Keramik - Kupfer ausgebildet. Es sind auch andere Bauelemente denkbar, welche ein Dielektrikum als DCB-Substrat mit einer Zusammensetzung Kupfer - Aluminium - Kupfer akzeptieren. Das Halbleiterbauelement weist eine Oberseite auf, welche ei¬ nen Spalt B zur PCB-Leiterplatte bildet. Zudem weist das Halbleiterbauelement eine Unterseite auf, welche über einen Spalt C zum DCB-Substrat positioniert ist. Um die Spaltmaße für eine zuverlässige Kontaktierung des elektrischen Bauelements, insbesondere des Halbleiterele¬ ments, sowohl auf der Ober- (Spalt B) als auch auf der Unter¬ seite (Spalt C) in einem eng tolerierten Bereich zu gewähr- leisten, wird der Spalt A zwischen der PCB-Lieterplatte und dem DCB-Substrat im Herstellungsprozess der PCB - Leiterplat¬ te zunächst mit Untermaß hergestellt, so dass ein definierter Abstand zwischen DCB-Substrat (Direct Copper Bond) und PCB (Printed Circuit Board) - Leiterplatte vorliegt. Es ist vor- gesehen, dass dieser Abstand im Spalt A mittels eines Tole¬ ranzausgleichselements, insbesondere einer AM-Layer, über ein Additive Manufacturing - Verfahren definiert eingestellt und geschlossen wird. Dabei ist zudem vorgesehen, dass das Tole¬ ranzausgleichselement, also die AM-Layer, entweder auf die PCB-Leiterplatte oder das DCB-Substrat, vorzugsweise in Pul¬ verform aufgetragen wird und insbesondere über einen Laser¬ strahl punktuell verschmolzen wird.
Weitere Ausführungen und Vorteile der Erfindung werden nach- folgend anhand eines Ausführungsbeispiels sowie anhand der Zeichnung erläutert.
Dabei zeigt: Fig. 1 in einer schematischen Darstellung eine Schaltanord¬ nung mit einem erfindungsgemäßen Toleranzausgleichselement.
Fig. 1 zeigt eine Schaltanordnung mit einem erfindungsgemäßen Toleranzausgleichselement, welches zwischen einem DCB ( (Di- rect Copper Bonded) - Substrat 1 und einer PCB (Printed Cir¬ cuit Board) -Leiterplatte 2 in einem Spalt A 3 angeordnet ist. Die PCB-Leiterplatte 2 bildet über dem DCB-Substrat 1 eine Kavität 4 aus, in welche ein elektronisches Bauelement 5, insbesondere ein Halbleiterbauelement 6 positioniert werden kann. Für den Fall, dass das elektronische Bauelement 5 ein Halbleiterbauelement 6 ist, ist das DCB-Substrat 1 drei¬ schichtig, vorzugsweise in der Zusammensetzung Kupfer - Kera¬ mik - Kupfer ausgebildet. Es sind auch andere Bauelemente 5 denkbar, welche ein Dielektrikum als DCB-Substrat 1 mit einer Zusammensetzung Kupfer - Aluminium - Kupfer akzeptieren.
Das Halbleiterbauelement 6 weist eine Oberseite 7 auf, welche einen Spalt B 8 zur PCB-Leiterplatte 2 bildet. Zudem weist das Halbleiterbauelement 6 eine Unterseite 9 auf, welche über einen Spalt C 10 zum DCB-Substrat 1 positioniert ist.
Um die Spaltmaße für eine zuverlässige Kontaktierung des elektrischen Bauelements 5, insbesondere des Halbleiterele- ments 6 sowohl auf der Ober- (Spalt B, 8) als auch auf der
Unterseite (Spalt C, 10) in einem eng tolerierten Bereich zu gewährleisten, wird der Spalt A 3 zwischen der PCB-Leiter¬ platte 2 und dem DCB-Substrat 1 im Herstellungsprozess der PCB - Leiterplatte 2 zunächst mit Untermaß hergestellt, so dass ein definierter Abstand zwischen DCB-Substrat (Direct
Copper Bond) 1 und PCB (Printed Circuit Board) - Leiterplatte
2 vorliegt. Es ist vorgesehen, dass dieser Abstand im Spalt A
3 mittels eines Toleranzausgleichselements, insbesondere ei¬ ner AM-Layer, über ein Additive Manufacturing - Verfahren de- finiert eingestellt und geschlossen wird. Dabei ist zudem vorgesehen, dass das Toleranzausgleichselement, also die AM- Layer, entweder auf die PCB-Leiterplatte 2 oder das DCB- Substrat 1, vorzugsweise in Pulverform aufgetragen wird und insbesondere über einen Laserstrahl punktuell verschmolzen wird.
Das erfindungsgemäße Toleranzausgleichselement für elektroni¬ sche Schaltbilder zeichnet sich dadurch aus, dass es auf ein¬ fache, individuelle Weise, in einem Additive Manufacturing- Prozess zur SpaltSchließung zwischen einem DCB-Substrat und einer PCB-Leiterplatte konzipiert und hergestellt werden kann .
Bezugs zeichenliste
1 DCB ( (Direct Copper Bonded) - Substrat
2 PCB (Printed Circuit Board) -Leiterplatte
3 Spalt A
4 Kavität
5 elekt onisches Bauelement
6 Halbleiterbauelement
7 Oberseite
8 Spalt B
9 Unterseite
10 Spalt C

Claims

Patentansprüche
Toleranzausgleichselement für Schaltbilder mit einem DCB (Direct Copper Bonded) - Substrat (1) und einer PCB (Printed Circuit Board) -Leiterplatte (2), dadurch ge¬ kennzeichnet, dass ein Toleranzausgleichselement zwi¬ schen DCB-Substrat (1) und PCB-Leiterplatte (2) in ei¬ nem Spalt A (3) für die Kontaktierung von Bauelementen auf dem DCB-Substrat (1) mittels Additive Manufacturing gezielt eingestellt ist und spaltschließend ausgebildet ist .
Toleranzausgleichselement nach Anspruch 1, dadurch ge¬ kennzeichnet, dass das DCD-Substrat (1) eine Kupfer - Aluminium - Kupfer - Anordnung (Dielektrikum) aufweist
3. Toleranzausgleichselement nach Anspruch 1 , dadurch ge¬ kennzeichnet, dass das DCD-Substrat (1) eine Kupfer - Keramik - Kupfer - Anordnung aufweist.
4. Toleranzausgleichselement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Toleranzaus¬ gleichselement in Spalt A (3) entweder auf die PCB- Leiterplatte (2) oder das DCB-Substrat (1) aufgetragen ist und punktuell verschmolzen ist.
5. Toleranzausgleichselement nach Anspruch 4, dadurch ge¬ kennzeichnet, dass das Toleranzausgleichselement mit¬ tels Laserstrahl im Spalt A (3) zu verschmelzen ist.
Toleranzausgleichselement nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass ein elektrisch zu kontaktierendes Bauelement (5) ein Halbleiterbauelement (6) ist. Toleranzausgleichselement nach Anspruch 6, dadurch ge¬ kennzeichnet, dass der Spalt A (3) zwischen PCB-Leiter- platte (2) und DCB-Substrat (1) im Herstellungsprozess der PCB-Leiterplatte (2) mit Untermaß hergestellt ist, so dass ein gezielter Abstand zwischen DCB-Substrat (1) und PCB-Leiterplatte (2) ausgebildet ist.
8. Toleranzausgleichselement nach Anspruch 6 oder 7, da- durch gekennzeichnet, dass die Spaltmaße zur elektri¬ schen Kontaktierung des Halbleiterelements (6) sowohl für einen Spalt B (8) auf der Oberseite (7) als auch in einem Spalt C (10) auf der Unterseite (9) des Halblei¬ terbauelements (6) in einen eng tolerierten Bereich ausgebildet sind.
Toleranzausgleichselement nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass das Toleranzaus¬ gleichselement aus einem für Lotwerkstoffe benetzbaren Werkstoff bzw. aus einer Legierung ausgebildet ist.
Toleranzausgleichselement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Abstand im Spalt A (3) direkt im Fertigungsprozess zu bestimmen ist und über einen geschlossenen Regelkreis Werkstück spezifisch für die jeweilige Paarung aus DCB-Substrat (1) und PCB-Leiterplatte (2) eingestellt ist.
11. Schaltbild mit einem Toleranzausgleichselement nach einem der Ansprüche 1 bis 10.
PCT/EP2018/064983 2017-07-04 2018-06-07 Toleranzausgleichselement für schaltbilder WO2019007624A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201880045267.9A CN110870391A (zh) 2017-07-04 2018-06-07 用于电路装置的公差补偿元件
US16/627,529 US20200122450A1 (en) 2017-07-04 2018-06-07 Tolerance compensation element for circuit configurations
EP18734092.2A EP3622786A1 (de) 2017-07-04 2018-06-07 Toleranzausgleichselement für schaltbilder
US18/167,379 US20230189450A1 (en) 2017-07-04 2023-02-10 Tolerance compensation element for circuit configurations

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017211330.8A DE102017211330A1 (de) 2017-07-04 2017-07-04 Toleranzausgleichselement für Schaltbilder
DE102017211330.8 2017-07-04

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/627,529 A-371-Of-International US20200122450A1 (en) 2017-07-04 2018-06-07 Tolerance compensation element for circuit configurations
US18/167,379 Division US20230189450A1 (en) 2017-07-04 2023-02-10 Tolerance compensation element for circuit configurations

Publications (1)

Publication Number Publication Date
WO2019007624A1 true WO2019007624A1 (de) 2019-01-10

Family

ID=62748911

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/064983 WO2019007624A1 (de) 2017-07-04 2018-06-07 Toleranzausgleichselement für schaltbilder

Country Status (5)

Country Link
US (2) US20200122450A1 (de)
EP (1) EP3622786A1 (de)
CN (1) CN110870391A (de)
DE (1) DE102017211330A1 (de)
WO (1) WO2019007624A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110421839A (zh) * 2019-07-26 2019-11-08 成都职业技术学院 基于3d打印的二极管及其打印方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012219145A1 (de) * 2012-10-19 2014-05-08 Robert Bosch Gmbh Elektronikanordnung mit reduzierter Toleranzkette
US20150137354A1 (en) * 2013-11-21 2015-05-21 Chee Seng Foong Pillar bump formed using spot-laser
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
US20160181217A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Formation of solder and copper interconnect structures and associated techniques and configurations

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834839A (en) * 1997-05-22 1998-11-10 Lsi Logic Corporation Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
US20020189091A1 (en) * 2001-06-19 2002-12-19 Advanced Semiconductor Engineering, Inc. Method of making printed circuit board
KR100825793B1 (ko) * 2006-11-10 2008-04-29 삼성전자주식회사 배선을 구비하는 배선 필름, 상기 배선 필름을 구비하는반도체 패키지 및 상기 반도체 패키지의 제조방법
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
DE102009005915B4 (de) * 2009-01-23 2013-07-11 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontaktausführung
US8927345B2 (en) * 2012-07-09 2015-01-06 Freescale Semiconductor, Inc. Device package with rigid interconnect structure connecting die and substrate and method thereof
KR101462770B1 (ko) * 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
DE102014101238A1 (de) * 2014-01-31 2015-08-06 Hs Elektronik Systeme Gmbh In Leiterplatten eingebettetes Leistungsmodul
EP3246941A1 (de) * 2016-05-18 2017-11-22 Siemens Aktiengesellschaft Elektronische baugruppe mit einem zwischen zwei schaltungsträgern angeordneten bauelement und verfahren zum fügen einer solchen baugruppe
DE102017212739A1 (de) * 2017-07-25 2019-01-31 Siemens Aktiengesellschaft Halbleiterbauteil sowie Verfahren zu dessen Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012219145A1 (de) * 2012-10-19 2014-05-08 Robert Bosch Gmbh Elektronikanordnung mit reduzierter Toleranzkette
US20150137354A1 (en) * 2013-11-21 2015-05-21 Chee Seng Foong Pillar bump formed using spot-laser
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
US20160181217A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Formation of solder and copper interconnect structures and associated techniques and configurations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110421839A (zh) * 2019-07-26 2019-11-08 成都职业技术学院 基于3d打印的二极管及其打印方法
CN110421839B (zh) * 2019-07-26 2021-09-28 成都职业技术学院 基于3d打印的二极管及其打印方法

Also Published As

Publication number Publication date
CN110870391A (zh) 2020-03-06
US20230189450A1 (en) 2023-06-15
US20200122450A1 (en) 2020-04-23
EP3622786A1 (de) 2020-03-18
DE102017211330A1 (de) 2019-01-10

Similar Documents

Publication Publication Date Title
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE102009014582B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013219833B4 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102010044709A1 (de) Leistungshalbleitermodul mit Metallsinter-, vorzugsweise Silbersinterverbindungen sowie Herstellungsverfahren
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE10037183A1 (de) Verfahren zum Verbinden von Leiterplatten und Verbindungsaufbau
EP2272090A2 (de) Substrat-schaltungsmodul mit bauteilen in mehreren kontaktierungsebenen
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE3639420A1 (de) Elektrisches verbindungsbauteil und verfahren zu dessen herstellung
DE102015100011A1 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
EP1841299A2 (de) Verbindungseinrichtung für elektronishche Bauelemente
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
EP1817803B1 (de) Kontaktierung von vielschicht-piezoaktoren bzw. -sensoren
EP3399546A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
WO2019030254A1 (de) Verfahren zur herstellung eines leistungsmoduls
DE102017221437A1 (de) Leistungsmodul
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
EP3622786A1 (de) Toleranzausgleichselement für schaltbilder
DE102007002807B4 (de) Chipanordnung
DE102008052244A1 (de) Flexible Leiterplatte
DE102014203306A1 (de) Herstellen eines Elektronikmoduls

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18734092

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018734092

Country of ref document: EP

Effective date: 20191210