WO2018229977A1 - 高周波増幅器 - Google Patents

高周波増幅器 Download PDF

Info

Publication number
WO2018229977A1
WO2018229977A1 PCT/JP2017/022359 JP2017022359W WO2018229977A1 WO 2018229977 A1 WO2018229977 A1 WO 2018229977A1 JP 2017022359 W JP2017022359 W JP 2017022359W WO 2018229977 A1 WO2018229977 A1 WO 2018229977A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transistor
polyphase filter
output terminal
terminal
Prior art date
Application number
PCT/JP2017/022359
Other languages
English (en)
French (fr)
Inventor
健吾 川▲崎▼
津留　正臣
充弘 下澤
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US16/609,886 priority Critical patent/US20200067462A1/en
Priority to PCT/JP2017/022359 priority patent/WO2018229977A1/ja
Priority to EP17913665.0A priority patent/EP3618273A4/en
Priority to JP2019524697A priority patent/JP6690866B2/ja
Publication of WO2018229977A1 publication Critical patent/WO2018229977A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output

Definitions

  • the present invention relates to a high frequency amplifier that amplifies first and second signals which are differential signals.
  • Non-Patent Document 1 discloses a high-frequency amplifier that amplifies a differential signal using a differential amplifier.
  • the differential signal amplified by the differential amplifier is not fed back to the differential input terminal of the differential amplifier via the power supply because the power supply is virtually short-circuited.
  • a differential amplifier which is a conventional high-frequency amplifier, amplifies a differential signal
  • an in-phase signal such as noise may be superimposed on the differential input terminal of the differential amplifier. Since the power supply is not virtually short-circuited, the common-mode signal may be fed back to the differential input terminal of the differential amplifier via the power supply. The common-mode signal is fed back to the differential input terminal of the differential amplifier via the power supply, causing a problem that the circuit on which the high-frequency amplifier is mounted may oscillate.
  • the present invention has been made to solve the above-described problems, and an object thereof is to obtain a high-frequency amplifier capable of suppressing the output of an in-phase signal.
  • the high-frequency amplifier includes a first transistor that amplifies a first signal, a second transistor that amplifies a second signal that is a differential signal of the first signal, and a first transistor A first input terminal connected to the output terminal; a second input terminal connected to the output terminal of the second transistor; and first to fourth output terminals.
  • the first differential signal is generated from the first signal amplified by the first transistor, the first differential signal is output from the first and third output terminals, and the first differential signal is amplified by the second transistor.
  • a polyphase filter that generates a second differential signal from the two signals and outputs the second differential signal from the first and third output terminals, and first and third polyphase filters having one end Connected to each of the output terminals, the other end connected to the power supply A plurality of loads that is obtained by so and a plurality of amplifier output terminals connected to each of the first and third output terminals of the polyphase filter.
  • the first differential signal is generated from the first signal amplified by the first transistor, the first differential signal is output from the first and third output terminals, and the first differential signal is output.
  • a second differential signal is generated from the second signal amplified by the two transistors, and the second differential signal is output from the first and third output terminals. Therefore, there is an effect that the output of the in-phase signal can be suppressed.
  • FIG. 1 is a configuration diagram showing a high-frequency amplifier according to Embodiment 1 of the present invention.
  • FIG. 2A is an explanatory diagram showing the phase at each terminal when the signal input by the polyphase filter 5 is a differential signal
  • FIG. 2B is an in-phase signal for the signal input by the polyphase filter 5. It is explanatory drawing which shows the phase in each terminal in a case.
  • FIG. 3B is an explanatory diagram showing an internal circuit when the polyphase filter 5 is an input short circuit type
  • FIG. 3B is an explanatory diagram showing an internal circuit when the polyphase filter 5 is an input short circuit type.
  • FIG. 1 is a block diagram which shows the other high frequency amplifier by Embodiment 1 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 2 of this invention.
  • 4 is a configuration diagram showing a connection form of first to fourth inductive elements 31 to 34 in the polyphase filter 5.
  • FIG. 2 is a block diagram which shows the high frequency amplifier by Embodiment 3 of this invention.
  • 4 is a configuration diagram showing a connection form of first to fourth inductive elements 31 to 34 in the polyphase filter 5.
  • FIG. FIG. 3 is an explanatory diagram showing a parasitic capacitance 2-1a of a first transistor 2-1 to a parasitic capacitance 2-4a of a fourth transistor 2-4.
  • FIG. 3 is an explanatory diagram showing a parasitic capacitance 2-1a of a first transistor 2-1 to a parasitic capacitance 2-4a of a fourth transistor 2-4. It is a block diagram which shows the high frequency amplifier by Embodiment 5 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 6 of this invention. It is a block diagram which shows the high frequency amplifier by Embodiment 7 of this invention.
  • FIG. 16A is an explanatory diagram showing a layout example of the inductive elements 61-1 to 61-4
  • FIG. 16B is an explanatory diagram showing an equivalent circuit of the inductive elements 61-1 to 61-4.
  • FIG. 1 is a block diagram showing a high-frequency amplifier according to Embodiment 1 of the present invention.
  • FIG. 2 is an explanatory diagram showing the phases of signals input and output by the polyphase filter 5 in the high-frequency amplifier of FIG.
  • FIG. 2A shows the phase at each terminal when the signal input by the polyphase filter 5 is a differential signal
  • FIG. 2B shows the case where the signal input by the polyphase filter 5 is an in-phase signal.
  • the phase at each terminal is shown.
  • FIG. 3 is a block diagram showing an internal circuit of the polyphase filter 5 in the high frequency amplifier of FIG.
  • FIG. 3A shows an internal circuit when the polyphase filter 5 is an input open type
  • FIG. 3B shows an internal circuit when the polyphase filter 5 is an input short-circuit type.
  • a differential input terminal 1 includes a first signal input terminal 1a and a second signal input terminal 1b, and inputs a differential signal including a first signal and a second signal. It is a terminal to do.
  • the first signal input terminal 1a is a terminal for inputting a first signal.
  • the second signal input terminal 1b is a terminal for inputting a second signal.
  • the transistor pair 2 includes a first transistor 2-1 and a second transistor 2-2.
  • Each of the first transistor 2-1 and the second transistor 2-2 is realized by, for example, a bipolar transistor or a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • the first transistor 2-1 has a base terminal that is a control terminal connected to the first signal input terminal 1 a, an emitter terminal connected to the current source 3, and a collector terminal that is an output terminal connected to the polyphase filter 5. 1 input terminal 5a.
  • the first transistor 2-1 amplifies the first signal input from the first signal input terminal 1a, and outputs the amplified first signal to the first input terminal 5a of the polyphase filter 5. .
  • the second transistor 2-2 has a base terminal which is a control terminal connected to the second signal input terminal 1b, an emitter terminal which is connected to the current source 3, and a collector terminal which is an output terminal of the polyphase filter 5. 2 input terminals 5b.
  • the second transistor 2-2 amplifies the second signal input from the second signal input terminal 1b and outputs the amplified second signal to the second input terminal 5b of the polyphase filter 5. .
  • the current source 3 has one end connected to the emitter terminal of the first transistor 2-1 and the emitter terminal of the second transistor 2-2, and the other end connected to the ground.
  • the transistor load 4 includes a polyphase filter 5, a load group 6, and a power supply 7.
  • the transistor load 4 is a load connected to each of the output terminal of the first transistor 2-1 and the output terminal of the second transistor 2-2. In order to increase the gain of the high frequency amplifier including the transistor pair 2, it is necessary to increase the impedance of the transistor load 4.
  • the polyphase filter 5 includes a first input terminal 5a connected to the output terminal of the first transistor 2-1, and a second input terminal 5b connected to the output terminal of the second transistor 2-2. And have. 2 and 3, the first input terminal 5 a is described as an input P, and the second input terminal 5 b is described as an input N.
  • the polyphase filter 5 has a first output terminal 5-1, a second output terminal 5-2, a third output terminal 5-3, and a fourth output terminal 5-4. 2 and 3, the first output terminal 5-1 is described as an output IP, and the second output terminal 5-2 is described as an output QP.
  • the third output terminal 5-3 is described as an output IN, and the fourth output terminal 5-4 is described as an output QN.
  • the polyphase filter 5 When the first signal amplified by the first transistor 2-1 is input from the first input terminal 5a to the polyphase filter 5, the polyphase filter 5 generates a first differential signal from the first signal, The first differential signal is output from the first output terminal 5-1 and the third output terminal 5-3.
  • the polyphase filter 5 generates a second differential signal from the second signal when the second signal amplified by the second transistor 2-2 is input from the second input terminal 5b. Then, the second differential signal is output from the first output terminal 5-1 and the third output terminal 5-3.
  • the load group 6 includes a load 6a and a load 6b.
  • Each of the load 6a and the load 6b is realized by, for example, a resistor or an inductive element.
  • the load 6 a has one end connected to the first output terminal 5-1 of the polyphase filter 5 and the other end connected to the power source 7.
  • the load 6 b has one end connected to the third output terminal 5-3 of the polyphase filter 5 and the other end connected to the power supply 7.
  • the differential output terminal 8 includes an amplifier output terminal 8a and an amplifier output terminal 8b.
  • the amplifier output terminal 8a is connected to the first output terminal 5-1 of the polyphase filter 5.
  • the amplifier output terminal 8 b is connected to the third output terminal 5-3 of the polyphase filter 5.
  • the resistor 11 has one end connected to the first input terminal 5a and the other end connected to the first output terminal 5-1.
  • One end of the resistor 12 is connected to the second output terminal 5-2.
  • the resistor 13 has one end connected to the second input terminal 5b and the other end connected to the third output terminal 5-3.
  • One end of the resistor 14 is connected to the fourth output terminal 5-4.
  • the capacitor element 15 has one end connected to the first output terminal 5-1 and the other end connected to the other end of the resistor 12.
  • the capacitor 16 has one end connected to the second output terminal 5-2 and the other end connected to the second input terminal 5b.
  • the capacitor element 17 has one end connected to the third output terminal 5-3 and the other end connected to the other end of the resistor 14.
  • the capacitive element 18 has one end connected to the fourth output terminal 5-4 and the other end connected to the first input terminal 5a.
  • each of the other end of the resistor 12 and the other end of the capacitive element 15 is connected to the first input terminal 5a.
  • Each of the other end of the resistor 14 and the other end of the capacitive element 17 is connected to the second input terminal 5b.
  • the first transistor 2-1 amplifies the first signal and converts the amplified first signal to the first phase of the polyphase filter 5.
  • the second transistor 2-2 amplifies the second signal and converts the amplified second signal into the second phase of the polyphase filter 5.
  • the polyphase filter 5 When the first signal amplified by the first transistor 2-1 is input from the first input terminal 5a to the polyphase filter 5, the polyphase filter 5 generates a first differential signal from the first signal, The first differential signal is output from the first output terminal 5-1 and the third output terminal 5-3.
  • the polyphase filter 5 generates a second differential signal from the second signal when the second signal amplified by the second transistor 2-2 is input from the second input terminal 5b. Then, the second differential signal is output from the first output terminal 5-1 and the third output terminal 5-3.
  • FIG. 2A when a first signal having a phase of 0 degrees is input from the first signal input terminal 1a, a first signal having a phase of 0 degrees is output from the first transistor 2-1.
  • a second signal having a phase of 180 degrees is input from the second signal input terminal 1b, and a second signal having a phase of 180 degrees is output from the second transistor 2-2.
  • the polyphase filter 5 generates a differential signal including a signal having a phase of 0 degree and a signal having a phase of 180 degrees as the first differential signal, and the first output terminal 5 A signal having a phase of 0 degree is output from ⁇ 1, and a signal having a phase of 180 degrees is output from the third output terminal 5-3.
  • the polyphase filter 5 generates a differential signal including a signal having a phase of 0 degree and a signal having a phase of 180 degrees as the second differential signal, and outputs a phase signal from the first output terminal 5-1. Outputs a signal of 0 degrees, and outputs a signal of 180 degrees in phase from the third output terminal 5-3.
  • a signal having a phase included in the first differential signal is 0 degree and a signal whose phase included in the second differential signal is 0 degree. Are combined in phase with each other, a signal having a phase of 0 degree is amplified.
  • a signal having a phase included in the first differential signal is 180 degrees and a signal whose phase included in the second differential signal is 180 degrees Are in-phase combined, a signal having a phase of 180 degrees is amplified.
  • a signal having a phase of 0 degree is output from the first output terminal 5-1 of the polyphase filter 5
  • a signal having a phase of 0 degree is output from the amplifier output terminal 8a.
  • a signal having a phase of 180 degrees is output from the third output terminal 5-3 of the polyphase filter 5
  • a signal having a phase of 180 degrees is output from the amplifier output terminal 8b.
  • the polyphase filter 5 generates a third differential signal that is 90 degrees out of phase with the first differential signal when generating the first and second differential signals.
  • a third differential signal is output from the output terminal 5-2 and the fourth output terminal 5-4. That is, the polyphase filter 5 generates a differential signal including a signal having a phase of 90 degrees and a signal having a phase of 270 degrees as the third differential signal, and the phase is output from the second output terminal 5-2. Outputs a signal of 90 degrees, and outputs a signal of 270 degrees in phase from the fourth output terminal 5-4.
  • the polyphase filter 5 generates a fourth differential signal that is 90 degrees out of phase with the second differential signal, and outputs the second output terminal 5-2 and the fourth output terminal 5-4. To output a fourth differential signal.
  • the polyphase filter 5 generates a differential signal including a signal having a phase of 90 degrees and a signal having a phase of 270 degrees as the fourth differential signal, and the phase is output from the second output terminal 5-2. Outputs a signal of 90 degrees, and outputs a signal of 270 degrees in phase from the fourth output terminal 5-4.
  • a signal whose phase is 90 degrees is differentially output from the output terminal 5-2. There is no output to terminal 8. Further, a signal having a phase of 270 degrees is not output to the differential output terminal 8 from the output terminal 5-4.
  • an in-phase signal having a phase of 0 degree is input to the differential input terminal 1.
  • the in-phase signal is amplified by each of the first transistor 2-1 and the second transistor 2-2.
  • a signal having a phase of 0 degree is input from each of the first input terminal 5 a and the second input terminal 5 b of the polyphase filter 5.
  • the polyphase filter 5 generates a differential signal including a signal having a phase of 0 degree and a signal having a phase of 180 degrees from the signal having a phase of 0 degree input from the first input terminal 5a.
  • a signal having a phase of 0 degree is output from the first output terminal 5-1, and a signal having a phase of 180 degrees is output from the third output terminal 5-3.
  • the polyphase filter 5 generates a differential signal including a signal having a phase of 180 degrees and a signal having a phase of 0 degrees from the signal having a phase of 0 degrees input from the second input terminal 5b.
  • a signal having a phase of 180 degrees is output from the first output terminal 5-1, and a signal having a phase of 0 degrees is output from the third output terminal 5-3.
  • the polyphase filter 5 generates a differential signal including a signal having a phase of 90 degrees and a signal having a phase of 270 degrees from the signal having a phase of 0 degrees input from the first input terminal 5a.
  • a signal having a phase of 90 degrees is output from the second output terminal 5-2, and a signal having a phase of 270 degrees is output from the fourth output terminal 5-4.
  • the polyphase filter 5 generates a differential signal including a signal having a phase of 270 degrees and a signal having a phase of 90 degrees from a signal having a phase of 0 degrees input from the second input terminal 5b.
  • a signal having a phase of 270 degrees is output from the second output terminal 5-2, and a signal having a phase of 90 degrees is output from the fourth output terminal 5-4.
  • a signal having a phase of 0 degree generated from a signal having a phase of 0 degree input from the first input terminal 5a and the second input terminal A signal generated from a signal having a phase of 0 degree input from the terminal 5b is canceled out with a signal having a phase of 180 degrees.
  • a signal having a phase of 180 degrees generated from a signal having a phase of 0 degrees input from the first input terminal 5a and a second input terminal The signal generated from the signal having a phase of 0 degree input from 5b is canceled with the signal having a phase of 0 degree.
  • a signal having a phase of 90 degrees generated from a signal having a phase of 0 degrees input from the first input terminal 5a and a signal having a phase of 90 degrees are input from the second input terminal 5b.
  • the signal generated from the input signal having a phase of 0 degree is canceled with the signal having a phase of 270 degrees.
  • a signal having a phase of 270 degrees generated from a signal having a phase of 0 degrees input from the first input terminal 5a and a second input terminal The signal generated from the signal having a phase of 0 degree input from 5b cancels the signal having a phase of 90 degrees. Therefore, the output of the in-phase signal from the polyphase filter 5 is suppressed.
  • the first differential signal is generated from the first signal amplified by the first transistor 2-1, and the first output terminal 5-
  • the first differential signal is output from the first and third output terminals 5-3
  • the second differential signal is generated from the second signal amplified by the second transistor 2-2. Since the polyphase filter 5 that outputs the second differential signal from the output terminal 5-1 and the third output terminal 5-3 is provided, the output of the in-phase signal can be suppressed. .
  • the load group 6 includes a load 6a and a load 6b
  • the differential output terminal 8 includes an amplifier output terminal 8a and an amplifier output terminal 8b.
  • the load group 6 includes loads 6-1 to 6-4
  • the differential output terminal 8 includes amplifier output terminals 8-1 to 8-4. It may be provided.
  • FIG. 4 is a block diagram showing another high frequency amplifier according to Embodiment 1 of the present invention.
  • each of the loads 6-1 to 6-4 is realized by, for example, a resistor or an inductive element.
  • the load 6-1 has one end connected to the first output terminal 5-1 of the polyphase filter 5 and the other end connected to the power source 7.
  • the load 6-2 has one end connected to the second output terminal 5-2 of the polyphase filter 5 and the other end connected to the power source 7.
  • the load 6-3 has one end connected to the third output terminal 5-3 of the polyphase filter 5 and the other end connected to the power source 7.
  • the load 6-4 has one end connected to the fourth output terminal 5-4 of the polyphase filter 5 and the other end connected to the power source 7.
  • the amplifier output terminal 8-1 is connected to the first output terminal 5-1 of the polyphase filter 5.
  • the amplifier output terminal 8-2 is connected to the second output terminal 5-2 of the polyphase filter 5.
  • the amplifier output terminal 8-3 is connected to the third output terminal 5-3 of the polyphase filter 5.
  • the amplifier output terminal 8-4 is connected to the fourth output terminal 5-4 of the polyphase filter 5.
  • a signal having a phase of 0 degree is output from the first output terminal 5-1 of the polyphase filter 5 as in the case of the high frequency amplifier shown in FIG.
  • a signal having a phase of 0 degree is output from -1.
  • a signal having a phase of 180 degrees is output from the third output terminal 5-3 of the polyphase filter 5, and a signal having a phase of 180 degrees is output from the amplifier output terminal 8-3.
  • the signal whose phase included in the first differential signal is 90 degrees and the signal whose phase included in the second differential signal is 90 degrees are in phase. Since they are combined, a signal having a phase of 90 degrees is amplified.
  • a signal having a phase of 270 degrees included in the first differential signal and a signal having a phase of 270 degrees included in the second differential signal are Are combined in phase, so that a signal having a phase of 270 degrees is amplified.
  • a signal having a phase of 90 degrees is output from the second output terminal 5-2 of the polyphase filter 5, and a signal having a phase of 90 degrees is output from the amplifier output terminal 8-2.
  • a signal having a phase of 270 degrees is output from the fourth output terminal 5-4 of the polyphase filter 5, and a signal having a phase of 270 degrees is output from the amplifier output terminal 8-4.
  • FIG. 5 is a block diagram showing another high frequency amplifier according to Embodiment 1 of the present invention.
  • loads 6-1 to 6-4 are connected to the first output terminal 5-1 to the fourth output terminal 5-4 of the polyphase filter 5, respectively. is doing.
  • Each of the other end of the load 6-2 and the other end of the load 6-4 that is not connected to the amplifier output terminal is connected to the ground.
  • Embodiment 2 FIG. In the first embodiment, an example in which the polyphase filter 5 includes the capacitive elements 15 to 18 is shown. In the second embodiment, an example in which the polyphase filter 5 includes the first inductive element 25 to the fourth inductive element 28 is shown.
  • FIG. 6 is a block diagram showing a high frequency amplifier according to Embodiment 2 of the present invention.
  • the polyphase filter 5 includes a first resistor 21, a second resistor 22, a third resistor 23, a fourth resistor 24, a first inductive element 25, a second inductive element 26, and a third inductive element 27. And a fourth inductive element 28.
  • the polyphase filter 5 includes a first resistor 21, a first inductive element 25, a third resistor 23, a second inductive element 26, a second resistor 22, a third inductive element 27, and a fourth resistor 24.
  • the fourth inductive elements 28 are connected in a ring shape in this order. Specifically, the connection is as follows.
  • the first resistor 21 has one end connected to the first input terminal 5a and the other end connected to the first output terminal 5-1.
  • the second resistor 22 has one end connected to the second input terminal 5b and the other end connected to the third output terminal 5-3.
  • the third resistor 23 has one end connected to the other end of the first inductive element 25 and the other end connected to the second output terminal 5-2.
  • the fourth resistor 24 has one end connected to the other end of the third inductive element 27 and the other end connected to the fourth output terminal 5-4.
  • the first inductive element 25 has one end connected to the first output terminal 5-1 and the other end connected to one end of the third resistor 23.
  • the second inductive element 26 has one end connected to the second input terminal 5b and the other end connected to the second output terminal 5-2.
  • the third inductive element 27 has one end connected to the third output terminal 5-3 and the other end connected to one end of the fourth resistor 24.
  • the fourth inductive element 28 has one end connected to the first input terminal 5a and the other end connected to the fourth output terminal 5-4.
  • the first transistor 2-1 amplifies the first signal and converts the amplified first signal to the first phase of the polyphase filter 5.
  • the second transistor 2-2 amplifies the second signal and converts the amplified second signal into the second phase of the polyphase filter 5.
  • the polyphase filter 5 When the first signal amplified by the first transistor 2-1 is input from the first input terminal 5a to the polyphase filter 5, the polyphase filter 5 generates a first differential signal from the first signal, The first differential signal is output from the first output terminal 5-1 and the third output terminal 5-3.
  • the polyphase filter 5 generates a second differential signal from the second signal when the second signal amplified by the second transistor 2-2 is input from the second input terminal 5b. Then, the second differential signal is output from the first output terminal 5-1 and the third output terminal 5-3.
  • the polyphase filter 5 includes a first inductive element 25 to a fourth inductive element 28 instead of the capacitive elements 15 to 18.
  • the phase of the first signal input from the first input terminal 5a is 0 degrees
  • the phase of the second signal input from the second input terminal 5b is 180 degrees.
  • the polyphase filter 5 outputs a signal similar to that in the first embodiment. That is, a signal having a phase of 0 degree is output from the first output terminal 5-1 of the polyphase filter 5, and a signal having a phase of 90 degrees is output from the second output terminal 5-2 of the polyphase filter 5. .
  • a signal having a phase of 180 degrees is output from the third output terminal 5-3 of the polyphase filter 5, and a signal having a phase of 270 degrees is output from the fourth output terminal 5-4 of the polyphase filter 5.
  • the polyphase filter 5 suppresses the output of the in-phase signal based on the same principle as in the first embodiment.
  • the high-frequency amplifier of FIG. 6 When the high-frequency amplifier of FIG. 6 performs an amplification operation of the differential signal input from the differential input terminal 1, the output terminal of the first transistor 2-1 and the output terminal of the second transistor 2-2 The loads 6-1 to 6-4 are short-circuited in a DC manner via the first inductive element 25 to the fourth inductive element 28 in the polyphase filter 5. Therefore, a DC voltage is applied to the loads 6-1 to 6-4, the first transistor 2-1, the second transistor 2-2, and the current source 3, but a DC voltage is applied to the polyphase filter 5. No voltage is applied, and no voltage drop occurs in the polyphase filter 5. Thereby, the emitter-collector voltage in the first transistor 2-1 and the emitter-collector voltage in the second transistor 2-2 can be kept higher than in the first embodiment, and therefore the gain of the high-frequency amplifier is increased. Can be high.
  • the polyphase filter 5 includes the first inductive element 25 to the fourth inductive element 28 instead of the capacitive elements 15 to 18.
  • the output of the in-phase signal can be suppressed.
  • the polyphase filter 5 since the polyphase filter 5 includes the first inductive element 25 to the fourth inductive element 28, an effect that the gain of the high-frequency amplifier can be increased as compared with the first embodiment is achieved.
  • FIG. 7 is a configuration diagram showing a connection form of the first inductive element 31 to the fourth inductive element 34 in the polyphase filter 5.
  • the polyphase filter 5 shown in FIG. 7 includes a first resistor 21, a second resistor 22, a third resistor 23, a fourth resistor 24, a first inductive element 31, a second inductive element 32, a third resistor Inductive element 33 and fourth inductive element 34 are provided.
  • the polyphase filter 5 includes a first resistor 21, a first inductive element 31, a third resistor 23, a second inductive element 32, a second resistor 22, a third inductive element 33, and a fourth resistor 24.
  • the fourth inductive elements 34 are connected in a ring shape in this order. Specifically, the connection is as follows.
  • the first induction element 31 has one end connected to the first input terminal 5a and the other end connected to the second output terminal 5-2.
  • the second inductive element 32 has one end connected to the third output terminal 5-3 and the other end connected to one end of the third resistor 23.
  • the third inductive element 33 has one end connected to the second input terminal 5b and the other end connected to the fourth output terminal 5-4.
  • the fourth inductive element 34 has one end connected to the first output terminal 5-1 and the other end connected to one end of the fourth resistor 24.
  • the transistor pair 2 includes a third transistor 2-3 and a fourth transistor 2-4 in addition to the first transistor 2-1 and the second transistor 2-2. An example will be described.
  • FIG. 8 is a block diagram showing a high frequency amplifier according to Embodiment 3 of the present invention.
  • the same reference numerals as those in FIGS. 1 and 6 indicate the same or corresponding parts, and the description thereof is omitted.
  • Each of the third transistor 2-3 and the fourth transistor 2-4 is realized by, for example, a bipolar transistor or a MOSFET.
  • the third transistor 2-3 has a base terminal that is a control terminal connected to the first signal input terminal 1a, an emitter terminal that is connected to the current source 9, and a collector terminal that is an output terminal connected to the polyphase filter 5. 3 input terminals 5c.
  • the third transistor 2-3 amplifies the first signal input from the first signal input terminal 1 a and outputs the amplified first signal to the third input terminal 5 c of the polyphase filter 5.
  • the fourth transistor 2-4 has a base terminal as a control terminal connected to the second signal input terminal 1 b, an emitter terminal connected to the current source 9, and a collector terminal as an output terminal connected to the polyphase filter 5. 4 input terminal 5d.
  • the fourth transistor 2-4 amplifies the second signal input from the second signal input terminal 1b, and outputs the amplified second signal to the fourth input terminal 5d of the polyphase filter 5. .
  • the polyphase filter 5 is connected to the first input terminal 5a connected to the output terminal of the first transistor 2-1, and to the output terminal of the second transistor 2-2.
  • the polyphase filter 5 includes a third input terminal 5c connected to the output terminal of the third transistor 2-3, and a fourth input connected to the output terminal of the fourth transistor 2-4. And a terminal 5d.
  • the third input terminal 5 c is connected to one end of the third resistor 23 and the other end of the first inductive element 25.
  • the fourth input terminal 5 d is connected to one end of the fourth resistor 24 and the other end of the third inductive element 27.
  • the current source 9 has one end connected to the emitter terminal of the third transistor 2-3 and the emitter terminal of the fourth transistor 2-4, and the other end connected to the ground.
  • the first transistor 2-1 amplifies the first signal and converts the amplified first signal to the first phase of the polyphase filter 5.
  • the second transistor 2-2 amplifies the second signal and converts the amplified second signal into the second phase of the polyphase filter 5.
  • the third transistor 2-3 amplifies the first signal when the first signal is input from the first signal input terminal 1 a, and converts the amplified first signal to the third phase of the polyphase filter 5.
  • the fourth transistor 2-4 amplifies the second signal and converts the amplified second signal to the fourth phase of the polyphase filter 5.
  • the polyphase filter 5 receives the first signal amplified by the first transistor 2-1 from the first input terminal 5a, and amplifies the third signal by the third transistor 2-3 from the third input terminal 5c.
  • a first differential signal is generated from both the input first signals, and the first output terminal 5-1 and the third output terminal 5-3 are generated.
  • the polyphase filter 5 receives the second signal amplified by the second transistor 2-2 from the second input terminal 5b, and receives the fourth transistor 2-4 from the fourth input terminal 5d.
  • a second differential signal is generated from both of the input second signals, and the first output terminal 5-1 and the third output terminal 5 are generated.
  • -3 to output a second differential signal.
  • the phase of the first signal input from each of the first input terminal 5a and the third input terminal 5c is 0 degree
  • the second input terminal 5b and the fourth input terminal 5d When the phase of the second signal input from each is 180 degrees, the polyphase filter 5 outputs a signal similar to that in the first embodiment. That is, a signal having a phase of 0 degree is output from the first output terminal 5-1 of the polyphase filter 5, and a signal having a phase of 90 degrees is output from the second output terminal 5-2 of the polyphase filter 5. . Further, a signal having a phase of 180 degrees is output from the third output terminal 5-3 of the polyphase filter 5, and a signal having a phase of 270 degrees is output from the fourth output terminal 5-4 of the polyphase filter 5. .
  • the transistor pair 2 includes the third transistor 2-3 and the fourth transistor 2-4 in addition to the first transistor 2-1 and the second transistor 2-2. Therefore, the symmetry of the circuit is improved. Therefore, the phase accuracy of the signals output from the first output terminal 5-1 to the fourth output terminal 5-4 of the polyphase filter 5 is higher than in the first embodiment. That is, as compared with the first embodiment, the signal output from the first output terminal 5-1 of the polyphase filter 5 approaches 0 degrees, and the third output terminal 5-3 of the polyphase filter 5 The signal output from is closer to 180 degrees. Compared with the first embodiment, the signal output from the second output terminal 5-2 of the polyphase filter 5 approaches 90 degrees, and the fourth output terminal 5-4 of the polyphase filter 5 The signal output from is closer to 270 degrees.
  • the polyphase filter 5 suppresses the output of the in-phase signal based on the same principle as in the first embodiment.
  • the output terminals of the first transistor 2-1 to the fourth transistor 2-4 and the load 6 -1 to 6-4 are short-circuited in a DC manner via the first inductive element 25 to the fourth inductive element 28 in the polyphase filter 5. Therefore, the loads 6-1 to 6-4, the first transistor 2-1, the second transistor 2-2, the third transistor 2-3, the fourth transistor 2-4, and the current sources 3 and 9
  • the DC voltage is applied, but no DC voltage is applied to the polyphase filter 5, and no voltage drop occurs in the polyphase filter 5.
  • the emitter-collector voltage in the first transistor 2-1 to the fourth transistor 2-4 can be kept higher than in the first embodiment, so that the gain of the high-frequency amplifier can be increased. .
  • the transistor pair 2 includes the third transistor 2-3 and the fourth transistor in addition to the first transistor 2-1 and the second transistor 2-2. Therefore, the same effects as those of the first embodiment can be obtained, and the symmetry of the circuit can be improved to improve the first output terminals 5-1 to 5-1 of the polyphase filter 5. 4 has an effect of improving the phase accuracy of the signal output from the output terminal 5-4.
  • the polyphase filter 5 includes the first inductive element 25 to the fourth inductive element 28.
  • the first inductive element 25 to the fourth inductive element 28 are shown.
  • the connection form is not limited to the example shown in FIG. 8, and for example, a connection form as shown in FIG. 9 may be used.
  • FIG. 9 is a configuration diagram illustrating a connection form of the first inductive element 31 to the fourth inductive element 34 in the polyphase filter 5.
  • the polyphase filter 5 includes the first inductive element 25 to the fourth inductive element 28.
  • the first inductive element 25 includes the third transistor 2. -3, which has an inductive reactance that cancels the parasitic capacitance 2-3a
  • the second inductive element 26 has an inductive reactance that cancels the parasitic capacitance 2-2a of the second transistor 2-2.
  • the third inductive element 27 has an inductive reactance that cancels the parasitic capacitance 2-4a of the fourth transistor 2-4
  • the fourth inductive element 28 is a parasitic capacitance of the first transistor 2-1. It may have an inductive reactance that cancels 2-1a.
  • FIG. 10 is an explanatory diagram showing the parasitic capacitance 2-1a of the first transistor 2-1 to the parasitic capacitance 2-4a of the fourth transistor 2-4.
  • Embodiment 4 FIG.
  • the first series circuit 41 is connected to the base terminal, which is the control terminal of the third transistor 2-3 provided in the transistor pair 2, and the control terminal of the fourth transistor 2-4.
  • the second series circuit 44 is connected to a certain base terminal.
  • FIG. 11 is a block diagram showing a high frequency amplifier according to Embodiment 4 of the present invention.
  • the first series circuit 41 is a circuit in which a capacitive element 42 and a resistor 43 are connected in series, with one end connected to the base terminal of the third transistor 2-3 and the other end connected to the ground.
  • the second series circuit 44 is a circuit in which a capacitive element 45 and a resistor 46 are connected in series. One end is connected to the base terminal of the fourth transistor 2-4 and the other end is connected to the ground. .
  • the base terminal of the third transistor 2-3 is input-terminated by the first series circuit 41, and the base terminal of the fourth transistor 2-4 is The input is terminated by the second series circuit 44.
  • the third transistor 2-3 does not perform the first signal amplification operation
  • the fourth transistor 2-4 does not perform the second signal amplification operation.
  • the input impedance at the third input terminal 5c is matched with the input impedance at the first input terminal 5a.
  • the input impedance at the fourth input terminal 5d of the polyphase filter 5 is matched with the input impedance at the second input terminal 5b.
  • the operation of the polyphase filter 5 in the fourth embodiment is the same as that of the polyphase filter 5 shown in FIG. 6, for example.
  • first inductive element 25 to the fourth inductive element 28 in the polyphase filter 5 are connected as shown in FIG.
  • the first inductive element 25 to the fourth inductive element 28 may be connected like the first inductive element 31 to the fourth inductive element 32 shown in FIG.
  • the polyphase filter 5 includes the first inductive element 25 to the fourth inductive element 28.
  • the first inductive element 25 includes the third transistor 2. -3, which has an inductive reactance that cancels the parasitic capacitance 2-3a
  • the second inductive element 26 has an inductive reactance that cancels the parasitic capacitance 2-2a of the second transistor 2-2.
  • the third inductive element 27 has an inductive reactance that cancels the parasitic capacitance 2-4a of the fourth transistor 2-4
  • the fourth inductive element 28 is a parasitic capacitance of the first transistor 2-1. It may have an inductive reactance that cancels 2-1a.
  • FIG. 12 is an explanatory diagram showing the parasitic capacitance 2-1a of the first transistor 2-1 to the parasitic capacitance 2-4a of the fourth transistor 2-4.
  • Embodiment 5 FIG. In the fifth embodiment, an example in which matching circuits that match impedances are connected between the first transistor 2-1 to the fourth transistor 2-4 and the polyphase filter 5 will be described.
  • FIG. 13 is a block diagram showing a high frequency amplifier according to Embodiment 5 of the present invention.
  • One end of the capacitive element 51 is connected between the first input terminal 5a of the polyphase filter 5 and the ground, and the first input terminal 5a of the polyphase filter 5 and the output terminal of the first transistor 2-1.
  • One end of the capacitive element 52 is connected between the second input terminal 5b of the polyphase filter 5 and the ground, and the second input terminal 5b of the polyphase filter 5 and the output terminal of the second transistor 2-2.
  • It is the 2nd matching circuit which takes the impedance matching between.
  • One end of the capacitive element 53 is connected between the third input terminal 5c of the polyphase filter 5 and the ground, and the third input terminal 5c of the polyphase filter 5 and the output terminal of the third transistor 2-3. It is the 3rd matching circuit which takes the impedance matching between.
  • One end of the capacitive element 54 is connected between the fourth input terminal 5d of the polyphase filter 5 and the ground, and the fourth input terminal 5d of the polyphase filter 5 and the output terminal of the fourth transistor 2-4. It is the 4th matching circuit which takes the impedance matching between.
  • the high-frequency amplifier since the high-frequency amplifier includes capacitive elements 51 to 54 that are first to fourth matching circuits, the first transistor 2-1 to the fourth transistor 2-4 and the polyphase The impedance with the filter 5 is matched. Therefore, the first signal output from the output terminal of the first transistor 2-1 is hardly reflected at the first input terminal 5a of the polyphase filter 5. In addition, the second signal output from the output terminal of the second transistor 2-2 is hardly reflected at the second input terminal 5b of the polyphase filter 5. Thereby, the loss of the first signal and the second signal can be reduced, so that the gain of the high-frequency amplifier can be increased as compared with the first embodiment.
  • the fifth embodiment shows an example in which the first inductive element 25 to the fourth inductive element 28 in the polyphase filter 5 are connected as shown in FIG.
  • the first inductive element 25 to the fourth inductive element 28 may be connected like the first inductive element 31 to the fourth inductive element 32 shown in FIG.
  • the load group 6 includes the loads 6-1 to 6-4.
  • each of a plurality of loads included in the load group 6 is an induction element 6-5 to 6-8.
  • FIG. 14 is a block diagram showing a high frequency amplifier according to Embodiment 6 of the present invention.
  • the load group 6 includes inductive elements 6-5 to 6-8.
  • the inductive element 6-5 has one end connected to the first output terminal 5-1 of the polyphase filter 5 and the other end connected to the power source 7.
  • the inductive element 6-6 has one end connected to the second output terminal 5-2 of the polyphase filter 5 and the other end connected to the power source 7.
  • the inductive element 6-7 has one end connected to the third output terminal 5-3 of the polyphase filter 5 and the other end connected to the power source 7.
  • Inductive element 6-8 has one end connected to fourth output terminal 5-4 of polyphase filter 5 and the other end connected to power supply 7.
  • the output terminal of the first transistor 2-1 and the output terminal of the second transistor 2-2 The induction elements 6-5 to 6-8 are short-circuited in a direct current manner via the first induction element 25 to the fourth induction element 28 in the polyphase filter 5.
  • Each of the plurality of loads included in the load group 6 is an inductive element 6-5 to 6-8. Therefore, a DC voltage is applied to the first transistor 2-1, the second transistor 2-2, and the current source 3, but no DC voltage is applied to the polyphase filter 5 and the load group 6. No voltage drop occurs in the polyphase filter 5 and the load group 6.
  • the emitter-collector voltage in the first transistor 2-1 and the second transistor 2-2 can be kept higher than in the first embodiment, so that the gain of the high-frequency amplifier can be increased. .
  • the first inductive element 25 to the fourth inductive element 28 in the polyphase filter 5 are connected as shown in FIG.
  • the first inductive element 25 to the fourth inductive element 28 may be connected like the first inductive element 31 to the fourth inductive element 32 shown in FIG.
  • each of the plurality of loads included in the load group 6 is inductive elements 61-1 to 61-4, and the inductive elements 61-1 to 61-4 are included in the polyphase filter 5.
  • An example that also serves as an inductive element will be described.
  • FIG. 15 is a block diagram showing a high frequency amplifier according to Embodiment 7 of the present invention.
  • the same reference numerals as those in FIGS. 1 and 14 indicate the same or corresponding parts, and thus description thereof is omitted.
  • FIG. 16 is an explanatory diagram showing the inductive elements 61-1 to 61-4.
  • FIG. 16A shows a layout example of the inductive elements 61-1 to 61-4
  • FIG. 16B shows an equivalent circuit of the inductive elements 61-1 to 61-4.
  • the inductive element 61-1 serves as both the inductive element 6-5 shown in FIG. 14 and the first inductive element 25 shown in FIG.
  • the inductive element 61-1 has a terminal (1) connected to the third input terminal 5c of the polyphase filter 5, a terminal (2) connected to the first output terminal 5-1 of the polyphase filter 5, and a terminal (3) is connected to the power source 7.
  • the inductive element 61-2 serves as both the inductive element 6-6 shown in FIG. 14 and the second inductive element 26 shown in FIG.
  • the inductive element 61-2 has a terminal (1) connected to the second input terminal 5b of the polyphase filter 5, a terminal (2) connected to the second output terminal 5-2 of the polyphase filter 5, and a terminal (3) is connected to the power source 7.
  • the inductive element 61-3 serves as both the inductive element 6-7 shown in FIG. 14 and the third inductive element 27 shown in FIG.
  • the inductive element 61-3 has a terminal (1) connected to the fourth input terminal 5d of the polyphase filter 5, a terminal (2) connected to the third output terminal 5-3 of the polyphase filter 5, and a terminal (3) is connected to the power source 7.
  • the inductive element 61-4 serves as both the inductive element 6-8 shown in FIG. 14 and the fourth inductive element 28 shown in FIG.
  • Inductive element 61-4 has terminal (1) connected to first input terminal 5a of polyphase filter 5, terminal (2) connected to fourth output terminal 5-4 of polyphase filter 5, and terminal (3) is connected to the
  • the operation of the high-frequency amplifier according to the seventh embodiment is the same as that of the high-frequency amplifier according to the sixth embodiment, except that the induction elements 61-1 to 61-4 included in the load group 6 are connected to the polyphase filter 5. Therefore, the number of parts can be reduced as compared with the sixth embodiment.
  • the present invention is suitable for a high-frequency amplifier that amplifies the first and second signals which are differential signals.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

第１のトランジスタ（２－１）により増幅された第１の信号から第１の差動信号を生成して、第１の出力端子（５－１）及び第３の出力端子（５－３）から第１の差動信号を出力し、第２のトランジスタ（２－２）により増幅された第２の信号から第２の差動信号を生成して、第１の出力端子（５－１）及び第３の出力端子（５－３）から第２の差動信号を出力するポリフェーズフィルタ（５）を備える。

Description

高周波増幅器
　この発明は、差動信号である第１及び第２の信号を増幅する高周波増幅器に関するものである。
　以下の非特許文献１には、差動増幅器によって、差動信号を増幅する高周波増幅器が開示されている。
　差動増幅器により増幅される差動信号は、電源が仮想短絡されているため、電源を経由して、差動増幅器の差動入力端子に帰還されることはない。
M. Lu, T.B.Kumar, D. Zhang, X. Yu, and K. S. Yeo, "A Wide Band Digital Variable Gain Amplifier with DC Offset Cancellation in SiGe 0.18um BiCMOS Technology," 2016 International Symposium on Integrated Circuits（ISIC）
　従来の高周波増幅器である差動増幅器が差動信号を増幅する際、ノイズなどの同相信号が差動増幅器の差動入力端子に重畳されることがある。同相信号は、電源が仮想短絡されていないため、電源を経由して、差動増幅器の差動入力端子に帰還されることがある。同相信号が、電源を経由して、差動増幅器の差動入力端子に帰還されることで、高周波増幅器を実装している回路が発振してしまうことがあるという課題があった。
　この発明は上記のような課題を解決するためになされたもので、同相信号の出力を抑えることができる高周波増幅器を得ることを目的とする。
　この発明に係る高周波増幅器は、第１の信号を増幅する第１のトランジスタと、第１の信号と差動の信号である第２の信号を増幅する第２のトランジスタと、第１のトランジスタの出力端子と接続されている第１の入力端子と、第２のトランジスタの出力端子と接続されている第２の入力端子と、第１から第４の出力端子とを有しており、第１のトランジスタにより増幅された第１の信号から第１の差動信号を生成して、第１及び第３の出力端子から第１の差動信号を出力し、第２のトランジスタにより増幅された第２の信号から第２の差動信号を生成して、第１及び第３の出力端子から第２の差動信号を出力するポリフェーズフィルタと、一端がポリフェーズフィルタの第１及び第３の出力端子のそれぞれと接続され、他端が電源と接続されている複数の負荷と、ポリフェーズフィルタの第１及び第３の出力端子のそれぞれと接続されている複数の増幅器出力端子とを備えるようにしたものである。
　この発明によれば、第１のトランジスタにより増幅された第１の信号から第１の差動信号を生成して、第１及び第３の出力端子から第１の差動信号を出力し、第２のトランジスタにより増幅された第２の信号から第２の差動信号を生成して、第１及び第３の出力端子から第２の差動信号を出力するポリフェーズフィルタを備えるように構成したので、同相信号の出力を抑えることができる効果がある。
この発明の実施の形態１による高周波増幅器を示す構成図である。 図２Ａは、ポリフェーズフィルタ５により入力される信号が差動信号である場合の各端子での位相を示す説明図、図２Ｂは、ポリフェーズフィルタ５により入力される信号が同相信号である場合の各端子での位相を示す説明図である。 ポリフェーズフィルタ５が入力開放型である場合の内部回路を示す説明図、図３Ｂは、ポリフェーズフィルタ５が入力短絡型である場合の内部回路を示す説明図である。 この発明の実施の形態１による他の高周波増幅器を示す構成図である。 この発明の実施の形態１による他の高周波増幅器を示す構成図である。 この発明の実施の形態２による高周波増幅器を示す構成図である。 ポリフェーズフィルタ５における第１の誘導素子３１～第４の誘導素子３４の接続形態を示す構成図である。 この発明の実施の形態３による高周波増幅器を示す構成図である。 ポリフェーズフィルタ５における第１の誘導素子３１～第４の誘導素子３４の接続形態を示す構成図である。 第１のトランジスタ２－１の寄生容量２－１ａ～第４のトランジスタ２－４の寄生容量２－４ａを示す説明図である。 この発明の実施の形態４による高周波増幅器を示す構成図である。 第１のトランジスタ２－１の寄生容量２－１ａ～第４のトランジスタ２－４の寄生容量２－４ａを示す説明図である。 この発明の実施の形態５による高周波増幅器を示す構成図である。 この発明の実施の形態６による高周波増幅器を示す構成図である。 この発明の実施の形態７による高周波増幅器を示す構成図である。 図１６Ａは、誘導素子６１－１～６１－４のレイアウト例を示す説明図、図１６Ｂは、誘導素子６１－１～６１－４の等価回路を示す説明図である。
　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、この発明の実施の形態１による高周波増幅器を示す構成図である。
　図２は、図１の高周波増幅器におけるポリフェーズフィルタ５により入出力される信号の位相を示す説明図である。
　図２Ａは、ポリフェーズフィルタ５により入力される信号が差動信号である場合の各端子での位相を示し、図２Ｂは、ポリフェーズフィルタ５により入力される信号が同相信号である場合の各端子での位相を示している。
　図３は、図１の高周波増幅器におけるポリフェーズフィルタ５の内部回路を示す構成図である。
　図３Ａは、ポリフェーズフィルタ５が入力開放型である場合の内部回路を示し、図３Ｂは、ポリフェーズフィルタ５が入力短絡型である場合の内部回路を示している。
　図１から図３において、差動入力端子１は、第１の信号入力端子１ａ及び第２の信号入力端子１ｂを備えており、第１の信号及び第２の信号を含む差動信号を入力する端子である。
　第１の信号入力端子１ａは、第１の信号を入力する端子である。
　第２の信号入力端子１ｂは、第２の信号を入力する端子である。
　トランジスタ対２は、第１のトランジスタ２－１及び第２のトランジスタ２－２を備えている。
　第１のトランジスタ２－１及び第２のトランジスタ２－２のそれぞれは、例えば、バイポーラトランジスタ又はＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）などで実現される。
　第１のトランジスタ２－１は、制御端子であるベース端子が第１の信号入力端子１ａと接続され、エミッタ端子が電流源３と接続され、出力端子であるコレクタ端子がポリフェーズフィルタ５の第１の入力端子５ａと接続されている。
　第１のトランジスタ２－１は、第１の信号入力端子１ａから入力された第１の信号を増幅し、増幅後の第１の信号をポリフェーズフィルタ５の第１の入力端子５ａに出力する。
　第２のトランジスタ２－２は、制御端子であるベース端子が第２の信号入力端子１ｂと接続され、エミッタ端子が電流源３と接続され、出力端子であるコレクタ端子がポリフェーズフィルタ５の第２の入力端子５ｂと接続されている。
　第２のトランジスタ２－２は、第２の信号入力端子１ｂから入力された第２の信号を増幅し、増幅後の第２の信号をポリフェーズフィルタ５の第２の入力端子５ｂに出力する。
　電流源３は、一端が第１のトランジスタ２－１のエミッタ端子及び第２のトランジスタ２－２のエミッタ端子のそれぞれと接続され、他端がグランドと接続されている。
　トランジスタ負荷４は、ポリフェーズフィルタ５、負荷群６及び電源７を備えている。
　トランジスタ負荷４は、第１のトランジスタ２－１の出力端子及び第２のトランジスタ２－２の出力端子のそれぞれと接続されている負荷である。
　トランジスタ対２を含む高周波増幅器の利得を高めるには、トランジスタ負荷４のインピーダンスを高める必要がある。
　ポリフェーズフィルタ５は、第１のトランジスタ２－１の出力端子と接続されている第１の入力端子５ａと、第２のトランジスタ２－２の出力端子と接続されている第２の入力端子５ｂとを有している。
　図２及び図３では、第１の入力端子５ａは、入力Ｐと記述されており、第２の入力端子５ｂは、入力Ｎと記述されている。
　ポリフェーズフィルタ５は、第１の出力端子５－１、第２の出力端子５－２、第３の出力端子５－３及び第４の出力端子５－４を有している。
　図２及び図３では、第１の出力端子５－１は、出力ＩＰと記述されており、第２の出力端子５－２は、出力ＱＰと記述されている。また、第３の出力端子５－３は、出力ＩＮと記述されており、第４の出力端子５－４は、出力ＱＮと記述されている。
　ポリフェーズフィルタ５は、第１の入力端子５ａから第１のトランジスタ２－１により増幅された第１の信号が入力されると、第１の信号から第１の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第１の差動信号を出力する。
　また、ポリフェーズフィルタ５は、第２の入力端子５ｂから第２のトランジスタ２－２により増幅された第２の信号が入力されると、第２の信号から第２の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第２の差動信号を出力する。
　負荷群６は、負荷６ａ及び負荷６ｂを備えている。
　負荷６ａ及び負荷６ｂのそれぞれは、例えば、抵抗又は誘導素子などで実現される。
　負荷６ａは、一端がポリフェーズフィルタ５の第１の出力端子５－１と接続され、他端が電源７と接続されている。
　負荷６ｂは、一端がポリフェーズフィルタ５の第３の出力端子５－３と接続され、他端が電源７と接続されている。
　差動出力端子８は、増幅器出力端子８ａ及び増幅器出力端子８ｂを備えている。
　増幅器出力端子８ａは、ポリフェーズフィルタ５の第１の出力端子５－１と接続されている。
　増幅器出力端子８ｂは、ポリフェーズフィルタ５の第３の出力端子５－３と接続されている。
　以下、ポリフェーズフィルタ５が入力開放型である場合の内部回路を説明する。
　図３Ａにおいて、抵抗１１は、一端が第１の入力端子５ａと接続され、他端が第１の出力端子５－１と接続されている。
　抵抗１２は、一端が第２の出力端子５－２と接続されている。
　抵抗１３は、一端が第２の入力端子５ｂと接続され、他端が第３の出力端子５－３と接続されている。
　抵抗１４は、一端が第４の出力端子５－４と接続されている。
　容量素子１５は、一端が第１の出力端子５－１と接続され、他端が抵抗１２の他端と接続されている。
　容量素子１６は、一端が第２の出力端子５－２と接続され、他端が第２の入力端子５ｂと接続されている。
　容量素子１７は、一端が第３の出力端子５－３と接続され、他端が抵抗１４の他端と接続されている。
　容量素子１８は、一端が第４の出力端子５－４と接続され、他端が第１の入力端子５ａと接続されている。
　ポリフェーズフィルタ５が入力短絡型である場合、図３Ｂに示すように、抵抗１２の他端及び容量素子１５の他端のそれぞれは、第１の入力端子５ａと接続される。
　また、抵抗１４の他端及び容量素子１７の他端のそれぞれは、第２の入力端子５ｂと接続される。
　入力開放型である場合のポリフェーズフィルタ５と、入力短絡型である場合のポリフェーズフィルタ５との動作は同様である。
　次に動作について説明する。
　第１のトランジスタ２－１は、第１の信号入力端子１ａから第１の信号が入力されると、第１の信号を増幅し、増幅後の第１の信号をポリフェーズフィルタ５の第１の入力端子５ａに出力する。
　第２のトランジスタ２－２は、第２の信号入力端子１ｂから第２の信号が入力されると、第２の信号を増幅し、増幅後の第２の信号をポリフェーズフィルタ５の第２の入力端子５ｂに出力する。
　ポリフェーズフィルタ５は、第１の入力端子５ａから第１のトランジスタ２－１により増幅された第１の信号が入力されると、第１の信号から第１の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第１の差動信号を出力する。
　また、ポリフェーズフィルタ５は、第２の入力端子５ｂから第２のトランジスタ２－２により増幅された第２の信号が入力されると、第２の信号から第２の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第２の差動信号を出力する。
　図２Ａは、第１の信号入力端子１ａから位相が０度の第１の信号が入力されることで、第１のトランジスタ２－１から位相が０度の第１の信号が出力され、第２の信号入力端子１ｂから位相が１８０度の第２の信号が入力されることで、第２のトランジスタ２－２から位相が１８０度の第２の信号が出力される例を示している。
　図２Ａの例では、ポリフェーズフィルタ５は、第１の差動信号として、位相が０度の信号と、位相が１８０度の信号とを含む差動信号を生成し、第１の出力端子５－１から位相が０度の信号を出力し、第３の出力端子５－３から位相が１８０度の信号を出力する。
　また、ポリフェーズフィルタ５は、第２の差動信号として、位相が０度の信号と、位相が１８０度の信号とを含む差動信号を生成し、第１の出力端子５－１から位相が０度の信号を出力し、第３の出力端子５－３から位相が１８０度の信号を出力する。
　これにより、ポリフェーズフィルタ５の第１の出力端子５－１では、第１の差動信号に含まれる位相が０度の信号と、第２の差動信号に含まれる位相が０度の信号とが同相合成されるため、位相が０度の信号が増幅される。
　また、ポリフェーズフィルタ５の第３の出力端子５－３では、第１の差動信号に含まれる位相が１８０度の信号と、第２の差動信号に含まれる位相が１８０度の信号とが同相合成されるため、位相が１８０度の信号が増幅される。
　ポリフェーズフィルタ５の第１の出力端子５－１から位相が０度の信号が出力されると、増幅器出力端子８ａから位相が０度の信号が出力される。
　また、ポリフェーズフィルタ５の第３の出力端子５－３から位相が１８０度の信号が出力されると、増幅器出力端子８ｂから位相が１８０度の信号が出力される。
　なお、ポリフェーズフィルタ５は、第１及び第２の差動信号を生成する際、第１の差動信号と位相が９０度ずれている第３の差動信号を生成して、第２の出力端子５－２及び第４の出力端子５－４から第３の差動信号を出力する。即ち、ポリフェーズフィルタ５は、第３の差動信号として、位相が９０度の信号と、位相が２７０度の信号とを含む差動信号を生成し、第２の出力端子５－２から位相が９０度の信号を出力し、第４の出力端子５－４から位相が２７０度の信号を出力する。
　また、ポリフェーズフィルタ５は、第２の差動信号と位相が９０度ずれている第４の差動信号を生成して、第２の出力端子５－２及び第４の出力端子５－４から第４の差動信号を出力する。即ち、ポリフェーズフィルタ５は、第４の差動信号として、位相が９０度の信号と、位相が２７０度の信号とを含む差動信号を生成し、第２の出力端子５－２から位相が９０度の信号を出力し、第４の出力端子５－４から位相が２７０度の信号を出力する。
　ただし、ポリフェーズフィルタ５の第２の出力端子５－２及び第４の出力端子５－４のそれぞれは、開放されているため、出力端子５－２から位相が９０度の信号が差動出力端子８に出力されることはない。また、出力端子５－４から位相が２７０度の信号が差動出力端子８に出力されることはない。
　第１のトランジスタ２－１が第１の信号を増幅し、第２のトランジスタ２－２が第２の信号を増幅する際、位相が０度の同相信号が差動入力端子１に入力される場合がある。
　位相が０度の同相信号が差動入力端子１に入力された場合、同相信号が第１のトランジスタ２－１及び第２のトランジスタ２－２のそれぞれによって増幅される。その後、図２Ｂに示すように、位相が０度の信号が、ポリフェーズフィルタ５の第１の入力端子５ａ及び第２の入力端子５ｂのそれぞれから入力される。
　この場合、ポリフェーズフィルタ５は、第１の入力端子５ａより入力された位相が０度の信号から、位相が０度の信号と、位相が１８０度の信号とを含む差動信号を生成し、第１の出力端子５－１から位相が０度の信号を出力し、第３の出力端子５－３から位相が１８０度の信号を出力する。
　また、ポリフェーズフィルタ５は、第２の入力端子５ｂより入力された位相が０度の信号から、位相が１８０度の信号と、位相が０度の信号とを含む差動信号を生成し、第１の出力端子５－１から位相が１８０度の信号を出力し、第３の出力端子５－３から位相が０度の信号を出力する。
　さらに、ポリフェーズフィルタ５は、第１の入力端子５ａより入力された位相が０度の信号から、位相が９０度の信号と、位相が２７０度の信号とを含む差動信号を生成し、第２の出力端子５－２から位相が９０度の信号を出力し、第４の出力端子５－４から位相が２７０度の信号を出力する。
　また、ポリフェーズフィルタ５は、第２の入力端子５ｂより入力された位相が０度の信号から、位相が２７０度の信号と、位相が９０度の信号とを含む差動信号を生成し、第２の出力端子５－２から位相が２７０度の信号を出力し、第４の出力端子５－４から位相が９０度の信号を出力する。
　これにより、ポリフェーズフィルタ５の第１の出力端子５－１では、第１の入力端子５ａより入力された位相が０度の信号から生成された位相が０度の信号と、第２の入力端子５ｂより入力された位相が０度の信号から生成された位相が１８０度の信号とが相殺される。
　また、ポリフェーズフィルタ５の第３の出力端子５－３では、第１の入力端子５ａより入力された位相が０度の信号から生成された位相が１８０度の信号と、第２の入力端子５ｂより入力された位相が０度の信号から生成された位相が０度の信号とが相殺される。
　ポリフェーズフィルタ５の第２の出力端子５－２では、第１の入力端子５ａより入力された位相が０度の信号から生成された位相が９０度の信号と、第２の入力端子５ｂより入力された位相が０度の信号から生成された位相が２７０度の信号とが相殺される。
　また、ポリフェーズフィルタ５の第２の出力端子５－４では、第１の入力端子５ａより入力された位相が０度の信号から生成された位相が２７０度の信号と、第２の入力端子５ｂより入力された位相が０度の信号から生成された位相が９０度の信号とが相殺される。
　したがって、ポリフェーズフィルタ５からの同相信号の出力が抑えられる。
　以上で明らかなように、この実施の形態１によれば、第１のトランジスタ２－１により増幅された第１の信号から第１の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第１の差動信号を出力し、第２のトランジスタ２－２により増幅された第２の信号から第２の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第２の差動信号を出力するポリフェーズフィルタ５を備えるように構成したので、同相信号の出力を抑えることができる効果を奏する。
　この実施の形態１では、負荷群６が負荷６ａ及び負荷６ｂを備え、差動出力端子８が増幅器出力端子８ａ及び増幅器出力端子８ｂを備えている例を示している。
　ただし、これは一例に過ぎず、例えば、図４に示すように、負荷群６が負荷６－１～６－４を備え、差動出力端子８が増幅器出力端子８－１～８－４を備えているものであってもよい。
　図４は、この発明の実施の形態１による他の高周波増幅器を示す構成図である。
　図４において、負荷６－１～６－４のそれぞれは、例えば、抵抗又は誘導素子などで実現される。
　負荷６－１は、一端がポリフェーズフィルタ５の第１の出力端子５－１と接続され、他端が電源７と接続されている。
　負荷６－２は、一端がポリフェーズフィルタ５の第２の出力端子５－２と接続され、他端が電源７と接続されている。
　負荷６－３は、一端がポリフェーズフィルタ５の第３の出力端子５－３と接続され、他端が電源７と接続されている。
　負荷６－４は、一端がポリフェーズフィルタ５の第４の出力端子５－４と接続され、他端が電源７と接続されている。
　増幅器出力端子８－１は、ポリフェーズフィルタ５の第１の出力端子５－１と接続されている。
　増幅器出力端子８－２は、ポリフェーズフィルタ５の第２の出力端子５－２と接続されている。
　増幅器出力端子８－３は、ポリフェーズフィルタ５の第３の出力端子５－３と接続されている。
　増幅器出力端子８－４は、ポリフェーズフィルタ５の第４の出力端子５－４と接続されている。
　図４に示す高周波増幅器の場合も、図１に示す高周波増幅器の場合と同様に、ポリフェーズフィルタ５の第１の出力端子５－１から位相が０度の信号が出力され、増幅器出力端子８－１から位相が０度の信号が出力される。
　また、ポリフェーズフィルタ５の第３の出力端子５－３から位相が１８０度の信号が出力され、増幅器出力端子８－３から位相が１８０度の信号が出力される。
　ポリフェーズフィルタ５の第２の出力端子５－２では、第１の差動信号に含まれる位相が９０度の信号と、第２の差動信号に含まれる位相が９０度の信号とが同相合成されるため、位相が９０度の信号が増幅される。
　また、ポリフェーズフィルタ５の第４の出力端子５－４では、第１の差動信号に含まれる位相が２７０度の信号と、第２の差動信号に含まれる位相が２７０度の信号とが同相合成されるため、位相が２７０度の信号が増幅される。
　これにより、ポリフェーズフィルタ５の第２の出力端子５－２から位相が９０度の信号が出力され、増幅器出力端子８－２から位相が９０度の信号が出力される。
　また、ポリフェーズフィルタ５の第４の出力端子５－４から位相が２７０度の信号が出力され、増幅器出力端子８－４から位相が２７０度の信号が出力される。
　この実施の形態１では、負荷群６が負荷６ａ及び負荷６ｂを備えている例を示している。
　ただし、これは一例に過ぎず、例えば、図５に示すように、負荷群６が負荷６－１～６－４を備えているものであってもよい。
　図５は、この発明の実施の形態１による他の高周波増幅器を示す構成図である。
　図５の例では、回路の対称性を保つために、ポリフェーズフィルタ５における第１の出力端子５－１～第４の出力端子５－４のそれぞれに負荷６－１～６－４を接続している。
　なお、増幅器出力端子と接続されていない負荷６－２の他端及び負荷６－４の他端のそれぞれは、グランドと接続されている。
実施の形態２．
　上記実施の形態１では、ポリフェーズフィルタ５が容量素子１５～１８を備えている例を示している。
　この実施の形態２では、ポリフェーズフィルタ５が第１の誘導素子２５～第４の誘導素子２８を備えている例を示している。
　図６は、この発明の実施の形態２による高周波増幅器を示す構成図である。
　図６において、図１及び図４と同一符号は同一または相当部分を示すので説明を省略する。
　ポリフェーズフィルタ５は、第１の抵抗２１、第２の抵抗２２、第３の抵抗２３、第４の抵抗２４、第１の誘導素子２５、第２の誘導素子２６、第３の誘導素子２７及び第４の誘導素子２８を備えている。
　ポリフェーズフィルタ５は、第１の抵抗２１、第１の誘導素子２５、第３の抵抗２３、第２の誘導素子２６、第２の抵抗２２、第３の誘導素子２７、第４の抵抗２４、第４の誘導素子２８の順に環状に接続されている。
　具体的には、以下のように接続されている。
　第１の抵抗２１は、一端が第１の入力端子５ａと接続され、他端が第１の出力端子５－１と接続されている。
　第２の抵抗２２は、一端が第２の入力端子５ｂと接続され、他端が第３の出力端子５－３と接続されている。
　第３の抵抗２３は、一端が第１の誘導素子２５の他端と接続され、他端が第２の出力端子５－２と接続されている。
　第４の抵抗２４は、一端が第３の誘導素子２７の他端と接続され、他端が第４の出力端子５－４と接続されている。
　第１の誘導素子２５は、一端が第１の出力端子５－１と接続され、他端が第３の抵抗２３の一端と接続されている。
　第２の誘導素子２６は、一端が第２の入力端子５ｂと接続され、他端が第２の出力端子５－２と接続されている。
　第３の誘導素子２７は、一端が第３の出力端子５－３と接続され、他端が第４の抵抗２４の一端と接続されている。
　第４の誘導素子２８は、一端が第１の入力端子５ａと接続され、他端が第４の出力端子５－４と接続されている。
　次に動作について説明する。
　第１のトランジスタ２－１は、第１の信号入力端子１ａから第１の信号が入力されると、第１の信号を増幅し、増幅後の第１の信号をポリフェーズフィルタ５の第１の入力端子５ａに出力する。
　第２のトランジスタ２－２は、第２の信号入力端子１ｂから第２の信号が入力されると、第２の信号を増幅し、増幅後の第２の信号をポリフェーズフィルタ５の第２の入力端子５ｂに出力する。
　ポリフェーズフィルタ５は、第１の入力端子５ａから第１のトランジスタ２－１により増幅された第１の信号が入力されると、第１の信号から第１の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第１の差動信号を出力する。
　また、ポリフェーズフィルタ５は、第２の入力端子５ｂから第２のトランジスタ２－２により増幅された第２の信号が入力されると、第２の信号から第２の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第２の差動信号を出力する。
　この実施の形態２では、ポリフェーズフィルタ５が、容量素子１５～１８の代わりに、第１の誘導素子２５～第４の誘導素子２８を備えている。上記実施の形態１と同様に、第１の入力端子５ａから入力される第１の信号の位相が０度、第２の入力端子５ｂから入力される第２の信号の位相が１８０度である場合、ポリフェーズフィルタ５から、上記実施の形態１と同様の信号が出力される。
　即ち、ポリフェーズフィルタ５の第１の出力端子５－１から位相が０度の信号が出力され、ポリフェーズフィルタ５の第２の出力端子５－２から位相が９０度の信号が出力される。
　また、ポリフェーズフィルタ５の第３の出力端子５－３から位相が１８０度の信号が出力され、ポリフェーズフィルタ５の第４の出力端子５－４から位相が２７０度の信号が出力される。
　なお、ポリフェーズフィルタ５からは、上記実施の形態１と同様の原理で、同相信号の出力が抑えられる。
　図６の高周波増幅器が、差動入力端子１から入力された差動信号の増幅動作を行っているとき、第１のトランジスタ２－１の出力端子及び第２のトランジスタ２－２の出力端子と、負荷６－１～負荷６－４とは、ポリフェーズフィルタ５における第１の誘導素子２５～第４の誘導素子２８を介して、直流的に短絡されている。
　このため、負荷６－１～負荷６－４、第１のトランジスタ２－１、第２のトランジスタ２－２及び電流源３には、直流電圧が印加されるが、ポリフェーズフィルタ５には直流電圧が印加されず、ポリフェーズフィルタ５では電圧降下が発生しない。
　これにより、上記実施の形態１よりも、第１のトランジスタ２－１におけるエミッタ－コレクタ間電圧及び第２のトランジスタ２－２におけるエミッタ－コレクタ間電圧を高く保つことができるため、高周波増幅器の利得を高くすることができる。
　以上で明らかなように、この実施の形態２では、ポリフェーズフィルタ５が、容量素子１５～１８の代わりに、第１の誘導素子２５～第４の誘導素子２８を備えているが、上記実施の形態１と同様に、同相信号の出力を抑えることができる効果を奏する。
　また、ポリフェーズフィルタ５が、第１の誘導素子２５～第４の誘導素子２８を備えているので、上記実施の形態１よりも、高周波増幅器の利得を高くすることができる効果を奏する。
　この実施の形態２では、ポリフェーズフィルタ５が、第１の誘導素子２５～第４の誘導素子２８を備えている例を示しているが、第１の誘導素子２５～第４の誘導素子２８の接続形態は、図６に示す例に限るものではなく、例えば、図７に示すような接続形態であってもよい。
　図７は、ポリフェーズフィルタ５における第１の誘導素子３１～第４の誘導素子３４の接続形態を示す構成図である。
　図７に示すポリフェーズフィルタ５は、第１の抵抗２１、第２の抵抗２２、第３の抵抗２３、第４の抵抗２４、第１の誘導素子３１、第２の誘導素子３２、第３の誘導素子３３及び第４の誘導素子３４を備えている。
　ポリフェーズフィルタ５は、第１の抵抗２１、第１の誘導素子３１、第３の抵抗２３、第２の誘導素子３２、第２の抵抗２２、第３の誘導素子３３、第４の抵抗２４、第４の誘導素子３４の順に環状に接続されている。
　具体的には、以下のように接続されている。
　第１の誘導素子３１は、一端が第１の入力端子５ａと接続され、他端が第２の出力端子５－２と接続されている。
　第２の誘導素子３２は、一端が第３の出力端子５－３と接続され、他端が第３の抵抗２３の一端と接続されている。
　第３の誘導素子３３は、一端が第２の入力端子５ｂと接続され、他端が第４の出力端子５－４と接続されている。
　第４の誘導素子３４は、一端が第１の出力端子５－１と接続され、他端が第４の抵抗２４の一端と接続されている。
　ポリフェーズフィルタ５における第１の誘導素子３１～第４の誘導素子３４の接続形態が図７に示す接続形態であっても、図６に示す接続形態と同様に作用するポリフェーズフィルタ５が得られる。
実施の形態３．
　この実施の形態３では、トランジスタ対２が、第１のトランジスタ２－１及び第２のトランジスタ２－２のほかに、第３のトランジスタ２－３及び第４のトランジスタ２－４を備えている例を説明する。
　図８は、この発明の実施の形態３による高周波増幅器を示す構成図である。
　図８において、図１及び図６と同一符号は同一または相当部分を示すので説明を省略する。
　第３のトランジスタ２－３及び第４のトランジスタ２－４のそれぞれは、例えば、バイポーラトランジスタ又はＭＯＳＦＥＴなどで実現される。
　第３のトランジスタ２－３は、制御端子であるベース端子が第１の信号入力端子１ａと接続され、エミッタ端子が電流源９と接続され、出力端子であるコレクタ端子がポリフェーズフィルタ５の第３の入力端子５ｃと接続されている。
　第３のトランジスタ２－３は、第１の信号入力端子１ａから入力された第１の信号を増幅し、増幅後の第１の信号をポリフェーズフィルタ５の第３の入力端子５ｃに出力する。
　第４のトランジスタ２－４は、制御端子であるベース端子が第２の信号入力端子１ｂと接続され、エミッタ端子が電流源９と接続され、出力端子であるコレクタ端子がポリフェーズフィルタ５の第４の入力端子５ｄと接続されている。
　第４のトランジスタ２－４は、第２の信号入力端子１ｂから入力された第２の信号を増幅し、増幅後の第２の信号をポリフェーズフィルタ５の第４の入力端子５ｄに出力する。
　ポリフェーズフィルタ５は、上記実施の形態１と同様に、第１のトランジスタ２－１の出力端子と接続されている第１の入力端子５ａと、第２のトランジスタ２－２の出力端子と接続されている第２の入力端子５ｂとを有している。
　また、ポリフェーズフィルタ５は、第３のトランジスタ２－３の出力端子と接続されている第３の入力端子５ｃと、第４のトランジスタ２－４の出力端子と接続されている第４の入力端子５ｄとを有している。
　第３の入力端子５ｃは、第３の抵抗２３の一端及び第１の誘導素子２５の他端のそれぞれと接続されている。
　第４の入力端子５ｄは、第４の抵抗２４の一端及び第３の誘導素子２７の他端のそれぞれと接続されている。
　電流源９は、一端が第３のトランジスタ２－３のエミッタ端子及び第４のトランジスタ２－４のエミッタ端子のそれぞれと接続され、他端がグランドと接続されている。
　次に動作について説明する。
　第１のトランジスタ２－１は、第１の信号入力端子１ａから第１の信号が入力されると、第１の信号を増幅し、増幅後の第１の信号をポリフェーズフィルタ５の第１の入力端子５ａに出力する。
　第２のトランジスタ２－２は、第２の信号入力端子１ｂから第２の信号が入力されると、第２の信号を増幅し、増幅後の第２の信号をポリフェーズフィルタ５の第２の入力端子５ｂに出力する。
　第３のトランジスタ２－３は、第１の信号入力端子１ａから第１の信号が入力されると、第１の信号を増幅し、増幅後の第１の信号をポリフェーズフィルタ５の第３の入力端子５ｃに出力する。
　第４のトランジスタ２－４は、第２の信号入力端子１ｂから第２の信号が入力されると、第２の信号を増幅し、増幅後の第２の信号をポリフェーズフィルタ５の第４の入力端子５ｄに出力する。
　ポリフェーズフィルタ５は、第１の入力端子５ａから第１のトランジスタ２－１により増幅された第１の信号が入力され、かつ、第３の入力端子５ｃから第３のトランジスタ２－３により増幅された第１の信号が入力されると、入力された双方の第１の信号から第１の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第１の差動信号を出力する。
　また、ポリフェーズフィルタ５は、第２の入力端子５ｂから第２のトランジスタ２－２により増幅された第２の信号が入力され、かつ、第４の入力端子５ｄから第４のトランジスタ２－４により増幅された第２の信号が入力されると、入力された双方の第２の信号から第２の差動信号を生成して、第１の出力端子５－１及び第３の出力端子５－３から第２の差動信号を出力する。
　この実施の形態３では、第１の入力端子５ａ及び第３の入力端子５ｃのそれぞれから入力される第１の信号の位相が０度、第２の入力端子５ｂ及び第４の入力端子５ｄのそれぞれから入力される第２の信号の位相が１８０度である場合、ポリフェーズフィルタ５からは、上記実施の形態１と同様の信号が出力される。
　即ち、ポリフェーズフィルタ５の第１の出力端子５－１から位相が０度の信号が出力され、ポリフェーズフィルタ５の第２の出力端子５－２から位相が９０度の信号が出力される。
　また、ポリフェーズフィルタ５の第３の出力端子５－３から位相が１８０度の信号が出力され、ポリフェーズフィルタ５の第４の出力端子５－４から位相が２７０度の信号が出力される。
　ただし、この実施の形態３では、トランジスタ対２が、第１のトランジスタ２－１及び第２のトランジスタ２－２のほかに、第３のトランジスタ２－３及び第４のトランジスタ２－４を備えているため、回路の対称性が高められている。
　このため、上記実施の形態１よりも、ポリフェーズフィルタ５の第１の出力端子５－１～第４の出力端子５－４から出力される信号の位相精度が高まる。
　即ち、上記実施の形態１と比べて、ポリフェーズフィルタ５の第１の出力端子５－１から出力される信号は、より０度に近づき、ポリフェーズフィルタ５の第３の出力端子５－３から出力される信号は、より１８０度に近づく。
　また、上記実施の形態１と比べて、ポリフェーズフィルタ５の第２の出力端子５－２から出力される信号は、より９０度に近づき、ポリフェーズフィルタ５の第４の出力端子５－４から出力される信号は、より２７０度に近づく。
　なお、ポリフェーズフィルタ５からは、上記実施の形態１と同様の原理で、同相信号の出力が抑えられる。
　図８の高周波増幅器が、差動入力端子１から入力された差動信号の増幅動作を行っているとき、第１のトランジスタ２－１～第４のトランジスタ２－４の出力端子と、負荷６－１～６－４とは、ポリフェーズフィルタ５における第１の誘導素子２５～第４の誘導素子２８を介して、直流的に短絡されている。
　このため、負荷６－１～６－４、第１のトランジスタ２－１、第２のトランジスタ２－２、第３のトランジスタ２－３、第４のトランジスタ２－４及び電流源３，９には、直流電圧が印加されるが、ポリフェーズフィルタ５には直流電圧が印加されず、ポリフェーズフィルタ５では電圧降下が発生しない。
　これにより、上記実施の形態１よりも、第１のトランジスタ２－１～第４のトランジスタ２－４におけるエミッタ－コレクタ間電圧を高く保つことができるため、高周波増幅器の利得を高くすることができる。
　以上で明らかなように、この実施の形態３によれば、トランジスタ対２が、第１のトランジスタ２－１及び第２のトランジスタ２－２のほかに、第３のトランジスタ２－３及び第４のトランジスタ２－４を備えるように構成したので、上記実施の形態１と同様の効果が得られるほか、回路の対称性を高めて、ポリフェーズフィルタ５の第１の出力端子５－１～第４の出力端子５－４から出力される信号の位相精度を高めることができる効果を奏する。
　この実施の形態３では、ポリフェーズフィルタ５が、第１の誘導素子２５～第４の誘導素子２８を備えている例を示しているが、第１の誘導素子２５～第４の誘導素子２８の接続形態は、図８に示す例に限るものではなく、例えば、図９に示すような接続形態であってもよい。
　図９は、ポリフェーズフィルタ５における第１の誘導素子３１～第４の誘導素子３４の接続形態を示す構成図である。
　この実施の形態３では、ポリフェーズフィルタ５が、第１の誘導素子２５～第４の誘導素子２８を備えている例を示しているが、第１の誘導素子２５は、第３のトランジスタ２－３の寄生容量２－３ａを打ち消す誘導性リアクタンスを有し、第２の誘導素子２６は、第２のトランジスタ２－２の寄生容量２－２ａを打ち消す誘導性リアクタンスを有しているものであってもよい。
　また、第３の誘導素子２７は、第４のトランジスタ２－４の寄生容量２－４ａを打ち消す誘導性リアクタンスを有し、第４の誘導素子２８は、第１のトランジスタ２－１の寄生容量２－１ａを打ち消す誘導性リアクタンスを有しているものであってもよい。
　これにより、高周波増幅器が、高周波の信号を増幅する際、増幅動作に悪影響を及ぼす寄生容量２－１ａ～２－４ａを打ち消すことができる。
　図１０は、第１のトランジスタ２－１の寄生容量２－１ａ～第４のトランジスタ２－４の寄生容量２－４ａを示す説明図である。
実施の形態４．
　この実施の形態４では、トランジスタ対２が備えている第３のトランジスタ２－３の制御端子であるベース端子に第１の直列回路４１が接続され、第４のトランジスタ２－４の制御端子であるベース端子に第２の直列回路４４が接続されている例を説明する。
　図１１は、この発明の実施の形態４による高周波増幅器を示す構成図である。
　図１１において、図１及び図８と同一符号は同一または相当部分を示すので説明を省略する。
　第１の直列回路４１は、容量素子４２と抵抗４３が直列に接続されている回路であり、一端が第３のトランジスタ２－３のベース端子と接続され、他端がグランドと接続されている。
　第２の直列回路４４は、容量素子４５と抵抗４６が直列に接続されている回路であり、一端が第４のトランジスタ２－４のベース端子と接続され、他端がグランドと接続されている。
　次に動作について説明する。
　この実施の形態４では、上記実施の形態３と異なり、第３のトランジスタ２－３のベース端子が、第１の直列回路４１によって入力終端され、第４のトランジスタ２－４のベース端子が、第２の直列回路４４によって入力終端されている。
　このため、第３のトランジスタ２－３は、第１の信号の増幅動作を行わず、第４のトランジスタ２－４は、第２の信号の増幅動作を行わないが、ポリフェーズフィルタ５の第３の入力端子５ｃでの入力インピーダンスが、第１の入力端子５ａでの入力インピーダンスと整合される。また、ポリフェーズフィルタ５の第４の入力端子５ｄでの入力インピーダンスが、第２の入力端子５ｂでの入力インピーダンスと整合される。
　これにより、例えば、図６の高周波増幅器よりも、回路の対称性が高められる。
　この実施の形態４におけるポリフェーズフィルタ５の動作は、例えば、図６に示すポリフェーズフィルタ５の動作と同様である。
　この実施の形態４では、ポリフェーズフィルタ５における第１の誘導素子２５～第４の誘導素子２８が図１１のように接続されている例を示しているが、例えば、ポリフェーズフィルタ５における第１の誘導素子２５～第４の誘導素子２８が、図９に示す第１の誘導素子３１～第４の誘導素子３２のように接続されていてもよい。
　この実施の形態４では、ポリフェーズフィルタ５が、第１の誘導素子２５～第４の誘導素子２８を備えている例を示しているが、第１の誘導素子２５は、第３のトランジスタ２－３の寄生容量２－３ａを打ち消す誘導性リアクタンスを有し、第２の誘導素子２６は、第２のトランジスタ２－２の寄生容量２－２ａを打ち消す誘導性リアクタンスを有しているものであってもよい。
　また、第３の誘導素子２７は、第４のトランジスタ２－４の寄生容量２－４ａを打ち消す誘導性リアクタンスを有し、第４の誘導素子２８は、第１のトランジスタ２－１の寄生容量２－１ａを打ち消す誘導性リアクタンスを有しているものであってもよい。
　これにより、高周波増幅器が、高周波の信号を増幅する際、増幅動作に悪影響を及ぼす寄生容量２－１ａ～２－４ａを打ち消すことができる。
　図１２は、第１のトランジスタ２－１の寄生容量２－１ａから第４のトランジスタ２－４の寄生容量２－４ａを示す説明図である。
実施の形態５．
　この実施の形態５では、第１のトランジスタ２－１～第４のトランジスタ２－４とポリフェーズフィルタ５との間に、インピーダンスを整合する整合回路をそれぞれ接続している例を説明する。
　図１３は、この発明の実施の形態５による高周波増幅器を示す構成図である。
　図１３において、図１及び図１１と同一符号は同一または相当部分を示すので説明を省略する。
　容量素子５１は、一端がポリフェーズフィルタ５の第１の入力端子５ａとグランドとの間に接続され、ポリフェーズフィルタ５の第１の入力端子５ａと第１のトランジスタ２－１の出力端子との間のインピーダンス整合をとる第１の整合回路である。
　容量素子５２は、一端がポリフェーズフィルタ５の第２の入力端子５ｂとグランドとの間に接続され、ポリフェーズフィルタ５の第２の入力端子５ｂと第２のトランジスタ２－２の出力端子との間のインピーダンス整合をとる第２の整合回路である。
　容量素子５３は、一端がポリフェーズフィルタ５の第３の入力端子５ｃとグランドとの間に接続され、ポリフェーズフィルタ５の第３の入力端子５ｃと第３のトランジスタ２－３の出力端子との間のインピーダンス整合をとる第３の整合回路である。
　容量素子５４は、一端がポリフェーズフィルタ５の第４の入力端子５ｄとグランドとの間に接続され、ポリフェーズフィルタ５の第４の入力端子５ｄと第４のトランジスタ２－４の出力端子との間のインピーダンス整合をとる第４の整合回路である。
　この実施の形態５では、高周波増幅器が、第１から第４の整合回路である容量素子５１～５４を備えているので、第１のトランジスタ２－１～第４のトランジスタ２－４とポリフェーズフィルタ５との間のインピーダンスが整合される。
　このため、第１のトランジスタ２－１の出力端子から出力された第１の信号が、ポリフェーズフィルタ５の第１の入力端子５ａで反射されることがほとんどなくなる。
　また、第２のトランジスタ２－２の出力端子から出力された第２の信号が、ポリフェーズフィルタ５の第２の入力端子５ｂで反射されることがほとんどなくなる。
　これにより、第１の信号及び第２の信号の損失を低減されるため、上記実施の形態１よりも、高周波増幅器の利得を高めることができる。
　この実施の形態５では、ポリフェーズフィルタ５における第１の誘導素子２５～第４の誘導素子２８が図１３のように接続されている例を示しているが、例えば、ポリフェーズフィルタ５における第１の誘導素子２５～第４の誘導素子２８が、図９に示す第１の誘導素子３１～第４の誘導素子３２のように接続されていてもよい。
実施の形態６．
　上記実施の形態１では、負荷群６が負荷６－１～６－４を備えている例を示している。
　この実施の形態６では、負荷群６が備えている複数の負荷のそれぞれが、誘導素子６－５～６－８である例を説明する。
　図１４は、この発明の実施の形態６による高周波増幅器を示す構成図である。
　図１４において、図１及び図６と同一符号は同一または相当部分を示すので説明を省略する。
　負荷群６は、誘導素子６－５～６－８を備えている。
　誘導素子６－５は、一端がポリフェーズフィルタ５の第１の出力端子５－１と接続され、他端が電源７と接続されている。
　誘導素子６－６は、一端がポリフェーズフィルタ５の第２の出力端子５－２と接続され、他端が電源７と接続されている。
　誘導素子６－７は、一端がポリフェーズフィルタ５の第３の出力端子５－３と接続され、他端が電源７と接続されている。
　誘導素子６－８は、一端がポリフェーズフィルタ５の第４の出力端子５－４と接続され、他端が電源７と接続されている。
　図１４の高周波増幅器が、差動入力端子１から入力された差動信号の増幅動作を行っているとき、第１のトランジスタ２－１の出力端子及び第２のトランジスタ２－２の出力端子と、誘導素子６－５～６－８とは、ポリフェーズフィルタ５における第１の誘導素子２５～第４の誘導素子２８を介して、直流的に短絡されている。
　また、負荷群６が備えている複数の負荷のそれぞれは、誘導素子６－５～６－８である。
　このため、第１のトランジスタ２－１、第２のトランジスタ２－２及び電流源３には、直流電圧が印加されるが、ポリフェーズフィルタ５及び負荷群６には直流電圧が印加されず、ポリフェーズフィルタ５及び負荷群６では電圧降下が発生しない。
　これにより、上記実施の形態１よりも、第１のトランジスタ２－１及び第２のトランジスタ２－２におけるエミッタ－コレクタ間電圧を高く保つことができるため、高周波増幅器の利得を高くすることができる。
　この実施の形態６では、ポリフェーズフィルタ５における第１の誘導素子２５～第４の誘導素子２８が図１４のように接続されている例を示しているが、例えば、ポリフェーズフィルタ５における第１の誘導素子２５～第４の誘導素子２８が、図９に示す第１の誘導素子３１～第４の誘導素子３２のように接続されていてもよい。
実施の形態７．
　この実施の形態７では、負荷群６が備えている複数の負荷のそれぞれが、誘導素子６１－１～６１－４であり、誘導素子６１－１～６１－４が、ポリフェーズフィルタ５に含まれている誘導素子を兼ねている例を説明する。
　図１５は、この発明の実施の形態７による高周波増幅器を示す構成図である。
　図１５において、図１及び図１４と同一符号は同一または相当部分を示すので説明を省略する。
　図１６は、誘導素子６１－１～６１－４を示す説明図である。
　図１６Ａは、誘導素子６１－１～６１－４のレイアウト例を示し、図１６Ｂは、誘導素子６１－１～６１－４の等価回路を示している。
　誘導素子６１－１は、図１４に示す誘導素子６－５と図１４に示す第１の誘導素子２５とを兼ねている。
　誘導素子６１－１は、端子（１）がポリフェーズフィルタ５の第３の入力端子５ｃと接続され、端子（２）がポリフェーズフィルタ５の第１の出力端子５－１と接続され、端子（３）が電源７と接続されている。
　誘導素子６１－２は、図１４に示す誘導素子６－６と図１４に示す第２の誘導素子２６とを兼ねている。
　誘導素子６１－２は、端子（１）がポリフェーズフィルタ５の第２の入力端子５ｂと接続され、端子（２）がポリフェーズフィルタ５の第２の出力端子５－２と接続され、端子（３）が電源７と接続されている。
　誘導素子６１－３は、図１４に示す誘導素子６－７と図１４に示す第３の誘導素子２７とを兼ねている。
　誘導素子６１－３は、端子（１）がポリフェーズフィルタ５の第４の入力端子５ｄと接続され、端子（２）がポリフェーズフィルタ５の第３の出力端子５－３と接続され、端子（３）が電源７と接続されている。
　誘導素子６１－４は、図１４に示す誘導素子６－８と図１４に示す第４の誘導素子２８とを兼ねている。
　誘導素子６１－４は、端子（１）がポリフェーズフィルタ５の第１の入力端子５ａと接続され、端子（２）がポリフェーズフィルタ５の第４の出力端子５－４と接続され、端子（３）が電源７と接続されている。
　この実施の形態７における高周波増幅器の動作は、上記実施の形態６における高周波増幅器の動作と同様であるが、負荷群６が備えている誘導素子６１－１～６１－４が、ポリフェーズフィルタ５に含まれている誘導素子を兼ねているため、上記実施の形態６よりも、部品点数を少なくすることができる。
　なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　この発明は、差動信号である第１及び第２の信号を増幅する高周波増幅器に適している。
　１　差動入力端子、１ａ　第１の信号入力端子、１ｂ　第２の信号入力端子、２　トランジスタ対、２－１　第１のトランジスタ、２－２　第２のトランジスタ、２－３　第３のトランジスタ、２－４　第４のトランジスタ、２－１ａ，２－２ａ，２－３ａ，２－４ａ　寄生容量、３，９　電流源、４　トランジスタ負荷、５　ポリフェーズフィルタ、５ａ　第１の入力端子、５ｂ　第２の入力端子、５ｃ　第３の入力端子、５ｄ　第４の入力端子、５－１　第１の出力端子、５－２　第２の出力端子、５－３　第３の出力端子、５－４　第４の出力端子、６　負荷群、６ａ，６ｂ，６－１～６－４　負荷、６－５～６－８　誘導素子、７　電源、８　差動出力端子、８ａ，８ｂ，８－１～８－４　増幅器出力端子、１１～１４　抵抗、１５～１８　容量素子、２１　第１の抵抗、２２　第２の抵抗、２３　第３の抵抗、２４　第４の抵抗、２５　第１の誘導素子、２６　第２の誘導素子、２７　第３の誘導素子、２８　第４の誘導素子、３１　第１の誘導素子、３２　第２の誘導素子、３３　第３の誘導素子、３４　第４の誘導素子、４１　第１の直列回路、４２　容量素子、４３　抵抗、４４　第２の直列回路、４５　容量素子、４６　抵抗、５１　容量素子（第１の整合回路）、５２　容量素子（第２の整合回路）、５３　容量素子（第３の整合回路）、５４　容量素子（第４の整合回路）、６１－１～６１－４　誘導素子。

Claims (11)

  1. 　第１の信号を増幅する第１のトランジスタと、
    　前記第１の信号と差動の信号である第２の信号を増幅する第２のトランジスタと、
    　前記第１のトランジスタの出力端子と接続されている第１の入力端子と、前記第２のトランジスタの出力端子と接続されている第２の入力端子と、第１から第４の出力端子とを有しており、前記第１のトランジスタにより増幅された第１の信号から第１の差動信号を生成して、前記第１及び第３の出力端子から前記第１の差動信号を出力し、前記第２のトランジスタにより増幅された第２の信号から第２の差動信号を生成して、前記第１及び第３の出力端子から前記第２の差動信号を出力するポリフェーズフィルタと、
    　一端が前記ポリフェーズフィルタの第１及び第３の出力端子のそれぞれと接続され、他端が電源と接続されている複数の負荷と、
    　前記ポリフェーズフィルタの第１及び第３の出力端子のそれぞれと接続されている複数の増幅器出力端子と
    　を備えた高周波増幅器。
  2. 　前記ポリフェーズフィルタは、前記第１のトランジスタにより増幅された第１の信号から第１の差動信号と位相が９０度ずれている第３の差動信号を生成して、前記第２及び第４の出力端子から前記第３の差動信号を出力し、前記第２のトランジスタにより増幅された第２の信号から第２の差動信号と位相が９０度ずれている第４の差動信号を生成して、前記第２及び第４の出力端子から前記第４の差動信号を出力し、
    　前記複数の負荷は、一端が前記ポリフェーズフィルタの第１から第４の出力端子のそれぞれと接続され、他端が電源と接続されており、
    　前記複数の増幅器出力端子は、前記ポリフェーズフィルタの第１から第４の出力端子のそれぞれと接続されていることを特徴とする請求項１記載の高周波増幅器。
  3. 　前記ポリフェーズフィルタは、
    　一端が前記第１の入力端子と接続され、他端が前記第１の出力端子と接続されている第１の抵抗と、
    　一端が前記第２の入力端子と接続され、他端が前記第３の出力端子と接続されている第２の抵抗と、
    　一端が前記第１の出力端子と接続されている第１の誘導素子と、
    　一端が前記第２の入力端子と接続され、他端が前記第２の出力端子と接続されている第２の誘導素子と、
    　一端が前記第１の誘導素子の他端と接続され、他端が前記第２の出力端子と接続されている第３の抵抗と、
    　一端が前記第３の出力端子と接続されている第３の誘導素子と、
    　一端が前記第３の誘導素子の他端と接続され、他端が前記第４の出力端子と接続されている第４の抵抗と、
    　一端が前記第１の入力端子と接続され、他端が前記第４の出力端子と接続されている第４の誘導素子とを備えていることを特徴とする請求項２記載の高周波増幅器。
  4. 　前記第１のトランジスタにより増幅される前の第１の信号を増幅する第３のトランジスタと、
    　前記第２のトランジスタにより増幅される前の第２の信号を増幅する第４のトランジスタとを備え、
    　前記第３のトランジスタの出力端子は、前記ポリフェーズフィルタの第３の入力端子と接続され、
    　前記第４のトランジスタの出力端子は、前記ポリフェーズフィルタの第４の入力端子と接続され、
    　前記ポリフェーズフィルタの第３の入力端子は、前記第３の抵抗の一端と接続され、
    　前記ポリフェーズフィルタの第４の入力端子は、前記第４の抵抗の一端と接続されていることを特徴とする請求項３記載の高周波増幅器。
  5. 　前記第１の誘導素子は、前記第３のトランジスタの寄生容量を打ち消す誘導性リアクタンスを有し、
    　前記第２の誘導素子は、前記第２のトランジスタの寄生容量を打ち消す誘導性リアクタンスを有し、
    　前記第３の誘導素子は、前記第４のトランジスタの寄生容量を打ち消す誘導性リアクタンスを有し、
    　前記第４の誘導素子は、前記第１のトランジスタの寄生容量を打ち消す誘導性リアクタンスを有していることを特徴とする請求項４記載の高周波増幅器。
  6. 　前記ポリフェーズフィルタの第３の入力端子と接続される出力端子を有する第３のトランジスタと、
    　前記ポリフェーズフィルタの第４の入力端子と接続される出力端子を有する第４のトランジスタとを備え、
    　前記第３のトランジスタの制御端子には、容量素子と抵抗が直列に接続されている第１の直列回路の一端が接続され、
    　前記第４のトランジスタの制御端子には、容量素子と抵抗が直列に接続されている第２の直列回路の一端が接続され、
    　前記第１及び第２の直列回路の他端のそれぞれがグランドと接続され、
    　前記ポリフェーズフィルタの第３の入力端子は、前記第３の抵抗の一端と接続され、
    　前記ポリフェーズフィルタの第４の入力端子は、前記第４の抵抗の一端と接続されていることを特徴とする請求項３記載の高周波増幅器。
  7. 　前記第１の誘導素子は、前記第３のトランジスタの寄生容量を打ち消す誘導性リアクタンスを有し、
    　前記第２の誘導素子は、前記第２のトランジスタの寄生容量を打ち消す誘導性リアクタンスを有し、
    　前記第３の誘導素子は、前記第４のトランジスタの寄生容量を打ち消す誘導性リアクタンスを有し、
    　前記第４の誘導素子は、前記第１のトランジスタの寄生容量を打ち消す誘導性リアクタンスを有していることを特徴とする請求項６記載の高周波増幅器。
  8. 　前記第１から第４のトランジスタと前記ポリフェーズフィルタとの間のインピーダンスをそれぞれ整合する第１から第４の整合回路を備えたことを特徴とする請求項６記載の高周波増幅器。
  9. 　前記複数の負荷のそれぞれは、誘導素子であることを特徴とする請求項１記載の高周波増幅器。
  10. 　前記複数の負荷のそれぞれは、誘導素子であり、
    　それぞれの誘導素子は、前記ポリフェーズフィルタに含まれている第１から第４の誘導素子を兼ねていることを特徴とする請求項３記載の高周波増幅器。
  11. 　前記ポリフェーズフィルタは、
    　一端が前記第１の入力端子と接続され、他端が前記第１の出力端子と接続されている第１の抵抗と、
    　一端が前記第２の入力端子と接続され、他端が前記第３の出力端子と接続されている第２の抵抗と、
    　一端が前記第１の入力端子と接続され、他端が前記第２の出力端子と接続されている第１の誘導素子と、
    　一端が前記第３の出力端子と接続されている第２の誘導素子と、
    　一端が前記第２の誘導素子の他端と接続され、他端が前記第２の出力端子と接続されている第３の抵抗と、
    　一端が前記第２の入力端子と接続され、他端が前記第４の出力端子と接続されている第３の誘導素子と、
    　一端が前記第１の出力端子と接続されている第４の誘導素子と、
    　一端が前記第４の誘導素子の他端と接続され、他端が前記第４の出力端子と接続されている第４の抵抗とを備えていることを特徴とする請求項２記載の高周波増幅器。
PCT/JP2017/022359 2017-06-16 2017-06-16 高周波増幅器 WO2018229977A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/609,886 US20200067462A1 (en) 2017-06-16 2017-06-16 High frequency amplifier
PCT/JP2017/022359 WO2018229977A1 (ja) 2017-06-16 2017-06-16 高周波増幅器
EP17913665.0A EP3618273A4 (en) 2017-06-16 2017-06-16 HIGH FREQUENCY AMPLIFIER
JP2019524697A JP6690866B2 (ja) 2017-06-16 2017-06-16 高周波増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/022359 WO2018229977A1 (ja) 2017-06-16 2017-06-16 高周波増幅器

Publications (1)

Publication Number Publication Date
WO2018229977A1 true WO2018229977A1 (ja) 2018-12-20

Family

ID=64660986

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/022359 WO2018229977A1 (ja) 2017-06-16 2017-06-16 高周波増幅器

Country Status (4)

Country Link
US (1) US20200067462A1 (ja)
EP (1) EP3618273A4 (ja)
JP (1) JP6690866B2 (ja)
WO (1) WO2018229977A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101782B1 (en) 2019-07-16 2021-08-24 Analog Devices International Unlimited Company Polyphase filter (PPF) including RC-LR sections

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109983A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 演算増幅器並びにこれを用いたサンプルホールド回路及びフィルタ回路
JP2008153744A (ja) * 2006-12-14 2008-07-03 Handotai Rikougaku Kenkyu Center:Kk 全差動増幅器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636085B2 (en) * 2001-04-20 2003-10-21 Nec Electronics Corporation Phase shifter with an RC polyphase filter
JP2003008399A (ja) * 2001-04-20 2003-01-10 Nec Microsystems Ltd 移相器
US6909886B2 (en) * 2002-08-30 2005-06-21 Microtune ( Texas), L.P. Current driven polyphase filters and method of operation
US7123070B2 (en) * 2004-05-24 2006-10-17 Industrial Technology Research Institute (Itri) High frequency gain amplifier with phase compensation circuit
JP2012049882A (ja) * 2010-08-27 2012-03-08 Toshiba Corp Ｉｑ信号発生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109983A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 演算増幅器並びにこれを用いたサンプルホールド回路及びフィルタ回路
JP2008153744A (ja) * 2006-12-14 2008-07-03 Handotai Rikougaku Kenkyu Center:Kk 全差動増幅器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. LUT. B. KUMARD. ZHANGX. YUK. S. YEO: "A Wide Band Digital Variable Gain Amplifier with DC Offset Cancellation in SiGe 0.18um BiCMOS Technology", INTERNATIONAL SYMPOSIUM ON INTEGRATED CIRCUITS (ISIC, 2016
See also references of EP3618273A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101782B1 (en) 2019-07-16 2021-08-24 Analog Devices International Unlimited Company Polyphase filter (PPF) including RC-LR sections

Also Published As

Publication number Publication date
US20200067462A1 (en) 2020-02-27
JP6690866B2 (ja) 2020-04-28
JPWO2018229977A1 (ja) 2019-11-14
EP3618273A1 (en) 2020-03-04
EP3618273A4 (en) 2020-04-15

Similar Documents

Publication Publication Date Title
US7804361B2 (en) Low noise amplifier
KR100427878B1 (ko) 증폭회로
US10063199B2 (en) Buffer with increased headroom
WO2007049391A1 (ja) 分布型増幅器および集積回路
JP6336217B1 (ja) ポリフェーズフィルタ
WO2018229977A1 (ja) 高周波増幅器
WO2018116825A1 (ja) 単相差動変換回路およびその信号処理方法、並びに、受信装置
JP5332316B2 (ja) 差動増幅回路
JP2009513059A (ja) トランスコンダクタンス段の構成
US7443207B2 (en) Differential output circuit with stable duty
JP3813292B2 (ja) 差動増幅回路
KR100240640B1 (ko) 능동 발룬 회로
EP1517439A1 (en) Transistor amplifier
US7663443B2 (en) Active balun circuit
US10483914B2 (en) Very high fidelity audio amplifier
KR102656450B1 (ko) 2차 고조파 트랩을 갖는 증폭기
CN104682879B (zh) 全差分低噪声放大器
JP7286031B2 (ja) 差動増幅装置
WO2023182510A1 (ja) 電子回路及びドハティ増幅回路
JP5605256B2 (ja) 低雑音増幅器
JP2002171139A (ja) 高周波増幅器
JP3854118B2 (ja) 複合電子回路
US20100033249A1 (en) Differential amplifier
KR101584448B1 (ko) 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기
JP6235395B2 (ja) エミッタフォロア回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17913665

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019524697

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017913665

Country of ref document: EP

Effective date: 20191125

NENP Non-entry into the national phase

Ref country code: DE