WO2018220901A1 - セラミック電子部品の製造方法及びセラミック電子部品 - Google Patents

Abstract

【課題】 チタンを含む金属酸化物からなるセラミック素体の表面の任意の部位にめっき電極を形成できるセラミック電子部品の製造方法、及びセラミック電子部品を提案する。 【解決手段】 チタンを含む金属酸化物を含有するセラミック素体１０を準備する工程と、セラミック素体の表層部の一部にピークパワー密度１×１０⁶Ｗ／ｃｍ²～１×１０⁹Ｗ／ｃｍ²、周波数５００ｋＨｚ以下のパルスレーザを照射し、金属酸化物を改質して低抵抗部を形成する工程と、低抵抗部上に電極を電解めっき処理により形成する工程と、を備えるセラミック電子部品の製造方法である。ＢａＴｉＯ₃のようなチタンを含む金属酸化物は、レーザ照射による加熱でＯ欠陥が生成され、ｎ型半導体が形成される。この半導体部分は金属酸化物より抵抗値が低いので、電解めっきによりめっき金属を選択的に析出させることができる。

Description

セラミック電子部品の製造方法及びセラミック電子部品

本発明はセラミック電子部品の製造方法、特にセラミック素体の表面にめっき電極を形成する方法及びセラミック電子部品に関する。

従来から、電子部品の外部電極の形成方法は、セラミック素体の両端面に電極ペーストを塗布し、次に電極ペーストを焼付け又は熱硬化することで下地電極を形成した後、その下地電極の上にめっき処理によってめっき電極を形成するのが一般的である。

電極ペーストの塗布は、所定の厚みで形成したペースト膜に電子部品の端部を浸漬する方法や、ローラ等による転写を利用した方法が用いられる。これらの技術では、電極ペーストを塗布する関係で、電極の厚みが大きくなり、その分だけ外形寸法が増大するという課題がある。

このような電極ペーストを用いた電極形成方法に代えて、内部電極の複数の端部をセラミック素体の端面に互いに近接して露出させると共に、アンカータブと呼ばれるダミー端子を内部電極の端部と同じ端面に近接して露出させ、セラミック素体に対して無電解めっきを行うことにより、これら内部電極の端部とアンカータブとを核としてめっき金属を成長させ、外部電極を形成する方法が提案されている（特許文献１）。この方法であれば、めっき処理だけで外部電極を形成可能となる。

しかし、この工法では、めっきを析出させるための核として、複数の内部電極の端部とアンカータブとをセラミック素体の端面に近接して露出させる必要があるため、製造工程が複雑になり、コスト上昇に至るという欠点を有する。しかも、内部電極の端部が露出する面にしか外部電極を形成できないため、外部電極の形成部位が制約されるという問題がある。

そこで、本出願人は、金属酸化物（特にフェライト）を含有した焼結済みセラミックの表面にレーザを照射することにより、金属酸化物の一部を還元して低抵抗部を形成し、その低抵抗部上にめっき電極を形成する電極形成方法を提案した（特許文献２）。この方法を用いることで、電子部品の表面の任意の部位にめっき電極を形成することができる。

特許文献２では、金属酸化物として主にフェライトを対象としており、フェライトに含まれるＦｅ酸化物をレーザ照射により還元し、低抵抗部を形成することを主眼としている。一方、積層セラミックコンデンサ等に使用されるＢａＴｉＯ₃のようなチタンを含む金属酸化物においても、レーザ照射によってめっきを析出できる低抵抗部を形成する適切な方法が求められる。

特開２００４－４００８４号公報 特開２０１７－１１２５６号公報

本発明の目的は、チタンを含む金属酸化物からなるセラミック素体の表面の任意の部位にめっき電極を形成できるセラミック電子部品の製造方法、及びセラミック電子部品を提案するものである。

前記目的を達成するため、本発明の第１の態様は、チタンを含む金属酸化物を含有するセラミック素体を準備する工程と、前記セラミック素体の表層部の一部にパルスレーザを照射し、前記金属酸化物を改質して低抵抗部を形成する工程と、前記低抵抗部上に電極を電解めっき処理により形成する工程と、を備え、前記パルスレーザを、ピークパワー密度１×１０⁶Ｗ／ｃｍ²～１×１０⁹Ｗ／ｃｍ²、周波数５００ｋＨｚ以下で照射することを特徴とする、セラミック電子部品の製造方法を提供する。

本発明の第２の態様は、チタンを含む金属酸化物を含有したセラミック素体と、前記セラミック素体の表層部の一部に形成され、前記金属酸化物が改質された低抵抗部と、前記低抵抗部上に形成されためっき金属からなる電極と、を備え、前記低抵抗部では金属酸化物がｎ型半導体化している、ことを特徴とするセラミック電子部品を提供する。

本発明は以下の知見に基づく。チタンを含む金属酸化物（以下ではチタン系金属酸化物と呼ぶ）を含有したセラミック素体の表層部にレーザを照射すると、めっき金属を形成するための低抵抗部を形成できないか、又はクラックが発生することがある。その理由は、ＢａＴｉＯ₃のようなチタン系金属酸化物は、金属イオンと酸化物イオンとの結合力が強いため、低出力のレーザを照射しただけでは還元せず、低抵抗化が困難であるからと考えられる。一方、高出力のレーザを使用したとしても、金属酸化物がアブレーションしてしまったり、クラックが発生したりするため、製品としての特性悪化を招くという問題がある。そこで、レーザとしてパルスレーザを使用し、ピークパワー密度、周波数という２つのパラメータに注目することで、めっき電極を析出可能な低抵抗部を形成することができた。

低抵抗部の形成メカニズムは以下のように推測される。すなわち、ＢａＴｉＯ₃のようなチタン系金属酸化物は、レーザ照射による加熱でＯ欠陥が生成され、余剰となった電子がチタン系金属酸化物の伝導体を流れる、いわゆるｎ型半導体になる。パルスレーザは、短い時間幅の中にエネルギーを集中させることができるため　高いピーク出力を得ることができる。パルスとパルスの時間間隔により、金属酸化物の表面近傍のみの過熱と冷却とが繰り返され、過剰に熱が行き渡らないため、クラックやアブレーションを生じることなく低抵抗化（半導体化）が可能になる。

パルスレーザの照射には適切な条件（ピークパワー密度、周波数などのパラメータ）が存在する。具体的には、パルスレーザを、ピークパワー密度１×１０⁶Ｗ／ｃｍ²～１×１０⁹Ｗ／ｃｍ²、周波数５００ｋＨｚ以下の条件で照射した場合に良好な結果が得られる。上記のピークパワー密度より低いピークパワー密度で照射すると、チタン系金属酸化物が全く半導体化しなかったり、又はＯ欠陥が生じる温度に達するまでに時間を要するので、熱拡散により表面から比較的深くまで加熱されてしまったりする。その場合、熱影響を受ける範囲が広くなるため、体積膨張によりクラックが生じることがある。クラックが発生すると、たとえ低抵抗部が形成されても、抵抗値が高くなるためめっきできなくなる。一方、上記より高いピークパワー密度で照射すると、短時間で表面近傍の温度が上昇するため、Ｏ欠陥が生じる温度領域を超え、クラックが発生したり、金属酸化物が気化し飛散する、いわゆるアブレーションが発生したりすることがある。よって、パルスレーザのピークパワー密度を適切に調節することで、クラックやアブレーションの発生を抑制しながら、チタン系金属酸化物の半導体化が可能になる。

パルスレーザの周波数を変更すると、パルスとパルスの時間間隔が変化する。ピークパワー密度が適切であったとしても、周波数が高すぎる（パルスとパルスの時間間隔が短過ぎる）と、一度加熱された表面の冷却が不十分なまま次のパルスが照射され、熱蓄積によりクラックが生じてしまう可能性がある。なお、周波数を極端に低くしたとしても、低抵抗化において特に問題はないと考えられるが、レーザ照射の処理時間の増加を招き、実質的に工業的に用いることが困難になる。

パルスレーザの照射条件を、ピークパワー密度１×１０⁶Ｗ／ｃｍ²～１×１０⁸Ｗ／ｃｍ²、周波数１０ｋＨｚ～１００ｋＨｚとした場合には、微細なクラックの発生を抑制でき、めっき析出性の良好な低抵抗部を形成できる。パルスレーザとしては、ＹＶＯ₄レーザ、ＹＡＧレーザなど公知のレーザを使用できる。

パルスレーザの照射により低抵抗部を形成可能なチタン系金属酸化物としては、例えば積層セラミックコンデンサに使用されるＢａＴｉＯ₃がある。なお、ＢａＴｉＯ₃以外にも、ＳｒＴｉＯ₃、ＴｉＯ_2、ＰｂＴｉＯ₃、ＰＺＴ、ＰＬＺＴ、Ｋ₂Ｔｉ₆Ｏ₁₃、Ｂａ₂Ｔｉ₉Ｏ₂₀のような他のチタン系金属酸化物でも、パルスレーザを照射することにより低抵抗部を形成可能である。

本発明を積層セラミックコンデンサの外部電極形成に適用することができる。積層セラミックコンデンサの場合、セラミック電子部品の両端面には複数の内部電極の端部が露出しており、セラミック電子部品の両端面に隣接する少なくとも１つの側面であって、両端面との近傍部分に低抵抗部を形成し、めっき金属からなる電極を、セラミック電子部品の両端面と低抵抗部上とに連続的に形成した構造としてもよい。すなわち、低抵抗部を、内部電極の端部が露出した両端面に隣接する側面であって、両端面との近傍部分に形成した場合、このセラミックコンデンサをめっき浴の中に入れて電解めっきを行うことにより、セラミック電子部品の両端面と低抵抗部上とに連続的にめっき電極を形成することができる。両端面には複数の内部電極の端部が露出しているので、格別な低抵抗化を行わなくても、めっき電極を形成可能である。つまり、両端面と低抵抗部とに個別の電極を形成する必要がなく、１回のめっき処理で外部電極を形成可能になる。なお、必要に応じて、内部電極の端部が露出した両端面の一部又は全部にも低抵抗部を形成してもよい。

本発明の「低抵抗部」とは、パルスレーザを照射していない部分（酸化物）に比べて抵抗値の低い部分（一種の半導体）を指す。低抵抗部は面状に連続している必要はなく、複数の部分が独立していてもよい。上述のように低抵抗部は他の表面部分に比べて抵抗値が低いので、めっき金属が析出しやすく、析出した金属が核となって成長するので、連続した電極を容易に形成できる。低抵抗部はパルスレーザを照射できる領域であれば任意の部位に形成できるので、めっき電極も電子部品の任意の部位に形成できる。しかも、めっき処理は１回で多数個の部品を同時に処理できるので、非常に効率的かつ工業的に安価である。

本発明において「めっき金属からなる電極」とは、外部電極に限らず、任意の電極であってもよい。例えば、パッド電極、ランド電極、コイル状電極、回路パターン電極であってもよい。さらに、セラミック電子部品とは、チップ部品に限らず、回路モジュールのような複合部品であってもよいし、回路基板や多層基板であってもよい。

以上のように、本発明によれば、チタン系金属酸化物からなるセラミック素体の表層部に、ピークパワー密度、周波数という２つの適切なパラメータを満足するパルスレーザを照射することで、チタン系金属酸化物を半導体化して低抵抗部を形成できる。この低抵抗部上に電極を電解めっき処理により形成することで、電子部品の表面の任意の部分に電極を形成できる。特に、チタン系金属酸化物は、還元しにくく、クラック又はアブレーションが発生しやすいという性質があるが、所定条件のパルスレーザを使用することにより、めっき電極が析出する低抵抗部を形成することが可能になる。

本発明に係るセラミック電子部品の第１実施例である積層セラミックコンデンサの斜視図である。 図１に示す積層セラミックコンデンサの断面図である。 パルスレーザと連続波レーザとをチタン系金属酸化物に照射した場合の状態を示す概略図である。 パルスレーザのパワー変化を示す図である。

図１、図２は本発明に係るセラミック電子部品の第１実施例である積層セラミックコンデンサ１を示す。なお、図１ではコンデンサ１の底面が上向きとなるように表されている。コンデンサ１は、略直方体形状のセラミック素体１０と、セラミック素体１０の内部に形成され、両端面に交互に引き出された複数の内部電極１２、１３と、両端面と底面とに連続的に形成された外部電極１４、１５とを備えている。なお、図１を含め図面はすべて模式的なものであり、その寸法や縦横比の縮尺などは実際の製品とは異なる場合がある。

セラミック素体１０は、例えばＢａＴｉＯ₃などのチタン系金属酸化物を含有する焼結済みセラミック材料からなる。図２に示すように、セラミック素体１０の底面の両端部、つまり底面側の両端面との近傍部分に低抵抗部１１ａ、１１ｂが形成されている。低抵抗部１１ａ、１１ｂは、チタン系金属酸化物が後述するパルスレーザの照射によって改質されてｎ型半導体化したものである。

例えばＢａＴｉＯ₃の場合、パルスレーザの照射により次のような反応が生じると考えられる。
ＢａＴｉＯ₃＋パルスレーザ→ＢａＴｉＯ_X＋Ｏ₂↑
ここで、ＢａＴｉＯ_Xは一種の半導体であり、ｘは２より大きく、３より小さい。

低抵抗部１１ａ、１１ｂはその他の部分（金属酸化物）に比べて抵抗値が低いので、電解めっきを行うことで、めっき金属を低抵抗部１１ａ，１１ｂ上に析出させることができる。めっき金属からなる外部電極１４、１５は、セラミック素体１０の両端面と低抵抗部１１ａ，１１ｂ上とに連続的に形成されている。セラミック素体１０の両端面には複数の内部電極１２、１３の端部が露出しているので、格別な低抵抗化を行わなくても、めっき金属を析出可能だからである。なお、必要に応じて、両端面に低抵抗部を形成してもよいことは勿論である。

この実施形態では、外部電極１４、１５が正面視においてＬ字形状のものを示したが、低抵抗部１１ａ，１１ｂを上面側にも形成することで、コ字形状の外部電極を形成することも可能である。その他、パルスレーザの照射範囲を選定することにより、任意の部位に低抵抗部を形成でき、ひいては任意の部位に外部電極を形成できる。図２では、外部電極１４、１５が一層のめっき層で形成されているが、複数層のめっき層で形成されてもよい。例えば、低抵抗部１１ａ，１１ｂ上に下地となるめっき層を形成し、その上に耐食性やはんだ濡れ性を向上させる目的で別の金属からなるめっき層を形成してもよい。外部電極１４，１５を構成するめっき層の材料及び層数は任意である。

図３は、チタン系金属酸化物からなるセラミック素体１０の表層部に低抵抗部を形成するためのレーザ照射の例を示す。図３の（ａ）はパルスレーザＰＬを照射した場合の表層部の断面を示し、図３の（ｂ）は連続波レーザＣＬを照射した場合の表層部の断面を示す。連続波レーザの場合、出力が低いと低抵抗化せず、逆に出力を高くすると、クラックＣが発生しやすい。図３の（ｂ）はクラックＣが発生した状態を示す。一方、パルスレーザの場合には、ピークパワー密度及び周波数を適切に選択することにより、クラックを発生させずに低抵抗部Ｓを形成することが可能になる。

パルスレーザは、図４のように、短い時間幅の中にエネルギーを集中させることができるため　高いピーク出力を得ることができる。ｄはパルス幅、高さｈがピークパワーであり、面積（ｄ×ｈ）がピークエネルギーとなる。破線は平均出力である。ピークエネルギーをレーザスポット径で割ると、パルスパワー密度、つまりピークエネルギー密度となる。パルスレーザの平均パワー密度とピークパワー密度との間には以下の関係が存在する。
平均パワー密度(W/cm²)＝ピークパワー密度(W/cm²)×パルス幅(s)×周波数(Hz)

－実施例１－
次に、ＢａＴｉＯ₃系セラミック単板を基材とし、ピークパワー密度と周波数とを変化させてパルスレーザの照射実験を行った。パルスレーザとしてＹＶＯ₄ファイバーレーザを使用し、レーザの走査条件は１００mm/s、ピッチ間隔は３０μmとした。レーザ照射範囲は５mm×５mmの四角形領域とした。レーザ照射した箇所の抵抗を測定し、低抵抗化しているか調べた。その結果を、表１に示す。結果の○印は、低抵抗部を形成できたことを示す。

以上の実験結果から、ピークパワー密度と周波数の適切な組み合わせで、ＢａＴｉＯ₃系セラミック単板の表層部を低抵抗化できることがわかる。すなわち、パルスレーザのピークパワー密度を１×１０⁶Ｗ／ｃｍ²～１×１０⁹Ｗ／ｃｍ²、周波数を５００ｋＨｚ以下とした場合に、低抵抗部を形成可能である。ピークパワー密度が適切であっても、周波数が大きすぎると、一度加熱された表面の冷却が不十分なまま次のパルス光が照射され、熱蓄積によりクラックが生じることがある。上記の範囲より低いピークパワー密度で照射すると、低抵抗部が形成できないか、又はクラックが発生した。一方、高いピークパワー密度で照射すると、クラック又はアブレーションが発生した。なお、波長による影響は大きくないと言える。上記範囲のうち、特にパルスレーザのピークパワー密度を１×１０⁶Ｗ／ｃｍ²～１×１０⁸Ｗ／ｃｍ²、周波数を１０ｋＨｚ～１００ｋＨｚとした場合に、微細なクラックの発生を抑制しながらめっき析出性のよい低抵抗部を形成できる。

比較のために、上記と同じＢａＴｉＯ₃系セラミック単板を使用し、平均パワー密度を変化させて連続波レーザの照射実験を行った。具体的にはＹｂファイバーレーザを使用し、走査速度は１００ｍｍ／ｓ、ピッチ間隔は３０μｍとした。レーザ照射範囲は５ｍｍ×５ｍｍの四角形領域とした。その結果を、表２に示す。

表２の結果から明らかなように、８．８×１０⁵Ｗ／ｃｍ²の連続波レーザを照射した場合には、クラックが発生し、６．６×１０⁵Ｗ／ｃｍ²の連続波レーザを照射した場合には低抵抗部を形成できなかった。

－実施例２－
図１、図２に示したように、ＢａＴｉＯ₃を基材とするセラミック素体１０に対し、その底面の両端部のみにパルスレーザを表３に記載した条件で照射した。レーザ照射したセラミック素体１０を表４の条件で電解Ｎｉめっきしたところ、レーザ照射箇所（低抵抗部）と内部電極が露出した両端面とにＮｉが連続的に析出した。Ｎｉめっきは特に低抵抗化度が大きくなければ析出しない。表３の条件の場合、抵抗値の低い低抵抗部が形成されたため、良好なめっき電極を形成できた。

－実施例３－
図１、図２に示したように、ＢａＴｉＯ₃を基材とするセラミック素体１０にＹＶＯ₄固体ＳＨＧレーザ（波長：５３２ｎｍ）を表５の条件で照射した。照射の際アッテネータを使用した。なお、ピークパワー密度はアッテネータによる光の減衰を考慮した値である。照射範囲は実施例２と同様である。レーザ照射したセラミック素体１０を表６の条件で電解Ｃｕめっきしたところ、照射部（低抵抗部）及び両端面にＣｕめっきが析出した。

パルスレーザの照射ピッチは、レーザ照射のスポット径より小さくても、大きくてもよい。つまり、低抵抗部は、隣り合う低抵抗部同士が重なる必要はなく、所定距離だけ離れていてもよい。低抵抗部同士が離間していても、電解めっきにより低抵抗部上に析出した金属を核としてめっきが平面状に成長するので、連続した電極を形成できる。

上記実施例では、本発明を積層セラミックコンデンサの外部電極の形成に適用した例を示したが、これに限るものではない。本発明が対象とする電子部品としては、積層セラミックコンデンサに限らず、パルスレーザの照射によって半導体部（低抵抗部）が形成され得るチタン系金属酸化物からなるセラミック電子部品であれば、適用可能である。すなわち、セラミック素体の材質はＢａＴｉＯ₃に限定されない。

低抵抗部を形成するために、１本のパルスレーザを分光して、複数箇所に同時にレーザを照射してもよい。さらに、レーザの焦点をずらして、レーザの焦点が合っている場合に比べて、レーザの照射範囲を広げてもよい。

本発明は、セラミック素体の表層部に形成されるすべての電極がめっき電極だけで構成される場合に限らない。つまり、電極が複数の材料で形成された場合にも適用できる。例えば、セラミックの表面の一部に導電ペースト、スパッタ、蒸着などを用いて下地電極を形成し、それと隣接する部位に低抵抗部を形成し、その低抵抗部と下地電極との上に連続的にめっき電極を形成してもよい。その他、低抵抗部の適用部位は任意に選択できる。

１　　　　電子部品（積層セラミックコンデンサ）
１０　　　セラミック素体
１１ａ，１１ｂ　　　低抵抗部
１２、１３　　内部電極
１４、１５　　外部電極（めっき電極）
ＰＬ　　　　パルスレーザ

Claims (8)

1. チタンを含む金属酸化物を含有するセラミック素体を準備する工程と、
   前記セラミック素体の表層部の一部にパルスレーザを照射し、前記金属酸化物を改質して低抵抗部を形成する工程と、
   前記低抵抗部上に電極を電解めっき処理により形成する工程と、
   を備え、
   前記パルスレーザを、ピークパワー密度１×１０⁶Ｗ／ｃｍ²～１×１０⁹Ｗ／ｃｍ²、周波数５００ｋＨｚ以下で照射することを特徴とする、セラミック電子部品の製造方法。
2. 前記低抵抗部では、前記金属酸化物がｎ型半導体化している、請求項１に記載のセラミック電子部品の製造方法。
3. 前記パルスレーザを、ピークパワー密度１×１０⁶Ｗ／ｃｍ²～１×１０⁸Ｗ／ｃｍ²、周波数１０ｋＨｚ～１００ｋＨｚで照射することを特徴とする、請求項１又は２に記載のセラミック電子部品の製造方法。
4. 前記セラミック素体はＢａＴｉＯ₃を含有している、請求項１乃至３のいずれか１項に記載のセラミック電子部品の製造方法。
5. 前記セラミック電子部品は積層セラミックコンデンサであり、
   前記セラミック電子部品の両端面には複数の内部電極の端部が露出しており、
   前記セラミック電子部品の両端面に隣接する少なくとも１つの側面であって、前記両端面との近傍部分に前記低抵抗部が形成され、
   前記電極は、前記セラミック電子部品の両端面と前記低抵抗部上とに連続的に形成されている、
   請求項１乃至４のいずれか１項に記載のセラミック電子部品の製造方法。
6. チタンを含む金属酸化物を含有したセラミック素体と、
   前記セラミック素体の表層部の一部に形成され、前記金属酸化物が改質された低抵抗部と、
   前記低抵抗部上に形成されためっき金属からなる電極と、を備え、
   前記低抵抗部では金属酸化物がｎ型半導体化している、ことを特徴とするセラミック電子部品。
7. 前記セラミック素体はＢａＴｉＯ₃を含有している、請求項６に記載のセラミック電子部品。
8. 前記セラミック電子部品は積層セラミックコンデンサであり、
   前記セラミック電子部品の両端面には複数の内部電極の端部が露出しており、
   前記セラミック電子部品の両端面に隣接する少なくとも１つの側面であって、前記両端面との近傍部分に前記低抵抗部が形成され、
   前記めっき金属からなる電極は、前記セラミック電子部品の両端面と前記低抵抗部上とに連続的に形成されている、
   請求項６又は７に記載のセラミック電子部品。

Images