WO2018209628A1 - 薄膜晶体管制造方法及阵列基板 - Google Patents
薄膜晶体管制造方法及阵列基板 Download PDFInfo
- Publication number
- WO2018209628A1 WO2018209628A1 PCT/CN2017/084804 CN2017084804W WO2018209628A1 WO 2018209628 A1 WO2018209628 A1 WO 2018209628A1 CN 2017084804 W CN2017084804 W CN 2017084804W WO 2018209628 A1 WO2018209628 A1 WO 2018209628A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- film transistor
- thin film
- oxide
- oxide semiconductor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 117
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000011241 protective layer Substances 0.000 claims abstract description 28
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- NABLVPQEFBPJDZ-UHFFFAOYSA-N [Sn].[In].[Sn] Chemical compound [Sn].[In].[Sn] NABLVPQEFBPJDZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Definitions
- concentration of the hydrofluoric acid is 1%.
- the surface after etching on both sides of the oxide semiconductor layer is subjected to deoxidation treatment, and then an oxide protective layer is formed by ozone to ensure uniformity of the oxide protective layer. Prevent leakage of source and drain due to oxidative non-uniformity.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一种薄膜晶体管制造方法，包括：去除薄膜晶体管的氧化物半导体层（13）的两个相对侧面（131）的自然氧化物层（132），对去除自然氧化物层的两个侧面进行氧化以形成氧化物保护层（134）；在形成有形成氧化物保护层（134）的氧化物半导体层（13）上形成源极（141）和漏极（142）。一种阵列基板（11）。
Description
本发明涉及显示面板制造技术领域，尤其涉及一种应用于显示面板中的阵列基板与薄膜晶体管的制造方法。
在阵列基板的制程中，薄膜晶体管开关的电性与源极和漏极的漏电程度有着直接的关系，在制作氧化物半导体层时，会通过蚀刻方式去除多余的非多晶硅部分，然后在形成源极和漏极，但是源极和漏极与氧化物半导体层之间、特别是氧化物半导体层两侧部分与源极和漏极之间容易发生漏电现象。
发明内容
本发明实施例提供一种防止源极和漏极发生漏电的薄膜晶体管制造方法。
本申请提供一种薄膜晶体管制造方法，所述方法包括：去除所述薄膜晶体管的氧化物半导体层的两个相对侧面的自然氧化物层，对所述去除自然氧化物层的两个侧面进行氧化以形成氧化物保护层；在形成有形成氧化物保护层的氧化物半导体层上形成源极和漏极。
其中，所述去除所述薄膜晶体管的氧化物半导体层的两个相对侧面的自然氧化物层的步骤中，采用氢氟酸去除自然氧化物层。
其中，所述氢氟酸的浓度为1％。
其中，所述对所述去除自然氧化物层的两个侧面进行氧化以形成氧化物保护层的步骤中，采用臭氧气体进行氧化。
其中，在步骤去除所述薄膜晶体管的氧化物半导体层的两个相对侧面的自然氧化物层之前，包括步骤，在基板上形成栅极；
在所述栅极上形成栅极绝缘层；
在所述绝缘层上形成氧化物半导体层；其中，所述氧化物半导体层远离所述栅极绝缘层的表面具有保护层。
其中，所述在所述绝缘层上形成氧化物半导体层的步骤包括：形成覆盖所
述栅极绝缘层及基板的非晶硅基层以及覆盖所述栅极上方的阻挡层，
蚀刻露出所述阻挡层的非晶硅基层形成所述氧化物半导体层，并且所述氧化物半导体层两侧被蚀刻掉露出的面为所述侧面。
其中，所述保护层为自然氧化物层。
其中，在形成所述形成氧化物保护层的步骤后还包括对所述薄膜晶体管进行清洗的步骤。
其中，所述清洗液选用纯水。
其中，所述步骤去除所述薄膜晶体管的氧化物半导体层的两个相对侧面的自然氧化物层、步骤对所述去除自然氧化物层的两个侧面进行氧化以形成氧化物保护层以及对所述薄膜晶体管进行清洗的步骤均是通过自动化依次进行。
本申请还提供一种阵列基板，其包括薄膜晶体管，所述薄膜晶体管由如以上所述的薄膜晶体管制造方法所制成。
本申请所述薄膜晶体管制造方法再制造过程中先将氧化物半导体层两侧被蚀刻后的表面进行去氧化物处理，然后在通过臭氧形成氧化物保护层，保证该氧化物保护层均匀性，防止因氧化不均匀问题导致源漏极发生漏电问题。
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明所述的显示面板的侧面结构示意图。
图2是图1所示阵列基板的布局结构示意图。
图3为图2所示阵列基板的任意像素单元的平面结构示意图。
图4是本发明的阵列基板的部分结构截面示意图。
图5是本发明提供的薄膜晶体管制造方法的流程图。
图6与图7是图5所示的薄膜晶体管制造方法步骤S11制作过程的截面示意图。
图8是图5所示的薄膜晶体管制造方法的步骤S12制作过程的截面示意图。
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述。
请参阅图1，其为本发明一实施例中显示面板的侧面结构示意图。
如图1所示，显示面板包括依次层叠设置的阵列基板11、显示介质层13以及彩膜基板15。其中，阵列基板11与彩膜基板15上设置有多个显示元件(图未示)，所示多个显示元件用于产生电场驱动显示介质层13进行图像显示。本实施例中，显示介质层13为液晶分子层，也即是本实施中显示面板10以液晶显示面板(Liquid Crystal Display，LCD)为例进行说明，当然，可变更地，显示介质层13还以为其他显示介质，例如有机发光材料(Organic Electroluminesence Display，OLED)或者其他显示材料，并不以此为限。
请参阅图2，其为如图1所示阵列基板11的布局结构示意图，如图2所示，阵列基板包括多个呈矩阵排列的像素单元、沿着相互垂直方向间隔且绝缘排布的扫描线111与数据线112，对应地，像素单元110分别设置于相邻的两条数据线112与扫描线111之间，且分别与对应的其中一条数据线以及扫描线电性连接。每一个像素单元110至少包括一个薄膜晶体管开关T与像素电极Px。
具体地，请结合图2一并参阅图3，其中，图3为图2所示任意像素单元110的平面结构示意图。如图2与图3所示，薄膜晶体管开关T包括栅极G、源极S以及漏极D，其中，栅极G电性连接扫描线111，源极S电性连接数据线112，漏极D电性连接像素电极Px。
薄膜晶体管开关T通过栅极G自扫描线111提供的扫描信号驱动下处于导通状态，待显示图像的数据信号自数据线112传输至薄膜晶体管T的源极S，进而通过漏极D传输至像素电极Px，像素电极Px在数据信号驱动下配合参考电压产生电场，从而达成驱动显示介质层12对数据信号进行图像显示。
所述像素电极Px与薄膜晶体管开关T通过半导体工艺形成于基板10上。
请结合图4，具体地，薄膜晶体管T的栅极11形成基板10的表面，栅极绝缘层12覆盖于栅极11表面，有源层13形成于栅极绝缘层12表面，其中，栅极绝缘层12用于针对源极层13与栅极11形成电性绝缘。源极141与漏极
142间隔预定距离形成于有源层13表面，其中，所述预定距离即为源极141和漏极142之间的导电沟道。钝化层(图未示)形成于源极141和漏极142上，其中，钝化层对应漏极142的位置包括开口(未标示)，图案化的像素电极Px形成于钝化层上并且通过所述开口于漏极142电性连接。可理解，阵列基板11是利用五次光刻工艺于透明玻璃基板10上形成，其中，基板10有可能为透明的石英基板、玻璃基板或是塑胶基板。像素电极Px可采用氧化铟锡(Indium-Tin-Oxide，ITO)。
较佳地，薄膜晶体管开关T中的有源层13的横截面为梯形，也即是包括相对两个侧边、顶边及底边(图未标)，且顶边间隔预定距离分别接触于源极141与漏极142，底边接触于栅极绝缘层12。对应于，所述绝缘层12用于防止源极141与漏极142在薄膜晶体管开关T具有接面漏电流(Junction Leak)。本实施例中，有源层13由非晶硅材料构成，所述绝缘层12为氧化物构成，例如SiOx。
请参阅图5，本申请提供如图4所示薄膜晶体管阵列基板制造方法，所述方法包括：
步骤S11，去除所述薄膜晶体管的氧化物半导体层13的两个相对侧面131的自然氧化物层132；图6所示的薄膜晶体管的氧化物半导体层13的两个相对侧面131是形成有自然的氧化物层132，如SiOx层，图7所示为去除了自然的氧化物层132的示意图，所述自然的氧化物层是指氧化物半导体层暴露于空气中的表面与氧气发生化学反应变化形成的一层氧化物层。
进一步的，在本步骤中，主要采用氢氟酸去除自然氧化物层132。所述氢氟酸的浓度为1％。当然，所述氢氟酸的浓度可以根据设计需要而选择。
步骤S12，对所述去除自然氧化物层132的两个侧面131进行氧化以形成氧化物保护层134；氧化物保护层134均匀的覆盖所述侧面。如图8所示，所述侧面131上的自然氧化物层132如果不去除就制作氧化物保护层134，会产生不均匀的表面而出现某些位置露出氧化物半导体层，那么源极和漏极就会存在漏电的现象，而导致影响薄膜晶体管的电性能，本申请恰好防止了侧面131上氧化物保护层134的不均匀的现象，避免了源极和漏极漏电现象。进一步的，本步骤中，采用臭氧气体对所述侧面131进行氧化而形成氧化物保护层134。
如图4所示，如图4所示，步骤S13，在形成有形成氧化物保护层134的
氧化物半导体层13上形成源极141和漏极142。本步骤先在氧化物半导体层13上形成金属层，通过图案化工艺图案化所述金属层形成所述源极141和漏极142。
本申请在上述步骤S11之前，包括步骤在基板10上形成栅极11；
步骤在所述栅极11上形成栅极绝缘层12；
步骤在所述栅极绝缘层12上形成氧化物半导体层13；其中，所述氧化物半导体层13远离所述栅极绝缘层12的表面具有保护层135。所述保护层135为自然氧化物层。
其中，所述在所述栅极绝缘层12上形成氧化物半导体层13的步骤包括：形成覆盖所述栅极绝缘层12及基板10的非晶硅基层以及覆盖所述栅极11上方的阻挡层，
蚀刻露出所述阻挡层的非晶硅基层形成所述氧化物半导体层，并且所述氧化物半导体层两侧被蚀刻掉露出的面为所述侧面。所述蚀刻为湿蚀刻。
进一步的，在所述步骤S12之后还包括对形成氧化物保护层134的所述薄膜晶体管进行清洗的步骤。本步骤中，清洗次数选为3次，所述清洗液选用纯水。
本申请所述的薄膜晶体管制造方法步骤S11、步骤S12期步骤S13采用清洗设备自动运输物料清洗，如图4所示，形成有氧化物半导体层13的阵列基板通过上下传送装置，如机械手，将阵列基板依次运输至第一缓冲腔室、氢氟酸去除区域、臭氧氧化区域、三个纯水清洗区域、干燥区及第二缓冲区后再运输出去。也就是说，步骤S11、步骤S12期步骤S13均是通过自动化依次进行。
本申请还提供一种阵列基板，其包括薄膜晶体管，所述薄膜晶体管由本申请上述实施例所述的薄膜晶体管制造方法所制成。该阵列基板由于氧化物半导体层是经过去除自然氧化物层后在通过臭氧形成的保护层，不会在使用中发生源漏极漏电现象，保证了阵列基板的电性功效。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (11)
- 一种薄膜晶体管制造方法，其特征在于，所述方法包括：去除所述薄膜晶体管的氧化物半导体层的两个相对侧面的自然氧化物层，对所述去除自然氧化物层的两个侧面进行氧化以形成氧化物保护层；在形成有氧化物保护层的氧化物半导体层上形成源极和漏极。
- 如权利要求1所述的薄膜晶体管制造方法，其特征在于，所述去除所述薄膜晶体管的氧化物半导体层的两个相对侧面的自然氧化物层的步骤中，采用氢氟酸去除自然氧化物层。
- 如权利要求2所述的薄膜晶体管制造方法，其特征在于，所述氢氟酸的浓度为1％。
- 如权利要求1-3任一项所述的薄膜晶体管制造方法，其特征在于，所述对所述去除自然氧化物层的两个侧面进行氧化以形成氧化物保护层的步骤中，采用臭氧气体进行氧化。
- 如权利要求1-3任一项所述的薄膜晶体管制造方法，其特征在于，在步骤去除所述薄膜晶体管的氧化物半导体层的两个相对侧面的自然氧化物层之前，包括步骤，在基板上形成栅极；在所述栅极上形成栅极绝缘层；在所述绝缘层上形成氧化物半导体层；其中，所述氧化物半导体层远离所述栅极绝缘层的表面具有保护层。
- 如权利要求5所述的薄膜晶体管制造方法，其特征在于，所述在所述绝缘层上形成氧化物半导体层的步骤包括：形成覆盖所述栅极绝缘层及基板的非晶硅基层以及覆盖所述栅极上方的阻挡层，蚀刻露出所述阻挡层的非晶硅基层形成所述氧化物半导体层，并且所述氧化物半导体层两侧被蚀刻掉露出的面为所述侧面。
- 如权利要求5所述的薄膜晶体管制造方法，其特征在于，所述保护层为自然氧化物层。
- 如权利要求1-3任一项所述的薄膜晶体管制造方法，其特征在于，在形成所述形成氧化物保护层的步骤后还包括对所述薄膜晶体管进行清洗的步骤。
- 如权利要求8所述的薄膜晶体管制造方法，其特征在于，所述清洗液 选用纯水。
- 如权利要求8所述的薄膜晶体管制造方法，其特征在于，所述步骤去除所述薄膜晶体管的氧化物半导体层的两个相对侧面的自然氧化物层、步骤对所述去除自然氧化物层的两个侧面进行氧化以形成氧化物保护层以及对所述薄膜晶体管进行清洗的步骤均是通过自动化依次进行。
- 一种阵列基板，其特征在于，包括薄膜晶体管，所述薄膜晶体管由如权利要求1-10任一项所述的薄膜晶体管制造方法所制成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201780004653.9A CN108701619B (zh) | 2017-05-18 | 2017-05-18 | 薄膜晶体管制造方法及阵列基板 |
| PCT/CN2017/084804 WO2018209628A1 (zh) | 2017-05-18 | 2017-05-18 | 薄膜晶体管制造方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2017/084804 WO2018209628A1 (zh) | 2017-05-18 | 2017-05-18 | 薄膜晶体管制造方法及阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2018209628A1 true WO2018209628A1 (zh) | 2018-11-22 |
Family
ID=63843742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2017/084804 WO2018209628A1 (zh) | 2017-05-18 | 2017-05-18 | 薄膜晶体管制造方法及阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108701619B (zh) |
| WO (1) | WO2018209628A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140147967A1 (en) * | 2012-11-29 | 2014-05-29 | Lg Display Co., Ltd. | Method of manufacturing oxide thin film transistor |
| CN106206609A (zh) * | 2016-08-17 | 2016-12-07 | 深圳市华星光电技术有限公司 | 显示器件板及其制造方法 |
| CN106298957A (zh) * | 2016-09-28 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
-
2017
- 2017-05-18 CN CN201780004653.9A patent/CN108701619B/zh active Active
- 2017-05-18 WO PCT/CN2017/084804 patent/WO2018209628A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140147967A1 (en) * | 2012-11-29 | 2014-05-29 | Lg Display Co., Ltd. | Method of manufacturing oxide thin film transistor |
| CN106206609A (zh) * | 2016-08-17 | 2016-12-07 | 深圳市华星光电技术有限公司 | 显示器件板及其制造方法 |
| CN106298957A (zh) * | 2016-09-28 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108701619A (zh) | 2018-10-23 |
| CN108701619B (zh) | 2020-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102263111B (zh) | 阵列基板及制造该阵列基板的方法 | |
| JP5379331B2 (ja) | 半導体装置の製造方法 | |
| WO2013170605A1 (zh) | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 | |
| JP2010135384A (ja) | 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置 | |
| JP2018049919A (ja) | 表示装置 | |
| US20170077271A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US20160005869A1 (en) | Oxide thin film transistor, display device, and method for manufacturing array substrate | |
| JP5727118B2 (ja) | 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル | |
| EP2757589A2 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| WO2013143294A1 (zh) | 阵列基板、其制作方法以及显示装置 | |
| US9293484B2 (en) | Thin film transistor display panel and method of manufacturing the same | |
| WO2018039856A1 (zh) | 薄膜晶体管制造方法 | |
| TWI574422B (zh) | 薄膜電晶體基板、其製作方法及使用之液晶顯示面板 | |
| JP2004064048A (ja) | コンタクトホール形成方法 | |
| US9798200B2 (en) | Pixel structure of liquid crystal display panel and manufacturing method thereof | |
| CN105206617B (zh) | 阵列基板的制造方法 | |
| WO2018209628A1 (zh) | 薄膜晶体管制造方法及阵列基板 | |
| US8835206B2 (en) | Pixel structure, array substrate and method of fabricating the same | |
| US7749821B2 (en) | Method of fabricating pixel structure | |
| US8021972B1 (en) | Method of manufacturing array substrate | |
| JP2008218626A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| JP2008021722A (ja) | Ｔｆｔの製造方法及びその製造装置 | |
| TWI594440B (zh) | 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法 | |
| TWI599050B (zh) | 薄膜電晶體及其製作方法 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17909909 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 17909909 Country of ref document: EP Kind code of ref document: A1 |