WO2018207050A1

WO2018207050A1 - 積和演算回路、ニューロン回路、ニューラルネットワーク、半導体装置、加速度計測装置、音計測装置、情報処理装置

Info

Publication number: WO2018207050A1
Application number: PCT/IB2018/053017
Authority: WO
Inventors: 高橋圭; 楠紘慈; 川島進; 山崎舜平
Original assignee: 株式会社半導体エネルギー研究所
Priority date: 2017-05-12
Filing date: 2018-05-02
Publication date: 2018-11-15
Also published as: JPWO2018207050A1; JP7062645B2

Abstract

要約書利便性または信頼性に優れた新規な積和演算回路を提供する。また、利便性または信頼性に優れた新規なニューロン回路を提供する。積和演算器と増幅器とを有する積和演算回路であって、積和演算器は一群の入力信号および一群の重み情報を供給され、一群の入力信号および一群の重み情報の積和値に基づいて、第１の電流を生成し、第１の電流を供給する。また、増幅器は積和演算器と電気的に接続され、第１の電流およびバイアス電圧を供給され、積和信号を生成し、積和信号を供給する。また、積和信号は積和信号とバイアス電圧との間に第１の電流に基づく電圧を備える。

Description

積和演算回路、ニューロン回路、ニューラルネットワーク、半導体装置、加速度計測装置、音計測装置、情報処理装置

本発明の一態様は、積和演算回路、ニューロン回路、ニューラルネットワーク、半導体装置、加速度計測装置、音計測装置または情報処理装置に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

第１回路、第２回路、及び第１乃至第６配線を有し、第１回路は第１トランジスタ、第２トランジスタ及び容量素子を有し、第２回路は第３トランジスタを有する電子装置が知られている（特許文献１）。第１トランジスタのゲートは第１配線と、第１端子は第２配線と、第２端子は第２トランジスタのゲートと電気的に接続されている。容量素子は第３配線と第２トランジスタのゲートとを容量結合する。第２トランジスタの第１端子は第４配線と、第２端子は第６配線と電気的に接続されている。第３トランジスタのゲートは第２配線と、第１端子は第５配線と、第２端子は第６配線と電気的に接続されている。第１回路は重みをアナログ値で記憶することが可能である。典型的には、第１トランジスタは酸化物半導体トランジスタである。

犠牲層エッチングを行わずに作製することができる、微小構造体及びマイクロマシンが知られている（特許文献２）。例えば、微小構造体またはマイクロマシンを用いて、加速度、圧力または静電引力等の様々な外力を電気的な変化に変換することができる。具体的な作製方法としては、第１の基板上に剥離層を形成し、剥離層上に可動電極となる層を形成する。剥離層を境界に、可動電極となる層を第１の基板から剥離する。第２の基板に固定電極となる層を形成する。可動電極となる層と固定電極となる層が向かい合うように、部分的に設けられたスペーサ層を挟んで、可動電極となる層を第２の基板に固定する。これにより、犠牲層エッチングを行わずに、可動電極となる層と固定電極となる層の間に空間部分が形成される。

特開２０１６−２１９０１１号公報特開２００７−３３１０９５号公報

本発明の一態様は、利便性または信頼性に優れた新規な積和演算回路を提供することを課題の一とする。または、利便性または信頼性に優れた新規なニューロン回路を提供することを課題の一とする。または、利便性または信頼性に優れた新規なニューラルネットワークを提供することを課題の一とする。または、利便性または信頼性に優れた新規な半導体装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供することを課題の一とする。または、新規な積和演算回路、新規なニューロン回路、新規なニューラルネットワーク、新規な半導体装置、または新規な情報処理装置を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

（１）本発明の一態様は、積和演算器と、増幅器と、を有する。

積和演算器は一群の入力信号および一群の重み情報を供給される。また、積和演算器は一群の入力信号および一群の重み情報の積和値に基づいて、第１の電流を生成し、第１の電流を供給する。

増幅器は積和演算器と電気的に接続され、第１の電流およびバイアス電圧を供給される。また、増幅器は積和信号を生成し、積和信号を供給する。積和信号は積和信号とバイアス電圧との間に第１の電流に基づく電圧を備える。言い換えると、積和信号は、バイアス電圧に第１の電流に基づいて決定される電圧を加えた電圧を備える。

これにより、フィードバック制御された積和信号を供給することができる。または、積和演算における誤差の累積を抑制することができる。または、誤差の累積が抑制された積和信号を供給することができる。その結果、利便性または信頼性に優れた新規な積和演算回路を提供することができる。

（２）また、本発明の一態様は、増幅器が第１の電圧電流変換回路、第１の端子、第２の端子、第３の端子、第１のノード、第２のノードおよび電流電圧変換回路を備える上記の積和演算回路である。

第１の電圧電流変換回路は第１の端子および第２の端子と電気的に接続される。また、第１の電圧電流変換回路は第１の端子および第２の端子の電位差に基づいて、第２の電流を生成し、第２の電流を供給する。

第１のノードは第１の電流および第２の電流を供給される。第２のノードは第１のノードが供給される電流と等しい大きさの電流を供給される。

電流電圧変換回路は第１のノードおよび第２のノードを流れる電流に基づいて積和信号を生成する。電流電圧変換回路は第３の端子と電気的に接続される。

第１の端子はバイアス電圧を供給され、第２の端子は第３の端子と電気的に接続され、第３の端子は積和信号を供給される。

（３）また、本発明の一態様は、積和演算器が、乗算器、第１の配線および第２の配線を備える上記の積和演算回路である。

乗算器は重み情報および入力信号を供給され、重み情報および入力信号に基づいて部分積電流を生成する。また、乗算器は第１の配線および第２の配線と電気的に接続される。

第１の配線は部分積電流を供給され、第１のノードと電気的に接続される。第２の配線は第２のノードと電気的に接続される。

（４）また、本発明の一態様は、乗算器が電流源および第２の電圧電流変換回路を備える上記の積和演算回路である。

電流源は重み情報に基づいて、重み付き電流を生成し、重み付き電流を供給する。

第２の電圧電流変換回路は重み付き電流を供給され、重み付き電流および入力信号に基づいて部分積電流を生成する。

（５）また、本発明の一態様は、積和演算器が一群の乗算器を備える上記の積和演算回路である。

一群の乗算器は上記乗算器を含み、第１の配線と電気的に接続される。また、第１の配線は第１の電流を供給する。

これにより、一群の乗算器の演算結果の積和値をフィードバック制御することができる。または、フィードバック制御された積和信号を供給することができる。または、積和演算における誤差の累積を抑制することができる。または、誤差の累積が抑制された積和信号を供給することができる。その結果、利便性または信頼性に優れた新規な積和演算回路を提供することができる。

（６）また、本発明の一態様は、第１の電圧電流変換回路が第１のトランス・コンダクタンスを備え、第２の電圧電流変換回路が第２のトランス・コンダクタンスを備える積和演算回路である。また、第２のトランス・コンダクタンスは、第１のトランス・コンダクタンスより小さい。

（７）また、本発明の一態様は、第２の電圧電流変換回路がトランジスタを備える上記の積和演算回路である。

トランジスタは半導体膜を備え、半導体膜は金属酸化物を含む。

これにより、チャネルが形成される領域に、例えば、単結晶シリコンを備えるトランジスタを用いる差動増幅回路を第１の電圧電流変換回路に用いると、第２の電圧電流変換回路の第２のトランス・コンダクタンスを、第１の電圧電流変換回路の第１のトランス・コンダクタンスより小さくすることができる。または、第２の電圧電流変換回路の入力信号に対するダイナミックレンジを広くすることができる。その結果、利便性または信頼性に優れた新規な積和演算回路を提供することができる。

（８）また、本発明の一態様は、上記の積和演算回路と、変換器を有するニューロン回路である。

変換器は積和演算回路と電気的に接続され、積和信号に基づいて、出力信号を生成する。

これにより、フィードバック制御された積和信号に基づいて、出力信号を生成し、供給することができる。または、誤差の累積が抑制された積和信号に基づいて、出力信号を生成し、供給することができる。その結果、利便性または信頼性に優れた新規なニューロン回路を提供することができる。

（９）また、本発明の一態様は、入力層と、中間層と、出力層と、を有するニューラルネットワークである。

中間層は一群のニューロン回路を備え、一群のニューロン回路は上記のニューロン回路を含む。

ニューロン回路は入力層および出力層と電気的に接続される。

これにより、フィードバック制御された積和信号に基づいて生成された出力信号を供給するニューロン回路を、中間層に用いることができる。または、中間層における誤差の累積を抑制することができる。または、複数の中間層、特に３層以上の中間層を備えるニューラルネットワークにおいて、誤差の累積を抑制することができる。その結果、利便性または信頼性に優れた新規なニューラルネットワークを提供することができる。

（１０）また、本発明の一態様は、上記のニューラルネットワークと、デジタルアナログ変換回路と、アナログデジタル変換回路と、を有する半導体装置である。

デジタルアナログ変換回路は第１のアナログ信号を供給し、ニューラルネットワークは第１のアナログ信号に基づいて第２のアナログ信号を生成し、アナログデジタル変換回路は、第２のアナログ信号を供給される。

これにより、フィードバック制御されたアナログ信号を用いて、デジタル情報の積和演算をすることができる。または、アナログ回路を用いて、デジタル情報の積和演算をすることができる。または、デジタル情報の積和演算に要する回路規模を、小さくすることができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

（１１）また、本発明の一態様は、検知装置、撮像装置、音声入力装置または視線入力装置のうち一以上と、上記のニューラルネットワークと、を有する情報処理装置である。

これにより、フィードバック制御されたアナログ信号を用いて、デジタル情報の積和演算をすることができる。または、アナログ回路を用いて、デジタル情報の積和演算をすることができる。または、情報の積和演算に要する回路規模を小さくすることができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

（１２）本発明の一態様は、加速度センサと、人工知能部と、を有する加速度計測装置である。

加速度センサはアナログ信号を供給する。

人工知能部はアナログ信号に基づいて、加速度情報を推論し、加速度情報を供給する。人工知能部は上記のニューラルネットワークを備える。

入力層は加速度センサと電気的に接続され、中間層は入力層と電気的に接続され、出力層は中間層と電気的に接続され、出力層は加速度情報を生成する。

これにより、加速度センサが供給するアナログ信号を、加速度情報に変換することができる。または、例えば、感度が異なる複数の加速度センサが供給する複数のアナログ信号から、好適な一つを選んで、加速度情報に変換することができる。または、幅広い範囲の加速度を計測することができる。または、ダイナミックレンジを広くすることができる。または、周波数特性を向上させることができる。その結果、利便性または信頼性に優れた新規な加速度計測装置を提供することができる。

または、例えば、加速度センサが供給するアナログ信号を、加速度センサの位置に関わる情報に変換することができる。または、加速度センサが供給するアナログ信号を、加速度センサの動きに関わる情報に変換することができる。または、加速度センサの位置を所定の命令に関連付けることができる。または、加速度センサの動きを所定の命令に関連付けることができる。または、加速度センサのあいまいな位置やあいまいな動きを、人工知能を用いて所定の命令に関連付けることができる。その結果、例えば、加速度計測装置をモーションキャプチャーに用いることができる。または、加速度計測装置をジェスチャー認識に用いることができる。

（１３）本発明の一態様は、加速度センサが、可動部、検知素子および増幅器を備える上記の加速度計測装置である。

検知素子は可動部の動きに基づいて検知信号を生成し、増幅器は検知信号に基づいてアナログ信号を生成する。

これにより、可動部の動きを検知素子を用いて捉えることができる。または、例えば、可動部の動きに由来する容量の変化を捉えることができる。または、例えば、容量の変化に基づいて検知信号を生成することができる。または、外部から受ける物理量に比例しない可動部の動きに基づいて、可動部が外部から受ける物理量を推論することができる。または、可動部の動きに比例しないアナログ信号に基づいて、可動部が外部から受ける物理量を推論することができる。その結果、利便性または信頼性に優れた新規な加速度計測装置を提供することができる。

（１４）本発明の一態様は、音センサと、人工知能部と、を有する音計測装置である。

音センサはアナログ信号を供給する。

人工知能部はアナログ信号に基づいて音情報を推論し、音情報を供給する。人工知能部は、上記のニューラルネットワークを備える。

入力層は音センサと電気的に接続され、中間層は入力層と電気的に接続され、出力層は中間層と電気的に接続され、出力層は音情報を生成する。

これにより、音センサが供給するアナログ信号を、音情報に変換することができる。または、例えば、感度が異なる複数の音センサが供給する複数のアナログ信号から、好適な一つを選んで、音情報に変換することができる。または、幅広い範囲の音を計測することができる。または、ダイナミックレンジを広くすることができる。または、周波数特性を向上させることができる。その結果、利便性または信頼性に優れた新規な音計測装置を提供することができる。

または、例えば、音センサが供給するアナログ信号を、音声認識することができる。または、音センサが供給するアナログ信号を、例えば、隠れマルコフモデルが実装された人工知能を用いて、自然言語処理することができる。音センサが供給するアナログ信号から、所定の言葉を抽出することができる。または、あいまいな音声を所定の命令に関連付けることができる。その結果、例えば、音計測装置を音声認識装置に用いることができる。

（１５）本発明の一態様は、音センサが可動部、検知素子および増幅器を備える上記の音計測装置である。

これにより、可動部の動きを検知素子を用いて捉えることができる。または、例えば、可動部の動きに由来する容量の変化を捉えることができる。または、例えば、容量の変化に基づいて検知信号を生成することができる。または、外部から受ける物理量に比例しない可動部の動きに基づいて、可動部が外部から受ける物理量を推論することができる。または、可動部の動きに比例しないアナログ信号に基づいて、可動部が外部から受ける物理量を推論することができる。その結果、利便性または信頼性に優れた新規な音計測装置を提供することができる。

本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。

本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。

本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。

本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。

本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。

本発明の一態様によれば、利便性または信頼性に優れた新規な積和演算回路を提供することができる。または、利便性または信頼性に優れた新規なニューロン回路を提供することができる。または、利便性または信頼性に優れた新規なニューラルネットワークを提供することができる。または、利便性または信頼性に優れた新規な加速度計測装置を提供することができる。または、利便性または信頼性に優れた新規な音計測装置を提供することができる。または、利便性または信頼性に優れた新規な半導体装置を提供することができる。または、利便性または信頼性に優れた新規な情報処理装置を提供することができる。または、新規な積和演算回路、新規なニューロン回路、新規なニューラルネットワーク、新規な加速度計測装置、新規な音計測装置、新規な半導体装置または、新規な情報処理装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

実施の形態に係る積和演算回路の構成を説明する図。実施の形態に係る積和演算回路の積和演算器の構成を説明する図。実施の形態に係る積和演算回路の乗算器および増幅器の構成を説明する図。実施の形態に係るニューロン回路の構成を説明するブロック図。実施の形態に係るニューロン回路の変換器および増幅回路を説明する図。実施の形態に係るニューラルネットワークを説明する図。実施の形態に係る半導体装置を説明する図。実施の形態に係る加速度計測装置の構成を説明する図。実施の形態に係る音計測装置の構成を説明する図。実施の形態に係る情報処理装置を説明する図。実施の形態に係る情報処理装置を説明する図。

本発明の一態様は、積和演算器と増幅器とを有する積和演算回路である。積和演算器は一群の入力信号および一群の重み情報を供給され、一群の入力信号および一群の重み情報の積和値に基づいて、第１の電流を生成し、第１の電流を供給する。増幅器は積和演算器と電気的に接続され、第１の電流およびバイアス電圧を供給される。また、増幅器は積和信号を生成し、積和信号を供給する。また、積和信号は積和信号とバイアス電圧との間に第１の電流に基づく電圧を備える。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の一態様の積和演算回路の構成について、図１、図２および図３を参照しながら説明する。

図１（Ａ）および図１（Ｂ）は本発明の一態様の積和演算回路の構成を説明するブロック図である。

図２は本発明の一態様の積和演算回路の積和演算器の構成を説明するブロック図である。

図３は本発明の一態様の積和演算回路の構成を説明する図である。図３（Ａ）は本発明の一態様の積和演算器に用いる乗算器の構成を説明する回路図であり、図３（Ｂ）は本発明の一態様の増幅器に用いる電圧電流変換回路の構成を説明する回路図である。

なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。

＜積和演算回路の構成例１．＞
本実施の形態で説明する積和演算回路６０は、積和演算器１０と、増幅器２０と、を有する（図１（Ａ）参照）。

《積和演算器１０の構成例１．》
積和演算器１０は一群の入力信号Ｘ［１］乃至入力信号Ｘ［Ｎ］および一群の重み情報Ｗ［１］乃至重み情報Ｗ［Ｎ］を供給される。

積和演算器１０は一群の入力信号Ｘ［１］乃至入力信号Ｘ［Ｎ］および一群の重み情報Ｗ［１］乃至重み情報Ｗ［Ｎ］の積和値に基づいて、電流Ｉａを生成し、電流Ｉａを供給する（図１（Ｂ）参照）。例えば、Ｎ個の乗算器１１（ｉ）を積和演算器１０に用いることができる（図２および図３（Ａ）参照）。なお、乗算器１１（ｉ）は入力信号Ｘ［ｉ］および重み情報Ｗ［ｉ］の積に基づいて部分積電流Ｉａ［ｉ］を生成する。電流Ｉａは部分積電流Ｉａ［１］乃至部分積電流Ｉａ［Ｎ］を含む。

《増幅器２０の構成例１．》
増幅器２０は積和演算器１０と電気的に接続され、電流Ｉａおよびバイアス電圧ｂを供給される（図１（Ｂ）参照）。

増幅器２０は積和信号ｕを生成し、積和信号ｕを供給する。積和信号ｕは、積和信号ｕとバイアス電圧ｂとの間に電流Ｉａに基づく電圧を備える。言い換えると、フィードバックされる積和信号ｕおよびバイアス電圧ｂの間に電流Ｉａに基づく電圧が生じるように、増幅器２０は積和信号ｕを生成する。

例えば、積和演算回路６０は、トランス・コンダクタンスｇｍ（ａ）と、重み情報Ｗ［ｉ］と、入力信号Ｘ［ｉ］および電位ＶＲＥＦ１の差との積を、ｉ＝１からＮまで順次加算し、それにバイアスｂを加えた積和信号ｕを供給することができる（数式（１）参照）。

《増幅器２０の構成例２．》
また、本実施の形態で説明する積和演算回路６０は、増幅器２０が、電圧電流変換回路２１、端子Ｔｍ１、端子Ｔｍ２、端子Ｔｍ３、ノードＮ１、ノードＮ２および電流電圧変換回路２２を備える（図１（Ｂ）参照）。

《電圧電流変換回路２１の構成例》
電圧電流変換回路２１は端子Ｔｍ１および端子Ｔｍ２と電気的に接続される。

電圧電流変換回路２１は端子Ｔｍ１および端子Ｔｍ２の電位差に基づいて、電流Ｉｂを生成し、電流Ｉｂを供給する。

ノードＮ１は電流Ｉａおよび電流Ｉｂを供給される。ノードＮ２はノードＮ１が供給される電流と等しい大きさの電流を供給される。

《電流電圧変換回路２２の構成例》
電流電圧変換回路２２はノードＮ１およびノードＮ２を流れる電流に基づいて積和信号ｕを生成する。また、電流電圧変換回路２２は、端子Ｔｍ３と電気的に接続される。

《端子Ｔｍ１、端子Ｔｍ２および端子Ｔｍ３の構成例》
端子Ｔｍ１はバイアス電圧ｂを供給され、端子Ｔｍ２は端子Ｔｍ３と電気的に接続され、端子Ｔｍ３は、積和信号ｕを供給される。

＜積和演算器１０の構成例２．＞
また、本実施の形態で説明する積和演算回路６０は、積和演算器１０が、乗算器１１（ｉ）、配線１２（１）および配線１２（２）を備える（図２参照）。

《乗算器１１（ｉ）の構成例１．》
乗算器１１（ｉ）は重み情報Ｗ［ｉ］および入力信号Ｘ［ｉ］を供給され、重み情報Ｗ［ｉ］および入力信号Ｘ［ｉ］に基づいて部分積電流Ｉａ［ｉ］を生成する。

乗算器１１（ｉ）は配線１２（１）および配線１２（２）と電気的に接続される。

配線１２（１）は部分積電流Ｉａ［ｉ］を供給され、ノードＮ１と電気的に接続される。

配線１２（２）はノードＮ２と電気的に接続される。

《乗算器１１（ｉ）の構成例２．》
また、本実施の形態で説明する積和演算回路６０は、乗算器１１（ｉ）が電流源１４（ｉ）および電圧電流変換回路１３（ｉ）を備える（図３参照）。

《電流源１４（ｉ）の構成例》
電流源１４（ｉ）は重み情報Ｗ［ｉ］に基づいて、重み付き電流Ｉｗ［ｉ］を生成し、重み付き電流Ｉｗ［ｉ］を供給する。

電圧電流変換回路１３（ｉ）は重み付き電流Ｉｗ［ｉ］を供給され、重み付き電流Ｉｗ［ｉ］および入力信号Ｘ［ｉ］に基づいて部分積電流Ｉａ［ｉ］を生成する。

例えば、電圧電流変換回路１３（ｉ）は、重み情報Ｗ［ｉ］および入力信号Ｘ［ｉ］の積に比例する部分積電流Ｉａ［ｉ］を生成することができる。

具体的には、部分積電流Ｉａ［ｉ］は、トランス・コンダクタンスｇｍ（ａ）と、重み情報Ｗ［ｉ］と、入力信号Ｘ［ｉ］および電位ＶＲＥＦ１の差との積、と等しい（数式（２）参照）。

＜積和演算器１０の構成例３．＞
また、本実施の形態で説明する積和演算回路６０は、積和演算器１０が一群の乗算器１１（１）乃至乗算器１１（Ｎ）を備える（図２参照）。

一群の乗算器１１（１）乃至乗算器１１（Ｎ）は、乗算器１１（ｉ）を含む。一群の乗算器１１（１）乃至乗算器１１（Ｎ）は配線１２（１）と電気的に接続される。

配線１２（１）は電流Ｉａを供給する。

例えば、配線１２（１）は、一群の乗算器１１（１）乃至乗算器１１（Ｎ）と電気的に接続される。これにより、配線１２（１）を流れる電流Ｉａは、一群の部分積電流Ｉａ［１］乃至部分積電流Ｉａ［Ｎ］の和と等しい（数式（３）参照）。

＜電圧電流変換回路１３（ｉ）、電圧電流変換回路２１の構成例＞
また、本実施の形態で説明する積和演算回路６０は、電圧電流変換回路２１がトランス・コンダクタンスｇｍ（ｂ）を備え、電圧電流変換回路１３（ｉ）がトランス・コンダクタンスｇｍ（ａ）を備える。

また、トランス・コンダクタンスｇｍ（ａ）は、トランス・コンダクタンスｇｍ（ｂ）より小さい（図３（Ａ）および図３（Ｂ）参照）。

チャネルが形成される領域に、例えば、単結晶シリコンを備えるトランジスタを、電圧電流変換回路２１の差動増幅回路に用いることができる。また、単結晶シリコンより電界効果移動度の低い半導体を備えるトランジスタを、電圧電流変換回路１３（ｉ）の差動増幅回路に用いることができる。これにより、電圧電流変換回路１３（ｉ）のトランス・コンダクタンスｇｍ（ａ）を、電圧電流変換回路２１のトランス・コンダクタンスｇｍ（ｂ）より小さくすることができる。

＜電圧電流変換回路１３（ｉ）の構成例＞
また、本実施の形態で説明する積和演算回路６０は、電圧電流変換回路１３（ｉ）がトランジスタＴＲ１１を備え、トランジスタＴＲ１１は半導体膜を備える。また、半導体膜は金属酸化物を含む（図３（Ａ）参照）。

例えば、差動増幅回路を電圧電流変換回路１３（ｉ）に用いることができる。具体的には、トランジスタＴＲ１１およびトランジスタＴＲ１２を差動増幅回路に用いることができる。

また、金属酸化物をトランジスタＴＲ１１の半導体膜およびトランジスタＴＲ１２の半導体膜に用いることができる。

これにより、チャネルが形成される領域に単結晶シリコンを備えるトランジスタを用いる場合と比較して、電圧電流変換回路１３（ｉ）のトランス・コンダクタンスを小さくすることができる。または、電圧電流変換回路１３（ｉ）の入力信号に対するダイナミックレンジを広くすることができる。または、例えば、チャネルが形成される領域に単結晶シリコンを備えるトランジスタを電圧電流変換回路２１に用いると、電圧電流変換回路１３（ｉ）のトランス・コンダクタンスｇｍ（ａ）を、電圧電流変換回路２１のトランス・コンダクタンスｇｍ（ｂ）より小さくすることができる。その結果、利便性または信頼性に優れた新規な積和演算回路を提供することができる。

《電流源１４（ｉ）の構成例２．》
例えば、トランジスタＴＲ１３を、電流源１４（ｉ）に用いることができる。

トランジスタＴＲ１３は、ゲート電極、第１の電極および第２の電極を備える。ゲート電極は重み情報Ｗ［ｉ］を供給される。第１の電極には、例えば接地電位が供給される。第２の電極は電圧電流変換回路１３（ｉ）と電気的に接続される。

これにより、重み情報Ｗ［ｉ］に基づいた電流を電圧電流変換回路１３（ｉ）に供給することができる。または、重み情報Ｗ［ｉ］のダイナミックレンジを、単結晶シリコンを半導体に用いる場合より、広くすることができる。

＜乗算器１１（ｉ）の構成例３．＞
また、本実施の形態で説明する積和演算回路６０は、乗算器１１（ｉ）が切替器１５を備える。

《切替器１５の構成例１．》
切替器１５は切り替え機能を備える。具体的には、切替器１５は入力信号Ｘ［ｉ］に換えて電位ＶＲＥＦ１を供給し、電位ＶＲＥＦ１に換えて入力信号Ｘ［ｉ］を供給する。

これにより、入力信号Ｘ［ｉ］の極性を反転して乗算器１１（ｉ）に入力することができる。または、重み情報Ｗ［ｉ］に負の値を採用するのと同様の効果を奏する。または、負の値を生成し、供給する機能を乗算器１１（ｉ）に付与することができる。または、減算機能を積和演算回路６０に付与することができる。または、バイアス電圧ｂを中心に、所定の範囲に積和値を収めることができる。または、複数の積和演算回路の接続を容易にすることができる。

＜乗算器１１（ｉ）の構成例４．＞
また、本実施の形態で説明する積和演算回路６０は、乗算器１１（ｉ）が記憶素子１６を備える。記憶素子１６は重み情報Ｗ［ｉ］を保持する機能を備える。具体的には、記憶素子１６は重み情報Ｗ［ｉ］をノードＮ３に保持する機能を備える。

《記憶素子１６の構成例１．》
例えば、記憶素子１６は、トランジスタＴＲ１４および容量Ｃ１１を備える。

容量Ｃ１１は第１の電極および第２の電極を備え、第１の電極は、例えば、接地電位を供給する配線と電気的に接続される。

トランジスタＴＲ１４は、ゲート電極、第１の電極および第２の電極を備える。ゲート電極は書き込み信号ＷＥを供給される。第１の電極は重み情報Ｗ［ｉ］を供給される。第２の電極はノードＮ３において容量Ｃ１１の第２の電極と電気的に接続される。例えば、トランジスタＴＲ１４をオン状態にすることができる電位を、書き込み信号ＷＥに用いることができる。

例えば、オフ電流が単結晶シリコンを半導体に用いるトランジスタと比較して極めて小さいトランジスタをトランジスタＴＲ１４に用いることができる。具体的には、金属酸化物を半導体膜に用いるトランジスタをトランジスタＴＲ１４に用いることができる。

これにより、書き込み信号ＷＥが供給されている期間に、トランジスタＴＲ１４の第２の電極および容量Ｃ１１の第２の電極が接続されるノードＮ３に、重み情報Ｗ［ｉ］を格納することができる。または、オフ状態のトランジスタＴＲ１４は、重み情報Ｗ［ｉ］をノードＮ３に保持することができる。

《記憶素子１６の構成例２．》
例えば、記憶素子１６は、トランジスタＴＲ１５および容量Ｃ１２を備える。

容量Ｃ１２は第１の電極および第２の電極を備え、第１の電極は、例えば、接地電位を供給する配線と電気的に接続される。

トランジスタＴＲ１５は、ゲート電極、第１の電極および第２の電極を備える。ゲート電極は書き込み信号ＷＥを供給される。第１の電極は切り替え信号ＳＥＬ［ｉ］を供給される。第２の電極はノードＮ４において容量Ｃ１２の第２の電極と電気的に接続される。例えば、トランジスタＴＲ１５をオン状態にすることができる電位を、書き込み信号ＷＥに用いることができる。

例えば、オフ電流が単結晶シリコンを半導体に用いるトランジスタと比較して極めて小さいトランジスタをトランジスタＴＲ１５に用いることができる。具体的には、金属酸化物を半導体膜に用いるトランジスタをトランジスタＴＲ１５に用いることができる。

これにより、書き込み信号ＷＥが供給されている期間に、トランジスタＴＲ１５の第２の電極および容量Ｃ１２の第２の電極が接続されるノードＮ４に、切り替え信号ＳＥＬ［ｉ］を格納することができる。または、オフ状態のトランジスタＴＲ１５は、切り替え信号ＳＥＬ［ｉ］をノードＮ４に保持することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、本発明の一態様で開示されるトランジスタの半導体層に用いることができる金属酸化物について説明する。なお、トランジスタの半導体層に金属酸化物を用いる場合、当該金属酸化物を酸化物半導体と読み替えてもよい。

酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。

また、非単結晶酸化物半導体の１つとして、半結晶性酸化物半導体（Ｓｅｍｉ−ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼称される酸化物半導体が挙げられる。半結晶性酸化物半導体とは、単結晶酸化物半導体と非晶質酸化物半導体との中間構造を有する。半結晶性酸化物半導体は、非晶質酸化物半導体と比較して構造が安定である。例えば、半結晶性酸化物半導体としては、ＣＡＡＣ構造を有し、かつＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）構成である酸化物半導体がある。ＣＡＣの詳細については、以下で説明を行う。

また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いてもよい。

なお、本発明の一態様で開示されるトランジスタの半導体層には、上述した非単結晶酸化物半導体またはＣＡＣ−ＯＳを好適に用いることができる。また、非単結晶酸化物半導体としては、ｎｃ−ＯＳまたはＣＡＡＣ−ＯＳを好適に用いることができる。

なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ−ＯＳを用いると好ましい。ＣＡＣ−ＯＳを用いることで、トランジスタに高い電気特性または高い信頼性を付与することができる。

以下では、ＣＡＣ−ＯＳの詳細について説明する。

ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。

すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで混合した状態をモザイク状またはパッチ状ともいう。

なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種または複数種が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ　ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。

またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、積和演算回路をはじめとするさまざまな半導体装置に最適である。

本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、本発明の一態様のニューロン回路の構成について、図４および図５を参照しながら説明する。

図４（Ａ）および図４（Ｂ）は本発明の一態様のニューロン回路の構成を説明するブロック図である。

図５は本発明の一態様のニューロン回路の構成を説明する図である。図５（Ａ）は本発明の一態様のニューロン回路の変換器のブロック図であり、図５（Ｂ）は本発明の一態様のニューロン回路に用いることができる増幅回路の回路図である。

＜ニューロン回路の構成例＞
本実施の形態で説明するニューロン回路７０は、積和演算回路６０と、変換器３０を有する（図４（Ａ）参照）。例えば、実施の形態１で説明する積和演算回路６０をニューロン回路７０に用いることができる。

変換器３０は積和演算回路６０と電気的に接続され、積和信号ｕに基づいて、出力信号ｆ（ｕ）を生成する（図４（Ｂ）参照）。

例えば、活性化関数に基づいて、積和信号ｕを出力信号ｆ（ｕ）に変換する回路を、変換器３０に用いることができる。具体的には、正規化線形関数を活性化関数に用いることができる。

例えば、次式で表すことができる関数を活性化関数に用いることができる（数式（４）参照）。

《変換器３０の構成例》
例えば、増幅回路３１、電圧電流変換回路３２、電流電圧変換回路３３およびノードＮ５を変換器３０に用いることができる（図５（Ａ）参照）。

《増幅回路３１の構成例》
増幅回路３１は積和信号ｕおよび電位ＶＲＥＦ２を供給される。増幅回路３１は、積和信号ｕおよび電位ＶＲＥＦ２の電位差に基づいて、電流Ｉｃを生成し、電流Ｉｃを供給する。なお、電位ＶＲＥＦ２は電位ＶＲＥＦ１より高い。

具体的には、電位ＶＲＥＦ２より大きい積和信号ｕが供給される場合に、増幅回路３１は電流Ｉｃを生成し、電流Ｉｃを供給する。

《電圧電流変換回路３２の構成例》
電圧電流変換回路３２はバイアス電圧ｂおよび出力信号ｆ（ｕ）を供給される。電圧電流変換回路３２はバイアス電圧ｂおよび出力信号ｆ（ｕ）の電位差に基づいて、電流Ｉｄを生成し、電流Ｉｄを供給する。

《ノードＮ５》
ノードＮ５は、電流Ｉｃおよび電流Ｉｄを供給される。

《電流電圧変換回路３３の構成例》
電流電圧変換回路３３は、ノードＮ５と電気的に接続される。電流電圧変換回路３３は、ノードＮ５を流れる電流に基づいて出力信号ｆ（ｕ）を生成する。

（実施の形態４）
本実施の形態では、本発明の一態様のニューラルネットワークの構成について、図６を参照しながら説明する。

図６は本発明の一態様のニューラルネットワークの構成を説明するブロック図である。

＜ニューラルネットワークの構成例＞
本実施の形態で説明するニューラルネットワーク８０は、入力層８１と、中間層８２と、出力層８４と、を有する（図６参照）。ニューラルネットワーク８０は、情報ＩＮを供給され、情報ＲＩを供給する。なお、中間層８２がふたつの中間層８２（１）および中間層８２（２）を有する場合を図示するが、中間層の数はこれに限られない。単数または複数の中間層をニューラルネットワーク８０に用いることができる。

中間層８２は一群のニューロン回路を備え、一群のニューロン回路はニューロン回路７２を含む。ニューロン回路７２には、例えば、実施の形態３で説明するニューロン回路７０と同じ構成を用いることができる。

ニューロン回路７２は、入力層８１と電気的に接続され、中間層８２に含まれる別のニューロン回路は、出力層８４と電気的に接続される。

これにより、フィードバック制御された積和信号に基づいて生成された出力信号を供給するニューロン回路を、ニューラルネットワークに用いることができる。または、ニューラルネットワークにおける誤差の累積を抑制することができる。または、複数の中間層、特に３層以上の中間層を備えるニューラルネットワークにおいて、誤差の累積を抑制することができる。その結果、利便性または信頼性に優れた新規なニューラルネットワークを提供することができる。

（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置の構成について、図７を参照しながら説明する。

図７は本発明の一態様の半導体装置の構成を説明するブロック図である。

＜半導体装置の構成例＞
本実施の形態で説明する半導体装置は、ニューラルネットワーク８０と、デジタルアナログ変換回路ＤＡＣと、アナログデジタル変換回路ＡＤＣと、を有する。

デジタルアナログ変換回路ＤＡＣは、第１のアナログ信号を供給する。なお、入力信号がアナログ信号である場合は、デジタルアナログ変換回路ＤＡＣを用いることなく、アナログ信号をニューラルネットワーク８０に直接入力することもできる。

ニューラルネットワーク８０は、第１のアナログ信号に基づいて第２のアナログ信号を生成する。ニューラルネットワーク８０には、例えば、実施の形態４で説明する構成を用いることができる。

アナログデジタル変換回路ＡＤＣは、第２のアナログ信号を供給される。

これにより、フィードバック制御されたアナログ信号を用いて、デジタル情報の積和演算をすることができる。または、アナログ回路を用いて、デジタル情報の積和演算をすることができる。または、デジタル情報の積和演算に要する回路規模を小さくすることができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

（実施の形態６）
本実施の形態では、本発明の一態様の加速度計測装置の構成について、図４、図６および図８を参照しながら説明する。

図４は本発明の一態様の加速度計測装置に用いることができるニューロン回路の構成を説明するブロック図である。

図６は本発明の一態様の加速度計測装置に用いることができるニューラルネットワークの構成を説明するブロック図である。

図８は本発明の一態様の加速度計測装置の構成を説明する図である。図８（Ａ）は本発明の加速度計測装置の構成を説明するブロック図であり、図８（Ｂ）はセンサの構成を説明するブロック図であり、図８（Ｃ）は加速度センサの構成を説明する模式図である。

＜加速度計測装置の構成例１．＞
本実施の形態で説明する加速度計測装置は、加速度センサ８５０Ａと、人工知能部８９０と、を有する（図８（Ａ）参照）。例えば、複数の加速度センサを用いることができる。

具体的には、横方向の加速度を検知するセンサ８５１（１）、縦方向の加速度を検知するセンサ８５１（２）および奥行方向の加速度を検知するセンサ８５１（３）を、加速度センサ８５０Ａに用いることができる。

または、感度が互いに異なる複数のセンサを加速度センサ８５０Ａに用いることができる。

または、検出方法が互いに異なるセンサを加速度センサ８５０Ａに用いることができる。例えば、静電容量検出方式のセンサ、ピエゾ抵抗方式のセンサおよび熱検知方式のセンサなどを加速度センサ８５０Ａに用いることができる。

《加速度センサ８５０Ａの構成例１．》
加速度センサ８５０Ａは、アナログ信号ＡＳを供給する。例えば、アナログ信号ＡＳは、アナログ信号ＡＳ［１］、アナログ信号ＡＳ［２］およびアナログ信号ＡＳ［３］を含む。

具体的には、センサ８５１（１）はアナログ信号ＡＳ［１］を、センサ８５１（２）はアナログ信号ＡＳ［２］を、センサ８５１（３）はアナログ信号ＡＳ［３］を供給する（図８（Ａ）参照）。

《人工知能部８９０の構成例１．》
人工知能部８９０はアナログ信号ＡＳに基づいて、加速度情報ＲＩ１を推論し、加速度情報ＲＩ１を供給する（図８（Ａ）参照）。

また、人工知能部８９０はニューラルネットワーク８０を備える（図８（Ａ）参照）。

アナログデジタル変換回路ＡＤＣを人工知能部８９０に用いることができる。例えば、複数のアナログデジタル変換回路ＡＤＣ（１）乃至アナログデジタル変換回路ＡＤＣ（３）を用いることができる。これにより、推論された加速度情報ＲＩ１をデジタル情報として利用することができる。

《ニューラルネットワーク８０の構成例１．》
ニューラルネットワーク８０は、入力層８１、中間層８２および出力層８４を備える。

入力層８１は、加速度センサ８５０Ａと電気的に接続される。

中間層８２は、入力層８１と電気的に接続される。

出力層８４は中間層８２と電気的に接続され、出力層８４は加速度情報ＲＩ１を生成する。

《加速度センサ８５０Ａの構成例２．》
また、本実施の形態で説明する加速度計測装置は、加速度センサ８５０Ａが可動部、検知素子および増幅器を備える。例えば、センサ８５１（１）は、可動部８５１Ｂ（１）、検知素子８５１Ｃ（１）および増幅器８５１Ａ（１）を備える（図８（Ｂ）および図８（Ｃ）参照）。例えば、微細加工技術を用いて形成される微小電気機械システムを、加速度センサ８５０Ａに用いることができる。

検知素子は可動部の動きに基づいて、検知信号を生成する。例えば、検知素子８５１Ｃ（１）は可動部８５１Ｂ（１）の動きに基づいて、検知信号を生成する。具体的には、可動部８５１Ｂ（１）の動きに基づいて、検知素子８５１Ｃ（１）の容量が変化する。さらに具体的には、可動部８５１Ｂ（１）の振動に基づいて、検知素子８５１Ｃ（１）の容量が変化する。その結果、容量の変化に基づいて検知信号が生成される。

増幅器は、検知信号に基づいて、アナログ信号ＡＳを生成する。例えば、増幅器８５１Ａ（１）は、検知信号に基づいて、アナログ信号ＡＳ［１］を生成する。

これにより、可動部の動きを検知素子を用いて捉えることができる。または、例えば、可動部の動きに由来する容量の変化を捉えることができる。または、例えば、容量の変化に基づいて検知信号を生成することができる。または、外部から受ける物理量に比例しない可動部の動きに基づいて、可動部が外部から受ける物理量を推論することができる。または、可動部の動きに比例しないアナログ信号に基づいて、可動部が外部から受ける物理量を推論することができる。または、外部から受ける加速度に比例しない可動部の動きに基づいて、可動部が外部から受ける加速度を推論することができる。または、可動部の動きに比例しないアナログ信号に基づいて、可動部が外部から受ける加速度を推論することができる。その結果、利便性または信頼性に優れた新規な加速度計測装置を提供することができる。

《ニューラルネットワークの構成例》
また、本実施の形態で説明する加速度計測装置は、ニューラルネットワーク８０が、ニューロン回路７１およびニューロン回路７２を含む。例えば、ニューロン回路７０と同じ構成を備えるニューロン回路を、ニューロン回路７１およびニューロン回路７２に用いることができる（図６参照）。そして、ニューロン回路７１を入力層８１に用い、ニューロン回路７２を中間層８２に用いることができる。

《ニューロン回路７０の構成例》
ニューロン回路７０は、積和演算回路６０および変換器３０を備える（図４（Ｂ）参照）。

変換器３０は積和演算回路６０と電気的に接続され、変換器３０は積和信号ｕに基づいて、出力信号ｆ（ｕ）を生成する。

《積和演算回路６０の構成例》
積和演算回路６０は、フィードバック制御された積和信号を生成する機能を備える。例えば実施の形態１において説明する構成を積和演算回路６０に用いることができる。

《変換器３０の構成例》
例えば実施の形態３において説明する構成を、変換器３０に用いることができる。

これにより、フィードバック制御された積和信号に基づいて生成された出力信号を供給するニューロン回路を、ニューラルネットワークに用いることができる。または、ニューラルネットワークにおける誤差の累積を抑制することができる。または、複数の中間層、特に３層以上の中間層を備えるニューラルネットワークにおいて、誤差の累積を抑制することができる。その結果、利便性または信頼性に優れた新規な加速度計測装置を提供することができる。

（実施の形態７）
本実施の形態では、本発明の一態様の音計測装置の構成について、図４、図６および図９を参照しながら説明する。

図４は本発明の一態様の音計測装置に用いることができるニューロン回路の構成を説明するブロック図である。

図６は本発明の一態様の音計測装置に用いることができるニューラルネットワークの構成を説明するブロック図である。

図９は本発明の一態様の音計測装置の構成を説明する図である。図９（Ａ）は本発明の音計測装置の構成を説明するブロック図であり、図９（Ｂ）はセンサの構成を説明するブロック図であり、図９（Ｃ）は音センサの構成を説明する模式図であり、図９（Ｄ）は図９（Ｃ）の切断線Ｗ１−Ｗ２における断面図である。

＜音計測装置の構成例１．＞
本実施の形態で説明する音計測装置は、音センサ８５０Ｂと、人工知能部８９０と、を有する（図９（Ａ）参照）。例えば、複数の音センサを用いることができる。具体的には、音源との距離または角度が異なるように配置された複数の音センサを用いることができる。例えば、円弧状に配置されたセンサ８５２（１）、センサ８５２（２）およびセンサ８５２（３）を、音センサ８５０Ｂに用いることができる。また、センサ８５２（４）乃至センサ８５２（８）を、音センサ８５０Ｂに用いることができる。なお、行列状または渦巻き状などに配置された、複数の音センサを用いることができる。

これにより、音源からセンサ８５２（１）までの距離、センサ８５２（２）までの距離およびセンサ８５２（３）までの距離を違えることができる。または、音源までの距離が違うセンサを用いて、音源の位置を知ることができる。または、例えば、単一指向性を有する音センサに入射する音源の角度を変えることができる。または、同一の音源からの音量の違いを用いて、音源の位置を知ることができる。

または、感度が互いに異なる複数のセンサを音センサ８５０Ｂに用いることができる。例えば、無指向性の音センサおよび単一指向性の音センサを用いることができる。または、周波数特性の異なる音センサを用いることができる。

または、検出方法が互いに異なるセンサを音センサ８５０Ｂに用いることができる。例えば、静電容量検出方式のセンサ、ダイナミック方式のセンサなどを音センサ８５０Ｂに用いることができる。

《音センサ８５０Ｂの構成例１．》
音センサ８５０Ｂは、アナログ信号ＡＳを供給する。例えば、アナログ信号ＡＳは、アナログ信号ＡＳ［１］、アナログ信号ＡＳ［２］およびアナログ信号ＡＳ［３］を含む。

具体的には、センサ８５２（１）はアナログ信号ＡＳ［１］を、センサ８５２（２）はアナログ信号ＡＳ［２］を、センサ８５２（３）はアナログ信号ＡＳ［３］を供給する（図９（Ａ）参照）。

《人工知能部８９０の構成例１．》
人工知能部８９０はアナログ信号ＡＳに基づいて、音情報ＲＩ２を推論し、音情報ＲＩ２を供給する（図９（Ａ）参照）。

また、人工知能部８９０はニューラルネットワーク８０を備える（図９（Ａ）参照）。

アナログデジタル変換回路ＡＤＣを人工知能部８９０に用いることができる。例えば、複数のアナログデジタル変換回路ＡＤＣ（１）乃至アナログデジタル変換回路ＡＤＣ（３）を用いることができる。これにより、推論された音情報ＲＩ２をデジタル情報として利用することができる。

入力層８１は、音センサ８５０Ｂと電気的に接続される。

中間層８２は、入力層８１と電気的に接続される。

出力層８４は中間層８２と電気的に接続され、出力層８４は音情報ＲＩ２を生成する。

これにより、音センサが供給するアナログ信号を、音情報に変換することができる。または、例えば、音源の位置を特定し、音源を分離することができる。または、例えば、音源ごとに音源の種類を特定することができる。または、例えば、話者ごとに音声を分離することができる。または、話者ごとに音声の自然言語処理をすることができる。または、例えば、感度が異なる複数の音センサが供給する複数のアナログ信号から、好適な一つを選んで、音情報に変換することができる。または、幅広い範囲の音を計測することができる。または、ダイナミックレンジを広くすることができる。または、周波数特性を向上させることができる。その結果、利便性または信頼性に優れた新規な音計測装置を提供することができる。

《音センサ８５０Ｂの構成例２．》
また、本実施の形態で説明する音計測装置は、音センサ８５０Ｂが可動部、検知素子および増幅器を備える。例えば、センサ８５２（１）は、可動部８５２Ｂ（１）、検知素子８５２Ｃ（１）および増幅器８５２Ａ（１）を備える（図９（Ｂ）、図９（Ｃ）および図９（Ｄ）参照）。例えば、微細加工技術を用いて形成される微小電気機械システムを、音センサ８５０Ｂに用いることができる。

検知素子は可動部の動きに基づいて、検知信号を生成する。例えば、検知素子８５２Ｃ（１）は可動部８５２Ｂ（１）の動きに基づいて、検知信号を生成する。具体的には、可動部８５２Ｂ（１）の動きに基づいて、検知素子８５２Ｃ（１）の容量が変化する。さらに具体的には、可動部８５２Ｂ（１）の振動に基づいて、検知素子８５２Ｃ（１）の容量が変化する。その結果、容量の変化に基づいて検知信号が生成される。ところで、導電性の膜を可動部８５２Ｂ（１）に用いることができる。例えば、金属膜または導電性を備える金属酸化物膜を可動部８５２Ｂ（１）に用いることができる。具体的には、抵抗が低いＩｎ−Ｇａ−Ｚｎ酸化物膜を鼓膜のように用いることができる。例えば、犠牲層上に金属膜または導電性を備える金属酸化物膜を形成し、犠牲層を除去する方法で、可動部８５２Ｂ（１）を形成することができる。

増幅器は、検知信号に基づいて、アナログ信号ＡＳを生成する。例えば、増幅器８５２Ａ（１）は、検知信号に基づいて、アナログ信号ＡＳ［１］を生成する。

これにより、可動部の動きを検知素子を用いて捉えることができる。または、例えば、可動部の動きに由来する容量の変化を捉えることができる。または、例えば、容量の変化に基づいて検知信号を生成することができる。または、外部から受ける物理量に比例しない可動部の動きに基づいて、可動部が外部から受ける物理量を推論することができる。または、可動部の動きに比例しないアナログ信号に基づいて、可動部が外部から受ける物理量を推論することができる。または、外部から受ける音に比例しない可動部の動きに基づいて、可動部が外部から受ける音を推論することができる。または、可動部の動きに比例しないアナログ信号に基づいて、可動部が外部から受ける音を推論することができる。その結果、利便性または信頼性に優れた新規な音計測装置を提供することができる。

《ニューラルネットワークの構成例》
また、本実施の形態で説明する音計測装置は、ニューラルネットワーク８０が、ニューロン回路７０を含む。例えば、ニューロン回路７０と同じ構成を備えるニューロン回路を、ニューロン回路７１およびニューロン回路７２に用いることができる（図６参照）。そして、ニューロン回路７１を入力層８１に用い、ニューロン回路７２を中間層８２に用いることができる。

《ニューロン回路７０の構成例》
ニューロン回路７０は、積和演算回路６０および変換器３０を備える（図４（Ａ）参照）。

《積和演算回路６０の構成例》
積和演算回路６０は、フィードバック制御された積和信号を生成する機能を備える。例えば、実施の形態１において説明する構成を、積和演算回路６０に用いることができる。

《変換器３０の構成例》
例えば、実施の形態３において説明する構成を、変換器３０に用いることができる。

これにより、フィードバック制御された積和信号に基づいて生成された出力信号を供給するニューロン回路を、ニューラルネットワークに用いることができる。または、ニューラルネットワークにおける誤差の累積を抑制することができる。または、複数の中間層、特に３層以上の中間層を備えるニューラルネットワークにおいて、誤差の累積を抑制することができる。その結果、利便性または信頼性に優れた新規な▲音▼計測装置を提供することができる。

（実施の形態８）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１０および図１１を参照しながら説明する。

図１０は本発明の一態様の情報処理装置の構成を説明する図である。図１０（Ａ）は情報処理装置のブロック図であり、図１０（Ｂ）および図１０（Ｃ）は情報処理装置の構成を説明する斜視図である。

図１１（Ａ）および図１１（Ｂ）は本発明の一態様の情報処理装置の構成を説明する斜視図である。

＜情報処理装置＞
本実施の形態で説明する情報処理装置５２００Ｃは、演算装置５２１０と、入出力装置５２２０とを、有する（図１０（Ａ）参照）。入出力装置５２２０は演算装置５２１０と電気的に接続される。また、情報処理装置５２００Ｃは、筐体を備える。

《演算装置５２１０の構成例》
演算装置５２１０は、演算部５２１１、記憶部５２１２、人工知能部５２１３、および入出力インターフェース５２１５を備える。

演算装置５２１０は、ニューラルネットワークを備える。例えば、実施の形態４に記載のニューラルネットワークを用いることができる。具体的には、ニューラルネットワークを人工知能部５２１３に用いることができる。

また、演算装置５２１０は操作情報または検知情報を供給され、操作情報または検知情報に基づいて動作する。具体的には、演算装置５２１０は画像情報等を生成し供給する機能を備える。

《入出力装置５２２０の構成例》
入出力装置５２２０は、表示部５２３０、入力部５２４０、検知部５２５０および通信部５２９０を備える。また、入出力装置５２２０は、操作情報を供給する機能および画像情報を供給される機能を備える。また、入出力装置５２２０は、検知情報を供給する機能、通信情報を供給する機能および通信情報を供給される機能を備える。

入力部５２４０は操作情報を供給する機能を備える。例えば、入力部５２４０は、情報処理装置５２００Ｃの使用者の操作に基づいて操作情報を供給する。

具体的には、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、検知装置、撮像装置、加速度計測装置、視線入力装置または姿勢検出装置などを、入力部５２４０に用いることができる。例えば、ジョイスティックを入力部５２４０に用いることができる。

表示部５２３０は表示パネルおよび画像情報を表示する機能を備える。

検知部５２５０は検知情報を供給する機能を備える。例えば、検知部５２５０は情報処理装置５２００Ｃが使用されている環境を検知して、検知情報として供給する機能を備える。

具体的には、照度センサ、撮像装置、姿勢検出装置、圧力センサ、人感センサなどを検知部５２５０に用いることができる。

通信部５２９０は通信情報を供給される機能および供給する機能を備える。例えば、通信部５２９０は無線通信または有線通信により、他の電子機器または通信網と接続する機能を備える。具体的には、通信部５２９０は無線構内通信、電話通信、近距離無線通信などの機能を備える。例えば、通信部５２９０はルーターまたはリモートコントローラとの間で情報を交換することができる。

これにより、情報の積和演算を、フィードバック制御されたアナログ信号を用いてすることができる。または、情報の積和演算を、アナログ回路を用いてすることができる。または、情報の積和演算に要する回路規模を、小さくすることができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

《情報処理装置の構成例１．》
情報処理装置５２００Ｃは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１０（Ｂ）参照）。

または、情報処理装置５２００Ｃは情報処理装置が備える加速度センサを用いて、鉛直方向に対する情報処理装置の姿勢を知る機能を備える。または、情報処理装置５２００Ｃは情報処理装置の姿勢に応じて、画像を表示する方向を変更する機能を備える。または、情報処理装置５２００Ｃは加速度センサを用いて、情報処理装置の動きを知る機能を備える。または、情報処理装置５２００Ｃは情報処理装置の動きに応じて、あらかじめ関連付けられた処理をすることができる。

または、情報処理装置が備える音センサを用いて、音声を認識することができる。または、情報処理装置が備える音センサが捉える音声を自然言語処理することができる。

これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートフォンに表示することができる。または、振るまたは傾けるなど、所定の動作を用いて、スマートフォンを操作することができる。または、音声を用いて、スマートフォンを操作することができる。または、スマートフォンの消費電力を低減することができる。

《情報処理装置の構成例２．》
情報処理装置５２００Ｃは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１０（Ｃ）参照）。

または、情報処理装置５２００Ｃは情報処理装置が備える加速度センサを用いて、筐体の状態を知る機能を備える。具体的には、情報処理装置５２００Ｃはふたつ折にすることができる筐体が畳まれた状態か、開いた状態かを、知ることができる。または、情報処理装置５２００Ｃは筐体の状態に応じて、画像を表示する方向を変更する機能を備える。または、情報処理装置５２００Ｃは加速度センサの軌跡に応じて所定の処理をすることができる。具体的には、表示する文章のページをめくることができる。

または、情報処理装置が備える音センサを用いて、音声を認識することができる。または、音センサが捉える音声を自然言語処理することができる。なお、人工知能部５２１３を用いて、表示している文章から音声を合成し、読み上げることができる。

これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像を電子書籍端末に表示することができる。または、音声を用いて、電子書籍端末を操作することができる。または、電子書籍端末の消費電力を低減することができる。

《情報処理装置の構成例３．》
情報処理装置５２００Ｃは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１１（Ａ）参照）。

または、情報処理装置が備える音センサを用いて、音源の位置を特定することができる。または、音声を認識することができる。または、音源ごとに分離して音声を認識できる。または、音センサが捉える音声を自然言語処理することができる。または、例えば、音声に応じてインターネット上の情報を検索し、検索結果を表示することができる。または、情報処理装置５２００Ｃは音声に応じて、表示内容を変化する機能を備える。または、情報処理装置５２００Ｃは使用者の音声に応答または使用者と会話することができる。

これにより、複数の発話者の発言を聞き分けることができる。または、情報処理装置５２００Ｃは発話者に応じて異なる応答をすることができる。または、所定の音声、単語または会話を用いて、音声アシスタントを操作することができる。または、音声アシスタントの消費電力を低減することができる。

《情報処理装置の構成例４．》
情報処理装置５２００Ｃは、情報処理装置が備える加速度センサを用いて、これを把持する使用者の腕の動きを知ることができる（図１１（Ｂ）参照）。または、情報処理装置５２００Ｃは例えば、使用者の腕の動きに応じて、表示内容を変化する機能を備える。または、腕の動きを所定のジェスチャーに関連付けることができる。または、ジェスチャーに関連付けられた所定のコマンドを供給することができる。

または、情報処理装置が備える音センサを用いて、音声を認識することができる。または、音センサが捉える音声を自然言語処理することができる。または、情報処理装置５２００Ｃは音声に応じて、表示内容を変化する機能を備える。または、情報処理装置５２００Ｃは、使用者の音声に応答または使用者と会話することができる。

これにより、例えば腕などを用いて、複雑な動きを直観的にコントローラに与えることができる。または、振るなど、所定のジェスチャーを用いて、コントローラに所定の命令を供給させることができる。または、所定の音声、単語または会話を用いて、コントローラに所定の命令を供給させることができる。または、コントローラの消費電力を低減することができる。

これにより、例えば、ゲーム機にコントローラの加速度センサの動きに合わせて動くコンピューターグラフィックスを生成させることができる。または、例えばゲーム機に使用者の発言に応答させることができる。

例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

Ｃ１１：容量、Ｃ１２：容量、Ｎ１：ノード、Ｎ２：ノード、Ｎ３：ノード、Ｎ４：ノード、Ｎ５：ノード、Ｔｍ１：端子、Ｔｍ２：端子、Ｔｍ３：端子、ＴＲ１１：トランジスタ、ＴＲ１２：トランジスタ、ＴＲ１３：トランジスタ、ＴＲ１４：トランジスタ、ＴＲ１５：トランジスタ、ＶＲＥＦ１：電位、ＶＲＥＦ２：電位、１０：積和演算器、１１：乗算器、１２：配線、１３：電圧電流変換回路、１４：電流源、１５：切替器、１６：記憶素子、２０：増幅器、２１：電圧電流変換回路、２２：電流電圧変換回路、３０：変換器、３１：増幅回路、３２：電圧電流変換回路、３３：電流電圧変換回路、６０：積和演算回路、７０：ニューロン回路、７１：ニューロン回路、７２：ニューロン回路、８０：ニューラルネットワーク、８１：入力層、８２：中間層、８４：出力層、、、８５０Ａ：加速度センサ、８５０Ｂ：音センサ、８５１：センサ、８５１Ａ：増幅器、８５１Ｂ：可動部、８５１Ｃ：検知素子、８５２：センサ、８５２Ａ：増幅器、８５２Ｂ：可動部、８５２Ｃ：検知素子、８９０：人工知能部、５２００Ｃ：情報処理装置、５２１０：演算装置、５２１１：演算部、５２１２：記憶部、５２１３：人工知能部、５２１５：入出力インターフェース、５２２０：入出力装置、５２３０：表示部、５２４０：入力部、５２５０：検知部、５２９０：通信部

Claims

　積和演算器と、
　増幅器と、を有し、
　前記積和演算器は、一群の入力信号を供給され、
　前記積和演算器は、一群の重み情報を供給され、
　前記積和演算器は、前記一群の入力信号および前記一群の重み情報の積和値に基づいて、第１の電流を生成し、
　前記積和演算器は、前記第１の電流を供給し、
　前記増幅器は、前記積和演算器と電気的に接続され、
　前記増幅器は、前記第１の電流を供給され、
　前記増幅器は、バイアス電圧を供給され、
　前記増幅器は、積和信号を生成し、
　前記増幅器は、前記積和信号を供給し、
　前記積和信号は、前記バイアス電圧との間に前記第１の電流に基づく電圧を備える、積和演算回路。
　前記増幅器は、第１の電圧電流変換回路、第１の端子、第２の端子、第３の端子、第１のノード、第２のノードおよび電流電圧変換回路を備え、
　前記第１の電圧電流変換回路は、前記第１の端子と電気的に接続され、
　前記第１の電圧電流変換回路は、前記第２の端子と電気的に接続され、
　前記第１の電圧電流変換回路は、前記第１の端子および前記第２の端子の電位差に基づいて、第２の電流を生成し、
　前記第１の電圧電流変換回路は、前記第２の電流を供給し、
　前記第１のノードは、前記第１の電流および前記第２の電流を供給され、
　前記第２のノードは、前記第１のノードが供給される電流と等しい大きさの電流を供給され、
　前記電流電圧変換回路は、前記第１のノードおよび前記第２のノードを流れる電流に基づいて前記積和信号を生成し、
　前記電流電圧変換回路は、前記第３の端子と電気的に接続され、
　前記第１の端子は、前記バイアス電圧を供給され、
　前記第２の端子は、前記第３の端子と電気的に接続され、
　前記第３の端子は、前記積和信号を供給される、請求項１に記載の積和演算回路。
　前記積和演算器は、乗算器、第１の配線および第２の配線を備え、
　前記乗算器は、重み情報および前記入力信号を供給され、
　前記乗算器は、前記重み情報および前記入力信号に基づいて部分積電流を生成し、
　前記乗算器は、前記第１の配線と電気的に接続され、
　前記乗算器は、前記第２の配線と電気的に接続され、
　前記第１の配線は、前記部分積電流を供給され、
　前記第１の配線は、前記第１のノードと電気的に接続され、
　前記第２の配線は、前記第２のノードと電気的に接続される請求項２に記載の積和演算回路。
　前記乗算器は、電流源および第２の電圧電流変換回路を備え、
　前記電流源は、重み情報に基づいて、重み付き電流を生成し、
　前記電流源は、前記重み付き電流を供給し、
　前記第２の電圧電流変換回路は、前記重み付き電流を供給され、
　前記第２の電圧電流変換回路は、前記重み付き電流および前記入力信号に基づいて前記部分積電流を生成する、請求項３に記載の積和演算回路。
　前記積和演算器は、一群の乗算器を備え、
　前記一群の乗算器は、前記乗算器を含み、
　前記一群の乗算器は、前記第１の配線と電気的に接続され、
　前記第１の配線は、前記第１の電流を供給する、請求項３または請求項４に記載の積和演算回路。
　前記第１の電圧電流変換回路は、第１のトランス・コンダクタンスを備え、
　前記第２の電圧電流変換回路は、第２のトランス・コンダクタンスを備え、
　前記第２のトランス・コンダクタンスは、第１のトランス・コンダクタンスより小さい、請求項５に記載の積和演算回路。
　前記第２の電圧電流変換回路は、トランジスタを備え、
　前記トランジスタは、半導体膜を備え、
　前記半導体膜は、金属酸化物を含む、請求項６のいずれか一に記載の積和演算回路。
　請求項１乃至請求項３のいずれか一に記載の積和演算回路と、
　変換器を有し、
　前記変換器は、前記積和演算回路と電気的に接続され、
　前記変換器は、前記積和信号に基づいて、出力信号を生成する、ニューロン回路。
　入力層と、
　中間層と、
　出力層と、を有し、
　前記中間層は、一群のニューロン回路を備え、
　前記一群のニューロン回路は、請求項８に記載のニューロン回路を含み、
　前記ニューロン回路は、前記入力層と電気的に接続され、
　前記ニューロン回路は、前記出力層と電気的に接続される、ニューラルネットワーク。
　請求項９に記載のニューラルネットワークと、
　デジタルアナログ変換回路と、
　アナログデジタル変換回路と、を有し、
　前記デジタルアナログ変換回路は、第１のアナログ信号を供給し、
　前記ニューラルネットワークは、前記第１のアナログ信号に基づいて第２のアナログ信号を生成し、
　前記アナログデジタル変換回路は、前記第２のアナログ信号を供給される、半導体装置。
　検知装置、撮像装置、音声入力装置または視線入力装置のうち一以上と、請求項９に記載のニューラルネットワークと、を有する情報処理装置。
　加速度センサと、
　人工知能部と、を有し、
　前記加速度センサは、アナログ信号を供給し、
　前記人工知能部は、前記アナログ信号に基づいて、加速度情報を推論し、
　前記人工知能部は、前記加速度情報を供給し、
　前記人工知能部は、請求項９に記載のニューラルネットワークを備え、
　前記入力層は、前記加速度センサと電気的に接続され、
　前記中間層は、前記入力層と電気的に接続され、
　前記出力層は、前記中間層と電気的に接続され、
　前記出力層は、前記加速度情報を生成する、加速度計測装置。
　前記加速度センサは、可動部、検知素子および増幅器を備え、
　前記検知素子は、前記可動部の動きに基づいて、検知信号を生成し、
　前記増幅器は、前記検知信号に基づいて、前記アナログ信号を生成する、請求項１２に記載の加速度計測装置。
　音センサと、
　人工知能部と、を有し、
　前記音センサは、アナログ信号を供給し、
　前記人工知能部は、前記アナログ信号に基づいて、音情報を推論し、
　前記人工知能部は、前記音情報を供給し、
　前記人工知能部は、請求項９に記載のニューラルネットワークを備え、
　前記入力層は、前記音センサと電気的に接続され、
　前記中間層は、前記入力層と電気的に接続され、
　前記出力層は、前記中間層と電気的に接続され、
　前記出力層は、前記音情報を生成する、音計測装置。
　前記音センサは、可動部、検知素子および増幅器を備え、
　前記検知素子は、前記可動部の動きに基づいて、検知信号を生成し、
　前記増幅器は、前記検知信号に基づいて、前記アナログ信号を生成する、請求項１４に記載の音計測装置。