WO2018193562A1 - 光送信器、光受信器および光通信システム - Google Patents

光送信器、光受信器および光通信システム Download PDF

Info

Publication number
WO2018193562A1
WO2018193562A1 PCT/JP2017/015773 JP2017015773W WO2018193562A1 WO 2018193562 A1 WO2018193562 A1 WO 2018193562A1 JP 2017015773 W JP2017015773 W JP 2017015773W WO 2018193562 A1 WO2018193562 A1 WO 2018193562A1
Authority
WO
WIPO (PCT)
Prior art keywords
bits
unit
output
phase
signal
Prior art date
Application number
PCT/JP2017/015773
Other languages
English (en)
French (fr)
Inventor
浩志 三浦
吉田　剛
恵介 松田
慶亮 土肥
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2017/015773 priority Critical patent/WO2018193562A1/ja
Priority to EP17906268.2A priority patent/EP3605882B1/en
Priority to US16/485,663 priority patent/US10778338B2/en
Priority to CN201780089577.6A priority patent/CN110574308B/zh
Priority to JP2019513149A priority patent/JP6714153B2/ja
Publication of WO2018193562A1 publication Critical patent/WO2018193562A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/532—Polarisation modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H04B10/6165—Estimation of the phase of the received optical signal, phase error estimation or phase error correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/06—Polarisation multiplex systems

Definitions

  • the present invention relates to an optical transmitter, an optical receiver, and an optical communication system that perform digital coherent optical communication.
  • a polarization multiplexing system that uses polarization states of light orthogonal to each other is generally used for the purpose of improving the accommodation efficiency of communication capacity.
  • the polarization multiplexing method can realize twice the frequency utilization efficiency, that is, twice the modulation multi-level as compared with a method using a single polarization.
  • DP-QPSK Double Polarization-Quadrature
  • DP-16QAM Phase Shift Keying
  • DP-16QAM Double Polarization-16 Quadrature Amplitude
  • amplitude information in addition to the phase of each polarization, and can realize modulation multilevel of 8 bits per symbol Modulation
  • the modulation multi-level is set according to the required transmission distance. It is required to be changeable with fine granularity.
  • a multi-dimensional modulation scheme has been proposed as one of modulation schemes capable of selecting the modulation multilevel degree with a fine granularity.
  • transmission data is mapped in four dimensions independently to signal points in a two-dimensional phase space for each polarization in two directions.
  • transmission symbols are mapped in a higher dimension than four, which is composed of a plurality of time slots (TS).
  • Multi-dimensional modulation can change the modulation multi-level with a fine granularity, and can increase noise tolerance by widening the Euclidean distance between symbol points (for example, Non-Patent Document 2).
  • DP-BPSK Double Polarization-Binary Phase Shift Keying
  • 8-dimensional mapping using adjacent time slots and QPSK symbol point arrangement. It has been proposed (for example, Patent Document 1).
  • the present invention has been made in view of the above, and an object of the present invention is to obtain an optical transmitter capable of improving the phase noise tolerance in 8-dimensional multidimensional modulation using QPSK symbol point arrangement.
  • an optical transmitter processes input bits every four bits, and performs a first conversion table, a second conversion table, and a third conversion table.
  • a bit conversion unit that generates 8 output bits according to any one of the conversion tables; and a symbol mapping unit that assigns the output bits to the X polarization and the Y polarization of two consecutive time slots.
  • the bit conversion unit executes processing for generating output bits according to the first conversion table at a first ratio, generates output bits according to the second conversion table, and generates output bits according to the third conversion table.
  • Each of the processes is executed at a second rate lower than the first rate, and in the process of generating output bits according to the second conversion table and the process of generating output bits according to the third conversion table, the output bit Each of the upper 2 bits and the lowest 2 bits is set to a value assigned to one of two signal points whose phases on the complex plane differ by 180 °.
  • the optical transmitter according to the present invention has an effect that the phase noise tolerance can be improved in the 8-dimensional multidimensional modulation using the QPSK symbol point arrangement.
  • FIG. 1 is a diagram illustrating an example of an optical communication system according to a first embodiment; The figure which shows the structural example of the transmission calculator concerning Embodiment 1.
  • FIG. The figure which shows the structural example of the multidimensional encoding part which comprises the transmission arithmetic unit concerning Embodiment 1.
  • FIG. The figure which shows the 1st conversion table which the bit conversion part concerning Embodiment 1 uses.
  • the figure which shows the symbol set which the bit converter concerning Embodiment 1 applies to each time slot.
  • FIG. 1 The figure which shows the symbol point arrangement
  • the figure which shows the processing circuit which realizes the optical transmitter The figure which shows the structure of the processing circuit which implement
  • FIG. 1 is a diagram illustrating an example of an optical communication system configured to include an optical transmitter and an optical receiver according to a first embodiment of the present invention.
  • the optical communication system 100 receives the optical signal from the communication path 4, the client apparatus 1 that transmits the client signal, the optical transmitter 101 that converts the client signal, which is an electrical signal, into an optical signal and transmits the optical signal to the communication path 4.
  • An optical receiver 102 that converts the signal into a client signal, and a client device 7 that receives the client signal.
  • Each of the optical transmitter 101 and the optical receiver 102 constitutes an optical communication device. That is, the optical transmitter 101 constitutes a transmission-side optical communication device, and the optical receiver 102 constitutes a reception-side optical communication device.
  • the optical transmitter 101 includes a transmission computing unit 2, an optical modulator 3, and a transmission light source 8.
  • the optical receiver 102 includes a coherent receiver 5, a reception arithmetic unit 6, and a reception light source 9.
  • the optical communication apparatus connected to the client apparatus 1 includes an optical transmitter 101 and an optical receiver 102.
  • the optical communication device connected to the client device 7 includes an optical transmitter 101 and an optical receiver 102.
  • the transmission computing unit 2 performs processing such as framing, encoding, and digital-analog conversion on the client signal transmitted from the client device 1 and outputs the processed signal to the optical modulator 3.
  • the optical modulator 3 modulates the continuous light output from the transmission light source 8 and having an arbitrary optical carrier frequency using the electrical signal input from the transmission computing unit 2.
  • An electric signal input from the transmission computing unit 2 to the optical modulator 3 may be amplified using an amplifier.
  • the optical signal output from the optical modulator 3 of the optical transmitter 101 is transmitted via the communication path 4.
  • the communication path 4 is generally composed of an optical fiber, an optical amplifier for compensating propagation loss, and the like.
  • the coherent receiver 5 receives the optical signal transmitted through the communication path 4 and the continuous light output from the reception light source 9 used as a local oscillator, and performs homodyne detection to remove the optical carrier component. Extract signal components.
  • the frequency of the local oscillation light emitted from the reception light source 9 generally needs to match the frequency of the continuous light generated by the transmission light source 8 of the optical transmitter 101.
  • An electrical signal that is a signal component extracted by the coherent receiver 5 is output to the reception arithmetic unit 6.
  • the reception computing unit 6 performs analog-to-digital conversion on the electrical signal received from the coherent receiver 5, further performs compensation for signal deterioration due to transmission, error correction processing, etc., and converts the signal into a client signal. Output to device 7.
  • FIG. 2 is a diagram of a configuration example of the transmission computing unit 2 according to the first embodiment.
  • the client device 1 at the front stage of the transmission arithmetic unit 2 and the optical modulator 3 at the rear stage are also shown.
  • the transmission computing unit 2 includes a frame processing unit 21, a multidimensional encoding unit 22, and a DA conversion unit (DAC: Digital to Analog Converter) 23.
  • DAC Digital to Analog Converter
  • the frame processing unit 21 receives the client signal output from the client device 1 and adds a bit necessary for transmission to generate a frame.
  • the frame generated by the frame processing unit 21 includes, for example, redundant bits used for forward error correction (FEC) and optical network control bits, in addition to the information bits of the client signal.
  • FEC forward error correction
  • the structure of the frame is described in, for example, the document “Recommendation ITU-T G.709 / Y.1331, ITU-T, 2016.”
  • the multidimensional encoding unit 22 maps the input signal to symbol points on the complex plane in eight dimensions over two consecutive time slots. Two time slots to be mapped are TS1 and TS2.
  • the digital signal mapped on the complex plane is input to the DA converter 23, converted into an analog signal, and then input to the optical modulator 3.
  • the output interface of the transmission computing unit 2 has four channels, which correspond to the voltage levels of the complex plane axes (XI, XQ, YI, YQ) for each polarization.
  • FIG. 3 is a diagram illustrating a configuration example of the multidimensional encoding unit 22 configuring the transmission computing unit 2 according to the first embodiment. Note that the preceding frame processing unit 21 and the following DA conversion unit 23 of the multidimensional encoding unit 22 are also shown.
  • the multi-dimensional encoding unit 22 includes a bit conversion unit 221 and a symbol mapping unit 222. The multi-dimensional encoding is performed by processing each set with 4 bits as one set.
  • the bit converter 221 divides the bit string input from the frame processor 21 every 4 bits and inserts parity bits to generate 8 output bits.
  • 4 bits input from the frame processing unit 21 processed by the bit conversion unit 221 are referred to as b [0], b [1], b [2], and b [3] in order from the upper bit.
  • the bit conversion unit 221 converts the input 4 bits into 8 bits corresponding to any one of the three symbol sets shown in FIG. 4 to FIG. 6 by inserting a total of 4 parity bits. And output.
  • the three symbol sets shown in FIGS. 4 to 6 are referred to as symbol sets A, B, and C, respectively.
  • the symbol set corresponding to which bit set is converted by the bit conversion unit 221 will be described separately.
  • the bit conversion unit 221 may perform conversion from the input 4 bits to 8 bits by hardware, or may be performed by software processing using a conversion table.
  • FIG. 4 is a diagram illustrating a first conversion table used by the bit conversion unit 221.
  • FIG. 4 shows a conversion table corresponding to symbol set A (Set A).
  • FIG. 5 is a diagram illustrating a second conversion table used by the bit conversion unit 221.
  • FIG. 5 shows a conversion table corresponding to the symbol set B (Set B).
  • FIG. 6 is a diagram illustrating a third conversion table used by the bit conversion unit 221.
  • FIG. 6 shows a conversion table corresponding to the symbol set C (Set C).
  • bit indicated by “D” in the first row of each bit string is a data bit
  • bit indicated by “P” is a parity bit provided for redundancy. is there.
  • the bit conversion unit 221 When the bit conversion unit 221 performs processing according to the conversion table of the symbol set A shown in FIG. 4, the input bits b [0], b [1], b [2], b [3] [0], B [1], B [2], B [3] are output, and 4 parity bits are output as B [4], B [5], B [6], B [7]. .
  • the bit conversion unit 221 adds a parity bit “0110” to this and outputs “00000110”.
  • the bit conversion unit 221 adds a parity bit “1010” to this and outputs “00111010”.
  • the bit conversion unit 221 When the bit conversion unit 221 performs processing according to the conversion table of the symbol set B shown in FIG. 5, the input bits b [0], b [1], b [2], b [3] [0], B [2], B [5], B [7] are output, and 4-bit parity bits are output as B [1], B [3], B [4], B [6]. .
  • the bit conversion unit 221 inserts the parity bit “0101” in order at the parity bit position of the symbol set B and outputs “00010010”.
  • the bit conversion unit 221 inserts the parity bits “0110” in order at the parity bit positions of the symbol set B and outputs “00011101”.
  • the bit conversion unit 221 when performing the processing according to the conversion table of the symbol set B, the bit conversion unit 221 outputs “00” or “11” as “B [0], B [1]” “10” or “01” is output as B [6], B [7] ”.
  • the bit conversion unit 221 receives the input bits b [0], b as in the conversion processing according to the symbol set B conversion table described above. [1], b [2], b [3] are output as bits B [0], B [2], B [5], B [7], respectively, and 4 parity bits are output as B [1], Output as B [3], B [4], B [6]. For example, when the input bit is “0000”, the bit conversion unit 221 inserts the parity bit “1010” in order at the parity bit position of the symbol set C and outputs “01001000”.
  • the bit conversion unit 221 inserts the parity bit “1001” in order at the parity bit position of the symbol set C and outputs “01000111”. As illustrated in FIG. 6, when performing the processing according to the conversion table of the symbol set C, the bit conversion unit 221 outputs “01” or “10” as “B [0], B [1]” “00” or “11” is output as B [6], B [7] ”.
  • FIG. 7 is a diagram showing a symbol set applied to each time slot by the bit conversion unit 221.
  • the bit conversion unit 221 switches the conversion table in the order of Set A ⁇ Set B ⁇ Set A ⁇ Set C ⁇ Set A ⁇ ..., and the input 4 bits for one set are 8 bits. Convert to That is, the bit conversion unit 221 executes the process of converting to 8 bits corresponding to Set A every two times, the process of converting to 8 bits corresponding to Set B, and the process of converting to 8 bits corresponding to Set C. Are executed every 4 times.
  • the order of the conversion process corresponding to Set B and the conversion process corresponding to Set C may be switched.
  • each conversion process may be executed in the order of Set A ⁇ Set A ⁇ Set B ⁇ Set A ⁇ Set A ⁇ Set C ⁇ Set A ⁇ . That is, after performing the conversion process corresponding to Set A twice in succession, the operation of performing the conversion process corresponding to Set B or the conversion process corresponding to Set C may be repeated.
  • the bit conversion unit 221 executes the conversion process corresponding to Set A at the first rate, and corresponds to the conversion process corresponding to Set B and Set C at the second rate lower than the first rate. You may perform the conversion process to perform.
  • the symbol mapping unit 222 divides the 8 bits output from the bit conversion unit 221 into upper 4 bits and lower 4 bits, and assigns them to two consecutive time slots TS1 and TS2.
  • the symbol mapping unit 222 assigns the upper 4 bits to TS1 and assigns the lower 4 bits to TS2.
  • the symbol mapping unit 222 divides the 4 bits into the upper 2 bits and the lower 2 bits in TS1 and TS2, and sets the values of the X polarization I axis and Q axis, the Y polarization I axis and Q axis, respectively. Mapping as a value of.
  • the symbol mapping unit 222 outputs digital signals for four channels of XI, XQ, YI, and YQ as the output of the multidimensional encoding unit 22.
  • XI1 is the value of the I-axis of the X-polarization of TS1
  • XQ1 is the value of the Q-axis of the X-polarization of TS1
  • YI1 is the value of the I-axis of the Y-polarization of TS1 Represents each axis value.
  • XI2 is the I-axis value of the X-polarization of TS2
  • XQ2 is the Q-axis value of the X-polarization of TS2
  • YI2 is the I-axis value of the Y-polarization of TS2
  • YQ2 is the Q-axis value of the Y-polarization of TS2. Represents each value.
  • FIG. 8 is a diagram showing the symbol point arrangement of TS1 and TS2, which are two consecutive time slots.
  • the symbol point arrangement shown in FIG. 8 is a DP-QPSK symbol point arrangement.
  • the symbol mapping unit 222 inputs 8-bit B [0], B [1], B [2], B [3], B [4], B [5], B Of [6] and B [7], B [0], B [1], B [2], and B [3] are designated as XI1, XQ1, YI1, and YQ1, respectively.
  • the symbol mapping unit 222 sets B [4], B [5], B [6], and B [7] as XI2, XQ2, YI2, and YQ2, respectively.
  • the symbol mapping unit 222 has the upper 2 bits (B [0], B [1]) as X polarization and the lower 2 bits (B [2], B [3]) as Y polarization. Assign each bit as follows.
  • the upper 2 bits (B [4], B [5]) are X polarization
  • the lower 2 bits (B [6], B [7]) are Y polarization. Assign each bit as follows.
  • the symbol mapping unit 222 is configured so that the most significant bit (MSB: Most Significant Bit) corresponds to the I axis and the least significant bit (LSB: Least Significant Bit) corresponds to the Q axis on each complex plane.
  • the symbol mapping unit 222 assigns bits to the symbol points so that the corresponding input bit is inverted by only 1 bit between adjacent symbol points.
  • the complex coordinate value of the symbol point is represented by the relative value a (> 0), but may be represented by an arbitrarily determined value.
  • the bit conversion unit 221 when performing the processing according to the conversion table of the symbol set B, the bit conversion unit 221 outputs “00” or “11” as “B [0], B [1]” and “B [6 ], B [7] ”,“ 10 ”or“ 01 ”is output. Therefore, the symbol mapping unit 222 assigns “00” or “11” to the X polarization of TS1 to which the symbol set B is applied, and “10” to the Y polarization of TS2 to which the symbol set B is applied. "Or" 01 "is assigned.
  • the bit conversion unit 221 when performing the processing according to the conversion table of the symbol set C, the bit conversion unit 221 outputs “01” or “10” as “B [0], B [1]” and “B [6], B [7] ”is output as“ 00 ”or“ 11 ”. Therefore, the symbol mapping unit 222 assigns “01” or “10” to the X polarization of TS1 to which the symbol set C is applied, and “00” to the Y polarization of TS2 to which the symbol set C is applied. "Or” 11 "is assigned.
  • FIG. 9 is a diagram illustrating a configuration example of the reception arithmetic unit 6.
  • a coherent receiver 5 at the front stage of the reception arithmetic unit 6 and a client apparatus 7 at the rear stage are also shown.
  • the reception computing unit 6 includes an AD converter (ADC: Analog to Digital Converter) 61, a waveform distortion compensator 62, a frequency offset compensator 63, a carrier phase compensator 64, and a frame processor 65.
  • AD converter ADC: Analog to Digital Converter
  • the AD converter 61 receives the analog electrical signal output from the coherent receiver 5, converts it into a digital electrical signal, and outputs the digital electrical signal to the waveform distortion compensator 62.
  • the waveform distortion compensator 62 executes a process for compensating the waveform distortion accumulated at the time of transmission, such as nonlinear optical effect and wavelength dispersion, on the signal input from the AD converter 61.
  • the waveform distortion compensator 62 separates the optical signal into two polarized waves that are orthogonal to each other.
  • the frequency offset compensator 63 performs a process of compensating the frequency offset between the optical carrier wave and the local oscillation light output from the reception light source 9 on the signal output from the waveform distortion compensator 62.
  • the carrier phase compensation unit 64 removes phase noise from the received signal after the frequency offset is compensated by the frequency offset compensation unit 63, and extracts a received symbol.
  • the frame processing unit 65 reconstructs the received symbol output from the carrier phase compensation unit 64 into a frame that can be processed by the client device 7 and outputs the frame to the client device 7. In addition, when processing for adding redundant bits for FEC is performed in the optical transmitter 101, the frame processing unit 65 performs FEC decoding.
  • FIG. 10 is a diagram illustrating a configuration example of the carrier phase compensation unit 64 included in the reception arithmetic unit 6 according to the first embodiment.
  • a frequency offset compensator 63 in the preceding stage of the carrier phase compensator 64 is also shown.
  • the carrier phase compensation unit 64 includes a selector 641, a fourth power calculation unit 642, a low pass filter 643, a second power calculation unit 644, a low pass filter 645, a phase angle extraction unit 646, a phase rotation unit 647, and a phase slip compensation unit 648.
  • the carrier phase compensation unit 64 estimates the phase of the optical carrier by blind estimation and performs phase compensation.
  • the reception signal output from the frequency offset compensation unit 63 is input to the selector 641 and the phase rotation unit 647.
  • the selector 641 outputs the input signal from the frequency offset compensation unit 63 to the fourth power calculation unit 642 or the second power calculation unit 644. Specifically, when the symbol set A is applied to the input signal, that is, when the input signal includes bits converted according to the conversion table shown in FIG. When the symbol set B or C is applied to the input signal, it is output to the square calculation unit 644 that is the second output destination.
  • the carrier phase compensation unit 64 holds information on the order in which the symbol sets A, B, and C are applied and the configuration of each symbol set, and the timing at which each symbol set is applied based on the information. Can be detected.
  • the fourth power calculation unit 642 removes the data component contained in the input signal by raising the input signal from the selector 641 to the fourth power, and outputs the signal after the data component removal to the low-pass filter 643 that is the first low-pass filter.
  • the square calculation unit 644 squares the input signal from the selector 641 to remove the data component included in the input signal, and outputs the signal after the data component removal to the low-pass filter 645 that is the second low-pass filter.
  • the low-pass filters 643 and 645 are digital filters such as a moving average filter or a Gaussian filter, for example, and after removing high-frequency components from the input signal to improve the SNR (Signal to Noise Ratio) of the signal, the phase angle extraction unit 646 Output to.
  • the phase angle extraction unit 646 extracts the phase information of the optical carrier wave from the input signal and outputs it to the phase rotation unit 647.
  • the phase angle extraction unit 646 operates as a first phase information extraction unit when a signal is input from the low-pass filter 643 that is the first low-pass filter, and receives a signal from the low-pass filter 645 that is the second low-pass filter. If so, it operates as a second phase information extraction unit.
  • the fourth power calculation unit 642, the low-pass filter 643, and the phase angle extraction unit 646 constitute a first phase estimation unit
  • the square calculation unit 644, the low-pass filter 645, and the phase angle extraction unit 646 constitute a second phase estimation unit. To do.
  • the phase rotation unit 647 is a phase noise removal unit, and rotates the phase of the reception signal input from the frequency offset compensation unit 63 based on the phase information received from the phase angle extraction unit 646 to remove phase noise.
  • the phase rotation unit 647 outputs the signal after removing the phase noise to the phase slip compensation unit 648.
  • the phase slip compensation unit 648 performs a process for compensating the phase slip on the input signal when the phase slip has occurred in the calculation process in the fourth power calculation unit 642 or the second power calculation unit 644. For example, the phase slip compensation unit 648 determines whether or not a phase slip has occurred using a known signal sequence included in the input signal, and if the occurrence of the phase slip is detected, the phase slip compensation unit 648 determines the phase of the input signal. Rotate to compensate for phase slip.
  • the transmission computing unit 2 constituting the optical transmitter 101 performs symbol set A, symbol set B, or symbol set when multi-dimensionally encoding transmission data.
  • C 4-bit data is converted to 8-bit.
  • the transmission arithmetic unit 2 is configured such that, of the 8 bits, 2 bits from the most significant bit and 2 bits from the least significant bit are on the complex plane. Is set to a value assigned to one of two signal points different in phase by 180 °.
  • the transmission computing unit 2 executes the conversion process using the symbol set A every two times, and the conversion process using the symbol set B and the conversion process using the symbol set C are executed every four times.
  • BPSK symbols generated when using symbol set B exist in the second and fourth quadrants of the complex plane, and BPSK symbols generated when using symbol set C are complex. It exists in the first quadrant and the third quadrant of the plane. For this reason, it is possible to prevent the deviation of the symbol points, and it is possible to suppress the degradation factors of the signal quality such as the pattern effect generated in the optical modulator.
  • FIG. 11 is a diagram illustrating signal quality when the optical transmitter 101 according to the first embodiment is applied.
  • the vertical axis represents the Q value
  • the horizontal axis represents the OSNR (Optical Signal to Noise Ratio).
  • the Q value is an index representing signal quality, and is a value uniquely determined with respect to a bit error ratio (BER) when the distribution of noise amplitude takes a G distribution (Gaussian distribution).
  • FIG. 11 also shows a simulation result when the optical transmitter 101 according to the first embodiment is not applied.
  • the case where the optical transmitter 101 according to the first embodiment is not applied corresponds to the case where the bit conversion using the symbol sets A to C is not performed.
  • a simulation result when the optical transmitter 101 according to the first embodiment is applied as a black circle and a solid line, and an optical transmitter 101 according to the first embodiment as a black triangle and a broken line. It is a simulation result when not applying.
  • the signal quality can be improved by applying the optical transmitter 101 according to the first embodiment.
  • Embodiment 2 FIG.
  • the carrier phase compensation unit 64 of the optical receiver 102 performs the phase compensation of the carrier by blind estimation.
  • pilot symbols that are known signal sequences are used.
  • An embodiment for carrying out carrier wave phase compensation will be described.
  • the configuration of the optical communication system according to the second embodiment is the same as that of the first embodiment.
  • the optical transmitter constituting the optical communication system according to the second embodiment is the same as that of the first embodiment.
  • the optical receiver according to the second embodiment is different from the optical receiver according to the first embodiment only in the configuration of the carrier phase compensation unit included in the reception arithmetic unit. Therefore, only the carrier phase compensation unit will be described, and description of other components will be omitted.
  • FIG. 12 is a diagram illustrating a configuration example of a carrier phase compensation unit included in the reception arithmetic unit of the optical receiver according to the second embodiment.
  • the carrier phase compensation unit 64a according to the second embodiment replaces the fourth power calculation unit 642 of the carrier phase compensation unit 64 according to the first embodiment with a pilot symbol generation unit 701, a complex multiplier 702, and a pilot extraction unit 703, and
  • the square calculation unit 644 is replaced with a pilot symbol generation unit 704, a complex multiplier 705, and a pilot extraction unit 706.
  • parts different from the carrier phase compensation unit 64 according to the first embodiment will be described.
  • the output signal from the selector 641 is input to the pilot extraction unit 703 or the pilot extraction unit 706.
  • selector 641 outputs a signal to pilot extraction section 703 that is the first pilot extraction section, and symbol set B or C is applied to the input signal. If so, a signal is output to pilot extraction section 706 as the second pilot extraction section.
  • the pilot extraction unit 703 extracts pilot symbols included in the signal input from the selector 641 and outputs the pilot symbols to the complex multiplier 702 that is the first complex multiplier.
  • the pilot extraction unit 706 inputs from the selector 641.
  • the pilot symbols included in the received signal are extracted and output to the complex multiplier 705 as the second complex multiplier.
  • a pilot symbol generation unit 701 that is a first pilot symbol generation unit generates a pilot symbol and outputs the pilot symbol to the complex multiplier 702, and a pilot symbol generation unit 704 that is a second pilot symbol generation unit generates a pilot symbol. Output to the complex multiplier 705.
  • Complex multiplier 702 multiplies the pilot symbol input from pilot extraction section 703 by the complex conjugate of the pilot symbol input from pilot symbol generation section 701, and outputs the obtained calculation result to low-pass filter 643. .
  • the calculation result output from the complex multiplier 702 is a signal obtained by removing data components, ie, pilot symbols, from the signal input from the pilot extraction unit 703.
  • Complex multiplier 705 multiplies the pilot symbol input from pilot extraction section 706 by the complex conjugate of the pilot symbol input from pilot symbol generation section 704, and outputs the obtained calculation result to low-pass filter 645.
  • the calculation result output from the complex multiplier 705 is a signal obtained by removing data components, ie, pilot symbols, from the signal input from the pilot extraction unit 706.
  • pilot symbol generation unit 701, complex multiplier 702, pilot extraction unit 703, low-pass filter 643, and phase angle extraction unit 646 constitute a first phase estimation unit
  • pilot symbol generation unit 704 complex multiplier 705, pilot extraction unit 706, low-pass filter 645, and phase angle extraction unit 646 constitute a second phase estimation unit.
  • the carrier phase compensation unit 64a estimates the phase of the optical carrier using the known signal sequence, so that the phase can be accurately determined even in the low SNR region. Can be estimated.
  • the bit conversion unit 221 and the symbol mapping unit 222 of the multidimensional encoding unit 22 constituting the transmission computing unit 2 are realized by the processing circuit 90 shown in FIG.
  • the optical transmitter 101 includes a processing circuit 90 for adding parity bits to 4-bit input data to convert it to 8-bit transmission data, and converting the transmission data to signal point coordinates.
  • the processing circuit 90 is dedicated hardware, a CPU (Central Processing Unit, central processing unit, processing unit, arithmetic unit, microprocessor, microcomputer, processor, DSP (Digital Signal Processor)).
  • the processing circuit 90 is, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), or an FPGA (Field Programmable Gate). Array) or a combination thereof.
  • Each of the bit conversion unit 221 and the symbol mapping unit 222 may be realized by a separate processing circuit 90, or the bit conversion unit 221 and the symbol mapping unit 222 may be realized by a single processing circuit 90.
  • the processing circuit 90 When the processing circuit 90 is a CPU that executes a program stored in a memory, the bit conversion unit 221 and the symbol mapping unit 222 of the multidimensional encoding unit 22 are realized by software, firmware, or a combination of software and firmware.
  • the processing circuit 90 includes the processor 91 and the memory 92 shown in FIG.
  • Software or firmware that implements the bit conversion unit 221 and the symbol mapping unit 222 is described as a program and stored in the memory 92.
  • the processor 91 implements the functions of the bit conversion unit 221 and the symbol mapping unit 222 by reading and executing the program stored in the memory 92.
  • the processing circuit 90 adds a parity bit to the bits of the modulation data when the bit conversion unit 221 and the symbol mapping unit 222 are executed by the processor 91, and converts the modulation data into signal point coordinates.
  • a memory 92 is provided for storing a program that results in the step being executed. These programs can also be said to cause a computer to execute the procedures or methods of the bit conversion unit 221 and the symbol mapping unit 222.
  • the memory 92 is, for example, a nonvolatile or volatile semiconductor memory such as a RAM (Random Access Memory), a ROM (Read Only Memory), a flash memory, an EPROM (Erasable Programmable ROM), an EEPROM (Electrically EPROM), Magnetic disks, flexible disks, optical disks, compact disks, mini disks, DVDs, etc. are applicable.
  • a RAM Random Access Memory
  • ROM Read Only Memory
  • flash memory an EPROM (Erasable Programmable ROM), an EEPROM (Electrically EPROM), Magnetic disks, flexible disks, optical disks, compact disks, mini disks, DVDs, etc. are applicable.
  • bit conversion unit 221 and the symbol mapping unit 222 may be realized by dedicated hardware, and a part may be realized by software or firmware.
  • the bit conversion unit 221 realizes its function by a processing circuit 90 as dedicated hardware, and the symbol mapping unit 222 performs its function by reading and executing a program stored in the memory 92 by the processor 91. It can be realized.
  • the processing circuit 90 can implement the functions of the bit conversion unit 221 and the symbol mapping unit 222 by using dedicated hardware, software, firmware, or a combination thereof.
  • the frame process part which comprises the transmission arithmetic unit 2 of the optical transmitter 101 with the multidimensional encoding part 22 can be realized by dedicated hardware, software, firmware, or a combination thereof.
  • the waveform distortion compensator 62, the frequency offset compensator 63, the carrier phase compensator 64, and the frame processor 65 that constitute the reception arithmetic unit 6 of the optical receiver 102 described in the first and second embodiments are similarly described. It can be realized by dedicated hardware, software, firmware, or a combination thereof.
  • the configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.
  • 1,7 client device 2 transmission computing unit, 3 optical modulator, 4 communication path, 5 coherent receiver, 6 receiving computing unit, 8 transmission light source, 9 reception light source, 21,65 frame processing unit, 22 multidimensional encoding Unit, 23 DA conversion unit (DAC), 61 AD conversion unit (ADC), 62 waveform distortion compensation unit, 63 frequency offset compensation unit, 64, 64a carrier phase compensation unit, 100 optical communication system, 101 optical transmitter, 102 light Receiver, 221 bit conversion unit, 222 symbol mapping unit, 641 selector, 642 fourth power calculation unit, 643,645 low pass filter, 644 square calculation unit, 646 phase angle extraction unit, 647 phase rotation unit, 648 phase slip compensation unit 701,704 Pilot symbol generator, 702,705 complex Adder, 703, 706 pilot extraction unit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optical Communication System (AREA)

Abstract

光送信器は、入力されるビットを４ビットごとに処理し、第１の変換表、第２の変換表および第３の変換表のいずれか一つに従って８ビットの出力ビットを生成するビット変換部（２２１）と、出力ビットを連続する２つのタイムスロットのＸ偏波およびＹ偏波に割り当てるシンボルマッピング部（２２２）と、を備え、ビット変換部（２２１）は、第１の変換表に従って出力ビットを生成する処理を第１の割合で実行し、第２の変換表に従って出力ビットを生成する処理および第３の変換表に従って出力ビットを生成する処理のそれぞれを第１の割合よりも低い第２の割合で実行し、第２の変換表に従って出力ビットを生成する処理および第３の変換表に従って出力ビットを生成する処理では、出力ビットの最上位から２ビットおよび最下位から２ビットのそれぞれが、複素平面上の位相が１８０°異なる２つの信号点のいずれかに割り当てられる値となるようにする。

Description

光送信器、光受信器および光通信システム
　本発明は、デジタルコヒーレント光通信を行う光送信器、光受信器および光通信システムに関する。
　デジタルコヒーレント光通信では、通信容量の収容効率向上を目的として、互いに直交する光の偏波状態を利用する偏波多重方式が一般的に用いられている。偏波多重方式は、単一偏波を利用する方式と比較して、２倍の周波数利用効率すなわち２倍の変調多値度を実現できる。この偏波多重方式を用いる変調方式として、各偏波の位相情報を用いて変調ビットを表し、１シンボルあたり４ビットの変調多値度を実現することが可能なＤＰ－ＱＰＳＫ（Dual　Polarization－Quadrature　Phase　Shift　Keying）、各偏波の位相に加えて振幅情報も用いて変調ビットを表し、１シンボルあたり８ビットの変調多値度を実現することが可能なＤＰ－１６ＱＡＭ（Dual　Polarization－16　Quadrature　Amplitude　Modulation）といった変調方式が挙げられる（例えば、非特許文献１)。
　変調多値度向上と伝送可能距離の長延化とは二律背反の関係性を持っているため、通信容量の効率的な収容を目指すためには、要求される伝送距離に応じて変調多値度を細かい粒度で変更可能にすることが求められる。変調多値度を細かい粒度で選択可能な変調方式の一つとして、多次元変調方式が提案されている。従来の偏波多重信号では、送信データを２方向存在する各偏波のそれぞれで、２次元位相空間の信号点に独立に、４次元でマッピングする。これに対して、多次元変調では、２偏波と位相空間とに加えて、複数のタイムスロット（ＴＳ：Time　Slot）から構成される、４より高い次元で送信シンボルをマッピングする。多次元変調は、細かい粒度で変調多値度を変更できるとともに、シンボル点間のユークリッド距離を広げて雑音耐力を向上させることができる（例えば、非特許文献２）。また、隣接するタイムスロットとＱＰＳＫのシンボル点配置を用いた８次元のマッピングにおいてＤＰ－ＢＰＳＫ（Dual　Polarization－Binary　Phase　Shift　Keying）と同等の１シンボルあたり２ビットの変調多値度を実現する方法も提案されている（例えば、特許文献１）。
米国特許第９１４３２３８号明細書
Kazuro　Kikuchi,　"Digital　coherent　optical　communication　systems　:fundamentals　and　future　prospects",　IEICE　Electronics　Express,　Oct.2011. D.S.Millar,　et　al.,　"High-dimensional　modulation　for　coherent　optical　communications　systems",　Optics　Express,　vol.22,　no.7,　2014. K.Kojima,　et　al.,　"Constant　Modulus　4D　Optimized　Constellation　Alternative　for　DP-8QAM,"　Proc.　ECOC,　P.3.25,　2014.
　従来のＱＰＳＫシンボル点配置を用いた８次元の多次元変調では、同等の周波数利用効率を実現するＢＰＳＫシンボル点配置を使用する場合と比較して位相雑音耐力が劣るという問題点があった。
　本発明は、上記に鑑みてなされたものであって、ＱＰＳＫのシンボル点配置を使う８次元の多次元変調において位相雑音耐力を向上させることが可能な光送信器を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明にかかる光送信器は、入力されるビットを４ビットごとに処理し、第１の変換表、第２の変換表および第３の変換表のいずれか一つに従って８ビットの出力ビットを生成するビット変換部と、出力ビットを連続する２つのタイムスロットのＸ偏波およびＹ偏波に割り当てるシンボルマッピング部と、を備える。ビット変換部は、第１の変換表に従って出力ビットを生成する処理を第１の割合で実行し、第２の変換表に従って出力ビットを生成する処理および第３の変換表に従って出力ビットを生成する処理のそれぞれを第１の割合よりも低い第２の割合で実行し、第２の変換表に従って出力ビットを生成する処理および第３の変換表に従って出力ビットを生成する処理では、出力ビットの最上位から２ビットおよび最下位から２ビットのそれぞれが、複素平面上の位相が１８０°異なる２つの信号点のいずれかに割り当てられる値となるようにする。
　本発明にかかる光送信器は、ＱＰＳＫのシンボル点配置を使う８次元の多次元変調において位相雑音耐力を向上させることができる、という効果を奏する。
実施の形態１にかかる光通信システムの一例を示す図 実施の形態１にかかる送信演算器の構成例を示す図 実施の形態１にかかる送信演算器を構成する多次元符号化部の構成例を示す図 実施の形態１にかかるビット変換部が使用する第１の変換表を示す図 実施の形態１にかかるビット変換部が使用する第２の変換表を示す図 実施の形態１にかかるビット変換部が使用する第３の変換表を示す図 実施の形態１にかかるビット変換部が各タイムスロットに適用するシンボルセットを示す図 連続する２つのタイムスロットであるＴＳ１およびＴＳ２のシンボル点配置を示す図 実施の形態１にかかる受信演算器の構成例を示す図 実施の形態１にかかる受信演算器を構成する搬送波位相補償部の構成例を示す図 実施の形態１にかかる光送信器を適用した場合の信号品質を示す図 実施の形態２にかかる光受信器の受信演算器に含まれる搬送波位相補償部の構成例を示す図 光送信器を実現する処理回路を示す図 光送信器を実現する処理回路の構成を示す図
　以下に、本発明の実施の形態にかかる光送信器、光受信器および光通信システムを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は、本発明の実施の形態１にかかる光送信器および光受信器を含んで構成された光通信システムの一例を示す図である。
　光通信システム１００は、クライアント信号を送信するクライアント装置１と、電気信号であるクライアント信号を光信号に変換して通信路４へ送信する光送信器１０１と、通信路４から光信号を受信してクライアント信号に変換する光受信器１０２と、クライアント信号を受信するクライアント装置７と、を備える。光送信器１０１および光受信器１０２は、それぞれ、光通信装置を構成する。すなわち、光送信器１０１は送信側の光通信装置を構成し、光受信器１０２は受信側の光通信装置を構成する。
　光送信器１０１は、送信演算器２、光変調器３および送信光源８を備える。光受信器１０２は、コヒーレント受信器５、受信演算器６および受信光源９を備える。
　なお、図１では、クライアント装置１がクライアント装置７に向けてクライアント信号を送信する構成の光通信システム１００を示したが、逆方向のクライアント信号を送信してもよい。すなわち、クライアント装置１および７が双方向の通信を行ってもよい。クライアント装置１および７が双方向の通信を行う場合、クライアント装置１に接続された光通信装置は光送信器１０１および光受信器１０２を備える。同様に、クライアント装置７に接続された光通信装置は光送信器１０１および光受信器１０２を備える。
　光送信器１０１の動作概要を説明する。送信演算器２は、クライアント装置１から送信されたクライアント信号に対して、フレーミング、符号化およびデジタル－アナログ変換といった処理を実行し、光変調器３へ出力する。光変調器３は、送信光源８から出力された、任意の光搬送波周波数を持つ連続光を、送信演算器２から入力された電気信号を用いて変調する。送信演算器２から光変調器３に入力する電気信号を、増幅器を用いて増幅するようにしてもよい。
　光送信器１０１の光変調器３から出力された光信号は、通信路４を介して伝送される。通信路４は一般に光ファイバ、伝搬損失補償用の光増幅器などで構成される。
　光受信器１０２の動作概要を説明する。コヒーレント受信器５は、通信路４を伝送されてきた光信号と、局部発振器として用いる受信光源９から出力された連続光とを入力とし、ホモダイン検波を実施することで、光搬送波成分を除いた信号成分を抽出する。ここで、ホモダイン検波を実施するために受信光源９から発せられる局部発振光の周波数は、一般には、光送信器１０１の送信光源８が生成する連続光の周波数と一致させる必要がある。コヒーレント受信器５が抽出した信号成分である電気信号は受信演算器６へ出力される。受信演算器６は、コヒーレント受信器５から受け取った電気信号に対して、アナログ－デジタル変換を行い、さらに、伝送による信号劣化の補償、誤り訂正処理などを実施し、クライアント信号に変換し、クライアント装置７へ出力する。
　次に、光送信器１０１を構成する送信演算器２および光受信器１０２を構成する受信演算器６の詳細について説明する。
（送信演算器２の説明）
　図２は、実施の形態１にかかる送信演算器２の構成例を示す図である。なお、送信演算器２の前段のクライアント装置１および後段の光変調器３も併せて記載している。送信演算器２は、フレーム処理部２１、多次元符号化部２２およびＤＡ変換部（ＤＡＣ：Digital　to　Analog　Converter）２３を備える。
　フレーム処理部２１は、クライアント装置１から出力されたクライアント信号を受け取り、伝送するにあたって必要なビットを付加してフレームを生成する。フレーム処理部２１が生成するフレームには、クライアント信号の情報ビットのほかに、例えば前方誤り訂正（ＦＥＣ:Forward　Error　Correction）に用いられる冗長ビット、光ネットワーク制御用ビットなどが含まれる。フレームの構成は、例えば、文献“Recommendation　ITU-T　G.709/Y.1331,　ITU-T,　2016.”に記載されている。
　多次元符号化部２２は、入力信号を複素平面上のシンボル点に、連続する２タイムスロットにわたって８次元にマッピングする。マッピングを行う２つのタイムスロットをＴＳ１，ＴＳ２とする。複素平面上にマッピングされたデジタル信号は、ＤＡ変換部２３に入力され、アナログ信号に変換された後、光変調器３に入力される。送信演算器２の出力インタフェースは４チャネルあり、偏波毎の複素平面軸（ＸＩ，ＸＱ，ＹＩ，ＹＱ）それぞれの電圧レベルに対応する。
　図３は、実施の形態１にかかる送信演算器２を構成する多次元符号化部２２の構成例を示す図である。なお、多次元符号化部２２の前段のフレーム処理部２１および後段のＤＡ変換部２３も併せて記載している。多次元符号化部２２は、ビット変換部２２１およびシンボルマッピング部２２２を備え、４ビットを１セットとし、１セットごとに処理して多次元符号化を行う。
　ビット変換部２２１は、フレーム処理部２１から入力されるビット列を４ビットごとに区切り、パリティビットを挿入して８ビットの出力ビットを生成する。以下、ビット変換部２２１が処理するフレーム処理部２１からの入力ビット４ビットを、上位ビットから順にｂ[０]，ｂ[１]，ｂ[２]，ｂ[３]とする。
　ビット変換部２２１は、入力された４ビットに対して合計４ビットのパリティビットを挿入することにより、図４～図６に示す３通りのシンボルセットのいずれか一つに対応した８ビットに変換して出力する。図４～図６に示す３通りのシンボルセットをそれぞれシンボルセットＡ，Ｂ，Ｃとする。ビット変換部２２１がどのシンボルセットに対応した８ビットに変換するかについては別途説明する。ビット変換部２２１は、入力された４ビットから８ビットへの変換をハードウェアで行ってもよいし、変換テーブルを用いたソフトウェア処理で行ってもよい。
　ビット変換部２２１の詳細動作について説明する。以下、ビット変換部２２１が出力する８ビットを、上位ビットから順にＢ[０]，Ｂ[１]，Ｂ[２]，Ｂ[３]，Ｂ[４]，Ｂ[５]，Ｂ[６]，Ｂ[７]とする。図４は、ビット変換部２２１が使用する第１の変換表を示す図である。図４は、シンボルセットＡ（Ｓｅｔ　Ａ）に対応する変換表を示している。図５は、ビット変換部２２１が使用する第２の変換表を示す図である。図５は、シンボルセットＢ（Ｓｅｔ　Ｂ）に対応する変換表を示している。図６は、ビット変換部２２１が使用する第３の変換表を示す図である。図６は、シンボルセットＣ（Ｓｅｔ　Ｃ）に対応する変換表を示している。
　図４～図６に示した各変換表において、各ビット列の先頭行に“Ｄ”と記したビットはデータビット、“Ｐ”と記したビットは冗長性を持たせるために付与するパリティビットである。
　ビット変換部２２１は、図４に示したシンボルセットＡの変換表に従って処理を行う場合、入力されたビットｂ[０]，ｂ[１]，ｂ[２]，ｂ[３]をそれぞれビットＢ[０]，Ｂ[１]，Ｂ[２]，Ｂ[３]として出力し、４ビットのパリティビットをＢ[４]，Ｂ[５]，Ｂ[６]，Ｂ[７]として出力する。例えば、ビット変換部２２１は、入力ビットが“００００”の場合、これにパリティビット“０１１０”を付加して“０００００１１０”を出力する。また、ビット変換部２２１は、入力ビットが“００１１”の場合、これにパリティビット“１０１０”を付加して“００１１１０１０”を出力する。
　ビット変換部２２１は、図５に示したシンボルセットＢの変換表に従って処理を行う場合、入力されたビットｂ[０]，ｂ[１]，ｂ[２]，ｂ[３]をそれぞれビットＢ[０]，Ｂ[２]，Ｂ[５]，Ｂ[７]として出力し、４ビットのパリティビットをＢ[１]，Ｂ[３]，Ｂ[４]，Ｂ[６]として出力する。例えば、ビット変換部２２１は、入力ビットが“００００”の場合、シンボルセットＢのパリティビットの位置にパリティビット“０１０１”を順番に挿入して“０００１００１０”を出力する。また、ビット変換部２２１は、入力ビットが“００１１”の場合、シンボルセットＢのパリティビットの位置にパリティビット“０１１０”を順番に挿入して“０００１１１０１”を出力する。図５に示したように、ビット変換部２２１は、シンボルセットＢの変換表に従って処理を行う場合、“Ｂ[０]，Ｂ[１]”として“００”または“１１”を出力し、“Ｂ[６]，Ｂ[７]”として“１０”または“０１”を出力することになる。
　ビット変換部２２１は、図６に示したシンボルセットＣの変換表に従って処理を行う場合、上述したシンボルセットＢの変換表に従った変換処理と同様に、入力されたビットｂ[０]，ｂ[１]，ｂ[２]，ｂ[３]をそれぞれビットＢ[０]，Ｂ[２]，Ｂ[５]，Ｂ[７]として出力し、４ビットのパリティビットをＢ[１]，Ｂ[３]，Ｂ[４]，Ｂ[６]として出力する。例えば、ビット変換部２２１は、入力ビットが“００００”の場合、シンボルセットＣのパリティビットの位置にパリティビット“１０１０”を順番に挿入して“０１００１０００”を出力する。また、ビット変換部２２１は、入力ビットが“００１１”の場合、シンボルセットＣのパリティビットの位置にパリティビット“１００１”を順番に挿入して“０１０００１１１”を出力する。図６に示したように、ビット変換部２２１は、シンボルセットＣの変換表に従って処理を行う場合、“Ｂ[０]，Ｂ[１]”として“０１”または“１０”を出力し、“Ｂ[６]，Ｂ[７]”として“００”または“１１”を出力することになる。
　図７は、ビット変換部２２１が各タイムスロットに適用するシンボルセットを示す図である。図７に示したように、ビット変換部２２１は、Ｓｅｔ　Ａ→Ｓｅｔ　Ｂ→Ｓｅｔ　Ａ→Ｓｅｔ　Ｃ→Ｓｅｔ　Ａ→…の順番で変換表を切り替え、入力される１セット分の４ビットを８ビットに変換する。すなわち、ビット変換部２２１は、Ｓｅｔ　Ａに対応する８ビットに変換する処理を２回毎に実行し、Ｓｅｔ　Ｂに対応する８ビットに変換する処理およびＳｅｔ　Ｃに対応する８ビットに変換する処理をそれぞれ４回毎に実行する。なお、Ｓｅｔ　Ｂに対応する変換処理とＳｅｔ　Ｃに対応する変換処理とは順番を入れ替えても構わない。また、例えば、Ｓｅｔ　Ａ→Ｓｅｔ　Ａ→Ｓｅｔ　Ｂ→Ｓｅｔ　Ａ→Ｓｅｔ　Ａ→Ｓｅｔ　Ｃ→Ｓｅｔ　Ａ→…といった順番で各変換処理を実行してもよい。すなわち、Ｓｅｔ　Ａに対応する変換処理を２回連続で行った後にＳｅｔ　Ｂに対応する変換処理またはＳｅｔ　Ｃに対応する変換処理を行う動作を繰り返してもよい。換言すれば、ビット変換部２２１は、第１の割合でＳｅｔ　Ａに対応する変換処理を実行し、第１の割合よりも低い第２の割合でＳｅｔ　Ｂに対応する変換処理およびＳｅｔ　Ｃに対応する変換処理を実行してもよい。
　シンボルマッピング部２２２は、ビット変換部２２１から出力された８ビットを上位４ビットと下位４ビットとに分けて、連続する２つのタイムスロットであるＴＳ１およびＴＳ２に割り当てる。シンボルマッピング部２２２は、上位４ビットをＴＳ１に割り当て、下位４ビットをＴＳ２に割り当てる。また、シンボルマッピング部２２２は、ＴＳ１およびＴＳ２において、４ビットを上位２ビットと下位２ビットに分けて、それぞれをＸ偏波のＩ軸およびＱ軸の値，Ｙ偏波のＩ軸およびＱ軸の値としてマッピングする。シンボルマッピング部２２２は、多次元符号化部２２の出力として、ＸＩ，ＸＱ，ＹＩ，ＹＱの４チャネル分のデジタル信号を出力する。なお、ＸＩ１はＴＳ１のＸ偏波のＩ軸の値、ＸＱ１はＴＳ１のＸ偏波のＱ軸の値、ＹＩ１はＴＳ１のＹ偏波のＩ軸の値、ＹＱ１はＴＳ１のＹ偏波のＱ軸の値をそれぞれ表す。ＸＩ２はＴＳ２のＸ偏波のＩ軸の値、ＸＱ２はＴＳ２のＸ偏波のＱ軸の値、ＹＩ２はＴＳ２のＹ偏波のＩ軸の値、ＹＱ２はＴＳ２のＹ偏波のＱ軸の値をそれぞれ表す。
　図８は、連続する２つのタイムスロットであるＴＳ１およびＴＳ２のシンボル点配置を示す図である。図８に示したシンボル点配置は、ＤＰ－ＱＰＳＫのシンボル点配置となっている。
　図８に示したように、シンボルマッピング部２２２は、入力される８ビットＢ[０]，Ｂ[１]，Ｂ[２]，Ｂ[３]，Ｂ[４]，Ｂ[５]，Ｂ[６]，Ｂ[７]のうち、Ｂ[０]，Ｂ[１]，Ｂ[２]，Ｂ[３]をそれぞれ、ＸＩ１，ＸＱ１，ＹＩ１，ＹＱ１とする。同様に、シンボルマッピング部２２２は、Ｂ[４]，Ｂ[５]，Ｂ[６]，Ｂ[７]をそれぞれ、ＸＩ２，ＸＱ２，ＹＩ２，ＹＱ２とする。すなわち、シンボルマッピング部２２２は、ＴＳ１において、上位２ビット（Ｂ[０]，Ｂ[１]）がＸ偏波、下位２ビット（Ｂ[２]，Ｂ[３]）がＹ偏波となるように各ビットを割り当てる。また、シンボルマッピング部２２２は、ＴＳ２において、上位２ビット（Ｂ[４]，Ｂ[５]）がＸ偏波、下位２ビット（Ｂ[６]，Ｂ[７]）がＹ偏波となるように各ビットを割り当てる。このとき、シンボルマッピング部２２２は、各複素平面上で最上位ビット（ＭＳＢ：Most　Significant　Bit）がＩ軸に対応し、最下位ビット（ＬＳＢ：Least　Significant　Bit）がＱ軸に対応するよう、各ビットを割り当てる。また、シンボルマッピング部２２２は、隣接するシンボル点の間では対応する入力ビットが１ビットのみ反転するようにビットをシンボル点に割り当てる。なお、図８ではシンボル点の複素座標値を相対値ａ（＞０）で表しているが、任意に決定した値で表してもよい。
　上述したように、ビット変換部２２１は、シンボルセットＢの変換表に従って処理を行う場合、“Ｂ[０]，Ｂ[１]”として“００”または“１１”を出力し、“Ｂ[６]，Ｂ[７]”として“１０”または“０１”を出力する。そのため、シンボルマッピング部２２２は、シンボルセットＢが適用されたＴＳ１のＸ偏波に対して“００”または“１１”を割り当て、シンボルセットＢが適用されたＴＳ２のＹ偏波に対して“１０”または“０１”を割り当てることになる。また、ビット変換部２２１は、シンボルセットＣの変換表に従って処理を行う場合、“Ｂ[０]，Ｂ[１]”として“０１”または“１０”を出力し、“Ｂ[６]，Ｂ[７]”として“００”または“１１”を出力する。そのため、シンボルマッピング部２２２は、シンボルセットＣが適用されたＴＳ１のＸ偏波に対して“０１”または“１０”を割り当て、シンボルセットＣが適用されたＴＳ２のＹ偏波に対して“００”または“１１”を割り当てることになる。
　したがって、シンボルセットＢが適用されたＴＳ１のＸ偏波においては複素平面の第１象限および第３象限にシンボルが割り当てられ、第２象限および第４象限にシンボルが割り当てられることはない。また、シンボルセットＢが適用されたＴＳ２のＹ偏波においては、複素平面の第２の象限および第４象限にシンボルが割り当てられ、第１象限および第３象限にシンボルが割り当てられることはない。同様に、シンボルセットＣが適用されたＴＳ１のＸ偏波においては複素平面の第２の象限および第４象限にシンボルが割り当てられ、第１象限および第３象限にシンボルが割り当てられることはない。また、シンボルセットＣが適用されたＴＳ２のＹ偏波においては、複素平面の第１の象限および第３象限にシンボルが割り当てられ、第２象限および第４象限にシンボルが割り当てられることはない。このように、シンボルセットＢが適用されたＴＳ１のＸ偏波、シンボルセットＢが適用されたＴＳ２のＹ偏波、シンボルセットＣが適用されたＴＳ１のＸ偏波、およびシンボルセットＣが適用されたＴＳ２のＹ偏波においては、４つの信号点のうち、位相が１８０°異なる２つの信号点のいずれかにシンボルが割り当てられるため、４つの信号点のいずれかにシンボルが割り当てられる場合と比較して位相雑音耐力を向上させることができる。
（受信演算器６の説明）
　図９は、受信演算器６の構成例を示す図である。なお、受信演算器６の前段のコヒーレント受信器５および後段のクライアント装置７も併せて記載している。受信演算器６は、ＡＤ変換部（ＡＤＣ：Analog　to　Digital　Converter）６１、波形歪み補償部６２、周波数オフセット補償部６３、搬送波位相補償部６４およびフレーム処理部６５を備える。
　ＡＤ変換部６１は、コヒーレント受信器５から出力されたアナログ電気信号を受け取り、デジタル電気信号に変換して波形歪み補償部６２へ出力する。波形歪み補償部６２は、ＡＤ変換部６１から入力された信号に対して、非線形光学効果、波長分散など、伝送時に蓄積された波形歪みを補償する処理を実行する。また、波形歪み補償部６２は、光信号を互いに直交する２つの偏波に分離する。周波数オフセット補償部６３は、波形歪み補償部６２から出力された信号に対して、光搬送波と受信光源９から出力される局部発振光との間の周波数オフセットを補償する処理を実行する。搬送波位相補償部６４は、周波数オフセット補償部６３において周波数オフセットが補償された後の受信信号から位相雑音を取り除き、受信シンボルを抽出する。フレーム処理部６５は、搬送波位相補償部６４から出力された受信シンボルをクライアント装置７が処理可能なフレームに再構成し、クライアント装置７に出力する。また、光送信器１０１においてＦＥＣ用の冗長ビットを付加する処理が実施されている場合、フレーム処理部６５はＦＥＣ復号を行う。
　図１０は、実施の形態１にかかる受信演算器６を構成する搬送波位相補償部６４の構成例を示す図である。なお、搬送波位相補償部６４の前段の周波数オフセット補償部６３も併せて記載している。搬送波位相補償部６４は、セレクタ６４１、４乗演算部６４２、ローパスフィルタ６４３、２乗演算部６４４、ローパスフィルタ６４５、位相角度抽出部６４６、位相回転部６４７および位相スリップ補償部６４８を備える。搬送波位相補償部６４は、ブラインド推定により光搬送波の位相を推定して位相補償を実施する。周波数オフセット補償部６３から出力された受信信号は、セレクタ６４１および位相回転部６４７に入力される。
　セレクタ６４１は、周波数オフセット補償部６３からの入力信号を４乗演算部６４２または２乗演算部６４４へ出力する。具体的には、セレクタ６４１は、入力信号にシンボルセットＡが適用されている場合、すなわち図４に示した変換表に従って変換されたビットを入力信号が含んでいる場合、第１の出力先である４乗演算部６４２へ出力し、入力信号にシンボルセットＢまたはＣが適用されている場合には第２の出力先である２乗演算部６４４へ出力する。なお、搬送波位相補償部６４は、シンボルセットＡ、ＢおよびＣが適用される順番および各シンボルセットの構成の情報を保持しており、これらの情報に基づいて、各シンボルセットが適用されるタイミングを検出可能であるものとする。
　４乗演算部６４２は、セレクタ６４１からの入力信号を４乗して入力信号に含まれるデータ成分を除去し、データ成分除去後の信号を第１のローパスフィルタであるローパスフィルタ６４３へ出力する。２乗演算部６４４は、セレクタ６４１からの入力信号を２乗して入力信号に含まれるデータ成分を除去し、データ成分除去後の信号を第２のローパスフィルタであるローパスフィルタ６４５へ出力する。ローパスフィルタ６４３，６４５は、たとえば、移動平均フィルタまたはガウシアンフィルタといったディジタルフィルタであり、入力信号から高周波成分を除去して信号のＳＮＲ（Signal　to　Noise　Ratio）を向上させた後、位相角度抽出部６４６へ出力する。位相角度抽出部６４６は、入力信号から光搬送波の位相情報を抽出して位相回転部６４７へ出力する。位相角度抽出部６４６は、第１のローパスフィルタであるローパスフィルタ６４３から信号が入力された場合は第１の位相情報抽出部として動作し、第２のローパスフィルタであるローパスフィルタ６４５から信号が入力された場合は第２の位相情報抽出部として動作する。４乗演算部６４２、ローパスフィルタ６４３および位相角度抽出部６４６は第１の位相推定部を構成し、２乗演算部６４４、ローパスフィルタ６４５および位相角度抽出部６４６は第２の位相推定部を構成する。
　位相回転部６４７は、位相雑音除去部であり、周波数オフセット補償部６３から入力された受信信号の位相を、位相角度抽出部６４６から受け取った位相情報に基づいて回転させ、位相雑音を除去する。位相回転部６４７は、位相雑音を除去した後の信号を位相スリップ補償部６４８へ出力する。位相スリップ補償部６４８は、４乗演算部６４２または２乗演算部６４４における演算処理で位相スリップが発生していた場合に位相スリップを補償する処理を入力信号に対して実施する。位相スリップ補償部６４８は、例えば、入力信号に含まれている既知信号系列を用いて、位相スリップが発生したか否かを判定し、位相スリップの発生を検出した場合には入力信号の位相を回転させて位相スリップを補償する。
　以上のように、本実施の形態にかかる光通信システム１００において、光送信器１０１を構成する送信演算器２は、送信データを多次元符号化する際、シンボルセットＡ、シンボルセットＢまたはシンボルセットＣを使用して、４ビットのデータを８ビットに変換する。また、送信演算器２は、シンボルセットＢを使用した変換処理およびシンボルセットＣを使用した変換処理では、８ビットのうち、最上位から２ビットおよび最下位から２ビットのそれぞれが、複素平面上の位相が１８０°異なる２つの信号点のいずれかに割り当てられる値となるようにする。さらに、送信演算器２は、シンボルセットＡを使用した変換処理を２回ごとに実行し、シンボルセットＢを使用した変換処理およびシンボルセットＣを使用した変換処理については４回ごとに実行する。
　これにより、３／４のビットについては雑音および非線形光学効果への耐性が高いＱＰＳＫシンボルで伝送され、残りの１／４のビットについては位相スリップ耐性の高いＢＰＳＫシンボルで伝送されることになる。よって、受信側では、高頻度に位相スリップが生じる場合であっても、位相スリップ耐性の高いＢＰＳＫシンボルを使用して位相スリップを補償することができ、ＱＰＳＫのシンボル点配置を使う８次元の多次元変調における位相雑音耐力を向上できる。また、Ｘ偏波では、シンボルセットＢを使用する場合に生成されるＢＰＳＫシンボルが複素平面の第１象限および第３象限に存在し、シンボルセットＣを使用する場合に生成されるＢＰＳＫシンボルが複素平面の第２象限および第４象限に存在する。また、Ｙ偏波では、シンボルセットＢを使用する場合に生成されるＢＰＳＫシンボルが複素平面の第２象限および第４象限に存在し、シンボルセットＣを使用する場合に生成されるＢＰＳＫシンボルが複素平面の第１象限および第３象限に存在する。そのため、シンボル点の偏りを防ぐことができ、光変調器で生じるパターン効果など、信号品質の劣化要因を抑制することができる。
　図１１は、実施の形態１にかかる光送信器１０１を適用した場合の信号品質を示す図である。図１１では、縦軸がＱ値を表し、横軸がＯＳＮＲ（Optical　Signal　to　Noise　Ratio：光信号対雑音比）を表している。Ｑ値は信号品質を表す指標であり、雑音振幅の分布がＧ分布（Gaussian　distribution）を取る場合、ビット誤り率（ＢＥＲ：Bit　Error　Ratio）に対して一意に定まる値である。図１１では、比較のため、実施の形態１にかかる光送信器１０１を適用しない場合のシミュレーション結果も併せて示している。実施の形態１にかかる光送信器１０１を適用しない場合とは、上述したシンボルセットＡ～Ｃを用いたビット変換を行わない場合に相当する。黒塗りの丸と実線で表したものが実施の形態１にかかる光送信器１０１を適用した場合のシミュレーション結果、黒塗の三角形と破線で表したものが実施の形態１にかかる光送信器１０１を適用しない場合のシミュレーション結果である。
　図１１に示したように、実施の形態１にかかる光送信器１０１を適用することにより信号品質を向上させることができる。
実施の形態２．
　以上の実施の形態１では、光受信器１０２の搬送波位相補償部６４がブラインド推定により搬送波の位相補償を実施するようにしたものであるが、次に既知の信号系列であるパイロットシンボルを用いて搬送波の位相補償を実施する形態を説明する。なお、実施の形態２にかかる光通信システムの構成は実施の形態１と同様である。また、実施の形態２にかかる光通信システムを構成する光送信器は実施の形態１と同様である。
　実施の形態２にかかる光受信器は、受信演算器に含まれる搬送波位相補償部の構成のみが実施の形態１にかかる光受信器と異なる。そのため、搬送波位相補償部についてのみ説明を行い、その他の構成要素については説明を省略する。
　図１２は、実施の形態２にかかる光受信器の受信演算器に含まれる搬送波位相補償部の構成例を示す図である。実施の形態２にかかる搬送波位相補償部６４ａは、実施の形態１にかかる搬送波位相補償部６４の４乗演算部６４２をパイロットシンボル生成部７０１、複素乗算器７０２およびパイロット抽出部７０３に置き換え、さらに、２乗演算部６４４をパイロットシンボル生成部７０４、複素乗算器７０５およびパイロット抽出部７０６に置き換えたものである。以下、実施の形態１にかかる搬送波位相補償部６４と異なる部分について説明する。
　セレクタ６４１からの出力信号はパイロット抽出部７０３またはパイロット抽出部７０６に入力される。ここで、セレクタ６４１は、入力信号にシンボルセットＡが適用されている場合、第１のパイロット抽出部であるパイロット抽出部７０３へ信号を出力し、入力信号にシンボルセットＢまたはＣが適用されている場合には第２のパイロット抽出部であるパイロット抽出部７０６へ信号を出力する。
　パイロット抽出部７０３は、セレクタ６４１から入力された信号に含まれているパイロットシンボルを抽出して第１の複素乗算器である複素乗算器７０２へ出力し、パイロット抽出部７０６は、セレクタ６４１から入力された信号に含まれているパイロットシンボルを抽出して第２の複素乗算器である複素乗算器７０５へ出力する。
　第１のパイロットシンボル生成部であるパイロットシンボル生成部７０１はパイロットシンボルを生成して複素乗算器７０２へ出力し、第２のパイロットシンボル生成部であるパイロットシンボル生成部７０４はパイロットシンボルを生成して複素乗算器７０５へ出力する。
　複素乗算器７０２は、パイロット抽出部７０３から入力されたパイロットシンボルに対して、パイロットシンボル生成部７０１から入力されたパイロットシンボルの複素共役を乗算し、得られた計算結果をローパスフィルタ６４３へ出力する。複素乗算器７０２が出力する計算結果は、パイロット抽出部７０３から入力された信号からデータ成分すなわちパイロットシンボルが除去された信号である。複素乗算器７０５は、パイロット抽出部７０６から入力されたパイロットシンボルに対して、パイロットシンボル生成部７０４から入力されたパイロットシンボルの複素共役を乗算し、得られた計算結果をローパスフィルタ６４５へ出力する。複素乗算器７０５が出力する計算結果は、パイロット抽出部７０６から入力された信号からデータ成分すなわちパイロットシンボルが除去された信号である。
　なお、搬送波位相補償部６４ａにおいては、パイロットシンボル生成部７０１、複素乗算器７０２、パイロット抽出部７０３、ローパスフィルタ６４３および位相角度抽出部６４６が第１の位相推定部を構成し、パイロットシンボル生成部７０４、複素乗算器７０５、パイロット抽出部７０６、ローパスフィルタ６４５および位相角度抽出部６４６が第２の位相推定部を構成する。
　このように、本実施の形態にかかる光受信器において、搬送波位相補償部６４ａは、既知信号系列を使用して光搬送波の位相を推定することとしたので、低ＳＮＲ領域においても高精度に位相を推定することができる。
　なお、実施の形態１で説明した光送信器１０１において送信演算器２を構成する多次元符号化部２２のビット変換部２２１およびシンボルマッピング部２２２は、図１３に示した処理回路９０により実現される。すなわち、光送信器１０１は、４ビットの入力データに対してパリティビットを付加して８ビットの送信データに変換し、送信データを信号点座標に変換するための処理回路９０を備える。処理回路９０は、専用のハードウェアであっても、メモリに格納されるプログラムを実行するＣＰＵ（Central　Processing　Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、ＤＳＰ（Digital　Signal　Processor）ともいう）であってもよい。
　処理回路９０が専用のハードウェアである場合、処理回路９０は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application　Specific　Integrated　Circuit）、ＦＰＧＡ（Field　Programmable　Gate　Array）、またはこれらを組み合わせたものが該当する。ビット変換部２２１およびシンボルマッピング部２２２のそれぞれを別の処理回路９０で実現してもよいし、ビット変換部２２１およびシンボルマッピング部２２２をまとめて１つの処理回路９０で実現してもよい。
　処理回路９０がメモリに格納されるプログラムを実行するＣＰＵである場合、多次元符号化部２２のビット変換部２２１およびシンボルマッピング部２２２は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。この場合、処理回路９０は、図１４に示したプロセッサ９１およびメモリ９２で構成される。ビット変換部２２１およびシンボルマッピング部２２２を実現するソフトウェアまたはファームウェアはプログラムとして記述され、メモリ９２に格納される。プロセッサ９１は、メモリ９２に格納されたプログラムを読み出して実行することにより、ビット変換部２２１およびシンボルマッピング部２２２の機能を実現する。すなわち、処理回路９０は、ビット変換部２２１およびシンボルマッピング部２２２がプロセッサ９１により実行されるときに、パリティビットを変調用データのビットに付加するステップ、および変調用データを信号点座標へ変換するステップが結果的に実行されることになるプログラムを格納するためのメモリ９２を備える。また、これらのプログラムは、ビット変換部２２１およびシンボルマッピング部２２２の手順または方法をコンピュータに実行させるものであるともいえる。ここで、メモリ９２は、例えば、ＲＡＭ（Random　Access　Memory）、ＲＯＭ（Read　Only　Memory）、フラッシュメモリー、ＥＰＲＯＭ（Erasable　Programmable　ＲＯＭ）、ＥＥＰＲＯＭ（Electrically　ＥＰＲＯＭ）等の、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等が該当する。
　なお、ビット変換部２２１およびシンボルマッピング部２２２の一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。例えば、ビット変換部２２１については専用のハードウェアとしての処理回路９０でその機能を実現し、シンボルマッピング部２２２についてはプロセッサ９１がメモリ９２に格納されたプログラムを読み出して実行することによってその機能を実現するようにすることが可能である。
　このように、処理回路９０は、専用のハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、ビット変換部２２１およびシンボルマッピング部２２２の各機能を実現することが可能である。
　なお、多次元符号化部２２のビット変換部２２１およびシンボルマッピング部２２２を実現するハードウェアについて説明したが、多次元符号化部２２とともに光送信器１０１の送信演算器２を構成するフレーム処理部２１も同様に、専用のハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって実現することが可能である。
　また、実施の形態１および２で説明した光受信器１０２の受信演算器６を構成する波形歪み補償部６２、周波数オフセット補償部６３、搬送波位相補償部６４およびフレーム処理部６５についても同様に、専用のハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって実現することが可能である。
　以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１，７　クライアント装置、２　送信演算器、３　光変調器、４　通信路、５　コヒーレント受信器、６　受信演算器、８　送信光源、９　受信光源、２１，６５　フレーム処理部、２２　多次元符号化部、２３　ＤＡ変換部（ＤＡＣ）、６１　ＡＤ変換部（ＡＤＣ）、６２　波形歪み補償部、６３　周波数オフセット補償部、６４，６４ａ　搬送波位相補償部、１００　光通信システム、１０１　光送信器、１０２　光受信器、２２１　ビット変換部、２２２　シンボルマッピング部、６４１　セレクタ、６４２　４乗演算部、６４３，６４５　ローパスフィルタ、６４４　２乗演算部、６４６　位相角度抽出部、６４７　位相回転部、６４８　位相スリップ補償部、７０１，７０４　パイロットシンボル生成部、７０２，７０５　複素乗算器、７０３，７０６　パイロット抽出部。

Claims (10)

  1. 　入力されるビットを４ビットごとに処理し、第１の変換表、第２の変換表および第３の変換表のいずれか１つに従って８ビットの出力ビットを生成するビット変換部と、
    　前記出力ビットを連続する２つのタイムスロットのＸ偏波およびＹ偏波に割り当てるシンボルマッピング部と、
    　を備え、
    　前記ビット変換部は、前記第１の変換表に従って出力ビットを生成する処理を第１の割合で実行し、前記第２の変換表に従って出力ビットを生成する処理および前記第３の変換表に従って出力ビットを生成する処理のそれぞれを前記第１の割合よりも低い第２の割合で実行し、前記第２の変換表に従って出力ビットを生成する処理および前記第３の変換表に従って出力ビットを生成する処理では、前記出力ビットの最上位から２ビットおよび最下位から２ビットのそれぞれが、複素平面上の位相が１８０°異なる２つの信号点のいずれかに割り当てられる値となるようにする、
    　ことを特徴とする光送信器。
  2. 　前記ビット変換部は、前記第１の割合を２回に１回の割合とし、前記第２の割合を４回に１回の割合とする、
    　ことを特徴とする請求項１に記載の光送信器。
  3. 　前記ビット変換部は、
    　前記第２の変換表に従って出力ビットを生成する処理および前記第３の変換表に従って出力ビットを生成する処理では、前記出力ビットの最上位から２ビットと最下位から２ビットとが、複素平面の異なる象限に割り当てられる値となるようにする、
    　ことを特徴とする請求項１または２に記載の光送信器。
  4. 　前記ビット変換部は、
    　前記第２の変換表に従って出力ビットを生成する処理では、前記出力ビットの最上位から２ビットが前記複素平面の第１象限および第３象限に割り当てられる値となり、かつ前記出力ビットの最下位から２ビットが前記複素平面の第２象限および第４象限に割り当てられる値となり、前記第３の変換表に従って出力ビットを生成する処理では、前記出力ビットの最上位から２ビットが前記複素平面の第２象限および第４象限に割り当てられる値となり、かつ前記出力ビットの最下位から２ビットが前記複素平面の第１象限および第３象限に割り当てられる値となるようにする、
    　ことを特徴とする請求項１、２または３に記載の光送信器。
  5. 　請求項１から４のいずれか一つに記載の光送信器から光信号を受信する光受信器であって、
    　前記第１の変換表に従って生成された８ビットを受信した場合は第１の出力先に信号を出力し、前記第２の変換表または前記第３の変換表に従って生成された８ビットを受信した場合は第２の出力先に信号を出力するセレクタと、
    　前記第１の出力先に出力された信号に基づいて、光搬送波の位相を推定する第１の位相推定部と、
    　前記第２の出力先に出力された信号に基づいて、光搬送波の位相を推定する第２の位相推定部と、
    　前記第１の位相推定部による推定結果および前記第２の位相推定部による推定結果に基づいて受信信号から位相雑音を除去する位相雑音除去部と、
    　を備えることを特徴とする光受信器。
  6. 　前記第１の位相推定部および前記第２の位相推定部は、ブラインド推定により前記位相を推定する、
    　ことを特徴とする請求項５に記載の光受信器。
  7. 　前記第１の位相推定部は、
    　前記第１の出力先に出力された信号を４乗してデータ成分を除去する４乗演算部と、
    　前記４乗演算部でデータ成分が除去された信号から高周波成分を除去する第１のローパスフィルタと、
    　前記第１のローパスフィルタで高周波成分が除去された信号から前記光搬送波の位相の情報を抽出する第１の位相情報抽出部と、
    　を備え、
    　前記第２の位相推定部は、
    　前記第２の出力先に出力された信号を２乗してデータ成分を除去する２乗演算部と、
    　前記２乗演算部でデータ成分が除去された信号から高周波成分を除去する第２のローパスフィルタと、
    　前記第２のローパスフィルタで高周波成分が除去された信号から前記光搬送波の位相の情報を抽出する第２の位相情報抽出部と、
    　を備えることを特徴とする請求項６に記載の光受信器。
  8. 　前記第１の位相推定部および前記第２の位相推定部は、受信信号に含まれるパイロットシンボルに基づいて前記位相を推定する、
    　ことを特徴とする請求項５に記載の光受信器。
  9. 　前記第１の位相推定部は、
    　パイロットシンボルを生成する第１のパイロットシンボル生成部と、
    　前記第１の出力先に出力された信号からパイロットシンボルを抽出する第１のパイロット抽出部と、
    　前記第１のパイロットシンボル生成部が生成したパイロットシンボルの複素共役を前記第１のパイロット抽出部が抽出したパイロットシンボルに乗算する第１の複素乗算器と、
    　前記第１の複素乗算器の出力信号から高周波成分を除去する第１のローパスフィルタと、
    　前記第１のローパスフィルタで高周波成分が除去された信号から前記光搬送波の位相の情報を抽出する第１の位相情報抽出部と、
    　を備え、
    　前記第２の位相推定部は、
    　パイロットシンボルを生成する第２のパイロットシンボル生成部と、
    　前記第２の出力先に出力された信号からパイロットシンボルを抽出する第２のパイロット抽出部と、
    　前記第２のパイロットシンボル生成部が生成したパイロットシンボルの複素共役を前記第２のパイロット抽出部が抽出したパイロットシンボルに乗算する第２の複素乗算器と、
    　前記第２の複素乗算器の出力信号から高周波成分を除去する第２のローパスフィルタと、
    　前記第２のローパスフィルタで高周波成分が除去された信号から前記光搬送波の位相の情報を抽出する第２の位相情報抽出部と、
    　を備えることを特徴とする請求項８に記載の光受信器。
  10. 　請求項１から４のいずれか一つに記載の光送信器と、
    　請求項５から９のいずれか一つに記載の光受信器と、
    　を備えることを特徴とする光通信システム。
PCT/JP2017/015773 2017-04-19 2017-04-19 光送信器、光受信器および光通信システム WO2018193562A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2017/015773 WO2018193562A1 (ja) 2017-04-19 2017-04-19 光送信器、光受信器および光通信システム
EP17906268.2A EP3605882B1 (en) 2017-04-19 2017-04-19 Optical transmitter, optical receiver, and optical communication system
US16/485,663 US10778338B2 (en) 2017-04-19 2017-04-19 Optical transmitter, optical receiver, and optical communication system
CN201780089577.6A CN110574308B (zh) 2017-04-19 2017-04-19 光发送器、光接收器和光通信系统
JP2019513149A JP6714153B2 (ja) 2017-04-19 2017-04-19 光送信器、光受信器および光通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/015773 WO2018193562A1 (ja) 2017-04-19 2017-04-19 光送信器、光受信器および光通信システム

Publications (1)

Publication Number Publication Date
WO2018193562A1 true WO2018193562A1 (ja) 2018-10-25

Family

ID=63855704

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/015773 WO2018193562A1 (ja) 2017-04-19 2017-04-19 光送信器、光受信器および光通信システム

Country Status (5)

Country Link
US (1) US10778338B2 (ja)
EP (1) EP3605882B1 (ja)
JP (1) JP6714153B2 (ja)
CN (1) CN110574308B (ja)
WO (1) WO2018193562A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019079341A1 (en) * 2017-10-16 2019-04-25 Huawei Technologies Co., Ltd. METHOD AND APPARATUS FOR DETERMINING DIRECT VISIBILITY (LOS)
JP7128420B2 (ja) * 2019-02-28 2022-08-31 日本電信電話株式会社 信号処理方法、信号処理装置及び通信システム
CN113055077B (zh) * 2021-03-12 2022-04-05 中国人民解放军63920部队 近地航天测控网上行载波加调自适应调整方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120224852A1 (en) * 2011-03-05 2012-09-06 Xiang Liu System, Method, and Apparatus for High-Sensitivity Optical Detection
US9143238B2 (en) 2012-11-12 2015-09-22 Ciena Corporation Optical modulation schemes having reduced nonlinear optical transmission impairments
WO2016121341A1 (ja) * 2015-01-28 2016-08-04 日本電気株式会社 光送信器、光通信システム、および光通信方法
US20160323040A1 (en) * 2015-04-28 2016-11-03 LGS Innovations LLC Methods and systems for optical detection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257349B (zh) * 2007-02-26 2011-05-11 富士通株式会社 数字相位估计器、数字锁相环以及光相干接收机
US8666259B2 (en) * 2010-10-07 2014-03-04 Electronics And Telecommunications Research Institute Data transmitting and receiving apparatus and method for visible light communication
WO2014034676A1 (ja) * 2012-08-31 2014-03-06 三菱電機株式会社 受信機、送信機、および通信方法
WO2014058898A1 (en) * 2012-10-08 2014-04-17 Huawei Technologies Co., Ltd. Resource-efficient digital chromatic dispersion compensation in fiber optical communication using spectral-shaping subcarrier modulation
EP2942917B1 (en) * 2013-02-13 2018-05-23 Nippon Telegraph and Telephone Corporation Optical transmission system, phase compensation method, and optical reception device
US20150117866A1 (en) * 2013-10-31 2015-04-30 Zte Corporation Quadrature amplitude modulation symbol mapping
US9780883B2 (en) * 2014-10-31 2017-10-03 Tyco Electronics Subsea Communications Llc System and method for multi-dimensional modulation using multiple constellations
US9661407B2 (en) * 2014-12-30 2017-05-23 Infinera Corporation Reduction of wavelength selective switch (WSS) filter-based impairment using multi-channel forward error correction averaging via interleaving
US9749056B2 (en) * 2015-01-14 2017-08-29 Huawei Technologies Co., Ltd Method and system for discrete multi-tone transmission with multiple modulations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120224852A1 (en) * 2011-03-05 2012-09-06 Xiang Liu System, Method, and Apparatus for High-Sensitivity Optical Detection
US9143238B2 (en) 2012-11-12 2015-09-22 Ciena Corporation Optical modulation schemes having reduced nonlinear optical transmission impairments
WO2016121341A1 (ja) * 2015-01-28 2016-08-04 日本電気株式会社 光送信器、光通信システム、および光通信方法
US20160323040A1 (en) * 2015-04-28 2016-11-03 LGS Innovations LLC Methods and systems for optical detection

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
D. S. MILLAR ET AL.: "High- dimensional modulation for coherent optical communications systems", OPTICS EXPRESS, vol. 22, no. 7, 2014, XP055603124, doi:10.1364/OE.22.008798
K. KOJIMA ET AL.: "Constant Modulus 4D Optimized Constellation Alternative for DP-8QAM", PROC. ECOC, 2014
KAZURO KIKUCHI: "Digital coherent optical communication systems: fundamentals and future prospects", IEICE ELECTRONICS EXPRESS, October 2011 (2011-10-01)

Also Published As

Publication number Publication date
JP6714153B2 (ja) 2020-06-24
EP3605882B1 (en) 2021-05-26
JPWO2018193562A1 (ja) 2019-11-07
EP3605882A1 (en) 2020-02-05
CN110574308A (zh) 2019-12-13
CN110574308B (zh) 2022-06-03
US20200007241A1 (en) 2020-01-02
EP3605882A4 (en) 2020-04-08
US10778338B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
US8873968B2 (en) Optical field receiver, optical multilevel signal receiver, and optical transmission system
JP4955125B2 (ja) 増加された数の偏波状態を有する変調方式
JP5561500B2 (ja) デジタル受信機及びそれを用いた光通信システム
US8472807B2 (en) Optical field transmitter and optical transmission system
CN1682472A (zh) 用于传输光偏振复用信号的方法
WO2020075120A2 (en) Probabilistic constellation shaping of multi-dimensional symbols for improved tolerance to nonlinear impairments
JP6714153B2 (ja) 光送信器、光受信器および光通信システム
JP6288143B2 (ja) コヒーレント光受信装置
CN108352903B (zh) 一种信号发射方法、信号接收方法及相关设备与系统
WO2015154962A1 (en) Transmitter quadrature imbalance compensation at a coherent optical receiver
US10708035B2 (en) Signal processing device and signal processing method
JP6107807B2 (ja) 光送信器、光通信システム、および光通信方法
JP2018042073A (ja) 光送信機、光伝送システム及び光受信機
JP6415787B2 (ja) 光伝送方法及び光伝送システム
Karlsson et al. Multidimensional optimized optical modulation formats
JP2012227908A (ja) 位相推定方法および位相推定装置
JP6456564B2 (ja) 尤度生成装置、受信装置、尤度生成方法および光伝送システム
JP6558489B1 (ja) 光通信装置、サーバ装置、光伝送システム、及び光通信方法
US9621298B2 (en) Method of optical data transmission using polarization division multiplexing and QPSK
JP6450209B2 (ja) 光送信機、光受信機、光伝送装置、光伝送システム、光送信方法、光受信方法及び光伝送方法
JP2023177722A (ja) データ処理装置、伝送装置、通信システム、データ処理方法及びプログラム
Lu et al. Optical 64QAM transmitter using tandem IQ modulators with balanced complexity in electronics and optics

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17906268

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019513149

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017906268

Country of ref document: EP

Effective date: 20191028