WO2018169339A1 - 채널 코딩을 수행하는 방법 및 이를 위한 장치 - Google Patents

채널 코딩을 수행하는 방법 및 이를 위한 장치 Download PDF

Info

Publication number
WO2018169339A1
WO2018169339A1 PCT/KR2018/003079 KR2018003079W WO2018169339A1 WO 2018169339 A1 WO2018169339 A1 WO 2018169339A1 KR 2018003079 W KR2018003079 W KR 2018003079W WO 2018169339 A1 WO2018169339 A1 WO 2018169339A1
Authority
WO
WIPO (PCT)
Prior art keywords
ldpc
bit sequence
parity
rate matching
size
Prior art date
Application number
PCT/KR2018/003079
Other languages
English (en)
French (fr)
Inventor
신종웅
김봉회
김진우
변일무
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of WO2018169339A1 publication Critical patent/WO2018169339A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability

Definitions

  • the present invention relates to wireless communications, and more particularly, to a method and apparatus for performing channel coding.
  • NR new radio access technology
  • NR New RAT
  • eMBB enhanced mobile broadband communication
  • mMTC massive MTC
  • URL-L Ultra-Reliable and Low Latency Communication
  • An object of the present invention is to provide a method in which a communication device performs channel coding.
  • Another object of the present invention is to provide a communication device for performing channel coding.
  • a method for performing channel coding by a communication device includes: performing zero padding on a code block (CB) to which a CRC is attached; Performing low-density parity-check (LDPC) encoding on the zero padding CB; And writing the LDPC encoded bit sequence to a circular buffer.
  • CB code block
  • LDPC low-density parity-check
  • the method may further comprise performing rate matching on the bit sequence written to the circular buffer to generate a rate matching output bit sequence.
  • the rate matching output bit sequence may be generated based on the determined redundancy version.
  • the method may further comprise performing bit-interleaving on the rate matching output bit sequence.
  • the method may further include generating a redundancy version from the bit sequence written in the circular buffer, wherein the redundancy version may be generated in LDPC lifting size units.
  • the LDPC encoding may be performed for each CB.
  • a communication device for performing channel coding is configured to perform zero padding on a code block (CB) to which a CRC is attached, and to a CB on which zero padding is performed.
  • a processor configured to perform low-density parity-check (LDPC) encoding and to write the LDPC encoded bit sequence to a circular buffer.
  • LDPC low-density parity-check
  • the processor may be configured to perform rate matching on a bit sequence written to the circular buffer to generate a rate matching output bit sequence.
  • the processor may be configured to generate a redundancy version from the bit sequence written to the circular buffer, and the redundancy version may be generated in units of LDPC lifting size.
  • the processor may be configured to generate the rate matching output bit sequence based on the determined redundancy version.
  • the processor may be configured to perform bit-interleaving on the rate matching output bit sequence.
  • the processor may perform the LDPC encoding for each CB.
  • channel coding performance of a communication device in an NR may be improved according to channel encoding using an FMS LDPC code.
  • FIG. 1 is a block diagram showing the configuration of a base station 105 and a terminal 110 in a wireless communication system 100.
  • FIG. 2 is a diagram illustrating a flowchart for a turbo coded channel in an LTE system.
  • FIG. 3 is a diagram illustrating a schematic structure of ME-LDPC codes.
  • FIG. 4 illustrates a flow diagram for an LDPC coded channel of a communication device in an NR.
  • FIG. 6 is an exemplary diagram for describing an embodiment of the case B.
  • FIG 8 illustrates an embodiment in which an RV is generated except for a zero-padded portion of an LDPC lifting unit.
  • 9 and 10 are diagrams illustrating a method of generating RV by separating information and parity, respectively.
  • 11 is a diagram illustrating a flowchart for an LDPC coded channel in NR.
  • FIG. 12 is a diagram illustrating a Rate Matching Process in a communication device.
  • FIG. 13 illustrates a circular buffer
  • FIG. 16 is a diagram illustrating an embodiment of a redundancy version (RV).
  • RV redundancy version
  • FIG 17 illustrates another embodiment of a redundancy version (RV).
  • RV redundancy version
  • FIG. 18 is a diagram illustrating an irregular RV.
  • FIG. 19 is a diagram illustrating a configuration of LDPC code bits
  • FIG. 20 is a diagram illustrating a case for systemic puncturing next to parity.
  • FIG. 21 illustrates Method 1 for determining the size of a buffer according to UE Capability (S)
  • FIG. 22 illustrates Method 2 for determining the size of a buffer according to UE Capability (S).
  • a terminal collectively refers to a mobile or fixed user terminal device such as a user equipment (UE), a mobile station (MS), an advanced mobile station (AMS), and the like.
  • the base station collectively refers to any node of the network side that communicates with the terminal such as a Node B, an eNode B, a base station, an access point (AP), and a gNode B.
  • a terminal or a user equipment may receive information from a base station through downlink, and the terminal may also transmit information through uplink.
  • the information transmitted or received by the terminal includes data and various control information, and various physical channels exist according to the type and purpose of the information transmitted or received by the terminal.
  • CDMA code division multiple access
  • FDMA frequency division multiple access
  • TDMA time division multiple access
  • OFDMA orthogonal frequency division multiple access
  • SC-FDMA single carrier frequency division multiple access
  • CDMA may be implemented with a radio technology such as Universal Terrestrial Radio Access (UTRA) or CDMA2000.
  • TDMA may be implemented with wireless technologies such as Global System for Mobile communications (GSM) / General Packet Radio Service (GPRS) / Enhanced Data Rates for GSM Evolution (EDGE).
  • GSM Global System for Mobile communications
  • GPRS General Packet Radio Service
  • EDGE Enhanced Data Rates for GSM Evolution
  • OFDMA may be implemented in a wireless technology such as IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802-20, Evolved UTRA (E-UTRA).
  • UTRA is part of the Universal Mobile Telecommunications System (UMTS).
  • 3rd Generation Partnership Project (3GPP) long term evolution (LTE) employs OFDMA in downlink and SC-FDMA in uplink as part of Evolved UMTS (E-UMTS) using E-UTRA.
  • LTE-A Advanced is an evolution of 3GPP LTE.
  • FIG. 1 is a block diagram showing the configuration of a base station 105 and a terminal 110 in a wireless communication system 100.
  • the wireless communication system 100 may include one or more base stations and / or one or more terminals. .
  • the base station 105 includes a transmit (Tx) data processor 115, a symbol modulator 120, a transmitter 125, a transmit / receive antenna 130, a processor 180, a memory 185, and a receiver ( 190, a symbol demodulator 195, and a receive data processor 197.
  • the terminal 110 transmits (Tx) the data processor 165, the symbol modulator 170, the transmitter 175, the transmit / receive antenna 135, the processor 155, the memory 160, the receiver 140, and the symbol. It may include a demodulator 155 and a receive data processor 150.
  • the base station 105 and the terminal 110 are provided with a plurality of transmit and receive antennas. Accordingly, the base station 105 and the terminal 110 according to the present invention support a multiple input multiple output (MIMO) system. In addition, the base station 105 according to the present invention may support both a single user-MIMO (SU-MIMO) and a multi-user-MIMO (MU-MIMO) scheme.
  • MIMO multiple input multiple output
  • SU-MIMO single user-MIMO
  • MU-MIMO multi-user-MIMO
  • the transmit data processor 115 receives the traffic data, formats the received traffic data, codes it, interleaves and modulates (or symbol maps) the coded traffic data, and modulates the symbols ("data"). Symbols ").
  • the symbol modulator 120 receives and processes these data symbols and pilot symbols to provide a stream of symbols.
  • the symbol modulator 120 multiplexes the data and pilot symbols and sends it to the transmitter 125.
  • each transmission symbol may be a data symbol, a pilot symbol, or a signal value of zero.
  • pilot symbols may be sent continuously.
  • the pilot symbols may be frequency division multiplexed (FDM), orthogonal frequency division multiplexed (OFDM), time division multiplexed (TDM), or code division multiplexed (CDM) symbols.
  • Transmitter 125 receives the stream of symbols and converts it into one or more analog signals, and further adjusts (eg, amplifies, filters, and frequency upconverts) the analog signals to provide a wireless channel. Generates a downlink signal suitable for transmission via the transmission antenna 130, the transmission antenna 130 transmits the generated downlink signal to the terminal.
  • the receiving antenna 135 receives the downlink signal from the base station and provides the received signal to the receiver 140.
  • Receiver 140 adjusts the received signal (eg, filtering, amplifying, and frequency downconverting), and digitizes the adjusted signal to obtain samples.
  • the symbol demodulator 145 demodulates the received pilot symbols and provides them to the processor 155 for channel estimation.
  • the symbol demodulator 145 also receives a frequency response estimate for the downlink from the processor 155 and performs data demodulation on the received data symbols to obtain a data symbol estimate (which is an estimate of the transmitted data symbols). Obtain and provide data symbol estimates to a receive (Rx) data processor 150. Receive data processor 150 demodulates (ie, symbol de-maps), deinterleaves, and decodes the data symbol estimates to recover the transmitted traffic data.
  • the processing by symbol demodulator 145 and receiving data processor 150 is complementary to the processing by symbol modulator 120 and transmitting data processor 115 at base station 105, respectively.
  • the terminal 110 is on the uplink, and the transmit data processor 165 processes the traffic data to provide data symbols.
  • the symbol modulator 170 may receive and multiplex data symbols, perform modulation, and provide a stream of symbols to the transmitter 175.
  • the transmitter 175 receives and processes a stream of symbols to generate an uplink signal.
  • the transmit antenna 135 transmits the generated uplink signal to the base station 105.
  • an uplink signal is received from the terminal 110 through the reception antenna 130, and the receiver 190 processes the received uplink signal to obtain samples.
  • the symbol demodulator 195 then processes these samples to provide received pilot symbols and data symbol estimates for the uplink.
  • the received data processor 197 processes the data symbol estimates to recover the traffic data transmitted from the terminal 110.
  • Processors 155 and 180 of the terminal 110 and the base station 105 respectively instruct (eg, control, coordinate, manage, etc.) operations at the terminal 110 and the base station 105, respectively.
  • Respective processors 155 and 180 may be connected to memory units 160 and 185 that store program codes and data.
  • the memory 160, 185 is coupled to the processor 180 to store the operating system, applications, and general files.
  • the processors 155 and 180 may also be referred to as controllers, microcontrollers, microprocessors, microcomputers, or the like.
  • the processors 155 and 180 may be implemented by hardware or firmware, software, or a combination thereof.
  • ASICs application specific integrated circuits
  • DSPs digital signal processors
  • DSPDs digital signal processing devices
  • PLDs programmable logic devices
  • FPGAs Field programmable gate arrays
  • the firmware or software may be configured to include a module, a procedure, or a function for performing the functions or operations of the present invention, and to perform the present invention.
  • the firmware or software configured to be may be provided in the processors 155 and 180 or stored in the memory 160 and 185 to be driven by the processors 155 and 180.
  • the layers of the air interface protocol between the terminal and the base station between the wireless communication system (network) are based on the lower three layers of the open system interconnection (OSI) model, which is well known in the communication system. ), And the third layer L3.
  • the physical layer belongs to the first layer and provides an information transmission service through a physical channel.
  • a Radio Resource Control (RRC) layer belongs to the third layer and provides control radio resources between the UE and the network.
  • the terminal and the base station may exchange RRC messages through the wireless communication network and the RRC layer.
  • the processor 155 of the terminal and the processor 180 of the base station process the signals and data, except for the function of receiving or transmitting the signal and the storage function of the terminal 110 and the base station 105, respectively.
  • the following description does not specifically refer to the processors 155 and 180.
  • the processors 155 and 180 it may be said that a series of operations such as a function of receiving or transmitting a signal and a data processing other than a storage function are performed.
  • FIG. 2 is a diagram illustrating a flowchart for a turbo coded channel in an LTE system.
  • Figure 2 illustrates a channel coding chain when using the existing LTE turbo code (Turbo code).
  • transport blocks (TBs) transmitted in a MAC layer are attached with a CRC (cyclic redundancy check) code for determining whether an error exists.
  • CRC cyclic redundancy check
  • the block is divided into CB (code block) units defined according to turbo code characteristics, and each block is subjected to turbo code encoding.
  • CRC is attached to each CB to determine whether there is an error.
  • turbo code encoding is performed with 1/3 rate mother code, so the turbo code output can be divided into systematic bits, parity 0 bits, and parity 1 bit, each independently of sub-block interleaving. (sub-block interleaving).
  • MCS transmission modulation and coding scheme
  • One codeword to be extracted and transmitted is generated.
  • TB data is attached with CRC after Code Block (CB) segmentation.
  • CB Code Block
  • the process of channel coding of FIG. 2 is turbo encoded in units of CB size, and is mapped to QAM symbols after CB concatenation after channel interleaver (eg, sub-block interleaver).
  • channel interleaver eg, sub-block interleaver
  • all the CB data is stored in a virtual circular buffer (VCB). It does not reencode when a HARQ request is received, and reads and retransmits the bits in the VCB with an offset according to the redundancy version (RV).
  • RV redundancy version
  • Limited Buffer Rate Matching may be used to reduce the complexity of the UE due to the HARQ buffer. This is a method of supporting HARQ using 50% of the buffer size.
  • the required data throughput is several tens of Gbps, the capacity of the VCB also increases.
  • the LDPC structure proposed in the present invention uses the proposed Multi-Edge LDPC (ME-LDPC).
  • FIG. 3 is a diagram illustrating a schematic structure of ME-LDPC codes.
  • K b represents an LDPC code information length
  • M b represents a parity of a mother code
  • M c represents a parity of a single parity check code. Parity encoding of M c is the calculation is possible only if Row is associated with the parity corresponding to the calculation, unlike the parity encoding of M b.
  • FIG. 4 illustrates a flow diagram for an LDPC coded channel of a communication device in an NR.
  • a communication device for example, a terminal in NR performs zero padding on LDPC to match Code Block Size (CBS) to LDPC information, and LDPC encodes the result.
  • the encoded LDPC coded bits are written to a circular buffer for HARQ / Rate matching.
  • the communication device may perform interleaving (eg, bit-interleaving) of a circular buffer output or rate matching output bit sequence.
  • the rate matching output bit sequence may be generated based on the determined redundancy version (RV).
  • LDPC encoded coded bits are written to a circular buffer for HARQ / rate matching.
  • A is 2 ⁇ 384 when storing systematic puncturing bits as additional memory. If you do not store systematic puncturing, A is '0'. For information less than 8448, using the 25K buffer as much as possible, the minimum code rate is lower than 1/3.
  • the minimum coding rate (Rmin) that a mother code can have is 1/5
  • the coding rate that can be supported in the circular buffer varies from 1/3 to 1/5 according to the information size (LTE-Turbo code is Fixed to 1/3). Therefore, it can be considered assuming two cases (Case A, Case B) largely when generating RV.
  • a valid codeword bit refers to a portion of the LDPC encoded bit L except for zero-padding Zp.
  • the magnitude of RV divides Lmax-Ps by the same magnitude RV.
  • Si the starting point of each RV, may be calculated as in Equation 1 below.
  • Ps is a Systematic Puncturing Bit and is defined as 2Z (Z is LDPC lifting size) in the present invention.
  • Lmax 8448x3 + 2x384.
  • the function f () can be either ceil or floor. In the present invention, a ceil function will be described as an example.
  • FIG. 6 is an exemplary diagram for describing an embodiment of the case B.
  • Case B of FIG. 6 shows an example in which coded bits (L, including systematic puncturing) encoded at 1/5 due to a small information size are smaller than Lmax.
  • L 4096 ⁇ 5 + 384.
  • the number of RVs may be four cases or more (eg, eight) as in the LTE-turbo code. In FIG. 6 zero-padding is not stored in the circular buffer.
  • RVs are generated, including zero-padding.
  • a mother code rate is 1/5 and a base matrix is 110 + 2 columns (addition 2 is a systematic puncturing part).
  • Kb, max is the maximum information size in the base matrix (may be 22 as an example in the present invention).
  • the RV may be determined in a base matrix or in a lifting unit.
  • the information part is always fixed at 22 x Z.
  • the amount of parity parts is different depending on the size of the information. How to determine this is as follows.
  • K is information size
  • Z is LDPC lifting value (size)
  • P b is systematic puncturing size in the base matrix.
  • f (.) represents a floor or ceil function.
  • Kmax Z ⁇ K b , max
  • the rule for determining Si may be, for example, as shown in Equation 3 below.
  • the value of Si may be expressed as in Equation 4 below.
  • lifting When generating an RV except for a zero-padded portion of an LDPC lifting (hereinafter, referred to as lifting) unit
  • FIG 8 illustrates an embodiment in which an RV is generated except for a zero-padded portion of an LDPC lifting unit.
  • the RV generation and Si are used as the lifting unit, and the circular buffer memory is used as much as possible.
  • the zero-padded portions the zero-padded portions of the lifting unit are removed and the remaining information parts are stored in a circular buffer.
  • the value of Si may be expressed as in Equation 5 below.
  • the 1-RV is allocated to the information and the remaining RV is allocated to the remaining parity.
  • the information portion allocates 1-RV, whether or not including zero-padding.
  • the size stored in the entire circular buffer can be in bits or in lifting units (see FIGS. 9 and 10).
  • 9 and 10 are diagrams illustrating a method of generating RV by separating information and parity, respectively.
  • S0 is defined as the first part of the information excluding the systematic information
  • S1 is the first part of the parity regardless of the size of the information and whether there is zero-padding (Zp)
  • Zp zero-padding
  • the remaining S2 / S3 is set to divide parity as evenly as possible. In this case, the whole parity may or may not be a lifting unit.
  • the first part of the parity may be defined as Si value (eg S2 or S3) other than S1.
  • RV3 is set to an arbitrary position.
  • the location of RV3 needs to be transmitted by signaling.
  • the LDPC code may maintain coding gain when sequential transmission is performed. It is advantageous in terms of performance to transmit as little repetition or jumping as possible in HARQ.
  • any sequential transmission can be made possible by specifying an arbitrary position.
  • the positions of S0, S1, and S2 can be defined and used as an example of a method of generating RV by separating information and parity.
  • the base matrix is assumed to be BG # 1 and BG # 2, and the coding rates are assumed to be 1/3 and 1/5.
  • RV is determined by including zero-padding. This is because the inclusion of zero-padding does not exceed Nmax.
  • the RV for BG # 1 and the RV for BG # 2 can be fixedly used.
  • BG # 1 has 68 columns based on the base matrix. Systematic puncturing Except for 2-column, set the RV in units of 16 columns.
  • Table 1 below shows a start time of RV based on a base matrix.
  • BG # 1 has 68 columns based on the base matrix. Including systematic puncturing 2-column, it can be divided evenly into 17 column intervals and can be expressed as in the following table 2.
  • BG # 2 has 52 columns in its base matrix. Except for the systematic puncturing 2-column, RV is determined in units of 12 columns, which can be expressed as Table 3 below.
  • RV number RV0 RV1 RV2 RV3 Start position (base matrix) 2 14 26 38
  • RV number RV0 RV1 RV2 RV3 Start position (base matrix) 2 15 28 41
  • Tables 1 to 4 above determine the position of the RV based on the base matrix. If the RV is determined in the circular buffer, it may be determined by a unit multiplied by a lifting-size (Z) in Tables 1 to 4. In addition, depending on the position of the systematic puncturing (2Z), the RV position in the circular buffer may have a -2Z offset. As an example, Table 4 may be changed as in Table 5 (Tables 1 to 3 are the same).
  • RV number RV0 RV1 RV2 RV3 Start position (circular buffer) 0 13 26 39
  • the nature of the quasi-cyclic (LDC) -LDPC can be used to locate Si in a lifting unit (single or multiple of lifting size) or in the base matrix.
  • the information part should include a lifting unit including zero padding, and the parity part should also be a lifting unit. do.
  • the signaling information indicating the RV or Si may be transmitted by the base station to a communication device (eg, a terminal) through a physical downlink control channel (PDCCH).
  • a communication device eg, a terminal
  • PDCH physical downlink control channel
  • a method of minimizing memory for IR-HARQ in the case of using the ME-LDPC is proposed by using the feature of Mc parity (parity of single parity check code) of the present invention.
  • Mc parity parity of single parity check code
  • RV redundancy version
  • 11 is a diagram illustrating a flowchart for an LDPC coded channel in NR.
  • the biggest difference compared to the flowchart in the existing LTE system in FIG. 11 is that the operation of the virtual buffer and the sub-block interleaver have been eliminated.
  • the sub-block interleaver does not need interleaving due to the randomness of the H matrix itself.
  • all codewords encoded at a 1/3 code rate must be stored in a virtual circular buffer (VCB).
  • VVB virtual circular buffer
  • the required buffer can be stored except the zeros inserted in the high-rate mother encoded codeword.
  • FIG. 12 is a diagram illustrating a Rate Matching Process in a communication device.
  • the portion stored in the buffer corresponds to CBS + M 1 .
  • M 2 parity can be calculated and transmitted on-the-fly. Unlike M 1 parity, M 2 parity may encode all parity bits using only K information and M 1 parity. In addition, since parallel encoding is possible in lifting-size units, fast encoding may be performed even if on-the-fly encoding is performed.
  • 12 shows a process of rate matching from a CRC attached Code Block (CB). As shown in FIG. 12, the portion stored in the buffer is CBS + M 1 .
  • CB code block
  • the communication device adjusts the amount of information bits for LDPC encoding through zero-insertion (shortening technique). That is, zero-padding is performed by (K-CBS).
  • the communication apparatus performs LDPC encoding with zero-inserted data, and generates M 1 parity and M 2 parity according to the size of the CBS and the required MCS (or code rate).
  • the communication device stores only CBS + M 1 in the buffer except for punctured information and zero inserted bits in the LDPC encoded codeword bits.
  • the purpose of storing here is to correspond to retransmission by IR-HARQ.
  • the communication device punctures a portion of parity from behind the encoded codeword for rate matching.
  • the puncturing amount can be adjusted to support 1-bit granularity.
  • the control varies depending on the redundancy version (RV). If the RV starts in the M 2 parity region, the M 2 parity portion is encoded on-the-fly, and when the M 2 parity can no longer be sent, it is read from the beginning of the buffer and transmitted as T2. If the RV is in the CBS + M 1 region, it reads from the corresponding buffer and transmits it. If more parity than CBS + M 1 is required, M 2 is calculated on-the-fly and transmitted.
  • RV redundancy version
  • the communication device repeats 1) to 5).
  • RV is a value indicating where the transmitted data is transmitted from the codeword.
  • it is proposed to specify the RV value in units of lifting-size (Q) by utilizing the characteristics of the QC-LDPC.
  • Code block segmentation causes the CBS to not be divided by lifting-size units. Therefore, the total RV amount of the RV varies depending on the size of the CBS.
  • the method of determining RV according to the sizes of CBS and M 1 may be expressed by the following Equation 6.
  • FIG. 13 is a diagram illustrating a circular buffer.
  • the RV value is determined by the following rule.
  • the RV of the CBS section consists of 0 to x-1.
  • the last x-1th may be smaller than Q.
  • x is calculated according to Equation 6 above.
  • the RV of M 1 parity is composed of x to y-1.
  • M1 is the size of Parity1 in the Mother base matrix.
  • the RV of M 2 parity is configured from x + y to the end of parity.
  • M2 is the size of Parity2 in the mother base matrix. As mentioned earlier, if the value of RV is in this region, it is not read from the buffer but calculated on-the-fly.
  • RVs should be able to express the maximum base matrix codeword size in order to express all the RVs, unlike 2-bits.
  • the base matrix is 51 ⁇ 76, and 7-bit is required to represent up to 75 because of 1Q information puncturing.
  • the interval of the RV can be defined in units of multiple lifting-sizes.
  • Equation 6 the values of x and y vary according to how large the lifting-size unit is, and can be expressed as Equation 7.
  • Equation 7 L is the number of lifting-sizes representing the spacing between RVs.
  • FIG. 15 the RV interval is M 1 .
  • the buffer size of the receiver may be limited according to the capability of the terminal. In this case, the Limited Buffer Rate Matching (LBRM) technique can be used. If the buffer size of the terminal is S, it can be used as follows.
  • LBRM Limited Buffer Rate Matching
  • the minimum buffer size must be able to accommodate CBS + M 1 . In other words, S ⁇ CBS + M 1 .
  • the RV may be set in the lifting unit.
  • FIG. 16 is a diagram illustrating an embodiment of a redundancy version (RV).
  • RV redundancy version
  • RV0 to RV3 are defined, it is the same as LTE. If the number of RVs is 4, that is, such as LTE, the method of defining RV is to uniformly divide the encoded codeword and the method to make the RV interval as uniform as possible. There is a way.
  • an embodiment of the RV order is as follows.
  • the RV order may be RV0, RV2, RV3, and RV1 as in LTE.
  • the RV order may be sequentially performed as in RV0, RV1, RV2, and RV3.
  • the parity characteristic of LDPC is used.
  • parity extension-LDPC parity corresponding to parity high rate is more important than parity corresponding to low rate. Therefore, it is advantageous for performance to transmit the high rate parity as possible first.
  • FIG 17 illustrates another embodiment of a redundancy version (RV).
  • RV redundancy version
  • the number of RVs can be increased to eight.
  • the reason for increasing the number of RVs to 8 is to control the RV more precisely. If the mother code rate is lower than 1/3 of the LTE (eg, 1/5, 1/6), the parity region is larger. To compensate for this, the number of RVs is increased.
  • the RV order is sequentially set to RV0, RV1, RV2, RV3, RV4, RV5, RV6, and RV7.
  • the communication device first transmits RV0, and transmits the order in which the distance from the previous RV is the farthest from the remaining RVs first.
  • RV0 farthest from RV0 is RV4, not RV7. The reason is that RV7 is adjacent to RV0 assuming that data is stored in a circular buffer.
  • RV1 right atrial pressure
  • RV0, RV4, RV6, RV2, RV7, RV3, RV1, and RV5 may be sequentially selected
  • RV0, RV4, RV6, RV2, RV7, RV3, RV5, and RV1 may be sequentially selected.
  • RV can be determined for other reasons based on the above logic.
  • Example 1 RV0, RV4, RV2, RV6, RV1, RV5, RV3, RV7 are sequentially selected, and as Example 2, RV0, RV4, RV6, RV2, RV5, RV1, RV3, RV7 are sequentially selected, and Example 3 RV0, RV4, RV2, RV6, RV3, RV7, RV1, and RV5 are sequentially selected as examples, and RV0, RV4, RV6, RV2, RV7, RV3, RV5, and RV1 can be selected sequentially as Example 4.
  • the above RV order may also be applied to Limited Buffer Rate matching.
  • FIG. 18 is a diagram illustrating an irregular RV.
  • the size of the RVs that is, the intervals of the RVs
  • the size of the RVs can be varied according to information and parity. For example, if the mother code is up to 1/3 and up to 1/5, the parity amount is different. In the case of up to 1/5 (1/6), instead of increasing the number of RVs, the RV interval of the parity having a large portion is increased.
  • FIG. 18 shows that the RV interval is gradually increasing from RV0 to RV7.
  • the interval between RVs can be narrowed from RV0 to RV7.
  • the RV order may be transmitted in a previously promised sequence.
  • four RVs can be transmitted in the same order as LTE.
  • RV may be defined by including zero-padded bits in the buffer for HARQ.
  • RV When defining RV with zero-padded bits, it is simple because the rules for determining RV are determined by the base matrix size regardless of CBS. However, there is a Virtual RV which is not actually used for the RV corresponding to the zero padded bit.
  • the number of RVs may be four, such as LTE, and eight for more precise control.
  • the size of the soft buffer is determined, including systematic puncturing. If the terminal cannot use the soft buffer memory sufficiently and uses the limited buffer, the size of the soft buffer is determined without including the systematic puncturing.
  • FIG. 19 is a diagram illustrating a configuration of LDPC code bits
  • FIG. 20 is a diagram illustrating a case for systemic puncturing next to parity.
  • K info denotes an information part, and is equal to K b ⁇ Z.
  • M1p is high rate (or kernel part) parity and is equal to M b ⁇ Z.
  • M2p is a parity extended part and is equal to M c ⁇ Z.
  • FIG. 21 illustrates Method 1 for determining the size of a buffer according to UE Capability (S)
  • FIG. 22 illustrates Method 2 for determining the size of a buffer according to UE Capability (S).
  • LDPC encoding / decoding uses only the information of the corresponding H-matrix and some parity, not the entire H-matrix. In encoding / decoding, systematic puncturing is always used.
  • Cystic puncturing may be used depending on the terminal complexity.
  • a terminal with full complexity sets the size of the soft buffer to store all coded bits, including cystic puncturing.
  • a terminal having partial complexity-1 first decides a portion to write to the buffer in the direction of the parity bit from the information part except for the systematic puncturing, that is, later considered.
  • a terminal having partial complexity-2 first decides a portion to be written in the buffer in the parity direction from the information part, including systematic puncturing. In this case, even in the case of LBRM, systemic puncturing is unconditionally included.
  • the size of the buffer is determined in the base matrix or in units of lifting size (or shift-size).
  • the buffer unit In order to take full advantage of the characteristics of the QC-LDPC, the buffer unit must be a lifting (shift-size) unit.
  • LBRM Buffers for example, Circular buffer
  • S f (kb / R), f (.) May be a ceil or floor function.
  • S ceil (22 / R)
  • the QC-LDPC is designed to perform parallel decoding on a lifting unit.
  • the lifting-size must be large for high parallelism, but at the same time it is accompanied by an increase in hardware.
  • a buffer may be defined in units of CBS size in consideration of decoder capability.
  • the terminal In order to implement the method of determining the size of the buffer for the LBRM, the terminal must signal the implementable Z and the required coding rate.
  • the LBRM As an example of using the LBRM, it can be defined in consideration of the implementation complexity of the terminal. That is, the UE may use LBRM in consideration of LLR storage or LDPC encoder / decoder complexity.
  • LDPC codes need large rows and columns of H-matrix to encode / decode low rates.
  • the throughput of encoding / decoding is inversely proportional to the size of the H-matrix to be processed and the edges involved.
  • the UE can increase encoding / decoding throughput using only a portion of the H-matrix. In this case, throughput can be increased by giving up the IR performance in HARQ and performing chase-combining. In this case, LBRM can be used.
  • a method for performing channel coding and an apparatus therefor may be industrially used in various wireless communication systems such as 3GPP LTE / LTE-A system and 5G communication system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

통신 장치가 채널 코딩을 수행하는 방법은 CRC가 부착된 코드 블록(Code Block, CB)에 대해 제로 패딩을 수행하는 단계; 상기 제로 패딩이 수행된 CB에 대해 LDPC(Low-density parity-check) 인코딩을 수행하는 단계; 및 상기 LDPC 인코딩된 비트 시퀀스를 순환 버퍼(Circular Buffer)에쓰는(writing) 단계를 포함할 수 있다.

Description

채널 코딩을 수행하는 방법 및 이를 위한 장치
본 발명은 무선통신에 관한 것으로, 보다 상세하게는 채널 코딩을 수행하는 방법 및 이를 위한 장치에 관한 것이다.
New Radio access technology (NR) 시스템이 도입되는 경우 더욱 많은 통신 기기들이 더욱 큰 통신 용량을 요구하게 됨에 따라 기존 RAT에 비해 향상된 mobile broadband 통신에 대한 필요성이 대두되고 있다.
또한 다수의 기기 및 사물들을 연결하여 언제 어디서나 다양한 서비스를 제공하는 massive MTC (Machine Type Communications) 역시 차세대 통신에서 고려될 주요 이슈 중 하나이다. 뿐만 아니라 reliability 및 latency 에 민감한 서비스/UE 를 고려한 통신 시스템 디자인이 논의되고 있다. 이와 같이, New RAT (NR)에서는 enhanced mobile broadband communication (eMBB), massive MTC (mMTC), URLLC (Ultra-Reliable and Low Latency Communication) 등을 고려한 서비스들을 제공하고자 한다.
본 발명에서 이루고자 하는 기술적 과제는 통신 장치가 채널 코딩을 수행하는 방법을 제공하는 데 있다.
본 발명에서 이루고자 하는 다른 기술적 과제는 채널 코딩을 수행하기 위한 통신 장치를 제공하는 데 있다.
본 발명에서 이루고자 하는 기술적 과제들은 상기 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기의 기술적 과제를 달성하기 위한, 통신 장치가 채널 코딩을 수행하는 방법은, CRC가 부착된 코드 블록(Code Block, CB)에 대해 제로 패딩을 수행하는 단계; 상기 제로 패딩이 수행된 CB에 대해 LDPC(Low-density parity-check) 인코딩을 수행하는 단계; 및 상기 LDPC 인코딩된 비트 시퀀스를 순환 버퍼(Circular Buffer)에쓰는(writing) 단계를 포함할 수 있다.
상기 방법은 상기 순환 버퍼에 쓰여진 비트 시퀀스에 대해 레이트 매칭을 수행하여 레이트 매칭 출력 비트 시퀀스를 생성하는 단계를 더 포함할 수 있다.
상기 레이트 매칭 출력 비트 시퀀스는 결정된 리던던시 버전에 기초하여 생성될 수 있다.
상기 방법은 상기 레이트 매칭 출력 비트 시퀀스에 대해 비트-인터리빙을 수행하는 단계를 더 포함할 수 있다.
상기 방법은 상기 순환 버퍼에 쓰여진 비트 시퀀스에서 리던던시 버전을 생성하는 단계를 더 포함하되, 상기 러던던시 버전은 LDPC 리프팅(Lifting) 크기 단위로 생성할 수 있다.
상기 LDPC 인코딩은 CB 별로 수행될 수 있다.
상기의 다른 기술적 과제를 달성하기 위한, 채널 코딩을 수행하기 위한 통신 장치는 CRC가 부착된 코드 블록(Code Block, CB)에 대해 제로 패딩을 수행하도록 구성되고, 상기 제로 패딩이 수행된 CB에 대해 LDPC(Low-density parity-check) 인코딩을 수행하도록 구성되며, 상기 LDPC 인코딩된 비트 시퀀스를 순환 버퍼(Circular Buffer)에 쓰도록 구성된 프로세서를 포함할 수 있다.
상기 프로세서는 상기 순환 버퍼에 쓰여진 비트 시퀀스에 대해 레이트 매칭을 수행하여 레이트 매칭 출력 비트 시퀀스를 생성하도록 구성될 수 있다.
상기 프로세서는 상기 순환 버퍼에 쓰여진 비트 시퀀스에서 리던던시 버전을 생성하도록 구성되며, 상기 러던던시 버전은 LDPC 리프팅(Lifting) 크기 단위로 생성될 수 있다,
상기 프로세서는 상기 레이트 매칭 출력 비트 시퀀스는 결정된 리던던시 버전에 기초하여 생성하도록 구성될 수 있다. 상기 프로세서는 상기 레이트 매칭 출력 비트 시퀀스에 대해 비트-인터리빙을 수행하도록 구성될 수 있다. 상기 프로세서는 상기 LDPC 인코딩을 CB 별로 수행할 수 있다.
본 발명의 일 실시예에 따FMS LDPC 코드를 이용한 채널 인코딩에 따라 NR에서의 통신 장치의 채널 코딩 성능 등을 향상시킬 수 있다.
본 발명에서 얻은 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는, 첨부 도면은 본 발명에 대한 실시예를 제공하고, 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 무선통신 시스템(100)에서의 기지국(105) 및 단말(110)의 구성을 도시한 블록도이다.
도 2는 LTE 시스템에서의 터보 코딩된 채널을 위한 흐름도를 예시한 도면이다.
도 3은 ME-LDPC 코드들의 개략적인 구조를 예시한 도면이다.
도 4는 NR에서의 통신 장치의 LDPC 코딩된 채널을 위한 흐름도를 예시하고 있다.
도 5는 상기 Case A의 실시 예를 설명하기 위한 예시적인 도면이다.
도 6은 상기 Case B의 실시 예를 설명하기 위한 예시적인 도면이다.
도 7은 K=6144, Z=320, nRV=, Pb=2, Rv=4인 경우의 실시 예를 나타낸 도면이다.
도 8은 LDPC 리프팅 단위의 제로-패딩된 부분을 제외하고 RV를 생성하는 경우의 실시 예를 나타내고 있다.
도 9 및 도 10은 각각 정보와 패리티를 분리해서 RV를 생성하는 방법을 예시한 도면이다.
도 11은 NR에서의 LDPC 코딩된 채널을 위한 흐름도를 예시한 도면이다.
도 12는 통신 장치에서의 레이트 매칭 프로세서(Rate Matching Process)를 예시한 도면이다.
도 13은 순환 버퍼(Circular Buffer)를예시한 도면이다.
도 14는 L=2인 경우, 즉, 2Q 단위로 RV값을 정의하는 예시를 보여주고 있다.
도 15는 수학식 7에서 L=6인 경우의 RV 간격을 예시한 도면이다.
도 16은 RV(Redundancy Version) 실시 예를 나타낸 도면이다.
도 17은 RV(Redundancy Version) 다른 실시 예를 나타낸 도면이다.
도 18은 불규칙적 RV(Irregular RV)를 예시한 도면이다.
도 19는 LDPC 코드 비트들의 구성을 예시한 도면이고, 도 20은 시스테메틱 펑처링을 패리티 다음으로 위한 경우를 예시한 도면이다.
도 21은 단말 능력(UE Capability)(S)에 따른 버퍼의 크기 정하는 방법 1을 예시하고, 도 22는 단말 능력(UE Capability)(S)에 따른 버퍼의 크기 정하는 방법 2를 예시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나, 당업자는 본 발명이 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다. 예를 들어, 이하의 상세한 설명은 이동통신 시스템이 3GPP LTE, LTE-A, NR 시스템인 경우를 가정하여 구체적으로 설명하나, 3GPP LTE, LTE-A의 특유한 사항을 제외하고는 다른 임의의 이동통신 시스템에도 적용 가능하다.
몇몇 경우, 본 발명의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다. 또한, 본 명세서 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.
아울러, 이하의 설명에 있어서 단말은 UE(User Equipment), MS(Mobile Station), AMS(Advanced Mobile Station) 등 이동 또는 고정형의 사용자단 기기를 통칭하는 것을 가정한다. 또한, 기지국은 Node B, eNode B, Base Station, AP(Access Point), gNode B 등 단말과 통신하는 네트워크 단의 임의의 노드를 통칭하는 것을 가정한다.
이동 통신 시스템에서 단말 혹은 사용자 기기(User Equipment)은 기지국으로부터 하향링크(Downlink)를 통해 정보를 수신할 수 있으며, 단말은 또한 상향링크(Uplink)를 통해 정보를 전송할 수 있다. 단말이 전송 또는 수신하는 정보로는 데이터 및 다양한 제어 정보가 있으며, 단말이 전송 또는 수신하는 정보의 종류 용도에 따라 다양한 물리 채널이 존재한다.
이하의 기술은 CDMA(code division multiple access), FDMA(frequency division multiple access), TDMA(time division multiple access), OFDMA(orthogonal frequency division multiple access), SC-FDMA(single carrier frequency division multiple access) 등과 같은 다양한 무선 접속 시스템에 사용될 수 있다. CDMA는 UTRA(Universal Terrestrial Radio Access)나 CDMA2000과 같은 무선 기술(radio technology)로 구현될 수 있다. TDMA는 GSM(Global System for Mobile communications)/GPRS(General Packet Radio Service)/EDGE(Enhanced 데이터 Rates for GSM Evolution)와 같은 무선 기술로 구현될 수 있다. OFDMA는 IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802-20, E-UTRA(Evolved UTRA) 등과 같은 무선 기술로 구현될 수 있다. UTRA는 UMTS(Universal Mobile Telecommunications System)의 일부이다. 3GPP(3rd Generation Partnership Project) LTE(long term evolution)는 E-UTRA를 사용하는 E-UMTS(Evolved UMTS)의 일부로서 하향링크에서 OFDMA를 채용하고 상향링크에서 SC-FDMA를 채용한다. LTE-A(Advanced)는 3GPP LTE의 진화된 버전이다.
또한, 이하의 설명에서 사용되는 특정(特定) 용어들은 본 발명의 이해를 돕기 위해서 제공된 것이며, 이러한 특정 용어의 사용은 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다른 형태로 변경될 수 있다.
도 1은 무선통신 시스템(100)에서의 기지국(105) 및 단말(110)의 구성을 도시한 블록도이다.
무선 통신 시스템(100)을 간략화하여 나타내기 위해 하나의 기지국(105)과 하나의 단말(110)을 도시하였지만, 무선 통신 시스템(100)은 하나 이상의 기지국 및/또는 하나 이상의 단말을 포함할 수 있다.
도 1을 참조하면, 기지국(105)은 송신(Tx) 데이터 프로세서(115), 심볼 변조기(120), 송신기(125), 송수신 안테나(130), 프로세서(180), 메모리(185), 수신기(190), 심볼 복조기(195), 수신 데이터 프로세서(197)를 포함할 수 있다. 그리고, 단말(110)은 송신(Tx) 데이터 프로세서(165), 심볼 변조기(170), 송신기(175), 송수신 안테나(135), 프로세서(155), 메모리(160), 수신기(140), 심볼 복조기(155), 수신 데이터 프로세서(150)를 포함할 수 있다. 송수신 안테나(130, 135)가 각각 기지국(105) 및 단말(110)에서 하나로 도시되어 있지만, 기지국(105) 및 단말(110)은 복수 개의 송수신 안테나를 구비하고 있다. 따라서, 본 발명에 따른 기지국(105) 및 단말(110)은 MIMO(Multiple Input Multiple Output) 시스템을 지원한다. 또한, 본 발명에 따른 기지국(105)은 SU-MIMO(Single User-MIMO) MU-MIMO(Multi User-MIMO) 방식 모두를 지원할 수 있다.
하향링크 상에서, 송신 데이터 프로세서(115)는 트래픽 데이터를 수신하고, 수신한 트래픽 데이터를 포맷하여, 코딩하고, 코딩된 트래픽 데이터를 인터리빙하고 변조하여(또는 심볼 매핑하여), 변조 심볼들("데이터 심볼들")을 제공한다. 심볼 변조기(120)는 이 데이터 심볼들과 파일럿 심볼들을 수신 및 처리하여, 심볼들의 스트림을 제공한다.
심볼 변조기(120)는, 데이터 및 파일럿 심볼들을 다중화하여 이를 송신기 (125)로 전송한다. 이때, 각각의 송신 심볼은 데이터 심볼, 파일럿 심볼, 또는 제로의 신호 값일 수도 있다. 각각의 심볼 주기에서, 파일럿 심볼들이 연속적으로 송신될 수도 있다. 파일럿 심볼들은 주파수 분할 다중화(FDM), 직교 주파수 분할 다중화(OFDM), 시분할 다중화(TDM), 또는 코드 분할 다중화(CDM) 심볼일 수 있다.
송신기(125)는 심볼들의 스트림을 수신하여 이를 하나 이상의 아날로그 신호들로 변환하고, 또한, 이 아날로그 신호들을 추가적으로 조절하여(예를 들어, 증폭, 필터링, 및 주파수 업 컨버팅(upconverting) 하여, 무선 채널을 통한 송신에 적합한 하향링크 신호를 발생시킨다. 그러면, 송신 안테나(130)는 발생된 하향링크 신호를 단말로 전송한다.
단말(110)의 구성에서, 수신 안테나(135)는 기지국으로부터의 하향링크 신호를 수신하여 수신된 신호를 수신기(140)로 제공한다. 수신기(140)는 수신된 신호를 조정하고(예를 들어, 필터링, 증폭, 및 주파수 다운컨버팅(downconverting)), 조정된 신호를 디지털화하여 샘플들을 획득한다. 심볼 복조기(145)는 수신된 파일럿 심볼들을 복조하여 채널 추정을 위해 이를 프로세서(155)로 제공한다.
또한, 심볼 복조기(145)는 프로세서(155)로부터 하향링크에 대한 주파수 응답 추정치를 수신하고, 수신된 데이터 심볼들에 대해 데이터 복조를 수행하여, (송신된 데이터 심볼들의 추정치들인) 데이터 심볼 추정치를 획득하고, 데이터 심볼 추정치들을 수신(Rx) 데이터 프로세서(150)로 제공한다. 수신 데이터 프로세서 (150)는 데이터 심볼 추정치들을 복조(즉, 심볼 디-매핑(demapping))하고, 디인터리빙(deinterleaving)하고, 디코딩하여, 전송된 트래픽 데이터를 복구한다.
심볼 복조기(145) 및 수신 데이터 프로세서(150)에 의한 처리는 각각 기지국(105)에서의 심볼 변조기(120) 및 송신 데이터 프로세서(115)에 의한 처리에 대해 상보적이다.
단말(110)은 상향링크 상에서, 송신 데이터 프로세서(165)는 트래픽 데이터를 처리하여, 데이터 심볼들을 제공한다. 심볼 변조기(170)는 데이터 심볼들을 수신하여 다중화하고, 변조를 수행하여, 심볼들의 스트림을 송신기(175)로 제공할 수 있다. 송신기(175)는 심볼들의 스트림을 수신 및 처리하여, 상향링크 신호를 발생시킨다. 그리고 송신 안테나(135)는 발생된 상향링크 신호를 기지국(105)으로 전송한다.
기지국(105)에서, 단말(110)로부터 상향링크 신호가 수신 안테나(130)를 통해 수신되고, 수신기(190)는 수신한 상향링크 신호를 처리되어 샘플들을 획득한다. 이어서, 심볼 복조기(195)는 이 샘플들을 처리하여, 상향링크에 대해 수신된 파일럿 심볼들 및 데이터 심볼 추정치를 제공한다. 수신 데이터 프로세서(197)는 데이터 심볼 추정치를 처리하여, 단말(110)로부터 전송된 트래픽 데이터를 복구한다.
단말(110) 및 기지국(105) 각각의 프로세서(155, 180)는 각각 단말(110) 및 기지국(105)에서의 동작을 지시(예를 들어, 제어, 조정, 관리 등)한다. 각각의 프로세서들(155, 180)은 프로그램 코드들 및 데이터를 저장하는 메모리 유닛(160, 185)들과 연결될 수 있다. 메모리(160, 185)는 프로세서(180)에 연결되어 오퍼레이팅 시스템, 어플리케이션, 및 일반 파일(general files)들을 저장한다.
프로세서(155, 180)는 컨트롤러(controller), 마이크로 컨트롤러(microcontroller), 마이크로 프로세서(microprocessor), 마이크로 컴퓨터(microcomputer) 등으로도 호칭될 수 있다. 한편, 프로세서(155, 180)는 하드웨어(hardware) 또는 펌웨어(firmware), 소프트웨어, 또는 이들의 결합에 의해 구현될 수 있다. 하드웨어를 이용하여 본 발명의 실시예를 구현하는 경우에는, 본 발명을 수행하도록 구성된 ASICs(application specific integrated circuits) 또는 DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays) 등이 프로세서(155, 180)에 구비될 수 있다.
한편, 펌웨어나 소프트웨어를 이용하여 본 발명의 실시예들을 구현하는 경우에는 본 발명의 기능 또는 동작들을 수행하는 모듈, 절차 또는 함수 등을 포함하도록 펌웨어나 소프트웨어가 구성될 수 있으며, 본 발명을 수행할 수 있도록 구성된 펌웨어 또는 소프트웨어는 프로세서(155, 180) 내에 구비되거나 메모리(160, 185)에 저장되어 프로세서(155, 180)에 의해 구동될 수 있다.
단말과 기지국이 무선 통신 시스템(네트워크) 사이의 무선 인터페이스 프로토콜의 레이어들은 통신 시스템에서 잘 알려진 OSI(open system interconnection) 모델의 하위 3개 레이어를 기초로 제 1 레이어(L1), 제 2 레이어(L2), 및 제 3 레이어(L3)로 분류될 수 있다. 물리 레이어는 상기 제 1 레이어에 속하며, 물리 채널을 통해 정보 전송 서비스를 제공한다. RRC(Radio Resource Control) 레이어는 상기 제 3 레이어에 속하며 UE와 네트워크 사이의 제어 무선 자원들을 제공한다. 단말, 기지국은 무선 통신 네트워크와 RRC 레이어를 통해 RRC 메시지들을 교환할 수 있다.
본 명세서에서 단말의 프로세서(155)와 기지국의 프로세서(180)는 각각 단말(110) 및 기지국(105)이 신호를 수신하거나 송신하는 기능 및 저장 기능 등을 제외하고, 신호 및 데이터를 처리하는 동작을 수행하지만, 설명의 편의를 위하여 이하에서 특별히 프로세서(155, 180)를 언급하지 않는다. 특별히 프로세서(155, 180)의 언급이 없더라도 신호를 수신하거나 송신하는 기능 및 저장 기능이 아닌 데이터 처리 등의 일련의 동작들을 수행한다고 할 수 있다.
이하에서 무선통신에서 LDPC(Low-density parity-check) 코드를 이용한 리던던시 버전(Redundancy Version) 생성 기법을 설명한다.
기존 LTE 시스템에서의 incremental redundancy (IR) hybrid automatic repeat request (HARQ) 방식을 설명한다.
도 2는 LTE 시스템에서의 터보 코딩된 채널을 위한 흐름도를 예시한 도면이다.
도 2는 기존의 LTE 터보 코드(Turbo code)를 사용했을 경우, 채널 코딩 체인을 예시하고 있다.
도 2를 참조하면, MAC layer에서 전달된 전송블록(transport block, TB)들은 에러 유무를 판단하기 위한 CRC (cyclic redundancy check) 부호를 붙인다(TB CRC attachment). 이후, turbo code 특성에 맞춰 정의된 CB (code block) 단위로 분할하고(segmentation), 각 블록이 turbo code 부호화가 된다. 이때 각 CB 별로도 에러 유무를 판단할 수 있도록 CRC가 붙는다. LTE 시스템에서는 터보 코드 부호화는 1/3 rate mother code로 수행되므로 turbo code 출력은 시스테메틱(systematic) 비트와 패리티(parity) 0 비트 그리고 parity 1 비트로 구분될 수 있는데 각각은 독립적으로 서브-블록 인터리빙(sub-block interleaving) 된다.
서브-블록 인터리빙이 수행된 출력은 여전히 각각 systematic 비트와 parity 0 비트 그리고 parity 1 비트로 구분되는데 이들을 전송 MCS (modulation and coding scheme)과 자원 할당 정보에 따라 사전에 정의된 크기로 각 서브-블록의 비트들을 추출하여 전송될 하나의 코드워드가 생성된다.
기존의 LTE에서 TB 데이터는 코드블록(Code Block, CB) 세그멘테이션 후 CRC가 부착된다. 이후 도 2의 채널 코딩의 과정을 살펴보면, CB 크기 단위로 터보 인코딩되고, 채널 인터리버(예를 들어, 서브-블록 인터리버) 후에 다시 CB 연접(Concatenation) 후에 QAM 심볼로 맵핑된다. 여기서, 모든 CB 데이터는 가상 순환 버퍼(Virtual Circular Buffer, VCB)에 저장된다. 이는 HARQ 요청이 왔을 때, 재부호화 하지 않고, VCB에 있는 비트들을 리던던시 버전(RV)에 따라서 옵셋을 가지고 읽어서 재전송을 한다.
VCB는 모든 터보 인코딩된 데이터를 모두 저장하고 있기 때문에 TB 크기가 클수록 요구되는 메모리는 증가하게 된다. 이러한 이유로, HARQ의 버퍼로 인한, 단말의 복잡도를 줄이기 위해서 Limited Buffer Rate Matching (LBRM)를 사용하기도 한다. 이것은 버퍼 크기의 50%를 사용해서 HARQ를 지원하는 방법이다. 그러나, 요구되는 데이터 쓰루풋(throughput)이 수십 Gbps가 되면 역시 VCB의 용량은 커지게 된다.
Rate Matching IR- HARQ with LDPC Code
본 발명에서 제안하는 LDPC 구조는 제안된 Multi-Edge LDPC (ME-LDPC)를 사용한다.
도 3은 ME-LDPC 코드들의 개략적인 구조를 예시한 도면이다.
도 3에서 Kb는 LDPC 코드 정보 길이, Mb은 마더 코드(Mother code)의 패리티(parity)를 나타내고, Mc는 Single parity check code의 패리티(parity)를 나타낸다. Mc의 패리티 인코딩은 Mb의 패리티 인코딩과는 다르게 계산할 때 해당하는 패리티와 연결된 Row 만 있으면 계산이 가능하다.
도 4는 NR에서의 통신 장치의 LDPC 코딩된 채널을 위한 흐름도를 예시하고 있다.
NR에서의 통신 장치(예를 들어, 단말)는 LDPC를 코드블록 크기(Code Block Size, CBS)를 LDPC 정보에 맞추기 위해서 제로 패딩(Zero padding)을 하고, 이 결과를 LDPC 인코딩한다. 인코딩된 LDPC 코딩된 비트는 HARQ/레이터 매칭(Rate matching)를 위해서 순환 버퍼(Circular Buffer)에 쓰게(writing) 된다. 통신 장치는 순환 버퍼(Circular Buffer) 출력 혹은 레이트 매칭 출력 비트 시퀀스를 인터리빙(예를 들어, 비트-인터리빙)을 수행할 수 있다. 레이트 매칭 출력 비트 시퀀스는 결정된 리던던시 버전(RV)에 기초하여 생성될 수 있다.
먼저, RV를 생성하는 방법에 대해 설명한다.
고정된 리던던시 버전(RV)의 크기를 갖는 RV 생성 방법 - 제로 패딩을 포함하지 않는 경우
LDPC 인코딩된 코딩된 비트는 HARQ/레이트 매칭을 위해서 순환 버퍼에 쓰여지게 된다. 순환 버퍼의 최대 크기(Lmax)는 최대 정보 크기 즉, 8448(=22×384, Kbmax=22, Zmax=384)의 약 3배로 정의된다. 따라서 약 25,344+A Bit(이하 25K bits라 칭함)가 된다. 상기 A는 추가적인 메모리로 Systematic puncturing bit을 저장할 경우 2×384가 된다. 만약 Systematic puncturing을 저장하지 않는 경우 A는 '0'이 된다. 8448보다 작은 정보의 경우 25K의 버퍼를 최대한 사용하면, 최소 코딩율(code rate)은 1/3보다 낮아진다.
또한, 마더 코드가 가질 수 있는 최소 코딩율(Rmin)은 1/5로 가정하면, 정보크기에 따라서 순환 버퍼에서 지원 가능한 코딩율은 1/3 ~ 1/5까지 변하게 된다 (LTE-터보 코드는 1/3로 고정). 따라서, RV를 생성할 때 크게 2가지의 경우(Case A, Case B)로 가정해서 생각할 수 있다.
Case A: 코딩율 1/5의 유효한 코드워드 비트(L - Zp)이 Lmax보다 크거나 같은 경우
도 5는 상기 Case A의 실시 예를 설명하기 위한 예시적인 도면이다.
도 5를 참조하면, 유효한 코드워드 비트는 LDPC 인코딩된 비트(L) 중에서 제로-패딩(Zp)을 제외한 부분을 말한다. 이 경우, RV의 크기는 Lmax-Ps를 가능한 같은 크기의 RV로 나누게 된다. 각 RV 시작점인 Si는 다음 수학식 1과 같이 계산될 수 있다.
Figure PCTKR2018003079-appb-M000001
여기서, Ps는 Systematic Puncturing Bit으로 본 발명에서는 2Z (Z는 LDPC 리프팅 크기)로 정의한다. Lmax=8448×3 + 2×384가 된다. nRV는 RV의 개수를 나타내며, 도 5에서는 일 실시 예로서 nRV=4 이다. 함수 f()는 ceil이나 floor 함수 중 어느 하나일 수 있다. 본 발명에서는 일 실시 예로서 ceil 함수를 예를 들어 설명한다.
도 5의 경우, 6144를 지원하기 위한 Z=320이라 가정하면, Ps=320×2, L,max=8448×3+768,
Figure PCTKR2018003079-appb-I000001
로 정의 할 수 있다.
Case B: 코딩율 (Code rate) 1/5의 유효한 코드워드 비트 (L- Zp )이 Lmax 보다 작은 경우
도 6은 상기 Case B의 실시 예를 설명하기 위한 예시적인 도면이다.
도 6의 경우를 모두 포함하는 Si를 정하는 규칙은 다음 수학식 2와 같이 나타낼 수 있다. N = Lmax if(L-Zp ≥ Lmax) else N=L-Zp 이다.
Figure PCTKR2018003079-appb-M000002
도 6의 Case B의 실시 예는 정보의 크기가 작아서 1/5로 인코딩한 코딩된 비트(L, systematic puncturing 포함)이 Lmax보다 작은 예를 보여 준다. K=4096, Z=192라 가정하면, Ps=192×2=384가 되고, L=4096×5+384가 되다. 즉,
Figure PCTKR2018003079-appb-I000002
이고, RV의 개수는 LTE-터보 코드처럼 4개의 경우와 그 이상(일 예로서, 8개)로 할 수 있다. 도 6에서 제로-패딩은 순환 버퍼에 저장되지 않는다.
고정된 RV를 생성하는 법 - 제로- 패딩을 포함하는 경우
제로-패딩(Zero-padding)을 포함해서 RV를 생성하는 경우는 2가지가 있다. 실시 예로 마더 코딩율(Mother code rate)은 1/5로 베이스 행렬(base matrix)는 110+2 column으로 가정한다(추가된 2는 systematic puncturing 부분이다). Kb,max는 베이스 행렬에서 최대 정보 크기이다(본 발명에서는 일 예로서 22일 수 있다).
1) 온전히 제로-패딩된 비트를 포함해서 RV를 생성하는 경우
제로-패딩을 포함해서 RV를 정할 경우는 베이스 행렬에서 또는 리프팅(Lifting) 단위로 RV를 정할 수 있다. 이 경우, 정보 파트(Information Part)는 항상 22×Z로 고정이다. 그러나, 패리티 파트는 정보 크기에 따라 수용 가능한 양이 다르다. 이를 결정하는 방법은 아래와 같다.
K는 정보 크기, Z는 LDPC 리프팅(Lifting) 값(크기), Pb는 베이스 행렬(base matrix)에서 systematic puncturing 크기이다. f(.)는 floor 또는 ceil 함수를 나타낸다.
- Kmax = Z×Kb,max
- Mmax = Lmax - Kmax
- Mb,max = floor(Mmax/Z)
Si를 정하는 규칙은 일 예로서 다음 수학식 3과 같을 수 있다.
Figure PCTKR2018003079-appb-M000003
도 7은 K=6144, Z=320, nRV=, Pb=2, Rv=4인 경우의 실시 예를 나타낸 도면이다.
- Kmax = 22×320 = 7,040, Mmax = 26,112 - 7,040 = 19,072, Mb,max = floor(19,072/320) = 59이다. 그리고,
Figure PCTKR2018003079-appb-I000003
이다.
상기의 경우는 제로-패딩된 부분과 패리티 파트의 끝부분에서 순환 버퍼(Circular buffer)의 수용 가능한 메모리를 낭비하게 된다. 그러나, Si 값이 리프딩(Lifting) 단위로 align되어 있기 때문에 메모리 읽기/쓰기(memory read/write) 제어가 간단해 진다.
코딩율 1/5의 LDPC 인코딩된 코드워드 (L)가 Lmax 보다 작은 경우도 포함하기 위해서, Kmax = Z×Kb,max, N = Lmax if(L≥Lmax) else N=L, Mmax = N - Kmax, Mb,max = floor(Mmax/Z)로 나타낼 수 있다. 그리고, Si의 값은 다음 수학식 4와 같이 나타낼 수 있다.
Figure PCTKR2018003079-appb-M000004
2) LDPC 리프팅(Lifting)(이하, 리프팅으로 약칭) 단위의 제로-패딩된 부분을 제외하고 RV를 생성하는 경우
도 8은 LDPC 리프팅 단위의 제로-패딩된 부분을 제외하고 RV를 생성하는 경우의 실시 예를 나타내고 있다.
이 경우는, RV 생성 및 Si를 리프팅 단위로 하면서 순환 버퍼 메모리를 최대한 사용하는 방법이다. 제로-패딩된 부분 중에서 리프팅 단위의 제로-패딩된 부분은 제거하고 나머지 정보 부분(information part)은 순환 버퍼에 저장된다.
Kmax = Z×Kb,max 이고, Kshort = Kmax - K, Kb,short = floor(Kshort/Z)이다.
N = Lmax if(L-Z×Kb,short ≥ Lmax) else N=L - Z×Kb,short 이다. Mmax = N - Z×(Kb,max - Kb,short), Mb,max = floor(Mmax/Z)이다. Si의 값은 다음 수학식 5와 같이 나타낼 수 있다.
Figure PCTKR2018003079-appb-M000005
도 7과 비교하여 볼 때 도 7에서 보다 Z×Kb,short 만큼 순환 버퍼를 더 사용할 수 있다. 동시에 순환 버퍼에 있는 데이터는 리프딩 단위로 저장되어 있다.
Flexible RV를 생성하는 법
1) 정보와 패리티를 분리해서 RV를 생성하는 방법
정보에 1-RV를 할당하고, 나머지 패리티에 나머지 RV를 할당한다. 이 경우, 정보 부분은 제로-패딩을 포함하던 포함하지 않는 관계없이 1-RV를 할당한다. 전체 순환 버퍼에 저장하는 크기는 비트 단위 또는 리프팅 단위로 가능하다(도 9 및 도 10 참조)
도 9 및 도 10은 각각 정보와 패리티를 분리해서 RV를 생성하는 방법을 예시한 도면이다.
도 9 및 도 10의 공통점은 S0는 시스테메틱 정보(Systematic information)를 제외하고 정보의 첫 부분으로 정의되고, S1은 정보의 크기 및 Zero-padding(Zp)의 유무에 상관없이 패리티의 첫 부분으로 정의된다는 것이고, 나머지 S2/S3는 패리티를 가능한 공평(even)하게 나누도록 정해진다는 것이다. 이 경우 전체 패리티를 리프팅 단위로 할 수도 있고, 아닐 수도 있다. RV의 개수가 증가할 경우, 패리티의 첫부분이 S1이 아닌 다른 Si 값 (예) S2 또는 S3)으로 정의될 수 있다.
2) 하이브리드 RV 생성 방법 - 고정된(Fixed) RV와 Flexible RV를 동시에 지정하는 법
4개의 RV를 가정할 경우, RV0, RV1, RV2의 S0, S1, S2는 위치를 고정하고, RV3는 임의의 위치로 정하는 것이다. 이 경우, RV3의 위치는 시그널링으로 전송이 될 필요가 있다. LDPC 코드는 LTE-터보 코드와 달리 Sequential 전송을 했을 경우, 코딩 게인(coding gain)을 유지할 수 있다. HARQ에서 가능한 반복(repetition) 또는 점핑(jumping)이 적게 전송을 하면 성능 면에서 유리하다. RV3인 경우, 임의의 위치를 지정할 수 있게 함으로써 가능한 Sequential transmission이 가능하도록 할 수 있다. 특히, S0, S1, S2의 위치는 정보와 패리티를 분리해서 RV를 생성하는 방법의 예제와 같이 정의해서 사용할 수 있다.
베이스 행렬(Base matrix)를 기준으로 고정된 RV를 생성하는 방법
베이스 행렬은 BG#1, BG#2로 하고, 각각의 코딩율은 1/3, 1/5로 가정한다. 이 경우 제로-패딩을 포함해서 RV를 정한다. 제로-패딩을 포함하더라도 Nmax를 초과하지 않기 때문이다. 이 경우, BG#1용 RV와 BG#2용 RV를 고정해서 사용할 수 있다. BG#1은 베이스 행렬 기준으로 column의 수가 68이다. Systematic puncturing 2-column을 제외하면, 16 Column 단위로 RV를 정한다.
다음 표 1은 베이스 행렬 기준으로 RV의 시작 시점을 나타낸 표이다.
RV number RV0 RV1 RV2 RV3
Start position(base matrix) 2 18 34 50
BG#1은 베이스 행렬 기준으로 column의 수가 68이다. Systematic puncturing 2-column을 포함하면 17 Column 간격으로 균등하게 나눌 수 있고, 다음 표 2와 같이 표현할 수 있다.
RV number RV0 RV1 RV2 RV3
Start position(base matrix) 2 19 36 53
BG#2은 베이스 행렬 기준으로 column의 수가 52이다. Systematic puncturing 2-column을 제외하면, 12 Column 단위로 RV를 정하고, 이는 다음 표 3과 같이 나타낼 수 있다.
RV number RV0 RV1 RV2 RV3
Start position(base matrix) 2 14 26 38
모든 인덱스는 베이스 행렬을 기준으로 start는 0로 시작하는 예시이다. Systematic puncturing 2-column을 포함하면 13 Column 간격으로 나눌 수 있고, 이는 다음 표 4와 같이 나타낼 수 있다.
RV number RV0 RV1 RV2 RV3
Start position(base matrix) 2 15 28 41
상기 표 1 내지 표 4는 베이스 행렬 기준으로 RV의 위치를 정하는 것이다. 만약 순환 버퍼에서 RV를 정할 경우, 상기 표 1 내지 표 4에서 리프팅-크기(Lifting-size)(Z)를 곱한 단위로 정해 질 수 있다. 또한, Systematic puncturing(2Z)의 위치에 따라서 순환 버퍼에서 RV 위치(position)는 -2Z 옵셋을 가질 수 있다. 일 예로서 표 4는 표 5처럼 변경될 수 있다(표1 내지 표 3도 마찬가지이다).
RV number RV0 RV1 RV2 RV3
Start position(circular buffer) 0 13 26 39
RV의 Resolutions
RV의 개수는 LTE-터보 코드에서는 4개이지만, NR의 채널 코딩은 마더 코딩율 1/3보다 낮기 때문에 RV의 개수를 증가시킬 필요가 있다. 이를 위해 추가적인 시그널링 비트를 고려할 필요가 있다. 만약에 추가적인 시그널링 비트가 허락된다면 RV의 개수를 증가시킬 수 있다. 시그널링 비트 수가 충분하다면, Si를 비트 단위로 위치를 지정할 수 있지만, L,max를 표현하기 위해서는 최대 16-bit이 필요하게 되는데 이는 지나친 시그널링 오버헤드를 유발한다. 시그널링 오버헤드를 1 비트 더 허용해서 3 비트가 되면, 상기 수학식 1, 수학식 2에서 nRV=8로 사용 가능하다.
더 많은 시그널링 비트가 허용된다면, QC(Quasi-Cyclic)-LDPC의 특성을 이용해서 Si를 리프팅 단위(리프팅 크기의 single 또는 Multiple) 또는 베이스 행렬에서 RV의 위치를 지정할 수 있다. 이 경우, 상술한 고정된 RV를 생성하는 방법에서 제로-패딩을 포함하는 경우에서 1) 및 2)에서처럼 정보 파트는 제로 패딩을 포함해서 리프팅 단위가 되어야 하고, 또한 패리티 파트도 리프팅 단위가 되도록 해야 한다.
시그널링 비트가 많이 허용될수록 더 세밀한 Si의 생성이 가능하다. 만약, 고정된 RV와 Flexible(Dynamic) RV를 하이브리드 해야 할 필요가 있을 경우, 시그널링으로 표현을 할 필요가 있다. 예를 들면, 고정된 경우, RV=4로 가정하고, Flexible(Dynamic)인 경우, 베이스 행렬의 Column 만큼 RV 시그널링한다고 가정하면, RV용 시그널링 비트의 첫 비트는 Fixed인지 Flexible(Dynamic)인지를 지시하는 Flag로 표시하고, 뒤이어 오는 비트는 이 flag 값에 따라서 dynamic하게 할당된다. 예를 들어, flag가 ‘0’인 경우 fixed-RV라고 하면, flag=’0’ 이면, 뒤이어 오는 2-bit이 RV를 나타낸다. 만약, flag가 ‘1’인 경우이고 베이스(Base)에서 column이 개수가 122라 하면, 뒤이어 오는 7-bit이 RV를 나타내게 된다.
그리고, RV 또는 Si를 나타내는 시그널링 정보는 기지국이 통신 장치(예를 들어, 단말)에게 PDCCH(Physical Downlink Control CHannel)을 통해 전송될 수 있다.
도 3과 관련하여, 본 발명의 Mc 패리티(Single parity check code의 parity)의 특징을 이용하여 ME-LDPC를 사용하는 경우의 IR-HARQ를 위한 메모리를 최소화하는 방법을 제안한다. 또한, IR-HARQ에서 Redundancy Version(RV)를 정의하는 방법도 제안한다.
도 11은 NR에서의 LDPC 코딩된 채널을 위한 흐름도를 예시한 도면이다.
도 11에서 기존 LTE 시스템에서의 흐름도와 비교해서 가장 큰 차이는 가상 버퍼(Virtual Buffer)의 동작 및 서브-블록 인터리버가 제거되었다는 것이다. 서브-블록 인터리버는 LDPC 코드를 사용하게 되면 H 행렬 자체의 무작위성(Randomness)때문에 인터리빙이 불필요하다. LTE 시스템에서는 1/3 코딩율(Code rate)로 인코딩된 모든 코드워드를 가상 순환 버퍼(virtual circular buffer, VCB)에 저장해야 한다. 그러나, Multi-edge LDPC 코드를 사용하게 되면 요구되는 버퍼는 High-rate Mother로 인코딩된 코드워드에서 삽입된 제로들(Zeros)을 제외하고 저장하면 된다.
도 12는 통신 장치에서의 레이트 매칭 프로세서(Rate Matching Process)를 예시한 도면이다.
도 12에서 버퍼에 저장되는 부분은 CBS+M1 에 해당된다. 만약 IR-HARQ로 인해서 추가 패리티가 요구될 때에는, On-the-fly로 M2 패리티를 계산해서 전송할 수 있다. M2 패리티는 M1 패리티와 달리 모든 패리티 비트들을 K 정보와 M1 패리티만으로 인코딩할 수 있다. 또한, 리프팅-크기 단위로 병렬 인코딩(Parallel encoding) 가능함으로 on-the-fly 인코딩을 하더라도 패스트 인코딩(fast Encoding)이 가능하다. 도 12는 CRC 부착된(attached) CB(Code Block)으로부터 레이트 매칭을 하는 과정을 보여주고 있다. 도 12에서처럼 버퍼에 저장되는 부분은 CBS+M1 이다.
도 12를 참조하면, 우선 첫 번째 전송(1st transmission) 양을 T1, 두 번째 전송(2nd transmission) 양을 T2, 코드블록(CB) 세그멘테이션(Segmentation) 후 CRC 부착(attachment)이 수행된 코드블록크기(Code Block Size, CBS)를 CBS bits라고 하자. 이하, 통신 장치에서의 레이트 매칭 과정을 설명한다.
1) 통신 장치는 제로-삽입(Zero-insertion)(shortening 기법)을 통해 LDPC 인코딩을 위한 정보 비트 양을 맞춘다. 즉, (K-CBS)만큼 제로-패딩을 수행한다.
2) 통신 장치는 제로 삽입된 데이터로 LDPC 인코딩을 수행하고, 이때 CBS의 크기와 요구되는 MCS(또는 Code rate)에 따라서 M1 패리티, M2 패리트를 생성한다.
3) 통신 장치는 LDPC 인코딩된 코드워드 비트에서, 펑처링된 정보(Punctured Information)와 제로 삽입된 비트를 제외하고, CBS+M1만 버퍼에 저장한다. 여기서 저장하는 목적은 IR-HARQ에 의한 재전송에 대응하기 위해서이다.
4) 통신 장치는 레이트 매칭을 위해서 패리티의 일부분을 인코딩된 코드워드의 뒤에서부터 펑처링을 한다. 펑처링 양을 조절해서 1-bit granularity로 지원할 수 있다.
5) IR-HARQ 상황에서는 RV(Redundancy Version)에 따라서 제어가 달라진다. 만약 RV가 M2 패리티 영역에서 시작한다면, M2 패리티 부분은 On-the-fly로 인코딩을 하고, M2 패리티를 더 이상 보낼 수 없을 때, 버퍼의 처음부터 차례로 읽어서 T2만큼 되도록 전송한다. 만약 RV가 CBS+M1 영역에 해당된다면, 해당하는 버퍼로부터 읽어서 전송하고, CBS+M1보다 많은 패리티가 필요할 경우, M2를 On-the-fly로 계산해서 전송하다.
통신 장치는 IR-HARQ가 발생할 때 마다, 1)에서 5)의 과정을 반복한다.
Redundancy Version(RV)
RV는 전송된 데이터가 코드워드의 어디서부터 전송되는지 알려주는 값이다. 본 발명에서는 QC-LDPC의 특성을 살려서 리프팅-크기(Q) 단위로 RV값을 지정하는 것을 제안한다. 코드 블록 세그멘테이션에 의해서 CBS는 리프팅-크기 단위로 나누어지지 않는 경우가 생긴다. 따라서 CBS의 크기에 따라서 RV의 전체 RV양은 달라진다. CBS 및 M1의 크기에 따라 RV를 정하는 방법은 다음 수학식 6으로 표현할 수 있다.
Figure PCTKR2018003079-appb-M000006
여기서, Q는 리프팅 크기를 나타낸다.
도 13은 순환 버퍼(Circular Buffer)를 예시한 도면이다.
도 13의 순환 버퍼에서 RV값은 다음과 같은 규칙에 의해 정해진다.
1) CBS 구간의 RV는 0에서 x-1로 구성된다. 마지막 x-1번째는 크기가 Q보다 작을 수 있다. x는 상기 수학식 6에 따라 계산된다.
2) M1 패리티의 RV는 x에서 y-1로 구성된다. M1은 Mother base matrix에서 Parity1의 크기다.
3) M2 패리티의 RV는 x+y에서 패리티의 끝까지 구성된다. M2는 mother base matrix에서 Parity2의 크기이다. 앞서 언급한 것처럼, RV의 값이 이 영역에 존재하면 버퍼로부터 읽지 않고, On-the-fly로 계산한다.
4) 터보 코드가 사용된 LTE에서 RV는 2-bit으로 표현된 것과 달리 RV를 모두 표현하기 위해서는 최대 베이스 행렬 코드워드(Base Matrix codeword) 크기를 표현할 수 있어야 한다. 본 발명에서 일 예로 베이스 행렬은 51×76이고, 1Q 정보 펑처링임으로 75까지 표현이 되도록 7-bit이 필요하다.
5) RV를 표현하기 위한 Bit 수를 줄이기 위해서, RV의 간격을 Multiple 리프팅-크기 단위로 정의할 수 있다. 이 경우 상기 수학식 6은 RV값을 얼마나 큰 리프팅-크기 단위로 할 것인가에 따라서 x, y의 값이 달라지고, 수학식 7과 같이 표현할 수 있다.
Figure PCTKR2018003079-appb-M000007
상기 수학식 7에서 L은 RV간의 간격을 나타내는 리프팅-크기의 개수이다. 다음 도 14는 L=2인 경우, 즉, 2Q단위로 RV값을 정의하는 예시를 보여주고 있다. 도 14는 2Q 간격 RV를 갖는 순환 버퍼를 예시한 도면이다.
6) M1 패리티 단위로 RV 간격을 정의할 수 있다. 도 15는 수학식 7에서 L=6인 경우의 RV 간격을 예시한 도면이다. 도 15에서 RV간격이 M1인 경우로 예시하고 있다.
도 15를 참조하면, 사용된 LDPC 코드는 M1 패리티는 6Q로 구성되어 있으므로 M1 패리티는 RVx부터 항상 시작하고, M2 패리티는 RVx+6부터 시작하게 된다. 처음 전송(Initial Transmission)은 정보가 가능한 많이 포함되도록 RV0로 전송한다.
Limited Buffer Rate Matching( LBRM )
단말의 능력(Capability)에 따라서 수신기의 버퍼 크기가 제한을 받을 수 있다. 이 경우, Limited Buffer Rate Matching (LBRM)기법을 사용할 수 있다. 단말의 버퍼 크기가 S라고 하면, 다음과 같이 사용할 수 있다.
1) 최소 버퍼의 크기는 CBS+M1을 수용할 수 있어야 한다. 즉, S≥CBS+M1이 되어야 한다.
2) IR-HARQ에서, S까지는 패리티를 전송하지만, S이상의 데이터 필요한 경우는 체이스 컴바이닝(Chase Combining)을 위해서 정보 파트를 반복(Repetition)해서 전송한다. 이렇게 함으로써, 단말 능력(UE Capability)에 따라서 적응적으로 대응할 수 있다.
3) CBS의 최대(Maximum)은 shortening이 전혀 발생하지 않은 경우, 즉 K bit이 된다. 이 경우, S≥K+M1 이 된다.
Limited Buffer Rate Matching (LBRM)의 경우에도 RV는 리프팅(Lifting) 단위로 RV를 정할 수 있다.
도 16은 RV(Redundancy Version) 실시 예를 나타낸 도면이다.
RV0 ~ RV3까지 정의하는 경우는 LTE 와 같다 RV의 개수가 4가지, 즉 LTE와 같은 경우 RV를 정의하는 방법은, 리프팅 단위로 RV 간격이 가능한 균일하게 하는 방법과 인코딩된 코드워드를 균일하게 나누는 방법이 있다.
도 16과 같이 주어진 경우, RV 순서의 실시 예는 다음과 같다. 예 1로서, RV 순서는 LTE와 같이 RV0, RV2, RV3, RV1로 할 수 있다. 예 2로서 RV 순서는 RV0, RV1, RV2, RV3처럼 순차적으로 할 수 있다. 예 2의 경우는 LDPC의 패리터 특성을 이용한 것인데, Parity extension-LDPC는 패리티 High rate에 해당하는 패리티가 Low rate에 해당하는 패리티보다 중요하다. 그래서 가능한 High rate 패리티를 먼저 순차적으로 전송하는 것이 성능에 유리하다.
도 17은 RV(Redundancy Version) 다른 실시 예를 나타낸 도면이다.
도 17에 도시한 바와 같이 RV0 ~ RV7까지 정의하는 경우에 RV의 개수를 8가지로 늘릴 수 있다. RV의 개수를 8로 늘리는 이유는 RV를 보다 정밀하게 제어하기 위해서이다. Mother code rate이 LTE의 1/3보다 낮은 경우(예를 들어, 1/5, 1/6) 패리티 영역이 더 커지게 된다. 이를 보완하기 위해서 RV의 개수를 늘리는 것이다.
예 1로서 RV순서를 RV0, RV1, RV2, RV3, RV4, RV5, RV6, RV7로 순차적으로 한다.
예 2로서 RV순서를 비순차적으로 하는 경우 HARQ를 진행하면서 반복(Repetition)이 적게 생기면서, Mother codeword를 가장 빠르게 달성하는 방법이 성능에 유리하다. 먼저, 통신 장치는 RV0를 최초 전송하고, 남아 있는 RV중에서 바로 전 RV와 거리가 가장 먼 순서를 먼저 전송하는데 이때 순환 버퍼를 고려해서 RV와 거리가 가장 먼 순서를 결정한다. 즉 RV0와 가장 먼 RV는 RV7이 아니라 RV4이다. 그 이유는, RV7은 순환 버퍼에 데이터가 저장되었다고 가정하면 RV0와 인접해 있다.
남아 있는 RV간의 거리가 같은 경우 RV의 시작점이 정보 파트에 멀리 있는 것을 선택한다. 단, RV1처럼 정보에서 시작하는 경우는 이것을 선택할 수도 있다. 예 1로, RV0, RV4, RV6, RV2, RV7, RV3, RV1, RV5를 순차적으로 선택하고, 예 2로 RV0, RV4, RV6, RV2, RV7, RV3, RV5, RV1를 순차적으로 선택할 수 있다.
한편, 앞의 논리에 다른 이유로 RV를 정할 수 있다. 예 1로서 RV0, RV4, RV2, RV6, RV1, RV5, RV3, RV7를 순차적으로 선택하고, 예 2로서 RV0, RV4, RV6, RV2, RV5, RV1, RV3, RV7를 순차적으로 선택하고, 예 3으로서 RV0, RV4, RV2, RV6, RV3, RV7, RV1, RV5를 순차적으로 선택하고, 예 4로서 RV0, RV4, RV6, RV2, RV7, RV3, RV5, RV1를 순차적으로 선택할 수 있다.
위의 RV 순서는 Limited Buffer Rate matching 경우도 같이 적용될 수 있다.
불규칙적 RV(Irregular RV)
도 18은 불규칙적 RV(Irregular RV)를 예시한 도면이다.
RV 개수가 고정되었다고 가정했을 때에, RV의 간격을 정보와 패리티에 따라서 RV의 크기 즉, RV의 간격을 다르게 할 수 있다. 예를 들면, Mother code가 1/3까지인 경우와 1/5까지인 경우, 패리티 양이 서로 다르다. 1/5(1/6)까지인 경우, RV의 개수를 늘리는 대신 상대적으로 portion이 많은 패리티의 RV 간격을 크게 하는 것이다. 도 18은 RV0에서 RV7으로 갈수록 RV 간격이 점점 더 커지고 있음을 에시하고 있다.
반대로 RV0에서 RV7로 갈수록 RV의 간격이 좁아 질도록 할 수 있다.
Automatic RV sequences
상향링크(UL)의 경우에 RV 순서를 사전에 약속된 Sequence로 전송할 수 있다. 이 경우, RV가 4개인 경우, LTE와 같은 순서로 전송을 할 수 있다.
상술한 내용에 대해 간략히 요약하면 다음과 같다. HARQ 용 버퍼에서 제로 패딩된 비트를 포함해서 RV를 정의할 수 있다. 제로 패딩된 비트를 포함해서 RV를 정의할 경우, RV를 정하는 규칙이 CBS에 상관없이 베이스 행렬 크기에 의해서 결정되기 때문에 간단하다. 그러나, 제로 패딩된 비트에에 해당하는 RV는 실제로 사용되지 않는 Virtual RV가 존재한다. RV의 개수는 LTE와 같이 4개인 경우와 보다 정밀한 제어를 위해서 8개일 수도 있다. RV 전송 순서- LTE와 같이 하는 법과 LDPC 코드 특성을 살려서 High rate부터 전송하는 방법이 있다. 상향링크에서 RV를 자동적으로 생성할 경우, 사전에 약속된 sequence 순서로 전송될 수 있다.
Limited Buffer Rate Matching ( LBRM )
단말 복잡도(UE complexity)에 따라서 소프트 버퍼(Soft Buffer)의 크기를 조절할 필요가 있다. 이 경우, 시스테메틱 펑처링(Systematic Puncturing)을 어떻게 운영하는 지에 중요하다. 단말 복잡에 따라서 시스테메틱 펑처링을 어떻게 운용하는지를 제안한다.
단말이 소프트 버퍼 메모리를 충분히 사용할 수 있는 경우, 시스테메틱 펑처링을 포함해서 소프트 버퍼의 크기를 정한다. 단말이 소프트 버퍼 메모리를 충분히 사용할 수 없어서 Limited Buffer를 사용하는 경우, 시스테메틱 펑처링을 포함하지 않고 소프트 버퍼의 크기를 정한다.
도 19는 LDPC 코드 비트들의 구성을 예시한 도면이고, 도 20은 시스테메틱 펑처링을 패리티 다음으로 위한 경우를 예시한 도면이다.
도 19와 도 20에서, Ksys 는 시스테메틱 펑처링(=2Z, Z=리프팅 크기), Kinfo는 정보 파트를 나타내고, Kb×Z 와 같다. M1p 는 High rate(or kernel part) 패리티이고 Mb×Z와 같다. M2p는 Parity extended part이고 Mc×Z와 같다.
도 21은 단말 능력(UE Capability)(S)에 따른 버퍼의 크기 정하는 방법 1을 예시하고, 도 22는 단말 능력(UE Capability)(S)에 따른 버퍼의 크기 정하는 방법 2를 예시한 도면이다.
LDPC를 이용한 Limited Buffer를 사용시 Limited buffer의 크기가 정해지면, LDPC 인코딩/디코딩은 전체 H-행렬이 아니라 해당하는 H-행렬의 정보와 일부 패리티까지만 사용한다. 인코딩/디코딩시 시스테메틱 펑처링은 항상 사용된다.
시스테메틱 펑처링을 단말 복잡도에 따라서 사용할 수 있다. 풀 복잡도(full complexity)를 갖는 단말은 시스테메틱 펑처링을 포함해서 모든 코딩된 비트를 저장할 수 있도록 소프트 버퍼의 크기를 정한다. 도 21을 참조하면, 일부 복잡도-1(partial complexity-1)을 갖는 단말은 우선적으로 시스테메틱 펑처링을 제외한, 즉 나중에 고려할 경우 정보 파트부터 패리티 비트 방향으로 버퍼에 쓸 부분을 정한다. 도 22를 참조하면, 일부 복잡도-2(partial complexity-2)를 갖는 단말은 우선적으로 시스테메틱 펑처링을 포함해서 정보 파트부터 패리티 방향으로 버퍼에 쓸 부분을 정한다. 이 경우, LBRM인 경우라도 시스테메틱 펑처링이 무조건 포함되게 된다.
버퍼의 크기는 베이스 행렬에서 또는 리프팅 크기(또는 쉬프트-크기)(shift-size)단위로 정해진다. QC-LDPC의 특성을 최대한 이용하기 이해서는 버퍼의 단위가 리프팅(시프트-크기) 단위로 되어야 한다.
LBRM을 위해서 버퍼(예를 들어, 순환 버퍼)의 크기를 정하는 방법
A. 코딩율(Code rate) 기준으로 버퍼의 크기를 정하는 법
최대 CBS를 지원하면서 동시에 특정한 코딩율까지만 지원하는 하게 된다. S =f(kb/R), f(.)는 ceil또는 floor 함수일 수 있다. 실시 예로서 단말의 코딩율이1/2라고 하면, 버퍼의 크기 S는 S = ceil(22/R)×Z = 44Z (Z=384가 최대)=16896 LLR
B. CBS 크기를 기준으로 Buffer의 크기를 정하는 법
QC-LDPC는 리프팅 단위로 병렬 디코딩(parallel decoding)을 하도록 설계된다. 이때 high parallelism을 위해서 리프팅-크기가 커야하지만, 동시에 하드웨어 증가를 동반한다. 가벼운 하드웨어를 원하는 단말을 위해서 디코더 능력(Decoder capability)를 고려해서 CBS 크기 단위로 버퍼를 정의할 수 있다.
실시 예로서, 최대 CBS를 6144(22×256)로 정의하고, 코딩율=1/3(1/3은 최소 코딩율이라고 하면) LDPC 디코더는 lift-size(Z)를 256으로 사용해서 디코딩할 수 있다. S = ceil(22/R)=66Z = 66×256=16896 LLR
상기 CBS 크기를 기준으로 버퍼의 크기를 정하는 상기 B의 경우 상기 A와 같은 크기의 버퍼를 사용하지만 지원하게 되는 코딩율과 정보 크기는 다르다.
C. CBS 크기 및 코딩율을 동시에 고려해서 정하는 법
상기 A 및 B를 결합한 방법이다. 실시 예로서 Z=256으로 하고, 코딩율을 1/2까지만 지원할 경우, K1=22×6144, R=1/2, Zmax=256 이다. S=ceil(22/R)×Z = 44Z = 11264(44×256) LLR
LBRM을 위해서 Buffer의 크기를 정하는 방법을 구현하기 위해서 단말은 구현 가능한 Z와 요구되는 코딩율을 시그널링해야 한다.
LBRM의 응용
LBRM을 사용하는 경우의 예시로서, 단말의 구현 복잡도를 고려해서 정의를 할 수 있다. 즉, 단말은 LLR storage 또는 LDPC 인코더/디코더 복잡도를 고려해서 LBRM을 사용할 수 있다.
높은 쓰루풋(High throughput)이 요구되는 경우, LDPC 코드는 Low rate을 인코딩/디코딩을 하기 위해서 H-행렬의 row와 Column이 큰 것이 필요하게 된다. 인코딩/디코딩의 쓰루풋은 처리해야 할 H-행렬의 크기 및 포함된 Edge에 반비례한다. 그래서, 높은 쓰루풋이 요구되는 경우에 단말은 H-행렬의 일부만 사용해서 인코딩/디코딩 쓰루풋을 증가시킬 수 있다. 이 경우, HARQ에서 IR 성능을 포기하고 체이스-컴바이닝을 함으로써 쓰루풋을 증가시킬 수 있다. 이 경우에도 LBRM을 사용할 수 있다.
이상에서 설명된 제안들 및 실시예들은 본 발명의 구성요소들과 특징들이 소정 형태로 결합된 것들이다. 각 구성요소 또는 특징은 별도의 명시적 언급이 없는 한 선택적인 것으로 고려되어야 한다. 각 구성요소 또는 특징은 다른 구성요소나 특징과 결합되지 않은 형태로 실시될 수 있다. 또한, 일부 구성요소들 및/또는 특징들을 결합하여 본 발명의 실시예를 구성하는 것도 가능하다. 본 발명의 실시예들에서 설명되는 동작들의 순서는 변경될 수 있다. 어느 실시예의 일부 구성이나 특징은 다른 실시예에 포함될 수 있고, 또는 다른 실시예의 대응하는 구성 또는 특징과 교체될 수 있다. 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함시킬 수 있음은 자명하다.
본 발명은 본 발명의 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
채널 코딩을 수행하는 방법 및 이를 위한 장치는 3GPP LTE/LTE-A 시스템, 5G 통신 시스템 등과 같은 다양한 무선통신 시스템에서 산업상으로 이용이 가능하다.

Claims (12)

  1. 통신 장치가 채널 코딩을 수행하는 방법에 있어서,
    CRC가 부착된 코드 블록(Code Block, CB)에 대해 제로 패딩을 수행하는 단계;
    상기 제로 패딩이 수행된 CB에 대해 LDPC(Low-density parity-check) 인코딩을 수행하는 단계; 및
    상기 LDPC 인코딩된 비트 시퀀스를 순환 버퍼(Circular Buffer)에 쓰는(writing) 단계를 포함하는, 채널 코딩 방법.
  2. 제 1항에 있어서,
    상기 순환 버퍼에 쓰여진 비트 시퀀스에 대해 레이트 매칭을 수행하여 레이트 매칭 출력 비트 시퀀스를 생성하는 단계를 더 포함하는, 채널 코딩 방법.
  3. 제 2항에 있어서,
    상기 레이트 매칭 출력 비트 시퀀스는 결정된 리던던시 버전에 기초하여 생성되는, 채널 코딩 방법.
  4. 제 2항에 있어서,
    상기 레이트 매칭 출력 비트 시퀀스에 대해 비트-인터리빙을 수행하는 단계를 더 포함하는, 채널 코딩 방법.
  5. 제 1항에 있어서,
    상기 순환 버퍼에 쓰여진 비트 시퀀스에서 리던던시 버전을 생성하는 단계를 더 포함하되,
    상기 러던던시 버전은 LDPC 리프팅(Lifting) 크기 단위로 생성하는, 채널 코딩 방법.
  6. 제 1항에 있어서,
    상기 LDPC 인코딩은 CB 별로 수행되는, 채널 코딩 방법.
  7. 채널 코딩을 수행하기 위한 통신 장치에 있어서,
    CRC가 부착된 코드 블록(Code Block, CB)에 대해 제로 패딩을 수행하도록 구성되고,
    상기 제로 패딩이 수행된 CB에 대해 LDPC(Low-density parity-check) 인코딩을 수행하도록 구성되며,
    상기 LDPC 인코딩된 비트 시퀀스를 순환 버퍼(Circular Buffer)에 쓰도록(writing) 구성된 프로세서를 포함하는, 통신 장치.
  8. 제 7항에 있어서,
    상기 프로세서는 상기 순환 버퍼에 쓰여진 비트 시퀀스에 대해 레이트 매칭을 수행하여 레이트 매칭 출력 비트 시퀀스를 생성하도록 구성되는, 통신 장치.
  9. 제 8항에 있어서,
    상기 프로세서는 상기 레이트 매칭 출력 비트 시퀀스는 결정된 리던던시 버전에 기초하여 생성하도록 구성되는, 통신 장치.
  10. 제 9항에 있어서,
    상기 프로세서는 상기 레이트 매칭 출력 비트 시퀀스에 대해 비트-인터리빙을 수행하도록 구성되는, 통신 장치.
  11. 제 8항에 있어서,
    상기 프로세서는 상기 순환 버퍼에 쓰여진 비트 시퀀스에서 리던던시 버전을 생성하도록 구성되며,
    상기 러던던시 버전은 LDPC 리프팅(Lifting) 크기 단위로 생성되는, 통신 장치.
  12. 제 7항에 있어서,
    상기 프로세서는 상기 LDPC 인코딩을 CB 별로 수행하는, 통신 장치.
PCT/KR2018/003079 2017-03-16 2018-03-16 채널 코딩을 수행하는 방법 및 이를 위한 장치 WO2018169339A1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US201762472540P 2017-03-16 2017-03-16
US62/472,540 2017-03-16
US201762501766P 2017-05-05 2017-05-05
US62/501,766 2017-05-05
US201762506525P 2017-05-15 2017-05-15
US62/506,525 2017-05-15
US201762518607P 2017-06-13 2017-06-13
US62/518,607 2017-06-13
US201762523809P 2017-06-23 2017-06-23
US62/523,809 2017-06-23

Publications (1)

Publication Number Publication Date
WO2018169339A1 true WO2018169339A1 (ko) 2018-09-20

Family

ID=63523706

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/003079 WO2018169339A1 (ko) 2017-03-16 2018-03-16 채널 코딩을 수행하는 방법 및 이를 위한 장치

Country Status (1)

Country Link
WO (1) WO2018169339A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021179887A1 (zh) * 2020-03-10 2021-09-16 华为技术有限公司 一种通信方法及装置
US11728830B2 (en) 2017-09-11 2023-08-15 Zte Corporation Methods and apparatus for processing LDPC coded data

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
HUAWEI ET AL.: "LDPC design for eMBB data", 3GPP TSG RAN WG1 NR AD-HOC MEETING, R1-1700092, 10 January 2017 (2017-01-10), Spokane, USA, XP051202601 *
INTEL CORPORATION: "Data channel encoding chain", 3GPP TSG RAN WG1 MEETING #88, R1-1702711,, 7 February 2017 (2017-02-07), Athens, Greece, XP051221551 *
INTEL CORPORATION: "LDPC HARQ design", 3GPP TSG RAN WG1 AD HOC, R1-1700384, 10 January 2017 (2017-01-10), Spokane, USA, XP051202862 *
MEDIATEK INC: "eMBB Encoding Chain", 3GPP TSG RAN WG1 MEETING #88, R1-1702732, 7 February 2017 (2017-02-07), Athens, Greece, XP051221572 *
ZTE: "Bit rearrangement of LDPC for high order modulation", 3GPP TSG RAN WG1 MEETING #88, R1-1701601, 7 February 2017 (2017-02-07), Athens, Greece, XP051220820 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728830B2 (en) 2017-09-11 2023-08-15 Zte Corporation Methods and apparatus for processing LDPC coded data
WO2021179887A1 (zh) * 2020-03-10 2021-09-16 华为技术有限公司 一种通信方法及装置

Similar Documents

Publication Publication Date Title
WO2018062660A1 (ko) Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치
WO2018174569A1 (en) Apparatus and method of transmission using harq in communication or broadcasting system
WO2017023079A1 (ko) 폴라 코드에서의 데이터 비트 결정 방법 및 이를 위한 장치
WO2016089157A1 (en) Sc-ldpc codes for wireless communication systems
WO2018062942A1 (en) Method for receiving control information for reference signal related to phase noise estimation and user equipment therefor
WO2018128200A1 (ko) Noma 기반 시스템에서 harq 동작을 수행하는 방법 및 이를 위한 장치
WO2019160369A1 (ko) 무선 통신 시스템에서 페이징을 위한 제어 정보를 송수신하는 방법 및 이를 위한 장치
WO2018182233A1 (ko) 무선통신시스템에서 직교 또는 비직교 부호 다중 접속 기법을 사용하여 통신을 수행하는 방법 및 장치
WO2016108657A1 (ko) 무선 통신 시스템에서 ack/nack 전송 방법 및 장치
WO2017217584A1 (ko) Fdr 모드로 동작하는 환경에서의 harq 프로시저를 수행하는 방법 및 이를 위한 장치
WO2017217711A1 (ko) 폴라 코드를 위한 데이터 재송신 방법 및 이를 위한 장치
WO2011126351A2 (ko) 경쟁 기반의 상향링크 채널 신호 송수신 방법
WO2010123331A2 (ko) 반송파 병합 전송을 위한 제어신호 송수신 방법 및 장치
WO2013032156A1 (en) Method and apparatus for transmitting and receiving information in a broadcasting/communication system
WO2010107232A2 (en) Method of retransmission for supporting mimo in synchronous harq
WO2018124779A1 (ko) 폴라 코드에 기반한 harq를 수행하는 방법 및 장치
WO2017171396A1 (ko) 무선 통신 시스템에서 기지국과 단말이 데이터 신호를 송수신하는 방법 및 이를 지원하는 장치
WO2018143743A1 (ko) 행-직교 구조(row-orthogonal)를 이용한 LDPC 코드 전송 방법 및 이를 위한 장치
WO2017018859A1 (en) Method and apparatus for channel encoding and channel decoding in a wireless communication system
WO2017150944A1 (ko) 무선 통신 시스템에서 무선 신호 송수신 방법 및 장치
WO2013125908A1 (ko) 제어정보 전송 방법 및 장치
WO2018182369A1 (ko) 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말
WO2017022960A1 (ko) 무선통신 시스템에서 단말-특정 tdd 프레임을 이용하여 harq ack/nack 피드백을 전송하는 방법 및 이를 위한 장치
WO2018225885A1 (ko) Sc-ldpc 코드 부호화 방법 및 이를 위한 장치
WO2018128435A2 (ko) 다중 ldpc 코드에서 ldpc 베이스 코드를 선택하는 방법 및 이를 위한 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18767144

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18767144

Country of ref document: EP

Kind code of ref document: A1