WO2018151012A1 - イオン濃度分布測定装置 - Google Patents

イオン濃度分布測定装置 Download PDF

Info

Publication number
WO2018151012A1
WO2018151012A1 PCT/JP2018/004447 JP2018004447W WO2018151012A1 WO 2018151012 A1 WO2018151012 A1 WO 2018151012A1 JP 2018004447 W JP2018004447 W JP 2018004447W WO 2018151012 A1 WO2018151012 A1 WO 2018151012A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
ion concentration
concentration distribution
distribution measuring
capacitor
Prior art date
Application number
PCT/JP2018/004447
Other languages
English (en)
French (fr)
Inventor
澤田　和明
洋夫 山本
誠一郎 水野
俊樹 若森
Original Assignee
国立大学法人豊橋技術科学大学
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人豊橋技術科学大学, 浜松ホトニクス株式会社 filed Critical 国立大学法人豊橋技術科学大学
Priority to US16/481,979 priority Critical patent/US10845329B2/en
Priority to DE112018000864.9T priority patent/DE112018000864T5/de
Priority to CN201880005372.XA priority patent/CN110100176B/zh
Publication of WO2018151012A1 publication Critical patent/WO2018151012A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/227—Sensors changing capacitance upon adsorption or absorption of fluid components, e.g. electrolyte-insulator-semiconductor sensors, MOS capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Definitions

  • the present invention relates to an apparatus for measuring the distribution of ion concentration.
  • a sensor using an ion sensitive field effect transistor As an ion sensor for measuring the ion concentration in a solution, a sensor using an ion sensitive field effect transistor (ISFET: “Ion” Sensitive “Field” Effector Transistor) is known.
  • the ion sensor includes a FET having a gate electrode covered with an ion sensitive film. This ion sensor controls the current between the drain and source of the FET according to the surface potential of the ion sensitive film generated by the ion activity in the solution, and measures the ion concentration by detecting this current value. be able to.
  • Patent Documents 1 and 2 and Non-Patent Document 1 describe an ion concentration distribution measuring device (ion image sensor) in which a plurality of unit detection units for detecting ion concentrations are arranged.
  • Each unit detection unit includes a MOS transistor having a gate electrode to which an ion sensitive film is electrically connected.
  • This ion concentration distribution measuring device can measure the ion concentration distribution by generating an amount of electric charge corresponding to the surface potential of the ion sensitive film in each unit detection unit and detecting a voltage value corresponding to the electric charge amount. it can.
  • Patent Documents 1 and 2 and Non-Patent Document 1 are said to have superior characteristics compared to ISFET.
  • this ion concentration distribution measuring apparatus has a problem that it is easily affected by noise.
  • the present invention has been made to solve the above-described problems, and an object thereof is to provide an ion concentration distribution measuring apparatus which is not easily affected by noise.
  • An ion concentration distribution measuring apparatus includes a detection unit in which a plurality of unit detection units each outputting a charge corresponding to an ion concentration are arranged on a semiconductor substrate in a one-dimensional or two-dimensional manner, And a signal processing unit including one or more integration circuits that output a signal value corresponding to the amount of charge output from the unit detection unit.
  • the unit detection unit is (1) a MOS transistor having a first electrode, a second electrode, and a gate electrode, and (2) is electrically connected to the gate electrode of the MOS transistor and applies a potential corresponding to the ion concentration to the gate electrode.
  • An ion sensitive portion (3) a first capacitor portion provided between the second electrode of the MOS transistor and the reference potential input terminal, and storing an amount of charge corresponding to the potential of the gate electrode; and (4) first A transfer switch having an end and a second end, the first end being electrically connected to the second electrode of the MOS transistor, and outputting the charge accumulated in the first capacitor portion from the second end.
  • one of the first electrode and the second electrode of the MOS transistor is a drain electrode, and the other is a source electrode.
  • the integration circuit includes (1) a first input terminal for inputting a charge output from any one of the plurality of unit detection units, a second input terminal for receiving a reference potential, and a signal value.
  • An amplifier having an output terminal for output; and (2) a second capacitor unit that is provided between the first input terminal and the output terminal of the amplifier and accumulates charges input to the first input terminal of the amplifier; And a reset switch that is provided in parallel to the second capacitor unit and resets the charge storage of the second capacitor unit.
  • the integrating circuit outputs a signal value corresponding to the amount of charge accumulated in the second capacitor unit from the output terminal of the amplifier.
  • the ion concentration distribution measuring apparatus of the present invention is less susceptible to noise and can measure the ion concentration distribution with high accuracy.
  • FIG. 1 is a diagram illustrating an overall configuration of an ion concentration distribution measuring apparatus 1A according to the first embodiment.
  • FIG. 2 is a diagram illustrating a circuit configuration example of the unit detector 10 m, n and the integrating circuit 20 n of the ion concentration distribution measuring apparatus 1A of the first embodiment.
  • FIG. 3 is a diagram schematically illustrating a cross-sectional configuration example of each unit detection unit 10 m, n .
  • FIG. 4 is a timing chart showing an operation example of the unit detector 10 m, n and the integrating circuit 20 n of the ion concentration distribution measuring apparatus 1A of the first embodiment.
  • FIG. 1 is a diagram illustrating an overall configuration of an ion concentration distribution measuring apparatus 1A according to the first embodiment.
  • FIG. 2 is a diagram illustrating a circuit configuration example of the unit detector 10 m, n and the integrating circuit 20 n of the ion concentration distribution measuring apparatus 1A of the first embodiment.
  • FIG. 3 is a diagram schematically
  • FIG. 5 is a diagram showing a result of simulating the operations of the unit detector 10 m, n and the integrating circuit 20 n of the ion concentration distribution measuring apparatus 1A of the first embodiment.
  • FIG. 6 is a diagram illustrating an overall configuration of an ion concentration distribution measuring apparatus 1B according to the second embodiment.
  • FIG. 7 is a diagram illustrating a circuit configuration example of the unit detection units 10 m, n and the integration circuit 20 n of the ion concentration distribution measuring apparatus 1B according to the second embodiment.
  • FIG. 8 is a timing chart showing an operation example of the unit detectors 10 m, n and the integrating circuit 20 n of the ion concentration distribution measuring apparatus 1B of the second embodiment.
  • FIG. 9 is a diagram illustrating an overall configuration of an ion concentration distribution measuring apparatus 1C according to the third embodiment.
  • FIG. 10 is a diagram illustrating a circuit configuration example of the unit detection unit 10 m, n , the integration circuit 20 n, and the accumulation circuit 30 n of the ion concentration distribution measuring apparatus 1C of the third embodiment.
  • FIG. 11 is a diagram illustrating simulation results of the operations of the unit detector 10 m, n , the integration circuit 20 n, and the accumulation circuit 30 n of the ion concentration distribution measuring apparatus 1C of the third embodiment.
  • FIG. 1 is a diagram showing an overall configuration of an ion concentration distribution measuring apparatus 1A according to the first embodiment.
  • the ion concentration distribution measuring apparatus 1A includes a detection unit 2A, a signal processing unit 3A, and a control unit 4A.
  • the detection unit 2A is formed on a semiconductor substrate.
  • the signal processing unit 3A is also preferably formed on the semiconductor substrate, and in addition, the control unit 4A is also preferably formed.
  • the detection unit 2A includes M ⁇ N unit detection units 10 1,1 to 10 M, N.
  • the M ⁇ N unit detectors 10 1,1 to 10 M, N have a common configuration and are two-dimensionally arranged in M rows and N columns.
  • Each unit detection unit 10 m, n is located in the m-th row and the n-th column.
  • Each unit detection unit 10 m, n operates based on the ID (m) signal and TG (m) signal given from the control unit 4A, and outputs an amount of charge corresponding to the ion concentration to the signal processing unit 3A.
  • M and N are integers of 2 or more, m is an integer of 1 to M, and n is an integer of 1 to N.
  • the signal processing unit 3A includes N integrating circuits 20 1 to 20 N and N switches 40 1 to 40 N.
  • the N integration circuits 20 1 to 20 N have a common configuration.
  • Each integration circuit 20 n is connected to M unit detection units 10 1, n to 10 M, n in the n-th column of the detection unit 2A.
  • Each integrating circuit 20 n operates based on a reset signal given from the control unit 4A, and inputs electric charges sequentially output from each of the M unit detection units 10 1, n to 10 M, n in the n-th column. The signal value corresponding to the amount of accumulated charge is output.
  • Each switch 40 n is connected to the output terminal of the integrating circuit 20 n and operates based on the sel (n) signal given from the control unit 4A.
  • the N switches 40 1 to 40 N are sequentially turned on, the signal values output from the N integrating circuits 20 1 to 20 N are sequentially output to a common output line.
  • the control unit 4A controls the operations of the detection unit 2A and the signal processing unit 3A.
  • the control unit 4A outputs an ID (m) signal and a TG (m) signal for controlling the operation of each unit detection unit 10m, n of the detection unit 2A. Further, the control unit 4A outputs a reset signal for controlling the operation of each integrating circuit 20 n of the signal processing unit 3A, and sel (n for controlling the operation of each switch 40 n of the signal processing unit 3A. ) Output the signal.
  • FIG. 2 is a diagram illustrating a circuit configuration example of the unit detector 10 m, n and the integrating circuit 20 n of the ion concentration distribution measuring apparatus 1A of the first embodiment.
  • the unit detection unit 10 m, n in the m-th row and the n-th column is shown as a representative
  • N units Of the integration circuits 20 1 to 20 N the integration circuit 20 n connected to the unit detection unit 10 m, n is shown as a representative.
  • Each unit detection unit 10 m, n includes a MOS transistor 11, an ion sensing unit 12, a capacitor unit (first capacitor unit) 13 and a transfer switch 14.
  • the MOS transistor 11 is an NMOS transistor, for example, and has a drain electrode (first electrode), a source electrode (second electrode), and a gate electrode.
  • the drain electrode of the MOS transistor 11 receives the ID (m) signal given from the control unit 4A.
  • the ion sensitive unit 12 is electrically connected to the gate electrode of the MOS transistor 11 and applies a potential corresponding to the ion concentration to the gate electrode.
  • Si 3 N 4 or Ta 2 O 5 is used as the ion sensitive portion 12.
  • the ion sensitive unit 12 is preferably provided so as to cover at least a part of either or both of the MOS transistor 11 and the transfer switch 14, and in this case, each unit detection unit 10m, The layout area of n can be reduced.
  • the capacitor unit 13 is provided between the source electrode of the MOS transistor 11 and a reference potential input terminal (for example, a ground potential input terminal), and accumulates an amount of charge corresponding to the potential of the gate electrode of the MOS transistor 11.
  • the capacitance unit 13 is preferably a parasitic capacitance.
  • the layout area of each unit detection unit 10 m, n on the semiconductor substrate can be reduced.
  • the capacitor 13 may be intentionally made. For example, if the MIM (Metal-Oxide-Metal) capacitor is used , the layout area of each unit detector 10 m, n on the semiconductor substrate is reduced. can do.
  • the transfer switch 14 has a first end and a second end. The first end of the transfer switch 14 is electrically connected to the source electrode of the MOS transistor 11. The transfer switch 14 operates based on the TG (m) signal given from the control unit 4A. When the transfer switch 14 of each unit detection unit 10 m, n is in an ON state, the charge accumulated in the capacitance unit 13 is output from the second end to the integration circuit 20 n .
  • the transfer switch 14 can be configured by, for example, an NMOS transistor.
  • the potential of the source electrode of the MOS transistor 11, that is, the potential of the first end of the transfer switch 14 is referred to as A potential.
  • the A potential is in accordance with the amount of charge accumulated in the capacitor unit 13.
  • Each integrating circuit 20 n includes an amplifier 21, a capacitor (second capacitor) 22, and a reset switch 23, and has a configuration of a capacitive feedback trans-impedance amplifier (CTIA).
  • CTIA capacitive feedback trans-impedance amplifier
  • the amplifier 21 has an inverting input terminal (first input terminal), a non-inverting input terminal (second input terminal), and an output terminal.
  • the inverting input terminal of the amplifier 21 of each integrating circuit 20 n receives the charge output from the transfer switch 14 of the unit detector 10 m, n .
  • the non-inverting input terminal of the amplifier 21 receives an inp potential (reference potential).
  • the output terminal of the amplifier 21 outputs an out signal.
  • the capacitor unit 22 is provided between the inverting input terminal and the output terminal of the amplifier 21 and accumulates electric charges input to the inverting input terminal of the amplifier 21.
  • the reset switch 23 is provided in parallel to the capacitor unit 22. The reset switch 23 operates based on a reset signal given from the control unit 4A. When the reset switch 23 is in the on state, the charge accumulation in the capacitor 22 is reset. When the reset switch 23 is in the OFF state, charge storage by the capacitor 22 is possible.
  • FIG. 3 is a diagram schematically illustrating a cross-sectional configuration example of each unit detection unit 10 m, n .
  • N + -type regions 111 to 113 are formed on one main surface of a P-type semiconductor substrate 101, an insulating film 121 is formed thereon, and a gate is formed on the insulating film 121. Electrodes 131 and 132 are formed. The parasitic capacitance of the N + type region 112 is used as the capacitor portion 13.
  • the gate electrode 131 is located between the N + type region 111 and the N + type region 112, and these constitute the MOS transistor 11.
  • the N + type region 111 is given an ID (m) signal from the control unit 4A.
  • the gate electrode 132 is located between the N + type region 112 and the N + type region 113, and these constitute the transfer switch 14.
  • the gate electrode 132 is supplied with a TG (m) signal from the control unit 4A.
  • the N + type region 113 is electrically connected to the integrating circuit 20 n .
  • An insulating layer 141 is formed on these, and a film-like ion sensitive portion 12 is formed on the insulating layer 141.
  • the ion sensitive part 12 and the gate electrode 131 are electrically connected to each other by conductive materials 151 to 153.
  • FIG. 4 is a timing chart showing an operation example of the unit detector 10 m, n and the integrating circuit 20 n of the ion concentration distribution measuring apparatus 1A of the first embodiment.
  • the unit detector 10 m, n in the m- th row and the n-th column and the N integrator circuits 20 1 to 20 An operation example of the integration circuit 20 n of N is shown.
  • the out signal output from is shown.
  • Time t 1 before is a reset period.
  • Time t 1 before a reset signal is H level
  • the integrating circuit 20 n, a is turned on reset switch 23
  • the charge accumulation capacitor section 22 is initialized, out signal becomes the initial value.
  • the transfer switch 14 since the transfer switch 14 is in the ON state, the inverting input terminal and the non-inverting input terminal of the amplifier 21 are in an imaginary short relationship, and therefore the A potential is reset to the inp potential level.
  • the period from time t 1 to t 2 is a standby period.
  • reset signal at time t 1 is turned to L level
  • the integrating circuit 20 n, the reset switch 23 is turned off, it is possible to charge accumulation by capacitor 22.
  • the TG (m) signal is at the H level
  • the ID (m) signal is at the inp potential level
  • the A potential remains unchanged at the inp potential level
  • the out signal remains at the initial value. Even if the TG (m) signal subsequently changes to the L level, the state in which the out signal is the initial value is maintained.
  • the period from time t 2 to t 3 is a charge injection period. Since the TG (m) signal is at the L level and the transfer switch 14 is in the OFF state, the out signal remains at the initial value.
  • the ID (m) signal becomes the ground potential level for a certain period after time t 2, and a certain amount of charge is injected into the capacitor portion 13.
  • the ID (m) signal returns to the inp potential level, the A potential (that is, the amount of charge accumulated in the capacitor portion 13) comes into contact with the potential of the gate electrode of the MOS transistor 11 (that is, the ion sensitive portion 12). It depends on the ion concentration in the measurement object.
  • the period from time t 3 to t 4 is a charge transfer period. Since the TG (m) signal becomes H level for a certain period after time t 3 and the transfer switch 14 is turned on, the charge accumulated in the capacitor 13 passes through the transfer switch 14 and is integrated in the integration circuit. 20 n and stored in the capacitor 22 of the integrating circuit 20 n . Since the inverting input terminal and the non-inverting input terminal of the amplifier 21 are in an imaginary short relationship, the A potential returns to the inp potential level.
  • time t 7 is a reset period.
  • the reset signal becomes H level
  • the reset switch 23 is turned on in the integrating circuit 20 n
  • charge accumulation in the capacitor 22 is initialized, and the out signal becomes the initial value.
  • FIG. 5 is a diagram showing a result of simulating the operations of the unit detector 10 m, n and the integrating circuit 20 n of the ion concentration distribution measuring apparatus 1A of the first embodiment.
  • the inp potential level is 1.5 V
  • the capacitance value of the capacitor 22 is 0.1 pF
  • the potential of the gate electrode of the MOS transistor 11 is 0.5 V, 1.0 V, 1.5 V, and 2.0 V. Value.
  • the amount of charge corresponding to the ion concentration is transferred unit detection unit 10 m, from the n to the integrating circuit 20 n, the charge is accumulated in the integrating circuit 20 n, the accumulated An out signal having a value corresponding to the amount of the generated charge is output from the integrating circuit 20 n . Accordingly, the ion concentration distribution measuring apparatus 1A, the unit detector 10 m, the signal lines from n until the integrating circuit 20 n is long, even if a large parasitic capacitance of the signal line, since there is no compromising gain, It is less affected by noise and can measure the ion concentration distribution with high accuracy.
  • Non-Patent Document 1 when the voltage value corresponding to the ion concentration is read from the unit detector 10 m, n , the voltage value is small and the output signal Since the gain is damaged by the capacitance of the line, it is susceptible to noise.
  • the ion sensitive unit 12 is provided so as to cover at least a part of both or either one of the MOS transistor 11 and the transfer switch 14, and thereby each of the elements on the semiconductor substrate.
  • the layout area of the unit detector 10 m, n can be reduced. Thereby, the arrangement
  • the ion concentration distribution measuring apparatus 1A of the present embodiment accumulates an amount of electric charge corresponding to the ion concentration in the capacitance unit 13 in the unit detection units 10m, n sequentially for each row of the detection units 2A.
  • the charge may be transferred from the unit detection unit 10 m, n to the integration circuit 20 n .
  • the ion concentration distribution measuring apparatus 1A of the present embodiment accumulates an amount of charge corresponding to the ion concentration in the capacitor unit 13 simultaneously in all the unit detection units 10 1,1 to 10 M, N of the detection unit 2A. Thereafter, the charges may be sequentially transferred from the unit detection units 10 m, n to the integration circuit 20 n for each row of the detection units 2A, and the out signal may be output from the integration circuit 20 n .
  • FIG. 6 is a diagram illustrating an overall configuration of an ion concentration distribution measuring apparatus 1B according to the second embodiment.
  • the ion concentration distribution measuring apparatus 1B includes a detection unit 2B, a signal processing unit 3B, and a control unit 4B.
  • the ion concentration distribution measuring apparatus 1B of the second embodiment is different in the configuration of each unit detection unit 10m, n , and the ID (m ) differs in that the signal is not given, also, the level of inp signal supplied from the control unit 4B to the integrating circuit 20 n is different in not constant.
  • FIG. 7 is a diagram illustrating a circuit configuration example of the unit detection units 10 m, n and the integration circuit 20 n of the ion concentration distribution measuring apparatus 1B according to the second embodiment.
  • the drain electrode (first electrode) of the MOS transistor 11 and the second end of the transfer switch 14 are electrically connected to each other.
  • the level of inp potential inputted to the non-inverting input terminal of the amplifier 21 of each integrating circuit 20 n is changed in pulses.
  • FIG. 8 is a timing chart showing an operation example of the unit detectors 10 m, n and the integrating circuit 20 n of the ion concentration distribution measuring apparatus 1B of the second embodiment.
  • This figure shows, in order from the top, TG (m) signal supplied to the unit detection unit 10 m, n transfer switch 14, reset signal applied to reset switch 23 of the integrating circuit 20 n, the integrating circuit 20 n of The inp potential input to the non-inverting input terminal of the amplifier 21, the A potential of the source electrode of the MOS transistor 11 of the unit detector 10 m, n , and the out signal output from the output terminal of the amplifier 21 of the integrating circuit 20 n ,It is shown.
  • Time t 1 before is a reset period.
  • Time t 1 before a reset signal is H level
  • the integrating circuit 20 n, a is turned on reset switch 23
  • the charge accumulation capacitor section 22 is initialized, out signal becomes the initial value.
  • the TG (m) signal is at the H level
  • the transfer switch 14 is on. Further, since the inp signal is at the H level and the inverting input terminal and the non-inverting input terminal of the amplifier 21 are in an imaginary short relationship, the A potential is at the same H level as the inp signal.
  • the period from time t 1 to t 2 is a standby period.
  • the TG (m) signal turns to L level and the transfer switch 14 is turned off, but the A potential remains at the same H level as the inp signal, and the out signal remains at the initial value.
  • the period from time t 2 to t 3 is a charge injection period. During this period, the inp signal becomes L level, and since the inverting input terminal and the non-inverting input terminal of the amplifier 21 are in an imaginary short relationship, the voltage applied to the drain electrode of the MOS transistor 11 becomes the L level of the inp signal. A certain amount of charge is injected into the capacitor portion 13.
  • the period from time t 3 to t 4 is a charge hold period. During this period, the inp signal becomes the H level, and the A potential (that is, the amount of charge accumulated in the capacitor portion 13) is the potential of the gate electrode of the MOS transistor 11 (that is, the measurement target in contact with the ion sensitive portion 12). (Ion concentration).
  • the period from time t 4 to t 5 is a standby period.
  • reset signal at time t 4 turns to L level, the integrating circuit 20 n, the reset switch 23 is turned off, it is possible to charge accumulation by capacitor 22.
  • the period from time t 5 to t 6 is a charge transfer period. Since the TG (m) signal becomes H level and the transfer switch 14 is turned on, the charge accumulated in the capacitor unit 13 is input to the integration circuit 20 n via the transfer switch 14, and the integration circuit 20 n. Is stored in the capacitor unit 22. Voltage value corresponding to the amount of charge stored in the capacitor 22 is output from the integrating circuit 20 n. Since the inverting input terminal and the non-inverting input terminal of the amplifier 21 are in an imaginary short relationship, the A potential returns to the H level of the inp potential.
  • time t 6 is a reset period.
  • the reset signal becomes H level
  • the reset switch 23 is turned on in the integrating circuit 20 n
  • charge accumulation in the capacitor 22 is initialized, and the out signal becomes the initial value.
  • the ion concentration distribution measuring apparatus 1B of the second embodiment has the following effects in addition to the same effects as those of the first embodiment.
  • the arrangement pitch of the unit detection units on the semiconductor substrate is reduced by an amount that can eliminate the signal line for that purpose.
  • the spatial resolution of ion concentration distribution measurement can be further increased.
  • the amount of charge injected into the charge injection period unit detector 10 m, the capacity portion 13 of the n has a non-inverting input of the integrating circuit 20 n of the amplifier 21 Since it is defined by the inp potential input to the terminal, the influence of variations in amplifier offset can be suppressed.
  • FIG. 9 is a diagram illustrating an overall configuration of an ion concentration distribution measuring apparatus 1C according to the third embodiment.
  • the ion concentration distribution measuring apparatus 1C includes a detection unit 2C, a signal processing unit 3C, and a control unit 4C.
  • the ion concentration distribution measuring apparatus 1C of the third embodiment is different in that the signal processing unit 3C further includes N accumulating circuits 30 1 to 30 N , and the control unit read signal to the accumulating circuit 30 n from 4C, is different in that hold signal and reset2 signal is given.
  • the detection unit 2C in the third embodiment has the same configuration as the detection unit 2B in the second embodiment.
  • each accumulating circuit 30 n is provided between the integrating circuit 20 n and the switch 40 n .
  • Each accumulating circuit 30 n operates based on a read signal, a hold signal, and a reset2 signal given from the control unit 4C.
  • Each accumulating circuit 30 n cumulatively adds the signal values output from the integrating circuit 20 n, and outputs the signal value after the cumulative addition to the switch 40 n .
  • FIG. 10 is a diagram illustrating a circuit configuration example of the unit detection unit 10 m, n , the integration circuit 20 n, and the accumulation circuit 30 n of the ion concentration distribution measuring apparatus 1C of the third embodiment.
  • Unit detection unit 10 m in the third embodiment, n has the same configuration as the unit detector 10 m, n in the second embodiment.
  • the integrating circuit 20 n in the third embodiment has the same configuration as the integrating circuit 20 n in the second embodiment.
  • Each accumulating circuit 30 n includes an amplifier 31, a capacitor 32, a reset switch 33, a capacitor 34, and switches 35 to 38.
  • the reset switch 33 operates based on a reset2 signal given from the control unit 4C.
  • the capacitor unit 34 and the switches 35 to 38 constitute a switched capacitor circuit.
  • One end of the capacitor 34 is connected to the output terminal of the amplifier 21 of the integrating circuit 20 n via the switch 35 and is connected to the reference potential input terminal via the switch 36.
  • the other end of the capacitor 34 is connected to the inverting input terminal of the amplifier 31 via the switch 37 and is connected to the reference potential input terminal via the switch 38.
  • the switch 35 and the switch 38 operate based on a hold signal given from the control unit 4C.
  • the switch 36 and the switch 37 operate based on a read signal given from the control unit 4C.
  • the switches 35 and 38 and the switches 36 and 37 are not turned on at the same time.
  • Each accumulating circuit 30 n accumulates an amount of electric charge in the capacitor unit 34 in accordance with the value of the out1 signal output from the integrating circuit 20 n when the switches 35 and 38 are in the ON state.
  • 37 is on, the charge accumulated in the capacitor 34 is transferred to the inverting input terminal of the amplifier 31 and accumulated in the capacitor 32.
  • FIG. 11 is a diagram illustrating simulation results of the operations of the unit detector 10 m, n , the integration circuit 20 n, and the accumulation circuit 30 n of the ion concentration distribution measuring apparatus 1C of the third embodiment.
  • This figure shows, in order from the top, reset signal applied to reset switch 23 of the integrating circuit 20 n, the unit detecting unit 10 m, n TG (m) signal provided to the transfer switch 14, the integrating circuit 20 n of the non-inverting input inp potential input to the terminal, a potential of the source electrode of the unit detector 10 m, n of the MOS transistor 11 of the amplifier 21, and, out1 signal output from the output terminal of the integrating circuit 20 n of the amplifier 21 ,It is shown.
  • reset2 signal provided to the reset switch 33 of the cumulative circuit 30 n hold the signal applied to the switches 35 and 38 of the accumulation circuit 30 n, read signal provided to the switch 37 of the cumulative circuit 30 n, and , out2 signal output from the output terminal of the amplifier 31 of the accumulating circuit 30 n, are shown.
  • the reference potential applied to one end of the switches 36 and 38 is 1.5 V
  • the capacitance value of the capacitor 22 is 0.1 pF
  • the potential of the gate electrode of the MOS transistor 11 is 1.8 V, 1.9 V, 2
  • the values were 0.0 V and 2.1 V. Between one reset period and the next reset period, it was repeated four times the number of charge injection period and the charge transfer period (i.e., the number of charge transfer to the capacitor 22 of the integrating circuit 20 n) a.
  • Ion concentration distribution measuring apparatus 1C of the third embodiment in addition to the same effects as in the second embodiment, accumulated by accumulating the amount of electric charge corresponding to the ion concentration in the capacitance portion 32 of the accumulating circuit 30 n , it is possible to output a signal corresponding to the amount of charges cumulatively accumulated in the capacitance portion 32 from the cumulative circuit 30 n, it is possible to improve the SN ratio.
  • the present invention is not limited to the above embodiment and configuration examples, and various modifications are possible.
  • the plurality of unit detection units may be arranged two-dimensionally or one-dimensionally.
  • one integration circuit is provided corresponding to M unit detection units in each column among a plurality of unit detection units arranged in M rows and N columns.
  • two or more unit detection units are provided.
  • One integrating circuit may be provided corresponding to each unit, or one integrating circuit may be provided corresponding to one unit detecting unit.
  • a plurality of unit detection units that output charges corresponding to the ion concentration are formed on a semiconductor substrate in a one-dimensional or two-dimensional arrangement.
  • a signal processing unit including one or more integration circuits that output a signal value corresponding to the amount of electric charge output from the unit detection unit.
  • the unit detection unit includes: (1) a MOS transistor having a first electrode, a second electrode, and a gate electrode; and (2) a gate electrode of the MOS transistor.
  • An ion sensitive unit that applies a potential corresponding to the concentration to the gate electrode; and (3) a first electrode that is provided between the second electrode of the MOS transistor and the reference potential input terminal and stores an amount of charge corresponding to the potential of the gate electrode.
  • the first end has a first end and a second end, the first end is electrically connected to the second electrode of the MOS transistor, and charges accumulated in the first capacity portion are transferred from the second end. And a transfer switch for outputting.
  • one of the first electrode and the second electrode of the MOS transistor is a drain electrode, and the other is a source electrode.
  • the integration circuit has (1) a first input terminal for inputting a charge output from any one of the plurality of unit detection units, and a reference potential.
  • An amplifier having a second input terminal and an output terminal for outputting a signal value; and (2) provided between the first input terminal and the output terminal of the amplifier, and charges input to the first input terminal of the amplifier.
  • a second capacitor section for storage; and (3) a reset switch that is provided in parallel to the second capacitor section and resets the charge storage of the second capacitor section.
  • the integrating circuit outputs a signal value corresponding to the amount of charge accumulated in the second capacitor unit from the output terminal of the amplifier.
  • the ion sensitive unit may be configured to cover at least a part of either or both of the MOS transistor and the transfer switch.
  • one integration circuit may be provided corresponding to two or more unit detection units among a plurality of unit detection units.
  • the plurality of unit detection units are two-dimensionally arranged in M rows and N columns (where M and N are integers of 2 or more), and the signal processing unit includes N integration circuits, A configuration may be adopted in which one integration circuit is provided corresponding to M unit detection units in each column among the plurality of unit detection units.
  • the unit detection unit may be configured such that the first electrode of the MOS transistor and the second end of the transfer switch are electrically connected to each other.
  • the signal processing unit may further include an accumulating circuit that accumulatively adds signal values output from the integrating circuit.
  • the present invention can be used as an ion concentration distribution measuring apparatus that is not easily affected by noise.
  • SYMBOLS 1A-1C Ion density distribution measuring apparatus, 2A-2C ... Detection part, 3A-3C ... Signal processing part, 4A-4C ... Control part, 101,1-10M , N ... Unit detection part, 11 ... MOS transistor , 12 ... Ion sensitive part, 13 ... Capacitor part, 14 ... Transfer switch, 20 1 to 20 N ... Integration circuit, 21 ... Amplifier, 22 ... Capacitor part, 23 ... Reset switch, 30 1 to 30 N ... Accumulation circuit , 31... Amplifier, 32... Capacitor section, 33... Reset switch, 34.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Pathology (AREA)
  • Computer Hardware Design (AREA)
  • Molecular Biology (AREA)
  • Power Engineering (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Measurement Of Radiation (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

イオン濃度分布測定装置は、イオン濃度に応じた量の電荷を出力する単位検出部１０ｍ,ｎと、単位検出部から出力される電荷の量に応じた信号値を出力する積分回路２０ｎとを備える。単位検出部１０ｍ,ｎは、ＭＯＳトランジスタ１１、イオン感応部１２、第１容量部１３および転送用スイッチ１４を含む。積分回路２０ｎは、アンプ２１、第２容量部２２およびリセット用スイッチ２３を含む。これにより、ノイズの影響を受けにくいイオン濃度分布測定装置が実現される。

Description

イオン濃度分布測定装置
　本発明は、イオン濃度の分布を測定する装置に関するものである。
　溶液中のイオン濃度を測定するイオンセンサとして、イオン感応性電界効果トランジスタ（ＩＳＦＥＴ： Ion Sensitive Field Effect Transistor）を用いたセンサが知られている。このイオンセンサは、イオン感応膜により覆われたゲート電極を有するＦＥＴを含む。このイオンセンサは、溶液中のイオン活量によって発生するイオン感応膜の表面電位に応じてＦＥＴのドレインとソースとの間の電流を制御し、この電流値を検出することでイオン濃度を測定することができる。
　また、特許文献１，２および非特許文献１には、各々イオン濃度を検出する複数の単位検出部が配列されているイオン濃度分布測定装置（イオンイメージセンサ）が記載されている。各単位検出部は、イオン感応膜が電気的に接続されたゲート電極を有するＭＯＳトランジスタを含む。このイオン濃度分布測定装置は、各単位検出部においてイオン感応膜の表面電位に応じた量の電荷を発生させ、この電荷量に応じた電圧値を検出することでイオン濃度分布を測定することができる。
国際公開第２０１６／１１４２０２号 国際公開第２０１６／１４７７９８号
S. Watanabe et al., "Realized pH Imaging with 1.15μM Pitch by New Structure 2Tr.Type Sensor", APCOT2016, 3d.5, pp.135-136
　特許文献１，２および非特許文献１に記載されたイオン濃度分布測定装置は、ＩＳＦＥＴと比べて優れた特性を有しているとされている。しかし、本発明者の知見によれば、このイオン濃度分布測定装置はノイズの影響を受けやすいという問題点を有している。
　本発明は、上記問題点を解消する為になされたものであり、ノイズの影響を受けにくいイオン濃度分布測定装置を提供することを目的とする。
　本発明によるイオン濃度分布測定装置は、各々イオン濃度に応じた量の電荷を出力する複数の単位検出部が半導体基板上に１次元状または２次元状に配列されて形成された検出部と、単位検出部から出力される電荷の量に応じた信号値を出力する１つ又は２以上の積分回路を含む信号処理部とを備える。
　単位検出部は、（１）第１電極，第２電極およびゲート電極を有するＭＯＳトランジスタと、（２）ＭＯＳトランジスタのゲート電極と電気的に接続され、イオン濃度に応じた電位をゲート電極に与えるイオン感応部と、（３）ＭＯＳトランジスタの第２電極と基準電位入力端子との間に設けられ、ゲート電極の電位に応じた量の電荷を蓄積する第１容量部と、（４）第１端および第２端を有し、第１端がＭＯＳトランジスタの第２電極と電気的に接続され、第１容量部に蓄積された電荷を第２端から出力する転送用スイッチと、を含む。なお、ＭＯＳトランジスタの第１電極および第２電極のうち、一方はドレイン電極であり、他方はソース電極である。
　積分回路は、（１）複数の単位検出部のうちの何れかの単位検出部から出力される電荷を入力する第１入力端子，基準電位が入力される第２入力端子、および、信号値を出力する出力端子を有するアンプと、（２）アンプの第１入力端子と出力端子との間に設けられ、アンプの第１入力端子に入力された電荷を蓄積する第２容量部と、（３）第２容量部に対して並列的に設けられ、第２容量部の電荷蓄積をリセットするリセット用スイッチと、を含む。積分回路は、第２容量部に蓄積された電荷の量に応じた信号値をアンプの出力端子から出力する。
　本発明のイオン濃度分布測定装置は、ノイズの影響を受けにくく、イオン濃度分布を高精度に測定することができる。
図１は、第１実施形態のイオン濃度分布測定装置１Ａの全体構成を示す図である。 図２は、第１実施形態のイオン濃度分布測定装置１Ａの単位検出部１０ｍ,ｎおよび積分回路２０ｎの回路構成例を示す図である。 図３は、各単位検出部１０ｍ,ｎの断面構成例を模式的に示す図である。 図４は、第１実施形態のイオン濃度分布測定装置１Ａの単位検出部１０ｍ,ｎおよび積分回路２０ｎの動作例を示すタイミングチャートである。 図５は、第１実施形態のイオン濃度分布測定装置１Ａの単位検出部１０ｍ,ｎおよび積分回路２０ｎの動作をシミュレーションした結果を示す図である。 図６は、第２実施形態のイオン濃度分布測定装置１Ｂの全体構成を示す図である。 図７は、第２実施形態のイオン濃度分布測定装置１Ｂの単位検出部１０ｍ,ｎおよび積分回路２０ｎの回路構成例を示す図である。 図８は、第２実施形態のイオン濃度分布測定装置１Ｂの単位検出部１０ｍ,ｎおよび積分回路２０ｎの動作例を示すタイミングチャートである。 図９は、第３実施形態のイオン濃度分布測定装置１Ｃの全体構成を示す図である。 図１０は、第３実施形態のイオン濃度分布測定装置１Ｃの単位検出部１０ｍ,ｎ、積分回路２０ｎおよび累積回路３０ｎの回路構成例を示す図である。 図１１は、第３実施形態のイオン濃度分布測定装置１Ｃの単位検出部１０ｍ,ｎ、積分回路２０ｎおよび累積回路３０ｎの動作をシミュレーションした結果を示す図である。
　以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではない。
　（第１実施形態）
　図１は、第１実施形態のイオン濃度分布測定装置１Ａの全体構成を示す図である。イオン濃度分布測定装置１Ａは、検出部２Ａ、信号処理部３Ａおよび制御部４Ａを備える。検出部２Ａは半導体基板上に形成されている。その半導体基板上には、信号処理部３Ａも形成されているのが好適であり、また、加えて制御部４Ａも形成されているのが好適である。
　検出部２Ａは、Ｍ×Ｎ個の単位検出部１０１,１～１０Ｍ,Ｎを含む。Ｍ×Ｎ個の単位検出部１０１,１～１０Ｍ,Ｎは、共通の構成を有し、Ｍ行Ｎ列に２次元配列されている。各単位検出部１０ｍ,ｎは第ｍ行第ｎ列に位置する。各単位検出部１０ｍ,ｎは、制御部４Ａから与えられるID(m)信号およびTG(m)信号に基づいて動作し、イオン濃度に応じた量の電荷を信号処理部３Ａへ出力する。なお、ＭおよびＮは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。
　信号処理部３Ａは、Ｎ個の積分回路２０１～２０ＮおよびＮ個のスイッチ４０１～４０Ｎを含む。Ｎ個の積分回路２０１～２０Ｎは、共通の構成を有する。各積分回路２０ｎは、検出部２Ａの第ｎ列のＭ個の単位検出部１０１,ｎ～１０Ｍ,ｎと接続されている。各積分回路２０ｎは、制御部４Ａから与えられるreset信号に基づいて動作し、第ｎ列のＭ個の単位検出部１０１,ｎ～１０Ｍ,ｎそれぞれから順次に出力される電荷を入力して蓄積し、その蓄積電荷量に応じた信号値を出力する。
　各スイッチ４０ｎは、積分回路２０ｎの出力端子に接続されており、制御部４Ａから与えられるsel(n)信号に基づいて動作する。Ｎ個のスイッチ４０１～４０Ｎは、順次にオン状態となることにより、Ｎ個の積分回路２０１～２０Ｎそれぞれから出力される信号値を順次に共通の出力ラインへ出力する。
　制御部４Ａは、検出部２Ａおよび信号処理部３Ａそれぞれの動作を制御する。制御部４Ａは、検出部２Ａの各単位検出部１０ｍ,ｎの動作を制御するためのID(m)信号およびTG(m)信号を出力する。また、制御部４Ａは、信号処理部３Ａの各積分回路２０ｎの動作を制御するためのreset信号を出力するとともに、信号処理部３Ａの各スイッチ４０ｎの動作を制御するためのsel(n)信号を出力する。
　図２は、第１実施形態のイオン濃度分布測定装置１Ａの単位検出部１０ｍ,ｎおよび積分回路２０ｎの回路構成例を示す図である。この図には、Ｍ×Ｎ個の単位検出部１０１,１～１０Ｍ,Ｎのうち第ｍ行第ｎ列の単位検出部１０ｍ,ｎが代表して示され、また、Ｎ個の積分回路２０１～２０Ｎのうち単位検出部１０ｍ,ｎに接続される積分回路２０ｎが代表して示されている。
　各単位検出部１０ｍ,ｎは、ＭＯＳトランジスタ１１、イオン感応部１２、容量部（第１容量部）１３および転送用スイッチ１４を含む。
　ＭＯＳトランジスタ１１は、例えばＮＭＯＳトランジスタであり、ドレイン電極（第１電極），ソース電極（第２電極）およびゲート電極を有する。ＭＯＳトランジスタ１１のドレイン電極は、制御部４Ａから与えられるID(m)信号を入力する。
　イオン感応部１２は、ＭＯＳトランジスタ１１のゲート電極と電気的に接続され、イオン濃度に応じた電位を該ゲート電極に与える。イオン感応部１２として例えばＳｉ３Ｎ４やＴａ２Ｏ５等が用いられる。イオン感応部１２は、ＭＯＳトランジスタ１１および転送用スイッチ１４の双方または何れか一方の少なくとも一部を覆って設けられているのが好ましく、この場合には半導体基板上の各単位検出部１０ｍ,ｎのレイアウト面積を小さくすることができる。
　容量部１３は、ＭＯＳトランジスタ１１のソース電極と基準電位入力端子（例えば接地電位入力端子）との間に設けられ、ＭＯＳトランジスタ１１のゲート電極の電位に応じた量の電荷を蓄積する。容量部１３は、寄生容量であるのが好ましく、この場合には半導体基板上の各単位検出部１０ｍ,ｎのレイアウト面積を小さくすることができる。また、容量部１３は、意図的に作られたものであってもよく、例えばＭＩＭ（Metal-Oxide-Metal）容量であれば半導体基板上の各単位検出部１０ｍ,ｎのレイアウト面積を小さくすることができる。
　転送用スイッチ１４は、第１端および第２端を有する。転送用スイッチ１４の第１端は、ＭＯＳトランジスタ１１のソース電極と電気的に接続されている。転送用スイッチ１４は、制御部４Ａから与えられるTG(m)信号に基づいて動作する。各単位検出部１０ｍ,ｎの転送用スイッチ１４は、オン状態であるときに、容量部１３に蓄積された電荷を第２端から積分回路２０ｎへ出力する。転送用スイッチ１４は、例えばＮＭＯＳトランジスタにより構成され得る。
　なお、以下では、ＭＯＳトランジスタ１１のソース電極の電位、すなわち、転送用スイッチ１４の第１端の電位を、Ａ電位という。このＡ電位は、容量部１３に蓄積されている電荷の量に応じたものとなる。
　各積分回路２０ｎは、アンプ２１、容量部（第２容量部）２２およびリセット用スイッチ２３を含み、容量性帰還トランスインピーダンス増幅器（ＣＴＩＡ: Capacitive Trans-Impedance Amplifier）の構成を有する。各積分回路２０ｎは、容量部２２に蓄積された電荷の量に応じた信号値を、アンプ２１の出力端子から出力する。
　アンプ２１は、反転入力端子（第１入力端子）、非反転入力端子（第２入力端子）および出力端子を有する。各積分回路２０ｎのアンプ２１の反転入力端子は、単位検出部１０ｍ,ｎの転送用スイッチ１４から出力される電荷を入力する。アンプ２１の非反転入力端子はinp電位（基準電位）が入力される。アンプ２１の出力端子はout信号を出力する。
　容量部２２は、アンプ２１の反転入力端子と出力端子との間に設けられ、アンプ２１の反転入力端子に入力された電荷を蓄積する。リセット用スイッチ２３は、容量部２２に対して並列的に設けられている。リセット用スイッチ２３は、制御部４Ａから与えられるreset信号に基づいて動作する。リセット用スイッチ２３がオン状態であるとき、容量部２２の電荷蓄積がリセットされる。リセット用スイッチ２３がオフ状態であるとき、容量部２２による電荷蓄積が可能である。
　図３は、各単位検出部１０ｍ,ｎの断面構成例を模式的に示す図である。この図に示されるように、Ｐ型半導体基板１０１の一方の主面上にＮ＋型領域１１１～１１３が形成され、これらの上に絶縁膜１２１が形成され、さらに絶縁膜１２１の上にゲート電極１３１，１３２が形成されている。Ｎ＋型領域１１２の寄生容量が容量部１３として用いられる。
　ゲート電極１３１はＮ＋型領域１１１とＮ＋型領域１１２との間に位置しており、これらはＭＯＳトランジスタ１１を構成している。Ｎ＋型領域１１１は、制御部４ＡからID(m)信号が与えられる。
　ゲート電極１３２はＮ＋型領域１１２とＮ＋型領域１１３との間に位置しており、これらは転送用スイッチ１４を構成している。ゲート電極１３２は、制御部４ＡからTG(m)信号が与えられる。Ｎ＋型領域１１３は、積分回路２０ｎと電気的に接続されている。
　これらの上に絶縁層１４１が形成され、この絶縁層１４１の上に膜状のイオン感応部１２が形成されている。イオン感応部１２とゲート電極１３１とは、導電材１５１～１５３により互いに電気的に接続されている。
　図４は、第１実施形態のイオン濃度分布測定装置１Ａの単位検出部１０ｍ,ｎおよび積分回路２０ｎの動作例を示すタイミングチャートである。この図には、Ｍ×Ｎ個の単位検出部１０１,１～１０Ｍ,Ｎのうちの第ｍ行第ｎ列の単位検出部１０ｍ,ｎ、およびＮ個の積分回路２０１～２０Ｎのうちの積分回路２０ｎの動作例が示されている。
　また、この図には、上から順に、単位検出部１０ｍ,ｎの転送用スイッチ１４に与えられるTG(m)信号、積分回路２０ｎのリセット用スイッチ２３に与えられるreset信号、単位検出部１０ｍ,ｎのＭＯＳトランジスタ１１のドレイン電極に与えられるID(m)信号、単位検出部１０ｍ,ｎのＭＯＳトランジスタ１１のソース電極のＡ電位、および、積分回路２０ｎのアンプ２１の出力端子から出力されるout信号、が示されている。
　時刻ｔ１前はリセット期間である。時刻ｔ１前はreset信号がＨレベルであり、積分回路２０ｎにおいて、リセット用スイッチ２３がオン状態であり、容量部２２の電荷蓄積が初期化され、out信号が初期値となっている。また、転送用スイッチ１４がオン状態であるので、アンプ２１の反転入力端子と非反転入力端子とがイマジナリショートの関係にあることから、Ａ電位はinp電位レベルにリセットされている。
　時刻ｔ１～ｔ２の期間は待機期間である。時刻ｔ１にreset信号がＬレベルに転じると、積分回路２０ｎにおいて、リセット用スイッチ２３がオフ状態となり、容量部２２による電荷蓄積が可能となる。TG(m)信号がＨレベルであり、ID(m)信号がinp電位レベルであり、Ａ電位もinp電位レベルのまま変化せず、out信号は初期値のままである。その後にTG(m)信号がＬレベルに転じても、このout信号が初期値である状態は維持される。
　時刻ｔ２～ｔ３の期間は電荷注入期間である。TG(m)信号がＬレベルであり、転送用スイッチ１４がオフ状態であるので、out信号は初期値のままである。時刻ｔ２後の一定期間に亘ってID(m)信号が接地電位レベルとなり、容量部１３に一定量の電荷が注入される。そして、ID(m)信号がinp電位レベルに戻ると、Ａ電位（すなわち、容量部１３に蓄積される電荷の量）は、ＭＯＳトランジスタ１１のゲート電極の電位（すなわち、イオン感応部１２に接する被測定対象におけるイオン濃度）に応じたものとなる。
　時刻ｔ３～ｔ４の期間は電荷転送期間である。時刻ｔ３後の一定期間に亘ってTG(m)信号がＨレベルとなり、転送用スイッチ１４がオン状態となるので、容量部１３に蓄積されていた電荷は、転送用スイッチ１４を経て積分回路２０ｎに入力され、積分回路２０ｎの容量部２２に蓄積される。また、アンプ２１の反転入力端子と非反転入力端子とがイマジナリショートの関係にあることから、Ａ電位はinp電位レベルに戻る。
　以降、電荷注入期間（時刻ｔ４～ｔ５）および電荷転送期間（時刻ｔ５～ｔ６）を繰り返すことで、積分回路２０ｎの容量部２２に、イオン濃度に応じた量の電荷が累積して蓄積されていく。容量部２２に累積して蓄積された電荷の量に応じた電圧値が積分回路２０ｎから出力される。
　時刻ｔ７後はリセット期間である。reset信号がＨレベルとなり、積分回路２０ｎにおいて、リセット用スイッチ２３がオン状態となり、容量部２２の電荷蓄積が初期化され、out信号が初期値となる。
　図５は、第１実施形態のイオン濃度分布測定装置１Ａの単位検出部１０ｍ,ｎおよび積分回路２０ｎの動作をシミュレーションした結果を示す図である。ここでは、inp電位レベルを１.５Ｖとし、容量部２２の容量値を０.１ｐＦとし、ＭＯＳトランジスタ１１のゲート電極の電位を０.５Ｖ、１.０Ｖ、１.５Ｖ、２.０Ｖの各値とした。或るリセット期間と次のリセット期間との間で、電荷注入期間および電荷転送期間の繰り返し回数（すなわち、積分回路２０ｎの容量部２２への電荷転送の回数）を３回とした。
　本実施形態のイオン濃度分布測定装置１Ａでは、イオン濃度に応じた量の電荷が単位検出部１０ｍ,ｎから積分回路２０ｎへ転送され、その電荷が積分回路２０ｎにおいて蓄積され、その蓄積された電荷の量に応じた値のout信号が積分回路２０ｎから出力される。したがって、イオン濃度分布測定装置１Ａは、単位検出部１０ｍ,ｎから積分回路２０ｎへ至るまでの信号線が長く、その信号線の寄生容量が大きくても、ゲインを損なうことがないので、ノイズの影響を受けにくく、イオン濃度分布を高精度に測定することができる。
　なお、非特許文献１に記載された従来のイオン濃度分布測定装置では、イオン濃度に応じた電圧値が単位検出部１０ｍ,ｎから読み出される際に、その電圧値が小さく、かつ、出力信号線の容量によってゲインを損なうため、ノイズの影響を受けやすい。
　また、本実施形態のイオン濃度分布測定装置１Ａでは、イオン濃度に応じた量の電荷を積分回路２０ｎの容量部２２に累積して蓄積し、その容量部２２に累積的に蓄積した電荷の量に応じた信号値を積分回路２０ｎから出力することができるので、ＳＮ比を改善することができる。
　また、本実施形態のイオン濃度分布測定装置１Ａでは、イオン感応部１２がＭＯＳトランジスタ１１および転送用スイッチ１４の双方または何れか一方の少なくとも一部を覆って設けられることで、半導体基板上の各単位検出部１０ｍ,ｎのレイアウト面積を小さくすることができる。これにより、半導体基板上の単位検出部の配列ピッチを小さくすることができ、イオン濃度分布測定の空間分解能を高めることができる。
　また、本実施形態のイオン濃度分布測定装置１Ａは、検出部２Ａの行毎に順次に、単位検出部１０ｍ,ｎにおいてイオン濃度に応じた量の電荷を容量部１３に蓄積し、その後に単位検出部１０ｍ,ｎから積分回路２０ｎへ電荷を転送してもよい。
　或いは、本実施形態のイオン濃度分布測定装置１Ａは、検出部２Ａの全ての単位検出部１０１,１～１０Ｍ,Ｎにおいて同時にイオン濃度に応じた量の電荷を容量部１３に蓄積し、その後、検出部２Ａの行毎に順次に単位検出部１０ｍ,ｎから積分回路２０ｎへ電荷を転送して積分回路２０ｎからout信号を出力してもよい。
　（第２実施形態）
　図６は、第２実施形態のイオン濃度分布測定装置１Ｂの全体構成を示す図である。イオン濃度分布測定装置１Ｂは、検出部２Ｂ、信号処理部３Ｂおよび制御部４Ｂを備える。第１実施形態の構成と比較すると、第２実施形態のイオン濃度分布測定装置１Ｂは、各単位検出部１０ｍ,ｎの構成の点で相違し、制御部４Ｂから検出部２ＢへID(m)信号が与えられない点で相違し、また、制御部４Ｂから各積分回路２０ｎへ与えられるinp信号のレベルが一定でない点で相違する。
　図７は、第２実施形態のイオン濃度分布測定装置１Ｂの単位検出部１０ｍ,ｎおよび積分回路２０ｎの回路構成例を示す図である。第１実施形態の構成と比較すると、第２実施形態では、各単位検出部１０ｍ,ｎにおいて、ＭＯＳトランジスタ１１のドレイン電極（第１電極）と転送用スイッチ１４の第２端（積分回路２０ｎと接続される端）とが互いに電気的に接続されている点で相違する。また、第１実施形態の構成と比較すると、第２実施形態では、各積分回路２０ｎのアンプ２１の非反転入力端子に入力されるinp電位のレベルがパルス的に変化する点で相違する。
　図８は、第２実施形態のイオン濃度分布測定装置１Ｂの単位検出部１０ｍ,ｎおよび積分回路２０ｎの動作例を示すタイミングチャートである。この図には、上から順に、単位検出部１０ｍ,ｎの転送用スイッチ１４に与えられるTG(m)信号、積分回路２０ｎのリセット用スイッチ２３に与えられるreset信号、積分回路２０ｎのアンプ２１の非反転入力端子に入力されるinp電位、単位検出部１０ｍ,ｎのＭＯＳトランジスタ１１のソース電極のＡ電位、および、積分回路２０ｎのアンプ２１の出力端子から出力されるout信号、が示されている。
　時刻ｔ１前はリセット期間である。時刻ｔ１前はreset信号がＨレベルであり、積分回路２０ｎにおいて、リセット用スイッチ２３がオン状態であり、容量部２２の電荷蓄積が初期化され、out信号が初期値となっている。TG(m)信号がＨレベルであり、転送用スイッチ１４がオン状態である。また、inp信号がＨレベルであり、アンプ２１の反転入力端子と非反転入力端子とがイマジナリショートの関係にあることから、Ａ電位はinp信号と同じＨレベルである。
　時刻ｔ１～ｔ２の期間は待機期間である。TG(m)信号がＬレベルに転じて、転送用スイッチ１４がオフ状態となるが、Ａ電位はinp信号と同じＨレベルのままであり、out信号は初期値のままである。
　時刻ｔ２～ｔ３の期間は電荷注入期間である。この期間に、inp信号はＬレベルとなり、アンプ２１の反転入力端子と非反転入力端子とがイマジナリショートの関係にあることから、ＭＯＳトランジスタ１１のドレイン電極に与えられる電圧はinp信号のＬレベルとなり、容量部１３に一定量の電荷が注入される。
　時刻ｔ３～ｔ４の期間は電荷ホールド期間である。この期間に、inp信号はＨレベルとなり、Ａ電位（すなわち、容量部１３に蓄積される電荷の量）は、ＭＯＳトランジスタ１１のゲート電極の電位（すなわち、イオン感応部１２に接する被測定対象におけるイオン濃度）に応じたものとなる。
　時刻ｔ４～ｔ５の期間は待機期間である。時刻ｔ４にreset信号がＬレベルに転じると、積分回路２０ｎにおいて、リセット用スイッチ２３がオフ状態となり、容量部２２による電荷蓄積が可能となる。
　時刻ｔ５～ｔ６の期間は電荷転送期間である。TG(m)信号がＨレベルとなり、転送用スイッチ１４がオン状態となるので、容量部１３に蓄積されていた電荷は、転送用スイッチ１４を経て積分回路２０ｎに入力され、積分回路２０ｎの容量部２２に蓄積される。容量部２２に蓄積された電荷の量に応じた電圧値が積分回路２０ｎから出力される。また、アンプ２１の反転入力端子と非反転入力端子とがイマジナリショートの関係にあることから、Ａ電位はinp電位のＨレベルに戻る。
　時刻ｔ６後はリセット期間である。reset信号がＨレベルとなり、積分回路２０ｎにおいて、リセット用スイッチ２３がオン状態となり、容量部２２の電荷蓄積が初期化され、out信号が初期値となる。
　第２実施形態のイオン濃度分布測定装置１Ｂは、第１実施形態の場合と同様の効果を奏する他、次のような効果をも奏する。第２実施形態では、制御部４Ｂから検出部２ＢへID(m)信号を与える必要がないので、その為の信号線を省略できる分だけ半導体基板上の単位検出部の配列ピッチを小さくすることができ、イオン濃度分布測定の空間分解能を更に高めることができる。
　また、第２実施形態のイオン濃度分布測定装置１Ｂでは、電荷注入期間に単位検出部１０ｍ,ｎの容量部１３に注入される電荷の量は、積分回路２０ｎのアンプ２１の非反転入力端子に入力されるinp電位により規定されるので、アンプオフセットのバラツキの影響が抑制され得る。
　（第３実施形態）
　図９は、第３実施形態のイオン濃度分布測定装置１Ｃの全体構成を示す図である。イオン濃度分布測定装置１Ｃは、検出部２Ｃ、信号処理部３Ｃおよび制御部４Ｃを備える。第２実施形態の構成と比較すると、第３実施形態のイオン濃度分布測定装置１Ｃは、信号処理部３ＣがＮ個の累積回路３０１～３０Ｎを更に含む点で相違し、また、制御部４Ｃから各累積回路３０ｎへread信号、hold信号およびreset2信号が与えられる点で相違する。第３実施形態における検出部２Ｃは、第２実施形態における検出部２Ｂと同じ構成を有する。
　信号処理部３Ｃにおいて、各累積回路３０ｎは、積分回路２０ｎとスイッチ４０ｎとの間に設けられている。各累積回路３０ｎは、制御部４Ｃから与えられるread信号、hold信号およびreset2信号に基づいて動作する。各累積回路３０ｎは、積分回路２０ｎから出力される信号値を累積加算して、その累積加算後の信号値をスイッチ４０ｎへ出力する。
　図１０は、第３実施形態のイオン濃度分布測定装置１Ｃの単位検出部１０ｍ,ｎ、積分回路２０ｎおよび累積回路３０ｎの回路構成例を示す図である。第３実施形態における単位検出部１０ｍ,ｎは、第２実施形態における単位検出部１０ｍ,ｎと同じ構成を有する。第３実施形態における積分回路２０ｎは、第２実施形態における積分回路２０ｎと同じ構成を有する。
　各累積回路３０ｎは、アンプ３１、容量部３２、リセット用スイッチ３３、容量部３４およびスイッチ３５～３８を含む。累積回路３０ｎにおけるアンプ３１、容量部３２およびリセット用スイッチ３３は、積分回路２０ｎにおけるアンプ２１、容量部２２およびリセット用スイッチ２３と同じ構成（すなわち、ＣＴＩＡの構成）を有する。リセット用スイッチ３３は、制御部４Ｃから与えられるreset2信号に基づいて動作する。
　容量部３４およびスイッチ３５～３８は、スイッチドキャパシタ回路を構成している。容量部３４の一端は、スイッチ３５を介して積分回路２０ｎのアンプ２１の出力端子と接続され、スイッチ３６を介して基準電位入力端子と接続されている。容量部３４の他端は、スイッチ３７を介してアンプ３１の反転入力端子と接続され、スイッチ３８を介して基準電位入力端子と接続されている。
　スイッチ３５およびスイッチ３８は、制御部４Ｃから与えられるhold信号に基づいて動作する。スイッチ３６およびスイッチ３７は、制御部４Ｃから与えられるread信号に基づいて動作する。スイッチ３５，３８とスイッチ３６，３７とは同時にオン状態となることはない。各累積回路３０ｎは、スイッチ３５，３８がオン状態であるときに、積分回路２０ｎから出力されるout1信号の値に応じた量の電荷を容量部３４に蓄積し、また、スイッチ３６，３７がオン状態であるときに、容量部３４に蓄積した電荷をアンプ３１の反転入力端子へ転送して容量部３２に累積的に蓄積させる。
　図１１は、第３実施形態のイオン濃度分布測定装置１Ｃの単位検出部１０ｍ,ｎ、積分回路２０ｎおよび累積回路３０ｎの動作をシミュレーションした結果を示す図である。この図には、上から順に、積分回路２０ｎのリセット用スイッチ２３に与えられるreset信号、単位検出部１０ｍ,ｎの転送用スイッチ１４に与えられるTG(m)信号、積分回路２０ｎのアンプ２１の非反転入力端子に入力されるinp電位、単位検出部１０ｍ,ｎのＭＯＳトランジスタ１１のソース電極のＡ電位、および、積分回路２０ｎのアンプ２１の出力端子から出力されるout1信号、が示されている。更に続いて、累積回路３０ｎのリセット用スイッチ３３に与えられるreset2信号、累積回路３０ｎのスイッチ３５，３８に与えられるhold信号、累積回路３０ｎのスイッチ３６，３７に与えられるread信号、および、累積回路３０ｎのアンプ３１の出力端子から出力されるout2信号、が示されている。
　ここでは、スイッチ３６，３８の一端に与えられる基準電位を１.５Ｖとし、容量部２２の容量値を０.１ｐＦとし、ＭＯＳトランジスタ１１のゲート電極の電位を１.８Ｖ、１.９Ｖ、２.０Ｖ、２.１Ｖの各値とした。或るリセット期間と次のリセット期間との間で、電荷注入期間および電荷転送期間の繰り返し回数（すなわち、積分回路２０ｎの容量部２２への電荷転送の回数）を４回とした。
　第３実施形態のイオン濃度分布測定装置１Ｃは、第２実施形態の場合と同様の効果を奏する他、イオン濃度に応じた量の電荷を累積回路３０ｎの容量部３２に累積して蓄積し、その容量部３２に累積的に蓄積した電荷の量に応じた信号値を累積回路３０ｎから出力することができるので、ＳＮ比を改善することができる。
　（変形例）
　本発明は、上記実施形態及び構成例に限定されるものではなく、種々の変形が可能である。例えば、検出部において、複数の単位検出部は、２次元状に配列されてもよいし、１次元状に配列されてもよい。上記実施形態ではＭ行Ｎ列に配列された複数の単位検出部のうちの各列のＭ個の単位検出部に対応して１つの積分回路が設けられていたが、一般に２以上の単位検出部に対応して１つの積分回路が設けられていてもよいし、１つの単位検出部に対応して１つの積分回路が設けられていてもよい。
　上記実施形態によるイオン濃度分布測定装置では、各々イオン濃度に応じた量の電荷を出力する複数の単位検出部が半導体基板上に１次元状または２次元状に配列されて形成された検出部と、単位検出部から出力される電荷の量に応じた信号値を出力する１つ又は２以上の積分回路を含む信号処理部とを備える構成としている。
　上記構成のイオン濃度分布測定装置において、単位検出部は、（１）第１電極，第２電極およびゲート電極を有するＭＯＳトランジスタと、（２）ＭＯＳトランジスタのゲート電極と電気的に接続され、イオン濃度に応じた電位をゲート電極に与えるイオン感応部と、（３）ＭＯＳトランジスタの第２電極と基準電位入力端子との間に設けられ、ゲート電極の電位に応じた量の電荷を蓄積する第１容量部と、（４）第１端および第２端を有し、第１端がＭＯＳトランジスタの第２電極と電気的に接続され、第１容量部に蓄積された電荷を第２端から出力する転送用スイッチと、を含む。なお、ＭＯＳトランジスタの第１電極および第２電極のうち、一方はドレイン電極であり、他方はソース電極である。
　上記構成のイオン濃度分布測定装置において、積分回路は、（１）複数の単位検出部のうちの何れかの単位検出部から出力される電荷を入力する第１入力端子，基準電位が入力される第２入力端子、および、信号値を出力する出力端子を有するアンプと、（２）アンプの第１入力端子と出力端子との間に設けられ、アンプの第１入力端子に入力された電荷を蓄積する第２容量部と、（３）第２容量部に対して並列的に設けられ、第２容量部の電荷蓄積をリセットするリセット用スイッチと、を含む。積分回路は、第２容量部に蓄積された電荷の量に応じた信号値をアンプの出力端子から出力する。
　上記構成のイオン濃度分布測定装置において、イオン感応部は、ＭＯＳトランジスタおよび転送用スイッチの双方または何れか一方の少なくとも一部を覆って設けられている構成としても良い。
　上記構成のイオン濃度分布測定装置において、複数の単位検出部のうちの２以上の単位検出部に対応して１つの積分回路が設けられている構成としても良い。
　上記構成のイオン濃度分布測定装置において、複数の単位検出部がＭ行Ｎ列（ただし、Ｍ，Ｎは２以上の整数）に２次元配列され、信号処理部がＮ個の積分回路を含み、複数の単位検出部のうちの各列のＭ個の単位検出部に対応して１つの積分回路が設けられている構成としても良い。
　上記構成のイオン濃度分布測定装置において、単位検出部は、ＭＯＳトランジスタの第１電極と転送用スイッチの第２端とが互いに電気的に接続されている構成としても良い。また、このとき、信号処理部は、積分回路から出力される信号値を累積加算する累積回路を更に含む構成としても良い。
　本発明は、ノイズの影響を受けにくいイオン濃度分布測定装置として利用可能である。
　１Ａ～１Ｃ…イオン濃度分布測定装置、２Ａ～２Ｃ…検出部、３Ａ～３Ｃ…信号処理部、４Ａ～４Ｃ…制御部、１０１,１～１０Ｍ,Ｎ…単位検出部、１１…ＭＯＳトランジスタ、１２…イオン感応部、１３…容量部、１４…転送用スイッチ、２０１～２０Ｎ…積分回路、２１…アンプ、２２…容量部、２３…リセット用スイッチ、３０１～３０Ｎ…累積回路、３１…アンプ、３２…容量部、３３…リセット用スイッチ、３４…容量部、３５～３８…スイッチ。

Claims (6)

  1. 　各々イオン濃度に応じた量の電荷を出力する複数の単位検出部が半導体基板上に１次元状または２次元状に配列されて形成された検出部と、
    　前記単位検出部から出力される電荷の量に応じた信号値を出力する１つ又は２以上の積分回路を含む信号処理部と
    を備え、
    　前記単位検出部は、
    　第１電極，第２電極およびゲート電極を有するＭＯＳトランジスタと、
    　前記ＭＯＳトランジスタの前記ゲート電極と電気的に接続され、イオン濃度に応じた電位を前記ゲート電極に与えるイオン感応部と、
    　前記ＭＯＳトランジスタの前記第２電極と基準電位入力端子との間に設けられ、前記ゲート電極の電位に応じた量の電荷を蓄積する第１容量部と、
    　第１端および第２端を有し、前記第１端が前記ＭＯＳトランジスタの前記第２電極と電気的に接続され、前記第１容量部に蓄積された電荷を前記第２端から出力する転送用スイッチと、
    を含み、
    　前記積分回路は、
    　前記複数の単位検出部のうちの何れかの単位検出部から出力される電荷を入力する第１入力端子，基準電位が入力される第２入力端子、および、信号値を出力する出力端子を有するアンプと、
    　前記アンプの前記第１入力端子と前記出力端子との間に設けられ、前記アンプの前記第１入力端子に入力された電荷を蓄積する第２容量部と、
    　前記第２容量部に対して並列的に設けられ、前記第２容量部の電荷蓄積をリセットするリセット用スイッチと、
    を含み、
    　前記第２容量部に蓄積された電荷の量に応じた信号値を前記アンプの前記出力端子から出力する、
    　イオン濃度分布測定装置。
  2. 　前記イオン感応部は、前記ＭＯＳトランジスタおよび前記転送用スイッチの双方または何れか一方の少なくとも一部を覆って設けられている、
    　請求項１に記載のイオン濃度分布測定装置。
  3. 　前記複数の単位検出部のうちの２以上の単位検出部に対応して１つの前記積分回路が設けられている、
    　請求項１または２に記載のイオン濃度分布測定装置。
  4. 　前記複数の単位検出部がＭ行Ｎ列（ただし、Ｍ，Ｎは２以上の整数）に２次元配列され、
    　前記信号処理部がＮ個の前記積分回路を含み、
    　前記複数の単位検出部のうちの各列のＭ個の単位検出部に対応して１つの前記積分回路が設けられている、
    　請求項１または２に記載のイオン濃度分布測定装置。
  5. 　前記単位検出部は、前記ＭＯＳトランジスタの前記第１電極と前記転送用スイッチの前記第２端とが互いに電気的に接続されている、
    　請求項１～４の何れか１項に記載のイオン濃度分布測定装置。
  6. 　前記信号処理部は、前記積分回路から出力される信号値を累積加算する累積回路を更に含む、
    　請求項５に記載のイオン濃度分布測定装置。
PCT/JP2018/004447 2017-02-16 2018-02-08 イオン濃度分布測定装置 WO2018151012A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/481,979 US10845329B2 (en) 2017-02-16 2018-02-08 Ion concentration distribution measuring device
DE112018000864.9T DE112018000864T5 (de) 2017-02-16 2018-02-08 Ionenkonzentrationsverteilungsmessvorrichtung
CN201880005372.XA CN110100176B (zh) 2017-02-16 2018-02-08 离子浓度分布测定装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017027234A JP6837639B2 (ja) 2017-02-16 2017-02-16 イオン濃度分布測定装置
JP2017-027234 2017-02-16

Publications (1)

Publication Number Publication Date
WO2018151012A1 true WO2018151012A1 (ja) 2018-08-23

Family

ID=63169400

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/004447 WO2018151012A1 (ja) 2017-02-16 2018-02-08 イオン濃度分布測定装置

Country Status (6)

Country Link
US (1) US10845329B2 (ja)
JP (1) JP6837639B2 (ja)
CN (1) CN110100176B (ja)
DE (1) DE112018000864T5 (ja)
TW (1) TWI773731B (ja)
WO (1) WO2018151012A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022137680A1 (ja) * 2020-12-25 2022-06-30 浜松ホトニクス株式会社 イオンセンサ及びイオンセンサの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114354723A (zh) * 2021-12-30 2022-04-15 上海天马微电子有限公司 一种检测装置及其检测方法
CN115184436A (zh) * 2022-07-29 2022-10-14 上海天马微电子有限公司 一种检测装置及其检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10122957A (ja) * 1996-10-22 1998-05-15 Nikon Corp 熱型赤外線イメージセンサ
JP2013540259A (ja) * 2010-06-30 2013-10-31 ライフ テクノロジーズ コーポレーション アレイ列積分器
WO2016114202A1 (ja) * 2015-01-14 2016-07-21 国立大学法人豊橋技術科学大学 化学・物理現象検出装置
US20160290958A1 (en) * 2015-03-31 2016-10-06 Rg Smart Pte. Ltd. Optoelectronic pixel sensor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866291A (en) * 1987-06-30 1989-09-12 Canon Kabushiki Kaisha Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film
JP4268492B2 (ja) * 2003-10-02 2009-05-27 浜松ホトニクス株式会社 光検出装置
US8349167B2 (en) * 2006-12-14 2013-01-08 Life Technologies Corporation Methods and apparatus for detecting molecular interactions using FET arrays
US7839439B2 (en) * 2007-01-12 2010-11-23 Sony Corporation Solid-state imaging device and imaging device
CN103928486B (zh) * 2014-05-08 2017-02-15 格科微电子（上海）有限公司 图像传感器及其形成方法
TWI684004B (zh) * 2014-12-18 2020-02-01 美商生命技術公司 用於使用大規模fet陣列量測分析物之方法及設備
EP3273233B8 (en) 2015-03-19 2022-08-03 National University Corporation Toyohashi University Of Technology Method for controlling a chemical/physical phenomenon detecting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10122957A (ja) * 1996-10-22 1998-05-15 Nikon Corp 熱型赤外線イメージセンサ
JP2013540259A (ja) * 2010-06-30 2013-10-31 ライフ テクノロジーズ コーポレーション アレイ列積分器
WO2016114202A1 (ja) * 2015-01-14 2016-07-21 国立大学法人豊橋技術科学大学 化学・物理現象検出装置
US20160290958A1 (en) * 2015-03-31 2016-10-06 Rg Smart Pte. Ltd. Optoelectronic pixel sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022137680A1 (ja) * 2020-12-25 2022-06-30 浜松ホトニクス株式会社 イオンセンサ及びイオンセンサの製造方法

Also Published As

Publication number Publication date
JP2018132448A (ja) 2018-08-23
US20190391110A1 (en) 2019-12-26
CN110100176B (zh) 2021-08-17
CN110100176A (zh) 2019-08-06
TWI773731B (zh) 2022-08-11
DE112018000864T5 (de) 2019-10-31
JP6837639B2 (ja) 2021-03-03
TW201831893A (zh) 2018-09-01
US10845329B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
JP4351632B2 (ja) センサ配置およびセンサ配置の駆動方法
CN109644245B (zh) 基于采样和保持的时域对比视觉传感器及像素电路
CN113660436A (zh) 光检测装置和图像处理方法
EP2579461B1 (en) Ramp signal output circuit, analog-to-digital conversion circuit, imaging device, method for driving ramp signal output circuit, method for driving analog-to-digital conversion circuit, and method for driving imaging device
JP6143190B2 (ja) ランプ信号発生回路及びｃｍｏｓイメージセンサ
WO2018151012A1 (ja) イオン濃度分布測定装置
JP2020505855A (ja) 拡張されたダイナミックレンジを備えたイメージングアレイ
WO2019078366A1 (ja) 距離画像測定装置及び距離画像測定方法
JP2010045843A (ja) 高感度イメージセンサアレイ
JP4854410B2 (ja) 半導体装置
JP6562243B2 (ja) 撮像装置
JPWO2006043384A1 (ja) 赤外線センサ及び赤外線センサアレイ
US10845450B2 (en) Biosensor calibration system and related method
EP3734965A1 (en) Imaging device
CN114174815A (zh) 气味检测装置和气味检测方法
Jiang et al. A 201 mV/pH, 375 fps and 512× 576 CMOS ISFET sensor in 65nm CMOS technology
JP2009186457A (ja) 熱型赤外線検出素子
US20160370224A1 (en) Sensing device, image sensing system and method thereof
Tripathi et al. A neuron-based isfet array architecture with spatial sensor compensation
JPS6112408B2 (ja)
Moser et al. Scaling ISFET instrumentation with in-pixel quantisation to deep submicron technologies
JP2021048588A (ja) 電圧供給回路
JP7383500B2 (ja) 固体撮像装置およびアンプアレイ
Rachmuth et al. A picoampere A/D converter for biosensor applications
JP6242118B2 (ja) スイッチ回路、サンプルホールド回路、および固体撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18754707

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18754707

Country of ref document: EP

Kind code of ref document: A1