WO2018150449A1 - Semiconductor module and production method therefor, drive device equipped with semiconductor module, and electric power steering device - Google Patents

Semiconductor module and production method therefor, drive device equipped with semiconductor module, and electric power steering device Download PDF

Info

Publication number
WO2018150449A1
WO2018150449A1 PCT/JP2017/005281 JP2017005281W WO2018150449A1 WO 2018150449 A1 WO2018150449 A1 WO 2018150449A1 JP 2017005281 W JP2017005281 W JP 2017005281W WO 2018150449 A1 WO2018150449 A1 WO 2018150449A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead frame
semiconductor module
layer
power semiconductor
semiconductor element
Prior art date
Application number
PCT/JP2017/005281
Other languages
French (fr)
Japanese (ja)
Inventor
康寛 川井
清水　康博
Original Assignee
日本精工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本精工株式会社 filed Critical 日本精工株式会社
Priority to PCT/JP2017/005281 priority Critical patent/WO2018150449A1/en
Publication of WO2018150449A1 publication Critical patent/WO2018150449A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Provided is a semiconductor module wherein: a lead frame (3 (31, 32)) of an internal wiring material has a bilayer three-dimensional wiring structure; power semiconductor elements (2 (21, 22)) and the bilayer lead frames (3 (31, 32)) are alternately laminated; and a portion of the second-layer lead frame (32) is drawn out to a heat-dissipating surface (31S) of the first-layer lead frame (31) so as to form a lead-out part (32H) that has a heat-dissipating surface (32S) for dissipating heat to the outside.

Description

半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置SEMICONDUCTOR MODULE, MANUFACTURING METHOD THEREOF, DRIVE DEVICE EQUIPPED WITH THE SAME, AND ELECTRIC POWER STEERING DEVICE
　本発明は、半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置に関する。 The present invention relates to a semiconductor module and a method for manufacturing the same, a drive device including the semiconductor module, and an electric power steering device.
　従来の半導体モジュールの一つに、放熱板上に取り付けられた誘電体板を設けたセラミック基板に半導体チップ（以降、本明細書では「パワー半導体素子」ともいう）を搭載し、ケース内にシリコーンゲルで封止した構成となっているものがある（例えば特許文献１参照）。セラミック基板における導電体板の周囲端部にはエポキシ樹脂などの固体絶縁物が配置され、上記ケースは、セラミック基板の四方を囲うようにして放熱板上に設置される等している。 In one of the conventional semiconductor modules, a semiconductor chip (hereinafter also referred to as “power semiconductor element” in the present specification) is mounted on a ceramic substrate provided with a dielectric plate mounted on a heat sink, and silicone is contained in the case. Some are sealed with gel (see, for example, Patent Document 1). A solid insulator such as an epoxy resin is disposed at the peripheral edge of the conductor plate in the ceramic substrate, and the case is placed on the heat sink so as to surround four sides of the ceramic substrate.
　また、モータ駆動用のインバータ回路において、回路基板やリードフレーム上に実装されたパワー半導体素子（トランジスタチップ）をエポキシ系材料の硬化性樹脂を用いてトランスファー成形し封止した半導体モジュールが利用されている。 Also, in an inverter circuit for driving a motor, a semiconductor module is used in which a power semiconductor element (transistor chip) mounted on a circuit board or a lead frame is transfer-molded using an epoxy-based curable resin and sealed. Yes.
　従来の半導体モジュールにおいては、電流値を検出するための電流検出手段として機能するシャント抵抗が、リードフレーム上に設けられたパワー半導体素子（トランジスタチップ）とは別個に、当該リードフレームの同一平面上に搭載される構造が多い（例えば特許文献２の図１等参照）。 In a conventional semiconductor module, a shunt resistor that functions as a current detection means for detecting a current value is provided on the same plane of the lead frame separately from a power semiconductor element (transistor chip) provided on the lead frame. There are many structures mounted on (see, for example, FIG. 1 of Patent Document 2).
　さらに、筐体などに半導体素子を固定する際、サーマルインターフェースマテリアル（以下、ＴＩＭともいう）を介し、ネジを用いて固定した半導体モジュールが利用されている（図２９参照）。ＴＩＭは、発熱するデバイスとヒートシンク（筐体など））との間の小さな隙間や凸凹を埋め、効率よく熱をヒートシンクに伝えるという重要な役割を有する。従来の半導体モジュールにおいては、グリースやシートなどを用いてネジの軸力で押し付けることでＴＩＭによる放熱性能の維持が図られている（例えば、特許文献３，４参照）。 Furthermore, when a semiconductor element is fixed to a housing or the like, a semiconductor module fixed with screws via a thermal interface material (hereinafter also referred to as TIM) is used (see FIG. 29). The TIM fills a small gap or unevenness between a device that generates heat and a heat sink (such as a housing), and plays an important role in efficiently transferring heat to the heat sink. In a conventional semiconductor module, heat dissipation performance by TIM is maintained by pressing with the axial force of a screw using grease or a sheet (see, for example, Patent Documents 3 and 4).
特開２００２－０７６１９７号公報Japanese Patent Laid-Open No. 2002-076197 特許第５２０００３７号公報Japanese Patent No. 5200037 特開２０１０－１４７１１６号公報JP 2010-147116 A 特許第５３９７４１７号公報Japanese Patent No. 5398417
　しかしながら、前述の構成は、半導体モジュールに求められる放熱性や絶縁性を満足させるための構成となっている反面、構成要素が多くなり、半導体モジュールのサイズ肥大化を招く。また、半導体モジュールにおいては、半導体チップ（パワー半導体素子）が発する熱を効率的に放出（放熱）することが要求される。 However, the above-described configuration is a configuration for satisfying the heat dissipation and insulation required for the semiconductor module, but on the other hand, the number of components increases and the size of the semiconductor module increases. Further, in the semiconductor module, it is required to efficiently release (heat radiate) the heat generated by the semiconductor chip (power semiconductor element).
　本発明は、従来と比べてさらに小型化を図ることができ、また、半導体素子の熱を効率よく放熱することができる半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置を提供することを目的とする。 The present invention can further reduce the size of the semiconductor module compared to the prior art, and can efficiently dissipate the heat of the semiconductor element, a method for manufacturing the semiconductor module, a drive device including the semiconductor module, and an electric power steering device The purpose is to provide.
　本発明者は、かかる課題を解決するべく、トランスファー成形を用いた半導体モジュールにおいて、リードフレームが多層構造であって、パワー半導体素子はそれぞれの層に搭載された構造を採用することを知見するに至った。 In order to solve such a problem, the present inventors have found that in a semiconductor module using transfer molding, the lead frame has a multilayer structure, and the power semiconductor element adopts a structure mounted on each layer. It came.
　また、本発明者は、かかる課題を解決するべく、回路基板やリードフレーム上に実装されたパワー半導体素子をエポキシ系材料の硬化性樹脂を用いてトランスファー成形封止した半導体モジュールの構造に着目した本発明者は、新たな構造を知見し、本発明を想到するに至った。 In order to solve such problems, the present inventor has focused on the structure of a semiconductor module in which a power semiconductor element mounted on a circuit board or a lead frame is transfer molded and sealed using a curable resin of an epoxy-based material. The present inventor has discovered a new structure and has come up with the present invention.
　また、本発明者は、かかる課題を解決するべく、半導体モジュール内の配線の役割を担うバスバにおいて、バスバの一部をシャント抵抗で構成した構造を採用することを知見するに至った。 Further, the present inventor has come to know that a structure in which a part of the bus bar is configured by a shunt resistor is adopted in the bus bar that plays a role of wiring in the semiconductor module in order to solve such a problem.
　すなわち、本発明は、半導体モジュールにおいて、
　リードフレームが多層構造であり、
　パワー半導体素子が前記リードフレームに対して交互に搭載され積層された配線構造であって、
　前記パワー半導体素子の上面電極に他のリードフレームの一部を直接はんだ付けし、立体配線する構造である、というものである。 That is, the present invention provides a semiconductor module,
The lead frame has a multilayer structure,
A power structure in which power semiconductor elements are alternately mounted and stacked on the lead frame,
It is a structure in which a part of another lead frame is directly soldered to the upper surface electrode of the power semiconductor element and three-dimensional wiring is performed.
　本発明に係る半導体モジュールによれば、パワー半導体素子を積層し、立体配線することにより、パワー半導体素子の投影面積が抑制でき、同一の回路構成としながらも従来のパワーモジュールよりも小型化を図ることができる。また、配線を短長化する（必要な長さを短くする）ことができ、配線部材の直流抵抗を抑制できるため、回路損失の点でも有利となる。 According to the semiconductor module of the present invention, the power semiconductor elements are stacked and three-dimensionally wired, so that the projected area of the power semiconductor elements can be suppressed, and the same circuit configuration can be achieved while reducing the size of the conventional power module. be able to. Further, the wiring can be shortened (required length can be shortened), and the direct current resistance of the wiring member can be suppressed, which is advantageous in terms of circuit loss.
　上述の半導体モジュールにおいては、前記多層構造の下層のパワー半導体素子におけるゲート配線周辺からオフセットした位置に上層のパワー半導体素子を搭載し、積層することが好ましい。 In the semiconductor module described above, it is preferable that the upper power semiconductor element is mounted and laminated at a position offset from the periphery of the gate wiring in the lower layer power semiconductor element of the multilayer structure.
　また、かかる半導体モジュールにおいては、前記パワー半導体素子の上層リードフレームの一部に、ゲート配線用の切欠き部が設けられていることが好ましい。 In such a semiconductor module, it is preferable that a notch for gate wiring is provided in a part of the upper lead frame of the power semiconductor element.
　さらに、当該半導体モジュールを構成するモールドの表面から、前記リードフレームの少なくとも一部が外部に露出していることが好ましい。こうした場合、当該半導体モジュールの放熱性能が向上する。 Furthermore, it is preferable that at least a part of the lead frame is exposed to the outside from the surface of the mold constituting the semiconductor module. In such a case, the heat dissipation performance of the semiconductor module is improved.
　本発明は、半導体モジュールにおいて、
　内部配線材のリードフレームが２層の立体配線構造であり、
　パワー半導体素子と前記２層のリードフレームが交互に積層され、
　２層目リードフレームの一部が、１層目リードフレームの放熱面まで導出された、外部への放熱面を有する導出部である、というものである。 The present invention relates to a semiconductor module,
The lead frame of the internal wiring material has a two-layered three-dimensional wiring structure,
Power semiconductor elements and the two layers of lead frames are alternately stacked,
A part of the second-layer lead frame is a lead-out portion having a heat-radiating surface to the outside, which is led to the heat-dissipating surface of the first-layer lead frame.
　本発明に係る半導体モジュールによれば、２層の立体配線構造であることから、各層のパワー半導体素子間の配線距離を短くでき、さらに、パワー半導体間の接続バスバ及びその搭載スペースを削減できる。したがって、パワーモジュールの小型化を図ることができる。 Since the semiconductor module according to the present invention has a two-layered three-dimensional wiring structure, the wiring distance between power semiconductor elements in each layer can be shortened, and further, the connection bus bar between power semiconductors and the mounting space can be reduced. Therefore, it is possible to reduce the size of the power module.
　また、２層目リードフレームの一部を１層目リードフレームの放熱面まで導出した構造であるため、パワー半導体素子からの熱を効率よく外部に放熱することができる。 Also, since a part of the second layer lead frame is led out to the heat dissipation surface of the first layer lead frame, heat from the power semiconductor element can be efficiently radiated to the outside.
　上述の半導体モジュールにおいては、前記２層目リードフレームの導出部が、当該２層目リードフレームの前記放熱面に向かって広がる形状であることが好ましい。この場合、放熱面積が増加することに伴って放熱性能が向上する。 In the above-described semiconductor module, it is preferable that the lead portion of the second layer lead frame has a shape that widens toward the heat dissipation surface of the second layer lead frame. In this case, the heat dissipation performance improves as the heat dissipation area increases.
　また、かかる半導体モジュールにおいては、前記１層目リードフレームと前記２層目リードフレームとの間に配置されている前記パワー半導体素子が、はんだ層を介して該１層目リードフレームおよび２層目リードフレームに電気的に接続されていてよい。従来のごとき通常の積層構造だと、２層目リードフレームに重心の偏りがある場合に、それを要因としたはんだ厚みのばらつきが生じやすいが、これに対し、本発明にかかる半導体モジュールにおいては、２層目リードフレームの導出部の放熱面を基準とし、当該導出部の高さを適宜変えることによって１層目のパワー半導体素子のはんだ厚みを制御することができる。これによれば、２層目リードフレームにおける重心の偏りを要因としたはんだ厚みのばらつきを抑制することができる。 In this semiconductor module, the power semiconductor element disposed between the first-layer lead frame and the second-layer lead frame is connected to the first-layer lead frame and the second-layer lead via a solder layer. It may be electrically connected to the lead frame. In the conventional laminated structure as in the past, when the second-layer lead frame has a bias in the center of gravity, it is easy for the solder thickness to vary due to this, but in the semiconductor module according to the present invention, The solder thickness of the power semiconductor element of the first layer can be controlled by appropriately changing the height of the lead-out portion with reference to the heat radiation surface of the lead-out portion of the second-layer lead frame. According to this, it is possible to suppress the variation in the solder thickness due to the deviation of the center of gravity in the second layer lead frame.
　また、半導体モジュールにおける前記２層目リードフレームに、該２層目リードフレームの導出部の厚み方向とは異なる方向に突出した突出部が形成されていることも好ましい。２層化により内部構造が複雑となり、１層構造よりもエポキシ樹脂との密着性が重要となるところ、本発明によれば、エポキシ樹脂との密着性が向上し、信頼性（高湿度環境下でのモールド内への水分の侵入や繰り返しの熱ひずみによるモールドの割れに対する信頼性など）を向上することも出来る。突出部は、突起や、潰し形状などといった被加工部で形成することができる。 In addition, it is also preferable that the second-layer lead frame in the semiconductor module is formed with a protruding portion that protrudes in a direction different from the thickness direction of the lead-out portion of the second-layer lead frame. The two-layer structure makes the internal structure more complicated and the adhesion to the epoxy resin is more important than the single-layer structure. According to the present invention, the adhesion to the epoxy resin is improved and reliability (under high humidity environment) In this case, the reliability of the penetration of moisture into the mold and the cracking of the mold due to repeated thermal strain can be improved. The protruding portion can be formed by a processed portion such as a protrusion or a crushed shape.
　さらに、半導体モジュールにおいて、前記２層目リードフレームの導出部は、該２層目リードフレームに接続されたパワー半導体素子が発する過渡熱を貯熱可能な金属製であることが好ましい。熱伝達性のよい金属製であれば、熱を一時的に貯熱しておき、かつ、素早く放熱することができる。 Furthermore, in the semiconductor module, it is preferable that the lead-out portion of the second layer lead frame is made of a metal capable of storing transient heat generated by a power semiconductor element connected to the second layer lead frame. If it is made of a metal having good heat transfer properties, heat can be temporarily stored and quickly dissipated.
　また、本発明は、半導体モジュールにおいて、
　該半導体モジュール内の配線として機能するバスバの一部がモータ電流検出用のシャント抵抗で構成され、
　各相それぞれの前記シャント抵抗を１つの前記バスバに一体化した、というものである。 Further, the present invention provides a semiconductor module,
A part of the bus bar functioning as the wiring in the semiconductor module is composed of a shunt resistor for motor current detection,
The shunt resistor for each phase is integrated into one bus bar.
　これまでの半導体モジュールにおいては、パワー半導体素子（トランジスタチップ）とは別個にシャント抵抗をリードフレーム上に搭載するための面積を確保し、また、パワー半導体素子からリードフレームまでの配線スペースを確保することが必要であったところ、本発明に係る半導体モジュールによると、シャント抵抗一体のバスバの配線スペースを確保すれば足りる。このため、リードフレームのサイズ抑制、ひいてはパワーモジュールの小型化が図れる。 In the conventional semiconductor module, an area for mounting the shunt resistor on the lead frame is secured separately from the power semiconductor element (transistor chip), and a wiring space from the power semiconductor element to the lead frame is secured. However, according to the semiconductor module of the present invention, it is sufficient to secure the wiring space of the bus bar integrated with the shunt resistor. For this reason, the size of the lead frame can be reduced, and the power module can be downsized.
　前記シャント抵抗が矩形の板状であることが好ましい。 The shunt resistor is preferably a rectangular plate.
　また、前記バスバのうち前記シャント抵抗の両端の部分が平坦であることが好ましい。 Further, it is preferable that both ends of the shunt resistor in the bus bar are flat.
　また、本発明は、半導体モジュールにおいて、
　内部配線材のリードフレームが、接着性を有するサーマルインターフェースマテリアルによって前記筐体に接続される構造であり、
　尚かつ、前記筐体に対して固定される半導体モジュールである。 Further, the present invention provides a semiconductor module,
The lead frame of the internal wiring material is a structure connected to the housing by a thermal interface material having adhesiveness,
In addition, the semiconductor module is fixed to the housing.
　このように、本発明では、半導体パワーモジュールを筐体に固定する際に接着性のあるサーマルインターフェースマテリアル（ＴＩＭ）を用いることとし、従来の固定方法であったネジ止め固定に要する面積の省略を可能としている。このため、半導体モジュールの小型化が可能となる。 Thus, in this invention, when fixing a semiconductor power module to a housing | casing, it shall use adhesive thermal interface material (TIM), and omission of the area required for screwing fixation which was the conventional fixing method is omitted. It is possible. For this reason, the semiconductor module can be miniaturized.
　かかる半導体モジュールは、樹脂成形されたモールドを有しており、該モールドの前記サーマルインターフェースマテリアルが塗布される面に凸部からなるスペーサーが形成されているものであってもよい。凸部からなるスペーサーは、モールドの表面と筐体とのギャップを一定とし、ＴＩＭが発揮する接着力の大きさ及び放熱性能の強さを保持するように当該ＴＩＭを一定の厚さに保つ。また、凸部の高さを適宜変更することにより、半導体モジュールと筐体のギャップを管理して絶縁対策をすることができる。 Such a semiconductor module may have a resin-molded mold, and a spacer made of a convex portion may be formed on the surface of the mold to which the thermal interface material is applied. The spacer made of a convex portion keeps the TIM at a constant thickness so that the gap between the surface of the mold and the housing is constant, and the strength of the adhesive force and the heat radiation performance exhibited by the TIM are maintained. Further, by appropriately changing the height of the convex portion, the gap between the semiconductor module and the housing can be managed to take insulation measures.
　前記凸部は少なくとも３箇所に形成されているものである。 The convex portions are formed at least at three locations.
　本発明に係る駆動装置は、上述のごとき半導体モジュールを備えたものである。 The drive device according to the present invention includes the semiconductor module as described above.
　本発明に係る電動パワーステアリング装置は、上述のごとき駆動装置を備えたものである。 The electric power steering device according to the present invention is provided with the drive device as described above.
　また、本発明は、半導体モジュールにおいて、
　リードフレームが多層構造であり、
　パワー半導体素子と前記リードフレームが交互に積層された配線構造であって、
　前記パワー半導体素子の下面電極に一方のリードフレームをはんだ付けし、上面電極に他方のリードフレームをはんだ付けし、立体配線する構造である、半導体モジュールである。 Further, the present invention provides a semiconductor module,
The lead frame has a multilayer structure,
A wiring structure in which power semiconductor elements and the lead frames are alternately stacked,
The semiconductor module has a structure in which one lead frame is soldered to the lower surface electrode of the power semiconductor element and the other lead frame is soldered to the upper surface electrode, and three-dimensional wiring is performed.
　本発明に係る駆動装置は、上述のごとき半導体モジュールを複数備えたものである。 The drive device according to the present invention includes a plurality of semiconductor modules as described above.
　本発明に係る電動パワーステアリング装置は、上述のごとき駆動装置を備えたものである。 The electric power steering device according to the present invention is provided with the drive device as described above.
　また、本発明は、半導体モジュールの製造方法において、
　リードフレームを多層構造とし、
　パワー半導体素子を前記リードフレームに対して交互に搭載して積層し、
　前記パワー半導体素子の上面電極に他のリードフレームの一部を直接はんだ付けし、立体配線する構造とする、というものである。 Further, the present invention provides a method for manufacturing a semiconductor module,
The lead frame has a multilayer structure,
Power semiconductor elements are alternately mounted on the lead frame and stacked,
A part of another lead frame is directly soldered to the upper surface electrode of the power semiconductor element to form a three-dimensional wiring structure.
　また、本発明は、半導体モジュールの製造方法において、
　内部配線材のリードフレームを２層の立体配線構造とし、
　パワー半導体素子と前記２層のリードフレームを交互に積層し、
　２層目リードフレームの一部を、１層目リードフレームの放熱面まで導出された、外部への放熱面を有する導出部とする、というものである。 Further, the present invention provides a method for manufacturing a semiconductor module,
The lead frame of the internal wiring material has a two-layered three-dimensional wiring structure,
The power semiconductor element and the two layers of lead frames are alternately stacked,
A part of the second-layer lead frame is used as a lead-out portion having a heat-radiating surface to the outside, which is led to the heat-dissipating surface of the first-layer lead frame.
　また、本発明は、半導体モジュールの製造方法において、
　該半導体モジュール内の配線として機能するバスバの一部をモータ電流検出用のシャント抵抗で構成し、
　各相それぞれの前記シャント抵抗を１つの前記バスバに一体化する、というものである。 Further, the present invention provides a method for manufacturing a semiconductor module,
A part of the bus bar functioning as wiring in the semiconductor module is configured with a shunt resistor for detecting motor current,
The shunt resistor for each phase is integrated into one bus bar.
　本発明によれば、従来と比べてさらに小型化を図ることができ、また、半導体素子の熱を効率よく放熱することができる。 According to the present invention, it is possible to further reduce the size as compared with the prior art, and to efficiently dissipate the heat of the semiconductor element.
２層のリードフレーム構造である半導体モジュールの構成例の概略を示す断面図である。It is sectional drawing which shows the outline of the structural example of the semiconductor module which is a 2 layer lead frame structure. ２層のリードフレーム構造である半導体モジュールにおける、リードフレームによるゲート配線について示す平面図である。FIG. 6 is a plan view showing gate wiring by a lead frame in a semiconductor module having a two-layer lead frame structure. 図２に示す半導体モジュールの側面図である。FIG. 3 is a side view of the semiconductor module shown in FIG. 2. ２層のリードフレーム構造である半導体モジュールにおける、ワイヤによるゲート配線について示す平面図である。It is a top view which shows about the gate wiring by a wire in the semiconductor module which is a 2 layer lead frame structure. 図４に示す半導体モジュールの側面図である。It is a side view of the semiconductor module shown in FIG. ３層のリードフレーム構造である半導体モジュールの構成例の概略を示す断面図である。It is sectional drawing which shows the outline of the structural example of the semiconductor module which is a 3 layer lead frame structure. ３層のリードフレーム構造である半導体モジュールにおける、リードフレームによるゲート配線について示す平面図である。FIG. 5 is a plan view showing gate wiring by a lead frame in a semiconductor module having a three-layer lead frame structure. 図７に示す半導体モジュールの側面図である。It is a side view of the semiconductor module shown in FIG. ２層構造の半導体モジュールの別の実施例を示す斜視図である。It is a perspective view which shows another Example of the semiconductor module of a two-layer structure. 図９に示す半導体モジュールの断面の一例を示す図である。It is a figure which shows an example of the cross section of the semiconductor module shown in FIG. 半導体モジュールの２系統化について説明する分解斜視図である。It is a disassembled perspective view explaining 2 systemization of a semiconductor module. 電動パワーステアリング装置の構成の概略を示す図である。It is a figure which shows the outline of a structure of an electric power steering apparatus. 本発明の第２実施形態における、２層のリードフレーム構造である半導体モジュールの構成例を示す断面図である。It is sectional drawing which shows the structural example of the semiconductor module which is a 2 layer lead frame structure in 2nd Embodiment of this invention. ２層のリードフレーム構造である半導体モジュールであって、導出部の高放熱化を図った構成例を示す断面図である。FIG. 6 is a cross-sectional view showing a configuration example of a semiconductor module having a two-layer lead frame structure and achieving high heat dissipation of a lead-out portion. ２層のリードフレーム構造である半導体モジュールであって、導出部とエポキシ樹脂の密着性向上を図った構成例を示す断面図である。FIG. 3 is a cross-sectional view showing a configuration example of a semiconductor module having a two-layer lead frame structure in which adhesion between a lead-out portion and an epoxy resin is improved. 本発明の第３実施形態に係る半導体モジュールの構成の一例を示す断面図である。It is sectional drawing which shows an example of a structure of the semiconductor module which concerns on 3rd Embodiment of this invention. バスバの一例を示す斜視図である。It is a perspective view which shows an example of a bus bar. 本発明の第４実施形態に係る半導体モジュールの断面構造の概略を一例として示す図である。It is a figure which shows the outline of the cross-section of the semiconductor module which concerns on 4th Embodiment of this invention as an example. 凸部からなるスペーサーが形成されたモールド、リードフレームの一例（ＴＩＭ塗布前の状態）を示す底面図である。It is a bottom view which shows an example (state before TIM application | coating) with which the spacer which consists of a convex part was formed, and a lead frame. 凸部からなるスペーサーが形成されたモールド、リードフレームの他の例（ＴＩＭ塗布前の状態）を示す底面図である。It is a bottom view which shows the other example (state before TIM application | coating) of the mold in which the spacer which consists of a convex part was formed, and a lead frame. 本発明の第５実施形態に係る半導体モジュールの断面構造の一例（リードフレームの第１の形態）を示す図である。It is a figure which shows an example (1st form of a lead frame) of the cross-section of the semiconductor module which concerns on 5th Embodiment of this invention. 半導体モジュールの断面構造の一例（リードフレームの第２の形態）を示す図である。It is a figure which shows an example (2nd form of a lead frame) of the cross-section of a semiconductor module. 半導体モジュールの断面構造の一例（リードフレームの第３の形態）を示す図である。It is a figure which shows an example (3rd form of a lead frame) of the cross-section of a semiconductor module. 半導体モジュールの断面構造の一例（リードフレームの第４の形態）を示す図である。It is a figure which shows an example (4th form of a lead frame) of the cross-section of a semiconductor module. 半導体モジュールの断面構造の一例（リードフレームの第５の形態）を示す図である。It is a figure which shows an example (5th form of a lead frame) of the cross-section of a semiconductor module. リードフレームの側面の逆勾配部分（反りこみ形状部分）を拡大して示す図である。It is a figure which expands and shows the reverse-gradient part (warping shape part) of the side surface of a lead frame. リードフレームの厚さを変えた場合の熱抵抗増加の時系列データを示す図である。It is a figure which shows the time series data of thermal resistance increase at the time of changing the thickness of a lead frame. リードフレームの厚さを変えた場合の熱抵抗比較の時系列データを示す図である。It is a figure which shows the time series data of the thermal resistance comparison at the time of changing the thickness of a lead frame. 従来の半導体モジュールの断面構造の概略を参考として示す図である。It is a figure which shows the outline of the cross-sectional structure of the conventional semiconductor module for reference.
　以下、図面を参照しつつ本発明に係る半導体モジュールの好適な実施形態について詳細に説明する（図１～図９参照）。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。 Hereinafter, a preferred embodiment of a semiconductor module according to the present invention will be described in detail with reference to the drawings (see FIGS. 1 to 9). In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.
（第１実施形態）
　モータ５０を駆動させるためのインバータ回路（図示省略）を有する半導体モジュール（パワーモジュール）１は、パワー半導体素子（半導体チップ）２、リードフレーム３、はんだ５、樹脂製のモールド６で構成されている。なお、リードフレーム３が複数設けられている場合は、１層目のものは符号３にＡを添えて３Ａ、２層目のものは符号３にＢを添えて３Ｂ、そして３層目のものは符号３にＣを添えて３Ｃとしてそれぞれを表す。後述するゲート用リードフレーム４についても同様とする。 (First embodiment)
A semiconductor module (power module) 1 having an inverter circuit (not shown) for driving a motor 50 includes a power semiconductor element (semiconductor chip) 2, a lead frame 3, solder 5, and a resin mold 6. . In the case where a plurality of lead frames 3 are provided, the first layer is 3A with 3 added to the reference numeral 3A, the second layer is 3B with 3 added to the reference numeral 3B, and the third layer. Represents 3 as C by adding C to 3. The same applies to the gate lead frame 4 described later.
　ここでのパワー半導体素子２はＭＯＳＦＥＴであって、ＳｉまたはＳｉＣのベアチップ（ベアダイ）の状態のものを指す。このパワー半導体素子２は厚み方向に電流を流す構造のため、ベアチップ上面および下面に電極を有した構造であり、はんだや硬化性導電性ペースト、アルミや金ワイヤを使ったワイヤボンディングにより配線する。なお、本明細書でいう「上面」「下面」とは、リードフレーム３を基準にしたものであり、仮に半導体モジュール１が上下逆さまに配置されていても上下の位置関係に変更はない。 Here, the power semiconductor element 2 is a MOSFET and indicates a Si or SiC bare chip (bare die) state. Since the power semiconductor element 2 has a structure in which current flows in the thickness direction, it has a structure having electrodes on the upper and lower surfaces of the bare chip, and wiring is performed by wire bonding using solder, curable conductive paste, aluminum, or gold wire. The “upper surface” and “lower surface” in this specification are based on the lead frame 3, and even if the semiconductor module 1 is arranged upside down, there is no change in the vertical positional relationship.
　リードフレーム３は、その上に固定されたパワー半導体素子２を支持し、外部配線との接続をする部品であり、所望の回路動作をさせるためにプレス成形によって任意のパターン形状に形成される。以下に説明するように、本実施形態の半導体モジュール１では複数のリードフレーム３による多層構造となっている。 The lead frame 3 is a component that supports the power semiconductor element 2 fixed on the lead frame 3 and is connected to external wiring, and is formed into an arbitrary pattern shape by press molding in order to perform a desired circuit operation. As will be described below, the semiconductor module 1 according to the present embodiment has a multilayer structure including a plurality of lead frames 3.
　以下において詳しく説明するように、パワー半導体素子２は、リードフレーム３（３Ａ）に対して交互に積層した状態で搭載される。また、パワー半導体素子２のゲート電極（上面電極）２Ｇには、他の層のリードフレーム３（３Ｂ）の一部が直接はんだ付けされる立体配線構造となっている。以下、具体例を挙げつつ説明する。 As described in detail below, the power semiconductor elements 2 are mounted in a state of being alternately stacked on the lead frame 3 (3A). Further, the gate electrode (upper surface electrode) 2G of the power semiconductor element 2 has a three-dimensional wiring structure in which a part of the lead frame 3 (3B) of another layer is directly soldered. Hereinafter, a specific example will be described.
　図１に２層構造の半導体モジュール１を示す。最下層をリードフレーム３Ａとし、その上にはんだ５、パワー半導体素子２（２Ａ）、はんだ５、２層目のリードフレーム３Ｂ、はんだ５、パワー半導体素子２（２Ｂ）の順に交互に積層し実装する。 FIG. 1 shows a semiconductor module 1 having a two-layer structure. The lowermost layer is a lead frame 3A, on which solder 5, power semiconductor element 2 (2A), solder 5, second-layer lead frame 3B, solder 5, and power semiconductor element 2 (2B) are alternately stacked and mounted. To do.
　次に、パワー半導体素子２の信号配線、たとえばＦＥＴのゲート信号配線について説明する。図２、図３に示すように外部と接続される信号用リードフレーム３Ｅがパワー半導体素子２Ａのゲート電極２Ｇとワイヤ７により接続される。パワー半導体素子２Ａのソース電極２Ｓは、２層目リードフレーム３Ｂとはんだ付けにより接続され、パワー半導体素子２Ａのドレイン電極（下面電極）は、１層目リードフレーム３Ａとはんだ付けにより接続される。また、２層目のリードフレーム３Ｂの一部を切り欠いて切欠き部８Ｎを設けた形状とし、ワイヤボンディングする。なお、図２～図５中の破線は、１層目のパワー半導体素子２Ａと１層目リードフレーム３Ａを表す。 Next, the signal wiring of the power semiconductor element 2, for example, the gate signal wiring of the FET will be described. As shown in FIGS. 2 and 3, the signal lead frame 3 </ b> E connected to the outside is connected to the gate electrode 2 </ b> G of the power semiconductor element 2 </ b> A by the wire 7. The source electrode 2S of the power semiconductor element 2A is connected to the second-layer lead frame 3B by soldering, and the drain electrode (lower surface electrode) of the power semiconductor element 2A is connected to the first-layer lead frame 3A by soldering. Further, a part of the lead frame 3B of the second layer is cut out to form a cutout portion 8N, and wire bonding is performed. 2 to 5 represent the first layer power semiconductor element 2A and the first layer lead frame 3A.
　２層目（上層）のパワー半導体素子２Ｂは、１層目の（下層）パワー半導体素子２Ａに対してオフセットした位置に搭載し、ワイヤ７を使って、パワー半導体素子２Ｂのゲート電極から外部と接続される１層目の信号用リードフレーム３Ｅに、またパワー半導体素子２Ｂのソース電極２Ｓから他の２層目リードフレーム３Ｄに配線するといったように、１層目（下層）のパワー半導体素子２Ａにおけるゲート配線周辺からオフセットした位置に２層目（上層）のパワー半導体素子２Ｂを搭載し、積層することが好適である。なお、２層目（上層）のパワー半導体素子２Ｂのドレイン電極（下面電極）は、２層目リードフレーム３Ｂとはんだ付けにより接続される。 The power semiconductor element 2B in the second layer (upper layer) is mounted at a position offset with respect to the power semiconductor element 2A in the first layer (lower layer), and is connected to the outside from the gate electrode of the power semiconductor element 2B using the wire 7. The first layer (lower layer) power semiconductor element 2A is connected to the connected first layer signal lead frame 3E and from the source electrode 2S of the power semiconductor element 2B to the other second layer lead frame 3D. It is preferable to mount the second layer (upper layer) power semiconductor element 2B at a position offset from the periphery of the gate wiring in FIG. The drain electrode (lower surface electrode) of the power semiconductor element 2B in the second layer (upper layer) is connected to the second layer lead frame 3B by soldering.
　また、図４、図５に示すように２層目のリードフレーム３Ｂの一部（２層目ゲート用リードフレーム４Ｂ）がゲート電極２Ｇとはんだ付けされる構造であってもよい。または、ゲート電極２Ｇとはんだ付けされる部分が、１層目のリードフレーム３Ａの一部であってもよい。このとき、ゲート電極２Ｇと接続される２層目ゲート用リードフレーム４Ｂまたは１層目のリードフレーム３Ａの一部の先端形状は、同一面のソース電極との接触（すなわち電気的ショート）を避けるため、ゲート電極サイズ以下が望ましい。２層目のリードフレーム３Ｂの一部を切り欠いて切欠き部８Ｎを設けた形状とし、２層目ゲート用リードフレーム４Ｂとゲート電極２Ｇをはんだ付けする。 Also, as shown in FIGS. 4 and 5, a structure in which a part of the second-layer lead frame 3B (second-layer gate lead frame 4B) is soldered to the gate electrode 2G may be employed. Alternatively, the portion to be soldered to the gate electrode 2G may be a part of the first lead frame 3A. At this time, the tip shape of a part of the second-layer gate lead frame 4B or the first-layer lead frame 3A connected to the gate electrode 2G avoids contact with the source electrode on the same surface (ie, electrical short). Therefore, it is desirable that the size is smaller than the gate electrode size. A part of the second-layer lead frame 3B is cut out to form a cut-out portion 8N, and the second-layer gate lead frame 4B and the gate electrode 2G are soldered.
　２層目（上層）のパワー半導体素子２Ｂは、１層目の（下層）パワー半導体素子２Ａに対してオフセットした位置に搭載し、ワイヤ７を使って、パワー半導体素子２Ｂのゲート電極から外部と接続される１層目の信号用リードフレーム３Ｅに、またパワー半導体素子２Ｂのソース電極２Ｓから他の２層目リードフレーム３Ｄに配線するといったように、１層目（下層）のパワー半導体素子２Ａにおけるゲート配線周辺からオフセットした位置に２層目（上層）のパワー半導体素子２Ｂを搭載し、積層することが好適である。なお、２層目（上層）のパワー半導体素子２Ｂのドレイン電極（下面電極）は、２層目リードフレーム３Ｂとはんだ付けにより接続される。 The power semiconductor element 2B in the second layer (upper layer) is mounted at a position offset with respect to the power semiconductor element 2A in the first layer (lower layer), and is connected to the outside from the gate electrode of the power semiconductor element 2B using the wire 7. The first layer (lower layer) power semiconductor element 2A is connected to the connected first layer signal lead frame 3E and from the source electrode 2S of the power semiconductor element 2B to the other second layer lead frame 3D. It is preferable to mount the second layer (upper layer) power semiconductor element 2B at a position offset from the periphery of the gate wiring in FIG. The drain electrode (lower surface electrode) of the power semiconductor element 2B in the second layer (upper layer) is connected to the second layer lead frame 3B by soldering.
　これをエポキシ系の熱硬化性樹脂を用いたトランスファー成形により、パワー半導体素子２やリードフレーム３（３Ａ，３Ｂ）を封止し、半導体モジュール（パワーモジュール）１が完成する。 The power semiconductor element 2 and the lead frame 3 (3A, 3B) are sealed by transfer molding using an epoxy-based thermosetting resin, and the semiconductor module (power module) 1 is completed.
　また、図６に示すように、３層構造であって、２層目に搭載されたパワー半導体素子２（２Ｂ）のソース電極（上面電極）の配線を３層目のリードフレーム３Ｃで行う構造であってもよい。 Further, as shown in FIG. 6, a three-layer structure in which wiring of the source electrode (upper surface electrode) of the power semiconductor element 2 (2B) mounted on the second layer is performed by the lead frame 3C of the third layer. It may be.
　２層リードフレーム構造の場合は、２層目のパワー半導体素子２（２Ｂ）のソース電極（上面電極）２Ｓの配線は図４に示すようにワイヤボンディングで行う必要があるが、３層リードフレームの場合は、図７に示すように、配線をリードフレームで行うことができるため、ワイヤよりも配線体積が多くでき、放熱特性の向上が期待される。 In the case of the two-layer lead frame structure, the wiring of the source electrode (upper surface electrode) 2S of the second-layer power semiconductor element 2 (2B) needs to be performed by wire bonding as shown in FIG. In this case, as shown in FIG. 7, since the wiring can be performed by the lead frame, the wiring volume can be increased as compared with the wire, and the improvement of the heat radiation characteristic is expected.
　さらに図８に示すように、１層目のリードフレーム３Ａの表面の一部（例えば、端部付近の片面）と、３層目のリードフレーム３Ｃの表面の一部（例えば、端部付近の片面）の一方あるいは両方を外部に露出するようにモールドした構造とすることができる。こうした場合、半導体モジュール（パワーモジュール）１の片面または両面から外部に放熱することが可能となる。 Further, as shown in FIG. 8, a part of the surface of the lead frame 3A of the first layer (for example, one side near the end) and a part of the surface of the lead frame 3C of the third layer (for example, near the end) One or both of one side) may be molded so as to be exposed to the outside. In such a case, it is possible to radiate heat from one side or both sides of the semiconductor module (power module) 1 to the outside.
　図９に、２層構造半導体モジュール１の別の実施例を示す。図１０に、２層構造半導体モジュール１の断面の一例を示す。図１１に、半導体モジュール１の２系統化について説明する分解斜視図を示す。 FIG. 9 shows another embodiment of the two-layer structure semiconductor module 1. FIG. 10 shows an example of a cross section of the two-layer structure semiconductor module 1. FIG. 11 is an exploded perspective view for explaining the two systems of the semiconductor module 1.
　１層目リードフレーム３Ｐにインバータ回路における高電位側のパワー半導体素子２Ｃ、故障時を想定したモータ遮断リレー用途のパワー半導体素子２Ｅが搭載され、２層目リードフレーム３Ｑにはインバータ回路の低電位側のパワー半導体素子２Ｆが搭載されている。２層目のリードフレーム３Ｑの一部が１層目リードフレーム３Ｐ上の複数のパワー半導体素子２Ｃ，２Ｅとはんだ付けされて、パワー半導体素子間の配線がされている。なお、図１０に示した２層目リードフレーム３Ｑはその断面がＴ字形状であるが、１層目リードフレーム３Ｐ上の複数のパワー半導体素子２Ｃ，２Ｅと配線できる形状であればこの限りではない。 The power semiconductor element 2C on the high potential side in the inverter circuit and the power semiconductor element 2E for use as a motor cutoff relay assuming a failure are mounted on the first layer lead frame 3P, and the low potential of the inverter circuit is mounted on the second layer lead frame 3Q. The side power semiconductor element 2F is mounted. A part of the second-layer lead frame 3Q is soldered to the plurality of power semiconductor elements 2C and 2E on the first-layer lead frame 3P, and wiring between the power semiconductor elements is performed. The second-layer lead frame 3Q shown in FIG. 10 has a T-shaped cross section, but as long as it can be wired to the plurality of power semiconductor elements 2C and 2E on the first-layer lead frame 3P, Absent.
　また、２層目リードフレーム３Ｑ上のパワー半導体素子２Ｆのソース電極（上面電極）２Ｓは１層目リードフレーム３Ｐの低電位側、すなわちグランド側とバスバ９により配線される。図９ではバスバ９は複数の下位電位側のパワー半導体素子２Ｆと配線されており、低電位側のパワー半導体素子２Ｆとグランド間をそれぞれ配線するよりも効率的な構造となる。なお、本実施形態では、ゲート及びソースが同一面となるＮｃｈ－ＭＯＳＦＥＴを例に説明しているが、電位の定義を反転すれば、Ｐｃｈ－ＭＯＳＦＥＴでも実施可能である。さらに上記バスバ９の一部を電流検出用のシャント抵抗としてもよい。たとえばそれぞれの低電位側パワー半導体素子２とグランド間に配置する方法や、それぞれの低電位側パワー半導体素子２の低電位側配線が合流する接点からグランド間にシャント抵抗を１個配置する方法がある。 The source electrode (upper surface electrode) 2S of the power semiconductor element 2F on the second-layer lead frame 3Q is wired by the low potential side of the first-layer lead frame 3P, that is, the ground side, and the bus bar 9. In FIG. 9, the bus bar 9 is wired to a plurality of power semiconductor elements 2F on the lower potential side, and has a more efficient structure than wiring between the power semiconductor elements 2F on the lower potential side and the ground. In this embodiment, an Nch-MOSFET having a gate and a source on the same surface has been described as an example. However, if the definition of the potential is reversed, the present invention can also be implemented with a Pch-MOSFET. Further, a part of the bus bar 9 may be a shunt resistor for current detection. For example, there is a method in which each low-potential side power semiconductor element 2 is arranged between the ground and a method in which one shunt resistor is arranged between the ground where the low-potential side wiring of each low-potential side power semiconductor element 2 joins. is there.
　パワー半導体素子２の信号入力部はワイヤ７を用いて１辺方向に設けた信号用のリードフレーム３に配線し、エポキシモールドすることで半導体モジュール（パワーモジュール）１が完成する。なお、図９、図１０ではモールド外形の図示を省略している。 The signal input part of the power semiconductor element 2 is wired to the signal lead frame 3 provided in one side direction using the wire 7 and is epoxy-molded to complete the semiconductor module (power module) 1. In addition, illustration of the mold outer shape is omitted in FIGS.
　そして上記半導体モジュール（パワーモジュール）１をＥＣＵに複数（２系統以上）搭載する（図１１参照）。こうした場合、一方の半導体モジュール（パワーモジュール）１に異常が発生しても、他方のパワーモジュールにてＥＣＵの機能を継続することができる。なお、図１１中の符号１４は制御基板、符号１６はノイズ対策用のコンデンサおよびコイル、符号１８はジャンクションボックスをそれぞれ示す。ジャンクションボックス１８は、電源、センサ、通信コネクタの役割を持ち、制御基板１６、半導体モジュール１などの構成部品のケースを兼ねる。 Then, a plurality (two or more) of the semiconductor modules (power modules) 1 are mounted on the ECU (see FIG. 11). In such a case, even if an abnormality occurs in one semiconductor module (power module) 1, the function of the ECU can be continued in the other power module. 11, reference numeral 14 denotes a control board, reference numeral 16 denotes a noise countermeasure capacitor and coil, and reference numeral 18 denotes a junction box. The junction box 18 serves as a power source, a sensor, and a communication connector, and also serves as a case for components such as the control board 16 and the semiconductor module 1.
　上述したように、本実施形態の半導体モジュール１は、パワー半導体素子２を積層し、立体配線することによりパワー半導体素子２の投影面積を抑制している。このため、従来と同一の回路構成とした場合でも、従来のパワーモジュールよりも小型化することが可能となっている。また、配線の長さを従来よりも短くすることができるため、配線部材の直流抵抗を抑制し、回路損失を低減させることが可能である。 As described above, the semiconductor module 1 of the present embodiment suppresses the projected area of the power semiconductor element 2 by stacking the power semiconductor elements 2 and three-dimensionally wiring them. For this reason, even when it is set as the same circuit structure as the past, it can be reduced in size compared with the conventional power module. In addition, since the length of the wiring can be made shorter than before, the direct current resistance of the wiring member can be suppressed and the circuit loss can be reduced.
　このような半導体モジュール１は、電動パワーステアリング装置１００（図１２参照）等の各種産業機械や各種駆動装置、さらには、これらが搭載された車両などにおいて利用することができる。なお、図１２に例示する電動パワーステアリング装置１００は、例えばコラムタイプのものである。該図１２において、符号Ｈはステアリングホイール、符号１０ａはステアリング入力軸、符号１０ｂはステアリング出力軸、符号１１はラック・ピニオン運動変換機構、符号１３はウォーム減速機構、符号２０はハウジング、符号２１はトルクセンサ、符号３０はステアリングシャフト、符号４０，４１は自在継手、符号４２は連結部材をそれぞれ示す。 Such a semiconductor module 1 can be used in various industrial machines such as the electric power steering device 100 (see FIG. 12), various driving devices, and a vehicle in which these are mounted. Note that the electric power steering apparatus 100 illustrated in FIG. 12 is of a column type, for example. In FIG. 12, symbol H is a steering wheel, symbol 10a is a steering input shaft, symbol 10b is a steering output shaft, symbol 11 is a rack and pinion motion conversion mechanism, symbol 13 is a worm reduction mechanism, symbol 20 is a housing, symbol 21 is Reference numeral 30 denotes a steering shaft, reference numerals 40 and 41 denote universal joints, and reference numeral 42 denotes a connecting member.
　また、上述した半導体モジュール１は、以下のようにして製造することができる。すなわち、複数のリードフレーム３を多層構造とし、パワー半導体素子２をリードフレーム３に対して交互に搭載して積層し、パワー半導体素子２のゲート電極（上面電極）２Ｇに他のリードフレーム（つまり、当該パワー半導体素子２が搭載されたリードフレーム３とは別のリードフレーム）の一部を直接はんだ付けし、立体配線する構造とする。以上の手順を踏まえることにより、パワー半導体素子２の投影面積を抑制した構造の半導体モジュール１とすることが可能である。 Moreover, the semiconductor module 1 described above can be manufactured as follows. That is, a plurality of lead frames 3 have a multi-layer structure, and power semiconductor elements 2 are alternately mounted on the lead frame 3 and stacked, and another lead frame (that is, an upper electrode) 2G of the power semiconductor elements 2 is provided. A part of the lead frame 3 different from the lead frame 3 on which the power semiconductor element 2 is mounted is directly soldered to form a structure for three-dimensional wiring. Based on the above procedure, the semiconductor module 1 having a structure in which the projected area of the power semiconductor element 2 is suppressed can be obtained.
（第２実施形態）
　以下、図面を参照しつつ本発明に係る半導体モジュールの好適な実施形態について詳細に説明する（図１３～図１５参照）。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。 (Second Embodiment)
Hereinafter, preferred embodiments of a semiconductor module according to the present invention will be described in detail with reference to the drawings (see FIGS. 13 to 15). In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.
　モータ５０を駆動させるためのインバータ回路（図示省略）を有する半導体モジュール（パワーモジュール）１は、パワー半導体素子（半導体チップ）２、リードフレーム３、はんだ５、樹脂製のモールド６、バスバ７などで構成されている。 A semiconductor module (power module) 1 having an inverter circuit (not shown) for driving the motor 50 includes a power semiconductor element (semiconductor chip) 2, a lead frame 3, solder 5, a resin mold 6, a bus bar 7, and the like. It is configured.
　パワー半導体素子２は例えばＭＯＳＦＥＴであって、ＳｉまたはＳｉＣのベアチップ（ベアダイ）の状態のものを指す。このパワー半導体素子２は厚み方向に電流を流す構造のため、ベアチップ上面および下面に電極を有した構造であり、はんだ５や硬化性導電性ペースト、アルミや金ワイヤを使ったワイヤボンディングにより配線する。なお、本明細書でいう「上面」「下面」とは、リードフレーム３を基準にしたものであり、仮に半導体モジュール１が上下逆さまに配置されていても上下の位置関係に変更はない。 The power semiconductor element 2 is a MOSFET, for example, and refers to a Si or SiC bare chip (bare die). Since this power semiconductor element 2 has a structure in which current flows in the thickness direction, it has a structure having electrodes on the upper and lower surfaces of the bare chip, and is wired by wire bonding using solder 5, curable conductive paste, aluminum or gold wire. . The “upper surface” and “lower surface” in this specification are based on the lead frame 3, and even if the semiconductor module 1 is arranged upside down, there is no change in the vertical positional relationship.
　リードフレーム３は、その上に固定されたパワー半導体素子２を支持し、外部配線との接続をする部品（内部配線材）であり、所望の回路動作をさせるためにプレス成形によって任意のパターン形状に形成される。本実施形態において、リードフレーム３は２層の立体配線構造となっている（図１３参照）。なお、図１３等において、１層目のリードフレームを符号３１、２層目のリードフレームを符号３２で表している。 The lead frame 3 is a component (internal wiring material) that supports the power semiconductor element 2 fixed on the lead frame 3 and is connected to external wiring, and has an arbitrary pattern shape by press molding to perform a desired circuit operation. Formed. In the present embodiment, the lead frame 3 has a two-layered three-dimensional wiring structure (see FIG. 13). In FIG. 13 and the like, the lead frame for the first layer is denoted by reference numeral 31, and the lead frame for the second layer is denoted by reference numeral 32.
　また、パワー半導体素子２は、２層のリードフレーム３（３１，３２）に対して交互に積層された状態で搭載される。なお、図１３等において、１層目のパワー半導体素子（２個）を符号２１、２層目のパワー半導体素子を符号２２で表している。最下層が１層目リードフレーム３１であり、その上にはんだ５、１層目のパワー半導体素子２１、はんだ５、２層目リードフレーム３２、はんだ５、２層目のパワー半導体素子２２の順に積層される。１層目のパワー半導体素子２１は、１層目リードフレーム３１と２層目リードフレーム３２との間に介在している。 Further, the power semiconductor element 2 is mounted in a state of being alternately stacked on the two-layer lead frame 3 (31, 32). In FIG. 13 and the like, the first power semiconductor element (two) is denoted by reference numeral 21, and the first and second power semiconductor elements are denoted by reference numeral 22. The lowermost layer is the first lead frame 31, and the solder 5, the first power semiconductor element 21, the solder 5, the second lead frame 32, the solder 5, and the second power semiconductor element 22 are arranged on the first lead frame 31. Laminated. The first-layer power semiconductor element 21 is interposed between the first-layer lead frame 31 and the second-layer lead frame 32.
　２層目のパワー半導体素子２２はバスバ７を使い、１層目リードフレーム３１にはんだ付けで配線される。その後、エポキシの熱硬化性樹脂を用いたトランスファー成形により、パワー半導体素子２やリードフレーム３を封止してモールド６を形成し、半導体モジュール１が完成する。 The power semiconductor element 22 in the second layer is wired to the first lead frame 31 by soldering using the bus bar 7. Thereafter, the power semiconductor element 2 and the lead frame 3 are sealed to form a mold 6 by transfer molding using an epoxy thermosetting resin, and the semiconductor module 1 is completed.
　１層目のリードフレーム３１の片方の面（パワー半導体素子２が搭載されていない側）は、外部に露出した放熱面３１Ｓを持つようにモールドした構造となっている。これにより、半導体モジュール１の一部が放熱可能な面となって外部に放熱することが可能となる。 One side of the first-layer lead frame 31 (the side on which the power semiconductor element 2 is not mounted) has a structure that is molded so as to have a heat radiating surface 31S exposed to the outside. As a result, a part of the semiconductor module 1 becomes a heat radiable surface and can be radiated to the outside.
　ここで、２層のリードフレーム３についてＮｃｈ－ＭＯＳＦＥＴを使用してインバータ１アーム分の回路を構成する場合について説明する。 Here, a case will be described in which a circuit for one arm of the inverter is configured for the two-layer lead frame 3 using Nch-MOSFETs.
　この回路においては、電源ラインを起点とし上アームのＭＯＳＦＥＴのドレイン電極からソース電極、続いて下アームのドレイン電極からソース電極、最後にグランドに接続する必要がある。またモータ遮断用にＭＯＳＦＥＴを配置する場合には、上アームのソース（同じく下アームのドレイン）と同電位の接点からモータ遮断ＭＯＳＦＥＴのソース電極に配線する。 In this circuit, it is necessary to connect the source electrode from the drain electrode of the upper arm MOSFET to the source electrode, then connect the source electrode from the drain electrode of the lower arm to the source electrode, and finally to the ground. When a MOSFET is arranged for motor shutdown, wiring is made from the contact having the same potential as the source of the upper arm (also the drain of the lower arm) to the source electrode of the motor cutoff MOSFET.
　ＭＯＳＦＥＴは縦構造のパワー半導体素子２であり、ドレイン電極が下面電極、ソース電極は上面電極となっているため、前述の上アームから下アームのＭＯＳＦＥＴへの配線は、上アームのＭＯＳＦＥＴの上面にあるソース電極から、２層目リードフレーム３２を通過し、下アームのＦＥＴの下面にあるドレイン電極に配線ができる。さらに２層目リードフレーム３２からモータ遮断用ＭＯＳＦＥＴの上面のソース電極への配線も同時に可能となる。 Since the MOSFET is a vertical power semiconductor element 2, the drain electrode is a lower surface electrode and the source electrode is an upper surface electrode, so that the wiring from the upper arm to the lower arm MOSFET is connected to the upper surface of the upper arm MOSFET. A wiring can be formed from a certain source electrode to the drain electrode on the lower surface of the lower arm FET through the second-layer lead frame 32. Further, the wiring from the second layer lead frame 32 to the source electrode on the upper surface of the motor cutoff MOSFET can be simultaneously performed.
　１層構造の場合、上アームから下アームの配線の場合バスバを使う必要があり、バスバ分の実装スペースが発生するのに対し、本実施形態のごとく２層目リードフレーム３２を採用することでスペースを削減できる。さらに配線も短くすることができる。 In the case of the one-layer structure, it is necessary to use a bus bar in the case of wiring from the upper arm to the lower arm, and a mounting space corresponding to the bus bar is generated, but by adopting the second-layer lead frame 32 as in this embodiment, Space can be reduced. Furthermore, the wiring can be shortened.
　また、２層目リードフレーム３２の一部は、１層目リードフレーム３１の放熱面３１Ｓまで導出され、外部への放熱面３２Ｓを有する導出部３２Ｈとなっている（図１３参照）。該導出部３２Ｈにより、２層目に搭載したパワー半導体素子２２の熱を放熱することが出来る。さらに図１４に示すようにリードフレーム３の積層方向に対して導出部３２Ｈの形状を広げることで放熱面３２Ｓの面積が増加し、放熱性が向上する。当該導出部３２Ｈは熱伝導性のよい金属たとえば銅製であり、放熱経路として機能しながら、尚かつ、一定の熱量を一時的に貯熱しておく熱容量としても機能しうる。 Further, a part of the second-layer lead frame 32 is led out to the heat radiation surface 31S of the first-layer lead frame 31, and serves as a lead-out portion 32H having a heat radiation surface 32S to the outside (see FIG. 13). The lead 32H can dissipate heat from the power semiconductor element 22 mounted on the second layer. Furthermore, as shown in FIG. 14, by expanding the shape of the lead-out portion 32H in the stacking direction of the lead frame 3, the area of the heat radiating surface 32S is increased, and the heat dissipation is improved. The lead-out part 32H is made of a metal having good thermal conductivity, for example, copper, and can function as a heat capacity for temporarily storing a certain amount of heat while functioning as a heat dissipation path.
　さらに導出部３２Ｈの放熱面３２Ｓは、１層目リードフレーム３１の放熱面３１Ｓと同一面となるように形成されている。また、導出部３２Ｈにおいては、放熱面３２Ｓを基準とした導出部高さＡを調整することによって、１層目のパワー半導体素子２１におけるはんだ５の厚みを制御することができる。 Further, the heat radiating surface 32S of the lead-out portion 32H is formed so as to be flush with the heat radiating surface 31S of the first layer lead frame 31. In the lead-out portion 32H, the thickness of the solder 5 in the first-layer power semiconductor element 21 can be controlled by adjusting the lead-out portion height A with reference to the heat radiating surface 32S.
　すなわち、たとえば、導出部高さＡよりも１層目リードフレーム３１、１層目のパワー半導体素子２１、はんだ５の総厚みを大きく設定しておけば、はんだ付けの際に２層目リードフレーム３２はその自重により放熱面３２Ｓの方向へと沈み、放熱面３２Ｓを基準に２層目の導出部高さＡにしたがって１層目のパワー半導体素子２１のはんだ厚みが自然と決定されることになる。これにより２層構造のリードフレームにおける重心の偏りを要因としたはんだ厚みばらつきを抑制することができる。尚、２層目リードフレーム３２を、図に示したようなＴ字状の断面形状であって、左右対称の形状にすることで重心を安定させることができ、さらに配線距離の等長化を図ることもできる。 That is, for example, if the total thickness of the first-layer lead frame 31, the first-layer power semiconductor element 21, and the solder 5 is set larger than the lead-out portion height A, the second-layer lead frame during soldering 32 sinks in the direction of the heat radiating surface 32S due to its own weight, and the solder thickness of the power semiconductor element 21 in the first layer is naturally determined according to the height A of the second layer with respect to the heat radiating surface 32S. Become. As a result, it is possible to suppress solder thickness variation due to the deviation of the center of gravity in the lead frame having a two-layer structure. The second-layer lead frame 32 has a T-shaped cross-sectional shape as shown in the figure and can be symmetric so that the center of gravity can be stabilized and the wiring distance can be made equal. You can also plan.
　なお、半導体モジュール１の２層化により内部構造が複雑となり、１層構造の場合よりもエポキシ樹脂との密着性が重要となる。そこで前述の導出部３２Ｈの一部に突起や潰し形状などからなる突出部３２Ｔを施すことで、モールド材であるエポキシ樹脂とのアンカー効果を生じさせ、密着信頼性を向上することが出来る。突出部３２Ｔは、２層目リードフレーム３２の導出部３２Ｈの厚み方向（高さＡの方向）とは異なる方向例えばこれと直交する方向へ突出している。２層目リードフレーム３２の導出部３２Ｈ以外の部分に同様の突出部３２Ｔを形成してもよい（図１５参照）。 The internal structure becomes complicated due to the two-layer structure of the semiconductor module 1, and the adhesion with the epoxy resin is more important than the single-layer structure. Therefore, by providing the protruding portion 32T made of a protrusion, a crushed shape, or the like on a part of the lead-out portion 32H, an anchor effect with an epoxy resin as a molding material can be generated, and the adhesion reliability can be improved. The protruding portion 32T protrudes in a direction different from the thickness direction (the direction of the height A) of the lead-out portion 32H of the second-layer lead frame 32, for example, a direction orthogonal thereto. A similar protrusion 32T may be formed in a portion other than the lead-out portion 32H of the second layer lead frame 32 (see FIG. 15).
　本実施形態の半導体モジュール１は、パワー半導体素子２（２１，２２）を積層し、立体配線することによりパワー半導体素子２（２１，２２）およびバスバの投影面積が抑制でき、同一の回路構成としながらも従来のパワーモジュールよりも小型化を図ることが出来る。 The semiconductor module 1 according to the present embodiment has the same circuit configuration because the power semiconductor elements 2 (21, 22) are stacked and the three-dimensional wiring can suppress the projected area of the power semiconductor elements 2 (21, 22) and the bus bar. However, it can be made smaller than conventional power modules.
　このような半導体モジュール１は、電動パワーステアリング装置１００（図１２参照）等の各種産業機械や各種駆動装置、さらには、これらが搭載された車両などにおいて利用することができる。なお、図１２に例示する電動パワーステアリング装置１００は、例えばコラムタイプのものである。該図１２において、符号Ｈはステアリングホイール、符号１０ａはステアリング入力軸、符号１０ｂはステアリング出力軸、符号１１はラック・ピニオン運動変換機構、符号１３はウォーム減速機構、符号２０はハウジング、符号２１はトルクセンサ、符号３０はステアリングシャフト、符号４０，４１は自在継手、符号４２は連結部材をそれぞれ示す。 Such a semiconductor module 1 can be used in various industrial machines such as the electric power steering device 100 (see FIG. 12), various driving devices, and a vehicle in which these are mounted. Note that the electric power steering apparatus 100 illustrated in FIG. 12 is of a column type, for example. In FIG. 12, symbol H is a steering wheel, symbol 10a is a steering input shaft, symbol 10b is a steering output shaft, symbol 11 is a rack and pinion motion conversion mechanism, symbol 13 is a worm reduction mechanism, symbol 20 is a housing, symbol 21 is Reference numeral 30 denotes a steering shaft, reference numerals 40 and 41 denote universal joints, and reference numeral 42 denotes a connecting member.
　また、上述した半導体モジュール１は、以下のようにして製造することができる。すなわち、内部配線材たるリードフレーム３（３１，３２）を２層の立体配線構造とし、パワー半導体素子２（２１，２２）と２層のリードフレーム３（３１，３２）を交互に積層し、はんだ５で電気的に接続した状態とし、さらにバスバ７を接続し、エポキシの熱硬化性樹脂を用いたトランスファー成形によりパワー半導体素子２やリードフレーム３を封止してモールド６を形成する。２層目リードフレーム３２には、その一部が、１層目リードフレーム３１の放熱面３１Ｓまで導出された形状であって外部への放熱面３２Ｓを有する導出部３２Ｈとなっているリードフレームを採用する。 Moreover, the semiconductor module 1 described above can be manufactured as follows. That is, the lead frame 3 (31, 32) as the internal wiring material has a two-layered three-dimensional wiring structure, and the power semiconductor element 2 (21, 22) and the two layers of the lead frame 3 (31, 32) are alternately stacked. The bus 5 is connected with the solder 5 in an electrically connected state, and the mold 6 is formed by sealing the power semiconductor element 2 and the lead frame 3 by transfer molding using an epoxy thermosetting resin. The second-layer lead frame 32 includes a lead frame that is a lead-out portion 32H having a part led to the heat radiation surface 31S of the first layer lead frame 31 and having the heat radiation surface 32S to the outside. adopt.
（第３実施形態）
　半導体モジュール１は、モータ５０を駆動させるためのインバータ回路（図示省略）を有するパワーモジュールとして構成されている。本実施形態の半導体モジュール１は、パワー半導体素子２、リードフレーム３、はんだ５、モールド６、ワイヤ７、バスバ８、シャント抵抗９２を含む（図１６参照）。 (Third embodiment)
The semiconductor module 1 is configured as a power module having an inverter circuit (not shown) for driving the motor 50. The semiconductor module 1 of the present embodiment includes a power semiconductor element 2, a lead frame 3, solder 5, a mold 6, wires 7, a bus bar 8, and a shunt resistor 92 (see FIG. 16).
　パワー半導体素子２は例えばＭＯＳＦＥＴであって、ＳｉまたはＳｉＣ、ＧａＮのベアチップ（ベアダイ）の状態のものからなる。このパワー半導体素子２は厚み方向に電流を流す構造のため、ベアチップ上面および下面に電極を有した構造であり、はんだ５や硬化性導電性ペースト、アルミや金ワイヤを使ったワイヤボンディングにより配線する。なお、本明細書でいう「上面」「下面」とは、リードフレーム３を基準にしたものであり、仮に半導体モジュール１が上下逆さまに配置されていても上下の位置関係に変更はない。 The power semiconductor element 2 is, for example, a MOSFET, and is made of a bare chip (bare die) of Si, SiC, or GaN. Since this power semiconductor element 2 has a structure in which current flows in the thickness direction, it has a structure having electrodes on the upper and lower surfaces of the bare chip, and is wired by wire bonding using solder 5, curable conductive paste, aluminum or gold wire. . The “upper surface” and “lower surface” in this specification are based on the lead frame 3, and even if the semiconductor module 1 is arranged upside down, there is no change in the vertical positional relationship.
　リードフレーム３は、その上に固定されたパワー半導体素子２を支持し、外部配線との接続をする部品であり、所望の回路動作をさせるためにプレス成形によって任意のパターン形状に形成される。 The lead frame 3 is a component that supports the power semiconductor element 2 fixed on the lead frame 3 and is connected to external wiring, and is formed into an arbitrary pattern shape by press molding in order to perform a desired circuit operation.
　バスバ８は、３相インバータに対応して三叉状に形成されており（図１７参照）、インバータ回路における電流検出経路上に配置されている。本実施形態のバスバ８は、その一部がシャント抵抗９２で構成されている。また、３相インバータにおける各相のシャント抵抗９２が１つのバスバ８に一体化された構造となっている（図１７参照）。さらに、バスバ８のうちシャント抵抗９２の両端の部分８Ａは、平坦な部分を有する構造となっている（図１７参照）。これによれば、シャント抵抗９２の両端にワイヤボンディングによる配線がしやすい。 The bus bar 8 is formed in a three-pronged shape corresponding to the three-phase inverter (see FIG. 17), and is disposed on the current detection path in the inverter circuit. A part of the bus bar 8 of the present embodiment is configured by a shunt resistor 92. Further, the shunt resistor 92 of each phase in the three-phase inverter is integrated into one bus bar 8 (see FIG. 17). Further, the portion 8A at both ends of the shunt resistor 92 in the bus bar 8 has a structure having flat portions (see FIG. 17). This facilitates wiring by wire bonding at both ends of the shunt resistor 92.
　このようなバスバ８は、導電率の高い銅や銅合金などからなる。また、シャント抵抗９２は、Cu-Ni系やCu-Mn系などの材料からなる。シャント抵抗９２は任意の抵抗値となるようにその断面積、長さを調整し、形状を決定する。この点で、シャント抵抗９２は平面視矩形の板状であることが好適である（図１６、図１７参照）。このシャント抵抗９２の一部とバスバ８の一部を溶接、またはロウ接して一体化する。一体化したバスバ８は、パワー半導体素子の上面電極とＧＮＤ電位のリードフレーム３間にはんだ付けで実装する（図１６参照）。 Such a bus bar 8 is made of copper or copper alloy having high conductivity. Further, the shunt resistor 92 is made of a material such as Cu—Ni or Cu—Mn. The shunt resistor 92 is adjusted in cross-sectional area and length so as to have an arbitrary resistance value, and the shape is determined. In this regard, it is preferable that the shunt resistor 92 has a rectangular plate shape in plan view (see FIGS. 16 and 17). A part of the shunt resistor 92 and a part of the bus bar 8 are integrated by welding or brazing. The integrated bus bar 8 is mounted by soldering between the upper electrode of the power semiconductor element and the lead frame 3 having the GND potential (see FIG. 16).
　なお、電流は、シャント抵抗９２の両端電圧に基づいて検出される。ワイヤ７によるボンディング手段として例えばAlワイヤボンディングを用いることで、バスバ８のシャント抵抗９２に近い両端部分から外部制御基板（図示省略）へと接続するリードフレーム端子に配線することができる（図１６参照）。また、最終的には、リードフレーム３上に実装されたパワー半導体素子２をエポキシ系材料の硬化性樹脂を用いてトランスファー成形によりモールド６で封止して半導体モジュール１が完成する。 Note that the current is detected based on the voltage across the shunt resistor 92. By using, for example, Al wire bonding as a bonding means using the wire 7, wiring can be performed from both end portions near the shunt resistor 92 of the bus bar 8 to a lead frame terminal connected to an external control board (not shown) (see FIG. 16). ). Finally, the power semiconductor element 2 mounted on the lead frame 3 is sealed with a mold 6 by transfer molding using a curable resin of an epoxy material, and the semiconductor module 1 is completed.
　上述した本実施形態の半導体モジュール１によれば、シャント抵抗９２が一体化されたバスバ８の配線スペースを確保すればよく、従来のモジュールにおけるようにパワー半導体素子とは別個にシャント抵抗をリードフレーム上に搭載するための面積を確保する必要性がなく、また、パワー半導体素子からリードフレームまでの配線スペースを確保する必要性もない。このため、リードフレーム３のサイズ抑制（小型化）が可能であり、これによって半導体モジュール１の小型化を図ることができる。 According to the semiconductor module 1 of the present embodiment described above, it is only necessary to secure a wiring space of the bus bar 8 in which the shunt resistor 92 is integrated. As in the conventional module, the shunt resistor is provided separately from the power semiconductor element. There is no need to secure an area for mounting on top, and there is no need to secure a wiring space from the power semiconductor element to the lead frame. For this reason, the size of the lead frame 3 can be suppressed (miniaturized), and thus the semiconductor module 1 can be miniaturized.
　このような半導体モジュール１は、電動パワーステアリング装置１００（図１２参照）等の各種産業機械や各種駆動装置、さらには、これらが搭載された車両などにおいて利用することができる。なお、図１２に例示する電動パワーステアリング装置１００は、例えばコラムタイプのものである。該図１２において、符号Ｈはステアリングホイール、符号１０ａはステアリング入力軸、符号１０ｂはステアリング出力軸、符号１１はラック・ピニオン運動変換機構、符号１３はウォーム減速機構、符号２０はハウジング、符号２１はトルクセンサ、符号３０はステアリングシャフト、符号４０，４１は自在継手、符号４２は連結部材をそれぞれ示す。 Such a semiconductor module 1 can be used in various industrial machines such as the electric power steering device 100 (see FIG. 12), various driving devices, and a vehicle in which these are mounted. Note that the electric power steering apparatus 100 illustrated in FIG. 12 is of a column type, for example. In FIG. 12, symbol H is a steering wheel, symbol 10a is a steering input shaft, symbol 10b is a steering output shaft, symbol 11 is a rack and pinion motion conversion mechanism, symbol 13 is a worm reduction mechanism, symbol 20 is a housing, symbol 21 is Reference numeral 30 denotes a steering shaft, reference numerals 40 and 41 denote universal joints, and reference numeral 42 denotes a connecting member.
（第４実施形態）
　モータ５０を駆動させるためのインバータ回路（図示省略）を有する半導体モジュール（パワーモジュール）１は、パワー半導体素子（本明細書では単に半導体素子ともいう）２、リードフレーム３、はんだ５、樹脂製のモールド６などで構成されている。 (Fourth embodiment)
A semiconductor module (power module) 1 having an inverter circuit (not shown) for driving the motor 50 includes a power semiconductor element (also simply referred to as a semiconductor element in this specification) 2, a lead frame 3, solder 5, and resin. It consists of a mold 6 or the like.
　パワー半導体素子２は例えばＭＯＳＦＥＴであって、ＳｉまたはＳｉＣ、ＧａＮのベアチップ（ベアダイ）の状態のものを指す。このパワー半導体素子２は厚み方向に電流を流す構造のため、ベアチップ上面および下面に電極を有した構造であり、はんだ５や硬化性導電性ペースト、アルミや金ワイヤを使ったワイヤボンディングにより配線する。なお、本明細書でいう「上面」「下面」とは、リードフレーム３を基準にしたものであり、仮に半導体モジュール１が上下逆さまに配置されていても上下の位置関係に変更はない。 The power semiconductor element 2 is, for example, a MOSFET, and indicates a Si, SiC, or GaN bare chip (bare die) state. Since this power semiconductor element 2 has a structure in which current flows in the thickness direction, it has a structure having electrodes on the upper and lower surfaces of the bare chip, and is wired by wire bonding using solder 5, curable conductive paste, aluminum or gold wire. . The “upper surface” and “lower surface” in this specification are based on the lead frame 3, and even if the semiconductor module 1 is arranged upside down, there is no change in the vertical positional relationship.
　リードフレーム３は、その上に固定されたパワー半導体素子２を支持し、外部配線との接続をする部品（内部配線材）であり、所望の回路動作をさせるためにプレス成形によって任意のパターン形状に形成される。本実施形態のリードフレーム３は断面が逆Ｔ字形に形成され、その一部がモールド６の外側へ突出している（図１８参照）。 The lead frame 3 is a component (internal wiring material) that supports the power semiconductor element 2 fixed on the lead frame 3 and is connected to external wiring, and has an arbitrary pattern shape by press molding to perform a desired circuit operation. Formed. The lead frame 3 of the present embodiment has an inverted T-shaped cross section, and a part of the lead frame 3 protrudes outside the mold 6 (see FIG. 18).
　また、半導体モジュール１は、ＴＩＭ４を介して筐体１０に固定されている（図１８参照）。ＴＩＭ４は、発熱するデバイス（パワー半導体素子２）とヒートシンクとの間の小さな隙間や凸凹を埋め、効率よく熱をヒートシンクに伝える部材であり、本実施形態におけるＴＩＭ４は、リードフレーム３と筐体１０との間に介在し、パワー半導体素子２が発する熱を、はんだ５、リードフレーム３を介しつつ、筐体１０に伝える（図１８参照）。 Further, the semiconductor module 1 is fixed to the housing 10 via the TIM 4 (see FIG. 18). The TIM 4 is a member that fills a small gap or unevenness between a device that generates heat (the power semiconductor element 2) and the heat sink and efficiently transfers heat to the heat sink. The TIM 4 in the present embodiment includes the lead frame 3 and the housing 10. The heat generated by the power semiconductor element 2 is transmitted to the housing 10 via the solder 5 and the lead frame 3 (see FIG. 18).
　また、本実施形態のＴＩＭ４は接着性を有するものであり、リードフレーム３と筐体１０とを密着状態に保つ。ＴＩＭ４としては、熱伝導性を有する２液性硬化樹脂や１液性硬化樹脂、樹脂系接着フィルム等（例えばペースト接着剤、コンパウンド材料、エポキシ性フィルムなど）を用いることができ、これらモールド６の表面に塗布等して利用することができる。接着性を有するＴＩＭ４を利用した本実施形態の半導体モジュール１においては、リードフレーム３を筐体１０にネジ止め固定する必要がない。 Further, the TIM 4 of this embodiment has adhesiveness, and keeps the lead frame 3 and the housing 10 in a close contact state. As the TIM 4, a two-component curable resin having heat conductivity, a one-component curable resin, a resin-based adhesive film (for example, a paste adhesive, a compound material, an epoxy film, etc.) can be used. It can be used by applying to the surface. In the semiconductor module 1 of this embodiment using the TIM 4 having adhesiveness, the lead frame 3 does not need to be fixed to the housing 10 with screws.
　モールド６は、エポキシの熱硬化性樹脂を用いたトランスファー成形により、パワー半導体素子２やリードフレーム３を封止するよう形成される（図１８参照）。 The mold 6 is formed so as to seal the power semiconductor element 2 and the lead frame 3 by transfer molding using an epoxy thermosetting resin (see FIG. 18).
　また、モールド６のうち上述のＴＩＭ４が塗布される面には、スペーサーとして機能する凸部６１が形成されている（図１８参照）。凸部６１は、モールド６の表面と筐体１０との間の隙間（ギャップ）を一定とし、ＴＩＭ４の厚さを均一にする。ＴＩＭ４は、当該厚さに応じた接着力と放熱性能を発揮する。したがって、凸部６１の高さを適宜変更することにより、接着力と放熱性能を調整することができ、また、半導体モジュール１と筐体１０と間のギャップの大きさを管理して適切な絶縁対策をすることができる。 Moreover, the convex part 61 which functions as a spacer is formed in the surface to which the above-mentioned TIM4 is applied in the mold 6 (see FIG. 18). The convex portion 61 makes the gap (gap) between the surface of the mold 6 and the housing 10 constant, and makes the thickness of the TIM 4 uniform. TIM4 demonstrates the adhesive force and heat dissipation performance according to the said thickness. Therefore, by appropriately changing the height of the convex portion 61, it is possible to adjust the adhesive force and the heat dissipation performance, and also to manage the size of the gap between the semiconductor module 1 and the housing 10 to appropriately insulate. Measures can be taken.
　凸部６１の具体的な形態や形成手法は特に限られることはない。例えば本実施形態では、モールド成型時に筐体１０との接触面の一部を凸形状として凸部６１を形成しており、さらに、使用するＴＩＭ４毎に凸部６１の高さを50[μm]～200[μm]と変え、かつ、半導体モジュール１の大きさや筐体１０との接触面積から安定した設置面を持つ２点以上の構成としている。このような構成の具体例としては、モールド６の表面と筐体１０との間のギャップを一義的に画定するように配置された３点の凸部６１（図１９参照）、略矩形とされたモールド６の四隅に配置された４点の凸部６１（図２０参照）などがある。 The specific form and formation method of the convex portion 61 are not particularly limited. For example, in the present embodiment, the convex portion 61 is formed with a convex shape as a part of the contact surface with the housing 10 at the time of molding, and the height of the convex portion 61 is 50 [μm] for each TIM 4 to be used. It is changed to ˜200 [μm], and has a configuration of two or more points having a stable installation surface from the size of the semiconductor module 1 and the contact area with the housing 10. As a specific example of such a configuration, three convex portions 61 (see FIG. 19) arranged so as to unambiguously define a gap between the surface of the mold 6 and the housing 10 are substantially rectangular. Further, there are four convex portions 61 (see FIG. 20) arranged at the four corners of the mold 6.
　なお、このような凸部６１は、樹脂成形時にモールド６と一体的に構成してもよいし、成形後に別の部材を後付けすることで構成してもよい。 In addition, such a convex part 61 may be comprised integrally with the mold 6 at the time of resin molding, and may be comprised by attaching another member after shaping | molding.
　従来のごときネジ固定する構造であれば、モールドの樹脂部分のクリープ現象でネジが緩み放熱性能が悪化する問題、半導体素子の付近にネジ固定部を配置したり、リードフレームを引き回ししたりで半導体モジュールが大型化する問題があるが、本実施形態の半導体モジュール１においてはこのような問題がない。すなわち、加圧、加熱固定などを行い高接着性を有しかつ高い熱伝導性を有したＴＩＭ４で絶縁性を有し耐熱性、応力にも強い材料を選定することで上記問題を解決した構造を実現することができる。 If it is a conventional screw fixing structure, the screw will loosen due to the creep phenomenon of the resin part of the mold and the heat dissipation performance will deteriorate, the screw fixing part will be placed near the semiconductor element, and the lead frame will be routed around the semiconductor There is a problem that the module becomes large, but the semiconductor module 1 of the present embodiment does not have such a problem. That is, a structure that solves the above problems by selecting a material that has high adhesiveness, high heat conductivity, insulation, heat resistance, and stress resistance by performing pressurization, heat fixing, etc. Can be realized.
　より具体的には、本実施形態の半導体モジュール１においては、ネジ止めしなくてもリードフレーム３を筐体１０に固定することができるため、ネジ孔等を設けるために要する面積を省略して小型化を図ることが可能である。また、ＴＩＭ４を用いて半導体モジュール１を固定し放熱する構造とすれば部品点数を抑えつつ、均一的な放熱構造を持った装置とすることができる。さらに、本実施形態によれば、小型化した半導体モジュール１を接着固定する構成としたため筐体１０のどこにでも配置することができ、レイアウトのしやすさ、自由度が向上する。 More specifically, in the semiconductor module 1 of the present embodiment, since the lead frame 3 can be fixed to the housing 10 without screwing, the area required for providing screw holes and the like is omitted. It is possible to reduce the size. Further, if the semiconductor module 1 is fixed and radiated by using the TIM 4, it is possible to obtain a device having a uniform radiating structure while suppressing the number of parts. Furthermore, according to the present embodiment, since the miniaturized semiconductor module 1 is configured to be bonded and fixed, the semiconductor module 1 can be disposed anywhere in the housing 10, and the ease of layout and the degree of freedom are improved.
　このような半導体モジュール１は、電動パワーステアリング装置１００（図１２参照）等の各種産業機械や各種駆動装置、さらには、これらが搭載された車両などにおいて利用することができる。なお、図１２に例示する電動パワーステアリング装置１００は、例えばコラムタイプのものである。該図１２において、符号Ｈはステアリングホイール、符号１０ａはステアリング入力軸、符号１０ｂはステアリング出力軸、符号１１はラック・ピニオン運動変換機構、符号１３はウォーム減速機構、符号２０はハウジング、符号２１はトルクセンサ、符号３０はステアリングシャフト、符号４０，４１は自在継手、符号４２は連結部材をそれぞれ示す。 Such a semiconductor module 1 can be used in various industrial machines such as the electric power steering device 100 (see FIG. 12), various driving devices, and a vehicle in which these are mounted. Note that the electric power steering apparatus 100 illustrated in FIG. 12 is of a column type, for example. In FIG. 12, symbol H is a steering wheel, symbol 10a is a steering input shaft, symbol 10b is a steering output shaft, symbol 11 is a rack and pinion motion conversion mechanism, symbol 13 is a worm reduction mechanism, symbol 20 is a housing, symbol 21 is Reference numeral 30 denotes a steering shaft, reference numerals 40 and 41 denote universal joints, and reference numeral 42 denotes a connecting member.
（第５実施形態）
　モータ５０を駆動させるためのインバータ回路（図示省略）を有する半導体モジュール（パワーモジュール）１は、パワー半導体素子（本明細書では単に半導体素子ともいう）２、リードフレーム３、はんだ５、樹脂製のモールド６、ネジ９４などで構成されている。 (Fifth embodiment)
A semiconductor module (power module) 1 having an inverter circuit (not shown) for driving the motor 50 includes a power semiconductor element (also simply referred to as a semiconductor element in this specification) 2, a lead frame 3, solder 5, and resin. It consists of a mold 6 and screws 94.
　パワー半導体素子２は例えばＭＯＳＦＥＴであって、ＳｉまたはＳｉＣ、ＧａＮのベアチップ（ベアダイ）の状態のものを指す。このパワー半導体素子２は厚み方向に電流を流す構造のため、ベアチップ上面および下面に電極を有した構造であり、はんだ５や硬化性導電性ペースト、アルミや金ワイヤを使ったワイヤボンディングにより配線する。なお、本明細書でいう「上面」「下面」とは、リードフレーム３を基準にしたものであり、仮に半導体モジュール１が上下逆さまに配置されていても上下の位置関係に変更はない。 The power semiconductor element 2 is, for example, a MOSFET, and indicates a Si, SiC, or GaN bare chip (bare die) state. Since this power semiconductor element 2 has a structure in which current flows in the thickness direction, it has a structure having electrodes on the upper and lower surfaces of the bare chip, and is wired by wire bonding using solder 5, curable conductive paste, aluminum or gold wire. . The “upper surface” and “lower surface” in this specification are based on the lead frame 3, and even if the semiconductor module 1 is arranged upside down, there is no change in the vertical positional relationship.
　リードフレーム３は、その上に固定されたパワー半導体素子２を支持し、外部配線との接続をする部品（内部配線材）であり、所望の回路動作をさせるためにプレス成形によって任意のパターン形状に形成される。本実施形態のリードフレーム３はその両端が、モールド６の外側へ突出し、上側（リードフレーム３からみて半導体素子２がある側）に折り曲げられている（図２１参照）。 The lead frame 3 is a component (internal wiring material) that supports the power semiconductor element 2 fixed on the lead frame 3 and is connected to external wiring, and has an arbitrary pattern shape by press molding to perform a desired circuit operation. Formed. Both ends of the lead frame 3 of the present embodiment protrude to the outside of the mold 6 and are bent upward (the side where the semiconductor element 2 is present when viewed from the lead frame 3) (see FIG. 21).
　また、半導体モジュール１は、ＴＩＭ（サーマルインターフェースマテリアル）４を介して筐体１０に固定されている（図２１参照）。ＴＩＭ（サーマルインターフェースマテリアル）４は、発熱するデバイス（パワー半導体素子２）とヒートシンクとの間の小さな隙間や凸凹を埋め、効率よく熱をヒートシンクに伝える部材であり、本実施形態におけるＴＩＭ４は、リードフレーム３と筐体１０との間に介在し、パワー半導体素子２が発する熱を、はんだ５、リードフレーム３を介しつつ、筐体１０に伝える（図２１参照）。 The semiconductor module 1 is fixed to the housing 10 via a TIM (thermal interface material) 4 (see FIG. 21). The TIM (thermal interface material) 4 is a member that fills small gaps and irregularities between the heat generating device (power semiconductor element 2) and the heat sink and efficiently transfers heat to the heat sink. The TIM 4 in this embodiment is a lead. The heat generated by the power semiconductor element 2 is interposed between the frame 3 and the housing 10 and is transmitted to the housing 10 through the solder 5 and the lead frame 3 (see FIG. 21).
　モールド６は、エポキシの熱硬化性樹脂を用いたトランスファー成形により、パワー半導体素子２やリードフレーム３を封止するよう形成される（図２１参照）。 The mold 6 is formed so as to seal the power semiconductor element 2 and the lead frame 3 by transfer molding using an epoxy thermosetting resin (see FIG. 21).
　ネジ９４は、成形後のモールド６と筐体１０とをネジ止めし、リードフレーム３とＴＩＭ４の間、ＴＩＭ４と筐体１０との間をそれぞれ密着状態に保つ。 The screw 94 screws the molded mold 6 and the housing 10 and keeps the lead frame 3 and the TIM 4 and the TIM 4 and the housing 10 in close contact with each other.
　ここで、リードフレーム３の構造についてさらに詳しく説明する。半導体モジュール１において、リードフレーム３は、その厚さが途中で変化するように構成されている（図２２等参照）ここでいう厚さの変化の態様は種々あるが、本実施形態の半導体モジュール１においては、当該半導体モジュール１内における発熱体すなわちパワー半導体素子２の近辺で、少なくとも当該パワー半導体素子２を含む領域がその他の部分よりも厚くなるように形成されている（図２２等参照）。これにより、パワー半導体素子２の発熱に起因する過渡熱への対策と、モールドの密着性の向上とを図ることができる。 Here, the structure of the lead frame 3 will be described in more detail. In the semiconductor module 1, the lead frame 3 is configured such that the thickness thereof changes in the middle (see FIG. 22 and the like). 1 is formed so that at least a region including the power semiconductor element 2 is thicker than other portions in the vicinity of the heating element, that is, the power semiconductor element 2 in the semiconductor module 1 (see FIG. 22 and the like). . Thereby, measures against transient heat caused by heat generation of the power semiconductor element 2 and improvement of mold adhesion can be achieved.
（リードフレーム３の第１の形態）
　図２１に示す形態では、リードフレーム３のうち、モールド６を向く側と反対側の面、つまり筐体１０側を向く面に凸状部３ｓが形成されており、リードフレーム３がいわば下凸となっている（図２１参照）。この場合、凸状部３ｓを介して、ＴＩＭ４へ効率よく伝熱を行うことができ、放熱性能が向上する。 (First form of lead frame 3)
In the form shown in FIG. 21, a convex portion 3s is formed on the surface of the lead frame 3 opposite to the side facing the mold 6, that is, the surface facing the housing 10 side. (See FIG. 21). In this case, heat can be efficiently transferred to the TIM 4 via the convex portion 3s, and the heat dissipation performance is improved.
（リードフレーム３の第２の形態）
　図２２に示す形態では、リードフレーム３のうち、モールド６を向く側に凸状部３ｔが形成されており、リードフレーム３がいわば上凸となっている（図２２参照）。モールド６を向く側に凸である場合、リードフレーム３のモールド６との接触領域が増加し、モールド６との密着性が向上しうる。 (Second form of lead frame 3)
In the form shown in FIG. 22, a convex portion 3t is formed on the lead frame 3 on the side facing the mold 6, and the lead frame 3 is so-called convex (see FIG. 22). When it is convex on the side facing the mold 6, the contact area of the lead frame 3 with the mold 6 can be increased, and the adhesion with the mold 6 can be improved.
（リードフレーム３の第３の形態）
　図２３に示す形態では、リードフレーム３のうち、筐体１０側を向く面に凸状部３ｓが形成されており、尚かつ、モールド６を向く側に凸状部３ｔが形成されている（図２３参照）。このリードフレーム３は、上述した第１の形態と第２の形態のそれぞれの利点を併せ持つ。 (Third form of lead frame 3)
In the form shown in FIG. 23, the convex portion 3s is formed on the surface of the lead frame 3 facing the housing 10 side, and the convex portion 3t is formed on the side facing the mold 6 ( (See FIG. 23). The lead frame 3 has the advantages of the first and second embodiments described above.
（リードフレーム３の第４の形態）
　図２４に示す形態では、リードフレーム３に凸状部３ｔが形成されており、尚かつ、該凸状部３ｔの側面３ｕが逆勾配とされている（図２４参照）。この場合、リードフレーム３は上方ほど幅広の楔形状ないしは逆テーパー形状であり、モールド６との密着性能がさらに向上し、外れにくくなる。なお、凸状部３ｔの側面３ｕがすべて逆勾配とされていてもよいし、側面３ｕの一部が部分的に逆勾配とされていてもよい。 (Fourth form of lead frame 3)
In the form shown in FIG. 24, a convex portion 3t is formed on the lead frame 3, and the side surface 3u of the convex portion 3t has a reverse gradient (see FIG. 24). In this case, the lead frame 3 has a wedge shape or a reverse taper shape that is wider toward the top, so that the adhesion performance with the mold 6 is further improved and is difficult to come off. Note that all the side surfaces 3u of the convex portion 3t may have a reverse gradient, or a part of the side surface 3u may have a partial reverse gradient.
　ここで、凸状部３ｔの側面３ｕとリードフレーム３の表面とがなす角度をＡとする（図２６参照）。本形態において、側面Ｃが逆勾配となっている部分（反りこみ形状部分）における角度Ａは９０°未満である。 Here, an angle formed by the side surface 3u of the convex portion 3t and the surface of the lead frame 3 is A (see FIG. 26). In this embodiment, the angle A in the portion where the side surface C has an inverse slope (curved shape portion) is less than 90 °.
（リードフレーム３の第５の形態）
　図２５に示す形態では、リードフレーム３のうち、筐体１０側を向く面に凸状部３ｓが形成され、モールド６を向く側に凸状部３ｔが形成され、尚かつ、凸状部３ｔの側面３ｕが逆勾配とされている（図２５参照）。このリードフレーム３は、上述した第３の形態と第４の形態のそれぞれの利点を併せ持つ。 (Fifth form of lead frame 3)
In the form shown in FIG. 25, the convex portion 3s is formed on the surface of the lead frame 3 facing the housing 10, the convex portion 3t is formed on the side facing the mold 6, and the convex portion 3t. The side surface 3u has a reverse slope (see FIG. 25). The lead frame 3 has the advantages of the third and fourth embodiments described above.
　第１～第５の形態で例示したように、これら半導体モジュール１では、内部配線材として機能するリードフレーム３の厚さを適宜変化させることで、従来構造と比較し、様々なパワー半導体素子２の発熱に対処することが可能となる。また、熱容量（として機能するリードフレーム３の一部つまり凸状部３ｓ，３ｔ）を適材適所配置することで、半導体モジュール１のさらなる小型化を狙うことを可能とする。また、局所的にリードフレーム３の厚さを変えた場合において、段差が生じた部分の少なくとも一部を逆勾配からなる反りこみ形状とすることで、モールド６との密着性が向上する。 As exemplified in the first to fifth embodiments, in these semiconductor modules 1, various power semiconductor elements 2 are compared with the conventional structure by appropriately changing the thickness of the lead frame 3 that functions as an internal wiring material. It becomes possible to cope with the heat generation. Further, the semiconductor module 1 can be further miniaturized by arranging a heat capacity (a part of the lead frame 3 that functions as the convex portion 3s, 3t) at an appropriate position. Further, when the thickness of the lead frame 3 is locally changed, at least a part of the stepped portion is formed in a warped shape having a reverse gradient, thereby improving the adhesion with the mold 6.
　このような半導体モジュール１は、電動パワーステアリング装置１００（図１２参照）等の各種産業機械や各種駆動装置、さらには、これらが搭載された車両などにおいて利用することができる。なお、図１２に例示する電動パワーステアリング装置１００は、例えばコラムタイプのものである。該図１２において、符号Ｈはステアリングホイール、符号１０ａはステアリング入力軸、符号１０ｂはステアリング出力軸、符号１１はラック・ピニオン運動変換機構、符号１３はウォーム減速機構、符号２０はハウジング、符号２１はトルクセンサ、符号３０はステアリングシャフト、符号４０，４１は自在継手、符号４２は連結部材をそれぞれ示す。 Such a semiconductor module 1 can be used in various industrial machines such as the electric power steering device 100 (see FIG. 12), various driving devices, and a vehicle in which these are mounted. Note that the electric power steering apparatus 100 illustrated in FIG. 12 is of a column type, for example. In FIG. 12, symbol H is a steering wheel, symbol 10a is a steering input shaft, symbol 10b is a steering output shaft, symbol 11 is a rack and pinion motion conversion mechanism, symbol 13 is a worm reduction mechanism, symbol 20 is a housing, symbol 21 is Reference numeral 30 denotes a steering shaft, reference numerals 40 and 41 denote universal joints, and reference numeral 42 denotes a connecting member.
　なお、例えば上述した実施形態ではリードフレーム３の凸状部３ｔの側面３ｕの少なくとも一部を逆勾配としたが、これと同様に、リードフレーム３の凸状部３ｓの側面の少なくとも一部を逆勾配としてもよい。 For example, in the above-described embodiment, at least a part of the side surface 3u of the convex portion 3t of the lead frame 3 has an inverse slope, but similarly, at least a part of the side surface of the convex portion 3s of the lead frame 3 is formed. A reverse gradient may be used.
　上述したごときリードフレーム３を備える半導体モジュール１において、パワー半導体素子２の発熱に起因する過渡熱への対策と、モールド６との密着性の向上とが図られていることを、解析により確認した（図２７、図２８参照）。 In the semiconductor module 1 including the lead frame 3 as described above, it was confirmed by analysis that countermeasures against transient heat caused by the heat generated by the power semiconductor element 2 and improvement in adhesion to the mold 6 were achieved. (See FIGS. 27 and 28).
　なお、本実施例では、リードフレーム３は所望の回路動作をさせるためにプレス成形によって任意のパターン形状を有するものとし、エポキシ系の熱硬化性樹脂を用いたトランスファー成形により、パワー半導体素子２やと当該リードフレーム３を封止し、パワーモジュールとした。また、半導体モジュール１を構成するリードフレーム３の厚さを複数種類用意し、パワー半導体素子２からの発熱に対応して厚さを変えたときの熱抵抗を解析で求めた。ある厚さのリードフレーム３の熱抵抗を基準とし、厚さを変更した場合の比率を利用して結果を表した。結果、パワー半導体素子２が発熱してから0.01[sec]後の時点で効果に差が見られ、最大で0.1[sec]時に約70[%]に低減されていることが確認できた（図２７、図２８参照）。この結果から、リードフレーム３の厚さを適宜変化させることにより、パワー半導体素子２から発生する熱を0.01[sec]オーダーで低減させることが可能である（例えば、リードフレーム３の厚さを倍にすることで、パワー半導体素子２の発熱後0.1[sec]時の熱抵抗を約７０％に低減できる）という結論が得られた。 In the present embodiment, the lead frame 3 has an arbitrary pattern shape by press molding in order to perform a desired circuit operation, and the power semiconductor element 2 or the like by transfer molding using an epoxy thermosetting resin. The lead frame 3 was sealed to obtain a power module. Also, a plurality of thicknesses of the lead frame 3 constituting the semiconductor module 1 were prepared, and the thermal resistance when the thickness was changed corresponding to the heat generated from the power semiconductor element 2 was obtained by analysis. Based on the thermal resistance of the lead frame 3 having a certain thickness as a reference, the result was expressed using the ratio when the thickness was changed. As a result, it was confirmed that there was a difference in the effect at a time 0.01 [sec] after the power semiconductor element 2 generated heat, and that it was reduced to about 70 [%] at a maximum of 0.1 [sec] (Fig. 27, see FIG. 28). From this result, it is possible to reduce the heat generated from the power semiconductor element 2 on the order of 0.01 [sec] by appropriately changing the thickness of the lead frame 3 (for example, doubling the thickness of the lead frame 3). Thus, the conclusion that the thermal resistance at 0.1 [sec] after the heat generation of the power semiconductor element 2 can be reduced to about 70% is obtained.
　なお、上述の実施形態は本発明の好適な実施の一例ではあるがこれに限定されるものではなく本発明の要旨を逸脱しない範囲において種々変形実施可能である。 The above-described embodiment is an example of a preferred embodiment of the present invention, but is not limited thereto, and various modifications can be made without departing from the gist of the present invention.
　本発明は、電動パワーステアリング等の各種産業機械や各種駆動装置、さらには、これらが搭載された車両などにおける半導体モジュールに適用して好適である。 The present invention is suitable for application to various industrial machines such as electric power steering, various drive devices, and semiconductor modules in vehicles equipped with these.
１…半導体モジュール
２（２Ａ、２Ｂ、２Ｃ、２Ｅ、２Ｆ）…パワー半導体素子（半導体素子、発熱体）
２Ｇ…パワー半導体素子のゲート電極（上面電極）
２Ｓ…パワー半導体素子のソース電極（上面電極）
２Ｄ…パワー半導体素子のドレイン電極（下面電極）
３（３Ａ，３Ｂ，３Ｃ、３Ｄ、３Ｅ、３Ｐ、３Ｑ）…リードフレーム
３ｓ…凸状部
３ｔ…凸状部
４…ＴＩＭ（サーマルインターフェースマテリアル）
５…はんだ
６…モールド
７…ワイヤ（ゲート配線）
８…バスバ
８Ａ…バスバ８のうちシャント抵抗の両端に位置する部分
８Ｎ…切欠き部
９…シャント抵抗
１０…筐体
２１…１層目のパワー半導体素子
２２…２層目のパワー半導体素子
３１…１層目リードフレーム
３１Ｓ…放熱面
３２…２層目リードフレーム
３２Ｈ…導出部
３２Ｓ…放熱面
３２Ｔ…突出部
５０…モータ
６１…凸部（スペーサー）
１００…電動パワーステアリング装置
Ａ…導出部３２Ｈの高さ
 
  DESCRIPTION OF SYMBOLS 1 ... Semiconductor module 2 (2A, 2B, 2C, 2E, 2F) ... Power semiconductor element (semiconductor element, heating element)
2G ... Gate electrode (upper surface electrode) of power semiconductor element
2S: Power semiconductor element source electrode (top electrode)
2D ... Power semiconductor element drain electrode (lower surface electrode)
3 (3A, 3B, 3C, 3D, 3E, 3P, 3Q) ... lead frame 3s ... convex part 3t ... convex part 4 ... TIM (thermal interface material)
5 ... solder 6 ... mold 7 ... wire (gate wiring)
8 ... Bus bar 8A ... Parts 8N of the bus bar 8 located at both ends of the shunt resistor ... Notch portion 9 ... Shunt resistor 10 ... Housing 21 ... First layer power semiconductor element 22 ... Second layer power semiconductor element 31 ... 1st layer lead frame 31S ... Radiation surface 32 ... 2nd layer lead frame 32H ... Derivation part 32S ... Radiation surface 32T ... Projection part 50 ... Motor 61 ... Convex part (spacer)
100: Electric power steering device A: Height of the lead-out part 32H

Claims (23)

  1. 　半導体モジュールにおいて、
    　リードフレームが多層構造であり、
    　パワー半導体素子が前記リードフレームに対して交互に搭載され積層された配線構造であって、
    　前記パワー半導体素子の上面電極に他のリードフレームの一部を直接はんだ付けし、立体配線する構造である、半導体モジュール。     In semiconductor modules,
    The lead frame has a multilayer structure,
    A power structure in which power semiconductor elements are alternately mounted and stacked on the lead frame,
    A semiconductor module having a structure in which a part of another lead frame is directly soldered to the upper surface electrode of the power semiconductor element to perform three-dimensional wiring.
  2. 　前記多層構造の下層のパワー半導体素子におけるゲート配線周辺からオフセットした位置に上層のパワー半導体素子を搭載し、積層する、請求項１に記載の半導体モジュール。 The semiconductor module according to claim 1, wherein an upper power semiconductor element is mounted and stacked at a position offset from the periphery of the gate wiring in the lower layer power semiconductor element of the multilayer structure.
  3. 　前記パワー半導体素子の上層リードフレームの一部に、ゲート配線用の切欠き部が設けられている、請求項１に記載の半導体モジュール。 The semiconductor module according to claim 1, wherein a notch portion for gate wiring is provided in a part of an upper lead frame of the power semiconductor element.
  4. 　当該半導体モジュールを構成するモールドの表面から、前記リードフレームの少なくとも一部が外部に露出している、請求項１から３のいずれか一項に記載の半導体モジュール。 The semiconductor module according to any one of claims 1 to 3, wherein at least a part of the lead frame is exposed to the outside from a surface of a mold constituting the semiconductor module.
  5. 　請求項１から４のいずれか一項に記載の半導体モジュールにおいて、
    　２層目リードフレームの一部が、１層目リードフレームの放熱面まで導出された、外部への放熱面を有する導出部である、半導体モジュール。     In the semiconductor module according to any one of claims 1 to 4,
    A semiconductor module, wherein a part of the second-layer lead frame is a lead-out portion having a heat-radiating surface to the outside, which is led to the heat-dissipating surface of the first-layer lead frame.
  6. 　前記２層目リードフレームの導出部が、当該２層目リードフレームの前記放熱面に向かって広がる形状である、請求項５に記載の半導体モジュール。 6. The semiconductor module according to claim 5, wherein the lead portion of the second layer lead frame has a shape that widens toward the heat radiation surface of the second layer lead frame.
  7. 　前記１層目リードフレームと前記２層目リードフレームとの間に配置されている前記パワー半導体素子が、はんだ層を介して該１層目リードフレームおよび２層目リードフレームに電気的に接続されている、請求項５または６に記載の半導体モジュール。 The power semiconductor element disposed between the first layer lead frame and the second layer lead frame is electrically connected to the first layer lead frame and the second layer lead frame via a solder layer. The semiconductor module according to claim 5 or 6.
  8. 　前記２層目リードフレームに、該２層目リードフレームの導出部の厚み方向とは異なる方向に突出した突出部が形成されている、請求項５から７のいずれか１項に記載の半導体モジュール。 8. The semiconductor module according to claim 5, wherein a protrusion that protrudes in a direction different from a thickness direction of a lead-out portion of the second layer lead frame is formed on the second layer lead frame. 9. .
  9. 　前記２層目リードフレームの導出部は、該２層目リードフレームに接続されたパワー半導体素子が発する熱を貯熱可能な金属製である、請求項５から８のいずれか一項に記載の半導体モジュール。 9. The lead portion of the second layer lead frame is made of a metal capable of storing heat generated by a power semiconductor element connected to the second layer lead frame. Semiconductor module.
  10. 　請求項１から９のいずれか一項に記載の半導体モジュールにおいて、
    　該半導体モジュール内の配線として機能するバスバの一部がモータ電流検出用のシャント抵抗で構成され、
    　各相それぞれの前記シャント抵抗を１つの前記バスバに一体化した、半導体モジュール。     In the semiconductor module according to any one of claims 1 to 9,
    A part of the bus bar functioning as the wiring in the semiconductor module is composed of a shunt resistor for motor current detection,
    A semiconductor module in which each shunt resistor of each phase is integrated into one bus bar.
  11. 　前記シャント抵抗が矩形の板状である、請求項１０に記載の半導体モジュール。 The semiconductor module according to claim 10, wherein the shunt resistor has a rectangular plate shape.
  12. 　前記バスバのうち前記シャント抵抗の両端の部分が平坦である、請求項１０または１１に記載の半導体モジュール。 The semiconductor module according to claim 10 or 11, wherein both ends of the shunt resistor in the bus bar are flat.
  13. 　請求項１から１２のいずれか一項に記載の半導体モジュールにおいて、
    　内部配線材のリードフレームが、接着性を有するサーマルインターフェースマテリアルによって前記筐体に接続される構造であり、
    　尚かつ、前記筐体に固定される、半導体モジュール。     The semiconductor module according to any one of claims 1 to 12,
    The lead frame of the internal wiring material is a structure connected to the housing by a thermal interface material having adhesiveness,
    In addition, a semiconductor module fixed to the housing.
  14. 　樹脂成形されたモールドを有しており、該モールドの前記サーマルインターフェースマテリアルが塗布される面に、凸部からなるスペーサーが形成されている、請求項１３に記載の半導体モジュール。 The semiconductor module according to claim 13, wherein the semiconductor module has a resin-molded mold, and a spacer made of a convex portion is formed on a surface of the mold to which the thermal interface material is applied.
  15. 　前記凸部は少なくとも３箇所に形成されている、請求項１４に記載の半導体モジュール。 The semiconductor module according to claim 14, wherein the convex portions are formed in at least three places.
  16. 　請求項１から１５のいずれか一項に記載の半導体モジュールを備えた駆動装置。 A drive device comprising the semiconductor module according to any one of claims 1 to 15.
  17. 　請求項１６に記載の駆動装置を備えた電動パワーステアリング装置。 An electric power steering device comprising the drive device according to claim 16.
  18. 　半導体モジュールにおいて、
    　リードフレームが多層構造であり、
    　パワー半導体素子と前記リードフレームが交互に積層された配線構造であって、
    　前記パワー半導体素子の下面電極に一方のリードフレームをはんだ付けし、上面電極に他方のリードフレームをはんだ付けし、立体配線する構造である、半導体モジュール。     In semiconductor modules,
    The lead frame has a multilayer structure,
    A wiring structure in which power semiconductor elements and the lead frames are alternately stacked,
    A semiconductor module having a structure in which one lead frame is soldered to a lower electrode of the power semiconductor element, and the other lead frame is soldered to an upper electrode, and three-dimensional wiring is performed.
  19. 　請求項１８に記載の半導体モジュールを複数備えた駆動装置。 A drive device comprising a plurality of the semiconductor modules according to claim 18.
  20. 　請求項１９に記載の駆動装置を備えた電動パワーステアリング装置。 An electric power steering device comprising the drive device according to claim 19.
  21. 　半導体モジュールの製造方法において、
    　リードフレームを多層構造とし、
    　パワー半導体素子を前記リードフレームに対して交互に搭載して積層し、
    　前記パワー半導体素子の上面電極に他のリードフレームの一部を直接はんだ付けし、立体配線する構造とする、半導体モジュールの製造方法。     In a method for manufacturing a semiconductor module,
    The lead frame has a multilayer structure,
    Power semiconductor elements are alternately mounted on the lead frame and stacked,
    A method of manufacturing a semiconductor module, wherein a part of another lead frame is directly soldered to an upper surface electrode of the power semiconductor element to form a three-dimensional wiring structure.
  22. 　半導体モジュールの製造方法において、
    　内部配線材のリードフレームを２層の立体配線構造とし、
    　パワー半導体素子と前記２層のリードフレームを交互に積層し、
    　２層目リードフレームの一部を、１層目リードフレームの放熱面まで導出された、外部への放熱面を有する導出部とする、半導体モジュールの製造方法。     In a method for manufacturing a semiconductor module,
    The lead frame of the internal wiring material has a two-layered three-dimensional wiring structure,
    The power semiconductor element and the two layers of lead frames are alternately stacked,
    A method for manufacturing a semiconductor module, wherein a part of the second-layer lead frame is used as a lead-out portion having a heat-dissipating surface to the outside, which is led to the heat-dissipating surface of the first-layer lead frame.
  23. 　半導体モジュールの製造方法において、
    　該半導体モジュール内の配線として機能するバスバの一部をモータ電流検出用のシャント抵抗で構成し、
    　各相それぞれの前記シャント抵抗を１つの前記バスバに一体化する、半導体モジュールの製造方法。
     
          In a method for manufacturing a semiconductor module,
    A part of the bus bar functioning as wiring in the semiconductor module is configured with a shunt resistor for detecting motor current,
    A method for manufacturing a semiconductor module, wherein the shunt resistors for each phase are integrated into one bus bar.

PCT/JP2017/005281 2017-02-14 2017-02-14 Semiconductor module and production method therefor, drive device equipped with semiconductor module, and electric power steering device WO2018150449A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/005281 WO2018150449A1 (en) 2017-02-14 2017-02-14 Semiconductor module and production method therefor, drive device equipped with semiconductor module, and electric power steering device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/005281 WO2018150449A1 (en) 2017-02-14 2017-02-14 Semiconductor module and production method therefor, drive device equipped with semiconductor module, and electric power steering device

Publications (1)

Publication Number Publication Date
WO2018150449A1 true WO2018150449A1 (en) 2018-08-23

Family

ID=63169756

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/005281 WO2018150449A1 (en) 2017-02-14 2017-02-14 Semiconductor module and production method therefor, drive device equipped with semiconductor module, and electric power steering device

Country Status (1)

Country Link
WO (1) WO2018150449A1 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026251A (en) * 2000-07-11 2002-01-25 Toshiba Corp Semiconductor device
JP2004140068A (en) * 2002-10-16 2004-05-13 Nissan Motor Co Ltd Laminated semiconductor device and its assembling method
JP2004296663A (en) * 2003-03-26 2004-10-21 Denso Corp Semiconductor device
JP2008235589A (en) * 2007-03-20 2008-10-02 Toyota Motor Corp Semiconductor device and method for packaging semiconductor device
JP2009043820A (en) * 2007-08-07 2009-02-26 Rohm Co Ltd High-efficiency module
JP2010283236A (en) * 2009-06-05 2010-12-16 Renesas Electronics Corp Semiconductor device
JP2014053457A (en) * 2012-09-07 2014-03-20 Toyota Industries Corp Semiconductor module
JP2014072316A (en) * 2012-09-28 2014-04-21 Mitsubishi Electric Corp Power module and drive unit using the same
JP2016014596A (en) * 2014-07-02 2016-01-28 株式会社ジェイテクト Current detector
JP2016197677A (en) * 2015-04-06 2016-11-24 三菱電機株式会社 Power semiconductor device and in-vehicle rotating electrical machine drive device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026251A (en) * 2000-07-11 2002-01-25 Toshiba Corp Semiconductor device
JP2004140068A (en) * 2002-10-16 2004-05-13 Nissan Motor Co Ltd Laminated semiconductor device and its assembling method
JP2004296663A (en) * 2003-03-26 2004-10-21 Denso Corp Semiconductor device
JP2008235589A (en) * 2007-03-20 2008-10-02 Toyota Motor Corp Semiconductor device and method for packaging semiconductor device
JP2009043820A (en) * 2007-08-07 2009-02-26 Rohm Co Ltd High-efficiency module
JP2010283236A (en) * 2009-06-05 2010-12-16 Renesas Electronics Corp Semiconductor device
JP2014053457A (en) * 2012-09-07 2014-03-20 Toyota Industries Corp Semiconductor module
JP2014072316A (en) * 2012-09-28 2014-04-21 Mitsubishi Electric Corp Power module and drive unit using the same
JP2016014596A (en) * 2014-07-02 2016-01-28 株式会社ジェイテクト Current detector
JP2016197677A (en) * 2015-04-06 2016-11-24 三菱電機株式会社 Power semiconductor device and in-vehicle rotating electrical machine drive device

Similar Documents

Publication Publication Date Title
JP4225310B2 (en) Semiconductor device
JP4450230B2 (en) Semiconductor device
KR101748639B1 (en) Power conversion apparatus
JP4192396B2 (en) Semiconductor switching module and semiconductor device using the same
JP4438489B2 (en) Semiconductor device
JP5206822B2 (en) Semiconductor device
US9129931B2 (en) Power semiconductor module and power unit device
JP5381444B2 (en) Power module
WO2013018343A1 (en) Semiconductor module and inverter having semiconductor module mounted thereon
JP6725004B2 (en) Semiconductor device, inverter unit and automobile
JP4885046B2 (en) Power semiconductor module
JP2007184525A (en) Electronic apparatus
JP6407302B2 (en) Semiconductor drive device
WO2012143964A1 (en) Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device
WO2013118275A1 (en) Semiconductor device
JP2023085765A (en) Semiconductor device and method for manufacturing semiconductor device
JP6948855B2 (en) Power semiconductor device and power conversion device using it
JP2006190728A (en) Electric power semiconductor device
JP5381251B2 (en) Semiconductor device
CN111354710A (en) Semiconductor device and method for manufacturing the same
JP2011023748A (en) Electronic apparatus
WO2018150449A1 (en) Semiconductor module and production method therefor, drive device equipped with semiconductor module, and electric power steering device
JP6593630B2 (en) Semiconductor module, drive device including the same, electric power steering device, and vehicle
JP2010199505A (en) Electronic circuit device
JP5682511B2 (en) Semiconductor module

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17896349

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17896349

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP