WO2018119622A1 - 一种 GaN 基 LED 芯片的外延生长方法 - Google Patents

一种 GaN 基 LED 芯片的外延生长方法 Download PDF

Info

Publication number
WO2018119622A1
WO2018119622A1 PCT/CN2016/112279 CN2016112279W WO2018119622A1 WO 2018119622 A1 WO2018119622 A1 WO 2018119622A1 CN 2016112279 W CN2016112279 W CN 2016112279W WO 2018119622 A1 WO2018119622 A1 WO 2018119622A1
Authority
WO
WIPO (PCT)
Prior art keywords
gan
layer
temperature
led chip
based led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2016/112279
Other languages
English (en)
French (fr)
Inventor
黄德猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Priority to PCT/CN2016/112279 priority Critical patent/WO2018119622A1/zh
Priority to CN201680049257.3A priority patent/CN108124496A/zh
Publication of WO2018119622A1 publication Critical patent/WO2018119622A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials

Definitions

  • the present invention belongs to the field of LED technology, and in particular, to a method for epitaxial growth of a GaN-based LED chip.
  • An LED (Light Emitting Diode) light emitting diode is a device based on electron-hole recombination luminescence in a semiconductor material. LEDs usually use a sapphire substrate, but the GaN crystal epitaxially grown on sapphire has a higher defect density and a poorer crystal quality, which hinders the further improvement of the performance of the GaN-based LED. technical problem
  • An object of the present invention is to provide a method for epitaxial growth of a GaN-based LED chip, which aims to solve the technical problem of poor quantum well quality and low quantum efficiency of a GaN-based LED chip with sapphire as a substrate in the prior art. s solution
  • the present invention is achieved by: Providing a method for epitaxial growth of a GaN-based LED chip, comprising the steps of:
  • An InGaN/GaN quantum well is grown on the processed GaN thin film.
  • the method of performing in-situ SiNx treatment on the GaN thin film includes: performing in-situ SiNx processing on the GaN thin film by passing SiH 4 and NH 3 .
  • the method of preparing a GaN thin film includes the following steps:
  • a high temperature GaN epitaxial layer is grown on the low temperature GaN buffer layer.
  • the method of heat-treating the sapphire substrate includes the following steps:
  • the high temperature annealing treatment has a pressure of 80 Torr to 120 Torr and a temperature of 1000 ° C to 1100 ° C.
  • processing daytime is 13 minutes ⁇ 18 minutes.
  • the temperature of the nitriding treatment is 500 ° C to 600 ° C, and the treatment time is 3 minutes to 5 minutes.
  • the method for growing the low temperature GaN buffer layer on the sapphire substrate after heat treatment comprises: introducing TMGa and an environment at a temperature of 500 ° C to 570 ° C and a pressure of 450 Torr to 550 Torr. NH 3 to grow the low temperature GaN buffer layer.
  • the method for growing the high temperature GaN epitaxial layer on the low temperature GaN buffer layer comprises: introducing TMGa and NH 3 in an environment of a temperature of 1000 ° C to 1070 ° C and a pressure of 80 Torr to 120 Torr. To grow the high temperature GaN epitaxial layer.
  • the ratio of the TMGa to the NH 3 is gradually increased.
  • the method of growing an InGaN/GaN quantum well on the processed GaN thin film includes the following steps:
  • a GaN cap layer is grown on the InGaN active layer.
  • the growth temperature of the GaN barrier layer is 720 ° C ⁇ 765 ° C, the growth period is 130s ⁇ 150s ; after the growth of the InGaN active layer, The growth temperature of the InGaN active layer is 800 ° C to 850 ° C, and the growth time is between 100 s and 105 s.
  • the GaN cap layer includes an ultra-thin low-temperature GaN layer well protection layer and a high-temperature GaN layer overlying the InGaN active layer.
  • a method for epitaxial growth of a GaN-based LED chip embodying the present invention has the following beneficial effects: in-situ SiNx treatment of a GaN thin film prior to growth of an InGaN/GaN quantum well, by a Ga surfactant
  • the substitution of Si Ca atoms promotes the growth of the layered structure of the quantum well, the internal stress is released, the crystal quality is improved, the electron hole wave function overlaps in the quantum well, and the luminescence is greatly enhanced.
  • FIG. 1 is a schematic structural diagram of a GaN-based LED chip according to an embodiment of the present invention.
  • FIG. 2 is a flow chart of a method for epitaxial growth of a GaN-based LED chip according to an embodiment of the present invention
  • FIG. 3 is a flow chart of a method for preparing a GaN thin film according to an embodiment of the present invention.
  • FIG. 4 is a flowchart of a method for growing an InGaN/GaN quantum well on a processed GaN thin film according to an embodiment of the present invention
  • FIG. 5 is a schematic diagram showing a comparison of Raman test results of a SiN-treated sample and a SiN-treated sample according to an embodiment of the present invention
  • FIG. 6 is a schematic view showing a comparison of luminescence analysis results of a SiN-treated sample and a non-SiN-treated sample according to an embodiment of the present invention
  • FIG. 7(a) is a view showing the results of analysis of the energy band structure of a sample not subjected to SiN treatment according to an embodiment of the present invention.
  • FIG. 7(b) is a schematic view showing the results of energy band structure analysis of a SiN-treated sample according to an embodiment of the present invention.
  • FIG. 8 is a schematic view showing the comparison of the light intensity of the SiNx-treated sample and the non-SiNx-treated sample according to an embodiment of the present invention.
  • an epitaxial growth method of a GaN-based LED chip includes the following steps:
  • the surface morphology and the crystal quality of the quantum well are effectively improved by in-situ SiNx treatment of the GaN film before the growth of the InGaN/GaN quantum well, and the film stress is reduced by 18% and the luminescence is enhanced by 4 times.
  • preparing the GaN film specifically includes the following steps:
  • A2 a layer of low temperature GaN buffer layer 2 is grown on the heat treated sapphire substrate 1;
  • A3 a high temperature GaN epitaxial layer 3 is grown on the low temperature GaN buffer layer 2.
  • step A1 the sapphire substrate 1 is first placed in a MOCVD equipment reactor, and the sapphire substrate 1 is subjected to a high temperature annealing treatment in an environment of 11 2 to remove possible contaminants on the surface of the sapphire substrate 1.
  • the high temperature annealing ⁇ reactor has a pressure of 80 Torr to 120 Torr, such as 80 Torr, 90 Torr, 100 Torr, 1 lOTorr or 120 Torr, and a high temperature annealing temperature of 1000 ° C to 1100 ° C, such as 1000 ° C, 1060 ° C or 1100 ° C, high temperature.
  • the annealing time is between 13 minutes and 18 minutes, such as 13 minutes, 15 minutes or 18 minutes.
  • the sapphire substrate 1 is nitrided, and the treatment temperature is lowered to 500 ° C ⁇ 600 ° C, such as 50 ° ° C, 550 ° C or 600 ° C, the same into the NH 3 , the treatment time is 3 minutes ⁇ 5 minutes, such as 3 minutes, 4 minutes or 5 minutes.
  • step A2 after the sapphire substrate 1 is subjected to a high temperature annealing treatment and a nitriding treatment, TMGa and NH 3 are introduced in an environment of a temperature of 500 ° C to 570 ° C and a pressure of 450 Torr to 550 Torr.
  • the pressure can be 450 Torr, 500 Torr or 550 Torr.
  • the ratio of TMGa to ⁇ ⁇ is gradually increased.
  • step A3 the solution is introduced in an environment having a temperature of 1000 ° C to 1070 ° C and a pressure of 80 Torr to 120 Torr.
  • MGa and NH 3 are grown on the low temperature GaN buffer layer 2 with a high temperature GaN epitaxial layer 3, wherein the temperature can be 1000
  • the pressure can be 80 Torr, 100 Torr or 120 Torr.
  • the ratio of TMGa to NH 3 is gradually increased.
  • the epitaxial growth method of the GaN-based LED chip of the embodiment of the present invention further includes the following steps between steps A2 and A3: before the low temperature GaN buffer layer 2 is grown and the high temperature GaN epitaxial layer 3 is not grown, the temperature is set. The temperature is raised to 1000 ° C to 1070 ° C, and the sapphire substrate 1 grown with the low temperature GaN buffer layer 2 is annealed, wherein the temperature can be raised to 1000 ° C, 1035 ° C or 1070 ° C.
  • the GaN thin film is subjected to SiNx treatment to form the SiNx processed layer 4 by introducing SiH 4 and NH 3 before the growth of the InGaN/GaN quantum well.
  • SiH 4 NH 3 may be a liquid or a gas.
  • the concentration of SiH 4 introduced is 100 ppm.
  • the ratio of SiH 4 and NH 3 to be introduced may be selected according to actual needs, such as 1:1 or 1:2 or 1:3.
  • growing the InGaN/GaN quantum well on the processed GaN thin film specifically includes the following steps:
  • C2 a GaN cap layer is grown on the InGaN active layer 6.
  • the growth temperature of the GaN barrier layer 5 is 720 ° C ⁇ 765 ° C, such as the growth temperature of 720 ° C, 742 ° C or 765 ° C, the growth time between 130s ⁇ 150s,
  • the growth period is 130s, 140s or 150s
  • the growth temperature of the In GaN active layer is 800°C ⁇ 850°C, such as 800°C, 827°C or 850°C
  • the growth time is 10s ⁇ 105s.
  • the GaN cap layer includes an ultra-thin low-temperature GaN layer well protection layer 7 and a high-temperature GaN layer 8 overlying the InGaN active layer 6.
  • the GaN layer well protective layer 7 and the high temperature GaN layer 8 are sequentially stacked.
  • the PL light intensity of the sample 2 subjected to SiN pretreatment was enhanced by about 4 times as compared with the sample 1 not subjected to SiN pretreatment.
  • the InGaN/GaN quantum well band structure was simulated using APSYS simulation software.
  • the LED structure model used in the simulation is shown in Figure 1 (without SiNx processing layer 4).
  • Simulation conditions (can be considered as the effect of SiNx pretreatment on the quantum well layer) are shown in the following table:
  • FIGS. 7 and 8 Under the above conditions (which can be regarded as the influence of SiNx pretreatment on the quantum well layer), the simulation results are shown in FIGS. 7 and 8. Specifically, as shown in Fig. 7 (a), the energy band structure analysis result of the sample 1 which has not been subjected to SiN treatment, Fig. 7

Landscapes

  • Led Devices (AREA)

Abstract

一种GaN基LED芯片的外延生长方法，包括以下步骤：制备GaN薄膜；对所述GaN薄膜进行原位SiNx处理；以及在处理后的所述GaN薄膜上生长InGaN/GaN量子阱。在生长InGaN/GaN量子阱之前对GaN薄膜作原位SiNx处理，通过Ga表面活性剂作用和Si Ga原子替位，使量子阱的层状结构生长得到促进，内应力得到释放，晶体质量提高，量子阱内电子空穴波函数交叠增加，发光得到大幅增强。

Description

说明书 发明名称：一种 GaN基 LED芯片的外延生长方法 技术领域
[0001] 本发明属于 LED技术领域， 尤其涉及一种 GaN基 LED芯片的外延生长方法。
背景技术
[0002] LED (Light Emitting Diode) 发光二极管， 是基于半导体材料中电子空穴复合 发光而制成的器件。 LED通常采用蓝宝石衬底， 但在蓝宝石上外延生长的 GaN晶 体缺陷密度较高， 晶体质量较差， 这阻碍了 GaN基 LED性能的进一步提高。 技术问题
[0003] 本发明的目的在于提供一种 GaN基 LED芯片的外延生长方法， 旨在解决现有技 术中以蓝宝石为衬底的 GaN基 LED芯片的量子阱质量差且量子效率低的技术问题 问题的解决方案
技术解决方案
[0004] 本发明是这样实现的： 提供了一种 GaN基 LED芯片的外延生长方法， 包括以下 步骤：
[0005] 制备 GaN薄膜；
[0006] 对所述 GaN薄膜进行原位 SiNx处理； 以及
[0007] 在处理后的所述 GaN薄膜上生长 InGaN/GaN量子阱。
[0008] 进一步地， 对所述 GaN薄膜进行原位 SiNx处理的方法包括： 通过通入 SiH 4 和 NH 3对所述 GaN薄膜进行原位 SiNx处理。
[0009] 进一步地， 制备 GaN薄膜的方法包括以下步骤：
[0010] 对蓝宝石衬底进行热处理；
[0011] 在热处理后的所述蓝宝石衬底上生长一层低温 GaN缓冲层； 以及
[0012] 在所述低温 GaN缓冲层上生长高温 GaN外延层。
[0013] 进一步地， 对蓝宝石衬底进行热处理的方法包括以下步骤：
[0014] 对所述蓝宝石衬底在 H 2环境下进行高温退火处理； 以及 [0015] 对所述蓝宝石衬底在 NH 3环境下进行氮化处理。
[0016] 进一步地， 所述高温退火处理的压强为 80Torr~120Torr， 温度为 1000°C~1100°C
， 处理吋间为 13分钟〜 18分钟。
[0017] 进一步地， 所述氮化处理的温度为 500°C~600°C， 处理吋间为 3分钟〜 5分钟。
[0018] 进一步地， 在热处理后的所述蓝宝石衬底上生长所述低温 GaN缓冲层的方法包 括： 在温度为 500°C~570°C和压强为 450Torr~550Torr的环境下通入 TMGa和 NH 3 以生长所述低温 GaN缓冲层。
[0019] 进一步地， 在生长所述低温 GaN缓冲层之后并在生长所述高温 GaN外延层之前
， 还包括将温度升高至 1000°C~1070°C， 并对生长有低温 GaN缓冲层的蓝宝石衬 底进行退火处理的步骤。
[0020] 进一步地， 在所述低温 GaN缓冲层上生长所述高温 GaN外延层的方法包括： 在 温度为 1000°C~1070°C和压强为 80Torr~120Torr的环境下通入 TMGa和 NH 3以生长 所述高温 GaN外延层。
[0021] 进一步地， 在所述高温 GaN外延层的生长过程中， 所述 TMGa与 NH 3的通入比 例逐渐增大。
[0022] 进一步地， 在处理后的所述 GaN薄膜上生长 InGaN/GaN量子阱的方法包括以下 步骤：
[0023] 在处理后的所述 GaN薄膜上依次生长 GaN垒层和 InGaN有源层； 以及
[0024] 在所述 InGaN有源层上生长 GaN盖层。
[0025] 进一步地， 在生长所述 GaN垒层吋， 所述 GaN垒层的生长温度为 720°C~765°C， 生长吋间为 130s~150s; 在生长所述 InGaN有源层吋， 所述 InGaN有源层的生长温 度为 800°C~850°C， 生长吋间为 100s~105s。
[0026] 进一步地， 所述 GaN盖层包括覆盖在所述 InGaN有源层上的一层超薄低温 GaN 层阱保护层和一层高温 GaN层。
发明的有益效果
有益效果
[0027] 实施本发明的一种 GaN基 LED芯片的外延生长方法， 具有以下有益效果： 在生 长 InGaN/GaN量子阱之前对 GaN薄膜作原位 SiNx处理， 通过 Ga表面活性剂作用 和 Si Ca原子替位， 使量子阱的层状结构生长得到促进， 内应力得到释放， 晶体质 量提高， 量子阱内电子空穴波函数交叠增加， 发光得到大幅增强。
对附图的简要说明
附图说明
[0028] 为了更清楚地说明本发明实施例中的技术方案， 下面将对实施例中所需要使用 的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些实 施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以 根据这些附图获得其他的附图。
[0029] 图 1是本发明实施例提供的 GaN基 LED芯片的结构示意图；
[0030] 图 2是本发明实施例提供的 GaN基 LED芯片的外延生长方法流程图；
[0031] 图 3是本发明实施例提供的制备 GaN薄膜的方法流程图；
[0032] 图 4是本发明实施例提供的在处理后的 GaN薄膜上生长 InGaN/GaN量子阱的方 法流程图；
[0033] 图 5是本发明实施例提供的经过 SiN处理的样品与未经过 SiN处理的样品的拉曼 测试结果对比示意图；
[0034] 图 6是本发明实施例提供的经过 SiN处理的样品与未经过 SiN处理的样品的发光 分析结果对比示意图；
[0035] 图 7 (a) 是本发明实施例提供的未经过 SiN处理的样品的能带结构分析结果示 意图；
[0036] 图 7 (b) 是本发明实施例提供的经过 SiN处理的样品的能带结构分析结果示意 图；
[0037] 图 8是本发明实施例提供的经过 SiNx处理的样品与未经过 SiNx处理的样品的发 光强度对比示意图。
本发明的实施方式
[0038] 为了使本发明的目的、 技术方案及优点更加清楚明白， 以下结合附图及实施例 ， 对本发明进行进一步详细说明。 应当理解， 此处所描述的具体实施例仅仅用 以解释本发明， 并不用于限定本发明。 [0039] 需要说明的是， 当元件被称为 "固定于"或"设置于"另一个元件， 它可以直接或 间接在另一个元件上。 当一个元件被称为是 "连接于"另一个元件， 它可以是直接 或间接连接到另一个元件。
[0040] 还需要说明的是， 本发明实施例中的左、 右、 上、 下等方位用语， 仅是互为相 对概念或是以产品的正常使用状态为参考的， 而不应该认为是具有限制性的。
[0041] 如图 1和图 2所示， 本发明实施例提供的 GaN基 LED芯片的外延生长方法， 其包 括以下步骤：
[0042] A、 制备 GaN薄膜；
[0043] B、 对 GaN薄膜进行原位 SiNx处理；
[0044] C、 在处理后的 GaN薄膜上生长 InGaN/GaN量子阱。
[0045] 本发明实施例通过在生长 InGaN/GaN量子阱之前对 GaN薄膜作原位 SiNx处理， 有效改善了量子阱的表面形貌和晶体质量， 薄膜应力减小 18%， 发光增强 4倍。
[0046] 具体地， 结合图 3， 在上述步骤 A中， 制备 GaN薄膜具体包括以下步骤：
[0047] Al、 对蓝宝石衬底 1进行热处理；
[0048] A2、 在热处理后的蓝宝石衬底 1上生长一层低温 GaN缓冲层 2;
[0049] A3、 在低温 GaN缓冲层 2上生长高温 GaN外延层 3。
[0050] 其中， 在步骤 A1中， 首先将蓝宝石衬底 1放入 MOCVD设备反应炉， 在11 2环境 下对蓝宝石衬底 1进行高温退火处理， 以除去蓝宝石衬底 1表面可能存在的污染 物。 高温退火吋反应炉的压强为 80Torr~120Torr， 如 80Torr、 90Torr、 100Torr、 1 lOTorr或 120Torr， 高温退火温度为 1000°C~1100°C， 如 1000°C、 1060°C或 1100°C ， 高温退火吋间为 13分钟 ~18分钟， 如 13分钟、 15分钟或 18分钟。 在高温退火处 理结束后， 对蓝宝石衬底 1进行氮化处理， 处理温度降到 500°C~600°C， 如降到 50 0°C、 550°C或 600°C， 同吋通入 NH 3， 处理吋间为 3分钟〜 5分钟， 如 3分钟、 4分钟 或 5分钟。
[0051] 在步骤 A2中， 在对蓝宝石衬底 1进行高温退火处理和氮化处理之后， 在温度为 5 00°C~570°C和压强 450Torr~550Torr的环境下通入 TMGa和 NH 3
， 以在蓝宝石衬底 1表面生长一层低温 GaN缓冲层 2， 其中温度可以为 500°C、 535 °。或570° ， 压强可以为 450Torr、 500Torr或 550Torr。 其中， 在低温 GaN缓冲层 2 的生长过程中， TMGa与 ΝΗ ^ 通入比例逐渐增大。
[0052] 在步骤 A3中， 在温度为 1000°C~1070°C和压强为 80Torr~120Torr的环境下通入 Τ
MGa和 NH 3以在低温 GaN缓冲层 2上生长高温 GaN外延层 3， 其中温度可以为 1000
°C、 1035°C或 1070°C， 压强可以为 80Torr、 lOOTorr或 120Torr。 在高温 GaN外延 层 3的生长过程中， TMGa与 NH 3的通入比例逐渐增大。
[0053] 另外， 本发明实施例的 GaN基 LED芯片的外延生长方法在步骤 A2和 A3之间还 包括以下步骤： 在生长完低温 GaN缓冲层 2且未生长高温 GaN外延层 3之前， 将温 度升高至 1000°C~1070°C， 并对生长有低温 GaN缓冲层 2的蓝宝石衬底 1进行退火 处理， 其中温度可以升高至 1000°C、 1035°C或 1070°C。
[0054] 在上述步骤 B中， 在生长 InGaN/GaN量子阱之前， 通入 SiH 4和 NH 3， 对 GaN薄 膜进行 SiNx处理， 以形成 SiNx处理层 4。 其中， SiH 4 NH 3可以是液体也可以是 气体。 优选地， 通入的 SiH 4的浓度为 100ppm。 另外， 通入的 SiH 4和 NH 3比例可 以根据实际需要进行选择， 如 1:1或 1:2或 1:3等。
[0055] 结合图 4， 在上述步骤 C中， 在处理后的 GaN薄膜上生长 InGaN/GaN量子阱具体 包括以下步骤：
[0056] Cl、 在处理后的 GaN薄膜上依次生长 GaN垒层 5和 InGaN有源层 6， 即在 SiNx处 理层 4表面依次生长 GaN垒层 5和 InGaN有源层 6；
[0057] C2、 在 InGaN有源层 6上生长 GaN盖层。
[0058] 其中， 在步骤 C1中， GaN垒层 5的生长温度为 720°C~765°C， 如生长温度为 720 °C、 742°C或 765°C， 生长吋间为 130s~150s， 如生长吋间为 130s、 140s或 150s; In GaN有源层的生长温度为 800°C~850°C， 如 800°C、 827°C或 850°C， 生长吋间为 10 0s~105s， 如 100s、 102s或 105s。
[0059] 在步骤 C2中， GaN盖层包括覆盖在 InGaN有源层 6上的一层超薄低温 GaN层阱保 护层 7和一层高温 GaN层 8。
[0060] 在本发明实施例中， 如图 1所示， 蓝宝石衬底 1、 低温 GaN缓冲层 2、 高温 GaN 外延层 3、 SiNx处理层 4、 GaN垒层 5、 InGaN有源层 6、 低温 GaN层阱保护层 7和 高温 GaN层 8依次层叠设置。
[0061] 为了更好地证明以蓝宝石为衬底的 GaN基 LED芯片在经过原位 SiNx处理后其量 子阱质量和量子效率得到大幅提高， 在对 GaN薄膜进行原位 SiNx处理的阶段， 根 据有无 SiNx处理， 将 InGaN样品设置两组样品， 分别是样品 1 : 未经 SiNx处理， 样品 2: 经过 SiNx处理。
[0062] 其中， 在经过 SiNx处理的 GaN薄膜上外延 InGaN/GaN量子阱吋， 在富 Ga的生长 环境下， Si原子会倾向于替位亚表面的 Ga原子， 在表面形成 Ga双原子层， 进而 降低了 Ehrlich-Schwoebel扩散势垒。 这种 Ga表面活性剂作用能够增加表面原子的 扩散长度， 促进层状结构生长， 经过适量 SiNx预处理的 InGaN样品 2表面更加平 整， 表面粗糙度和表面坑密度降低。
[0063] 另外， 经过适量 SiNx预处理的 InGaN样品应力减小。 考虑到 Ga、 N、 Si的原子 半径分别为 1.26人、 0.75 A . 1.10A, Si原子会倾向于替代 Ga原子形成替位原子 （ Si Ga) 。 Si 可以促进 GaN薄膜压应力的释放。 如图 5所示， 拉曼测试表明， 经过 适量 SiN预处理的 InGaN样品 2的应力比参考样品 1减少了 17<¾。
[0064] 进一步地， 如图 6所示， 对样品特行发光分析， 经过 SiN预处理的样品 2的 PL发 光强度比未经过 SiN预处理的样品 1增强大约 4倍。
[0065] 进一步地， 使用 APSYS仿真软件对 InGaN/GaN量子阱能带结构进行了仿真计算 。 其中， 仿真使用的 LED结构模型参考图 1 (不含 SiNx处理层 4) 。 仿真条件 （ 可视为 SiNx预处理对量子阱层的影响） 如下表所示：
[] [表 1]
Figure imgf000008_0001
[0066] 在上述条件 （可视为 SiNx预处理对量子阱层的影响） 下， 仿真结果如图 7和图 8 所示。 具体地， 如图 7 (a) 为未经过 SiN处理的样品 1的能带结构分析结果， 图 7
(b) 为经过 SiN处理的样品 2的能带结构分析结果。 由图 7的能带结构分析表明 ， SiN预处理增加了电子与空穴波函数的空间交叠， 因此提高了量子阱的内量子 效率。 如图 8为仿真所得 EL， 相比未经 SiNx处理的样品 1， 经 SiNx处理样品 2的发 光强度增加 4倍， 与图 6中的 PL实测结果相符合。 以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本发明的 精神和原则之内所作的任何修改、 等同替换或改进等， 均应包含在本发明的保 护范围之内。

Claims

权利要求书
[权利要求 1] 一种 GaN基 LED芯片的外延生长方法， 其特征在于， 包括以下步骤： 制备 GaN薄膜；
对所述 GaN薄膜进行原位 SiNx处理； 以及
在处理后的所述 GaN薄膜上生长 InGaN/GaN量子阱。
[权利要求 2] 如权利要求 1所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 对所述 GaN薄膜进行原位 SiNx处理的方法包括： 通过通入 SiH ^ΠΝΗ 3 对所述 GaN薄膜进行原位 SiNx处理。
[权利要求 3] 如权利要求 1所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 制备 GaN薄膜的方法包括以下步骤：
对蓝宝石衬底进行热处理；
在热处理后的所述蓝宝石衬底上生长一层低温 GaN缓冲层； 以及 在所述低温 GaN缓冲层上生长高温 GaN外延层。
[权利要求 4] 如权利要求 3所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 对蓝宝石衬底进行热处理的方法包括以下步骤：
对所述蓝宝石衬底在 H 2环境下进行高温退火处理； 以及
对所述蓝宝石衬底在 NH 3环境下进行氮化处理。
[权利要求 5] 如权利要求 4所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 所述高温退火处理的压强为 80Torr~ 120Torr， 温度为 1000°C~ 1100°C， 处理吋间为 13分钟〜 18分钟。
[权利要求 6] 如权利要求 4所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 所述氮化处理的温度为 500°C~600°C， 处理吋间为 3分钟〜 5分钟。
[权利要求 7] 如权利要求 3所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 在热处理后的所述蓝宝石衬底上生长所述低温 GaN缓冲层的方法包括
： 在温度为 500°C~570°C和压强为 450Torr~550Torr的环境下通入 TMG a和 NH 3以生长所述低温 GaN缓冲层。
[权利要求 8] 如权利要求 3所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 在生长所述低温 GaN缓冲层之后并在生长所述高温 GaN外延层之前， 还包括将温度升高至 1000°C~1070°C， 并对生长有低温 GaN缓冲层的 蓝宝石衬底进行退火处理的步骤。
如权利要求 3所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 在所述低温 GaN缓冲层上生长所述高温 GaN外延层的方法包括： 在温 度为 1000°C~1070°C和压强为 80Torr~120Torr的环境下通入 TMGa和 N H 3以生长所述高温 GaN外延层。
如权利要求 9所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 在所述高温 GaN外延层的生长过程中， 所述 TMGa与 NH 3的通入比例 逐渐增大。
如权利要求 1至 10任一项所述的 GaN基 LED芯片的外延生长方法， 其 特征在于， 在处理后的所述 GaN薄膜上生长 InGaN/GaN量子阱的方法 包括以下步骤：
在处理后的所述 GaN薄膜上依次生长 GaN垒层和 InGaN有源层； 以及 在所述 InGaN有源层上生长 GaN盖层。
如权利要求 11所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 在生长所述 GaN垒层吋， 所述 GaN垒层的生长温度为 720°C~765°C， 生长吋间为 130s~150s; 在生长所述 InGaN有源层吋， 所述 InGaN有源 层的生长温度为 800°C~850°C， 生长吋间为 100s~105s。
如权利要求 11所述的 GaN基 LED芯片的外延生长方法， 其特征在于， 所述 GaN盖层包括覆盖在所述 InGaN有源层上的一层超薄低温 GaN层 阱保护层和一层高温 GaN层。
PCT/CN2016/112279 2016-12-27 2016-12-27 一种 GaN 基 LED 芯片的外延生长方法 Ceased WO2018119622A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2016/112279 WO2018119622A1 (zh) 2016-12-27 2016-12-27 一种 GaN 基 LED 芯片的外延生长方法
CN201680049257.3A CN108124496A (zh) 2016-12-27 2016-12-27 一种GaN基LED芯片的外延生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/112279 WO2018119622A1 (zh) 2016-12-27 2016-12-27 一种 GaN 基 LED 芯片的外延生长方法

Publications (1)

Publication Number Publication Date
WO2018119622A1 true WO2018119622A1 (zh) 2018-07-05

Family

ID=62228653

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/112279 Ceased WO2018119622A1 (zh) 2016-12-27 2016-12-27 一种 GaN 基 LED 芯片的外延生长方法

Country Status (2)

Country Link
CN (1) CN108124496A (zh)
WO (1) WO2018119622A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939270B (zh) * 2022-11-21 2025-07-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116885050B (zh) * 2023-06-01 2025-12-09 福建兆元光电有限公司 一种led外延片的补长方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094756A1 (en) * 2002-11-15 2004-05-20 Moon Yong Tae Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
CN1697134A (zh) * 2004-05-14 2005-11-16 中国科学院物理研究所 一种利用SiN膜原位制备图形衬底的方法
CN103165434A (zh) * 2013-01-28 2013-06-19 华中科技大学 一种利用H2腐蚀和SiNx掩埋提高AlGaN材料质量的方法
CN104766912A (zh) * 2015-03-30 2015-07-08 映瑞光电科技(上海)有限公司 垂直结构led芯片及其制造方法
CN205508855U (zh) * 2016-03-15 2016-08-24 河源市众拓光电科技有限公司 一种采用SiN插入层在Si衬底上生长的LED外延片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881570A (zh) * 2012-07-20 2013-01-16 江苏能华微电子科技发展有限公司 半导体材料的制备方法
CN103952683A (zh) * 2013-06-14 2014-07-30 西安电子科技大学 含有SiNx插入层的半极性m面GaN基的半导体器件的制备方法
CN105742430A (zh) * 2016-03-07 2016-07-06 太原理工大学 一种led外延结构及其制备方法
CN105576096B (zh) * 2016-03-15 2018-08-10 河源市众拓光电科技有限公司 一种采用SiN插入层在Si衬底上生长的LED外延片的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094756A1 (en) * 2002-11-15 2004-05-20 Moon Yong Tae Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells
CN1697134A (zh) * 2004-05-14 2005-11-16 中国科学院物理研究所 一种利用SiN膜原位制备图形衬底的方法
CN103165434A (zh) * 2013-01-28 2013-06-19 华中科技大学 一种利用H2腐蚀和SiNx掩埋提高AlGaN材料质量的方法
CN104766912A (zh) * 2015-03-30 2015-07-08 映瑞光电科技(上海)有限公司 垂直结构led芯片及其制造方法
CN205508855U (zh) * 2016-03-15 2016-08-24 河源市众拓光电科技有限公司 一种采用SiN插入层在Si衬底上生长的LED外延片

Also Published As

Publication number Publication date
CN108124496A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
JP5668339B2 (ja) 半導体装置の製造方法
CN103904177B (zh) 发光二极管外延片及其制造方法
JP6019129B2 (ja) Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法
CN113488565A (zh) 一种氮化铝薄膜的制备方法
CN110034174A (zh) 高电子迁移率晶体管外延片及其制备方法
CN103794687A (zh) 氮化镓led制备方法、氮化镓led和芯片
WO2019123763A1 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
CN103681986B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN101724910B (zh) 消除GaN厚膜材料表面缺陷的方法
CN118053738A (zh) 一种氧化镓外延片制备方法及碳化硅基氧化镓外延片
WO2018119622A1 (zh) 一种 GaN 基 LED 芯片的外延生长方法
CN105336825A (zh) 一种led外延生长方法
CN105742423B (zh) 发光二极管及其制作方法
TW201515219A (zh) 含氮化鎵之半導體結構
KR20060113285A (ko) 질화갈륨계 반도체의 제조 방법
CN106299057A (zh) 一种可提高亮度带3d层的led外延结构
CN101896648A (zh) 含有GaN层的层叠基板及其制造方法与器件
CN103882526A (zh) 在SiC衬底上直接生长自剥离GaN单晶的方法
CN101560647B (zh) GaN基材料外延层生长制备方法
CN116936343A (zh) 铟镓氮薄膜的制备方法
US20210151329A1 (en) In-situ p-type activation of iii-nitride films grown via metal organic chemical vapor deposition
JP5046324B2 (ja) ＭｇドープＩＩＩ族窒化物半導体のＰ型導電性向上方法およびＰ型ＩＩＩ族窒化物半導体の製造方法
CN117497649A (zh) 一种用于深紫外发光二极管的AlN本征层及其制备方法
JP2025056552A (ja) 窒化物半導体エピタキシャル基板の製造方法、窒化物半導体エピタキシャル基板、及び窒化物半導体エピタキシャル基板用プラットフォーム基板
JP2025100768A (ja) 半導体構造、および半導体素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16925800

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 30/10/2019)

122 Ep: pct application non-entry in european phase

Ref document number: 16925800

Country of ref document: EP

Kind code of ref document: A1