WO2018116989A1 - Ｉｉｉ族窒化物発光素子及び該発光素子の製造方法 - Google Patents

Ｉｉｉ族窒化物発光素子及び該発光素子の製造方法 Download PDF

Info

Publication number
WO2018116989A1
WO2018116989A1 PCT/JP2017/045151 JP2017045151W WO2018116989A1 WO 2018116989 A1 WO2018116989 A1 WO 2018116989A1 JP 2017045151 W JP2017045151 W JP 2017045151W WO 2018116989 A1 WO2018116989 A1 WO 2018116989A1
Authority
WO
WIPO (PCT)
Prior art keywords
group iii
iii nitride
single crystal
substrate
layer
Prior art date
Application number
PCT/JP2017/045151
Other languages
English (en)
French (fr)
Inventor
俊之 小幡
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Priority to JP2018557742A priority Critical patent/JP7046834B2/ja
Priority to US16/471,547 priority patent/US10937927B2/en
Publication of WO2018116989A1 publication Critical patent/WO2018116989A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Definitions

  • the present invention relates to a novel group III nitride light-emitting device and a method for manufacturing the light-emitting device.
  • gas sources such as deuterium and mercury are used for deep ultraviolet light sources having an emission wavelength of 365 nm or less.
  • the gas light source has disadvantages such as short life, harmfulness, and large size. Therefore, it is awaited to realize a light-emitting element using a semiconductor that can solve the disadvantages and can be easily handled.
  • a light emitting device using a group III nitride semiconductor As a semiconductor to realize such a deep ultraviolet light emitting, represented by a composition formula Al q Ga p In 1-qp N (0 ⁇ q ⁇ 1.0,0 ⁇ p ⁇ 1.0,0 ⁇ q + p ⁇ 1.0) A light emitting device using a group III nitride semiconductor has been proposed.
  • a light-emitting element using such a group III nitride semiconductor is a direct transition type semiconductor in the entire wavelength range of 200 to 365 nm, and thus can function as a deep ultraviolet light-emitting element (Patent Document 1, and Non-patent document 1).
  • a deep ultraviolet light emitting device using such a group III nitride semiconductor is generally manufactured by crystal growth of an n-type layer, an active layer, and a p-type layer on a single crystal substrate.
  • a crystal growth technique of a light emitting element in a semiconductor there are a metal organic chemical vapor deposition (MOCVD) method and a molecular beam epitaxy (MBE) method.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • the single crystal substrate for growth used in the deep ultraviolet light emitting element a heterogeneous single crystal substrate material such as sapphire, SiC, or Si, or the same kind of single crystal substrate such as AlN or GaN is used.
  • a deep ultraviolet light-emitting element using a group III nitride semiconductor is formed by performing crystal growth of the laminate constituting the light-emitting element.
  • an AlN single crystal substrate which is the same substrate as the single crystal substrate, is desirable from the viewpoint of high output and long life in order to suppress the occurrence of dislocation within the deep ultraviolet light emitting element layer (patent) Reference 2).
  • Hideki Hirayama Sachie Fujikawa, Norimichi Noguchi, Jun Norimatsu, Takayoshi Takano, Kenji Tsubaki, and Norihiko Kamata, "222-282 nm AlGaN and InAlGaN-based deep-UV LEDs fabricated on high-quality AlN on sapphire", Phys. Status Solidi A 206, No. 6, 1176-1182 (2009)
  • a deep ultraviolet light emitting device using a group III nitride semiconductor has a problem that light extraction efficiency is low and sufficient light output cannot be obtained regardless of whether the same type substrate or a different type substrate is used as a growth substrate. is there.
  • Group III nitride light-emitting devices using Group III nitride semiconductors such as sapphire single crystal substrates and Group III nitride semiconductor single crystal substrates are hard and brittle, so chipping, cracking, and cracking occur due to slight stress.
  • the diamond scribe method is a method of cutting a wafer by putting a marking line on the wafer surface with a diamond cutter and applying pressure from the upper part of a roller or the like.
  • the marking line can be inserted without any problem, but cracks may occur in places other than the marking line when cutting the wafer, or cracks may enter the light emitting element and cause leakage. The inventors have found that the yield decreases.
  • the laser scribing method irradiates the wafer surface with a laser beam having a wavelength matched to the light absorption of the wafer, and heats the wafer surface to vaporize the surface material on the surface, thereby marking or cutting the wafer. It is.
  • the inventors have found that there is a problem that when the cut section is burnt with a laser, it becomes a light absorption layer and causes a decrease in light output.
  • each method requires a special device called a scriber, and the cost of manufacturing the light emitting element is also a problem.
  • an object of the present invention is to provide a group III nitride light-emitting device capable of separating a wafer into light-emitting devices with improved light extraction efficiency and high yield with a simple method, and It is providing the manufacturing method of this light emitting element.
  • the present inventors have intensively studied in order to achieve the above object.
  • the sapphire substrate is a substrate that is difficult to cleave, while the AlN substrate is cleaved on both the a-plane and the m-plane.
  • the surface is a diamond scribe method
  • cracks and cracks other than the predetermined cleavage plane enter at the stage of breaking (separating the light emitting element by pressure from the top, etc.) after putting a mark, and the inside of the separated light emitting element It was found that cracking occurred. Therefore, paying attention to the fact that chemical etching is performed on a single crystal substrate of some kind, it is etched with anisotropy, and as a result of examining the separation of light emitting elements by chemical etching, the above element layer is formed on the single crystal substrate. It was found that the light emitting element can be easily separated by chemically etching the back surface of the wafer.
  • the surface exposed by etching is not perpendicular to the bottom surface of the substrate, and a slope maintaining a certain angle can be formed, so not only the light absorption loss of the cut surface by the laser scribe method can be reduced,
  • the present inventors have found that it is possible to achieve both improvement in light extraction efficiency and have completed the present invention.
  • a composition formula Al x Ga y In 1-XY N (0 ⁇ X ⁇ 1.0, 0 ⁇ Y ⁇ 1.0, 0 ⁇ X + Y ⁇ 1.0) is formed on a single crystal substrate.
  • a group III nitride semiconductor light-emitting device having an element layer having an n-type layer, an active layer, and a p-type layer in this order, wherein the single crystal substrate has a thickness of 80 ⁇ m or more, and the element A group III nitride semiconductor light emitting device characterized in that the area of the layer stack surface is larger than the area of the back surface of the device layer stack surface of the substrate.
  • the group III nitride light emitting device of the present invention can suitably adopt the following modes.
  • the shape of the element layer lamination surface in the single crystal substrate is selected from any one of the group consisting of a triangle, a quadrangle, a hexagon, an octagon, and a dodecagon, and the element layer lamination surface of the substrate
  • the shape of the back surface is selected from any one of the group consisting of a circle, a triangle, a quadrangle, and a hexagon.
  • the angle formed by the ridge formed by the side surface of the substrate and the element layer lamination surface with respect to the element layer lamination surface of the single crystal substrate is in the range of 35 ° to 75 °.
  • the single crystal substrate is a group III nitride single crystal substrate, and the element layer lamination surface is the + c plane of the group III nitride single crystal substrate.
  • the emission wavelength of the group III nitride semiconductor light emitting device is in the range of 200 to 365 nm.
  • the single crystal substrate is a group III nitride single crystal substrate, and the element layer laminated surface is a + c plane of the group III nitride single crystal substrate.
  • the group III nitride single crystal substrate is an AlN substrate.
  • a second aspect of the present invention is a method of manufacturing a group III nitride semiconductor light emitting device having an element layer on a single crystal substrate, the composition formula Al X Ga Y In being formed on the element layer stack surface of the single crystal substrate.
  • 1-XY N (0 ⁇ X ⁇ 1.0, 0 ⁇ Y ⁇ 1.0, 0 ⁇ X + Y ⁇ 1.0) element layer having an n-type layer, an active layer, and a p-type layer in this order
  • the back surface of the element layer lamination surface of the single crystal substrate is chemically etched. This is a method for producing a group III nitride semiconductor light emitting device.
  • the protective layer is formed so that the center of the protective layer is the center of the light emitting element.
  • the element layer side of the group III nitride semiconductor wafer is protected before the chemical etching.
  • the group III nitride light-emitting device of the present invention is characterized in that the area of the laminated surface of the element layer of the single crystal substrate is larger than the back surface of the laminated surface of the element layer of the substrate. For this reason, since light is extracted from the single crystal substrate side, from the viewpoint of light extraction efficiency, the chance of satisfying Snell's law increases, and the light emission efficiency greatly increases.
  • the manufacturing method of the present invention is characterized in that when the light emitting element is separated from the wafer having the element layer formed on the single crystal substrate, the element is separated only by chemical etching or by chemical etching and cleavage.
  • the manufacturing method of the present invention does not take physical cutting means such as a diamond scribe method and a laser scribe method, and does not cause physical damage to the light emitting device. Occurrence can be suppressed, and a light-emitting element can be manufactured with high yield.
  • the shape of the element layer lamination surface in the single crystal substrate of the light emitting element of the present invention is selected from any one of the group consisting of a triangle, a quadrangle, a hexagon, an octagon, and a dodecagon, and the element of the substrate
  • the shape of the back surface of the layer stacking surface has a complicated shape selected from any one of the group consisting of a circle, a triangle, a quadrangle, and a hexagon, a diamond scribe method, a laser scribe method, etc. It is difficult to separate the element from the wafer by a simple physical cutting means, and the element can be easily separated by the manufacturing method of the present invention.
  • FIG. 3 is a diagram showing changes before and after chemical etching of the group III nitride light-emitting device shown in FIG. 1. It is a figure for prescribing
  • FIG. It is a bottom view for demonstrating the optical path from which the light of the group III nitride light emitting element of this invention (a) and the conventional (b) is taken out.
  • the group III nitride semiconductor light-emitting device of the present invention has a composition formula of Al X Ga Y In 1-XY N (0 ⁇ X ⁇ 1.0, 0 ⁇ Y ⁇ 1.0, 0 ⁇ X + Y ⁇ 1 on a single crystal substrate.
  • 0.0 is a group III nitride semiconductor light-emitting device having an element layer having an n-type layer, an active layer, and a p-type layer in this order, and the thickness of the single crystal substrate is 80 ⁇ m or more, And the area of the said element layer lamination surface is larger than the area of the back surface of the element layer lamination surface of this board
  • FIG. 1 is a schematic cross-sectional view of an example of a group III nitride semiconductor device of the present invention.
  • FIG. 2 is a schematic view of the group III nitride semiconductor device of FIG. 1 viewed from the back surface of the element layer lamination surface.
  • Group III nitride laminate 20 is provided on + c surface 11 of single crystal substrate 10.
  • FIG. 1 shows a case where the element layer laminated surface 11 and the element layer laminated surface 12 of the single crystal substrate 10 have regular hexagonal shapes.
  • the back surface 12 of the element layer lamination surface has a smaller area than the element layer lamination surface 11. Therefore, the structure of the single crystal substrate 10 in the group III nitride semiconductor device 1 of FIG. 1 is a hexagonal frustum as shown in FIG. And it has the side part 14 enclosed by the ridgeline 13 which connects each edge
  • At least one of the ridge lines 13 connecting the apex of the element layer stacking surface 11 and the apex of the back surface 12 of the element layer stacking surface may be curved.
  • the perpendicular line connecting the center of the element layer lamination surface 11 and the center of the back surface 12 of the element layer lamination surface may not be perpendicular to the element layer lamination surface 11 and the back surface 12 of the element layer lamination surface.
  • the group III nitride semiconductor device of the present invention includes such a case. In the schematic diagram of FIG.
  • the single crystal substrate 10 is bilaterally symmetric, and the line connecting the opposite vertex of the element layer lamination surface 11 and the opposite vertex of the back surface 12 of the element layer lamination surface intersects at the center,
  • the apex of the element layer laminated surface 11 and the apex of the back surface 12 of the element layer laminated surface may deviate from the center, and the group III nitride semiconductor element in the present invention is also included in such a case.
  • the angle may be different depending on the chemical etching in the manufacturing method described later and the single crystal substrate used.
  • the angle formed by the ridge formed by the side surface 14 of the substrate and the element layer lamination surface 11 with respect to the element layer lamination surface 11 of the single crystal substrate 10 is 35 ° to 75 °.
  • FIG. 3 shows an SEM photograph viewed from the back surface 12 of the element layer laminated surface of the group III nitride semiconductor element 1 actually manufactured using an AlN substrate.
  • FIG. 4 shows an example in which the element layer lamination surface has a hexagonal shape while the element layer lamination surface has a dodecagonal shape.
  • FIG. 5 shows an SEM photograph viewed from the back surface 12 of the element layer laminated surface of the group III nitride semiconductor element 1 actually produced using the AlN substrate.
  • FIG. 6 shows an example in which the back surface of the element layer lamination surface is circular, whereas the element layer lamination surface shows a square shape.
  • the shape of the element layer lamination surface 11 and the back surface 12 of the element layer lamination surface is not limited to this, and the element layer lamination surface 11 and the back surface 12 of the element layer lamination surface are the same shape.
  • the shape of the element layer laminated surface 11 may be a triangle, a rectangle, a hexagon, an octagon, or a dodecagon, considering the light extraction efficiency improvement and the productivity.
  • the shape of the back surface 12 of the element layer lamination surface of the substrate is selected from any one of the group consisting of a circle, a triangle, a quadrangle, a hexagon, and an octagon.
  • the structure to be selected or the shape of the element layer lamination surface 11 and the back surface 12 of the element layer lamination surface of the substrate is a circle or a regular polygon.
  • the shape of the element layer laminated surface 11 and the back surface 12 of the element layer laminated surface of the substrate the combinations shown in Table 1 below may be mentioned.
  • the substrate 10 in the group III nitride semiconductor device 1 of the present invention is not particularly limited as long as it is a substrate used for a light emitting device using a semiconductor, and a known substrate manufactured by a known method is used. be able to. Specifically, an AlN substrate, a GaN substrate, a sapphire substrate, a SiC substrate, and the like can be given. Among these, from the viewpoint that the group III nitride semiconductor device 1 of the present invention can be manufactured with a high yield by the manufacturing method described later, the substrate 10 is preferably a substrate that can be processed on the back surface by chemical etching. Examples of such a substrate include an AlN substrate and a GaN substrate that are etched by alkali.
  • Examples thereof include a sapphire substrate etched with an acid, and an AlN substrate and a sapphire substrate are preferable from the viewpoint of light absorption in order to improve light extraction efficiency of a deep ultraviolet light emitting device having an emission wavelength of 200 to 350 nm.
  • an AlN substrate having a C-plane that can be processed at a lower temperature as compared with a sapphire substrate that requires acid treatment at a temperature near 300 ° C. is preferable.
  • the transmittance of the substrate 10 with respect to light having a wavelength of 200 to 365 nm is preferably as high as possible, preferably 50% or more, and more preferably 60% or more.
  • the upper limit of the transmittance of the substrate 10 is preferably 100%.
  • the transmittance of the substrate 10 can be adjusted by the material, the thickness of the substrate, the crystallinity, and the impurity content.
  • the thickness of the substrate 10 is preferably 80 to 500 ⁇ m, more preferably 100 to 300 ⁇ m, and more preferably 120 to 250 ⁇ m from the viewpoint of improving light extraction efficiency. By setting the thickness of the substrate 10 in the above range, light extraction efficiency is improved and productivity is improved.
  • the thickness of the substrate 10 only needs to satisfy the above range after the manufacture of the group III nitride semiconductor light emitting device, and after laminating a group III nitride laminate 20 described later on the substrate, the lower surface of the substrate is ground or polished, The thickness of the substrate may be in the above range.
  • Group III nitride laminate 20 The group III nitride laminated body 20 in the group III nitride semiconductor device 1 of the present invention is laminated in the order of the n-type layer 21, the active layer 22, and the p-type layer 23 from the side in contact with the substrate 10. The part is exposed, and an n-type electrode 24 is formed on a part of the exposed surface. A p-type electrode 25 is formed on the p-type layer.
  • All of the n-type layer 21, the active layer 22, and the p-type layer 23 may be a single layer or a plurality of layer configurations. Further, an undoped layer (not shown) may be provided between the n-type layer 21 and the active layer 22, and an undoped layer (not shown) may be provided between the active layer 22 and the p-type layer 23. An undoped layer (not shown) or a superlattice layer (not shown) may exist between the substrate 10 and the n-type layer 21.
  • Each layer is preferably represented by the composition formula Al q Ga 1-q N (0 ⁇ q ⁇ 1), but is not limited thereto, and the composition formula is Al r In 1-r N (0 ⁇ r ⁇ 1). may be those represented, or may be represented by a composition formula Al s Ga t in 1-st N (0 ⁇ s ⁇ 1,0 ⁇ t ⁇ 1).
  • the light emission wavelength is 200 to 365 nm regardless of the composition formula.
  • the n-type electrode and the p-type electrode may be any metal material or dielectric material as long as it can make ohmic contact with the n-type layer and the p-type layer.
  • a protective layer having an area smaller than the area of the laminated surface is formed, and then the back surface of the element layer laminated surface of the single crystal substrate is chemically etched.
  • etching proceeds so as to expose a specific surface orientation, and a groove is formed by etching along the exposed surface.
  • the element can be easily separated because the thickness is extremely thin even if a few connection portions between elements are left. For this reason, it is possible to perform element isolation without giving physical damage such as chipping, cracking, and cracking to the light emitting element, and it is possible to manufacture the light emitting element with high accuracy and high yield.
  • the exposed surface formed at this time is not perpendicular to the bottom surface of the single crystal substrate, and a polygon or a circle can be formed, so that the light extraction efficiency can be improved by one manufacturing process.
  • the element layer lamination surface and the shape of the back surface of the element layer lamination surface are firstly the shape of the protective layer on the back surface of the element layer lamination surface, and secondly the shape of the element layer lamination surface and the substrate thickness. It is determined by the ratio of the diagonal length of the element layer lamination surface and the diagonal length of the protective layer. The reason why there is a priority in determining the shape of the element structure is that chemical etching proceeds with anisotropy to some extent. For example, FIG.
  • the back surface of the element layer lamination surface is hexagonal, whereas the element layer lamination surface shows a dodecagon, but the difference between FIG. 2 and FIG.
  • the hexagonal sides of the protective layer in FIG. This is a case where they are arranged so as to be parallel to the surface. This is because the result is illegal to the extent that chemical etching is present, and the inclined surface with respect to the m-plane is more likely to be preferentially exposed than the inclined surface with respect to the a-plane.
  • two types of inclined surfaces are formed in contrast to the back surface 12 of the element layer laminated surface being the same hexagon as in FIG.
  • the two inclined surfaces are connected to each other by a ridge line 13.
  • the ridge line 13 connecting the two inclined surfaces may not be an exact intersection line but may be a curved surface.
  • the substrate thickness is sufficiently thick, or the diagonal length of the protective layer with respect to the diagonal length of the surface on which the elements are laminated. Obviously, if the ratio of the lengths of the layers becomes close to the same, the surface on which the final element layer is laminated becomes a hexagon.
  • FIG. 6 shows an example in which the protective layer 50 has a circular shape and the surface on which the element layers are stacked has a rectangular shape.
  • chemical etching proceeds with anisotropy as shown in FIGS. 2 and 4, and thus a specific surface is exposed.
  • FIG. 6 indicates that this is not the case.
  • a quadrangle is selected as the shape of the surface on which the element layers are stacked, but a polygon such as a hexagon is selected, and with respect to the thickness of the substrate and the diagonal length of the surface on which the element layers are stacked, If the ratio of the diagonal length of the protective layer is designed appropriately, the shape of the surface on which the element layers are stacked can be made hexagonal, and other polygons and circles can also be made. is not.
  • the shape of the element structure is first the shape of the protective layer, the shape of the surface on which the second element layer is laminated, the substrate thickness, the diagonal length of the surface on which the element layer is laminated, and the diagonal line of the protective layer. Can be determined by length ratio.
  • the production method of the present invention will be described below with reference to production flow diagrams.
  • FIG. 7 is a manufacturing flow diagram of a general group III nitride semiconductor device.
  • an element layer 20 is laminated in the order of an n-type layer, an active layer, and a p-type layer on a group III nitride single crystal substrate 10 (element layer forming step).
  • a mesa structure is formed by etching the part (mesa processing step).
  • the group III nitride single layer is formed.
  • the surface of the crystal substrate opposite to the surface on which the element layer is formed is ground to reduce the thickness (thinning step) to manufacture a group III nitride semiconductor wafer.
  • the manufactured semiconductor wafer is in a state where a plurality of elements are connected, the element layer side is placed on the sheet, and the element is separated by cutting from the single crystal substrate side by laser scribing or the like.
  • the group III nitride semiconductor wafer subjected to the thinning process is separated into group III nitride semiconductor devices.
  • chemical etching is performed on the back surface of the element layer lamination surface of the single crystal substrate in the group III nitride semiconductor wafer.
  • etching proceeds according to the shape of the protective layer formed on the back surface of the element layer stacking surface, so that an etching groove is formed along the outer periphery of the protective layer.
  • element isolation can be easily performed along the formed etching groove. For this reason, it is possible to perform element isolation without giving physical damage such as chipping, cracking, and cracking to the light emitting element, and it is possible to manufacture the light emitting element with high accuracy and high yield. Further, before chemical etching, it is preferable to hold the element layer side of the group III nitride semiconductor wafer on the support substrate and fix it with a fixing agent such as wax in order to fix and protect the element layer 20.
  • a fixing agent such as wax
  • the element layer forming step in the manufacture of the group III nitride semiconductor element of the present invention is a step of forming the element layer 20 on the single crystal substrate 10.
  • the single crystal substrate 10 is not particularly limited as long as it is a substrate used for a light emitting element using a semiconductor, and a known substrate manufactured by a known method can be used. Specifically, an AlN substrate, a GaN substrate, a sapphire substrate, a SiC substrate, a Si substrate, and the like can be given. Among these, from the viewpoint that the group III nitride semiconductor device 1 of the present invention can be manufactured with high yield, the substrate 10 is preferably a substrate that can be processed on the back surface by chemical etching.
  • Examples of such a substrate include an AlN substrate etched with an alkali, a GaN substrate, a sapphire substrate etched with phosphoric acid, and a sapphire substrate that is transparent to 200 to 365 nm light, and an AlN substrate. Is preferred. Further, from the viewpoint of the crystallinity of the element layer 20 on the single crystal substrate 10, a group III nitride single crystal substrate which is the same kind of substrate is preferable, and also from a viewpoint of productivity, in a high temperature environment near 300 ° C. An AlN substrate which is a group III nitride single crystal substrate capable of wet etching at a lower temperature than a sapphire substrate that requires wet etching is preferable. At this time, the element layer 20 is most preferably an AlN substrate having a C plane as a growth plane because the group III nitride single crystal substrate is etched by alkali from the -C plane.
  • the element layer 20 is formed on the single crystal substrate 10.
  • the element layer 20 can be manufactured by laminating the n-type layer, the active layer, and the p-type layer in this order from the side in contact with the group III nitride single crystal substrate 10.
  • any of the n-type layer, the active layer, and the p-type layer may be a single layer or a plurality of layers. Further, an undoped layer may be provided between the n-type layer and the light-emitting layer, and an undoped layer may be provided between the light-emitting layer and the p-type layer. An undoped layer, a superlattice layer, or the like may exist between the substrate 10 and the n-type layer.
  • Each layer is preferably represented by the composition formula Al q Ga 1-q N (0 ⁇ q ⁇ 1), but is not limited thereto, and the composition formula is Al r In 1-r N (0 ⁇ r ⁇ 1).
  • the light emission wavelength is 200 to 365 nm regardless of the composition formula.
  • the element layer 20 can be manufactured by a known manufacturing method, for example, a metal organic chemical vapor deposition method (MOCVD method).
  • MOCVD method metal organic chemical vapor deposition method
  • a group III source gas such as an organic metal gas such as trimethylaluminum or trimethylgallium and a nitrogen source gas such as ammonia gas are formed on the single crystal substrate 10.
  • a raw material gas By supplying a raw material gas, the n-type layer, the light emitting layer, and the p-type layer can be sequentially laminated on the single crystal substrate 10.
  • MOCVD method metal organic chemical vapor deposition method
  • the mesa processing process In the group III nitride semiconductor wafer in which the element layer 20 is formed in the element layer forming process, the mesa structure is introduced by the mesa processing process.
  • the n-electrode 24 is formed on the exposed surface of the n-type layer exposed by the mesa processing process.
  • the mesa structure is formed by means such as etching.
  • the laminated semiconductor layer remains in a plateau shape, and a mesa structure is formed.
  • the n-electrode on the n-type layer is formed along the lower end of the mesa structure at the lower part of the mesa structure.
  • the n-type layer is slightly spaced from the bottom of the mesa structure and between the mesa structure and the n-electrode 24. The structure may be exposed.
  • etching technique for forming the mesa structure examples include dry etching such as reactive ion etching and inductively coupled plasma etching.
  • the exposed surface is preferably surface-treated with an acid or alkali solution in order to remove etching damage.
  • an n-electrode 24 having ohmic properties is formed on the exposed surface of the n-type layer.
  • the electrode forming step is a step of forming the n electrode 24 and the p electrode 25 on the group III nitride semiconductor wafer into which the mesa structure is introduced in the mesa processing step.
  • the patterning of the n electrode can be performed using a lift-off method.
  • a photoresist is applied to the surface on which the electrode is to be formed, irradiated with ultraviolet rays using a UV exposure machine equipped with a photomask, and immersed in a developer to dissolve the exposed photoresist to form a desired pattern.
  • an electrode metal is deposited on the patterned photoresist, and the photoresist is dissolved with a stripping solution to form an electrode metal pattern.
  • an electrode metal film is formed on the electrode formation surface, a photoresist is applied, the photoresist is patterned through an exposure and development process, and dry etching or wet etching is performed using the photoresist as a mask.
  • a method of patterning the electrode metal and dissolving the photoresist with a stripping solution is preferable because the process is relatively simple.
  • Examples of the method for depositing the n electrode include vacuum evaporation, sputtering, chemical vapor deposition and the like.
  • vacuum deposition is preferable because impurities in the metal can be eliminated.
  • oxide for an electrode sputtering is preferable from a viewpoint of composition control.
  • the material used for the n-electrode can be selected from known materials. Examples thereof include Ti, Al, Rh, Cr, In, Ni, Pt, Ta, W, Mo, V, and Au. Among these, Ti, Al, Rh, Cr, Ni, Pt, Ta, W, Mo, V, and Au are preferable.
  • the n-electrode may be a single layer containing an alloy or oxide of these metals, or a multilayer structure.
  • a heat treatment is performed at a temperature of 400 ° C. to 1000 ° C. for 5 seconds to 3 minutes.
  • optimal conditions can be suitably selected according to the material of n electrode, and layer thickness.
  • the patterning of the p-electrode is preferably performed using the lift-off method, similarly to the patterning of the n-electrode.
  • the metal material used for the p-electrode can be selected from known materials. Examples thereof include Ni, Cr, Au, Mg, Zn, Pd, Al, In, Sn, and Pt. Among these, a combination of Ni, Au, Pd, Pt, and Au is preferable.
  • the p-electrode may be a single layer or multilayer structure containing an alloy or oxide of these metals.
  • a method for depositing the p-electrode for example, vacuum deposition, sputtering, chemical vapor deposition, and the like can be cited as in the method for forming the n-electrode.
  • vacuum deposition when the electrode has a metal, vacuum evaporation is preferable because impurities in the electrode metal can be eliminated.
  • oxide for an electrode sputtering is preferable from a viewpoint of composition control.
  • a heat treatment is performed at a temperature of 200 ° C. to 800 ° C. for 5 seconds to 60 minutes. About the temperature and time of heat processing, optimal conditions can be selected suitably according to the material and layer thickness of p electrode.
  • an overcoat layer is formed on each electrode of the group III nitride semiconductor wafer on which the element layer 20, the n electrode 24, and the p electrode 25 are formed for the purpose of protecting the electrode material. Also good.
  • the patterning of the overcoat layer 26 is preferably performed using a lift-off method as in the patterning of the n-electrode.
  • the metal material used for the overcoat layer can be selected from known materials. For example, Ti, Ni, Cr, Au, Pd, Ta, W, Mo, Rh, Pt, etc. are mentioned. Among these, a combination of Ti, Ni, Au, W, Mo, and Pt is preferable.
  • the overcoat layer 26 may be a single layer containing an alloy or oxide of these metals, or a multilayer structure.
  • a passivation layer may be formed to protect each electrode and mesa structure.
  • the lift-off method can be used in the same manner as the patterning of the n-electrode, or the passivation layer is formed on the entire surface of the group III nitride semiconductor wafer and then patterned using the lift-off method. Dry etching such as etching or inductively coupled plasma etching is performed. Alternatively, a desired pattern may be formed by chemical etching such as acid or alkali.
  • the material used for the passivation layer is preferably an insulator, and can be selected from known materials. Examples thereof include oxides, fluorides, and nitrides made of metal materials such as Si, Ti, Al, Ga, Zr, Hf, Ta, Mg, Zn, Ca, and Ba. Among these, from the viewpoints of ultraviolet transmittance and productivity, oxides composed of Si, Al, and Ga, and nitrides composed of Al are preferable, but not limited thereto. Since the protective layer only needs to be insulated between the n-electrode and the p-electrode, it may have a multilayer structure including a reflective material. As a reflective material, Al is generally used as a metal material for ultraviolet rays, but this is not a limitation.
  • the thickness of the single crystal substrate 10 in the group III nitride semiconductor device obtained by the production method of the present invention is preferably 80 to 500 ⁇ m, more preferably 100 to 300 ⁇ m from the viewpoint of improving light extraction efficiency.
  • the thickness is preferably 120 to 250 ⁇ m.
  • a predetermined resist pattern is formed by photolithography on the surface of the polished group III nitride semiconductor wafer on which the group III nitride stacked body 20 is not stacked (hereinafter referred to as the back surface).
  • a protective layer 50 having a predetermined pattern is formed on the back surface of the semiconductor wafer 2 by vapor deposition, sputter deposition, or the like.
  • the protective layer 50 may be formed on the entire back surface of the semiconductor wafer 2 and then patterned by lift-off. As long as the protective layer has high adhesion to the single crystal substrate, is resistant to the chemical etching process, and is highly corrosive or peelable to the protective film removal process, it only has to satisfy three conditions.
  • any material can be used. Further, it is preferable to use a material having a high selectivity with respect to the single crystal substrate 10 in dry etching. For example, if the metal material Ti, Cr, Ni, Pd, W, Mo, Pt, there are Au, etc. and if a dielectric material, SiO 2, TiO x, Al 2 O 3, ITO, ZTO, AZO , etc. In the case of a semiconductor material, Si, Ge and the like can be mentioned, but not limited thereto.
  • the protective layer may be a single layer containing an alloy or oxide of these metals, or a multilayer structure.
  • the shape of the protective layer 50 is preferably patterned in accordance with the anisotropy of chemical etching.
  • the r-plane is exposed after chemical etching, it is preferably a regular triangle or regular hexagonal pattern, and each side of the shape is preferably an intersection of the r-planes.
  • each group III nitride semiconductor device 1 has a shape similar to that of the top view, but not limited thereto. Further, it may be a complex shape in which each is combined with an r-plane and an index plane other than the r-plane (FIGS. 4 and 6). However, the consistency with the crystal plane may vary somewhat from the viewpoint of productivity.
  • the position where the protective layer 50 is installed is preferably such that the center of each group III nitride semiconductor device 1 in the semiconductor wafer 2 coincides with the center of the protective layer 50.
  • the consistency with the crystal plane may vary somewhat from the viewpoint of productivity, and the center of the protective layer 50 is larger than the center of each group III nitride semiconductor device 1 depending on the method of chemical etching. It may be off.
  • the area of the protective layer 50 on the back surface 12 of the element layer lamination surface needs to be smaller than the area of the element layer lamination surface.
  • FIG. 9 is a diagram showing a change in the schematic cross-sectional view of the group III nitride light-emitting device shown in FIG. 1 before and after chemical etching.
  • a protective layer 50 is formed on the back surface 12 of the element layer lamination surface.
  • the portion covered with the protective layer 50 on the back surface 12 of the element layer laminated surface is not etched, and the n-type layer laminated on the single crystal substrate 10 from the end of the protective layer 50.
  • Etching is performed to the end of 21, that is, along the broken line in the figure. Therefore, by the manufacturing method of the present invention, a group III nitride light emitting device in which the area of the element layer lamination surface is larger than the area of the back surface of the element layer lamination surface of the substrate can be produced.
  • the area of the protective layer 50 for protecting the back surface 12 of the element layer lamination surface needs to be smaller than the area of the element layer lamination surface 11.
  • the maximum length T of the protective layer 50 is protected so that the relationship of S> T is satisfied with respect to the maximum length S when the group III nitride semiconductor device 1 is viewed from above.
  • the layer 50 may be formed.
  • the maximum length T of the protective layer 50 and the maximum length S when the group III nitride semiconductor device 1 is viewed from above are polygonal in the shape of the element layer lamination surface 11 and the back surface 12 of the element layer lamination surface. In this case, it is the longest length of the diagonal lines, and in the case of a circular shape, the length of the diameter is the maximum length.
  • the angle ( ⁇ in FIG. 10) formed by the side surface 14 of the substrate and the element layer lamination surface 11 with respect to the element layer lamination surface 11 of the single crystal substrate 10 is 35 ° to 75 °. Therefore, if the protective layer 50 is too small (that is, the length of T in FIG. 10 is too small with respect to the element layer lamination surface 11), the electrode of the element layer may also be etched. Therefore, in order to manufacture a desired group III nitride light emitting device with high dimensional accuracy, it is necessary to consider erosion by chemical etching of the device structure such as an electrode due to the progress of chemical etching.
  • the maximum length of the device functional part in the group III nitride light emitting device is S 2
  • the maximum length T and the maximum length S satisfy the relationship of T> S 2 ⁇ 2 ⁇ (h ⁇ tan ⁇ ).
  • h indicates the thickness from the back surface of the substrate to the n-type layer exposed for forming the n-electrode.
  • the maximum length S 2 of the element function unit is the maximum length of the distance between the ends of the n electrodes formed on the n-type layer, and drives the light emitting element. Shown to the minimum necessary for convenience.
  • the group III nitride semiconductor wafer on which the protective layer is formed in the protective film forming step is preferably subjected to dry etching as a pretreatment for the subsequent chemical etching.
  • dry etching As a pretreatment for the subsequent chemical etching.
  • Method of dry etching may be any method for to give plasma damage is the main objective.
  • the gas used may be any chlorine-based gas or any fluorine-based gas.
  • the group III nitride semiconductor wafer having the protective layer formed in the protective layer forming step and the dry etching step is subjected to a wax fixing step in order to fix and protect the element layer 20.
  • the layer side is held on a support substrate and fixed with wax or the like.
  • the supporting substrate can be used without limitation as long as it is a substrate different from the growth single crystal substrate and is resistant to the chemical used in the chemical etching step, the protective layer removing step and the wax removing described later. .
  • Specific examples of such a support substrate include a glass substrate, a sapphire substrate, and a Si substrate.
  • a fixing agent is used as the group III nitride single crystal. It is preferable to fill the space between the substrate 10 and the support substrate.
  • the fixing agent it is preferable to use a wax having high chemical resistance, but not limited to this. If the chemical resistance is high, grease may be used, resist may be used, and UV tape may be used. A material such as spin glass may be used. However, this step is not necessarily required when the element layer 20 and the electrode are not reactive with the drug used, and may be fixed to the support substrate or may not be fixed.
  • the group III nitride semiconductor wafer fixed on the support substrate is chemically etched from the back surface of the element layer stacking surface of the single crystal substrate.
  • the chemical used for the chemical etching in the production method of the present invention is not particularly limited as long as chemical etching can be performed on the back surface of the element layer lamination surface of the single crystal substrate, and is appropriately determined according to the type of the single crystal substrate 10. Just do it.
  • Specific examples of chemicals used for chemical etching include, but are not limited to, alkaline solutions such as KOH, NaOH, TMAH, and acidic solutions such as phosphoric acid and pyrophosphoric acid.
  • the etching method is not limited to a simple dipping method, but may be an electrochemical method or an etching method with light irradiation.
  • etching may be performed to the extent that a groove along the outer periphery of the protective layer is formed, and element isolation may be performed in an element isolation process described later.
  • the groove depth is preferably h / 4 or more with respect to the thickness h from the back surface of the substrate to the n-type layer exposed for forming the n-electrode. More preferably, it is h / 2 or more.
  • the etching environment temperature may be appropriately determined depending on the etchant used and the etching rate.
  • rinsing is performed with ultrapure water.
  • the rinse time may be appropriately determined depending on the situation.
  • the group III nitride semiconductor wafer that has been etched on the back surface of the element layer stacking surface of the single crystal substrate is removed from the support substrate after removing the protective layer and wax.
  • the removal method of the protective layer is not particularly limited as long as the protective layer can be removed, and not only a simple dipping method but also an electrochemical method or an etching method while performing light irradiation may be employed. it can.
  • the chemical used as the removal method by the dipping method may be selected according to the material of the protective layer, single crystal substrate, and wax, and the protective layer can be removed and is corrosive and reactive to the single crystal substrate and wax. There is no need to select a small drug.
  • Specific examples of the chemical used for removing the protective layer include acidic solutions such as HCl and HF.
  • the semiconductor wafer 2 or the group III nitride semiconductor element 1 is peeled from the support substrate 60.
  • the peeling method differs depending on the fixing method of the support substrate 60 and the semiconductor wafer 2.
  • wax or grease it is peeled by dissolving the adhesive material by immersing it in an appropriate organic solvent, or by melting the adhesive material by applying heat.
  • a UV tape it is peeled off by simply peeling it off.
  • spin-on glass it is peeled off by being immersed in an HF solution and etched. Any method may be used as long as the semiconductor wafer 2 or the group III nitride semiconductor device 1 is not damaged.
  • the damage here refers to chipping or cracking of a wafer or element, or corrosion or peeling of an electrode layer.
  • the processed semiconductor wafer 2 peeled off by the peeling process from the support substrate 60 is attached to an adhesive sheet. Further, in order to protect the group III nitride semiconductor device 1, an adhesive sheet is stacked.
  • the pressure-sensitive adhesive sheet used here has low adhesion, and any sheet may be used as long as the pressure-sensitive adhesive does not adhere to the group III nitride semiconductor element 1.
  • the cleaving method may be not only a roller but also pressing with a blade, and is not limited to this.
  • SMS-500 manufactured by Sphere Optics GmbH was used for measurement of emission wavelength and light output.
  • Example 1 (Element layer formation process to overcoat formation process) A group III nitride light-emitting device having the laminated structure shown in FIG. 1 was manufactured. First, a group III nitride laminate 20 is deposited on the + c-plane AlN single crystal substrate 10 having a diameter of 25 mm and a thickness of 600 ⁇ m by adjusting the flow rate ratio of trimethylaluminum and trigallium so that the emission wavelength is 265 nm. did. A part of the group III nitride laminate 20 was exposed with n-type AlGaN and joined with an n-type electrode 30.
  • the surface of the group III nitride laminate that is not bonded to the AlN single crystal substrate is a p-type group III nitride semiconductor, and the surface is bonded to the p-type electrode 40.
  • the overcoat layer 26 was joined on the n-type electrode 30 and the p-type electrode 40, and the group III nitride laminated body 20 was produced.
  • the surface shape and size of the element layer lamination surface 11 are regular hexagons, and the diagonal with the maximum length: S is 693 ⁇ m and the area is 311770 ⁇ m 2 .
  • the area of the active layer 20 is 92000 ⁇ m 2 .
  • each side of the regular hexagon was arranged according to the m-plane of the AlN substrate.
  • the back surface of the AlN single crystal substrate 10 in the group III nitride laminate 20 was thinned by mechanical polishing to complete the semiconductor wafer 2.
  • the remaining substrate thickness h at this time was 140 ⁇ m.
  • the polished back surface was cleaned.
  • a resist was applied to the front surface of the group III nitride laminate 20 and baked. Thereafter, the polished back surface was scrubbed with ultrapure water and melamine foam, and then the semiconductor wafer 2 was immersed in hydrochloric acid having a concentration of 36%.
  • the ambient temperature was room temperature, and immersion was performed for 15 minutes.
  • a regular hexagonal pattern was formed on the back surface polished by the photolithography method.
  • a protective film 50 was formed by vacuum-depositing Ti / Ni / Au 10/200/20 nm by a vacuum deposition method.
  • the shape and size of the protective film 50 is a regular hexagon, and the diagonal with the maximum length: T is 519 ⁇ m and the area is 175980 ⁇ m 2 .
  • the center of the chip and the center of the protective film are on the same axis, and the diagonal line of the protective film 50 is on the same line as the diagonal line of the element.
  • the produced semiconductor wafer 2 was attached to a support substrate 60 which is a sapphire substrate cut along the semiconductor wafer 2 using wax.
  • the wax used is based on isopropyl-alcohol (IPA).
  • IPA isopropyl-alcohol
  • an appropriate amount was dropped on the element lamination surface side of the semiconductor wafer 2, and then the wax was wetted and spread on the front surface by a spin coater.
  • wax was applied to the sapphire substrate in the same manner.
  • the sapphire substrate and the semiconductor wafer 2 were placed on a 125 ° C. stage with the wax coating surface facing up, and held for 45 seconds.
  • the sapphire substrate and the semiconductor wafer 2 were lowered from the stage and cooled sufficiently, and then the wax coated surface on the sapphire substrate and the coated surface of the semiconductor wafer 2 were overlapped at room temperature.
  • the superposed sapphire substrate and the semiconductor wafer 2 are placed again on the stage at 125 ° C., immediately overlaid with the tracing paper and the glass substrate in that order, and overlaid with a weight of 3 kg and held for 60 seconds.
  • the stack of the sapphire substrate, the semiconductor wafer 2, the tracing paper and the glass substrate was dropped, and the weight on the stack was placed again on the room temperature stage and held for 30 seconds. Thereafter, the tracing paper and the quartz glass that were in contact with the ⁇ c surface of the semiconductor wafer 2 were removed, and the semiconductor wafer 2 attached to the support substrate 60 was prepared.
  • the semiconductor wafer 2 attached to the support substrate 60 was immersed in boiling ultrapure water for 30 minutes.
  • the semiconductor wafer 2 attached to the support substrate 60 was immersed in a 10% KOH (potassium hydroxide) aqueous solution maintained at 92 ° C. for 20 minutes, and chemical etching was performed from the ⁇ c surface of the AlN single crystal substrate 10. .
  • the semiconductor wafer 2 was once peeled from the support substrate 60, and this wax fixing step and chemical etching step were repeated twice.
  • the semiconductor wafer 2 attached to the support substrate 60 was immersed in an HF (hydrogen fluoride) solution at room temperature for 15 minutes, the protective film 50 was etched, and the protective film was removed from the back surface of the semiconductor wafer 2. Further, the semiconductor wafer 2 attached to the support substrate 60 was peeled off by IPA. For peeling, the IPA was heated on a stage at 70 ° C., the semiconductor wafer 2 attached to the support substrate 60 was immersed for 10 minutes, and then ultrasonic cleaning was performed. The wax was melted by the IPA heat treatment and ultrasonic cleaning, and the semiconductor wafer 2 fixed by the wax was peeled off from the support substrate 60.
  • HF hydrogen fluoride
  • the obtained group III nitride semiconductor was flip-chip bonded onto a ceramic mount to complete a group III nitride light emitting device.
  • the obtained group III nitride light-emitting device had an emission wavelength and light output at a current injection of 20 mA of 262 nm as in Comparative Example 1, and the light output was 1.7 times that of Comparative Example 1.
  • the area of the active layer 20 is the same as that of Example 1. This is because the injection current density is made the same for the group III nitride light emitting device 1 having any device shape, and the light extraction efficiency is evaluated.
  • Example 1 Comparative Example 1 In Example 1, the shape and size of the element layer lamination surface 11 and the back surface 12 of the element layer lamination surface were both rectangular and the size of one side was 650 ⁇ 750 ⁇ m (area 494000 ⁇ m 2 ).
  • the element isolation method was performed using a general laser scribing method.
  • the yield of the outer shape after element separation was 0%, and when the outer shape of the element separated was observed, burn marks were observed on all the elements.
  • the obtained group III nitride light-emitting device had an emission wavelength and an optical output of 262 nm at a current injection of 20 mA.
  • the light output in this example was evaluated using the light output at this time as a reference value.
  • Comparative Example 2 It was produced by performing the same operation as in Comparative Example 1 except that the composition ratio of the active layer was changed so that the emission wavelength was 300 nm in Comparative Example 1.
  • the yield of the outer shape after element separation was 0%, and when the outer shape of the element separated was observed, burn marks by laser were observed on all the elements.
  • the obtained group III nitride light-emitting device had an emission wavelength and an optical output of 304 nm at a current injection of 20 mA.
  • the light output in this example was evaluated using the light output at this time as a reference value.
  • Example 2 the element layer laminated surface 11 is a regular hexagonal shape, the element layer laminated surface 11 is a regular hexagonal shape, and the n electrode shape is a dodecagon, and the maximum length in the dodecagon: S2 is 637 ⁇ m (area) 294970 ⁇ m 2 ), and the same operation as in Example 1 was performed except that each side of the element layer laminated surface 11 and the protective layer 60 which are regular hexagons was arranged in accordance with the a surface of the AlN substrate.
  • the element layer laminated surface 11 has a maximum length of S and a diagonal line of 693 ⁇ m and an area of 311770 ⁇ m 2 .
  • FIG. 5 shows a SEM observation photograph of the actual group III nitride semiconductor 2 after element isolation.
  • the element was separated by chemical etching and cleavage, so that no burning was observed in all the elements.
  • the obtained group III nitride light-emitting device had an emission wavelength of 262 nm at a current injection of 20 mA, and the light output was 1.8 times that of Comparative Example 1.
  • Example 3 Was prepared by performing the same operation as in Example 1 except that the composition ratio of the active layer was changed so that the emission wavelength was 300 nm.
  • the obtained group III nitride light-emitting device had an emission wavelength of 304 nm at a current injection of 20 mA, and the light output was 2.1 times that of Comparative Example 2.
  • Example 4 In Example 1, the same operation as in Example 1 was performed except that the shape of the element layer laminated surface 11 was a regular square (area 360000 ⁇ m 2 ) having a side of 600 ⁇ m and the shape of the protective layer 60 was 480 ⁇ m (area 180860 ⁇ m 2 ). This was produced.
  • FIG. 11a is a bottom view illustrating an optical path from which light is extracted from the group III nitride light-emitting device of Example 3 according to the present invention.
  • FIG. 11 b is a bottom view from which light of a conventional group III nitride light emitting device is extracted.

Abstract

単結晶基板上に組成式ＡｌXＧａYＩｎ1-X-YＮ（０≦Ｘ≦１．０、０≦Ｙ≦１．０、０≦Ｘ＋Ｙ≦１．０）で表されるｎ型層、活性層、ｐ型層をこの順で有する素子層を有するＩＩＩ族窒化物半導体発光素子であって、前記単結晶基板の厚さが８０μｍ以上であり、且つ前記単結晶基板における素子層積層面の面積が、該基板の素子層積層面の裏面の面積よりも大きいことを特徴とするＩＩＩ族窒化物半導体発光素子を提供する。

Description

ＩＩＩ族窒化物発光素子及び該発光素子の製造方法
　本発明は、新規なＩＩＩ族窒化物発光素子及び該発光素子製造方法に関する。
　現在、発光波長が３６５ｎｍ以下の深紫外光源には重水素や水銀などのガス光源が使用されている。前記ガス光源は、短寿命、有害、大型であるといった不都合がある。そのため、前記不都合が解消され、取扱が容易である半導体を用いた発光素子の実現が待たれている。
　このような深紫外発光を実現する半導体として、組成式ＡｌqＧａpＩｎ1-q-pＮ（０≦ｑ≦１．０、０≦ｐ≦１．０、０≦ｑ＋ｐ≦１．０）で表わされるＩＩＩ族窒化物半導体を用いた発光素子が提案されている。このようなＩＩＩ族窒化物半導体を用いた発光素子は波長範囲２００～３６５ｎｍの範囲全てにおいて直接遷移型半導体であるために、深紫外発光素子として機能することが可能である（特許文献１、及び非特許文献１参照）。
　このようなＩＩＩ族窒化物半導体を用いた深紫外発光素子は一般に単結晶からなる基板上にｎ型層、活性層、ｐ型層の素子層を結晶成長する事により製造される。半導体に発光素子の結晶成長技術としては有機金属気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法がある。
　上記深紫外発光素子に用いられる成長用の単結晶基板にはサファイアやＳｉＣ、Ｓｉ等と言った異種単結晶基板材料や、ＡｌＮ、ＧａＮと言った同種の単結晶基板が用いられ、該基板上に発光素子を成す積層体の結晶成長を行うことでＩＩＩ族窒化物半導体を用いた深紫外発光素子が形成される。特に単結晶基板として同種基板であるＡｌＮ単結晶基板の使用は、深紫外発光素子層内部における転位の発生を抑制するため高出力化や長寿命化の観点から望ましい事が知られている（特許文献２参照）。
国際公開ＷＯ２０１４／１２３０９２号 特開２０１５－１５６４８３
Ｈｉｄｅｋｉ　Ｈｉｒａｙａｍａ，　Ｓａｃｈｉｅ　Ｆｕｊｉｋａｗａ， Ｎｏｒｉｍｉｃｈｉ　Ｎｏｇｕｃｈｉ，　Ｊｕｎ　Ｎｏｒｉｍａｔｓｕ，　Ｔａｋａｙｏｓｈｉ　Ｔａｋａｎｏ，　Ｋｅｎｊｉ　Ｔｓｕｂａｋｉ，　ａｎｄ　Ｎｏｒｉｈｉｋｏ　Ｋａｍａｔａ，　"２２２-２８２　ｎｍ　ＡｌＧａＮ　ａｎｄ　ＩｎＡｌＧａＮ－ｂａｓｅｄ　ｄｅｅｐ－ＵＶ　ＬＥＤｓ　ｆａｂｒｉｃａｔｅｄ　ｏｎ　ｈｉｇｈ－ｑｕａｌｉｔｙ　ＡｌＮ　ｏｎ　ｓａｐｐｈｉｒｅ"，Ｐｈｙｓ．　Ｓｔａｔｕｓ　Ｓｏｌｉｄｉ　Ａ　２０６，　Ｎｏ．　６，　１１７６-１１８２　（２００９)
　しかしながら、ＩＩＩ族窒化物半導体を用いた深紫外発光素子は成長用の基板として同種基板、異種基板のいずれを用いても光取り出し効率が低く、十分な光出力が得られないと言った問題がある。
　光取り出し効率を向上させるためには、発光面（すなわち、素子層が積層された面の裏面）に凹凸構造を付与する方法、或いは、電極面（すなわち、素子層が積層された面）に反射電極を用いる方法等が提案されているが光取り出し効率の向上は十分であるとは言えず、発光効率は依然低いままであり、より効率の良く光を取り出す工夫が必要であった。
　またサファイア単結晶基板やＩＩＩ族窒化物半導体単結晶基板等を用いた前記ＩＩＩ族窒化物半導体を用いたＩＩＩ族窒化物発光素子は、固くかつ脆いため僅かな応力により欠けや割れ、クラックが発生し、歩留まりを低下させる問題がある。
　特に、単結晶基板上に上記素子層が形成されたウェーハから発光素子を分離する際には切断工程にてこのような破壊が発生しやすい。一般的な切断方法として、ダイヤモンドスクライブ法、レーザスクライブ法等の切断方法が採用されているが、かかる切断時において、発光素子の欠けや割れ、クラックが発生しやすいことが課題であった。
　すなわち、上記の切断方法のうち、ダイヤモンドスクライブ法とはウェーハ表面にダイヤモンドカッターによりケガキラインを入れてローラー等の上部からの圧力を加えることによりウェーハを切断する方法である。ダイヤモンドスクライブ法用いた場合においては、ケガキラインは問題なく入れる事が出来るものの、ウェーハを切断する段階でケガキライン以外の場所で割れが発生したり、あるいは発光素子内部までクラックが入り込みリークの原因となり、歩留まりが低下することが本発明者らの検討により判明した。
　一方レーザスクライブ法はウェーハの光吸収に合わせた波長のレーザ光をウェーハ表面に照射し、ウェーハ表面を加熱することにより該表面の表面物質を気化させることによりウェーハにケガキを入れる、あるいは切断する方法である。この場合においては、切断した断面がレーザで焼けた事により光吸収層となり光出力の低下を招くという課題があることが本発明者らの検討により判明した。
　さらにはいずれの方法もスクライバーと言った特殊装置が必要であり、発光素子製造におけるコスト高にもなることも課題であった。
　したがって、本発明の目的は、前記課題を鑑み、光取り出し効率が向上しかつ、簡便な方法にて高精度で歩留まり良くウェーハを発光素子に分離することが可能なＩＩＩ族窒化物発光素子、及び該発光素子の製造方法を提供することにある。
　本発明者らは、上記目的を達成するために、鋭意検討を行った。まず最初に単結晶基板上に上記素子層が形成されたウェーハを発光素子に分離する際に用いる切断により発光素子に物理的なダメージが与えられる点に着目し、素子分離した際に物理的なダメージを残さないために、容易に切断が可能な結晶のへき開面の利用を検討した。しかしながらＩＩＩ族窒化物発光素子に一般的に使用する成長用基板として用いられるサファイア基板、ＡｌＮ基板のうち、サファイア基板はへき開が困難な基板であり、一方ＡｌＮ基板はａ面、ｍ面がともにへき開面であるためダイヤモンドスクライブ法ではケガキを入れた後にブレイク（上部からの圧力等により発光素子を分離すること）の段階でクラックや所定のへき開面以外に割れが入ってしまい、分離した発光素子内に割れが発生する事が判明した。そこで、ある種の単結晶基板に化学エッチングを試みると異方性を持ってエッチングされる事に着目し、化学エッチングによる発光素子の分離を検討した結果、単結晶基板上に上記素子層が形成されたウェーハにおける上記裏面を化学エッチングすることにより容易に発光素子の分離が行えることを見出した。さらにエッチングにより露出される面は基板底面に対して垂直方向ではなく、ある一定の角度を維持した斜面が形成可能であることからレーザスクライブ法による切断面の光吸収ロスを低減出来るばかりでなく、光取り出し効率向上との両立が可能であることを見出し、本発明を完成させるに至った。
　すなわち、第一の本発明は、単結晶基板上に組成式ＡｌXＧａYＩｎ1-X-YＮ（０≦Ｘ≦１．０、０≦Ｙ≦１．０、０≦Ｘ＋Ｙ≦１．０）で表されるｎ型層、活性層、ｐ型層をこの順で有する素子層を有するＩＩＩ族窒化物半導体発光素子であって、前記単結晶基板の厚さが８０μｍ以上であり、且つ前記素子層積層面の面積が、該基板の素子層積層面の裏面の面積よりも大きいことを特徴とするＩＩＩ族窒化物半導体発光素子である。
　上記本発明のＩＩＩ族窒化物発光素子は以下の態様が好適に採り得る。
（ｉ）前記単結晶基板における素子層積層面の形状が、三角形、四角形、六角形、八角形、及び十二角形よりなる群の何れか一つから選択され、該基板の素子層積層面の裏面の形状が、円、三角形、四角形、及び六角形よりなる群の何れか一つから選択されること。
（ｉｉ）前記単結晶基板における素子層積層面に対する、該基板の側面と該素子層積層面とが形成する稜の成す角度が３５°から７５°の範囲であること。
（ｉｉｉ）前記単結晶基板がＩＩＩ族窒化物単結晶基板であり、かつ前記素子層積層面がＩＩＩ族窒化物単結晶基板の＋ｃ面であること。
（ｉｖ）前記ＩＩＩ族窒化物半導体発光素子の発光波長が２００から３６５ｎｍの範囲であること。
（ｖ）前記単結晶基板がＩＩＩ族窒化物単結晶基板であり、かつ前記素子層積層面がＩＩＩ族窒化物単結晶基板の＋ｃ面であること。
（ｖｉ）前記ＩＩＩ族窒化物単結晶基板がＡｌＮ基板であること。
　また第二の本発明は、単結晶基板上に素子層を有するＩＩＩ族窒化物半導体発光素子を製造する方法であって、前記単結晶基板の素子層積層面に、組成式ＡｌXＧａYＩｎ1-X-YＮ（０≦Ｘ≦１．０、０≦Ｙ≦１．０、０≦Ｘ＋Ｙ≦１．０）で表されるｎ型層、活性層、ｐ型層をこの順で有する素子層を積層した後、該基板の素子層積層面の裏面に対し、素子層積層面の面積よりも小さい面積の保護層を形成した後、前記単結晶基板の素子層積層面の裏面を化学エッチングすることを特徴とするＩＩＩ族窒化物半導体発光素子を製造する方法である。
　上記本発明の製造方法では以下の態様が好適に採り得る。
（１）前記保護層の中心が前記発光素子の中心になるように保護層を形成すること。
（２）前記化学エッチングの前にＩＩＩ族窒化物半導体ウェーハの素子層側を保護すること。
　本発明のＩＩＩ族窒化物発光素子は単結晶基板の素子層の積層面の面積が、該基板の素子層の積層面の裏面よりも大きいことを特徴とする。このため単結晶基板側より光が取り出されるため、光取り出し効率の観点で考えた場合、スネルの法則を満たす機会が増加し発光効率が大幅に増加する。また本発明の製造方法は単結晶基板上に上記素子層が形成されたウェーハから発光素子を分離する際に化学エッチングのみ、あるいは化学エッチングおよびへき開にて素子分離することが特徴である。本発明の製造方法では、ダイヤモンドスクライブ法、レーザスクライブ法のような物理的な切断手段を取らないため、発光素子に物理的なダメージを与えないため発光素子の焼けつき、欠けや割れ、クラックの発生を抑制することができ歩留まり良く発光素子を製造することができる。特に、本発明の発光素子の単結晶基板における素子層積層面の形状が、三角形、四角形、六角形、八角形、及び十二角形よりなる群の何れか一つから選択され、該基板の素子層積層面の裏面の形状が、円、三角形、四角形、及び六角形よりなる群の何れか一つから選択されるような複雑な形状を有する場合には、ダイヤモンドスクライブ法、レーザスクライブ法のような物理的な切断手段によるウェーハからの素子分離は困難であり、本発明の製造方法によって簡便に素子分離を行うことができる。
本発明のＩＩＩ族窒化物発光素子の一例を示す模式断面図である。 本発明のＩＩＩ族窒化物発光素子の一例を示す下面図である。 本発明のＩＩＩ族窒化物発光素子の一例を示すＳＥＭ写真である。 本発明のＩＩＩ族窒化物発光素子の他の一例を示す下面図である。 本発明のＩＩＩ族窒化物発光素子の他の一例を示すＳＥＭ写真である。 本発明のＩＩＩ族窒化物発光素子の他の一例を示すＳＥＭ写真である。 従来のＩＩＩ族窒化物発光素子の製造方法の一例を示すフロー図である。 本発明のＩＩＩ族窒化物発光素子の製造方法の一例を示すフロー図である。 図１で示されたＩＩＩ族窒化物発光素子の化学エッチング前後の変化を示す図である。 保護層５０のサイズの規定するための図である。 本発明（ａ）と従来（ｂ）のＩＩＩ族窒化物発光素子の光が取り出される光路を説明するための下面図である。
　（ＩＩＩ族窒化物積半導体素子）
本発明のＩＩＩ族窒化物半導体発光素子は、単結晶基板上に組成式ＡｌXＧａYＩｎ1-X-YＮ（０≦Ｘ≦１．０、０≦Ｙ≦１．０、０≦Ｘ＋Ｙ≦１．０）で表されるｎ型層、活性層、ｐ型層をこの順で有する素子層を有するＩＩＩ族窒化物半導体発光素子であって、前記単結晶基板の厚さが８０μｍ以上であり、且つ前記素子層積層面の面積が、該基板の素子層積層面の裏面の面積よりも大きいことが特徴である。以下、本発明のＩＩＩ族窒化物半導体発光素子の構造について図面を用いて説明する。
　図１は、本発明のＩＩＩ族窒化物半導体素子の一例の模式断面図である。また、図２は図１のＩＩＩ族窒化物半導体素子を素子層積層面の裏面から視た模式図である。単結晶基板１０の＋ｃ面１１上にＩＩＩ族窒化物積層体２０を有している。
　図１は、単結晶基板１０における素子層積層面１１及び素子層積層面１２の形状が正六角形である場合を示している。図１からも明らかなように素子層積層面の裏面１２は、素子層積層面１１より面積が小さくなっている。従って、図１のＩＩＩ族窒化物半導体素子１における単結晶基板１０の構造は図２に示されるように六角錐台となっている。そして、素子層積層面１１及び素子層積層面の裏面１２の各辺と素子層積層面１１及び素子層積層面の裏面１２の頂点を結ぶ稜線１３で囲まれた側面部１４を有する。なお、該単結晶基板１０において、素子層積層面１１の頂点と素子層積層面の裏面１２の頂点とを結ぶ稜線１３の少なくとも一つが曲面を帯びていても良い。また、素子層積層面１１の中心と素子層積層面の裏面１２の中心とを結ぶ垂線が、素子層積層面１１、及び素子層積層面の裏面１２に対して垂直とはならない場合もあるが、本発明におけるＩＩＩ族窒化物半導体素子はかかる場合も含まれる。また、図２の模式図では、単結晶基板１０が左右対称であり、素子層積層面１１の向かい合う頂点と素子層積層面の裏面１２の向かい合う頂点とを結ぶ線は、中心部で交わるが、素子層積層面１１の頂点と素子層積層面の裏面１２の頂点とが中心に対してずれる場合もあり、かかる場合についても本発明におけるＩＩＩ族窒化物半導体素子は含まれる。
　尚、単結晶基板１０における素子層積層面１１に対する、該基板の側面１４と該素子層積層面１１とが形成する稜の成す角度、すなわち、図１における素子層積層面１１に対する、側面部１４の角度は、後述する製造方法における化学エッチングや使用する単結晶基板に応じて傾斜が異なる場合があり得る。しかしながら光取り出し効率向上の効果を考慮すると、上記単結晶基板１０における素子層積層面１１に対する、該基板の側面１４と該素子層積層面１１とが形成する稜の成す角度は、３５°～７５°の範囲であることが好ましく、４０°～７０°の範囲であることが好ましく、特に４５°～６５°の範囲であることが好ましい。さらに成長用単結晶基板にＩＩＩ族窒化物単結晶基板、とりわけＡｌＮ基板を用いる場合においては５３°～６８°の範囲内である事が好ましい。
　実際にＡｌＮ基板を用いて作製したＩＩＩ族窒化物半導体素子１の素子層積層面の裏面１２から見たＳＥＭ写真を図３に示す。
　図１においては六角錐台の素子構造を例示したが、素子層積層面１１及び素子層積層面１１の裏面の形状はこの限りではなく、素子層積層面１１及び素子層積層面１１の裏面とが同じ形状であっても、或いは異なる形状であっても良い。図４は素子層積層面の裏面が六角形であるのに対して素子層積層面は十二角形を示している例である。実際にＡｌＮ基板を用いて作製したＩＩＩ族窒化物半導体素子１の素子層積層面の裏面１２から見たＳＥＭ写真を図５に示す。図６は素子層積層面の裏面が円形であるのに対して素子層積層面は四角形を示している例である。
　これらの図からも明らかなように素子層積層面１１及び素子層積層面の裏面１２の形状はこの限りではなく、素子層積層面１１及び素子層積層面の裏面１２とが同じ形状であっても、或いは異なる形状であっても良いが、光取り出し効率向上の観点と生産性の観点から考慮すれば、素子層積層面１１の形状が、三角形、四角形、六角形、八角形、十二角形及び十六角形よりなる群の何れか一つから選択され、該基板の素子層積層面の裏面１２の形状が、円、三角形、四角形、六角形及び八角形よりなる群の何れか一つから選択される構造或いは、素子層積層面１１及び該基板の素子層積層面の裏面１２の形状が円又は、正多角形であることが好ましい。特に好ましい素子層積層面１１及び該基板の素子層積層面の裏面１２の形状としては以下の表１の組み合わせが挙げられる。
Figure JPOXMLDOC01-appb-T000001
　以下、本発明のＩＩＩ族窒化物半導体素子を構成する各層について説明する。
　（基板１０）
　本発明のＩＩＩ族窒化物半導体素子１における基板１０としては、半導体を用いた発光素子に用いられる基板であれば特に制限されるものではなく、公知の方法で製造された、公知の基板を用いることができる。具体的には、ＡｌＮ基板、ＧａＮ基板、サファイア基板、ＳｉＣ基板等が挙げられる。中でも、後述する製造方法によって、本発明のＩＩＩ族窒化物半導体素子１が歩留まり良く製造できるという観点から、基板１０としては化学エッチングにより裏面加工が可能な基板であることが好ましい。このような基板としては、アルカリによりエッチングされるＡｌＮ基板、ＧａＮ基板があげられる。酸によりエッチングされるサファイア基板等が挙げられ、２００～３５０ｎｍの発光波長を持つ深紫外発光素子の光取り出し効率向上のためには光吸収の観点からＡｌＮ基板、サファイア基板が好ましい。特さらに生産性の観点から考慮すると、３００℃近い温度での酸処理が必要なサファイア基板に対してより低温で加工可能なＣ面を成長面とするＡｌＮ基板が好ましい。
　基板１０の波長２００～３６５ｎｍの光に対する透過率は、高ければ高いほど良く、好ましくは５０％以上であり、より好ましくは６０％以上である。基板１０の透過率の上限は、好ましくは１００％である。基板１０の透過率は、材質、基板の厚み、結晶性、不純物含有量によって調整できる。
　基板１０の厚みは、光取り出し効率向上の観点から、好ましくは８０～５００μｍであり、より好ましくは１００～３００μｍであり、より好ましくは１２０～２５０μｍである。基板１０の厚みを上記範囲とすることにより、光取り出し効率が向上し、かつ生産性が向上する。基板１０の厚みは、ＩＩＩ族窒化物半導体発光素子の製造後に上記範囲を満たせばよく、基板上に後述するＩＩＩ族窒化物積層体２０を積層後に該基板の下面を研削または研磨することにより、基板の厚みが上記範囲となるようにしてもよい。
　（ＩＩＩ族窒化物積層体２０）
　本発明のＩＩＩ族窒化物半導体素子１におけるＩＩＩ族窒化物積層体２０は基板１０と接する側からｎ型層２１、活性層２２、ｐ型層２３の順で積層され、ｎ型層２１の一部は露出され、露出された面の一部にｎ型電極２４が形成されている。またｐ型層上には、ｐ型電極２５が形成されている。
　ｎ型層２１、活性層２２、ｐ型層２３のいずれも単一の層であっても、複数の層構成であっても良い。さらに、ｎ型層２１、活性層２２の間にアンドープ層（図示しない）があっても良いし、活性層２２、ｐ型層２３の間にアンドープ層（図示しない）が有っても良い。また基板１０とｎ型層２１の間にアンドープ層（図示しない）や、超格子層（図示しない）などが存在しても良い。またいずれの層も組成式ＡｌqＧａ1-qＮ（０≦ｑ≦１）で表わされる事が望ましいがこの限りではなく、組成式ＡｌrＩｎ1-rＮ（０≦ｒ≦１）で表わされるものであっても良いし、組成式ＡｌsＧａtＩｎ1-s-tＮ（０≦ｓ≦１、０≦ｔ≦１）で表わされるものであっても良い。いずれの組成式で表わされても発光波長は２００～３６５ｎｍのものである。
　またｎ型電極およびｐ型電極はｎ型層、ｐ型層に対してオーミック接触を取る事が出来るものであれば、どのような金属材料あるいは誘電体であっても良い。
　次に本発明のＩＩＩ族窒化物積半導体素子の製造方法について詳述する。
　（ＩＩＩ族窒化物積半導体素子の製造方法）
　本発明のＩＩＩ族窒化物発光素子の製造方法は、単結晶基板の素子層積層面に、組成式ＡｌXＧａYＩｎ1-X-YＮ（０≦Ｘ≦１．０、０≦Ｙ≦１．０、０≦Ｘ＋Ｙ≦１．０）で表されるｎ型層、活性層、ｐ型層をこの順で有する素子層を積層した後、該基板の素子層積層面の裏面に対し、素子層積層面の面積よりも小さい面積の保護層を形成した後、単結晶基板の素子層積層面の裏面を化学エッチングすることが特徴である。上記素子層積層面の裏面に化学エッチングを行うと、特定の面方位を露出するようにエッチングが進行するため、この露出面に沿ってエッチングが進行する事で溝が形成されるため、エッチングのみでの素子分離も可能であり、また僅かな素子間の接続部を残しても残し厚が極めて薄くなるため、容易に素子分離を行うことが可能である。このため、発光素子に対し、欠けや割れ、クラック等の物理ダメージを与えることなく素子分離を行うことが可能であり、高精度で歩留まり良く発光素子を製造することができる。またこの際形成された露出面は単結晶基板の底面に対して垂直ではなく、また多角形や円形も形成可能であるため光取り出し効率の向上も一つの製造プロセスで可能となる。
　本発明の製造方法によって、上述した様に素子層積層面及び素子層積層面の裏面が種々の形状を有するＩＩＩ族窒化物発光素子を製造することができる。素子層積層面及び素子層積層面の裏面の形状は、具体的には第一に素子層積層面の裏面の保護層の形状により、第二には素子層積層面の形状および、基板厚さ、素子層積層面の対角線長と保護層の対角線長の比率により決定される。素子構造の形状を決定に優先順位が存在するのは化学エッチングが有る程度異方性を持って進行するためである。例えば、上述した図４は素子層積層面の裏面が六角形であるのに対して素子層積層面は十二角形を示している例であるが、図２と図４の違いは図２の保護層の六角形の各辺が単結晶基板のｍ面に対して平行になるように配置した場合であるのに対して、図４の保護層の六角形の各辺は単結晶基板のａ面に対して平行になるように配置した場合である。この結果は化学エッチングが有る程度の違法性を持つため、ａ面に対する傾斜面よりｍ面に対する傾斜面の方が優先的に表出しやすいためである。このため素子層積層面の裏面１２が図２と同じ六角形であるの対して、二種類の傾斜面が構成されている。２つの傾斜面同士は稜線１３により互いに接続される。このとき２つの傾斜面同士を接続する稜線１３は正確な交線ではなく、曲面であっても良い。また図４の製法により素子構造の中間程度までが十二角形を形成しても、基板厚さが十分に厚かったり、あるいは素子が積層された面の対角線長に対して、保護層の対角線長の長さの比率が同等近くになれば、最終的な素子層が積層された面が六角形になるのは自明である。図６は保護層５０の形状が円形であり、素子層が積層された面の形状が四角形である例を示している。一般的に図２、図４のように化学エッチングは異方性を持って進行するため特定面を表出するようになるが、図６の結果はこの限りではない事を示している。図６においては素子層が積層された面の形状に四角形を選択しているが六角形等の多角形を選択し、基板の厚さおよび素子層が積層された面の対角線長に対して、保護層の対角線長の長さの比率を適当に設計を行えば、素子層が積層された面の形状を六角形にすることも可能であり、他の多角形や円形に出来る事もこの限りではない。
　以上のように素子構造の形状は第一に保護層の形状に、第二素子層が積層された面の形状および、基板厚さ、素子層が積層された面の対角線長と保護層の対角線長の比率により決定できる。以下本発明の製造方法について製造フロー図を用いて説明する。
　図７は、一般的なＩＩＩ族窒化物半導体素子の製造フロー図である。一般的な製造フローでは、ＩＩＩ族窒化物単結晶基板１０上にｎ型層、活性層、ｐ型層の順に素子層２０を積層し（素子層形成工程）、素子層のｎ型層の一部をエッチングによりメサ構造を形成する（メサ加工工程）。次いでｎ電極２４、及びｐ電極２５を形成し（電極形成工程）、ｎ電極２４およびｐ電極２５の保護のためのオーバーコート層を形成した後（オーバーコート形成工程）に、ＩＩＩ族窒化物単結晶基板の素子層が形成された面と反対側の面を研削することにより薄膜化を行い（薄膜化工程）、ＩＩＩ族窒化物半導体ウェーハを製造する。製造された上記半導体ウェーハは、複数の素子が連結された状態であり、シート上に素子層側を下に載置し、単結晶基板側よりレーザースクライブ等により切断し素子分離を行う。
　一方本発明のＩＩＩ族窒化物発光素子の製造方法では、好適な製造フローとして図８に示されるとおり、薄膜化工程が行われたＩＩＩ族窒化物半導体ウェーハをＩＩＩ族窒化物半導体素子に分離する際に、ＩＩＩ族窒化物半導体ウェーハにおける単結晶基板の素子層積層面の裏面の化学エッチングを行うことが特徴である。上記素子層積層面の裏面の化学エッチングを行うと、素子層積層面の裏面に形成した保護層の形状に従ってエッチングが進行するため、保護層の外周に沿ってエッチング溝が形成される。従って、この形成されたエッチング溝に沿って、容易に素子分離を行うことが可能である。このため、発光素子に対し、欠けや割れ、クラック等の物理ダメージを与えることなく素子分離を行うことが可能であり、高精度で歩留まり良く発光素子を製造することができる。
また、化学エッチングを行う前に、素子層２０の固定及び保護のために、ＩＩＩ族窒化物半導体ウェーハの素子層側を支持基板に保持し、ワックス等の固定剤により固定することが好ましい。以下、各工程について詳細に述べる。
　（素子層形成工程）
　本発明のＩＩＩ族窒化物半導体素子の製造における素子層形成工程とは、単結晶基板１０上に素子層２０を形成する工程である。上記単結晶基板１０としては、半導体を用いた発光素子に用いられる基板であれば特に制限されるものではなく、公知の方法で製造された、公知の基板を用いることができる。具体的には、ＡｌＮ基板、ＧａＮ基板、サファイア基板、ＳｉＣ基板、Ｓｉ基板等が挙げられる。中でも、本発明のＩＩＩ族窒化物半導体素子１が歩留まり良く製造できるという観点から、基板１０としては化学エッチングにより裏面加工が可能な基板であることが好ましい。このような基板としては、アルカリによりエッチングされるＡｌＮ基板、ＧａＮ基板、リン酸によりエッチングされるサファイア基板等が挙げられ、さらに２００～３６５ｎｍの光に対して透光性を持つサファイア基板、ＡｌＮ基板が好ましい。さらに、単結晶基板１０上の素子層２０の結晶性の観点から考えると同種基板であるＩＩＩ族窒化物単結晶基板が好ましく、また生産性の観点から見ても３００℃近くの高温環境下でのウェットエッチングが必要なサファイア基板に対してより低温でウェットエッチングが可能なＩＩＩ族窒化物単結晶基板であるＡｌＮ基板が好ましく。このとき該素子層２０はＩＩＩ族窒化物単結晶基板が－Ｃ面よりアルカリによりエッチングされることから、Ｃ面を成長面とするＡｌＮ基板が最も好ましい。
　上記単結晶基板１０上に素子層２０が形成される。素子層２０は、ＩＩＩ族窒化物単結晶基板１０と接する側からｎ型層、活性層、ｐ型層の順で積層させることで製造することができる。
　ｎ型層、活性層、ｐ型層のいずれも単一の層であっても良く、複数の層構成であっても良い。さらに、ｎ型層、発光層の間にアンドープ層があっても良いし、発光層、ｐ型層の間にアンドープ層が有っても良い。また基板１０とｎ型層の間にアンドープ層や、超格子層などが存在しても良い。またいずれの層も組成式ＡｌqＧａ1-qＮ（０≦ｑ≦１）で表わされる事が望ましいがこの限りではなく、組成式ＡｌrＩｎ1-rＮ（０≦ｒ≦１）で表わされるものであっても良いし、組成式ＡｌsＧａtＩｎ1-s-tＮ（０≦ｓ≦１、０≦ｔ≦１、０≦ｓ＋ｔ≦１）で表わされるものであっても良い。いずれの組成式で表わされても発光波長は２００～３６５ｎｍのものである。
　本発明の製造方法において、上記素子層２０は公知の製造方法、例えば、有機金属化学気相成長法（ＭＯＣＶＤ法）によって製造することができる。具体的には、市販の装置を使用し、単結晶基板１０上に、ＩＩＩ族原料ガス、例えば、トリメチルアルミニウム、トリメチルガリウムのような有機金属のガスと、窒素源ガス、例えば、アンモニアガスのような原料ガスを供給することにより、単結晶基板１０上にｎ型層、発光層、ｐ型層を順次積層させることで製造することができる。また、ＭＯＣＶＤ法以外の方法で製造することもできる。
　（メサ加工工程）
　上記素子層形成工程にて、素子層２０が形成されたＩＩＩ族窒化物半導体ウェーハは、メサ加工工程によってメサ構造が導入される。
　ｎ電極２４は、メサ加工工程により露出されたｎ型層の露出面に形成される。メサ構造はエッチング等の手段により形成される。メサ加工工程によるｎ型層の露出面形成により、積層半導体層は台地状に残り、メサ構造が形成される。ｎ型層上のｎ電極はメサ構造の低地部に、メサ構造の下端に沿って形成されるが、メサ構造の底部からやや距離をあけ、メサ構造とｎ電極２４との間にｎ型層が露出した構造であってもよい。
　メサ構造を形成するためのエッチングの手法としては、例えば反応性イオンエッチング、誘導結合プラズマエッチング等のドライエッチングが挙げられる。ｎ型層の露出面形成後、エッチングのダメージを除去するため、好ましくは、露出面を酸またはアルカリの溶液で表面処理する。その後、ｎ型層の露出面にオーミック性を有するｎ電極２４を形成する。
　（電極形成工程）
　電極形成工程とは、上記メサ加工工程にて、メサ構造が導入された、ＩＩＩ族窒化物半導体ウェーハ上にｎ電極２４、及びｐ電極２５を形成する工程である。
　ｎ電極のパターンニングは、リフトオフ法を用いて実施することができる。リフトオフ法では、電極を形成する面にフォトレジストを塗布して、フォトマスクを備えたＵＶ露光機で紫外線を照射し、現像液に浸漬させて感光したフォトレジストを溶解させて所望のパターンを形成した後、パターニングされたフォトレジスト上に電極金属を堆積させ、剥離液でフォトレジストを溶解して電極金属のパターンを形成する。また、その他のパターンニング手法として、電極形成面に電極金属膜を形成し、フォトレジストを塗布後、露光、現像工程を経てフォトレジストをパターニングし、フォトレジストをマスクとしてドライエッチング、またはウェットエッチングで電極金属をパターニングし、剥離液でフォトレジストを溶解する方法もある。リフトオフ法は、比較的工程が簡略であるため好ましい。
　ｎ電極を堆積する手法としては、例えば、真空蒸着、スパッタリング、化学気相成長法等が挙げられる。特に、電極に金属を持ちる場合、金属中の不純物を排除できるため真空蒸着が好ましい。また酸化物を電極に用いる場合においては組成制御の観点からスパッタリングが好ましい。ｎ電極に用いられる材料は、公知の材料から選択することができる。例えば、Ｔｉ、Ａｌ、Ｒｈ、Ｃｒ、Ｉｎ、Ｎｉ、Ｐｔ、Ｔａ、Ｗ、Ｍｏ、ＶおよびＡｕなどが挙げられる。中でも、Ｔｉ、Ａｌ、Ｒｈ、Ｃｒ、Ｎｉ、Ｐｔ、Ｔａ、Ｗ、Ｍｏ、ＶおよびＡｕが好ましい。特に、Ｔｉ、Ａｌ、ＶおよびＡｕの組み合わせは、オーミック性および反射率を向上できるため好ましい。ｎ電極は、これらの金属の合金または酸化物を含む単層、または多層構造であってもよい。ｎ型層とのコンタクト性向上のため、好ましくは、ｎ電極材料を堆積後、４００℃～１０００℃の温度で５秒～３分間熱処理を施す。熱処理の温度、時間については、ｎ電極の材料、層厚みに応じて適宜最適な条件を選択できる。
　ｐ電極のパターニングは、ｎ電極のパターニング同様、リフトオフ法を用いて実施することが好ましい。ｐ電極に用いられる金属材料は、公知の材料から選択することができる。例えば、Ｎｉ、Ｃｒ、Ａｕ、Ｍｇ、Ｚｎ、Ｐｄ、Ａｌ、Ｉｎ、ＳｎおよびＰｔなどが挙げられる。中でも、Ｎｉ、ＡｕやＰｄ、Ｐｔ、Ａｕの組み合せが好ましい。ｐ電極は、これらの金属の合金または酸化物を含む単層、または多層構造であってもよい。
　ｐ電極を堆積する方法としては、ｎ電極の形成方法と同様に、例えば真空蒸着、スパッタリング、化学気相成長法等が挙げられる。特に、電極に金属を持ちる場合、電極金属中の不純物を排除できるため真空蒸着が好ましい。また酸化物を電極に用いる場合においては組成制御の観点からスパッタリングが好ましい。ｐ型コンタクト層とのコンタクト性向上のため、好ましくは、ｐ電極材料を堆積後、２００℃～８００℃の温度で５秒～６０分間熱処理を施す。熱処理の温度、時間については、ｐ電極の材料、層厚みに応じて適宜最適な条件を選択できる。
　（オーバーコート形成工程）
　本発明の製造方法においては、上記素子層２０及びｎ電極２４、及びｐ電極２５が形成されたＩＩＩ族窒化物半導体ウェーハの各電極上に電極材料の保護を目的としてオーバーコート層が形成されても良い。
　オーバーコート層２６のパターニングにはｎ電極のパターニング同様、リフトオフ法を用いて実施することが好ましい。オーバーコート層に用いられる金属材料は、公知の材料から選択することができる。例えば、Ｔｉ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｄ、Ｔａ、Ｗ、Ｍｏ、ＲｈおよびＰｔなどが挙げられる。中でも、Ｔｉ、Ｎｉ、Ａｕ、Ｗ、Ｍｏ、Ｐｔの組み合せが好ましい。オーバーコート層２６は、これらの金属の合金または酸化物を含む単層、または多層構造であってもよい。
　また各電極およびメサ構造の保護のためパシベーション層を形成しても良い。パシベーション層のパターニングにおいてはｎ電極のパターニング同様、リフトオフ法を持ちる事もできるし、ＩＩＩ族窒化物半導体ウェーハ全面にパシベーション層を成膜した後にリフトオフ法を用いてパターニングを行い、例えば反応性イオンエッチング、誘導結合プラズマエッチング等のドライエッチングを施す。あるいは酸・アルカリ等の化学エッチングにより所望なパターンを形成しても良い。
　パシベーション層に用いられる材料としては絶縁体である事が好ましく、公知の材料から選択する事ができる。例えば、Ｓｉ、Ｔｉ、Ａｌ、Ｇａ、Ｚｒ、Ｈｆ、Ｔａ、Ｍｇ、Ｚｎ、Ｃａ、Ｂａ等の金属材料からなる酸化物、弗化物、窒化物等が挙げられる。中でも紫外透過性および生産性の観点から、Ｓｉ、Ａｌ、Ｇａからなる酸化物、Ａｌからなる窒化物が好ましいがこの限りではない。保護層は、ｎ電極およびｐ電極間が絶縁されていれば良いため、反射材を含んだ多層構造であっても良い。反射材料としては紫外線に対する金属材料としてＡｌが一般的であるがこの限りではない。
　（薄膜化工程）
　本発明の製造方法により得られるＩＩＩ族窒化物半導体素子における単結晶基板１０の厚みは、光取り出し効率向上の観点から、好ましくは８０～５００μｍであり、より好ましくは１００～３００μｍであり、よりこのましくは１２０～２５０μｍである。基板１０の厚みを上記範囲とすることにより、光取り出し効率が向上し、かつ生産性が向上する。基板１０の厚みは、ＩＩＩ族窒化物半導体発光素子の製造後に上記範囲を満たせばよく、基板上に後述するＩＩＩ族窒化物積層体２０を積層後に該基板の下面を研削または研磨することにより、基板の厚みが上記範囲となるようにしてもよい。
　（保護層形成工程）
　次に研磨されたＩＩＩ族窒化物半導体ウェーハのＩＩＩ族窒化物積層体２０が積層されていない側の面（以下裏面）に対して、フォトリソグラフィーにより所定のレジストパターンを形成する。その後、蒸着法や、スパッタ成膜法等により所定パターン化された保護層５０を半導体ウェーハ２の裏面に形成する。保護層５０は半導体ウェーハ２の裏面全面に形成されたのち、リフトオフに依りパターン化されても良い。保護層の種類としては単結晶基板との密着性が高く、化学エッチング工程に対して耐性があり、保護膜除去工程に対して腐食性あるいは剥離性の高いとうい３つの条件を満たしさえすればどのような材料であっても構わない。さらにはドライエッチングに際し単結晶基板１０に対して選択比の高い材料であることが好ましい。例えば金属材料であればＴｉ、Ｃｒ、Ｎｉ、Ｐｄ、Ｗ、Ｍｏ、Ｐｔ、Ａｕ等があり、また誘電体材料であれば、ＳｉＯ2、ＴｉＯx、Ａｌ2Ｏ3、ＩＴＯ、ＺＴＯ，ＡＺＯ等が挙げられ、また半導体材料であればＳｉ、Ｇｅ等が挙げられるがこの限りではない。保護層は、これらの金属の合金または酸化物を含む単層、または多層構造であってもよい。
　保護層５０の形状は化学エッチングの異方性に合わせてパターン化される事が好ましい。例えば、化学エッチング後、ｒ面が露出されるのであれば、正三角形あるいは正六角形パターンである事が好ましく、その形状の各辺はｒ面同士の交線である事が望ましい。さらに、各々のＩＩＩ族窒化物半導体素子１の上面視からの外形と相似形ある事が望ましいがその限りではない。また、それぞれをｒ面およびｒ面以外の指数面との組み合わせた複雑な形状であっても良い(図４、図６)。しかしながら生産性の観点から結晶面との一致性は多少のばらつきがあっても良い。
　また保護層５０が設置される位置は半導体ウェーハ２内における各々のＩＩＩ族窒化物半導体素子１の中心が保護層５０の中心と一致する事が望ましい。しかしながら生産性の観点から結晶面との一致性は多少のばらつきがあっても良いし、化学エッチングの方法次第では各々のＩＩＩ族窒化物半導体素子１の中心に対して保護層５０の中心が大きく外れていても良い。
　本発明の製造方法では、上記素子層積層面の裏面１２の保護層５０の面積が、素子層積層面の面積よりも小さいことが必要である。
　図９は、図１で示されたＩＩＩ族窒化物発光素子の化学エッチング前後の模式断面図の変化を示す図である。図９では、素子層積層面の裏面１２には、保護層５０が形成されている。この状態で化学エッチングを行うと、素子層積層面の裏面１２の保護層５０で覆われた部分はエッチングされず、保護層５０の端部より、単結晶基板１０上に積層されたｎ型層２１の端部にかけて、すなわち図の破線に沿ってエッチングされる。従って、上記本発明の製造方法によって、素子層積層面の面積が、該基板の素子層積層面の裏面の面積よりも大きいＩＩＩ族窒化物発光素子を製造することができる。
　従って、素子層積層面の裏面１２を保護するための保護層５０の面積は、素子層積層面１１の面積よりも小さくする必要がある。擬態的には、図１０に示すようにまた保護層５０の最大長Ｔが、ＩＩＩ族窒化物半導体素子１を上面視した場合の最大長Ｓに対し、Ｓ＞Ｔの関係となるように保護層５０を形成すれば良い。なお、保護層５０の最大長Ｔ、及び、ＩＩＩ族窒化物半導体素子１を上面視した場合の最大長Ｓは、素子層積層面１１、素子層積層面の裏面１２の形状を多角形とする場合には対角線のうち最長の長さであり、円形である場合には、直径の長さが最大長となる。
　なお、化学エッチングは単結晶基板１０における素子層積層面１１に対する、該基板の側面１４と該素子層積層面１１とが形成する稜の成す角度（図１０におけるθ）が、３５°～７５°の範囲で進行するため、保護層５０をあまりに小さく（すなわち図１０におけるＴの長さを素子層積層面１１に対して小さく）し過ぎると、素子層の電極もエッチングされてしまうことがある。従って、所望するＩＩＩ族窒化物発光素子を寸法精度良く製造するためには、化学エッチングの進行により電極等、素子構造の化学エッチングによる浸食に考慮する必要がある。従って、ＩＩＩ族窒化物発光素子における素子機能部の最大長をＳ2とした場合に、上記最大長Ｔ及び最大長Ｓが、Ｔ＞Ｓ2－２×（ｈ×ｔａｎθ）の関係を満足するように保護層５０を制御することが好ましい。ここでｈとは基板裏面からｎ電極形成のために露出されたｎ型層までの厚さを示している。なお、素子機能部の最大長Ｓ2とは、図１０で示される素子の場合には、ｎ型層上に形成されたｎ電極の末端間の距離の最大長であり、発光素子を駆動させる都合上必要最低限な範囲で示される。
　（ドライエッチング工程）
　上記保護膜形成工程にて保護層が形成されたＩＩＩ族窒化物半導体ウェーハは以降の化学エッチングの前処理としてドライエッチングを施す事が好ましい。その理由としてドライエッチングを施すと、その後の化学エッチングがより短時間かつ安定して遂行できるためである。よって本ドライエッチング工程はメサ形状を形成するほどの深さをドライエッチングする必要がなく、表面にドライエッチングによるプラズマダメージを与える程度で十分である。ドライエッチングの方式はプラズマダメージを与えることが主目的であるためどのような方式でも良い。また使用するガスはいかなる塩素系ガスおよびいかなる弗素系ガスのどちらを使用しても良い。
　（ワックス固定工程）
　上記保護層形成工程およびドライエッチング工程にて保護層が形成されたＩＩＩ族窒化物半導体ウェーハは、素子層２０の固定及び保護のために、ワックス固定工程にて、ＩＩＩ族窒化物半導体ウェーハの素子層側を支持基板に保持し、ワックス等により固定する。支持基板としては、成長用単結晶基板と異なる基板であり後述する化学エッチング工程、保護層除去工程及びワックス除去の際に用いられる薬剤に対して耐性があるものであれば制限なく用いることができる。このような支持基板としては具体的には、ガラス基板、サファイア基板、Ｓｉ基板等が挙げられる。
　さらに、化学エッチングの際に支持基板よりＩＩＩ族窒化物半導体ウェーハが脱離しないようにするため及び素子層２０及び電極を化学エッチングに用いる薬剤から保護するために固定剤をＩＩＩ族窒化物単結晶基板１０と支持基板の間を充填することが好ましい。固定剤としては、耐薬品性の高いワックスを用いる事が好ましいがこの限りではなく、耐薬品性が高ければグリスであっても良く、レジストであっても良く、ＵＶテープであっても良く、スピングラスのような材料であっても良い。しかしながら、素子層２０および電極が使用する薬剤に対して反応性がない場合において本工程は必ずしも必要ではなく、支持基板に固定しても良く、或いは固定しなくとも良い。
　（化学エッチング工程）
　上記ワックス固定工程にて、支持基板上に固定されたＩＩＩ族窒化物半導体ウェーハは単結晶基板の素子層積層面の裏面より化学エッチングを行う。本発明の製造方法において化学エッチングに用いる薬剤としては、単結晶基板の素子層積層面の裏面に対して化学エッチングが可能であれば特に制限されず、単結晶基板１０の種類に応じて適宜決定すれば良い。化学エッチングに用いる薬剤として具体的には、ＫＯＨ、ＮａＯＨ、ＴＭＡＨ等のアルカリ溶液、リン酸、ピロリン酸等の酸性溶液が挙げられるがその限りではない。またエッチング方法も単純な浸漬方法のみならず、電気化学的手法や光照射を行いながらのエッチング方法を取ってもよい。
　また、この化学エッチング工程におけるエッチング深さによっては素子の分離も可能である。或いは、保護層の外周に沿った溝を形成する程度までエッチングを行い、後述する素子分離工程にて素子分離を行っても良い。また溝深さは基板裏面からｎ電極形成のために露出されたｎ型層までの厚さｈに対してｈ／４以上であることが好ましい。より好ましくはｈ／２以上であることが好ましい。
　またエッチング環境温度は使用するエッチャントとエッチングレートにより適宜決定すれば良い。エッチング後は超純水によりリンスを行う。リンス時間は状況により適宜決定すればよい。
　（保護層・ワックス除去）
　上記化学エッチング工程にて、単結晶基板の素子層積層面の裏面のエッチングを行ったＩＩＩ族窒化物半導体ウェーハは、保護層、及びワックスを除去し、支持基板より取り外す。保護層の除去方法としては、保護層が除去できるものであれば特に制限なく、単純な浸漬方法のみならず、電気化学的手法や光照射を行いながらのエッチング方法等の方法を採用することができる。
　浸漬方法による除去方法として用いられる薬剤としては、保護層、単結晶基板、ワックスの材料により選択すればよく、保護層は除去可能であり、かつ単結晶基板およびワックスに対して腐食性・反応性がないか、あるいは小さい薬剤を選択すれば良い。保護層の除去に用いられる薬剤として具体的にはＨＣｌ、ＨＦ等の酸性溶液が挙げられる。
　次に支持基板６０から半導体ウェーハ２あるいはＩＩＩ族窒化物半導体素子１の剥離を行う。剥離方法は支持基板６０と半導体ウェーハ２の固定方法によって異なる。例えばワックスやグリスであればそれぞれに適当な有機溶剤に浸漬することで接着材料を溶かすことで剥離したり、熱を加えて接着材料を溶かす事により剥離する。例えばＵＶテープであれば、単純に剥がすことで剥離する。例えばスピンオングラスであればＨＦ溶液に浸漬し、エッチングすることで剥離する。いずれの方法であっても良いが、半導体ウェーハ２あるいはＩＩＩ族窒化物半導体素子１に対してダメージを与えなければ良い。ここでいうダメージとはウェーハや素子の欠けや割れ、あるいは電極層の腐食や剥がれを指す。
　（加工された半導体ウェーハ２よりＩＩＩ族窒化物半導体素子１の素子分離工程）
　次に半導体ウェーハ２からＩＩＩ族窒化物半導体素子１を素子分離する方法を示す。前記裏面エッチング工程において第一の薬液により素子分離がなされている場合においては、前記支持基板６０からの剥離工程により素子分離が完全になされるため、ここでの工程は前記裏面エッチング工程により素子分離溝のみの形成を行った場合に限る。
　前記支持基板６０からの剥離工程により剥離された加工された半導体ウェーハ２を粘着シートに張り付ける。さらにＩＩＩ族窒化物半導体素子１の保護のために、粘着シートを重ねる。ここで使用する粘着シートは密着性が低く、また粘着剤がＩＩＩ族窒化物半導体素子１に付着しなければどのようなシートであってもよい。
　次に粘着シートに張り付けた半導体ウェーハ２をステージに固定する。最後に粘着シート下の半導体ウェーハ２をローラーにより押し拡げ、へき開を行う。へき開方法はローラーのみならず、ブレードによる押し当てであっても良く、この限りではない。
　以下、実施例及び比較例により本発明を詳細に説明するが、本発明は以下の実施例に限定されるものではない。なお、発光波長および光出力測定にはＳｐｈｅｒｅＯｐｔｉｃｓ　ＧｍｂＨ社製ＳＭＳ－５００を用いた。
　実施例１
　（素子層形成工程～オーバーコート形成工程）
　図１に示した積層構造を有するＩＩＩ族窒化物発光素子を製造した。まず、ＭＯＣＶＤ法により、直径φ２５ｍｍ、厚さ６００μｍの＋ｃ面ＡｌＮ単結晶基板１０に、発光波長が２６５ｎｍとなるようにトリメチルアルミニウムおよびトリガリウムの流量比を調整しＩＩＩ族窒化物積層体２０を堆積した。ＩＩＩ族窒化物積層体２０の一部はｎ型のＡｌＧaＮが露出されｎ型電極３０を接合した。またＩＩＩ族窒化物積層体のＡｌＮ単結晶基板と接合していない側の表面はｐ型のＩＩＩ族窒化物半導体であり、この表面とｐ型電極４０を接合した。次いでｎ型電極３０およびｐ型電極４０上にオーバーコート層２６を接合し、ＩＩＩ族窒化物積層体２０を作製した。素子層積層面１１の表面形状およびサイズは正六角形であり、最大長：Ｓである対角線は６９３μｍ、面積３１１７７０μｍ2である。また活性層２０の面積は９２０００μｍ2である。このとき正六角形の各辺はＡｌＮ基板のｍ面に合わせて配置した。
　（薄膜化工程）
　次いでＩＩＩ族窒化物積層体２０におけるＡｌＮ単結晶基板１０の裏面を機械研磨により薄膜化して、半導体ウェーハ２を完成させた。この時の基板残し厚：ｈは、１４０μｍであった。
　次いで、研磨された裏面の洗浄を行った。洗浄に際してのＩＩＩ族窒化物積層体２０の保護のためＩＩＩ族窒化物積層体２０の表面前面にレジストを塗布しベイクを行った。その後、研磨された裏面を超純水およびメラミンフォームを用いて研磨された裏面のスクラブ洗浄を行った後、半導体ウェーハ２を濃度３６％の塩酸に浸漬した。環境温度は室温にて実施し、１５分浸漬した。
　（保護層形成工程～ワックス固定工程）
　次いで、フォトリソグラフィー法により研磨された裏面に対して、正六角形のパターンを作製した。その後、真空蒸着法によりＴｉ／Ｎｉ／Ａｕを１０／２００／２０ｎｍを蒸着し保護膜５０を形成した。保護膜５０の形状およびサイズは正六角形であり、最大長：Ｔである対角線は５１９μｍ、面積１７５９８０μｍ2である。かつチップの中心と保護膜の中心は同一軸上であり、保護膜５０の対角線は素子の対角線と同一線上である。
　（ドライエッチング工程）
　次いで、反応性イオンエッチングによりＡｌＮ単結晶基板１０の裏面に対してドライエッチングを施した。ドライエッチングはＩＣＰエッチング方式を用いた。使用ガスはＣＨＦ３/Ｈ２の混合ガスを使用して露出したＡｌＮ単結晶基板１０の裏面に対してドライエッチングダメージを導入した。
　次いで作製した半導体ウェーハ２を半導体ウェーハ２に合わせて切断したサファイア基板である支持基板６０にワックスを用いて張り付けた。使用したワックスはイソプロピル―アルコール（ＩＰＡ）を主成分とするものである。張り付け条件は半導体ウェーハ２の素子積層面側に適量滴下し、その後スピンコーターにてワックスを前面に濡れ広がせた。次いでサファイア基板にも同様の方法でワックスを塗布した。次いで１２５℃のステージ上にワックス塗布面を上にしてサファイア基板および半導体ウェーハ２を置き、４５秒保持した。その後、ステージよりサファイア基板、半導体ウェーハ２を下して十分に冷ました後、室温にてサファイア基板上のワックス塗布面と半導体ウェーハ２の塗布面を重ねた。次いで重ね合わせたサファイア基板と半導体ウェーハ２を再び１２５℃のステージ上に置き、すぐさまトレーシングペーパー、ガラス基板順に重ねて被せ、その上に重さ３Ｋｇの重し載せて６０秒保持した後、ステージから重しとサファイア基板、半導体ウェーハ２、トレーシングペーパーおよびガラス基板の積層体を下し、室温のステージ上にて再度、前記積層体上の重しを載せて３０秒保持した。その後半導体ウェーハ２の－ｃ面が接していたトレーシングペーパーおよび石英ガラスを取り外して支持基板６０に張り付けられた半導体ウェーハ２を準備した。
　（化学エッチング工程）
　次いで、支持基板６０に張り付けた半導体ウェーハ２を沸騰した超純水に３０分浸漬した。次いで、支持基板６０に張り付けた半導体ウェーハ２を９２℃に保持された１０％のＫＯＨ（水酸化カリウム）水溶液中に２０分浸漬し、ＡｌＮ単結晶基板１０の-ｃ面より化学エッチングを行った。その後、１度半導体ウェーハ２を支持基板６０から剥離し、このワックス固定工程と化学エッチング工程は繰り返し２回行った。
　（保護層・ワックス除去）
　次いで、支持基板６０に張り付けた半導体ウェーハ２を室温にてＨＦ（フッ化水素）溶液中に１５分浸漬し、保護膜５０のエッチングを行ない、半導体ウェーハ２の裏面より保護膜を除去した。さらに、支持基板６０に張り付けられた半導体ウェーハ２をＩＰＡにて剥離した。剥離は７０℃のステージ上にてＩＰＡを加熱し、支持基板６０に張り付けられた半導体ウェーハ２を１０分浸漬、その後超音波洗浄を行った。ＩＰＡ加熱処理および超音波洗浄により前記ワックスは溶融し、ワックスにより固定されていた半導体ウェーハ２は支持基板６０から剥離された。
　（素子分離工程～発光素子の完成）
　次いで、剥離および洗浄された半導体ウェーハ２をシートに張り付け、ボールを押しあてながらシートを延伸する事によりへき開し、素子分離を行った。
　上記製法によりＩＩＩ族窒化物発光素子を１ロット作製した。素子分離後の外形形状は化学エッチングおよびへき開により素子分離がなされたため全ての素子においてレーザによる焼けは見られなかった。素子分離後の実際のＩＩＩ族窒化物半導体のＳＥＭ観測写真を図３に示す。
　得られたＩＩＩ族窒化物半導体は、セラミックマウント上にフリップチップボンディングして、ＩＩＩ族窒化物発光素子を完成させた。得られたＩＩＩ族窒化物発光素子は、電流注入が２０ｍＡにおける発光波長および光出力は比較例１と同じく２６２ｎｍであり、光出力は比較例１の１．７倍であった。
　以下の実施例２～４および比較例１、２における、活性層２０の面積は実施例１と同じである。これは、注入電流密度をいずれの素子形状を持つＩＩＩ族窒化物発光素子１に対しても同じくして、光取り出し効率に対する評価を行うためである。
　比較例１
　実施例１において素子層積層面１１及び素子層積層面の裏面１２の形状およびサイズをいずれも長方形で一辺のサイズを６５０×７５０μｍ（面積４９４０００μｍ2）とした。素子分離方法を一般的なレーザースクライブ法を用いて行った。
　素子分離後の外形形状歩留まりは０％であり、素子分離した素子の外形観察を行うと全ての素子にレーザーによる焼け跡が観測された。得られたＩＩＩ族窒化物発光素子は、電流注入が２０ｍＡにおける発光波長および光出力は２６２ｎｍであった。この時の光出力を基準値として、実施例における光出力の評価を行った。
　比較例２
　比較例１において発光波長を３００ｎｍとなるように活性層の組成比率を変更した以外は比較例１と同様の操作を行うことにより作製した。
素子分離後の外形形状歩留まりは０％であり、素子分離した素子の外形観察を行うと全ての素子にレーザーによる焼け跡が観測された。得られたＩＩＩ族窒化物発光素子は、電流注入が２０ｍＡにおける発光波長および光出力は３０４ｎｍであった。この時の光出力を基準値として、実施例における光出力の評価を行った。
　実施例２
　実施例２は実施例１において素子層積層面１１を正六角形、素子層積層面１１を正六角形におけるｎ電極の形状を十二角形、とし、その十二角形における最大長：Ｓ２を６３７μｍ（面積２９４９７０μｍ2）とし、正六角形である素子層積層面１１および保護層６０の各辺をＡｌＮ基板のa面に合わせて配置した以外は実施例１と同様の操作を行うことにより作製した。なお、素子層積層面１１は、最大長：Ｓである対角線は６９３μｍ、面積３１１７７０μｍ2である。
　素子分離後の実際のＩＩＩ族窒化物半導体２のＳＥＭ観測写真を図５に示す。素子分離後の外形形状は化学エッチングおよびへき開により素子分離がなされたため全ての素子においてレーザによる焼けは見られなかった。得られたＩＩＩ族窒化物発光素子は、電流注入が２０ｍＡにおける発光波長２６２ｎｍであり、光出力は比較例１の１．８倍であった。
　実施例３
　は実施例１において発光波長を３００ｎｍとなるように活性層の組成比率を変更した以外は実施例１と同様の操作を行うことにより作製した。
　得られたＩＩＩ族窒化物発光素子は、電流注入が２０ｍＡにおける発光波長３０４ｎｍであり、光出力は比較例２の２．１倍であった。
　実施例４
　実施例１において素子層積層面１１の形状を一辺６００μｍの正四角形（面積３６００００μｍ2）とし、保護層６０の形状を直径４８０μｍ（面積１８０８６０μｍ2）とした以外は実施例１と同様の操作を行うことにより作製した。
　素子分離後の実際のＩＩＩ族窒化物半導体２のＳＥＭ観測写真を図６に示す。
素子分離後の外形形状は化学エッチングおよびへき開により素子分離がなされたため全ての素子においてレーザーによる焼けは見られなかった。得られたＩＩＩ族窒化物発光素子は、半田の接合不良により測定できなかった。しかしながら光取り出し効率の効果は最も大きいと考えられる。その理由を図１１ａ、ｂを用いて説明する。図１１ａは本発明における実施例３のＩＩＩ族窒化物発光素子の光が取り出される光路を説明した下面図である。図１１ｂは従来のＩＩＩ族窒化物発光素子の光が取り出される下面図である。空気に対して高い屈性率を持つ単結晶基板はスネルの法則を満たす角度で単結晶基板と空気の界面に入射する光がＩＩＩ族窒化物発光素子外部に取り出される、一方図１１ｂに示すように単結晶基板と空気の界面における法線に対してスネルの法則を満たさない低い角度入射する光は界面で反射し、ＩＩＩ族窒化物発光素子内部に留まりやがて電極面や素子層で吸収される。しかしながら実施例３のように円形である場合においては単結晶基板と空気の界面の成す法線が常に０°であるため、その殆どの光が取り出されることが予想される。よって円錐台や発光素子を素子積層面に平行に輪切りにした場合において、円形あるいは角を持たない形状に発光素子を作製出来る事は理想的であると考えられる。
　１：ＩＩＩ族窒化物積層体
　１０：基板
　１１：ｃ面
　１２：－ｃ面
　１３：稜線
　１４：側面部１
　１５：側面部２
　２０：素子層
　２１：ｎ型層
　２２：活性層
　２３：ｐ型層
　２４：ｎ型電極
　２５：ｐ型電極
　２６：オーバーコート層
　５０：保護層
　６０：支持基板

Claims (13)

  1. 　単結晶基板上に組成式ＡｌXＧａYＩｎ1-X-YＮ（０≦Ｘ≦１．０、０≦Ｙ≦１．０、０≦Ｘ＋Ｙ≦１．０）で表されるｎ型層、活性層、ｐ型層をこの順で有する素子層を有するＩＩＩ族窒化物半導体発光素子であって、
    　前記単結晶基板の厚さが８０μｍ以上であり、且つ
    　前記単結晶基板における素子層積層面の面積が、該基板の素子層積層面の裏面の面積よりも大きいことを特徴とするＩＩＩ族窒化物半導体発光素子。
  2. 　前記単結晶基板における素子層積層面の形状が、三角形、四角形、六角形、八角形、及び十二角形よりなる群の何れか一つから選択され、該基板の素子層積層面の裏面の形状が、円、三角形、四角形、六角形、及び八角形よりなる群の何れか一つから選択される請求項１記載のＩＩＩ族窒化物半導体発光素子。
  3. 　前記単結晶基板における素子層積層面及び該基板の素子層積層面の裏面の形状が円又は、正多角形である請求項１記載のＩＩＩ族窒化物半導体発光素子。
  4. 　前記単結晶基板における素子層積層面に対する、該基板の側面と該素子層積層面とが形成する稜の成す角度が３５°から７５°の範囲である事を特徴とする請求項１～３のいずれか一項に記載のＩＩＩ族窒化物半導体発光素子。
  5. 　前記単結晶基板における稜線の一部が曲面である請求項１～４の何れか一項に記載のＩＩＩ族窒化物半導体発光素子。
  6. 　前記単結晶基板がＩＩＩ族窒化物単結晶基板であり、かつ前記素子層積層面がＩＩＩ族窒化物単結晶基板の＋ｃ面である事を特徴とする請求項１～５の何れか一項に記載のＩＩＩ族窒化物半導体発光素子。
  7. 　前記ＩＩＩ族窒化物単結晶基板がＡｌＮ基板である請求項６記載のＩＩＩ族窒化物半導体発光素子。
  8. 　前記ＩＩＩ族窒化物半導体発光素子の発光波長が２００から３６５ｎｍの範囲である請求項１～７の何れか一項に記載のＩＩＩ族窒化物半導体発光素子。
  9. 　前記請求項１～８の何れか一項に記載の多角形の発光素子が最密に充填されてなる半導体ウェーハ。
  10. 　単結晶基板上に素子層を有するＩＩＩ族窒化物半導体発光素子を製造する方法であって、
    　前記単結晶基板の素子層積層面に、組成式ＡｌXＧａYＩｎ1-X-YＮ（０≦Ｘ≦１．０、０≦Ｙ≦１．０、０≦Ｘ＋Ｙ≦１．０）で表されるｎ型層、活性層、ｐ型層をこの順で有する素子層を積層した後、
    　該基板の素子層積層面の裏面に対し、素子層積層面の面積よりも小さい面積の保護層を形成した後、
    　前記単結晶基板の素子層積層面の裏面を化学エッチングすることを特徴とするＩＩＩ族窒化物半導体発光素子を製造する方法。
  11. 　単結晶基板上に素子層を有するＩＩＩ族窒化物半導体発光素子を製造する方法であって、
    　前記単結晶基板の素子層積層面に、組成式ＡｌXＧａYＩｎ1-X-YＮ（０≦Ｘ≦１．０、０≦Ｙ≦１．０、０≦Ｘ＋Ｙ≦１．０）で表されるｎ型層、活性層、ｐ型層をこの順で有する素子層を積層した後、
    　該基板の素子層積層面の裏面に対し、素子層積層面の面積よりも小さい面積の保護層を形成した後、
    　前記単結晶基板の素子層積層面の裏面にドライエッチングを施したのち、化学エッチングすることを特徴とするＩＩＩ族窒化物半導体発光素子を製造する方法。
  12. 　前記保護層の中心が前記ＩＩＩ族窒化物半導体発光素子の中心になるように保護層を形成することを特徴とする請求項１０または１１記載のＩＩＩ族窒化物半導体発光素子を製造する方法。
  13. 　前記化学エッチングの前にＩＩＩ族窒化物半導体ウェーハの素子層側を保護することを特徴とする請求項１０ないし１２のいずれか１項に記載のＩＩＩ族窒化物半導体発光素子を製造する方法。
PCT/JP2017/045151 2016-12-20 2017-12-15 Ｉｉｉ族窒化物発光素子及び該発光素子の製造方法 WO2018116989A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018557742A JP7046834B2 (ja) 2016-12-20 2017-12-15 Ｉｉｉ族窒化物発光素子及び該発光素子の製造方法
US16/471,547 US10937927B2 (en) 2016-12-20 2017-12-15 Group III nitride light-emitting element and method for producing the light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016246259 2016-12-20
JP2016-246259 2016-12-20

Publications (1)

Publication Number Publication Date
WO2018116989A1 true WO2018116989A1 (ja) 2018-06-28

Family

ID=62627366

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/045151 WO2018116989A1 (ja) 2016-12-20 2017-12-15 Ｉｉｉ族窒化物発光素子及び該発光素子の製造方法

Country Status (3)

Country Link
US (1) US10937927B2 (ja)
JP (1) JP7046834B2 (ja)
WO (1) WO2018116989A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594088A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 発光ダイオ−ド
JP2007201121A (ja) * 2006-01-26 2007-08-09 Citizen Electronics Co Ltd 半導体発光素子及びその製造方法
JP2009218569A (ja) * 2008-02-13 2009-09-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法
JP2010087219A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子および発光装置
JP2010135746A (ja) * 2008-10-29 2010-06-17 Panasonic Electric Works Co Ltd 半導体発光素子およびその製造方法、発光装置
US20150014702A1 (en) * 2012-03-07 2015-01-15 Seoul Viosys Co., Ltd. Light-emitting diode having improved light extraction efficiency and method for manufacturing same
JP2016149462A (ja) * 2015-02-12 2016-08-18 豊田合成株式会社 発光素子およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229160B1 (en) * 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
RU2142661C1 (ru) 1998-12-29 1999-12-10 Швейкин Василий Иванович Инжекционный некогерентный излучатель
JP2007042857A (ja) 2005-08-03 2007-02-15 Nichia Chem Ind Ltd 半導体発光素子と半導体素子の製造方法及び半導体発光装置
US7915619B2 (en) * 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
US20160005919A1 (en) 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
JP6621990B2 (ja) 2014-01-16 2019-12-18 スタンレー電気株式会社 紫外発光ダイオード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594088A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 発光ダイオ−ド
JP2007201121A (ja) * 2006-01-26 2007-08-09 Citizen Electronics Co Ltd 半導体発光素子及びその製造方法
JP2009218569A (ja) * 2008-02-13 2009-09-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法
JP2010087219A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子および発光装置
JP2010135746A (ja) * 2008-10-29 2010-06-17 Panasonic Electric Works Co Ltd 半導体発光素子およびその製造方法、発光装置
US20150014702A1 (en) * 2012-03-07 2015-01-15 Seoul Viosys Co., Ltd. Light-emitting diode having improved light extraction efficiency and method for manufacturing same
JP2016149462A (ja) * 2015-02-12 2016-08-18 豊田合成株式会社 発光素子およびその製造方法

Also Published As

Publication number Publication date
JP7046834B2 (ja) 2022-04-04
JPWO2018116989A1 (ja) 2019-10-31
US10937927B2 (en) 2021-03-02
US20190386177A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
JP5030398B2 (ja) 窒化ガリウム系化合物半導体発光素子
TWI352435B (en) Production method of compound semiconductor light-
JP4336381B2 (ja) 窒化物半導体発光素子及びその製造方法
JP4642138B2 (ja) 化合物半導体素子ウェハーの製造方法
US8716728B2 (en) Nitride semiconductor light-emitting diode device
TWI438836B (zh) 一種用於雷射切割半導體晶圓之製程方法
JP5174064B2 (ja) 半導体発光装置および半導体発光装置の製造方法
US20150014702A1 (en) Light-emitting diode having improved light extraction efficiency and method for manufacturing same
JP2009218569A (ja) Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法
JP2006294907A (ja) 窒化ガリウム系化合物半導体発光素子
TW201324614A (zh) 蝕刻方法、藍寶石基板及發光元件
JP5343225B2 (ja) Ｉｉ−ｖｉ族またはｉｉｉ−ｖ族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
TWI416763B (zh) A light-emitting element, a method of manufacturing the same, and a light-emitting device
JPWO2014058069A1 (ja) 半導体発光素子及びその製造方法
JP5716524B2 (ja) 発光素子の製造方法
US20140093991A1 (en) Method for manufacturing high efficiency light-emitting diodes
US20130015480A1 (en) Semiconductor light emmiting device
JP2009283762A (ja) 窒化物系化合物半導体ｌｅｄの製造方法
JP7046834B2 (ja) Ｉｉｉ族窒化物発光素子及び該発光素子の製造方法
JP2009094108A (ja) ＧａＮ系ＬＥＤ素子の製造方法
JP2008300501A (ja) 半導体発光素子、半導体発光装置およびその製造方法
CN106653960B (zh) 一种高亮度发光二极管的芯片及其制造方法
JP2011071449A (ja) 半導体発光素子の製造方法
WO2024004680A1 (ja) 接合型発光素子ウェーハ及びその製造方法
JP5123331B2 (ja) 窒化物半導体チップの製造方法および窒化物半導体チップ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17884384

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018557742

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17884384

Country of ref document: EP

Kind code of ref document: A1