WO2018116644A1 - 太陽電池セル - Google Patents

太陽電池セル Download PDF

Info

Publication number
WO2018116644A1
WO2018116644A1 PCT/JP2017/039399 JP2017039399W WO2018116644A1 WO 2018116644 A1 WO2018116644 A1 WO 2018116644A1 JP 2017039399 W JP2017039399 W JP 2017039399W WO 2018116644 A1 WO2018116644 A1 WO 2018116644A1
Authority
WO
WIPO (PCT)
Prior art keywords
side electrode
layer
resistor
region
semiconductor substrate
Prior art date
Application number
PCT/JP2017/039399
Other languages
English (en)
French (fr)
Inventor
有二 菱田
慶一郎 益子
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2018557584A priority Critical patent/JP6782452B2/ja
Publication of WO2018116644A1 publication Critical patent/WO2018116644A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a solar battery cell.
  • Solar cells are modularized by connecting multiple cells. It is known that when a part of the solar cells in the same module enters the shade and no longer receives sunlight, a reverse voltage is applied to the solar cells entering the shade and heat is generated (for example, see Patent Document 1).
  • the cell structure can suppress the occurrence of the hot spot phenomenon.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide a solar battery cell capable of suppressing the occurrence of a hot spot phenomenon.
  • a solar battery cell includes a semiconductor substrate, an n-type semiconductor layer provided in the first region on the main surface of the semiconductor substrate, and a second region different from the first region on the main surface of the semiconductor substrate.
  • a p-type semiconductor layer provided; a n-side electrode provided on the n-type semiconductor layer; a p-side electrode provided on the p-type semiconductor layer; provided outside the photoelectric conversion unit; a non-ohmic resistor connected between the n-side electrode and the p-side electrode.
  • Another embodiment of the present invention is also a solar battery cell.
  • This solar cell includes a semiconductor substrate, an n-type semiconductor layer provided in a first region on the main surface of the semiconductor substrate, and a p-type semiconductor provided in a second region different from the first region on the main surface of the semiconductor substrate.
  • a solar battery cell that can suppress the occurrence of a hot spot phenomenon can be provided.
  • FIG. 3 It is a top view which shows the structure of the photovoltaic cell which concerns on embodiment. It is sectional drawing which shows the structure of the photovoltaic cell of FIG. 3 is a graph schematically showing current-voltage characteristics of a resistor. It is a figure which shows the structure of a resistor typically. It is a top view which shows the structure of the photovoltaic cell which concerns on a modification. It is sectional drawing which shows the structure of the photovoltaic cell of FIG. It is a top view which shows the structure of the photovoltaic cell concerning another modification. It is a top view which shows the structure of the photovoltaic cell concerning another modification.
  • the embodiment is a solar battery cell.
  • an n-type semiconductor layer is provided in a first region on the main surface of a semiconductor substrate, and a p-type semiconductor layer is provided in a second region different from the first region on the main surface of the semiconductor substrate.
  • An n-side electrode provided on the n-type semiconductor layer, a p-side electrode provided on the p-type semiconductor layer, and provided outside the photoelectric conversion unit and connected between the n-side electrode and the p-side electrode.
  • a non-ohmic resistor is provided on the n-type semiconductor layer, a p-side electrode provided on the p-type semiconductor layer, and provided outside the photoelectric conversion unit and connected between the n-side electrode and the p-side electrode.
  • the non-ohmic property is obtained when a reverse bias voltage is applied to all or part of the solar battery cell.
  • the current path can be bypassed by the resistor.
  • FIG. 1 is a plan view showing a solar battery cell 70 according to the embodiment, and shows a structure of a back surface 70b of the solar battery cell 70.
  • the solar battery cell 70 includes the photoelectric conversion unit 10, the n-side electrode 14, the p-side electrode 15, and the resistance structure 30.
  • the photoelectric conversion unit 10 includes a semiconductor substrate, an n-type semiconductor layer formed in the first region of the semiconductor substrate, and a p-type semiconductor layer formed in a second region different from the first region of the semiconductor substrate. Details of the photoelectric conversion unit 10 will be described later with reference to FIG.
  • the n-side electrode 14 is formed in a region where the n-type semiconductor layer is provided, and the p-side electrode 15 is formed in a region where the p-type semiconductor layer is provided.
  • the n-side electrode 14 is formed in a comb-teeth shape including a bus bar electrode 14a extending in the x direction and a plurality of finger electrodes 14b extending in the y direction.
  • the p-side electrode 15 is formed in a comb-teeth shape including a bus bar electrode 15a extending in the x direction and a plurality of finger electrodes 15b extending in the y direction.
  • the n-side electrode 14 and the p-side electrode 15 are formed so that the respective comb teeth are engaged with each other and are inserted into each other.
  • Each of the n-side electrode 14 and the p-side electrode 15 may be a bus bar-less electrode that includes only a plurality of fingers and does not have a bus bar.
  • the resistance structure 30 is provided on the n-side electrode 14 and the p-side electrode 15 and electrically connects the n-side electrode 14 and the p-side electrode 15.
  • the resistance structure 30 has a plurality of resistors 32.
  • the plurality of resistors 32 are provided on the surfaces of the finger electrodes 14b and 15b and extend in the x direction orthogonal to the finger electrodes 14b and 15b.
  • the plurality of resistors 32 are provided so as to straddle the surface of the finger electrodes 14b and 15b and the groove between the finger electrodes 14b and 15b. As illustrated, the plurality of resistors 32 are provided at intervals in the y direction.
  • the plurality of resistors 32 are preferably formed over the entire back surface 70b of the solar battery cell 70, from the finger electrodes 14b and 15b located at one end of the solar battery cell 70 to the finger electrodes 14b and 15b located at the other end. It is preferable to extend in the x direction. Similarly, the resistors 32 are preferably arranged at equal intervals in the y direction from the bus bar electrode 14a located at one end of the solar battery cell 70 to the bus bar electrode 15a located at the other end.
  • the width w 3 in the short direction of the resistor 32 is not particularly limited, and may be approximately the same as the widths w 1 and w 2 in the short direction of the bus bar electrodes 14 a and 15 a and the finger electrodes 14 b and 15 b, These widths w 1 and w 2 may be larger or smaller.
  • FIG. 2 is a cross-sectional view showing the structure of the solar battery cell 70 according to the embodiment, and shows a cross section taken along line AA of FIG.
  • the solar battery cell 70 includes the photoelectric conversion unit 10, the electrode structure 20, and the resistance structure 30.
  • the photoelectric conversion unit 10 includes a semiconductor substrate 11, a first i-type layer 12i, a first conductivity type layer 12n, a second i-type layer 13i, a second conductivity type layer 13p, a first insulating layer 16, and a third i.
  • a mold layer 17i, a third conductivity type layer 17n, and a second insulating layer 18 are provided.
  • the electrode structure 20 constitutes the n-side electrode 14 or the p-side electrode 15.
  • the solar battery cell 70 is a back junction type solar battery cell in which a heterojunction is formed on the back surface 70b side.
  • the semiconductor substrate 11 has a first main surface 11a provided on the light receiving surface 70a side and a second main surface 11b provided on the back surface 70b side.
  • the semiconductor substrate 11 absorbs light incident on the first major surface 11a and generates electrons and holes as carriers.
  • the semiconductor substrate 11 is made of a crystalline semiconductor material having n-type or p-type conductivity. Specific examples of the crystalline semiconductor substrate include a crystalline silicon (Si) wafer such as a single crystal silicon wafer and a polycrystalline silicon wafer.
  • the semiconductor substrate 11 is an n-type single crystal silicon wafer.
  • a solar battery cell can be formed of a semiconductor substrate other than a crystalline semiconductor substrate as a semiconductor substrate.
  • a compound semiconductor wafer made of gallium arsenide (GaAs) or indium phosphorus (InP) may be used.
  • the light receiving surface 70a means a main surface on which light (sunlight) is mainly incident in the solar battery cell 70. Specifically, most of the light incident on the solar battery cell 70 is incident.
  • the back surface 70b means the other main surface facing the light receiving surface 70a.
  • a third i-type layer 17i composed of a substantially intrinsic amorphous semiconductor (hereinafter, the intrinsic semiconductor is also referred to as “i-type layer”) is provided on the first main surface 11a.
  • the third i-type layer 17i is formed of i-type amorphous silicon (amorphous silicon) containing hydrogen (H).
  • the third i-type layer 17i has a thickness that does not substantially contribute to power generation.
  • the third i-type layer 17i has a thickness of about 2 nm to 25 nm.
  • a substantially intrinsic amorphous semiconductor includes a semiconductor material obtained by forming a film without actively using an element that becomes a p-type or n-type impurity.
  • the third conductivity type layer 17n is provided on the third i type layer 17i.
  • the third conductivity type layer 17n is composed of an amorphous semiconductor to which an n-type dopant having the same conductivity type as that of the semiconductor substrate 11 is added.
  • the third conductivity type layer 17n in the present embodiment is made of n-type amorphous silicon containing hydrogen and has a thickness of about 2 nm to 50 nm, for example.
  • a second insulating layer 18 that functions as an antireflection film and a protective film is provided on the third conductivity type layer 17n.
  • the second insulating layer 18 is formed of, for example, silicon oxide (SiO 2 ), silicon nitride (SiN), silicon oxynitride (SiON), or the like.
  • the thickness of the second insulating layer 18 is appropriately set according to the antireflection characteristic as an antireflection film, and is, for example, about 80 nm to 1100 nm.
  • the laminated structure of the third i-type layer 17i, the third conductivity type layer 17n, and the second insulating layer 18 functions as a passivation layer for the first main surface 11a.
  • the first stacked body 12 and the second stacked body 13 are formed on the second main surface 11b.
  • the first stacked body 12 and the second stacked body 13 are each formed in a comb-like shape so as to correspond to the n-side electrode 14 and the p-side electrode 15, and are formed so as to be inserted into each other. Therefore, the first regions W1 where the first stacked bodies 12 are provided and the second regions W2 where the second stacked bodies 13 are provided are alternately arranged in the x direction on the second main surface 11b. Moreover, the 1st laminated body 12 and the 2nd laminated body 13 which adjoin the x direction are provided in contact. Therefore, in the present embodiment, substantially the entire second main surface 11b is covered with the first stacked body 12 and the second stacked body 13.
  • the first stacked body 12 includes a first i-type layer 12i formed on the second main surface 11b and a first conductivity type layer 12n formed on the first i-type layer 12i. . Similar to the third i-type layer 17i, the first i-type layer 12i is made of i-type amorphous silicon containing hydrogen. The first i-type layer 12i has a thickness of about 2 nm to 25 nm, for example.
  • the first conductivity type layer 12n is composed of an amorphous semiconductor to which an n-type dopant having the same conductivity type as that of the semiconductor substrate 11 is added. That is, the first conductivity type layer 12n is an n-type semiconductor layer.
  • the first conductivity type layer 12n in the present embodiment is made of n-type amorphous silicon containing hydrogen.
  • the first conductivity type layer 12n has a thickness of about 2 nm to 50 nm, for example.
  • the first insulating layer 16 is formed on the first stacked body 12.
  • the first insulating layer 16 is not provided in the third region W3 corresponding to the central portion in the x direction in the first region W1, but is provided in the fourth region W4 corresponding to both ends of the third region W3.
  • the width of the fourth region W4 where the first insulating layer 16 is formed is about 1/3 of the width of the first region W1, for example.
  • the third region W3 in which the first insulating layer 16 is not provided is, for example, about 1/3 of the width of the first region W1.
  • the first insulating layer 16 is made of, for example, silicon oxide, silicon nitride, silicon oxynitride, or the like.
  • the first insulating layer 16 is preferably formed of silicon nitride, and preferably contains hydrogen.
  • the second stacked body 13 is formed on the second main surface 11b on the end of the second region W2 where the first stacked body 12 is not provided and the fourth region W4 where the first insulating layer 16 is provided. . Therefore, both end portions of the second stacked body 13 are provided so as to overlap with the first stacked body 12 in the height direction (z direction).
  • the second stacked body 13 includes a second i-type layer 13i formed on the second main surface 11b and a second conductivity type layer 13p formed on the second i-type layer 13i.
  • the second i-type layer 13i is made of i-type amorphous silicon containing hydrogen, and has a thickness of about 2 nm to 25 nm, for example.
  • the second conductivity type layer 13p is composed of an amorphous semiconductor to which a p-type dopant having a conductivity type different from that of the semiconductor substrate 11 is added. That is, the second conductivity type layer 13p is a p-type semiconductor layer.
  • the second conductivity type layer 13p in the present embodiment is made of p-type amorphous silicon containing hydrogen.
  • the second conductivity type layer 13p has a thickness of about 2 nm to 50 nm, for example.
  • the first stacked body 12 and the second stacked body 13 made of amorphous silicon function as a passivation layer for the second main surface 11b. Therefore, the first i-type layer 12i, the first conductivity type layer 12n, the second i-type layer 13i, and the second conductivity type layer 13p constituting the first laminate 12 and the second laminate 13 are “passivation layers”. It can be said. In the modification, amorphous silicon oxide, silicon nitride, silicon oxynitride, silicon carbide (SiC), or the like may be used as such a “passivation layer”.
  • n-side electrode 14 that collects electrons is formed on the first conductivity type layer 12n.
  • a p-side electrode 15 that collects holes is formed on the second conductivity type layer 13p.
  • a groove 40 is formed between the n-side electrode 14 and the p-side electrode 15, and both electrodes are electrically insulated.
  • the n-side electrode 14 and the p-side electrode 15 are configured by an electrode structure 20.
  • the electrode structure 20 includes a transparent electrode layer 22 and a metal electrode layer 23.
  • the transparent electrode layer 22 is made of, for example, tin oxide (SnO 2 ), zinc oxide (ZnO), indium tin oxide (ITO), tin (Sn), antimony (Sb), fluorine (F), aluminum (Al), or the like.
  • the transparent conductive oxide (TCO) doped with is formed.
  • the transparent electrode layer 22 is formed of indium tin oxide.
  • the thickness of the transparent electrode layer 22 can be about 50 nm to 100 nm, for example.
  • the metal electrode layer 23 is formed on the transparent electrode layer 22.
  • the metal electrode layer 23 is a conductive material containing a metal such as copper (Cu), tin (Sn), gold (Au), silver (Ag), nickel (Ni), titanium (Ti), or the like.
  • the metal electrode layer 23 in the present embodiment is composed of three layers of a first metal layer 23a, a second metal layer 23b, and a third metal layer 23c.
  • the first metal layer 23a and the second metal layer 23b are made of, for example, copper, and the third metal layer 23c is made of tin.
  • the first metal layer 23a, the second metal layer 23b, and the third metal layer 23c have thicknesses of about 50 nm to 1100 nm, about 11 ⁇ m to 50 ⁇ m, and about 1 ⁇ m to 5 ⁇ m, respectively.
  • the formation method of the first metal layer 23a, the second metal layer 23b, and the third metal layer 23c is not particularly limited.
  • a thin film formation method such as sputtering, vapor deposition, chemical vapor deposition (CVD), or a plating method.
  • CVD chemical vapor deposition
  • a plating method can be formed.
  • the first metal layer 23a is formed by a thin film forming method
  • the second metal layer 23b and the third metal layer 23c are formed by a plating method.
  • the resistor 32 is provided on the n-side electrode 14 and the p-side electrode 15 so as to be in direct contact with the n-side electrode 14 and the p-side electrode 15.
  • the resistor 32 has a rectangular shape in which the width in the x direction that is the longitudinal direction of the bus bar electrodes 14a and 15a is larger than the width in the y direction that is the longitudinal direction of the finger electrodes 14b and 15b in the xy plane.
  • the resistor 32 electrically connects the adjacent n-side electrode 14 and the p-side electrode 15, and a current bypass path is formed between the n-side electrode 14 and the p-side electrode 15 via the resistor 32.
  • the resistor 32 is attached on the n-side electrode 14 and the p-side electrode 15 with, for example, a conductive or non-conductive adhesive (not shown).
  • a conductive or non-conductive adhesive (not shown).
  • the resistor 32 may not be in direct contact with the n-side electrode 14 and the p-side electrode 15, and the resistor 32 and the n-side electrode 14 or the p-side electrode 15 A conductive adhesive may be provided between the two.
  • FIG. 3 is a graph schematically showing the current-voltage characteristics of the resistor 32.
  • the resistor 32 has non-ohmic resistance characteristics, and the amount of current flowing with respect to the applied voltage changes nonlinearly.
  • the resistor 32 may have a rectifying property like a diode, and may be configured such that a current flows when a voltage equal to or higher than a predetermined threshold voltage (breakdown voltage) is applied.
  • the breakdown voltage between the n-side electrode 14 and the p-side electrode 15 of the resistor 32 is preferably larger than the open circuit voltage of the solar battery cell 70, for example, 2 times or more or 3 times the open circuit voltage of the solar battery cell 70. It may be the above.
  • the breakdown voltage between the n-side electrode 14 and the p-side electrode 15 of the resistor 32 is obtained by measuring the current-voltage characteristics of the resistor 32 between the n-side electrode 14 and the p-side electrode 15. It is done.
  • FIG. 4 is a diagram schematically showing the structure of the resistor 32.
  • the resistor 32 includes particles 34 and a base material 36.
  • the base material 36 is comprised with an insulating material, for example, is resin materials, such as an epoxy resin, an acrylic resin, and a urethane resin.
  • a large number of particles 34 are arranged inside the substrate 36, and are arranged closely so that adjacent particles in the substrate 36 are in contact with each other.
  • the particles 34 it is possible to use at least one of semiconductor particles, semiconductor particles having a surface oxide film, and metal particles having a surface oxide film, and a portion where adjacent particles 34 contact each other serves as a grain boundary. it can.
  • the resistor 32 does not necessarily include the insulating base material 36.
  • the resistor 32 may be configured only by a connection body of a plurality of particles 34 such as a sintered ceramic.
  • an oxide semiconductor such as zinc oxide (ZnO), indium oxide (In 2 O 3 ), tin dioxide (SnO 2 ), titanium dioxide (TiO 2 ), or the like can be used.
  • ZnO zinc oxide
  • In 2 O 3 indium oxide
  • SnO 2 tin dioxide
  • TiO 2 titanium dioxide
  • the particles 34 are not limited to those in which the entire particle is composed of a single crystal, but may be composed of a large number of microcrystals or crystal grains.
  • the semiconductor particles having a surface oxide film for example, a semiconductor material such as silicon (Si), germanium (Ge), gallium arsenide (GaAs), gallium nitride (GaN), or the like can be used. These semiconductor materials may be doped with an impurity serving as a donor or an acceptor.
  • a metal material such as copper (Cu), silver (Ag), tin (Sn), nickel (Ni), or the like can be used.
  • the material of the metal particles is not limited to these, and an alloy containing two or more kinds of metal elements may be used.
  • the current-voltage characteristics of the resistor 32 can be adjusted by changing the width w 3 or thickness t of the resistor 32 in the short direction, or changing parameters relating to the material and particle size of the particles 34.
  • the parameter relating to the particle diameter is a value relating to the average diameter of the particles 34 and the variation in the particle diameter.
  • the manufacturing method of the photovoltaic cell 70 is demonstrated.
  • the photoelectric conversion part 10 in which the electrode structure 20 is formed is prepared.
  • the resistor 32 is disposed on the n-side electrode 14 and the p-side electrode 15 of the photoelectric conversion unit 10.
  • the resistor 32 can be formed by adhering a tape-shaped resistor material on the n-side electrode 14 and the p-side electrode 15 with an insulating or conductive adhesive.
  • the resistor 32 may be formed by applying a resin paste including the base material 36, the particles 34, and a solvent on the n-side electrode 14 and the p-side electrode 15 and curing the resin paste. Thereby, the photovoltaic cell 70 shown in FIG. 1 and FIG. 2 is completed.
  • a reverse bias voltage is applied to all or part of the solar battery cell 70.
  • the current path can be bypassed by the non-ohmic resistor 32.
  • fever-generates by application of a reverse bias voltage can be suppressed.
  • the resistor 32 is provided outside the photoelectric conversion unit 10, the process after the photoelectric conversion unit 10 and the electrode structure 20 are completed without changing the structure of the photoelectric conversion unit 10.
  • the resistor 32 can be easily added. Therefore, compared with the case where a pn junction or the like for the bypass path is formed in the photoelectric conversion unit 10, labor and cost for providing the bypass path can be reduced.
  • a bypass path is provided in each individual solar battery cell 70, it is possible to suppress a decrease in output of the solar battery module when a hot spot phenomenon occurs.
  • a bypass diode or the like is separately provided, the increase in the number of bypass diodes may suppress the decrease in the output of the solar cell module due to the hot spot phenomenon. Absent.
  • a bypass diode is provided in the solar cell module, it is necessary to increase the number of connection wirings in accordance with the number of bypass diodes, which contributes to a complicated module structure. According to the present embodiment, it is possible to suppress a decrease in module output due to the hot spot phenomenon without complicating the arrangement of the bypass diode and the connection wiring for the bypass diode in the module. Can be reduced.
  • the solar battery cell (70) of an aspect is: A semiconductor substrate (11), an n-type semiconductor layer (first conductivity type layer 12n) provided in a first region (W1) on the main surface (second main surface 11b) of the semiconductor substrate 11, and the semiconductor substrate (11) And a p-type semiconductor layer (second conductivity type layer 13p) provided in a second region (W2) different from the first region (W1) on the main surface (second main surface 11b) of the photoelectric conversion unit (10 )When, an n-side electrode (14) provided on the n-type semiconductor layer (first conductivity type layer 12n); a p-side electrode (15) provided on the p-type semiconductor layer (second conductivity type layer 13p); A non-ohmic resistor (32) provided outside the photoelectric conversion unit (10) and connected between the n-side electrode (14) and the p-side electrode (15).
  • the resistor (32) may be provided on the n-side electrode (14) and the p-side electrode (15).
  • the resistor (32) may include at least one of semiconductor particles having a grain boundary, semiconductor particles having a surface oxide film, and metal particles having a surface oxide film.
  • the breakdown voltage between the n-side electrode (14) and the p-side electrode (15) of the resistor (32) may be larger than the open circuit voltage of the solar battery cell (70).
  • FIG. 5 is a plan view showing a structure of a solar battery cell 170 according to a modification.
  • FIG. 6 is a cross-sectional view showing the structure of the solar battery cell 170 of FIG.
  • This modification is different from the above-described embodiment in that the resistor 132 is provided along the groove 40 that separates the n-side electrode 14 and the p-side electrode 15.
  • the difference from the above-described embodiment will be mainly described.
  • the solar battery cell 170 includes the photoelectric conversion unit 10, the electrode structure 20, and the resistance structure 130.
  • the photoelectric conversion unit 10 and the electrode structure 20 are the same as those in the above-described embodiment.
  • the resistance structure 130 includes a plurality of resistors 132.
  • the plurality of resistors 132 are provided in the groove 40 that separates the n-side electrode 14 and the p-side electrode 15.
  • a resistor 132 is provided in a groove that separates the finger electrodes 14 b and 15 b of the n-side electrode 14 and the p-side electrode 15.
  • the resistor 132 has a rectangular shape in which the width in the y direction that is the longitudinal direction of the finger electrodes 14b and 15b is larger than the width in the x direction that is the longitudinal direction of the bus bar electrodes 14a and 15a in the xy plane. It extends in the y direction along 14b and 15b.
  • the resistor 132 may be provided not only between the finger electrodes 14b and 15b but also in a groove separating the bus bar electrodes 14a and 15a and the finger electrodes 14b and 15b.
  • a resistor 132 may be provided in a groove separating the bus bar electrode 14a of the n-side electrode 14 and the finger electrode 15b of the p-side electrode 15, or the bus bar electrode 15a of the p-side electrode 15 and the n-side electrode 14 may be provided.
  • the resistor 132 may be provided in a groove separating the finger electrodes 14b.
  • the resistor 132 is provided so as to fill the entire groove 40 separating the n-side electrode 14 and the p-side electrode 15.
  • the groove 40 separating the n-side electrode 14 and the p-side electrode 15 may be partially filled.
  • the resistor 132 provided in the groove 40 is provided so as to contact both the n-side electrode 14 and the p-side electrode 15.
  • the resistor 132 may be provided so as to contact only the transparent electrode layer 22 of the n-side electrode 14 and the p-side electrode 15 or may be provided so as to contact only the metal electrode layer 23. However, it may be provided so as to be in contact with both the transparent electrode layer 22 and the metal electrode layer 23.
  • the resistor 132 has the base material 36 of an insulating material and the particle
  • the resistor 132 can be formed, for example, by applying a resin paste containing the base material 36, the particles 34, and a solvent to the groove 40 between the n-side electrode 14 and the p-side electrode 15 and curing the resin paste. .
  • the resistor (132) may be provided in the groove (40) separating the n-side electrode (14) and the p-side electrode (15).
  • FIG. 7 is a plan view schematically showing the structure of a solar battery cell 270 according to another modification.
  • the resistor 232 may be provided so as to extend in the x direction and the y direction over the entire back surface 270 b of the solar battery cell 270.
  • FIG. 8 is a plan view schematically showing the structure of a solar battery cell 370 according to still another modification.
  • the resistance structure 330 according to this modification includes a plurality of resistors 332 arranged in a two-dimensional array in the x direction and the y direction.
  • Each resistor 332 is arranged at an interval in the y direction in which the finger electrodes 14b and 15b extend, and is also arranged at an interval in the x direction orthogonal to the finger electrodes 14b and 15b.
  • Each resistor 332 is not continuously provided in the x direction over the entire back surface 370b of the solar battery cell 370, and several adjacent (two, three, four, five, etc.) finger electrodes 14b, 15b are provided. Provided only to connect.
  • a non-ohmic resistance structure may be realized by using a material that forms a Schottky junction with the metal electrode layer 23 of the electrode structure 20.
  • a conductive oxide such as zinc oxide
  • a conductive polymer material such as polyethylenedioxythiophene-polystyrene sulfonic acid (PEDOT-PSS) or a conductive organic substance is used.
  • PEDOT-PSS polyethylenedioxythiophene-polystyrene sulfonic acid
  • a non-ohmic resistance structure is realized by the metal electrode layer 23 of the n-side electrode 14 and the p-side electrode 15 and the Schottky bonding material in contact with the metal electrode layer 23.
  • At least one of the n-side electrode (14) and the p-side electrode (15) includes a metal (metal electrode layer 23),
  • the resistor (32) may include a material that forms a Schottky junction with the metal (metal electrode layer 23).
  • the present invention has been described with reference to the above-described embodiment.
  • the present invention is not limited to the above-described embodiment, and appropriate combinations or replacements of the configurations of the embodiment and the modification examples are made. Those are also included in the present invention.
  • a solar battery cell that can suppress the occurrence of a hot spot phenomenon can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

太陽電池セル７０は、半導体基板１１と、半導体基板１１の主面（第２主面１１ｂ）上の第１領域Ｗ１に設けられるｎ型半導体層（第１導電型層１２ｎ）と、半導体基板１１の主面（第２主面１１ｂ）上の第１領域Ｗ１と異なる第２領域Ｗ２に設けられるｐ型半導体層（第２導電型層１３ｐ）と、ｎ型半導体層（第１導電型層１２ｎ）上に設けられるｎ側電極１４と、ｐ型半導体層（第２導電型層１３ｐ）上に設けられるｐ側電極１５と、ｎ側電極１４とｐ側電極１５の間に接続される非オーミック性の抵抗構造３０と、を備える。

Description

太陽電池セル
　本発明は、太陽電池セルに関する。
　太陽電池セルは、複数のセルを接続することによりモジュール化される。同一モジュール内の一部の太陽電池セルが陰に入って太陽光が当たらなくなると、陰に入る太陽電池セルに逆方向電圧が印加されて発熱するホットスポット現象が生じることが知られている（例えば、特許文献１参照）。
特開２０１５－６５２１９号公報
　ホットスポット現象の発生を抑制できるセル構造であることが好ましい。
　本発明はこうした状況に鑑みてなされたものであり、その目的は、ホットスポット現象の発生を抑制できる太陽電池セルを提供することにある。
　本発明のある態様の太陽電池セルは、半導体基板と、半導体基板の主面上の第１領域に設けられるｎ型半導体層と、半導体基板の主面上の第１領域と異なる第２領域に設けられるｐ型半導体層と、を含む光電変換部と、ｎ型半導体層上に設けられるｎ側電極と、ｐ型半導体層上に設けられるｐ側電極と、光電変換部の外部に設けられ、ｎ側電極とｐ側電極の間に接続される非オーミック性の抵抗体と、を備える。
　本発明の別の態様もまた太陽電池セルである。この太陽電池セルは、半導体基板と、半導体基板の主面上の第１領域に設けられるｎ型半導体層と、半導体基板の主面上の第１領域と異なる第２領域に設けられるｐ型半導体層と、ｎ型半導体層上に設けられるｎ側電極と、ｐ型半導体層上に設けられるｐ側電極と、ｎ側電極とｐ側電極の間に接続される非オーミック性の抵抗構造と、を備える。
　本発明によれば、ホットスポット現象の発生を抑制できる太陽電池セルを提供できる。
実施の形態に係る太陽電池セルの構造を示す平面図である。 図１の太陽電池セルの構造を示す断面図である。 抵抗体の電流－電圧特性を模式的に示すグラフである。 抵抗体の構造を模式的に示す図である。 変形例に係る太陽電池セルの構造を示す平面図である。 図５の太陽電池セルの構造を示す断面図である。 別の変形例に係る太陽電池セルの構造を示す平面図である。 さらに別の変形例に係る太陽電池セルの構造を示す平面図である。
　本発明を具体的に説明する前に、概要を述べる。実施の形態は、太陽電池セルである。この太陽電池セルは、半導体基板の主面上の第１領域にｎ型半導体層が設けられ、半導体基板の主面上の第１領域と異なる第２領域にｐ型半導体層が設けられる光電変換部と、ｎ型半導体層上に設けられるｎ側電極と、ｐ型半導体層上に設けられるｐ側電極と、光電変換部の外部に設けられ、ｎ側電極とｐ側電極の間に接続される非オーミック性の抵抗体と、を備える。本実施の形態によれば、ｎ側電極とｐ側電極の間に非オーミック性の抵抗体を設けることで、太陽電池セルの全体または一部に逆バイアス電圧が印加されたときに非オーミック性の抵抗体に電流経路をバイパスさせることができる。これにより、逆バイアス電圧の印加によりセルの全体または一部が発熱するホットスポット現象の発生を抑制できる。
　以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。
　図１は、実施の形態に係る太陽電池セル７０を示す平面図であり、太陽電池セル７０の裏面７０ｂの構造を示す。太陽電池セル７０は、光電変換部１０と、ｎ側電極１４と、ｐ側電極１５と、抵抗構造３０と、を備える。
　光電変換部１０は、半導体基板と、半導体基板の第１領域に形成されるｎ型半導体層と、半導体基板の第１領域とは異なる第２領域に形成されるｐ型半導体層とを含む。光電変換部１０の詳細は、図２を参照しながら別途後述する。ｎ側電極１４は、ｎ型半導体層が設けられる領域に形成され、ｐ側電極１５は、ｐ型半導体層が設けられる領域に形成される。
　ｎ側電極１４は、ｘ方向に延びるバスバー電極１４ａと、ｙ方向に延びる複数のフィンガー電極１４ｂとを含む櫛歯状に形成される。同様に、ｐ側電極１５は、ｘ方向に延びるバスバー電極１５ａと、ｙ方向に延びる複数のフィンガー電極１５ｂとを含む櫛歯状に形成される。ｎ側電極１４およびｐ側電極１５は、それぞれの櫛歯が噛み合って互いに間挿し合うように形成される。ｎ側電極１４及びｐ側電極１５のそれぞれは、複数のフィンガーのみにより構成され、バスバーを有さないバスバーレス型の電極であってもよい。
　抵抗構造３０は、ｎ側電極１４およびｐ側電極１５の上に設けられ、ｎ側電極１４とｐ側電極１５の間を電気的に接続する。抵抗構造３０は、複数の抵抗体３２を有する。複数の抵抗体３２は、フィンガー電極１４ｂ，１５ｂの表面上に設けられ、フィンガー電極１４ｂ，１５ｂと直交するｘ方向に延びる。複数の抵抗体３２は、フィンガー電極１４ｂ，１５ｂの表面上と、フィンガー電極１４ｂ，１５ｂの間の溝の上とを跨ぐように設けられる。複数の抵抗体３２は、図示されるように、ｙ方向に間隔を空けて設けられる。
　複数の抵抗体３２は、太陽電池セル７０の裏面７０ｂの全体にわたって形成されることが好ましく、太陽電池セル７０の一端に位置するフィンガー電極１４ｂ，１５ｂから他端に位置するフィンガー電極１４ｂ，１５ｂまでｘ方向に延びることが好ましい。同様に、抵抗体３２は、太陽電池セル７０の一端に位置するバスバー電極１４ａから他端に位置するバスバー電極１５ａまでｙ方向に等間隔で配置されることが好ましい。抵抗体３２の短手方向の幅ｗ３は、特に限定されず、バスバー電極１４ａ，１５ａやフィンガー電極１４ｂ，１５ｂの短手方向の幅ｗ１，ｗ２と同程度であってもよいし、これらの幅ｗ１，ｗ２よりも大きくてもよいし、小さくてもよい。
　図２は、実施の形態に係る太陽電池セル７０の構造を示す断面図であり、図１のＡ－Ａ線断面を示す。太陽電池セル７０は、光電変換部１０と、電極構造２０と、抵抗構造３０とを備える。光電変換部１０は、半導体基板１１、第１のｉ型層１２ｉ、第１導電型層１２ｎ、第２のｉ型層１３ｉ、第２導電型層１３ｐ、第１絶縁層１６、第３のｉ型層１７ｉ、第３導電型層１７ｎ、第２絶縁層１８を備える。電極構造２０は、ｎ側電極１４またはｐ側電極１５を構成する。太陽電池セル７０は、裏面７０ｂ側にヘテロ接合が形成される裏面接合型の太陽電池セルである。
　半導体基板１１は、受光面７０ａ側に設けられる第１主面１１ａと、裏面７０ｂ側に設けられる第２主面１１ｂを有する。半導体基板１１は、第１主面１１ａに入射される光を吸収し、キャリアとして電子および正孔を生成する。半導体基板１１は、ｎ型またはｐ型の導電型を有する結晶性の半導体材料により構成される。結晶性半導体基板の具体例としては、例えば、単結晶シリコンウェハ、多結晶シリコンウェハなどの結晶シリコン（Ｓｉ）ウェハが挙げられる。
　本実施の形態では、半導体基板１１がｎ型の単結晶シリコンウェハである場合を示す。なお、太陽電池セルは、半導体基板として結晶性半導体基板以外の半導体基板により構成することができる。例えば、ガリウム砒素（ＧａＡｓ）やインジウム燐（ＩｎＰ）などからなる化合物半導体ウェハを用いてもよい。
　ここで、受光面７０ａは、太陽電池セル７０において主に光（太陽光）が入射される主面を意味し、具体的には、太陽電池セル７０に入射される光の大部分が入射される面を意味する。一方、裏面７０ｂは、受光面７０ａに対向する他方の主面を意味する。
　第１主面１１ａの上には、実質的に真性な非晶質半導体（以下、真性な半導体を「ｉ型層」ともいう）で構成される第３のｉ型層１７ｉが設けられる。第３のｉ型層１７ｉは、水素（Ｈ）を含むｉ型の非晶質シリコン（アモルファスシリコン）により形成される。第３のｉ型層１７ｉは、発電に実質的に寄与しない程度の厚さを有し、例えば、２ｎｍ～２５ｎｍ程度の厚さを有する。実質的に真性な非晶質半導体とは、ｐ型またはｎ型の不純物となる元素を積極的に用いることなく成膜して得られた半導体材料を含み、例えば、化学気相成長法（ＣＶＤ）によって形成する際に、ジボラン（Ｂ２Ｈ６）やホスフィン（ＰＨ３）などのドーパントガスを供給せずに、水素（Ｈ２）で希釈したシラン（ＳｉＨ４）を供給して得られた非晶質シリコンを含む。
　第３のｉ型層１７ｉの上には、第３導電型層１７ｎが設けられる。第３導電型層１７ｎは、半導体基板１１と同じ導電型を有するｎ型のドーパントが添加された非晶質半導体で構成される。本実施の形態における第３導電型層１７ｎは、水素を含むｎ型非晶質シリコンで構成され、例えば、２ｎｍ～５０ｎｍ程度の厚さを有する。
　第３導電型層１７ｎの上には、反射防止膜および保護膜としての機能を有する第２絶縁層１８が設けられる。第２絶縁層１８は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）などにより形成される。第２絶縁層１８の厚さは、反射防止膜としての反射防止特性などに応じて適宜設定され、例えば、８０ｎｍ～１１００ｎｍ程度とされる。
　なお、第３のｉ型層１７ｉ、第３導電型層１７ｎ、第２絶縁層１８の積層構造は、第１主面１１ａのパッシベーション層として機能する。
　第２主面１１ｂの上には、第１積層体１２と第２積層体１３が形成される。第１積層体１２および第２積層体１３はそれぞれ、ｎ側電極１４およびｐ側電極１５に対応するように櫛歯状に形成され、互いに間挿し合うように形成される。このため、第１積層体１２が設けられる第１領域Ｗ１と、第２積層体１３が設けられる第２領域Ｗ２は、第２主面１１ｂ上において、ｘ方向に交互に配列される。また、ｘ方向に隣接する第１積層体１２と第２積層体１３は接触して設けられる。したがって、本実施の形態では、第１積層体１２および第２積層体１３によって、第２主面１１ｂの実質的に全体が被覆される。
　第１積層体１２は、第２主面１１ｂの上に形成される第１のｉ型層１２ｉと、第１のｉ型層１２ｉの上に形成される第１導電型層１２ｎにより構成される。第１のｉ型層１２ｉは、上記の第３のｉ型層１７ｉと同様に、水素を含むｉ型の非晶質シリコンで構成される。第１のｉ型層１２ｉは、例えば、２ｎｍ～２５ｎｍ程度の厚さを有する。
　第１導電型層１２ｎは、半導体基板１１と同じ導電型であるｎ型のドーパントが添加された非晶質半導体で構成される。つまり、第１導電型層１２ｎは、ｎ型半導体層である。本実施の形態における第１導電型層１２ｎは、水素を含むｎ型非晶質シリコンで構成される。第１導電型層１２ｎは、例えば、２ｎｍ～５０ｎｍ程度の厚さを有する。
　第１積層体１２の上には、第１絶縁層１６が形成される。第１絶縁層１６は、第１領域Ｗ１のうちｘ方向の中央部に相当する第３領域Ｗ３には設けられず、第３領域Ｗ３を残した両端に相当する第４領域Ｗ４に設けられる。第１絶縁層１６が形成される第４領域Ｗ４の幅は、例えば、第１領域Ｗ１の幅の約１／３程度である。また、第１絶縁層１６が設けられない第３領域Ｗ３は、例えば、第１領域Ｗ１の幅の約１／３程度である。
　第１絶縁層１６は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコンなどにより形成される。第１絶縁層１６は、窒化シリコンにより形成されることが望ましく、水素を含んでいることが好ましい。
　第２積層体１３は、第２主面１１ｂのうち第１積層体１２が設けられない第２領域Ｗ２と、第１絶縁層１６が設けられる第４領域Ｗ４の端部の上に形成される。このため、第２積層体１３の両端部は、第１積層体１２と高さ方向（ｚ方向）に重なって設けられる。
　第２積層体１３は、第２主面１１ｂの上に形成される第２のｉ型層１３ｉと、第２のｉ型層１３ｉの上に形成される第２導電型層１３ｐにより構成される。第２のｉ型層１３ｉは、水素を含むｉ型の非晶質シリコンで構成され、例えば、２ｎｍ～２５ｎｍ程度の厚さを有する。
　第２導電型層１３ｐは、半導体基板１１とは異なる導電型であるｐ型のドーパントが添加された非晶質半導体で構成される。つまり、第２導電型層１３ｐは、ｐ型半導体層である。本実施の形態における第２導電型層１３ｐは、水素を含むｐ型の非晶質シリコンで構成される。第２導電型層１３ｐは、例えば、２ｎｍ～５０ｎｍ程度の厚さを有する。
　非晶質シリコンで構成される第１積層体１２および第２積層体１３は、第２主面１１ｂのパッシベーション層として機能する。したがって、第１積層体１２および第２積層体１３を構成する第１のｉ型層１２ｉ、第１導電型層１２ｎ、第２のｉ型層１３ｉ、第２導電型層１３ｐは、「パッシベーション層」ということができる。なお、変形例においては、このような「パッシベーション層」として、非晶質構造の酸化シリコン、窒化シリコン、酸窒化シリコン、炭化シリコン（ＳｉＣ）などを用いてもよい。
　第１導電型層１２ｎの上には、電子を収集するｎ側電極１４が形成される。第２導電型層１３ｐの上には、正孔を収集するｐ側電極１５が形成される。ｎ側電極１４とｐ側電極１５の間には溝４０が形成され、両電極は電気的に絶縁される。本実施の形態において、ｎ側電極１４およびｐ側電極１５は、電極構造２０により構成される。電極構造２０は、透明電極層２２および金属電極層２３を含む。
　透明電極層２２は、例えば、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）等に錫（Ｓｎ）、アンチモン（Ｓｂ）、フッ素（Ｆ）、アルミニウム（Ａｌ）等をドープした透明導電性酸化物（ＴＣＯ）により形成される。本実施の形態では、透明電極層２２は、インジウム錫酸化物により形成される。透明電極層２２の厚みは、例えば、５０ｎｍ～１００ｎｍ程度とすることができる。
　金属電極層２３は、透明電極層２２の上に形成される。金属電極層２３は、銅（Ｃｕ）、錫（Ｓｎ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）などの金属を含む導電性の材料である。本実施の形態における金属電極層２３は、第１金属層２３ａ、第２金属層２３ｂ、第３金属層２３ｃの三層により構成される。第１金属層２３ａおよび第２金属層２３ｂは、例えば、銅により形成され、第３金属層２３ｃは、錫により形成される。第１金属層２３ａ、第２金属層２３ｂ、第３金属層２３ｃはそれぞれ、５０ｎｍ～１１００ｎｍ程度、１１μｍ～５０μｍ程度、１μｍ～５μｍ程度の厚さを有する。
　第１金属層２３ａ、第２金属層２３ｂ、第３金属層２３ｃの形成方法は特に限定されず、例えば、スパッタリングや蒸着、化学気相成長（ＣＶＤ）などの薄膜形成方法や、めっき法などにより形成できる。本実施の形態において、第１金属層２３ａは、薄膜形成法により形成され、第２金属層２３ｂおよび第３金属層２３ｃは、めっき法により形成される。
　抵抗体３２は、ｎ側電極１４およびｐ側電極１５の上に設けられ、ｎ側電極１４およびｐ側電極１５に直接接触するように設けられる。抵抗体３２は、ｘｙ平面において、フィンガー電極１４ｂ，１５ｂの長手方向であるｙ方向の幅よりも、バスバー電極１４ａ，１５ａの長手方向であるｘ方向の幅が大きい矩形状を有する。抵抗体３２は、隣接するｎ側電極１４とｐ側電極１５の間を電気的に接続し、ｎ側電極１４とｐ側電極１５の間に抵抗体３２を介した電流のバイパス経路が形成されるようにする。抵抗体３２は、例えば、導電性または非導電性の接着剤（不図示）によりｎ側電極１４およびｐ側電極１５の上に取り付けられる。抵抗体３２が導電性接着剤により固定される場合、抵抗体３２がｎ側電極１４およびｐ側電極１５に直接接触しなくてもよく、抵抗体３２とｎ側電極１４またはｐ側電極１５との間に導電性接着剤が設けられてもよい。
　図３は、抵抗体３２の電流－電圧特性を模式的に示すグラフである。抵抗体３２は、非オーミック性の抵抗特性を有し、印加電圧に対して流れる電流量が非線形に変化する。抵抗体３２は、ダイオードのような整流性を有してもよく、所定の閾値電圧（降伏電圧）以上の電圧が印加された場合に電流が流れるように構成されてもよい。抵抗体３２のｎ側電極１４とｐ側電極１５の間での降伏電圧は、太陽電池セル７０の開放電圧より大きいことが好ましく、例えば、太陽電池セル７０の開放電圧の２倍以上または３倍以上であってもよい。ここで、抵抗体３２のｎ側電極１４とｐ側電極１５の間での降伏電圧は、ｎ側電極１４とｐ側電極１５の間で抵抗体３２の電流－電圧特性を計測することにより得られる。
　図４は、抵抗体３２の構造を模式的に示す図である。抵抗体３２は、粒子３４と、基材３６とを有する。基材３６は、絶縁性の材料で構成され、例えば、エポキシ樹脂やアクリル樹脂、ウレタン樹脂などの樹脂材料である。粒子３４は、基材３６の内部に多数配置され、基材３６の内部で隣接する粒子同士が互いに接触するように密に配置される。粒子３４として、半導体粒子、表面酸化膜を有する半導体粒子および表面酸化膜を有する金属粒子の少なくとも一つであって、隣接する粒子３４同士が互いに接触する部分が粒界となるものを用いることができる。なお、抵抗体３２は、必ずしも絶縁性の基材３６を含む必要はなく、例えば、焼結セラミックなどの複数の粒子３４の接続体のみで抵抗体３２が構成されてもよい。
　粒子３４として、例えば、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、二酸化錫（ＳｎＯ２）、二酸化チタン（ＴｉＯ２）などの酸化物半導体を用いることができる。なお、粒子３４は、粒子全体が単結晶で構成されるものに限られず、粒子全体が多数の微結晶または結晶粒で構成されるものであってもよい。
　表面酸化膜を有する半導体粒子として、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）などの半導体材料を用いることができる。これらの半導体材料にドナーまたはアクセプタとなる不純物がドープされてもよい。また、表面酸化膜を有する金属粒子として、例えば、銅（Ｃｕ）、銀（Ａｇ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属材料を用いることができる。金属粒子の材料はこれらに限られず、二種類以上の金属元素を含む合金を用いてもよい。
　抵抗体３２の電流－電圧特性は、抵抗体３２の短手方向の幅ｗ３や厚さｔを変えたり、粒子３４の材料や粒径に関するパラメータを変えたりすることにより調整することができる。ここで、粒径に関するパラメータとは、粒子３４の平均径や粒径のばらつきに関する値のことである。
　つづいて、太陽電池セル７０の製造方法を説明する。まず、電極構造２０が形成された光電変換部１０を用意する。つづいて、光電変換部１０のｎ側電極１４およびｐ側電極１５の上に抵抗体３２を配置する。抵抗体３２は、テープ状の抵抗体材料をｎ側電極１４およびｐ側電極１５の上に絶縁性または導電性の接着剤で接着することにより形成できる。その他、基材３６、粒子３４および溶剤を含む樹脂ペーストをｎ側電極１４およびｐ側電極１５の上に塗布し、樹脂ペーストを硬化させることで抵抗体３２を形成してもよい。これにより、図１および図２に示す太陽電池セル７０ができあがる。
　本実施の形態によれば、ｎ側電極１４とｐ側電極１５の間を電気的に接続する抵抗体３２を設けることで、太陽電池セル７０の全体または一部に逆バイアス電圧が印加されたとしても非オーミック性の抵抗体３２に電流経路をバイパスさせることができる。これにより、逆バイアス電圧の印加により太陽電池セル７０の全体または一部が発熱するホットスポット現象の発生を抑制できる。
　本実施の形態によれば、光電変換部１０の外部に抵抗体３２が設けられるため、光電変換部１０の構造を変更することなく、光電変換部１０および電極構造２０が完成した後の工程にて抵抗体３２を簡単に追加できる。したがって、光電変換部１０の内部にバイパス経路のためのｐｎ接合等を作り込む場合と比べて、バイパス経路を設けるための手間やコストを削減できる。
　本実施の形態によれば、個別の太陽電池セル７０にバイパス経路が設けられるため、ホットスポット現象が生じる場合の太陽電池モジュールの出力低下を抑制できる。複数の太陽電池セル７０を接続してモジュール化する場合にバイパスダイオードなどを別途設けた場合、バイパスダイオードの数を増やせば増やすほどホットスポット現象に由来する太陽電池モジュールの出力低下を抑制できるかもしれない。しかしながら、太陽電池モジュールにバイパスダイオードを設ける場合、バイパスダイオードの数に応じて接続配線を増やす必要があり、モジュール構造が複雑化する一因となる。本実施の形態によれば、モジュール内のバイパスダイオードおよびバイパスダイオード用の接続配線の配置を複雑化することなく、ホットスポット現象に起因するモジュール出力の低下を抑制できるため、太陽電池モジュールの製造コストを低減できる。
　本実施の形態の一態様は次の通りである。ある態様の太陽電池セル（７０）は、
　半導体基板（１１）と、半導体基板１１の主面（第２主面１１ｂ）上の第１領域（Ｗ１）に設けられるｎ型半導体層（第１導電型層１２ｎ）と、半導体基板（１１）の主面（第２主面１１ｂ）上の第１領域（Ｗ１）と異なる第２領域（Ｗ２）に設けられるｐ型半導体層（第２導電型層１３ｐ）と、を含む光電変換部（１０）と、
　ｎ型半導体層（第１導電型層１２ｎ）上に設けられるｎ側電極（１４）と、
　ｐ型半導体層（第２導電型層１３ｐ）上に設けられるｐ側電極（１５）と、
　光電変換部（１０）の外部に設けられ、ｎ側電極（１４）とｐ側電極（１５）の間に接続される非オーミック性の抵抗体（３２）と、を備える。
　抵抗体（３２）は、ｎ側電極（１４）およびｐ側電極（１５）の上に設けられてもよい。
　抵抗体（３２）は、粒界を有する半導体粒子、表面酸化膜を有する半導体粒子および表面酸化膜を有する金属粒子の少なくとも一つを含んでもよい。
　抵抗体（３２）のｎ側電極（１４）とｐ側電極（１５）の間での降伏電圧は、太陽電池セル（７０）の開放電圧よりも大きくてもよい。
　別の態様の太陽電池セル（７０）は、
　半導体基板（１１）と、
　半導体基板（１１）の主面（第２主面１１ｂ）上の第１領域（Ｗ１）に設けられるｎ型半導体層（第１導電型層１２ｎ）と、
　半導体基板（１１）の主面（第２主面１１ｂ）上の第１領域（Ｗ１）と異なる第２領域（Ｗ２）に設けられるｐ型半導体層（第２導電型層１３ｐ）と、
　ｎ型半導体層（第１導電型層１２ｎ）上に設けられるｎ側電極（１４）と、
　ｐ型半導体層（第２導電型層１３ｐ）上に設けられるｐ側電極（１５）と、
　ｎ側電極（１４）とｐ側電極（１５）の間に接続される非オーミック性の抵抗構造（３０）と、を備える。
　図５は、変形例に係る太陽電池セル１７０の構造を示す平面図である。図６は、図５の太陽電池セル１７０の構造を示す断面図である。本変形例では、ｎ側電極１４とｐ側電極１５の間を分離する溝４０に沿って抵抗体１３２が設けられる点で上述の実施の形態と相違する。以下、上述の実施の形態との相違点を中心に述べる。
　太陽電池セル１７０は、光電変換部１０と、電極構造２０と、抵抗構造１３０とを備える。光電変換部１０および電極構造２０は、上述の実施の形態と同様である。抵抗構造１３０は、複数の抵抗体１３２を有する。複数の抵抗体１３２は、ｎ側電極１４とｐ側電極１５の間を分離する溝４０に設けられる。図示する例では、ｎ側電極１４およびｐ側電極１５のフィンガー電極１４ｂ，１５ｂの間を分離する溝に抵抗体１３２が設けられる。抵抗体１３２は、ｘｙ平面において、バスバー電極１４ａ，１５ａの長手方向であるｘ方向の幅よりも、フィンガー電極１４ｂ，１５ｂの長手方向であるｙ方向の幅が大きい矩形状を有し、フィンガー電極１４ｂ，１５ｂに沿ってｙ方向に延びる。
　抵抗体１３２は、フィンガー電極１４ｂ，１５ｂの間のみならず、バスバー電極１４ａ，１５ａとフィンガー電極１４ｂ，１５ｂの間を分離する溝にも設けられてもよい。例えば、ｎ側電極１４のバスバー電極１４ａとｐ側電極１５のフィンガー電極１５ｂの間を分離する溝に抵抗体１３２が設けられてもよいし、ｐ側電極１５のバスバー電極１５ａとｎ側電極１４のフィンガー電極１４ｂの間を分離する溝に抵抗体１３２が設けられてもよい。
　抵抗体１３２は、図６に示されるように、ｎ側電極１４とｐ側電極１５の間を分離する溝４０の全体を充填するように設けられる。別の変形例では、ｎ側電極１４とｐ側電極１５の間を分離する溝４０を部分的に充填するように設けられてもよい。この場合、少なくとも溝４０の内部に設けられる抵抗体１３２がｎ側電極１４とｐ側電極１５の双方に接触するように設けられることが好ましい。この場合、抵抗体１３２は、ｎ側電極１４およびｐ側電極１５の透明電極層２２のみに接触するように設けられてもよいし、金属電極層２３のみに接触するように設けられてもよいし、透明電極層２２と金属電極層２３の双方に接触するように設けられてもよい。
　抵抗体１３２は、上述の実施の形態に係る抵抗体３２と同様に、絶縁材の基材３６と、非オーミック性の抵抗特性を有する粒子３４とを有する。抵抗体１３２は、例えば、基材３６、粒子３４および溶剤を含む樹脂ペーストをｎ側電極１４とｐ側電極１５の間の溝４０に塗布し、樹脂ペーストを硬化させることにより形成することができる。
　本変形例においても、上述の実施の形態と同様の効果を奏することができる。
　ある態様の太陽電池セル（１７０）において、抵抗体（１３２）は、ｎ側電極（１４）とｐ側電極（１５）の間を分離する溝（４０）に設けられてもよい。
　図７は、別の変形例に係る太陽電池セル２７０の構造を模式的に示す平面図である。上述の実施の形態および変形例では、複数の抵抗体をｘ方向またはｙ方向に細長く延在させる場合について示した。さらなる変形例では、図７に示すように、太陽電池セル２７０の裏面２７０ｂの全体にわたって抵抗体２３２がｘ方向とｙ方向の広がりを有するように設けられてもよい。
　図８は、さらに別の変形例に係る太陽電池セル３７０の構造を模式的に示す平面図である。本変形例に係る抵抗構造３３０は、二次元アレイ状にｘ方向およびｙ方向に並んで配置される複数の抵抗体３３２を有する。各抵抗体３３２は、フィンガー電極１４ｂ，１５ｂが延びるｙ方向に間隔を空けて配置されるとともに、フィンガー電極１４ｂ，１５ｂと直交するｘ方向にも間隔を空けて配置される。各抵抗体３３２は、太陽電池セル３７０の裏面３７０ｂの全体にわたってｘ方向に連続的に設けられず、隣接する数本（二本、三本、四本、五本など）のフィンガー電極１４ｂ，１５ｂのみを接続するように設けられる。
　上述の実施の形態および変形例では、非オーミック性の粒子を用いて抵抗構造を構成する場合について示した。さらなる変形例では、電極構造２０の金属電極層２３に対してショットキー接合する材料を用いることにより非オーミック性の抵抗構造を実現してもよい。金属電極層２３に対してショットキー障壁を形成する材料として、酸化亜鉛などの導電性酸化物、ポリエチレンジオキシチオフェン－ポリスチレンスルホン酸（ＰＥＤＯＴ－ＰＳＳ）などの導電性高分子材料ないし導電性有機物を用いることができる。この場合、ｎ側電極１４およびｐ側電極１５の金属電極層２３と、金属電極層２３と接触するショットキー接合性材料とにより非オーミック性の抵抗構造が実現される。
　ある態様の太陽電池セル（７０）において、
　ｎ側電極（１４）およびｐ側電極（１５）の少なくとも一方は金属（金属電極層２３）を含み、
　抵抗体（３２）は、金属（金属電極層２３）とショットキー接合する材料を含んでもよい。
　以上、本発明を上述の実施の形態を参照して説明したが、本発明は上述の実施の形態に限定されるものではなく、実施の形態および変形例の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。
　Ｗ１…第１領域、Ｗ２…第２領域、１０…光電変換部、１１…半導体基板、１４…ｎ側電極、１５…ｐ側電極、３０，１３０，３３０…抵抗構造、３２，１３２，２３２，３３２,…抵抗体、３４…粒子、４０…溝、７０，１７０，２７０，３７０…太陽電池セル。
　本発明によれば、ホットスポット現象の発生を抑制できる太陽電池セルを提供できる。

Claims (7)

  1. 　半導体基板と、前記半導体基板の主面上の第１領域に設けられるｎ型半導体層と、前記半導体基板の前記主面上の前記第１領域と異なる第２領域に設けられるｐ型半導体層と、を含む光電変換部と、
    　前記ｎ型半導体層上に設けられるｎ側電極と、
    　前記ｐ型半導体層上に設けられるｐ側電極と、
    　前記光電変換部の外部に設けられ、前記ｎ側電極と前記ｐ側電極の間に接続される非オーミック性の抵抗体と、を備える太陽電池セル。
  2. 　前記抵抗体は、前記ｎ側電極および前記ｐ側電極の上に設けられる請求項１に記載の太陽電池セル。
  3. 　前記抵抗体は、前記ｎ側電極と前記ｐ側電極の間を分離する溝に設けられる請求項１または２に記載の太陽電池セル。
  4. 　前記抵抗体の前記ｎ側電極と前記ｐ側電極の間での降伏電圧は、前記太陽電池セルの開放電圧よりも大きい請求項１から３のいずれか一項に記載の太陽電池セル。
  5. 　前記抵抗体は、粒界を有する半導体粒子、表面酸化膜を有する半導体粒子および表面酸化膜を有する金属粒子の少なくとも一つを含む請求項１から４のいずれか一項に記載の太陽電池セル。
  6. 　前記ｎ側電極および前記ｐ側電極の少なくとも一方は金属を含み、
    　前記抵抗体は、前記金属とショットキー接合する材料を含む請求項１から４のいずれか一項に記載の太陽電池セル。
  7. 　半導体基板と、
    　前記半導体基板の主面上の第１領域に設けられるｎ型半導体層と、
    　前記半導体基板の前記主面上の前記第１領域と異なる第２領域に設けられるｐ型半導体層と、
    　前記ｎ型半導体層上に設けられるｎ側電極と、
    　前記ｐ型半導体層上に設けられるｐ側電極と、
    　前記ｎ側電極と前記ｐ側電極の間に接続される非オーミック性の抵抗構造と、を備える太陽電池セル。
PCT/JP2017/039399 2016-12-20 2017-10-31 太陽電池セル WO2018116644A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018557584A JP6782452B2 (ja) 2016-12-20 2017-10-31 太陽電池セル

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-247070 2016-12-20
JP2016247070 2016-12-20

Publications (1)

Publication Number Publication Date
WO2018116644A1 true WO2018116644A1 (ja) 2018-06-28

Family

ID=62626032

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/039399 WO2018116644A1 (ja) 2016-12-20 2017-10-31 太陽電池セル

Country Status (2)

Country Link
JP (1) JP6782452B2 (ja)
WO (1) WO2018116644A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166748A1 (ja) * 2020-02-17 2021-08-26 パナソニック株式会社 太陽電池セル

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016275A (ja) * 2000-06-27 2002-01-18 Canon Inc 光起電力素子、その製造方法、及び太陽電池モジュール
US20130125950A1 (en) * 2011-05-20 2013-05-23 Solexel, Inc. Self-activated front surface bias for a solar cell
JP2014049724A (ja) * 2012-09-04 2014-03-17 Sharp Corp 太陽電池モジュール
JP2014099490A (ja) * 2012-11-14 2014-05-29 Kyushu Institute Of Technology バリスタ及びその製造方法
JP2016006841A (ja) * 2014-05-30 2016-01-14 パナソニックＩｐマネジメント株式会社 太陽電池
JP2016063159A (ja) * 2014-09-19 2016-04-25 株式会社東芝 多接合型太陽電池

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262005A (ja) * 1988-08-29 1990-03-01 Matsushita Electric Ind Co Ltd シート状バリスタ
JP3451335B2 (ja) * 1998-03-25 2003-09-29 シャープ株式会社 太陽電池モジュール
JP5288149B2 (ja) * 2001-05-11 2013-09-11 ソニー株式会社 集積型薄膜素子の製造方法
JP4563085B2 (ja) * 2004-06-15 2010-10-13 三菱重工業株式会社 薄膜太陽電池
JP6425195B2 (ja) * 2013-09-24 2018-11-21 パナソニックＩｐマネジメント株式会社 太陽電池

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016275A (ja) * 2000-06-27 2002-01-18 Canon Inc 光起電力素子、その製造方法、及び太陽電池モジュール
US20130125950A1 (en) * 2011-05-20 2013-05-23 Solexel, Inc. Self-activated front surface bias for a solar cell
JP2014049724A (ja) * 2012-09-04 2014-03-17 Sharp Corp 太陽電池モジュール
JP2014099490A (ja) * 2012-11-14 2014-05-29 Kyushu Institute Of Technology バリスタ及びその製造方法
JP2016006841A (ja) * 2014-05-30 2016-01-14 パナソニックＩｐマネジメント株式会社 太陽電池
JP2016063159A (ja) * 2014-09-19 2016-04-25 株式会社東芝 多接合型太陽電池

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166748A1 (ja) * 2020-02-17 2021-08-26 パナソニック株式会社 太陽電池セル

Also Published As

Publication number Publication date
JPWO2018116644A1 (ja) 2019-06-24
JP6782452B2 (ja) 2020-11-11

Similar Documents

Publication Publication Date Title
JP6640174B2 (ja) 太陽電池及びその製造方法
US9882076B2 (en) Optical tandem photovoltaic cell panels
JP5171490B2 (ja) 集積型薄膜太陽電池
KR102608733B1 (ko) 박막 광기전 모듈 상호연결부들 내에서의 바이패스 다이오드들의 통합
US10770607B2 (en) Interconnected photovoltaic module configuration
US10121917B2 (en) Solar cell and solar cell module
KR101612955B1 (ko) 인터커넥터 및 이를 구비한 태양 전지 모듈
EP3188257B1 (en) Solar cell module
CN106098834A (zh) 光伏装置及其制造方法
US20160093758A1 (en) Solar cell
US8729384B2 (en) Solar cell module
JP2005268719A (ja) 薄膜太陽電池
KR101146734B1 (ko) 태양 전지 셀 및 이를 구비한 태양 전지 모듈
KR102511697B1 (ko) 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지
JP4975528B2 (ja) 集積形太陽電池
JP6782452B2 (ja) 太陽電池セル
EP3648173B1 (en) Thin-film photovoltaic module with integrated electronics and methods for manufacturing thereof
US10879412B2 (en) Solar cell panel
JP6418461B2 (ja) 太陽電池セルの製造方法及び太陽電池モジュール
KR101788169B1 (ko) 태양 전지 모듈 및 태양 전지
KR101816181B1 (ko) 태양 전지 모듈
JP6380822B2 (ja) 太陽電池セル
US20120318337A1 (en) Solar Cell
KR20180079986A (ko) 태양 전지
EP4195297A1 (fr) Module photovoltaïque à diode de dérivation imprimée intégrée

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17882387

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018557584

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17882387

Country of ref document: EP

Kind code of ref document: A1