KR102511697B1 - 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지 - Google Patents

셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지 Download PDF

Info

Publication number
KR102511697B1
KR102511697B1 KR1020180000186A KR20180000186A KR102511697B1 KR 102511697 B1 KR102511697 B1 KR 102511697B1 KR 1020180000186 A KR1020180000186 A KR 1020180000186A KR 20180000186 A KR20180000186 A KR 20180000186A KR 102511697 B1 KR102511697 B1 KR 102511697B1
Authority
KR
South Korea
Prior art keywords
subcells
solar cell
cell
delete delete
subcell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180000186A
Other languages
English (en)
Other versions
KR20180079228A (ko
Inventor
승범 임
헝밍 왕
데이비드 오카와
루이스 아브라
Original Assignee
맥시온 솔라 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥시온 솔라 피티이. 엘티디. filed Critical 맥시온 솔라 피티이. 엘티디.
Publication of KR20180079228A publication Critical patent/KR20180079228A/ko
Application granted granted Critical
Publication of KR102511697B1 publication Critical patent/KR102511697B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
    • H10F19/904—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells characterised by the shapes of the structures
    • H01L31/0504—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/147—Shapes of bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L31/02002—
    • H01L31/042—
    • H01L31/18—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H10F19/35—Structures for the connecting of adjacent photovoltaic cells, e.g. interconnections or insulating spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
    • H10F19/906—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells characterised by the materials of the structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/137—Batch treatment of the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

셀 레벨 배선(interconnection)에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 제조 방법, 및 그에 따라 제조되는 태양 전지를 본 명세서에 개시한다. 일 예로, 태양 전지는 복수 개의 서브셀을 포함한다. 상기 복수 개의 서브셀의 각각은 개별화 공정을 거쳐 물리적으로 분리되는 반도체 기판 부분을 포함한다. 상기 복수 개의 서브셀의 각각은 서브셀의 에미터 영역들을 배선하는 서브셀-상측 전극형성 구조체를 포함한다. 서브셀간 전극형성 구조체는 상기 복수 개의 서브셀의 인접한 서브셀들을 연결시킨다. 서브셀간 전극형성 구조체는 서브셀-상측 전극형성 구조체와 조성 면에서 상이하다.

Description

셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지{SOLAR CELL HAVING A PLURALITY OF SUB-CELLS COUPLED BY CELL LEVEL INTERCONNECTION}
본 개시의 실시예들은 재생 에너지 분야에 속하는 것으로, 특히 셀 레벨 배선(interconnection)에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 제조 방법, 및 그에 따라 제조되는 태양 전지에 속한다.
흔히 태양 전지로 알려져 있는 광기전 전지는 태양광을 전기 에너지로 직접 변환시키는 용도로 널리 알려진 장치이다. 일반적으로, 태양 전지는 반도체 웨이퍼 또는 기판 상에, 반도체 가공 기법을 이용하여 상기 기판의 표면 가까이에 p-n 접합을 형성함으로써 제조된다. 태양광이 기판의 표면에 충돌하여 기판 내부로 유입되면 이러한 태양광에 의해 기판의 대부분에 전자-정공 쌍들이 생성된다. 이들 전자-정공 쌍이 기판 내의 p형 도핑 영역(p-doped region)과 n형 도핑 영역(n-doped region)으로 이동함에 따라, 도핑 영역들 사이에 전압차가 발생된다. 이들 도핑 영역은 태양 전지 상의 전기 전도성 영역들에 연결되어 전지로부터의 전류를 상기 전지에 연결되어 있는 외부 회로로 보낸다.
도 1은 본 개시의 일 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 평면도 및 a-a' 축을 따라 취한 단면도를 예시한다.
도 2는 본 개시의 다른 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 또 다른 태양 전지의 단면도를 예시한다.
도 3a와 도 3b는 본 개시의 또 다른 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지들의 단면도를 예시한다.
도 4는 본 개시의 일 실시예에 따른, 서브셀들을 형성하기 위한 개별화 공정(singulation)을 이용하여 태양 전지를 제조하는 방법에서의 조작단계들(operations)을 나타내는 흐름도이다.
도 5a와 도 5b는 본 개시의 일 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 제조 방법에서의 다양한 조작단계들(도 4의 흐름도에 나타낸 조작단계들에 상응함)의 단면도를 나타낸다.
도 6은 본 개시의 다른 실시예에 따른, 서브셀들을 형성하기 위한 개별화 공정을 이용하여 태양 전지를 제조하는 또 다른 방법에서의 조작단계들을 나타내는 흐름도이다.
도 7a와 도 7b는 본 개시의 또 다른 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 제조 방법에서의 다양한 조작단계들(도 6의 흐름도에 나타낸 조작단계들에 상응함)의 단면도를 나타낸다.
도 8은 본 개시의 일 실시예에 따른, 금속 시드형 셀-상측 전극형성(on-cell metallization) 및 금속 리본형 서브셀간 전극형성(inter-sub-cell metallization)이 이루어진 다이싱된 셀에 있어서, 핑거 길이(센티미터)의 함수로서의 금속 두께(마이크론)를 나타내는 선도이다.
하기의 발명을 실시하기 위한 구체적인 내용은 사실상 예시적인 것일 뿐이며, 발명 주제의 실시예들이나 이러한 실시예들의 적용 및 용도를 제한하고자 함이 아니다. 본원에 사용되는 바와 같이, 용어 "예시적(인)"은 "예, 사례 또는 실례로서의 역할을 하는"을 의미한다. 본원에서 예시적인 것으로 기술되는 임의의 구현예를 다른 구현예들에 비해 바람직하거나 유리한 것으로 꼭 해석할 필요는 없다. 또한, 전술한 기술분야, 배경기술, 발명의 내용 또는 후술되는 발명을 실시하기 위한 구체적인 내용에서 제시되는 어떠한 명시적 혹은 묵시적 이론에도 구애 받을 의도가 전혀 없다.
본 명세서는 "일 실시예" 또는 "한 실시예"란 지칭어를 포함한다. "일 실시예에서" 또는 "한 실시예에서"란 문구들의 등장이 동일한 실시예를 반드시 지칭하는 것은 아니다. 특정한 특징들, 구조체들 또는 특성들이 본 개시와 일관되는 임의의 적합한 방식으로 조합될 수 있다.
용어. 하기의 문단들에서는 본 개시(첨부된 청구범위 포함)에 나오는 용어들에 대한 정의 및/또는 문맥을 제공한다.
"포함하는(한)(comprising)". 이 용어는 개방형(open-ended)이다. 첨부된 청구범위에서 사용되는 바와 같이, 이 용어는 추가적인 구조체나 단계들을 배제하지 않는다.
"~하도록 구성되는(된)". 다양한 유닛들 또는 구성요소들이 작업 또는 작업들을 수행"하도록 구성되는(된) 것으로 기술되거나 청구될 수 있다. 이러한 문맥에서, "~하도록 구성되는(된)"은 조작단계 시 이러한 유닛들/구성요소들이 상기 작업 또는 작업들을 수행하는 구조체를 포함한다는 것을 가리킴으로써 구조체를 함축하는 데 사용된다. 이와 같이, 유닛/구성요소는 명시된 유닛/구성요소가 현재 작동 중이지 않을 때에도(예컨대, 온(on)/활성(active) 상태가 아닐 때에도) 작업을 수행하게 구성되는 것으로 언급될 수 있다. 유닛/회로/구성요소가 한 가지 이상의 작업을 수행"~하도록 구성되는(된)" 것임을 거론하는 일은 그 유닛/구성요소에 대해 35 U.S.C. §112의 제6 문단을 원용하지 않고자 명백히 의도하는 것이다.
"제1", "제2" 등. 본원에 사용되는 바와 같이, 이들 용어는 그 뒤에 오는 명사에 대한 라벨로 사용되며, 어떠한 종류의 순서 정하기(예컨대, 공간적, 시간적, 논리적 등)도 암시하지 않는다. 예를 들어, "제1" 태양 전지에 대한 언급이 해당 태양 전지가 어느 순서에서 첫 번째 태양 전지라는 것을 꼭 의미하지는 않으며; 대신, 용어 "제1"는 이 태양 전지와 다른 태양 전지(예컨대, "제2" 태양 전지)를 차별화하는 데 사용된다.
"연결되는(된)" - 이하 설명은 함께 "연결되는(된)" 요소들 또는 노드들 또는 특징부들을 가리킨다. 본원에 사용되는 바와 같이, 명백하게 달리 언급되지 않는 한, "연결되는(된)"은 하나의 요소/노드/특징부가 다른 요소/노드/특징부에(와), 꼭 기계식은 아니더라도, 직접 또는 간접적으로 연결(또는 직접 또는 간접적으로 연통)됨을 의미한다.
또한, 하기 설명에서는 단지 참조 목적으로 특정 용어가 사용되기도 하며, 이에 따라 이들 용어는 제한을 두고자 하는 것으로 의도되지 않는다. 예를 들어, "상부", "하부", "위" 및 "아래"와 같은 용어들은 참조되는 도면에서의 방향을 가리킨다. "전면", "배면", "후면", "측면", "외(부)측" 및 "내(부)측"과 같은 용어들은 논의되고 있는 구성요소를 기술하는 본문 및 관련 도면들을 참조하여 명확해지는 일관되되 임의적인 기준 프레임 내에서 상기 구성요소의 부분들의 배향 및/또는 위치를 설명한다. 이러한 용어로는 위에서 구체적으로 언급한 단어들, 그의 파생어들, 및 비슷한 의미의 단어들이 포함될 수 있다.
"억제하다" - 본원에 사용되는 바와 같이, '억제하다'는 효과를 감소시키거나 최소화하는 것을 설명하는 데 사용된다. 어느 한 구성요소나 특징부가 동작, 움직임 또는 상태를 억제하는 것으로 설명될 때, 상기 구성요소나 특징부가 결과, 성과 또는 미래 상태를 완전히 막을 수 있음을 말한다. 그 외에도, "억제하다"는 다른 상황에서라면 발생할 수 있는 성과, 성능 및/또는 효과를 감소 또는 약화시키는 것을 가리킬 수도 있다. 따라서, 어느 한 구성요소, 요소, 또는 특징부가 어느 한 결과나 상태를 억제하는 것으로 언급될 때에는, 상기 구성요소, 요소 또는 특징부가 그 결과나 상태를 완전히 막거나 없애지 않아도 됨을 말한다.
태양 전지의 발전 능력과 직접적인 연관이 있으므로 효율은 태양 전지의 중요한 특성이다. 마찬가지로, 태양 전지를 생산하는 데 있어서 효율은 이러한 태양 전지의 비용 효율성과 직접적인 연관이 있다. 따라서, 태양 전지의 효율을 증가시키기 위한 기법들이나, 태양 전지의 제조에서 효율을 증가시키기 위한 기법들이 일반적으로 바람직하다. 본 개시의 일부 실시예들은 태양 전지 구조체를 제조하기 위한 신규 공정들을 제공함으로써 태양 전지의 제조 효율을 높일 수 있도록 한다. 본 개시의 일부 실시예들은 신규 태양 전지 구조체들을 제공함으로써 태양 전지의 효율을 높일 수 있도록 한다.
셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 제조 방법과 그에 따라 제조되는 태양 전지가 본원에 기술된다. 하기 설명에서는 본 개시의 실시예들에 대한 완전한 이해를 돕도록 대다수의 특정 상세사항, 이를테면 특정의 공정 흐름 조작단계들을 기술한다. 이러한 특정 상세사항 없이도 본 개시의 실시예들이 실시될 수 있다는 것이 당업자에 자명할 것이다. 다른 사례로, 본 개시의 실시예들을 불필요하게 모호하게 만들지 않기 위해, 리소그래피 및 패터닝 기법과 같이 잘 알려져 있는 제조 기법들을 상세히 기술하지 않았다. 또한, 도면에 도시된 다양한 실시예는 예시적인 표현들이며 일정 비율로 축소(확대)하여 작성된 것이 아님을 이해한다.
본원에서는 태양 전지를 개시한다. 일 실시예에서, 태양 전지는 복수 개의 서브셀을 포함한다. 상기 복수 개의 서브셀의 각각은 개별화 공정을 거쳐 물리적으로 분리되는 반도체 기판 부분을 포함한다. 상기 복수 개의 서브셀의 각각은 서브셀의 에미터 영역들을 상호 연결시키는 서브셀-상측 전극형성 구조체를 포함한다. 서브셀간 전극형성 구조체는 상기 복수 개의 서브셀의 인접한 서브셀들을 연결한다. 이러한 서브셀간 전극형성 구조체는 셀-상측 전극형성 구조체와 조성 면에서 상이하다.
또한 본원에는 태양 전지의 제조 방법들이 개시된다. 일 실시예에서, 태양 전지의 제조 방법은 반도체 기판의 복수의 스크라이브 영역들을 따라 복수의 솔더 페이스트층 영역을 형성하는 단계를 포함한다. 상기 방법은 또한, 복수의 솔더 페이스트층 영역을 형성하는 단계에 이어, 각각의 서브셀이 개별화 공정을 거쳐 물리적으로 분리되는 반도체 기판 부분을 포함하는 것인 복수 개의 서브셀을 형성하기 위해 반도체 기판의 복수의 스크라이브 영역을 따라 반도체 기판을 스크라이빙하는 단계를 포함한다. 상기 방법은 또한, 복수 개의 서브셀의 인접한 서브셀들을 그 복수 개의 서브셀의 상응하는 인접한 서브셀들의 인접한 외주에 있는 솔더 페이스트층에 부착된 상응하는 금속 리본과 결합시키는 단계를 포함한다.
다른 실시예에서, 태양 전지의 제조 방법은 각각의 서브셀이 개별화 공정을 거쳐 물리적으로 분리되는 반도체 기판 부분을 포함하는 것인 복수 개의 서브셀을 형성하기 위해 반도체 기판의 복수의 스크라이브 영역을 따라 반도체 기판을 스크라이빙하는 단계를 포함한다. 상기 방법은 또한, 반도체 기판을 스크라이빙하는 단계에 이어, 복수 개의 서브셀의 상응하는 인접한 서브셀들의 인접한 외주에 복수의 솔더 페이스트층 영역을 형성하는 단계를 포함한다. 상기 방법은 또한, 복수 개의 서브셀의 인접한 서브셀들을 솔더 페이스트층에 부착된 상응하는 금속 리본과 결합시키는 단계를 포함한다.
본원에 기술되는 하나 이상의 실시예는 마이크로인버터 요건에서 비용 절감을 가능할 수 있게 하는 고전압 패널의 제조에 관한 것이다. 이하 설명되는 방식들을 구현하여, 고전압 모듈을 위한 소형의 다이싱된 셀에 대해 공정 및 비용효율적 셀 레벨 전극형성을 제공할 수 있다.
더 자세히 설명하자면, 고전압 패널을 위한 셀을 제조할 때 잠재적 문제점들이 존재한다. 그 중 한 가지 문제점은 소형 셀들 사이의 박형 금속 브리지에서의 금속 파손과 관련이 있다. 그 중 또 다른 문제점은 통상의 솔더링 및 태빙(tabbing)으로 발생할 수 있는 암영역(dark area)의 형성과 관련이 있다. 그 외에도, 고전압 패널은 고전압 및 저전류를 발생하기 위해 소형 셀을 필요로 한다. 이들 소형 셀은 저전류 면에서 유리하므로 더욱 얇은 금속 핑거를 이용할 수 있어 두꺼운 도금 금속을 피하게 된다. 그러나, 배선이 모듈 내 특정 응력 하에 파손되지 않게 충분히 강해지도록 셀들 사이의 배선의 수를 증가시킨다. 이에 따라, 두꺼운 배선이 필요할 수 있다. 또한, 핑거 길이마다 더 많은 솔더링이 요구되기 때문에 다이싱된 셀들의 휨 현상이 발생할 수 있다.
위의 문제점들을 해결하기 위해, 본원에 기술되는 하나 이상의 실시예는 (1) 짧은 핑거 길이 및 저전류를 통해 가능한 최소한의 도금 이용 또는 전혀 도금을 이용하지 않음으로써 보다 단순한 서브셀 전극형성, (2) 암영역 형성을 줄이기 위해 스크린 프린팅 가능 솔더 페이스트를 이용한 서브셀 배선 형성, 및 (3) 금속 파손에 맞서 충분한 강도를 제공하기 위해 상대적으로 두꺼운 전도성 리본 사용 중 하나 이상을 구현시키는 것을 포함한다. 일 실시예에서는, 10 마이크론 미만과 같은 박형 금속 핑거를 만들도록 도금 이용을 매우 짧게 하거나 도금을 이용하지 않고 스퍼터링 또는 증착을 통한 시드에 의해서만 셀의 전극형성이 이루어진다. 일 실시예에서, 배선은, 스크린 프린팅 가능 솔더 페이스트 상에 배치되어 리플로우 공정에 의해 납땜된 리본들에 의해 형성된다.
보다 일반적으로, 실시예들은, 모듈 배선들을 증가시키지 않고도, 혹은 더 작은 셀들을 핸들링할 필요 없이, 태양 전지 웨이퍼들의 다이싱 또는 개별화를 가능하게 하기 위한 핸들로서의 전극형성의 용도에 관한 것이다. 예시적 일 실시예에서는, 하나의 태양 전지(예컨대, 125 cm, 156 cm, 210 cm)를 더 작은 셀들로 다시 나눔으로써(subdivide) 모듈 전류 및 전압의 유연성뿐만 아니라 전극형성의 유연성이 허용되도록 한다. 일 예로, 단일 실리콘(silicon) P/N 다이오드는 0.6 내지 0.8V의 개방 회로 전압(Voc)을 갖는다. 태양 전지의 경우 최대 전원 전압(Vmp)이 대략 0.63V일 수 있다. 이에 따라, 단일 다이오드 셀의 전압이 0.63V가 될 것이다. 10개의 서브다이오드가 하나의 전체-영역 웨이퍼(full-area wafer) 상에서 제조되어 직렬 연결되었다면, 전체 셀의 전압은 (대략 1/10 전류에서, 또는 표준 셀의 경우 약 0.5A에서) 6.3V가 될 것이다. 이러한 전압 범위를 갖는 셀의 응용예로 USB 충전 규격 1.2를 들 수 있다. 이러한 전압을 갖는 96개의 셀이 모듈 내 직렬로 배열된다면, 모듈 동작 전압이 대략 604.8 DC가 될 것이다. 이러한 전압 범위를 갖는 모듈의 한 응용예는 저전압 DC 인가에서 고전압(대략 240 Vrms) AC 인가로의 전압 변환을 일으키는 인버터 내부의 전력전자부(power electronics)를 단순화하는 일이다.
전력 손실은 금속 내의 저항 손실과 연관되므로, 역으로 전압을 제어하는 능력을 가지면 전류를 제어할 수 있게 되며, 이는 궁극적으로 최종 장치에 요구되는 금속 두께를 좌우한다. 예를 들어, 5인치 웨이퍼 상의 고효율 후면 전극형(IBC) 셀의 경우, 핑거 공칭 길이가 125 mm이고, 그리드 손실을 막기 위해 대략 30 마이크론의 도금 구리(Cu)가 요구된다. 6인치 웨이퍼로 바뀌면 핑거 길이가 156 mm로 늘어나게 되며, 저항 손실이 길이의 제곱에 따르는 것을 감안하면 대략 48 마이크론의 금속 두께가 요구될 수 있다. 전위는 예컨대 보다 많은 직접 재료비를 지니며 기기들의 처리량을 감소시킴에 따라 전극형성에 상당한 비용을 가중시킨다. 따라서, 다수의 다이오드란 해결방식으로 바뀌면서 핑거 길이 및 셀 매개변수의 조절 능력으로 인해 태양 전지의 전극형성 처리에서의 유연성이 더 증가될 수 있다. 특히, 대형 셀들을 적용하는 경우, 셀의 크기를 증가시키면 더 많은 전류가 생성된다. 그 밖에도, 현장에서 작동되는 장치들의 온도는 전류에 좌우되며, 일반적으로 이 온도는, 노화 영향의 가속화를 피하도록, 그리고 셀에 역방향 바이어스가 걸릴 때 상승된 온도의 위험을 피하도록 최저화(minimize)되어야 한다. 또한, 일반적으로, 전류가 낮으면 모듈의 전체 신뢰도가 개선되게 된다.
더 자세히 설명하자면, 더 큰 웨이퍼들(각 웨이퍼 상에 단일 다이오드가 형성됨)을 사용하여 태양 전지를 제조하는 쪽으로 바꾸는 경우, 더 큰 전류가 발생된다. 이렇게 증가된 전류에는, R 손실을 막기 위해 더 두꺼운 금속이 통상 필요한데, 이는 제조되는 태양 전지에 복잡성과 비용을 가중시킬 수 있다. 최신 산업계 해결방식은 셀을 더 작은 개별적 다이오드들로, 예컨대, 2개, 4개, 16개 등으로 다이싱함으로써, 면적 감소에 의해, 그리고 컨택 핑거들을 따른 전류 전송 길이 단축에 의해 전류가 감소되도록 하는 것을 포함한다. 그러나 이러한 방식을 구현할 때 흔히 두 가지 문제점이 발생한다. 첫째로, 개별적 컴포넌트들이 생성되므로, 각각의 서브셀을 핸들링하고 배선시킬 필요가 있다. 따라서, 셀대셀(cell-to-cell) 배선 수를 증가시켜야 하고, 해당 셀 내 상이한 크기들의 더 작아진 웨이퍼들을 핸들링 해야 한다. 둘째로, 이러한 서브셀들이 함께 결합(tie)되어 있는 템플릿(예컨대, 백플레인) 상에 서브-컴포넌트들이 때때로 생성되기도 한다. 이러한 방식과 연관된 문제점으로 백플레인의 비용 및 백플레인을 통한 접합(bonding)의 복잡성이 있다. 또한, 시스템의 최적 성능을 위해서 각각의 서브셀의 전류가 매칭되어야 하는데, 다양한 대칭축들로 인해, 그리고 예컨대 도금이나 패드 테스트, 또는 패드 배선으로부터 셀 상에 생기는 '죽은' 공간들로 인해 준사각형(pseudo-square) 단일 결정질 웨이퍼에 복잡한 문제가 야기된다. 이로써 몇 가지 기하학적 한계들이 생겨난다. 아울러, 서브셀 어셈블리를 이웃하는 서브셀들로 션팅(분로)시키지 않으면서 물리적으로 함께 유지시키기 위해 금속이 필요한 경우, 몇 가지 도전과제가 생긴다. 예컨대, 직렬 1/4 셀 디자인의 경우, 개별 컴포넌트 핸들링 없이 셀을 함께 유지시키기 위해 신규한 에미터 및 금속 구성들이 필요하다.
하나의 예시적 구조체로서, 도 1은 본 개시의 일 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 평면도 및 a-a' 축을 따라 취한 단면도를 예시한다.
도 1을 참조하면, 태양 전지(100)는 복수 개의 서브셀(102)을 포함한다. 상기 복수 개의 서브셀(102)의 각각은 개별화 공정을 거쳐 물리적으로 분리되는 하나의 반도체 기판 부분이다. 상기 복수 개의 서브셀(102)의 각각은 서브셀(102)의 에미터 영역들을 배선 연결시키는 서브셀-상측 전극형성 구조체(104)를 포함한다. 서브셀간 전극형성 구조체(106)는 상기 복수 개의 서브셀(102)의 인접한 서브셀들을 연결시킨다. 일 실시예에서, 이러한 서브셀간 금속형성 구조체(106)는 서브셀-상측 금속형성 구조체(104)와 조성 면에서 상이하다.
일 실시예에서, 태양 전지(100)를 위한 서브셀간 전극형성 구조체(106)는, 도시된 것처럼, 상기 복수 개의 서브셀(102)의 상응하는 인접한 서브셀들을 연결시키는 복수 개의 금속 리본(106)이다. 이의 한 실시예에 의하면, 상기 복수 개의 금속 리본(106)은 상기 복수 개의 서브셀(102)의 상응하는 인접한 서브셀들의 인접한 외주(108)에 위치한 솔더 페이스트층 상에 위치된다. 이의 한 특정한 실시예에 의하면, 본질적으로 솔더 페이스트층은 상기 복수 개의 서브셀(102)의 상응하는 인접한 서브셀들의 인접한 외주(108)에 국한된다. 다른 특정한 실시예에서, 솔더 페이스트층은 인접한 서브셀들(102)의 사이로, 단 이들과 접촉되지 않게, 금속 리본(106)의 한 영역(110)의 적어도 일 부분을 거쳐 더 연장된다. 일 실시예에서, 솔더 페이스트가 놓이는 위치는 셀 또는 서브셀들의 암영역들을 한정하는 영역이다.
일 실시예에서, 상기 복수 개의 금속 리본(106)의 각각은, 핸들링 도중 파손을 피하기에 적합하되 핸들링 및 서브셀들로의 연결을 수월하게 만들 수 있는 데 적합한 두께를 가진다. 일 실시예에서, 상기 복수 개의 금속 리본(106)의 각각의 두께는 대략 50 내지 300 마이크론 범위에 속한다. 일 실시예에서, 이들 리본(106) 각각은 리본의 대략 중심을 따라 하나 이상의 홀(hole)을 포함한다. 이의 한 실시예에 의하면, 상기 하나 이상의 홀은 리본 내의 응력 완화 특징부이다.
일 실시예에서, 각각의 금속 리본은 알루미늄(Al) 포일 부분이다. 일 실시예에서, Al 포일은 알루미늄과 제2 원소(이를 테면, 비제한적으로 구리, 망간, 규소, 마그네슘, 아연, 주석, 리튬, 또는 이들의 조합물을 포함)을 함유한 알루미늄 합금 포일이다. 일 실시예에서, Al 포일은 이를 테면, 비제한적으로 F-등급(제조된 그대로의 상태), O-등급(완전히 연성화된 상태), H-등급(변형 경화된 상태) 또는 T 등급(열처리된 상태)을 포함한 질별(temper) 등급 포일이다.
일 실시예에서, 솔더 페이스트는 용매와, 알루미늄/규소 (Ai/Si) 합금 입자로 구성된다. 일 실시예에서, 솔더 페이스트는 스크린 프린팅 가능 솔더 페이스트이며, 이를 사용하여 서브셀 내 암영역을 줄일 수 있다. 예를 들어, 정렬 공차는 이를 테면 대략 100 내지 200 마이크론으로, 여타 스크린 프린트 조작단계들과 비슷할 수 있으며, 정렬 디스펜싱의 영향을 받지 않는다. 일 실시예에서, 솔더 페이스트는 대략 0.1 내지 5 마이크론 범위의 두께를 가진다. 다른 실시예에서는 솔더 페이스트의 대안으로, 전기 전도성 접착제(ECA)가 사용될 수 있지만 관련 비용이 더 커질 가능성이 있다. 일 실시예에서, 솔더 또는 ECA가 확산되어 션팅 현상을 야기하는 것을 막기 위해, (a) 스크린 인쇄 가능 솔더 페이스트 대신에 솔더 볼들과 함께 폴리이미드계 프린트 솔더 마스크 또는 고온 마스크 물질을 사용하거나, (b) 솔더 페이스트가 표면 장력에 의해 수축되도록 압력 매개변수와 온도 매개변수를 선택한다.
일 실시예에서, 서브셀-상측 전극형성 구조체(104)는 금속 시드층을 포함한다. 이의 한 실시예에 의하면, 금속 시드층은 교대로 반복 적층된 N-형/P-형 에미터 영역들의 노출 부분 상에 형성된다. 이의 한 특정한 실시예에 의하면, N-형/P-형 에미터 영역들의 선택된 부분만 노출되도록 우선 마스크를 형성함으로써, 금속 시드층이 제한된 위치에서만 형성되도록 한다. 일 실시예에서, 서브셀-상측 전극형성 구조체(104)는 오로지 금속 시드층으로 구성되거나 오로지 금속 시드층으로 필수적으로 구성된다.
일 실시예에서는, 서브셀-상측 전극형성 구조체(104)를 위한 금속 시드층으로 알루미늄계 금속 시드층이 사용된다. 일 실시예에서, 금속 시드층은 대략 0.1 내지 20 마이크론 범위의 두께를 갖는 층이며, 대략 90 at%를 초과하는 양의 알루미늄을 함유한다. 특정한 일 실시예에서, 금속 시드층은 블랭크층으로서 증착된 후 나중에 예를 들어 증착, 리소그래피 및 에칭 방식을 이용하여 패터닝된다. 다른 특정한 실시예에서, 금속 시드층은 패터닝된 층으로서 증착된다. 이의 한 실시예에 의하면, 패터닝된 금속 시드층은 프린팅법을 이용해 증착된다.
금속 시드-단독 방식은 얇은 금속 시드가 저전류(예컨대, 1A 미만)를 전도할 수 있기 때문에 셀들의 도금 처리를 생략할 수 있게 하지만, 다른 실시예에서 서브셀-상측 전극형성 구조체(104)의 형성은 N형 및 P형 에미터 영역들을 위한 도전성 컨택이 형성되도록 금속 시드층 상부에 도금을 이용해 금속층을 형성하는 단계를 더 포함한다. 이에 따라, 일 실시예에서는, 금속 시드층을 먼저 형성한 후 전기도금 공정을 수행함으로써 서브셀-상측 전극형성 구조체(104)를 형성한다. 이의 한 실시예에 의하면, 이렇게 도금된 금속층이 구리층이다.
다른 예시적 형태들도 고려되지만, 일 실시예에서, 각각의 서브셀(102)은 서로 대략 동일한 전압 특성과 대략 동일한 전류 특성을 가진다. 일 실시예에서, 상기 복수 개의 서브셀(102)은 복수 개의 직렬연결 다이오드이다. 다른 실시예에서, 상기 복수 개의 서브셀(102)은 복수 개의 병렬연결 다이오드이다.
일 실시예에서, 각각의 금속 리본(106)은 도 1의 단면도에 도시된 바와 같이 인접한 서브셀들(102) 사이에, 단 그 갭들 사이를 제외하고, 전체에 걸쳐 연장된다. 다른 실시예에서는 각각의 금속 리본(106)이 인접한 서브셀들(102) 사이와 그 갭들 사이 전체에 걸쳐 연장된다. 한 예시적 구조체로서, 도 2는 본 개시의 다른 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 또 다른 태양 전지의 단면도를 예시한다.
도 2를 참조하면, 복수 개의 서브셀(102)은 그 복수 개의 서브셀(102)의 인접한 서브셀들을 연결하는 서브셀간 전극형성 구조체(106)에 의해 함께 연결된다. 복수 개의 금속 리본(106)의 각각은 상기 복수 개의 서브셀(102)의 상응하는 인접한 서브셀들 사이에 개재되어 연장되는 중간 탭(intervening tab)(200)을 포함한다. 일 실시예에서, 이러한 중간 탭(200)을 포함하여 상기 복수 개의 금속 리본(106)의 각각은 일체형 몸체를 이룬다.
중간 탭을 사용함으로써 태양 전지 내 인접한 서브셀들의 이동과 궁극적 컨택을 억제할 수 있다. 일 실시예에서, 이들 중간 탭은 완성된 태양 전지의 최종 인공물로서 남게 된다. 다른 실시예에서, 이들 중간 탭은 태양 전지를 제조하는 과정에서 제거된다. 일 예로, 도 3a와 도 3b는 본 개시의 또 다른 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지들의 단면도를 예시한다.
도 3a를 참조하면, 복수 개의 서브셀(102)은 그 복수 개의 서브셀(102)의 인접한 서브셀들을 연결하는 서브셀간 전극형성 구조체(106)에 의해 함께 연결된다. 복수 개의 금속 리본(106)의 각각은 상기 복수 개의 서브셀(102)의 상응하는 인접한 서브셀들 사이에 개재되어 연장되는 중간 탭(300)을 포함한다. 일 실시예에서, 중간 탭(300)은 상기 복수 개의 금속 리본(106) 각각과 상이한 물질로 구성되거나 또는 각 금속 리본으로부터의 분리가 가능하다. 이의 한 실시예에 따르면, 중간 탭(300)은 탈착식 중간 탭이다. 도 3b를 참조하면, 본 개시의 일 실시예에 따라, 이들 중간 탭(300)은, 예컨대 리본 부착에 이은 경화 공정이 끝난 후, 최종 태양 전지로부터 제거된다.
제1 예시적 가공 방식에 있어서, 도 4는 본 개시의 일 실시예에 따른, 서브셀들을 형성하기 위한 개별화 공정을 이용하여 태양 전지를 제조하는 방법에서의 조작단계들(operations)을 나타내는 흐름도(400)이다. 도 5a와 도 5b는 본 개시의 일 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 제조 방법에서의 다양한 조작단계들(도 4의 흐름도에 나타낸 조작단계들에 상응함)의 단면도를 나타낸다.
도 5a에 상응하는, 도 4의 흐름도(400)의 조작단계(402)를 참조하면, 태양 전지의 제조 방법은 우선 반도체 기판(500)의 복수의 스크라이브 영역(502)을 따라 복수의 솔더 페이스트층(504) 영역을 형성하는 것을 포함한다. 예시적 일 실시예에서, 기판(500)은, 도시된 바와 같이, 상기 기판(500)을 6개의 대략 동일한 부분으로 나누는 5개의 스크라이브 라인(502)을 가져, 궁극적으로 6개의 대략 동일한 서브셀을 제공하게 된다.
도 5b에 상응하는, 도 4의 흐름도(400)의 조작단계(404)를 참조하면, 복수의 솔더 페이스트층(504) 영역을 형성하는 것에 이어, 반도체 기판(500)을 복수의 스크라이브 영역(502)을 따라 스크라이빙하여 복수 개의 서브셀(102)을 형성한다. 각각의 서브셀(102)은 개별화 공정을 거쳐 물리적으로 분리되는(508) 반도체 기판(500) 부분을 포함한다. 이러한 개별화 공정은 상기 복수 개의 서브셀(102)의 상응하는 인접한 서브셀들의 인접한 외주에 잔여 솔더 페이스트(506)를 남긴다.
도 1에 상응하는, 도 4의 흐름도(400)의 조작단계(406)를 참조하면, 상기 복수 개의 서브셀(102)의 인접한 서브셀들을 상기 복수 개의 서브셀(102)의 상응하는 인접한 서브셀들의 인접한 외주에 있는 상기 잔여 솔더 페이스트(506)에 부착된 상응하는 금속 리본(106)과 결합시킨다. 일 실시예에서, 금속 리본(106)은 적외선(IR) 오븐 내에서 리플로우 공정에 의해 또는 열선을 사용하여, 상기 복수 개의 서브셀(102)에 납땜된다. 일 실시예에 의하면, 개별화 공정 이전에 솔더 페이스트가 도포되기 때문에, 솔더 페이스트는 도 1에 나타낸 구조체의 금속 리본(106)의 영역(110)에 위치되는 것이 아니라 영역(108)에 위치된다.
제2 예시적 가공 방식에 있어서, 도 6은 본 개시의 다른 실시예에 따른, 서브셀들을 형성하기 위한 개별화 공정을 이용하여 태양 전지를 제조하는 또 다른 방법에서의 조작단계들을 나타내는 흐름도이다. 도 7a와 도 7b는 본 개시의 또 다른 실시예에 따른, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 제조 방법에서의 다양한 조작단계들(도 6의 흐름도에 나타낸 조작단계들에 상응함)의 단면도를 나타낸다.
도 7a에 상응하는, 도 6의 흐름도(600)의 조작단계(602)를 참조하면, 태양 전지의 제조 방법은 우선 반도체 기판의 복수의 스크라이브 영역(700)을 따라 반도체 기판을 스크라이빙하여 복수 개의 서브셀(102)을 형성하는 것을 포함하며, 이 때 각각의 서브셀은 개별화 공정을 거쳐 물리적으로 분리되는 반도체 기판 부분을 포함한다.
도 7b에 상응하는, 도 6의 흐름도(600)의 조작단계(604)를 참조하면, 반도체 기판을 스크라이빙하는 것에 이어, 상기 복수 개의 서브셀(102)의 상응하는 인접한 서브셀들의 인접한 외주에 복수의 솔더 페이스트층(702) 영역을 형성한다.
도 1에 상응하는, 도 6의 흐름도(600)의 조작단계(606)를 참조하면, 상기 복수 개의 서브셀(102)의 인접한 서브셀들을 솔더 페이스트층(702)에 부착된 상응하는 금속 리본(106)과 결합시킨다. 일 실시예에서, 금속 리본(106)은 적외선(IR) 오븐 내에서 리플로우 공정에 의해 또는 열선을 사용하여, 상기 복수 개의 서브셀(102)에 납땜된다.
일 실시예에서, 금속 리본(106)을 서브셀(106)에 결합시키기 이전에 솔더 페이스트층(702)이 서브셀들(102)에 도포된다. 이의 한 실시예에 의하면, 솔더 페이스트는 도 1에 나타낸 구조체의 금속 리본(106)의 영역(110)에 위치되는 것이 아니라 궁극적으로는 영역(108)에 위치된다. 다른 실시예에서, 솔더 페이스트층(702)은 금속 리본들(106)에 도포되며, 그런 후엔 결과적으로 서브셀들(106)에 결합된다. 이의 한 실시예에 의하면, 솔더 페이스트는 도 1에 나타낸 구조체의 금속 리본(106)의 영역(110)에 위치되는 것이 아니라 궁극적으로는 영역(108)에 위치된다.
일 실시예에서, 다이싱 또는 개별화 공정은 기계 방식, 레이저 방식, 또는 레이저-기계 방식을 이용하여 수행된다. 일 실시예에서, 이러한 다이싱 또는 개별화 공정은 전술한 바와 같이 리본 부착 이전에 수행된다. 리본 부착 이전에 다이싱을 수행하는 것의 장점은 기판 션팅 문제점을 피한다는 데에 있다. 그러나, 다른 실시예들에서는 다이싱 또는 개별화 공정이 리본 부착 이후에 수행된다.
일 실시예에 의하면, 태양 전지를 부분적으로 또는 완전히 개별화하기 위해 레이저 스크라이빙 공정을 이용한다. 일 실시예에서는 표준 실리콘 기판-기반 셀의 내크랙성을 하나의 디자인 특징으로 활용하기 위해 개별화 공정을 구현한다. 이의 한 실시예에 의하면, 표준 크기의 셀을 소정 개수의 서브-다이오드 분할부들로 도금하고, 고의적으로 크랙을 형성한다. 예를 들어, 스크라이브 + 브레이킹 방식은 (i) 기판이 부분적으로 (예컨대, 대략 70% 깊이로) 스크라이빙된 후에 (ii) 브레이킹을 따라 크랙이 생겨 전극형성 구조체에서 끝나는 경우에 적용될 수 있다. 다른 실시예에서는 레이저 스크라이브-단독 방식을 구현한다. 임의의 이러한 다이싱 또는 개별화 공정에서는, 피코초 레이저 어블레이션 공정을 이용하여, 비교적 깔끔한 스크라이빙 공정을 제공하고, 재결합을 낮추며, 스크라이브 폭을 감소시킬 수 있다. 또 다른 선택 안으로, 스크라이브 라인이 더 넓고 처리량이 더 높은 나노초 레이저 또는 그보다 긴 레이저가 있지만, 재결합률 증가 및 잔해 가능성과 결부될 수 있다.
일 실시예에서, 전술된 방식들 중 하나 이상을 구현함으로써 궁극적으로는 신뢰성 있는 고압 패널을 비용 효율적인 방식으로 제공할 수 있게 된다. 저비용으로 마이크로인버터가 통합된 고전압 패널은 예컨대 주택 시장에 상당한 영향을 미칠 수 있다. 전술된 방식들의 유효성을 입증하고자, 도 8은 본 개시의 일 실시예에 따른, 금속 시드형 셀-상측 전극형성 및 금속 리본형 서브셀간 전극형성이 이루어진 다이싱된 셀에 있어서, 핑거 길이(센티미터)의 함수로서의 금속 두께(마이크론)를 나타내는 선도이다. 도 8의 선도는 34 μm, 5 인치의 완전 셀에 대한 등가 핑거 두께를 보여준다. 도 8의 선도에 입증된 대로, 그리고 하나 이상의 실시예에 따르면, 소형 셀들은 저전류 장점을 지니므로 두꺼운 도금 금속을 피하고 더 얇은 금속 핑거들을 사용할 수 있다.
또 다른 추가의 실시예들에서는 다이싱된 셀들로 인한 전력 손실의 위험을 해결하기 위한 방식들이 설명된다. 예시적 일 실시예에서는 에지 손실을 감소시키기 위한 방식들이 구현된다. 이의 한 실시예에 의하면, 태양 전지의 수광면을 텍스쳐링하기 전에 예비-홈형성(pre-grooving) 공정이 수행된다. 후속으로는 브레이킹 공정과, 가능하다면 분리-후(post-isolation) 패시베이션 공정이 따른다. 이의 한 실시예에서는, 패시베이션되지 않은 P형 도핑 영역의 재결합률보다 패시베이션되지 않았을 때의 재결합률이 낮은 N형 도핑 영역 내에 스크라이브가 주로 또는 전부 속하도록 에미터가 설계되며, 이에 따라 전력 손실이 상당히 감소되는 결과를 가져온다. 다른 실시예에서, 에미터와 스크라이브는 P-N 접합과 스크라이브의 교차점이 거의 없거나 전혀 없도록 설계되는데, 이는 패시베이션되지 않은 접합들에서의 재결합률이 상당히 더 높아 더 많은 전력 손실을 초래하기 때문이다. 또한, 일 실시예에서, 특정 레이저 매개변수들이 측벽 손상, 용융 현상, 및 배면 상의 절연 유전체 적층체 파열을 일으킬 수 있다는 이해를 바탕으로, 해당 레이저 매개변수들은 이러한 손상, 용융 현상 및 파열을 최소화하도록 선택된다. 통상, 이는 펄스-길이가 더 짧은(예컨대, 대략 10 나노초 미만) 레이저를 선택하게 유도하고, 배면측 유전체의 파열까지는 일어나지 않도록 하는 공정들(예컨대, 홈 형성에 이은 기계적 분리)로 유도한다.
본원에 기술되는 실시예들에 따르면, 예시적 레이아웃들로, 반쪽셀, 1/4-셀, 10-셀, 또는 6-셀 디자인(도 1, 도 5a, 도 5b, 도 7a 및 도 7b에 도시된 마지막 디자인)이 있다. 일부 실시예들은 후면전극형 태양 전지에 관한 것이고, 일부 실시예들은 제어가능한 전압 및 전류를 갖는 다이싱된 다중-다이오드 셀의 제조, 가변적 전압 및 전류를 갖는 모듈, 그리고 비교적 큰 셀들의 제조를 가능하게 한다.
본원에 기술된 실시예들의 기술 사상 및 범주 내에서, 개별화된 태양 전지 내 서브셀들의 개수 및 전기적 연결에 대한 다양한 배치형태가 고려될 수 있음을 이해해야 한다. 제1 예시적 실시예에서, 태양 전지를 4개의 서브셀로 다이싱한 경우, 개별 서브셀은 단일 다이오드 완전셀의 1/4 전류 및 단일 다이오드 셀과 동일한 전압을 갖는 반면, 합체된 4-다이오드 완전셀은 풀-사이즈 단일 다이오드 셀과 동일한 전류 및 동일한 전압을 갖는다. 제2 예시적 실시예에서, 태양 전지를 병렬 배치형태의 2개의 서브셀로 다이싱한 경우, 이들 서브셀은 1/2 전류 및 동일한 전압을 가지며, 합체된 완전셀은 동일한 전류 및 동일한 전압을 갖는다. 제3 예시적 실시예에서, 태양 전지를 직렬 배치형태의 2개의 서브셀로 다이싱한 경우, 이들 서브셀은 단일 다이오드 완전셀의 1/2 전류 및 동일한 전압을 가지며, 합체된 완전셀은 1/2 전류를 갖되 동일 크기의 단일 다이오드 셀의 2배 전압을 갖는다. 제4 예시적 실시형태에서는, 전술된 바와 같이 태양 전지를 직렬 배치형태의 6개의 서브셀로 다이싱한다. 제5 예시적 실시형태에서, 태양 전지를 직렬 배치형태의 10개의 서브셀로 다이싱한 경우, 합체된 셀의 전압은 동일 크기의 단일 다이오드 셀의 10배, 즉, 약 6.3 Vmp이다. 상기 합체된 셀의 전류는 원래 셀의 전류의 대략 1/10(예컨대, 약 0.5A)이다. 이러한 셀은 소비자를 위한 충전 용도로 USB를 충전하는 데 직접 사용될 수 있거나, 또는 96 셀 모듈에 내장된 경우라면 대략 600V의 전압을 생성할 수 있다. 이러한 유형의 셀 디자인에서의 전류가 10배 감소되면 저항 가열로 인한 피크 온도의 저하를 통해 신뢰성 및 안전성이 개선될 수 있다.
본원에 기술된 방식들을 이용하여 다른 배치형태의 서브셀, 예컨대, 비제한적으로 3x3, 4x4 등 유형의 배치형태 또한 가능하다는 것을 이해해야 한다. 또한, 원래 셀 내 서브셀들의 직렬 및 병렬 구조형태들의 조합도 가능하다. 이들 방식은 후면전극형 셀 및 전면전극형 셀 모두에 유리할 수 있다. 또한, 인버터를 요하는 AC 전력 적용의 경우, 전압을 인버터 출력에 정합되도록 스케일링하면 인버터 부품 비용 면에서, 즉 표준 패널 전압(예컨대, 대략 50V)에서 전형적 주거용 혹은 상업용 전력 수요(대략 240 Vrms AC)까지 끌어올리는 데 필요한 승압 전력 전자제품에서 상당한 절약될 수 있다.
본 개시의 일 실시예에 따르면, 다이싱된 태양 셀의 각각의 서브셀은 대략적으로 동일한 전압 특성과 대략적으로 동일한 전류 특성을 갖는다. 일 실시예에서, 복수 개의 서브셀은 복수의 병렬 다이오드(in-parallel diodes), 복수의 직렬 다이오드(in-series diodes) 또는 이들의 조합이다. 일 실시예에서, 태양 전지, 그리고 이에 따라 서브셀 부분들은 후면전극형 태양 전지이며, 개별화 공정을 거쳐 물리적으로 분리되는 반도체 기판 부분들의 각각의 전극형성 구조체는 수광면 반대측인 후면 상에 배치된다. 이의 한 실시예에서, 서브셀 각각의 후면은 대략적으로 동일한 표면적을 갖는다. 특정한 일 실시예에 의하면, 아래에 더 상세히 설명되겠지만, 서브셀들의 각각의 수광면은 텍스쳐링된 표면이다.
본 개시의 일 실시예에 따르면, 개별화 공정을 거쳐 물리적으로 분리된 반도체 기판 부분들의 각각은 N형 단결정질 기판으로부터 제조된 것과 같은 벌크 단결정질 실리콘 기판 부분이다. 이의 한 실시예에서, 각각의 실리콘 부분은 기판 자체에 형성되는 하나 이상의 N+ 영역(예컨대, 인 또는 비소 도핑된 영역)과 하나 이상의 P+ 영역(예컨대, 붕소 도핑된 영역)을 포함한다. 다른 실시예들에서, 각각의 실리콘 부분은 규소 기판 위에 형성되는 하나 이상의 다결정질 실리콘 N+ 영역과 하나 이상의 다결정질 실리콘 P+ 영역을 포함한다.
일 실시예에서, 전지 제조 방법은 반도체 기판을 스크라이빙하기 이전에 반도체 기판의 제2 표면(수광면)을 텍스쳐링하는 것을 더 포함한다. 이의 한 실시예에 의하면, 이들 조작단계를 상기와 같은 순서로 수행하면 다이싱 손상을 줄일 수 있다. 이의 한 실시예에 의하면, 웨이퍼의 부분적 홈형성을 우선 수행하고, 그런 후에 실리콘 에칭 공정 시 임의의 손상을 제거(예컨대, 텍스쳐링)한다. 그러나, 다른 실시예에서는, 스크라이빙을 수행하고, 그런 후에 후속 습식 에칭이 구현된다. 어느 경우에서든, 태양 전지의 수광면을 택스쳐링하는 것은, 일 실시예에 의하면, 수산화물-기반 에칭 공정을 이용한 텍스쳐링을 포함할 수 있다. 텍스쳐링된 표면은, 입사광을 산란시켜, 태양 전지의 수광면에서 반사되는 빛의 양을 감소시키는, 규칙적 또는 불규칙적 요철 형상 표면을 가진 것일 수 있음을 이해해야 한다. 추가의 실시예에서는 수광면 상에 패시베이션층 또는 반사방지 코팅층을 형성하는 것이 포함될 수 있다.
각각이 서브셀들로 개별화되는 복수 개의 태양 전지가 하나의 광기전(PV) 모듈에 포함될 수 있음을 이해해야 한다. 이의 한 실시예에 의하면, 각각의 태양 전지에 있어서, 개별화 공정을 거쳐 물리적으로 분리된 반도체 기판 부분들의 인접한 반도체 기판 부분들 사이의 홈 안에 PV 모듈 라미네이트의 봉지재 물질이 위치된다. 즉, 일 실시예에서는, 반도체 기판을 스크라이빙하는 것에 이어 후속으로 태양 전지들이 광기전(PV) 모듈 라미네이트 내에 매립된다. 개별화 공정을 거쳐 물리적으로 분리된 반도체 기판 부분들의 인접한 반도체 기판 부분들 사이의 홈에 PV 모듈 라미네이트의 봉지재 물질, 예컨대, 에틸렌 비닐 알코올(EVA) 또는 폴리올레핀을 채운다. 이의 한 실시예에 의하면, 봉지재는 인접한 서브셀 부분들 사이에 내마모성은 물론 션팅 내성을 부여한다. 일 실시예에서, 봉지재 물질은 대략 1000 V/cm를 상회하는 절연파괴 강도를 가짐에 따라, 인접한 서브셀들 사이에는 상기 물질에 의해 션트 방지 효과가 적절히 부여된다. 일 실시예에서, 개별화 공정의 결과로 생긴 가는 홈 안으로 봉지재 물질이 확실히 유입되도록, 도포되었을 때 봉지재는 충분히 낮은 점성 또는 높은 용융 흐름을 지닌다. 또한, PV 모듈 내 셀-대-셀 배선은 직렬, 병렬 또는 이들의 조합 형태의 배선을 포함할 수 있다.
본원에 기술된 실시예들의 하나 이상의 이점 또는 장점으로, 태양 전지 제조를 위해 추가 금속을 도입하지 않고도 보다 큰 웨이퍼들(예컨대, 156 cm)의 사용을 가능하게 한다는 점이 포함될 수 있다. 실시예들은, 5V USB 적용에 대해 전술된 것과 같은 고전압 디자인, 또는 120/240 Vrms 인버터 적용을 비롯하여 확장 가능한 전압 및 전류 디자인을 가능케 하도록 구현될 수 있다. 하나 이상의 실시예는 종래의 전지 제조를 위해 미리 설치되어 있는 반도체 제조(fab) 모듈들의 변경하지 않으면서 표준 전지 제조 공정을 이용하는 것을 포함한다. 추가적 서브셀 배선들의 특별한 핸들링 또는 사용이 전혀 필요하지 않을 수 있다. 금속 그리드 저항에 기인하는 전력 손실이 금속 그리드 핑거의 길이의 제곱에 비례하여 감소될 수 있다. 마지막으로, 더 낮은 전류 및 잠재적으로는 더 신뢰성 있는 전지 제조를 바탕으로 효율성 이점들이 성취될 수 있다.
특정 물질들을 전술된 실시예들을 참조하여 구체적으로 설명하였지만, 몇몇 물질은 다른 물질로 쉽게 대체될 수 있으며, 이러한 실시예들도 본 개시의 기술 사상과 범주 내에 속한다. 예를 들어, 일 실시예에 의하면, 상이한 물질의 기판, 이를테면 III 내지 V족 물질의 기판을 실리콘 기판 대신 사용할 수 있다. 또한, N+ 형 도핑 다음으로 P+ 형 도핑이 이루어지게 하는 순서가 구체적으로 태양 전지의 후면 상의 에미터 영역들을 위한 것으로 설명되었지만, 다른 고려되는 실시예들에는 도전성 유형을 그 반대 순서로, 예컨대 P+ 형 도핑 다음으로 N+ 형 도핑이 각각 이루어지게 하는 것이 포함됨을 이해해야 한다. 그 외에도, 대부분 후면전극형 태양 전지 구성에 대해 언급하였지만, 본원에 기술된 방식들을 전면전극형 태양 전지에도 역시 적용할 수 있음을 이해해야 한다. 다른 실시예들에 의하면, 전술된 방식들은 태양 전지 이외의 구조체들을 제조하는 데 적용될 수 있다. 예를 들어, 본원에 기술된 방식들이 발광 다이오드(LED)의 제조에 도움이 될 수 있다.
이와 같이, 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지의 제조 방법들과, 그에 따라 제조되는 태양 전지를 개시하였다.
비록 특정 실시예들을 전술하였지만, 어느 한 특정 특징부와 관련하여 오로지 한 실시예만 설명된 경우에도, 이들 실시예는 본 개시의 범주를 제한하도록 의도되지 않는다. 본 개시에 제공된 특징부들의 예들은 달리 언급되지 않는 한 제한적이기보다는 예시적인 것으로 의도된다. 본 개시로 이익을 취하게 되는 당업자라면 명백하게 알 수 있듯이, 위의 설명은 그러한 대안예, 수정예 및 등가물을 포함하고자 한다.
본 개시의 범주는 본원에서 다루어지는 문제들 중 임의의 것 또는 전부를 완화시키든 그렇지 않든 간에, 본 명세서에 (명백히 또는 암시적으로) 개시된 임의의 특징 또는 특징들의 조합, 또는 이들의 임의의 일반화를 포함한다. 따라서, 본 출원(또는 이에 대한 우선권을 주장하는 출원)의 등록업무가 진행되는 동안 그러한 특징들을 임의 조합하는 것으로 새로운 청구항들이 생성될 수 있다. 특히, 첨부된 청구범위와 관련하여, 종속 청구항으로부터의 특징들이 독립 청구항의 특징들과 조합될 수 있고, 각각의 독립 청구항으로부터의 특징들이 단지 첨부된 청구범위에 열거된 특정 조합이 아닌 임의의 적절한 방식으로 조합될 수 있다.

Claims (23)

  1. 태양 전지에 있어서, 상기 태양 전지는:
    복수 개의 서브셀을 포함하되, 상기 복수 개의 서브셀의 각각은 개별화 공정을 거쳐 물리적으로 분리되는 반도체 기판 부분을 포함하고, 상기 복수 개의 서브셀의 각각은 서브셀의 에미터 영역들을 상호 연결(interconnect)하는 서브셀-상측 전극형성 구조체(on-sub-cell metallization structure)를 포함하며, 상기 서브셀-상측 전극형성 구조체는 복수 개의 서브셀의 후면에 위치되고;
    상기 복수 개의 서브셀의 인접한 서브셀들을 연결시키는 서브셀간 전극형성 구조체(inter-sub-cell metallization structure)를 포함하되, 상기 서브셀간 전극형성 구조체는 상기 서브셀-상측 전극형성 구조체와 조성 면에서 상이하며 복수 개의 서브셀의 후면에 위치되고, 상기 서브셀간 전극형성 구조체는 복수 개의 서브셀의 인접한 서브셀들 사이에서 상응하는 스크라이브 라인을 따라 적층된 전도 특징부를 포함하며, 상기 전도 특징부는 가장 긴 길이의 스크라이브 라인과 동일한 방향을 따라 가장 긴 길이를 갖고, 스크라이브 라인은 스크라이브 라인의 일 단부에서 전도 특징부의 맞은편에 개구를 포함하며, 전도 특징부는 복수 개의 서브셀의 인접한 서브셀 사이의 스크라이브 라인 내로 연장되지 않는, 태양 전지.
  2. 제1항에 있어서,
    상기 서브셀간 전극형성 구조체는 복수 개의 서브셀의 상응하는 인접한 서브셀들을 연결시키는 복수 개의 금속 리본을 포함하는 것인 태양 전지.
  3. 제2항에 있어서,
    상기 복수 개의 금속 리본은 복수 개의 서브셀의 상응하는 인접한 서브셀들의 인접한 외주에 위치된 솔더 페이스트층 상에 배치되는 것인 태양 전지.
  4. 제2항에 있어서,
    상기 복수 개의 금속 리본의 각각은 50 내지 300 마이크론 범위의 두께를 갖는 것인 태양 전지.
  5. 제2항에 있어서,
    상기 리본 각각은 리본의 중심을 따라 하나 이상의 홀(hole)을 포함하는 것인 태양 전지.
  6. 제5항에 있어서,
    상기 하나 이상의 홀은 리본 내의 응력 완화 특징부인 태양 전지.
  7. 제2항에 있어서,
    상기 복수 개의 금속 리본의 각각은 복수 개의 서브셀의 상응하는 인접한 서브셀들 사이에 개재되어 연장되는 중간 탭(intervening tab)을 포함하는 것인 태양 전지.
  8. 제7항에 있어서,
    상기 중간 탭은 탈착식 중간 탭인 태양 전지.
  9. 제1항에 있어서,
    상기 서브셀-상측 전극형성 구조체는 금속 시드층을 포함하는 것인 태양 전지.
  10. 제9항에 있어서,
    상기 서브셀-상측 전극형성 구조체는 상기 금속 시드층만으로 구성되는 것인 태양 전지.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020180000186A 2016-12-30 2018-01-02 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지 Active KR102511697B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/396,098 2016-12-30
US15/396,098 US11502213B2 (en) 2016-12-30 2016-12-30 Solar cell having a plurality of sub-cells coupled by cell level interconnection

Publications (2)

Publication Number Publication Date
KR20180079228A KR20180079228A (ko) 2018-07-10
KR102511697B1 true KR102511697B1 (ko) 2023-03-17

Family

ID=62568376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000186A Active KR102511697B1 (ko) 2016-12-30 2018-01-02 셀 레벨 배선에 의해 연결되는 복수 개의 서브셀을 구비한 태양 전지

Country Status (4)

Country Link
US (2) US11502213B2 (ko)
KR (1) KR102511697B1 (ko)
CN (1) CN108281503B (ko)
DE (1) DE102017223897B4 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7542011B2 (ja) 2019-06-03 2024-08-29 ジュスン エンジニアリング カンパニー リミテッド 太陽電池の製造方法
KR102723190B1 (ko) * 2019-06-04 2024-10-29 주성엔지니어링(주) 태양전지 제조방법
CN111883658B (zh) * 2020-07-31 2023-10-20 中国科学院合肥物质科学研究院 一种钙钛矿太阳能电池模块及其制备方法
DE102022113753A1 (de) * 2022-05-31 2023-11-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung eines Solarzellenmoduls

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009112544A2 (de) * 2008-03-14 2009-09-17 Ersol Solar Energy Ag Verfahren zur herstellung monokristalliner solarzellen mit rückseitiger kontaktstruktur
US20130139871A1 (en) * 2010-09-29 2013-06-06 Kyocera Corporation Solar cell module and method of manufacturing solar cell module
US20150059831A1 (en) 2012-05-09 2015-03-05 Sanyo Electric Co., Ltd. Solar cell module

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754544A (en) * 1985-01-30 1988-07-05 Energy Conversion Devices, Inc. Extremely lightweight, flexible semiconductor device arrays
JPS62112381A (ja) * 1985-11-11 1987-05-23 Sharp Corp 太陽電池モジユ−ル製造方法
US5164019A (en) * 1991-07-31 1992-11-17 Sunpower Corporation Monolithic series-connected solar cells having improved cell isolation and method of making same
JP3349318B2 (ja) * 1995-11-27 2002-11-25 三洋電機株式会社 太陽電池モジュール
EP1900038A4 (en) 2005-06-17 2012-01-04 Transform Solar Pty Ltd SOLAR CELL CONNECTION PROCESS
WO2008090718A1 (ja) * 2007-01-25 2008-07-31 Sharp Kabushiki Kaisha 太陽電池セル、太陽電池アレイおよび太陽電池モジュールならびに太陽電池アレイの製造方法
US8263853B2 (en) * 2008-08-07 2012-09-11 Emcore Solar Power, Inc. Wafer level interconnection of inverted metamorphic multijunction solar cells
KR101627377B1 (ko) * 2009-12-09 2016-06-03 엘지전자 주식회사 태양 전지 모듈
US8187907B1 (en) * 2010-05-07 2012-05-29 Emcore Solar Power, Inc. Solder structures for fabrication of inverted metamorphic multijunction solar cells
EP2690669A4 (en) * 2011-03-25 2014-08-20 Sanyo Electric Co SOLAR CELL
US9515217B2 (en) * 2012-11-05 2016-12-06 Solexel, Inc. Monolithically isled back contact back junction solar cells
US9947820B2 (en) * 2014-05-27 2018-04-17 Sunpower Corporation Shingled solar cell panel employing hidden taps
US9780253B2 (en) * 2014-05-27 2017-10-03 Sunpower Corporation Shingled solar cell module
US20140124014A1 (en) * 2012-11-08 2014-05-08 Cogenra Solar, Inc. High efficiency configuration for solar cell string
US9287431B2 (en) * 2012-12-10 2016-03-15 Alliance For Sustainable Energy, Llc Superstrate sub-cell voltage-matched multijunction solar cells
US10074755B2 (en) * 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9219174B2 (en) * 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US9847438B2 (en) * 2013-03-15 2017-12-19 Sunpower Corporation Reduced contact resistance and improved lifetime of solar cells
DE112014004468B4 (de) * 2013-09-25 2022-02-03 Panasonic Intellectual Property Management Co., Ltd. Solarzelle, Solarzellenmodul und Solarzellen-Herstellungsverfahren
KR102124520B1 (ko) * 2013-10-29 2020-06-18 엘지전자 주식회사 태양 전지 모듈 및 그 제조 방법
DE102014200956A1 (de) * 2013-12-20 2015-06-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Photovoltaische Zelle, Photovoltaikmodul sowie dessen Herstellung und Verwendung
US9496437B2 (en) 2014-03-28 2016-11-15 Sunpower Corporation Solar cell having a plurality of sub-cells coupled by a metallization structure
US9559219B1 (en) * 2014-06-23 2017-01-31 Sandia Corporation Fast process flow, on-wafer interconnection and singulation for MEPV
US20160233352A1 (en) * 2014-12-05 2016-08-11 Solarcity Corporation Photovoltaic electrode design with contact pads for cascaded application
CN105789359A (zh) * 2016-03-29 2016-07-20 晶澳（扬州）太阳能科技有限公司 一种双面太阳能电池组件的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009112544A2 (de) * 2008-03-14 2009-09-17 Ersol Solar Energy Ag Verfahren zur herstellung monokristalliner solarzellen mit rückseitiger kontaktstruktur
US20130139871A1 (en) * 2010-09-29 2013-06-06 Kyocera Corporation Solar cell module and method of manufacturing solar cell module
US20150059831A1 (en) 2012-05-09 2015-03-05 Sanyo Electric Co., Ltd. Solar cell module

Also Published As

Publication number Publication date
US20230033252A1 (en) 2023-02-02
US11824130B2 (en) 2023-11-21
CN108281503B (zh) 2023-03-21
DE102017223897B4 (de) 2022-10-27
US20180190849A1 (en) 2018-07-05
US11502213B2 (en) 2022-11-15
CN108281503A (zh) 2018-07-13
DE102017223897A1 (de) 2018-07-05
KR20180079228A (ko) 2018-07-10

Similar Documents

Publication Publication Date Title
US11398576B2 (en) Solar cell having a plurality of sub-cells coupled by a metallization structure
CN106165116B (zh) 带有旁路二极管的光伏模块
KR101563851B1 (ko) 광기전 태양 전지 및 모듈의 모놀리식으로 집적된 바이패스 스위치를 위한 방법 및 시스템
US11824130B2 (en) Solar cell having a plurality of sub-cells coupled by cell level interconnection
KR102720052B1 (ko) 태양 전지용 1차원 금속화
US20230044021A1 (en) Solar cells having junctions retracted from cleaved edges
JP7521121B2 (ja) タンデム太陽電池
KR20130139493A (ko) 바이패스 다이오드 일체형 태양전지 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180102

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201221

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180102

Comment text: Patent Application

PN2301 Change of applicant

Patent event date: 20220401

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220821

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230225

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230315

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230315

End annual number: 3

Start annual number: 1

PG1601 Publication of registration