WO2018116381A1

WO2018116381A1 - 制御回路、表示装置、補正システム、制御方法及び補正方法

Info

Publication number: WO2018116381A1
Application number: PCT/JP2016/087991
Authority: WO
Inventors: 三上　浩
Original assignee: 堺ディスプレイプロダクト株式会社
Priority date: 2016-12-20
Filing date: 2016-12-20
Publication date: 2018-06-28

Abstract

画像を表示する表示パネル（２）を制御する制御回路（４０）である。表示パネル（２）は、記憶部（２１）を含む。制御回路は、通信部（４１）と、制御部（４２）とを備える。通信部は、表示パネルに通信接続する。制御部は、通信部を介して表示パネルを制御する。表示パネルの記憶部（２１）には、表示パネルに対する、所定の汎用フォーマット（Ｆ０）のムラ補正データ（５０）が格納されている。制御部は、表示パネルの記憶部から汎用フォーマットのムラ補正データを読み出し（Ｓ２１）、制御回路において表示パネルの表示ムラを補正するための専用フォーマット（Ｆ１，Ｆ２）に基づいて、読み出したムラ補正データを、汎用フォーマットから専用フォーマットに変換する（Ｓ２２）。

Description

制御回路、表示装置、補正システム、制御方法及び補正方法

　本発明は、表示パネルの制御回路、表示装置、補正システム、制御方法及び補正方法に関する。

　従来、液晶パネル等の表示パネルを備える表示装置において、表示画像における輝度ムラ及び色ムラなどの表示ムラを補正する技術が知られている（例えば、特許文献１参照）。

　特許文献１は、表示パネルの表示ムラを補正する補正システムを開示している。特許文献１の補正システムは、表示パネルに画像データを供給する信号源と、表示パネルの表示領域を撮像するカメラと、撮像画像に基づき表示パネルの補正データを生成するコンピュータとを備えている。特許文献１の補正システムは、表示パネルを備える表示装置毎に補正データを書き込む時間及び補正データを消去する時間の短縮を図るため、補正データを記憶する記憶装置として、当該表示装置が備えるＤＲＡＭ等の揮発性記憶装置を用いている。

国際公開第２０１２／１３３８９０号

　本発明は、表示パネルの製造管理を行い易くすることができる表示パネルの制御回路、表示装置、補正システム、制御方法及び補正方法を提供することを目的とする。

　本発明の一態様に係る制御回路は、画像を表示する表示パネルを制御する制御回路である。制御回路は、通信部と、制御部とを備える。表示パネルは、記憶部を含む。通信部は、表示パネルに通信接続する。制御部は、通信部を介して表示パネルを制御する。表示パネルの記憶部には、表示パネルに対する、所定の汎用フォーマットのムラ補正データが格納されている。制御部は、表示パネルの記憶部から汎用フォーマットのムラ補正データを読み出し、制御回路において表示パネルの表示ムラを補正するための専用フォーマットに基づいて、読み出したムラ補正データを、汎用フォーマットから専用フォーマットに変換する。

　また、本発明の一態様に係る表示装置は、制御回路と、表示パネルとを備える。表示パネルは、汎用フォーマットのムラ補正データを格納する記憶部を備える。

　また、本発明の一態様に係る補正システムは、表示パネルの制御回路によって表示パネルの表示ムラを補正するために使用されるムラ補正データを生成する補正システムである。補正システムは、信号源と、撮像装置と、制御装置とを備える。信号源は、所定の基準画像を表示パネルに表示させるための信号を出力する。撮像装置は、上記信号に基づき表示パネルに表示された基準画像を撮像して撮像画像を生成する。制御装置は、撮像画像に基づき表示パネルに対する所定の汎用フォーマットのムラ補正データを生成して表示パネルの記憶部に記録する。汎用フォーマットは、表示パネルの制御回路の仕様に依存しないフォーマットである。

　また、本発明の一態様に係る制御方法は、制御回路が、画像を表示する表示パネルを制御する制御方法である。

　また、本発明の一態様に係る補正方法は、制御装置が、表示パネルの制御回路によって表示パネルの表示ムラを補正するために使用されるムラ補正データを生成する補正方法である。

　本発明に係る制御回路、表示装置、補正システム、制御方法及び補正方法によると、補正システムで生成されるムラ補正データの汎用フォーマットが、制御回路では専用フォーマットに変換される。これにより、表示パネルの製造管理を行い易くすることができる。

実施形態１に係る補正システムの全体構成を示すブロック図補正システムにおけるＰＣの構成を示すブロック図ムラ補正データの種々のフォーマットを説明するための図補正システムにおいてムラ補正データが生成される区画を説明するための図補正システムにおけるムラ補正データの生成処理を示すフローチャート実施形態１におけるムラ補正データの汎用フォーマットを説明するための図実施形態１に係る表示装置の構成を示すブロック図表示装置のパネル制御回路におけるデコード処理を示すフローチャート表示装置のパネル制御回路における表示制御処理を示すフローチャート

　以下、添付の図面を参照して本発明に係る実施の形態を説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

（実施形態１）
１．構成
　実施形態１に係る補正システムの構成について、以下説明する。

１－１．システム構成
　実施形態１に係る補正システムの全体構成について、図１を参照して説明する。図１は、本実施形態に係る補正システム１の全体構成を示すブロック図である。

　本実施形態に係る補正システム１は、図１に示すように、信号源１１と、カメラ１２と、ＰＣ（パーソナルコンピュータ）１３と、パネル制御回路１４とを備える。補正システム１は、複数の表示パネル２の製造出荷時などにおいて、各表示パネル２が表示する画像の表示ムラを補正するための設定を行うシステムである。

　表示パネル２は、例えばオープンセルの液晶パネルであり、パネル制御回路１４などによって外部から画像表示を制御される。表示パネル２は、例えばマトリクス状に配置された複数の画素により画像を表示する表示領域２ａを有する。表示パネル２は、ＳＰＩ（Serial Peripheral Interface）フラッシュメモリなどのメモリ２１を備える。メモリ２１には、例えば表示パネル２の固有の情報が記録される。メモリ２１は、表示パネル２の記憶部の一例である。

　信号源１１は、補正システム１による処理対象の表示パネル２に表示させるための画像（基準画像）を示す映像信号を生成する信号生成回路である。信号源１１は、例えばＰＣ１３の制御により、映像信号をパネル制御回路１４に出力する。

　カメラ１２は、ＣＣＤ又はＣＭＯＳイメージセンサ等の撮像素子、並びにズームレンズ及びフォーカスレンズ等の撮像光学系を備える。カメラ１２は、例えばＰＣ１３の制御により、処理対象の表示パネル２の表示領域２ａに映し出された画像を撮像する。カメラ１２は、撮像した撮像画像を示す撮像データを生成し、生成した撮像データをＰＣ１３に出力する。カメラ１２は、本実施形態における撮像装置の一例である。

　ＰＣ１３は、補正システム１における信号源１１及びカメラ１２などの各部の動作を制御する。ＰＣ１３は、例えば所定のインタフェース回路（不図示）を介して表示パネル２のメモリ２１に接続され、メモリ２１に対する諸情報の書き込みを行う。ＰＣ１３は、本実施形態における制御装置の一例である。ＰＣ１３の構成の詳細については後述する。

　パネル制御回路１４は、表示パネル２の画像表示を制御するための専用回路である。補正システム１におけるパネル制御回路１４は、信号源１１と処理対象の表示パネル２との間に接続され、信号源１１からの映像信号に基づき表示パネル２の画像表示を制御する。この際、パネル制御回路１４は、表示パネル２のメモリ２１から諸情報を読み出して使用することができる。

　補正システム１は、表示パネル２のバックライトが外付けである場合、処理対象の表示パネル２に接続するためのバックライトを備えてもよい。

１－２．ＰＣの構成
　本実施形態におけるＰＣ１３の構成の詳細について、図２を参照して説明する。図２は、補正システム１におけるＰＣ１３の構成を示すブロック図である。

　ＰＣ１３は、図２に示すように、ＰＣ制御部３０と、ＰＣ記憶部３１と、ＲＡＭ３２と、ＲＯＭ３３と、ＰＣ表示部３４と、操作部３５と、機器インタフェース（Ｉ／Ｆ）３６と、ネットワークインタフェース（Ｉ／Ｆ）３７とを備える。

　ＰＣ制御部３０は、例えばソフトウェアと協働して所定の機能を実現するＣＰＵ又はＭＰＵで構成され、ＰＣ１３の全体動作を制御する。ＰＣ制御部３０は、ＰＣ記憶部３１に格納されたデータやプログラムを読み出して種々の演算処理を行い、各種の機能を実現する。例えば、ＰＣ制御部３０は、所定のプログラムの実行により、撮像データが示す撮像画像の画像解析を行うことで表示パネル２に設定するための情報（ムラ補正データ）を生成するムラ補正データの生成処理（詳細は後述）を行う（図５参照）。

　なお、ＰＣ制御部３０は、所定の機能を実現するように設計された専用の電子回路や再構成可能な電子回路などのハードウェア回路であってもよい。ＰＣ制御部３０は、ＣＰＵ、ＭＰＵ、マイコン、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ等の種々の半導体集積回路で構成されてもよい。

　ＰＣ記憶部３１は、ＰＣ１３の機能を実現するために必要なプログラム及びデータを記憶する記憶媒体である。ＰＣ記憶部３１は、例えばハードディスク（ＨＤＤ）又は半導体記憶装置（ＳＳＤ）などで構成される。ＰＣ記憶部３１は、例えばムラ補正データの生成処理をＰＣ制御部３０に実行させるためのプログラムを格納する。

　ＲＡＭ３２は、例えばＤＲＡＭ又はＳＲＡＭ等の半導体デバイスで構成され、データを一時的に記憶する。また、ＲＡＭ３２は、ＰＣ制御部３０の作業エリアとして機能してもよい。ＲＡＭ３２は、例えば撮像データ及びムラ補正データなどを記憶する。

　ＲＯＭ３３は、例えばＰＣ制御部３０が実行するプログラム及び固定パラメータなどを格納する。

　ＰＣ表示部３４は、例えば、液晶ディスプレイ又は有機ＥＬディスプレイで構成される。ＰＣ表示部３４は、例えば撮像データが示す撮像画像など、種々の情報を表示する。

　操作部３５は、ユーザが操作を行うユーザインタフェースである。操作部３５は、例えば、キーボード、タッチパッド、タッチパネル、ボタン、スイッチ、及びこれらの組み合わせで構成される。

　機器インタフェース３６は、ＰＣ１３に他の機器を接続するための回路（モジュール）である。機器インタフェース３６は、所定の通信規格にしたがい通信を行う。所定の規格は、例えばＵＳＢ、ＨＤＭＩ（登録商標）、ＩＥＥＥ１３９５、ＷｉＦｉ、及びＢｌｕｅｔｏｏｔｈ（登録商標）等を含む。ＰＣ１３は、機器インタフェース３６を介して、例えば信号源１１及びカメラ１２などに接続される。

　ネットワークインタフェース３７は、無線または有線の通信回線を介してＰＣ１３を通信ネットワークに接続するための回路（モジュール）である。ネットワークインタフェース３７は所定の通信規格に準拠した通信を行う。所定の通信規格は、例えばＩＥＥＥ８０２．３，及びＩＥＥＥ８０２．１１ａ／１１ｂ／１１ｇ／１１ａｃ等の通信規格を含む。ＰＣ１３と、信号源１１及びカメラ１２とは、ネットワークインタフェース３７を介して接続されてもよい。

２．動作
　以上のように構成される補正システム１の動作を以下に説明する。

２－１．動作の概要
　本実施形態に係る補正システム１の動作の概要及び課題について説明する。本実施形態に係る補正システム１（図１）は、例えば部品メーカにおいて表示パネル２の製造出荷時などに、個々の表示パネル２に対して、表示ムラを補正するためのムラ補正データを生成する。表示パネル２は、ムラ補正データが設定された状態で出荷され、例えば完成品メーカにおいて、別途用意されるパネル制御回路４０と共に、図７に示すような表示装置４に組み込まれる。表示装置４において、パネル制御回路４０は、表示パネル２に設定されたムラ補正データを使用して、表示ムラを補正するように表示パネル２の画像表示を制御する。

　従来、パネル制御回路による表示ムラの補正を機能させるために、補正システムでは、パネル制御回路の仕様に応じて異なるフォーマットで、表示パネルに対するムラ補正データの設定が行われていた。すなわち、従来の補正システムは、表示パネルと組み合わされる予定のパネル制御回路の仕様に応じたフォーマットに従うムラ補正データを生成し、同表示パネルのメモリに記録していた。

　このようなムラ補正データのフォーマットは、特に標準化されておらず、各種仕様のパネル制御回路専用のフォーマットとして、種々のフォーマットがある。以下、ムラ補正データのフォーマットについて、図３を用いて説明する。

　図３は、ムラ補正データの複数の異なるフォーマットを説明するための図である。図３では、一例として二つの異なるフォーマット、すなわち第１及び第２のフォーマットＦ１，Ｆ２を示している。第１及び第２のフォーマットＦ１，Ｆ２は、互いに異なる仕様の第１及び第２のパネル制御回路４０Ａ，４０Ｂそれぞれの専用のフォーマットである。

　図３（ａ）は、第１のパネル制御回路４０Ａに応じた第１のフォーマットＦ１で格納されたムラ補正データ５１を例示している。本例では、第１のパネル制御回路４０Ａは、表示ムラの補正を行うために、次式（１）を演算する。
Ｖｏｕｔ＝（Ａ×Ｖｉｎ×Ｖｉｎ）×（Ｂ×Ｖｉｎ）＋Ｃ　…（１）

　上式（１）において、Ｖｉｎは画素毎の階調の入力値であり、Ｖｏｕｔは同画素の階調の補正結果を示す出力値であり、Ａ，Ｂ，Ｃはパラメータである。上式（１）を採用する第１のパネル制御回路４０Ａの仕様に応じて、第１のフォーマットＦ１は、上式（１）のパラメータＡ，Ｂ，Ｃの値を特定の区画Ｒａ毎に規定する（図４参照）。区画Ｒａは、表示パネル２の表示領域を例えば８×８画素、４×４画素などの所定単位で分割する領域である（詳細は後述）。

　第１のフォーマットＦ１に従うムラ補正データ５１は、各区画Ｒａに対するパラメータＡ，Ｂ，Ｃの値を含み、これらの値が図３（ａ）に示すようにメモリ２１に格納される。第１のパネル制御回路４０Ａは、第１のフォーマットＦ１のムラ補正データ５１を解釈して、画素毎に、入力値Ｖｉｎと、区画Ｒａに対するパラメータＡ，Ｂ，Ｃとを用いて式（１）から出力値Ｖｏｕｔを算出する。これにより、第１のパネル制御回路４０Ａは、表示ムラの補正を実現できる。

　図３（ｂ）は、第１のパネル制御回路４０Ａとは異なる仕様の第２のパネル制御回路４０Ｂに応じた第２のフォーマットＦ２で格納されたムラ補正データ５２を例示している。本例では、第２のパネル制御回路４０Ｂは、第１のパネル制御回路４０Ａのための式（１）に代えて、次式（２）を採用する。
Ｖｏｕｔ＝ｆ（Ａ×Ｖｉｎ，Ｂ×Ｖｉｎ）×Ｃ＋Ｄ　　　　…（２）

　上式（２）において、パラメータＡ，Ｂ，Ｃ，Ｄは、式（１）の各パラメータとは別のパラメータであり、関数ｆ（）は所定の関数である。上式（２）に応じた第２のフォーマットＦ２は、上式（２）のパラメータＡ，Ｂ，Ｃ，Ｄの値を表示パネル２中の区画Ｒａ毎に規定する。すなわち、第２のフォーマットＦ２に従うムラ補正データ５２は、各区画Ｒａに対するパラメータＡ，Ｂ，Ｃ，Ｄの値を含み、これらの値が図３（ｂ）に示すように、メモリ２１に格納される。

　第２のパネル制御回路４０Ｂは、第２のフォーマットＦ２のムラ補正データ５２を解釈して、画素毎に、入力値Ｖｉｎと、区画Ｒａに対するパラメータＡ，Ｂ，Ｃ，Ｄとを用いて式（２）の演算を行うことにより、表示ムラの補正を実現できる。

　ここで、第２のパネル制御回路４０Ｂは、式（２）のパラメータＡ，Ｂ，Ｃ，Ｄを解釈可能であって別の式（１）のパラメータＡ，Ｂ，Ｃを解釈できない。すなわち、第２のパネル制御回路４０Ｂは、表示ムラの補正のために、第１のフォーマットＦ１のムラ補正データ５１を用いることはできない。同様に、第１のパネル制御回路４０Ａは、表示ムラの補正のために、第２のフォーマットＦ２のムラ補正データ５２を用いることができない。

　以上のような各種パネル制御回路４０Ａ，４０Ｂの仕様は、ムラ補正における演算方式の更新や、区画Ｒａのサイズ（８×８、８×４、４×４画素等）、駆動周波数の設定（６０Ｈｚ又は１２０Ｈｚ等）など多岐にわたり、これに応じて種々のフォーマットが存在し得る。

　従来の補正システムでは、ムラ補正データの設定に用いるフォーマット毎に、対応する仕様のパネル制御回路と組み合わせる専用品として別々に管理するように、表示パネル２の製造管理を行う必要があった。このため、例えば部品メーカは、完成品メーカが使用し得るパネル制御回路の仕様毎に、出荷前の表示パネル２を管理するためのコスト、およびフォーマット毎の表示パネル２の在庫を抱えるというリスクを負担しなければならなかった。

　そこで、本実施形態では、補正システム１においてパネル制御回路の仕様に依存しない汎用フォーマット（後述）によりムラ補正データをエンコードし、パネル制御回路４０の専用フォーマットへのデコードを、パネル制御回路４０に行わせる。これにより、表示パネル２をパネル制御回路の仕様毎に管理する必要をなくして、表示パネル２の製造管理を容易化する。以下、本実施形態に係る補正システム１の動作の詳細について説明する。

２－２．補正システムの動作
　本実施形態に係る補正システム１の動作について、図４，５を参照して説明する。図４は、補正システム１においてムラ補正データが生成される区画を説明するための図である。図５は、補正システム１におけるムラ補正データの生成処理を示すフローチャートである。

　図５のフローチャートは、補正システム１において一つの表示パネル２当たりに実行されるムラ補正データの生成処理を示している。ムラ補正データは、表示パネル２固有の表示ムラを補正するために、例えば表示装置４に組み込まれたパネル制御回路４０によって使用されるデータである。

　図５のフローチャートは、処理対象の表示パネル２が補正システム１の各部に接続されて設置された状態において開始される。本フローチャートによる各処理は、補正システム１におけるＰＣ１３によって実行される。

　まず、ＰＣ制御部３０は、処理対象の表示パネル２に表示させる基準画像を選択する（Ｓ１１）。基準画像は、補正システム１において表示ムラを検出するための基準となる画像であり、例えば全画素がグレースケールの所定の基準階調に設定された画像である。本実施形態では、基準階調が互いに異なる複数の基準画像が利用される。基準階調は、例えば２５６階調における階調レベル４０，１００，２００など、中間階調において複数、設定される。

　ステップＳ１１において、ＰＣ制御部３０は、複数の基準階調の内の一つを選択し、選択した基準階調に対応する基準画像を表示させる指示を信号源１１（図１）に送信する。信号源１１は、受信した指示が示す基準画像の映像信号を生成し、パネル制御回路１４に出力する。パネル制御回路１４は、処理対象の表示パネル２のメモリ２１に記憶された情報を参照し、信号源１１からの映像信号に基づいて基準画像を表示するように、表示パネル２を制御する。メモリ２１上のムラ補正データが格納される領域には予め、補正量が０となる初期値のデータが記憶されている。このため、ステップＳ１１では特に表示ムラの補正が行われずに、表示パネル２の表示領域２ａに基準画像が表示される。

　次に、ＰＣ制御部３０は、例えばカメラ１２が表示パネル２上に表示された基準画像を撮像する撮像動作を制御し、カメラ１２から、基準画像を撮像した撮像画像を示す撮像データを取得する（Ｓ１２）。

　次に、ＰＣ制御部３０は、全ての基準画像が選択されたか否かを判断する（Ｓ１３）。全ての基準画像が選択されていない場合（Ｓ１３でＮＯ）、未選択の基準画像を選択して、ステップＳ１１以降の処理を繰り返す。これにより、全ての基準画像の撮像データが取得される。

　全ての基準画像が選択されると（Ｓ１３でＹＥＳ）、ＰＣ制御部３０は、それぞれの基準画像の撮像データに基づいて、複数の基準階調それぞれについてムラ補正データの生データを生成する（Ｓ１４）。表示領域２ａにおける区画について、図４を用いて説明する。

　図４は、表示パネル２の表示領域２ａにおける複数の区画Ｒａの配置を示している。図４に示すように、複数の区画Ｒａは、表示領域２ａをマトリクス状に分割している。以下、表示領域２ａにおけるマトリクスの行方向をＸ方向とし、列方向をＹ方向とする。

　ムラ補正データの生データは、区画Ｒａ毎に割り当てられた複数の補正量を含む。区画Ｒａは、表示パネル２の表示領域２ａにおける所定数の画素を含む。区画Ｒａは、例えば図４に示すように、４×４画素を含む。表示領域２ａにおける各区画Ｒａは、例えばＸ＝０～４７９及びＹ＝０～２６９等の所定範囲内の座標（Ｘ，Ｙ）によって識別される。図４では、（Ｘ，Ｙ）＝（０，０）、（１，０）、…の順番に、それぞれ区画Ｒａ－０、Ｒａ－１、…と識別されている。

　図５のステップＳ１４において、ＰＣ制御部３０は、まず、特定の基準画像の撮像データに基づいて、撮像データが示す撮像画像における表示領域の輝度分布から、撮像画像における基準階調の輝度を抽出する。ＰＣ制御部３０は、撮像画像における表示領域２ａ上で、抽出した基準階調の輝度からずれた輝度を有する領域および輝度のずれ幅などを、区画Ｒａ毎に検出する。ＰＣ制御部３０は、所定のガンマ特性の特性曲線に基づいて、区画Ｒａ毎に、検出したずれ幅を補正するように階調レベルをシフトさせる量を補正量（シフト量）として算出する演算処理を行う。ＰＣ制御部３０は、以上の処理を基準画像の撮像データ毎に行い、各基準階調におけるムラ補正データの生データを生成する。

　次に、ＰＣ制御部３０は、生成したムラ補正データの生データを、汎用フォーマットでエンコードする（Ｓ１５）。汎用フォーマットは、パネル制御回路４０の仕様に依存しないフォーマットである。例えば、パネル制御回路４０の仕様が異なると、表示ムラの補正のための演算方式などが異なる。本処理により、汎用フォーマットのムラ補正データ５０が生成される（図６参照）。汎用フォーマットの詳細については後述する。

　次に、ＰＣ制御部３０は、汎用フォーマットのムラ補正データ５０を、処理対象の表示パネル２のメモリ２１に書き込む（Ｓ１６）。これにより、表示パネル２の固有の表示ムラに応じたムラ補正データ５０が、当該表示パネル２に設定される。

　ＰＣ制御部３０は、メモリ２１に汎用フォーマットのムラ補正データ５０を記録することにより（Ｓ１６）、本フローチャートによる処理を終了する。補正システム１は、一つの表示パネル２に対して本フローチャートによる処理を終了すると、次の表示パネル２を処理対象の表示パネル２として順次、同処理を実行する。

　以上の処理によると、複数の表示パネル２の各々の表示ムラを補正するためのムラ補正データ５０が、特にパネル制御回路４０の仕様に依らず一元的に汎用フォーマットを用いて各表示パネル２に設定される（Ｓ１５，Ｓ１６）。これにより、補正システム１によって表示パネル２の製造管理を行い易くすることができる。

２－３．汎用フォーマットについて
　以上のようなムラ補正データ５０の汎用フォーマットについて、図６を用いて説明する。図６は、本実施形態におけるムラ補正データ５０の汎用フォーマットＦ０を説明するための図である。

　本実施形態では、種々の仕様のパネル制御回路に適用可能な汎用性を有する汎用フォーマットＦ０を用いる。汎用フォーマットＦ０は、例えば補正システム１で生成されるムラ補正データの生データにおいて表示パネル２固有の表示ムラを表す情報の全体を保持する。以下では、補正システム１において３つの基準階調を用いることとし、第１、第２及び第３の基準階調（例えば各々階調レベル４０，１００，２００）に基づく汎用フォーマットＦ０の例について説明する。

　図６は、一例の汎用フォーマットＦ０で格納されたムラ補正データ５０を示している。本例において、汎用フォーマットＦ０は、補正システム１において用いられる各基準階調に対する補正量（シフト量）を、区画Ｒａ毎に規定する。

　汎用フォーマットＦ０に従うムラ補正データ５０は、例えば、特定の区画Ｒａ－ｎにおける特定の基準階調に対する補正量ごとに、メモリ２１中の任意の先頭アドレスから順にメモリ２１に格納される。図６の例では、アドレス「００００００ｈ」から順に、各区画Ｒａ－ｎ（ｎ＝０，１，…）の第１のデータＶａ（Ｒａ－ｎ）の値がメモリ２１に格納されている。第１のデータＶａ（Ｒａ－ｎ）は、特定の区画Ｒａ－ｎにおける第１の基準階調（階調レベル４０）に対する補正量を表す。

　また、図６の例では、アドレス「０８００００ｈ」から順に区画Ｒａ毎の第２のデータＶｂ（Ｒａ－ｎ）の値がメモリに２１格納され、アドレス「１００００００ｈ」から順に区画Ｒａ毎の第３のデータＶｃ（Ｒａ－ｎ）の値がメモリ２１に格納されている。第２のデータＶｂ（Ｒａ－ｎ）は、特定の区画Ｒａ－ｎにおける第２の基準階調（階調レベル１００）に対する補正量を表す。第３のデータＶｂ（Ｒａ－ｎ）は、特定の区画Ｒａ－ｎにおける第３の基準階調（階調レベル２００）の基準階調に対する補正量を表す。第１～第３のデータＶａ（Ｒａ－ｎ），Ｖｂ（Ｒａ－ｎ），Ｖｃ（Ｒａ－ｎ）は、例えば１０ビットのデジタル値を有する。

　以上のような汎用フォーマットＦ０のムラ補正データ５０を生成するために、補正システム１では、基準階調の個数及び階調レベル、並びに区画Ｒａのサイズ等が、適用する汎用フォーマットＦ０に応じて設定される。例えば、パネル制御回路の仕様によって区画のサイズが８×８画素、８×４画素、４×４画素などのように異なる場合に、汎用フォーマットＦ０では、最小の４×４画素を区画Ｒａのサイズとして採用する。これにより、８×８画素、８×４画素などのより大きなサイズに基づくフォーマットに変換可能にする。

　以上のような汎用フォーマットＦ０により、表示装置４（図７）において種々の仕様のパネル制御回路４０が固有の専用フォーマットに変換可能な汎用性が実現される。

３．表示装置について
　以上のように補正システム１によって汎用フォーマットＦ０のムラ補正データ５０が設定された表示パネル２は、本実施形態において、パネル制御回路４０と共に表示装置４に組み込まれることにより、表示装置４を構成する（図７）。以下、本実施形態に係る表示装置４の構成及び動作について説明する。

３－１．表示装置の構成
　実施形態１に係る表示装置４の構成について、図７を参照して説明する。図７は、本実施形態に係る表示装置４の構成を示すブロック図である。

　表示装置４は、図７に示すように、表示パネル２と、パネル制御回路４０とを備える。表示装置４は、例えば液晶テレビなどを構成する。表示装置４は、種々の電子機器に組み込まれる表示モジュールであってもよい。

　表示パネル２は、本実施形態に係る補正システム１による処理対象としてムラ補正データ５０を設定されている。表示パネル２は、表示部２０と、メモリ２１とを備える。

　表示部２０は、表示パネル２において画像が表示される表示領域２ａ（図１参照）を構成する複数の画素、及び画素の各種駆動回路を含む。

　メモリ２１には、例えば補正システム１において記録されたムラ補正データ５０等の表示パネル２固有の情報が格納されている。

　パネル制御回路４０は、表示装置４において、表示部２０内の各種駆動回路の駆動タイミングを生成するタイミングコントローラを構成する。表示装置４におけるパネル制御回路４０は、補正システム１におけるパネル制御回路１４とは別の各種仕様を有してもよい。以下、パネル制御回路４０の構成の詳細について説明する。

３－１－１．パネル制御回路の構成
　図７に示すように、パネル制御回路４０は、通信部４１と、制御部４２と、記録部４３とを備える。パネル制御回路４０は、表示装置４における表示パネル２の制御回路の一例である。

　通信部４１は、パネル制御回路４０を表示パネル２に通信接続するインタフェース回路（モジュール）である。例えば、通信部４１は、ＳＰＩなどの規格に従い、パネル制御回路４０の制御部４２と表示パネル２のメモリ２１との間でデータの送受信を行う。また、通信部４１は、制御部４２と表示部２０との間で各種信号の送受信を行う。

　制御部４２は、例えばソフトウェアと協働して所定の機能を実現するＣＰＵ又はＭＰＵを含み、パネル制御回路４０の全体動作を制御する。また、制御部４２は、作業エリアとして利用するＲＡＭ（内部メモリ）を含む。制御部４２は、記録部４３から作業エリアにデータやプログラムを読み出して種々の演算処理を行い、各種の機能を実現する。例えば、制御部４２は、所定のプログラムの実行によって後述するデコード処理を行ったり、表示制御処理を行ったりする（図８，９参照）。

　記録部４３は、パネル制御回路４０の機能を実現するために必要なファームウェア等のプログラム及びデータを記録する記録媒体である。記録部４３は、例えばフラッシュメモリで構成される。記録部４３は、例えば上記のデコード処理や表示制御処理を制御部４２に実行させるためのプログラムを格納する。

　なお、パネル制御回路４０における制御部４２は、所定の機能を実現するように設計された専用の電子回路や再構成可能な電子回路などのハードウェア回路であってもよい。制御部４２は、ＣＰＵ、ＭＰＵ、マイコン、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ等の種々の半導体集積回路で構成されてもよい。

３－２．表示装置の動作
　以下、本実施形態に係る表示装置４の動作について説明する。

　本実施形態では、例えば表示装置４においてパネル制御回路４０と表示パネル２とが組み付けされた最初の起動時などに、表示パネル２のメモリ２１に格納された汎用フォーマットＦ０のムラ補正データ５０（図６）をデコードするデコード処理を行う。デコード処理において、パネル制御回路４０は、デコード結果として得られた固有の専用フォーマットのムラ補正データを記録部４３に保存する。

　また、パネル制御回路４０は、表示パネル２の画像表示を制御する表示制御処理を、記録部４３に保存されたムラ補正データを用いて表示ムラを補正するように実行する。以下、表示装置４のパネル制御回路４０におけるデコード処理及び表示制御処理の詳細について説明する。

３－２－１．デコード処理について
　パネル制御回路４０におけるデコード処理の詳細について、図８を用いて説明する。図８は、表示装置４のパネル制御回路４０におけるデコード処理を示すフローチャートである。

　図８のフローチャートは、例えば表示装置４の組み立て工程において表示パネル２とパネル制御回路４０とが最初に接続された場合に開始される。本フローチャートによる処理は、パネル制御回路４０の制御部４２が記録部４３から所定のプログラムを読み出した状態において、制御部４２によって実行される。

　まず、パネル制御回路４０の制御部４２は、通信部４１を介して表示パネル２のメモリ２１からムラ補正データ５０を制御部４２の作業エリアに読み出す（Ｓ２１）。上述のとおり、メモリ２１において、ムラ補正データ５０は、汎用フォーマットＦ０で格納されている（図６参照）。

　次に、制御部４２は、読み出したムラ補正データ５０のフォーマットを、汎用フォーマットＦ０からパネル制御回路４０（表示パネル２に接続されたパネル制御回路４０）の専用フォーマットに変換するように、ムラ補正データ５０のデコードを行う（Ｓ２２）。パネル制御回路４０の専用フォーマットは、パネル制御回路４０の仕様に依存したフォーマット、例えばパネル制御回路４０が表示ムラの補正を行うための演算方式に適合するフォーマットである。以下では、パネル制御回路４０の専用フォーマットが図３（ａ）の第１のフォーマットＦ１である例について説明する。

　例えば、ステップＳ２２において制御部４２は、まず汎用フォーマットＦ０のムラ補正データ５０に基づき、第１～第３の基準階調の階調レベル及び対応する各データＶａ（Ｒａ－ｎ）～Ｖｃ（Ｒａ－ｎ）に応じた複数組の入出力値Ｖｉｎ，Ｖｏｕｔを式（１）に設定する。次に、制御部４２は、各組の入出力値Ｖｉｎ，Ｖｏｕｔが設定された式（１）に基づいて、式（１）のパラメータＡ，Ｂ，Ｃを算出する。制御部４２は、それぞれの区画Ｒａ－０，Ｒａ－１，…において式（１）のパラメータＡ，Ｂ，Ｃの算出を行って、第１のフォーマットＦ１のムラ補正データ５１を生成する。

　次に、制御部４２は、デコード結果、すなわち専用フォーマットのムラ補正データ５１を、パネル制御回路４０の記録部４３に記録する（Ｓ２３）。記録部４３は、専用フォーマットのムラ補正データ５１を不揮発に格納（保存）する。

　制御部４２は、デコード結果の記録を完了することにより（Ｓ２３）、本フローチャートによる処理を終了する。

　以上の処理によると、表示パネル２のメモリ２１に格納された汎用フォーマットＦ０のムラ補正データ５０が、表示装置４において自動的にパネル制御回路４０の専用フォーマットのムラ補正データ５１に変換される（Ｓ２２）。変換された専用フォーマットのムラ補正データ５１によると、パネル制御回路４０は、表示パネル２の表示ムラの補正を適切に行うことができる。

　これにより、例えば部品メーカ等において表示パネル２とパネル制御回路４０との仕様を対応付けて管理する必要がなくなり、表示パネル２の製造管理の容易化が実現される。

　また、以上の処理において、ステップＳ２２のデコード結果は、表示パネル２のメモリ２１ではなくパネル制御回路４０の記録部４３に記録される（Ｓ２３）。これにより、デコード処理によって表示パネル２自体の状態は部品メーカの出荷時等から変更されず、完成品メーカ側にとっても品質管理等を行い易くすることができる。

　また、デコード結果のムラ補正データ５１は、パネル制御回路４０の記録部４３において、不揮発に保存される（Ｓ２３）。これにより、例えばその後の起動時に、パネル制御回路５０はデコード処理を行うことなく専用フォーマットのムラ補正データ５１を利用可能になり、起動時間の短縮を図ることができる。

　また、以上のデコード処理（図８）の開始タイミングは、外部から設定されてもよいし、パネル制御回路４０内の制御部４２によって判断されてもよい。例えば、デコード結果が記録部４３に記録されているか否かをＯＮ／ＯＦＦで表すフラグを用いて、制御部４２は、当該フラグが「ＯＮ」の場合にはデコード処理を開始せず、「ＯＦＦ」の場合に開始する。また、制御部４２は、ステップＳ２３等で当該フラグを「ＯＦＦ」から「ＯＮ」に切り替えてデコード処理を終了する。

　以上のようなデコード処理は、例えば表示装置４においてパネル制御回路４０が表示パネル２の画像表示を制御する表示制御処理（図９参照）とは別のプログラムとして実装される。これにより、本プログラムをパネル制御回路４０の記録部４３等に格納するだけで、種々の仕様を有するパネル制御回路４０でデコード処理が行え、例えば完成品メーカにとって以上のような方法を導入しやすくすることができる。

３－２－２．表示制御処理について
　以上のようなデコード処理（図８）のデコード結果を用いて表示装置４において表示ムラの補正が行われる表示制御処理について、図９を用いて説明する。図９は、表示装置４のパネル制御回路４０における表示制御処理を示すフローチャートである。

　図９のフローチャートは、デコード処理（図８）の実行後、或いはその後に再度、起動された場合に開始される。本フローチャートによる処理は、デコード処理のデコード結果（Ｓ２３）が、パネル制御回路４０の記録部４３に保存された状態において、制御部４２によって実行される。以下、パネル制御回路４０の専用フォーマットが第１のフォーマットＦ１である例について説明する。

　まず、制御部４２は、パネル制御回路４０の記録部４３から、ムラ補正データ５１を制御部４２の作業エリアに読み出す（Ｓ３１）。上述のとおり、記録部４３におけるムラ補正データ５１は、専用フォーマットである第１のフォーマットＦ１で保存されている。

　次に、制御部４２は、読み出したムラ補正データ５１に基づいて、表示ムラを補正するように、表示パネル２における画像の表示を制御する（Ｓ３２）。

　ステップＳ３２において、制御部４２は、まず、外部からパネル制御回路４０に入力される画像データを取得する。次に、制御部４２は、例えば、画像データにおける画素の階調を示す入力値Ｖｉｎ、及びムラ補正データ５１において同画素が含まれる区画Ｒａに対するパラメータＡ，Ｂ，Ｃの値に基づいて式（１）の演算処理を行い、出力値Ｖｏｕｔを算出する。制御部４２は、式（１）の演算処理を画素毎に行い、算出した各画素の出力値Ｖｏｕｔを示す映像信号を、各種制御信号と共に通信部４１を介して表示パネル２に出力する。

　以上のステップＳ３２の処理は、例えば外部からの画像データがパネル制御回路４０に入力されている間中、継続的に実行される。また、例えば表示制御を終了する指示が外部からパネル制御回路４０に入力されたとき、制御部４２はステップＳ３２の処理を終了する。

　以上の処理によると、例えばデコード処理（図８）の実行後に表示装置４が再度、起動された場合に、パネル制御回路４０は、デコード処理を再度行うことなく、記録部４３に記録されたデコード結果を読み出して（Ｓ３１）、表示ムラの補正を行う（Ｓ３２）。これにより、表示装置４の起動時間の短縮を図ることができる。

　また、以上の処理において、表示パネル２の画像表示の制御は、汎用フォーマットＦ０ではなく、パネル制御回路４０固有の専用フォーマットで実行される。このため、汎用フォーマットＦ０のムラ補正データ５０に基づく表示制御を実行するための回路等を新たに設けるようなことなくパネル制御回路４０を利用でき、完成品メーカ側にとって以上のような方法を導入しやすくすることができる。

４．まとめ
　以上のように、本実施形態に係るパネル制御回路４０は、画像を表示する表示パネル２を制御する。パネル制御回路４０は、通信部４１と、制御部４２とを備える。表示パネル２は、メモリ２１を含む。通信部４１は、表示パネル２に通信接続する。制御部４２は、通信部４１を介して表示パネル２を制御する。表示パネル２のメモリ２１には、表示パネル２に対する、所定の汎用フォーマットＦ０のムラ補正データ５０が格納されている。制御部４２は、表示パネル２のメモリ２１から汎用フォーマットＦ０のムラ補正データ５０を読み出す（Ｓ２１）。制御部４２は、例えば第１及び第２のフォーマットＦ１，Ｆ２など、パネル制御回路４０において表示パネル２の表示ムラを補正するための専用フォーマット（パネル制御回路４０の専用フォーマット）に基づいて、読み出したムラ補正データを、汎用フォーマットＦ０から当該専用フォーマットに変換する（Ｓ２２）。

　以上のパネル制御回路４０によると、表示パネル２のメモリ２１に格納されたムラ補正データ５０の汎用フォーマットＦ０が、パネル制御回路４０において表示パネル２の表示ムラを補正するための専用フォーマットに変換される。これにより、パネル制御回路４０の専用フォーマットに応じた仕様に拘わらず汎用フォーマットＦ０でムラ補正データ５０を表示パネル２に設定でき、表示パネル２の製造管理を行い易くすることができる。

　本実施形態において、パネル制御回路４０は、専用フォーマットに変換されたムラ補正データを記録する記録部４３をさらに備える。これにより、パネル制御回路４０の専用フォーマットのムラ補正データを、パネル制御回路４０内の記録部４３に保存できる。

　また、本実施形態において、パネル制御回路４０の制御部４２は、記録部４３に記録された専用フォーマットのムラ補正データに基づいて、表示パネル２の表示ムラを補正する（Ｓ３１，Ｓ３２）。これにより、例えば専用フォーマットに変換されたムラ補正データが得られた後でパネル制御回路４０が再度、起動した場合に、パネル制御回路４０は再度、汎用フォーマットＦ０からの変換を行うことなく、表示パネル２の表示ムラを補正することができる。

　また、本実施形態において、専用フォーマットは、第１及び第２のパネル制御回路４０Ａ、４０Ｂなどのパネル制御回路４０の別々の仕様に応じた複数のフォーマットＦ１，Ｆ２の内の一つである。汎用フォーマットＦ０は、表示パネル２のパネル制御回路４０の仕様に依存しないフォーマットである。汎用フォーマットＦ０により、ムラ補正データ５０を種々の仕様のパネル制御回路４０Ａ，４０Ｂで共用できる。

　また、本実施形態において、汎用フォーマットＦ０は、表示パネル２における基準階調に対する補正量Ｖａ，Ｖｂ，Ｖｃを表す情報を規定する（図７参照）。専用フォーマットは、補正量Ｖａ，Ｖｂ，Ｖｃに基づく演算式（１），（２）のパラメータＡ～Ｃ，Ａ～Ｄを表す情報を規定する。

　これにより、種々の演算式（１），（２）を採用する仕様のパネル制御回路４０Ａ，４０Ｂが、汎用フォーマットＦ０のムラ補正データ５０からそれぞれの専用フォーマットＦ１，Ｆ２のムラ補正データ５１，５２を得ることができる。

　また、本実施形態に係る表示装置４は、パネル制御回路４０と、表示パネル２とを備える。表示パネル２は、汎用フォーマットＦ０のムラ補正データ５０を格納するメモリ２１を備える。汎用フォーマットＦ０により、種々の専用フォーマットを有するパネル制御回路４０を用いて、表示パネル２の表示ムラを補正可能な表示装置４を構成できる。

　また、本実施形態に係る補正システム１は、表示パネル２のパネル制御回路４０によって表示パネル２の表示ムラを補正するために使用されるムラ補正データ５０を生成する。補正システム１は、信号源１１と、カメラ１２と、ＰＣ１３とを備える。信号源１１は、所定の基準画像を表示パネル２に表示させるための信号を出力する。カメラ１２は、信号源１１からの信号に基づき表示パネル２に表示された基準画像を撮像して撮像画像を生成する。ＰＣ１３は、撮像画像に基づき表示パネル２に対する汎用フォーマットＦ０のムラ補正データ５０を生成して表示パネル２のメモリ２１に記録する（Ｓ１４～Ｓ１６）。汎用フォーマットＦ０は、表示パネル２のパネル制御回路４０の仕様に依存しないフォーマットである。

　以上の補正システム１によると、表示パネル２のパネル制御回路４０の仕様に依らない汎用フォーマットＦ０のムラ補正データ５０が表示パネル２に設定される。これにより、パネル制御回路４０の仕様毎に表示パネル２を管理する必要なく、表示パネル２の製造管理を行い易くすることができる。

　また、本実施形態に係る制御方法は、画像を表示する表示パネル２を制御する方法である。表示パネル２のメモリ２１には、表示パネル２に対する、汎用フォーマットＦ０のムラ補正データ５０が格納されている。本方法は、パネル制御回路４０が、表示パネル２のメモリ２１から汎用フォーマットのムラ補正データを読み出すステップを含む。本方法は、パネル制御回路４０が、専用フォーマットに基づいて、読み出したムラ補正データを、汎用フォーマットから専用フォーマットに変換するステップを含む。

　以上のような制御方法をパネル制御回路４０に実行させるためのプログラムが提供されてもよい。

　また、本実施形態に係る補正方法は、表示パネル２のパネル制御回路４０によって表示パネル２の表示ムラを補正するために使用されるムラ補正データを生成する補正方法である。本方法は、ＰＣ１３が、基準画像を表示パネル２に表示させるステップを含む。本方法は、ＰＣ１３が、カメラ１２に、表示パネル２に表示された基準画像を撮像して撮像画像を生成させるステップを含む。本方法は、ＰＣ１３が、撮像画像に基づき表示パネル２に対する汎用フォーマットＦ０のムラ補正データを生成して表示パネル２のメモリ２１に記録するステップを含む。汎用フォーマットＦ０は、表示パネル２のパネル制御回路４０の仕様に依存しないフォーマットである。

　以上のような補正方法をＰＣ１３に実行させるためのプログラムが提供されてもよい。

　以上の制御方法及び補正方法によると、ムラ補正データ５０を生成する際には汎用フォーマットＦ０を用いる一方、表示パネル２の表示制御時にはパネル制御回路４０固有の専用フォーマットで表示ムラの補正が実現される。これにより、表示パネル２の製造管理を行い易くすることができる。

（他の実施形態）
　上記の実施形態１では、デコード処理（図８）において、デコード結果はパネル制御回路４０内の記録部４３に記録されたが、これに限らず、デコード結果である専用フォーマットのムラ補正データは、パネル制御回路４０外部に記録されてもよい。例えば、パネル制御回路４０の制御部４２がデコード結果を表示パネル２のメモリ２１に書き込んでもよい。

　また、上記の各実施形態では、基準画像がグレースケールで設定される例について説明したが、基準画像はこれに限らず、例えばＲＧＢの三色（画素が四色構成の場合には四色）において単色の所定階調に設定されてもよい。

　また、上記の各実施形態では、補正システム１における制御装置の一例としてＰＣ１３を用いたが、ＰＣ１３に代えて、各種情報処理装置を用いて制御装置を構成してもよい。また、例えば信号源が一体的に組み込まれた情報処理装置を用いるなど、制御装置と信号源が一体的に構成されてもよい。

　また、上記の各実施形態では、補正システム１における処理対象の表示パネル２が液晶パネルの例についてしたが、これに限らず、例えば、有機ＥＬの表示パネルに対しても、本発明を適用することができる。

Claims

　画像を表示し、記憶部を含む表示パネルを制御する制御回路であって、
　前記表示パネルに通信接続する通信部と、
　前記通信部を介して前記表示パネルを制御する制御部とを備え、
　前記表示パネルの記憶部には、前記表示パネルに対する、所定の汎用フォーマットのムラ補正データが格納されており、
　前記制御部は、
　前記表示パネルの記憶部から前記汎用フォーマットのムラ補正データを読み出し、
　前記制御回路において前記表示パネルの表示ムラを補正するための専用フォーマットに基づいて、読み出したムラ補正データを、前記汎用フォーマットから前記専用フォーマットに変換する
制御回路。
　前記専用フォーマットに変換されたムラ補正データを記録する記録部をさらに備える
請求項１に記載の制御回路。
　前記制御部は、前記記録部に記録された専用フォーマットのムラ補正データに基づいて、前記表示パネルの表示ムラを補正する
請求項２に記載の制御回路。
　前記専用フォーマットは、前記表示パネルの制御回路の別々の仕様に応じた複数のフォーマットの内の一つであり、
　前記汎用フォーマットは、前記表示パネルの制御回路の仕様に依存しないフォーマットである
請求項１～３のいずれか１項に記載の制御回路。
　前記汎用フォーマットは、前記表示パネルにおける所定の階調に対する補正量を表す情報を規定し、
　前記専用フォーマットは、前記補正量に基づく所定の演算式のパラメータを表す情報を規定する
請求項１～４のいずれか１項に記載の制御回路。
　請求項１～５のいずれか１項に記載の制御回路と、
　前記画像を表示する表示パネルとを備え、
　前記表示パネルは、前記汎用フォーマットのムラ補正データを格納する記憶部を備える表示装置。
　表示パネルの制御回路によって前記表示パネルの表示ムラを補正するために使用されるムラ補正データを生成する補正システムであって、
　所定の基準画像を前記表示パネルに表示させるための信号を出力する信号源と、
　前記信号に基づき表示パネルに表示された基準画像を撮像して撮像画像を生成する撮像装置と、
　前記撮像画像に基づき前記表示パネルに対する所定の汎用フォーマットのムラ補正データを生成して前記表示パネルの記憶部に記録する制御装置とを備え、
　前記汎用フォーマットは、前記表示パネルの制御回路の仕様に依存しないフォーマットである
補正システム。
　画像を表示し、記憶部を含む表示パネルを制御する制御方法であって、
　前記表示パネルの記憶部には、前記表示パネルに対する、所定の汎用フォーマットのムラ補正データが格納されており、
　前記表示パネルの制御回路が、
　前記表示パネルの記憶部から前記汎用フォーマットのムラ補正データを読み出すステップと、
　前記制御回路において前記表示パネルの表示ムラを補正するための専用フォーマットに基づいて、読み出したムラ補正データを、前記汎用フォーマットから前記専用フォーマットに変換するステップと
を含む制御方法。
　請求項８に記載の制御方法を制御回路に実行させるためのプログラム。
　表示パネルの制御回路によって前記表示パネルの表示ムラを補正するために使用されるムラ補正データを生成する補正方法であって、
　制御装置が、
　所定の基準画像を前記表示パネルに表示させるステップと、
　撮像装置に、前記表示パネルに表示された基準画像を撮像して撮像画像を生成させるステップと、
　前記撮像画像に基づき、前記表示パネルに対する所定の汎用フォーマットのムラ補正データを生成して前記表示パネルの記憶部に記録するステップとを含み、
　前記汎用フォーマットは、前記表示パネルの制御回路の仕様に依存しないフォーマットである
補正方法。
　請求項１０に記載の補正方法を制御装置に実行させるためのプログラム。