WO2019116465A1 - ムラ補正システム、ムラ補正方法および表示装置 - Google Patents

ムラ補正システム、ムラ補正方法および表示装置 Download PDF

Info

Publication number
WO2019116465A1
WO2019116465A1 PCT/JP2017/044738 JP2017044738W WO2019116465A1 WO 2019116465 A1 WO2019116465 A1 WO 2019116465A1 JP 2017044738 W JP2017044738 W JP 2017044738W WO 2019116465 A1 WO2019116465 A1 WO 2019116465A1
Authority
WO
WIPO (PCT)
Prior art keywords
node
correction
display
unevenness
basic
Prior art date
Application number
PCT/JP2017/044738
Other languages
English (en)
French (fr)
Inventor
澤幡　純一
Original Assignee
堺ディスプレイプロダクト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 堺ディスプレイプロダクト株式会社 filed Critical 堺ディスプレイプロダクト株式会社
Priority to PCT/JP2017/044738 priority Critical patent/WO2019116465A1/ja
Publication of WO2019116465A1 publication Critical patent/WO2019116465A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Definitions

  • the present invention relates to an unevenness correction system for correcting display unevenness in a display device, an unevenness correction method, and a display device.
  • Patent Document 1 discloses an unevenness correction device for accurately correcting display unevenness on a screen of a display device provided with a liquid crystal panel or the like.
  • the unevenness correction device of Patent Document 1 includes storage means for storing a correction table for each of a plurality of divided areas in the screen of the display device, and correction means for performing correction processing on image data displayed on the display device using the correction table. have.
  • the size of the divided area is It is set relatively large at the center of the screen and relatively small at the edge of the screen.
  • An object of the present invention is to provide an unevenness correction system, an unevenness correction method, and a display device capable of making it easy to correct display unevenness accompanied by a rapid change in luminance.
  • An unevenness correction system is a system that generates unevenness correction data for correcting display unevenness in a display device.
  • the unevenness correction system includes a signal source, an imaging device, and a control device.
  • the signal source outputs a signal for displaying a reference image on the display area of the display device.
  • the imaging device captures a reference image displayed in the display area based on the above signal to generate a captured image.
  • the control device generates, based on the captured image, unevenness correction data indicating a correction amount for each of the correction nodes indicating discrete pixel positions in the display area.
  • the correction node includes basic nodes located at grid points that divide the display area into a grid.
  • the control device sets an additional node, which is a correction node different from the basic node, according to the luminance difference localized between the basic nodes in the display area.
  • An unevenness correction method is a method of generating unevenness correction data for correcting display unevenness in a display device.
  • the control device causes the display region of the display device to display a reference image
  • the imaging device obtains a captured image of the reference image displayed in the display region, and the captured image is displayed in the display region.
  • generating unevenness correction data indicating a correction amount for each correction node indicating discrete pixel positions.
  • the correction nodes include basic nodes located at grid points that divide the display area into grids.
  • the method includes the step of the controller setting an additional node, which is a correction node different from the basic node, according to the luminance difference localized between the basic nodes in the display area.
  • a display device includes a display portion, a storage portion, and a control portion.
  • the display unit has a display area for displaying an image.
  • the storage unit stores nonuniformity correction data indicating a correction amount for each of the correction nodes indicating discrete pixel positions in the display area.
  • the control unit corrects the display unevenness based on the unevenness correction data and controls the display of the image.
  • the storage unit separately separates the correction amount for each basic node, which is a correction node that divides the display area into a predetermined grid, and the correction amount for an additional node, which is a correction node other than the basic node. I remember.
  • the unevenness correction method According to the unevenness correction system, the unevenness correction method, and the display device according to the present invention, it is possible to easily correct the display unevenness accompanied by a rapid change in luminance based on the correction amount of the additional node.
  • Block diagram showing the entire configuration of the unevenness correction system according to the first embodiment Block diagram showing configuration of PC in unevenness correction system Diagram for explaining the basic operation of the unevenness correction system Diagram for explaining the problem of uneven display with sharp edges Diagram for explaining the unevenness correction method according to the first embodiment
  • Block diagram showing the configuration of the display device according to the first embodiment Flowchart exemplifying management process of correction node in display device Figure for explaining the modification of setting method of additional node
  • FIG. 1 is a block diagram showing the overall configuration of the unevenness correction system 1 according to the present embodiment.
  • the unevenness correction system 1 includes a signal source 11, a camera 12, a PC (personal computer) 13, and a panel control circuit 14, as shown in FIG.
  • the unevenness correction system 1 is a system that performs setting for correcting display unevenness of an image displayed by each display panel 2 at the time of manufacturing and shipping of the plurality of display panels 2 or the like.
  • the display panel 2 is, for example, an open cell liquid crystal panel, and an image display is controlled from the outside by a panel control circuit 14 or the like.
  • the display panel 2 has a display area 2a for displaying an image by a plurality of pixels arranged in a matrix, for example.
  • the display panel 2 includes a memory 21 such as a serial peripheral interface (SPI) flash memory. For example, information unique to the display panel 2 is recorded in the memory 21.
  • the memory 21 is an example of a storage unit of the display panel 2.
  • the signal source 11 is a signal generation circuit that generates a video signal indicating an image (reference image) to be displayed on the display panel 2 to be processed by the unevenness correction system 1.
  • the signal source 11 outputs a video signal to the panel control circuit 14 under the control of, for example, the PC 13.
  • the camera 12 includes an imaging element such as a CCD or a CMOS image sensor, and an imaging optical system such as a zoom lens and a focus lens.
  • the camera 12 captures an image projected on the display area 2 a of the display panel 2 to be processed, for example, under the control of the PC 13.
  • the camera 12 generates imaging data indicating an imaged captured image, and outputs the generated imaging data to the PC 13.
  • the camera 12 is an example of the imaging device in the present embodiment.
  • the PC 13 controls the operation of each unit such as the signal source 11 and the camera 12 in the unevenness correction system 1.
  • the PC 13 is connected to the memory 21 of the display panel 2 via, for example, a predetermined interface circuit (not shown), and writes various information to the memory 21.
  • the PC 13 is an example of a control device in the present embodiment. Details of the configuration of the PC 13 will be described later.
  • the panel control circuit 14 is a dedicated circuit for controlling image display of the display panel 2.
  • the panel control circuit 14 in the unevenness correction system 1 is connected between the signal source 11 and the display panel 2 to be processed, and controls image display of the display panel 2 based on the video signal from the signal source 11. At this time, the panel control circuit 14 can read out various information from the memory 21 of the display panel 2 and use it.
  • the unevenness correction system 1 may include a backlight for connecting to the display panel 2 to be processed.
  • FIG. 2 is a block diagram showing the configuration of the PC 13 in the unevenness correction system 1.
  • the PC 13 includes a PC control unit 30, a PC storage unit 31, a RAM 32, a ROM 33, a PC display unit 34, an operation unit 35, a device interface (I / F) 36, and a network. And an interface (I / F) 37.
  • the PC control unit 30 is constituted by, for example, a CPU or an MPU that realizes a predetermined function in cooperation with software, and controls the overall operation of the PC 13.
  • the PC control unit 30 reads data and programs stored in the PC storage unit 31 and performs various arithmetic processing to realize various functions. For example, the non-uniformity correction data generation process of generating information (non-uniformity correction data) to be set in the display panel 2 by performing image analysis of the captured image indicated by the captured data by executing a predetermined program. (Details will be described later).
  • the PC control unit 30 may be a hardware circuit such as a dedicated electronic circuit or a reconfigurable electronic circuit designed to realize a predetermined function.
  • the PC control unit 30 may be configured by various semiconductor integrated circuits such as a CPU, an MPU, a microcomputer, a DSP, an FPGA, and an ASIC.
  • the PC storage unit 31 is a storage medium that stores programs and data necessary to realize the functions of the PC 13.
  • the PC storage unit 31 includes, for example, a hard disk (HDD) or a semiconductor storage device (SSD).
  • the PC storage unit 31 stores, for example, a program for causing the PC control unit 30 to execute nonuniformity correction data generation processing.
  • the RAM 32 is formed of, for example, a semiconductor device such as a DRAM or an SRAM, and temporarily stores data.
  • the RAM 32 may also function as a work area of the PC control unit 30.
  • the RAM 32 stores, for example, imaging data and unevenness correction data.
  • the ROM 33 stores, for example, a program executed by the PC control unit 30, fixed parameters, and the like.
  • the PC display unit 34 is configured of, for example, a liquid crystal display or an organic EL display.
  • the PC display unit 34 displays various information such as, for example, a captured image indicated by captured data.
  • the operation unit 35 is a user interface on which a user performs an operation.
  • the operation unit 35 includes, for example, a keyboard, a touch pad, a touch panel, a button, a switch, and a combination thereof.
  • the device interface 36 is a circuit (module) for connecting another device to the PC 13.
  • the device interface 36 performs communication in accordance with a predetermined communication standard.
  • the predetermined standards include, for example, USB, HDMI (registered trademark), IEEE 1395, WiFi, Bluetooth (registered trademark), and the like.
  • the PC 13 is connected to, for example, the signal source 11 and the camera 12 via the device interface 36.
  • the network interface 37 is a circuit (module) for connecting the PC 13 to a communication network via a wireless or wired communication line.
  • the network interface 37 performs communication in accordance with a predetermined communication standard.
  • the predetermined communication standards include, for example, communication standards such as IEEE 802.3 and IEEE 802.11a / 11b / 11g / 11ac.
  • the PC 13, the signal source 11 and the camera 12 may be connected via the network interface 37.
  • FIG. 3A is a view for explaining a basic node 51 (described later) of the unevenness correction system 1 in the present embodiment.
  • FIG. 3B is a diagram for explaining the interpolation method of the correction amount.
  • the unevenness correction system 1 divides the display area 2a of the display panel 2 to be processed into blocks (rectangular areas) such as 4 ⁇ 4 pixels or 8 ⁇ 8 pixels, and the correction amount for each position of the vertex (1 pixel) of each block To generate unevenness correction data indicating.
  • the pixel position of the vertex of the block for setting the data of the correction amount in the unevenness correction data is referred to as “correction node”.
  • the unevenness correction system 1 uses a basic node 51 as a correction node to be commonly applied to a plurality of display panels 2 to be processed.
  • FIG. 3A shows the correspondence between the basic node 51 as an example of the correction node of this embodiment and the display area 2 a of the display panel 2.
  • the horizontal direction of the display area 2a is taken as the X direction
  • the vertical direction is taken as the Y direction.
  • the intersection between the horizontal line and the vertical line corresponds to one pixel (for example, the center position) of the display panel 2.
  • the basic nodes 51 are arranged so as to divide the display area 2a into lattices for each basic block R1.
  • the basic block R1 is a block in which all the vertices (grid points) are formed by the basic node 51.
  • the individual basic nodes 51 can be identified by row numbers (for example, 0 to 270) and column numbers (for example, 0 to 480) of a matrix by lattice division.
  • FIG. 3 (b) is a diagram showing the correction amount across the two basic nodes 51 in FIG. 3 (a).
  • the horizontal axis in FIG. 3B is the position in the X direction (X position) in the display area 2a, and the vertical axis is the luminance.
  • the panel control circuit 14 (FIG. 1) reads unevenness correction data indicating the correction amount for each correction node, and for the pixels between the correction nodes, as shown in FIG. 3B, the correction amount for each pixel in the display area 2a. Linearly interpolate As a result, while the data amount of the unevenness correction data is reduced, the distribution of the correction amount in the display area 2a can be smoothed to correct the display unevenness with high accuracy.
  • FIG. 4A shows a display example of display unevenness in which the edge of the display panel 2 stands.
  • FIG. 4B illustrates the correction node of only the basic node 51.
  • FIG.4 (c) is a graph which shows the correction amount of the display nonuniformity of FIG.4 (a) by the correction node of FIG. 4 (b).
  • FIG. 4 (d) is a graph showing the correction result by the correction amount of FIG. 4 (c).
  • FIG. 4E shows a display example of the correction result of FIG. 4D for the display unevenness of FIG. 4A.
  • the display example of FIG. 4A shows an example of display unevenness appearing in the display area 2 a when an image (reference image) having a constant gradation in the entire image is input to the display panel 2.
  • a sharp drop that is, an edge 60 occurs in the luminance distribution at a specific location 60 on the display area 2a. It is assumed that the edge 60 of the display unevenness is generated by, for example, a seam of a mask at the time of manufacturing the display panel 2 or the like.
  • the edge 60 of FIG. 4 (a) is located between the two rows of basic nodes 51 of FIG. 4 (b). It is assumed that the position of the edge 60 of the display unevenness varies between the display panels 2 and is separated from the position of the basic node 51 set in advance.
  • the graph of FIG. 4C shows the distribution curve C1 of the luminance before the correction of the display unevenness of FIG. 4A and the distribution curve C2 of the correction amount of only the basic node 51 with respect to the target luminance.
  • the horizontal axis and the vertical axis in FIG. 4C indicate the X position and the luminance of the display panel 2 as in FIG. 3B (the same applies to FIG. 4D and the like).
  • the luminance (before correction) of the display unevenness in FIG. 4A is larger than the target luminance on the ⁇ X side of the edge 60 and smaller on the + X side as shown by the distribution curve C1.
  • the correction amount for each basic node 51 in FIG. 4B is set to a negative value on the ⁇ X side of the edge 60 and to a positive value on the + X side.
  • the correction amount between the basic nodes 51 is linearly interpolated like the distribution curve C2.
  • FIG. 4D shows the distribution curve C3 of luminance after the correction of FIG. 4C.
  • the deviation of the luminance (C3) after correction is caused by the abrupt change of the gradient of the luminance (C1) before correction in the vicinity of the edge 60 of the display unevenness in FIG. 4A. Therefore, in the correction method based on only the basic node 51 (FIG. 4B), the luminance deviation in the vicinity of the edge 60 remains as display unevenness as shown in FIG. 4D.
  • the presence or absence of a portion having a sharp luminance difference as in the edge 60 of the display unevenness in FIG. 4A, that is, a portion where the rate of change of the luminance gradient is remarkable is inspected. Then, the correction node of the unevenness correction data is additionally set.
  • the unevenness correction method according to the present embodiment will be described with reference to FIG.
  • FIG. 5B is a view exemplifying a correction node of the present embodiment for the display unevenness of FIG. 5A.
  • the correction node in the unevenness correction method of the present embodiment includes a basic node 51 and an additional node 52, as shown in FIG. 5 (b).
  • the basic node 51 the position in the display area 2a is defined in advance.
  • the additional node 52 is a correction node added at the time of inspection of the display panel 2 or the like.
  • the unevenness correction system 1 sets an additional node 52 in addition to the basic node 51, as shown in FIG. 5B, for the edge 60 of the display unevenness in FIG. 5A.
  • the edge 60 extends in the Y direction, and a plurality of additional nodes 52 are arranged along the edge 60.
  • FIG. 5C is a graph showing the correction amount of display unevenness of FIG. 5A by the correction nodes 51 and 52 of FIG. 5B.
  • FIG. 5 (d) is a graph showing the correction result by the correction amount of FIG. 5 (c).
  • FIG. 5E shows a display example of the correction result of FIG. 5D with respect to the display unevenness of FIG. 5A.
  • the correction amount can be set at a position near the edge 60. Therefore, the distribution curve C2 'of the correction amount can follow the change of the gradient due to the edge 60 by the linear interpolation between the additional nodes 52 with respect to the distribution curve C1 of the luminance before the correction as in FIG. 4C. As a result, as shown by the distribution curve C3 'in FIG. 5 (d), it is possible to correct the variation of the luminance near the edge 60 to be flat and correct the display unevenness having the edge 60 with high accuracy (see FIG. 5 (e)). The details of the operation of the unevenness correction system 1 in the present embodiment will be described below.
  • FIG. 6 is a flowchart showing unevenness correction data generation processing in the unevenness correction system 1.
  • FIG. 7 is a diagram for explaining the imaging data D1.
  • FIG. 8 is a diagram for explaining the unevenness correction data D10.
  • the flowchart of FIG. 6 shows processing when setting the unevenness correction data D10 in one display panel 2 in the unevenness correction system 1.
  • the unevenness correction data D10 is used, for example, by the panel control circuit 40 incorporated in the display device 4 (FIG. 14) in order to correct the display unevenness inherent to the display panel 2.
  • the flowchart in FIG. 6 is started in a state where the display panel 2 to be processed is connected to each part of the unevenness correction system 1 and installed. Each process according to this flowchart is executed by the PC 13 in the unevenness correction system 1.
  • the PC control unit 30 selects a reference image to be displayed on the display panel 2 to be processed (S1).
  • the reference image is an image serving as a reference for detecting display unevenness in the unevenness correction system 1 and is, for example, an image in which all pixels are set to a predetermined reference gradation of gray scale.
  • a plurality of reference images having different reference gradations are used.
  • a plurality of reference gradations are set in the middle gradation such as gradation values 40, 100, and 200 in 256 gradations.
  • step S1 the PC control unit 30 selects one of the plurality of reference gradations, and transmits an instruction to display a reference image corresponding to the selected reference gradation to the signal source 11 (FIG. 1).
  • the signal source 11 generates a video signal of a reference image indicated by the received instruction, and outputs the video signal to the panel control circuit 14.
  • the panel control circuit 14 refers to the information stored in the memory 21 of the display panel 2 to be processed, and controls the display panel 2 to display a reference image based on the video signal from the signal source 11.
  • the panel control circuit 14 has the unevenness correction function turned off. For this reason, in step S1, the reference image is displayed on the display area 2a of the display panel 2 without particularly correcting the display unevenness.
  • the PC control unit 30 controls, for example, an imaging operation in which the camera 12 captures a reference image displayed on the display panel 2 and acquires from the camera 12 imaging data D1 indicating a captured image obtained by capturing the reference image To do (S2).
  • FIG. 7A shows an example of the imaging data D1.
  • the imaging data D1 in the example of FIG. 7A has a value (pixel value) for each pixel at XY coordinates corresponding to the display area 2a of the display panel 2.
  • FIG. 7 (b) shows the distribution of pixel values in the imaging data D1 of FIG. 7 (a).
  • a drop in luminance occurs at a plurality of places 60a to 60c.
  • the PC control unit 30 calculates a correction amount for correcting display unevenness based on the acquired imaging data D1 (S3).
  • the calculation result of step S3 is illustrated to Fig.8 (a).
  • FIG. 8 (a) shows the distribution of the correction amount calculated based on the imaging data D1 of FIG. 7 (a).
  • the PC control unit 30 first extracts the luminance (that is, target luminance) of the reference gradation in the captured image from the luminance distribution of the display area in the captured image indicated by the captured data D1.
  • the PC control unit 30 detects, for each pixel, an area having a luminance which is deviated from the luminance of the extracted reference gradation, a deviation width of the luminance, and the like on the display area 2a in the captured image.
  • the PC control unit 30 calculates, as a correction amount (shift amount), an amount by which the gradation value is shifted so as to correct the detected shift width based on the characteristic curve of the predetermined gamma characteristic.
  • the PC control unit 30 performs a setting process of the correction node based on the calculated correction amount (S4).
  • the setting process (S4) of the correction node is a process of setting the additional node 52 in addition to the basic node 51 in accordance with the luminance difference of the display unevenness. Details of setting processing of the correction node will be described later.
  • the PC control unit 30 generates unevenness correction data D10 for the display panel 2 to be processed based on the calculated correction amount and the set correction node (S5).
  • FIG. 8B shows an example of the unevenness correction data D10.
  • FIG. 8 (b) illustrates unevenness correction data D10 generated based on the correction amount of FIG. 8 (a).
  • the unevenness correction data D10 includes basic data D11 and additional data D12 as illustrated in FIG. 8B.
  • the basic data D11 is data indicating the correction amount of the basic node 51.
  • the additional data D12 is data indicating the correction amount of the additional node 52.
  • step S5 the PC control unit 30 extracts the correction amount in each basic node 51 from the correction amount (FIG. 8A) calculated in step S3.
  • the PC control unit 30 stores the extracted correction amounts as basic data D11 of the unevenness correction data D10, for example, in a predetermined order according to the arrangement of the basic nodes 51.
  • the basic data D11 in the example of FIG. 8 (b) is the correction amount of the basic node 51 of FIG. 8 (a) sequentially from the row with small Y coordinate and from the additional node 52 with small X coordinate in each row.
  • the correction amounts of are stored side by side. Since the XY coordinates of the basic node 51 are set in advance, the coordinate position of the basic node 51 corresponding to each correction amount can be specified based on the order of the correction amounts in the basic data D11.
  • the PC control unit 30 When the additional node 52 is set in the correction node setting process (S4), the PC control unit 30 generates the additional data D12 in the unevenness correction data D10 (S5). The method of generating the additional data D12 will be described later.
  • the PC control unit 30 determines whether nonuniformity correction data D10 for all reference gradations has been generated (S6). For example, if all the reference images have not been selected, the PC control unit 30 proceeds to “NO” in step S6, and repeats the processing in step S1 and subsequent steps for the unselected reference images. Thus, unevenness correction data D10 for all reference gradations is generated.
  • the PC control unit 30 When the unevenness correction data D10 for all the reference gradations is generated (YES in S6), the PC control unit 30 records the generated unevenness correction data D10 in the memory 21 of the display panel 2 (S7).
  • the memory 21 for example, a storage area for recording basic data D11 of unevenness correction data D10 and a storage area for recording additional data D12 are separately provided.
  • the PC control unit 30 writes each of the basic data D11 and the additional data D12 in the corresponding storage area for the unevenness correction data D10 for each of all the reference tones. If there is no additional data D12, writing to the storage area for recording the additional data D12 is omitted.
  • the PC control unit 30 ends the process of this flowchart.
  • the unevenness correction system 1 finishes the process according to this flowchart for one display panel 2, the unevenness correction system 1 sequentially executes the same process with the next display panel 2 as the display panel 2 to be processed.
  • FIG. 9 is a flowchart showing setting processing (S4) of the correction node in the unevenness correction system 1.
  • FIG. 10 is a diagram for explaining the processing of steps S11 to S13 of the correction node setting processing.
  • FIG. 11 is a diagram for explaining the processes of steps S14 to S16.
  • FIG. 12 is a diagram for explaining the processes of steps S17 to S18.
  • the PC control unit 30 recognizes a basic node 51 set in advance (S10).
  • the PC control unit 30 recognizes a matrix of grid-like basic nodes 51 at the XY coordinates for which the correction amount has been calculated in step S3 of FIG. 6 (see FIG. 8).
  • the PC control unit 30 calculates the change rate (second derivative) of the gradient of the brightness in the X direction, that is, calculates the brightness difference in the X direction, for the brightness distribution of display unevenness according to the correction amount calculated in step S3. (S11). An example of the calculation method of step S11 will be described with reference to FIG.
  • FIG. 10A illustrates the calculation result of step S11 based on the correction amount distributed as shown in FIG. 8A.
  • the PC control unit 30 calculates a second-order difference in the X direction of the distribution of correction amounts (FIG. 8A) to generate a distribution of difference values indicating the luminance difference in the X direction (FIG. )) To calculate. Thereby, the luminance difference localized in the X direction can be detected (see FIG. 10B).
  • the PC control unit 30 detects a portion where the luminance difference in the X direction exceeds a predetermined threshold based on the calculated distribution of difference values (S12).
  • the PC control unit 30 When detecting a portion where the luminance difference in the X direction exceeds the threshold (YES in S12), the PC control unit 30 sets the row of additional nodes 52 at the position of the X coordinate of the detected portion (S13). The method of setting the row of the additional node 52 will be described using FIG. 10 (b).
  • FIG. 10B illustrates the edge 61 detected in step S12.
  • the basic nodes 51 in each column are arranged at a common position of Y coordinates.
  • the PC control unit 30 sets each of the one-row additional nodes 52 at the X coordinate xa of the edge 61 and at the same Y coordinate position as each basic node 51 (S13).
  • the basic block R1 between the nth column and the (n + 1) th column of the basic node 51 can be divided into two blocks R11 and R12.
  • the block after division obtained by dividing the basic block R1 is referred to as a "division block".
  • step S14 when a point where the luminance difference in the X direction exceeds the threshold is not detected (NO in S12), the PC control unit 30 proceeds to step S14 without performing the process of step S13.
  • the PC control unit 30 executes the same processing as steps S11 to S13 for the luminance difference in the Y direction instead of the luminance difference in the X direction (S14 to S16). Specifically, the processes in steps S14 to S16 will be described using FIGS. 11 (a) and 11 (b).
  • FIG. 11 (a) illustrates the calculation result of step S14 based on the distribution of the correction amount of FIG. 8 (a).
  • the PC control unit 30 calculates a second-order difference in the Y direction of the distribution of correction amounts (FIG. 8A) to obtain a difference value indicating a luminance difference in the Y direction.
  • the distribution is calculated (S14).
  • the PC control unit 30 detects a portion where the luminance difference in the Y direction exceeds a predetermined threshold (S15).
  • FIG. 11 (b) illustrates the edge 62 detected in step S15.
  • the PC control unit 30 sets each of the additional nodes 52 in one row at the Y coordinate ya of the edge 62 and at the same X coordinate position of each basic node 51 (S16).
  • the block R1 between the adjacent two rows of basic nodes 51 can be divided into two divided blocks (rectangular areas) R13 and R14.
  • the PC control unit 30 determines whether the arrays of the plurality of additional nodes 52 intersect with each other (S17). The PC control unit 30 proceeds to “YES” in step S12 to set the column of the additional node 52 (S13), and proceeds to “YES” in step S15 to set the row of the additional node 52 (S16), It is determined that the array of additional nodes 52 intersects (YES in S17).
  • the PC control unit 30 determines that the array of the additional nodes 52 intersects (YES in S17)
  • the PC control unit 30 sets the additional nodes 52 at the intersection where the arrays of the additional nodes 52 intersect with each other (S18). A setting method of the additional node 52 of the intersection will be described with reference to FIG.
  • FIG. 12 exemplifies a case where one additional node 52 in one row and one additional node 52 in one column are set in steps S13 and S16.
  • the PC control unit 30 adds the node to the intersection (xa, ya) 52 is set (S18).
  • the basic block R1 including the intersection point (xa, ya) is divided into four divided blocks R15, R16, R17, and R18.
  • the PC control unit 30 sets, for example, the additional node 52 of the intersection point (S18), ends the process of step S4 of FIG. 6, and proceeds to step S5.
  • step S18 in FIG. 6 is ended without performing the process of step S18, and the process proceeds to step S5. .
  • a luminance difference localized between the arrangement of the basic nodes 51 is detected (S11, S14), and the basic block R1 is additionally divided into divided blocks R11 to R18 according to the luminance difference.
  • the node 52 can be additionally set (S13, S16, S18).
  • steps S14 to S16 are performed after the processes of steps S11 to S13 (FIG. 9)
  • the order of the processes of steps S11 to S13 and S14 to S16 is not particularly limited.
  • the processes of steps S14 to S16 may be executed before the processes of steps S11 to S13, or may be executed in parallel.
  • Additional data D12 of nonuniformity correction data D10 generated based on the additional node 52 set by the setting process of the correction node (S4 in FIG. 6) will be described using FIG. .
  • FIG. 13 (a) shows an example of the additional node 52 added to FIG. 8 (a).
  • FIG. 13 (b) shows additional data D12 corresponding to FIG. 13 (a).
  • the PC control unit 30 records the extracted correction amount as additional data D12 in association with, for example, the X coordinate of the row of the additional node 52 (FIG. 13 (b)).
  • the arrangement order of the correction amounts in the additional data D12 is set so that the coordinates of the corresponding additional node 52 can be specified.
  • the additional data D12 of this example stores the correction amounts of the above-mentioned three rows of additional nodes 52 in order from the row with the smallest X coordinate, and in order from each additional node 52 with the smaller Y coordinate in each row. doing. Since the Y coordinate of the additional node 52 in each column is common to the basic node 51, it can be specified based on the order of the correction amount.
  • the PC control unit 30 extracts the correction amount of the additional node 52 of the row set in step S16, and associates the correction amount with, for example, the Y coordinate of each row, and records in a predetermined order.
  • the correction amount “ ⁇ 3” recorded first for the column of the additional node 52 has the same Y coordinate as the basic node 51 in the first row in the first column of the additional node 52. It corresponds to the additional node 52.
  • the PC control unit 30 extracts the correction amount of the additional node 52 at the intersection set in step S18, and includes the correction amount in the additional data D12 related to the row or the column, for example.
  • FIG. 13B exemplifies a case where the correction amount of the intersection point is included in the additional data D12 of the row.
  • the PC control unit 30 records the unevenness correction data D10 in the memory 21 of the display panel 2 including the additional data D12 generated as described above (S7 in FIG. 6).
  • the display panel 2 in which the unevenness correction data D10 is set by the correction system 1 constitutes the display device 4 by being incorporated in the display device 4 together with the panel control circuit 40 in this embodiment. Figure 14).
  • the configuration and operation of the display device 4 according to the present embodiment will be described.
  • FIG. 14 is a block diagram showing the configuration of the display device 4 according to the present embodiment.
  • the display device 4 includes the display panel 2 and a panel control circuit 40, as shown in FIG.
  • the display device 4 constitutes, for example, a liquid crystal television.
  • the display device 4 may be a display module incorporated in various electronic devices.
  • the display panel 2 has the unevenness correction data D10 already set by the unevenness correction system 1 described above.
  • the display panel 2 includes a display unit 20 and a memory 21.
  • the display unit 20 includes a plurality of pixels constituting a display area 2a (see FIG. 1) in the display panel 2 in which an image is displayed, and various driving circuits of the pixels.
  • the memory 21 stores, for example, unevenness correction data D10 as shown in FIGS. 8B and 13B as information unique to the display panel 2 recorded in the unevenness correction system 1. That is, the basic data D11 of the unevenness correction data D10 and the additional data D12 are stored separately in the memory 21. If there is no additional data D12, for example, the storage area for recording the additional data D12 in the memory 21 is in the unrecorded state.
  • the panel control circuit 40 configures a timing controller that generates drive timings of various drive circuits in the display unit 20 in the display device 4.
  • the panel control circuit 40 in the display device 4 may have various specifications different from the panel control circuit 14 in the unevenness correction system 1. The details of the configuration of panel control circuit 40 will be described below.
  • the panel control circuit 40 includes a communication unit 41, a control unit 42, and a recording unit 43.
  • the panel control circuit 40 is an example of a control circuit of the display panel 2 in the display device 4.
  • the communication unit 41 is an interface circuit (module) that communicably connects the panel control circuit 40 to the display panel 2. For example, the communication unit 41 transmits and receives data between the control unit 42 of the panel control circuit 40 and the memory 21 of the display panel 2 in accordance with a standard such as SPI. The communication unit 41 also transmits and receives various signals between the control unit 42 and the display unit 20.
  • a standard such as SPI.
  • the communication unit 41 also transmits and receives various signals between the control unit 42 and the display unit 20.
  • the control unit 42 includes, for example, a CPU or an MPU that implements a predetermined function in cooperation with software, and controls the overall operation of the panel control circuit 40.
  • the control unit 42 also includes a RAM (internal memory) used as a work area.
  • the control unit 42 reads data and programs from the recording unit 43 to the work area and performs various arithmetic processing to realize various functions. For example, the control unit 42 performs management processing of a correction node, which will be described later, and control processing of image display in the display unit 20 by executing a predetermined program.
  • the recording unit 43 is a recording medium for recording programs and data such as firmware required to realize the function of the panel control circuit 40.
  • the recording unit 43 is configured by, for example, a flash memory.
  • the recording unit 43 stores, for example, a program for causing the control unit 42 to execute the control processing of the image display described above.
  • the recording unit 43 may function as a work area of the control unit 42.
  • the control unit 42 in the panel control circuit 40 may be a hardware circuit such as a dedicated electronic circuit designed to realize a predetermined function or a reconfigurable electronic circuit.
  • the control unit 42 may be configured by various semiconductor integrated circuits such as a CPU, an MPU, a microcomputer, a DSP, an FPGA, and an ASIC.
  • the panel control circuit 40 of the display device 4 linearly interpolates the correction amount for each correction node of the unevenness correction data D10 stored in the memory 21 to calculate the correction amount of each pixel.
  • the panel control circuit 40 controls the display of the image on the display unit 20 by correcting the gradation value of each pixel of the image based on the video signal from the outside using the calculated correction amount.
  • the panel control circuit 40 manages the correction nodes of the unevenness correction data D10 so as to calculate the correction amount for each pixel using the correction amount of the addition node 52. .
  • the management process of the correction node in the display device 4 will be described with reference to FIG.
  • FIG. 15 is a flowchart illustrating management processing of a correction node in the display device 4.
  • the flowchart shown in FIG. 15 is started, for example, when the power of the display device 4 is turned on.
  • Each process of this flowchart is executed by the control unit 42 of the panel control circuit 40.
  • Each process may be performed in parallel for a plurality of reference tones, or may be performed one by one.
  • control unit 42 reads the unevenness correction data D10 from the memory 21 of the display panel 2 via the communication unit 41 (S20).
  • control unit 42 recognizes the correction amount for each basic node 51 based on the basic data D11 in the read unevenness correction data D10 (S21). For example, the control unit 42 identifies the row number and the column number of the corresponding basic node 51 based on the order of the correction amount in the basic data D11, and recognizes the correction amount of the basic node 51 in each row and each column.
  • control unit 42 determines whether the additional data D12 is included in the unevenness correction data D10 stored in the memory 21 (S22).
  • the control unit 42 calculates linear interpolation of the correction amount for each basic block R1 (FIG. 3) (S23). Specifically, for each pixel included in each basic block R1, the control unit 42 responds to the correction amount of the basic node 51 at the four vertices of the basic block R1 according to the distance between the pixel to be calculated and the basic node 51. Weighting is performed to calculate the correction amount of the pixel.
  • control unit 42 determines that the additional data D12 is included in the unevenness correction data D10 (YES in S22)
  • the control unit 42 recognizes the correction amount of the additional node 52 (S24).
  • the control unit 42 specifies the coordinates of the additional node 52 based on the additional data D12, and recognizes the positional relationship with respect to the basic node 51 from the specified coordinates and the divided blocks R11 to R18 by the additional node 52 (FIG. 10 (b)) , 11 (b), 12).
  • control unit 42 calculates a linear interpolation of the correction amount based on the recognized correction amount of the basic node 51 and the additional node (S25). For the pixels outside the divided blocks R11 to R18, the control unit 42 calculates the correction amount as in step S23. The control unit 42 calculates the correction amount of the pixels located inside the divided blocks R11 to R18 using the correction amount of the additional node 52 of the vertex of the divided block.
  • control unit 42 stores the calculated correction amount of each pixel in the recording unit 43 (S26). At the time of display control of the image in the display unit 20, the control unit 42 corrects the display unevenness with reference to the stored correction amount of each pixel.
  • the stored correction amount may be erased, for example, when the power of the display device 4 is turned off, or may be stored in a non-volatile manner.
  • the control unit 42 ends the management process of the correction node illustrated in FIG. 15 by storing the calculated correction amount (S26).
  • the additional node 52 is managed in addition to the basic data D11 to control the pixels in the divided blocks R11 to R18.
  • the correction amount can be properly interpolated (S25).
  • the unevenness correction system 1 generates unevenness correction data D10 for correcting display unevenness in the display panel 2 (display device).
  • the unevenness correction system 1 includes a signal source 11, a camera 12 (imaging device), and a PC 13 (control device).
  • the signal source 11 outputs a signal for displaying a reference image on the display area 2 a of the display panel 2.
  • the camera 12 picks up a reference image displayed in the display area 2a based on the above-mentioned signal to generate a picked-up image.
  • the PC 13 generates unevenness correction data D10 indicating the correction amount for each correction node indicating the position of the discrete pixel in the display area 2a based on the generated captured image (S5).
  • the correction node includes a basic node 51 located at a grid point that divides the display area 2a into a grid (see FIGS. 3 and 5 (b)).
  • the PC 13 sets an additional node 52 which is a correction node different from the basic node 51 according to the luminance difference localized between the basic nodes 51 in the display area 2a (S4, S11 to S18).
  • the unevenness correction system 1 described above, even if the display unevenness is accompanied by a rapid change in luminance between the basic nodes 51, the display unevenness can be easily corrected using the correction amount of the additional node.
  • the PC 13 detects a portion where the luminance difference exceeds a predetermined threshold in the display area 2a (S12, 15).
  • the PC 13 sets the additional node 52 in the vicinity of the point detected in the display area 2a than the basic node 51 (S13, S16).
  • the additional node 52 can be set to a place where the luminance difference such as the edges 60 to 62 of the display unevenness is significant, and the display unevenness with the edge can be accurately corrected.
  • the additional node 52 is disposed on the side of the lattice formed by the basic node 51 (S13, S16, see FIGS. 10 (b) and 11 (b)).
  • the basic block R1 having the basic node 51 as a vertex can be divided into divided blocks R11 to R14 including the additional node 52 at the vertex. Therefore, linear interpolation can be performed in each of the divided blocks R11 to R14 in the same manner as in the basic block R1, and complication of the algorithm of the interpolation operation can be avoided.
  • the basic block R1 including the intersection can be divided into four divided blocks R15 to R18 (FIG. 12).
  • the PC 13 sets the additional node 52 using the change rate of the gradient of the brightness in the display area 2a as the brightness difference (S11, S14).
  • the rate of change of the luminance gradient is calculated, for example, in a predetermined direction such as the horizontal direction (X direction) and / or the vertical direction (Y direction) of the display area 2a.
  • the unevenness correction method is a method of generating unevenness correction data D10 for correcting display unevenness in the display panel 2.
  • the method includes a step (S1) of causing the PC 13 to display a reference image in the display area 2a of the display device, and a step (S2) of acquiring a captured image of the reference image displayed in the display area 2a from the camera 12. .
  • the method includes the step (S5) of generating nonuniformity correction data D11 indicating correction amounts for each of the correction nodes indicating discrete pixel positions in the display area 2a based on the captured image.
  • the correction node includes a basic node 51 located at a grid point that divides the display area 2a into a grid.
  • the method includes a step (S4) in which the PC 13 sets an additional node 52 which is a correction node different from the basic node 51 according to the luminance difference localized between the basic nodes 51 in the display area 2a.
  • S4 a step in which the PC 13 sets an additional node 52 which is a correction node different from the basic node 51 according to the luminance difference localized between the basic nodes 51 in the display area 2a.
  • the display device 4 includes the display unit 20, a memory 21 (storage unit), and a panel control circuit 40 (control unit).
  • the display unit 20 has a display area 2a for displaying an image.
  • the memory 21 stores unevenness correction data D10 indicating a correction amount for each correction node indicating discrete pixel positions in the display area 2a.
  • the panel control circuit 40 corrects the display unevenness based on the unevenness correction data D10 and controls the display of the image.
  • the memory 21 adds a correction amount for each basic node 51 (i.e., basic data D11) which is a correction node for dividing the display area 2a into a grid shape in the unevenness correction data D10 and an addition which is a correction node different from the basic node 51.
  • the correction amount at node 52 (i.e., additional data D12) is stored separately. According to the above-described unevenness correction method, it is possible to easily correct display unevenness or the like in which an edge stands, based on the correction amount of the additional node.
  • the correction amount indicated by the unevenness correction data D10 has a larger luminance difference in the vicinity of the additional node 52 than in the vicinity of the basic node 51 in the display area 2a (see FIG. 13). As a result, it is possible to accurately correct a portion having a sharp luminance difference such as the edges 60 to 62.
  • FIG. 16 is a diagram showing a modification of the setting method of the additional node 52.
  • the range can be detected (S13).
  • the divided blocks R11 and R12 are set around the edge 61 ', while the basic block R1 can be used at a position away from the edge 61'.
  • the additional data D12 of the unevenness correction data D10 for the additional node 52 as shown in FIG. 16 can be appropriately generated by associating the XY coordinates of the additional node 52 with the correction amount. Further, in FIG. 16, an example was described in which the setting of the additional node 52 based on the luminance difference in the X direction was limited to a part of the row, but similarly to this, the setting of the additional node 52 based on the luminance difference in the Y direction It is also possible to restrict to a part of the line.
  • the position of the corresponding correction node can be specified based on the order of arrangement of data of various correction amounts in the unevenness correction data D10.
  • the unevenness correction data D10 of the present embodiment may be configured by appropriately associating the position of the correction node with the correction amount.
  • the PC control unit 30 calculates the difference in luminance in the X direction and the Y direction (S12 and S15 in FIG. 9).
  • the present invention is not limited to this, and the PC control unit 30 may execute steps S12 to S15 or steps S16 to S18 with the luminance difference in only one of the X direction and the Y direction as a calculation target. In this case, the processes of steps S17 and S18 may be omitted.
  • the interval of the basic nodes 51 (or the size of the basic block R1) is illustrated as a constant example, the interval of the basic nodes 51 may not be constant.
  • the distance between the basic nodes 51 or the size of the basic block R1 may be preset in the vicinity of the center of the display area 2a and at the edge thereof.
  • the reference image is set in grayscale, but the reference image is not limited to this, and, for example, three colors of RGB (four colors in the case of four colors of pixels) It may be set to a predetermined gradation of a single color.
  • the PC 13 is used as an example of the control device in the unevenness correction system 1.
  • the control device may be configured using various information processing devices instead of the PC 13.
  • the control device and the signal source may be integrally configured, for example, using an information processing device in which the signal source is integrated.
  • the display panel 2 to be processed in the unevenness correction system 1 is an example of a liquid crystal panel.
  • the present invention is not limited to this.
  • the present invention is applied to an organic EL display panel can do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

ムラ補正システム（１）は、表示装置における表示ムラを補正するためのムラ補正データを生成する。ムラ補正システムは、信号源（１１）と、撮像装置（１２）と、制御装置（１３）とを備える。信号源は、表示装置の表示領域に基準画像を表示させるための信号を出力する。撮像装置は、上記の信号に基づき表示領域に表示された基準画像を撮像して撮像画像を生成する。制御装置は、撮像画像に基づき、表示領域における離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データ（Ｄ１０）を生成する。補正ノードは、表示領域を格子状に分割する格子点に位置する基本ノード（５１）を含む。制御装置は、表示領域において基本ノードの間に局在する輝度差に応じて、基本ノードとは別の補正ノードである追加ノード（５２）を設定する。

Description

ムラ補正システム、ムラ補正方法および表示装置
　本発明は、表示装置における表示ムラを補正するためのムラ補正システム、ムラ補正方法、及び表示装置に関する。
　従来、液晶パネル等の表示パネルを備える表示装置において、表示画像における輝度ムラ及び色ムラなどの表示ムラを補正する技術が知られている（例えば、特許文献１参照）。
　特許文献１は、液晶パネル等を備えた表示装置の画面上の表示ムラを精度良く補正するためのムラ補正装置を開示している。特許文献１のムラ補正装置は、表示装置の画面における複数の分割領域のそれぞれについて補正テーブルを記憶する記憶手段と、補正テーブルを用いて表示装置で表示する画像データに補正処理を施す補正手段とを有している。特許文献１では、液晶パネル背面のバックライトからの光の一般的な反射特性が、画面の縁部と中央部とでは異なることによる表示ムラを改善するために、上記の分割領域のサイズが、画面の中央部で相対的に大きく設定され、画面の縁部で相対的に小さく設定されている。
特開２０１３－２３２８８２号公報
　本発明は、急激な輝度の変化を伴う表示ムラを補正し易くすることができるムラ補正システム、ムラ補正方法、及び表示装置を提供することを目的とする。
　本発明の一態様に係るムラ補正システムは、表示装置における表示ムラを補正するためのムラ補正データを生成するシステムである。ムラ補正システムは、信号源と、撮像装置と、制御装置とを備える。信号源は、表示装置の表示領域に基準画像を表示させるための信号を出力する。撮像装置は、上記の信号に基づき表示領域に表示された基準画像を撮像して撮像画像を生成する。制御装置は、撮像画像に基づき、表示領域における離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データを生成する。補正ノードは、表示領域を格子状に分割する格子点に位置する基本ノードを含む。制御装置は、表示領域において基本ノードの間に局在する輝度差に応じて、基本ノードとは別の補正ノードである追加ノードを設定する。
　本発明の一態様に係るムラ補正方法は、表示装置における表示ムラを補正するためのムラ補正データを生成する方法である。本方法は、制御装置が、表示装置の表示領域に基準画像を表示させるステップと、撮像装置から表示領域に表示された基準画像の撮像画像を取得するステップと、撮像画像に基づき、表示領域における離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データを生成するステップとを含む。補正ノードは、表示領域を格子状に分割する格子点に位置する基本ノードを含んでいる。本方法は、制御装置が、表示領域において基本ノードの間に局在する輝度差に応じて、基本ノードとは別の補正ノードである追加ノードを設定するステップを含む。
　本発明の一態様に係る表示装置は、表示部と、記憶部と、制御部とを備える。表示部は、画像を表示する表示領域を有する。記憶部は、表示領域における離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データを記憶する。制御部は、ムラ補正データに基づき表示ムラを補正して、画像の表示を制御する。記憶部は、ムラ補正データにおいて、表示領域を所定の格子状に分割する補正ノードである基本ノード毎の補正量と、基本ノードとは別の補正ノードである追加ノードにおける補正量とを別々に記憶している。
　本発明に係るムラ補正システム、ムラ補正方法及び表示装置によると、追加ノードの補正量に基づき、急激な輝度の変化を伴う表示ムラを補正し易くすることができる。
実施形態１に係るムラ補正システムの全体構成を示すブロック図 ムラ補正システムにおけるＰＣの構成を示すブロック図 ムラ補正システムにおける基本的な動作を説明するための図 エッジの立った表示ムラの課題を説明するための図 実施形態１に係るムラ補正方法を説明するための図 ムラ補正システムにおけるムラ補正データ生成処理を示すフローチャート ムラ補正システムにおける撮像データを説明するための図 ムラ補正システムによるムラ補正データを説明するための図 ムラ補正システムにおける補正ノードの設定処理を示すフローチャート 補正ノードの設定処理のステップＳ１１～Ｓ１３の処理を説明するための図 補正ノードの設定処理のステップＳ１４～Ｓ１６の処理を説明するための図 補正ノードの設定処理のステップＳ１７～Ｓ１８の処理を説明するための図 ムラ補正データの追加データを説明するための図 実施形態１に係る表示装置の構成を示すブロック図 表示装置における補正ノードの管理処理を例示するフローチャート 追加ノードの設定方法の変形例を説明するための図
　以下、添付の図面を参照して本発明に係る実施の形態を説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
（実施形態１）
１．構成
　実施形態１に係るムラ補正システムの構成について、以下説明する。
１－１．システム構成
　実施形態１に係るムラ補正システムの全体構成について、図１を参照して説明する。図１は、本実施形態に係るムラ補正システム１の全体構成を示すブロック図である。
　本実施形態に係るムラ補正システム１は、図１に示すように、信号源１１と、カメラ１２と、ＰＣ（パーソナルコンピュータ）１３と、パネル制御回路１４とを備える。ムラ補正システム１は、複数の表示パネル２の製造出荷時などにおいて、各表示パネル２が表示する画像の表示ムラを補正するための設定を行うシステムである。
　表示パネル２は、例えばオープンセルの液晶パネルであり、パネル制御回路１４などによって外部から画像表示を制御される。表示パネル２は、例えばマトリクス状に配置された複数の画素により画像を表示する表示領域２ａを有する。表示パネル２は、ＳＰＩ（Serial Peripheral Interface）フラッシュメモリなどのメモリ２１を備える。メモリ２１には、例えば表示パネル２の固有の情報が記録される。メモリ２１は、表示パネル２の記憶部の一例である。
　信号源１１は、ムラ補正システム１による処理対象の表示パネル２に表示させるための画像（基準画像）を示す映像信号を生成する信号生成回路である。信号源１１は、例えばＰＣ１３の制御により、映像信号をパネル制御回路１４に出力する。
　カメラ１２は、ＣＣＤ又はＣＭＯＳイメージセンサ等の撮像素子、並びにズームレンズ及びフォーカスレンズ等の撮像光学系を備える。カメラ１２は、例えばＰＣ１３の制御により、処理対象の表示パネル２の表示領域２ａに映し出された画像を撮像する。カメラ１２は、撮像した撮像画像を示す撮像データを生成し、生成した撮像データをＰＣ１３に出力する。カメラ１２は、本実施形態における撮像装置の一例である。
　ＰＣ１３は、ムラ補正システム１における信号源１１及びカメラ１２などの各部の動作を制御する。ＰＣ１３は、例えば所定のインタフェース回路（不図示）を介して表示パネル２のメモリ２１に接続され、メモリ２１に対する諸情報の書き込みを行う。ＰＣ１３は、本実施形態における制御装置の一例である。ＰＣ１３の構成の詳細については後述する。
　パネル制御回路１４は、表示パネル２の画像表示を制御するための専用回路である。ムラ補正システム１におけるパネル制御回路１４は、信号源１１と処理対象の表示パネル２との間に接続され、信号源１１からの映像信号に基づき表示パネル２の画像表示を制御する。この際、パネル制御回路１４は、表示パネル２のメモリ２１から諸情報を読み出して使用することができる。
　ムラ補正システム１は、表示パネル２のバックライトが外付けである場合、処理対象の表示パネル２に接続するためのバックライトを備えてもよい。
１－２．ＰＣの構成
　本実施形態におけるＰＣ１３の構成の詳細について、図２を参照して説明する。図２は、ムラ補正システム１におけるＰＣ１３の構成を示すブロック図である。
　ＰＣ１３は、図２に示すように、ＰＣ制御部３０と、ＰＣ記憶部３１と、ＲＡＭ３２と、ＲＯＭ３３と、ＰＣ表示部３４と、操作部３５と、機器インタフェース（Ｉ／Ｆ）３６と、ネットワークインタフェース（Ｉ／Ｆ）３７とを備える。
　ＰＣ制御部３０は、例えばソフトウェアと協働して所定の機能を実現するＣＰＵ又はＭＰＵで構成され、ＰＣ１３の全体動作を制御する。ＰＣ制御部３０は、ＰＣ記憶部３１に格納されたデータやプログラムを読み出して種々の演算処理を行い、各種の機能を実現する。例えば、ＰＣ制御部３０は、所定のプログラムの実行により、撮像データが示す撮像画像の画像解析を行うことで表示パネル２に設定するための情報（ムラ補正データ）を生成するムラ補正データ生成処理を行う（詳細は後述）。
　なお、ＰＣ制御部３０は、所定の機能を実現するように設計された専用の電子回路や再構成可能な電子回路などのハードウェア回路であってもよい。ＰＣ制御部３０は、ＣＰＵ、ＭＰＵ、マイコン、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ等の種々の半導体集積回路で構成されてもよい。
　ＰＣ記憶部３１は、ＰＣ１３の機能を実現するために必要なプログラム及びデータを記憶する記憶媒体である。ＰＣ記憶部３１は、例えばハードディスク（ＨＤＤ）又は半導体記憶装置（ＳＳＤ）などで構成される。ＰＣ記憶部３１は、例えばムラ補正データ生成処理をＰＣ制御部３０に実行させるためのプログラムを格納する。
　ＲＡＭ３２は、例えばＤＲＡＭ又はＳＲＡＭ等の半導体デバイスで構成され、データを一時的に記憶する。また、ＲＡＭ３２は、ＰＣ制御部３０の作業エリアとして機能してもよい。ＲＡＭ３２は、例えば撮像データ及びムラ補正データなどを記憶する。
　ＲＯＭ３３は、例えばＰＣ制御部３０が実行するプログラム及び固定パラメータなどを格納する。
　ＰＣ表示部３４は、例えば、液晶ディスプレイ又は有機ＥＬディスプレイで構成される。ＰＣ表示部３４は、例えば撮像データが示す撮像画像など、種々の情報を表示する。
　操作部３５は、ユーザが操作を行うユーザインタフェースである。操作部３５は、例えば、キーボード、タッチパッド、タッチパネル、ボタン、スイッチ、及びこれらの組み合わせで構成される。
　機器インタフェース３６は、ＰＣ１３に他の機器を接続するための回路（モジュール）である。機器インタフェース３６は、所定の通信規格にしたがい通信を行う。所定の規格は、例えばＵＳＢ、ＨＤＭＩ（登録商標）、ＩＥＥＥ１３９５、ＷｉＦｉ、及びＢｌｕｅｔｏｏｔｈ（登録商標）等を含む。ＰＣ１３は、機器インタフェース３６を介して、例えば信号源１１及びカメラ１２などに接続される。
　ネットワークインタフェース３７は、無線または有線の通信回線を介してＰＣ１３を通信ネットワークに接続するための回路（モジュール）である。ネットワークインタフェース３７は所定の通信規格に準拠した通信を行う。所定の通信規格は、例えばＩＥＥＥ８０２．３，及びＩＥＥＥ８０２．１１ａ／１１ｂ／１１ｇ／１１ａｃ等の通信規格を含む。ＰＣ１３と、信号源１１及びカメラ１２とは、ネットワークインタフェース３７を介して接続されてもよい。
２．動作
　以上のように構成されるムラ補正システム１の動作を以下に説明する。
２－１．基本的な動作
　本実施形態のムラ補正システム１における基本的な動作について、図３（ａ），３（ｂ）を用いて説明する。
　図３（ａ）は、本実施形態におけるムラ補正システム１の基本ノード５１（後述）を説明するための図である。図３（ｂ）は、補正量の補間方法を説明するための図である。
　ムラ補正システム１は、処理対象の表示パネル２の表示領域２ａを４×４画素や８×８画素といったブロック（矩形領域）に分割し、各ブロックの頂点（１画素）の位置毎の補正量を示すムラ補正データを生成する。以下、ムラ補正データにおいて補正量のデータを設定するためのブロックの頂点の画素位置を「補正ノード」という。本実施形態に係るムラ補正システム１は、処理対象となる複数の表示パネル２に共通に適用するための補正ノードとして、基本ノード５１を用いる。
　図３（ａ）では、本実施形態の補正ノードの一例の基本ノード５１と、表示パネル２の表示領域２ａとの対応関係を示している。以下、表示領域２ａの水平方向をＸ方向とし、垂直方向をＹ方向とする。
　図３（ａ）においては、水平線と垂直線の間の交点が、表示パネル２の１画素（例えば中心位置）に対応している。基本ノード５１は、図３（ａ）の例において、表示領域２ａを基本ブロックＲ１毎に格子分割するように配置されている。基本ブロックＲ１は、全ての頂点（格子点）が基本ノード５１で構成されるブロックである。個々の基本ノード５１は、格子分割によるマトリクスの行番号（例えば０～２７０）及び列番号（例えば０～４８０）によって識別可能である。
　図３（ｂ）は、図３（ａ）における２つの基本ノード５１にわたる補正量を示す図である。図３（ｂ）の横軸は表示領域２ａにおけるＸ方向の位置（Ｘ位置）であり、縦軸は輝度である。
　パネル制御回路１４（図１）は、補正ノード毎の補正量を示すムラ補正データを読み出し、補正ノード間の画素については図３（ｂ）に示すように、表示領域２ａの画素毎の補正量を線形補間する。これにより、ムラ補正データのデータ量を低減しながら、表示領域２ａにおける補正量の分布を平滑化して、表示ムラを精度良く補正することができる。
２－２．エッジの立った表示ムラについて
　以上のようなムラ補正システム１において、表示パネル２の表示ムラが急激な輝度の変化（エッジ）を伴う場合の課題について図４を用いて説明する。
　図４（ａ）は、表示パネル２におけるエッジの立った表示ムラの表示例を示す。図４（ｂ）は、基本ノード５１のみの補正ノードを例示する図である。図４（ｃ）は、図４（ｂ）の補正ノードによる図４（ａ）の表示ムラの補正量を示すグラフである。図４（ｄ）は、図４（ｃ）の補正量による補正結果を示すグラフである。図４（ｅ）は、図４（ａ）の表示ムラに対する図４（ｄ）の補正結果の表示例を示す。
　図４（ａ）の表示例は、画像全体において一定の階調を有する画像（基準画像）が表示パネル２に入力された場合に、表示領域２ａに表れる表示ムラの一例を示している。図４（ａ）の表示ムラには、表示領域２ａ上の特定の箇所６０において輝度の分布に急激な落差（輝度差）、すなわちエッジ６０が生じている。表示ムラのエッジ６０は、例えば表示パネル２の製造時におけるマスクの継ぎ目等によって生じることが想定される。
　図４（ａ）のエッジ６０は、図４（ｂ）の２列の基本ノード５１の間に位置する。表示ムラのエッジ６０の位置は表示パネル２間でばらつき、予め設定された基本ノード５１の位置からは離間することが想定される。
　図４（ｃ）のグラフは、図４（ａ）の表示ムラの補正前の輝度の分布曲線Ｃ１と、目標輝度に対する基本ノード５１のみによる補正量の分布曲線Ｃ２とを示している。図４（ｃ）の横軸及び縦軸は、図３（ｂ）と同様に、表示パネル２のＸ位置及び輝度を示す（図４（ｄ）等も同様）。
　図４（ａ）の表示ムラの輝度（補正前）は、分布曲線Ｃ１に示すように、エッジ６０の－Ｘ側では目標輝度よりも大きい一方、＋Ｘ側では小さくなっている。これに応じて、図４（ｂ）の基本ノード５１毎の補正量は、エッジ６０の－Ｘ側では負値に設定され、＋Ｘ側では正値に設定される。基本ノード５１間の補正量は、上述したとおり、分布曲線Ｃ２のように線形補間される。
　図４（ｄ）は、図４（ｃ）の補正後の輝度の分布曲線Ｃ３を示している。図４（ｄ）によると、補正量の分布曲線Ｃ２（図４（ｃ））が、図４（ｂ）の基本ノード５１の間で線形補間された範囲において、補正後の輝度の分布曲線Ｃ３が目標輝度からずれている。補正後の輝度（Ｃ３）のずれは、図４（ａ）の表示ムラのエッジ６０近傍において、補正前の輝度（Ｃ１）の勾配が急激に変動していることに起因する。よって、基本ノード５１のみ（図４（ｂ））に基づく補正方法では、エッジ６０近傍の輝度のずれが、図４（ｄ）に示すように、表示ムラとして残ってしまう。
　そこで、本実施形態では、図４（ａ）の表示ムラのエッジ６０のように急激な輝度差を有する箇所、即ち輝度の勾配の変化率が顕著な箇所の有無を検査し、検査結果に応じて、ムラ補正データの補正ノードを追加設定する。本実施形態に係るムラ補正方法について、図５を用いて説明する。
　図５（ａ）は、図４（ａ）と同様の表示ムラの表示例を示す。図５（ｂ）は、図５（ａ）の表示ムラに対する本実施形態の補正ノードを例示する図である。
　本実施形態のムラ補正方法における補正ノードは、図５（ｂ）に示すように、基本ノード５１と、追加ノード５２とを含む。基本ノード５１には、表示領域２ａにおける位置が予め規定されている。これに対して、追加ノード５２は、表示パネル２の検査時等に追加される補正ノードである。
　本実施形態に係るムラ補正システム１は、図５（ａ）の表示ムラのエッジ６０に対して、図５（ｂ）に示すように、基本ノード５１に加えて追加ノード５２を設定する。図５（ａ）の例では、エッジ６０がＹ方向に延在しており、エッジ６０に沿って複数の追加ノード５２が配置されている。
　図５（ｃ）は、図５（ｂ）の補正ノード５１，５２による図５（ａ）の表示ムラの補正量を示すグラフである。図５（ｄ）は、図５（ｃ）の補正量による補正結果を示すグラフである。図５（ｅ）は、図５（ａ）の表示ムラに対する図５（ｄ）の補正結果の表示例を示す。
　追加ノード５２によると、図５（ｃ）に示すように、エッジ６０近傍の位置において補正量を設定可能である。このため、図４（ｃ）と同様の補正前の輝度の分布曲線Ｃ１に対して、補正量の分布曲線Ｃ２’が、追加ノード５２間の線形補間によってエッジ６０による勾配の変化に追従できる。これにより、図５（ｄ）の分布曲線Ｃ３’に示すように、エッジ６０近傍の輝度の変動を平坦化するように補正でき、エッジ６０を有する表示ムラを精度良く補正することができる（図５（ｅ））。以下、本実施形態におけるムラ補正システム１の動作の詳細を説明する。
２－３．ムラ補正データ生成処理
　本実施形態のムラ補正システム１におけるムラ補正データ生成処理について、図６～８を参照して説明する。
　図６は、ムラ補正システム１におけるムラ補正データ生成処理を示すフローチャートである。図７は、撮像データＤ１を説明するための図である。図８は、ムラ補正データＤ１０を説明するための図である。
　図６のフローチャートは、ムラ補正システム１において一つの表示パネル２にムラ補正データＤ１０を設定する際の処理を示している。ムラ補正データＤ１０は、表示パネル２固有の表示ムラを補正するために、例えば表示装置４（図１４）に組み込まれたパネル制御回路４０によって使用される。
　図６のフローチャートは、処理対象の表示パネル２がムラ補正システム１の各部に接続されて設置された状態において開始される。本フローチャートによる各処理は、ムラ補正システム１におけるＰＣ１３によって実行される。
　まず、ＰＣ制御部３０は、処理対象の表示パネル２に表示させる基準画像を選択する（Ｓ１）。基準画像は、ムラ補正システム１において表示ムラを検出するための基準となる画像であり、例えば全画素がグレースケールの所定の基準階調に設定された画像である。本実施形態では、基準階調が互いに異なる複数の基準画像が利用される。基準階調は、例えば２５６階調における階調値４０，１００，２００など、中間階調において複数、設定される。
　ステップＳ１において、ＰＣ制御部３０は、複数の基準階調の内の一つを選択し、選択した基準階調に対応する基準画像を表示させる指示を信号源１１（図１）に送信する。信号源１１は、受信した指示が示す基準画像の映像信号を生成し、パネル制御回路１４に出力する。パネル制御回路１４は、処理対象の表示パネル２のメモリ２１に記憶された情報を参照し、信号源１１からの映像信号に基づいて基準画像を表示するように、表示パネル２を制御する。パネル制御回路１４はムラ補正機能をオフにしている。このため、ステップＳ１では特に表示ムラの補正が行われずに、表示パネル２の表示領域２ａに基準画像が表示される。
　次に、ＰＣ制御部３０は、例えばカメラ１２が表示パネル２上に表示された基準画像を撮像する撮像動作を制御し、カメラ１２から、基準画像を撮像した撮像画像を示す撮像データＤ１を取得する（Ｓ２）。図７（ａ）に、撮像データＤ１の一例を示す。
　図７（ａ）の例の撮像データＤ１は、表示パネル２の表示領域２ａに対応するＸＹ座標において、画素毎の値（画素値）を有する。図７（ｂ）は、図７（ａ）の撮像データＤ１における画素値の分布を示す。本例の撮像データＤ１は、図７（ｂ）に示すように、複数箇所６０ａ～６０ｃにおいて輝度の落差を生じている。
　次に、ＰＣ制御部３０は、取得した撮像データＤ１に基づいて、表示ムラを補正するための補正量を算出する（Ｓ３）。図８（ａ）に、ステップＳ３の算出結果を例示する。
　図８（ａ）は、図７（ａ）の撮像データＤ１に基づき算出された補正量の分布を示している。例えば、ステップＳ３においてＰＣ制御部３０は、まず、撮像データＤ１が示す撮像画像における表示領域の輝度分布から、撮像画像における基準階調の輝度（即ち目標輝度）を抽出する。ＰＣ制御部３０は、撮像画像における表示領域２ａ上で、抽出した基準階調の輝度からずれた輝度を有する領域および輝度のずれ幅などを、画素毎に検出する。ＰＣ制御部３０は、所定のガンマ特性の特性曲線に基づいて、検出したずれ幅を補正するように階調値をシフトさせる量を補正量（シフト量）として算出する。
　次に、ＰＣ制御部３０は、算出した補正量に基づいて、補正ノードの設定処理を行う（Ｓ４）。補正ノードの設定処理（Ｓ４）は、表示ムラの輝度差に応じて、基本ノード５１に加えて追加ノード５２を設定する処理である。補正ノードの設定処理の詳細については後述する。
　次に、ＰＣ制御部３０は、算出した補正量と設定した補正ノードとに基づき、処理対象の表示パネル２についてのムラ補正データＤ１０を生成する（Ｓ５）。図８（ｂ）に、ムラ補正データＤ１０の一例を示す。
　図８（ｂ）は、図８（ａ）の補正量に基づき生成されるムラ補正データＤ１０を例示している。本実施形態において、ムラ補正データＤ１０は、図８（ｂ）に例示するように、基本データＤ１１と、追加データＤ１２とを含む。基本データＤ１１は、基本ノード５１の補正量を示すデータである。追加データＤ１２は、追加ノード５２の補正量を示すデータである。
　ステップＳ５において、ＰＣ制御部３０は、ステップＳ３で算出した補正量（図８（ａ））から各々の基本ノード５１における補正量を抽出する。ＰＣ制御部３０は、例えば基本ノード５１の配列に応じた所定の順番で、抽出した補正量をムラ補正データＤ１０の基本データＤ１１として記憶する。
　図８（ｂ）の例の基本データＤ１１は、図８（ａ）の基本ノード５１の補正量について、Ｙ座標が小さい行から順番に、且つ各行においてＸ座標が小さい追加ノード５２から順番に各々の補正量を並べて格納している。基本ノード５１のＸＹ座標は予め設定されていることから、基本データＤ１１における補正量の並び順に基づき、各々の補正量に対応する基本ノード５１の座標位置を特定可能である。
　また、補正ノードの設定処理（Ｓ４）において追加ノード５２が設定された場合、ＰＣ制御部３０は、ムラ補正データＤ１０における追加データＤ１２を生成する（Ｓ５）。追加データＤ１２の生成方法については後述する。
　図６に戻り、ＰＣ制御部３０は、全ての基準階調についてのムラ補正データＤ１０が生成されたか否かを判断する（Ｓ６）。例えば、全ての基準画像が選択されていない場合、ＰＣ制御部３０はステップＳ６で「ＮＯ」に進み、未選択の基準画像についてステップＳ１以降の処理を繰り返す。これにより、全ての基準階調についてのムラ補正データＤ１０が生成される。
　全ての基準階調についてのムラ補正データＤ１０が生成されると（Ｓ６でＹＥＳ）、ＰＣ制御部３０は、生成されたムラ補正データＤ１０を表示パネル２のメモリ２１に記録する（Ｓ７）。メモリ２１においては、例えばムラ補正データＤ１０の基本データＤ１１を記録するための記憶領域と、追加データＤ１２を記録するための記憶領域とが、別々に設けられている。ＰＣ制御部３０は、全ての基準階調それぞれのムラ補正データＤ１０について、基本データＤ１１及び追加データＤ１２の各々を、対応する記憶領域に書き込む。追加データＤ１２がない場合、追加データＤ１２を記録するための記憶領域への書込みは省略される。
　ＰＣ制御部３０は、ムラ補正データＤ１０の書き込み（Ｓ６）を完了すると、本フローチャートによる処理を終了する。ムラ補正システム１は、一つの表示パネル２に対して本フローチャートによる処理を終了すると、次の表示パネル２を処理対象の表示パネル２として順次、同処理を実行する。
　以上の処理によると、個々の表示パネル２に、固有の表示ムラを補正するためのムラ補正データＤ１０を設定することができる。
２－３－１．補正ノードの設定処理
　図６のステップＳ４における補正ノードの設定処理について、図９～１２を用いて説明する。
　図９は、ムラ補正システム１における補正ノードの設定処理（Ｓ４）を示すフローチャートである。図１０は、補正ノードの設定処理のステップＳ１１～Ｓ１３の処理を説明するための図である。図１１は、ステップＳ１４～Ｓ１６の処理を説明するための図である。図１２は、ステップＳ１７～Ｓ１８の処理を説明するための図である。
　まず、ＰＣ制御部３０は、予め設定された基本ノード５１を認識する（Ｓ１０）。例えば、ＰＣ制御部３０は、図６のステップＳ３において補正量が算出されたＸＹ座標における格子状の基本ノード５１のマトリクスを認識する（図８参照）。
　ステップＳ３で算出された補正量に応じた表示ムラの輝度分布について、ＰＣ制御部３０は、Ｘ方向における輝度の勾配の変化率（二階微分）の計算、すなわちＸ方向の輝度差の計算を行う（Ｓ１１）。図１０（ａ）を用いて、ステップＳ１１の計算方法の一例を説明する。
　図１０（ａ）は、図８（ａ）のように分布する補正量に基づくステップＳ１１の計算結果を例示している。例えばステップＳ１１において、ＰＣ制御部３０は、補正量の分布（図８（ａ））のＸ方向における二階差分を計算することにより、Ｘ方向の輝度差を示す差分値の分布（図１０（ａ））を算出する。これにより、Ｘ方向において局在する輝度差を検出できる（図１０（ｂ）参照）。
　次に、ＰＣ制御部３０は、算出した差分値の分布に基づいて、Ｘ方向の輝度差が所定のしきい値を超えた箇所を検知する（Ｓ１２）。しきい値は、表示ムラの補正時の線形補間等による輝度差の許容誤差などを考慮して設定される。例えばしきい値が「９」である場合、Ｘ座標ｘ＝５，６，７における二階差分値の絶対値がそれぞれ「９」よりも大きいことから、ＰＣ制御部３０は、Ｘ方向の輝度差がしきい値を超えた箇所としてｘ＝５，６，７の箇所を検知する（Ｓ１２でＹＥＳ）。
　ＰＣ制御部３０は、Ｘ方向の輝度差がしきい値を超えた箇所を検知すると（Ｓ１２でＹＥＳ）、検知した箇所のＸ座標の位置に、追加ノード５２の列を設定する（Ｓ１３）。図１０（ｂ）を用いて、追加ノード５２の列の設定方法を説明する。
　図１０（ｂ）は、ステップＳ１２で検知されたエッジ６１を例示している。エッジ６１のＸ座標ｘ＝ｘａは、基本ノード５１の第ｎ列と第（ｎ＋１）列の間に位置する。各列の基本ノード５１は、Ｙ座標が共通の位置に並んでいる。本例において、ＰＣ制御部３０は、エッジ６１のＸ座標ｘａであって、且つ各基本ノード５１と同じＹ座標の位置に、１列の追加ノード５２の各々を設定する（Ｓ１３）。これにより、基本ノード５１の第ｎ列と第（ｎ＋１）列の間の基本ブロックＲ１を、２つのブロックＲ１１，Ｒ１２に分割することができる。以下、基本ブロックＲ１を分割することにより得られた分割後のブロックを「分割ブロック」という。
　図９に戻り、Ｘ方向の輝度差がしきい値を超えた箇所が検知されなかった場合（Ｓ１２でＮＯ）、ＰＣ制御部３０は、ステップＳ１３の処理を行わずに、ステップＳ１４に進む。
　また、ＰＣ制御部３０は、ステップＳ１１～Ｓ１３と同様の処理を、Ｘ方向の輝度差の代わりにＹ方向の輝度差について実行する（Ｓ１４～Ｓ１６）。具体的に、図１１（ａ），（ｂ）を用いてステップＳ１４～Ｓ１６の処理について説明する。
　図１１（ａ）は、図８（ａ）の補正量の分布に基づくステップＳ１４の計算結果を例示している。ＰＣ制御部３０は、例えば補正量の分布（図８（ａ））のＹ方向における二階差分を計算することにより、図１１（ａ）に示すように、Ｙ方向の輝度差を示す差分値の分布を算出する（Ｓ１４）。次に、ＰＣ制御部３０は、Ｙ方向の輝度差が所定のしきい値を超えた箇所を検知する（Ｓ１５）。
　ステップＳ１５のしきい値は、ステップＳ１２のしきい値と同じであってもよいし、別途設定されてもよい。例えばしきい値が「８」である場合、ＰＣ制御部３０は、Ｙ方向の輝度差がしきい値を超えた箇所としてｙ＝３，４，１０，１１の箇所を検知する（Ｓ１５でＹＥＳ）。
　図１１（ｂ）は、ステップＳ１５で検知されたエッジ６２を例示している。図１１（ｂ）のエッジ６２は、Ｙ方向において局在しており、Ｙ座標ｙ＝ｙａを有する。本例において、ＰＣ制御部３０は、エッジ６２のＹ座標ｙａであって、且つ各基本ノード５１同じＸ座標の位置に、１行の追加ノード５２の各々を設定する（Ｓ１６）。これにより、隣接する２行の基本ノード５１間のブロックＲ１を、２つの分割ブロック（矩形領域）Ｒ１３，Ｒ１４に分割することができる。
　図９に戻り、ＰＣ制御部３０は、複数の追加ノード５２の配列が互いに交差するか否かを判断する（Ｓ１７）。ＰＣ制御部３０は、ステップＳ１２で「ＹＥＳ」に進み追加ノード５２の列を設定して（Ｓ１３）、且つステップＳ１５で「ＹＥＳ」に進み追加ノード５２の行を設定した（Ｓ１６）場合に、追加ノード５２の配列が交差すると判断する（Ｓ１７でＹＥＳ）。
　ＰＣ制御部３０は、追加ノード５２の配列が交差すると判断すると（Ｓ１７でＹＥＳ）、追加ノード５２の配列が互いに交差する箇所、即ち交点に、追加ノード５２を設定する（Ｓ１８）。交点の追加ノード５２の設定方法について、図１２を用いて説明する。
　図１２は、ステップＳ１３，Ｓ１６において１行の追加ノード５２と１列の追加ノード５２とが設定された場合を例示している。追加ノード５２の列はＸ座標ｘ＝ｘａを有し、追加ノード５２の行はＹ座標ｘ＝ｙａを有する。この場合、追加ノード５２の行と列との間の交点は、座標（ｘ，ｙ）＝（ｘａ，ｙａ）に位置することから、ＰＣ制御部３０は、交点（ｘａ，ｙａ）に追加ノード５２を設定する（Ｓ１８）。これにより、交点（ｘａ，ｙａ）を含む基本ブロックＲ１が、分割ブロックＲ１５，Ｒ１６，Ｒ１７，Ｒ１８に四分割される。
　ＰＣ制御部３０は、例えば交点の追加ノード５２を設定して（Ｓ１８）、図６のステップＳ４の処理を終了し、ステップＳ５に進む。
　また、ＰＣ制御部３０は、追加ノード５２の配列が交差していないと判断すると（Ｓ１７でＮＯ）、特にステップＳ１８の処理を行なわず図６のステップＳ４の処理を終了し、ステップＳ５に進む。
　以上の処理によると、基本ノード５１の配列の間に局在する輝度差を検出し（Ｓ１１，Ｓ１４）、輝度差に応じて基本ブロックＲ１を分割ブロックＲ１１～Ｒ１８に矩形分割するように、追加ノード５２を追加設定することができる（Ｓ１３，Ｓ１６，Ｓ１８）。
　以上の説明では、ステップＳ１１～Ｓ１３の処理の後にステップＳ１４～Ｓ１６の処理が行われる例を説明したが（図９）、ステップＳ１１～Ｓ１３，Ｓ１４～Ｓ１６の処理の順序は特に限定されない。例えば、ステップＳ１１～Ｓ１３の処理の前にステップＳ１４～Ｓ１６の処理が実行されてもよいし、並列的に実行されてもよい。
２－３－２．ムラ補正データの追加データについて
　以上の補正ノードの設定処理（図６のＳ４）によって設定された追加ノード５２に基づき、生成されるムラ補正データＤ１０の追加データＤ１２について、図１３を用いて説明する。
　図１３（ａ）は、図８（ａ）に追加された追加ノード５２の一例を示す。図１３（ｂ）は、図１３（ａ）に対応する追加データＤ１２を示す。
　図６のステップＳ５において、ＰＣ制御部３０は、例えば図９のステップＳ１３で設定した列の各々の追加ノード５２の補正量を抽出する（図１３（ａ））。ＰＣ制御部３０は、例えば追加ノード５２の列のＸ座標に関連付けて、抽出した補正量を追加データＤ１２として記録する（図１３（ｂ））。追加データＤ１２における補正量の並び順は、対応する追加ノード５２の座標を特定可能に設定される。
　図１３（ｂ）の例の追加データＤ１２は、図１３（ａ）の３列の追加ノード５２に対応して、３つのＸ座標ｘ１＝５、ｘ２＝６、ｘ３＝７を含んでいる。本例の追加データＤ１２は、上記３列の追加ノード５２の補正量について、Ｘ座標が小さい列から順番に、且つ各列においてＹ座標が小さい追加ノード５２から順番に各々の補正量を並べて格納している。各列における追加ノード５２のＹ座標は、基本ノード５１と共通することから、補正量の並び順に基づき特定可能である。
　また、ＰＣ制御部３０は、ステップＳ１６で設定した行の追加ノード５２の補正量を抽出し、例えば各行のＹ座標に関連付けて、所定の順序で記録する。例えば、図１３（ｂ）において、追加ノード５２の列に関して１番目に記録された補正量「－３」は、追加ノード５２の１列目において、１行目の基本ノード５１と同じＹ座標の追加ノード５２に対応する。
　また、ＰＣ制御部３０は、ステップＳ１８で設定した交点の追加ノード５２の補正量を抽出し、例えば行または列に関する追加データＤ１２に含める。図１３（ｂ）は、交点の補正量を行の追加データＤ１２に含めた場合を例示している。
　図１３（ａ）において、１行目の追加ノード５２（ｙ１＝３）は、１列目の基本ノード５１と２列目の基本ノード５１との間で、１列目の追加ノード５２（ｘ１＝５）と交差している。このことから、追加ノード５２の１行目と１列目との間の交点の追加ノード５２の補正量「－２」は、行の追加データＤ１２において２番目に記録されている。
　上記のように生成した追加データＤ１２を含めて、ＰＣ制御部３０は、ムラ補正データＤ１０を表示パネル２のメモリ２１に記録する（図６のＳ７）。
３．表示装置について
　以上のように補正システム１によってムラ補正データＤ１０が設定された表示パネル２は、本実施形態において、パネル制御回路４０と共に表示装置４に組み込まれることにより、表示装置４を構成する（図１４）。以下、本実施形態に係る表示装置４の構成及び動作について説明する。
３－１．表示装置の構成
　実施形態１に係る表示装置の構成について、図１４を参照して説明する。図１４は、本実施形態に係る表示装置４の構成を示すブロック図である。
　表示装置４は、図１４に示すように、表示パネル２と、パネル制御回路４０とを備える。表示装置４は、例えば液晶テレビなどを構成する。表示装置４は、種々の電子機器に組み込まれる表示モジュールであってもよい。
　表示パネル２は、上記のムラ補正システム１によってムラ補正データＤ１０を設定済みである。表示パネル２は、表示部２０と、メモリ２１とを備える。
　表示部２０は、表示パネル２において画像が表示される表示領域２ａ（図１参照）を構成する複数の画素、及び画素の各種駆動回路を含む。
　メモリ２１には、例えばムラ補正システム１において記録された表示パネル２固有の情報として、図８（ｂ），１３（ｂ）に示すようなムラ補正データＤ１０が格納されている。すなわち、メモリ２１には、ムラ補正データＤ１０の基本データＤ１１と、追加データＤ１２とが別々に記憶されている。追加データＤ１２がない場合、例えばメモリ２１において追加データＤ１２を記録するための記憶領域が未記録の状態になっている。
　パネル制御回路４０は、表示装置４において、表示部２０内の各種駆動回路の駆動タイミングを生成するタイミングコントローラを構成する。表示装置４におけるパネル制御回路４０は、ムラ補正システム１におけるパネル制御回路１４とは別の各種仕様を有してもよい。以下、パネル制御回路４０の構成の詳細について説明する。
３－１－１．パネル制御回路の構成
　図１４に示すように、パネル制御回路４０は、通信部４１と、制御部４２と、記録部４３とを備える。パネル制御回路４０は、表示装置４における表示パネル２の制御回路の一例である。
　通信部４１は、パネル制御回路４０を表示パネル２に通信接続するインタフェース回路（モジュール）である。例えば、通信部４１は、ＳＰＩなどの規格に従い、パネル制御回路４０の制御部４２と表示パネル２のメモリ２１との間でデータの送受信を行う。また、通信部４１は、制御部４２と表示部２０との間で各種信号の送受信を行う。
　制御部４２は、例えばソフトウェアと協働して所定の機能を実現するＣＰＵ又はＭＰＵを含み、パネル制御回路４０の全体動作を制御する。また、制御部４２は、作業エリアとして利用するＲＡＭ（内部メモリ）を含む。制御部４２は、記録部４３から作業エリアにデータやプログラムを読み出して種々の演算処理を行い、各種の機能を実現する。例えば、制御部４２は、所定のプログラムの実行によって、後述する補正ノードの管理処理や、表示部２０における画像表示の制御処理を行う。
　記録部４３は、パネル制御回路４０の機能を実現するために必要なファームウェア等のプログラム及びデータを記録する記録媒体である。記録部４３は、例えばフラッシュメモリで構成される。記録部４３は、例えば上記の画像表示の制御処理を制御部４２に実行させるためのプログラムを格納する。記録部４３は、制御部４２の作業エリアとして機能してもよい。
　なお、パネル制御回路４０における制御部４２は、所定の機能を実現するように設計された専用の電子回路や再構成可能な電子回路などのハードウェア回路であってもよい。制御部４２は、ＣＰＵ、ＭＰＵ、マイコン、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ等の種々の半導体集積回路で構成されてもよい。
３－２．表示装置の動作
　以下、本実施形態に係る表示装置４の動作について説明する。
　本実施形態に係る表示装置４のパネル制御回路４０は、メモリ２１に格納されたムラ補正データＤ１０の補正ノード毎の補正量を線形補間して、各画素の補正量を算出する。パネル制御回路４０は、算出した補正量を用いて、外部からの映像信号に基づく画像の画素毎の階調値を補正して、表示部２０における画像の表示を制御する。
　パネル制御回路４０は、ムラ補正データＤ１０に追加データＤ１２がある場合には、追加ノード５２の補正量を用いて画素毎の補正量を算出するように、ムラ補正データＤ１０の補正ノードを管理する。表示装置４における補正ノードの管理処理について、図１５を参照して説明する。
　図１５は、表示装置４における補正ノードの管理処理を例示するフローチャートである。図１５に示すフローチャートは、例えば表示装置４の電源オン時に開始される。本フローチャートの各処理は、パネル制御回路４０の制御部４２によって実行される。各処理は、複数の基準階調について並列に行われてもよいし、一つの基準階調ずつ行われてもよい。
　図１５のフローチャートにおいて、まず、制御部４２は、通信部４１を介して、表示パネル２のメモリ２１からムラ補正データＤ１０を読み出す（Ｓ２０）。
　次に、制御部４２は、読み出したムラ補正データＤ１０における基本データＤ１１に基づいて、基本ノード５１毎の補正量を認識する（Ｓ２１）。例えば、制御部４２は、基本データＤ１１における補正量の並び順に基づき、対応する基本ノード５１の行番号及び列番号を特定して、各行および各列の基本ノード５１の補正量を認識する。
　次に、制御部４２は、メモリ２１に格納されたムラ補正データＤ１０に、追加データＤ１２が含まれているか否かを判断する（Ｓ２２）。
　制御部４２は、ムラ補正データＤ１０に追加データＤ１２が含まれていないと判断すると（Ｓ２２でＮＯ）、基本ブロックＲ１（図３）毎に補正量の線形補間を計算する（Ｓ２３）。具体的に、制御部４２は、各々の基本ブロックＲ１に含まれる各画素について、基本ブロックＲ１の４頂点の基本ノード５１の補正量に、計算対象の画素と基本ノード５１間の距離に応じた重み付けを行って、当該画素の補正量を算出する。
　一方、制御部４２は、ムラ補正データＤ１０に追加データＤ１２が含まれていると判断すると（Ｓ２２でＹＥＳ）、追加ノード５２の補正量を認識する（Ｓ２４）。制御部４２は、追加データＤ１２に基づいて追加ノード５２の座標を特定し、特定した座標から基本ノード５１に対する位置関係、及び追加ノード５２による分割ブロックＲ１１～Ｒ１８を認識する（図１０（ｂ），１１（ｂ），１２参照）。
　次に、制御部４２は、認識した基本ノード５１及び追加ノードの補正量に基づいて補正量の線形補間を計算する（Ｓ２５）。分割ブロックＲ１１～Ｒ１８の外部の画素については、制御部４２はステップＳ２３と同様に補正量を算出する。分割ブロックＲ１１～Ｒ１８の内部に位置する画素について、制御部４２は、当該分割ブロックの頂点の追加ノード５２の補正量を用いて補正量を算出する。
　次に、制御部４２は、算出した各画素の補正量を記録部４３に保存する（Ｓ２６）。制御部４２は、表示部２０における画像の表示制御時に、保存した各画素の補正量を参照して、表示ムラの補正を実行する。保存された補正量は、例えば表示装置４の電源オフ時に消去されてもよいし、不揮発に格納されてもよい。
　制御部４２は、算出した補正量の保存（Ｓ２６）により、図１５に示す補正ノードの管理処理を終了する。
　以上の処理によると、ムラ補正データＤ１０において基本データＤ１１とは別に記録された追加データＤ１２に基づいて、基本データＤ１１に加えて追加ノード５２を管理して、分割ブロックＲ１１～Ｒ１８中の画素の補正量を適切に補間することができる（Ｓ２５）。
４．まとめ
　以上のように、本実施形態に係るムラ補正システム１は、表示パネル２（表示装置）における表示ムラを補正するためのムラ補正データＤ１０を生成する。ムラ補正システム１は、信号源１１と、カメラ１２（撮像装置）と、ＰＣ１３（制御装置）とを備える。信号源１１は、表示パネル２の表示領域２ａに基準画像を表示させるための信号を出力する。カメラ１２は、上記の信号に基づき表示領域２ａに表示された基準画像を撮像して撮像画像を生成する。ＰＣ１３は、生成された撮像画像に基づき、表示領域２ａにおける離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データＤ１０を生成する（Ｓ５）。補正ノードは、表示領域２ａを格子状に分割する格子点に位置する基本ノード５１を含む（図３，５（ｂ）参照）。ＰＣ１３は、表示領域２ａにおいて基本ノード５１の間に局在する輝度差に応じて、基本ノード５１とは別の補正ノードである追加ノード５２を設定する（Ｓ４，Ｓ１１～Ｓ１８）。
　以上のムラ補正システム１によると、表示ムラが基本ノード５１の間に急激な輝度の変化を伴っても、追加ノードの補正量を用いて表示ムラを補正し易くすることができる。
　本実施形態において、ＰＣ１３は、表示領域２ａにおいて輝度差が所定のしきい値を超える箇所を検出する（Ｓ１２，１５）。ＰＣ１３は、表示領域２ａにおいて基本ノード５１よりも検出した箇所の近傍に追加ノード５２を設定する（Ｓ１３，Ｓ１６）。これにより、表示ムラのエッジ６０～６２等の輝度差が顕著な箇所に対して追加ノード５２を設定し、エッジの立った表示ムラを精度良く補正することができる。
　また、本実施形態において、追加ノード５２は、基本ノード５１によって形成される格子の側辺上に配置される（Ｓ１３，Ｓ１６，図１０（ｂ），１１（ｂ）参照）。これにより、基本ノード５１を頂点とする基本ブロックＲ１が、頂点に追加ノード５２を含む分割ブロックＲ１１～Ｒ１４に分割できる。このため、各分割ブロックＲ１１～Ｒ１４において基本ブロックＲ１と同様に線形補間を行え、補間演算のアルゴリズムの複雑化を回避できる。
　また、本実施形態において、上記の格子の側辺上に配置された追加ノード５２の配列が格子の内部に交点を有する場合（Ｓ１７でＹＥＳ）、更なる追加ノード５２が、交点に配置される（Ｓ１８）。これにより、交点を含む基本ブロックＲ１を分割ブロックＲ１５～Ｒ１８に四分割することができる（図１２）。
　また、本実施形態においてＰＣ１３は、輝度差として表示領域２ａにおける輝度の勾配の変化率を用いて、追加ノード５２の設定を行う（Ｓ１１，Ｓ１４）。輝度の勾配の変化率は、例えば表示領域２ａの水平方向（Ｘ方向）及び／又は垂直方向（Ｙ方向）などの所定方向について算出される。
　また、本実施形態に係るムラ補正方法は、表示パネル２における表示ムラを補正するためのムラ補正データＤ１０を生成する方法である。本方法は、ＰＣ１３が、表示装置の表示領域２ａに基準画像を表示させるステップ（Ｓ１）と、カメラ１２から表示領域２ａに表示された基準画像の撮像画像を取得するステップ（Ｓ２）とを含む。本方法は、ＰＣ１３が、撮像画像に基づき、表示領域２ａにおける離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データＤ１１を生成するステップ（Ｓ５）を含む。補正ノードは、表示領域２ａを格子状に分割する格子点に位置する基本ノード５１を含んでいる。本方法は、ＰＣ１３が、表示領域２ａにおいて基本ノード５１の間に局在する輝度差に応じて、基本ノード５１とは別の補正ノードである追加ノード５２を設定するステップ（Ｓ４）を含む。以上のムラ補正方法によると、追加ノードの補正量に基づき、エッジの立った表示ムラ等を補正し易くすることができる。
　また、本実施形態に係る表示装置４は、表示部２０と、メモリ２１（記憶部）と、パネル制御回路４０（制御部）とを備える。表示部２０は、画像を表示する表示領域２ａを有する。メモリ２１は、表示領域２ａにおける離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データＤ１０を記憶する。パネル制御回路４０は、ムラ補正データＤ１０に基づき表示ムラを補正して、画像の表示を制御する。メモリ２１は、ムラ補正データＤ１０において、表示領域２ａを格子状に分割する補正ノードである基本ノード５１毎の補正量（即ち基本データＤ１１）と、基本ノード５１とは別の補正ノードである追加ノード５２における補正量（即ち追加データＤ１２）とを別々に記憶している。以上のムラ補正方法によると、追加ノードの補正量に基づき、エッジの立った表示ムラ等を補正し易くすることができる。
　また、本実施形態において、ムラ補正データＤ１０が示す補正量は、表示領域２ａにおいて基本ノード５１の近傍よりも追加ノード５２の近傍において大きい輝度差を有する（図１３参照）。これにより、エッジ６０～６２のような急激な輝度差を有する箇所の補正を精度良く行うことができる。
（他の実施形態）
　上記の実施形態１では、補正ノードの設定処理（図９）において、Ｘ方向の輝度差に基づいて、追加ノード５２の列を設定する例を説明したが、追加ノード５２の設定方法はこれに限らない。例えば、列の一部に追加ノード５２が設定されてもよい。追加ノード５２の設定方法の変形例について、図１６を用いて説明する。
　図１６は、追加ノード５２の設定方法の変形例を示す図である。図１６では、図１０（ｂ）の例と同様に検出されるエッジ６１’が、Ｙ座標ｙ＝ｙｂ～ｙｃの範囲にある例を示している。ＰＣ制御部３０は、図９のステップＳ１２の計算結果に基づいて、Ｘ座標ｘ＝ｘａを検出すると共に、輝度差がしきい値を超える範囲がエッジ６１’のＹ座標ｙ＝ｙｂ～ｙｃの範囲であることを検出できる（Ｓ１３）。この場合、ＰＣ制御部３０は、エッジ６１’のＹ座標ｙ＝ｙｂ～ｙｃを含む範囲に制限して、Ｘ座標ｘ＝ｘａの列の一部に追加ノード５２を設定してもよい。
　例えば、図１６では、エッジ６１’のＹ座標ｙ＝ｙｂ～ｙｃは、基本ノード５１のｍ行目から（ｍ＋１）行目までの範囲内にある。このことから、ＰＣ制御部３０は、Ｘ座標ｘ＝ｘａの列において、ｍ行目及び（ｍ＋１）行目の基本ノード５１と同じＹ座標の位置に、追加ノード５２を設定する。これにより、Ｘ座標ｘ＝ｘａの列において、エッジ６１’の周囲に分割ブロックＲ１１，Ｒ１２が設定される一方、エッジ６１’から離れた位置では基本ブロックＲ１を利用できる。
　図１６のような追加ノード５２についてのムラ補正データＤ１０の追加データＤ１２は、適宜、追加ノード５２のＸＹ座標と補正量とを関連付けて生成することができる。また、図１６では、Ｘ方向の輝度差に基づく追加ノード５２の設定を列の一部に制限する例を説明したが、これと同様に、Ｙ方向の輝度差に基づく追加ノード５２の設定を行の一部に制限することも可能である。
　また、上記の実施形態１では、ムラ補正データＤ１０における各種補正量のデータの並び順に基づき対応する補正ノードの位置を特定可能にする例を説明した。本実施形態のムラ補正データＤ１０は、補正ノードの位置と補正量とを適宜、関連付けて構成されてもよい。
　また、上記の各実施形態では、ＰＣ制御部３０は、Ｘ方向及びＹ方向の輝度差を計算した（図９のＳ１２，Ｓ１５）。これに限らず、ＰＣ制御部３０は、Ｘ方向又はＹ方向の一方のみの輝度差を計算対象として、ステップＳ１２～Ｓ１５又はステップＳ１６～１８を実行してもよい。この場合、ステップＳ１７，Ｓ１８の処理は省略されてもよい。
　また、上記の各実施形態では、基本ノード５１の間隔（或いは基本ブロックＲ１のサイズ）が、一定の例を図示したが、基本ノード５１の間隔は一定でなくてもよい。例えば、表示領域２ａの中央付近と縁部とにおいて、基本ノード５１の間隔或いは基本ブロックＲ１のサイズが異なるように、予め設定されてもよい。
　また、上記の各実施形態では、基準画像がグレースケールで設定される例について説明したが、基準画像はこれに限らず、例えばＲＧＢの三色（画素が四色構成の場合には四色）において単色の所定階調に設定されてもよい。
　また、上記の各実施形態では、ムラ補正システム１における制御装置の一例としてＰＣ１３を用いたが、ＰＣ１３に代えて、各種情報処理装置を用いて制御装置を構成してもよい。また、例えば信号源が一体的に組み込まれた情報処理装置を用いるなど、制御装置と信号源が一体的に構成されてもよい。
　また、上記の各実施形態では、ムラ補正システム１における処理対象の表示パネル２が液晶パネルの例についてしたが、これに限らず、例えば、有機ＥＬの表示パネルに対しても、本発明を適用することができる。
　以上のように、本発明の具体的な実施形態及び変形例について説明したが、本発明は上記形態に限定されるものではなく、本発明の範囲内で種々の変更を行って実施することができる。例えば、上記の個々の実施形態の内容を適宜組み合わせたものを本発明の一実施形態としてもよい。
　　１　　ムラ補正システム
　　１１　　信号源
　　１２　　カメラ
　　１３　　ＰＣ
　　１４，４０　　パネル制御回路
　　２　　表示パネル
　　２０　　表示部
　　２１　　メモリ
　　４　　表示装置
　　５１　　基本ノード
　　５２　　追加ノード

Claims (8)

  1. 　表示装置における表示ムラを補正するためのムラ補正データを生成するムラ補正システムであって、
    　前記表示装置の表示領域に基準画像を表示させるための信号を出力する信号源と、
    　前記信号に基づき前記表示領域に表示された基準画像を撮像して撮像画像を生成する撮像装置と、
    　前記撮像画像に基づき、前記表示領域における離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データを生成する制御装置とを備え、
    　前記補正ノードは、前記表示領域を格子状に分割する格子点に位置する基本ノードを含んでおり、
    　前記制御装置は、前記表示領域において前記基本ノードの間に局在する輝度差に応じて、前記基本ノードとは別の補正ノードである追加ノードを設定する
    ムラ補正システム。
  2. 　前記制御装置は、
    　前記表示領域において前記輝度差が所定のしきい値を超える箇所を検出し、
    　前記表示領域において前記基本ノードよりも前記検出した箇所の近傍に前記追加ノードを設定する
    請求項１に記載のムラ補正システム。
  3. 　前記追加ノードは、前記基本ノードによって形成される格子の側辺上に配置される
    請求項１又は２に記載のムラ補正システム。
  4. 　前記格子の側辺上に配置された追加ノードの配列が前記格子の内部に交点を有する場合、更なる追加ノードが、前記交点に配置される
    請求項３に記載のムラ補正システム。
  5. 　前記制御装置は、前記輝度差として前記表示領域における輝度の勾配の変化率を用いて、前記追加ノードの設定を行う
    請求項１～４のいずれか１項に記載のムラ補正システム。
  6. 　表示装置における表示ムラを補正するためのムラ補正データを生成するムラ補正方法であって、
    　制御装置が、
    　　前記表示装置の表示領域に基準画像を表示させるステップと、
    　　撮像装置から前記表示領域に表示された基準画像の撮像画像を取得するステップと、
    　　前記撮像画像に基づき、前記表示領域における離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データを生成するステップとを含み、
    　前記補正ノードは、前記表示領域を格子状に分割する格子点に位置する基本ノードを含んでおり、
    　さらに、前記制御装置が、前記表示領域において前記基本ノードの間に局在する輝度差に応じて、前記基本ノードとは別の補正ノードである追加ノードを設定するステップを含む
    ムラ補正方法。
  7. 　画像を表示する表示領域を有する表示部と、
    　前記表示領域における離散的な画素の位置を示す補正ノード毎の補正量を示すムラ補正データを記憶する記憶部と、
    　前記ムラ補正データに基づき表示ムラを補正して、前記画像の表示を制御する制御部と
    を備え、
    　前記記憶部は、前記ムラ補正データにおいて、前記表示領域を格子状に分割する補正ノードである基本ノード毎の補正量と、前記基本ノードとは別の補正ノードである追加ノードにおける補正量とを別々に記憶している
    表示装置。
  8. 　前記ムラ補正データが示す補正量は、前記表示領域において前記基本ノードの近傍よりも前記追加ノードの近傍において大きい輝度差を有する
    請求項７に記載の表示装置。
PCT/JP2017/044738 2017-12-13 2017-12-13 ムラ補正システム、ムラ補正方法および表示装置 WO2019116465A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/044738 WO2019116465A1 (ja) 2017-12-13 2017-12-13 ムラ補正システム、ムラ補正方法および表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/044738 WO2019116465A1 (ja) 2017-12-13 2017-12-13 ムラ補正システム、ムラ補正方法および表示装置

Publications (1)

Publication Number Publication Date
WO2019116465A1 true WO2019116465A1 (ja) 2019-06-20

Family

ID=66819065

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/044738 WO2019116465A1 (ja) 2017-12-13 2017-12-13 ムラ補正システム、ムラ補正方法および表示装置

Country Status (1)

Country Link
WO (1) WO2019116465A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162930A (ja) * 2000-11-22 2002-06-07 Sharp Corp 画像処理装置および画像処理方法
WO2003071794A1 (fr) * 2002-02-19 2003-08-28 Olympus Corporation Procede et dispositif de calcul de donnees de correction d'image et systeme de projection
JP2006113090A (ja) * 2004-10-12 2006-04-27 Seiko Epson Corp 電気光学装置用画像補正装置及び方法、画像補正装置付き電気光学装置、並びに電子機器
JP2006119585A (ja) * 2004-09-22 2006-05-11 Sony Corp 画像表示装置および画像表示装置における輝度補正方法
WO2009008497A1 (ja) * 2007-07-11 2009-01-15 Sony Corporation 表示装置、発光むらの補正方法およびコンピュータプログラム
US20120206504A1 (en) * 2011-02-14 2012-08-16 Samsung Electronics Co., Ltd. Compensation table generating system, display apparatus having brightness compensation table, and method of generating compensation table
US20130107060A1 (en) * 2011-11-02 2013-05-02 Stmicroelectronics, Inc. System and method for light compensation in a video panel display

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162930A (ja) * 2000-11-22 2002-06-07 Sharp Corp 画像処理装置および画像処理方法
WO2003071794A1 (fr) * 2002-02-19 2003-08-28 Olympus Corporation Procede et dispositif de calcul de donnees de correction d'image et systeme de projection
JP2006119585A (ja) * 2004-09-22 2006-05-11 Sony Corp 画像表示装置および画像表示装置における輝度補正方法
JP2006113090A (ja) * 2004-10-12 2006-04-27 Seiko Epson Corp 電気光学装置用画像補正装置及び方法、画像補正装置付き電気光学装置、並びに電子機器
WO2009008497A1 (ja) * 2007-07-11 2009-01-15 Sony Corporation 表示装置、発光むらの補正方法およびコンピュータプログラム
US20120206504A1 (en) * 2011-02-14 2012-08-16 Samsung Electronics Co., Ltd. Compensation table generating system, display apparatus having brightness compensation table, and method of generating compensation table
US20130107060A1 (en) * 2011-11-02 2013-05-02 Stmicroelectronics, Inc. System and method for light compensation in a video panel display

Similar Documents

Publication Publication Date Title
JP6874157B2 (ja) 表示パネルのムラ現象補正方法及び表示パネル
US20180342224A1 (en) Electronic device, and display panel device correction method and system thereof
JP5744418B2 (ja) 投影装置及び投影方法
JP6525570B2 (ja) 画像表示システム、制御装置、制御方法及びプログラム
US20150213584A1 (en) Projection system, image processing apparatus, and correction method
US20170116931A1 (en) Display device, gradation correction map generation device, gradation correction map generation method, and program
US10095919B2 (en) Image processing apparatus, image processing method and storage medium to suitably clip a subject region from a moving image
JP2013074525A (ja) プロジェクタ制御装置及びプログラム
JP6418010B2 (ja) 画像処理装置、画像処理方法及び表示装置
WO2019116465A1 (ja) ムラ補正システム、ムラ補正方法および表示装置
US20200043443A1 (en) Correction system
TWI603314B (zh) 顯示器的控制方法
WO2018116380A1 (ja) 補正システム、表示パネル、表示装置、補正方法及びプログラム
JP2010066352A (ja) 測定装置、補正データ生成装置、測定方法、補正データ生成方法、および補正データ生成プログラム
JP2014187515A (ja) プロジェクター及びプロジェクターの制御方法
JP2010288062A (ja) プロジェクター、プログラム、情報記憶媒体および画像投写方法
TWI469089B (zh) 影像判斷方法以及物件座標計算裝置
CN110692235B (zh) 图像处理装置、图像处理程序及图像处理方法
JP5644364B2 (ja) 画像処理装置、画像処理方法及びプログラム
WO2020079946A1 (ja) フリッカ測定装置、フリッカ測定方法、フリッカ測定プログラム、フリッカ評価支援装置、フリッカ評価支援方法およびフリッカ評価支援プログラム
JP5113232B2 (ja) パネル評価システム及びパネル評価方法
JP2010171774A (ja) 携帯型画像投影装置、画像投影方法及び画像投影プログラム
WO2019111704A1 (ja) 画像処理装置および方法、並びに、画像処理システム
JP2015201715A (ja) 表示制御装置、表示制御装置の制御方法、及び、プログラム
JP6064699B2 (ja) 画像処理装置、プロジェクター及び画像処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17934952

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17934952

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP