WO2017215889A1 - Verfahren zur herstellung einer vielzahl von bauelementen und bauelement - Google Patents

Verfahren zur herstellung einer vielzahl von bauelementen und bauelement Download PDF

Info

Publication number
WO2017215889A1
WO2017215889A1 PCT/EP2017/062267 EP2017062267W WO2017215889A1 WO 2017215889 A1 WO2017215889 A1 WO 2017215889A1 EP 2017062267 W EP2017062267 W EP 2017062267W WO 2017215889 A1 WO2017215889 A1 WO 2017215889A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
components
cuts
component
width
Prior art date
Application number
PCT/EP2017/062267
Other languages
English (en)
French (fr)
Inventor
Peter Mikos
Peter Gerletz
Axel Pecina
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Publication of WO2017215889A1 publication Critical patent/WO2017215889A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing

Definitions

  • the present invention relates to a method for
  • Component In the manufacture of devices, it is common to manufacture them in a wafer process. In this case, a plurality of components is first manufactured in a single wafer in a composite. In the case of bipolar components in particular, it may be necessary to apply a marking for the visual recognition of a polarization direction on each of the components. For components manufactured in a wafer composite, it is common to use this label after
  • Another object is to provide an advantageous device.
  • the above object is achieved by a method according to the present claim 1.
  • the further object is achieved by a component according to the second independent claim.
  • a method for manufacturing a plurality of components comprises the following steps:
  • This method allows a variety of
  • the components may be substantially cuboid. Accordingly, the components can each have four
  • the side surfaces of two adjacent components are each directly adjacent to each other.
  • the tops and the undersides of the components are freely accessible.
  • the marking of the upper side of the wafer can in particular be produced in such a way that, after the wafer has been separated, each of the components has at least one marking which makes it possible to distinguish the upper side of the respective component from the underside of the component.
  • Process step are marked. On a single handling for marking the components can be dispensed with.
  • the marking can serve to indicate the polarization direction.
  • the direction of polarization may be from the top of the devices to the bottom of the devices, or vice versa.
  • the marking of the upper side of the wafer can be produced in such a way that the upper sides of the components differ in their shape from the undersides of the components.
  • the top of the wafer can thus be geometrically different from the
  • Such a marking can make it possible to orient the components in an automated process, since such a different form of a commercially available sorting device can be detected. Accordingly, in a fully automated process, it can be machine-determined which side represents the top and which side represents the bottom.
  • the mark on the top of the wafer can through
  • the cuts may have a depth that is between 1% and 10% of the thickness of the wafer. Therein, as the thickness of the wafer, the distance from the upper side of the wafer to the lower side of the wafer can be designated.
  • the sipes may have a depth between 1.0 ym and 5.0 ym.
  • a mark made by cuts can be made so as not to affect the functionality of the components. Furthermore, only a minimal amount of material can be removed from the components for this type of marking. A mark made by cuts also has the advantage that a misinterpretation of the mark is almost impossible. In this way, errors in a placement of a board can be avoided with the components.
  • the cuts can be made along dividing lines along which the wafer in the step of
  • the wafer can be separated in a two-step separation process along the parting lines, wherein in the first
  • Partial step the incisions are made to produce the markers and in a second sub-step the
  • the wafer may be singulated along first parting lines that are parallel to each other and along second parting lines that are parallel to each other and perpendicular to the first parting lines, the cuts being made only along the first parting lines.
  • Separation along the second parting lines can thus take place by means of a one-step separation process.
  • Making the cuts along the first dividing lines can be
  • the cuts can be made by sawing. This can be sawed for example by means of a disc saw, which is also referred to as a disk saw, or a wire saw. Alternatively, the incisions can be generated by means of laser cutting.
  • the incisions may have a first width.
  • the wafer may be singulated by cuts having a second width that is smaller than the first width.
  • the first width may be between 1.5 times and 3 times the second width.
  • the cuts and incisions may be parallel to each other, with each of a centerline of a cut and a centerline of a cut being congruent.
  • the center line is an imaginary line that runs in the middle of the section or the incision.
  • Components has a stepped shape.
  • the first width may for example be between 1.5 times and 3 times the second width.
  • the cuts can be made by sawing.
  • the cuts can be generated in a sub-step of the process step, in which also the
  • Sections which are also generated by sawing generated.
  • Another aspect of the present invention relates to a device having a substantially cuboidal shape with a top and a bottom, wherein the
  • Top has a mark as a label of the top to distinguish it from the bottom.
  • the device can in particular by the method described above have been produced. Accordingly, any functional and structural feature disclosed in connection with the method may also apply to the device. Conversely, any feature disclosed in the context of the device may also apply to the method.
  • the mark of the top may be a departure from an otherwise flat top shape.
  • the upper side may for example have a stepped shape.
  • the step can represent the marking of the top.
  • the underside may have a completely flat shape. The presence of the marking, for example in the form of the step, on the upper side allows it to be distinguished immediately from the bottom.
  • the device may be in a polarization direction
  • the component may be a piezoelectric multilayer component, in particular a
  • Capacitor a varistor or a thermistor.
  • Figure 1 shows the production of a variety of
  • FIG. 2 shows the production of the plurality of components after the separation of the wafer.
  • the following is a method of making a
  • FIG. 1 shows a wafer 2, from which the plurality of components 1 are manufactured.
  • the wafer 2 has an upper side 3 and a lower side 4, which lies opposite the upper side 3.
  • the mark 5 has been applied in the form of incisions. The incisions penetrate into the wafer 2 without completely cutting it.
  • the wafer 2 is moved along first dividing lines 6 and second dividing lines 7
  • the first dividing lines 6 run parallel to one another and the second dividing lines 7 each extend perpendicular to the first dividing lines 6
  • the incisions have a first width Bl.
  • a width Bl is an expansion of the incisions in a
  • the width Bl is further measured in a direction perpendicular to the first dividing lines 6.
  • the wafer 2 is shown after being singulated into a multiplicity of components 1.
  • the wafer 2 is cut along the first parting lines 6 and the second parting lines 7.
  • sections 8 are created with a second width B2, which is smaller than a first width Bl of the incisions.
  • Each of the components 1 has an upper side 103 and a lower side 104, wherein the upper sides 103 of the components 1 form the upper side 3 of the wafer 2 prior to the separation of the wafer 2, and the lower sides 104 of the components 1 form the underside before the wafer 2 is singulated 4 of the wafer 2 form.
  • Notches and the cuts 8 are formed markings 5 in the form of steps on the tops 103 of the components 1 from. These markings 5 make it possible to clearly distinguish the upper sides 103 of the components 1 from the lower sides 104 of the FIGS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Vielzahl von Bauelementen (1), aufweisend die Schritte: Fertigen eines Wafers (2), der eine Vielzahl von Bauelementen (1) aufweist, Erzeugen einer Markierung (5) der Oberseite (3) des Wafers (2), die es ermöglicht nach einer Vereinzelung des Wafers (2) eine Oberseite (103) der Bauelemente (1) von einer Unterseite (104) der Bauelemente (1) zu unterscheiden, und Vereinzeln des Wafers (2) in die Vielzahl von Bauelementen (1). Gemäß einem weiteren Aspekt betrifft die Erfindung ein Bauelement (1).

Description

Beschreibung
Verfahren zur Herstellung einer Vielzahl von Bauelementen und Bauelement
Die vorliegende Erfindung betrifft ein Verfahren zur
Herstellung einer Vielzahl von Bauelementen sowie ein
Bauelement . Bei der Herstellung von Bauelementen ist es üblich, diese in einem Wafer-Verfahren zu fertigen. Dabei wird eine Vielzahl von Bauelementen zunächst in einem einzigen Wafer in einem Verbund gefertigt. Insbesondere bei bipolaren Bauelementen kann es erforderlich sein, eine Kennzeichnung zur optischen Erkennbarkeit einer Polarisationsrichtung auf jedem der Bauelemente aufzubringen. Bei Bauelemente, die in einem Wafer-Verbund hergestellt werden, ist es üblich, diese Kennzeichnung nach der
Vereinzelung des Wafers seitlich auf dem jeweiligen
Bauelement aufzubringen. Die Seitenflächen der Bauelemente sind im Wafer-Verbund nicht frei zugänglich, sondern werden durch die jeweils benachbarten Bauelemente bedeckt. Daher müssen die Bauelemente für die Aufbringung der Kennzeichnung in Einzelhandhabung bearbeitet werden. Aus diesem Grund ist das Aufbringen der Kennzeichnungen sehr aufwändig.
Aufgabe der vorliegenden Erfindung ist es nunmehr, ein
Verfahren bereitzustellen, das es ermöglicht, Bauelemente, die in einem Waferverbund gefertigt werden, einfacher zu kennzeichnen. Eine weitere Aufgabe ist es, ein vorteilhaftes Bauelement anzugeben. Die oben genannte Aufgabe wird durch ein Verfahren gemäß dem vorliegenden Anspruch 1 gelöst. Die weitere Aufgabe wird durch ein Bauelement gemäß dem zweiten unabhängigen Anspruch gelöst .
Es wird ein Verfahren zur Herstellung einer Vielzahl von Bauelementen vorgeschlagen, das die folgenden Schritte aufweist :
- Fertigen eines Wafers, der eine Vielzahl von Bauelementen aufweist,
- Erzeugen einer Markierung der Oberseite des Wafers, die es ermöglicht, nach einer Vereinzelung des Wafers eine Oberseite der Bauelemente von einer Unterseite der Bauelemente zu unterscheiden, und
- Vereinzeln des Wafers in die Vielzahl von Bauelementen.
Dieses Verfahren ermöglicht es, eine Vielzahl von
Bauelementen in einem einzigen Schritt zu markieren, indem die Markierung aufgebracht wird, während die Bauelemente in dem Wafer miteinander verbunden sind. Dadurch, dass die
Markierung auf der Oberseite des Wafers aufgebracht wird, ist es in einfacher Weise möglich, die Markierung vor der
Vereinzelung aufzubringen, da die Oberseite des Wafers - im Gegensatz zu den Seitenflächen der Bauelemente - auch vor der Vereinzelung des Wafers gut zugänglich ist.
Die Bauelemente können im Wesentlichen quaderförmig sein. Dementsprechend können die Bauelemente jeweils vier
Seitenflächen, eine Oberseite und eine Unterseite aufweisen, wobei die Oberseite und die Unterseite einander
gegenüberliegen. Sind die Bauelemente in dem Wafer
angeordnet, so liegen die Seitenflächen zweier benachbarter Bauelemente jeweils unmittelbar aneinander an. Die Oberseiten und die Unterseiten der Bauelemente sind dagegen frei zugänglich .
Die Markierung der Oberseite des Wafers kann insbesondere derart erzeugt werden, dass nach dem Vereinzeln des Wafers jedes der Bauelemente zumindest eine Markierung aufweist, die es ermöglicht, die Oberseite des jeweiligen Bauelementes von der Unterseite des Bauelements zu unterscheiden. Das Verfahren ermöglicht somit eine vereinfachte
Prozessierung, die sich insbesondere durch das Aufbringen der Markierung vor der Vereinzelung ergibt. Auf diese Weise können sämtliche Bauelemente in einem einzigen
Verfahrensschritt markiert werden. Auf eine Einzelhandhabung zur Markierung der Bauelemente kann verzichtet werden.
In einem weiteren Verfahrensschritt kann der Wafer
polarisiert werden, wobei dieser Schritt vor der Vereinzelung des Wafers durchgeführt wird. Insbesondere bei polarisierten Bauelementen ist es vorteilhaft, die Oberseiten der
jeweiligen Bauelemente zu markieren. Die Markierung kann dabei dazu dienen, die Polarisationsrichtung anzugeben. Die Polarisationsrichtung kann von der Oberseite der Bauelemente zu der Unterseite der Bauelemente weisen oder umgekehrt ausgerichtet sein.
Die Markierung der Oberseite des Wafers kann derart erzeugt werden, dass die Oberseiten der Bauelemente sich in ihrer Form von den Unterseiten der Bauelemente unterscheiden. Die Oberseite des Wafers kann sich somit geometrisch von der
Unterseite des Wafers unterschieden. Eine solche Markierung kann es ermöglichen, die Bauelemente in einem automatisierten Verfahren zu orientieren, da eine solche abweichende Form von einer marktüblichen Sortiervorrichtung erkannt werden kann. Dementsprechend kann in einem vollautomatisierten Verfahren maschinell bestimmt werden, welche Seite die Oberseite darstellt und welche Seite die Unterseite darstellt.
Die Markierung auf der Oberseite des Wafers kann durch
Einschnitte erzeugt werden, die in die Oberseite des Wafers einschneiden und den Wafer nicht vollständig durchdringen. Die Einschnitte können dabei eine Tiefe aufweisen, die zwischen 1 % und 10 % der Dicke des Wafers liegt. Dabei kann als Dicke des Wafers der Abstand von der Oberseite des Wafers zur Unterseite des Wafers bezeichnet werden. Die Einschnitte können eine Tiefe zwischen 1,0 ym und 5,0 ym aufweisen. Eine durch Einschnitte vorgenommene Markierung kann so erstellt werden, dass sie die Funktionalität der Bauelemente nicht beeinträchtigt. Ferner kann für diese Markierungsart nur eine minimale Materialmenge von den Bauelementen entfernt werden. Eine durch Einschnitte vorgenommene Markierung weist ferner den Vorteil auf, dass eine Fehlinterpretation der Markierung nahezu ausgeschlossen ist. Auf diese Weise können Fehler bei einer Bestückung einer Platine mit den Bauelementen vermieden werden .
Die Einschnitte können entlang von Trennlinien vorgenommen werden, entlang denen der Wafer in dem Schritt des
Vereinzeins des Wafers vereinzelt wird. Dementsprechend kann der Wafer in einem zweistufigen Trennverfahren entlang der Trennlinien vereinzelt werden, wobei in dem ersten
Teilschritt die Einschnitte zur Erzeugung der Markierungen vorgenommen werden und in einem zweiten Teilschritt die
Vereinzelung der Bauelemente entlang der Trennlinien erfolgt. Dabei kann die Markierung mit einem nur minimalen Mehraufwand erzeugt werden, da die Durchführung eines Trennverfahrens zur Vereinzelung des Wafers ohnehin erforderlich ist.
Der Wafer kann entlang erster Trennlinien, die parallel zueinander verlaufen, und entlang zweiter Trennlinien, die parallel zueinander und senkrecht zu den ersten Trennlinien verlaufen, vereinzelt werden, wobei die Einschnitte nur entlang der ersten Trennlinien vorgenommen werden. Das
Vereinzeln entlang der zweiten Trennlinien kann somit mittels eines einschrittigen Trennverfahrens erfolgen. Das Vornehmen der Einschnitte entlang der ersten Trennlinien kann
ausreichen, um jedes der Bauelemente mit einer Markierung zu versehen . Die Einschnitte können durch Sägen erzeugt werden. Dazu kann beispielsweise mittels einer Scheiben-Säge, die auch als Disk-Säge bezeichnet wird, oder einer Drahtsäge gesägt werden. Alternativ können die Einschnitte mittels Laser- Cutting erzeugt werden.
Die Einschnitte können eine erste Breite aufweisen. Der Wafer kann durch Schnitte vereinzelt werden, die eine zweite Breite aufweisen, die kleiner ist als die erste Breite. Die erste Breite kann beispielsweise zwischen dem 1,5-fachen und 3- fachen der zweiten Breite betragen. Die Schnitte und die Einschnitte können parallel zueinander verlaufen, wobei jeweils eine Mittellinie eines Schnittes und eine Mittellinie eines Einschnittes deckungsgleich sind. Als Mittellinie wird dabei eine gedachte Linie bezeichnet, die in der Mitte des Schnitts bzw. des Einschnitts verläuft.
Durch die unterschiedlichen Breiten der Einschnitte und der Schnitte können Stufen in der Oberseite der Bauelemente erzeugt werden, die eine eindeutige Markierung der jeweiligen Oberseiten ermöglichen. Dieses Verfahren ermöglicht es, mit minimalem Aufwand eine eindeutige Markierung der Oberseiten vorzunehmen. Der Schritt des Schneidens zur Vereinzelung des Wafers wäre auch ohne Markierung unvermeidlich. Zur Erzeugung der Markierung können nunmehr einige dieser Schnitte statt in einem einschrittigen Verfahren wie oben beschrieben in einem zweischrittigen Verfahren erzeugt werden. Der damit
verbundene Mehraufwand ist sehr gering, sodass die Markierung in einem besonders einfachen Verfahren herstellbar ist.
Zumindest einige der Schnitte, die eine zweite Breite
aufweisen, können entlang der Einschnitte, die eine erste Breite aufweisen, verlaufen, sodass die Oberseite der
Bauelemente eine gestufte Form aufweist. Auch hier kann die erste Breite beispielsweise zwischen dem 1,5-fachen und 3- fachen der zweiten Breite betragen. Bei den Schnitten, die entlang der Einschnitte verlaufen, können jeweils die
Mittellinie des Schnittes und die Mittellinie des
Einschnittes deckungsgleich sein.
Die Schnitte können durch Sägen erzeugt werden.
Dementsprechend können die Schnitte in einem Teilschritt des Verfahrensschrittes erzeugt werden, in dem auch die
Einschnitte, welche ebenfalls durch Sägen erzeugt werden, erzeugt werden.
Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Bauelement, das eine im Wesentlichen quaderförmige Form mit einer Oberseite und einer Unterseite aufweist, wobei die
Oberseite eine Markierung als Kennzeichnung der Oberseite zur Unterscheidung von der Unterseite aufweist. Das Bauelement kann insbesondere durch das oben beschriebene Verfahren hergestellt worden sein. Dementsprechend kann jedes funktionelle und strukturelle Merkmal, das im Zusammenhang mit dem Verfahren offenbart ist, auch auf das Bauelement zutreffen. Umgekehrt kann jedes Merkmal, das im Zusammenhang mit dem Bauelement offenbart ist, auch auf das Verfahren zutreffen .
Durch die Markierung auf der Oberseite des Bauelementes kann diese ohne großen Aufwand von der Unterseite des Bauelementes unterschieden werden. Die Markierung der Oberseite kann eine Abweichung von einer ansonsten flachen Form der Oberseite sein. Die Oberseite kann beispielsweise eine gestufte Form aufweisen. Dabei kann die Stufe die Markierung der Oberseite darstellen. Die Unterseite kann eine vollständig flache Form aufweisen. Das Vorhandensein der Markierung, beispielsweise in Form der Stufe, auf der Oberseite erlaubt es, diese sofort von der Unterseite zu unterscheiden.
Das Bauelement kann in eine Polarisierungsrichtung
polarisiert sein, die von der Oberseite zur Unterseite weist. Insbesondere bei polarisierten Bauelementen ist es
entscheidend, die Polarisationsrichtung stets eindeutig identifizieren zu können. Bei dem Bauelement kann es sich um ein piezoelektrisches Vielschichtbauelement handeln, insbesondere um einen
Kondensator, einen Varistor oder einen Thermistor.
Im Folgenden wird die vorliegende Erfindung anhand der beiliegenden Figuren im Detail beschrieben.
Figur 1 zeigt die Herstellung einer Vielzahl von
Bauelementen in einem Waferverbund, nachdem eine Markierung auf der Oberseite des Wafers aufgebracht wurde .
Figur 2 zeigt die Herstellung der Vielzahl von Bauelementen nach der Vereinzelung des Wafers.
Im Folgenden wird ein Verfahren zur Herstellung einer
Vielzahl von Bauelementen 1 beschrieben. Figur 1 zeigt einen Wafer 2, aus dem die Vielzahl von Bauelementen 1 gefertigt wird. Der Wafer 2 weist eine Oberseite 3 und eine Unterseite 4 auf, die der Oberseite 3 gegenüberliegt.
Auf der Oberseite 3 des Wafers 2 wurden Markierungen 5 aufgebracht, die es nach einer Vereinzelung des Wafers 2 ermöglichen sollen, die Oberseite 103 der jeweiligen
Bauelemente 1 von den Unterseiten der Bauelemente 1 zu unterscheiden. Die Markierung 5 ist in Form von Einschnitten aufgebracht worden. Die Einschnitte dringen in den Wafer 2 ein, ohne diesen vollständig zu durchtrennen.
In einem späteren Verfahrensschritt wird der Wafer 2 entlang von ersten Trennlinien 6 und zweiten Trennlinien 7
vereinzelt, die in Figur 1 durch gestrichelte Linien
angedeutet sind. Die ersten Trennlinien 6 verlaufen dabei parallel zueinander und die zweiten Trennlinien 7 verlaufen jeweils senkrecht zu den ersten Trennlinien 6. Die
Einschnitte verlaufen entlang der ersten Trennlinien 6.
Die Einschnitte weisen eine erste Breite Bl auf. Als Breite Bl wird dabei eine Ausdehnung der Einschnitte in eine
Richtung senkrecht zur Flächennormalen der Oberseite 3 des Wafers bezeichnet. Die Breite Bl wird ferner in eine Richtung senkrecht zu den ersten Trennlinien 6 gemessen. In Figur 2 ist der Wafer 2 nach der Vereinzelung in eine Vielzahl von Bauelementen 1 gezeigt. Bei der Vereinzelung wird der Wafer 2 entlang der ersten Trennlinien 6 und der zweiten Trennlinien 7 geschnitten. Dabei werden Schnitte 8 mit einer zweiten Breite B2 erstellt, die geringer ist als eine erste Breite Bl der Einschnitte.
Jedes der Bauelemente 1 weist eine Oberseite 103 und eine Unterseite 104 auf, wobei die Oberseiten 103 der Bauelemente 1 vor der Vereinzelung des Wafers 2 die Oberseite 3 des Wafers 2 bilden und wobei die Unterseiten 104 der Bauelemente 1 vor der Vereinzelung des Wafers 2 die Unterseite 4 des Wafers 2 bilden.
Auf Grund der unterschiedlichen Breiten Bl, B2 der
Einschnitte und der Schnitte 8 bilden sich Markierungen 5 in Form von Stufen an den Oberseiten 103 der Bauelemente 1 aus. Diese Markierungen 5 ermöglichen es, die Oberseiten 103 der Bauelemente 1 eindeutig von den Unterseiten 104 der
Bauelemente 1 zu unterscheiden.
Auf diese Weise können spätere Verfahrensschritte zur
Herstellung der Bauelemente 1, die beispielsweise nach einem Sintern und nach dem Vereinzeln der Bauelemente 1
durchgeführt werden, stark vereinfacht werden. Eine
entsprechende Robustheit der Bauelemente 1 vorausgesetzt, können diese Verfahrensschritte beispielsweise im Schüttgut durchgeführt werden. Bezugs zeichenliste
1 Bauelement
2 afer
3 Oberseite des Wafers
4 Unterseite des Wafers
5 Markierung
6 erste Trennlinie
7 zweite Trennlinie
8 Schnitt
103 Oberseite des Bauelements
104 Unterseite des Bauelements
Bl erste Breite
B2 zweite Breite

Claims

Verfahren zur Herstellung einer Vielzahl von Bauelementen (1), aufweisend die Schritte:
- Fertigen eines Wafers (2), der eine Vielzahl von Bauelementen (1) aufweist,
- Erzeugen einer Markierung (5) der Oberseite (3) des Wafers (2), die es ermöglicht nach einer Vereinzelung des Wafers (2) eine Oberseite (103) der Bauelemente (1) von einer Unterseite (104) der Bauelemente (1) zu unterscheiden, und
- Vereinzeln des Wafers (2) in die Vielzahl von
Bauelementen (1) .
Verfahren gemäß dem vorherigen Anspruch,
ferner aufweisend den Schritt:
- Polarisieren des Wafers (2), wobei dieser Schritt vor der Vereinzelung des Wafers (2) durchgeführt wird.
Verfahren gemäß einem der vorherigen Ansprüche,
wobei die Markierung (5) der Oberseite (3) des Wafers
(2) derart erzeugt wird, dass die Oberseiten (103) der Bauelemente (1) sich in ihrer Form von den Unterseiten
(104) der Bauelemente (1) unterscheiden.
Verfahren gemäß einem der vorherigen Ansprüche,
wobei die Markierung (5) auf der Oberseite (3) des Wafers (2) durch Einschnitte erzeugt wird, die in die Oberseite (3) des Wafers (2) einschneiden und den Wafer (2) nicht vollständig durchdringen.
5. Verfahren gemäß dem vorherigen Anspruch, wobei die Einschnitte entlang von Trennlinien (5) vorgenommen werden, entlang denen der Wafer (2) in dem Schritt des Vereinzeln des Wafers (2) vereinzelt wird.
6. Verfahren gemäß dem vorherigen Anspruch,
wobei der Wafer (2) entlang erster Trennlinien (6), die parallel zueinander verlaufen, und entlang zweiter Trennlinien (7), die parallel zueinander und senkrecht zu den ersten Trennlinien (6) verlaufen, in dem Schritt des Vereinzeln des Wafers (2) vereinzelt wird,
wobei die Einschnitte nur entlang der ersten Trennlinien (6) vorgenommen werden.
7. Verfahren gemäß einem der Ansprüche 4 bis 6,
wobei die Einschnitte durch Sägen erzeugt werden.
8. Verfahren gemäß einem der Ansprüche 4 bis 7,
wobei die Einschnitte eine erste Breite (Bl) aufweisen, und
wobei der Wafer (2) durch Schnitte (8) vereinzelt wird, die eine zweite Breite (B2) aufweisen, die kleiner ist als die erste Breite (Bl) .
9. Verfahren gemäß dem vorherigen Anspruch,
wobei zumindest einige der Schnitte (8), die eine zweite Breite (B2) aufweisen, entlang der Einschnitte, die eine erste Breite (Bl) aufweisen, verlaufen, so dass die Oberseite (103) der Bauelemente (1) eine gestufte Form aufweisen .
10. Verfahren gemäß einem der Ansprüche 8 oder 9,
wobei die Schnitte (8) durch Sägen erzeugt werden.
11. Bauelement (1),
aufweisend eine im Wesentlichen quaderförmige Form mit einer Oberseite (103) und einer Unterseite (104), wobei die Oberseite (103) eine Markierung (5) als
Kennzeichnung der Oberseite (103) zur Unterscheidung von der Unterseite (104) aufweist.
12. Bauelement (1) gemäß dem vorherigen Anspruch,
wobei die Markierung (5) der Oberseite (103) eine
Abweichung von einer ansonsten flachen Form der
Oberseite (103) ist.
13. Bauelement (1) gemäß einem der Ansprüche 11 oder 12, wobei die Oberseite (103) eine gestufte Form aufweist.
14. Bauelement (1) gemäß einem der Ansprüche 11 bis 13,
wobei das Bauelement (1) in eine Polarisierungsrichtung polarisiert ist, die von der Oberseite (103) zur
Unterseite (104) weist.
15. Bauelement (1) gemäß einem der Ansprüche 11 bis 14,
wobei es sich bei dem Bauelement (1) um ein
piezoelektrisches Vielschichtbauelement handelt, insbesondere um einen Kondensator, einen Varistor oder einen Thermistor.
PCT/EP2017/062267 2016-06-17 2017-05-22 Verfahren zur herstellung einer vielzahl von bauelementen und bauelement WO2017215889A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016111144.9A DE102016111144B4 (de) 2016-06-17 2016-06-17 Verfahren zur Herstellung einer Vielzahl von Bauelementen und Bauelement
DE102016111144.9 2016-06-17

Publications (1)

Publication Number Publication Date
WO2017215889A1 true WO2017215889A1 (de) 2017-12-21

Family

ID=58772556

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/062267 WO2017215889A1 (de) 2016-06-17 2017-05-22 Verfahren zur herstellung einer vielzahl von bauelementen und bauelement

Country Status (2)

Country Link
DE (1) DE102016111144B4 (de)
WO (1) WO2017215889A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222717A1 (en) * 2003-05-09 2004-11-11 Fujitsu Media Devices Limited Surface acoustic wave device and method of manufacturing the same
US20050012187A1 (en) * 2003-07-16 2005-01-20 Koujiro Kameyama Semiconductor device and its manufacturing method
JP2006279069A (ja) * 2006-06-09 2006-10-12 Citizen Electronics Co Ltd 表面実装型発光ダイオ−ド
US20130241360A1 (en) * 2010-12-01 2013-09-19 Murata Manufacturing Co., Ltd. Manufacturing method for piezoelectric element and mother piezoelectric substrate with electrode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH692325A5 (de) 1998-03-26 2002-05-15 Rudolf Stocker Spielzeugbausatz.
EP3252806B1 (de) * 2002-03-12 2019-10-09 Hamamatsu Photonics K.K. Substrattrennverfahren
DE102013108213A1 (de) 2013-07-31 2015-02-05 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US9786643B2 (en) * 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222717A1 (en) * 2003-05-09 2004-11-11 Fujitsu Media Devices Limited Surface acoustic wave device and method of manufacturing the same
US20050012187A1 (en) * 2003-07-16 2005-01-20 Koujiro Kameyama Semiconductor device and its manufacturing method
JP2006279069A (ja) * 2006-06-09 2006-10-12 Citizen Electronics Co Ltd 表面実装型発光ダイオ−ド
US20130241360A1 (en) * 2010-12-01 2013-09-19 Murata Manufacturing Co., Ltd. Manufacturing method for piezoelectric element and mother piezoelectric substrate with electrode

Also Published As

Publication number Publication date
DE102016111144A1 (de) 2017-12-21
DE102016111144B4 (de) 2024-03-07

Similar Documents

Publication Publication Date Title
DE2603383A1 (de) Traeger fuer die verarbeitung von ic-chips
DD222152A5 (de) Thermistor sowie verfahren zu dessen herstellung
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE19538634A1 (de) Verfahren zum Trennen von in einem Körper verbundenen Elementen, insbesondere elektronischen Elementen
DE112010003083T5 (de) Gekapseltes Keramikelement undVerfahren zum Herstellen desselben
DE102012217471A1 (de) Chip mit einer füllstruktur
EP0800205A1 (de) Verfahren zum Vereinzeln von elektronischen Elementen unter Verwendung einer Trägerschicht
DE2922017A1 (de) Ausrichtverfahren mit hoher aufloesung und vorrichtung dafuer
DE102016212666A1 (de) Verfahren zur Herstellung eines Leiterplattenelements und Leiterplattenelement
WO2017215889A1 (de) Verfahren zur herstellung einer vielzahl von bauelementen und bauelement
DE112013004844T5 (de) Siliziumcarbidhalbleitersubstrat und Verfahren zur Herstellung hiervon
WO2012113648A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
DE19916071B4 (de) Verfahren zum Vereinzeln von Halbleiterbauelementen und Trennvorrichtung
DE102011018295A1 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE102013113030A1 (de) Verfahren zur Kantenverrundung von Halbleiter-Wafern
DE102004063180B4 (de) Verfahren zum Herstellen von Halbleiterchips aus einem Siliziumwafer und damit hergestellte Halbleiterbauelemente
DE102013111120A1 (de) Halbleiterchip und Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips
EP3211666A1 (de) Mehrfachsubstrat
DE102014217271A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015105752B4 (de) Halbleiteranordnung mit Reservoir für Markermaterial
WO1992002060A1 (de) Verfahren zum herstellen einer spitze bei einem kontaktstift sowie werkzeug zum durchführen des verfahrens
EP1738622A1 (de) Leiterplattennutzen mit einer vielzahl an schaltungsträgern, schaltungsträger und verfahren zum vereinzeln von schaltungsträgern aus einem leiterplattennutzen
DE102007004778B3 (de) Verfahren zur Herstellung von Piezobiegewandlern
DE102010018570A1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben durch Bearbeiten eines Einkristalls
DE102018203985A1 (de) Verfahren und Vorrichtung zur sequenziellen Vereinzelung eines Werkstücks in Teilstücke beliebiger Teilstückkontur

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17725574

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17725574

Country of ref document: EP

Kind code of ref document: A1